TW200832334A - Shift register circuit and image display apparatus containing the same - Google Patents

Description

200832334 九、發明說明： 【發明所屬之技術領域】 特別係有關被 荨之僅由同一 〇 本杳明係有關於一種移位暫存器電路， 使用於例如影像顯示裝置的掃瞄線驅動電路 $電支的％效電晶體構成的移位暫存器電路 【先前技術】 在液晶顯示裝置等的影像顯示裝置(以下稱為「顯示裝 置」）中，在複數像素被行列狀地配列的顯示面板之各像素 列（像素線）上設置閘極線（掃瞎線），且透過在顯示信號的 1一 =平期間的周期中依序選擇並驅動該閘極線，而進行顯 'V像的更新。做為用以依序選擇並驅動像素線，亦即閑 極線，的閘極線驅動電路（掃瞄線驅動電路），可使用在顯 不信號的1框架期間中進行—輪的移位操作之 位 暫存器。 為了使顯示裝置的製程中之步驟數目變少，使用於閘極 線驅動電路的移位暫存器最好僅以同—導電型的場效電晶 料成。因此，僅以Ν型或ρ型場效電晶體構成的移位暫二 &及各種搭載其的顯示裝置被提出（例如’專利文獻卜4)。 做為場效電晶體，使用M〇s(Metal 〇xide Se—uc切幻 電晶體及薄膜電晶體（TFT: Thin Film Transistor)等。 又做為閘極線驅動電路被使用的多段的移位暫存器 係串聯接續複數個被設置至每—個像素線，亦即，每一個 閘極線的移位暫存器電路而被構成。在本說明書中，為了

2108-9141-PF 5 200832334 便於說明，將構成閘極線驅動電路（多段移位暫存 、— 數移位暫存器電路的各個稱為「單位移位暫存器」σ。的设 [專利文獻1]特開平8_87897號公報 [專利文獻2]特表平1〇 —5⑽243號公報 [專利文獻3]特開2〇〇卜52494號公報 [專利文獻4]特開20 02-1 33890號公報 [專利文獻5]特開2006-24350號公報 【發明内容】 [發明欲解決之問題] 如專利文獻Η(以及本說明書之圖3)所示 =暫存器係包括接續於時鐘端子及輸出端子之間二 :曰以下稱為「輸出拉上電晶體」）(圖 皁位移位暫存器的輪 革曰曰體Q1)。 體，透Μ、心 由導通其輸出拉上電晶 而被輸出(活性化)。…時鐘“虎傳達至輸出端子 必要：：屮為了達成單位移位暫存器的操作的高速化，有 必要使輸出信號的上斗 U 有 速。要如此，可==速度(位準遷移的逮度)快 能力(電、〜 輸出時之輸出拉上電晶體的驅動 ::(電4動的能力）。做為此方法之 電晶體的通道嘗疮满* j便W出拉上 的問題。 X交見’但這伴隨著電路的形成面積增大 提高輸出拉上電s驴 輸出時可保接^ 動能力的方法係即使在信號 、呵、輪出拉上電晶體的.閘極•源極間電壓。

2108-9141-PF 6 200832334 因為輸出拉上電晶體的源極接續輸出端子，雖 :::!電位上升，由於此時透過經由閉極·通道；的1 二電：轉合，間極電位也上升，其間的間極·源極間的 手被維持。換言之，為了提高信號輪出時之輸出拉 =體的問極·源極間電壓，在輸出信號之前(時鐘信號 二之别），有必要充分地提高輸出拉上電晶體的閘極電 。阿速地充電（預充電）該閘極電極對其是有效的。 =專利文獻Η的單位移位暫存器中，二極體接續的 晶:的二下雷稱為「充電用電晶體」）被接續至輸出拉上電 曰用堂’ “極。輸出拉上電晶體的閘極電極係經由此充 被充電。0月以又的早位移位暫存器的輸出信號而 、不過、’在㈣暫存H被使用做為間極線驅動電路的 2目為變成大的電容負荷之閘極線被接續至單位移位 暫存器的輸出端子，輸出信號的上升速度變慢。於是 單位移位暫存器的輪屮# ρ + η & 拉上電日日體的閘極電極的充電速产 降低。從而，各單位銘你献 w 又 暫存器的操作之高速化變得困難， 故閘極線驅動電路的操作之高速化變得因難。 、 又’充電用電晶濟太山 在輸出拉上電晶體的閘極電極充電 日^在源極隨麵器模式中操作。換言之，隨著充電進行， 2用電曰曰體的閘極•源極間電壓變小，驅動能力降低且 度變^特別，在透過諸如閑極線之大的電容負荷 广使各早位移位暫存器的輸出信號的上升速度變慢 I 電用電晶體從充電過程的初期階段起進行在源

2108-9141-PF 7 200832334 極隨耦器模式中的極你 _ '、，充電速度的降低變得顯著。這也 變成妨礙閘極線驅動電 一 、 鄆冤路的刼作之尚速化的主要原因。 為了解決上述閉日g , 極線驅動電路等的二Γ明之目的在於在被使用於間 極電極的充電高速化，且中’使輸出拉上電晶體的間 作。 且猎以使移位暫存器可進行高速操 [用以解決問題的方法] .外Λ 暫存為電路係包括··第1及第2輸入端 〜！及第2輪出端子；第1電晶體，將被輸入至第} 雷守、曰里=子的第1時鐘信號供給至前述第1輸出端子；第2 電晶體’放電前i/ft楚Ik, w 1輸出端子；第3電晶體，將前述時 鐘指號供給至前述第9私山山 * 2輸出鳊子；及第4電晶體，放電前 一：2輸出：子’ IW述第1及第3電晶體的控制電極係 I二接續t第二節點；前述第2及第4電晶體的控制電極 ^起接績至第2節點；該移位暫存器電路係包括：第$ 電晶體，接續至前述第1節點及前述第！輸入端子之間， 且具有接續以述第2輸入端子的控制電極；及第6電晶 體-有接績至别述重置端子的控制電極，並放電前 1節點。 [發明效果] 根據本發明之移位暫存器電路，透過將位準遷移比第 1輸入端子的輸入信號快速的輸入信號輸入至第2輸入端 子’可在郎點N 1的奋雷、AI ^ 们兄電過私的初期階段使第5電晶體在非 飽和區域被操作。從而’得到提升第1及第3電晶體的驅

2108-9141-PF 8 200832334 動能力，而使來自第i及第2輪 遷移的速度變快的效果。㈣出唬的位準 再者，透過分別將不同的負 端子’使來自第i及第2輪出端；、:至第：及第2輪出 的速度彼此不同。並且，在串 1出信號的位準遷移 . 在串聯接續複數個該移位暫存$ 電路時，若將第】及第2輸_ 1存為 移# i#者於入Ρ Α Μ ^卞的輸出#唬中之位準遷 私决速者輪入至次段的第2輸入端子，而將另 次段的第1輸入端子，在串 輸入至 之各個_，可得到上述效果。 f抒為電路 【實施方式】 以下，參閱圖式說明本發明之實施例。再者，為了避 ^兄明重複而冗長，在各圖中具有相同或相當的功能之元 件係標示相同的符號。 〈實施例1> 圖？係繪示本實施例的顯示裝置之構成的概略方塊

圖’其係顯示液晶顯示裝置1 〇入 A 、 夏i U的王體構成做為顯示裝置的 代表例。 液晶顯示裝置1G係包括液晶陣列部2G、閘極線驅動 1 f晦線驅動電路）30、及源極驅動器4G。由後面說明 2 ’本發明的實施例之移位暫存器係被搭载於閘 動電路30。 液阳陣列部20係包含被行列狀配設的複數像素“。 在像素的各列(以下稱為「像素線」）上分別配設閘極線

2108-9141-PF 200832334 H、· ·（總稱為「閘極'線GL」），又，在像素的各 4丁（以下％為「像素行」）上分別配設資料線DLi、DL2 · · •(總稱為「資料線m 、 貝竹踝DL」）。在圖i上係代表地顯示第丄 的第1行及第2行的德| _ 木仃旳像素25，以及對應於此的閘極線gLi 及資料線DL!、DL2。 各像素25係具有被設置在對應的資料線DL及像素節 點Np之間的像素切換元件26 ’與被並聯地接續在像素節 點Np及共通電極節點Nc之間的電容器及液晶顯示元件 28。根據像素節點_及共通電極節點NC之間的電壓差， 液晶顯示元件28中的液晶之配向性改變，響應於此，液晶 顯示元件28的顯示亮度改變。從而，透過經由資料線DL 及像素切換it件26被傳達給像素節點Np的顯示電壓，可 L制各像素的免度。亦即’透過將對應於最大亮度的電壓 差：對應於最小亮度的電壓差之間的中間電壓差施加於像 素節點Np及共通電極節點NC之間，可得到中間亮度。因 此，透過階段地設定上述顯示電壓，可得到漸層的亮度。 、閘極線驅動電路30係基於預定的掃瞄周期依序選擇 並驅動閘極線GL。像素切換元件26的閘極電極係分別盥 對應的閘極線GL接續。在特定的閘極線GL被選擇的期間， 在接：至其的各像素中，像素切換元件26變成導通狀態， 像素節點Np與對應的資料線DL接續。所以，被傳達給像 素節點Np的顯示電壓係透過電容器2?被保持。一般而言， 像素切換7G件26係以被形成在與液晶顯示元件28相同的 '巴緣性基板（玻璃基板、樹脂基板）上的被構成。

2108-9141-PF 10 200832334 源極驅動器40係用於將經由N位元之μ朽a ^ t 上β 芳又位化號的顯示 信號SIG被階段地設定的顯示電壓輸出給眘 只竹綠DL。在 此，做為一個例子，顯示信號SIG係6位元 一 、J 就，由顯 示信號位元DBO〜DB5構成。若基於6位元的顯示信號SIg， 在各像素中，可顯示26=64階的灰階。再者，若經由r(紅 色）、G(綠色）及b(藍色）三個像素形成一個彩色顯示單位， 則可進行約26萬色的彩色顯示。 又，如圖1所示，源極驅動器4〇係由移位暫存器· 資料閃鎖電路52、54 ;漸層電遷產生電路6〇;解碼；電路 7〇 ;及類比放大器80構成。 _^顯示信號SIG中，對㈣各個像素25的顯示亮度之 顯不信號位元_〜廳被串列地產生。亦即，各時序中 之顯示信號位元DB0〜DB5係表示液晶陣列部2〇中之任一個 像素25的顯示亮度。 移位暫存器50係以與切 顯不之設定的周期 同7的日寸序，對於資料閂鎖電 , 』貝电路52，指示顯示信號位元 DB0〜DB5的取入。資料閂鎖 电峪W係依序取入被串列地產

生的顯示信號SIG，以保持]徊你主A 保符1個像素線的顯示信號SIG。 被輸入至資料閂鎖電路5 ..M ^ 峪54的閂鎖信號LT係以1個像 素線的顯不信號s IG被資料門雜平 ^ 日 貝枓閃鎖電路52取入的時序被活 性化。貧料閂鎖電路54係塑 ^ ^ ^ ^ ' 9應於此而取入在那時被保持 於貝枓閂鎖電路52之1個像音绝从 像素線的顯示信號SIG。 漸層電壓產生電路6 〇係 你當厭vm ，、乂破串列接續於高電壓VDH及 低電屋VDL之間的63個分壓 i p且構成，以分別產生64階

2108-9141-PF 200832334 的漸層電壓Π〜V64。 解碼器電路70係將被保持於資料問 信號SIG解碼，並基於該解碼的結果，從路W的顯示 t選擇並輸出輪出至各解碼輸出節點電㈣，4 為「解碼輸出節點制」）的電壓。 ·（總稱 從而，對應於被保持在資料閂鎖電路54 的顯示信號SIG之顯示電塵（漸層電塵n〜v64個像素線 被同時（並列地）輸出至解碼輸出節點 +的1個） 1行及第2行的資料線⑽之解心二=第 代表地顯示在圖玉中。 ”' 1 Nd2被 類比放大器80係將對應於從解瑪 碼輪出節點··的各顯示電 ^出至解 出至資料線H · ·。電〔之類比電壓分別輪 源極驅動器40係基於預定的掃瞒周期 之對應於-連串的顯示信號SIG 像素線 資粗始ητ 螭不電壓重複地輪出給 依庠線驅動電路30係與該掃瞒周期同步以 形成美閘極線⑴、^· ··，從而在液晶陣列部2。上 夕成土於顯不信號SIG的影像之顯示。 士再者，在圖1中，雖然係例示閑極線驅動電路30及源 =驅動器4。與液晶陣列部2。-體地形成的液晶顯示襄置 0、的構成，閘極線驅動電路30及源極驅動器4〇也可設置 成液晶陣列部20的外部電路。 在此，為了使本發明之說明容易，說明使用傳統的移 位暫存器之閘極線驅動電路3〇β圖2係繪示傳統的閑極線

2108-9141-PF 12 200832334 7電路的W式。此_線㈣電路 串列接續的複數單位移位暫存器SRi、m、·· 構成的移位暫存器形成（以下將單位移位暫存器SR”SR2 二·總稱為「單位移位暫存器SR」）。每個單位移位暫 存态SR係被設置在每一個 在母個像素線上，亦即每-個閘極線

IjL 上0

又’圖2所示的時鐘產生器31係將彼此相位不同之雔 相的時鐘信號CU、/CLK輸入至閉極線驅動電路3〇的單： 移位暫存^ SR。這些時鐘信號CLK、/CLK係被控制而以盥 顯示裝置的掃晦周期同步的時序依序活性化。，亦即，時鐘 仏號CLK、/CLK係彼此互補的信號。 各個單位移位暫存器抑俏呈右於 $ ύΚ係具有輸入端子IN、輸出端 子OUT、重置端子RST、時 ,_ 〇 才鐘^子（：1(。如圖2,在各單位移 位暫存器邡的時鐘端子CK上被供給時鐘產生器3ι輸出的 時鐘信號CU、/CLK的任一個。在單位移位暫存器SR的輸 出端子OUT上分別接續間搞令 _ 〜按、灵閘極線GL。換言之，被輸出至輸出 端子OUT的信號g!、L、r , 3 ···(以下總稱為「輸出信號 G」）變成用以將閘極繞Γτ 線GL活性化的水平（或垂直）掃瞄脈 衝。 在第1段的單位移位暫存器SR1的輸入端子IN上被輸 入對應於影像信號的各插架期間之前頭的起始脈衝卯。在 第2段以下的單位移位暫存器SR的輸入端子^上被輸入 :前段的輸出信號G。亦即，第2段以下的單位移位暫存 器SR的輸人端子I n係被接續至其本身的前段的單.位移位

2108-9141-PF 13 200832334 =:子的：端子。UT。又，在各單位移位暫… 々重置知子RST上係被接續 段）的輸出端子_。 纟之後&(在此例中係次 ^此構成㈣極線職電路3G中，各單位移位暫存哭 物鐘信號cu、/CLK同步，將從前 ； ^曼本的套輸出㈣G)時間移位，同時傳達給對應的間極、= &身的认奴之早位移位暫存器SR(單位移位暫存器卯 做如後述）。從而，—連串的單位移位暫存器抑係 =胃的間極線驅動單元’以基於預定的掃晦周期的時 序依序將閘極線GL活性化。 電路示傳統的單位移位暫存器_構成之-例的 二再者，在閘極線驅動電路3〇中，由於串聯接 各單位移位暫存器SR的構成實質 只、 性地說们個單位移位暫存哭在下面僅代表 妒仿蘄六 的構成。又，構成此單位 二暫存器SR的電晶體係全部為相同導電型的場效電曰 二在，則全部為N型…Ν„τ的情況中：二 在HU )位準中變成活性⑽狀態，在l(低）位準 活性（㈣狀態。再者，在P型電晶體的情況中則相反成非 示二傳：的單位移位暫存器SR，除了已在圖2顯 =入…、輸出端子〇υτ、重置端子咖及時鐘端 早ς 有供給低電位側電源電位vss的第1電源端 倣广在以下的說明中，雖然係以低電位側電源電位vss 像素的資料的!使用中係以被寫入至 貝科的電£做為基準而設定基準電位，例如低電位

2108-9141-PF 14 200832334 侧電源電位vss被設定為—12v等。 在圖3所示之傳統的單位移 QH系將被輪人至時鐘時鐘端子 ^ SR中’電晶體 媸；ηπτ ώΑ认 Κ的時鐘信號供給至輸出 知子OUT的輪出拉上電 别出 兩、 篮又電晶體Q2係利用將箓！ 電源端子S1的電位（ms)供終至，山 、 凡、、、、口至輪出端子OUT而放電輪屮 端子，的輪出拉下電 敦電輸出 ^ ^ 在此’分別將電晶體Q1的閘 極卽點定義為「節點w ( ? ^ 閘 Ά Γ ^ ’、」：電晶體Q2的閘極節點定義

為「節點Ν2」。 我 曰曰▲、閘極·源極間，亦即在節點Ν1.及輸出 日 之間’设置電容凡件C1。此電容元件C1係用以 提高節關隨著輸出端子，的位準上升之升壓效果。 接續於節點N1及輸入端子IN之間，且被二極體接續 的電晶體Q3係節點N1的充電用電晶體。電晶體Q4係接續 於節點N1及第！電源端子S1之間，且供、給第i電源端子 S+1的電位至節點N1以放電節點N卜電晶體Q4的閘極被接 績至重置端子RST。又，在此例中’節點N2也被接續至重 置端子RST。 傳統的閘極線驅動電路30係經由如圖2串聯接續圖3 的單位移位暫存器Sr而被構成。以下，假定該單位移位暫 存器SR被使用於閘極線驅動電路30的情況以說明傳統的 單位移位暫存器SR的操作。 如上所述，由於構成閘極線驅動電路30的各單位移位 暫存器SR的構成實質上均相同，在此代表性地說明第n段 的單位移位暫存器SRn的操作。圖4係用以說明單位移位 2108-9141-PF 15 200832334 暫存器SRn的操作之時序圖。 在此為了簡化，在單位移位暫存器

上會輸入時鐘信號CLK以 作知子CK t t . ., 仃祝明。又，以符號Gi表示來 自弟1 &的早位移位暫存考 咕p SRi的輸出端子OUT之輪出俨 唬G。又，假定時鐘信號cu 矜出‘

Tf^M A . 、 /CLK之问位準的電位位準（以 下間稱為位準」）係彼此相等，其值為卿。再者， 構成早位移位暫存器SR 又 等，其值為恤。 ^日體㈣界值電壓係全部相

’閱圖4 t先’做為時刻to的初期狀態，假定 移位暫存器SRn的節點N] i τ 假疋早位 町即點N1為L位準（VSS)(以下 N1為L·位準的狀態稱為厂 、·'、’ 抑 置狀您」）。又，假定前is·沾 早位移位暫存器SRi^的輸 的 暫存哭SR沾仏山 Ό唬匕-1以及次段的單位移位 言仔口口 bKn+l的輸出作跋ρ 付…⑼ 為“立準。此時，因為單位移 位暫存态SRn的電晶體qi ^ ^ , L Q2句關閉，輸出端子OUT為漂 狀在此初期狀態中假定輸出信號“L位準。 在¥鐘信號/CLK遷移至H位準 輸出信號G„-i為H位準B# „„ y f田則段的 的導、f，从 丰守，早位移位暫存器SRn的電晶體 、即點N1被充電以變成H位準（VDD_Vth)(以 將節點N1為H位準的狀 下’ 曰體狀崎為設定狀態」）。從而，電 日日體y 1 v通。不過，卜 Γνςς, 、此％，由於時鐘信號CLK係L位準 ms)，輸出信號Gn維持L位準。 平

當在時刻t2中時鐘信號/CLK Γ A縐士 T 、 Μ命時，別段的輸出信號 11-1夂成L位準，由於電晶體Μ Μ „ 妙關叫— 电日日體即關閉，且電晶體Q4也仍 然關閉，節點N1的位準捭以、* 一 ' 旱係乂/示洋被維持在H位準

2108-9141-PF 16 200832334 (VDD-Vth)。 然後，當在時刻t3中時鐘信號cLK上升時 士 於電晶體以導通，且電晶體收關閉，輪:，由 信號Gn)的位準開始上升。此時， 由 （輪出 τ 攻避經由電晶體m α 極•通道間的電容及電容元件C1 、閘 L ^ 耦合，節點N1的雷厭 上升。因此，電晶體Q1係在非飽和區域操 二

Gn的位準不隨著電晶的臨界值電壓m的電= 而變成Η位準（觸）。從而，節點N1的 = 2xVDD-Vth。 干呔卞上升至 =當輸出信號Gn變成H位準時，因為其被輸入 &的早位移位暫存器SRn+1的輸人端子in，在單位移 器见”中，電晶體⑽變成導通。因此，在時刻^中，抑 位移：暫存器SRn+i的節點N1被充電至觸善 早 當在時刻t4中時鐘_ ^&「丨F π政n士 ςρ Τ 丁鳢1°唬CLK下降時，單位移位暫存器 C1及二:η的位準也下降。此時，因為經由電容元件 及電广的閉極·通道間電容之輕合，節點Μ的位 =降，且降低…Vth。不過，即使在該情況中， = =Q1維持導通，輸出信號“係隨著時鐘信號CLK 下IV至vss而成為L位準。 了』ts中時鐘#號/CLK上升時，在次段的單位移 G„+1讎子//1中，與節^ N1.的電屋上升一起，輸出信號 姓/立準（卿）。從而，單位移位暫存器、SRn的重置 里占Ν1、Γ:成L位準。因此，由於電晶體Q4變成導通，節 被放電而變成L位準，且電晶體Q1變成關閉。亦即，

2108-9141-PF 17 200832334 位暫存器SRn回到重置狀態。又 也接續至f晶體Q2@_( ^子m 且輸出k旎Gn確實地變成vss。 、 =在時刻t6中時鐘信號/ακ變成L 的輸出信號Gn+丨變成L位進, 甶於-人#又 子m變成L位準 丰’早位移位暫存器见的重置端 移位暫存器二::的電 …士 期狀態(時刻1。的狀態）。 號（前段的輪出信號^或起 衝奶未被輸入至輪入端子IN的期間，單 器SRn係節點Ν1 A Τ 、隹 牙夕位暫存 於雷…： 重置狀態。在重置狀態中，由

於電曰曰體Q1關閉，與時鐘信號CLK ^維持於L位準。然後，當信號被輸入至輪關:二號 變成節點N1為Η位準的設定狀態。在設定:二？時’ “為導通，此時，由於電晶體Q2變成：二體 信㈣變成Η位準，輸出信號匕被輸 :子=的信號(次段的輸出信號被輸入時，由=

置狀怨且電晶體Q1變成關閉，；D 位準。 彻出乜噱Gn破維持於L 如此操作的複數單位移位暫存器SR，根據2 之串聯接續的多段的移位暫存器(閉極線驅動電路二所： 起始脈衝SP被輸入至第！段的單位移位暫’备 其做為開始的洲，輸出㈣G在以與時鐘’以 同步的時序被移位時，依序被傳達至單位移^存 SR”··。從而’閉極線驅動電路3。可以預定的婦.晦周'

2108-9141-PF 18 200832334 期依序驅動閘極線GLi、GL2、GL · · · 以下，說明可比圖3之禮& λα # ^ 操作的本發明之移位暫存二:位暫存器電路更高速 ㈠ Α電路。圖5料示本發明之實 的單位移位暫存器的構成之電路圖。如同圖所示，、 二亥：位私位暫存器卯係具有2個輸入端 =:广，又，與圖3的翠位移位暫存器相同， ”鐘端：α、重置端子RST及第】電源端子si。 係全：為=:施例中’構成單位移位暫存器抑的電晶體 二相同¥電型的場效電晶體，在此則全…型 型tFT的情況中，閘極w位準中變成活性⑽ 匕 位準申變成非活性（〇FF)狀態。再者，在p型電 晶體的情況中則相反。 電曰所示，電晶MQ1、Q2接續至第1輸出端子謝。 體Q1#姻至第1輸㈣子_及時鐘端子CK之間， 入至時鐘端子CK的時鐘信號供給至第1輸出端 接声至^出拉上電晶體（第1電晶體）。又，電晶體Q2係 第；雷：輸出端子〇UT及第1電源端子以之間，且係將 放雷/、端子si的電位（vss)供給至第1輪出端子OUT以 ’、弟丄輸出端子0ϋτ的輸出拉下電晶體(第2電晶體）。 雷曰iT^ta^QD1'QD2接續至第2輸出端子_。 曰曰—Q 1係接續至第2輸出端子0UTD及時鐘端子CK之 且係將被輸人至時鐘端子CK的時鐘信號供給至第

出端子_D的輸出拉上電晶體(第3電晶體)。又，U

_係接續至第2輸出端子。及第1電源端子.S1.之間 2108-9141-PF 19 200832334 且係將第1雷、、s山

以放電第2 : 的電位供給至第2輸出端子0UTD 體）。 剧出端子0UTD的輸出拉下電晶體（第4電晶 續至Π =續至第1輪出端子。UT的電晶體Q1、Q2及接 :續。又^端子的電晶體係彼此並列地 極彼此接續 接續。在此，如二所 極及電晶體_的閑極彼此 的節點（第！節點電晶體Μ，1的閑極接續 的_接姨 郎點N1」，將電晶體收、⑽2 的間接、，的節點(第2節點)定義為「節點N2」。 =5的單位移位暫存器心，與圖3的電路相同， 也在電日日體Q1的蘭搞、店n p日 端手·… 即節點N1及第1輸出 一：’’置電容凡件π。此電容元件ci係用以隨 者弟輸出端子〇UT的位準上升提高節點π的電屢上升效 果。不過’電容元# C1 ’由於在電晶體Qi的閘極·通道 間的電容足夠大的情況中可以其加以 中也可省略。 幻矣故在该等情況 又’電晶體Q3、Q4接續至節點N1。電晶體⑽（第 晶體)係接續於節點N1及第1輸入端子IN之間，且其閑極 接續至第2輸入端子1ND。又，電晶體叫第6電晶體)係 接續於節點Μ及第i電源端子81之間，且將^電源端 子以的電位供給至節點N1以放電節點N1。電晶體以的 閑極係被接續至重置端子脱。在本實施例中，節點N2也 被接續至重置端子RST。 2108-9141-PF 20 200832334 圖6係綠示使用實施例】的單位移位暫存器抑 線驅動電路30的構成之方塊圖。在 " SR ς… 接績的硬數單位移位暫存器说、 士二 ··構成的移位暫存器形成。又，圖6的 %鐘產生器31係與圖2所示者相同，輸出彼的 位躲ΓΤ r … 後此互補的時鐘

。儿 K。在各單位移位暫存器SR的時鐘端子CK 個被供給時鐘產生器31輸出的時鐘信號以、/CLK的任一 二實施例的單位移位暫存器SR係具有2 =，Γ脈…一起輪入至第1段(第1階)的單 •^位暫存器肌的輸人端子IN、IND。在第2段 = 位移位暫存器S"，請入端子⑶被接續至本二 二：1輪出端子0UT，第2輸入料IND被接續至本身 的則#又之第2輸出端子〇utd。 又，本貫施例的單位移位暫存器SR係具有2個輸出端 子0UT、OUTD，而顯示面板的閘極線⑶被接續至1 5出端子〇UT。換言之，來自第1輸出端子—輸出信 用°以^、G3· · ·(以下總稱為「第1輸出信號G」）變成 山/性化閘極線GL的水平（或垂直）掃瞄脈衝。第i輸出 端子〇ϋτ進—步也被接續至本身的前段之重置端子RST及 ^身的次段之第i輸入端子IN。另一方面，輸出輸出信號 —m^3· · ·(以下總稱為「第2輸出信號GD」）的 弟2輸出端子0UTD未被接續至閘極線GL，而僅僅被接續 至本身的次段之第2輸入端子IND。

2108-9141-PF 21 200832334 在此構成的閘極線驅動電路30中，各單位移位暫存器 SR係與時鐘信號CLK、/CLK同步，將從前段被輸入的信號 (前段的第1及第2輸出信號G、GD)時間移位，同時傳達 給對應的閘極線GL及本身的次段之單位移位暫存器sr。 下面說明構成該閘極線驅動電路3〇的單位移位暫存器 的操作。 σ 在此也代表性地說明第η段的單位移位暫存器sRn的 操作。圖7係表示第n段的單位移位暫存器SRn、其前段（第 n-1段）的單位移位暫存器^及其後段（第州段）的單位 私位暫存益SRn+i的接續關係之電路圖。又，圖8係用以說 明單位移位暫存H队的操作之時序圖。下面，參閱圖^ 及圖8’說明圖5所示之本實施例的單位移位暫存器紐的 才呆作。 :此也是為了簡化，假定在單位移位暫存器亂的時 鐘知子CL上被輸入時鐘俨 1口就CLK，且在皁位移位暫存器 ⑽ΠΜ、此”的時鐘端早rF m入 丄 說明。又，以符號Gl声-水 號/CLK，以進行 的第^於 & 1 w自第1段的單位移位暫存器SRi 的弟1輸出端子〇υτ之筮 GD # τ' * 6 - 輸出信號G，同樣地，以符號 ϋι表不末自第2輸出端子〇υτ 偭宕嘀卞UUrD之弟2輸出信號Gd。又，

疋 τ 鐘 4 號 CLK、/CLK 值為VDD。再者 广丰的位準係彼此相等，其 ^田 # 構成单位移位暫存琴Si?的雷曰鉀糾 臨界值電壓係全^K子& SR㈣電日日體的 王#相專’其值為Vth。 參閱圖8，f杰 移位暫存器SR的从’做為時刻t。的初期狀態，假定單位 Rn的郎點N1為l位準（卿（以下，將節，點N1

2108-9141-PF 22 200832334 為L位準的狀態稱為「重置狀態 存器SRnM的第丨_出ρ —…又，假定單位移位暫 位…六 U…及第2輸出信號GL以及單 位私位暫存器SR…的 及早 I為L位準。此時，_ Λ 及第2輸出信號 Q1 . η. 〇ηι 為早位移位暫存器呂匕的電晶體 Q QDl、QD2均關閉，第i輪 ^ 端子OUTD為、、香淬妝六匕户^、 及第2輸出 G w 9认 初』狀恶中假定第1輸出信號 n及弟2輪出信號GDn為l位準。 ^時鐘信號/CLK遷移至H位準的時刻七中，假定前段 :及第2輸出信號Gn_1、GIVl為Η位準。然後，單位 移位暫存器SRn的電晶 …、

.^ 日骽㈧¥通，即點N1被充電以變成H 4準（VDD-Vth)(以下，將筋n mi兔π 宏μ” 將即點N1為Η位準的狀態稱為「設 疋狀您」）。從而，電晶艚 认奸 电日日體yi QD1導通。不過，此時，由 《寸鐘信號CLK係L位準（vss)，屮γ t p ^ 干麴出化號Gn維持L位準。 當在時亥“2中時鐘信號/CLK下降時，前段的第】及第 :出信號Gn-氣也變成L位準，由於電晶體Q3關閉， J晶體Q4也仍然關閉’節點_位準係在漂浮中被維 符在Η位準（VDD-Vth)。 然後，當在時刻t3中時鐘信號CLK上升時，此時，由 於電晶體(Π、_導通，且電晶體Q2、QD2關閉，第】及 弟2輸出端子0UT、0UTD(第i及第2輸出信紅、㈤的 位準開始上升。此時’透過經由電晶冑Ql、qdi的閘極· 通道間的電容及電容元件C1的耦合，節點Νι的電壓上升。 因此，電晶體Q1、QD1係在非飽和區域操作，第J及第2 輸出信號Gn、GD„的位準不隨著電晶體Ql、_的臨界值電

2108-9141-PF 23 832334 壓vth的電遂損失而變成H位準（… 位準幾乎上升至2xVDD_Vth。 ）处而，節點N1的 又，當第1及第2輪出信號 …段的單位移位暫存 入端子iN、IND，在單位 的弟1及弟2輸 成導通。因此，在時刻t φ / Rn+1中，電晶體卯變 Ni被充電至VD"the 3 ’早位移位暫存器SR-的節點 田在％刻t4中時鐘信號cLK下降 。 说的第1及第2輸出， 1，早位移位暫存器 ϋ就Gn、GDn的位車A 丁 jj欠 lL n士 因為經由電晶體QJ、QD1 牛。此守， ci之•合，節點N1的位準 及電“件 過，即使在該情況中，“φ 降低至VDD—vth。不 1及第2輸出作f#“ Γ 體卯、_維持導通，第

而成為L位準/ ^隨著時鐘信號CLK下降至VSS 田在％刻t5中時鐘信號/CLK上升時，在次段的單 位暫存器t中，與節點们的„ 在人^早㈣夕 輸出信號。〜變成H位準⑽^:二1… 存器sRn的重置端子RST羊(）攸而，早位移位暫 Q4變成導通，* 欠成H位準。因此，由於電晶體 ^ 即點N1被放電而變成L位準，且電 _變成關閉。亦即，單位移位暫存器s ^ 、 又，因為重置端；DOT 彳置置狀悲。 點⑵，電晶體Q2 Ω也接續至電晶體Q2、QD2的閘極（節 Q2、QD2變成導通，且第1及第2輪出疒 號Gn、GDn確實地變成Vss。 仏 當在時刻te中時鐘信號/CLK變成L位準時，由於次段

2108-9141-PF 24 200832334 的第i及第2輪出信號“、队+1變成L位準，因此，單 位移位暫存器SRn的重置端子RST變成L位準。從而，電 到上述的初期狀態（時刻t。的狀態）。 當總結上述操作時’在信號(前段的第i及第2輸出作 號（^1或起始脈衝sp)未被輸入至第ι及帛2輸入端 子^、、IND的期間，本實施例之單位移位暫存器见係節 點N1為L位準的會罟壯妒 >

Qi'QM關閉，盘時鐘^ cu置狀態中，由於電晶體 /、叶鐘彳5唬CLK的位準無關，第j及 輸出信號Gn、GD„被維持於L位準。 m ^ 9 ^ +…、、後，當信號被輸入至 弟1及弟2輸入端子1N、⑽時，變成節點位準的 設定狀態。在設定狀態中，電晶體Q1、QD1為導通，^的 由於電晶體Q2、QD2變成關閉，對 Η位準，第i及第2輸出信號Gn、rT)、^里^虎咖變成 置端子RST的信號（-欠段的第匕j不剧出。其後，當重 赴W1 , τ 焱的弟1輪出信號G_)被輸入時，節 回到“立準的重置狀態，第1及第2輸幻"卢G⑶ 被維持於L位準。 。就Gfi、GDn 如此操作的複數單位移位暫存器SR， 7所示之串聯接續的多段的移位暫存器 '(== 3〇)，當起始脈衝SP被輸人至第u的單位移動電: 時，以其做為開始的原因，第】及第2 ::ι 以與時鐘信號CU、/CLK同步的時序被移位時，二= 達至單位移位暫存器Sr2、SR” · ·。 專 電路.30可以預定的掃瞄月斯 ，r極線驅動 輙田周期依序驅動閘極線GLl、GL2、GL3 .

2108-9141-PF 25 200832334 如上所述，在本實施例的單位移位暫存器SR中係接續 至第1輸出端子OUT的電晶體Q卜Q2及接續至第2輪出端 子0UTD的電晶體QM、qD2係彼此並列地接續的關係。從 而，如圖8所示，第！及第2輸出信號Gn、队的位準係： 起以相同的方式邏輯地遷移。因此，閘極線驅動電路3〇的 邏輯操作係與傳統的單位移位暫存器（參閱圖3及圖4)的

情況相同。不過，在本實施例的單位移位暫存器卯中，可 得到如下說明的效果。 ㈤9係用以說明本發明的效果之圖式，其顯示在單位 =位暫存器SR的節點N1之充電（預充電）及電壓上升時之 節點N1的電壓波形。再者 # @圖所不之時刻係對應 於圖8所示者。 ”在本實施例的閘極線驅動電路3。中，各單位移位暫存 為SR的第1輸出端子〇UTD姑垃 ϋ被接績至其前段的重置端子 、次段的第1輸入端子 N及艾成大的電容負荷之閘 °線GL。另一方面，由於筮 、弟2輸出端子0UTD僅僅被接續 至次段的第2輸入端子IND，盥楚1t $接貝 雷六l 與弟1輸出端子OUT相比， 電奋負何值大大地變小。因此， 〇 ^ . ^ b各早位移位暫存器Sfi的第 」輸出^號GD也可比第1鈐山於咕 ^ 輸出化唬G更快速地上升。 右再次注意第η段的蒂a # t 杈的早位移位暫存器SRn，當在時刻 匕日寸鐘信號/CLK上升時，如岡〇 ^ ^ ^ GI) , 1 ^ 圖9所示，其前段的第2輸出 1口說GDw也比第}輸出信 示，楚 ’u Gw更快速地上升。如圖7所 ’、弟1輸出信號Gh被耠Λ 輸入至充電單位移位暫存器· SRn

2108-9141-PF 26 200832334 的節點N1之電晶體Q3的汲極（第i輸入端子IN)，第2輪 出指號GDnM被輸入至閘極（第2輸入端子IND)。因此，卷 刖段的第1及第2輸出信號Gh、的位準上升時，單 位移位暫存器31的電晶體⑽變成導通，以充電節早 且如以圖9的實線所示，節點N1的位準上升。

此時，經由前段的第2輸出信號^比第i輸出 ::更快逮地上升’在節點N1的充電過程之初 ⑽的閑極電位與汲極電位相比係變成相當的大。因此= m在非飽和區域操作’且節點Ni的位準上升至與 輸出&號Gn-1幾乎相同的位準。 r動=隨著節點N1的位準上升，加上電晶㈣開始 電容之時… 由於根據與郎點N1關聯的寄生 、“吊數、成之節點N1的位準上升變慢 的位準及前段的第；[輸出传 ”、、 *。# 彳口號I1的位準的差慢慢地變 即點N1的充電過程之最後階段，電晶體㈧ 綠 成，在飽和區域的操作，1 70艾 ，、位旱差遠一步地變大。 畐在時刻t2中時鐘信號/CLK下降脖味 停止上升至比前段的第 ㈣即點N1的位準 程度的位物9所*的位準Vl)虎^^位準（卿）低某 在前段的單位移位暫存器^的第^及在時刻-因為 〇ut、〇UTd之間有負荷電容值的差=弟/輸出端子 比第2輸出信號I慢的逮度降低位準：“唬“係以 其後’當在時刻tS中時鐘作％ ' 電晶體¢1、QD1的Π σ犰CU上升時，透過經由 ρ ·通道間的電容及電容元件C1之貧

2108-9141-PF 27 200832334 ' 郎點N1的位準也被升壓。被 準係翁雜# . 破升壓的即點N1的位 、…寺至犄鐘信號CLK下降的時刻匕。在此時刻t 之間，透過將節點N1維持於相+古 t4 田同的位準，可提高並維持 在早位移位暫存器SRn輸出第 、 之電晶體輸出信“，時 梦Γ Γη . 1動此力。從而’第1及第2輪出作 號Gn、可高速地上升及下降。 乜 面圖9所7F的虛線之圖式係顯示傳統的單位 私位暫存器SR(圖3)之節 位移位暫存$㈣门 的位準的變化。在傳統的單 SR中，因為電晶體Q3被二極體接續，f 極及閑極被相互地接續。從而 Λ…及 * X.,, 电日日篮即一直在飽和區域 嶋。因此，從節點N1的充電過 - 的位準變成僅比前段的輪屯疒节Γ ^ 即，.沾N1 於幻… 的輸出仏唬“的位準低電晶體Q3的 扣总、 口為攸即點N1的充電過程的初期 之係以源極隨耦器模式操 ’ 卞1卞冤日日體Q3的充電速度不快。 口此，如圖9之虛線的圖式所示， ^ N1 6^/^ ^ 在k刻t3的階段中，節 ”狗位準可僅上升至比上述位準？1低的位準& 當=vuV2的電位差為㈣，此電位差μ 1㈣㈣㈣時也被維持。換言之，在本實施例之單 立私位暫存器SR中，可使時刻 進席a爲从山， 1:4之間的節點N1的位 二!下：因此，u及第2輸出信^ 降變得比傳統的單位移位暫存器抑的輸出信 #U者更快速。因此，在本實 ，成 々夕臀存态中，可進扞 比傳統更快速的操作。 T J退仃

以上的效果’在各個串聯接續的單位移位暫存器SR

2108-9141-PF 28 200832334 中’可透過使被輸入至電晶體Q3的閘極（第2輪入端子IND) 之第2輸出信號GD快速地上升而獲得，隨著其速度越快則 該效果越大。因此’第2輸出端子0UTD的電容負荷最好盡 量小一點。

在本貫施例中，如圖6及圖7所示，各單位移位暫存 器沾被構成以使得第1輸出信號G被供給至其前段的重置 ^子RST、後段的第1輸人端子IN、及間極線GL，且第2 輸出信號GD只被供給至次段的第2輸入端子⑽。不過， = : = :由於第1輸出信號G及第2輸出信號GD係成 的波形，例如，也可將第2輸出信號GD供 ΐ 1^心置端子RST。亦即’在各單位移位暫存器邡 輸入端子以 第1輸出端子，接續至其次段的第1 二的重及閘極線GL，並將第2輸出端子嶋接續至 重置端子RST及次段的第2輸人端子IND。 電容負r*僅掷此％ ;乂須注意因為第2輸出端子0UTD的 負何僅增大前段的單位移位暫存器SR的電晶體Q2、 _極電容的大小，舆圖 的電-體/2、 出信號GJ)的上升速产終 ·、月況相比，第2輸 χ ,速又Ρ牛低，從而本發明的效果稍微變小。 SR的第'I如：不是不可能被操作以將各單位移位暫存器 ::在？:信…給至其次段的第〗輸入端子. 電晶體’在第2輸出端子咖上，透過次段的 元件二負用次I的電晶極電容及電容 大該大小=二 2輸出端子咖的電容負荷增 特別，由於被使用在閉極線讥的充電之電晶體

2108-9141-PF 29 200832334 、定以使其通迢Λ度大，從而閘極電容特別大，故第 2輸出信號GD的上升速度降低，使本發明的效果變小。為 了防止此點，可提升電晶體_的驅動能力，以可透過第 2輸出信號GD高速地充電次段的電晶體Q1的閘極電容。 不過，為了如此，因為必須使電晶體QD1的通道寬度變大， 而不期望i也伴隨著電路的形成面積之增大。

再者在上面的說明中，在時鐘信號Μ變成Η位準 的期間及時鐘信號/CLK變成Η位準的期間之間設置一定的 間隔’也可沒有此期間。亦即’可為雙相時鐘，其時鐘信 3虎C L Κ上升時’時鐘作缺/「丨κ L諕/CLK下卩牛，且時鐘信號CLK下降 時’時鐘信號/CLK上升。 y 單㈣”存器SR也可與傳統的移位 子益相同，使用3相時鐘而被操作（例如，參閱上述專利 :獻1的目4)。在該情況中，在各單位移位暫存器邡的 重置端子RST上也可被輸入其次次段（2個後段）的第2輸 出#唬GD，在該情況中也得到與上述相同的效果。 〈實施例2>

圖10係緣示本發明之實施例2的單位移位暫存器SR 的構成之電路圖。在同圖中， " 一 ，、有與圖5所不者相同的功 月b之7G件被賦予與其相同的符號。 實施例i的單位移位暫存器SR(圖5)係具有〗個時鐘端 子K’而貫施例2的單位移位暫存器SR則具 之2個時鐘端子CK1、ΠΓ 0所不 子Kl CK2。下面，將時鐘端子CK1稱 1時鐘端子」，將時鐘端子CK2稱為「第2時鐘端子”、、。

2108-9141-PF 30 200832334 弟1時鐘信號CK1係相當於圖5的單位移位暫存器SR 中之時鐘端子CK。亦即，在本實施例中，被輸人至第日士 鐘端子cn的時鐘信號CK係經由電晶體^、QD1而: 供給至第1及第2輸出端子QUT、嶋，以使得第〗及第2 輸出信號G、GD被活性化。 另一方面，帛2時鐘端+ CK2係被輸入與被輸入 :%鐘端？⑴者相位不同的時鐘信號。例如，在時 號CLK被輸入至第！時鐘端子CK1的單位移位暫存器里沾 中’時鐘信號/CLK被輸人至其第2時鐘端子α2 Q2、QD2的閑極（節點N2)被接續至該第2時鐘端子m。 再者，電晶體Q4的閘極係與實施例相同地被接續至 子RST。 、里置鲕 〜在此也代表性地說明第讀的單位移位暫存器亂。假 定在其第1時鐘端子CK1上被輸入時鐘信號CLK，在第2 %鐘端子CK2上被輸入時鐘信號/CLK。 # 在實施例1的單位移位暫存器、SRn中，電曰曰曰體Q2、_ 在’、人奴的第1輸出#冑Gn + 1變成H位準的期間導通，且 僅在其間以低阻抗使第i及第2輸出端子ουτ、咖變成 L位準。換言之，在此外的期間中，第〗及第卩輸出端子 OUT、0UTD係在漂浮中變成L位準。 另一方面，在本實施例的單位移位暫存器sR"中，電 晶體Q2、QD2在被輸入至第2時鐘端？⑴的時鐘信號《Μ 變成H位準時導通。因此，第1及第2輸出端子OUT、〇UTD 係以短間隔重複地變成低阻抗的L位準。因此，第i及第

2108-9141-PF 31 200832334 2輸出f虎（；η、GJ)n的電位更加 w 動電路的誤操作，同時因為:1= ^ 位準穩定，敌顯示裝置之顯二 — 么κ頒不異常不易發生。 〈實施例3> 非晶…置的閘極線驅動電路之場效電晶 、、SBM(a-Sl TFT)被廣泛地採用。已知a_Si TFT 被持續地偏厂堅時，發生臨界值電厂堅大幅移位的 變成問題。又，已知不J 路的誤操作之主因且 ^ 已知不僅a-Si TFT，右古她丄 同樣的問題。 纟有機TFT中也發生 例如’在實施例2的單位移位暫存器SR(圖⑻中 =、㈣間極係透過被輪入至第2時鐘端子α2的 ::sTr㈣地被偏壓成H位準。因此，在單位移位暫 :肩以有機m構成的情況中，電晶體92、_的臨 I值電壓被正向地移位。如此，t晶體Q2、_的驅動能 力降低’且無法充分地以低阻抗使第1及第2輸 〇—UT、0UTD變成L位準。從而，實施例2的效果減低，且 容易產生閘極線驅動電路30的誤操作。 為了抑制此問題，考慮例如使電晶體Q2、qd2的通曾 寬度變寬以增大驅動能力，但因為伴隨著電路形成面二 增大而不被期望。在實施例3中顯示實施例2的變形例， 其不使電路的形成面積變大，而可解決此問題。 圖11係繪示實施例3的單位移位暫存器训的構成之 電路圖。在同圖中，具有與圖10所示者相同的功能之元件 2108-9141-PF 32 200832334 被賦予與其相同的符號。在圖11的單位移位暫存器SR中， 電晶體Q2、QD2的源極被接續至第！時鐘端子cn。亦即， 在電晶體Q2、QD2的源極上被輸入與被輸入至閘極者相^立 不同的時鐘信號。除了該點外，與圖1G的電路相同。 —在此也代表性地說明第η段的單位移位暫存器SRn。假 定在其第1時鐘端子CK1上被輸入時鐘信號cu，在第2 時鐘端子CK2上被輸入時鐘信號/CLK。

“因為時鐘信號CLK、/CLK係彼此互補的信號’在時鐘 信號/CLK變成η位準以使電晶體Q2、_導通的期間，‘ 源極係根據時鐘信號CLK而變成L位準。因此，與^施例 2的情況相同，電晶體Q2AQD2每當時鐘信號瓜/變= 位準時’可使第i及第2輸出端子〇UT、〇UTD變成低阻抗 的L位準’而得到實施例2的效果。 相反地，在時鐘信號/CLK變成準以使電晶體的、 QD2一關閉的期間’其源極根據時鐘錢而變成h位準。 換言之’ t晶體⑽、’的閘極係變成與相對於源極 向偏壓等價的狀態。從而，因為正向移位的臨界值電壓回 到負向而被回復，故防止電晶體Q2、QD2的驅動能力的下 降’並解決上述問題…顯然未伴隨著電路形成 增大。 、 在本實施例中也可使用雙相時鐘，其邏輯上在時鐘_ 訊K上升時’時鐘信號/似下降，且時鐘信號似下^ 日寸，B守鐘化號/Clk上升。不過，在杳 ^在风際使用中，經由時飼 信號CLK、/CLK的上升、下降的時庠 牛巧日守序的差異，在單位移伯

2108-9141-PF 33 200832334 暫存器sRn的電晶體Q2、QD2完全關閉之前，導致源極電 位上升如此’ f 1及第2輸出端子術、〇㈣的位準不 必要地上升’而成為誤操作的原因。因此，在本實施例中， 如圖4的例子所示，最拼右拉# p 里L说CLK變成Η位準的期 間及時鐘信號謂變成Η位準的期間之間設置-定的間 隔。 〈實施例4> 鲁 圖12係繪示實施例4的單位移位暫存器sr的構成之 電路圖。在同圖中，具有與圖5所示者相同的功能之元件 被賦予與其相同的符號。 如圖12所示’實施例4的單位移位暫存器SR具有供 給高電位側電源電位的第2電源端子s2。再者，設置 有接續於第2電源端子S2及節點N2(電晶體⑽、_的問 極)之間的電晶體Q5，及接續於節點Μ及第！電源端子W 之間的電晶體Q6。電晶體Q5的閘極被接續至第2電源端 • f似亦即，電晶體Q5係被二極體接續），電晶體卯的間 極被接_至節點N1(電晶體qi、咖的閘極）。再者，電晶 -Q4的閘極係與貫施例i相同地被接續至重置端子RST。 、電曰B體Q6的‘通電阻被設定以充分地小於電晶體的 、酋導k電卩且目此’當即點N1變成H位準以使電晶體训 進士才即點N2 4成L位準。相反地’在節點N1為L位 >…電日日體Q6關閉’且節點N2係、經由電晶體的被充電 以變成Η位準。拖古夕，^> n此 " 電日日體Q5、Q6係構成以節點N1 -輸入端且以節點N2做為輸出端的比率型反相器。

2108-9141-PF 34 200832334 因此，在本實施例的單位移位暫存器SR t，在節點 N1變成L位準的重置狀態的期間，由 、 街％遷過由電晶體Q5、 Q6形成的反相器，節點N2被保持於η + ’在其間，電 晶體Q2、QD2變成導通。換言之，在單位移位暫存器邡未 輸出輸出信號G的期間（閘極線GL的非選擇期間），第工及 第2輸出端子0UT、0UTD被維持於低阻抗的l位^準’。因此及 第1及第2輸出信號^的L位準的電位更加穩定，而 防止閘極線驅動電路30的誤操作。 又’與實施例2、3不同，在電晶體Q2、QD2的閘極上， 由於沒有供給時鐘信號的必要’可減低在單位移位暫存琴 邡被消耗的交流電力。亦即’具有時鐘信號產生電路(圖6 的時鐘產生器31)的消耗電力被削減的優點。但是，應注 意由於電晶體Q2、QD2的閘極持續地變成H位準，容易“ 生臨界值電壓的移位。 〈實施例5> 在本實施例中係顯示實施例4(圖12)的變形例。圖13 係繪示實施例5的單位移位暫存器紐的構成之電路圖。在 同圖中，具有與圖12所示者相同的功能之元件被賦予與其 相同的付5虎。如圖13所示’本實施例的單位移位暫存器 SR係包括電晶體Q7 ,其接續 ° 即點N1及弟1電源端子 之間，且具有接續至節點N2的問極 外’與圖12的電路相同。 Λ.，、、占之 …電晶體97係在節點N2為Η位準時導通，且運作以放 電郎點Ν1。因此，在兮置a立々 在及早位移位暫存器SR中’在電晶體

2108-9141-PF 35 200832334 :广1閉的期間(閑極之非選擇期間）， 的電位係經由電晶體Q7被固定於vss。 .，、 1 在不具有電晶體Q7的實施例4的 SR(圖12)中，太雪曰麯m 1 ^ # ^ 在電曰曰體^、QD1關閉的期間，當時鐘 被輸入至時鐘端子ck時，透過經由電晶體 。儿 •汲極間的重疊電容之電容叙人JQ1、_的閘極 里且电合之電奋耦合，而有節點N1的位準上 的可能性。當節點^的位準上升時，電流在電晶體qi、 亡流動’而可能產生在閘極線GL的非選擇期間不必要 地使第1及第2輸出信號G、GD變成Η位準的問題。另一 方〃面，根據本實施例，由於防止在閘極線讥的非選擇期間 之筇點N1的位準的上升，而可抑制此問題的發生。 〈實施例6> 在實施例5卡說明的在閘極線GL之非選擇期間之節點 N1的位準上升的問題，也在實施例1〜&的任一個單位移位 暫存器SR中發生。在本實施例中提供採取其對策的單位移 位暫存器SR。 圖14係繪示實施例6的單位移位暫存器SR的構成之 電路圖。在同圖中’具有與圖10所示者相同的功能之元件 被賦予與其相同的符號。如圖14所示，本實施例的單位移 位暫存器SR係包括接續於節點n 1及第2時鐘端子CK2之 間的電容元件C2，除此之外係與圖1 〇的電路相同。 與實施例2相同，在第1及第2時鐘端子CK1、CK2上 被輪入彼此相位不同的時鐘信號。不過，在本實施例中， 其必須被組合以使被輸入至第1時鐘端子CK1的時鐘信號 2108-9141-PF 36 200832334 上升的時序舆被輸入至第 的時序同步。 叶…阳的時鐘信號下降 —=也代表性地說明第„段的單位移位暫存器见。假 =弟卜時鐘端+CK1上被輸入時鐘信號cu，在第2 $鐘鈿子CK2上被輸入時鐘信號/cu。 門移位暫存器'SRn中，在閑極線1的非選擇期 二=Q1、_關閉’而第1時鐘端子⑴的時鐘 二:上升時，透過經由電晶體Q卜_的間極·汲極間 -電各之電容耦合’節點N1的位準開始上升。不過， 此時，由^第2時鐘端+α2的時鐘信號/ακ下降 經由電容元件C2的耦合，節點N1的位準被拉下。換+之 2元件C2作用以消除由時鐘信號cu導 點。 位準上升。 < 因此，根據本實施例’可防止在閑極線gl的非選擇期 二即關的位準的上升，以抑制在該期間發生不必要地 弟1及第2輸出信號G、GD變成!1位準的誤摔作。 再者’在圖U中，雖然相對於實施例2(圖⑻ =暫存請顯示設置電容元件C2的構成，本實 於只施例卜3〜5的電路（圖5、圖11〜圖13)也可適用。 〈實施例7 > 圖15係繪示實施例7的單位移位暫存器 電路圖。在同圖中，具有與圖1()所示 、、之 被職予與其相同的符號。 /、相冋的功能之元件 .如圖15所示’在本實施例的單位移位暫存器SR中， 2l〇8-9l4l-pp 37 200832334 端子(電晶體以的閑極）接續至後段的 :位:：暫存器沾上，而被接續至第2時鐘端子CK2。從 ⑶者二fQ4的閉極上被輸入與被輪入至第1時鐘端子 =不同相位的時鐘信號。更具體來說，在電晶體以上 =輸入與被輸入至其本身的前段之第13寺鐘端子CK1者 相同相位的時鐘信號。 再者，電晶體Q4的源極被接續至輪入端子ίΝ。從而， =晶體Q4的源極上係被輸入前段的第以出信號 二的電路中，由於將節點N2接續至第"鐘端子 料除了 更被輸人至電晶體Q4的閘極及源 極的化唬外’與圖10的電路相同。 —在此也代表性地說明第n段的單位移位暫存器SRn。假 疋在該單位移位暫存器见的第1時鐘端+ cm上被輸入 時鐘信號cu，在第2時鐘端子CK2上被輸入時鐘信號 /clk。再者，由於本實施例的單位移位暫存器㈣操作基 本上也與在實施例i令說明者相同，為了簡化說明次 參閱圖8。 在時刻tl中，與被輸入至單位移位暫存器SRH的第1 ，鐘端子CK1之時鐘信號/CLK變成Μ準—起，該前段的 第1及第2輸出信號Gn·,、GDnM會變成Η位準。此時，雖 然單位移位暫存器SRn的電晶體^的閘極變成η位準，由 於其源極也變成Η位準’電晶體Q4未導通。因此，節點 '係經由電晶體Q3被充電至H位準。從而’單位移位暫 存器SRn係從重置狀態移動至設定狀態。

2108-9141-PF 38 200832334 田在時刻t2中時鐘信號/c 及第2鈐Ψ卢嘹r ~ ’雖然前段的第1 及弟Z輸出4唬Gw、CD"也變成 關閉，而電曰p w + M ;，由於電晶體Q3 而電曰曰體Q4也關閉，節點 持在Η位準（VDD〜Vth)。 準係以漂淨被維 當在時刻t3中時鐘信號α 遷上升-起，第】及第2輸出”二 …的電 然後，當在時刻t4中時^ Dn變成H位準（卿）。 田你才幻t4中％鐘“號CLK 口 位暫存器SRn的第i及第2輸出 成二位·^’早位移 /M ^ A/. 出^號Gn、GDn也變成L位準。 攸而，即點N1的位準也下降至VDD—v让。 當在時刻ts中時鐘_ _ /ΓΤ r ^ , r r Γ ^ σ儿/CLK上升時，此時，由於第1 輸出“唬Gn-〗蝥成L位準，雷B糖Λ 電日日體Q4變成導通，節點N1 被放電以變成L位準。亦即 。口 方即，早位移位暫存器SRn回到重 錄：:電晶㈣卜_變成關閉。其後，當在時刻“中 %鐘尨號/CLK變成L位準時，電曰_ 寬日日體Q4回到關閉狀態。 如上所述1施例7的單位移位暫存器SR可與實施例 二早位移位暫存器SR同樣地操作。亦即，因為電晶體⑽ 係使用前段的第1及第2輪出信號（^、（^而被高速地 充電’可得到與實施例1相同的效果。 在本只施例中，沒有將各單位移位暫存器接續 至其次段的單位移位暫存器的必要。因此，電路的佈局自 由f增加，且可有助於電路形成面積的縮小化。不過，應 :意因為時鐘信號被連續地供給至電晶體Q4的閉極，使得

ΐ鐘U產生電路(圖6的時鐘產生器3 ^)的交流電力變 大0 2108-9141-PF 39 200832334 “在本κ把例中，雖然係被構成以使前段的第1輸 出“號G被輸入至單位移位暫在哭 砂位I存裔SR的電晶體Q4的源 極’取而代之，也可以輸入前 训、刖杈的弟2輸出信號gd。不過， 在該情況中，應注意因為施加至夂 刀主各早位移位暫存器SR的第 2輸出端子〇UTD的電容負荷辦加，笼9 、 M何〜加，弟2輸出信號Gd的上 升速度降低，而稍微減低本發明的效果。 再者，雖然圖1 5中係相斟於麻始如0, 邳對於貝施例2 (圖1 〇)的單位移

位暫存器SR顯示變更如上所述之輸人至電晶體Q4的間極 及源極的信號之構成，本實施例也可適用於上述實施例卜 3〜6的電路（圖5、圖1卜圖14)以另尨、+、μ _ 口 4 )以及後述的實施例8〜11的 電路（圖16〜圖19)之各自的電晶體Q4。 〈實施例8 > 如上所述，在實施例4、5的單位移位暫存器sr(圖Μ、 圖13)中’於節點N1為L位準的期間(閘極線⑽非選擇 期間），纟電晶體Q5、Q6構成的反相器將節點N2保持於η 位準。因此，放電第1及第2輸出端子〇ϋτ、〇_的電晶 體Q2、QD2在該期間被保持為導通。從而，因為第i及第 2輸出端子OUT、0UTD被維持於低阻抗的L位準，而防止 錯誤信號的產生。不過，因此電晶體Q2、QD2的閘極持續 地變成Η位準，而導致其臨界值電壓的移位。 、 另一方面，在實施例2、3的單位移位暫存器SR(W… 圖11)中，在電晶體Q2、QD2的閘極上係被輸入時鐘_號 /CLK。換言之，因為其閘極的位準係以一定的周期擺動 而非持續地變成Η位準，故臨界值電.壓的移位被抑制。不 2108-9141-PF 40 200832334 過，因此第1及第2輪出端子〇υτ、〇UTI)係在一定的周期 變成尚阻抗狀態，防止錯誤信號的效果比實施例4、5低。 在上述專利文獻5(特開2006-24350號公報）的圖7、 圖11中，可解決這些問題的單位移位暫存器被提出。特 別’該圖11的單位移位暫存器係具有與本發明相同的2個 輸出端子（OUT、CR)。在實施例8中係將專利文獻5之圖 Π的技術適用於本發明的單位移位暫存器SR。 圖16係繪示實施例8的單位移位暫存器SR的構成之 電路圖。該單位移位暫存器SR係對於實施例5的單位移位 暫存裔SR(圖13)適用專利文獻5之圖u的技術者。在圖 16 _中、具有與圖1 3所示者相同的功能之元件被賦予與其 相同的符號。不過，圖丨6的第丨時鐘端子CK1係相當於圖 13的時鐘端子CK。 雖然圖1 3的單位移位暫存器SR係具有比率型的反相 抑（圖1 3的電晶體Q5、Qβ)，以做為驅動用以拉下第1及 第2輸出端子0UT、〇UTD的電晶體Q2、_之「拉下驅動 電路」，圖16的單位移位暫存器SR係包括由電容元件c3 及電晶體Q6構成的電容性負荷型的反相器以取代之。 該反相器也以電晶體Q1、QD1的閘極（節點N1)做為輸 入端並以電晶體Q2、QD2的閘極（節點N2)做為輸出端。 不過，该反相器在被輸入至第時鐘端子CK1的時鐘信號 被供給做為電源一點上係與通常的反相器不目。亦即，在 該反相器中，電容元件C3係被接續於節點N2及第工時鐘 端子CK1之間。電容元件C3不僅做為該反相器的負荷，也

2108-9141-PF 41 200832334 做為將第i時鐘端子⑴的時鐘信號躺合至節點N2的耗人 ，容。與圖13的情況相同，電晶體Q6係接續於節點_ 弟1電源端子S1之間，且其閘極被接續至節點N1。 該單位移位暫存器SR更包括接續於第i輸出端子_ …電源端子S1之間的電晶體Q8，及接續於第2輸出 端子0UTD及第1電源端子幻之間的電晶體咖。電晶體 Q8、_的閘極-起被接續至第2時鐘端子CK2。在第2時 鐘端子CK2上係被輸入與被輸入至第1時鐘端子m者不 二目位的％鐘仏號。如由與圖丄"目比可知，電晶體卯、 _係相當於實施例2之電晶體Q2、_。 在此也在第1及第2時間端子⑻、CK2上 =號CU、/CLK，並且代表性地說明“位 位暫存器SRn的操作。 百先’'兄明閘極線GU的非選擇期間的操作。在此期 二’單位移位暫存器见的節點町似位準。由電容元 、、"、％被活性化，在時鐘信號CLK變成H位準時， 位進位準輪出至節點N2。更詳細地，由於在節點N1係L· ，電晶體⑽關閉，且透過經由電容元件^的 U位準m2的位準隨著時鐘信號CLK變成H位準而變成 時導：此’電晶體Q2、QD2每當時鐘信號CLK變成Η位準 、士通’分別使第 成為1位準 及弟2輸出端子0UT、嶋以低阻抗 另—方面，電晶體Q8、QD8每當被輸入至第

2108-9141-PF 42 200832334 2時鐘端子CK2的b#於於咕 讀以/咖變成fl位準時導诵。 換吕之，在閘極線GLn的非選擇 QD2對及電曰，曰中，電晶體Q2、 對及電b曰體Q8、_對係與時鐘信 / 而交替地變成導通^此’第〗及第 K同步 幾乎在整個期間以低阻抗變成L位準，使:抑:、咖 的發生之效果係與實施例5同程度的高使传抑制錯誤信號 又’因為電晶體Q2、QD2、DS nn。 別以一定的周期鞞叙 、Q的閘極的位準係分 姑 ‘動，而非持續地變成Η位|，故# κ 值電壓的移位被抑制。 1』界 單位=明閘極線1的選擇期間的操作。在此期間， 早位私位暫存器SRn的節點Νι 1 為Η位準的期間電晶體Q6f成導通，由電容由元於= 晶體⑽構成的反相器將L位準輸出至節點⑽。又，在， 期間，時鐘信號/CU係L 在。亥 πο Α 位旱因此，由於電晶體Q2、QD2、 ⑽、QD8被維持為關閉，單位移 第1及第2輪出信號Gn、GDn。 …地輪出 如上所述’根據本實施例’可防止 於 Q8:_的臨界值電㈣移位(亦即，驅動能力的下：)， 同4可得到防止錯誤信號發生的高效果。 〈實施例9 > 在本實施例中係對實施例8的單位移位暫存器SR(圖 ib)適用在實施例3使用的技術。 圖π係繪示實施例9的單位移位暫存器SR的構成之 電路圖。該單位移位暫存器SR係對於们6的電路將電晶

2108-9141-PF 43 200832334 體Q2 QD2的源極接續至第2時鐘端子⑴，且將將 體Q8 QD8的源極接續至第j時鐘端子⑻。亦即，、在 曰曰體Q2 QD2、Q8、qD8的源極上係被輸入與被 : 者相位不同的時鐘信號。 至閘極 表性地說明第^的單位移位暫存器叱。假 疋’、 時鐘端子CK1上被輸入時鐘信號CLK，在笛9 時鐘端子CK2上被輸入時鐘信號/cu。

時鐘信號CLK、/CLK係彼此互補的信號。因此 鐘U CLK k成η位準以使得電晶體Q2,2導通的期門， 其源極係根據時鐘信號舰而變成L位準，又，在护= 號/CLK變成Η位準以使得電晶體卯、QD8導通的期=、‘里: 源極係根據時鐘信號ακ而變成^位準。因此，與二二 接縯至第1電源端子S1的情況相同，電晶體Q2、QD2: J、 QD8可放電第1及第2輸出端子OUT、0UTD。 又，在時鐘信號CLK變成w準以使得電晶體⑽、㈣ 關閉的期間’其源極係根據時鐘信號/cu而變成Η位準 且在時鐘信號/CLK變成L位準以使得電晶體⑽、_關閉 的期間，其源極係根據時鐘信號cu而變成H位準。換1 之’在電晶體Q2、QD2、Q8、QD8關閉時，其閘極係變成: 相對於源極被負向偏壓等價的狀態。從而，因為正向移位 的臨界值電壓回到負向而被回復，故電晶體Q2、咖、卯、 QD8的驅動能力下降被防止。 ' 〈實施例10> SR的構成之 圖18係緣示貫施例1 〇的單位移位暫存器

2108-9141-PF 44 200832334 電路圖。該單位移位暫存 電晶體Q2。. ^SR係相對於圖Μ的電路省略 =電晶體Q2的情況中，在時鐘信 止第二 輸出端子0υτ變成高阻抗。亦即，防 路相同。再者，.二：:？虎發生的效果係與圖的電 特性產生不良影響的情裝置的顯不 準變得更低，則可加以改善。對於像素電位使vss位 根據本實施例，可將電路面積削減省 大小。又，因為節點N2的寄生電容變 的 充電變得容易，故可將帝& 侍即”‘.占N2的 之，扩I卜 '奋凡件以的值設定的較小。換古 ==?的形成面積也可有助於電路面積的縮 被削減Ϊ 電晶體⑽的間極電容被消耗的電力 被則：’也可有助於降低電路的消耗電力。 右目的係縮小電路面# u 非電曰# no卜 可考慮省略電晶體_而 電日日體Q2(若省略電晶體⑽、Qn9 土本 t 例2(圖m相同）。不過“ _兩者’則變成與實施 電晶體〇2…“略電晶體QD2’因為比省略 ::體⑽的情況更容易產生誤操作，故較不好。其理由如 的時：,在省略電晶體Q D 2的情況，在第1時鐘端子C K1 時，第2輸出端子麵變成高阻抗狀態。 容負荷（亦即，次段的電晶㈣的 極線GL關聯的電容)小。因此： = 亦即，與閑 u此右弟2輸出端子〇UTD變成·

2108-9141-PF 45 200832334 高阻抗狀態，經由噪音的影響等，盥 〆、米i輸出端+ ηπτ從: 成高阻抗狀態的情況相比，其位準上升。換_ 、文 誤信號的第2輸出信號GD變得容、5之，做為錯 ,L 于奋易被輸出。因此，為了防 止此點’隶好留下電晶體QD2。 上述實施例9也可適用於本實施例。亦即，也可對於 圖18的電路，將電晶體QD2的源極接續至第2時鐘端子 CK2’亚將電晶體Q8、_的源極接續至帛i時鐘端子⑴。 〈實施例11> 圖19係緣示實施例U的單位移位暫存器服的構成之 电路圖。該單位移位暫存器SR係相對於圖16的電路省略 :晶體Q8。在此情況中’於閘極線GL的非選擇期間，在 k鐘信號CLK為Η位準的時間以外，第^出端子_變 成高阻抗。雖然第！輸出端子ουτ變成高阻抗的時序不同， 但防止錯誤信號發生的效果幾乎與圖i 8的電路相同。 、透過省略電晶體Q8,可縮小單位移位暫存器別的形 成面積又，也有可削減由電晶體Q8的閑極電容消耗的電 力之優點。 右目的係縮小電路面積，雖然也可考慮省略電晶體仙8 而不只限於電晶體Q8 ’但為了防止誤操作，最好留下電晶 - QD8如别所述，第2輸出端子〇uTD的電容負荷係比第 1輸出蝠子〇υτ者小。如此，若經由省略電晶體使第2 輸出L旒0UTD變成鬲阻抗狀態，經由噪音的影響等，做為 錯誤信號的第2輸出信號GD(雖然其非在實施例1〇中省略 電晶體的情況)變得容易被產生。因此，為了防止此點，最

2108-9141-PF 46 200832334 好留下電晶體QD8。 上述實施例9也可適用於本實施例。亦即，也可對於 圖19的電路，將電晶體Q2、QD2的源極接續至第2時鐘端 子CK2,並將電晶體QD8的源極接續至第工時鐘端子c]n。 【圖式簡單說明】 圖1係繪示本實施例的顯示裝置之構成的概略方塊 圖。 • 圖2係繪示傳統的閘極線驅動電路的構成之方塊圖。 圖3係繪示傳統的單位移位暫存器的構成之電路圖。 圖4係繪示傳統的單位移位暫存器的操作之時序圖。 圖5係繪示實施例1的單位移位暫存器的構成之電路 圖。 圖6係繪不貫施例1的閘極線驅動電路的構成之方塊 圖。 圖 圖。 圖 圖。 圖 圖式。 係繪示實施例1的閘極線驅動電路的構成之電路 係繪示實施例1的單位移位暫存器的操作之時序 係用以說明實施例1的單位移位暫存器的效果之 圖1 0係繪不實施例2的單位移位暫存器的構成之電路 圖。 圖11係繪示實施例3的單位移位暫存器的構成之電路 2108-9141-PF 47 200832334 圖 之電路 圖12係繪示實施例4的單位移位暫存器的構成 圖 圖 13 係繪示實施例 5的 圖 〇 圖 14 係繪示實施例 6的 圖 〇 圖 15 係緣不實施例 7的 圖 〇 圖 16 係繪示實施例 8的 圖 〇 圖 17 係緣示實施例 9的 圖 〇 圖 18 係繪示實施例 10 路 圖 〇 圖 19 係緣示實施例 11 路 圖 〇

單位移位暫存器的構成之電路 單位移位暫存器的構成之電路 單位移位暫存器的構成之電路 單位移位暫存器的構成之電路 單位移位暫存㈣構成之電路 的單位移位暫#器的構成之電 的單位移㈣存器的構成之電 【主要元件符號說明】 30 :閘極線驅動電路； 31 :時鐘產生器； SR :單位移位暫存器； IN :第1輸入端子； IND :第2輸入端子；

2108-9141-PF 48 200832334 OUT :第1輸出端子； 0UTD :第2輸出端子； 51 :第1電源端子； 52 :第2電源端子； CK :時鐘端子； CK1 :第1時鐘端子； CK2 :第2 b寺鐘端子； RST :重置端子； Q1〜Q8 :電晶體； GL :閘極線；

Cl、C2、C3 :電容元件。 49

2108-9141-PF

Claims (1)

1. 200832334 、申請專利範圍·· 1· 一種移位暫存器電路，包括·· 弟1及第2輸入端子、筮# 弟1及第2輸出端子、第1時 鐘端子及重置端子； 《邮卞弟1时 第1電曰B體，將被輪入至前述第 鐘信號供給至前述第1”端子； % 第3電晶體， 出端子；及 第4電晶體， 其特徵在於： 前述第1及第 節點； 第2電晶體，放電前述第1輸出端子； 將刖述第1時鐘信號供給至前述第2輸 放電前述第2輸出端子； 3電晶體的控制電極係一起接續至第 電日日體的控制電極係一起接續至第 前述第2及第 節點； 該移位暫存器電路係包括： 子之：5電晶M ’接續至前述第1節點及前述第1輸入端 :且具有接續至前述第2輸入端子的控制電極；及 廿妨具有接續至前述重置料的控制電極， 並放電珂述第1節點。 由1：如申請專利範圍第1項所述的移位暫存器電路，直 4第2節點係、接續至前述重置端子。 3一如-申請專利範圍第i項所述的移位暫存器電路，其 中，刚述楚cy❻ 即點係接續至相位與前述第1時鐘信號不同 2108-9141-PF 50 200832334 的第2時鐘信號被輸入的第2時鐘端子。 4·如申請專利範圍第3項所述的移位暫存器電路，其 中’前述第2電晶體係接續至前述第1輸出端子及前述第 1時鐘端子之間，且前述第4電晶體係接續至前述第2輪 出端子及前述第1時鐘端子之間。 别 5·如申請專利範圍第1項所述的移位暫存器電路，更 匕括反相态’其前述第1節點為輸入端，且前述第2節零 為輸出端。 即點 6 ·如申請專利範圍第5項所述的移位暫存器電路，更 包括第7電晶體，具有接前述第2節點 並放雷箭、+、— ^ ^ , I裒電則述第1節點。 •如申睛專利範圍第3項所述的移值暫存器電路， 包括： ’更 穿 〇 電晶體，除了前述第4電晶體外，放電前 輸出端子； 呆 0 、 電晶體，具有接續至前述第1節點的控制雷扠 並放電前述第8兩曰 ★ ° 弟1 2 3 4 5 6 7 8电日日體的控制電極接績的前述第3節點 時鐘 其 51 1 2 電容元件，接續於前述第3節點及前 3 端子之間。 4 t如申請專利範圍，7項所述的移位暫存器電路 5 T，則述塗9 — 六 6 2時鐘端子之f:;B體係接續於前述第2輸出端子及前述第 7 9.如申請專利範圍第7項所述的移位暫存器電路，更 8 2108-9141-PF 200832334 包括第1〇番R 电曰曰體，具有接續至前述第3節點的控制電極， 並放電前述筮]^ 、 弟1輪出端子。 •如申請專利範圍第9項所述的移位暫存器電路， 其中，前述楚 卜 ^ 昂1 0電晶體係接續於前述第1輪出端子及前述 弟2時鐘端工 %子之間。 11· 士口由上 • 甲請專利範圍第1項所述的移位暫存器電路， 更包括： 11 ' 、 電晶體，具有接續至前述第1節點的控制電極， 並放電前述筻9 # 义乐Z即點； 包容元件，接續於前述第2節點及前述第1時鐘 端子之間；及 ’ 電阳體’除了前述第4電晶體外，放電前述第2 輸出端子；且 ’ 刖述第12電晶體的控制端子係接續至相位與前述第五 時鐘信號不同的第3時鐘信號被輸人的第3時鐘端子。 12. 如申4專利範圍第11項所述的移位暫存琴電 =，其中，前述第12電晶體傣接續於前述第2輪出端子及 如述第1時鐘端子之間。 13. 如申請專利範圍第丨項所述的移位暫存器電路， 更包括第3電容it件，接續於相位與前述f i時鐘信號不 同的第4時鐘信號被輸入的第4時鐘端子及前述第丄節點 之間。 … 14. 一種移位暫存器電路，係各段為申請專利範圍第 項所述的移位暫存器電路之多段的移位暫存器電路， 2108-9141-PF 52 200832334 其特徵在於： 在前述各段中， 前述第1輸入端子係接續至本身的前段 出端子； 34弟1輪 前述第2輸入端子係接續至本身的前段的前 出端子； 弟2輸 或第 前述重置端子係從其本身接 '續至後段的前述第 2輸出端子。

   15. 如申請專利範圍第i項所述的移位暫存哭 其中’前述第6電晶體係接續於前述帛i節點及°前路^ 或第取端子之間，且在前述重置端子上係輪入= 刖述第1時鐘信號不同的第5時鐘信號。 〃 16. -種移位暫存器電路，係各段為中請專利 15項所述的隸暫存^路之Μ的移㈣存n電路弟 其特徵在於： 在前述各段中， 别述第1知入端子係接續至本身的前段的前 出端子； $ 1輪 月』述第2輸人端子係接續至本身的前段的前述 出端子； 乙輸 士前述第5時鐘信號係與被輸入至本身的前段的前述第 1時鐘端子者同相位。 17.如申請專利範圍第14項或第16項所述的移 存器電路，在前述各段中， 暫 2108-9141-PF 53 200832334 來自前述第2輸出端子的輸出信號，與來自前述第1 輸出端子的輸出信號相比，其位準遷移的速度較快。 18· 一種影像顯示裝置，由多段的移位暫存器電路構 成，且包括驅動顯示面板的閘極線之閘極線驅動電路， 其特徵在於： 前述多段的各段係包括： 第1及第2輸入端子、帛1及帛2輸出端子、第“寺 鐘端子及重置端子； 第1電晶體，將被輪入至前述第丨時鐘端子的第 鐘4號供給至别述第1輪出端子· 第2電日日體，放電前述第1輸出端子； 第3電晶體，將前述第！時鐘信號供給至前述 出端子； 1時 2輸 :4電晶體，放電前述第2輸出端子；

   2電“’接續至前述第1及第3電晶體的控制電 起:續的預定節點與前述第！輸入端子之間，且= 項：則述第2輸入端子的控制電極，·及 外電日日體，具有接續至前述重置端子的# 並放電前述預定節點;且在前述各二“子的‘制電極， 出端：…輸入端子係接續至本身的前段的前述第】輸 前述第2輸入端子俜接婷$ | ώ 出端子； 子； 係接、戈至本身的前段的前述第2輸 則述第1輸出端子係接續 Λ至則述顯不面板的前述閘極 2108-9141-PF 54 200832334

   前述重置端子係從其本身接續至後段的前述第〗或第 2輸出端子。 19· 一種影像顯示裝置，由多段的移位暫存器電路構 成，且包括驅動顯示面板的閘極線之閘極線驅動電路， 其特徵在於： 前述多段的各段係包括： 第1及第2輸入端子、第丨及第2輸出端子、第丄時 鐘端子及重置端子； 第1電晶體，將被輸入至前述第i時鐘端子的第i時 鐘k號供給至前述第1輸出端子； 第2電晶體，放電前述第丨輸出端子； 第3電晶體，將前述第丨時鐘信號供給至前述第2輸 出端子； 第4電晶體，放電前述第2輸出端子； 弟5電晶體，接續至前述第i及第3電晶體的控制電 極一起接續的預定節點與前述第1輸入端子之間，且具有 接續：前述第2輸入端子的控制電極；及 第6电曰曰體，具有接續至前述重置端子的控制電極， 並放電前述預定節點；且在前述各段中， —別述$ 6電晶體係接續至前述預定節點及前述第】或 第2輸入端子之間； 月J述重置i%子被輸入相位與前述第工時鐘信號不同的 2108-9141-PF 55 200832334 、〕述第耥入鈿子係接續至本身的前段的前述第1輸 出端子； 雨述弟2輪入端子择技病 而于係接‘至本身的前段的前述第2輸 出端子； 線； 月述第1冑出端子係接續至前述顯示面板的前述 閘極 時::子：=。號係與被輸入至本身的前段的前述第 2108-9141-PF 56