CN100527198C - 显示器面板的像素阵列的驱动电路 - Google Patents

Abstract

一种驱动电路，包括一移位寄存器电路及一输出缓冲电路。移位寄存器电路包括第一与第二移位寄存器单元。第一及第二移位寄存器单元分别输出第一与第二移位信号，第一与第二移位信号依序启用。输出缓冲电路包括有第一与第二输出缓冲单元。第一与第二输出缓冲单元分别接收第一与第二移位信号，以输出第一开关控制信号与第二开关控制信号。第二输出缓冲单元的电压提供端接收第一移位信号。当第一移位信号的电压转为非启用时，第二输出缓冲单元启用，使第二输出缓冲单元输出第二开关控制信号，使一数据信号输入至像素阵列中。

Description

显示器面板的像素阵列的驱动电路

技术领域

本发明有关于一种驱动电路，且特别是有关于一种用以驱动显示器面板的像素阵列的驱动。

背景技术

将一般的薄膜晶体管(Thin Film Transistor)液晶显示面板(LiquidCrystal Display Panel)或是有机发光二极管显示面板的驱动像素阵列的方法简述如下。驱动电路至少包括有一水平移位寄存器(Horizontal ShiftRegister)、多个开关组、及一垂直移位寄存器(Vertical Shift Register)。垂直移位寄存器用以输出多个依序启用(enable)的垂直移位信号，以使每列像素依序启用。水平移位寄存器用以输出多个水平移位信号，用以分别控制多个开关组。多个水平移位信号依序启用，使得多个开关组依序导通。此时，多个数据信号将依序经由导通的开关组传送至被启用的像素中。其中，像素的亮度相关于所接收的数据信号的大小。

传统上，上述的驱动电路多半设计于显示器面板之外的一个驱动芯片中。为了降低成本，将驱动电路集成于显示器面板上乃未来的趋势。然而，于将驱动电路集成于显示器面板上之后，上述的多个水平移位信号将可能有重迭(overlap)的情形产生。亦即，相邻的两个水平移位信号启用的期间可能有重迭。如此，像素将可能接收到错误的数据信号，而使得显示器的画面图像质量降低。

为了解决上述问题，于美国专利号5,818,412号的专利中，提出一种具有固定模式消除功能的水平驱动电路(Horizontal driver circuit withfixed pattern eliminating function)。其使用了一固定模式消除电路(fixed pattern eliminating circuit)，来提供一个第N级与第M级之间的水平取样脉冲的非重迭时间。然而，此固定模式消除电路过于复杂，不易集成于显示器面板中。而且，此固定模式消除电路亦会使水平驱动电路所需的成本提高。

发明内容

有鉴于此，本发明的目的就是在提供一种驱动电路，仅需借助简单的电路，即可以有效地解决移位信号重迭的问题。本发明具有成本低，成本率高，且容易集成于显示器面板中的优点。

根据本发明的目的，提出一种驱动电路，用以驱动一显示器面板的一像素阵列。驱动电路包括一移位寄存器电路及一输出缓冲电路。移位寄存器电路包括一第一移位寄存器单元与一第二移位寄存器单元。第一及第二移位寄存器单元分别输出一第一移位信号与一第二移位信号，第一移位信号与第二移位信号依序启用。输出缓冲电路包括有一第一输出缓冲单元与一第二输出缓冲单元。第一与第二输出缓冲单元分别接收第一移位信号与第二移位信号，以输出一第一开关控制信号与一第二开关控制信号。第二输出缓冲单元的一电压提供端接收第一移位信号。其中，当第一移位信号的电压转为非启用时，第二输出缓冲单元启用，使第二输出缓冲单元根据第二移位信号输出第二开关控制信号，使一数据信号输入至像素阵列中。

为让本发明的上述目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，详细说明如下。

附图说明

图1表示依照本发明一第一实施例的一种驱动电路的电路图。

图2表示图1的驱动电路中，移位信号SR(N-1)、SR(N)及SR(N+1)以及开关控制信号SC(N)及SC(N+1)的波形图。

图3表示依照本发明一第二实施例的一种驱动电路的电路图。

主要组件符号说明

100、300：驱动电路

102：像素阵列

104：移位寄存器电路

106、306：输出缓冲电路

108：移位寄存器单元

110、110’：主要反相器

112：开关组

310：辅助反相器

具体实施方式

实施例一

请参照图1，其表示依照本发明一第一实施例的一种驱动电路的电路图。驱动电路100用以驱动一显示器面板的一像素阵列102。驱动电路100至少包括有一移位寄存器电路104、一输出缓冲电路106及多个开关组112。移位寄存器电路104包括有多个移位寄存器单元，例如是移位寄存器单元108(N-1)、108(N)及108(N+1)。输出缓冲电路106则包括有多个输出缓冲单元，例如是主要反相器，包括主要反相器110(N-1)、110(N)及110(N+1)。

移位寄存器单元108(N-1)、108(N)及108(N)分别输出移位信号SR(N-1)、SR(N)及SR(N+1)，移位信号SR(N-1)、SR(N)及SR(N+1)依序启用。当移位信号SR(N-1)、SR(N)及SR(N+1)分别启用时，移位信号SR(N-1)、SR(N)及SR(N+1)的电平例如为低电平。移位寄存器单元108例如由触发器来实现，移位信号SR(N-1)及SR(N)输入至移位寄存器单元108(N)及108(N+1)的触发器的一输入端，移位寄存器单元108(N-1)、108(N)及108(N+1)的触发器的输出端分别输出移位信号SR(N-1)、SR(N)、及SR(N)。

主要反相器110(N-1)、110(N)及110(N+1)各具有一电压提供端(supplyvoltage terminal)。本实施例以此电压提供端为正电压提供端为例说明的。主要反相器110(N-1)、110(N)及110(N+1)分别接收移位信号SR(N-1)、SR(N)及SR(N+1)，并将移位信号SR(N-1)、SR(N)及SR(N+1)反相后，输出开关控制信号SC(N-1)、SC(N)及SC(N+1)。此外，主要反相器110(N)的正电压提供端接收移位信号SR(N-1)，而主要反相器110(N+1)的正电压提供端接收移位信号SR(N)。

请参照图2，其所表示乃图1的驱动电路中，移位信号SR(N-1)、SR(N)及SR(N+1)以及开关控制信号SC(N)及SC(N+1)的波形图。假设移位信号SR(N-1)、SR(N)及SR(N+1)分别于时间点t1、t2及t4转为启用，亦即转为低电平，且移位信号SR(N-1)、SR(N)及SR(N+1)分别于时间点t3、t5及t6转为非启用，亦即转为高电平。移位信号SR(N-1)及SR(N)于时间点t2至t3之间产生重迭，而移位信号SR(N)及SR(N+1)则于时间点t4至t5之间产生重迭。由于主要反相器110(N)及110(N+1)的正电压提供端接收移位信号SR(N-1)及SR(N)，故主要反相器110(N)及110(N+1)须于正电压提供端有正电压输入时，方能正常动作。亦即，当移位信号SR(N-1)及SR(N)的电压于时间点t3与t5依序转为非启用，亦即是高电平时，主要反相器110(N)及110(N+1)于时间点t3与t5方依序启用。启用后的主要反相器110(N)及110(N+1)依序将移位信号SR(N)及SR(N+1)反相后，输出开关控制信号SC(N)及SC(N+1)。

虽然移位信号SR(N)及SR(N+1)分别于时间点t2及t4时即转变为启用，但，由于主要反相器110(N)及110(N+1)分别延迟至时间点t3及t5方开始动作，故开关控制信号SC(N)及SC(N+1)分别延迟至时间点t3及t5方启用。虽然在时间点t5时，移位信号SR(N)于转为高电平，使得开关控制信号SC(N)于时间点t5转为低电平，然而，由于开关控制信号SC(N+1)于时间点t5方转为启用，故开关控制信号SC(N)及SC(N+1)之间并不会有重迭的情形。

如此，请参照图1，当开关控制信号SC(N)及SC(N+1)于时间点t3及t5依序启用后，开关组112(N)及112(N+1)亦依序导通，使数据信号Data(N)及Data(N+1)依序输入至像素阵列102的像素组P(N)及P(N+1)中。由于开关控制信号SC(N)及SC(N+1)之间没有重迭，故开关组112(N)及112(N+1)不会同时导通，使得数据信号Data(N)及Data(N+1)可以正确地输入像素组P(N)及P(N+1)中。因此，本发明可以使像素阵列接收到正确的数据，以提升显示器画面的图像质量。

上述的显示器面板较佳地为一液晶显示器面板或有机发光二极管显示器面板。驱动电路100与像素阵列102均形成于液晶显示器面板或有机发光二极管显示器面板的一基板上。此基板例如是使用低温多晶硅制造工艺来处理。

实施例二

请参照图3，其表示依照本发明一第二实施例的一种驱动电路的电路图。与第一实施例不同的是，于本发明的第二实施例的驱动电路300中，输出缓冲电路306还包括多个辅助反相器310(N-1)、多个辅助反相器310(N)及多个辅助反相器310(N+1)，例如是二个辅助反相器310(N-1)、二个辅助反相器310(N)及二个辅助反相器310(N+1)。此二个辅助反相器310(N-1)与主要反相器110’(N-1)串接，此二个辅助反相器310(N)与主要反相器110’(N)串接，而此二个辅助反相器310(N+1)与主要反相器110’(N-1)串接。所有辅助反相器的正电压提供端可以接收上一级的移位信号，或是直接耦接至一高电位。

此二个辅助反相器310(N-1)及主要反相器110’(N-1)用以处理移位信号SR’(N-1)，以得到开关控制信号SC’(N-1)。此二个辅助反相器310(N)及主要反相器110’(N)用以处理移位信号SR(N)，以得到开关控制信号SC’(N-1)。而此二个辅助反相器310(N+1)及主要反相器110’(N+1)则是用以处理移位信号SR(N+1)。如同第一实施例，开关控制信号SC’(N-1)、SC’(N)及SC’(N+1)于移位信号SR’(N-1)、SR’(N)及SR’(N+1)转为高电平时启用，且开关控制信号SC’(N-1)、SC’(N)及SC’(N+1)将分别与移位信号SR’(N-1)、SR’(N)及SR’(N+1)反相。

除了上述实施例一与实施例二之外，本发明亦可适用于移位信号以高电平启用的情况下。此时，主要反相器的负电压提供端接收前一级的移位信号。主要反相器的正电压提供端耦接至一高电位。主要反相器的负电压提供端为高电平时，主要反相器不会正常操作，而主要反相器的负电压提供端为低电平时，主要反相器方开始正常动作，以产生开关控制信号。如此，亦可达到本发明的目的。此外，辅助反相器的个数可随着所使用的开关组为N型晶体管或是P型晶体管来决定。上述的输出缓冲单元除了以主要反相器来实现之外，亦可使用缓冲器(buffer)来实现。

本发明上述实施例所公开的驱动电路，仅需借助简单的电路，即可以有效地解决移位信号重迭的问题。本发明具有成本低，成本率高，且容易集成于显示器面板中的优点。

综上所述，虽然本发明已以一较佳实施例公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围的情况下，可进行各种更动与修改，因此本发明的保护范围当视所提出的权利要求限定的范围为准。

Claims (10)

1.一种驱动电路，用以驱动一显示器面板的一像素阵列，该驱动电路包括：

一移位寄存器电路，包括一第一移位寄存器单元与一第二移位寄存器单元，该第一及该第二移位寄存器单元分别输出一第一移位信号与一第二移位信号，该第一移位信号与该第二移位信号依序启用；以及

一输出缓冲电路，包括一第一输出缓冲单元与一第二输出缓冲单元，该第一输出缓冲单元与该第二输出缓冲单元为一三态反相器，其各三态反相器的致能信号分别来自上一级移位寄存器单元输出的该第一移位信号与该第二移位信号，以输出一第一开关控制信号与一第二开关控制信号，该第二输出缓冲单元的一电压提供端接收该第一移位信号；

其中，当该第一移位信号的电压转为非启用时，该第二输出缓冲单元启用，使该第二输出缓冲单元根据该第二移位信号输出该第二开关控制信号，使一数据信号输入至该像素阵列中。

2.如权利要求1所述的驱动电路，其中，该第一移位寄存器单元与该第二移位寄存器单元分别为一第一触发器及一第二触发器，该第一移位信号还输入至该第二触发器的一输入端。

3.如权利要求1所述的驱动电路，其中，该第一及第二输出缓冲单元为一第一缓冲器与一第二缓冲器。

4.如权利要求1所述的驱动电路，其中，当该第一移位信号与该第二移位信号分别启用时，该第一移位信号与该第二移位信号的电平为低电平，该电压提供端为正电压提供端。

5.如权利要求1所述的驱动电路，其中，当该第一移位信号与该第二移位信号分别启用时，该第一移位信号与该第二移位信号的电平为高电平，该电压提供端为负电压提供端。

6.如权利要求1所述的驱动电路，其中，该第一及第二输出缓冲单元为一第一主要反相器与一第二主要反相器。

7.如权利要求6所述的驱动电路，其中该输出缓冲电路还包括多个第一辅助反相器与多个第二辅助反相器，该多个第一辅助反相器与该第一主要反相器串接，该多个第二辅助反相器与该第二主要反相器串接，该多个第一辅助反相器及该第一主要反相器用以处理该第一移位信号，该多个第二辅助反相器及该第二主要反相器用以处理该第二移位信号。

8.如权利要求1所述的驱动电路，其中，该驱动电路还包括一第一开关组与一第二开关组，当该第一开关控制信号与该第二开关控制信号分别启用时，该第一开关组与该第二开关组分别将一第一数据信号与一第二数据信号传送至该像素阵列。

9.如权利要求1所述的驱动电路，其中该驱动电路与该像素阵列形成于一基板上。

10.如权利要求1所述的驱动电路，其中该驱动电路形成于一使用低温多晶硅制造工艺的基板上。

Images