CN104217689B - 移位寄存器 - Google Patents

移位寄存器 Download PDF

Info

Publication number
CN104217689B
CN104217689B CN201410238657.1A CN201410238657A CN104217689B CN 104217689 B CN104217689 B CN 104217689B CN 201410238657 A CN201410238657 A CN 201410238657A CN 104217689 B CN104217689 B CN 104217689B
Authority
CN
China
Prior art keywords
switch element
level
node
discharge voltage
levels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410238657.1A
Other languages
English (en)
Other versions
CN104217689A (zh
Inventor
苏炳成
崔贞美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN104217689A publication Critical patent/CN104217689A/zh
Application granted granted Critical
Publication of CN104217689B publication Critical patent/CN104217689B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)

Abstract

公开了一种移位寄存器，包括：用于依次输出包括进位脉冲和扫描脉冲的输出脉冲的多个级，其中奇数级以依次的方式分别向奇数栅极线提供所述扫描脉冲中的相应一个，偶数级以依次的方式分别向偶数栅极线提供所述扫描脉冲中的相应一个，其中每个级包括：进位输出单元，用于根据第一放电电压和时钟脉冲产生进位脉冲，并将产生的进位脉冲提供给当前级的上游和下游级中的至少之一，其中所述时钟脉冲具有低电平电压，所述低电平电压与所述第一放电电压具有相等电平；和扫描输出单元，用于根据第二放电电压和所述时钟脉冲产生扫描脉冲，并将产生的扫描脉冲提供给相应一条栅极线，其中所述第二放电电压具有比所述第一放电电压的电压值高的电压值。

Description

移位寄存器
本申请要求2013年5月30日提交的韩国专利申请No.10-2013-0061481的优先权，在此援引该专利申请作为参考，如同在这里完全阐述一样。
技术领域
本发明涉及一种移位寄存器，尤其涉及一种能够通过防止漏电流实现驱动性能的改善、并能够通过减少扫描脉冲的下降沿时间减小边框尺寸的移位寄存器。
背景技术
一般来说，液晶显示(LCD)装置适于通过使用电场调整液晶的光透射率来显示图像。为此，LCD装置包括具有以矩阵形式布置的像素区域的液晶面板、和用于驱动液晶面板的驱动电路。
在液晶面板中，多条栅极线和多条数据线布置成彼此交叉，在栅极线和数据线的交叉部分处分别限定像素区域。在液晶面板中还形成有用于向各个像素区域施加电场的像素电极和公共电极。
每个像素电极通过作为开关元件的薄膜晶体管(TFT)的源极端子和漏极端子与相应一条数据线连接。TFT响应于通过相应一条栅极线施加给其栅极端子的扫描脉冲而导通，从而将相应数据线上的数据信号充电至像素电压。
同时，驱动电路包括用于驱动栅极线的栅极驱动器、用于驱动数据线的数据驱动器、用于提供控制栅极驱动器和数据驱动器的控制信号的时序控制器、和用于提供在LCD装置中使用的各种驱动电压的电源。
栅极驱动器向栅极线依次提供扫描脉冲，从而逐行地依次驱动液晶面板中的液晶单元。为了依次输出上述扫描脉冲，栅极驱动器包括移位寄存器。
通常情况下，移位寄存器包括多个级，每个级都具有多个开关元件。
每个级都包括用于输出扫描脉冲的上拉开关元件。也就是说，上拉开关元件在其导通(ON)状态中输出从外部输入的时钟脉冲作为扫描脉冲Vout1到Vout3。通常情况下，使用单个放电电压，如此，在相应级的置位节点的放电状态(禁能状态)中在上拉开关元件处产生的漏电流必然较大。当相应级处于使能状态(enable state)时，这种漏电流会降低从该级输出的扫描脉冲的高电平电压值，由此减弱移位寄存器的驱动性能。结果，在图像显示装置中出现图像质量劣化。
发明内容
因此，本发明旨在提供一种基本上克服了由于现有技术的限制和缺点而导致的一个或多个问题的移位寄存器。
本发明的一个目的是提供一种移位寄存器，其中向每个级提供具有不同电压值的两个放电电压，且每个级的输出单元被划分为与相对较小负载连接的进位输出单元(carryoutput unit)和与相对较大负载连接的扫描输出单元，如此，在进位输出单元处提供小的上拉开关元件和两个放电电压中的第一个，在扫描输出单元处提供大的上拉开关元件和两个放电电压中的第二个，由此通过向每个级的第一开关元件的栅极提供由进位输出单元产生的相对较低的放电电压，能够防止在禁能周期(disable period)中产生漏电流。
在下面的描述中将部分列出本发明的其它优点、目的和特征，这些优点、目的和特征的一部分通过研究下面的描述对于本领域普通技术人员来说将是显而易见的，或者可从本发明的实施领会到。通过说明书、权利要求书以及附图中具体指出的结构可实现和获得本发明的这些目的和其他优点。
为了实现这些目的和其他优点，根据本发明的意图，如在此具体化和概括描述的，一种移位寄存器包括：用于依次输出包括进位脉冲和扫描脉冲的输出脉冲的多个级，其中所述多个级中的奇数级以依次的方式分别向奇数栅极线提供所述扫描脉冲中的相应一个，所述多个级中的偶数级以依次的方式分别向偶数栅极线提供所述扫描脉冲中的相应一个，其中每个级包括：进位输出单元，所述进位输出单元用于根据第一放电电压和时钟脉冲产生进位脉冲，并将产生的进位脉冲提供给当前级的上游和下游级中的至少之一，其中所述时钟脉冲具有低电平电压，所述低电平电压与所述第一放电电压具有相等电平；和扫描输出单元，所述扫描输出单元用于根据第二放电电压和所述时钟脉冲产生扫描脉冲，并将产生的扫描脉冲提供给相应一条栅极线，其中所述第二放电电压具有比所述第一放电电压的电压值高的电压值。
所述移位寄存器还可包括：多个补偿开关元件，根据来自相应级的相应一个扫描脉冲控制每个所述补偿开关元件，以向一条栅极线提供所述第一放电电压。
所述补偿开关元件中的奇数补偿开关元件的每一个可由来自所述偶数级中的相应一个级的扫描脉冲控制，且可连接在传输所述第一放电电压的第一放电电压线与所述奇数栅极线中的相应一条之间。所述补偿开关元件中的偶数补偿开关元件的每一个可由来自所述奇数级中的相应一个级的扫描脉冲控制，且可连接在所述第一放电电压线与所述偶数栅极线中的相应一条之间。
所述多个级中的第n级可包括用于控制置位节点、第一复位节点和第二复位节点的信号状态的节点控制器，其中n为大于5的自然数。第n级的节点控制器可包括第一开关元件，根据来自第n-x级的进位脉冲控制所述第一开关元件，且所述第一开关元件连接在传输充电电压的充电电压线与所述置位节点之间，其中x是小于n的自然数。
所述多个级中的第4k+1级的第一复位节点可与所述多个级中的第4k+3级的第一复位节点连接，其中k为自然数。第4k+1级的第二复位节点可与第4k+3级的第二复位节点连接。所述多个级中的第4k+2级的第一复位节点可与所述多个级中的第4k+4级的第一复位节点连接。第4k+2级的第二复位节点可与第4k+4级的第二复位节点连接。施加给第4k+1级的时钟脉冲和施加给第4k+3级的时钟脉冲可具有不同的相位。施加给第4k+2级的时钟脉冲和施加给第4k+4级的时钟脉冲可具有不同的相位。
当第n级对应于第4k+1级和第4k+2级之一时，第n级的节点控制器还可包括：第二开关元件，根据来自第n+y级的进位脉冲控制所述第二开关元件，且所述第二开关元件连接在所述置位节点与传输所述第一放电电压的第一放电电压线之间，其中y为自然数；第三开关元件，根据所述第一复位节点处的电压控制所述第三开关元件，且所述第三开关元件连接在所述置位节点与所述第一放电电压线之间；第四开关元件，根据所述第二复位节点处的电压控制所述第四开关元件，且所述第四开关元件连接在所述置位节点与所述第一放电电压线之间；第五开关元件，根据所述置位节点处的电压控制所述第五开关元件，且所述第五开关元件连接在所述第一复位节点与所述第一放电电压线之间；第六开关元件，根据所述置位节点处的电压控制所述第六开关元件，且所述第六开关元件连接在传输第一AC电压的第一AC电压线与所述第一放电电压线之间；和第七开关元件，根据所述第一AC电压控制所述第七开关元件，且所述第七开关元件连接在所述第一AC电压线与所述第一复位节点之间。
当第n级对应于第4k+3级和第4k+4级之一时，第n级的节点控制器还可包括：第二开关元件，根据来自第n+y级的进位脉冲控制所述第二开关元件，且所述第二开关元件连接在所述置位节点与传输所述第一放电电压的第一放电电压线之间，其中y为自然数；第三开关元件，根据所述第一复位节点处的电压控制所述第三开关元件，且所述第三开关元件连接在所述置位节点与所述第一放电电压线之间；第四开关元件，根据所述第二复位节点处的电压控制所述第四开关元件，且所述第四开关元件连接在所述置位节点与所述第一放电电压线之间；第五开关元件，根据所述置位节点处的电压控制所述第五开关元件，且所述第五开关元件连接在所述第二复位节点与所述第一放电电压线之间；第六开关元件，根据所述置位节点处的电压控制所述第六开关元件，且所述第六开关元件连接在传输第二AC电压的第二AC电压线与所述第一放电电压线之间；和第七开关元件，根据所述第二AC电压控制所述第七开关元件，且所述第七开关元件连接在所述第二AC电压线与所述第二复位节点之间。
第n级的进位输出单元可包括：进位上拉开关元件，根据所述置位节点处的电压控制所述进位上拉开关元件，且所述进位上拉开关元件连接在传输所述时钟脉冲的时钟传输线与第n级的进位输出端子之间；第一进位下拉开关元件，根据所述第一复位节点处的电压控制所述第一进位下拉开关元件，且所述第一进位下拉开关元件连接在第n级的进位输出端子与传输所述第一放电电压的第一放电电压线之间；和第二进位下拉开关元件，根据所述第二复位节点处的电压控制所述第二进位下拉开关元件，且所述第二进位下拉开关元件连接在第n级的进位输出端子与所述第一放电电压线之间。第n级的进位输出端子可进一步与所述多个级中的第n+x级、所述多个级中的第n-y级以及所述多个补偿开关元件中的第n-z补偿开关元件连接。
优选地，“x”为2，“y”为4，“z”为2。
第n级的扫描输出单元可包括：扫描上拉开关元件，根据所述置位节点处的电压控制所述扫描上拉开关元件，且所述扫描上拉开关元件连接在传输所述时钟脉冲的时钟传输线与第n级的扫描输出端子之间；第一扫描下拉开关元件，根据所述第一复位节点处的电压控制所述第一扫描下拉开关元件，且所述第一扫描下拉开关元件连接在第n级的扫描输出端子与传输所述第二放电电压的第二放电电压线之间；和第二扫描下拉开关元件，根据所述第二复位节点处的电压控制所述第二扫描下拉开关元件，且所述第二扫描下拉开关元件连接在第n级的扫描输出端子与所述第二放电电压线之间。第n级的扫描输出端子可进一步与第n条栅极线连接。
优选地，“x”为2，“y”为4。
所述移位寄存器还可包括：第一虚拟级，所述第一虚拟级用于从外部接收起始脉冲，根据所述起始脉冲产生第一虚拟脉冲，并将所述第一虚拟脉冲提供给所述多个级中的第一级，以在一个帧周期中最先产生输出脉冲；以及第二虚拟级，所述第二虚拟级用于接收所述起始脉冲，根据所述起始脉冲产生第二虚拟脉冲，并将所述第二虚拟脉冲提供给所述多个级中的第二级，以在一个帧周期中第二个产生输出脉冲。所述第一虚拟脉冲可早于所述第二虚拟脉冲被输出。
所述第一级可包括用于控制置位节点、第一复位节点和第二复位节点的信号状态的节点控制器。第一级的节点控制器可包括第一开关元件，根据来自所述第一虚拟级的第一虚拟脉冲控制所述第一开关元件，且所述第一开关元件连接在传输充电电压的充电电压线与所述置位节点之间。
第一级的节点控制器还可包括：第二开关元件，根据来自当前级的下游级的进位脉冲控制所述第二开关元件，其中所述下游级晚于第一级产生输出，且所述第二开关元件连接在所述置位节点与传输所述第一放电电压的第一放电电压线之间；第三开关元件，根据所述第一复位节点处的电压控制所述第三开关元件，且所述第三开关元件连接在所述置位节点与所述第一放电电压线之间；第四开关元件，根据所述第二复位节点处的电压控制所述第四开关元件，且所述第四开关元件连接在所述置位节点与所述第一放电电压线之间；第五开关元件，根据所述置位节点处的电压控制所述第五开关元件，且所述第五开关元件连接在所述第一复位节点与所述第一放电电压线之间；第六开关元件，根据所述置位节点处的电压控制所述第六开关元件，且所述第六开关元件连接在传输第一AC电压的第一AC电压线与所述第一放电电压线之间；和第七开关元件，根据所述第一AC电压控制所述第七开关元件，且所述第七开关元件连接在所述第一AC电压线与所述第一复位节点之间。
所述下游级可以是所述多个级中的第五级。
第二级可包括用于控制置位节点、第一复位节点和第二复位节点的信号状态的节点控制器。第二级的节点控制器可包括第一开关元件，根据来自所述第二虚拟级的第二虚拟脉冲控制所述第一开关元件，且所述第一开关元件连接在传输充电电压的充电电压线与所述置位节点之间。
第二级的节点控制器还可包括：第二开关元件，根据来自当前级的下游级的进位脉冲控制所述第二开关元件，其中所述下游级晚于第二级产生输出，且所述第二开关元件连接在所述置位节点与传输所述第一放电电压的所述第一放电电压线之间；第三开关元件，根据所述第一复位节点处的电压控制所述第三开关元件，且所述第三开关元件连接在所述置位节点与所述第一放电电压线之间；第四开关元件，根据所述第二复位节点处的电压控制所述第四开关元件，且所述第四开关元件连接在所述置位节点与所述第一放电电压线之间；第五开关元件，根据所述置位节点处的电压控制所述第五开关元件，且所述第五开关元件连接在所述第一复位节点与所述第一放电电压线之间；第六开关元件，根据所述置位节点处的电压控制所述第六开关元件，且所述第六开关元件连接在传输第一AC电压的第一AC电压线与所述第一放电电压线之间；和第七开关元件，根据所述第一AC电压控制所述第七开关元件，且所述第七开关元件连接在所述第一AC电压线与所述第一复位节点之间。
所述下游级可以是所述多个级中的第六级。
第一级的第一复位节点可与所述多个级中的第三级的第一复位节点连接。第二级的第一复位节点可与所述多个级中的第四级的第一复位节点连接。施加给第一级的时钟脉冲和施加给第三级的时钟脉冲可具有不同的相位。施加给第二级的时钟脉冲和施加给第四级的时钟脉冲可具有不同的相位。
当在一个帧周期中最后产生输出脉冲的所述多个级中的最后一级是所述多个级中的第m级时，所述移位寄存器还可包括：用于向所述多个级中的第m-3级提供第三虚拟脉冲的第三虚拟级；用于向所述多个级中的第m-2级提供第四虚拟脉冲的第四虚拟级；用于向所述多个级中的第m-1级提供第五虚拟脉冲的第五虚拟级；和用于向所述多个级中的第m级提供第六虚拟脉冲的第六虚拟级。
来自所述第三虚拟级的第三虚拟脉冲可进一步被提供给所述多个补偿开关元件中的第m-2补偿开关元件。可根据所述第三虚拟脉冲控制第m-2补偿开关元件，且第m-2补偿开关元件可连接在传输所述第一放电电压的第一放电电压线与第m-2条栅极线之间。
来自所述第四虚拟级的第四虚拟脉冲可进一步被提供给所述多个补偿开关元件中的第m-1补偿开关元件。可根据所述第四虚拟脉冲控制第m-1补偿开关元件，且第m-1补偿开关元件可连接在传输所述第一放电电压的第一放电电压线与第m-1条栅极线之间。
来自所述第五虚拟级的第五虚拟脉冲可进一步被提供给所述多个补偿开关元件中的第m补偿开关元件。可根据所述第五虚拟脉冲控制第m补偿开关元件，且第m补偿开关元件可连接在传输所述第一放电电压的第一放电电压线与第m条栅极线之间。
所述奇数级可布置在栅极线的一侧，所述偶数级可布置在栅极线的另一侧。
所述偶数补偿开关元件可布置在栅极线的所述另一侧，且所述奇数补偿开关元件可布置在所述栅极线的所述一侧。
可根据所述第一放电电压和具有与所述第一放电电压电平相等的低电平电压的时钟脉冲产生所述第一虚拟脉冲到第五虚拟脉冲的每一个。
根据本发明的移位寄存器具有下面的效果。
第一，可使用具有不同电平的两个放电电压防止扫描上拉开关元件产生漏电流。
第二，通过向第一开关元件的栅极提供从进位输出单元产生的相对较低的放电电压，可防止每个级的第一开关元件在禁能周期期间产生漏电流。
第三，可减少提供给每条栅极线的扫描脉冲的下降沿时间，如此，可确保扫描脉冲之间增大的裕度。因此，在本发明中，与常规情形不同，不必增加上拉和下拉开关元件的尺寸来减少扫描脉冲的下降沿时间。因而，可大大减小移位寄存器的尺寸，如此，可减小显示装置的边框尺寸。
第四，每个级仅需要控制单个AC电压的开关元件，如此，与常规情形相比，可减少每个级中使用的开关元件的数量。
应当理解，本发明前面的大体性描述和下面的详细描述都是例示性的和解释性的，意在对要求保护的本发明提供进一步的解释。
附图说明
给本发明提供进一步理解并且并入本申请中组成本申请一部分的附图图解了本发明的实施方式，并与说明书一起用于说明本发明的原理。在附图中：
图1是图解根据本发明实施方式的移位寄存器的示图；
图2是图解向图1的移位寄存器中包含的级提供6相位时钟脉冲的例子的示图；
图3是提供给图1的每个级或从图1的每个级输出的各种信号的时序图；
图4是图解图1中所示的级之一的构造的示图；
图5是第一到第六时钟脉冲、第一到第九扫描脉冲和第一到第九进位脉冲的时序图；
图6是图解在禁能周期中施加给第一开关元件的电压的状态的示图；以及
图7是图解在禁能周期中施加给第一开关元件的另一电压的状态的示图。
具体实施方式
现在将详细描述本发明的优选实施方式，附图中图解了这些优选实施方式的一些例子。
图1是图解根据本发明实施方式的移位寄存器的示图。图2是图解向图1的移位寄存器中包含的级提供6相位时钟脉冲的例子的示图。图3是提供给图1的每个级或从图1的每个级输出的各种信号的时序图。
如图1中所示，根据本发明实施方式的移位寄存器包括m个级ST1到STm、m个补偿开关元件co1到com、和6个虚拟级DM1到DM6。
级ST1到STm中的奇数级，即级ST1，ST3，…，和STm-1，以及虚拟级DM1到Dm6中的奇数级，即第一虚拟级DM1、第三虚拟级DM3和第五虚拟级DM5布置在栅极线GL1到GLm的左侧。另一方面，偶数级ST2，ST4，…，和STm、以及第二虚拟级DM2、第四虚拟级DM4和第六虚拟级DM6布置在栅极线GL1到GLm的右侧。
奇数级ST1，ST3，…，和STm-1与相应奇数栅极线GL1，GL3，…，和GLm-1的各左端连接。另一方面，偶数级ST2，ST4，…，和STm与相应偶数栅极线GL2，GL4，…，和GLm的各右端连接。
奇数级ST1，ST3，…，和STm-1与时钟传输线CL_L连接，以传输奇数时钟脉冲CLK1，CLK3和CLK5。另一方面，偶数级ST2，ST4，…，和STm与时钟传输线CL_R连接，以传输偶数时钟脉冲CLK2，CLK4和CLK6。
m个补偿开关元件中的奇数补偿开关元件，即补偿开关元件co1，co3，…，和com-1连接在奇数栅极线GL1，GL3，…，和GLm-1的各右端与第一放电电压线VSL1之间。另一方面，m个补偿开关元件中的偶数补偿开关元件，即补偿开关元件co2，co4，…，和com连接在偶数栅极线GL2，GL4，…，和GLm的各左端与第一放电电压线VSL1之间。
级ST1到STm依次输出输出脉冲。也就是说，级ST1到STm按照从第一级到第m级的顺序以依次的方式输出输出脉冲。详细地说，级ST1到STm的每个都包括扫描输出端子SOT和进位输出端子COT。对于一个帧周期，级ST1到STm通过其扫描输出端子SOT以依次的方式分别输出扫描脉冲SP1到SPm中的相应一个。对于一个帧周期，级ST1到STm还通过其进位输出端子COT以依次的方式分别输出进位脉冲CP1到CPm中的相应一个。
对于一个帧周期，m个级中的第一级最先输出扫描脉冲和进位脉冲，m个级中的第m级最后输出扫描脉冲和进位脉冲。在此，将要在下文描述的术语“第i级”中的“i”不是指表示第i级的位置的位置次序，而是指从第i级输出的扫描脉冲(或进位脉冲)的输出次序，即第i输出次序。例如，与其余级相比，第二级是在一个帧周期中第二个输出扫描脉冲(或进位脉冲)的级。第二级的扫描脉冲的输出时序晚于第一级的扫描脉冲的输出时序，但早于第三级的扫描脉冲的输出时序。
同时，第一和第二虚拟级DM1和DM2具有比与栅极线GL1到GLm连接的级ST1到STm早的输出次序。在这种情形中，第一虚拟脉冲DP1的输出次序比第二虚拟脉冲DP2早。第三到第六虚拟级DM3到DM6具有比与栅极线GL1到GLm连接的级ST1到STm早的输出次序。在这种情形中，第四虚拟脉冲的输出次序最早，第六虚拟脉冲DP6的输出次序最晚。
根据同一时钟脉冲产生从一个级输出的扫描脉冲和进位脉冲。因此，从一个级输出的扫描脉冲和进位脉冲具有相同相位。也就是说，从一个级产生的扫描脉冲和进位脉冲同时输出。
级ST1到STm的每一个使用其扫描脉冲驱动与其连接的栅极线。
同时，级ST1到STm的每一个使用进位脉冲控制具有比当前级(subject stage)晚的输出次序的下游级和具有比当前级早的输出次序的上游级中的至少一个的操作。一些级还分别控制补偿开关元件co1到com中的相应补偿开关元件的操作。
例如，第一和第二级ST1和ST2向具有比第一和第二级ST1和ST2晚的输出次序的第三和第四级ST3和ST4的各置位端子S提供进位脉冲CP1和CP2。第三级ST3向具有比第三级ST3晚的输出次序的第五级ST5的置位端子S和具有比第三级ST3早的输出次序的第一虚拟级DM1的复位端子R提供进位脉冲CP3。第四级ST4向具有比第四级ST4晚的输出次序的第六级ST6的置位端子S、具有比第四级ST4早的输出次序的第二虚拟级DM2的复位端子R、以及第一补偿开关元件co1的栅极提供进位脉冲CP4。第五到第m-2级ST5到STm-2的每一个向分别具有比第五到第m-2级ST5到STm-2晚的输出次序的第七到第m级ST7到STm中的相应一级的置位端子S、分别具有比第五到第m-2级ST5到STm-2早的输出次序的第一到第m-6级ST1到STm-6中的相应一级的复位端子R、以及第二到第m-5补偿开关元件co1到com-5中的相应一个补偿开关元件的栅极提供进位脉冲CP5到CPm-2中的相应一个。第m-1和第m级STm-1和STm的每一个向分别具有比第m-1和第m级STm-1和STm晚的输出次序的第三和第四虚拟级DM3和DM4中的相应一个虚拟级的置位端子S、分别具有比第m-1和第m级STm-1和STm早的输出次序的第m-5和第m-4级STm-5和STm-4中的相应一级的复位端子R、以及第m-4和第m-3补偿开关元件com-4和com-3中的相应一个补偿开关元件的栅极提供进位脉冲CPm-1和CPm中的相应一个。
同时，因为不存在与第一级ST1相关的第二上游级，所以从第一虚拟级DM1输出的第一虚拟脉冲DP1被提供给第一级ST1的置位端子S。类似地，因为不存在与第二级ST2相关的第二上游级，所以从第二虚拟级DM2输出的第二虚拟脉冲DP2被提供给第二级ST2的置位端子S。
来自时序控制器(未示出)的起始脉冲Vst被提供给第一和第二虚拟级DM1和DM2的置位端子S。在根据起始脉冲Vst被置位后，第一虚拟级DM1使用时钟脉冲产生第一虚拟脉冲DP1。类似地，在根据起始脉冲Vst被置位后，第二虚拟级DM2使用时钟脉冲产生第二虚拟脉冲DP2。
同时，因为不存在与第m-3级STm-3相关的第四下游级，所以从第三虚拟级DM3输出的第三虚拟脉冲DP3被提供给第m-3级STm-3的复位端子R。类似地，因为不存在与第m-2级STm-2相关的第四下游级，所以从第四虚拟级DM4输出的第四虚拟脉冲DP4被提供给第m-2级STm-2的复位端子R。类似地，因为不存在与第m-1级STm-1相关的第四下游级，所以从第五虚拟级DM5输出的第五虚拟脉冲DP5被提供给第m-1级STm-1的复位端子R。类似地，因为不存在与第m级STm相关的第四下游级，所以从第六虚拟级DM6输出的第六虚拟脉冲DP6被提供给第m级STm的复位端子R。
级ST1到STm和虚拟级DM1到Dm6的每一个根据输入至其置位端子S的进位脉冲进行置位操作，并根据输入至其复位端子R的进位脉冲进行复位操作。
来自时序控制器(未示出)的起始脉冲Vst被提供给第一和第二虚拟级DM1和DM2的每个置位端子S。如上所述，在根据起始脉冲Vst被置位后，第一虚拟级DM1使用时钟脉冲产生第一虚拟脉冲DP1。类似地，在根据起始脉冲Vst被置位后，第二虚拟级DM2使用时钟脉冲产生第二虚拟脉冲DP2。
尽管未示出，但第三到第六虚拟级DM3到DM6可响应于上述起始脉冲Vst进行复位操作。为此，可向第三到第六虚拟级DM3到DM6的每个复位端子R提供起始脉冲Vst。
上述第一到第六虚拟级DM1到DM6的每一个仅产生对应于进位脉冲的虚拟脉冲，而不产生扫描脉冲，如此，可省略第一到第六虚拟级DM1到DM6的扫描输出端子SOT。
根据本发明的移位寄存器，相邻两级的相同复位节点连接，如图2中所示。例如，第4k+1级(k为包括0的自然数)(例如第五级)的第一复位节点QB1与第4k+3级(例如第七级)的第一复位节点QB1连接。类似地，第4k+1级的第二复位节点QB2与第4k+3级的第二复位节点QB2连接。此外，第4k+2级(例如第六级)的第一复位节点QB1与第4k+4级(例如第八级)的第一复位节点QB1连接。类似地，第4k+2级的第二复位节点QB2与第4k+4级的第二复位节点QB2连接。
此外，第三虚拟级DM3的第一复位节点QB1与第五虚拟级DM5的第一复位节点QB1连接。类似地，第三虚拟级DM3的第二复位节点QB2与第五虚拟级DM5的第二复位节点QB2连接。
此外，第四虚拟级DM4的第一复位节点QB1与第六虚拟级DM6的第一复位节点QB1连接。类似地，第四虚拟级DM4的第二复位节点QB2与第六虚拟级DM6的第二复位节点QB2连接。
具有上述构造的移位寄存器可被内置在每个都包括液晶面板的各显示装置中。也就是说，液晶面板包括用于显示图像的显示部和包围显示部的非显示部，移位寄存器被内置在液晶面板的非显示部中。
具有上述构造的移位寄存器的级ST1到STm和DM1到DM6的每一个接收充电电压VDD、第一放电电压VSS1、第二放电电压VSS2、第一和第二AC电压Vac1和Vac2之一、以及在相连续的时钟脉冲之间具有相位差的同时以循环方式输出的第一到第六时钟脉冲CLK1到CLK6之一。同时，第一到第六虚拟级DM1到DM6附加接收第一和第二起始脉冲Vst1和Vst2。
充电电压VDD主要用于对级ST1到STm和DM1到DM6的节点充电。第一放电电压VSS1主要用于对级ST1到STm和DM1到DM6的节点和进位输出端子COT放电。第二放电电压VSS2主要用于对级ST1到STm和DM1到DM6的扫描输出端子SOT放电。
充电电压VDD和第二放电电压VSS2为DC电压。然而，充电电压VDD具有正极性，而第二放电电压VSS2具有负极性。第二放电电压VSS2可以为地电压。第一放电电压VSS1也是DC电压。第一放电电压VSS1具有比第二放电电压VSS2低的值。时钟脉冲CLK1到CLK4的每一个的低电平电压值等于第一放电电压VSS1的电压值。例如，充电电压VDD可设为28V，第一放电电压VSS1可设为-10V，第二放电电压VSS2可设为-5V。
第一和第二AC电压Vac1和Vac2是用于主要控制级ST1到STm和DM1到DM6的复位节点QB1和QB2的充电和放电的信号。级ST1到STm和DM1到DM6的每一个仅接收第一和第二AC电压Vac1和Vac2之一。例如，如图2中所示，第4k+1和第4k+2级(例如第五和第六级)接收第一AC电压Vac1，第4k+3和第4k+4级(例如第七和第八级)接收第二AC电压Vac2。
第一和第二AC电压Vac1和Vac2为AC电压。然而，第一AC电压Vac1具有相对于第二AC电压Vac2反转180°的波形。第一和第二AC电压Vac1和Vac2的每一个可具有与充电电压VDD相等的高电平电压值。第一和第二AC电压Vac1和Vac2的每一个可具有与第一和第二放电电压VSS1和VSS2相等的低电平电压值。第一和第二AC电压Vac1和Vac2的电平以p个帧周期为间隔进行反转。在此，p为自然数。
第一到第六时钟脉冲CLK1到CLK6是用于产生级ST1到STm和DM1到DM6的扫描脉冲SP1到SPm、进位脉冲CP1到CPm和虚拟脉冲DP1到DP6的信号。级ST1到STm和DM1到DM6的每一个接收第一到第六时钟脉冲CLK1到CLK6之一，如此，产生并输出扫描脉冲SP1到SPm、进位脉冲CP1到CPm和虚拟脉冲DP1到DP6中的相应脉冲。例如，如图2中所示，第6d+1级使用第一时钟脉冲CLK1输出扫描脉冲和进位脉冲，第6d+2级使用第二时钟脉冲CLK2输出扫描脉冲和进位脉冲，第6d+3级使用第三时钟脉冲CLK3输出扫描脉冲和进位脉冲，第6d+4级使用第四时钟脉冲CLK4输出扫描脉冲和进位脉冲，第6d+5级使用第五时钟脉冲CLK5输出扫描脉冲和进位脉冲，第6d+6级使用第六时钟脉冲CLK6输出扫描脉冲和进位脉冲。
尽管图解了使用具有不同相位的六个时钟脉冲的例子，但可使用任意数量的不同时钟脉冲，只要不同时钟脉冲的数量为两个或更多即可。
如图3中所示，依次输出第一到第六时钟脉冲CLK1到CLK6，同时在相连续的时钟脉冲之间具有相位差。在这种情形中，每个时钟脉冲具有对应于三个水平周期的脉冲宽度。时钟脉冲CLK1到CLK6的相连续时钟脉冲的脉冲宽度彼此交叠对应于两个水平周期的时间段。例如，如图3中所示，在不同时间依次输出的第一和第二时钟脉冲CLK1和CLK2的脉冲宽度彼此交叠。也就是说，第一时钟脉冲CLK1的对应于下面两个水平周期的脉冲宽度与第二时钟脉冲CLK2的对应于上面两个水平周期的脉冲宽度交叠。
如上所述，以循环的方式依次输出第一到第六时钟脉冲CLK1到CLK6。详细地说，依次输出一组第一到第六时钟脉冲CLK1到CLK6，然后依次输出另一组第一到第六时钟脉冲CLK1到CLK6。也就是说，以连续的方式重复输出第一到第六时钟脉冲CLK1到CLK6。因而，在输出前一循环周期中的第六时钟脉冲CLK6的时间与输出当前循环周期中的第二时钟脉冲CLK2的时间之间的时间段中输出当前循环周期中的第一时钟脉冲CLK1。
如图3中所示，起始脉冲Vst具有与第一时钟脉冲CLK1和第二时钟脉冲CLK2之间的交叠宽度对应的脉冲宽度。例如，当交叠宽度对应于两个水平周期时，起始脉冲Vst的脉冲宽度可对应于两个水平周期，如图3中所示。
对于一个帧周期，第一到第六时钟脉冲CLK1到CLK6的每一个被输出多次。然而，对于一个帧周期，起始脉冲Vst被输出一次。换句话说，对于一个帧周期，第一到第四时钟脉冲CLK1到CLK4的每一个周期性地表现出多次有效状态(高电平状态)，而对于一个帧周期，起始脉冲Vst表现出一次有效状态。
同时，在本发明中，代替单个起始脉冲，可使用具有不同相位的多个起始脉冲。在这种情形中，起始脉冲可被分别提供给第一虚拟级DM1和第二虚拟级DM2。
为了使级ST1到STm和DM1到DM6的每一个能够输出扫描脉冲SP1到SPm和进位脉冲CP1到CPn+1中的相应脉冲或虚拟脉冲DP1到DP6中的相应一个，应当优先执行使能当前级的操作。在此，级的使能是指级被设置为输出使能状态，即级能够将被提供的时钟脉冲输出作为扫描脉冲的状态。为此，通过从布置在上游的级，即比当前级早产生输出(扫描脉冲或进位脉冲)的上游级提供的进位脉冲，使能ST1到STm和DM1到DM6的每一个。
例如，响应于来自第k-2级的进位脉冲激活第k级。当然，不存在负级。也就是说，不存在与布置于最上部位置处的第一级ST1相关的第二上游级，如此，响应于来自第一虚拟级DM1的第一虚拟脉冲DP1激活第一级ST1。以类似的方式，在第二级ST2的第二上游侧处不存在级，如此，响应于来自第二虚拟级DM2的第二虚拟脉冲DP2激活第二级ST2。
同时，通过来自时序控制器的起始脉冲Vst激活第一和第二虚拟级DM1和DM2。
此外，响应于来自布置在下游的级，即比当前级晚产生输出的下游级的进位脉冲，禁能级ST1到STm和DM1到DM6的每一个。在此，级的禁能是指级被复位至输出禁能状态，即级不能将被提供的时钟脉冲输出作为扫描脉冲和进位脉冲的状态。
例如，响应于来自第k+4级的进位脉冲使第k级禁能。
在这种情形中，因为不存在与第m-3级STm-3相关的第二下游级，所以通过来自第三虚拟级DM3的第三虚拟脉冲DP3使第m-3级禁能。类似地，因为不存在与第m-2级STm-2相关的第二下游级，所以通过来自第四虚拟级DM4的第四虚拟脉冲DP4使第m-2级禁能。类似地，因为不存在与第m-1级STm-1相关的第二下游级，所以通过来自第五虚拟级DM5的第五虚拟脉冲DP5使第m-1级禁能。类似地，因为不存在与第m级STm相关的第二下游级，所以通过来自第六虚拟级DM6的第六虚拟脉冲DP6使第m级禁能。
同时，通过来自时序控制器的起始脉冲Vst使能第三到第六虚拟级DM3到DM6。
下文，将更详细地描述如上所述构造的移位寄存器中的级ST1到STm的每一个的构造。
图4是图解图1中所示的级之一的构造的示图。
如图4中所示，级ST1到STm和DM1到DM6的每一个包括置位节点Q、第一复位节点QB1、第二复位节点QB2、节点控制器NC、进位输出单元CO和扫描输出单元SO。
节点控制器NC控制置位节点Q、第一复位节点QB1和第二复位节点QB2的信号状态。
详细地说，第4k+1级(例如图4中的ST5)中包含的节点控制器NC控制第4k+1级的置位节点Q、第4k+1级的第一复位节点QB1和第4k+3级(例如图4中的ST7)的第一复位节点QB1。
第4k+3级中包含的节点控制器NC控制第4k+3级的置位节点Q、第4k+3级的第二复位节点QB2和第4k+1级的第二复位节点QB2。为此，如上所述，第4k+1级和第4k+3级的第一复位节点QB1电连接，第4k+1级和第4k+3级的第二复位节点QB2电连接。
因为两个级共享复位节点QB1和QB2，所以两个级的每一个可仅接收不同的AC电压中的一个。也就是说，尽管为了控制两个AC电压，在常规情况下每个级应当包括多个开关元件，但本发明中的每个级只需要控制一个AC电压的开关元件，如此，与常规情况相比，可减少每个级中的开关元件的数量。
第4k+1级(彼此连接的级中的上部级)的节点控制器，例如图4中所示的第五级ST5的节点控制器NC包括第一到第七开关元件Tr1到Tr7。下文，将详细描述这些开关元件。
根据来自第4k-1级的进位脉冲(例如CP3)控制第4k+1级中包含的第一开关元件Tr1，第一开关元件Tr1连接在传输充电电压VDD的充电电压线VDL与第4k+1级的置位节点Q之间。第一开关元件Tr1根据来自第4k-1级的进位脉冲CP3导通或关断。在ON状态中，第一开关元件Tr1向置位节点Q提供充电电压VDD。
当然，第一级ST1中包含的第一开关元件Tr1的栅极与输出第一虚拟脉冲DP1的第一虚拟级DM1的进位输出端子COT连接。
此外，第二级ST2中包含的第一开关元件Tr1的栅极与输出第二虚拟脉冲DP2的第二虚拟级DM2的进位输出端子COT连接。
同时，第一和第二虚拟级DM1和DM2的每一个中包含的第一开关元件Tr1的栅极与被施加起始脉冲Vst的起始传输线(未示出)连接。
此外，第三虚拟级DM3中包含的第一开关元件Tr1的栅极与输出第m-1进位脉冲CPm-1的第m-1级STm-1的进位输出端子COT连接。
第四虚拟级DM4中包含的第一开关元件Tr1的栅极与输出第m进位脉冲CPm的第m级STm的进位输出端子COT连接。
第五虚拟级DM5中包含的第一开关元件Tr1的栅极与输出第三虚拟脉冲CP3的第三虚拟级DM3的进位输出端子COT连接。
第六虚拟级DM6中包含的第一开关元件Tr1的栅极与输出第四虚拟脉冲CP4的第四虚拟级DM4的进位输出端子COT连接。
根据来自第4k+5级的进位脉冲(例如CP9)控制第4k+1级中包含的第二开关元件Tr2，第二开关元件Tr2连接在第4k+1级的置位节点Q与传输第一放电电压VSS1的第一放电电压线VSL1之间。第二开关元件Tr2根据来自第4k+5级的进位脉冲CP9导通或关断。在ON状态中，第二开关元件Tr2向置位节点Q提供第一放电电压VSS1。
当然，第m-3级STm-3中包含的第二开关元件Tr2与输出第三虚拟脉冲DP3的第三虚拟级DM3的进位输出端子COT连接。
此外，第m-2级STm-2中包含的第二开关元件Tr2的栅极与输出第四虚拟脉冲DP4的第四虚拟级DM4的进位输出端子COT连接。
第m-1级STm-1中包含的第二开关元件Tr2的栅极与输出第五虚拟脉冲DP5的第五虚拟级DM5的进位输出端子COT连接。
第m级STm中包含的第二开关元件Tr2的栅极与输出第六虚拟脉冲DP6的第六虚拟级DM6的进位输出端子COT连接。
第一虚拟级DM1中包含的第二开关元件Tr2的栅极与输出第三进位脉冲DP3的第三级ST3的进位输出端子COT连接。
第二虚拟级DM2中包含的第二开关元件Tr2的栅极与输出第四进位脉冲DP4的第四级ST4的进位输出端子COT连接。
第三到第六虚拟级DM3到DM6的每一个中包含的第二开关元件Tr2的栅极与被施加起始脉冲Vst的起始传输线(未示出)连接。
根据彼此连接的第4k+1和第4k+3级的第一复位节点QB1的信号状态控制第4k+1级中包含的第三开关元件Tr3，第三开关元件Tr3连接在第4k+1级的置位节点Q与第一放电电压线VSL1之间。第三开关元件Tr3根据施加给第一复位节点QB1的电压导通或关断。在ON状态中，第三开关元件Tr3向置位节点Q提供第一放电电压VSS1。
根据彼此连接的第4k+1和第4k+3级的第二复位节点QB2的信号状态控制第4k+1级中包含的第四开关元件Tr4，第四开关元件Tr4连接在第4k+1级的置位节点Q与第一放电电压线VSL1之间。第四开关元件Tr4根据施加给第二复位节点QB2的电压导通或关断。在ON状态中，第四开关元件Tr4向置位节点Q提供第一放电电压VSS1。
根据第4k+1级的置位节点Q的信号状态控制第4k+1级中包含的第五开关元件Tr5，第五开关元件Tr5连接在第4k+1和第4k+3级的第一复位节点QB1与第一放电电压线VSL1之间。第五开关元件Tr5根据施加给置位节点Q的电压导通或关断。在ON状态中，第五开关元件Tr5向第一复位节点QB1提供第一放电电压VSS1。
根据第4k+1级的置位节点Q的信号状态控制第4k+1级中包含的第六开关元件Tr6，第六开关元件Tr6连接在传输第一AC电压Vac1的第一AC电压线ACL1与第一放电电压线VSL1之间。第六开关元件Tr6根据施加给置位节点Q的电压导通或关断。在ON状态中，第六开关元件Tr6向第一AC电压线ACL1提供第一放电电压VSS1。
根据来自第一AC电压线ACL1的第一AC电压Vac1控制第4k+1级中包含的第七开关元件Tr7，第七开关元件Tr7连接在第4k+1和第4k+3级的第一复位节点QB1与第一AC电压线ACL1之间。第七开关元件Tr7根据第一AC电压Vac1导通或关断。在ON状态中，第七开关元件Tr7向第一复位节点QB1提供第一AC电压Vac1。
级ST1到STm和DM1到DM6的每一个的进位输出单元CO和扫描输出单元SO与置位节点Q、第一复位节点QB1和第二复位节点QB2电连接。因此，进位输出单元CO和扫描输出单元SO在节点控制器NC的控制下操作。
进位输出单元CO包括进位输出端子COT、进位上拉开关元件Uc、第一进位下拉开关元件Dc1和第二进位下拉开关元件Dc2。
进位输出单元CO通过进位输出端子COT输出进位脉冲或第一放电电压VSS1。第k级的进位输出端子COT与第k+2级、第k-4级和第k-3补偿开关元件连接。详细地说，第k级的进位输出端子COT与第k+2级中包含的第一开关元件Tr1的栅极端子、第k-4级中包含的第二开关元件Tr2的栅极端子以及第k-3补偿开关元件的栅极连接。
当然，第一级ST1的进位输出端子COT与第三级ST3中包含的第一开关元件Tr1的栅极连接。
此外，第二级ST2的进位输出端子COT与第四级ST4中包含的第一开关元件Tr1的栅极连接。
此外，第三级ST3的进位输出端子COT与第五级ST5中包含的第一开关元件Tr1的栅极和第一虚拟级DM1中包含的第二开关元件Tr2的栅极连接。
第四级ST4的进位输出端子COT与第六级ST6中包含的第一开关元件Tr1的栅极、第二虚拟级DM2中包含的第二开关元件Tr2的栅极和第一补偿开关元件co1的栅极连接。
第一虚拟级DM1的进位输出端子COT与第一级ST1中包含的第一开关元件Tr1的栅极连接。
第二虚拟级DM2的进位输出端子COT与第二级ST2中包含的第一开关元件Tr1的栅极连接。
第三虚拟级DM3的进位输出端子COT与第五级ST5中包含的第一开关元件Tr1的栅极、第m-3级STm-3中包含的第二开关元件Tr2的栅极和第m-2补偿开关元件com-2的栅极连接。
第四虚拟级DM4的进位输出端子COT与第六级ST6中包含的第一开关元件Tr1的栅极、第m-2级STm-2中包含的第二开关元件Tr2的栅极和第m-1补偿开关元件com-1的栅极连接。
第五虚拟级DM5的进位输出端子COT与第m-1级STm-1中包含的第二开关元件Tr2的栅极和第m补偿开关元件com的栅极连接。
第六虚拟级DM6的进位输出端子COT与第m级STm中包含的第二开关元件Tr2的栅极连接。
根据第k级的信号状态控制第k级(例如图4中的ST5)的进位输出单元CO中包含的进位上拉开关元件Uc，进位上拉开关元件Uc连接在传输具有不同相位的多个时钟脉冲之一(例如图4中的CLK5)的时钟传输线(例如图4中的CL5)与进位输出端子COT之间。进位上拉开关元件Uc根据施加给置位节点Q的电压导通或关断。在ON状态中，进位上拉开关元件Uc向进位输出端子COT提供时钟脉冲CLK5。
根据第k级的第一复位节点QB1的信号状态控制第k级的进位输出单元CO中包含的第一进位下拉开关元件Dc1，第一进位下拉开关元件Dc1连接在进位输出端子COT与第一放电电压线VSL1之间。第一进位下拉开关元件Dc1根据施加给第一复位节点QB1的电压导通或关断。在ON状态中，第一进位下拉开关元件Dc1向进位输出端子COT提供第一放电电压VSS1。
可以说，根据第4k+1级的第一复位节点QB1的信号状态控制第4k+3级中包含的第一进位下拉开关元件Dc1，因为第4k+3级的第一复位节点QB1的信号状态依赖于第4k+1级的第一复位节点QB1的信号状态。
根据彼此连接的第k+1和第4k+3级的第二复位节点QB2的信号状态控制第k+1级的进位输出单元CO中包含的第二进位下拉开关元件Dc2，第二进位下拉开关元件Dc2连接在进位输出端子COT与第一放电电压线VSL1之间。第二进位下拉开关元件Dc2根据施加给第二复位节点QB2的电压导通或关断。在ON状态中，第二进位下拉开关元件Dc2向进位输出端子COT提供第一放电电压VSS1。
可以说，根据第4k+3级的第二复位节点QB2的信号状态控制第4k+1级中包含的第二进位下拉开关元件Dc2，因为第4k+1级的第二复位节点QB2的信号状态依赖于第4k+3级的第二复位节点QB2的信号状态。
扫描输出单元SO包括扫描输出端子SOT、扫描上拉开关元件Us、第一扫描下拉开关元件Ds1和第二扫描下拉开关元件Ds2。
扫描输出单元SO通过扫描输出端子SOT输出扫描脉冲或第二放电电压VSS2。扫描输出端子SOT与相应栅极线电连接。因此，来自第k级中包含的扫描输出单元SO的扫描脉冲或第二放电电压VSS2被提供给第k栅极线。
根据第k级的信号状态控制第k级的扫描输出单元SO中包含的扫描上拉开关元件Us，扫描上拉开关元件Us连接在一条时钟传输线(例如图4中的CL5)与扫描输出端子SOT之间。扫描上拉开关元件Us根据施加给置位节点Q的电压导通或关断。在ON状态中，扫描上拉开关元件Us向扫描输出端子SOT提供时钟脉冲(例如图4中的CLK5)。
根据第k级的第一复位节点QB1的信号状态控制第k级的扫描输出单元SO中包含的第一扫描下拉开关元件Ds1，第一扫描下拉开关元件Ds1连接在扫描输出端子SOT与传输第二放电电压VSS2的第二放电电压线VSL2之间。第一扫描下拉开关元件Ds1根据施加给第一复位节点QB1的电压导通或关断。在ON状态中，第一扫描下拉开关元件Ds1向扫描输出端子SOT提供第二放电电压VSS2。
可以说，根据第4k+1级的第一复位节点QB1的信号状态控制第4k+3级中包含的第一扫描下拉开关元件Ds1，因为第4k+3级的第一复位节点QB1的信号状态依赖于第4k+1级的第一复位节点QB1的信号状态。
根据第k级的第二复位节点QB2的信号状态控制第k级的扫描输出单元SO中包含的第二扫描下拉开关元件Ds2，第二扫描下拉开关元件Ds2连接在第k级的扫描输出端子SOT与第二放电电压线VSL2之间。为此，第k级中包含的第二扫描下拉开关元件Ds2在其栅极端子处与第k和第k+2级的第二复位节点QB2连接，在其漏极端子处与第k级的扫描输出端子SOT连接，且在其源极端子处与第二放电电压线VSL2连接。
可以说，根据第4k+3级的第二复位节点QB2的信号状态控制第4k+1级中包含的第二扫描下拉开关元件Ds2，因为第4k+1级的第二复位节点QB2的信号状态依赖于第4k+3级的第二复位节点QB2的信号状态。
第4k+3级(彼此连接的级中的下部级)的节点控制器，例如图4中所示的第七级ST7的节点控制器NC包括第一到第七开关元件Tr1到Tr7。下文，将详细描述这些开关元件。
根据来自第4k+1级的进位脉冲(例如CP5)控制第4k+3级中包含的第一开关元件Tr1，第一开关元件Tr1连接在充电电压线VDL与第4k+3级的置位节点Q之间。第一开关元件Tr1根据来自第4k+1级的进位脉冲CP5导通或关断。在ON状态中，第一开关元件Tr1向置位节点Q提供充电电压VDD。
根据来自第4k+7级的进位脉冲(例如CP11)控制第4k+3级中包含的第二开关元件Tr2，第二开关元件Tr2连接在第4k+3级的置位节点Q与第一放电电压线VSL1之间。第二开关元件Tr2根据来自第4k+7级的进位脉冲CP11导通或关断。在ON状态中，第二开关元件Tr2向置位节点Q提供第一放电电压VSS1。
根据彼此连接的第4k+1和第4k+3级的第一复位节点QB1的信号状态控制第4k+3级中包含的第三开关元件Tr3，第三开关元件Tr3连接在第4k+3级的置位节点Q与第一放电电压线VSL1之间。第三开关元件Tr3根据施加给第一复位节点QB1的电压导通或关断。在ON状态中，第三开关元件Tr3向置位节点Q提供第一放电电压VSS1。
根据彼此连接的第4k+1和第4k+3级的第二复位节点QB2的信号状态控制第4k+3级中包含的第四开关元件Tr4，第四开关元件Tr4连接在第4k+1级的置位节点Q与第一放电电压线VSL1之间。第四开关元件Tr4根据施加给第二复位节点QB2的电压导通或关断。在ON状态中，第四开关元件Tr4向置位节点Q提供第一放电电压VSS1。
根据第4k+3级的置位节点Q的信号状态控制第4k+3级中包含的第五开关元件Tr5，第五开关元件Tr5连接在第4k+1和第4k+3级的第二复位节点QB2与第二放电电压线VSL2之间。第五开关元件Tr5根据施加给置位节点Q的电压导通或关断。在ON状态中，第五开关元件Tr5向第二复位节点QB2提供第一放电电压VSS1。
根据第4k+3级的置位节点Q的信号状态控制第4k+3级中包含的第六开关元件Tr6，第六开关元件Tr6连接在传输第二AC电压Vac2的第二AC电压线ACL2与第一放电电压线VSL1之间。第六开关元件Tr6根据施加给置位节点Q的电压导通或关断。在ON状态中，第六开关元件Tr6向第二AC电压线ACL2提供第一放电电压VSS1。
根据来自第二AC电压线ACL2的第二AC电压Vac2控制第4k+3级中包含的第七开关元件Tr7，第七开关元件Tr7连接在第4k+1和第4k+3级的第二复位节点QB2与第二AC电压线ACL2之间。第七开关元件Tr7根据第二AC电压Vac2导通或关断。在ON状态中，第七开关元件Tr7向第二复位节点QB2提供第二AC电压Vac2。
第4k+3级中的进位输出单元和扫描输出单元的构造与第k+2级的相同。
因而，级ST1到STm和DM1到DM6的每一个中包含的进位输出单元CO在一个帧周期期间的输出时间段中输出进位脉冲，以控制下游级、上游级以及相关的补偿开关元件的操作。此外，进位输出单元CO在一个帧周期期间的非输出时间段中向下游级、上游级以及相关的补偿开关元件提供从外部输入的第一放电电压VSS1。
级ST1到STm的每一个中包含的扫描输出单元SO在输出时间段中输出扫描脉冲，以驱动相应栅极线。此外，扫描输出单元SO在非输出时间段中向相应栅极线提供第二放电电压VSS2。
下文，将参照图4和5描述如上所述构造的移位寄存器的操作。
图5是第一到第六时钟脉冲、第一到第九扫描脉冲和第一到第九进位脉冲的时序图。
首先，将描述第五级ST5在第一帧周期中包含的初始时间段T0中的操作。
在第一帧周期期间，第一AC电压Vac1表现出正极性，第二AC电压Vac2表现出负极性。
在初始时间段T0中，如图4中所示，向第五级ST5输入来自第三级ST3的高电平第三进位脉冲CP3。
也就是说，向第五级ST5中包含的第一开关元件Tr1的栅极提供进位脉冲CP3。然后，第一开关元件Tr1导通，如此，充电电压VDD通过导通的第一开关元件Tr1施加至置位节点Q。结果，置位节点Q被充电，如此，第五级ST5的在栅极处与充电的置位节点Q连接的进位上拉开关元件Uc、扫描上拉开关元件Us、第五开关元件Tr5和第六开关元件Tr6导通。
在这种情形中，第一放电电压VSS1通过导通的第五开关元件Tr5提供给第五级ST5的第一复位节点QB1，如此，第一复位节点QB1被放电。结果，第五级ST5的在栅极处与放电的第一复位节点QB1连接的第一进位下拉开关元件Dc1、第一扫描下拉开关元件Ds1和第三开关元件Tr3关断。在这种情形中，因为第五级ST5的第一复位节点QB1与第七级ST7的第一复位节点QB1电连接，所以第七级ST7的第一复位节点QB1也处于放电状态。因此，第七级ST7的在栅极处与第七级ST7的放电的第一复位节点QB1连接的第一进位下拉开关元件Dc1、第一扫描下拉开关元件Ds1和第三开关元件Tr3关断。
同时，因为第一AC电压Vac1在第一帧周期期间保持在正极性状态，所以正的第一AC电压Vac1施加给第五级ST5中包含的第七开关元件Tr7的栅极。在这种情形中，通过导通的第六开关元件Tr6输出的第一放电电压VSS1也被提供给第七开关元件Tr7的栅极。也就是说，正的第一AC电压Vac1和第一放电电压VSS1均被提供给第七开关元件Tr7的栅极。
然而，在这种情形中，因为提供第一放电电压VSS1的第六开关元件Tr6的大小被设为大于与第一AC电压Vac1对应的大小，所以第七开关元件Tr7的栅极保持在第一放电电压VSS1。因此，第七开关元件Tr7关断。
第七级ST7的第二复位节点QB2在初始时间段T0期间保持在放电状态。因此，第七级ST7的在栅极端子与第七级ST7的第二复位节点QB2连接的第二进位下拉开关元件Dc2、第二扫描下拉开关元件Ds2和第四开关元件Tr4关断。此外，因为第七级ST7的第二复位节点QB2与第五级ST5的第二复位节点QB2电连接，所以第五级ST5的第二复位节点QB2也处于放电状态。因此，与第二复位节点QB2连接的第二进位下拉开关元件Dc2、第二扫描下拉开关元件Ds2和第四开关元件Tr4保持在关断(OFF)状态。
在初始时间段T0中，因为不存在从第九级ST9提供的进位脉冲CP9，即进位脉冲CP9具有低电平状态，所以第五级ST5的第二开关元件Tr2处于OFF状态。
结果，在初始时间段T0中，第一级ST1将其置位节点Q充电，同时将其第一复位节点QB1和第七级ST7的第一复位节点QB1放电。在初始时间段T0中，第七级ST7将其置位节点Q、其第二复位节点QB2和第五级ST5的第二复位节点QB2放电。
接下来，将描述第一时间段T1中的操作。
第一时间段T1是与第五级ST5的输出时间段对应的时间段。在第一时间段T1中，向第五级ST5输入高电平第五时钟脉冲CLK5。
在这种情形中，第五级ST5的置位节点Q保持在被初始时间段T0中施加的充电电压VDD充电的状态，如此，第五级ST5的进位上拉开关元件Uc和扫描上拉开关元件Us保持在ON状态。因此，第五时钟脉冲CLK5被施加给导通的进位上拉开关元件Uc和扫描上拉开关元件Us的漏极，如此，进位上拉开关元件Uc和扫描上拉开关元件Us分别输出进位脉冲和扫描脉冲。
在这种情形中，通过进位上拉开关元件Uc输出的第五时钟脉冲CLK5是第五进位脉冲CP5，通过扫描上拉开关元件Us输出的第五时钟脉冲CLK5是第五扫描脉冲SP5。第五进位脉冲CP5提供给第七级ST7，以使能第七级ST7。第五扫描脉冲SP5提供给第五栅极线GL5，以驱动第五栅极线GL5。
从第五级ST5输出的第五进位脉冲CP5提供给第七级ST7中包含的第一开关元件Tr1的栅极。因此，第七级ST7在第一时间段T1中被使能。第一时间段T1中第七级ST7的使能操作与初始时间段T0中第五级ST5的上述使能操作相同。
同时，第五进位脉冲CP5还施加给第二补偿开关元件co2的栅极。
当第二补偿开关元件co2通过第五进位脉冲CP5导通时，第一放电电压VSS1通过导通的补偿开关元件co2施加给第二栅极线GL2的左侧。此时，从第二级ST2产生的第一放电电压VSS1开始施加给第二栅极线GL2的右侧。因此，因为第一放电电压VSS1施加给栅极线的两侧，所以可提高栅极线的放电速度。也就是说，可减少施加给栅极线的扫描脉冲的下降沿时间。
接下来，将描述第二时间段T2中的操作。
在第二时间段T2中，从第八级ST8产生第八进位脉冲CP8，第八进位脉冲CP8施加给第五补偿开关元件co5的栅极。结果，第五补偿开关元件co5导通，如此，第一放电电压VSS1通过导通的补偿开关元件co5施加给第五栅极线GL5的右侧。此时，从第五级ST5产生的低电平扫描脉冲SP5开始施加给第五栅极线GL5的左侧。低电平扫描脉冲SP5以第五时钟脉冲为基础，如此，低电平扫描脉冲SP5具有与第一放电电压VSS1相同的电平。因而，在第二时间段T2中第一放电电压VSS1施加给第五栅极线GL5的两侧。
接下来，将描述第三时间段T3中的操作。
在第三时间段T3中，从第九级ST9产生的高电平第九进位脉冲CP9输入到第五级ST5，如此，第五级ST5被禁能。将更详细地描述禁能操作。
也就是说，向第五级ST5中包含的第二开关元件Tr2的栅极提供第九进位脉冲CP9，如此，第五级ST5的第二开关元件Tr2导通。通过导通的第二开关元件Tr2，第一放电电压VSS1提供给第五级ST5的置位节点Q。结果，置位节点Q被放电，如此，进位上拉开关元件Uc、扫描上拉开关元件Us、第五开关元件Tr5和第六开关元件Tr6(其各自的栅极与放电的置位节点Q连接)关断。
根据第五级ST5中的第五和第六开关元件Tr5和Tr6的关断，第五级ST5中包含的第七开关元件Tr7导通。通过导通的第七开关元件Tr7，第一AC电压Vac1施加给第一复位节点QB1。结果，第五级ST5的第一复位节点QB1和与其连接的第七级ST7的第一复位节点QB1被充电。因此第五级ST5的第一进位下拉开关元件Dc1、第一扫描下拉开关元件Ds1和第三开关元件Tr3以及第七级ST7的第一进位下拉开关元件Dc1、第一扫描下拉开关元件Ds1和第三开关元件Tr3(其各自的栅极与充电的第一复位节点QB1中的相应一个连接)导通。
第一放电电压VSS1通过第五级ST5的导通的第三开关元件Tr3提供给第五级ST5的置位节点Q，如此，更稳定地保持置位节点Q的放电状态。此外，第一放电电压VSS1通过第七级ST7的导通的第三开关元件Tr3提供给第七级ST7的置位节点Q，如此，更稳定地保持置位节点Q的放电状态。
因而，在第三时间段T3中，因为第五级ST5的第一进位下拉开关元件Dc1和第一扫描下拉开关元件Ds1以及第七级ST7的第一进位下拉开关元件Dc1和第一扫描下拉开关元件Ds1导通，所以第五和第七级ST5和ST7同时输出第一放电电压VSS1。
也就是说，第五级ST5的第一进位下拉开关元件Dc1第一放电电压VSS1，第一放电电压VSS1接着会被提供给第一级ST1。第五级ST5的第一扫描下拉开关元件Ds1输出第二放电电压VSS2，第二放电电压VSS2接着会被提供给第五栅极线GL5。因此，在第三时间段T3中，第五栅极线GL5的电压从第一放电电压VSS1的电平上升至第二放电电压VSS2的电平。同时，在第三时间段T3中，第一放电电压VSS1还通过导通的第五补偿开关元件co5提供给第五栅极线GL5，如此，在第三时间段T3的其中第八进位脉冲CP8和第九进位脉冲CP9均处于高电平状态的交叠时间段Tv中，第五栅极线GL5的电压上升至第一放电电压VSS1与第二放电电压VSS2之间的电平，而不是上升至第二放电电压VSS2。随后，在第八进位脉冲CP8转变为低电平状态的时间，第五栅极线GL5的电压上升至第二放电电压VSS2的电平。同时，补偿开关元件被设为具有比扫描下拉开关元件Ds1或Ds2小的尺寸，如此，即使在上述交叠时间段Tv中，栅极线的电压仍保持在第二放电电压VSS2的电平。
同时，第七级ST7的第一进位下拉开关元件Dc1第一放电电压VSS1，第一放电电压VSS1接着会被提供给第三级ST3。第七级ST7的第一扫描下拉开关元件Ds1输出第二放电电压VSS2，第二放电电压VSS2接着会被提供给第七栅极线GL7。
其余级以上述的方式操作。
之后，在第二帧周期中，第一AC电压Vac1保持在负极性状态，第二AC电压Vac2保持在正极性状态。因此，在禁能周期中，第五级ST5的第一复位节点QB1被放电，第五级ST5的第二复位节点QB2被充电。
也就是说，在第二帧周期中，第五级ST5的第二进位下拉开关元件Dc2和第二扫描下拉开关元件Ds2导通，第五级ST5的第一进位下拉开关元件Dc1和第一扫描下拉开关元件Ds1关断。
相反，在第二帧周期中，第七级ST7的第一进位下拉开关元件Dc1和第一扫描下拉开关元件Ds1导通，第七级ST7的第二进位下拉开关元件Dc2和第二扫描下拉开关元件Ds2关断。
其余级以与上述相同的方式操作。
同时，根据本发明，因为第一开关元件Tr1的栅极与进位输出端子COT连接，所以可防止在禁能周期期间从第一开关元件Tr1产生漏电流。
图6是图解在禁能周期中施加给第一开关元件的电压的状态的示图。
例如，如图6中所示，当第五级ST5被禁能时，第五级ST5中的置位节点Q处的电压下降至第一放电电压VSS1的电平。此时，从第三级ST3产生低电平进位脉冲CP3，低电平进位脉冲CP3施加给第一开关元件Tr1的栅极。在这种情形中，低电平进位脉冲CP3具有第一放电电压VSS1的电平，如此，第一开关元件Tr1的栅极-源极电压，即Vgs变为0。因此，在禁能周期期间第一开关元件Tr1可稳定地保持在OFF状态中，如此，可防止在禁能周期期间置位节点Q被充电电压VDD充电。
图7是图解在禁能周期中施加给第一开关元件的另一电压的状态的示图。
代替上述充电电压VDD，如图7中所示，可向第一开关元件Tr1的漏极施加扫描脉冲SP2。也就是说，可向第k级中包含的第一开关元件Tr1的漏极施加来自第k-3级的扫描脉冲。图7的情形中的效果与图6相同。
同时，当第一开关元件Tr1如图7中所示配置时，可去除充电电压线VDL，如此可减小移位寄存器的尺寸。
此外，为了在减小漏电流的同时实现移位寄存器的驱动性能的改善，根据本发明，向每个级提供两个放电电压VSS1和VSS2，每个级的输出单元被划分为与相交较小负载连接的进位输出单元CO和与相对较大负载连接的扫描输出单元SO，如此，在进位输出单元CO处提供小的上拉开关元件和第一放电电压VSS1，在扫描输出单元SO处提供大的上拉开关元件和第二放电电压VSS2。根据此构造，可防止产生漏电流。
将更详细地描述本发明的上述效果及相关原理。
在每个级中，与级的输出最重要相关的开关元件是扫描输出单元SO中包含的扫描上拉开关元件Us和进位输出单元CO中包含的进位上拉开关元件Uc。
与进位输出单元CO中包含的进位上拉开关元件Uc相比，扫描输出单元SO中包含的扫描上拉开关元件Us连接至更大的负载。这是因为进位上拉开关元件Uc与上游级和下游级连接，而扫描上拉开关元件Us与栅极线以及和该栅极线连接的多个开关元件连接。
扫描上拉开关元件Us适于驱动相关栅极线，如此需要产生比适于控制上游和下游级的进位上拉开关元件Uc高的输出。为此，为了以最大集成度在有限区域上有效形成上拉开关元件，可优选地，与较大负载连接并需要产生较高输出的扫描上拉开关元件Us具有比进位上拉开关元件Uc大的尺寸。
同时，与扫描上拉开关元件Us相比，进位上拉开关元件Uc连接至更小的负载，如此，即使当进位上拉开关元件Uc的输出相对较低时，在控制上游和下游级的操作方面也不会存在问题。
根据上述结构，进位上拉开关元件Uc具有比扫描上拉开关元件Us高的内电阻，如此，可减少进位上拉开关元件Uc在进位上拉开关元件Uc的OFF状态中漏电流的产生。
同时，由于较大尺寸，扫描上拉开关元件Us会具有在其OFF状态中针对漏电流不佳的结构。然而，因为当扫描上拉开关元件Us关断时分别向扫描上拉开关元件Us的栅极和源极端子提供不同的放电电压，所以可防止产生这种漏电流。也就是说，当扫描上拉开关元件Us关断时，向扫描上拉开关元件Us的栅极端子提供第一放电电压VSS1，而向扫描上拉开关元件Us的源极端子提供比第一放电电压VSS1高的第二放电电压VSS2，如此，扫描上拉开关元件Us的栅极-源极电压保持在低于0的负电平。当假定扫描上拉开关元件Us是NMOS晶体管时，扫描上拉开关元件Us可保持在完全关断的状态。
同时，当使用PMOS晶体管作为扫描上拉开关元件Us时，可如下设置第一放电电压VSS1和第二放电电压VSS2，即，使得第一放电电压VSS1具有比第二放电电压VSS2高的电压值。因此，在这种情形中，即使扫描上拉开关元件Us为了产生较高输出而形成为具有大尺寸，也会具有防止扫描上拉开关元件Us产生漏电流的效果。
此外，因为第一放电电压VSS1低于第二放电电压VSS2，所以可减小施加给下拉开关元件Dc1，Dc2，Ds1和Ds2的应力。
同时，当提供给扫描上拉开关元件Us的漏极端子的时钟脉冲的低电平电压值设为低于第二放电电压VSS2或设为等于第一放电电压VSS1时，扫描脉冲的电压可快速从高电平降为低电平，如此，可减少提供给相应栅极线的扫描脉冲的下降沿时间。因此，在这种情形中，可确保扫描脉冲之间增大的裕度。因而，根据本发明，不必将上拉开关元件和下拉开关元件设为具有大尺寸来减少扫描脉冲的下降沿时间，如此，可大大减小移位寄存器的尺寸。此外，可减小显示装置的边框尺寸。
此外，根据本发明，在布置于栅极线左侧的级与布置于栅极线右侧的级之间没有直接连接，如此，可大大减小移位寄存器中使用的虚拟级的数量。
在不脱离本发明的精神或范围的情况下，本发明可进行各种修改和变化，这对于本领域技术人员来说是显而易见的。因而，本发明意在覆盖落入所附权利要求书的范围及其等同范围内的对本发明的所有修改和变化。

Claims (25)

1.一种移位寄存器，包括：
用于依次输出包括进位脉冲和扫描脉冲的输出脉冲的多个级，
其中所述多个级中的奇数级以依次的方式分别向奇数栅极线提供所述扫描脉冲中的相应一个，所述多个级中的偶数级以依次的方式分别向偶数栅极线提供所述扫描脉冲中的相应一个，
所述移位寄存器还包括多个补偿开关元件，根据来自相应一个下游级的相应一个进位脉冲控制所述补偿开关元件的每一个，以向相应一条栅极线提供第一放电电压，
其中每个级包括：
进位输出单元，所述进位输出单元用于根据所述第一放电电压和时钟脉冲产生进位脉冲，并将产生的进位脉冲提供给当前级的上游和下游级中的至少之一，其中所述时钟脉冲具有低电平电压，所述低电平电压与所述第一放电电压具有相等电平；和
扫描输出单元，所述扫描输出单元用于根据第二放电电压和所述时钟脉冲产生扫描脉冲，并将产生的扫描脉冲提供给相应一条栅极线，其中所述第二放电电压具有比所述第一放电电压的电压值高的电压值，
所述补偿开关元件中的奇数补偿开关元件的每一个由来自所述偶数级中的相应一个级的进位脉冲控制，且连接在传输所述第一放电电压的第一放电电压线与所述奇数栅极线中的相应一条之间；以及
所述补偿开关元件中的偶数补偿开关元件的每一个由来自所述奇数级中的相应一个级的进位脉冲控制，且连接在所述第一放电电压线与所述偶数栅极线中的相应一条之间。
2.根据权利要求1所述的移位寄存器，其中：
所述多个级中的第n级包括用于控制置位节点、第一复位节点和第二复位节点的信号状态的节点控制器，其中n为大于5的自然数；以及
第n级的节点控制器包括第一开关元件，根据来自第n-x级的进位脉冲控制所述第一开关元件，且所述第一开关元件连接在传输充电电压的充电电压线与所述置位节点之间，其中x是小于n的自然数。
3.根据权利要求2所述的移位寄存器，其中：
所述多个级中的第4k+1级的第一复位节点与所述多个级中的第4k+3级的第一复位节点连接，其中k为自然数；
第4k+1级的第二复位节点与第4k+3级的第二复位节点连接；
所述多个级中的第4k+2级的第一复位节点与所述多个级中的第4k+4级的第一复位节点连接；
第4k+2级的第二复位节点与第4k+4级的第二复位节点连接；
施加给第4k+1级的时钟脉冲和施加给第4k+3级的时钟脉冲具有不同的相位；以及
施加给第4k+2级的时钟脉冲和施加给第4k+4级的时钟脉冲具有不同的相位。
4.根据权利要求3所述的移位寄存器，其中当第n级对应于第4k+1级和第4k+2级之一时，第n级的节点控制器还包括：
第二开关元件，根据来自第n+y级的进位脉冲控制所述第二开关元件，且所述第二开关元件连接在所述置位节点与传输所述第一放电电压的第一放电电压线之间，其中y为自然数；
第三开关元件，根据所述第一复位节点处的电压控制所述第三开关元件，且所述第三开关元件连接在所述置位节点与所述第一放电电压线之间；
第四开关元件，根据所述第二复位节点处的电压控制所述第四开关元件，且所述第四开关元件连接在所述置位节点与所述第一放电电压线之间；
第五开关元件，根据所述置位节点处的电压控制所述第五开关元件，且所述第五开关元件连接在所述第一复位节点与所述第一放电电压线之间；
第六开关元件，根据所述置位节点处的电压控制所述第六开关元件，且所述第六开关元件连接在传输第一AC电压的第一AC电压线与所述第一放电电压线之间；和
第七开关元件，根据所述第一AC电压控制所述第七开关元件，且所述第七开关元件连接在所述第一AC电压线与所述第一复位节点之间。
5.根据权利要求3所述的移位寄存器，其中当第n级对应于第4k+3级和第4k+4级之一时，第n级的节点控制器还包括：
第二开关元件，根据来自第n+y级的进位脉冲控制所述第二开关元件，且所述第二开关元件连接在所述置位节点与传输所述第一放电电压的第一放电电压线之间，其中y为自然数；
第三开关元件，根据所述第一复位节点处的电压控制所述第三开关元件，且所述第三开关元件连接在所述置位节点与所述第一放电电压线之间；
第四开关元件，根据所述第二复位节点处的电压控制所述第四开关元件，且所述第四开关元件连接在所述置位节点与所述第一放电电压线之间；
第五开关元件，根据所述置位节点处的电压控制所述第五开关元件，且所述第五开关元件连接在所述第二复位节点与所述第一放电电压线之间；
第六开关元件，根据所述置位节点处的电压控制所述第六开关元件，且所述第六开关元件连接在传输第二AC电压的第二AC电压线与所述第一放电电压线之间；和
第七开关元件，根据所述第二AC电压控制所述第七开关元件，且所述第七开关元件连接在所述第二AC电压线与所述第二复位节点之间。
6.根据权利要求3所述的移位寄存器，其中：
第n级的进位输出单元包括：
进位上拉开关元件，根据所述置位节点处的电压控制所述进位上拉开关元件，且所述进位上拉开关元件连接在传输所述时钟脉冲的时钟传输线与第n级的进位输出端子之间；
第一进位下拉开关元件，根据所述第一复位节点处的电压控制所述第一进位下拉开关元件，且所述第一进位下拉开关元件连接在第n级的进位输出端子与传输所述第一放电电压的第一放电电压线之间；和
第二进位下拉开关元件，根据所述第二复位节点处的电压控制所述第二进位下拉开关元件，且所述第二进位下拉开关元件连接在第n级的进位输出端子与所述第一放电电压线之间，
其中第n级的进位输出端子进一步与所述多个级中的第n+x级、所述多个级中的第n-y级以及所述多个补偿开关元件中的第n-z补偿开关元件的栅极连接。
7.根据权利要求6所述的移位寄存器，其中“x”为2，“y”为4，“z”为2。
8.根据权利要求3所述的移位寄存器，其中：
第n级的扫描输出单元包括：
扫描上拉开关元件，根据所述置位节点处的电压控制所述扫描上拉开关元件，且所述扫描上拉开关元件连接在传输所述时钟脉冲的时钟传输线与第n级的扫描输出端子之间；
第一扫描下拉开关元件，根据所述第一复位节点处的电压控制所述第一扫描下拉开关元件，且所述第一扫描下拉开关元件连接在第n级的扫描输出端子与传输所述第二放电电压的第二放电电压线之间；和
第二扫描下拉开关元件，根据所述第二复位节点处的电压控制所述第二扫描下拉开关元件，且所述第二扫描下拉开关元件连接在第n级的扫描输出端子与所述第二放电电压线之间，
其中第n级的扫描输出端子进一步与第n条栅极线连接。
9.根据权利要求4或5所述的移位寄存器，其中“x”为2，“y”为4。
10.根据权利要求1所述的移位寄存器，还包括：
第一虚拟级，所述第一虚拟级用于从外部接收起始脉冲，根据所述起始脉冲产生第一虚拟脉冲，并将所述第一虚拟脉冲提供给所述多个级中的第一级，以在一个帧周期中最先产生输出脉冲；以及
第二虚拟级，所述第二虚拟级用于接收所述起始脉冲，根据所述起始脉冲产生第二虚拟脉冲，并将所述第二虚拟脉冲提供给所述多个级中的第二级，以在一个帧周期中第二个产生输出脉冲，
其中所述第一虚拟脉冲早于所述第二虚拟脉冲被输出。
11.根据权利要求10所述的移位寄存器，其中：
所述第一级包括用于控制置位节点、第一复位节点和第二复位节点的信号状态的节点控制器；
第一级的节点控制器包括第一开关元件，根据来自所述第一虚拟级的第一虚拟脉冲控制所述第一开关元件，且所述第一开关元件连接在传输充电电压的充电电压线与所述置位节点之间。
12.根据权利要求11所述的移位寄存器，其中第一级的节点控制器还包括：
第二开关元件，根据来自当前级的下游级的进位脉冲控制所述第二开关元件，其中所述下游级晚于第一级产生输出，且所述第二开关元件连接在所述置位节点与传输所述第一放电电压的第一放电电压线之间；
第三开关元件，根据所述第一复位节点处的电压控制所述第三开关元件，且所述第三开关元件连接在所述置位节点与所述第一放电电压线之间；
第四开关元件，根据所述第二复位节点处的电压控制所述第四开关元件，且所述第四开关元件连接在所述置位节点与所述第一放电电压线之间；
第五开关元件，根据所述置位节点处的电压控制所述第五开关元件，且所述第五开关元件连接在所述第一复位节点与所述第一放电电压线之间；
第六开关元件，根据所述置位节点处的电压控制所述第六开关元件，且所述第六开关元件连接在传输第一AC电压的第一AC电压线与所述第一放电电压线之间；和
第七开关元件，根据所述第一AC电压控制所述第七开关元件，且所述第七开关元件连接在所述第一AC电压线与所述第一复位节点之间。
13.根据权利要求12所述的移位寄存器，其中所述下游级是所述多个级中的第五级。
14.根据权利要求10所述的移位寄存器，其中：
第二级包括用于控制置位节点、第一复位节点和第二复位节点的信号状态的节点控制器；以及
第二级的节点控制器包括第一开关元件，根据来自所述第二虚拟级的第二虚拟脉冲控制所述第一开关元件，且所述第一开关元件连接在传输充电电压的充电电压线与所述置位节点之间。
15.根据权利要求14所述的移位寄存器，其中第二级的节点控制器还包括：
第二开关元件，根据来自当前级的下游级的进位脉冲控制所述第二开关元件，其中所述下游级晚于第二级产生输出，且所述第二开关元件连接在所述置位节点与传输所述第一放电电压的所述第一放电电压线之间；
第三开关元件，根据所述第一复位节点处的电压控制所述第三开关元件，且所述第三开关元件连接在所述置位节点与所述第一放电电压线之间；
第四开关元件，根据所述第二复位节点处的电压控制所述第四开关元件，且所述第四开关元件连接在所述置位节点与所述第一放电电压线之间；
第五开关元件，根据所述置位节点处的电压控制所述第五开关元件，且所述第五开关元件连接在所述第一复位节点与所述第一放电电压线之间；
第六开关元件，根据所述置位节点处的电压控制所述第六开关元件，且所述第六开关元件连接在传输第一AC电压的第一AC电压线与所述第一放电电压线之间；和
第七开关元件，根据所述第一AC电压控制所述第七开关元件，且所述第七开关元件连接在所述第一AC电压线与所述第一复位节点之间。
16.根据权利要求15所述的移位寄存器，其中所述下游级是所述多个级中的第六级。
17.根据权利要求10所述的移位寄存器，其中：
第一级的第一复位节点与所述多个级中的第三级的第一复位节点连接；
第二级的第一复位节点与所述多个级中的第四级的第一复位节点连接；
施加给第一级的时钟脉冲和施加给第三级的时钟脉冲具有不同的相位；以及
施加给第二级的时钟脉冲和施加给第四级的时钟脉冲具有不同的相位。
18.根据权利要求1所述的移位寄存器，其中当在一个帧周期中最后产生输出脉冲的所述多个级中的最后一级是所述多个级中的第m级时，所述移位寄存器还包括：
用于向所述多个级中的第m-3级提供第三虚拟脉冲的第三虚拟级；
用于向所述多个级中的第m-2级提供第四虚拟脉冲的第四虚拟级；
用于向所述多个级中的第m-1级提供第五虚拟脉冲的第五虚拟级；和
用于向所述多个级中的第m级提供第六虚拟脉冲的第六虚拟级。
19.根据权利要求18所述的移位寄存器，其中：
来自所述第三虚拟级的第三虚拟脉冲进一步被提供给所述多个补偿开关元件中的第m-2补偿开关元件；以及
根据所述第三虚拟脉冲控制第m-2补偿开关元件，且第m-2补偿开关元件连接在传输所述第一放电电压的第一放电电压线与第m-2条栅极线之间。
20.根据权利要求18所述的移位寄存器，其中：
来自所述第四虚拟级的第四虚拟脉冲进一步被提供给所述多个补偿开关元件中的第m-1补偿开关元件；以及
根据所述第四虚拟脉冲控制第m-1补偿开关元件，且第m-1补偿开关元件连接在传输所述第一放电电压的第一放电电压线与第m-1条栅极线之间。
21.根据权利要求18所述的移位寄存器，其中：
来自所述第五虚拟级的第五虚拟脉冲进一步被提供给所述多个补偿开关元件中的第m补偿开关元件；以及
根据所述第五虚拟脉冲控制第m补偿开关元件，且第m补偿开关元件连接在传输所述第一放电电压的第一放电电压线与第m条栅极线之间。
22.根据权利要求1所述的移位寄存器，其中所述奇数级布置在栅极线的第一侧，所述偶数级布置在栅极线的第二侧。
23.根据权利要求22所述的移位寄存器，其中所述偶数补偿开关元件布置在栅极线的所述第二侧，且所述奇数补偿开关元件布置在所述栅极线的所述第一侧。
24.根据权利要求10所述的移位寄存器，其中根据所述第一放电电压和具有与所述第一放电电压电平相等的低电平电压的时钟脉冲产生所述第一虚拟脉冲到第二虚拟脉冲的每一个。
25.根据权利要求1所述的移位寄存器，其中所述第一放电电压通过所述多个补偿开关元件中的第n补偿开关元件和所述多个级中的第n级施加给第n条栅极线的两侧，其中n是大于1的自然数。
CN201410238657.1A 2013-05-30 2014-05-30 移位寄存器 Active CN104217689B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130061481A KR102102902B1 (ko) 2013-05-30 2013-05-30 쉬프트 레지스터
KR10-2013-0061481 2013-05-30

Publications (2)

Publication Number Publication Date
CN104217689A CN104217689A (zh) 2014-12-17
CN104217689B true CN104217689B (zh) 2017-04-12

Family

ID=51984511

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410238657.1A Active CN104217689B (zh) 2013-05-30 2014-05-30 移位寄存器

Country Status (3)

Country Link
US (1) US9620240B2 (zh)
KR (1) KR102102902B1 (zh)
CN (1) CN104217689B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104575411B (zh) * 2013-10-22 2017-07-14 瀚宇彩晶股份有限公司 液晶显示器及其双向移位暂存装置
CN103761949B (zh) * 2013-12-31 2016-02-24 深圳市华星光电技术有限公司 栅极驱动电路以及驱动方法
KR20160024048A (ko) * 2014-08-22 2016-03-04 삼성디스플레이 주식회사 표시 장치
CN104332144B (zh) * 2014-11-05 2017-04-12 深圳市华星光电技术有限公司 液晶显示面板及其栅极驱动电路
KR102276866B1 (ko) * 2014-12-31 2021-07-12 엘지디스플레이 주식회사 게이트 구동회로와 이를 포함하는 터치 스크린 일체형 표시장치
CN106297624B (zh) * 2015-06-11 2020-03-17 南京瀚宇彩欣科技有限责任公司 移位寄存器和显示装置
CN105185341B (zh) * 2015-10-09 2017-12-15 昆山龙腾光电有限公司 一种栅极驱动电路及使用其的显示装置
KR102499314B1 (ko) * 2015-12-31 2023-02-10 엘지디스플레이 주식회사 게이트 드라이버 및 이를 포함하는 디스플레이 장치
CN105529006A (zh) * 2016-01-25 2016-04-27 武汉华星光电技术有限公司 一种栅极驱动电路以及液晶显示器
CN105528987B (zh) * 2016-02-04 2018-03-27 重庆京东方光电科技有限公司 栅极驱动电路及其驱动方法和显示装置
KR102541938B1 (ko) * 2016-03-08 2023-06-12 엘지디스플레이 주식회사 표시장치
CN105702194B (zh) 2016-04-26 2019-05-10 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及其驱动方法
CN105869566B (zh) * 2016-06-21 2019-12-03 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN106297641A (zh) * 2016-10-18 2017-01-04 深圳市华星光电技术有限公司 一种阵列基板行驱动电路及显示面板
KR20180061752A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 내장형 스캔 구동부를 포함하는 디스플레이 장치
KR102587318B1 (ko) * 2016-12-05 2023-10-12 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 게이트 구동회로 및 이를 포함하는 표시장치
CN106782394A (zh) * 2016-12-30 2017-05-31 深圳市华星光电技术有限公司 一种驱动电路及其下拉维持电路、显示装置
JP6933515B2 (ja) * 2017-07-10 2021-09-08 株式会社ジャパンディスプレイ 表示装置
KR20190053989A (ko) * 2017-11-10 2019-05-21 삼성디스플레이 주식회사 게이트 구동회로 및 그것을 포함하는 표시 장치
CN108257568B (zh) * 2018-02-01 2020-06-12 京东方科技集团股份有限公司 移位寄存器、栅极集成驱动电路、显示面板及显示装置
TWI662329B (zh) * 2018-03-19 2019-06-11 友達光電股份有限公司 顯示面板
CN108564912B (zh) * 2018-04-18 2021-01-26 京东方科技集团股份有限公司 移位寄存器电路及驱动方法、显示装置
CN109003587A (zh) * 2018-08-03 2018-12-14 深圳市华星光电半导体显示技术有限公司 Goa电路及具有该goa电路的hg2d像素结构
CN109448628B (zh) * 2019-01-04 2022-04-12 合肥京东方光电科技有限公司 一种栅极驱动电路及其驱动方法
CN112447141B (zh) * 2019-08-30 2022-04-08 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示面板
KR20210126179A (ko) * 2020-04-09 2021-10-20 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 표시 장치
KR20220052600A (ko) * 2020-10-21 2022-04-28 엘지디스플레이 주식회사 전계발광 표시장치
KR102628945B1 (ko) * 2020-12-10 2024-01-24 엘지디스플레이 주식회사 게이트 구동 회로, 디스플레이 장치 및 디스플레이 장치의 구동 방법
CN115966169A (zh) * 2021-10-08 2023-04-14 乐金显示有限公司 栅极驱动器以及包括栅极驱动器的显示装置
CN114242016A (zh) * 2021-12-20 2022-03-25 惠科股份有限公司 扫描驱动电路、阵列基板和显示终端

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101089939A (zh) * 2006-06-12 2007-12-19 三星电子株式会社 栅极驱动电路和具有该栅极驱动电路的显示装置
CN101477836A (zh) * 2007-12-31 2009-07-08 乐金显示有限公司 移位寄存器
CN102779478A (zh) * 2012-04-13 2012-11-14 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、移位寄存器和显示装置
CN102819998A (zh) * 2012-07-30 2012-12-12 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器和显示装置
CN102867490A (zh) * 2011-07-05 2013-01-09 乐金显示有限公司 选通驱动电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101143004B1 (ko) * 2005-06-13 2012-05-11 삼성전자주식회사 시프트 레지스터 및 이를 포함하는 표시 장치
KR20080057601A (ko) * 2006-12-20 2008-06-25 삼성전자주식회사 게이트 구동회로 및 이를 갖는 표시장치
KR101451575B1 (ko) * 2007-11-15 2014-10-16 엘지디스플레이 주식회사 쉬프트 레지스터
JP5669453B2 (ja) * 2010-06-22 2015-02-12 株式会社ジャパンディスプレイ 双方向シフトレジスタ、及びこれを用いた画像表示装置
US8957882B2 (en) 2010-12-02 2015-02-17 Samsung Display Co., Ltd. Gate drive circuit and display apparatus having the same
US8604858B2 (en) * 2011-02-22 2013-12-10 Lg Display Co., Ltd. Gate driving circuit
KR101777135B1 (ko) * 2011-07-12 2017-09-12 엘지디스플레이 주식회사 쉬프트 레지스터

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101089939A (zh) * 2006-06-12 2007-12-19 三星电子株式会社 栅极驱动电路和具有该栅极驱动电路的显示装置
CN101477836A (zh) * 2007-12-31 2009-07-08 乐金显示有限公司 移位寄存器
CN102867490A (zh) * 2011-07-05 2013-01-09 乐金显示有限公司 选通驱动电路
CN102779478A (zh) * 2012-04-13 2012-11-14 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、移位寄存器和显示装置
CN102819998A (zh) * 2012-07-30 2012-12-12 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器和显示装置

Also Published As

Publication number Publication date
US20140354523A1 (en) 2014-12-04
KR20140140737A (ko) 2014-12-10
KR102102902B1 (ko) 2020-04-21
CN104217689A (zh) 2014-12-17
US9620240B2 (en) 2017-04-11

Similar Documents

Publication Publication Date Title
CN104217689B (zh) 移位寄存器
CN104252851B (zh) 移位寄存器
CN104882168B (zh) 移位寄存单元、移位寄存器、栅极驱动电路和显示装置
CN105741808B (zh) 栅极驱动电路、阵列基板、显示面板及其驱动方法
CN101562046B (zh) 移位寄存器
CN105938711B (zh) 阵列栅极驱动电路及其驱动方法
CN103262148B (zh) 扫描信号线驱动电路及具备其的显示装置
CN105185342B (zh) 栅极驱动基板和使用栅极驱动基板的液晶显示器
CN101752005B (zh) 移位寄存器
CN101202026B (zh) 液晶显示装置
CN100389452C (zh) 移位寄存器电路与改善稳定的方法及栅极线驱动电路
WO2018188285A1 (zh) 移位寄存器单元、栅极驱动电路及其驱动方法
CN104409038B (zh) 栅极驱动电路及其单元和一种amoled显示器
US20100085348A1 (en) Display device and method of driving the same
CN101192393B (zh) 液晶显示设备及其驱动方法
CN106782395B (zh) Goa电路的驱动方法和驱动装置
KR102541937B1 (ko) 쉬프트 레지스터
CN102750987A (zh) 移位寄存器
US10943553B2 (en) Shift register unit, gate line driving circuit and driving method thereof
CN107464519A (zh) 移位寄存单元、移位寄存器、驱动方法、显示面板和装置
CN107134268A (zh) 移位寄存器、栅极驱动电路及驱动方法和液晶显示器
CN104821146B (zh) 栅极驱动电路及其单元和一种显示装置
CN102592552A (zh) 液晶显示装置的驱动装置及其驱动方法
CN108206000A (zh) 栅极驱动电路
CN106297625A (zh) 栅极驱动电路及使用该栅极驱动电路的显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant