CN104252851B - 移位寄存器 - Google Patents
移位寄存器 Download PDFInfo
- Publication number
- CN104252851B CN104252851B CN201410295402.9A CN201410295402A CN104252851B CN 104252851 B CN104252851 B CN 104252851B CN 201410295402 A CN201410295402 A CN 201410295402A CN 104252851 B CN104252851 B CN 104252851B
- Authority
- CN
- China
- Prior art keywords
- switch element
- level
- carry
- grade
- discharge voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
Abstract
公开了一种移位寄存器,其能够通过减小扫描脉冲的下降沿时间而减小显示装置的尺寸。移位寄存器包括用于依次输出进位脉冲和扫描脉冲的级。每个级包括:进位输出单元,用于根据第一放电电压和具有与第一放电电压相等电平的低电平电压的时钟脉冲产生进位脉冲,并将产生的进位脉冲提供给上游和下游级中的至少一个;扫描输出单元,用于根据具有比第一放电电压高的电压值的第二放电电压和时钟脉冲产生扫描脉冲,并将产生的扫描脉冲提供给相应栅极线;和节点控制器,用于控制与进位输出单元和扫描输出单元连接的节点处的电压。
Description
本申请要求2013年6月27日提交的韩国专利申请No.10-2013-0074206的优先权,在此援引该专利申请作为参考,如同在这里完全阐述一样。
技术领域
本发明涉及一种移位寄存器,尤其涉及一种能够通过减小扫描脉冲的下降沿时间减小显示装置的尺寸的移位寄存器。
背景技术
一般来说,液晶显示(LCD)装置适于通过使用电场调整液晶的光透射率来显示图像。为此,LCD装置包括具有以矩阵形式布置的像素区域的液晶面板、和用于驱动液晶面板的驱动电路。
在液晶面板中,多条栅极线和多条数据线布置成彼此交叉,在栅极线和数据线的交叉部分处分别界定像素区域。在液晶面板中还形成有用于给各个像素区域施加电场的像素电极和公共电极。
每个像素电极通过作为开关元件的薄膜晶体管(TFT)的源极电极和漏极电极与相应一条数据线连接。TFT响应于通过相应一条栅极线施加给其栅极电极的扫描脉冲而导通,从而将相应数据线上的数据信号加载至像素电极。
同时,驱动电路包括用于驱动栅极线的栅极驱动器、用于驱动数据线的数据驱动器、用于提供控制栅极驱动器和数据驱动器的控制信号的时序控制器、和用于提供在LCD装置中使用的各种驱动电压的电源。
栅极驱动器给栅极线依次提供扫描脉冲,从而以一行一行为基础依次驱动液晶面板中的液晶单元。为了依次输出上述扫描脉冲,栅极驱动器包括移位寄存器。
通常情况下,移位寄存器包括多个级,每级都具有多个开关元件。
每级都包括作为输出单元的缓冲器。输出单元包括用于输出扫描脉冲的输出开关元件(缓冲晶体管),即上拉开关元件和下拉开关元件。当这种输出开关元件由于其拖延的驱动而劣化时,输出开关元件产生的扫描脉冲的波长变形。例如,扫描脉冲的下降沿时间增加。
将参照图1进行详细描述。
图1是解释通常情况下由扫描脉冲的下降沿时间增加而导致的问题的示图。
图1描述了确定数据信号Vdata的输出时序的源极输出使能信号(SOE)以及从移位寄存器输出的扫描脉冲Vgate的波形。扫描脉冲Vgate提供给栅极线,如此,控制与栅极线连接的像素开关元件的操作。
当施加给与特定像素连接的栅极线的扫描脉冲的下降沿时间延长时,该特定像素中的像素开关元件的导通时间延长,如此,除与该特定像素相关的数据信号之外的其他数据信号,即与除该特定像素之外的其他像素相关的数据信号被输入到该特定像素。结果,该像素显示错误图像,如此,产生图像质量下降。
同时,通过增加输出开关元件的尺寸或多或少可克服上述问题。然而,在该情形中,移位寄存器的尺寸必然增加。结果,出现了另一个问题,即装配有该移位寄存器的显示装置的尺寸增加。
发明内容
因此,本发明涉及一种移位寄存器,其基本上克服了由于现有技术的限制和缺点而导致的一个或多个问题。
本发明的一个目的是提供一种移位寄存器,其中每级的输出单元被划分为进位输出单元和扫描输出单元,给进位输出单元和扫描输出单元施加具有不同电平的放电电压,如此,可防止扫描脉冲的延长,并可减小包括该移位寄存器的显示装置的尺寸。
在下面的描述中将部分列出本发明的其它优点、目的和特征,这些优点、目的和特征的一部分从下面的描述对于本领域普通技术人员来说是显而易见的,或者可从本发明的实施领会到。通过说明书、权利要求以及附图中特别指出的结构可实现和获得本发明的这些目的和其他优点。
为了实现这些目的和其他优点并根据本发明的目的,如在此具体和概括描述的,一种移位寄存器包括用于依次输出包含进位脉冲和扫描脉冲的输出脉冲的多个级,其中每个级包括:进位输出单元,其用于根据第一放电电压和具有与第一放电电压相等电平的低电平电压的时钟脉冲产生进位脉冲,并将产生的进位脉冲提供给所述级的上游和下游级中的至少一个;扫描输出单元,其用于根据具有比第一放电电压高的电压值的第二放电电压和时钟脉冲产生扫描脉冲,并将产生的扫描脉冲提供给栅极线中的相应一个;和节点控制器,其用于控制与进位输出单元和扫描输出单元连接的节点处的电压。
所述级中的第n级(n为自然数)的节点控制器可包括:第一开关元件,其被根据来自外部的起始脉冲或来自所述级中的第n-x级(x为自然数)的进位脉冲而得到控制,并且连接在传输充电电压的充电电压线与第n级的置位节点之间;第二开关元件,其被根据来自第x+y级(y为自然数)的进位脉冲而得到控制,并且连接在所述置位节点与传输第一放电电压的第一放电电压线之间;第三开关元件,其被根据来自第一AC电压线的第一AC电压而得到控制,并且连接在第一AC电压线与第一公共节点之间;第四开关元件,其被根据施加给所述置位节点的电压而得到控制,并且连接在第一公共节点与第一放电电压线之间;第五开关元件,其被根据施加给第一公共节点的电压而得到控制,并且连接在第一AC电压线与所述第n级的第一复位节点之间;第六开关元件,其被根据施加给所述置位节点的电压而得到控制,并且连接在第一复位节点与第一放电电压线之间;第七开关元件,其被根据来自第n-x级的进位脉冲而得到控制,并且连接在第一复位节点与第一放电电压线之间;第八开关元件,其被根据来自第二AC电压线的第二AC电压而得到控制,并且连接在第二AC电压线与第二公共节点之间;第九开关元件,其被根据施加给所述置位节点的电压而得到控制,并且连接在第二公共节点与第一放电电压线之间;第十开关元件,其被根据施加给第二公共节点的电压而得到控制,并且连接在第二AC电压线与第二复位节点之间;第十一开关元件,其被根据施加给所述置位节点的电压而得到控制,并且连接在第二复位节点与第一放电电压线之间;第十二开关元件,其被根据来自第n-x级的进位脉冲而得到控制,并且连接在第二复位节点与第一放电电压线之间;第十三开关元件,其被根据施加给第一复位节点的电压而得到控制,并且连接在所述置位节点与第一放电电压线之间;和第十四开关元件,其被根据施加给第二复位节点的电压而得到控制,并且连接在所述置位节点与第一放电电压线之间。
除了通过其第一开关元件接收起始脉冲的每个级之外的其他每个级中的节点控制器可进一步包括:第十五开关元件,其被根据起始脉冲而得到控制,并且连接在所述置位节点与第一放电电压线之间。
所述起始脉冲可提供给所述级中的第一到第x级每一个的第一开关元件。除了所述第一到第x级之外的其他每级中的节点控制器进一步包括所述第十五开关元件。
所述级中的第n级(n为自然数)的所述进位输出单元包括:进位上拉开关元件,根据施加给所述第n级的置位节点的电压控制所述进位上拉开关元件,所述进位上拉开关元件连接在传输所述时钟脉冲的时钟传输线与所述第n级的进位输出端子之间;第一进位下拉开关元件,根据施加给所述第n级的第一复位节点的电压控制所述第一进位下拉开关元件,所述第一进位下拉开关元件连接在所述第n级的所述进位输出端子与传输所述第一放电电压的所述第一放电电压线之间;和第二进位下拉开关元件,根据施加给所述第n级的第二复位节点的电压控制所述第二进位下拉开关元件,所述第二进位下拉开关元件连接在所述第n级的所述进位输出端子与所述第一放电电压线之间。所述第n级的所述进位输出端子可与所述级中的第n+x级(x为自然数)和所述级中的第n-y级(y为自然数)连接。
所述级中的第n级(n为自然数)的所述扫描输出单元可包括:扫描上拉开关元件,根据施加给所述第n级的置位节点的电压控制所述扫描上拉开关元件,所述扫描上拉开关元件连接在传输所述时钟脉冲的时钟传输线与所述第n级的扫描输出端子之间;第一扫描下拉开关元件,根据施加给所述第n级的第一复位节点的电压控制所述第一扫描下拉开关元件,所述第一扫描下拉开关元件连接在所述第n级的所述扫描输出端子与传输所述第二放电电压的所述第二放电电压线之间;和第二扫描下拉开关元件,根据施加给所述第n级的第二复位节点的电压控制所述第二扫描下拉开关元件,所述第二扫描下拉开关元件连接在所述第n级的所述扫描输出端子与所述第二放电电压线之间。所述第n级的所述扫描输出端子可与所述栅极线中的第n条栅极线连接。
所述时钟脉冲可以是具有不同相位的第一到第六时钟脉冲之一。
所述第一到第六时钟脉冲每一个可都具有与三个水平周期对应的脉冲宽度。所述时钟脉冲中的连续时钟脉冲的脉冲宽度可彼此交迭预定周期。
所述交迭周期可对应于两个水平周期。
“x”为3,“y”为4或5。
应当理解,本发明前面的一般性描述和下面的详细描述都是例示性的和解释性的,意在对要求保护的内容提供进一步的解释。
根据本发明的移位寄存器具有下面的效果。
第一,可使用具有不同电平的两个放电电压防止扫描上拉开关元件产生漏电流。
第二,通过给每级中的第一开关元件的栅极提供从进位输出单元产生的相对较低的放电电压,可在无效周期期间防止产生漏电流。
第三,因为可减小提供给相关栅极线的扫描脉冲的下降沿时间,所以可确保扫描脉冲之间较大的裕度。因此,不必为了减小扫描脉冲的下降沿时间而将上拉开关元件和下拉开关元件设置为具有较大尺寸,如此,可大大减小移位寄存器的尺寸。此外,可减小显示装置的边框尺寸。
附图说明
给本发明提供进一步理解并组成说明书一部分的附图图解了本发明的实施方式并与说明书一起用于说明本发明的原理。在附图中:
图1是解释通常情况下由扫描脉冲的下降沿时间增加而导致的问题的示图;
图2是图解根据本发明一实施方式的移位寄存器的示图;
图3是提供给图2的移位寄存器中包括的级或从所述级输出的各种信号的时序图;
图4是图解图2中所示的级中的第n级的构造的示图;
图5是第一到第六时钟脉冲、第n-2到第n+4扫描脉冲和第n-2到第n+4进位脉冲的时序图;
图6是图解从根据本发明的移位寄存器中包括的级之一输出的扫描脉冲的波形的示图。
具体实施方式
现在将详细描述本发明的优选实施方式,附图中图解了这些优选实施方式的一些例子。
图2是图解根据本发明一实施方式的移位寄存器的示图。图3是提供给图2的移位寄存器中包括的级或从所述级输出的各种信号的时序图。
如图2中所示,根据本发明实施方式的移位寄存器包括多个级“……STn-3到STn+4……”。
级“……STn-3到STn+4……”以相继的方式分别输出输出脉冲。就是说,级“……STn-3到STn+4……”按从第一级到最后一级(之后称为“第m级”)的顺序以相继的方式分别输出输出脉冲。详细地说,级“……STn-3到STn+4……”每一个都包括扫描输出端子SOT和进位输出端子COT。级“……STn-3到STn+4……”每一个在一个帧周期中通过其扫描输出端子SOT输出一次扫描脉冲SP1到SPn中的相应一个扫描脉冲。级“……STn-3到STn+4……”每一个还在一个帧周期中通过其进位输出端子COT输出一次进位脉冲CP1到CPn中的相应一个进位脉冲。
对于一个帧周期来说,m个级中的第一级第一个输出扫描脉冲和进位脉冲,m个级中的第m级最后一个输出扫描脉冲和进位脉冲。在此,之后所述的术语“第i级”的“i”不是指表示第i级的位置的位置次序,而是指从第i级输出的扫描脉冲(或进位脉冲)的输出次序,即第i个输出次序。例如,与其余级相比,第二级是在一个帧周期中第二个输出扫描脉冲(或进位脉冲)的级。第二级的扫描脉冲的输出时序晚于第一级的输出时序,但早于第三级的输出时序。
根据同一时钟脉冲产生从一个级输出的扫描脉冲和进位脉冲。因此,从一个级输出的扫描脉冲和进位脉冲具有相同相位。就是说,从一个级产生的扫描脉冲和进位脉冲同时输出。
级“……STn-3到STn+4……”每一个使用其扫描脉冲驱动与其连接的栅极线。
同时,级“……STn-3到STn+4……”每一个使用进位脉冲控制具有比主级晚的输出次序的下游级和具有比主级早的输出次序的上游级中的至少一个的操作。
例如,第n级STn产生进位脉冲CPn,并将进位脉冲CPn提供给具有比第n级STn晚的输出次序的第n+3级STn+3的置位端子S和具有比第n级STn早的输出次序的第n-4级STn-4的复位端子R。第n+3级STn+3通过进位脉冲CPn置位,而第n-4级STn-4通过进位脉冲CPn复位。
同时,不存在与第一级相关的第三上游级,如此,给第一级的置位端子S输入来自时序控制器的起始脉冲Vst。类似地,不存在与第二和第三级中的每一级相关的第三上游级,如此,第二和第三级中的每一级通过其置位端子接收起始脉冲Vst。例如,当未示出的第n-4级为第一级时,除了第n-4级,第n-3级STn-3和第n-2级STn-2也接收起始脉冲Vst,如此被置位。因而,如图3中所示,就从第二放电电压VSS2到第一放电电压VSS1的电平下降时间而言,第n-4、第n-3和第n-2扫描脉冲SPn-3,SPn-3和SPn-2是相同的。
同时,尽管未示出,但当未示出的第n+5级为最后一级时,移位寄存器进一步包括用于输出第一虚拟脉冲以便将第n+2级复位的第一虚拟级、用于输出第二虚拟脉冲以便将第n+3级复位的第二虚拟级、用于输出第三虚拟脉冲以便将第n+4级复位的第三虚拟级、以及用于输出第四虚拟脉冲以便将第n+5级复位的第四虚拟级。
第一到第四虚拟级不与任何栅极线连接。因此,来自虚拟级的虚拟脉冲仅仅提供给上述级,而不是提供给任何栅极线。
第一到第四虚拟级每一个分别被根据来自第n+3级的进位脉冲、来自第n+4级的进位脉冲、来自第n+5级的进位脉冲和来自第一虚拟级的第一虚拟脉冲而置位。就是说,给第一虚拟级的置位端子输入第n+3进位脉冲CPn+3,给第二虚拟级的置位端子输入第n+4进位脉冲CPn+4,给第三虚拟级的置位端子输入第n+5进位脉冲,给第四虚拟级的置位端子输入第一虚拟级的第一虚拟脉冲。
第一到第四虚拟级根据来自时序控制器的起始脉冲被复位。就是说,给第一到第四虚拟级的每个复位端子R输入来自时序控制器的起始脉冲Vst。
同时,第一到第四虚拟级每一个仅产生对应于进位脉冲的虚拟脉冲,而不产生扫描脉冲。因此,可去除虚拟级的扫描输出端子SOT。
具有上述构造的移位寄存器可结合在每个都包括液晶面板的各种显示装置中。例如,液晶面板包括用于显示图像的显示部和包围显示部的非显示部,移位寄存器可结合在液晶面板的非显示部中。
具有上述构造的移位寄存器的每个级,即级“……STn-3到STn+4……”以及第一到第四虚拟级每一个接收充电电压VDD、第一放电电压VSS1、第二放电电压VSS2、第一AC电压Vac1、第二AC电压Vac2、以及在连续时钟脉冲之间具有相位差的同时以循环方式输出的第一到第六时钟脉冲CLK1到CLK6之一。同时,第一到第三级额外接收起始脉冲Vst。
充电电压VDD主要用于对级“……STn-3到STn+4……”以及第一到第四虚拟级的节点充电。第一放电电压VSS1主要用于对级“……STn-3到STn+4……”以及第一到第四虚拟级的节点和进位输出端子COT进行放电。第二放电电压VSS2主要用于使级“……STn-3到STn+4……”以及第一到第四虚拟级的扫描输出端子SOT放电。
充电电压VDD和第二放电电压VSS2为DC电压。然而,充电电压VDD具有正极性,而第二放电电压VSS2具有负极性。第二放电电压VSS2可以为地电压。第一放电电压VSS1也是DC电压。第一放电电压VSS1具有比第二放电电压VSS2低的值。时钟脉冲CLK1到CLK4每一个的低电平电压值等于第一放电电压VSS1的电压值。例如,充电电压VDD可设为28V,第一放电电压VSS1可设为-10V,第二放电电压VSS2可设为-5V。
第一和第二AC电压Vac1和Vac2是用于主要控制级“……STn-3到STn+4……”以及第一到第四虚拟级的复位节点的充电和放电的AC信号。例如,第一AC电压Vac1具有从第二AC电压Vac2的波形进行相位变换180°的波形。第一和第二AC电压Vac1和Vac2每一个可具有与充电电压VDD相等的高电平电压值。第一和第二AC电压Vac1和Vac2每一个可具有与第一或第二放电电压VSS1或VSS2相等的低电平电压值。第一和第二AC电压Vac1和Vac2的电平以p个帧周期为间隔进行反转。在此,p为自然数。
第一到第六时钟脉冲CLK1到CLK6是用于产生级“……STn-3到STn+4……”以及第一到第四虚拟级的扫描脉冲“……SPn-3到SPn+4……”、进位脉冲“……CPn-3到CPn+4……”、和虚拟脉冲的信号。级“……STn-3到STn+4……”以及第一到第四虚拟级每一个接收第一到第六时钟脉冲CLK1到CLK6之一,如此,产生并输出扫描脉冲“……SPn-3到SPn+4……”、进位脉冲“……CPn-3到CPn+4……”、和虚拟脉冲中的相应一个。例如,如图2中所示,第6d+1级中的每一级(例如STn+2)使用第一时钟脉冲CLK1输出扫描脉冲和进位脉冲,第6d+2级中的每一级(例如STn-3)使用第二时钟脉冲CLK2输出扫描脉冲和进位脉冲,第6d+3级中的每一级(例如STn-2)使用第三时钟脉冲CLK3输出扫描脉冲和进位脉冲,第6d+4级中的每一级(例如STn-1)使用第四时钟脉冲CLK4输出扫描脉冲和进位脉冲,第6d+5级中的每一级(例如STn)使用第五时钟脉冲CLK5输出扫描脉冲和进位脉冲,第6d+6级中的每一级(例如STn+1)使用第六时钟脉冲CLK6输出扫描脉冲和进位脉冲。
尽管图解了使用具有不同相位的六个时钟脉冲的例子,但根据本发明可使用任意数量的不同时钟脉冲,只要不同时钟脉冲的数量为二或更大即可。
如图3中所示,在连续的时钟之间具有相位差的同时依次输出第一到第六时钟脉冲CLK1到CLK6。在该情形中,每个时钟脉冲具有对应于三个水平周期的脉冲宽度。时钟脉冲CLK1到CLK6的连续时钟脉冲的脉冲宽度彼此交迭一周期,该周期对应于两个水平周期。例如,如图3中所示,在不同时间处依次输出的第一和第二时钟脉冲CLK1和CLK2的脉冲宽度彼此交迭。就是说,第一时钟脉冲CLK1的对应于后两个水平周期的脉冲宽度与第二时钟脉冲CLK2的对应于前两个水平周期的脉冲宽度交迭。
如上所述,以循环的方式依次输出第一到第六时钟脉冲CLK1到CLK6。详细地说,依次输出一组第一到第六时钟脉冲CLK1到CLK6,然后依次输出另一组第一到第六时钟脉冲CLK1到CLK6。就是说,以连续的方式重复输出第一到第六时钟脉冲CLK1到CLK6。因而,在输出前一循环周期中的第六时钟脉冲CLK6的时间与输出当前循环周期中的第二时钟脉冲CLK2的时间之间的周期中,输出当前循环周期中的第一时钟脉冲CLK1。
如图3中所示,起始脉冲Vst具有对应于三个水平周期的脉冲宽度。起始脉冲Vst早于第一到第六时钟脉冲CLK1到CLK6输出,如此,就脉冲宽度而言,起始脉冲Vst不与第一到第六时钟脉冲CLK1到CLK6交迭。起始脉冲Vst可具有与充电电压VDD相等的高电平电压值,同时具有与第一或第二放电电压VSS1或VSS2相等的低电平电压值。
在每一帧周期,第一到第六时钟脉冲CLK1到CLK6每一个被输出多次。然而,在每一帧周期,起始脉冲Vst输出一次。换句话说,在每一帧周期,第一到第六时钟脉冲CLK1到CLK6每一个周期性地表现出多次有效状态(高电平状态),而在每一帧周期,起始脉冲Vst表现出一次有效状态。
为了激活级“……STn-3到STn+4……”以及第一到第四虚拟级每一个,以输出扫描脉冲和进位脉冲中的相关脉冲或虚拟脉冲中的相关一个脉冲,应当首先执行激活主级的操作。在此,级的激活是指级被设置为输出激活状态,即其中级能将提供至此的时钟脉冲输出作为扫描脉冲的状态。为此,通过从布置在上游的级,即比主级早产生输出(扫描脉冲或进位脉冲)的上游级提供的进位脉冲激活级“……STn-3到STn+4……”以及第一到第四虚拟级每一个。
例如,响应于来自第n-3级的进位脉冲激活第n级。当然,不存在负级的情况。就是说,不存在与第一级、第二级和第三级每一个相关的第三上游级,如此,响应于来自时序控制器的起始脉冲Vst激活第一到第三级。
此外,响应于来自布置在下游的级(即,比主级晚产生输出的下游级)的进位脉冲,使级“……STn-3到STn+4……”以及第一到第四虚拟级中的每一级失效。在此,级的失效是指级被复位至输出失效状态,即,其中级不能将提供至此的时钟脉冲作为扫描脉冲和进位脉冲输出的状态。
例如,响应于来自第n+4级的进位脉冲使第n级失效。同时,可响应于来自第n+5级STn+5而不是第n+4级STn+4的进位脉冲CPn+5使第n级失效。
在该情形中,当未示出的第n+5级为最后1级时,因为不存在与第n+5级、第n+4级、第n+3级和第n+2级每一个相关的第四下游级,所以通过来自时序控制器的起始脉冲Vst使这些级失效。
之后,将更详细地描述如上所述构造的移位寄存器中的级“……STn-3到STn+4……”以及第一到第四虚拟级每一个的构造。
图4是图解图2所示级中的第n级的构造的示图。
如图4中所示,第n级STn包括置位节点Q、第一复位节点QB1、第二复位节点QB2、节点控制器NC、进位输出单元CO和扫描输出单元SO。
第n级STn的节点控制器NC控制置位节点Q、第一复位节点QB1和第二复位节点QB2的信号状态。
例如,如图4中所示,第n级STn的节点控制器NC包括第一到第十五开关元件Tr1到Tr15。之后,将详细描述开关元件。
根据来自第n-3级STn-3的进位脉冲CPn-3控制第n级STn中包含的第一开关元件Tr1,第一开关元件Tr1连接在传输充电电压VDD的充电电压线VDL与第n级STn的置位节点Q之间。第一开关元件Tr1根据进位脉冲CPn-3导通或关断。在ON状态中,第一开关元件Tr1给置位节点Q提供充电电压VDD。
当然,第一到第三级每一个中包含的第一开关元件Tr1在其栅极电极处与其中施加起始脉冲Vst的起始传输线连接。
根据来自第n+4级STn+4的进位脉冲CPn+4控制第n级STn中包含的第二开关元件Tr2,第二开关元件Tr2连接在第n级STn的置位节点Q与传输第一放电电压VSS1的第一放电电压线VSL1之间。第二开关元件Tr2根据进位脉冲CPn+4而导通或关断。在ON状态中,第二开关元件Tr2给置位节点Q提供第一放电电压VSS1。
当然,当未示出的第n+5级为最后1级时,第n+2级中包含的第二开关元件Tr2的栅极电极与第一虚拟级的进位输出端子连接。第n+3级中包含的第二开关元件Tr2的栅极电极与第二虚拟级的进位输出端子连接。第n+4级中包含的第二开关元件Tr2的栅极电极与第三虚拟级的进位输出端子连接。第n+5级中包含的第二开关元件Tr2的栅极电极与第四虚拟级的进位输出端子连接。
第一虚拟级中包含的第二开关元件Tr2的栅极电极、第二虚拟级中包含的第二开关元件Tr2的栅极电极、第三虚拟级中包含的第二开关元件Tr2的栅极电极以及第四虚拟级中包含的第二开关元件Tr2的栅极电极与传输起始脉冲Vst的起始传输线连接。在该情形中,第一到第四虚拟级中的每一级可选择性地包括第二开关元件Tr2和第十五开关元件Tr15之一。
第n级STn中包含的第三开关元件Tr3被根据来自第一AC电压线ACL1的第一AC电压Vac1而控制,并且连接在第一AC电压线ACL1与第一公共节点CN1之间。第三开关元件Tr3根据第一AC电压Vac1导通或关断。在ON状态中,第三开关元件Tr3给置第一公共节点CN1提供第一AC电压Vac1。
根据施加给第n级STn的置位节点Q的电压控制第n级STn中包含的第四开关元件Tr4,第四开关元件Tr4连接在第一公共节点CN1与第一放电电压线VSL1之间。第四开关元件Tr4根据施加给置位节点Q的电压导通或关断。在ON状态中,第四开关元件Tr4给第一公共电极CN1提供第一放电电压VSS1。
根据施加给第一公共节点CN1的电压控制第n级STn中包含的第五开关元件Tr5,第五开关元件Tr5连接在第一AC电压线ACL1与第n级STn的第一复位节点QB1之间。第五开关元件Tr5根据施加给第一公共节点CN1的电压而导通或关断。在ON状态中,第五开关元件Tr5给第一复位节点QB1提供第一AC电压Vac1。
根据施加给第n级STn的置位节点Q的电压控制第n级STn中包含的第六开关元件Tr6,第六开关元件Tr6连接在第n级STn的第一复位节点QB1与第一放电电压线VSL1之间。第六开关元件Tr6根据施加给置位节点Q的电压导通或关断。在ON状态中,第六开关元件Tr6给第一复位节点QB1提供第一放电电压VSS1。
根据来自第n-3级STn-3的进位脉冲CPn-3控制第n级STn中包含的第七开关元件Tr7,第七开关元件Tr7连接在第n级STn的第一复位节点QB1与第一放电电压线VSL1之间。第七开关元件Tr7根据进位脉冲CPn-3导通或关断。在ON状态中,第七开关元件Tr7给第一复位节点QB1提供第一放电电压VSS1。
当然,第一到第三级每一个中包含的第七开关元件Tr7在其栅极电极处与其中施加起始脉冲Vst的起始传输线连接。
根据来自第二AC电压线ACL2的第二AC电压Vac2控制第n级STn中包含的第八开关元件Tr8,第八开关元件Tr8连接在第二AC电压线ACL2与第二公共节点CN2之间。第八开关元件Tr8根据第二AC电压Vac2导通或关断。在ON状态中,第八开关元件Tr8给置第二公共节点CN2提供第二AC电压Vac2。
根据施加给第n级STn的置位节点Q的电压控制第n级STn中包含的第九开关元件Tr9,第九开关元件Tr9连接在第二公共节点CN2与第一放电电压线VSL1之间。第九开关元件Tr9根据施加给置位节点Q的电压导通或关断。在ON状态中,第九开关元件Tr9给第二公共电极CN2提供第一放电电压VSS1。
根据施加给第二公共节点CN2的电压控制第n级STn中包含的第十开关元件Tr10,第十开关元件Tr10连接在第二AC电压线ACL2与第n级STn的第二复位节点QB2之间。第十开关元件Tr10根据施加给第二公共节点CN2的电压导通或关断。在ON状态中,第十开关元件Tr10给第二复位节点QB2提供第二AC电压Vac2。
根据施加给第n级STn的置位节点Q的电压控制第n级STn中包含的第十一开关元件Tr11,第十一开关元件Tr11连接在第二复位节点QB2与第一放电电压线VSL1之间。第十一开关元件Tr11根据施加给置位节点Q的电压导通或关断。在ON状态中,第十一开关元件Tr11给第二复位节点QB2提供第一放电电压VSS1。
根据来自第n-3级STn-3的进位脉冲CPn-3控制第n级STn中包含的第十二开关元件Tr12,第十二开关元件Tr12连接在第n级STn的第二复位节点QB2与第一放电电压线VSL1之间。第十二开关元件Tr12根据进位脉冲CPn-3导通或关断。在ON状态中,第十二开关元件Tr12给第二复位节点QB2提供第一放电电压VSS1。
当然,第一到第三级中的每一级中包含的第十二开关元件Tr12在其栅极处与起始脉冲Vst所施加至的起始传输线连接。
根据施加给第n级STn的第一复位节点QB1的电压控制第n级STn中包含的第十三开关元件Tr13,第十三开关元件Tr13连接在置位节点Q与第一放电电压线VSL1之间。第十三开关元件Tr13根据施加给第一复位节点QB1的电压导通或关断。在ON状态中,第十三开关元件Tr13给置位节点Q提供第一放电电压VSS1。
根据施加给第n级STn的第二复位节点QB2的电压控制第n级STn中包含的第十四开关元件Tr14,第十四开关元件Tr14连接在置位节点Q与第一放电电压线VSL1之间。第十四开关元件Tr14根据施加给第二复位节点QB2的电压导通或关断。在ON状态中,第十四开关元件Tr14给置位节点Q提供第一放电电压VSS1。
根据起始脉冲Vst控制第n级STn中包含的第十五开关元件Tr15,第十五开关元件Tr15连接在置位节点Q与第一放电电压线VSL1之间。第十五开关元件Tr15根据起始脉冲Vst而导通或关断。在ON状态中,第十五开关元件Tr15给置位节点Q提供第一放电电压VSS1。
在该情形中,第十五开关元件Tr15不是包含在所有级中,而是包含在特定级中。该特定级是除其中通过第一开关元件Tr1被提供起始脉冲Vst的级之外的其他级。例如,第一到第十三级每一个根据被提供给其第一开关元件Tr1的起始脉冲Vst进行置位操作。第一到第三级每一个不包括第十五开关元件Tr15,仅在除第一到第三级之外的其他级(包括虚拟级)中包括第十五开关元件Tr15。同时,如上所述,第一到第四虚拟级每一个可选择性地仅包括第二开关元件Tr1和第十五开关元件Tr15之一。
级“……STn-3到STn+4……”以及第一到第四虚拟级每一个的进位输出单元CO和扫描输出单元SO与上述置位节点Q、第一复位节点QB1和第二复位节点QB2电连接。因此,进位输出单元CO和扫描输出单元SO在节点控制器NC的控制下操作。
级“……STn-3到STn+4……”以及第一到第四虚拟级每一个中包含的进位输出单元CO包括进位输出端子COT、进位上拉开关元件Uc、第一进位下拉开关元件Dc1和第二进位下拉开关元件Dc2。
第n级STn的进位输出单元CO中包含的进位上拉开关元件Uc被根据第n级STn的置位节点Q的信号状态而得到控制,并且连接在传输第一到第六时钟脉冲CLK1到CLK6之一的时钟传输线(例如,传输第五时钟脉冲CLK5的时钟传输线CL5)与第n级STn的进位输出端子COT之间。进位上拉开关元件Uc根据置位节点Q处的电压而导通或关断。在ON状态中,进位上拉开关元件Uc给进位输出端子COT提供时钟脉冲CLK5。
根据第n级STn的第一复位节点QB1的信号状态控制第n级STn的进位输出单元CO中包含的第一进位下拉开关元件Dc1,第一进位下拉开关元件Dc1连接在第n级STn的进位输出端子COT与第一放电电压线VSL1之间。第一进位下拉开关元件Dc1根据第一复位节点QB1处的电压而导通或关断。在ON状态中,第一进位下拉开关元件Dc1给进位输出端子COT提供第一放电电压VSS1。
根据第n级STn的第二复位节点QB2的信号状态控制第n级STn的进位输出单元CO中包含的第二进位下拉开关元件Dc2,第二进位下拉开关元件Dc2连接在第n级STn的进位输出端子COT与第一放电电压线VSL1之间。第二进位下拉开关元件Dc2根据第二复位节点QB2处的电压导通或关断。在ON状态中,第二进位下拉开关元件Dc2给进位输出端子COT提供第一放电电压VSS1。
级“……STn-3到STn+4……”以及第一到第四虚拟级每一个中包含的扫描输出单元SO包括扫描输出端子SOT、扫描上拉开关元件Us、第一扫描下拉开关元件DS1和第二扫描下拉开关元件DS2。
第n级STn中包含的扫描输出单元SO通过扫描输出端子SOT输出扫描脉冲或第二放电电压VSS2。扫描输出端子SOT与相应栅极线电连接。因此,来自第n级STn中包含的扫描输出单元SO的扫描脉冲或第二放电电压VSS2被提供给第n条栅极线。
根据第n级STn的置位节点Q的信号状态控制第n级STn的扫描输出单元SO中包含的扫描上拉开关元件Us,扫描上拉开关元件Us连接在传输第一到第六时钟脉冲CLK1到CLK6之一的时钟传输线,例如传输第五时钟脉冲CLK5的时钟传输线CL5与第n级STn的扫描输出端子SOT之间。扫描上拉开关元件Us根据置位节点Q处的电压导通或关断。在ON状态中,扫描上拉开关元件Us给扫描输出端子SOT提供时钟脉冲CLK5。第n级STn中包含的扫描上拉开关元件Us和进位上拉开关元件Uc接收同一时钟脉冲(例如CLK5)。
第n级STn的扫描输出单元SO中包含的第一扫描下拉开关元件Ds1被根据第n级STn的第一复位节点QB1的信号状态而得到控制,并且连接在扫描输出端子SOT与传输第二放电电压VSS2的第二放电电压线VSL2之间。第一扫描下拉开关元件Ds1根据施加给第一复位节点QB1的电压而导通或关断。在ON状态中,第一扫描下拉开关元件Ds1给扫描输出端子SOT提供第二放电电压VSS1。
根据第n级STn的第二复位节点QB2的信号状态控制第n级STn的扫描输出单元SO中包含的第二扫描下拉开关元件Ds2,第二扫描下拉开关元件Ds2连接在第n级STn的扫描输出端子SOT与第二放电电压线VSL2之间。第二扫描下拉开关元件Ds2根据施加给第二复位节点QB2的电压导通或关断。在ON状态中,第二扫描下拉开关元件Ds2给扫描输出端子SOT提供第二放电电压VSS1。
同时,第一到第四虚拟级中的每一级可仅包括进位输出单元CO而不包括扫描输出单元SO。就是说,可从第一到第四虚拟级每一个去除扫描输出单元SO。
之后,将参照图4和5描述如上所述构造的移位寄存器的操作。
图5是第一到第六时钟脉冲、第n-2到第n+4扫描脉冲以及第n-2到第n+4进位脉冲的时序图。
首先,将描述第n级STn在第一帧周期中包含的初始周期T0中的操作。在第一帧周期期间,第一AC电压Vac1表现出正极性(VDD电平),第二AC电压Vac2表现出负极性(VSS1电平)。
初始周期(T0)
初始周期T0是与第n级STn的置位周期对应的周期。在初始周期T0中,如图4和5中所示,给第n级STn输入从第n-3级STn-3输出的高电平第三进位脉冲CPn-3。
就是说,给第n级STn中包含的第一开关元件Tr1、第十二开关元件Tr12和第七开关元件Tr7的栅极电极提供第n-3进位脉冲CPn-3。然后,第一开关元件Tr1、第十二开关元件Tr12和第七开关元件Tr7导通,如此,充电电压VDD通过导通的第一开关元件Tr1施加至置位节点Q。结果,置位节点Q被充电,如此,第n级STn的在其栅极与充电的置位节点Q连接的进位上拉开关元件Uc、扫描上拉开关元件Us、第九开关元件Tr9、第十一开关元件Tr11、第四开关元件Tr4和第六开关元件Tr6导通。
在该情形中,第一放电电压VSS1通过导通的第六开关元件Tr6和第七开关元件Tr7提供给第n级STn的第一复位节点QB1,如此,第一复位节点QB1被放电。第一放电电压VSS1还通过导通的第十一开关元件Tr11和第十二开关元件Tr12提供给第n级STn的第二复位节点QB2,如此,第二复位节点QB2被放电。
结果,第n级STn的其中在栅极电极处与放电的第一复位节点QB1连接的第十三开关元件Tr13、第一进位下拉开关元件Dc1和第一扫描下拉开关元件Ds1关断。此外,第n级STn的其中在栅极电极处与放电的第二复位节点QB2连接的第十四开关元件Tr14、第二进位下拉开关元件Dc2和第二扫描下拉开关元件Ds2关断。
同时,在第一帧周期期间保持在正极性状态的第一AC电压Vac1施加给第n级STn中包含的第三开关元件Tr3的栅极,如此,第三开关元件Tr3在第一帧周期期间保持ON状态。正的第一AC电压Vac1通过导通的第三开关元件Tr3施加给第五开关元件Tr5的栅极电极。在该情形中,通过导通的第四开关元件Tr4输出的第一放电电压VSS1也被提供给第五开关元件Tr5的栅极电极。就是说,正的第一AC电压Vac1和负的第一放电电压VSS1均被提供给第五开关元件Tr5的栅极电极。
然而,在该情形中,因为提供第一放电电压VSS1的第四开关元件Tr4的尺寸设为大于提供第一AC电压Vac1的第三开关元件Tr3的尺寸,所以第五开关元件Tr5的栅极电压(栅极电极处的电压)保持在第一放电电压VSS1。因此,第五开关元件Tr5关断。
同时,在初始周期T0中,分别从导通的进位上拉开关元件Uc和扫描上拉开关元件Us输出低电平进位脉冲CPn和低电平扫描脉冲SPn。低电平进位脉冲CPn通过进位输出端子COT提供给第n-4级STn-4和第n+3级STn+3。低电平扫描脉冲SPn通过扫描输出端子SOT提供给第n条栅极线。因为低电平进位脉冲CPn和低电平扫描脉冲SPn均根据低电平第五时钟脉冲CLK5产生,所以低电平进位脉冲CPn和低电平扫描脉冲SPn具有第一放电电压VSS1的电平。因此,在初始周期T0中,第n扫描脉冲SPn从第二放电电压VSS2的电平转变为第一放电电压VSS1的电平,如图5中所示。
同时,因为来自第n+4级STn+4的进位脉冲CPn+4在初始周期T0中处于低电平状态,所以第n级STn的第二开关元件Tr2在初始周期T0中保持在OFF状态。
在第一帧周期中,第二AC电压Vac2保持在负极性状态,如此,接收第二AC电压Vac2的第八开关元件Tr8在初始周期T0期间保持在OFF状态。此外,因为如上所述,第九开关元件Tr9在初始周期T0期间保持在ON状态,所以在栅极电极处与第二公共节点CN2连接的第十开关元件Tr10在初始周期T0期间保持在OFF状态。
因为来自时序控制器的起始脉冲Vst在初始周期T0中处于低电平状态,所以第n级STn的第五开关元件Tr5在初始周期T0期间保持在OFF状态。
因而,在初始周期T0中,第n级STn将其置位节点Q充电,同时将其第一复位节点QB1和第二复位节点QB2放电。就是说,第n级STn在初始周期T0中被置位。此外,低电平第n扫描脉冲SPn的电平在初始周期T0中从第二放电电压VSS2的电平降至第一放电电压VSS1的电平。
第一周期T1
接下来,将描述第一周期T1中的操作。
第一周期T1是与第n级STn的输出周期对应的周期。在第一周期T1中,给第n级STn输入高电平第五时钟脉冲CLK5。
在该情形中,第n级STn的置位节点Q被在初始周期T0中施加的充电电压VDD充电,如此,第n级STn的进位上拉开关元件Uc和扫描上拉开关元件Us保持在ON状态。因此,第五时钟脉冲CLK5被施加给导通的进位上拉开关元件Uc和扫描上拉开关元件Us的漏极,如此,进位上拉开关元件Uc和扫描上拉开关元件Us分别输出进位脉冲CPn和扫描脉冲SPn。
在该情形中,通过进位上拉开关元件Uc输出的高电平第五时钟脉冲CLK5是第n进位脉冲CPn,通过扫描上拉开关元件Us输出的高电平第五时钟脉冲CLK5是第n扫描脉冲SPn。第n进位脉冲CPn提供给第n+3级STn+3,以将第n+3级STn+3置位。第n进位脉冲CPn还提供给第n-4级STn-4,以将第n-4级STn-4复位。第n扫描脉冲SPn提供给第n条栅极线,以驱动第n条栅极线。
因为第一开关元件Tr1在第一周期T1中关断,由此使得置位节点Q保持在浮置状态,所以根据在第一周期T1中施加的高电平第五时钟脉冲CLK5,置位节点Q处的电压由于耦合现象而自举。结果,稳定地输出进位脉冲CPn和扫描脉冲SPn。
从第n级STn输出的第n进位脉冲CPn被提供给第n+3级STn+3中包含的第一开关元件Tr1的栅极。因此,第n+3级STn+3在第一周期T1中被置位。第一周期T1中第n+3级STn+3的置位操作与初始周期T0中第n级STn的上述置位操作相同。
从第n级STn输出的第n进位脉冲CPn还被提供给第n-4级STn-4中包含的第二开关元件Tr2的栅极电极。因此,第n-4级STn-4在第一周期T1中被复位。第一周期T1中第n-4级STn-4的复位操作与之后所述的第n级STn的复位操作相同。因此,复位操作参考下面的描述。
同时,第五时钟脉冲CLK5在第一周期T1的结束时间处从高电平降至低电平。从该时间开始,高电平进位脉冲CPn和高电平扫描脉冲SPn变为低电平。结果,如图4中所示,进位脉冲CPn和扫描脉冲SPn在第一周期T1的结束时间处降至第一放电电压VSS1的电平。
第二周期T2
接下来,将描述第二周期T2中的操作。
第二周期T2对应于第n级STn的复位周期。在第二周期T2中,从第n+4级STn+4产生的高电平第n+4扫描脉冲SPn+4输入至第n级STn,由此将第n级STn复位。将更详细地描述该复位操作。
就是说,第n+4扫描脉冲SPn+4提供给第n级STn中包含的第二开关元件Tr2的栅极电极。然后,第n级STn的第二开关元件Tr2导通。通过导通的第二开关元件Tr2,第一放电电压VSS1提供给第n级STn的置位节点Q。结果,置位节点Q被放电,如此,在栅极处与放电的置位节点Q连接的进位上拉开关元件Uc、扫描上拉开关元件Us、第四开关元件Tr4、第六开关元件Tr6、第九开关元件Tr9和第十一开关元件Tr11关断。
在该情形中,当第四开关元件Tr4关断时,第一公共节点CN1通过高电平第一AC电压Vac1充电。结果,在栅极电极处与充电的第一公共节点CN1连接的第五开关元件Tr5导通。然后,第一AC电压Vac1通过导通的第五开关元件Tr5施加给第一复位节点QB1,如此,第一复位节点QB1被充电。因此,在栅极处与充电的第一复位节点QB1连接的第一进位下拉开关元件Dc1、第一扫描下拉开关元件Ds1和第十三开关元件Tr13导通。
在该情形中,第一放电电压VSS1通过导通的第十三开关元件Tr13提供给置位节点Q,如此,更稳定地保持置位节点Q的放电状态。
同时,在第二周期T2中,第二复位节点QB2仍保持在放电状态。因此,在栅极电极处与第二复位节点QB2连接的第二进位下拉开关元件Dc2、第二扫描下拉开关元件Ds2和第十四开关元件Tr14保持在OFF状态。
当第n级STn的第一进位下拉开关元件Dc1和第一扫描下拉开关元件Ds1在第二周期T2中保持导通时,分别通过导通的元件输出第一放电电压VSS1和第二放电电压VSS2。就是说,导通的第一进位下拉开关元件Dc1通过进位输出端子COT输出第一放电电压VSS1,导通的第一扫描下拉开关元件Ds1通过扫描输出端子SOT输出第二放电电压VSS2。
从第一进位下拉开关元件Dc1输出的第一放电电压VSS1提供第n+3级STn+3和第n-4级STn-4。另一方面,从第一扫描下拉开关元件Ds1输出的第二放电电压VSS2提供给第n条栅极线。
因此,如图5中所示,在第二周期T2中,施加给第n条栅极线且同时具有低电平的第n扫描脉冲SPn的电压从第一放电电压VSS1的电平上升至第二放电电压VSS2的电平。就是说,第n条栅极线的电压在第n+4进位脉冲CPn+4的上升沿时间处从第一放电电压VSS1的电平上升至第二放电电压VSS2的电平。
结果,在第二周期T2中,第n级STn将其置位节点Q放电,且在将其第二复位节点QB2保持为放电状态的同时将其第一复位节点QB1充电。就是说,第n级STn在第二周期T2中被复位。此外,在第二周期T2中,具有低电平的第n扫描脉冲SPn的电压从第一放电电压VSS1的电平上升至第二放电电压VSS2的电平。
其余级以上述方式操作。
同时,如图5中所示,在初始周期T0与第一周期T1之间具有交迭周期(即,第n-3进位脉冲CPn-3与第五时钟脉冲CLK5之间的交迭周期)。在交迭周期中,第n级STn同时进行初始周期T0中的上述操作和第一周期T1中的上述操作。
当在第二帧周期中第一AC电压Vac1随后变为负极性,且第二AC电压Vac2随后变为正极性时,在第二帧周期中包含的初始周期中,第n级STn的第一复位节点QB1被放电,第n级STn的第二复位节点QB2被充电。
就是说,在第二帧周期中,第n级STn的第二进位下拉开关元件Dc2、第二扫描下拉开关元件Ds2和第十四开关元件Tr14导通,而第n级STn的第一进位下拉开关元件Dc1、第一扫描下拉开关元件Ds1和第十三开关元件Tr13关断。
其余级以与上述相同的方式操作。
如上所述,根据本发明,提供给每条栅极线的扫描脉冲的低电平电压变为具有两个不同的值。就是说,扫描脉冲的低电平电压在特定时间处从第一放电电压VSS1的电平变为第二放电电压VSS2的电平或者从第二放电电压VSS2的电平变为第一放电电压VSS1的电平。因此,可显著减小扫描脉冲的下降沿周期。这是因为扫描脉冲可根据其急速下降至低于目标电平的第一放电电压VSS1的电平,可在相对短的时间内达到目标电平(VSS2电平)。
根据本发明,通过在将扫描脉冲降至第一放电电压VSS1的电平之后将扫描脉冲升高至高于第一放电电压VSS1的电平的目标电平,可通过正常电压驱动每条栅极线。
图6是解释本发明的效果的示图。就是说,图6图解了从根据本发明的移位寄存器中包含的级之一输出的扫描脉冲的波形。
参照图6,可以看出,当扫描脉冲转变为低电平状态时,扫描脉冲的电压在降至第一放电电压VSS1的电平之后恢复至第二放电电压VSS2的电平。
此外,为了实现移位寄存器的操作性能的提高并同时减小漏电流,根据本发明,给每级提供两个放电电压VSS1和VSS2,每级的输出单元划分为与相对较小负载连接的进位输出单元CO和与相对较大负载连接的扫描输出单元SO,如此,在进位输出单元CO处提供小的上拉开关元件和第一放电电压VSS1,在扫描输出单元SO处提供大的上拉开关元件和第二放电电压VSS2。根据该构造,可防止漏电流的产生。
将更详细地描述本发明的上述效果及其相关原理。
在每级中,与该级的输出最相关的开关元件是扫描输出单元SO中包含的扫描上拉开关元件Us和进位输出单元CO中包含的进位上拉开关元件Uc。
扫描输出单元SO中包含的扫描上拉开关元件Us与比进位输出单元CO中包含的进位上拉开关元件Uc大的负载连接。这是因为进位上拉开关元件Uc与上游级和下游级连接,而扫描上拉开关元件Us与栅极线及与栅极线连接的多个开关元件连接。
扫描上拉开关元件Us适于驱动相关的栅极线,如此,扫描上拉开关元件Us需要产生比适于控制上游和下游级的进位上拉开关元件Uc高的输出。至此,为了以最大的集成度在有限区域上有效形成上拉开关元件,优选的是,与较大负载连接并需要产生较高输出的扫描上拉开关元件Us具有比进位上拉开关元件Uc更大的尺寸。
同时,进位上拉开关元件Uc与比扫描上拉开关元件Us小的负载连接,如此,即使当进位上拉开关元件Uc的输出相对较低时,在控制上游和下游级的操作方面也不会存在问题。
根据上述结构,进位上拉开关元件Uc具有比扫描上拉开关元件Us高的内电阻,如此,在进位上拉开关元件Uc的OFF状态中可减小进位上拉开关元件Uc的漏电流的产生。
同时,由于其较大尺寸,扫描上拉开关元件Us具有在OFF状态中对于漏电流薄弱的结构。然而,因为当扫描上拉开关元件Us关断时分别给扫描上拉开关元件Us的栅极和源极电极提供不同的充电电压,所以可防止这种漏电流的产生。就是说,当扫描上拉开关元件Us关断时,给扫描上拉开关元件Us的栅极电极提供第一放电电压VSS1,而给扫描上拉开关元件Us的源极电极提供比第一放电电压VSS1高的第二放电电压VSS2,如此,扫描上拉开关元件Us的栅极-源极电压保持在低于0的负电平。当假定扫描上拉开关元件Us是NMOS晶体管时,扫描上拉开关元件Us可保持在完全关断的状态。
同时,当使用PMOS晶体管作为扫描上拉开关元件Us时,可如下设置第一放电电压VSS1和第二放电电压VSS2,即第一放电电压VSS1具有比第二放电电压VSS2高的电压值。因此,在该情形中,即使扫描上拉开关元件Us为了产生较高输出而形成为具有大尺寸,也会具有防止扫描上拉开关元件Us产生漏电流的效果。
此外,因为第一放电电压VSS1低于第二放电电压VSS2,所以可减小施加给下拉开关元件Dc1,Dc2,Ds1和Ds2的应力。
同时,当提供给扫描上拉开关元件Us的漏极电极的时钟脉冲的低电平电压值设为低于第二放电电压VSS2或设为等于第一放电电压VSS1时,扫描脉冲的电压可快速从高电平降为低电平,如此,可减小提供给相应栅极线的扫描脉冲的下降沿时间。因此,在该情形中,可确保扫描脉冲之间较大的裕度。因而,根据本发明,不必为了减小扫描脉冲的下降沿时间而将上拉开关元件和下拉开关元件设为具有大尺寸,如此,可大大减小移位寄存器的尺寸。此外,可减小显示装置的边框尺寸。
在不脱离本发明的精神或范围的情况下,本发明可进行各种修改和变化,这对于本领域技术人员来说是显而易见的。因而,本发明意在覆盖落入所附权利要求范围及其等同范围内的本发明的修改和变化。
Claims (10)
1.一种移位寄存器,包括:
多个级,用于依次输出包括进位脉冲和扫描脉冲的输出脉冲,
其中每个级包括:
进位输出单元,所述进位输出单元用于根据第一放电电压和时钟脉冲产生进位脉冲,并将产生的进位脉冲提供给所述级的上游和下游级中的至少一个级,其中所述时钟脉冲具有与所述第一放电电压相等电平的低电平电压,
扫描输出单元,所述扫描输出单元用于根据第二放电电压和所述时钟脉冲产生扫描脉冲,并将产生的扫描脉冲提供给栅极线中的相应一条,其中所述第二放电电压具有比所述第一放电电压高的电压值,和
节点控制器,所述节点控制器用于控制与所述进位输出单元和所述扫描输出单元连接的节点处的电压,
其中,在所述级的置位周期中,所述扫描脉冲从所述第二放电电压的电平降至所述第一放电电压的电平;在所述级的输出周期的结束时间处,所述进位脉冲和所述扫描脉冲降至所述第一放电电压的电平;以及在所述级的复位周期中,所述扫描脉冲从所述第一放电电压的电平上升至所述第二放电电压的电平。
2.根据权利要求1所述的移位寄存器,其中所述级中的第n级,n为自然数,的所述节点控制器包括:
第一开关元件,根据来自外部的起始脉冲或来自所述级中的第n-x级的进位脉冲控制所述第一开关元件,其中x为自然数,所述第一开关元件连接在传输充电电压的充电电压线与所述第n级的置位节点之间;
第二开关元件,根据来自第n+y级的进位脉冲控制所述第二开关元件,其中y为自然数,所述第二开关元件连接在所述置位节点与传输所述第一放电电压的第一放电电压线之间;
第三开关元件,根据来自第一AC电压线的第一AC电压控制所述第三开关元件,所述第三开关元件连接在所述第一AC电压线与第一公共节点之间;
第四开关元件,根据施加给所述置位节点的电压控制所述第四开关元件,所述第四开关元件连接在所述第一公共节点与所述第一放电电压线之间;
第五开关元件,根据施加给所述第一公共节点的电压控制所述第五开关元件,所述第五开关元件连接在所述第一AC电压线与所述第n级的第一复位节点之间;
第六开关元件,根据施加给所述置位节点的电压控制所述第六开关元件,所述第六开关元件连接在所述第一复位节点与所述第一放电电压线之间;
第七开关元件,根据来自所述第n-x级的进位脉冲控制所述第七开关元件,所述第七开关元件连接在所述第一复位节点与所述第一放电电压线之间;
第八开关元件,根据来自第二AC电压线的第二AC电压控制所述第八开关元件,所述第八开关元件连接在所述第二AC电压线与第二公共节点之间;
第九开关元件,根据施加给所述置位节点的电压控制所述第九开关元件,所述第九开关元件连接在所述第二公共节点与所述第一放电电压线之间;
第十开关元件,根据施加给所述第二公共节点的电压控制所述第十开关元件,所述第十开关元件连接在所述第二AC电压线与第二复位节点之间;
第十一开关元件,根据施加给所述置位节点的电压控制所述第十一开关元件,所述第十一开关元件连接在所述第二复位节点与所述第一放电电压线之间;
第十二开关元件,根据来自所述第n-x级的进位脉冲控制所述第十二开关元件,所述第十二开关元件连接在所述第二复位节点与所述第一放电电压线之间;
第十三开关元件,根据施加给所述第一复位节点的电压控制所述第十三开关元件,所述第十三开关元件连接在所述置位节点与所述第一放电电压线之间;
第十四开关元件,根据施加给所述第二复位节点的电压控制所述第十四开关元件,所述第十四开关元件连接在所述置位节点与所述第一放电电压线之间。
3.根据权利要求2所述的移位寄存器,其中除了通过其第一开关元件接收所述起始脉冲的级之外,其他每个级中的节点控制器进一步包括:
第十五开关元件,根据所述起始脉冲控制所述第十五开关元件,所述第十五开关元件连接在所述置位节点与所述第一放电电压线之间。
4.根据权利要求3所述的移位寄存器,其中:
所述起始脉冲被提供给所述级中的第一到第x级中的每一级的第一开关元件;且
除了所述第一到第x级之外,其他每级中的节点控制器进一步包括所述第十五开关元件。
5.根据权利要求1所述的移位寄存器,其中:
所述级中的第n级,n为自然数,的所述进位输出单元包括:
进位上拉开关元件,根据施加给所述第n级的置位节点的电压控制所述进位上拉开关元件,所述进位上拉开关元件连接在传输所述时钟脉冲的时钟传输线与所述第n级的进位输出端子之间;
第一进位下拉开关元件,根据施加给所述第n级的第一复位节点的电压控制所述第一进位下拉开关元件,所述第一进位下拉开关元件连接在所述第n级的所述进位输出端子与传输所述第一放电电压的第一放电电压线之间;和
第二进位下拉开关元件,根据施加给所述第n级的第二复位节点的电压控制所述第二进位下拉开关元件,所述第二进位下拉开关元件连接在所述第n级的所述进位输出端子与所述第一放电电压线之间;并且
所述第n级的所述进位输出端子与所述级中的第n+x级和所述级中的第n-y级连接,其中x为自然数,y为自然数。
6.根据权利要求1所述的移位寄存器,其中:
所述级中的第n级,n为自然数,的所述扫描输出单元包括:
扫描上拉开关元件,根据施加给所述第n级的置位节点的电压控制所述扫描上拉开关元件,所述扫描上拉开关元件连接在传输所述时钟脉冲的时钟传输线与所述第n级的扫描输出端子之间;
第一扫描下拉开关元件,根据施加给所述n级的第一复位节点的电压控制所述第一扫描下拉开关元件,所述第一扫描下拉开关元件连接在所述第n级的所述扫描输出端子与传输所述第二放电电压的第二放电电压线之间;和
第二扫描下拉开关元件,根据施加给所述第n级的第二复位节点的电压控制所述第二扫描下拉开关元件,所述第二扫描下拉开关元件连接在所述第n级的所述扫描输出端子与所述第二放电电压线之间;并且
所述第n级的所述扫描输出端子与所述栅极线中的第n条栅极线连接。
7.根据权利要求1所述的移位寄存器,其中所述时钟脉冲是具有不同相位的第一到第六时钟脉冲之一。
8.根据权利要求7所述的移位寄存器,其中:
所述第一到第六时钟脉冲中的每一个都具有对应于三个水平周期的脉冲宽度;并且
所述时钟脉冲中的连续时钟脉冲的脉冲宽度彼此交迭预定周期。
9.根据权利要求8所述的移位寄存器,其中交迭周期对应于两个水平周期。
10.根据权利要求2或5所述的移位寄存器,其中“x”为3,“y”为4或5。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2013-0074206 | 2013-06-27 | ||
KR1020130074206A KR102028992B1 (ko) | 2013-06-27 | 2013-06-27 | 쉬프트 레지스터 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104252851A CN104252851A (zh) | 2014-12-31 |
CN104252851B true CN104252851B (zh) | 2017-05-03 |
Family
ID=52115135
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410295402.9A Active CN104252851B (zh) | 2013-06-27 | 2014-06-26 | 移位寄存器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9728152B2 (zh) |
KR (1) | KR102028992B1 (zh) |
CN (1) | CN104252851B (zh) |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104167191B (zh) * | 2014-07-04 | 2016-08-17 | 深圳市华星光电技术有限公司 | 用于平板显示的互补型goa电路 |
US9934749B2 (en) * | 2014-07-18 | 2018-04-03 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Complementary gate driver on array circuit employed for panel display |
US9514695B2 (en) * | 2014-10-31 | 2016-12-06 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Gate driver on array circuit and liquid crystal display device |
CN104376824A (zh) * | 2014-11-13 | 2015-02-25 | 深圳市华星光电技术有限公司 | 用于液晶显示的goa电路及液晶显示装置 |
KR102330505B1 (ko) * | 2015-07-16 | 2021-11-24 | 엘지디스플레이 주식회사 | 게이트 구동 방법, 게이트 구동 회로 및 표시장치 |
US10360863B2 (en) * | 2015-10-14 | 2019-07-23 | Samsung Display Co., Ltd. | Gate driving circuit and display device including the same |
KR102420236B1 (ko) * | 2015-10-27 | 2022-07-14 | 엘지디스플레이 주식회사 | 표시장치 |
CN105185349B (zh) * | 2015-11-04 | 2018-09-11 | 京东方科技集团股份有限公司 | 一种移位寄存器、栅极集成驱动电路及显示装置 |
KR102486313B1 (ko) * | 2015-12-03 | 2023-01-10 | 삼성디스플레이 주식회사 | 게이트 구동회로 및 이를 포함하는 표시장치 |
CN105702194B (zh) * | 2016-04-26 | 2019-05-10 | 京东方科技集团股份有限公司 | 一种移位寄存器单元、栅极驱动电路及其驱动方法 |
KR102607402B1 (ko) * | 2016-10-31 | 2023-11-30 | 엘지디스플레이 주식회사 | 게이트 구동 회로와 이를 이용한 표시장치 |
KR102587318B1 (ko) * | 2016-12-05 | 2023-10-12 | 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | 게이트 구동회로 및 이를 포함하는 표시장치 |
CN106486082B (zh) * | 2017-01-03 | 2020-03-31 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动装置 |
CN106531053A (zh) * | 2017-01-06 | 2017-03-22 | 京东方科技集团股份有限公司 | 一种移位寄存器、栅极驱动电路及显示面板 |
CN106611582A (zh) * | 2017-03-08 | 2017-05-03 | 京东方科技集团股份有限公司 | 移位寄存器、栅极驱动电路、显示面板及驱动方法 |
CN107507599B (zh) * | 2017-10-09 | 2020-09-04 | 京东方科技集团股份有限公司 | 移位寄存单元及其驱动方法、栅极驱动电路和显示装置 |
CN109697963A (zh) | 2017-10-20 | 2019-04-30 | 京东方科技集团股份有限公司 | 栅极驱动电路及其驱动方法和显示装置 |
KR20190079855A (ko) * | 2017-12-28 | 2019-07-08 | 엘지디스플레이 주식회사 | 시프트 레지스터 및 이를 포함하는 표시 장치 |
CN107945765B (zh) * | 2018-01-10 | 2021-03-26 | 京东方科技集团股份有限公司 | 移位寄存器电路及其控制方法、栅极驱动电路、显示装置 |
CN108198586B (zh) * | 2018-01-18 | 2020-12-08 | 京东方科技集团股份有限公司 | 移位寄存器电路及其驱动方法、栅极驱动器和显示面板 |
CN108257568B (zh) * | 2018-02-01 | 2020-06-12 | 京东方科技集团股份有限公司 | 移位寄存器、栅极集成驱动电路、显示面板及显示装置 |
CN108597431A (zh) * | 2018-02-12 | 2018-09-28 | 京东方科技集团股份有限公司 | 移位寄存器单元及其控制方法、栅极驱动电路、显示装置 |
CN108564914B (zh) * | 2018-04-24 | 2021-08-17 | 京东方科技集团股份有限公司 | 移位寄存器单元、驱动方法、栅极驱动电路和显示装置 |
CN108766336A (zh) * | 2018-05-30 | 2018-11-06 | 京东方科技集团股份有限公司 | 移位寄存器、反相器制作方法、栅极驱动电路及显示装置 |
CN108877716B (zh) * | 2018-07-20 | 2021-01-26 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置 |
CN111179858B (zh) * | 2018-11-13 | 2021-03-02 | 合肥京东方卓印科技有限公司 | 移位寄存器单元及其驱动方法、栅极驱动电路及相关装置 |
CN109346007B (zh) * | 2018-11-26 | 2020-10-27 | 合肥鑫晟光电科技有限公司 | 移位寄存单元、栅极驱动电路、显示装置及驱动方法 |
CN109686330A (zh) * | 2019-01-22 | 2019-04-26 | 深圳市华星光电半导体显示技术有限公司 | 一种像素驱动电路及其驱动方法 |
WO2021022540A1 (zh) * | 2019-08-08 | 2021-02-11 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动电路、显示装置 |
US11062787B2 (en) * | 2019-08-22 | 2021-07-13 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Gate driving unit and gate driving method |
KR102651800B1 (ko) * | 2019-12-13 | 2024-03-28 | 엘지디스플레이 주식회사 | 표시 장치 |
KR20210081905A (ko) * | 2019-12-24 | 2021-07-02 | 엘지디스플레이 주식회사 | 표시장치 |
WO2021163912A1 (zh) * | 2020-02-19 | 2021-08-26 | 京东方科技集团股份有限公司 | 移位寄存器、栅极驱动电路及其驱动方法 |
CN111369929B (zh) | 2020-04-10 | 2021-07-23 | 深圳市华星光电半导体显示技术有限公司 | Goa电路及显示面板 |
CN113971940B (zh) * | 2020-07-24 | 2023-03-10 | 京东方科技集团股份有限公司 | 栅驱动电路和显示面板 |
CN112419994B (zh) * | 2020-11-30 | 2022-07-12 | 厦门天马微电子有限公司 | 显示面板和显示装置 |
TWI749998B (zh) * | 2021-01-12 | 2021-12-11 | 友達光電股份有限公司 | 移位暫存電路及畫素驅動裝置 |
CN113380168B (zh) * | 2021-05-20 | 2022-09-27 | 北海惠科光电技术有限公司 | 一种移位寄存器、栅极驱动电路和显示面板 |
CN115966169A (zh) * | 2021-10-08 | 2023-04-14 | 乐金显示有限公司 | 栅极驱动器以及包括栅极驱动器的显示装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1835063A (zh) * | 2005-03-15 | 2006-09-20 | 卡西欧计算机株式会社 | 移位寄存器电路及驱动控制装置 |
CN101752005A (zh) * | 2008-12-20 | 2010-06-23 | 乐金显示有限公司 | 移位寄存器 |
CN101752004A (zh) * | 2008-12-19 | 2010-06-23 | 乐金显示有限公司 | 移位寄存器 |
KR20120011765A (ko) * | 2010-07-20 | 2012-02-08 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003104879A2 (en) * | 2002-06-01 | 2003-12-18 | Samsung Electronics Co., Ltd. | Shift register, liquid crystal display device having the shift register and method of driving scan lines using the same |
US7936332B2 (en) * | 2006-06-21 | 2011-05-03 | Samsung Electronics Co., Ltd. | Gate driving circuit having reduced ripple effect and display apparatus having the same |
KR101451575B1 (ko) | 2007-11-15 | 2014-10-16 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
KR101341909B1 (ko) * | 2009-02-25 | 2013-12-13 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
KR101373979B1 (ko) * | 2010-05-07 | 2014-03-14 | 엘지디스플레이 주식회사 | 게이트 쉬프트 레지스터와 이를 이용한 표시장치 |
KR101768485B1 (ko) * | 2011-04-21 | 2017-08-31 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
TWI505245B (zh) * | 2012-10-12 | 2015-10-21 | Au Optronics Corp | 移位暫存器 |
-
2013
- 2013-06-27 KR KR1020130074206A patent/KR102028992B1/ko active IP Right Grant
-
2014
- 2014-06-26 US US14/315,902 patent/US9728152B2/en active Active
- 2014-06-26 CN CN201410295402.9A patent/CN104252851B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1835063A (zh) * | 2005-03-15 | 2006-09-20 | 卡西欧计算机株式会社 | 移位寄存器电路及驱动控制装置 |
CN101752004A (zh) * | 2008-12-19 | 2010-06-23 | 乐金显示有限公司 | 移位寄存器 |
CN101752005A (zh) * | 2008-12-20 | 2010-06-23 | 乐金显示有限公司 | 移位寄存器 |
KR20120011765A (ko) * | 2010-07-20 | 2012-02-08 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
Also Published As
Publication number | Publication date |
---|---|
KR20150001267A (ko) | 2015-01-06 |
US9728152B2 (en) | 2017-08-08 |
CN104252851A (zh) | 2014-12-31 |
KR102028992B1 (ko) | 2019-10-07 |
US20150002504A1 (en) | 2015-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104252851B (zh) | 移位寄存器 | |
CN104217689B (zh) | 移位寄存器 | |
CN106157923B (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 | |
CN101562046B (zh) | 移位寄存器 | |
CN101202026B (zh) | 液晶显示装置 | |
CN101752005B (zh) | 移位寄存器 | |
KR101341909B1 (ko) | 쉬프트 레지스터 | |
CN104409038B (zh) | 栅极驱动电路及其单元和一种amoled显示器 | |
TWI450253B (zh) | 液晶顯示器及其驅動方法 | |
CN106782395B (zh) | Goa电路的驱动方法和驱动装置 | |
KR101319356B1 (ko) | 액정표시장치의 쉬프트 레지스터 및 이의 구동방법 | |
CN101192393B (zh) | 液晶显示设备及其驱动方法 | |
CN104882168B (zh) | 移位寄存单元、移位寄存器、栅极驱动电路和显示装置 | |
CN102592552B (zh) | 液晶显示装置的驱动装置及其驱动方法 | |
CN104240765B (zh) | 移位寄存器单元及驱动方法、栅极驱动电路及显示装置 | |
CN106504720A (zh) | 移位寄存器单元及其驱动方法、栅极驱动装置和显示装置 | |
CN105261343B (zh) | 一种goa驱动电路 | |
CN105185342B (zh) | 栅极驱动基板和使用栅极驱动基板的液晶显示器 | |
KR20100071387A (ko) | 게이트 드라이버 | |
CN103262148A (zh) | 扫描信号线驱动电路及具备其的显示装置 | |
CN101561597A (zh) | 液晶面板及其驱动方法 | |
CN105741808A (zh) | 栅极驱动电路、阵列基板、显示面板及其驱动方法 | |
CN103137077B (zh) | 电泳显示装置和控制电泳显示装置的稳定时段的方法 | |
CN105390086A (zh) | 栅极驱动电路和使用栅极驱动电路的显示器 | |
CN110232895A (zh) | 扫描信号线驱动电路及驱动方法、具备其的显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |