KR102276866B1 - 게이트 구동회로와 이를 포함하는 터치 스크린 일체형 표시장치 - Google Patents

Abstract

본 발명의 실시예에 의한 게이트 구동회로와 이를 포함하는 터치 스크린 일체형 표시장치는 제N(N은 자연수) 스테이지가 출력하는 스캔 펄스를 스타트 신호로 인가 받고 제N+1 디스플레이 구동 시 게이트 라인으로 스캔 펄스를 출력하는 제N+1 스테이지 및 상기 제N+1 디스플레이 구동 전 터치 구동 시 상기 제N+1 스테이지로 홀딩 신호를 출력하는 더미 스테이지를 포함하고, 상기 제N+1 스테이지는 제N+1 Q노드 상의 전압에 의해 제어되어 인가된 클럭 신호를 게이트 라인의 스캔 펄스로 출력하는 제N+1 풀업 트랜지스터를 포함하고, 상기 홀딩 신호는 상기 제N+1 Q노드에 공급되어 디스플레이 구동 시 스탠바이 상태의 스테이지의 Q 노드 상의 전압을 유지할 수 있는 게이트 구동회로와 이를 포함한느 터치 스크린 일체형 표시장치.

Description

게이트 구동회로와 이를 포함하는 터치 스크린 일체형 표시장치{GATA DRIVER AND TOUCH SCREEN INTEGRATED DISPLAY DEVICE INCLUDING THEREOF}

본 발명은 게이트 구동회로와 이를 포함하는 터치 스크린 일체형 표시장치에 관한 발명이다.

터치스크린은 액정 표시장치(Liquid Crystal Display), 전계 방출 표시장치(Field Emission Display, FED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP), 전계발광 표시장치(Electroluminescence Device, EL), 전기영동 표시장치 등과 같은 화상표시장치에 설치되어 사용자가 화상표시장치를 보면서 터치스크린 내의 터치 센서를 가압하여(누르거나 터치하여) 미리 정해진 정보를 입력하는 입력장치의 한 종류이다.

상술한 표시장치에 사용되는 터치스크린은 그 구조에 따라 부착형(add-on type), 상판형(on-cell type) 및 일체형(in-cell type)으로 나눌 수 있다. 부착형은 표시장치와 터치스크린을 개별적으로 제조한 후에, 표시장치의 상판에 터치스크린을 부착하는 방식이다. 상판형은 표시장치의 상부 유리 기판 표면에 터치 스크린을 구성하는 소자들을 직접 형성하는 방식이다. 내장형은 표시장치 내부에 터치스크린을 내장하여 표시장치의 박형화를 달성하고 내구성을 높일 수 있는 방식이다. 그러나, 부착형 터치스크린은 표시장치 위에 완성된 터치스크린이 올라가 장착되는 구조로 두께가 두껍고, 표시 장치의 밝기가 어두워져 시인성이 저하되는 문제가 있다. 또한, 상판형 터치스크린은 표시장치의 상면에 별도의 터치스크린이 형성된 구조로서, 부착형 보다 두께를 줄일 수 있지만, 여전히 터치스크린을 구성하는 구동 전극과 센싱 전극 및 이들을 절연시키기 위한 절연층 때문에 전체 두께가 증가하고 공정수가 증가하여 제조가격이 증가하는 문제점이 있었다.

한편, 일체형 터치스크린은 내구성 향상과 박형화가 가능하다는 점에서 부착형과 상판형의 터치스크린에 의해 발생하는 문제점들을 해결할 수 있는 장점이 있다. 이러한 일체형 터치스크린은 광방식 및 정전용량 방식의 터치스크린으로 구분될 수 있다.

광방식 터치스크린은 표시장치의 박막 트랜지스터 기판 어레이에 광센싱층을 형성하고, 백라이트 유닛으로부터의 광이나 적외선 광을 이용하여 터치된 부분에 존재하는 물체를 통해 반사된 광을 인식하는 방식이다. 그러나, 광방식 터치스크린은 주변이 어두운 경우 비교적 안정된 구동성능을 보여주지만, 주변이 밝은 경우 반사된 광보다 더 강한 광들이 노이즈로 작용하게 된다. 실제 터치에 의해 반사되는 광의 세기는 매우 약하여 외부가 조금만 밝아도 터치인식에 오류가 발생할 수 있기 때문이다. 특히, 광방식 터치스크린은 주변환경이 태양광에 노출되는 경우 광의 세기가 워낙 강하여 경우에 따라서는 터치 인식이 되는 않은 경우도 발생할 수 있는 문제점이 있다.

정전용량 방식 터치스크린은 자기 정전용량 방식(self capacitance type)과 상호 정전용량 방식(mutual capacitance type)으로 구분 될 수 있다. 상호 정전용량방식 터치스크린은 공통전극을 분할하고, 이를 구동 전극과 센싱 전극으로 나누어 구동 전극과 센싱 전극 사이에 상호 정전용량(mutual capacitance)이 형성되도록 함으로써 터치 시 발생하는 상호 정전용량의 변화량을 측정하여 터치를 인식하는 방법이다. 그러나, 상호 정전용량 방식 터치스크린은 터치 인식 시 발생하는 상호 정전용량의 크기는 매우 작은 반면, 표시장치를 구성하는 게이트 라인과 데이터 라인 사이의 기생용량(parasatic capacitance)은 매우 크기 때문에 터치 위치를 정확하게 인식하기 곤란한 문제점이 있다. 또한, 상호 정전용량 방식 터치센서는 공통전극 상에 터치 구동을 위한 다수의 터치 구동라인과 터치 센싱을 위한 다수의 터치 센싱라인을 형성시켜야 하기 때문에 매우 복잡한 배선구조를 필요로 하게 되는 문제점이 있다. 이러한 문제를 해결하기 위하여 최근 복수의 전극을 패널의 표시 영역에 형성할 때 복수의 픽셀 전극과 중첩되도록 형성하고, 이러한 전극을 디스플레이 구동 기간 동안 각 픽셀에 형성되어 있는 픽셀 전극과 함께 액정을 구동하는 공통전극으로 동작하며, 터치 구동 기간 동안 터치 드라이버로부터 인가되는 터치 스캔 신호에 의해 터치 위치를 감지하는 터치 전극으로 동작하도록 하는 디스플레이와 터치 구동의 분할 방식이 제안되고 있다.

디스플레이와 터치 분할 구동 방식의 경우 터치 구동하는 시간 동안 게이트 구동회로의 쉬프트 레지스터를 이루는 스테이지들 중에서 Q 노드가 스탠바이(stand-by) 상태로 홀딩(holding)되고 있는 스테이지가 존재하게 된다. 해당 스테이지의 Q 노드는 터치 구동 시간 동안 전원 공급이 없는 플로팅(floating) 상태이기 때문에 누설전류로 인한 전압 강하가 일어나는 문제가 있다. 이러한 문제는 게이트 라인상에 비정상적인 신호가 출력되는 문제로 이어져 해당 게이트 라인과 대응하는 표시 패널 상에 가로줄이 시인되는 딤(Dim) 현상과 같은 화질 불량이 문제가 있었다. 나아가 스탠바이 상태의 스테이지의 Q 노드 전압이 떨어지는 문제로 인하여 터치 구동 시간을 증가시키는데 제약이 있었다.

본 발명의 실시예에 따른 게이트 구동회로와 이를 포함하는 터치 스크린 일체형 표시장치는 터치 구동 시 스탠바이 상태의 스테이지의 Q 노드의 전압을 유지 시켜주는 더미 스테이지를 포함한 게이트 구동회로를 구비한 게이트 구동회로와 이를 포함하는 터치 스크린 일체형 표시장치를 제공할 수 있다.

본 발명의 실시예에 따른 게이트 구동회로와 이를 포함하는 터치 스크린 일체형 표시장치는 디스플레이 구동 시간과 터치 구동 시간 사이에 여유 타임(margin time) 저감으로 고해상도에서 클럭 시간(CLK time)을 확보할 수 있는 게이트 구동회로와 이를 포함하는 터치 스크린 일체형 표시장치를 제공할 수도 있다.

본 발명의 실시예에 따른 게이트 구동회로와 이를 포함하는 터치 스크린 일체형 표시장치는 안정적인 스탠바이 스테이지의 Q 노드 전압 홀딩(Holding)에 따른 터치 구동 시간을 증가시킬 수 있는 게이트 구동회로와 이를 포함하는 터치 스크린 일체형 표시장치를 제공할 수도 있다.

본 발명의 실시예에 따른 게이트 구동회로와 이를 포함하는 터치 스크린 일체형 표시장치는 제N(N은 자연수) 스테이지가 출력하는 스캔 펄스를 스타트 신호로 인가 받고 제N+1 디스플레이 구동 시 게이트 라인으로 스캔 펄스를 출력하는 제N+1 스테이지 및 상기 제N+1 디스플레이 구동 전 터치 구동 시 상기 제N+1 스테이지로 홀딩 신호를 출력하는 더미 스테이지를 포함하고, 상기 제N+1 스테이지는 제N+1 Q노드 상의 전압에 의해 제어되어 인가된 클럭 신호를 게이트 라인의 스캔 펄스로 출력하는 제N+1 풀업 트랜지스터를 포함하고, 상기 홀딩 신호는 상기 제N+1 Q노드에 공급되어 디스플레이 구동 시 스탠바이 상태의 스테이지의 Q 노드 상의 전압을 유지할 수 있는 게이트 구동회로와 이를 포함하는 게이트 구동회로와 이를 포함하는 터치 패널 일체형 표시장치를 제공할 수 있다.

본 발명의 실시예에 따른 게이트 구동회로와 이를 포함하는 터치 스크린 일체형 표시장치는 터치 구동 시 스탠바이 상태의 스테이지의 Q 노드의 전압을 유지 시켜주는 더미 스테이지를 포함한 게이트 구동회로를 구비한 터치 스크린 일체형 표시장치를 제공할 수 있고, 디스플레이 구동 시간과 터치 구동 시간 사이에 여유 타임(margin time) 저감으로 고해상도에서 클럭 시간(CLK time)을 확보할 수 있으며, 안정적인 스탠바이 스테이지의 Q 노드 전압 홀딩(Holding)에 따른 터치 구동 시간을 증가시킬 수 있는 게이트 구동회로와 이를 포함하는 터치 스크린 일체형 표시장치를 제공할 수 있다.

도 1a는 하나의 게이트 구동회로를 구비한 실시예에 따른 터치패널 일체형 표시장치 및 이의 구동부를 도시한 도면.
도 1b는 표시패널의 다수의 화소들과 이에 대응하는 패턴전극을 나타낸 도면.
도 1c는 패턴전극과 센신 라인의 연결관계를 나타낸 도면.
도 2는 두 개의 게이트 구동회로를 구비한 실시예에 따른 터치패널 일체형 표시장치 및 이의 구동부를 도시한 도면.
도 3 및 도 4는 본 발명의 서로 다른 실시예에 따른 쉬프트 레지스터을 구성하는 복수개의 스테이지의 연결관계를 나타낸 도면.
도 5는 정방향 게이트 스캔을 나타낸 도면.
도 6은 디스플레이 및 터치 시분할 구동을 나타낸 시간 흐름도.
도 7 내지 도 9는 제N 스테이지의 회로도
도 10은 정방향 구동에 있어서 제N 스테이지의 Q노드 충전과 QB 노드 방전 그리고 스캔 펄스 출력 동작을 나타낸 도면.
도 11은 정방향 구동에 있어서 제N 스테이지의 Q노드 방전과 QB 노드 충전을 나타낸 도면.
도 12는 역방향 구동에 있어서 제N 스테이지의 Q노드 충전과 QB 노드 방전 그리고 스캔 펄스 출력 동작을 나타낸 도면.
도 13은 역방향 구동에 있어서 제N 스테이지의 Q노드 방전과 QB 노드 충전을 나타낸 도면.
도 14a는 게이트 구동회로의 회로도.
도 14b는 제N 스테이지 동작을 중심으로 복수개의 스테이지의 동작 과정을 나타낸 도면.
도 15는 더미 스테이지 동작을 중심으로 복수개의 스테이지의 동작 과정을 나타낸 도면.
도 16은 제N+1 스테이지 동작을 중심으로 복수개의 스테이지의 동작 과정을 나타낸 도면.
도 17은 제N+1 스테이지 동작 시 Q노드 전압을 나타낸 파형도.

이하, 본 발명의 실시예에 의한 게이트 구동회로와 이를 포함하는 터치 스크린 일체형 표시장치의 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시 예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 동일한 구성요소들을 나타낸다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장될 수 있다.

소자(element) 또는 층이 다른 소자 또는 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않는 것을 나타낸다.

공간적으로 상대적인 용어인 "아래(below, beneath)", "하부 (lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해 되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함 할 수 있다.

본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며, 따라서 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다 (comprise)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/ 또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.

도 1a는 하나의 게이트 구동회로를 구비한 실시예에 따른 터치패널 일체형 표시장치 및 이의 구동부를 도시한 도면이고, 그리고 도 1b는 표시패널의 다수의 화소들과 이에 대응하는 패턴전극을 나타낸 도면이고, 도 1c는 패턴전극과 센신 라인의 연결관계를 나타낸 도면이다. 그리고 도 2는 두 개의 게이트 구동회로를 구비한 실시예에 따른 터치패널 일체형 표시장치 및 이의 구동부를 도시한 도면이다.

도시된 바와 같이, 본 발명의 표시장치는 화상을 표시하는 액정패널(100)과, 외부시스템으로부터 타이밍 신호를 인가 받아 각종 제어신호를 생성하는 타이밍 콘트롤러(400)와, 제어신호에 대응하여 액정패널(100)을 제어하는 게이트 및 데이터 구동회로(200,300)를 포함하고, 터치 구동을 위한 터치 구동회로(500)를 포함한다.

상기 액정패널(100)은 글라스를 이용한 기판 상에 K개의(K는 자연수) 게이트 배선(GL)과 다수의 데이터 배선(DL)이 매트릭스 형태로 교차되고, 교차 지점에 다수의 화소(110)를 정의한다. 각 화소(110)에는 박막트랜지스터(TFT)와 액정캐패시터(Clc) 및 스토리지캐패시터(Cst)가 구비되며, 모든 화소(110)들은 하나의 표시영역(A/A)을 이루게 된다. 화소(110)가 정의되지 않은 영역은 비표시영역(N)으로 구분된다.

또한 상기 액정패널(100)은 터치스크린이 내장되어 있으며 터치스크린은 사용자의 터치 위치를 감지하는 기능을 수행하는 것으로 특히 본 발명에 다른 액정 패널은 자기 정전용량 방식을 적용한 인셀 타입의 터치스크린을 내장할 수 있다. 그리고 도 1b에서와 같이 상기 액정패널(100)은 모든 화소(110)들 복수개의 화소 그룹으로 그룹화하고, 각 그룹에 1:1로 대응하는 복수개의 패턴전극(120)을 더 포함할 수 있다. 그리고 도 1c에서와 같이 복수개의 패턴전극(120)들은 센싱라인(SL)을 통해 터치 구동회로(500)와 연결될 수 있다.

상기 패턴전극(120)에는 액정패널(100)의 디스플레이 구동을 위해 공통전압이 인가될 수 있고, 그에 따라 화소 전극과 함께 액정을 구동하는 공통 전극으로 동작할 수 있다. 그리고 상기 패턴전극(120)에는 터치 감지를 위해 터치 스캔 신호가 인가될 수 있고, 그에 따라 터치 위치를 감지하는 터치 전극으로 동작할 수 있다. 예를 들어, 본 발명에 일 실시예에 따른 터치스크린 일체형 표시장치이므로, 1 프레임 내에서 디스플레이 구동 및 터치 구동을 시간적으로 분할하여 구동을 하며, 액정패널(100)의 구동 모드가 디스플레이 구동 모드이면 복수의 패턴전극(120)들은 공통 전압을 인가 받아 화소 전극과 함께 디스플레이 구동을 위한 공통 전극으로 동작하며, 액정패널(100)의 구동 모드가 터치 구동 모드이면, 터치 구동회로(500)로부터 터치 스캔 신호를 인가 받아 터치 위치 감지를 위한 터치 전극으로 동작한다. 여기서 공통 전압은 상기 터치 구동회로(500)로부터 인가되거나, 별도의 공통 전압 발생부를 구비하여 상기 터치 구동회로(500)를 거치지 않고 액정패널(100)에 직접 인가될 수 있다.

또한 터치 구동회로(500)는 터치 스캔 신호를 생성하는 터치 스캔 신호 생성부, 수신된 터치 센싱 신호의 차이를 이용하여 터치 여부를 감지하는 터치 감지부 및 공통 전압 또는 터치 스캔 신호를 복수의 전극들로 인가하는 스위칭부 포함하여 구성될 수 있으며, 액정패널(100)의 구동모드에 따라 복수의 패턴전극(120)들 각각으로 센싱라인(SL)들을 통해 공통 전압을 인가하거나 터치 스캔 신호를 인가하고, 터치 스캔 신호에 의해 발생된 터치 센싱 신호를 복수의 패턴전극(120)들로부터 수신하고, 수신된 터치 센싱 신호의 차이를 이용하여 터치 여부를 감지하는 역할을 수행한다.

한편 상기 패턴전극(120)은 그룹화하여 한 프레임 동안 그룹별로 순차적으로 동작할 수 있고, 그룹을 이루는 패턴전극(120)의 개수는 터치 구동 시간과 디스플레이 구동 시간을 고려하여 가변될 수 있다.

타이밍 콘트롤러(400)는 외부시스템으로부터 전송되는 영상신호(RGB)와, 클럭신호(DCLK), 수평동기신호(Hsync), 수직동기신호(Vsync) 및 데이터 인에이블 신호(DE)등의 타이밍 신호를 인가 받아 게이트 구동회로(200) 및 데이터 구동회로(300)의 제어신호를 생성한다.

여기서, 수평동기신호(Hsync)는 화면의 한 수평선을 표시하는 데 걸리는 시간을 나타내는 신호이고, 수직동기신호(Vsync)는 한 프레임의 화면을 표시하는 데 걸리는 시간을 나타내는 신호이다. 또한, 데이터 인에이블 신호(DE)는 액정패널(100)에 정의된 화소에 데이터전압을 공급하는 기간을 나타내는 신호이다.

또한, 타이밍 콘트롤러(400)는 입력되는 타이밍 신호에 동기하여 게이트 구동회로(200)의 제어신호(GCS) 및 데이터 구동회로(300)의 제어신호(DCS)를 생성한다.

그 밖에 타이밍 콘트롤러(400) 는 게이트 구동회로(200)의 각 스테이지의 구동 타이밍을 결정하는 복수의 클록신호를 생성하고, 게이트 구동회로(200)에 제공한다. 그리고, 타이밍 콘트롤러(400)는 입력받은 영상데이터(RGB DATA)를 데이터 구동회로(300)가 처리 가능한 형태로 정렬 및 변조하여 출력한다. 여기서, 정렬된 영상데이터는 화질개선을 위한 색좌표 보정 알고리즘이 적용된 형태일 수 있다.

또한 상기 타이밍 콘트롤러(400)는 터치 구동을 위한 터치 인에이블 신호(TouchEN)를 게이트 구동회로(200) 및 터치 구동회로(500)에 제공할 수 있다.

다음으로, 데이터 구동회로(300)는 타이밍 콘트롤러(400)로부터의 소스 스타트 펄스(Source Start Pulse; SSP)를 소스 쉬프트 클럭(Source Shift Clock; SSC)에 따라 쉬프트시켜 샘플링 신호를 발생한다. 그리고, 데이터 구동회로(300)는 소스 쉬프트 클럭(SSC)에 따라 입력되는 영상 데이터를 샘플링 신호에 따라 래치하여, 데이터 신호로 변경한 후, 소스 출력 인에이블(Source Output Enable; SOE) 신호에 응답하여 수평 라인 단위로 데이터 신호를 데이터라인(DL)들에 공급한다. 이를 위해 데이터 구동회로(300)는 데이터 샘플링부, 래치부, 디지털 아날로그 변환부 및 출력버퍼 등을 포함할 수 있다.

다음으로, 게이트 구동회로(200)는 타이밍 콘트롤러(400)로부터 전송되어 온 게이트 스타트 펄스(Gate Start Pulse; GSP)를 게이트 쉬프트 클럭(Gate Shift Clock; GSC)에 따라 쉬프트시켜, 순차적으로 게이트 라인(GL 1 내지 GL n)에 게이트하이전압(VGH)을 갖는 스캔 펄스를 공급하며, 게이트하이전압(VGH)의 스캔 펄스가 공급되지 않는 나머지 기간 동안에는 게이트 라인(GL 1 내지 GL n)에 게이트로우전압(VGL)을 공급하게 된다.

한편, 본 발명에 적용되는 게이트 구동회로(200)는, 패널과 독립되게 형성되어, 다양한 방식으로 패널과 전기적으로 연결될 수 있는 형태로 구성될 수 있으나, 상기 게이트 구동회로(200)는 액정패널(100)의 기판 제조시 박막패턴 형태로 비표시영역(N)상에 게이트-인-패널(Gate-In-Panel, GIP)방식으로 내장될 수 있다. 이 경우 게이트 구동회로(200)를 제어하기 위한 게이트 제어신호로는 클럭 신호(CLK) 및 쉬프트 레지스터의 첫 번째로 구동하는 스테이지의 구동을 위한 스타트신호(VST)가 될 수 있다.

또한 도 2를 참조하면, 게이트 구동회로(200)는 액정패널(100)의 양단, 비표시영역(N)에 두 개가 구비될 수 있다. 제1 및 제2 게이트 구동회로(200a, 200b)는 쉬프트레지스터를 포함하는 복수의 스테이지로 이루어진다. 이러한 제1 및 제2 게이트 구동회로(200a, 200b)는 타이밍 콘트롤러(400)로부터 입력되는 게이트 제어신호(GCS)에 응답하여 액정패널(100)에 형성된 다수의 게이트 배선(GL1 ~ GLn)을 통해 스캔 펄스인 게이트하이전압(VGH)을 교번하여 출력할 수 있다. 여기서, 출력된 게이트하이전압(VGH)은 일정 수평기간 동안 중첩될 수 있다. 이는 게이트 배선(GL 1 ~ GL n)을 프리차징(precharging) 하기 위한 것으로, 데이터전압 인가 시 보다 안정적인 화소 충전을 진행할 수 있다.

도 3 및 도 4는 본 발명의 서로 다른 실시예에 따른 쉬프트 레지스터을 구성하는 복수개의 스테이지의 연결관계를 나타낸 도면이다. 그리고 도 5는 정방향 게이트 스캔을 나타낸 도면이다. 또한 도 6은 디스플레이 및 터치 시분할 구동을 나타낸 시간 흐름도이다.

도 5에서 정방향 구동 시 B, C, A 순서로 스테이지가 구동하고, 역방향 구동 시 A, B, C 순서로 스테이지가 구동한다. 그리고 정방향 구동 시 A는 Q 노드 홀딩 동작을 하는 스테이지이고, B는 더미 스테이지 동작 이 전에 스캔 펄스를 출력한 스테이지이며, C는 터치 동작 시 구동하는 더미 스테이지를 의미한다.

설명의 편의를 위해 복수개의 스테이지 중 N((N은 자연수로 제N 스테이지는 N 번째 스테이지를 의미한다) 번째 스테이지의 연결관계와 상기 N 번째 스테이지로부터 해당 게이트 라인에 게이트하이전압(VGH)를 출력하는 것을 중심으로 설명한다.

도 3을 참조하면, 제1 실시예에 따른 쉬프트 레지스터(210)는 도 1과 같은 제1 실시예에 따른 게이트 구동회로(200)에 포함된 쉬프트 레지스터이고, 도 4를 참조하면, 제2 실시예에 따른 쉬프트 레지스터(210)는 도 2와 같은 제2 실시예에 따른 게이트 구동회로(200a, 200b)에 포함된 쉬프트 레지스터이다.

상기 제1 및 제2 실시예에 따른 쉬프트 레지스터(210)를 구성하는 복수개의 스테이지로써 N, N+1, N+2 그리고 더미 스테이지를 도시하였다.

상기 N, N+1, N+2 스테이지 각각은 클럭 신호 배선(CLK, 제2 실시예인 경우 제1 클럭 신호 배선(CLK 1) 및 제2 클럭 신호 배선(CLK 2))으로부터 적어도 3개의 클럭 신호를 인가 받을 수 있다. 그리고 인접한 스테이지의 출력 신호 중 하나는 스타트 신호로 인가 받고 다른 하나는 리셋 신호로 인가 받을 수 있다.

또한 상기 더미 스테이지는 클럭 신호 배선(CLK)로부터 적어도 2개의 클럭 신호를 인가 받을 수 있고, 터치 인에이블 신호 라인으로부터 터치 인에이블 신호(TouchEN, 제2 실시예의 경우 제1 터치 인에이블 신호(TouchEN 1) 또는 터치 인에이블 신호(TouchEN 2))를 인가 받을 수 있다. 그리고 인접한 스테이지의 출력 신호 중 하나는 스타트 신호(VST)로 인가 받고 다른 하나는 리셋 신호(RST)로 인가 받을 수 있다.

상기 스테이지들은 스타트 신호(VST)를 입력 받은 경우 스캔 펄스를 공급하기 위한 동작을 수행하고, 리셋 신호(RST)를 입력 받은 경우 게이트 라인(GL)을 방전하는 동작을 수행할 수 있다.

구체적으로 상기 제N 스테이지는 스타트 신호(VST) 입력 단자 및 리셋 신호(RST) 입력 단자를 포함하고 이전 스테이지인 제N-1 스테이지의 출력 단자(G(n-1))로부터 출력되는 스캔 펄스를 상기 스타트 신호(VST) 입력 단자로 입력 받고, 다음 스테이지인 더미 스테이지의 출력 단자(G(n+1/2))로부터 출력되는 홀딩 신호(Hd)를 상기 리셋 신호(RST) 입력 단자로 입력 받을 수 있다.

상기 더미 스테이지는 스타트 신호(VST) 입력 단자 및 리셋 신호(RST) 입력 단자를 포함하고 이전 스테이지인 제N 스테이지의 출력 단자(G(n))로부터 출력되는 스캔 펄스를 상기 스타트 신호(VST) 입력 단자로 입력 받고, 다음 스테이지인 제N+1 스테이지의 출력 단자(G(n+1))로부터 출력되는 스캔 신호를 상기 리셋 신호(RST) 입력 단자로 입력 받을 수 있다.

상기 제N+1 스테이지는 스타트 신호(VST) 입력 단자 및 리셋 신호(RST) 입력 단자를 포함하고 이전 스테이지인 제N 스테이지의 출력 단자(G(n))로부터 출력되는 스캔 펄스를 상기 스타트 신호(VST) 입력 단자로 입력 받고, 다음 스테이지인 제N+1 스테이지의 출력 단자(G(n+2))로부터 출력되는 스캔 신호를 상기 리셋 신호(RST) 입력 단자로 입력 받을 수 있다. 그리고 상기 제N+1 스테이지는 홀딩 신호(Hd) 입력 단자를 더 포함한다. 상기 홀딩 신호(Hd) 입력 단자에는 상기 더미 스테이지의 출력 신호인 홀딩 신호(Hd)가 입력된다.

상기 제N+2 스테이지는 스타트 신호(VST) 입력 단자 및 리셋 신호(RST) 입력 단자를 포함하고 이전 스테이지인 제N+1 스테이지의 출력 단자(G(n+1))로부터 출력되는 스캔 펄스를 상기 스타트 신호(VST) 입력 단자로 입력 받고, 다음 스테이지인 제N+3 스테이지의 출력 단자(G(n+3))로부터 출력되는 스캔 신호를 상기 리셋 신호(RST) 입력 단자로 입력 받을 수 있다.

이와 같이 본 발명의 실시예에 따른 쉬프트 레지스터(210)는 복수개의 더미 스테이지를 포함할 수 있다. 예를 들어 도 5와 같이 제1 내지 제 64 게이트 라인(GL1~GL64)에 스캔 펄스를 순차적으로 공급하기 위한 제1 내지 제64 스테이지와 제65 내지 제128 게이트 라인(GL65~GL128)에 스캔 펄스를 순차적으로 공급하기 위한 제65 내지 제128 스테이지 사이에 배치되는 하나의 더미 스테이지를 포함할 수 있다. 다만 게이트 라인(GL)들을 64개씩 그룹화하였으나 이에 한정되는 것은 아니고 도 6에서와 같이 한 프레임 내의 복수개의 디스플레이 기간 중 하나의 디스플레이 기간 동안 활성화될 게이트 라인에 대응하는 스테이지들을 그룹화하고 이들 그룹들 사이 사이에 더미 스테이지를 각각 포함시킬 수 있다. 그리고 상기 더미 스테이지 다음 단의 스테이지는 홀딩 신호(Hd) 입력 단자를 포함하는 스테이지일 수 있다.

한편 전술한 내용은 제1 스테이지에서 마지막 스테이지 순서로 정방향 동작을 기준으로 설명하였으나, 이에 한정되는 것은 아니고 마지막 스테이지에서 제1 스테이지 순서로 역방향 동작을 하는 경우, 즉 일 예로 제N+1 스테이지가 스캔 펄스 출력 후 더미 스테이지가 동작하고 그 다음 제N 스테이지가 동작하는 경우에는 상기 제N 스테이지가 홀딩 신호(Hd) 입력 단자를 포함하는 스테이지가 될 수 있다.

한편 상기 스캔펄스 출력 용 스테이지들은 클럭 신호(CLK)들 중 어느 하나에 동기하여 복수개의 게이트 배선(GL 1 ~ GL n) 중 어느 하나에 스캔 펄스인 게이트하이전압(VGH)을 출력할 수 있다.

또한 모든 스테이지들 각각은 고전위전원공급단자로부터 고전위전원(VDD)와 저전위전원공급단자로부터 저전위전원(VSS) 및 정방향전원(FWD)과 역방향전원(REV)를 공급받을 수 있다.

도 7 내지 도 9는 제N 스테이지의 회로도이다.

<제N 스테이지의 회로도>

본 발명의 실시예에 따른 쉬프트 레지스터(210)를 구성하는 제N 스테이지의 회로도이다.

도 7 내지 도 9를 참조하면, 상기 제N 스테이지는 풀업 트랜지스터(Tup), 풀다운 트랜지스터(Tdown) 그리고 제1 커패시터(CQ) 및 제2 커패시터(CQB)를 포함할 수 있고, 추가적으로 충방전부(211) 및 QB노드 충전부(212)를 포함할 수 있다.

상기 제N 스테이지를 구성하기 전술한 구성 요소의 연결관계를 설명하면, 상기 풀업 트랜지스터(Tup)의 게이트 단자는 Q 노드에 연결되고 드레인 단자는 제N 클럭 신호(CLK n) 공급 단자에 연결되며 소스 단자는 제N 스테이지의 출력 단자(G(n))에 연결될 수 있고, 상기 풀다운 트랜지스터(Tdown)의 게이트 단자는 QB 노드에 연결되고 드레인 단자는 제N 스테이지의 출력 단자(G(n))에 연결되며, 소스 단자는 저전위전원공급단자(VSS)에 연결될 수 있다. 그리고 상기 제1 커패시터(CQ)는 QB 노드와 저전위전원공급단자(VSS)에 연결될 수 있다. 그리고 상기 제2 커패시터(CQB)는 Q 노드와 저전위전원공급단자(VSS)에 연결될 수 있다.

또한 상기 충방전부(211)는 Q 및 QB 노드를 충전 또는 방전하는 기능을 할 수 있다. 그리고 제1 및 제2 트랜지스터(T1, T2) 그리고 제3 트랜지스터(T3)를 포함할 수 있고, 상기 제1 트랜지스터(T1)의 게이트 단자는 제N-1 스테이지의 출력 단자(G(n-1))에 연결되고, 드레인 단자는 정방향전원공급단자(FWD)에 연결되며, 소스 단자는 Q 노드에 연결될 수 있다. 그리고 상기 제2 트랜지스터(T2)의 게이트 단자는 제N+1 스테이지의 출력 단자(G(n+1))에 연결되고, 드레인 단자는 역방향전원공급단자(REV)에 연결되며, 소스 단자는 Q 노드에 연결될 수 있다. 그리고 상기 제3 트랜지스터(T3)의 게이트 단자는 Q 노드에 연결되고 드레인 단자는 QB 노드에 연결되며 소스 단자는 저전위전원공급단자(VSS)에 연결될 수 있다.

또한 상기 QB노드 충전부(212)는 QB 노드를 충전하는 기능을 하고 제4 내지 제7 트랜지스터(T4~T7)를 포함할 수 있고, 상기 제4 트랜지스터(T4)의 게이트 단자는 정방향전원공급단자(FWD)에 연결되고, 드레인 단자는 제N+1 클럭신호(CLC(n+1)) 공급 단자에 연결되며, 소스 단자는 제1 노드(N1)에 연결될 수 있다. 그리고 상기 제5 트랜지스터(T5)의 게이트 단자는 역방향전원공급단자(REV)에 연결되고, 드레인 단자는 제N-1 클럭신호(CLC(n-1)) 공급 단자에 연결되며, 소스 단자는 제1 노드(N1)에 연결될 수 있다. 그리고 상기 제6 트랜지스터(T6)의 게이트 단자는 제1 노드(N1)에 연결되고, 드레인 단자는 고전위전원공급단자(VDD)에 연결되며, 소스 단자는 QB 노드에 연결될 수 있다. 그리고 상기 제7 트랜지스터(T7)의 게이트 단자는 QB 노드에 연결되고, 드레인 단자는 Q 노드에 연결되며, 소스 단자는 저전위전원공급단자(VSS)에 연결될 수 있다.

한편 상기 제4 트랜지스터(T4)의 드레인 단자가 연결되는 제N+1 클럭신호(CLC(n+1)) 공급 단자는 제N 스테이지의 다음 스테이지인 제N+1 스테이지의 풀업 트랜지스터(Tup)의 드레인 단자에 연결되고, 상기 제5 트랜지스터(T5)의 드레인 단자가 연결되는 제N-1 클럭신호(CLC(n-1)) 공급 단자는 제N 스테이지의 이전 스테이지인 제N-1 스테이지의 풀업 트랜지스터(Tup)의 드레인 단자에 연결될 수 있다. 따라서 제N+1 스테이지를 기준으로 전술한 바를 다시 설명하면, 상기 제N+1 스테이지의 QB 노드 충전부(미도시)의 제4 트랜지스터(T4)의 드레인 단자와 제N+1 스테이지의 다음 스테이지인 제N+2 스테이지의 풀업 트랜지스터(Tup)의 드레인 단자에 제N+2 클럭 신호(CLK(n+2))가 동시에 공급되고, 상기 제N+1 스테이지의 QB 노드 충전부(미도시)의 제5 트랜지스터(T5)의 드레인 단자와 제N+1 스테이지의 이전 스테이지인 제N 스테이지의 풀업 트랜지스터(Tup)의 드레인 단자에 제N 클럭 신호(CLK(n))가 동시에 공급되는 것으로 설명할 수 있다.

도 10은 정방향 구동에 있어서 제N 스테이지의 Q노드 충전과 QB 노드 방전 그리고 스캔 펄스 출력 동작을 나타낸 도면이고, 도 11은 정방향 구동에 있어서 제N 스테이지의 Q노드 방전과 QB 노드 충전을 나타낸 도면이다.

<디스플레이 구동 기간: 정방향 구동>

디스플레이 구동 기간(T1) 중 제1 시구간 동안 제N-1 스테이지의 출력 신호에 의해 제1 트랜지스터(T1)가 턴온되어 정방향전원(FWD)이 Q 노드에 공급되고, Q 노드에 충전된 전압에 의해 제3 트랜지스터(T3)가 턴온되어 QB 노드는 방전되고, 제N 클럭 신호(CLK n)의 하이 논리 레벨에 의해 부트스트랩에 따라 풀업 트랜지스터(Tup)가 턴온되면서 제N 스테이지의 출력 단자에는 하이 논리 레벨의 스캔 펄스가 출력될 수 있다.

디스플레이 구동 기간(T1) 중 상기 제1 시구간 다음으로 이어지는 제2 시구간 동안 제N+1 스테이지의 출력 신호에 의해 제2 트랜지스터(T2)가 턴온되어 역방향전원(REV)이 Q 노드에 공급되면서 Q 노드가 방전되고, 정방향전원(FWD)에 의해 턴온된 제4 트랜지스터(T4)의 드레인 단자로 하이 논리 레벨의 제N+1 클럭 신호(CLK n+1)가 QB 노드를 충전하면서 제7 트랜지스터(T7)와 풀다운 트랜지스터(Tdown)가 턴온되면서 Q 노드 및 제N 스테이지의 출력 단자(G(n))가 각각 저전위전원(VSS)에 의해 방전될 수 있다.

도 12는 역방향 구동에 있어서 제N 스테이지의 Q노드 충전과 QB 노드 방전 그리고 스캔 펄스 출력 동작을 나타낸 도면이고, 도 13은 역방향 구동에 있어서 제N 스테이지의 Q노드 방전과 QB 노드 충전을 나타낸 도면이다.

<디스플레이 구동 기간: 역방향 구동>

디스플레이 구동 기간(T1) 중 제1 시구간 동안 제N+1 스테이지의 출력 신호에 의해 제2 트랜지스터(T2)가 턴온되어 역방향전원(REV)이 Q 노드에 공급되고, Q 노드에 충전된 전압에 의해 제3 트랜지스터(T3)가 턴온되어 QB 노드는 방전되고, 제N 클럭 신호(CLK n)의 하이 논리 레벨에 의해 부트스트랩에 따라 풀업 트랜지스터(Tup)가 턴온되면서 제N 스테이지의 출력 단자에는 하이 논리 레벨의 스캔 펄스가 출력될 수 있다.

디스플레이 구동 기간(T1) 중 상기 제1 시구간 다음으로 이어지는 제2 시구간 동안 제N-1 스테이지의 출력 신호에 의해 제1 트랜지스터(T1)가 턴온되어 정방향전원(FWD)이 Q 노드에 공급되면서 Q 노드가 방전되고, 역방향전원(REV)에 의해 턴온된 제5 트랜지스터(T5)의 드레인 단자로 하이 논리 레벨의 제N-1 클럭 신호(CLK(n-1))가 QB 노드를 충전하면서 제7 트랜지스터(T7)와 풀다운 트랜지스터(Tdown)가 턴온되면서 Q 노드 및 제N 스테이지의 출력 단자(G(n))가 각각 저전위전원(VSS)에 의해 방전될 수 있다.

한편 상기 제1 및 제2 트랜지스터(T1, T2) 각각은 게이트 구동회로(200)의 정방향 또는 역방향 동작에 따라서 어느 하나만 동작하여 정방향전원(FWD) 또는 역방향전원(REV)을 Q 노드로 제공할 수 있고, 정방향 구동 시 상기 정방향전원(FWD)은 상기 역방향전원(REV)보다 고 전압이 될 수 있고, 역방향 구동 시 상기 정방향전원(FWD)은 상기 역방향전원(REV)보다 고 전압이 될 수 있다.

<다이오드 커넥션 트랜지스터>

제N 스테이지와 제N+1 스테이지 중 적어도 하나는 다이오드 커넥션(Diode connetion) 트랜지스터(Td)를 각각 포함할 수 있고, 상기 다이오드 커넥션 트랜지스터(Td)는 게이트 단자와 드레인 단자를 전기적으로 연결하여 다이오드 소자와 유사한 동작을 구동시키는 것으로 상기 다이오드 커넥션 트랜지스터(Td)의 소스 단자는 Q 노드에 연결될 수 있고, 드레인 단자는 더미 스테이지의 출력 단자(G(n+1/2))와 연결될 수 있다.

정방향 동작 시 제N 스테이지, 더미 스테이지 그리고 제N+1 스테이지 순서로 동작하므로, 다이오드 커넥션 트랜지스터(Td)는 제N+1 스테이지에 연결되고, 역방향 동작 시 제N+1 스테이지, 더미 스테이지 그리고 제N 스테이지 순서로 동작하므로, 다이오드 커넥션 트랜지스터(Td)는 제N 스테이지의 Q 노드에 연결될 수 있다.

한편 상기 다이오드 커넥션 트랜지스터(Td)를 이용함으로써 트랜지스터를 제어하기 위한 별도의 제어 신호 없이, 홀딩 신호(Hd) 공급 시 더미 스테이지 다음 단의 스테이지의 Q 노드가 충전을 유지할 수 있도록 한다.

<더미 스테이지>

더미 스테이지의 풀업 트랜지스터(Tup)의 드레인 단자에는 터치 인에이블 신호(TouchEN)가 인가될 수 있고, 더미 스테이지의 QB노드 충전부(212)의 제4 트랜지스터(T4)의 드레인 단자에는 제N+2 클럭 신호(CLK(n+2))가 인가될 수 있고 제5 트랜지스터(T5)의 드레인 단자에는 제N-1 클럭 신호(CLK(n-1))가 인가될 수 있다. 즉, 더미 스테이지를 기준으로 두 단 전 스테이지의 풀업 트랜지스터(Tup)에 인가되는 제N-1 클럭 신호(CLK(n-1))과 두 단 후 스테이지의 풀업 트랜지스터(Tup)에 인가되는 제N+2 클럭 신호(CLK(n+2))가 인가될 수 있다. 그리고 더미 스테이지를 기준으로 1 단 전 스테이지의 출력 신호 단자(G(n))로부터의 스캔 펄스가 더미 스테이지의 제1 트랜지스터(T1)의 게이트 단자에 공급되도록 하고, 1 단 후 스테이지의 출력 신호 단자(G(n+1))로부터의 스캔 펄스가 더미 스테이지의 제2 트랜지스터(T2)의 게이트 단자에 공급될 수 있다. 이와 같이 디스플레이 구동 구간의 마지막 스테이지의 출력 신호를 더미 스테이지의 스타트(VST) 신호로 이용함으로써 터치 구동 시점에서 더미 스테이지가 구동하도록 할 수 있다.

<게이트 구동회로의 회로도>

도 14a는 게이트 구동회로의 회로도이다.

도 14a를 기준으로 본 발명의 실시예에 따른 게이트 구동회로(200)를 이루는 쉬프트 레지스터(210)의 구성요소인 스테이지들의 기능을 설명한다.

실시예에 따른 게이트 구동회로(200)는 제N(N은 자연수) 스테이지가 출력하는 스캔 펄스를 스타트 신호(VST: G(n-1))로 인가 받고 제N+1 디스플레이 구동 시 게이트 라인으로 스캔 펄스를 출력하는 제N+1 스테이지 및 상기 제N+1 디스플레이 구동 전 터치 구동 시 상기 제N+1 스테이지로 홀딩 신호(Hd)를 출력하는 더미 스테이지를 포함하고, 상기 제N+1 스테이지는 제N+1 Q노드 상의 전압에 의해 제어되어 인가된 클럭 신호(CLK(n+1))를 게이트 라인의 스캔 펄스로 출력하는 제N+1 풀업 트랜지스터를 포함하고, 상기 홀딩 신호(Hd)는 상기 제N+1 Q노드에 공급될 수 있다. 그리고 상기 제N 스테이지는 상기 홀딩 신호(Hd)를 상기 제N+1 Q노드에 공급하는 다이오드 커넥션 트랜지스터(Td)를 포함할 수 있다. 그리고 상기 더미 스테이지는 상기 제N 스테이지의 스캔 펄스를 스타트 신호(VST: G(n))로 인가 받을 수 있다. 그리고 상기 제N 스테이지는 제N 디스플레이 구동 시 제N-1 스테이지의 스캔 펄스(VST: G(n-1))에 의해 제어되어 전압이 충전되는 제N Q노드 상의 전압에 의해 제어되고 제N 클럭신호(CLK(n))를 스캔 펄스로 출력하는 제N 풀업 트랜지스터를 포함하고, 상기 더미 스테이지는 상기 제N 스테이지의 스캔 펄스(VST: G(n))에 의해 제어되어 전압이 충전되는 제N+1/2 Q노드 상의 전압에 의해 제어되고 터치 인에이블 신호(TouchEN)를 상기 홀딩 신호로 출력하는 제N+1/2 풀업 트랜지스터를 포함할 수 있다. 그리고 상기 제N 디스플레이 구동은 상기 터치 구동 전에 실행될 수 있다. 또한 상기 터치 인에이블 신호(TouchEN)는 상기 터치 구동 시 하이 레벨이 되고, 상기 디스플레이 구동 시 로우 레벨이 될 수 있다.

도 14b는 제N 스테이지 동작을 중심으로 복수개의 스테이지의 동작 과정을 나타낸 도면이고, 도 15는 더미 스테이지 동작을 중심으로 복수개의 스테이지의 동작 과정을 나타낸 도면이며, 도 16은 제N+1 스테이지 동작을 중심으로 복수개의 스테이지의 동작 과정을 나타낸 도면이다.

<디스플레이 및 터치 시분할 구동 방법>

디스플레이 구간(T1) 동안 제1 내지 제64 스테이지가 순차적으로 동작하여 각 스테이지의 출력 단자로 스캔 펄스가 출력되고, 제N 스테이지인 제64 스테이지의 출력 신호는 더미 스테이지의 충방전부(211)의 제1 트랜지스터(T1)의 게이트 단자 및 제N+1 스테이지의 충방전부(211)의 제1 트랜지스터(T1)의 게이트 단자에 공급된다.

터치 구간(T2) 동안 제N 스테이지의 출력 신호에 의해 제1 트랜지스터(T1)가 턴온되어 더미 스테이지의 Q 노드가 충전되고, 터치 인에이블 신호(TouchEN)가 더미 스테이지의 풀업 트랜지스터(Tup)의 드레인 단자에 공급되면서 Q 노드는 부트스트랩되어 상기 풀업 트랜지스터(Tup)가 턴온되고 그에 따라 상기 터치 인에이블 신호(TouchEN)가 더미 스테이지의 출력 단자(G(n+1/2)로 출력된다. 그리고 상기 더미 스테이지의 출력 단자(G(n+1/2)로 출력된 하이 논리 레벨의 터치 인에이블 신호(TouchEN)는 제N+1 스테이지의 다이오드 커넥션 트랜지스터(Td)에 공급되고 제N+1 스테이지의 Q 노드를 지속적으로 충전시킬 수 있다.

이어서 다음 디스플레이 구간(T2) 동안 제N+1 스테이지인 제65 스테이지는 제N+1 클럭 신호(CLK(n+1))에 의해 Q 노드가 부트스트랩 되면서 출력 단자(G(n+1))로 온전한 하이 레벨의 스캔 펄스를 출력할 수 있다.

도 17은 제N+1 스테이지 동작 시 Q노드 전압을 나타낸 파형도이다.

도 17을 참조하면, 이와 같이 더미 스테이지는 다음 단의 스테이지인 제N+1 스테이지의 Q 노드 전압이 플로팅(floating)되지 않도록 전압원 공급원 역할을 할 수 있다. 홀딩 신호(Hd)가 공급되는 경우(Hd(o))와 공급되지 않는 경우(Hd(x))를 비교하면, Q 노드 전압 파형에서 나타난 바와 같이 제N+1 스테이지의 Q 노드 전압이 떨어지지 않고 유지되고, 부트스트랩 할 때에도 더 높은 전압(bootstrap 1_ Hd(o) > bootstrap 2_ Hd(x))으로 상승함을 알 수 있다. 따라서 온전압 게이트하이전압(VGH)의 스캔 펄스가 출력되므로 가로 줄 시인 현상인 딤(Dim) 현상을 제거할 수 있다.

이와 같이 터치 구동 기간에 제N+1 스테이지와 같이 스탠바이 상태인 스테이지의 Q 노드의 전압을 유지시킬 수 있으므로 도 5에서의 C 블록 구간의 개수를 저감, 즉 한 프레임 동안 터치 구동 구간의 횟수를 줄이고 하나의 터치 구동 구간의 시간 길이를 증가시킬 수 있다. 또한 디스플레이 구동 구간과 터치 구동 구간 사이의 여유 시간(margin time)을 점가시켜 고해상도에서 클럭 시간(CLK time)을 확보할 수 있다.

이상에서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술할 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.

10 표시장치
100 액정패널
110 화소
120 패턴전극
200 게이트 구동회로
200a 제1 게이트 구동회로
200b 제2 게이트 구동회로
210 쉬프트 레지스터
211 충방전부
212 QB노드 충전부
300 데이터 구동회로
400 타이밍 콘트롤러
500 터치 구동회로

Claims (18)

1. 각각이 스캔 펄스를 출력하는 복수의 스테이지 중 제N(N은 자연수) 스테이지가 출력하는 스캔 펄스를 스타트 신호로 인가 받고 제N+1 디스플레이 구동 시 게이트 라인으로 스캔 펄스를 출력하는 제N+1 스테이지; 및
   상기 제N+1 디스플레이 구동 전 터치 구동 시 상기 제N+1 스테이지로 홀딩 신호를 출력하는 더미 스테이지;를 포함하고,
   상기 제N+1 스테이지는 제N+1 Q노드 상의 전압에 의해 제어되어 인가된 클럭 신호를 게이트 라인의 스캔 펄스로 출력하는 제N+1 풀업 트랜지스터를 포함하고,
   상기 홀딩 신호는 상기 제N+1 Q노드에 공급되는고,
   상기 더미 스테이지는 상기 복수의 스테이지 중 최상단 스테이지와 최하단 스테이지 사이에 배치되는 게이트 구동회로.
2. 제1 항에 있어서,
   상기 제N+1 스테이지는 상기 홀딩 신호를 상기 제N+1 Q노드에 공급하는 다이오드 커넥션 트랜지스터를 포함하는 게이트 구동회로.
3. 제2 항에 있어서,
   상기 더미 스테이지는 상기 제N 스테이지의 스캔 펄스를 스타트 신호로 인가 받아 상기 제N+1 스테이지의 홀딩 신호 입력 단자로 상기 홀딩 신호를 공급하는 게이트 구동회로.
4. 제3 항에 있어서,
   상기 제N 스테이지는 제N 디스플레이 구동 시 제N-1 스테이지의 스캔 펄스에 의해 제어되어 전압이 충전되는 제N Q노드 상의 전압에 의해 제어되고 제N 클럭신호를 스캔 펄스로 출력하는 제N 풀업 트랜지스터를 포함하고,
   상기 더미 스테이지는 상기 제N 스테이지의 스캔 펄스에 의해 제어되어 전압이 충전되는 제N+1/2 Q노드 상의 전압에 의해 제어되고 터치 인에이블 신호를 상기 홀딩 신호로 출력하는 제N+1/2 풀업 트랜지스터;를 포함하는 게이트 구동회로.
5. 제4 항에 있어서,
   상기 제N 디스플레이 구동은 상기 터치 구동 전에 실행되는 게이트 구동회로.
6. 제4 항에 있어서,
   상기 터치 인에이블 신호는 상기 터치 구동 시 하이 레벨이 되고, 상기 디스플레이 구동 시 로우 레벨이 되는 게이트 구동회로.
7. 제5 항에 있어서,
   상기 제N, 제N+1 및 더미 스테이지 각각은 각자의 Q노드를 충전 및 방전하는 충방전부;를 포함하고,
   상기 제N 스테이지의 충방전부는, 상기 제N-1 스테이지의 스캔 펄스에 의해 제어되어 제1 전압을 상기 제N Q노드에 제공하는 제1 트랜지스터와 상기 제N+1 스테이지의 스캔 펄스에 의해 제어되어 제2 전압을 상기 제N Q노드에 제공하는 제2 트랜지스터;를 포함하고,
   상기 더미 스테이지의 충방전부는, 상기 제N 스테이지의 스캔 펄스에 의해 제어되어 제1 전압을 상기 제N+1/2 Q노드에 제공하는 제1 트랜지스터와 상기 제N+1 스테이지의 스캔 펄스에 의해 제어되어 제2 전압을 상기 제N+1/2 Q노드에 제공하는 제2 트랜지스터;를 포함하고,
   상기 제N+1 스테이지의 충방전부는, 상기 제N 스테이지의 스캔 펄스에 의해 제어되어 제1 전압을 상기 제N+1 Q노드에 제공하는 제1 트랜지스터와 제N+2 스테이지의 스캔 펄스에 의해 제어되어 제2 전압을 상기 제N+1 Q노드에 제공하는 제2 트랜지스터;를 포함하는 게이트 구동회로.
8. 제7 항에 있어서,
   상기 제1 전압은 상기 제2 전압보다 고 전압인 게이트 구동회로.
9. 제1 항에 따른 게이트 구동회로;
   화상을 표시하는 패널; 및
   상기 패널의 터치를 감지하는 터치 구동회로;를 포함하고,
   상기 패널은 복수개의 화소, 상기 복수개의 화소를 복수개의 화소 그룹으로 그룹화하고 각 그룹들 각각에 일 대 일로 대응하는 복수개의 패턴 전극 및 상기 패턴 전극들 각각을 상기 터치 구동회로와 연결하는 센싱 라인을 포함하는 표시장치.
10. 제9 항에 있어서,
    상기 제N 스테이지는 상기 홀딩 신호를 상기 제N+1 Q노드에 공급하는 다이오드 커넥션 트랜지스터를 포함하는 표시장치.
11. 제10 항에 있어서,
    상기 더미 스테이지 및 상기 제N+1 스테이지는 상기 제N 스테이지의 스캔 펄스를 스타트 신호로 인가 받는 표시장치.
12. 제11 항에 있어서,
    상기 제N 스테이지는 제N 디스플레이 구동 시 제N-1 스테이지의 스캔 펄스에 의해 제어되어 전압이 충전되는 제N Q노드 상의 전압에 의해 제어되고 제N 클럭신호를 스캔 펄스로 출력하는 제N 풀업 트랜지스터를 포함하고,
    상기 더미 스테이지는 상기 제N 스테이지의 스캔 펄스에 의해 제어되어 전압이 충전되는 제N+1/2 Q노드 상의 전압에 의해 제어되고 터치 인에이블 신호를 상기 홀딩 신호로 출력하는 제N+1/2 풀업 트랜지스터;를 포함하는 표시장치.
13. 제12 항에 있어서,
    상기 제N+1 디스플레이 구동은 상기 터치 구동 전에 실행되는 표시장치.
14. 제13 항에 있어서,
    상기 터치 인에이블 신호는 상기 터치 구동 시 하이 레벨이 되고, 상기 디스플레이 구동 시 로우 레벨이 되는 표시장치.
15. 디스플레이 구동 기간 중 제N 디스플레이 구동 기간 동안 복수의 게이트 라인 중 하나의 게이트 라인으로 스캔 펄스를 출력하는 제N(N은 자연수) 스테이지;
    상기 디스플레이 구동 기간 중 제N+1 디스플레이 구동 기간 동안 상기 하나의 게이트 라인과 이웃한 다른 하나의 게이트 라인으로 스캔 펄스를 출력하는 제N+1 스테이지; 및
    상기 제N 스테이지와 상기 제N+1 스테이지 사이에 배치되고, 상기 복수의 게이트 라인과 분리된 더미 스테이지를 포함하고,
    상기 더미 스테이지는 상기 제N 디스플레이 구동 기간과 상기 제N+1 디스플레이 구동 기간 사이의 터치 구동 기간 동안 홀딩 신호를 출력하는 게이트 구동회로.
16. 제15항에 있어서,
    상기 더미 스테이지 및 상기 제N+1 스테이지는 상기 제N 스테이지에서 출력된 상기 스캔 펄스를 스타트 신호로 인가 받고,
    상기 더미 스테이지의 출력 단자로부터 출력된 상기 홀딩 신호는 상기 제N+1 스테이지의 제N+1 Q노드에 공급되는 게이트 구동회로.
17. 제15항에 있어서,
    상기 복수의 게이트 라인 중 최상단 게이트 라인으로 스캔 펄스를 출력하는 최상단 스테이지; 및
    상기 복수의 게이트 라인 중 최하단 게이트 라인으로 스캔 펄스를 출력하는 최하단 스테이지를 더 포함하고,
    상기 최상단 스테이지 및 상기 최하단 스테이지 각각의 스타트 신호 입력 단자, 리셋 신호 입력 단자 및 출력 단자는 상기 더미 스테이지와 분리된, 게이트 구동회로.
18. 제15항에 있어서,
    하나의 프레임 기간은, 상기 디스플레이 구동 기간 및 상기 터치 구동 기간 각각을 복수 개 포함하고,
    상기 더미 스테이지의 개수는 상기 하나의 프레임 기간 동안 상기 터치 구동 기간의 횟수와 대응되는, 게이트 구동회로.

Images