RU2543312C2 - Сдвиговый регистр, возбуждающая схема линии сигналов сканирования, содержащая его, устройство отображения - Google Patents

Сдвиговый регистр, возбуждающая схема линии сигналов сканирования, содержащая его, устройство отображения Download PDF

Info

Publication number
RU2543312C2
RU2543312C2 RU2012122770/08A RU2012122770A RU2543312C2 RU 2543312 C2 RU2543312 C2 RU 2543312C2 RU 2012122770/08 A RU2012122770/08 A RU 2012122770/08A RU 2012122770 A RU2012122770 A RU 2012122770A RU 2543312 C2 RU2543312 C2 RU 2543312C2
Authority
RU
Russia
Prior art keywords
node
electrode
stage
potential
signal
Prior art date
Application number
RU2012122770/08A
Other languages
English (en)
Other versions
RU2012122770A (ru
Inventor
Акихиса ИВАМОТО
Хидеки МОРИИ
Такаюки МИДЗУНАГА
Кеи ИКУТА
Original Assignee
Шарп Кабусики Кайся
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Шарп Кабусики Кайся filed Critical Шарп Кабусики Кайся
Publication of RU2012122770A publication Critical patent/RU2012122770A/ru
Application granted granted Critical
Publication of RU2543312C2 publication Critical patent/RU2543312C2/ru

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

Изобретение относится к вычислительной технике. Технический результат заключается в обеспечении возможности переключать порядок сканирования линии сигналов сканирования при предотвращении увеличения поверхности схемы, потребления тока и недостаточного заряда пиксельной емкости. Сдвиговый регистр содержит множество бистабильных схем, имеющих первое состояние и второе состояние и соединенных последовательно друг с другом, при этом множество бистабильных схем последовательно переходит в первое состояние на основе, по меньшей мере, четырехфазных синхросигналов, включающих в себя двухфазные синхросигналы, которые предоставляются в качестве первого синхросигнала и второго синхросигнала в бистабильные схемы каскада нечетного порядка из множества бистабильных схем, и двухфазные синхросигналы, которые предоставляются в качестве первого синхросигнала и второго синхросигнала в бистабильные схемы каскада четного порядка из множества бистабильных схем, в котором каждая бистабильная схема включает в себя: выходной узел; элемент переключения управления выводом; первый и второй модули заряда для заряда первого узла. 3 н. и 22 з.п. ф-лы, 30 ил.

Description

Область техники, к которой относится изобретение
Настоящее изобретение относится к сдвиговому регистру, который предоставляется в возбуждающей схеме устройства отображения с активной матрицей, а более конкретно - к сдвиговому регистру, допускающему двунаправленный сдвиг входного сигнала.
Уровень техники
В последние годы, с целью уменьшить размер устройства отображения и сократить затраты, проводятся активные разработки устройств отображения, в которых как модуль отображения, включающий в себя пиксельную схему, так и формирователь сигналов управления затворами для возбуждения линии шины затворов (линии сигналов сканирования) формируются на одной подложке. Фиг. 23 является блок-схемой, показывающей пример конфигурации формирователя сигналов управления затворами такого традиционного устройства отображения. Помимо этого, фиг. 24 является принципиальной схемой, показывающей пример конфигурации одного каскада сдвигового регистра, который составляет формирователь сигналов управления затворами.
Как показано на фиг. 23, формирователь сигналов управления затворами включает в себя сдвиговый регистр 90 из нескольких каскадов (число каскадов, идентичное числу каскадов линий шины затворов). Каждый каскад сдвигового регистра 90 является бистабильной схемой, которая находится в любом из двух состояний (первого состояния и второго состояния) в каждый момент времени, и выводит сигнал, указывающий это состояние, в качестве сигнала сканирования. Таким образом, сдвиговый регистр 90 включает в себя несколько бистабильных схем SR. Каждая бистабильная схема SR содержит входные контактные выводы для приема двухфазных синхросигналов CKA (в дальнейшем в этом документе называемых "первым тактовым сигналом") и CKB (в дальнейшем в этом документе называемых "вторым тактовым сигналом") соответственно, входной контактный вывод для приема напряжения VSS питания с низким уровнем мощности, входной контактный вывод для приема сигнала SET задания, входной контактный вывод для приема сигнала RESET сброса и выходной контактный вывод для вывода сигнала GOUT сканирования. Сигнал GOUT сканирования, выводимый из каждого каскада (бистабильной схемы), предоставляется в следующий каскад в качестве сигнала задания, а также предоставляется в предыдущий каскад в качестве сигнала сброса.
Как показано на фиг. 24, бистабильная схема включает в себя четыре тонкопленочных транзистора T91, T92, T93 и T94 и конденсатор C9. Бистабильная схема также включает в себя четыре входных контактных вывода 91-94 и выходной контактный вывод 95 в дополнение к входному контактному выводу для напряжения VSS питания с низким уровнем мощности. Контактный вывод истока тонкопленочного транзистора T91, контактный вывод стока тонкопленочного транзистора T92 и контактный вывод затвора тонкопленочного транзистора T93 подключаются друг к другу. Следует отметить, что область (межсоединение), в которой эти контактные выводы подключаются друг к другу, называется "netA" для удобства.
В тонкопленочном транзисторе T91 контактный вывод затвора и контактный вывод стока подключаются к входному контактному выводу 91 (т.е. в диодном включении), и контактный вывод истока подключается к netA. В тонкопленочном транзисторе T92 контактный вывод затвора подключается к входному контактному выводу 92, контактный вывод стока подключается к netA, и контактный вывод истока подключается к напряжению VSS питания. В тонкопленочном транзисторе T93 контактный вывод затвора подключается к netA, контактный вывод стока подключается к входному контактному выводу 93, и контактный вывод истока подключается к выходному контактному выводу 95. В тонкопленочном транзисторе T94 контактный вывод затвора подключается к входному контактному выводу 94, контактный вывод стока подключается к выходному контактному выводу 95, и контактный вывод истока подключается к напряжению VSS питания. В конденсаторе C9 один конец подключается к netA, а другой конец подключается к выходному контактному выводу 95.
В конфигурации, как описано выше, каждый каскад (бистабильная схема) сдвигового регистра 90 работает следующим образом. Следует отметить, что фиг. 25 является временной диаграммой для описания работы каждого каскада сдвигового регистра 90. Первый тактовый сигнал CKA, который переходит к высокому уровню в каждом другом периоде горизонтального сканирования, предоставляется на входной контактный вывод 93. Второй тактовый сигнал CKB, фаза которого сдвигается на 180 градусов от фазы первого тактового сигнала CKA, предоставляется на входной контактный вывод 94. В течение периода перед моментом t0 времени потенциал netA и потенциал сигнала GOUT сканирования (потенциал выходного контактного вывода 95) имеют низкий уровень.
При достижении момента t0 времени импульс сигнала SET задания предоставляется на входной контактный вывод 91. Поскольку тонкопленочный транзистор T91 находится в диодном включении, как показано на фиг. 24, тонкопленочный транзистор T91 переходит во включенное состояние посредством импульса этого сигнала SET задания, и конденсатор C9 заряжается. Как результат, потенциал netA изменяется от низкого уровня к высокому уровню, и тонкопленочный транзистор T93 переходит во включенное состояние. В этом случае первый тактовый сигнал CKA имеет низкий уровень в период от момента t0 времени до момента t1 времени. Следовательно, в течение этого периода сигнал GOUT сканирования поддерживается на низком уровне. Кроме того, в течение этого периода, поскольку сигнал RESET сброса имеет низкий уровень, тонкопленочный транзистор T92 поддерживается в отключенном состоянии. Следовательно, потенциал netA не снижается в течение этого периода.
При достижении момента t1 времени первый тактовый сигнал CKA изменяется от низкого уровня к высокому уровню. В этом случае, поскольку тонкопленочный транзистор T93 находится во включенном состоянии, потенциал входного контактного вывода 93 увеличивается, и потенциал выходного контактного вывода 95 также увеличивается. Здесь, как показано на фиг. 24, поскольку конденсатор C9 предоставляется между netA и выходным контактным выводом 95, потенциал netA также увеличивается (netA использует компенсационную обратную связь) с увеличением потенциала выходного контактного вывода 95. Как результат, большое напряжение прикладывается к тонкопленочному транзистору T93, и потенциал сигнала GOUT сканирования увеличивается до потенциала высокого уровня первого тактового сигнала CKA. Следовательно, линия шины затворов, подключенная к выходному контактному выводу 95 бистабильной схемы, переходит в выбранное состояние. Следует отметить, что в период от момента t1 времени до момента t2 времени второй тактовый сигнал CKB имеет низкий уровень. Следовательно, поскольку тонкопленочный транзистор T94 поддерживается в отключенном состоянии, потенциал сигнала GOUT сканирования не снижается в течение этого периода.
При достижении момента t2 времени первый тактовый сигнал CKA изменяется от высокого уровня к низкому уровню. Соответственно потенциал выходного контактного вывода 95 снижается со снижением потенциала входного контактного вывода 93, и потенциал netA также снижается через конденсатор C9. Кроме того, в момент t2 времени импульс сигнала RESET сброса предоставляется на входной контактный вывод 92. Соответственно тонкопленочный транзистор T92 переходит во включенное состояние. Как результат, потенциал netA изменяется от высокого уровня к низкому уровню. Кроме того, в момент t2 времени второй тактовый сигнал CKB изменяется от низкого уровня к высокому уровню. Соответственно тонкопленочный транзистор T94 переходит во включенное состояние. Как результат, потенциал выходного контактного вывода 95, т.е. потенциал сигнала GOUT сканирования переходит к низкому уровню.
Как описано выше, сигнал GOUT сканирования, выводимый из каждого каскада (бистабильной схемы), предоставляется в следующий каскад в качестве сигнала SET задания, как показано на фиг. 23. Таким образом, несколько линий шины затворов, предоставляемых в устройстве отображения, последовательно переходят в выбранное состояние в каждом периоде горизонтального сканирования, и запись выполняется для пиксельной емкости в пиксельной схеме для каждой строки.
Касательно устройства отображения, как описано выше, предлагается конфигурация, которая позволяет переключаться между порядками сканирования (направлениями сканирования) линий шины затворов. Фиг. 26 является блок-схемой, показывающей конфигурацию сдвигового регистра, раскрытого в патенте (США) № 6778626. В этом сдвиговом регистре предоставляются схемы (схемы для ввода сигнала SW выбора в качестве сигнала, соответствующего порядку сканирования) 310, 312 и 314 для переключения между порядками сканирования в каждом каскаде. Порядки сканирования переключаются посредством сигнала SW выбора, который предоставляется в эти схемы 310, 312 и 314.
Фиг. 27 является блок-схемой, показывающей конфигурацию сдвигового регистра, раскрытого в публикации не прошедшей экспертизу заявки на патент (Япония) № 2001-506044. В этом сдвиговом регистре сигнал задания из предыдущего каскада или из следующего каскада предоставляется в каждый каскад, и сигнал сброса из второго предыдущего каскада или из второго следующего каскада предоставляется в каждый каскад. Посредством предоставления конфигурации, как описано выше, можно переключаться между порядками сканирования линий шины затворов без использования сигнала выбора для переключения между порядками сканирования.
Цель предоставления возможности переключаться между порядками сканирования линий шины затворов заключается в следующем. Когда пользователь встраивает жидкокристаллический модуль отображения в телевизионный приемник в месте назначения доставки, например, направление встраивания иногда отличается в зависимости от места назначения доставки (например, направления вверх и вниз становятся противоположными). В этом случае, когда порядки сканирования могут быть переключены в месте назначения доставки, отображение изображений, требуемое пользователем, может быть выполнено. Также предлагается телевизионный приемник, который позволяет просматривать изображение, отражаемое от зеркала. В этом случае, когда порядки сканирования могут быть переключены, пользователь может просматривать изображение в обычном состоянии, даже когда изображение на экране является изображением, отражаемым от зеркала.
Документы предшествующего уровня техники
Патентные документы
Патентный документ 1. Патент (США) № 6778626
Патентный документ 2. Публикация не прошедшей экспертизу заявки на патент (Япония) номер 2001-506044
Сущность изобретения
Задачи, которые должны быть решены изобретением
Тем не менее, согласно конфигурации, описанной в патенте (США) № 6778626, как описано выше, схемы 310, 312 и 314 для переключения между порядками сканирования необходимы в каждом каскаде сдвигового регистра. Следовательно, это приводит к увеличению площади схемы и увеличению потребления тока, а также к увеличению затрат. Дополнительно, схемы 310, 312 и 314 для переключения между порядками сканирования выполнены с возможностью переключать переключатель посредством сигнала SW выбора. Согласно этой конфигурации, транзисторы, которые составляют переключатели, поддерживаются во включенном состоянии в ходе работы устройства отображения. Следовательно, когда тонкопленочный транзистор и т.п., который использует аморфный кремний, применяется в качестве переключателей, возникает сдвиг порогового напряжения транзисторов во время высокотемпературного старения, и он иногда приводит к анормальной работе. Соответственно высокая надежность не обеспечивается.
В последние годы, кроме того, постоянно увеличивается размер панели и увеличивается высокое разрешение, и становится важным предотвращать недостаток заряда для пиксельной емкости. Относительно этого аспекта, согласно сдвиговому регистру, раскрытому в публикации не прошедшей экспертизу заявки на патент (Япония) № 2001-506044, отсутствует период, в который несколько линий шины затворов одновременно выбираются (см. фиг. 28). Следовательно, во время прямого сканирования, например, невозможно выполнять предварительный заряд (предзаряд) для (k+1)-й строки в течение периода, когда заряд выполняется для k-й линии. Чтобы давать возможность выполнять предварительный заряд в этом сдвиговом регистре, сдвиговый регистр должен быть выполнен с возможностью использовать шесть или более синхросигналов.
Цель настоящего изобретения заключается в том, чтобы реализовывать сдвиговый регистр, который может переключаться между порядками сканирования линий сигналов сканирования при подавлении увеличения площади схемы, увеличения потребления тока и недостатка заряда для пиксельной емкости.
Средство для решения задач
Первый аспект настоящего изобретения направлен на сдвиговый регистр, содержащий множество бистабильных схем, каждая из которых имеет первое состояние и второе состояние и соединенных последовательно друг с другом, при этом множество бистабильных схем последовательно переходит в первое состояние на основе, по меньшей мере, четырехфазных синхросигналов, включающих в себя двухфазные синхросигналы, которые предоставляются в качестве первого синхросигнала и второго синхросигнала в бистабильные схемы каскада нечетного порядка из множества бистабильных схем, и двухфазные синхросигналы, которые предоставляются в качестве первого синхросигнала и второго синхросигнала в бистабильные схемы каскада четного порядка из множества бистабильных схем, при этом:
- каждая бистабильная схема включает в себя:
- выходной узел, который выводит сигнал состояния, указывающий любое из первого состояния и второго состояния;
- элемент переключения управления выводом, в котором первый синхросигнал предоставляется во второй электрод и третий электрод подключается к выходному узлу;
- первый модуль заряда первого узла для заряда первого узла, подключенного к первому электроду элемента переключения управления выводом, на основе сигнала состояния, выводимого из бистабильной схемы из предыдущего каскада каждой соответствующей бистабильной схемы;
- второй модуль заряда первого узла для заряда первого узла на основе сигнала состояния, выводимого из бистабильной схемы следующего каскада каждой соответствующей бистабильной схемы;
- первый модуль разряда первого узла для разряда первого узла на основе сигнала состояния, выводимого из бистабильной схемы третьего каскада после каждой соответствующей бистабильной схемы, и
- второй модуль разряда первого узла для разряда первого узла на основе сигнала состояния, выводимого из бистабильной схемы третьего каскада перед каждой соответствующей бистабильной схемой.
Согласно второму аспекту настоящего изобретения, в первом аспекте настоящего изобретения
- фаза первого синхросигнала и фаза второго синхросигнала сдвигаются на 180 градусов друг от друга.
Согласно третьему аспекту настоящего изобретения, в первом аспекте настоящего изобретения
- фаза двухфазных синхросигналов, предоставляемых в бистабильные схемы каскада нечетного порядка, и фаза двухфазных синхросигналов, предоставляемых в бистабильные схемы каскада четного порядка, сдвигаются на 90 градусов друг от друга.
Согласно четвертому аспекту настоящего изобретения, в первом аспекте настоящего изобретения
- тактирование, в которое первый синхросигнал изменяется от высокого уровня к низкому уровню, является идентичным тактированию, в которое второй синхросигнал изменяется от низкого уровня к высокому уровню, а также тактирование, в которое первый синхросигнал изменяется от низкого уровня к высокому уровню, является идентичным тактированию, в которое второй синхросигнал изменяется от высокого уровня к низкому уровню.
Согласно пятому аспекту настоящего изобретения, в первом аспекте настоящего изобретения
- рабочая нагрузка каждого из четырехфазных синхросигналов составляет 50%.
Согласно шестому аспекту настоящего изобретения, в первом аспекте настоящего изобретения
- в каждой бистабильной схеме
- первый модуль заряда первого узла включает в себя первый переключающий элемент, в котором сигнал состояния, выводимый из бистабильной схемы из предыдущего каскада каждой соответствующей бистабильной схемы, предоставляется в первый электрод и второй электрод, и третий электрод подключается к первому узлу,
- второй модуль заряда первого узла включает в себя второй переключающий элемент, в котором сигнал состояния, выводимый из бистабильной схемы следующего каскада каждой соответствующей бистабильной схемы, предоставляется в первый электрод и второй электрод, и третий электрод подключается к первому узлу,
- первый модуль разряда первого узла включает в себя третий переключающий элемент, в котором сигнал состояния, выводимый из бистабильной схемы третьего каскада после каждой соответствующей бистабильной схемы, предоставляется в первый электрод, второй электрод подключается к первому узлу, и потенциал низкого уровня предоставляется в третий электрод, и
- второй модуль разряда первого узла включает в себя четвертый переключающий элемент, в котором сигнал состояния, выводимый из бистабильной схемы третьего каскада перед каждой соответствующей бистабильной схемой, предоставляется в первый электрод, второй электрод подключается к первому узлу, и потенциал низкого уровня предоставляется в третий электрод.
Согласно седьмому аспекту настоящего изобретения, в первом аспекте настоящего изобретения
- каждая бистабильная схема дополнительно включает в себя:
- пятый переключающий элемент, в котором второй электрод подключается к первому узлу, и потенциал низкого уровня предоставляется в третий электрод; и
- модуль управления второго узла, который управляет потенциалом второго узла, подключенного к первому электроду пятого переключающего элемента, на основе второго синхросигнала и потенциала первого узла.
Согласно восьмому аспекту настоящего изобретения, в седьмом аспекте настоящего изобретения
- модуль управления второго узла включает в себя:
- шестой переключающий элемент, в котором второй синхросигнал предоставляется в первый электрод и второй электрод, и третий электрод подключается ко второму узлу; и
- седьмой переключающий элемент, в котором первый электрод подключается к первому узлу, второй электрод подключается ко второму узлу, и потенциал низкого уровня предоставляется в третий электрод.
Согласно девятому аспекту настоящего изобретения, в первом аспекте настоящего изобретения
- бистабильные схемы каскада нечетного порядка принимают двухфазные синхросигналы, которые предоставляются в бистабильные схемы каскада четного порядка, в качестве третьего синхросигнала и четвертого синхросигнала соответственно,
- бистабильные схемы каскада четного порядка принимают двухфазные синхросигналы, которые предоставляются в бистабильные схемы каскада нечетного порядка, в качестве третьего синхросигнала и четвертого синхросигнала соответственно и
- каждая бистабильная схема дополнительно включает в себя:
- восьмой переключающий элемент, в котором второй электрод подключается к первому узлу, и потенциал низкого уровня предоставляется в третий электрод;
- модуль управления третьего узла, который управляет потенциалом третьего узла, подключенного к первому электроду восьмого переключающего элемента, на основе третьего синхросигнала и потенциала первого узла;
- одиннадцатый переключающий элемент, в котором второй электрод подключается к первому узлу, и потенциал низкого уровня предоставляется в третий электрод; и
- модуль управления четвертого узла, который управляет потенциалом четвертого узла, подключенного к первому электроду одиннадцатого переключающего элемента, на основе четвертого синхросигнала и потенциала первого узла.
Согласно десятому аспекту настоящего изобретения, в девятом аспекте настоящего изобретения
- модуль управления третьего узла включает в себя:
- девятый переключающий элемент, в котором третий синхросигнал предоставляется в первый электрод и второй электрод, и третий электрод подключается к третьему узлу, и
- десятый переключающий элемент, в котором первый электрод подключается к первому узлу, второй электрод подключается к третьему узлу, и потенциал низкого уровня предоставляется в третий электрод, и
- модуль управления четвертого узла включает в себя:
- двенадцатый переключающий элемент, в котором четвертый синхросигнал предоставляется в первый электрод и второй электрод, и третий электрод подключается к четвертому узлу, и
- тринадцатый переключающий элемент, в котором первый электрод подключается к первому узлу, второй электрод подключается к четвертому узлу, и потенциал низкого уровня предоставляется в третий электрод.
Согласно одиннадцатому аспекту настоящего изобретения, в первом аспекте настоящего изобретения
- три сигнала управления на стороне первого каскада для разряда первого узла, включенного в каждую из бистабильных схем первого каскада, второго каскада и третьего каскада из множества бистабильных схем, посредством второго модуля разряда первого узла соответственно предоставляются снаружи, и
- три сигнала управления на стороне последнего каскада для разряда первого узла, включенного в каждую из бистабильных схем последнего каскада, каскада перед последним каскадом и второго каскада перед последним каскадом из множества бистабильных схем, посредством первого модуля разряда первого узла соответственно предоставляются снаружи.
Согласно двенадцатому аспекту настоящего изобретения, в одиннадцатом аспекте настоящего изобретения
- два сигнала управления на стороне первого каскада из трех сигналов управления на стороне первого каскада реализуются посредством одного сигнала, и
- два сигнала управления на стороне последнего каскада из трех сигналов управления на стороне последнего каскада реализуются посредством одного сигнала.
Согласно тринадцатому аспекту настоящего изобретения, в двенадцатом аспекте настоящего изобретения
- в каждой из бистабильных схем первого каскада, второго каскада и третьего каскада из множества бистабильных схем изменение первого синхросигнала от низкого уровня к высокому уровню подавляется в течение периода до тех пор, пока первый узел не разряжается посредством второго модуля разряда первого узла после того, как первый узел заряжается посредством второго модуля заряда первого узла, и
- в каждой из бистабильных схем последнего каскада, каскада перед последним каскадом и второго каскада перед последним каскадом из множества бистабильных схем изменение первого синхросигнала от низкого уровня к высокому уровню подавляется в течение периода до тех пор, пока первый узел не разряжается посредством первого модуля разряда первого узла после того, как первый узел заряжается посредством первого модуля заряда первого узла.
Согласно четырнадцатому аспекту настоящего изобретения, в первом аспекте настоящего изобретения
- любая из бистабильных схем первого каскада, второго каскада и третьего каскада из множества бистабильных схем включает в себя пятнадцатый переключающий элемент, в котором сигнал управления на стороне первого каскада предоставляется в первый электрод, второй электрод подключается к выходному узлу, и потенциал низкого уровня предоставляется в третий электрод, и
- любая из бистабильных схем последнего каскада, каскада перед последним каскадом и второго каскада перед последним каскадом из множества бистабильных схем включает в себя шестнадцатый переключающий элемент, в котором сигнал управления на стороне последнего каскада предоставляется в первый электрод, второй электрод подключается к выходному узлу, и потенциал низкого уровня предоставляется в третий электрод.
Согласно пятнадцатому аспекту настоящего изобретения, в первом аспекте настоящего изобретения
- каждая бистабильная схема дополнительно включает в себя четырнадцатый переключающий элемент, в котором второй синхросигнал предоставляется в первый электрод, второй электрод подключается к выходному узлу, и потенциал низкого уровня предоставляется в третий электрод.
Согласно шестнадцатому аспекту настоящего изобретения, в первом аспекте настоящего изобретения
- каждая бистабильная схема дополнительно включает в себя конденсатор, в котором один конец подключается к первому узлу, а другой конец подключается к выходному узлу.
Согласно семнадцатому аспекту настоящего изобретения, в первом аспекте настоящего изобретения
- каждая бистабильная схема дополнительно включает в себя семнадцатый переключающий элемент, в котором сигнал состояния, выводимый из бистабильной схемы второго каскада или третьего каскада после каждой соответствующей бистабильной схемы, предоставляется в первый электрод, второй электрод подключается к выходному узлу, и потенциал низкого уровня предоставляется в третий электрод, и восемнадцатый переключающий элемент, в котором сигнал состояния, выводимый из бистабильной схемы второго каскада или третьего каскада перед каждой соответствующей бистабильной схемой, предоставляется в первый электрод, второй электрод подключается к выходному узлу, и потенциал низкого уровня предоставляется в третий электрод.
Согласно восемнадцатому аспекту настоящего изобретения, в первом аспекте настоящего изобретения
- сдвиговый регистр формируется за счет использования аморфного кремния.
Согласно девятнадцатому аспекту настоящего изобретения, в первом аспекте настоящего изобретения
- сдвиговый регистр формируется за счет использования микрокристаллического кремния.
Согласно двадцатому аспекту настоящего изобретения, в первом аспекте настоящего изобретения
- сдвиговый регистр формируется посредством использования поликристаллического кремния.
Согласно двадцать первому аспекту настоящего изобретения, в первом аспекте настоящего изобретения
- сдвиговый регистр формируется посредством использования оксидного полупроводника.
Двадцать второй аспект настоящего изобретения направлен на возбуждающую схему линии сигналов сканирования устройства отображения для возбуждения множества линий сигналов сканирования, которые предоставляются в модуле отображения, содержащую:
- сдвиговый регистр, согласно первому аспекту настоящего изобретения, в котором:
- множество бистабильных схем предоставляются так, что они имеют соответствие "один-к-одному" с множеством линий сигналов сканирования, и
- каждая бистабильная схема предоставляет сигнал состояния, выводимый из выходного узла, в линию сигналов сканирования, соответствующую каждой соответствующей бистабильной схеме, в качестве сигнала сканирования.
Двадцать третий аспект настоящего изобретения направлен на устройство отображения, содержащее возбуждающую схему линии сигналов сканирования согласно двадцать второму аспекту настоящего изобретения, включающую в себя модуль отображения.
Согласно двадцать четвертому аспекту настоящего изобретения, в двадцать третьем аспекте настоящего изобретения
- сдвиговый регистр, включающий в себя множество бистабильных схем, предоставляется как на одной стороне, так и на другой стороне модуля отображения, соответственно.
Согласно двадцать пятому аспекту настоящего изобретения, в двадцать третьем аспекте настоящего изобретения
- бистабильные схемы каскада нечетного порядка предоставляются на одной стороне модуля отображения, а бистабильные схемы каскада четного порядка предоставляются на другой стороне модуля отображения.
Преимущества изобретения
Согласно первому аспекту настоящего изобретения, в каждый каскад (бистабильную схему) сдвигового регистра сигнал состояния, выводимый из предыдущего каскада, и сигнал состояния, выводимый из следующего каскада, предоставляются в качестве сигналов для того, чтобы заряжать первый узел, подключенный к первому электроду (типично электроду затвора) элемента переключения управления выводом для управления потенциалом (потенциалом сигнала состояния, выводимого из каждого каскада) выходного узла, и сигнал состояния, выводимый из третьего каскада перед соответствующим каскадом, и сигнал состояния, выводимый из третьего каскада после соответствующего каскада, предоставляются в качестве сигналов для того, чтобы разряжать первый узел. Т.е. сигнал состояния, выводимый из каждого каскада сдвигового регистра, имеет функцию, чтобы заряжать первые узлы предыдущего каскада и следующего каскада, а также имеет функцию, чтобы разряжать первые узлы третьего каскада до и третьего каскада после соответствующего каскада. Дополнительно, первый синхросигнал, который циклически повторяет потенциал высокого уровня и потенциал низкого уровня, предоставляется во второй электрод (типично электрод стока) элемента переключения управления выводом. Следовательно, когда первый узел заряжается в первом каскаде сдвигового регистра вначале, сигнал состояния, выводимый из каждого каскада сдвигового регистра, переходит в первое состояние в порядке прямого направления (в порядке "от первого каскада к последнему каскаду"). С другой стороны, когда первый узел заряжается в последнем каскаде сдвигового регистра вначале, сигнал состояния, выводимый из каждого каскада сдвигового регистра, переходит в первое состояние в порядке обратного направления (в порядке "от последнего каскада к первому каскаду"). Таким образом, сдвиговый регистр, допускающий переключение направлений сдвига, может быть реализован без включения конфигураций ("конфигурации для переключения переключателя посредством сигнала выбора", "возбуждающей схемы и сигнального межсоединения для сигнала выбора"), которые традиционно необходимы для того, чтобы изменять направление сдвига. Следовательно, когда устройство отображения имеет конфигурацию, допускающую переключение между порядками сканирования линий сигналов сканирования, например, увеличение площади схемы, увеличение потребления тока и увеличение затрат могут подавляться. Дополнительно, поскольку переключатель для переключения порядков сканирования (направлений сдвига) становится необязательным, возникновение ошибочной операции, обусловленной сдвигом порогового напряжения переключателя (транзистора) во время высокотемпературного старения, подавляется.
Согласно второму аспекту настоящего изобретения, получается преимущество, аналогичное преимуществу первого аспекта.
Согласно третьему аспекту настоящего изобретения, фазы двухфазных синхросигналов, которые предоставляются в каскады нечетного порядка, и двухфазных синхросигналов, которые предоставляются в каскады четного порядка, сдвигаются на 90 градусов друг от друга. Следовательно, время заряда для пиксельной емкости униформизируется, и возникновение сбоя в работе дисплея, обусловленного разностью заряда, подавляется.
Согласно четвертому аспекту настоящего изобретения, поскольку тактирование изменения первого синхросигнала и тактирование изменения второго синхросигнала становится идентичным, уменьшается шум сигнала состояния, выводимого из бистабильной схемы. Дополнительно, поскольку время заряда для пиксельной емкости становится длительным, возникновение сбоя в работе дисплея, обусловленного недостатком заряда, эффективно подавляется.
Согласно пятому аспекту настоящего изобретения, рабочая нагрузка каждого синхросигнала составляет 50%. Следовательно, можно предоставлять период, когда несколько линий сигналов сканирования одновременно выбираются. В этом случае предварительный заряд (предзаряд) выполняется для пиксельной емкости в течение первого полупериода из периода, когда каждая линия сигналов сканирования выбирается, и основной заряд выполняется для пиксельной емкости в течение второго полупериода. Следовательно, достаточное время заряда обеспечивается, и понижение качества отображения, обусловленное недостатком заряда для пиксельной емкости, подавляется.
Согласно шестому аспекту настоящего изобретения, преимущество, аналогичное преимуществу первого аспекта настоящего изобретения, получается в конфигурации, в которой переключающие элементы включаются в первый модуль заряда первого узла, второй модуль заряда первого узла, первый модуль разряда первого узла и второй модуль разряда первого узла.
Согласно седьмому аспекту настоящего изобретения, в течение периода, когда потенциал первого узла имеет низкий уровень, потенциал второго узла для управления потенциалом первого узла может задаваться равным высокому уровню в каждый предварительно определенный период. Следовательно, в течение периода, когда потенциал первого узла имеет низкий уровень, пятый переключающий элемент переходит во включенное состояние в каждый предварительно определенный период, и потенциал первого узла извлекается до более низкого потенциала. Следовательно, даже когда сдвиг порогового напряжения элемента переключения управления выводом возникает вследствие высокотемпературного старения, а также когда ток утечки в переключающем элементе становится большим, например, потенциал первого узла может быть надежно задан равным низкому уровню в каждый предварительно определенный период, и вывод анормального импульса из выходного узла может подавляться.
Согласно восьмому аспекту настоящего изобретения, преимущество, аналогичное преимуществу седьмого аспекта настоящего изобретения, получается в конфигурации, в которой переключающий элемент включается в модуль управления второго узла.
Согласно девятому аспекту настоящего изобретения, в течение периода, когда потенциал первого узла имеет низкий уровень, потенциалы третьего узла и четвертого узла для управления потенциалом первого узла могут задаваться равными высокому уровню в каждый предварительно определенный период. В этом случае потенциал третьего узла и потенциал четвертого узла управляются на основе различных синхросигналов. Соответственно потенциал первого узла может извлекаться до более низкого потенциала в течение большей части, например, периода, когда потенциал первого узла имеет низкий уровень. Следовательно, даже когда сдвиг порогового напряжения элемента переключения управления выводом возникает вследствие высокотемпературного старения, а также когда ток утечки в переключающем элементе становится большим, например, потенциал первого узла может задаваться равным низкому уровню, и вывод анормального импульса из выходного узла может эффективно подавляться.
Согласно десятому аспекту настоящего изобретения, преимущество, аналогичное преимуществу девятого аспекта настоящего изобретения, получается в конфигурации, в которой переключающие элементы включаются в модуль управления третьего узла и модуль управления четвертого узла.
Согласно одиннадцатому аспекту настоящего изобретения, первые узлы первого каскада, второго каскада, третьего каскада, второго каскада перед последним каскадом, каскада перед последним каскадом и последнего состояния разряжаются посредством сигнала управления, предоставляемого снаружи.
Согласно двенадцатому аспекту настоящего изобретения, когда операция сдвига выполняется в порядке прямого направления, первые узлы двух каскадов из последнего каскада, каскада перед последним каскадом и второго каскада перед последним каскадом разряжаются на основе идентичного сигнала. Когда операция сдвига выполняется в порядке обратного направления, первые узлы двух каскадов из первого каскада, второго каскада и третьего каскада разряжаются на основе идентичного сигнала. Следовательно, сигнальные межсоединения, которые необходимы для того, чтобы разряжать первые узлы, снижаются, и преимущество уменьшения площади схемы, уменьшения потребления тока и снижения затрат достигается в большей степени.
Согласно тринадцатому аспекту настоящего изобретения, необязательное увеличение потенциалов первых узлов подавляется, и понижение качества отображения подавляется в первом каскаде, втором каскаде, третьем каскаде, втором каскаде перед последним каскадом, каскаде перед последним каскадом и последнем каскаде.
Согласно четырнадцатому аспекту настоящего изобретения, потенциалы сигнала состояния могут задаваться равными низкому уровню на основе сигнала управления, предоставляемого снаружи, в первом каскаде, втором каскаде, третьем каскаде, втором каскаде перед последним каскадом, каскаде перед последним каскадом и последнем каскаде.
Согласно пятнадцатому аспекту настоящего изобретения, даже когда утечка наружу возникает в элементе переключения управления выводом, поскольку потенциал выходного узла переходит к низкому уровню на основе второго синхросигнала, вывод анормального импульса из выходного узла может эффективно подавляться.
Согласно шестнадцатому аспекту настоящего изобретения, когда потенциал выходного узла увеличивается, потенциал первого узла увеличивается через конденсатор (первый узел использует компенсационную обратную связь). Следовательно, в течение периода, когда бистабильная схема должна поддерживаться в первом состоянии, уменьшение потенциала первого узла подавляется, и большое напряжение предоставляется в первый электрод элемента переключения управления выводом. Соответственно форма сигнала состояния, выводимого из выходного узла, стабилизируется.
Согласно семнадцатому аспекту настоящего изобретения, когда операция сдвига выполняется в порядке прямого направления, потенциал выходного узла задается равным низкому уровню на основе сигнала состояния, выводимого из второго каскада после каждого каскада или из третьего каскада после каждого каскада, а когда операция сдвига выполняется в порядке обратного направления, потенциал выходного узла задается равным низкому уровню на основе сигнала состояния, выводимого из второго каскада перед каждым каскадом или из третьего каскада перед каждым каскадом. Соответственно потенциал сигнала состояния может более надежно снижаться до низкого уровня.
Согласно восемнадцатому аспекту настоящего изобретения, преимущество, аналогичное преимуществу первого аспекта настоящего изобретения, получается в сдвиговом регистре, сформированном за счет использования аморфного кремния.
Согласно девятнадцатому аспекту настоящего изобретения, преимущество, аналогичное преимуществу первого аспекта настоящего изобретения, получается в сдвиговом регистре, сформированном за счет использования микрокристаллического кремния.
Согласно двадцатому аспекту настоящего изобретения, преимущество, аналогичное преимуществу первого аспекта настоящего изобретения, получается в сдвиговом регистре, сформированном посредством использования поликристаллического кремния.
Согласно двадцать первому аспекту настоящего изобретения, преимущество, аналогичное преимуществу первого аспекта настоящего изобретения, получается в сдвиговом регистре, сформированном посредством использования оксидного полупроводника.
Согласно двадцать второму аспекту настоящего изобретения, реализуется возбуждающая схема линии сигналов сканирования, включающая в себя сдвиговый регистр, допускающий получение преимущества, аналогичного преимуществу первого аспекта настоящего изобретения.
Согласно двадцать третьему аспекту настоящего изобретения, реализуется устройство отображения, включающее в себя возбуждающую схему линии сигналов сканирования, допускающую получение преимущества, аналогичного преимуществу двадцать второго аспекта настоящего изобретения.
Согласно двадцать четвертому аспекту настоящего изобретения, заряд выполняется для одной линии сигналов сканирования с обеих сторон модуля отображения. Следовательно, понижение качества отображения, обусловленное недостатком заряда, подавляется.
Согласно двадцать пятому аспекту настоящего изобретения, размер в расчете на один каскад сдвигового регистра может задаваться равным фактически половине размера по сравнению с размером в конфигурации, в которой бистабильная схема, составляющая сдвиговый регистр, предоставляется только на одной стороне модуля отображения. Соответственно область, которая необходима в качестве кадрирующей рамки панели, может быть уменьшена, и уменьшение размеров различных изделий может быть реализовано.
Краткое описание чертежей
Фиг. 1 является блок-схемой, показывающей конфигурацию сдвигового регистра в формирователе сигналов управления затворами жидкокристаллического устройства отображения с активной матрицей согласно первому варианту осуществления настоящего изобретения.
Фиг. 2 является блок-схемой, показывающей общую конфигурацию жидкокристаллического устройства отображения в первом варианте осуществления.
Фиг. 3 является блок-схемой для описания конфигурации формирователя сигналов управления затворами в первом варианте осуществления.
Фиг. 4 является схемой для описания входных/выходных сигналов k-й бистабильной схемы сдвигового регистра в первом варианте осуществления.
Фиг. 5 является принципиальной схемой, показывающей конфигурацию бистабильной схемы, включенной в сдвиговый регистр в первом варианте осуществления.
Фиг. 6 является временной диаграммой для описания работы каждого каскада сдвигового регистра, когда прямое сканирование выполняется в первом варианте осуществления.
Фиг. 7 является временной диаграммой для описания работы каждого каскада сдвигового регистра, когда обратное сканирование выполняется в первом варианте осуществления.
Фиг. 8 является временной диаграммой для описания работы каждого каскада сдвигового регистра, когда прямое сканирование выполняется в первом варианте осуществления.
Фиг. 9 является временной диаграммой для описания работы каждого каскада сдвигового регистра, когда прямое сканирование выполняется в первом варианте осуществления.
Фиг. 10 является блок-схемой, показывающей конфигурацию сдвигового регистра в формирователе сигналов управления затворами во втором варианте осуществления настоящего изобретения.
Фиг. 11A-11C являются схемами для описания преимущества второго варианта осуществления.
Фиг. 12 является блок-схемой, показывающей конфигурацию сдвигового регистра в формирователе сигналов управления затворами в третьем варианте осуществления настоящего изобретения.
Фиг. 13 является принципиальной схемой, показывающей конфигурацию бистабильной схемы, включенной в сдвиговый регистр в четвертом варианте осуществления настоящего изобретения.
Фиг. 14 является временной диаграммой для описания работы каждого каскада сдвигового регистра, когда прямое сканирование выполняется в четвертом варианте осуществления.
Фиг. 15 является временной диаграммой для описания работы каждого каскада сдвигового регистра, когда обратное сканирование выполняется в четвертом варианте осуществления.
Фиг. 16 является блок-схемой, показывающей конфигурацию сдвигового регистра в формирователе сигналов управления затворами в пятом варианте осуществления настоящего изобретения.
Фиг. 17 является принципиальной схемой, показывающей конфигурацию бистабильной схемы, включенной в сдвиговый регистр в пятом варианте осуществления.
Фиг. 18 является временной диаграммой для описания работы каждого каскада сдвигового регистра, когда прямое сканирование выполняется в пятом варианте осуществления.
Фиг. 19 является временной диаграммой для описания работы каждого каскада сдвигового регистра, когда обратное сканирование выполняется в пятом варианте осуществления.
Фиг. 20 является блок-схемой, показывающей конфигурацию сдвигового регистра в формирователе сигналов управления затворами в шестом варианте осуществления настоящего изобретения.
Фиг. 21 является временной диаграммой для описания общей работы сдвигового регистра, когда прямое сканирование выполняется в шестом варианте осуществления.
Фиг. 22 является временной диаграммой для описания общей работы сдвигового регистра, когда обратное сканирование выполняется в шестом варианте осуществления.
Фиг. 23 является блок-схемой, показывающей пример конфигурации формирователя сигналов управления затворами в первом устройстве отображения.
Фиг. 24 является принципиальной схемой, показывающей пример конфигурации одного каскада сдвигового регистра, который составляет формирователь сигналов управления затворами в традиционном примере.
Фиг. 25 является временной диаграммой для описания работы каждого каскада сдвигового регистра в традиционном примере.
Фиг. 26 является блок-схемой, показывающей конфигурацию сдвигового регистра, раскрытого в патенте (США) № 6778626.
Фиг. 27 является блок-схемой, показывающей конфигурацию сдвигового регистра, раскрытого в публикации не прошедшей экспертизу заявки на патент (Япония) № 2001-506044.
Фиг. 28 является временной диаграммой для описания работы сдвигового регистра, раскрытого в публикации не прошедшей экспертизу заявки на патент (Япония) № 2001-506044.
Режим осуществления изобретения
Далее описываются примерные варианты осуществления настоящего изобретения со ссылками на прилагаемые чертежи. В последующем описании контактный вывод затвора (электрод затвора) тонкопленочного транзистора соответствует первому электроду, контактный вывод стока (электрод стока) соответствует второму электроду, а контактный вывод истока (электрод истока) соответствует третьему электроду.
1. Первый вариант осуществления
1.1. Общая конфигурация и работа
Фиг. 2 является блок-схемой, показывающей общую конфигурацию жидкокристаллического устройства отображения с активной матрицей, согласно первому варианту осуществления настоящего изобретения. Как показано на фиг. 2, это жидкокристаллическое устройство отображения включает в себя модуль 10 отображения, схему 20 управления дисплея, формирователь 30 сигналов управления истоками (возбуждающую схему линии видеосигналов) и формирователь 40 сигналов управления затворами (возбуждающую схему линии сигналов сканирования). Схема 20 управления дисплея формируется на управляющей подложке 2. Формирователь 30 сигналов управления истоками формируется на гибкой подложке 3. Формирователь 40 сигналов управления затворами формируется на панели 4 отображения, которая включает в себя модуль 10 отображения, за счет использования аморфного кремния, поликристаллического кремния, микрокристаллического кремния, оксидного полупроводника (например, IGZO) и т.п. Другими словами, в настоящем варианте осуществления, формирователь 40 сигналов управления затворами конфигурируется монолитно.
Модуль 10 отображения включает в себя несколько (m) линий SL1-SLm шины истоков (линий видеосигналов), несколько (n) линий GL1-GLn шины затворов (линий сигналов сканирования) и несколько (n*m) частей формирования пикселов, которые предоставляются, согласно пересечениям между линиями SL1-SLm шины истоков и линиями GL1-GLn шины затворов, соответственно.
Несколько частей формирования пикселов размещаются в матричной форме и составляют пиксельную матрицу. Каждая часть формирования пикселов включает в себя тонкопленочный транзистор (TFT) 11, который является переключающим элементом, в котором контактный вывод затвора подключается к линии шины затворов, которая проходит соответствующее пересечение, и контактный вывод истока подключается к линии шины истоков, которая проходит соответствующее пересечение, пиксельный электрод, подключенный к контактному выводу стока тонкопленочного транзистора 11, общий электрод Ec, который является противоэлектродом, предоставляемым так, что он совместно используется посредством нескольких частей формирования пикселов, и жидкокристаллический слой, который предоставляется так, что он совместно используется посредством нескольких частей формирования пикселов, и который размещается между пиксельным электродом и общим электродом Ec. Пиксельная емкость Cp конфигурируется посредством емкости жидкого кристалла, сформированной посредством пиксельного электрода и общего электрода Ec. Следует отметить, что обычно вспомогательные емкости предоставляются параллельно с емкостью жидкого кристалла, чтобы надежно удерживать напряжение в пиксельной емкости Cp. Тем не менее, поскольку вспомогательные емкости не связаны непосредственно с настоящим изобретением, их описание и иллюстрация опускаются.
Схема 20 управления дисплея принимает группу TG синхронизирующих сигналов, к примеру, сигнал горизонтальной синхронизации и сигнал вертикальной синхронизации, а также сигнал DAT изображения, которые передаются снаружи, и выводит цифровой видеосигнал DV и сигнал SSP пускового импульса истока, синхросигнал SCK истока, защелкивающий стробирующий сигнал LS, первый-шестой сигналы CNT1-CNT6 управления сканированием и первый-четвертый стробирующие синхросигналы GCK1-GCK4 для управления отображением изображений в модуле 10 отображения.
Формирователь 30 сигналов управления истоками принимает цифровой видеосигнал DV, сигнал SSP пускового импульса истока, синхросигнал SCK истока и защелкивающий стробирующий сигнал LS, которые выводятся из схемы 20 управления дисплея, и применяет видеосигналы S(1)-S(m) возбуждения к линиям SL1-SLm шины истоков, соответственно.
Формирователь 40 сигналов управления затворами повторяет применение активных сигналов GOUT(1)-GOUT(n) сканирования к линиям GL1-GLn шины затворов в циклах одного периода вертикального сканирования в качестве цикла на основе первого-шестого сигналов CNT1-CNT6 управления сканированием и первого-четвертого стробирующих синхросигналов GCK1-GCK4, которые выводятся из схемы 20 управления дисплея. В настоящем варианте осуществления прямое сканирование (сканирование в порядке "GL1, GL2, ..., GLn-1, GLn") и обратное сканирование (сканирование в порядке "GLn, GLn-1, ..., GL2, GL1") переключаются на основе тактирования возникновения импульсов первого-шестого сигналов CNT1-CNT6 управления сканированием. Следует отметить, что формирователь 40 сигналов управления затворами подробно описывается ниже.
Таким образом, как описано выше, видеосигналы S(1)-S(m) возбуждения применяются к линиям SL1-SLm шины истоков, соответственно и сигналы GOUT(1)-GOUT(n) сканирования применяются к линиям GL1-GLn шины затворов соответственно, так что изображение на основе сигнала DAT изображения, переданного снаружи, отображается на модуле 10 отображения.
1.2. Конфигурация формирователя сигналов управления затворами
Конфигурация формирователя 40 сигналов управления затворами, согласно настоящему варианту осуществления, описывается ниже со ссылкой на фиг. 1, 3 и 4. Как показано на фиг. 3, формирователь 40 сигналов управления затворами конфигурируется посредством сдвигового регистра 410, имеющего n каскадов. Пиксельная матрица в n строк * m столбцов формируется в модуле 10 отображения, и каскады сдвигового регистра 410 предоставляются так, что они имеют соответствие "один-к-одному" со строками пиксельной матрицы. Помимо этого, каждый каскад сдвигового регистра 410 является бистабильной схемой, которая находится в любом из двух состояний (первого состояния и второго состояния) в каждый момент времени и которая выводит сигнал (сигнал состояния), указывающий это состояние, в качестве сигнала сканирования. Таким образом, сдвиговый регистр 410 конфигурируется посредством n бистабильных схем SR(1)-SR(n). Следует отметить, что в настоящем варианте осуществления, когда бистабильная схема находится в первом состоянии, бистабильная схема выводит сигнал состояния высокого уровня (H-уровня) в качестве сигнала сканирования, а когда бистабильная схема находится во втором состоянии, бистабильная схема выводит сигнал состояния низкого уровня (L-уровня) в качестве сигнала сканирования. Последующее описание приводится при допущении, что сдвиговый регистр 410 конфигурируется посредством восьми бистабильных схем SR(1)-SR(8).
Фиг. 1 является блок-схемой, показывающей конфигурацию сдвигового регистра 410 в формирователе 40 сигналов управления затворами. Кроме того, фиг. 4 является схемой для описания входных/выходных сигналов k-й бистабильной схемы SR(k) сдвигового регистра 410. Как показано на фиг. 1, сдвиговый регистр 410 конфигурируется посредством восьми бистабильных схем SR(1)-SR(8). Каждая бистабильная схема содержит входные контактные выводы для приема двухфазных синхросигналов CKA (в дальнейшем в этом документе называемых "первым тактовым сигналом") и CKB (в дальнейшем в этом документе называемых "вторым тактовым сигналом") соответственно, входной контактный вывод для приема напряжения VSS питания с низким уровнем мощности, входной контактный вывод для приема первого сигнала SET1 задания в качестве сигнала начала сканирования, когда прямое сканирование выполняется, входной контактный вывод для приема второго сигнала SET2 задания в качестве сигнала начала сканирования, когда обратное сканирование выполняется, входной контактный вывод для приема первого сигнала RESET1 сброса в качестве сигнала завершения сканирования, когда прямое сканирование выполняется, входной контактный вывод для приема второго сигнала RESET2 сброса в качестве сигнала завершения сканирования, когда обратное сканирование выполняется, и выходной контактный вывод для вывода сигнала GOUT сканирования.
Сигналы, предоставленные на входные контактные выводы каждого каскада (каждой бистабильной схемы), описываются ниже. Следует отметить, что, как показано на фиг. 1, напряжение VSS питания с низким уровнем мощности обычно предоставляется во все каскады SR(1)-SR(8).
Первый тактовый сигнал CKA и второй тактовый сигнал CKB предоставляются следующим образом (см. фиг. 1). В первом каскаде SR(1) первый стробирующий синхросигнал GCK1 предоставляется в качестве первого тактового сигнала CKA, а третий стробирующий синхросигнал GCK3 предоставляется в качестве второго тактового сигнала CKB. Во втором каскаде SR(2) второй стробирующий синхросигнал GCK2 предоставляется в качестве первого тактового сигнала CKA, а четвертый стробирующий синхросигнал GCK4 предоставляется в качестве второго тактового сигнала CKB. В третьем каскаде SR(3) третий стробирующий синхросигнал GCK3 предоставляется в качестве первого тактового сигнала CKA, а первый стробирующий синхросигнал GCK1 предоставляется в качестве второго тактового сигнала CKB. В четвертом каскаде SR(4) четвертый стробирующий синхросигнал GCK4 предоставляется в качестве первого тактового сигнала CKA, а второй стробирующий синхросигнал GCK2 предоставляется в качестве второго тактового сигнала CKB. Пятый-восьмой каскады SR(5)-SR(8) имеют конфигурации, которые являются аналогичными конфигурациям первого-четвертого каскадов SR(1)-R(4), описанным выше.
Первый сигнал SET1 задания и второй сигнал SET2 задания предоставляются следующим образом. Фокусируясь на k-м каскаде SR(k), сигнал GOUT(k-1) сканирования предыдущего каскада предоставляется в качестве первого сигнала SET1 задания, и сигнал GOUT(k+1) сканирования следующего каскада предоставляется в качестве второго сигнала SET2 задания (см. фиг. 4). Тем не менее, в первом каскаде SR(1) третий сигнал CNT3 управления сканированием предоставляется в качестве первого сигнала SET1 задания, а в восьмом каскаде (последнем каскаде) SR(8) четвертый сигнал CNT4 управления сканированием предоставляется в качестве второго сигнала SET2 задания (см. фиг. 1).
Первый сигнал RESET1 сброса и второй сигнал RESET2 сброса предоставляются следующим образом. Фокусируясь на k-м каскаде SR(k), сигнал GOUT(k+3) сканирования (k+3)-го каскада предоставляется в качестве первого сигнала RESET1 сброса, и сигнал GOUT(k-3) сканирования (k-3)-го каскада предоставляется в качестве второго сигнала RESET2 сброса (см. фиг. 4). Тем не менее, в первом каскаде SR(1) первый сигнал CNT1 управления сканированием предоставляется в качестве второго сигнала RESET2 сброса, во втором каскаде SR(2) второй сигнал CNT2 управления сканированием предоставляется в качестве второго сигнала RESET2 сброса, а в третьем каскаде SR(3) третий сигнал CNT3 управления сканированием предоставляется в качестве второго сигнала RESET2 сброса. В шестом каскаде SR(6) четвертый сигнал CNT4 управления сканированием предоставляется в качестве первого сигнала RESET1 сброса, в седьмом каскаде SR(7) пятый сигнал CNT5 управления сканированием предоставляется в качестве первого сигнала RESET1 сброса, а в восьмом каскаде SR(8) шестой сигнал CNT6 управления сканированием предоставляется в качестве первого сигнала RESET1 сброса (см. фиг. 1).
Сигнал, выводимый из выходного контактного вывода каждого каскада (каждой бистабильной схемы), описывается ниже. Из выходного контактного вывода k-го каскада SR(k) выводится сигнал GOUT(k) сканирования для задания k-й линии GLk шины затворов в выбранное состояние. Сигнал GOUT(k) сканирования предоставляется в (k-3)-й каскад в качестве первого сигнала RESET1 сброса, предоставляется в (k-1)-й каскад в качестве второго сигнала SET2 задания, предоставляется в (k+1)-й каскад в качестве первого сигнала SET1 задания и предоставляется в (k+3)-й каскад в качестве второго сигнала RESET2 сброса (см. фиг. 4).
Сигнал управления на стороне первого каскада реализуется посредством первого сигнала CNT1 управления сканированием, второго сигнала CNT2 управления сканированием и третьего сигнала CNT3 управления сканированием. Сигнал управления на стороне последнего каскада реализуется посредством четвертого сигнала CNT4 управления сканированием, пятого сигнала CNT5 управления сканированием и шестого сигнала CNT6 управления сканированием.
1.3. Конфигурация бистабильной схемы
Фиг. 5 является принципиальной схемой, показывающей конфигурацию бистабильной схемы (конфигурацию одного каскада сдвигового регистра 410), включенной в сдвиговый регистр 410, описанный выше. Как показано на фиг. 5, эта бистабильная схема включает в себя шесть тонкопленочных транзисторов TS (элемент переключения управления выводом), T1 (первый переключающий элемент), T2 (второй переключающий элемент), T3 (третий переключающий элемент), T4 (четвертый переключающий элемент) и T14 (четырнадцатый переключающий элемент) и конденсатор C1. Дополнительно, эта бистабильная схема включает в себя шесть входных контактных выводов 41-46 и один выходной контактный вывод (выходной узел) 51 в дополнение к входному контактному выводу для напряжения VSS питания с низким уровнем мощности. Следует отметить, что ссылка с номером 41 присоединена к входному контактному выводу, который принимает первый сигнал SET1 задания, ссылка с номером 42 присоединена к входному контактному выводу, который принимает второй сигнал SET2 задания, ссылка с номером 43 присоединена к входному контактному выводу, который принимает первый сигнал RESET1 сброса, ссылка с номером 44 присоединена к входному контактному выводу, который принимает второй сигнал RESET2 сброса, ссылка с номером 45 присоединена к входному контактному выводу, который принимает первый тактовый сигнал CKA, и ссылка с номером 46 присоединена к входному контактному выводу, который принимает второй тактовый сигнал CKB. Взаимосвязи соединений между составляющими элементами в этой бистабильной схеме описываются ниже.
Контактный вывод истока тонкопленочного транзистора T1, контактный вывод истока тонкопленочного транзистора T2, контактный вывод стока тонкопленочного транзистора T3, контактный вывод стока тонкопленочного транзистора T4 и контактный вывод затвора тонкопленочного транзистора TS подключаются друг к другу. Следует отметить, что область (межсоединение), в которой эти контактные выводы подключаются друг к другу, называется "netA" (первым узлом) для удобства.
В тонкопленочном транзисторе T1 контактный вывод затвора и контактный вывод стока подключаются к входному контактному выводу 41 (т.е. в диодном включении), и контактный вывод истока подключается к netA. В тонкопленочном транзисторе T2 контактный вывод затвора и контактный вывод стока подключаются к входному контактному выводу 42 (т.е. в диодном включении), и контактный вывод истока подключается к netA. В тонкопленочном транзисторе T3 контактный вывод затвора подключается к входному контактному выводу 43, контактный вывод стока подключается к netA, и контактный вывод истока подключается к напряжению VSS питания. В тонкопленочном транзисторе T4 контактный вывод затвора подключается к входному контактному выводу 44, контактный вывод стока подключается к netA, и контактный вывод истока подключается к напряжению VSS питания. В тонкопленочном транзисторе TS контактный вывод затвора подключается к netA, контактный вывод стока подключается к входному контактному выводу 45, и контактный вывод истока подключается к выходному контактному выводу 51. В тонкопленочном транзисторе T14 контактный вывод затвора подключается к входному контактному выводу 46, контактный вывод стока подключается к выходному контактному выводу 51, и контактный вывод истока подключается к напряжению VSS питания. В конденсаторе C1 один конец подключается к netA, а другой конец подключается к выходному контактному выводу 51.
Функции составляющих элементов в этой бистабильной схеме описываются ниже. Тонкопленочный транзистор T1 задает потенциал netA равным высокому уровню, когда первый сигнал SET1 задания имеет высокий уровень. Тонкопленочный транзистор T2 задает потенциал netA равным высокому уровню, когда второй сигнал SET2 задания имеет высокий уровень. Тонкопленочный транзистор T3 задает потенциал netA равным низкому уровню, когда первый сигнал RESET1 сброса имеет высокий уровень. Тонкопленочный транзистор T4 задает потенциал netA равным низкому уровню, когда второй сигнал RESET2 сброса имеет высокий уровень. Тонкопленочный транзистор TS предоставляет потенциал первого тактового сигнала CKA на выходной контактный вывод 51, когда потенциал netA имеет высокий уровень. Тонкопленочный транзистор T14 задает потенциал сигнала GOUT сканирования (потенциал выходного контактного вывода 51) равным низкому уровню, когда второй тактовый сигнал CKB имеет высокий уровень. Конденсатор C1 выступает в качестве емкости компенсации для поддержания потенциала netA на высоком уровне в течение периода, когда линия шины затворов, подключенная к этой бистабильной схеме, находится в выбранном состоянии.
Следует отметить, что в настоящем варианте осуществления первый модуль заряда первого узла реализуется посредством тонкопленочного транзистора T1, и второй модуль заряда первого узла реализуется посредством тонкопленочного транзистора T2. Дополнительно, первый модуль разряда первого узла реализуется посредством тонкопленочного транзистора T3, и второй модуль разряда второго узла реализуется посредством тонкопленочного транзистора T4.
1.4. Работа сдвигового регистра
Работа сдвигового регистра 410 согласно настоящему варианту осуществления описывается ниже. Следует отметить, что работа отличается в зависимости от прямого сканирования и обратного сканирования на основе тактирования возникновения импульсов первого-шестого сигналов CNT1-CNT6 управления сканированием, которые предоставляются из схемы 20 управления дисплея.
1.4.1. Работа каждого каскада (бистабильной схемы)
Работа каждого каскада (бистабильной схемы) сдвигового регистра 410 описывается со ссылкой на фиг. 5-7. Следует отметить, что фиг. 6 является временной диаграммой, когда прямое сканирование выполняется, а фиг. 7 является временной диаграммой, когда обратное сканирование выполняется. В последующем описании предполагается, что период от момента t2 времени до момента t4 времени на фиг. 6 и 7 является периодом (выбранным периодом), в течение которого линия шины затворов, подключенная к выходному контактному выводу 51 бистабильной схемы, должна быть переведена в выбранное состояние. Следует отметить, что период от момента t2 времени до момента t3 времени является периодом для предварительного заряда (предзаряда) для пиксельной емкости, а период от момента t3 времени до момента t4 времени является периодом для первичного заряда (основного заряда) для пиксельной емкости.
1.4.1.1. Работа, когда прямое сканирование выполняется
Работа бистабильной схемы при выполнении прямого сканирования описывается далее. Как показано на фиг. 6, в ходе работы жидкокристаллического устройства отображения первый тактовый сигнал CKA предоставляется на входной контактный вывод 45, и второй тактовый сигнал CKB предоставляется на входной контактный вывод 46. Таким образом, в настоящем варианте осуществления двухфазные синхросигналы, фазы которых сдвигаются на 180 градусов друг от друга, предоставляются в бистабильную схему.
В течение периода перед моментом t0 времени потенциал netA и потенциал сигнала GOUT сканирования (потенциал выходного контактного вывода 51) имеют низкий уровень. При достижении момента t0 времени импульс второго сигнала RESET2 сброса предоставляется на входной контактный вывод 44. Соответственно тонкопленочный транзистор T4 переходит во включенное состояние, и потенциал netA поддерживается на низком уровне. При достижении момента t1 времени импульс первого сигнала SET1 задания предоставляется на входной контактный вывод 41. Поскольку тонкопленочный транзистор T1 находится в диодном включении, как показано на фиг. 5, тонкопленочный транзистор T1 переходит во включенное состояние посредством импульса первого сигнала SET1 задания, и конденсатор C1 заряжается. Соответственно потенциал netA изменяется от низкого уровня к высокому уровню, и тонкопленочный транзистор TS переходит во включенное состояние. В период от момента t1 времени до момента t2 времени первый тактовый сигнал CKA имеет низкий уровень. Следовательно, в течение этого периода сигнал GOUT сканирования поддерживается на низком уровне.
При достижении момента t2 времени первый тактовый сигнал CKA изменяется от низкого уровня к высокому уровню. В это время, поскольку тонкопленочный транзистор TS находится во включенном состоянии, потенциал выходного контактного вывода 51 увеличивается с увеличением потенциала входного контактного вывода 45. В этом случае, поскольку конденсатор C1 предоставляется между netA и выходным контактным выводом 51, как показано на фиг. 5, потенциал netA также увеличивается (netA использует компенсационную обратную связь) с увеличением потенциала выходного контактного вывода 51. Как результат, большое напряжение прикладывается к тонкопленочному транзистору TS, и потенциал сигнала GOUT сканирования увеличивается до потенциала высокого уровня первого тактового сигнала CKA. Следовательно, линия шины затворов, подключенная к выходному контактному выводу 51 этой бистабильной схемы, переходит в выбранное состояние.
При достижении момента t3 времени импульс второго сигнала SET2 задания предоставляется на входной контактный вывод 42. Поскольку тонкопленочный транзистор T2 находится в диодном включении, как показано на фиг. 5, тонкопленочный транзистор T2 переходит во включенное состояние посредством импульса второго сигнала SET2 задания. Тем не менее, поскольку потенциал netA уже является высоким вследствие использования компенсационной обратной связи, потенциал netA не варьируется вследствие перехода во включенное состояние тонкопленочного транзистора T2. Помимо этого, поскольку потенциал первого тактового сигнала CKA и потенциал второго тактового сигнала CKB не изменяются в момент t3 времени, netA и сигнал GOUT сканирования поддерживают потенциалы от момента t2 времени до момента t3 времени.
При достижении момента t4 времени первый тактовый сигнал CKA изменяется от высокого уровня к низкому уровню. Соответственно потенциал выходного контактного вывода 51 снижается со снижением потенциала входного контактного вывода 45, и потенциал netA также снижается через конденсатор C1. Следует отметить, что поскольку потенциал netA снижается только посредством приблизительно снижения потенциала выходного контактного вывода 51, потенциал netA не снижается до низкого уровня и поддерживается на высоком уровне. Дополнительно, в момент t4 времени, второй тактовый сигнал CKB изменяется от низкого уровня к высокому уровню. Соответственно тонкопленочный транзистор T14 переходит во включенное состояние, и потенциал выходного контактного вывода 51, т.е. потенциал сигнала GOUT сканирования, переходит к низкому уровню.
При достижении момента t5 времени импульс первого сигнала RESET1 сброса предоставляется на входной контактный вывод 43. Соответственно тонкопленочный транзистор T3 переходит во включенное состояние, и потенциал netA изменяется от высокого уровня к низкому уровню.
В период от момента t1 времени до момента t5 времени, поскольку первый сигнал RESET1 сброса и второй сигнал RESET2 сброса имеют низкий уровень, тонкопленочные транзисторы T3 и T4 поддерживаются в отключенном состоянии. Следовательно, потенциал netA не снижается до низкого уровня в течение этого периода. В период от момента t2 времени до момента t4 времени, поскольку второй тактовый сигнал CKB имеет низкий уровень, тонкопленочные транзисторы T14 поддерживаются в отключенном состоянии. Следовательно, потенциал сигнала GOUT сканирования не снижается до низкого уровня в течение этого периода.
Как описано выше, когда прямое сканирование выполняется, первый сигнал SET1 задания выступает в качестве сигнала для увеличения потенциала netA от низкого уровня к высокому уровню, чтобы формировать активный сигнал GOUT сканирования, и первый сигнал RESET1 сброса выступает в качестве сигнала для снижения потенциала высокого уровня netA до низкого уровня. Посредством перехода первого тактового сигнала CKA к высокому уровню в течение периода, когда потенциал netA имеет высокий уровень, активный сигнал GOUT сканирования выводится из бистабильной схемы.
1.4.1.2. Работа, когда обратное сканирование выполняется
Работа бистабильной схемы при выполнении обратного сканирования описывается. Как показано на фиг. 7, в ходе работы жидкокристаллического устройства отображения, первый тактовый сигнал CKA предоставляется на входной контактный вывод 45, и второй тактовый сигнал CKB предоставляется на входной контактный вывод 46, аналогично прямому сканированию.
В течение периода перед моментом t0 времени потенциал netA и потенциал сигнала GOUT сканирования (потенциал выходного контактного вывода 51) имеют низкий уровень. При достижении момента t0 времени импульс первого сигнала RESET1 сброса предоставляется на входной контактный вывод 43. Соответственно тонкопленочный транзистор T3 переходит во включенное состояние, и потенциал netA поддерживается на низком уровне. При достижении момента t1 времени импульс второго сигнала SET2 задания предоставляется на входной контактный вывод 42. Поскольку тонкопленочный транзистор T2 находится в диодном включении, как показано на фиг. 5, тонкопленочный транзистор T2 переходит во включенное состояние посредством импульса второго сигнала SET2 задания, и конденсатор C1 заряжается. Соответственно потенциал netA изменяется от низкого уровня к высокому уровню, и тонкопленочный транзистор TS переходит во включенное состояние. В период от момента t1 времени до момента t2 времени первый тактовый сигнал CKA имеет низкий уровень. Следовательно, в течение этого периода сигнал GOUT сканирования поддерживается на низком уровне.
При достижении момента t2 времени первый тактовый сигнал CKA изменяется от низкого уровня к высокому уровню. В это время, поскольку тонкопленочный транзистор TS находится во включенном состоянии, потенциал выходного контактного вывода 51 увеличивается с увеличением потенциала входного контактного вывода 45. В этом случае, поскольку конденсатор C1 предоставляется между netA и выходным контактным выводом 51, как показано на фиг. 5, потенциал netA также увеличивается (netA использует компенсационную обратную связь) с увеличением потенциала выходного контактного вывода 51. Как результат, большое напряжение прикладывается к тонкопленочному транзистору TS, и потенциал сигнала GOUT сканирования увеличивается до потенциала высокого уровня первого тактового сигнала CKA. Следовательно, линия шины затворов, подключенная к выходному контактному выводу 51 этой бистабильной схемы, переходит в выбранное состояние.
При достижении момента t3 времени импульс первого сигнала SET1 задания предоставляется на входной контактный вывод 41. Поскольку тонкопленочный транзистор T1 находится в диодном включении, как показано на фиг. 5, тонкопленочный транзистор T1 переходит во включенное состояние посредством импульса первого сигнала SET1 задания. Тем не менее, поскольку потенциал netA уже является высоким вследствие использования компенсационной обратной связи, потенциал netA не варьируется вследствие перехода во включенное состояние тонкопленочного транзистора T1. Дополнительно, поскольку потенциал первого тактового сигнала CKA и потенциал второго тактового сигнала CKB не изменяются в момент t3 времени, netA и сигнал GOUT сканирования поддерживают потенциалы от момента t2 времени до момента t3 времени.
При достижении момента t4 времени первый тактовый сигнал CKA изменяется от высокого уровня к низкому уровню. Соответственно потенциал выходного контактного вывода 51 снижается со снижением потенциала входного контактного вывода 45, и потенциал netA также снижается через конденсатор C1. Следует отметить, что поскольку потенциал netA снижается только посредством приблизительно снижения потенциала выходного контактного вывода 51, потенциал netA не снижается до низкого уровня и поддерживается на высоком уровне. Дополнительно, в момент t4 времени, второй тактовый сигнал CKB изменяется от низкого уровня к высокому уровню. Соответственно тонкопленочный транзистор T14 переходит во включенное состояние, и потенциал выходного контактного вывода 51, т.е. потенциал сигнала GOUT сканирования переходит к низкому уровню.
При достижении момента t5 времени импульс второго сигнала RESET2 сброса предоставляется на входной контактный вывод 44. Соответственно тонкопленочный транзистор T4 переходит во включенное состояние, и потенциал netA изменяется от высокого уровня к низкому уровню.
В период от момента t1 времени до момента t5 времени потенциал netA не снижается до низкого уровня, и в период от момента времени t2 до момента t4 времени потенциал сигнала GOUT сканирования не снижается до низкого уровня, аналогично прямому сканированию.
Как описано выше, когда обратное сканирование выполняется, второй сигнал SET2 задания выступает в качестве сигнала для увеличения потенциала netA от низкого уровня к высокому уровню, чтобы формировать активный сигнал GOUT сканирования, и второй сигнал RESET2 сброса выступает в качестве сигнала для снижения потенциала высокого уровня netA до низкого уровня. Посредством перехода первого тактового сигнала CKA к высокому уровню в течение периода, когда потенциал netA имеет высокий уровень, активный сигнал GOUT сканирования выводится из бистабильной схемы.
1.4.2. Общая работа сдвигового регистра
Работа каждого каскада (бистабильной схемы) сдвигового регистра 410 описывается со ссылкой на фиг. 1-7. Следует отметить, что фиг. 8 является временной диаграммой, когда прямое сканирование выполняется, а фиг. 5 является временной диаграммой, когда обратное сканирование выполняется.
1.4.2.1. Работа, когда выполняется прямое сканирование
Общая работа сдвигового регистра 410 при выполнении прямого сканирования описывается. В ходе работы жидкокристаллического устройства отображения, как показано на фиг. 8, первый-четвертый стробирующие синхросигналы GCK1-GCK4 предоставляются в сдвиговый регистр 410. На основе первого стробирующего синхросигнала GCK1 фаза второго стробирующего синхросигнала GCK2 запаздывает на 90 градусов, фаза третьего стробирующего синхросигнала GCK3 запаздывает на 180 градусов, и фаза четвертого стробирующего синхросигнала GCK4 запаздывает на 270 градусов.
В течение периода перед моментом ta времени потенциал netA имеет низкий уровень во всех каскадах, и потенциал сигнала GOUT сканирования, выводимого из всех каскадов, имеет низкий уровень. При достижении момента ta времени импульс третьего сигнала CNT3 управления сканированием предоставляется в этот сдвиговый регистр 410. Как показано на фиг. 1, третий сигнал CNT3 управления сканированием предоставляется в первый каскад SR(1) в качестве первого сигнала SET1 задания и предоставляется в третий каскад SR(3) в качестве второго сигнала RESET2 сброса. Соответственно потенциал netA первого каскада SR(1) изменяется от низкого уровня к высокому уровню. Потенциал netA третьего каскада SR(3) поддерживается на низком уровне.
При достижении момента tb времени первый стробирующий синхросигнал GCK1 изменяется от низкого уровня к высокому уровню. В это время, поскольку потенциал входного контактного вывода 45 (см. фиг. 5) изменяется от низкого уровня к высокому уровню в первом каскаде SR(1), потенциал netA первого каскада SR(1) дополнительно увеличивается. Как результат, сигнал GOUT(1) сканирования, выводимый из первого каскада SR(1), переходит к высокому уровню. Как показано на фиг. 1, сигнал GOUT(1) сканирования, выводимый из первого каскада SR(1), предоставляется во второй каскад SR(2) в качестве первого сигнала SET1 задания и предоставляется в четвертый каскад SR(4) в качестве второго сигнала RESET2 сброса. Соответственно в момент tb времени потенциал netA второго каскада SR(2) задается равным высокому уровню, и потенциал netA четвертого каскада SR(4) поддерживается на низком уровне.
При достижении момента tc времени второй стробирующий синхросигнал GCK2 изменяется от низкого уровня к высокому уровню. В это время, поскольку потенциал входного контактного вывода 45 изменяется от низкого уровня к высокому уровню во втором каскаде SR(2), потенциал netA второго каскада SR(2) дополнительно увеличивается. Как результат, сигнал GOUT(2) сканирования, выводимый из второго каскада SR(2), переходит к высокому уровню. Сигнал GOUT(2) сканирования, выводимый из второго каскада SR(2), предоставляется в первый каскад SR(1) в качестве второго сигнала SET2 задания. В первом каскаде SR(1), поскольку потенциал netA уже является высоким вследствие использования компенсационной обратной связи, потенциал netA не варьируется вследствие сигнала GOUT(2) сканирования. Дополнительно, в момент tc времени, потенциалы первого стробирующего синхросигнала GCK1 и третьего стробирующего синхросигнала GCK3, которые предоставляются в первый каскад SR(1), не изменяются. Следовательно, в первом каскаде SR(1), для потенциала netA и потенциала сигнала GOUT сканирования, потенциалы от момента tb времени до момента tc времени поддерживаются. Сигнал GOUT(2) сканирования, выводимый из второго каскада SR(2), предоставляется в третий каскад SR(3) в качестве первого сигнала SET1 задания и также предоставляется в пятый каскад SR(5) в качестве второго сигнала RESET2 сброса. Соответственно в момент tc времени потенциал netA третьего каскада SR(3) задается равным высокому уровню, и потенциал netA пятого каскада SR(5) поддерживается на низком уровне.
При достижении момента td времени первый стробирующий синхросигнал GCK1 изменяется от высокого уровня к низкому уровню. Соответственно потенциал netA первого каскада SR(1) снижается. В момент td времени третий стробирующий синхросигнал GCK3 изменяется от низкого уровня к высокому уровню. В это время, поскольку потенциал входного контактного вывода 46 (см. фиг. 5) изменяется от низкого уровня к высокому уровню в первом каскаде SR(1), сигнал GOUT(1) сканирования, выводимый из первого каскада SR(1), переходит к низкому уровню. Третий стробирующий синхросигнал GCK3 предоставляется в третий каскад SR(3) в качестве первого тактового сигнала CKA. Соответственно посредством изменения от низкого уровня к высокому уровню третьего стробирующего синхросигнала GCK3 потенциал netA третьего каскада SR(3) дополнительно увеличивается, и сигнал GOUT(3) сканирования, выводимый из третьего каскада SR(3), переходит к высокому уровню. Сигнал GOUT(3) сканирования, выводимый из третьего каскада SR(3), предоставляется во второй каскад SR(2) в качестве второго сигнала SET2 задания, предоставляется в четвертый каскад SR(4) в качестве первого сигнала SET1 задания и предоставляется в шестой каскад SR(6) в качестве второго сигнала RESET2 сброса. Во втором каскаде SR(2), для потенциала netA и потенциала сигнала GOUT сканирования, потенциалы от момента tc времени до момента td времени поддерживаются, аналогично первому каскаду SR(1) в момент tc времени. Помимо этого, потенциал netA четвертого каскада SR(4) задается равным высокому уровню, и потенциал netA шестого каскада SR(6) поддерживается на низком уровне.
При достижении момента te времени второй стробирующий синхросигнал GCK2 изменяется от высокого уровня к низкому уровню. Соответственно потенциал netA второго каскада SR(2) снижается. Кроме того, в момент te времени четвертый стробирующий синхросигнал GCK4 изменяется от низкого уровня к высокому уровню. В это время, поскольку потенциал входного контактного вывода 46 изменяется от низкого уровня к высокому уровню во втором каскаде SR(2), сигнал GOUT(2) сканирования, выводимый из второго каскада SR(2), переходит к низкому уровню. Помимо этого, четвертый стробирующий синхросигнал GCK4 предоставляется в четвертый каскад SR(4) в качестве первого тактового сигнала CKA. Соответственно посредством изменения от низкого уровня к высокому уровню четвертого стробирующего синхросигнала GCK4 потенциал netA четвертого каскада SR(4) дополнительно увеличивается, и сигнал GOUT(4) сканирования, выводимый из четвертого каскада SR(4), переходит к высокому уровню. Сигнал GOUT(4) сканирования, выводимый из четвертого каскада SR(4), предоставляется в первый каскад SR(1) в качестве первого сигнала RESET1 сброса, предоставляется в третий каскад SR(3) в качестве второго сигнала SET2 задания, предоставляется в пятый каскад SR(5) в качестве первого сигнала SET1 задания и предоставляется в седьмой каскад в качестве второго сигнала RESET2 сброса. Соответственно потенциал netA первого каскада SR(1) изменяется от высокого уровня к низкому уровню, потенциал netA третьего каскада SR(3) поддерживается на высоком уровне, потенциал netA пятого каскада SR(5) изменяется от низкого уровня к высокому уровню, и потенциал netA седьмого каскада SR(7) поддерживается на низком уровне.
Таким образом, как описано выше, сигналы GOUT(1)-GOUT(8) сканирования последовательно задаются равными высокому уровню в течение каждого предварительно определенного периода от первого каскада SR(1) до восьмого каскада SR(8). При достижении момента tf времени импульс четвертого сигнала CNT4 управления сканированием предоставляется в этот сдвиговый регистр 410. Как показано на фиг. 1, четвертый сигнал CNT4 управления сканированием предоставляется в шестой каскад SR(6) в качестве первого сигнала RESET1 сброса и предоставляется в восьмой каскад SR(8) в качестве второго сигнала SET2 задания. Соответственно потенциал netA шестого каскада SR(6) изменяется от высокого уровня к низкому уровню, и потенциал netA восьмого каскада SR(8) поддерживается на высоком уровне.
При достижении момента tg времени импульс пятого сигнала CNT5 управления сканированием предоставляется в этот сдвиговый регистр 410. Как показано на фиг. 1, пятый сигнал CNT5 управления сканированием предоставляется в седьмой каскад SR(7) в качестве первого сигнала RESET1 сброса. Соответственно потенциал netA седьмого каскада SR(7) изменяется от высокого уровня к низкому уровню.
При достижении момента th времени импульс шестого сигнала CNT6 управления сканированием предоставляется в этот сдвиговый регистр 410. Как показано на фиг. 1, шестой сигнал CNT6 управления сканированием предоставляется в восьмой каскад SR(8) в качестве первого сигнала RESET1 сброса. Соответственно потенциал netA восьмого каскада SR(8) изменяется от высокого уровня к низкому уровню.
Как описано выше, прямое сканирование линий GL1-GL8 шины затворов выполняется посредством использования третьего сигнала CNT3 управления сканированием в качестве сигнала для начала сканирования линий GL1-GL8 шины затворов, которые включаются в это жидкокристаллическое устройство отображения, и посредством использования четвертого-шестого сигналов CNT4-CNT6 управления сканированием в качестве сигналов для завершения сканирования.
1.4.2.2. Работа, когда выполняется обратное сканирование
Общая работа сдвигового регистра 410 при выполнении обратного сканирования описывается ниже. Как показано на фиг. 9, в ходе работы жидкокристаллического устройства отображения первый-четвертый стробирующие синхросигналы GCK1-GCK4 предоставляются в сдвиговый регистр 410. На основе первого стробирующего синхросигнала GCK1 фаза второго стробирующего синхросигнала GCK2 имеет опережение на 90 градусов, фаза третьего стробирующего синхросигнала GCK3 имеет опережение на 180 градусов и фаза четвертого стробирующего синхросигнала GCK4 имеет опережение посредством 270 градусов. В случае прямого сканирования тактовые импульсы четырехфазных синхросигналов предоставляются в сдвиговый регистр 410 в порядке "первый стробирующий синхросигнал GCK1, второй стробирующий синхросигнал GCK2, третий стробирующий синхросигнал GCK3, четвертый стробирующий синхросигнал GCK4". Тем не менее, в случае обратного сканирования, тактовые импульсы четырехфазных синхросигналов предоставляются в бистабильную схему в порядке "четвертый стробирующий синхросигнал GCK4, третий стробирующий синхросигнал GCK3, второй стробирующий синхросигнал GCK2, первый стробирующий синхросигнал GCK1". Схема 20 управления дисплея переключает порядки возникновения тактовых импульсов.
В течение периода перед моментом ta времени потенциал netA имеет низкий уровень во всех каскадах, и потенциал сигнала GOUT сканирования, выводимого из всех каскадов, имеет низкий уровень. При достижении момента ta времени импульс четвертого сигнала CNT4 управления сканированием предоставляется в этот сдвиговый регистр 410. Как показано на фиг. 1, четвертый сигнал CNT4 управления сканированием предоставляется в восьмой каскад SR(8) в качестве второго сигнала SET2 задания и предоставляется в шестой каскад SR(6) в качестве первого сигнала RESET1 сброса. Соответственно потенциал netA восьмого каскада SR(8) изменяется от низкого уровня к высокому уровню. Потенциал netA шестого каскада SR(6) поддерживается на низком уровне.
При достижении момента tb времени четвертый стробирующий синхросигнал GCK4 изменяется от низкого уровня к высокому уровню. В это время, поскольку потенциал входного контактного вывода 45 изменяется от низкого уровня к высокому уровню в восьмом каскаде SR(8), потенциал netA восьмого каскада SR(8) дополнительно увеличивается. Как результат, сигнал GOUT(8) сканирования, выводимый из восьмого каскада SR(8), переходит к высокому уровню. Как показано на фиг. 1, сигнал GOUT(8) сканирования, выводимый из восьмого каскада SR(8), предоставляется в седьмой каскад SR(7) в качестве второго сигнала SET2 задания и предоставляется в пятый каскад SR(5) в качестве первого сигнала RESET1 сброса. Соответственно в момент tb времени потенциал netA седьмого каскада SR(7) задается равным высокому уровню, и потенциал netA пятого каскада SR(5) поддерживается на низком уровне.
При достижении момента tc времени третий стробирующий синхросигнал GCK3 изменяется от низкого уровня к высокому уровню. В это время, поскольку потенциал входного контактного вывода 45 изменяется от низкого уровня к высокому уровню в седьмом каскаде SR(7), потенциал netA седьмого каскада SR(7) дополнительно увеличивается. Как результат, сигнал GOUT(7) сканирования, выводимый из седьмого каскада SR(7), переходит к высокому уровню. Сигнал GOUT(7) сканирования, выводимый из седьмого каскада SR(7), предоставляется в восьмой каскад SR(8) в качестве первого сигнала SET1 задания. В восьмом каскаде SR(8), поскольку потенциал netA уже является высоким вследствие использования компенсационной обратной связи, потенциал netA не варьируется вследствие сигнала GOUT(7) сканирования. В момент tc времени потенциалы второго стробирующего синхросигнала GCK2 и четвертого стробирующего синхросигнала GCK4, которые предоставляются в восьмой каскад SR(8), не изменяются. Следовательно, в восьмом каскаде SR(8), для потенциала netA и потенциала сигнала GOUT сканирования, потенциалы от момента tb времени до момента tc времени поддерживаются. Сигнал GOUT(7) сканирования, выводимый из седьмого каскада SR(7), предоставляется в шестой каскад SR(6) в качестве второго сигнала SET2 задания и также предоставляется в четвертый каскад SR(4) в качестве первого сигнала RESET1 сброса. Соответственно в момент tc времени потенциал netA шестого каскада SR(6) задается равным высокому уровню, и потенциал netA четвертого каскада SR(4) поддерживается на низком уровне.
При достижении момента td времени четвертый стробирующий синхросигнал GCK4 изменяется от высокого уровня к низкому уровню. Соответственно потенциал netA восьмого каскада SR(8) снижается. Дополнительно, в момент td времени, второй стробирующий синхросигнал GCK2 изменяется от низкого уровня к высокому уровню. В это время, поскольку потенциал входного контактного вывода 46 изменяется от низкого уровня к высокому уровню в восьмом каскаде SR(8), сигнал GOUT(8) сканирования, выводимый из восьмого каскада SR(8), переходит к низкому уровню. Дополнительно, второй стробирующий синхросигнал GCK2 предоставляется в шестой каскад SR(6) в качестве первого тактового сигнала CKA. Соответственно посредством изменения от низкого уровня к высокому уровню второго стробирующего синхросигнала GCK2 потенциал netA шестого каскада SR(6) дополнительно увеличивается, и сигнал GOUT(6) сканирования, выводимый из шестого каскада SR(6), переходит к высокому уровню. Сигнал GOUT(6) сканирования, выводимый из шестого каскада SR(6), предоставляется в седьмой каскад SR(7) в качестве первого сигнала SET1 задания, предоставляется в пятый каскад SR(5) в качестве второго сигнала SET2 задания и предоставляется в третий каскад SR(3) в качестве первого сигнала RESET1 сброса. В седьмом каскаде SR(7), для потенциала netA и потенциала сигнала GOUT сканирования, потенциалы от момента tc времени до момента td времени поддерживаются, аналогично восьмому каскаду SR(8) в момент tc времени. В пятом каскаде SR(5) потенциал netA задается равным высокому уровню, и потенциал netA третьего каскада SR(3) поддерживается на низком уровне.
При достижении момента te времени третий стробирующий синхросигнал GCK3 изменяется от высокого уровня к низкому уровню. Соответственно потенциал netA седьмого каскада SR(7) снижается. Дополнительно, в момент te времени, первый стробирующий синхросигнал GCK1 изменяется от низкого уровня к высокому уровню. В это время, поскольку потенциал входного контактного вывода 46 изменяется от низкого уровня к высокому уровню в седьмом каскаде SR(7), сигнал GOUT(7) сканирования, выводимый из седьмого каскада SR(7), переходит к низкому уровню. Первый стробирующий синхросигнал GCK1 предоставляется в пятый каскад SR(5) в качестве первого тактового сигнала CKA. Соответственно посредством изменения от низкого уровня к высокому уровню первого стробирующего синхросигнала GCK1 потенциал netA пятого каскада SR(5) дополнительно увеличивается, и сигнал GOUT(5) сканирования, выводимый из пятого каскада SR(5), переходит к высокому уровню. Сигнал GOUT(5) сканирования, выводимый из пятого каскада SR(5), предоставляется в восьмой каскад SR(8) в качестве второго сигнала RESET2 сброса, предоставляется в шестой каскад SR(6) в качестве первого сигнала SET1 задания, предоставляется в четвертый каскад SR(4) в качестве второго сигнала SET2 задания и предоставляется во второй каскад SR(2) в качестве первого сигнала RESET1 сброса. Соответственно потенциал netA восьмого каскада SR(8) изменяется от высокого уровня к низкому уровню, потенциал netA шестого каскада SR(6) поддерживается на высоком уровне, потенциал netA четвертого каскада SR(4) изменяется от низкого уровня к высокому уровню, и потенциал netA второго каскада SR(2) поддерживается на низком уровне.
Таким образом, как описано выше, сигналы GOUT(8)-GOUT(1) сканирования последовательно задаются равными высокому уровню в течение каждого предварительно определенного периода от восьмого каскада SR(8) до первого каскада SR(1). Затем, при достижении момента tf времени, импульс третьего сигнала CNT3 управления сканированием предоставляется в этот сдвиговый регистр 410. Как показано на фиг. 1, третий сигнал CNT3 управления сканированием предоставляется в третий каскад SR(3) в качестве второго сигнала RESET2 сброса и предоставляется в первый каскад SR(1) в качестве первого сигнала SET1 задания. Соответственно потенциал netA третьего каскада SR(3) изменяется от высокого уровня к низкому уровню, и потенциал netA первого каскада SR(1) поддерживается на высоком уровне.
При достижении момента tg времени импульс второго сигнала CNT2 управления сканированием предоставляется в этот сдвиговый регистр 410. Как показано на фиг. 1, второй сигнал CNT2 управления сканированием предоставляется во второй каскад SR(2) в качестве второго сигнала RESET2 сброса. Соответственно потенциал netA второго каскада SR(2) изменяется от высокого уровня к низкому уровню.
При достижении момента th времени импульс первого сигнала CNT1 управления сканированием предоставляется в этот сдвиговый регистр 410. Как показано на фиг. 1, первый сигнал CNT1 управления сканированием предоставляется в первый каскад SR(1) в качестве второго сигнала RESET2 сброса. Соответственно потенциал netA первого каскада SR(1) изменяется от высокого уровня к низкому уровню.
Как описано выше, обратное сканирование линий GL1-GL8 шины затворов выполняется посредством использования четвертого сигнала CNT4 управления сканированием в качестве сигнала для начала сканирования линий GL1-GL8 шины затворов, которые включаются в это жидкокристаллическое устройство отображения, и посредством использования первого-третьего сигналов CNT1-CNT3 управления сканированием в качестве сигналов для завершения сканирования.
1.5. Преимущества
Согласно настоящему варианту осуществления, в каждый каскад SR(k) сдвигового регистра 410, сигнал GOUT(k-3) сканирования, выводимый из каскада SR(k-3), который является третьим каскадом до соответствующего каскада, предоставляется в качестве второго сигнала RESET2 сброса, сигнал GOUT(k-1) сканирования, выводимый из предыдущего каскада SR(k-1), предоставляется в качестве первого сигнала SET1 задания, сигнал GOUT(k+1) сканирования, выводимый из следующего каскада SR(k+1), предоставляется в качестве второго сигнала SET2 задания и сигнал GOUT(k+3) сканирования, выводимый из каскада SR(k+3), который является третьим каскадом после соответствующего каскада, предоставляется в качестве первого сигнала RESET1 сброса. Третий сигнал CNT3 управления сканированием предоставляется в первый каскад SR(1) в качестве первого сигнала SET1 задания, и четвертый сигнал CNT4 управления сканированием предоставляется в восьмой каскад (последний каскад) SR(8) в качестве второго сигнала SET2 задания. Следовательно, когда импульс третьего сигнала CNT3 управления сканированием предоставляется в сдвиговый регистр 410, чтобы начинать сканирование линий GL1-GL8 шины затворов, импульс первого сигнала SET1 задания предоставляется в каждый каскад в порядке "первый каскад, второй каскад,..., седьмой каскад, восьмой каскад", и прямое сканирование линий GL1-GL8 шины затворов выполняется. С другой стороны, когда импульс четвертого сигнала CNT4 управления сканированием предоставляется в сдвиговый регистр 410, чтобы начинать сканирование линий GL1-GL8 шины затворов, импульс второго сигнала SET2 задания предоставляется в каждый каскад в порядке "восьмой каскад, седьмой каскад,..., второй каскад, первый каскад", и обратное сканирование линий GL1-GL8 шины затворов выполняется. Здесь, в настоящем варианте осуществления, порядки сканирования линий GL1-GL8 шины затворов могут переключаться посредством конфигурирования таким образом, что каждый каскад сдвигового регистра 410 принимает два сигнала задания SET1, SET2 и два сигнала сброса RESET1, RESET2. Как описано выше, согласно настоящему варианту осуществления, конфигурации (например, "конфигурация для переключения переключателя посредством сигнала выбора", "возбуждающая схема и сигнальное межсоединение для сигнала выбора"), которые традиционно необходимы для того, чтобы переключаться между порядками сканирования линии шины затворов, становятся необязательными. Следовательно, при реализации сдвигового регистра, который может переключаться между порядками сканирования линий шины затворов, становится возможным подавлять увеличение площади схемы, увеличение потребления тока и повышение затрат. Дополнительно, поскольку переключатель для переключения порядков сканирования становится необязательным, возникновение ошибочной операции, обусловленной сдвигом порогового напряжения переключателя (транзистора) во время высокотемпературного старения, подавляется.
Дополнительно, в настоящем варианте осуществления, каскады нечетного порядка и каскады четного порядка сдвигового регистра 410 работают на основе различных синхросигналов. Следовательно, как показано на фиг. 8 и 9, период, в который несколько линий шины затворов одновременно выбираются, может предоставляться. В этом случае, поскольку фаза синхросигнала для управления каскадами нечетного порядка сдвигового регистра 410 и фаза синхросигнала для управления каскадами четного порядка сдвигового регистра 410 сдвигаются на 90 градусов друг от друга, предварительный заряд для пиксельной емкости выполняется во время первого полупериода периода, когда каждая линия шины затворов выбирается, и основной заряд для пиксельной емкости выполняется во время второго полупериода. Таким образом, достаточное время заряда обеспечивается, и понижение качества отображения, обусловленное недостатком заряда для пиксельной емкости, подавляется. Дополнительно, становится возможным уменьшать напряжение затвора (напряжение, чтобы задавать тонкопленочный транзистор 11 в части формирования пикселов во включенное состояние), уменьшать размер тонкопленочного транзистора 11 и уменьшать потребление тока.
1.6. Модификации
В первом варианте осуществления, хотя конденсатор C1 предоставляется между netA и выходным контактным выводом 51, настоящее изобретение не ограничено этим. Этот конденсатор C1 предоставляется, чтобы стабилизировать форму сигнала GOUT сканирования, и конфигурация может быть такой, что конденсатор C1 не предоставляется. В первом варианте осуществления, хотя тонкопленочный транзистор T14, который включается/отключается посредством второго тактового сигнала CKB, предоставляется, настоящее изобретение не ограничено этим. Тонкопленочный транзистор T14 также предоставляется, чтобы стабилизировать форму сигнала GOUT сканирования, и конфигурация может быть такой, что тонкопленочный транзистор T14 не предоставляется.
Дополнительно, конфигурация может быть такой, что любой из первого-третьего каскадов SR(1)-SR(3) включает в себя тонкопленочный транзистор (пятнадцатый переключающий элемент), в котором сигнал управления, который вводится в качестве второго сигнала RESET2 сброса, предоставляется на контактный вывод затвора, контактный вывод стока подключается к выходному контактному выводу 51, и контактный вывод истока подключается к напряжению VSS питания, и что любой из шестого-восьмого каскадов SR(6)-SR(8) включает в себя тонкопленочный транзистор (шестнадцатый переключающий элемент), в котором сигнал управления, который вводится в качестве первого сигнала RESET1 сброса, предоставляется на контактный вывод затвора, контактный вывод стока подключается к выходному контактному выводу 51, и контактный вывод истока подключается к напряжению VSS питания.
Кроме того, фокусируясь на k-м SR(k), конфигурация может быть такой, что предоставляется тонкопленочный транзистор (семнадцатый переключающий элемент), в котором сигнал GOUT(k+2) или GOUT(k+3) сканирования, выводимый из каскада SR(k+2), который является вторым каскадом после соответствующего каскада, или из каскада SR(k+3), который является третьим каскадом после соответствующего каскада, предоставляется на контактный вывод затвора, контактный вывод стока подключается к выходному контактному выводу 51, и контактный вывод истока подключается к напряжению VSS питания, и предоставляется тонкопленочный транзистор (восемнадцатый переключающий элемент), в котором сигнал GOUT(k-2) или GOUT(k-3) сканирования, выводимый из каскада SR(k-2), который является вторым каскадом перед соответствующим каскадом, или из каскада SR(k-3), который является третьим каскадом до соответствующего каскада, предоставляется на контактный вывод затвора, контактный вывод стока подключается к выходному контактному выводу 51, и контактный вывод истока подключается к напряжению VSS питания. Таким образом, потенциал сигнала GOUT(k) сканирования может более надежно снижаться до низкого уровня.
2. Второй вариант осуществления
2.1. Конфигурация сдвигового регистра
Фиг. 10 является блок-схемой, показывающей конфигурацию сдвигового регистра в формирователе 40 сигналов управления затворами во втором варианте осуществления настоящего изобретения. Как показано на фиг. 10, этот сдвиговый регистр конфигурируется посредством первого сдвигового регистра 411a в формирователе сигналов управления затворами, предоставляемом на одной стороне модуля 10 отображения, и второго сдвигового регистра 411b в формирователе сигналов управления затворами, предоставляемом на другой стороне модуля 10 отображения. Как первый сдвиговый регистр 411a, так и второй сдвиговый регистр 411b имеют конфигурацию, аналогичную конфигурации сдвигового регистра 410 (см. фиг. 1) согласно первому варианту осуществления. Дополнительно, конфигурация каждой бистабильной схемы в первом сдвиговом регистре 411a и втором сдвиговом регистре 411b является аналогичной конфигурации (см. фиг. 5) в первом варианте осуществления. Кроме того, работа каждого каскада (бистабильной схемы) сдвигового регистра и общая работа сдвигового регистра также является аналогичной работе каждого каскада (бистабильной схемы) сдвигового регистра и общей работе сдвигового регистра в первом варианте осуществления, и, следовательно, их описание опускается.
2.2. Преимущества
В общем, сигнал сканирования, выводимый из сдвигового регистра, формирует задержку, обусловленную присутствием емкости межсоединений (нагрузки) линии шины затворов. В частности, в устройстве отображения, которое использует крупноразмерную панель, когда формирователь сигналов управления затворами предоставляется только на одной стороне панели, форма сигнала сканирования в позиции около сдвигового регистра и форма сигнала сканирования в позиции на большом расстоянии от сдвигового регистра иногда значительно отличаются. Например, иногда возникает такая ситуация, что форма сигнала сканирования в позиции, указываемой посредством стрелки, отмеченной посредством P1 на фиг. 11A, становится такой, как показано на фиг. 11B, и что форма сигнала сканирования в позиции, указываемой посредством стрелки, отмеченной посредством P2 на фиг. 11A, становится такой, как показано на фиг. 11C. В этом случае недостаток заряда для пиксельной емкости возникает в позиции на большом расстоянии от сдвигового регистра, и качество отображения понижается. Касательно этого аспекта, согласно настоящему варианту осуществления, заряд выполняется для одной линии шины затворов с обеих сторон модуля 10 отображения, и понижение качества отображения, обусловленное недостатком заряда в крупноразмерной панели, подавляется.
3. Третий вариант осуществления
3.1. Конфигурация сдвигового регистра
Фиг. 12 является блок-схемой, показывающей конфигурацию сдвигового регистра в формирователе 40 сигналов управления затворами в третьем варианте осуществления настоящего изобретения. Как показано на фиг. 12, этот сдвиговый регистр конфигурируется посредством первого сдвигового регистра 412a в формирователе сигналов управления затворами, предоставляемом на одной стороне модуля 10 отображения, и второго сдвигового регистра 412b в формирователе сигналов управления затворами, предоставляемом на другой стороне модуля 10 отображения. Более конкретно, из бистабильной схемы в сдвиговом регистре 410 (см. фиг. 1) в первом варианте осуществления каскады SR(1), SR(3), SR(5), SR(7) нечетного порядка предоставляются на одной стороне модуля 10 отображения (левой стороне модуля 10 отображения на фиг. 12), и каскады SR(2), SR(4), SR(6), SR(8) четного порядка предоставляются на другой стороне модуля 10 отображения (правой стороне модуля 10 отображения на фиг. 12). Следует отметить, что конфигурация и работа каждой бистабильной схемы и общая работа сдвигового регистра являются аналогичными конфигурации и работе каждой бистабильной схемы и общей работе сдвигового регистра в первом варианте осуществления, и, следовательно, их описание опускается.
3.2. Преимущества
Согласно настоящему варианту осуществления, размер в расчете на один каскад сдвигового регистра (размер в направлении, в котором идет линия шины истоков) может задаваться равным приблизительно половине размера в первом варианте осуществления. Следовательно, область, которая необходима в качестве кадрирующей рамки панели, может быть уменьшена, и уменьшение размеров различных изделий, которые используют жидкокристаллическую панель, может быть реализовано.
4. Четвертый вариант осуществления
4.1. Общая конфигурация и конфигурация формирователя сигналов управления затворами
В настоящем варианте осуществления общая конфигурация и конфигурация формирователя сигналов управления затворами являются в значительной степени аналогичными конфигурациям в первом варианте осуществления, показанном на фиг. 1-3, и, следовательно, их подробное описание опускается.
4.2. Конфигурация бистабильной схемы
Фиг. 13 является принципиальной схемой, показывающей конфигурацию бистабильной схемы согласно настоящему варианту осуществления. В настоящем варианте осуществления в дополнение к составляющим элементам в первом варианте осуществления, показанном на фиг. 5, предоставляются три тонкопленочных транзистора T5 (пятый переключающий элемент), T6 (шестой переключающий элемент) и T7 (седьмой переключающий элемент) и входной контактный вывод 47, который принимает второй тактовый сигнал CKB. Входной контактный вывод 46 и входной контактный вывод 47 могут быть идентичным контактным выводом (одним контактным выводом).
Контактный вывод истока тонкопленочного транзистора T6, контактный вывод стока тонкопленочного транзистора T7 и контактный вывод затвора тонкопленочного транзистора T5 подключаются друг к другу. Область (межсоединение), в которой эти контактные выводы подключаются друг к другу, называется "netB" (вторым узлом) для удобства.
В тонкопленочном транзисторе T5 контактный вывод затвора подключается к netB, контактный вывод стока подключается к netA, и контактный вывод истока подключается к напряжению VSS питания. В тонкопленочном транзисторе T6 контактный вывод затвора и контактный вывод стока подключаются к входному контактному выводу 47 (т.е. в диодном включении), и контактный вывод истока подключается к netB. В тонкопленочном транзисторе T7 контактный вывод затвора подключается к netA, контактный вывод стока подключается к netB, и контактный вывод истока подключается к напряжению VSS питания. Вследствие этого схема части, указываемой посредством символа 60 на фиг. 13, является логической схемой "AND", которая выводит "AND" логического значения логического сигнала инверсии для сигнала, который указывает потенциал netA, и логического значения второго тактового сигнала CKB. В настоящем варианте осуществления модуль управления второго узла реализуется посредством этой логической схемы "AND".
Тонкопленочный транзистор T5 задает потенциал netA равным низкому уровню, когда потенциал netB имеет высокий уровень. Тонкопленочный транзистор T6 задает потенциал netB равным высокому уровню, когда второй тактовый сигнал CKB имеет высокий уровень. Тонкопленочный транзистор T7 задает потенциал netB равным низкому уровню, когда потенциал netA имеет высокий уровень. Следовательно, когда потенциал netA имеет низкий уровень, и второй тактовый сигнал CKB имеет высокий уровень, тонкопленочный транзистор T5 переходит во включенный каскад, и потенциал netA извлекается до потенциала напряжения VSS питания.
Работа сдвигового регистра
Работа каждого каскада (бистабильной схемы) сдвигового регистра 410 в настоящем варианте осуществления описывается ниже со ссылкой на фиг. 13-15. Фиг. 14 является временной диаграммой, когда прямое сканирование выполняется, а фиг. 15 является временной диаграммой, когда обратное сканирование выполняется. Общая работа сдвигового регистра 410 является аналогичной общей работе сдвигового регистра в первом варианте осуществления, и, следовательно, ее описание опускается.
4.3.1. Работа, когда прямое сканирование выполняется
Работа бистабильной схемы при выполнении прямого сканирования описывается. Как показано на фиг. 14, в ходе работы жидкокристаллического устройства отображения первый тактовый сигнал CKA предоставляется на входной контактный вывод 45, и второй тактовый сигнал CKB предоставляется на входной контактный вывод 46 и входной контактный вывод 47.
В течение периода перед моментом t1 времени работа, аналогичная работе в первом варианте осуществления, выполняется, за исключением того, что потенциал netB переходит к высокому уровню каждый предварительно определенный период в соответствии с изменением потенциала второго тактового сигнала CKB, и тонкопленочный транзистор T5 переходит во включенное состояние. В частности, в течение периода перед моментом t1 времени, в то время как потенциал netA поддерживается на низком уровне, потенциал второго тактового сигнала CKB попеременно повторяется на высоком уровне и низком уровне каждый предварительно определенный период. Как описано выше, тонкопленочный транзистор T5 переходит во включенное состояние, когда потенциал netA имеет низкий уровень, и второй тактовый сигнал CKB имеет высокий уровень. Следовательно, в течение периода перед моментом t1 времени тонкопленочный транзистор T5 переходит во включенное состояние в течение периода, когда второй тактовый сигнал CKB имеет высокий уровень.
При достижении момента t1 времени импульс первого сигнала SET1 задания предоставляется на входной контактный вывод 41. Соответственно потенциал netA изменяется от низкого уровня к высокому уровню, и тонкопленочный транзистор TS переходит во включенное состояние, аналогично первому варианту осуществления. В период от момента t1 времени до момента t2 времени сигнал GOUT сканирования поддерживается на низком уровне, аналогично первому варианту осуществления. В этой связи, в настоящем варианте осуществления, контактный вывод затвора тонкопленочного транзистора T7 подключается к netA. Следовательно, посредством перехода потенциала к высокому уровню netA тонкопленочный транзистор T7 переходит во включенное состояние. Поскольку потенциал netB переходит к низкому уровню, тонкопленочный транзистор T5 переходит в отключенное состояние. Соответственно в период от момента t1 времени до момента t2 времени не возникает такая ситуация, что "тонкопленочный транзистор T5 переходит во включенное состояние, и потенциал netA снижается".
При достижении момента t2 времени первый тактовый сигнал CKA изменяется от низкого уровня к высокому уровню. Соответственно потенциал netA увеличивается, аналогично первому варианту осуществления. Затем, потенциал сигнала GOUT сканирования увеличивается до потенциала высокого уровня первого тактового сигнала CKA, и линия шины затворов, подключенная к выходному контактному выводу 51 бистабильной схемы, переходит в выбранное состояние. В этой связи, поскольку потенциал netA имеет высокий уровень от момента t1 времени, тонкопленочный транзистор T7 поддерживается во включенном состоянии. В период от момента t2 времени до момента t3 времени, поскольку второй тактовый сигнал CKB имеет низкий уровень, тонкопленочный транзистор T6 находится в отключенном состоянии. Следовательно, в период от момента t2 времени до момента t3 времени потенциал netB переходит к низкому уровню, тонкопленочный транзистор T5 переходит в отключенное состояние. Соответственно в период от момента t2 времени до момента t3 времени не возникает такая ситуация, что "тонкопленочный транзистор T5 переходит во включенное состояние, и потенциал netA снижается".
При достижении момента t3 времени импульс второго сигнала SET2 задания предоставляется на входной контактный вывод 42. Соответственно хотя тонкопленочный транзистор T2 переходит во включенное состояние, потенциал netA не варьируется вследствие перехода во включенное состояние тонкопленочного транзистора T2, аналогично первому варианту осуществления. Поскольку потенциал первого тактового сигнала CKA и потенциал второго тактового сигнала CKB не изменяются в момент t3 времени, netA и сигнал GOUT сканирования поддерживают потенциалы от момента t2 времени до момента t3 времени.
При достижении момента t4 времени первый тактовый сигнал CKA изменяется от высокого уровня к низкому уровню, и второй тактовый сигнал CKB изменяется от низкого уровня к высокому уровню. Соответственно потенциал сигнала GOUT сканирования переходит к низкому уровню, аналогично первому варианту осуществления. Потенциал netA становится ниже потенциала в период от момента t2 времени до момента t4 времени, но поддерживается в состоянии высокого уровня. Следовательно, также в течение периода после момента t4 времени, тонкопленочный транзистор T7 поддерживается во включенном состоянии. Соответственно, поскольку потенциал netB переходит к низкому уровню, тонкопленочный транзистор T5 переходит в отключенное состояние. Следовательно, в период от момента t4 времени до момента t5 времени не возникает такая ситуация, что "тонкопленочный транзистор T5 переходит во включенное состояние, и потенциал netA снижается". В течение периода после момента t5 времени работа, аналогичная работе в первом варианте осуществления, выполняется, за исключением того, что потенциал netB переходит к высокому уровню каждый предварительно определенный период, в соответствии с изменением потенциала второго тактового сигнала CKB, и тонкопленочный транзистор T5 переходит во включенное состояние.
4.3.2. Работа, когда обратное сканирование выполняется
Работа бистабильной схемы при выполнении обратного сканирования описывается. Как показано на фиг. 15, в ходе работы жидкокристаллического устройства отображения первый тактовый сигнал CKA предоставляется на входной контактный вывод 45, и второй тактовый сигнал CKB предоставляется на входной контактный вывод 46 и входной контактный вывод 47.
В течение периода перед моментом t1 времени работа, аналогичная работе в первом варианте осуществления, выполняется, за исключением того, что потенциал netB переходит к высокому уровню каждый предварительно определенный период, в соответствии с изменением потенциала второго тактового сигнала CKB, и тонкопленочный транзистор T5 переходит во включенное состояние. При достижении момента t1 времени импульс второго сигнала SET2 задания предоставляется на входной контактный вывод 42. Соответственно потенциал netA изменяется от низкого уровня к высокому уровню, и тонкопленочный транзистор TS переходит во включенное состояние, аналогично первому варианту осуществления. В период от момента t1 времени до момента t2 времени сигнал GOUT сканирования поддерживается на низком уровне, аналогично первому варианту осуществления. В период от момента t1 времени до момента t2 времени не возникает такая ситуация, что "тонкопленочный транзистор T5 переходит во включенное состояние, и потенциал netA снижается", аналогично прямому сканированию.
При достижении момента t2 времени первый тактовый сигнал CKA изменяется от низкого уровня к высокому уровню. Соответственно потенциал netA увеличивается, аналогично первому варианту осуществления. Затем, потенциал сигнала GOUT сканирования увеличивается до потенциала высокого уровня первого тактового сигнала CKA, и линия шины затворов, подключенная к выходному контактному выводу 51 бистабильной схемы, переходит в выбранное состояние. Дополнительно, потенциал netA имеет высокий уровень от момента t1 времени. В период от момента t2 времени до момента t3 времени не возникает такая ситуация, что "тонкопленочный транзистор T5 переходит во включенное состояние, и потенциал netA снижается", аналогично прямому сканированию.
При достижении момента t3 времени импульс первого сигнала SET1 задания предоставляется на входной контактный вывод 41. Соответственно, хотя тонкопленочный транзистор T1 переходит во включенное состояние, потенциал netA не варьируется вследствие перехода во включенное состояние тонкопленочного транзистора T1, аналогично первому варианту осуществления. Дополнительно, поскольку потенциал первого тактового сигнала CKA и потенциал второго тактового сигнала CKB не изменяются в момент t3 времени, netA и сигнал GOUT сканирования поддерживают потенциалы от момента t2 времени до момента t3 времени.
При достижении момента t4 времени первый тактовый сигнал CKA изменяется от высокого уровня к низкому уровню, и второй тактовый сигнал CKB изменяется от низкого уровня к высокому уровню. Соответственно потенциал сигнала GOUT сканирования переходит к низкому уровню, аналогично первому варианту осуществления. Потенциал netA становится ниже потенциала в период от момента t2 времени до момента t4 времени, но поддерживается в состоянии высокого уровня. Следовательно, в период от момента t4 времени до момента t5 времени не возникает такая ситуация, что "тонкопленочный транзистор T5 переходит во включенное состояние, и потенциал netA снижается", аналогично прямому сканированию. В течение периода после момента t5 времени работа, аналогичная работе в первом варианте осуществления, выполняется, за исключением того, что потенциал netB переходит к высокому уровню каждый предварительно определенный период, в соответствии с изменением потенциала второго тактового сигнала CKB, и тонкопленочный транзистор T5 переходит во включенное состояние.
4.4. Преимущества
Согласно настоящему варианту осуществления, как при выполнении прямого сканирования, так и при выполнении обратного сканирования, в течение периода перед моментом t1 времени и в течение периода после момента t5 времени потенциал netB переходит к высокому уровню каждый предварительно определенный период в соответствии с изменением потенциала второго тактового сигнала CKB (см. фиг. 14 и 15). Следовательно, в течение периода перед моментом t1 времени и в течение периода после момента t5 времени тонкопленочный транзистор T5 переходит во включенное состояние каждый предварительно определенный период. Следовательно, даже когда сдвиг порогового напряжения тонкопленочного транзистора TS возникает вследствие высокотемпературного старения, ток утечки в тонкопленочном транзисторе TS становится большим, например, потенциал netA надежно задается равным низкому уровню каждый предварительно определенный период, и вывод анормального импульса из выходного контактного вывода 51 подавляется. Дополнительно, возникновение анормальной работы сдвигового регистра вследствие последовательного применения такого анормального импульса ко второму каскаду подавляется.
4.5. Модификации
Конфигурация может быть такой, что предоставляется тонкопленочный транзистор, который задает потенциал netB равным низкому уровню, когда первый тактовый сигнал CKA имеет высокий уровень, в дополнение к конфигурации, показанной на фиг. 13. Вследствие этого потенциал netB надежно задается равным низкому уровню в течение периода, когда первый тактовый сигнал CKA имеет высокий уровень. Следовательно, сдвиг порогового напряжения тонкопленочного транзистора T5 подавляется.
5. Пятый вариант осуществления
5.1. Общая конфигурация и конфигурация формирователя сигналов управления затворами
В настоящем варианте осуществления общая конфигурация и схематичная конфигурация формирователя сигналов управления затворами являются в значительной степени аналогичными конфигурациям в первом варианте осуществления, показанном на фиг. 2 и 3, и, следовательно, их подробное описание опускается.
5.2. Конфигурация сдвигового регистра
Фиг. 16 является блок-схемой, показывающей конфигурацию сдвигового регистра 413 в формирователе 40 сигналов управления затворами в настоящем варианте осуществления. Как показано на фиг. 16, сдвиговый регистр 413 конфигурируется посредством восьми бистабильных схем SR(1)-SR(8). Каждая бистабильная схема содержит входные контактные выводы для приема четырехфазных синхросигналов CKA, CKB, CKC (в дальнейшем в этом документе называемых "третьим тактовым сигналом") и CKD (в дальнейшем в этом документе называемых "четвертым тактовым сигналом") соответственно, входной контактный вывод для приема напряжения VSS питания с низким уровнем мощности, входной контактный вывод для приема первого сигнала SET1 задания, входной контактный вывод для приема второго сигнала SET2 задания, входной контактный вывод для приема первого сигнала RESET1 сброса, входной контактный вывод для приема второго сигнала RESET2 сброса и выходной контактный вывод для вывода сигнала GOUT сканирования.
Четырехфазные синхросигналы CKA, CKB, CKC и CKD, которые вводятся в каждый каскад (каждую бистабильную схему), описываются ниже. Следует отметить, что первый сигнал SET1 задания, второй сигнал SET2 задания, первый сигнал RESET1 сброса, второй сигнал RESET2 сброса и напряжение VSS питания являются аналогичными вышеозначенным в первом варианте осуществления, и, следовательно, их описание опускается.
В первом каскаде SR(1) и пятом каскаде SR(5) первый стробирующий синхросигнал GCK1 предоставляется в качестве первого тактового сигнала CKA, третий стробирующий синхросигнал GCK3 предоставляется в качестве второго тактового сигнала CKB, второй стробирующий синхросигнал GCK2 предоставляется в качестве третьего тактового сигнала CKC и четвертый стробирующий синхросигнал GCK4 предоставляется в качестве четвертого тактового сигнала CKD.
Во втором каскаде SR(2) и шестом каскаде SR(6) второй стробирующий синхросигнал GCK2 предоставляется в качестве первого тактового сигнала CKA, четвертый стробирующий синхросигнал GCK4 предоставляется в качестве второго тактового сигнала CKB, первый стробирующий синхросигнал GCK1 предоставляется в качестве третьего тактового сигнала CKC и третий стробирующий синхросигнал GCK3 предоставляется в качестве четвертого тактового сигнала CKD.
В третьем каскаде SR(3) и седьмом каскаде SR(7) третий стробирующий синхросигнал GCK3 предоставляется в качестве первого тактового сигнала CKA, первый стробирующий синхросигнал GCK1 предоставляется в качестве второго тактового сигнала CKB, четвертый стробирующий синхросигнал GCK4 предоставляется в качестве третьего тактового сигнала CKC и второй стробирующий синхросигнал GCK2 предоставляется в качестве четвертого тактового сигнала CKD.
В четвертом каскаде SR(4) и восьмом каскаде SR(8) четвертый стробирующий синхросигнал GCK4 предоставляется в качестве первого тактового сигнала CKA, второй стробирующий синхросигнал GCK2 предоставляется в качестве второго тактового сигнала CKB, третий стробирующий синхросигнал GCK3 предоставляется в качестве третьего тактового сигнала CKC и первый стробирующий синхросигнал GCK1 предоставляется в качестве четвертого тактового сигнала CKD.
5.3. Конфигурация бистабильной схемы
Фиг. 17 является принципиальной схемой, показывающей конфигурацию бистабильной схемы согласно настоящему варианту осуществления. В настоящем варианте осуществления в дополнение к составляющим элементам в первом варианте осуществления, показанном на фиг. 5, предоставляются шесть тонкопленочных транзисторов T8-T13 (восьмой-тринадцатый переключающие элементы), входной контактный вывод 48, который принимает третий тактовый сигнал CKC, и входной контактный вывод 49, который принимает четвертый тактовый сигнал CKD.
Контактный вывод затвора тонкопленочного транзистора T8, контактный вывод истока тонкопленочного транзистора T9 и контактный вывод стока тонкопленочного транзистора T10 подключаются друг к другу. Область (межсоединение), в которой эти контактные выводы подключаются друг к другу, называется "netB1" (третьим узлом) для удобства. Контактный вывод затвора тонкопленочного транзистора T11, контактный вывод истока тонкопленочного транзистора T12 и контактный вывод стока тонкопленочного транзистора T13 подключаются друг к другу. Область (межсоединение), в которой эти контактные выводы подключаются друг к другу, называется "netB2" (четвертым узлом) для удобства.
В тонкопленочном транзисторе T8 контактный вывод затвора подключается к netB1, контактный вывод стока подключается к netA, и контактный вывод истока подключается к напряжению VSS питания. В тонкопленочном транзисторе T9 контактный вывод затвора и контактный вывод стока подключаются к входному контактному выводу 48 (т.е. в диодном включении), и контактный вывод истока подключается к netB1. В тонкопленочном транзисторе T10 контактный вывод затвора подключается к netA, контактный вывод стока подключается к netB1, и контактный вывод истока подключается к напряжению VSS питания. Тонкопленочный транзистор T8 задает потенциал netA равным низкому уровню, когда потенциал netB1 имеет высокий уровень. Тонкопленочный транзистор T9 задает потенциал netB1 равным высокому уровню, когда третий тактовый сигнал CKC имеет высокий уровень. Тонкопленочный транзистор T10 задает потенциал netB1 равным низкому уровню, когда потенциал netA имеет высокий уровень.
В тонкопленочном транзисторе T11 контактный вывод затвора подключается к netB2, контактный вывод стока подключается к netA, и контактный вывод истока подключается к напряжению VSS питания. В тонкопленочном транзисторе T12 контактный вывод затвора и контактный вывод стока подключаются к входному контактному выводу 49 (т.е. в диодном включении), и контактный вывод истока подключается к netB2. В тонкопленочном транзисторе T13 контактный вывод затвора подключается к netA, контактный вывод стока подключается к netB2, и контактный вывод истока подключается к напряжению VSS питания. Тонкопленочный транзистор T11 задает потенциал netA равным низкому уровню, когда потенциал netB2 имеет высокий уровень. Тонкопленочный транзистор T12 задает потенциал netB2 равным высокому уровню, когда четвертый тактовый сигнал CKD имеет высокий уровень. Тонкопленочный транзистор T10 задает потенциал netB1 равным низкому уровню, когда потенциал netA имеет высокий уровень.
5.4. Работа сдвигового регистра
Работа каждого каскада (бистабильной схемы) сдвигового регистра 413 в настоящем варианте осуществления описывается ниже со ссылкой на фиг. 17-19. Фиг. 18 является временной диаграммой, когда прямое сканирование выполняется, а фиг. 19 является временной диаграммой, когда обратное сканирование выполняется. Общая работа сдвигового регистра 413 является аналогичной общей работе сдвигового регистра в первом варианте осуществления, и, следовательно, ее описание опускается.
5.4.1. Работа, когда прямое сканирование выполняется
Работа бистабильной схемы при выполнении прямого сканирования описывается. Как показано на фиг. 18, в ходе работы жидкокристаллического устройства отображения первый тактовый сигнал CKA предоставляется на входной контактный вывод 45, второй тактовый сигнал CKB предоставляется на входной контактный вывод 46, третий тактовый сигнал CKC предоставляется на входной контактный вывод 48 и четвертый тактовый сигнал CKD предоставляется на входной контактный вывод 49. Таким образом, в настоящем варианте осуществления четырехфазные синхросигналы, фазы которых сдвигаются на 90 градусов друг от друга, предоставляются в бистабильную схему.
В течение периода перед моментом t1 времени как потенциал netA, так и потенциал сигнала GOUT сканирования (потенциал выходного контактного вывода 51) имеют низкий уровень. В течение периода перед моментом t1 времени потенциал netB1 попеременно повторяется на высоком уровне и низком уровне на основе третьего тактового сигнала CKC, и потенциал netB2 попеременно повторяется на низком уровне и высоком уровне на основе четвертого тактового сигнала CKD. Соответственно в течение периода перед моментом t1 времени тонкопленочный транзистор T8 и тонкопленочный транзистор T11 переходят во включенное состояние каждый предварительно определенный период.
При достижении момента t1 времени импульс первого сигнала SET1 задания предоставляется на входной контактный вывод 41. Соответственно потенциал netA изменяется от низкого уровня к высокому уровню, и тонкопленочный транзистор TS переходит во включенное состояние, аналогично первому варианту осуществления. В период от момента t1 времени до момента t2 времени сигнал GOUT сканирования поддерживается на низком уровне, поскольку первый тактовый сигнал CKA имеет низкий уровень. В этой связи, в настоящем варианте осуществления, контактные выводы затвора тонкопленочных транзисторов T10, T13 подключаются к netA. Следовательно, посредством перехода потенциала к высокому уровню netA тонкопленочные транзисторы T10, T13 переходят во включенное состояние. Поскольку потенциалы netB1 и netB2 переходят к низкому уровню, соответственно тонкопленочные транзисторы T8, T11 переходят в отключенное состояние. Соответственно в период от момента t1 времени до момента t2 времени не возникает такая ситуация, что "тонкопленочный транзистор T8 или тонкопленочный транзистор T11 переходят во включенное состояние, и потенциал netA снижается".
При достижении момента t2 времени первый тактовый сигнал CKA изменяется от низкого уровня к высокому уровню. Соответственно, аналогично первому варианту осуществления, потенциал сигнала GOUT сканирования увеличивается до потенциала высокого уровня первого тактового сигнала CKA, и линия шины затворов, подключенная к выходному контактному выводу 51 бистабильной схемы, переходит в выбранное состояние. В этой связи, поскольку потенциал netA имеет высокий уровень от момента t1 времени, тонкопленочные транзисторы T10, T13 поддерживаются во включенном состоянии. Следовательно, в период от момента t2 времени до момента t3 времени потенциал netB1 и потенциал netB2 переходят к низкому уровню, и тонкопленочные транзисторы T8, T11 переходят в отключенное состояние. Следовательно, в период от момента t2 времени до момента t3 времени не возникает такая ситуация, что "тонкопленочный транзистор T8 или тонкопленочный транзистор T11 переходят во включенное состояние, и потенциал netA снижается".
При достижении момента t3 времени импульс второго сигнала SET2 задания предоставляется на входной контактный вывод 42. Соответственно, хотя тонкопленочный транзистор T2 переходит во включенное состояние, потенциал netA не варьируется вследствие перехода во включенное состояние тонкопленочного транзистора T2, аналогично первому варианту осуществления. Дополнительно, поскольку потенциал первого тактового сигнала CKA и потенциал второго тактового сигнала CKB не изменяются в момент t3 времени, netA и сигнал GOUT сканирования поддерживают потенциалы от момента t2 времени до момента t3 времени.
При достижении момента t4 времени первый тактовый сигнал CKA изменяется от высокого уровня к низкому уровню, и второй тактовый сигнал CKB изменяется от низкого уровня к высокому уровню. Соответственно потенциал сигнала GOUT сканирования переходит к низкому уровню, аналогично первому варианту осуществления. Потенциал netA становится ниже потенциала в период от момента t2 времени до момента t4 времени, но поддерживается в состоянии высокого уровня. Следовательно, в течение периода после момента t4 времени тонкопленочные транзисторы T10, T13 поддерживаются во включенном состоянии. Поскольку потенциал netB1 и потенциал netB2 переходят к низкому уровню, соответственно тонкопленочные транзисторы T8, T11 переходят в отключенное состояние. Следовательно, в период от момента t4 времени до момента t5 времени не возникает такая ситуация, что "тонкопленочный транзистор T8 или тонкопленочный транзистор T11 переходят во включенное состояние, и потенциал netA снижается". В течение периода после момента t5 времени тонкопленочный транзистор T8 и тонкопленочный транзистор T11 переходят во включенное состояние каждый предварительно определенный период, аналогично моменту перед моментом t0 времени.
5.4.2. Работа, когда обратное сканирование выполняется
Работа бистабильной схемы при выполнении обратного сканирования описывается. Как показано на фиг. 19, в ходе работы жидкокристаллического устройства отображения первый тактовый сигнал CKA предоставляется на входной контактный вывод 45, второй тактовый сигнал CKB предоставляется на входной контактный вывод 46, третий тактовый сигнал CKC предоставляется на входной контактный вывод 48 и четвертый тактовый сигнал CKD предоставляется на входной контактный вывод 49.
В течение периода перед моментом t1 времени как тонкопленочный транзистор T8, так и тонкопленочный транзистор T11 переходят во включенное состояние каждый предварительно определенный период, аналогично тому, когда прямое сканирование выполняется. При достижении момента t1 времени импульс второго сигнала SET2 задания предоставляется на входной контактный вывод 42. Соответственно потенциал netA изменяется от низкого уровня к высокому уровню, и тонкопленочный транзистор TS переходит во включенное состояние. В период от момента t1 времени до момента t2 времени сигнал GOUT сканирования поддерживается на низком уровне, поскольку первый тактовый сигнал CKA имеет низкий уровень. Следует отметить, что в период от момента t1 времени до момента t2 времени не возникает такая ситуация, что "тонкопленочный транзистор T8 или тонкопленочный транзистор T11 переходят во включенное состояние, и потенциал netA снижается", аналогично тому, когда прямое сканирование выполняется.
При достижении момента t2 времени первый тактовый сигнал CKA изменяется от низкого уровня к высокому уровню. Соответственно, потенциал сигнала GOUT сканирования увеличивается до потенциала высокого уровня первого тактового сигнала CKA, и линия шины затворов, подключенная к выходному контактному выводу 51 бистабильной схемы, переходит в выбранное состояние, аналогично первому варианту осуществления. Следует отметить, что в период от момента t2 времени до момента t3 времени не возникает такая ситуация, что "тонкопленочный транзистор T8 или тонкопленочный транзистор T11 переходят во включенное состояние, и потенциал netA снижается", аналогично тому, когда прямое сканирование выполняется.
При достижении момента t3 времени импульс первого сигнала SET1 задания предоставляется на входной контактный вывод 41. Соответственно, хотя тонкопленочный транзистор T1 переходит во включенное состояние, потенциал netA не варьируется вследствие перехода во включенное состояние тонкопленочного транзистора T1, аналогично первому варианту осуществления. Дополнительно, поскольку потенциал первого тактового сигнала CKA и потенциал второго тактового сигнала CKB не изменяются в момент t3 времени, netA и сигнал GOUT сканирования поддерживают потенциалы от момента t2 времени до момента t3 времени.
При достижении момента t4 времени первый тактовый сигнал CKA изменяется от высокого уровня к низкому уровню, и второй тактовый сигнал CKB изменяется от низкого уровня к высокому уровню. Соответственно потенциал сигнала GOUT сканирования переходит к низкому уровню, аналогично первому варианту осуществления. Потенциал netA становится ниже потенциала в период от момента t2 времени до момента t4 времени, но поддерживается в состоянии высокого уровня. Следовательно, также в течение периода после момента t4 времени тонкопленочные транзисторы T10, T13 поддерживаются во включенном состоянии. Поскольку потенциал netB1 и потенциал netB2 переходят к низкому уровню, соответственно тонкопленочные транзисторы T8, T11 переходят в отключенное состояние. Следовательно, в период от момента t4 времени до момента t5 времени не возникает такая ситуация, что "тонкопленочный транзистор T8 или тонкопленочный транзистор T11 переходят во включенное состояние, и потенциал netA снижается". В течение периода после момента t5 времени тонкопленочный транзистор T8 и тонкопленочный транзистор T11 переходят во включенное состояние каждый предварительно определенный период, аналогично тому, когда прямое сканирование выполняется.
5.5. Преимущества
Согласно настоящему варианту осуществления, как при выполнении прямого сканирования, так и при выполнении обратного сканирования, в течение периода перед моментом t1 времени и в течение периода после момента t5 времени потенциал netB1 переходит к высокому уровню каждый предварительно определенный период в соответствии с изменением потенциала третьего тактового сигнала CKC, и потенциал netB2 переходит к высокому уровню каждый предварительно определенный период в соответствии с изменением потенциала четвертого тактового сигнала CKD (см. фиг. 19 и 20). В этом случае фаза третьего тактового сигнала CKC и фаза четвертого тактового сигнала CKD сдвигаются на 180 градусов друг от друга. Следовательно, в течение периода перед моментом t1 времени и в течение периода после момента t5 времени тонкопленочный транзистор T8 или тонкопленочный транзистор T11 находятся во включенном состоянии. Следовательно, даже когда сдвиг порогового напряжения тонкопленочного транзистора TS возникает вследствие высокотемпературного старения, и ток утечки в тонкопленочном транзисторе TS становится большим, например, потенциал netA задается равным низкому уровню, вывод анормального импульса из выходного контактного вывода 51, а также возникновение анормальной работы сдвигового регистра вследствие последовательного применения такого анормального импульса ко второму каскаду эффективнее подавляются по сравнению с четвертым вариантом осуществления.
5.6. Модификации
Конфигурация может быть такой, что предоставляется тонкопленочный транзистор, который задает потенциал netB1 равным низкому уровню, когда четвертый тактовый сигнал CKD имеет высокий уровень, и тонкопленочный транзистор, который задает потенциал netB2 равным низкому уровню, когда третий тактовый сигнал CKC имеет высокий уровень, в дополнение к конфигурации, показанной на фиг. 17. Вследствие этого потенциал netB1 надежно задается равным низкому уровню в течение периода, когда четвертый тактовый сигнал CKD имеет высокий уровень и потенциал netB2 надежно задается равным низкому уровню в течение периода, когда третий тактовый сигнал CKC имеет высокий уровень. Как результат, сдвиг порогового напряжения тонкопленочных транзисторов T8, T11 подавляется.
6. Шестой вариант осуществления
6.1. Общая конфигурация и конфигурация формирователя сигналов управления затворами
В настоящем варианте осуществления общая конфигурация и схематичная конфигурация формирователя сигналов управления затворами являются в значительной степени аналогичными конфигурациям в первом варианте осуществления, показанном на фиг. 2 и 3, и, следовательно, их подробное описание опускается. Следует отметить, что в качестве сигнала для управления порядком сканирования (направлением сканирования) линий GL1-GL8 шины затворов, в первом варианте осуществления, первый-шестой сигналы CNT1-CNT6 управления сканированием передаются из схемы 20 управления дисплея в формирователь 40 сигналов управления затворами, тем не менее, в настоящем варианте осуществления, первый-четвертый сигналы CNT1-CNT4 управления сканированием передаются из схемы 20 управления дисплея в формирователь 40 сигналов управления затворами.
6.2. Конфигурация сдвигового регистра
Фиг. 20 является блок-схемой, показывающей конфигурацию сдвигового регистра 414 в формирователе 40 сигналов управления затворами в настоящем варианте осуществления. Как показано на фиг. 20, сдвиговый регистр 414 конфигурируется посредством восьми бистабильных схем SR(1)-SR(8). Каждая бистабильная схема содержит входные контактные выводы для приема каждого из двухфазных синхросигналов CKA и CKB соответственно, входной контактный вывод для приема напряжения VSS питания с низким уровнем мощности, входной контактный вывод для приема первого сигнала SET1 задания, входной контактный вывод для приема второго сигнала SET2 задания, входной контактный вывод для приема первого сигнала RESET1 сброса, входной контактный вывод для приема второго сигнала RESET2 сброса и выходной контактный вывод для вывода сигнала GOUT сканирования. Конфигурация каждого каскада (бистабильной схемы) сдвигового регистра 414 является аналогичной конфигурации в первом варианте осуществления, показанном на фиг. 5, и, следовательно, ее описание опускается.
В первом варианте осуществления, как показано на фиг. 1, сигнал, предоставленный в первый каскад SR(1) в качестве второго сигнала RESET2 сброса, и сигнал, предоставленный во второй каскад SR(2) в качестве второго сигнала RESET2 сброса, отличаются друг от друга. В частности, в качестве второго сигнала RESET2 сброса первый сигнал CNT1 управления сканированием предоставляется в первый каскад SR(1), и второй сигнал CNT2 управления сканированием предоставляется во второй каскад SR(2). С другой стороны, в настоящем варианте осуществления, как показано на фиг. 20, первый сигнал CNT1 управления сканированием предоставляется в качестве второго сигнала RESET2 сброса как в первый каскад SR(1), так и во второй каскад SR(2).
В первом варианте осуществления, как показано на фиг. 1, сигнал, предоставленный в седьмой каскад SR(7) в качестве первого сигнала RESET1 сброса, и сигнал, предоставленный в восьмой каскад SR(8) в качестве первого сигнала RESET1 сброса, отличаются друг от друга. В частности, в качестве первого сигнала RESET1 сброса пятый сигнал CNT5 управления сканированием предоставляется в седьмой каскад SR(7), и шестой сигнал CNT6 управления сканированием предоставляется в восьмой каскад SR(8). С другой стороны, в настоящем варианте осуществления, как показано на фиг. 20, четвертый сигнал CNT4 управления сканированием предоставляется в качестве первого сигнала RESET1 сброса как в седьмой каскад SR(7), так и в восьмой каскад SR(8).
6.2. Работа сдвигового регистра
Общая работа сдвигового регистра 414 в настоящем варианте осуществления описывается ниже. Фиг. 21 является временной диаграммой, когда прямое сканирование выполняется, а фиг. 22 является временной диаграммой, когда обратное сканирование выполняется. Работа каждого каскада (бистабильной схемы) сдвигового регистра является аналогичной работе каждого каскада (бистабильной схемы) сдвигового регистра в первом варианте осуществления, и, следовательно, ее описание опускается.
Общая работа сдвигового регистра 414 при выполнении прямого сканирования описывается. В настоящем варианте осуществления, в течение периода перед моментом tf времени, работа, аналогичная работе в первом варианте осуществления, выполняется. При достижении момента tf времени импульс третьего сигнала CNT3 управления сканированием формируется, как показано на фиг. 21. Третий сигнал CNT3 управления сканированием предоставляется в шестой каскад SR(6) в качестве первого сигнала RESET1 сброса. Соответственно потенциал netA шестого каскада SR(6) изменяется от высокого уровня к низкому уровню. В момент tg времени импульс не формируется в первом сигнале RESET1 сброса, предоставляемом в какой-либо каскад. Следовательно, в любом каскаде потенциал netA не изменяется от высокого уровня к низкому уровню в момент tg времени. При достижении момента th времени импульс четвертого сигнала CNT4 управления сканированием формируется, как показано на фиг. 21. Четвертый сигнал CNT4 управления сканированием предоставляется в седьмой каскад SR(7) и восьмой каскад SR(8) в качестве первого сигнала RESET1 сброса. Соответственно потенциал netA седьмого каскада SR(7) и восьмого каскада SR(8) изменяется от высокого уровня к низкому уровню.
Общая работа сдвигового регистра 414 при выполнении обратного сканирования описывается. В настоящем варианте осуществления, в течение периода перед моментом tf времени, работа, аналогичная работе в первом варианте осуществления, выполняется. При достижении момента tf времени импульс второго сигнала CNT2 управления сканированием формируется, как показано на фиг. 22. Второй сигнал CNT2 управления сканированием предоставляется в третий каскад SR(3) в качестве второго сигнала RESET2 сброса. Соответственно потенциал netA третьего каскада SR(3) изменяется от высокого уровня к низкому уровню. В момент tg времени импульс не формируется во втором сигнале RESET2 сброса, предоставляемом в какой-либо каскад. Следовательно, в любом каскаде потенциал netA не изменяется от высокого уровня к низкому уровню в момент tg времени. При достижении момента th времени импульс первого сигнала CNT1 управления сканированием формируется, как показано на фиг. 22. Первый сигнал CNT1 управления сканированием предоставляется во второй каскад SR(2) и первый каскад SR(1) в качестве второго сигнала RESET2 сброса. Соответственно потенциал netA второго каскада SR(2) и первого каскада SR(1) изменяется от высокого уровня к низкому уровню.
При выполнении прямого сканирования существует риск того, что потенциал netA седьмого каскада SR(7) увеличивается вследствие использования компенсационной обратной связи, описанноой выше, когда третий стробирующий синхросигнал GCK изменяется от низкого уровня к высокому уровню во время момента th времени. Следовательно, предпочтительно иметь такую компоновку, в которой третий стробирующий синхросигнал GCK3 не переходит к высокому уровню в период от момента th времени до момента ti времени (см. часть, указываемую посредством стрелки, отмеченной посредством ссылки с номером 81 на фиг. 21). Аналогично, при выполнении обратного сканирования предпочтительно иметь такую компоновку, в которой второй стробирующий синхросигнал GCK2 не переходит к высокому уровню в период от момента th времени до момента ti времени (см. часть, указываемую посредством стрелки, отмеченной посредством ссылки с номером 82 на фиг. 22).
6.3. Преимущества
Согласно настоящему варианту осуществления, порядок сканирования линий GL1-GL8 шины затворов управляется посредством меньшего числа сигналов управления, чем число сигналов управления в первом варианте осуществления. Следовательно, сигнальные межсоединения снижаются, и сигналы, которые должны формироваться в схеме 20 управления дисплея, снижаются по сравнению с первым вариантом осуществления. Соответственно уменьшение площади схемы, уменьшение потребления тока и снижение затрат достигаются в большей степени.
7. Другое
Хотя вышеописанные варианты осуществления описываются посредством рассмотрения жидкокристаллического устройства отображения в качестве примера, настоящее изобретение не ограничено этим. Если конфигурация, включающая в себя сдвиговый регистр, который может переключать между порядками сканирования линий шины затворов, предоставляется, настоящее изобретение также может применяться к другим устройствам отображения, к примеру, органическим EL (электролюминесцентным).
Описание ссылок с номерами
10 - модуль отображения
20 - схема управления дисплея
30 - формирователь сигналов управления истоками (возбуждающая схема линий видеосигналов)
40 - формирователь сигналов управления затворами (возбуждающая схема линий сигналов сканирования)
41-49 - входной контактный вывод (бистабильной схемы)
51 - выходной контактный вывод (бистабильной схемы)
410-414 - сдвиговый регистр
SR(1)-SR(n) - бистабильная схема
TS, T1-T14 - тонкопленочный транзистор
C1 - конденсатор
GL1-GLn - линия шины затворов
SL1-SLm - линия шины истоков
CNT1-CNT6 - первый-шестой сигналы управления сканированием
GCK1-GCK4 - первый-четвертый стробирующие синхросигналы
CKA, CKB, CKC, CKD - первый тактовый сигнал, второй тактовый сигнал, третий тактовый сигнал, четвертый тактовый сигнал
GOUT(1)-GOUT(n) - сигнал сканирования
SET1 - первый сигнал задания
SET2 - второй сигнал задания
RESET1 - первый сигнал сброса
RESET2 - второй сигнал сброса

Claims (25)

1. Сдвиговый регистр, содержащий множество бистабильных схем, имеющих первое состояние и второе состояние и соединенных последовательно друг с другом, при этом множество бистабильных схем последовательно переходит в первое состояние на основе, по меньшей мере, четырехфазных синхросигналов, включающих в себя двухфазные синхросигналы, которые предоставляются в качестве первого синхросигнала и второго синхросигнала в бистабильные схемы каскада нечетного порядка из множества бистабильных схем, и двухфазные синхросигналы, которые предоставляются в качестве первого синхросигнала и второго синхросигнала в бистабильные схемы каскада четного порядка из множества бистабильных схем, в котором:
- каждая бистабильная схема включает в себя:
- выходной узел, который выводит сигнал состояния, указывающий любое из первого состояния и второго состояния;
- элемент переключения управления выводом, в котором первый синхросигнал предоставляется во второй электрод и третий электрод подключается к выходному узлу;
- первый модуль заряда первого узла для заряда первого узла, подключенного к первому электроду элемента переключения управления выводом на основе сигнала состояния, выводимого из бистабильной схемы из предыдущего каскада каждой соответствующей бистабильной схемы;
- второй модуль заряда первого узла для заряда первого узла на основе сигнала состояния, выводимого из бистабильной схемы следующего каскада каждой соответствующей бистабильной схемы;
- первый модуль разряда первого узла для разряда первого узла на основе сигнала состояния, выводимого из бистабильной схемы третьего каскада после каждой соответствующей бистабильной схемы, и
- второй модуль разряда первого узла для разряда первого узла на основе сигнала состояния, выводимого из бистабильной схемы третьего каскада перед каждой соответствующей бистабильной схемой.
2. Сдвиговый регистр по п. 1, в котором фаза первого синхросигнала и фаза второго синхросигнала сдвигаются на 180 градусов друг от друга.
3. Сдвиговый регистр по п. 1, в котором фаза двухфазных синхросигналов, предоставляемых в бистабильные схемы каскада нечетного порядка, и фаза двухфазных синхросигналов, предоставляемых в бистабильные схемы каскада четного порядка, сдвигаются на 90 градусов друг от друга.
4. Сдвиговый регистр по п. 1, в котором тактирование, в которое первый синхросигнал изменяется от высокого уровня к низкому уровню, является идентичным тактированию, в которое второй синхросигнал изменяется от низкого уровня к высокому уровню, а также тактирование, в которое первый синхросигнал изменяется от низкого уровня к высокому уровню, является идентичным тактированию, в которое второй синхросигнал изменяется от высокого уровня к низкому уровню.
5. Сдвиговый регистр по п. 1, в котором рабочая нагрузка каждого из четырехфазных синхросигналов составляет 50%.
6. Сдвиговый регистр по п. 1, в котором:
- в каждой бистабильной схеме
- первый модуль заряда первого узла включает в себя первый переключающий элемент, в котором сигнал состояния, выводимый из бистабильной схемы из предыдущего каскада каждой соответствующей бистабильной схемы, предоставляется в первый электрод и второй электрод, и третий электрод подключается к первому узлу,
- второй модуль заряда первого узла включает в себя второй переключающий элемент, в котором сигнал состояния, выводимый из бистабильной схемы следующего каскада каждой соответствующей бистабильной схемы, предоставляется в первый электрод и второй электрод, и третий электрод подключается к первому узлу,
- первый модуль разряда первого узла включает в себя третий переключающий элемент, в котором сигнал состояния, выводимый из бистабильной схемы третьего каскада после каждой соответствующей бистабильной схемы, предоставляется в первый электрод, второй электрод подключается к первому узлу и потенциал низкого уровня предоставляется в третий электрод, и
- второй модуль разряда первого узла включает в себя четвертый переключающий элемент, в котором сигнал состояния, выводимый из бистабильной схемы третьего каскада перед каждой соответствующей бистабильной схемой, предоставляется в первый электрод, второй электрод подключается к первому узлу и потенциал низкого уровня предоставляется в третий электрод.
7. Сдвиговый регистр по п. 1, в котором:
- каждая бистабильная схема дополнительно включает в себя:
- пятый переключающий элемент, в котором второй электрод подключается к первому узлу и потенциал низкого уровня предоставляется в третий электрод; и
- модуль управления второго узла, который управляет потенциалом второго узла, подключенного к первому электроду пятого переключающего элемента, на основе второго синхросигнала и потенциала первого узла.
8. Сдвиговый регистр по п. 7, в котором:
- второй модуль управления узла включает в себя:
- шестой переключающий элемент, в котором второй синхросигнал предоставляется в первый электрод и второй электрод и третий электрод подключается ко второму узлу; и
- седьмой переключающий элемент, в котором первый электрод подключается к первому узлу, второй электрод подключается ко второму узлу и потенциал низкого уровня предоставляется в третий электрод.
9. Сдвиговый регистр по п. 1, в котором:
- бистабильные схемы каскада нечетного порядка принимают двухфазные синхросигналы, которые предоставляются в бистабильные схемы каскада четного порядка, в качестве третьего синхросигнала и четвертого синхросигнала соответственно,
- бистабильные схемы каскада четного порядка принимают двухфазные синхросигналы, которые предоставляются в бистабильные схемы каскада нечетного порядка, в качестве третьего синхросигнала и четвертого синхросигнала соответственно, и
- каждая бистабильная схема дополнительно включает в себя:
- восьмой переключающий элемент, в котором второй электрод подключается к первому узлу и потенциал низкого уровня предоставляется в третий электрод;
- модуль управления третьего узла, который управляет потенциалом третьего узла, подключенного к первому электроду восьмого переключающего элемента, на основе третьего синхросигнала и потенциала первого узла;
- одиннадцатый переключающий элемент, в котором второй электрод подключается к первому узлу и потенциал низкого уровня предоставляется в третий электрод; и
- модуль управления четвертого узла, который управляет потенциалом четвертого узла, подключенного к первому электроду одиннадцатого переключающего элемента, на основе четвертого синхросигнала и потенциала первого узла.
10. Сдвиговый регистр по п. 9, в котором:
- модуль управления третьего узла включает в себя:
- девятый переключающий элемент, в котором третий синхросигнал предоставляется в первый электрод и второй электрод и третий электрод подключается к третьему узлу, и
- десятый переключающий элемент, в котором первый электрод подключается к первому узлу, второй электрод подключается к третьему узлу и потенциал низкого уровня предоставляется в третий электрод, и
- модуль управления четвертого узла включает в себя:
- двенадцатый переключающий элемент, в котором четвертый синхросигнал предоставляется в первый электрод и второй электрод и третий электрод подключается к четвертому узлу, и
- тринадцатый переключающий элемент, в котором первый электрод подключается к первому узлу, второй электрод подключается к четвертому узлу и потенциал низкого уровня предоставляется в третий электрод.
11. Сдвиговый регистр по п. 1, в котором:
- три сигнала управления на стороне первого каскада для разряда первого узла, включенного в каждую из бистабильных схем первого каскада, второго каскада и третьего каскада из множества бистабильных схем посредством второго модуля разряда первого узла соответственно предоставляются снаружи, и
- три сигнала управления на стороне последнего каскада для разряда первого узла, включенного в каждую из бистабильных схем последнего каскада, каскада перед последним каскадом и второго каскада перед последним каскадом из множества бистабильных схем, посредством первого модуля разряда первого узла соответственно предоставляются снаружи.
12. Сдвиговый регистр по п. 11, в котором:
- два сигнала управления на стороне первого каскада из трех сигналов управления на стороне первого каскада реализуются посредством одного сигнала, и
- два сигнала управления на стороне последнего каскада из трех сигналов управления на стороне последнего каскада реализуются посредством одного сигнала.
13. Сдвиговый регистр по п. 12, в котором:
- в каждой из бистабильных схем первого каскада, второго каскада и третьего каскада из множества бистабильных схем изменение первого синхросигнала от низкого уровня к высокому уровню подавляется в течение периода до тех пор, пока первый узел не разряжается посредством второго модуля разряда первого узла после того, как первый узел заряжается посредством второго модуля заряда первого узла, и
- в каждой из бистабильных схем последнего каскада, каскада перед последним каскадом и второго каскада перед последним каскадом из множества бистабильных схем изменение первого синхросигнала от низкого уровня к высокому уровню подавляется в течение периода до тех пор, пока первый узел не разряжается посредством первого модуля разряда первого узла после того, как первый узел заряжается посредством первого модуля заряда первого узла.
14. Сдвиговый регистр по п. 11, в котором:
- любая из бистабильных схем первого каскада, второго каскада и третьего каскада из множества бистабильных схем включает в себя пятнадцатый переключающий элемент, в котором сигнал управления на стороне первого каскада предоставляется в первый электрод, второй электрод подключается к выходному узлу и потенциал низкого уровня предоставляется в третий электрод, и
- любая из бистабильных схем последнего каскада, каскада перед последним каскадом и второго каскада перед последним каскадом из множества бистабильных схем включает в себя шестнадцатый переключающий элемент, в котором сигнал управления на стороне последнего каскада предоставляется в первый электрод, второй электрод подключается к выходному узлу и потенциал низкого уровня предоставляется в третий электрод.
15. Сдвиговый регистр по п. 1, в котором каждая бистабильная схема дополнительно включает в себя четырнадцатый переключающий элемент, в котором второй синхросигнал предоставляется в первый электрод, второй электрод подключается к выходному узлу и потенциал низкого уровня предоставляется в третий электрод.
16. Сдвиговый регистр по п. 1, в котором каждая бистабильная схема дополнительно включает в себя конденсатор, в котором один конец подключается к первому узлу, а другой конец подключается к выходному узлу.
17. Сдвиговый регистр по п. 1, в котором каждая бистабильная схема дополнительно включает в себя семнадцатый переключающий элемент, в котором сигнал состояния, выводимый из бистабильной схемы второго каскада или третьего каскада после каждой соответствующей бистабильной схемы, предоставляется в первый электрод, второй электрод подключается к выходному узлу и потенциал низкого уровня предоставляется в третий электрод, и восемнадцатый переключающий элемент, в котором сигнал состояния, выводимый из бистабильной схемы второго каскада или третьего каскада перед каждой соответствующей бистабильной схемой, предоставляется в первый электрод, второй электрод подключается к выходному узлу и потенциал низкого уровня предоставляется в третий электрод.
18. Сдвиговый регистр по п. 1, в котором сдвиговый регистр формируется за счет использования аморфного кремния.
19. Сдвиговый регистр по п. 1, в котором сдвиговый регистр формируется за счет использования микрокристаллического кремния.
20. Сдвиговый регистр по п. 1, в котором сдвиговый регистр формируется посредством использования поликристаллического кремния.
21. Сдвиговый регистр по п. 1, в котором сдвиговый регистр формируется посредством использования оксидного полупроводника.
22. Возбуждающая схема линии сигналов сканирования устройства отображения для возбуждения множества линий сигналов сканирования, которые предоставляются в модуле отображения, содержащая:
- сдвиговый регистр по п. 1, в котором:
- множество бистабильных схем предоставляются так, что они имеют соответствие "один-к-одному" с множеством линий сигналов сканирования, и
- каждая бистабильная схема предоставляет сигнал состояния, выводимый из выходного узла, в линию сигналов сканирования, соответствующую каждой соответствующей бистабильной схеме, в качестве сигнала сканирования.
23. Устройство отображения, содержащее возбуждающую схему линии сигналов сканирования по п. 22, включающую в себя модуль отображения.
24. Устройство отображения по п. 23, в котором сдвиговый регистр, включающий в себя множество бистабильных схем, предоставляется как на одной стороне, так и на другой стороне модуля отображения соответственно.
25. Устройство отображения по п. 23, в котором бистабильные схемы каскада нечетного порядка предоставляются на одной стороне модуля отображения, а бистабильные схемы каскада четного порядка предоставляются на другой стороне модуля отображения.
RU2012122770/08A 2009-11-04 2010-07-15 Сдвиговый регистр, возбуждающая схема линии сигналов сканирования, содержащая его, устройство отображения RU2543312C2 (ru)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-252688 2009-11-04
JP2009252688 2009-11-04
PCT/JP2010/061945 WO2011055570A1 (ja) 2009-11-04 2010-07-15 シフトレジスタならびにそれを備えた走査信号線駆動回路および表示装置

Publications (2)

Publication Number Publication Date
RU2012122770A RU2012122770A (ru) 2013-12-10
RU2543312C2 true RU2543312C2 (ru) 2015-02-27

Family

ID=43969810

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2012122770/08A RU2543312C2 (ru) 2009-11-04 2010-07-15 Сдвиговый регистр, возбуждающая схема линии сигналов сканирования, содержащая его, устройство отображения

Country Status (8)

Country Link
US (1) US8519764B2 (ru)
EP (1) EP2498260B1 (ru)
JP (1) JP5127986B2 (ru)
KR (1) KR101250158B1 (ru)
CN (1) CN102598145B (ru)
BR (1) BR112012011605A2 (ru)
RU (1) RU2543312C2 (ru)
WO (1) WO2011055570A1 (ru)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010097986A1 (ja) 2009-02-25 2010-09-02 シャープ株式会社 シフトレジスタおよび表示装置
US8654108B2 (en) * 2009-09-25 2014-02-18 Sharp Kabushiki Kaisha Liquid crystal display device
US8531224B2 (en) * 2009-11-04 2013-09-10 Sharp Kabushiki Kaisha Shift register, scanning signal line drive circuit provided with same, and display device
WO2011092924A1 (ja) * 2010-01-29 2011-08-04 シャープ株式会社 シフトレジスタおよび表示装置
EP2549465A4 (en) * 2010-03-15 2013-08-21 Sharp Kk SCANNING SIGNAL LINE ACTUATION CIRCUIT AND DISPLAY DEVICE HAVING THE SAME
JP5669453B2 (ja) * 2010-06-22 2015-02-12 株式会社ジャパンディスプレイ 双方向シフトレジスタ、及びこれを用いた画像表示装置
JP5618821B2 (ja) * 2010-12-28 2014-11-05 株式会社ジャパンディスプレイ 双方向シフトレジスタ及びこれを用いた画像表示装置
KR101756667B1 (ko) 2011-04-21 2017-07-11 엘지디스플레이 주식회사 쉬프트 레지스터 및 이를 포함하는 표시장치
JP5774911B2 (ja) 2011-06-01 2015-09-09 株式会社ジャパンディスプレイ 表示装置
KR101924427B1 (ko) * 2011-11-09 2019-02-21 엘지디스플레이 주식회사 복수의 클럭라인을 공유하는 쉬프트레지스터가 포함된 유기발광표시장치
US9269318B2 (en) * 2012-03-30 2016-02-23 Sharp Kabushiki Kaisha Display device
KR102126455B1 (ko) * 2012-04-10 2020-06-24 가부시키가이샤 제이올레드 버퍼 회로 및 버퍼 회로의 구동 방법
CN103279214A (zh) * 2012-06-28 2013-09-04 上海天马微电子有限公司 触摸显示屏的驱动方法
KR102055328B1 (ko) * 2012-07-18 2019-12-13 삼성디스플레이 주식회사 게이트 드라이버 및 이를 포함하는 표시 장치
US20150262703A1 (en) * 2012-10-05 2015-09-17 Sharp Kabushiki Kaisha Shift register, display device provided therewith, and shift-register driving method
US20150279480A1 (en) * 2012-10-05 2015-10-01 Sharp Kabushiki Kaisha Shift register, display device provided therewith, and shift-register driving method
US9881688B2 (en) 2012-10-05 2018-01-30 Sharp Kabushiki Kaisha Shift register
TWI490844B (zh) * 2013-01-15 2015-07-01 Giantplus Technology Co Ltd 具單ㄧ共用控制端之驅動模組
US10121429B2 (en) 2013-09-04 2018-11-06 Sharp Kabushiki Kaisha Active matrix substrate, display panel, and display device including the same
CN103680451B (zh) * 2013-12-18 2015-12-30 深圳市华星光电技术有限公司 用于液晶显示的goa电路及显示装置
KR102120070B1 (ko) * 2013-12-31 2020-06-08 엘지디스플레이 주식회사 표시장치 및 그 구동방법
US10199006B2 (en) * 2014-04-24 2019-02-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
JP6316423B2 (ja) * 2014-07-04 2018-04-25 シャープ株式会社 シフトレジスタおよびそれを備える表示装置
KR20160012350A (ko) * 2014-07-23 2016-02-03 삼성디스플레이 주식회사 가변 게이트 클록 발생기, 이를 포함하는 디스플레이 장치 및 디스플레이 장치의 구동 방법
KR101572378B1 (ko) * 2014-08-04 2015-11-27 엘지디스플레이 주식회사 터치 센서들을 가지는 표시장치
JP6521794B2 (ja) 2014-09-03 2019-05-29 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
CN104464600B (zh) * 2014-12-26 2017-02-01 合肥鑫晟光电科技有限公司 移位寄存器单元及其驱动方法、移位寄存器电路以及显示装置
CN104616616B (zh) 2015-02-12 2017-12-15 京东方科技集团股份有限公司 栅极驱动电路及其驱动方法、阵列基板、显示装置
CN104835476B (zh) * 2015-06-08 2017-09-15 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及其驱动方法、阵列基板
TWI576849B (zh) * 2015-06-25 2017-04-01 群創光電股份有限公司 影像顯示系統與閘極驅動電路
CN105185339B (zh) 2015-10-08 2017-12-29 京东方科技集团股份有限公司 移位寄存器单元、栅线驱动装置以及驱动方法
JP6389341B2 (ja) * 2015-10-19 2018-09-12 シャープ株式会社 シフトレジスタおよびそれを備える表示装置
CN105304011B (zh) * 2015-12-09 2019-11-19 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN105469763B (zh) * 2015-12-28 2018-09-11 深圳市华星光电技术有限公司 栅极驱动单元、栅极驱动电路及显示装置
KR102574511B1 (ko) 2016-03-03 2023-09-05 삼성디스플레이 주식회사 게이트 구동회로 및 그것을 포함하는 표시 장치
KR102435224B1 (ko) 2016-04-05 2022-08-25 삼성디스플레이 주식회사 게이트 구동회로 및 그것을 포함하는 표시 장치
CN105741808B (zh) * 2016-05-04 2018-02-16 京东方科技集团股份有限公司 栅极驱动电路、阵列基板、显示面板及其驱动方法
CN107689217B (zh) * 2016-08-05 2020-08-07 瀚宇彩晶股份有限公司 栅极驱动电路和显示装置
US10490133B2 (en) * 2016-08-18 2019-11-26 Hon Hai Precision Industry Co., Ltd. Shift register module and display driving circuit thereof
KR101882435B1 (ko) * 2016-10-05 2018-08-24 실리콘 디스플레이 (주) 시프트 레지스터
TWI613632B (zh) 2017-02-20 2018-02-01 友達光電股份有限公司 閘極驅動電路
KR102470378B1 (ko) * 2017-11-30 2022-11-23 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 발광 표시 장치
KR102437178B1 (ko) * 2017-11-30 2022-08-26 엘지디스플레이 주식회사 게이트 구동 회로
CN108877639A (zh) * 2018-09-25 2018-11-23 京东方科技集团股份有限公司 显示面板的驱动方法、驱动电路、显示面板及显示装置
JP6845275B2 (ja) * 2018-11-22 2021-03-17 ラピスセミコンダクタ株式会社 表示装置及びデータドライバ
US11200862B2 (en) 2020-04-23 2021-12-14 Sharp Kabushiki Kaisha Shift register and display device provided with the same
CN114694606B (zh) * 2020-12-25 2023-07-04 夏普株式会社 扫描信号线驱动电路以及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2116678C1 (ru) * 1993-10-28 1998-07-27 Рка Томсон Лайсенсинг Корпорейшн Сдвиговый регистр
EP0943146B1 (en) * 1996-12-09 2002-02-27 THOMSON multimedia S.A. Bi-directional shift register
US7202846B2 (en) * 2001-11-30 2007-04-10 Sharp Kabushiki Kaisha Signal line drive circuit and display device using the same
US7436923B2 (en) * 2007-03-05 2008-10-14 Mitsubishi Electric Corporation Shift register circuit and image display apparatus containing the same

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3424320B2 (ja) * 1994-04-22 2003-07-07 ソニー株式会社 アクティブマトリクス表示装置
TW571282B (en) 2002-09-17 2004-01-11 Au Optronics Corp Bi-directional shift register
KR100487439B1 (ko) * 2002-12-31 2005-05-03 엘지.필립스 엘시디 주식회사 평판표시장치의 양방향 구동 회로 및 구동 방법
GB2397710A (en) 2003-01-25 2004-07-28 Sharp Kk A shift register for an LCD driver, comprising reset-dominant RS flip-flops
US7486269B2 (en) 2003-07-09 2009-02-03 Samsung Electronics Co., Ltd. Shift register, scan driving circuit and display apparatus having the same
KR101157240B1 (ko) * 2005-04-11 2012-06-15 엘지디스플레이 주식회사 쉬프트 레지스터의 구동방법, 게이트 드라이버 및 이를구비한 표시장치
KR101147125B1 (ko) 2005-05-26 2012-05-25 엘지디스플레이 주식회사 쉬프트 레지스터와 이를 이용한 표시장치 및 그의 구동방법
KR20080058570A (ko) * 2006-12-22 2008-06-26 삼성전자주식회사 게이트 구동회로 및 이를 포함하는 액정표시장치
TWI351006B (en) * 2007-02-02 2011-10-21 Ind Tech Res Inst Level shifter for gate driver
JP2008276849A (ja) 2007-04-27 2008-11-13 Mitsubishi Electric Corp 画像表示装置および半導体装置
US8937614B2 (en) * 2007-11-06 2015-01-20 Nlt Technologies, Ltd. Bidirectional shift register and display device using the same
KR101568249B1 (ko) * 2007-12-31 2015-11-11 엘지디스플레이 주식회사 쉬프트 레지스터
CN101939777B (zh) * 2008-02-19 2013-03-20 夏普株式会社 显示装置及显示装置的驱动方法
JP5190281B2 (ja) * 2008-03-04 2013-04-24 株式会社ジャパンディスプレイイースト 表示装置
JP2009223051A (ja) 2008-03-17 2009-10-01 Sharp Corp 表示装置および表示装置の駆動方法
BRPI0822355A2 (pt) * 2008-03-19 2015-06-16 Sharp Kk Circuito de excitação de painel de display, dispositivo de display de cristal líquido, registro de deslocamento, painel de cristal líquido, e método de excitação de dispositivo de display.
KR101286539B1 (ko) * 2008-04-15 2013-07-17 엘지디스플레이 주식회사 쉬프트 레지스터
JPWO2010050262A1 (ja) 2008-10-30 2012-03-29 シャープ株式会社 シフトレジスタ回路および表示装置ならびにシフトレジスタ回路の駆動方法
JP5318117B2 (ja) 2008-12-10 2013-10-16 シャープ株式会社 走査信号線駆動回路、シフトレジスタ、およびシフトレジスタの駆動方法
KR101407307B1 (ko) * 2008-12-20 2014-06-16 엘지디스플레이 주식회사 쉬프트 레지스터
JP2010192019A (ja) * 2009-02-17 2010-09-02 Sharp Corp シフトレジスタならびにそれを備えた走査信号線駆動回路および表示装置
JP5401213B2 (ja) * 2009-08-31 2014-01-29 株式会社日立製作所 二次励磁発電装置及び二次励磁可変速発電電動装置
JPWO2011055584A1 (ja) * 2009-11-04 2013-03-28 シャープ株式会社 液晶表示装置およびその駆動方法
US8531224B2 (en) * 2009-11-04 2013-09-10 Sharp Kabushiki Kaisha Shift register, scanning signal line drive circuit provided with same, and display device
JP5436335B2 (ja) * 2010-05-25 2014-03-05 三菱電機株式会社 走査線駆動回路
US8654226B2 (en) * 2011-03-16 2014-02-18 Analog Devices, Inc. Clock gated power saving shift register

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2116678C1 (ru) * 1993-10-28 1998-07-27 Рка Томсон Лайсенсинг Корпорейшн Сдвиговый регистр
EP0943146B1 (en) * 1996-12-09 2002-02-27 THOMSON multimedia S.A. Bi-directional shift register
US7202846B2 (en) * 2001-11-30 2007-04-10 Sharp Kabushiki Kaisha Signal line drive circuit and display device using the same
US7436923B2 (en) * 2007-03-05 2008-10-14 Mitsubishi Electric Corporation Shift register circuit and image display apparatus containing the same

Also Published As

Publication number Publication date
CN102598145A (zh) 2012-07-18
EP2498260B1 (en) 2019-02-27
US8519764B2 (en) 2013-08-27
JPWO2011055570A1 (ja) 2013-03-28
CN102598145B (zh) 2013-10-30
US20120194489A1 (en) 2012-08-02
EP2498260A4 (en) 2016-03-16
BR112012011605A2 (pt) 2016-06-28
KR20120080621A (ko) 2012-07-17
RU2012122770A (ru) 2013-12-10
KR101250158B1 (ko) 2013-04-05
WO2011055570A1 (ja) 2011-05-12
EP2498260A1 (en) 2012-09-12
JP5127986B2 (ja) 2013-01-23

Similar Documents

Publication Publication Date Title
RU2543312C2 (ru) Сдвиговый регистр, возбуждающая схема линии сигналов сканирования, содержащая его, устройство отображения
KR100847091B1 (ko) 시프트 레지스터 회로 및 그것을 구비한 화상표시장치
JP4912186B2 (ja) シフトレジスタ回路およびそれを備える画像表示装置
US8531224B2 (en) Shift register, scanning signal line drive circuit provided with same, and display device
JP5188382B2 (ja) シフトレジスタ回路
KR102003439B1 (ko) 게이트 쉬프트 레지스터와 이를 이용한 표시장치
JP5528084B2 (ja) シフトレジスタ回路
KR101443126B1 (ko) 게이트 드라이버 온 어레이, 시프팅 레지스터 및 디스플레이 스크린
KR100583318B1 (ko) 액정표시장치의 게이트 구동장치 및 방법
TWI552130B (zh) 顯示裝置及其閘極移位暫存器的初始化方法
US10431175B2 (en) Gate driver and control method thereof
KR102230370B1 (ko) 표시장치
KR20100108301A (ko) 액정 디스플레이 게이트 구동 장치
JPWO2011055584A1 (ja) 液晶表示装置およびその駆動方法
JP2010192019A (ja) シフトレジスタならびにそれを備えた走査信号線駆動回路および表示装置
US20200258437A1 (en) Gate driver on array circuit and display panel
KR20120044771A (ko) 게이트 쉬프트 레지스터와 이를 이용한 표시장치
JP2006277789A (ja) シフトレジスタおよび表示装置
JP2008140522A (ja) シフトレジスタ回路およびそれを備える画像表示装置、並びに電圧信号生成回路
KR20160047681A (ko) 게이트 쉬프트 레지스터 및 이를 이용한 평판 표시 장치
JP5184673B2 (ja) シフトレジスタ回路
JP5165777B2 (ja) シフトレジスタ回路およびそれを備える画像表示装置

Legal Events

Date Code Title Description
FA94 Acknowledgement of application withdrawn (non-payment of fees)

Effective date: 20140731

FZ9A Application not withdrawn (correction of the notice of withdrawal)

Effective date: 20140909

MM4A The patent is invalid due to non-payment of fees

Effective date: 20200716