JP2009223051A - 表示装置および表示装置の駆動方法 - Google Patents

表示装置および表示装置の駆動方法 Download PDF

Info

Publication number
JP2009223051A
JP2009223051A JP2008068279A JP2008068279A JP2009223051A JP 2009223051 A JP2009223051 A JP 2009223051A JP 2008068279 A JP2008068279 A JP 2008068279A JP 2008068279 A JP2008068279 A JP 2008068279A JP 2009223051 A JP2009223051 A JP 2009223051A
Authority
JP
Japan
Prior art keywords
clock
input terminal
shift register
pulse
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008068279A
Other languages
English (en)
Inventor
Akihisa Iwamoto
明久 岩本
Hideki Morii
秀樹 森井
Takayuki Mizunaga
隆行 水永
Masahiro Hirokane
正浩 廣兼
Hiromi Ota
裕己 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2008068279A priority Critical patent/JP2009223051A/ja
Publication of JP2009223051A publication Critical patent/JP2009223051A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】シフトレジスタ回路の高密度配置を緩和することのできる表示装置を実現する。
【解決手段】第１のシフトレジスタ部（５１ａ）の段（ＳＲ１、ＳＲ３、ＳＲ５、…）と第２のシフトレジスタ部（５１ｂ）の段（ＳＲ２、ＳＲ４、ＳＲ６、…）とが、第１のシフトレジスタ部（５１ａ）の段から走査信号線に出力された走査パルスがシフトパルスとして第２のシフトレジスタ部（５１ｂ）に入力されるように、かつ、第２のシフトレジスタ部（５１ｂ）の段から走査信号線に出力された走査パルスがシフトパルスとして第１のシフトレジスタ部（５１ａ）に入力されるように、走査信号線を介して交互に縦続接続されている。
【選択図】図１

Description

本発明は、表示装置の走査信号線駆動回路に関するものである。
近年、ゲートドライバを液晶パネル上にアモルファスシリコンで形成しコスト削減を図るゲートモノリシック化が進められている。ゲートモノリシックは、ゲートドライバレス、パネル内蔵ゲートドライバ、ゲートインパネルなどとも称される。特許文献１〜３等には、ゲートモノリシックにより、シフトレジスタを構成した例が開示されている。
図１１に、このようなゲートモノリシック化された液晶表示装置の、ゲートドライバにおけるシフトレジスタの構成例を示す。
図１１に示すように、ゲートドライバはシフトレジスタ５０１を備えており、表示パネルのアクティブエリアである表示領域２００ａに対して、ゲートラインＧ１・Ｇ２・…の延びる方向に沿って片側に隣接する領域に配置されている。
シフトレジスタ５０１は、縦続接続された複数のシフトレジスタ段ｓｒ（ｓｒ１・ｓｒ２・…）を備えている。各シフトレジスタ段ｓｒは、セット入力端子Ｑｎ−１、出力端子ＧＯＵＴ、リセット入力端子Ｑｎ＋１、クロック入力端子ＣＫＡ・ＣＫＢ、および、Ｌｏｗ電源入力端子ＶＳＳを備えている。
ｉ番目（ｉ＝１、２、…）のシフトレジスタ段ｓｒｉの出力端子ＧＯＵＴからの出力は、ｉ番目のゲートラインに出力されるゲート出力Ｇｉとなる。
初段のシフトレジスタ段ｓｒ１のセット入力端子Ｑｎ−１にはゲートスタートパルスＧＳＰ１が入力され、２段目以降のシフトレジスタ段ｓｒｉのそれぞれには、前段のシフトレジスタ段ｓｒｉ−１のゲート出力Ｇｉ−１が入力される。また、リセット入力端子Ｑｎ＋１には後段のシフトレジスタ段ｓｒｉ＋１のゲート出力Ｇｉ＋１が入力される。
クロック入力端子ＣＫＡとクロック入力端子ＣＫＢとの一方にクロック信号ＣＫ１、他方にクロック信号ＣＫ２が入力され、隣接するシフトレジスタ段ｓｒどうしでクロック信号ＣＫ１の入力先とクロック信号ＣＫ２の入力先とが入れ替わるようになっている。ここでは、ｉが奇数（ｉ＝１、３、５、…）のシフトレジスタ段ｓｒｉにおいては、クロック入力端子ＣＫＡにはクロック信号ＣＫ１が入力され、クロック入力端子ＣＫＢにはクロック信号ＣＫ２が入力される。ｉが偶数（ｉ＝２、４、６、…）のシフトレジスタ段ｓｒｉにおいては、クロック入力端子ＣＫＡにはクロック信号ＣＫ２が入力され、クロック入力端子ＣＫＢにはクロック信号ＣＫ１が入力される。クロック信号ＣＫ１とクロック信号ＣＫ２とは、例えば図１３に示すようにクロックパルスの期間が互いに重ならない位相関係にある。
このように、シフトレジスタ５０１は２相クロックによって駆動される。
図１２に、上記シフトレジスタ段ｓｒの構成例を示す。
図１２のシフトレジスタ段ｓｒは、特許文献１に記載されたものであり、ＲＳ（１）、ＲＳ（２）、ＲＳ（３）、…のそれぞれが各シフトレジスタ段ｓｒに相当しており、ｎチャネル型のＴＦＴ２１・２２・２３・２４を備えている。ダイオード接続されたＴＦＴ２１のゲートおよびドレインがセット入力端子Ｑｎ−１に、ＴＦＴ２３のゲートがリセット入力端子Ｑｎ＋１に、ＴＦＴ２２のドレインがクロック入力端子ＣＫＡに、ＴＦＴ２４のゲートがクロック入力端子ＣＫＢに、出力信号ＯＵＴ（ＯＵＴ１、ＯＵＴ２、…）がゲート出力Ｇｉに、ＰｓｔがゲートスタートパルスＧＳＰ１に、ＴＦＴ２３・２４の各ソースがＬｏｗ電源入力端子ＶＳＳに、それぞれ対応している。
図１３に、図１２の構成のシフトレジスタ段ｓｒを備えたシフトレジスタの動作を示す。
１Ｔの期間は１ライン期間であり、各ゲートラインの選択期間は１Ｔ以内の期間である。１Ｆの期間は１フレーム期間である。クロック信号ＣＫ１・ＣＫ２は、クロックパルスの期間（ハイレベルの期間）が互いに重ならない位相関係にある。
シフトレジスタ段ＲＳ（１）において、ＴＦＴ２１のゲートおよびドレインにゲートスタートパルスＰｓｔが入力されると、ＴＦＴ２１がＯＮ状態となって、配線容量Ｃａ（図１３ではＣａ（１））が充電される。ゲートスタートパルスＰｓｔの入力が終了すると、ＴＦＴ２１はＯＦＦ状態となる。配線容量Ｃａは、ＴＦＴ２１のソース、ＴＦＴ２２のゲート、および、ＴＦＴ２３のドレインに囲まれて接続された配線に形成された容量である。配線容量Ｃａの充電によりＴＦＴ２２がＯＮ状態となって、クロック信号ＣＫ１が出力信号ＯＵＴ１として出力される。このとき、ブートストラップ効果によりＴＦＴ２２のゲート電位が突き上げられて、クロック信号ＣＫ１は急峻な立ち上がりで出力信号ＯＵＴ１として出力される。
次に、シフトレジスタ段ＲＳ（２）において、シフトレジスタ段ＲＳ（１）の出力信号ＯＵＴ１が、ＴＦＴ２１のゲートおよびドレインに入力され、シフトレジスタ段ＲＳ（１）と同様の動作を行う。このとき、シフトレジスタ段ＲＳ（２）の出力信号ＯＵＴ２にはクロック信号ＣＫ２が出力される。また、クロック信号ＣＫ２のクロックパルスに相当する出力信号ＯＵＴ２のパルスがシフトレジスタ段ＲＳ（１）のＴＦＴ２３のゲートに入力されてＴＦＴ２３がＯＮ状態となり、シフトレジスタ段ＲＳ（１）の容量配線Ｃａが、ＴＦＴ２３・２４の各ソースに入力されるＬｏｗ電源電圧Ｖｓｓによって放電される。
以降、各シフトレジスタ段ＲＳからは、出力信号ＯＵＴ３・ＯＵＴ４・…としてクロックパルスが順次出力されていく。奇数段の出力信号ＯＵＴ１・ＯＵＴ３・…にはクロック信号ＣＫ１のクロックパルスが出力され、偶数段の出力信号ＯＵＴ２・ＯＵＴ４・…にはクロック信号ＣＫ２のクロックパルスが出力される。
また、クロック信号ＣＫ２のクロックパルスは奇数段のシフトレジスタ段ＲＳ（１）・ＲＳ（３）・…のＴＦＴ２４のゲートに入力され、クロック信号ＣＫ１のクロックパルスは偶数段のシフトレジスタ段ＲＳ（２）・ＲＳ（４）・…のＴＦＴ２４のゲートに入力される。これにより、各ＴＦＴ２４はクロックパルスが入力される度にＯＮ状態となり、当該ＯＮ期間にゲートラインがＬｏｗ電圧Ｖｓｓに固定される。これはゲートラインのＬｏｗ引きと呼ばれ、ゲートラインが非選択期間においてフローティング状態になることにより、ソースラインなどからのノイズの重畳に起因してゲートラインの電位が不安定化することを防止するために行われる。
特開２００１−２７３７８５号公報（２００１年１０月５日公開） 特開２００６−２４３５０号公報（２００６年１月２６日公開） 特開２００７−１１４７７１号公報（２００７年５月１０日公開）
しかしながら。特許文献１〜３に記載されているような、従来のゲートモノリシック化された液晶表示装置においては、図１１に示されているように、ゲートドライバが表示パネル上で表示領域に対してゲートラインの延びる方向の一方側に隣接する領域に設けられている。従って、ゲートドライバが備えるシフトレジスタの各段を縦続接続するためには、縦続接続方向に各段の回路を密に配置せざるを得ず、高精細化しようとする表示装置においてはシフトレジスタ回路が高密度配置の限界に達してしまう。また、各段の回路が縦続接続方向に密に配置されると、その分、それと直交する方向すなわち走査信号線が延びる方向に回路を拡げる領域を確保する必要も生じるため、額縁領域が大きくなって、表示装置の小型化が阻害される虞がある。
本発明は、上記従来の問題点に鑑みなされたものであり、その目的は、シフトレジスタ回路の高密度配置を緩和することのできる表示装置および表示装置の駆動方法を実現することにある。
本発明の表示装置は、上記課題を解決するために、アクティブマトリクス型のパネルを備えた表示装置において、上記パネル上に表示領域とモノリシックに作り込まれた、第１の走査信号線駆動回路と第２の走査信号線駆動回路とを備えており、上記第１の走査信号線駆動回路と上記第２の走査信号線駆動回路とのうちの一方は、上記パネルの表示領域に対して走査信号線の延びる方向の一方側に隣接する領域に設けられており、上記第１の走査信号線駆動回路と上記第２の走査信号線駆動回路とのうちの他方は、上記パネルの表示領域に対して走査信号線の延びる方向の他方側に隣接する領域に設けられており、上記第１の走査信号線駆動回路は第１のシフトレジスタ部を備えており、上記第２の走査信号線駆動回路は第２のシフトレジスタ部を備えており、上記第１の走査信号線駆動回路に接続される走査信号線と上記第２の走査信号線駆動回路に接続される走査信号線との全体のうち、一部の走査信号線からなる第１のグループの走査信号線は上記第１のシフトレジスタ部から走査パルスを出力され、残りの走査信号線からなる第２のグループの走査信号線は上記第２のシフトレジスタ部から走査パルスを出力され、上記第１のシフトレジスタ部の段と上記第２のシフトレジスタ部の段とが、上記第１のシフトレジスタ部の段から走査信号線に出力された走査パルスがシフトパルスとして上記第２のシフトレジスタ部の段に入力されるように、かつ、上記第２のシフトレジスタ部の段から走査信号線に出力された走査パルスがシフトパルスとして上記第１のシフトレジスタ部の段に入力されるように、走査信号線を介して交互に縦続接続されていることを特徴としている。
上記の発明によれば、表示領域を両側から挟むように第１の走査信号線駆動回路と第２の走査信号線駆動回路とを備える。そして、第１の走査信号線駆動回路が備える第１のシフトレジスタ部の段から走査信号線に出力された走査パルスがシフトパルスとして、第２の走査信号線駆動回路が備える第２のシフトレジスタ部に入力されるように、かつ、第２のシフトレジスタ部の段から走査信号線に出力された走査パルスがシフトパルスとして第１のシフトレジスタ部に入力されるように、第１のシフトレジスタ部と第２のシフトレジスタ部とが１段ずつ、走査信号線を介して交互に縦続接続されている。
従って、第１のシフトレジスタ部と第２のシフトレジスタ部とを合わせた全体が１つのシフトレジスタとして動作するので、全走査信号線を走査するシフトレジスタの全段が、表示領域の両側に２分して配置されることとなる。これにより、表示領域の両側の各額縁領域には、従来の半分程度の回路規模のシフトレジスタ回路を配置するだけでよい。
以上により、シフトレジスタ回路の高密度配置を緩和することのできる表示装置を実現することができるという効果を奏する。
本発明の表示装置は、上記課題を解決するために、上記第１の走査信号線駆動回路に接続される走査信号線と上記第２の走査信号線駆動回路に接続される走査信号線との全体のうち、１本おきに配置された走査信号線が上記第１のグループの走査信号線を構成するとともに、残りの一本おきに配置された走査信号線が上記第２のグループの走査信号線を構成しており、上記第１のシフトレジスタ部と上記第２のシフトレジスタ部とのそれぞれには、第１のクロック信号と第２のクロック信号との２つのクロック信号が入力され、上記第１のシフトレジスタ部の各段は、上記第１のクロック信号が入力される第１のクロック入力端子および上記第２のクロック信号が入力される第２のクロック入力端子を備えており、シフトパルスが入力された後に上記第１のクロック入力端子に入力される上記第１のクロック信号のクロックパルスを、対応する走査信号線に伝送することにより走査パルスを出力し、上記第１のシフトレジスタ部の各段は、上記第２のクロック入力端子に入力される上記第２のクロック信号がゲートに入力される、対応する走査信号線を走査パルスの低電位側電源に接続および遮断するように設けられた第１のトランジスタを備えており、上記第２のシフトレジスタ部の各段は、上記第２のクロック信号が入力される第３のクロック入力端子および上記第１のクロック信号が入力される第４のクロック入力端子を備えており、シフトパルスが入力された後に上記第３のクロック入力端子に入力される上記第２のクロック信号のクロックパルスを、対応する走査信号線に伝送することにより走査パルスを出力し、上記第２のシフトレジスタ部の各段は、上記第４のクロック入力端子に入力される上記第１のクロック信号がゲートに入力される、対応する走査信号線を走査パルスの低電位側電源に接続および遮断するように設けられた第２のトランジスタを備えており、上記第１のクロック信号と上記第２のクロック信号とは、上記第１のクロック信号のクロックパルスが上記第２のクロック信号のクロックパルスの次に現れ、上記第２のクロック信号のクロックパルスが上記第１のクロック信号のクロックパルスの次に現れるタイミングを有していることを特徴としている。
上記の発明によれば、第１のシフトレジスタ部と第２のシフトレジスタ部との各段を、２つのクロック信号の一方を走査パルスとして使用するとともに他方をＬｏｗ引きに使用しながら、全走査信号線を１本ずつ交互に、第１の走査信号線駆動回路と第２の走査信号線駆動回路とによって順次走査することができるという効果を奏する。
本発明の表示装置は、上記課題を解決するために、上記第１の走査信号線駆動回路に接続される走査信号線と上記第２の走査信号線駆動回路に接続される走査信号線との全体のうち、１本おきに配置された走査信号線が上記第１のグループの走査信号線を構成するとともに、残りの一本おきに配置された走査信号線が上記第２のグループの走査信号線を構成しており、上記第１のシフトレジスタ部には、第１のクロック信号と第２のクロック信号との２つのクロック信号が入力され、上記第２のシフトレジスタ部には、第３のクロック信号と第４のクロック信号との２つのクロック信号が入力され、上記第１のシフトレジスタ部の各段は第１のクロック入力端子および第２のクロック入力端子を備えており、上記第１のシフトレジスタ部は、上記第１のクロック入力端子に上記第１のクロック信号が入力されるとともに上記第２のクロック入力端子に上記第２のクロック信号が入力される第１の段と、上記第１のクロック入力端子に上記第２のクロック信号が入力されるとともに上記第２のクロック入力端子に上記第１のクロック信号が入力される第２の段とが交互に並ぶ構成であり、上記第１のシフトレジスタ部の各段は、シフトパルスが入力された後に上記第１のクロック入力端子に入力されるクロック信号のクロックパルスを、対応する走査信号線に伝送することにより走査パルスを出力し、上記第１のシフトレジスタ部の各段は、上記第２のクロック入力端子に入力されるクロック信号がゲートに入力される、対応する走査信号線を走査パルスの低電位側電源に接続および遮断するように設けられた第１のトランジスタを備えており、上記第２のシフトレジスタ部の各段は第３のクロック入力端子および第４のクロック入力端子を備えており、上記第２のシフトレジスタ部は、上記第３のクロック入力端子に上記第３のクロック信号が入力されるとともに上記第４のクロック入力端子に上記第４のクロック信号が入力される第３の段と、上記第３のクロック入力端子に上記第４のクロック信号が入力されるとともに上記第４のクロック入力端子に上記第３のクロック信号が入力される第４の段とが交互に並ぶ構成であり、上記第２のシフトレジスタ部の各段は、シフトパルスが入力された後に上記第３のクロック入力端子に入力されるクロック信号のクロックパルスを、対応する走査信号線に伝送することにより走査パルスを出力し、上記第２のシフトレジスタ部の各段は、上記第４のクロック入力端子に入力されるクロック信号がゲートに入力される、対応する走査信号線を走査パルスの低電位側電源に接続および遮断するように設けられた第２のトランジスタを備えており、上記第１のクロック信号と上記第２のクロック信号と上記第３のクロック信号と上記第４のクロック信号とは、上記第１のクロック信号のクロックパルスが上記第４のクロック信号のクロックパルスの次に現れ、上記第３のクロック信号のクロックパルスが上記第１のクロック信号のクロックパルスの次に現れ、上記第２のクロック信号のクロックパルスが上記第３のクロック信号のクロックパルスの次に現れ、上記第４のクロック信号のクロックパルスが上記第２のクロック信号のクロックパルスの次に現れるタイミングを有していることを特徴としている。
上記の発明によれば、第１のシフトレジスタ部と第２のシフトレジスタ部との各段を、２つのクロック信号の一方を走査パルスとして使用するとともに他方をＬｏｗ引きに使用しながら、全走査信号線を１本ずつ交互に、第１の走査信号線駆動回路と第２の走査信号線駆動回路とによって順次走査することができるという効果を奏する。
また、クロックパルスのデューティを小さくすることのできる４相クロックを用いるので、シフトレジスタ段の出力端子をＬｏｗ引きする第１のトランジスタおよび第２のトランジスタのゲートに印加される直流バイアスが低下し、Ｌｏｗ引き用のトランジスタの閾値電圧Ｖｔｈのシフト現象を抑制することができるという効果を奏する。
本発明の表示装置は、上記課題を解決するために、上記第１の走査信号線駆動回路に接続される走査信号線と上記第２の走査信号線駆動回路に接続される走査信号線との全体のうち、１本おきに配置された走査信号線が上記第１のグループの走査信号線を構成するとともに、残りの一本おきに配置された走査信号線が上記第２のグループの走査信号線を構成しており、上記第１のシフトレジスタ部と上記第２のシフトレジスタ部にはそれぞれ、第１のクロック信号と第２のクロック信号と第３のクロック信号と第４のクロック信号との４つのクロック信号が入力され、上記第１のシフトレジスタ部の各段は第１のクロック入力端子と第２のクロック入力端子と第３のクロック入力端子と第４のクロック入力端子とを備えており、上記第１のシフトレジスタ部は、上記第１のクロック入力端子に上記第１のクロック信号が、上記第２のクロック入力端子に上記第２のクロック信号が、上記第３のクロック入力端子に上記第３のクロック信号が、上記第４のクロック入力端子に上記第４のクロック信号が、それぞれ入力される第１の段と、上記第１のクロック入力端子に上記第２のクロック信号が、上記第２のクロック入力端子に上記第１のクロック信号が、上記第３のクロック入力端子に上記第４のクロック信号が、上記第４のクロック入力端子に上記第３のクロック信号が、それぞれ入力される第２の段とが交互に並ぶ構成であり、上記第１のシフトレジスタ部の各段は、シフトパルスが入力された後に上記第１のクロック入力端子に入力されるクロック信号のクロックパルスを、対応する走査信号線に伝送することにより走査パルスを出力し、上記第１のシフトレジスタ部の各段は、上記第２のクロック入力端子に入力されるクロック信号がゲートに入力される、対応する走査信号線を走査パルスの低電位側電源に接続および遮断するように設けられた第１のトランジスタと、上記第３のクロック入力端子に入力されるクロック信号がゲートに入力される、対応する走査信号線を走査パルスの低電位側電源に接続および遮断するように設けられた第２のトランジスタと、上記第４のクロック入力端子に入力されるクロック信号がゲートに入力される、対応する走査信号線を走査パルスの低電位側電源に接続および遮断するように設けられた第３のトランジスタとを備えており、上記第２のシフトレジスタ部の各段は第５のクロック入力端子と第６のクロック入力端子と第７のクロック入力端子と第８のクロック入力端子とを備えており、上記第２のシフトレジスタ部は、上記第５のクロック入力端子に上記第３のクロック信号が、上記第６のクロック入力端子に上記第４のクロック信号が、上記第７のクロック入力端子に上記第１のクロック信号が、上記第８のクロック入力端子に上記第２のクロック信号が、それぞれ入力される第３の段と、上記第５のクロック入力端子に上記第４のクロック信号が、上記第６のクロック入力端子に上記第３のクロック信号が、上記第７のクロック入力端子に上記第２のクロック信号が、上記第８のクロック入力端子に上記第１のクロック信号が、それぞれ入力される第４の段とが交互に並ぶ構成であり、上記第２のシフトレジスタ部の各段は、シフトパルスが入力された後に上記第５のクロック入力端子に入力されるクロック信号のクロックパルスを、対応する走査信号線に伝送することにより走査パルスを出力し、上記第２のシフトレジスタ部の各段は、上記第６のクロック入力端子に入力されるクロック信号がゲートに入力される、対応する走査信号線を走査パルスの低電位側電源に接続および遮断するように設けられた第４のトランジスタと、上記第７のクロック入力端子に入力されるクロック信号がゲートに入力される、対応する走査信号線を走査パルスの低電位側電源に接続および遮断するように設けられた第５のトランジスタと、上記第８のクロック入力端子に入力されるクロック信号がゲートに入力される、対応する走査信号線を走査パルスの低電位側電源に接続および遮断するように設けられた第６のトランジスタとを備えており、上記第１のクロック信号と上記第２のクロック信号と上記第３のクロック信号と上記第４のクロック信号とは、上記第１のクロック信号のクロックパルスが上記第４のクロック信号のクロックパルスの次に現れ、上記第３のクロック信号のクロックパルスが上記第１のクロック信号のクロックパルスの次に現れ、上記第２のクロック信号のクロックパルスが上記第３のクロック信号のクロックパルスの次に現れ、上記第４のクロック信号のクロックパルスが上記第２のクロック信号のクロックパルスの次に現れるタイミングを有していることを特徴としている。
上記の発明によれば、第１のシフトレジスタ部と第２のシフトレジスタ部との各段を、４つのクロック信号のうちの１つを走査パルスとして使用するとともに他の３つをＬｏｗ引きに使用しながら、全走査信号線を１本ずつ交互に、第１の走査信号線駆動回路と第２の走査信号線駆動回路とによって順次走査することができるという効果を奏する。
また、クロックパルスのデューティを小さくすることのできる４相クロックを用いるので、シフトレジスタ段の出力端子をＬｏｗ引きする第１〜第６トランジスタのゲートに印加される直流バイアスが低下し、Ｌｏｗ引き用のトランジスタの閾値電圧Ｖｔｈのシフト現象を抑制することができるという効果を奏する。
また、各シフトレジスタ段にＬｏｗ引き用のトランジスタを３つ設けて順次Ｌｏｗ引きを行うので、走査信号線の非選択期間におけるＬｏｗ引き期間のデューティを大きくすることができ、走査信号線のＬｏｗ電位を、よりデータ信号線からのノイズを受けにくい安定化した電位とすることができるという効果を奏する。
本発明の表示装置の駆動方法は、上記課題を解決するために、アクティブマトリクス型のパネルを備え、上記パネル上に表示領域とモノリシックに作り込まれた、第１の走査信号線駆動回路と第２の走査信号線駆動回路とを備えており、上記第１の走査信号線駆動回路と上記第２の走査信号線駆動回路とのうちの一方は、上記パネルの表示領域に対して走査信号線の延びる方向の一方側に隣接する領域に設けられており、上記第１の走査信号線駆動回路と上記第２の走査信号線駆動回路とのうちの他方は、上記パネルの表示領域に対して走査信号線の延びる方向の他方側に隣接する領域に設けられた表示装置を駆動する表示装置の駆動方法であって、上記第１の走査信号線駆動回路に接続される走査信号線と上記第２の走査信号線駆動回路に接続される走査信号線との全体のうち、一部の走査信号線からなる第１のグループの走査信号線には上記走査信号線駆動回路から走査パルスを出力し、残りの走査信号線からなる第２のグループの走査信号線には上記第２の走査信号線駆動回路から走査パルスを出力し、上記第１の走査信号線駆動回路から走査信号線に出力された走査パルスがシフトパルスとして上記第２の走査信号線駆動回路に入力されるように、かつ、上記第２の走査信号線駆動回路から走査信号線に出力された走査パルスがシフトパルスとして上記第１の走査信号線駆動回路に入力されるように、上記第１の走査信号線駆動回路と上記第２の走査信号線駆動回路とにシフトレジスタ動作を行わせることを特徴としている。
以上により、シフトレジスタ回路の高密度配置を緩和することのできる表示装置の駆動方法を実現することができるという効果を奏する。
本発明の表示装置は、以上のように、上記パネル上に表示領域とモノリシックに作り込まれた、第１の走査信号線駆動回路と第２の走査信号線駆動回路とを備えており、上記第１の走査信号線駆動回路と上記第２の走査信号線駆動回路とのうちの一方は、上記パネルの表示領域に対して走査信号線の延びる方向の一方側に隣接する領域に設けられており、上記第１の走査信号線駆動回路と上記第２の走査信号線駆動回路とのうちの他方は、上記パネルの表示領域に対して走査信号線の延びる方向の他方側に隣接する領域に設けられており、上記第１の走査信号線駆動回路は第１のシフトレジスタ部を備えており、上記第２の走査信号線駆動回路は第２のシフトレジスタ部を備えており、上記第１の走査信号線駆動回路に接続される走査信号線と上記第２の走査信号線駆動回路に接続される走査信号線との全体のうち、一部の走査信号線からなる第１のグループの走査信号線は上記第１のシフトレジスタ部から走査パルスを出力され、残りの走査信号線からなる第２のグループの走査信号線は上記第２のシフトレジスタ部から走査パルスを出力され、上記第１のシフトレジスタ部の段と上記第２のシフトレジスタ部の段とが、上記第１のシフトレジスタ部の段から走査信号線に出力された走査パルスがシフトパルスとして上記第２のシフトレジスタ部の段に入力されるように、かつ、上記第２のシフトレジスタ部の段から走査信号線に出力された走査パルスがシフトパルスとして上記第１のシフトレジスタ部の段に入力されるように、走査信号線を介して交互に縦続接続されている。
以上により、シフトレジスタ回路の高密度配置を緩和することのできる表示装置を実現することができるという効果を奏する。
本発明の一実施形態について図１ないし図１０に基づいて説明すると以下の通りである。
〔第１の実施形態〕
図１０に、本実施形態に係る第１の表示装置である液晶表示装置１の構成を示す。
液晶表示装置１は、表示パネル２、フレキシブルプリント基板３、および、コントロール基板４を備えている。
表示パネル２は、ガラス基板上にアモルファスシリコン、多結晶シリコン、ＣＧシリコン、微結晶シリコンなどを用いて表示領域２ａ、複数のゲートライン（走査信号線）ＧＬ…、複数のソースライン（データ信号線）ＳＬ…、および、ゲートドライバ（走査信号線駆動回路）５ａ・５ｂが作りこまれたアクティブマトリクス型の表示パネルである。表示領域２ａは、複数の絵素ＰＩＸ…がマトリクス状に配置された領域である。絵素ＰＩＸは、絵素の選択素子であるＴＦＴ２１、液晶容量ＣＬ、および、補助容量Ｃｓを備えている。ＴＦＴ２１のゲートはゲートラインＧＬに接続されており、ＴＦＴ２１のソースはソースラインＳＬに接続されている。液晶容量ＣＬおよび補助容量ＣｓはＴＦＴ２１のドレインに接続されている。
複数のゲートラインＧＬ…はゲートラインＧＬ１・ＧＬ２・ＧＬ３・…・ＧＬｎからなり、そのうち１本おきに配置されたゲートラインＧＬ１・ＧＬ３・ＧＬ５…からなる第１のグループのゲートラインＧＬ…はゲートドライバ（第１の走査信号線駆動回路）５ａの出力に接続されており、残りの１本おきに配置されたゲートラインＧＬ２・ＧＬ４・ＧＬ６…からなる第２のグループのゲートラインＧＬ…はゲートドライバ（第２の走査信号線駆動回路）５ｂの出力に接続されている。複数のソースラインＳＬ…はソースラインＳＬ１・ＳＬ２・ＳＬ３・…・ＳＬｍからなり、それぞれ後述するソースドライバ６の出力に接続されている。また、図示しないが、絵素ＰＩＸ…の各補助容量Ｃｓに補助容量電圧を与える補助容量配線が形成されている。
ゲ−トドライバ５ａは、表示パネル２上で表示領域２ａに対してゲートラインＧＬ…の延びる方向の一方側に隣接する領域に設けられており、第１のグループのゲートラインＧＬ１・ＧＬ３・ＧＬ５…のそれぞれに順次ゲートパルス（走査パルス）を供給する。ゲ−トドライバ５ｂは、表示パネル２上で表示領域２ａに対してゲートラインＧＬ…の延びる方向の他方側に隣接する領域に設けられており、第２のグループのゲートラインＧＬ２・ＧＬ４・ＧＬ６…のそれぞれに順次ゲートパルス（走査パルス）を供給する。これらのゲートドライバ５ａ・５ｂは表示パネル２に、アモルファスシリコン、多結晶シリコン、ＣＧシリコン、微結晶シリコンなどを用いて、表示領域２ａとモノリシックに作りこまれており、ゲートモノリシック、ゲートドライバレス、パネル内蔵ゲートドライバ、ゲートインパネルなどと称されるゲートドライバは全てゲートドライバ５ａ・５ｂに含まれ得る。
フレキシブルプリント基板３は、ソースドライバ６を備えている。ソースドライバ６はソースラインＳＬ…のそれぞれにデータ信号を供給する。コントロール基板４はフレキシブルプリント基板３に接続されており、ゲートドライバ５ａ・５ｂおよびソースドライバ６に必要な信号や電源を供給する。コントロール基板４から出力されたゲートドライバ５ａ・５ｂへ供給する信号および電源は、フレキシブルプリント基板３を介して表示パネル２上からゲートドライバ５ａ・５ｂへ供給される。
図１に、ゲートドライバ５ａ・５ｂの構成を示す。
ゲートドライバ５ａは、複数のシフトレジスタ段ＳＲ（ＳＲ１、ＳＲ３、ＳＲ５、…）が縦続接続された第１のシフトレジスタ部５１ａを備えている。各シフトレジスタ段ＳＲは、セット入力端子Ｑｎ−１、出力端子ＧＯＵＴ、リセット入力端子Ｑｎ＋１、クロック入力端子（第１のクロック入力端子）ＣＫＡ、クロック入力端子（第２のクロック入力端子）ＣＫＢ、および、Ｌｏｗ電源入力端子ＶＳＳを備えている。コントロール基板４からは、クロック信号（第１のクロック信号）ＣＫ１、クロック信号（第２のクロック信号）ＣＫ２、ゲートスタートパルス（シフトパルス）ＧＳＰ、および、Ｌｏｗ電源ＶＳＳ（便宜上、Ｌｏｗ電源入力端子ＶＳＳと同じ符号で代用する）が供給される。Ｌｏｗ電源ＶＳＳは負電位でもよいし、ＧＮＤ電位でも、正電位でもよいが、ＴＦＴを確実にＯＦＦ状態とするためにここでは負電位とする。
第１のシフトレジスタ部５１ａ内においてｊ番目（ｊ＝１、２、３、…、ｉ＝１、３、５、…、ｊ＝（ｉ＋１）／２）に位置するシフトレジスタ段ＳＲｉの出力端子ＧＯＵＴからの出力は、ｉ番目のゲートラインＧＬｉに出力されるゲート出力Ｇｉとなる。
ゲートドライバ５ｂは、複数のシフトレジスタ段ＳＲ（ＳＲ２、ＳＲ４、ＳＲ６、…）が縦続接続された第２のシフトレジスタ部５１ｂを備えている。各シフトレジスタ段ＳＲは、セット入力端子Ｑｎ−１、出力端子ＧＯＵＴ、リセット入力端子Ｑｎ＋１、クロック入力端子（第３のクロック入力端子）ＣＫＡ、クロック入力端子（第４のクロック入力端子）ＣＫＢ、および、Ｌｏｗ電源入力端子ＶＳＳを備えている。コントロール基板４からは、クロック信号ＣＫ１、クロック信号ＣＫ２、および、前記Ｌｏｗ電源ＶＳＳが供給される。
第２のシフトレジスタ部５１ｂ内においてｋ番目（ｋ＝１、２、３、…、ｉ＝２、４、６、…、ｋ＝ｉ／２）に位置するシフトレジスタ段ＳＲｉの出力端子ＧＯＵＴからの出力は、ｉ番目のゲートラインＧＬｉに出力されるゲート出力Ｇｉとなる。
上記第１のシフトレジスタ部５１ａと上記第２のシフトレジスタ部５１ｂとを合わせて全てのシフトレジスタ段ＳＲｉが走査信号線ＧＬを介して縦続接続された状態となっており、全体で１つのシフトレジスタが構成されている。
ゲートドライバ５ａが備える第１のシフトレジスタ部５１ａの走査方向の一端側にある初段のシフトレジスタ段ＳＲ１のセット入力端子Ｑｎ−１にはゲートスタートパルスＧＳＰが入力され、ｊについて２段目以降のシフトレジスタ段ＳＲｉのそれぞれには、ゲートドライバ５ｂが備える第２のシフトレジスタ部５１ｂのｋ＝ｊ−１番目のシフトレジスタ段ＳＲｉのゲート出力Ｇｉが、表示領域２ａを横断したゲートラインＧＬｉを介して入力される。また、第１のシフトレジスタ部５１ａの全てのｊのシフトレジスタ段ＳＲｉについて、リセット入力端子Ｑｎ＋１には第２のシフトレジスタ部５１ｂのｋ＝ｊ番目のシフトレジスタ段ＳＲｉのゲート出力Ｇｉが、表示領域２ａを横断したゲートラインＧＬｉを介して入力されるが、ｊについての最終段のシフトレジスタ段ＳＲｉに対してｋ＝ｊに該当するｋが存在しない場合には、当該存在しないｋについてのシフトレジスタ段ＳＲｉのゲート出力Ｇｉに相当する信号を適宜用意してリセット入力端子Ｑｎ＋１に入力することによりリセットする。
ゲートドライバ５ｂが備える第２のシフトレジスタ部５１ｂのシフトレジスタ段ＳＲｉのセット入力端子Ｑｎ−１には、ゲートドライバ５ａが備える第１のシフトレジスタ部５１ａのｊ＝ｋ番目のシフトレジスタ段ＳＲｉのゲート出力Ｇｉが、表示領域２ａを横断したゲートラインＧＬｉを介して入力される。また、第２のシフトレジスタ部５１ｂのシフトレジスタ段ＳＲｉのリセット入力端子Ｑｎ＋１には、第１のシフトレジスタ部５１ａのｊ＝ｋ＋１番目のシフトレジスタ段ＳＲｉのゲート出力Ｇｉが、表示領域２ａを横断したゲートラインＧＬｉを介して入力されるが、ｋについての最終段のシフトレジスタ段ＳＲｉに対してｊ＝ｋ＋１に該当するｊが存在しない場合には、当該存在しないｊについてのシフトレジスタ段ＳＲｉのゲート出力Ｇｉに相当する信号を適宜用意してリセット入力端子Ｑｎ＋１に入力することによりリセットする。
第１のシフトレジスタ部５１ａにおけるシフトレジスタ段ＳＲｉにおいては、クロック入力端子ＣＫＡにクロック信号ＣＫ１が入力されるとともに、クロック入力端子ＣＫＢにクロック信号ＣＫ２が入力される。第２のシフトレジスタ部５１ｂにおけるシフトレジスタ段ＳＲｉにおいては、クロック入力端子ＣＫＡにクロック信号ＣＫ２が入力されるとともに、クロック入力端子ＣＫＢにクロック信号ＣＫ１が入力される。
クロック信号ＣＫ１・ＣＫ２は、図３に示すような波形を有している。クロック信号ＣＫ１・ＣＫ２は、互いのアクティブなクロックパルス（ここではＨｉｇｈレベル期間のパルス）が重ならないようになっているとともに、クロック信号ＣＫ１のクロックパルスはクロック信号ＣＫ２のクロックパルスの次に現れ、クロック信号ＣＫ２のクロックパルスはクロック信号ＣＫ１のクロックパルスの次に現れるタイミングを有している。ここでは特に、クロック信号ＣＫ１とクロック信号ＣＫ２とはクロックパルスのデューティが５０％の完全な相補信号となっている。
上記例では、クロック信号ＣＫ１・ＣＫ２の周期およびクロックパルスのデューティは互いに等しいが、これに限ることはなく、クロックパルスのデューティは任意で互いに異なっていてもよい。
ゲートスタートパルスＧＳＰは、図３に示すように、クロック信号ＣＫ１の１つのクロックパルスよりも前に開始タイミングおよび終了タイミングを有するパルスであり、ここでは特に、クロック信号ＣＫ１の非アクティブ期間に存在する、クロック信号ＣＫ２のクロックパルスの１つ分に等しいパルスである。
ゲートスタートパルスＧＳＰは、図３に示すように、クロック信号ＣＫ１の非アクティブ期間内に存在するパルスであり、ここではクロック信号ＣＫ２のクロックパルスの１つ分に等しいパルスである。
次に、図２（ａ）に第１のシフトレジスタ部５１ａおよび第２のシフトレジスタ部５１ｂの各シフトレジスタ段ＳＲｉの構成を示す。
シフトレジスタ段ＳＲｉは、トランジスタＴｒ１・Ｔｒ２・Ｔｒ３・Ｔｒ４および容量ＣＡＰを備えている。上記トランジスタは全てｎチャネル型のＴＦＴである。
トランジスタＴｒ１において、ゲートおよびドレインはセット入力端子Ｑｎ−１に、ソースはトランジスタＴｒ４のゲートに、それぞれ接続されている。トランジスタＴｒ４において、ドレインはクロック入力端子ＣＫＡに、ソースは出力端子ＧＯＵＴに、それぞれ接続されている。すなわち、トランジスタＴｒ４は伝送ゲートとして、クロック入力端子ＣＫＡに入力されるクロック信号の通過および遮断を行う。容量ＣＡＰは、トランジスタＴｒ４のゲートとソースとの間に接続されている。トランジスタＴｒ４のゲートに接続されたノードをｎｅｔＡと称する。
トランジスタＴｒ２（第１のシフトレジスタ部５１ａにおいては第１のトランジスタ、第２のシフトレジスタ部５１ｂにおいては第２のトランジスタに相当）において、ゲートはクロック入力端子ＣＫＢに、ドレインは出力端子ＧＯＵＴに、ソースはＬｏｗ電源入力端子ＶＳＳに、それぞれ接続されている。トランジスタＴｒ３において、ゲートはリセット入力端子Ｑｎ＋１に、ドレインはノードｎｅｔＡに、ソースはＬｏｗ電源入力端子ＶＳＳに、それぞれ接続されている。
次に、図２（ｂ）を用いて、図２（ａ）の構成のシフトレジスタ段ＳＲｉの動作について説明する。
セット入力端子Ｑｎ−１にシフトパルスが入力されると、トランジスタＴｒ１がＯＮ状態となり、容量ＣＡＰを充電する。このシフトパルスは、シフトレジスタ段ＳＲ１についてはそれぞれ、ゲートスタートパルスＧＳＰであり、それ以外のシフトレジスタ段ＳＲｉについてはシフトレジスタ全体における前段のシフトレジスタ段ＳＲｉ−１のゲート出力Ｇｉ−１である。容量ＣＡＰが充電されることによりノードｎｅｔＡの電位が上昇し、トランジスタＴｒ４がＯＮ状態になり、クロック入力端子ＣＫＡから入力されたクロック信号がトランジスタＴｒ４のソースに現れるが、次にクロック入力端子ＣＫＡにクロックパルスが入力された瞬間に容量ＣＡＰのブートストラップ効果によってノードｎｅｔＡの電位が急速に上昇し、入力されたクロックパルスがシフトレジスタ段ＳＲｉの出力端子ＧＯＵＴに伝送されて出力され、ゲートパルスとなる。
セット入力端子Ｑｎ−１へのゲートパルスの入力が終了すると、トランジスタＴｒ１がＯＦＦ状態となる。そして、ノードｎｅｔＡおよびシフトレジスタ段ＳＲｉの出力端子ＧＯＵＴがフローティングとなることによる電荷の保持を解除するために、リセット入力端子Ｑｎ＋１に入力されるリセットパルスによってトランジスタＴｒ３をＯＮ状態とし、ノードｎｅｔＡをＬｏｗ電源ＶＳＳの電位とする。
その後、再びセット入力端子Ｑｎ−１にシフトパルスが入力されるまでは、クロック入力端子ＣＫＢに入力されるクロックパルスによって、トランジスタＴｒ２が周期的にＯＮ状態となることにより、ノードｎｅｔＡおよびシフトレジスタ段ＳＲｉの出力端子ＧＯＵＴをＬｏｗ電源電位にリフレッシュする、すなわちゲートラインＧＬｉをＬｏｗ引きする。
このようにして、図３に示すように、ゲートラインＧ１・Ｇ２・Ｇ３・…に順次ゲートパルスが出力されていく。
本実施形態によれば、表示領域２ａの両側にある各額縁領域に形成されるシフトレジスタ回路の規模は小さい。例えば図１１に示す従来のシフトレジスタ５０１と比較すると、シフトレジスタ段ＳＲｉの配置密度は半分程度である。また、シフトレジスタ５０１のシフトレジスタ段ｓｒでは、前段の出力端子ＧＯＵＴから自段のセット入力端子Ｑｎ−１に至る配線と、次段の出力端子ＧＯＵＴから自段のリセット入力端子Ｑｎ＋１に至る配線との２本の配線を、同じ額縁領域に互いに交差するように設ける必要があるが、本実施形態の第１のシフトレジスタ部５１ａと第２のシフトレジスタ部５１ｂとのそれぞれが設けられている各額縁領域では、表示領域２ａを横断してきたゲートラインＧＬが分岐して、１つのシフトレジスタ段ＳＲのリセット入力端子Ｑｎ＋１と、それに隣接するシフトレジスタ段のセット入力端子Ｑｎ−１に接続されるだけであるので、配線本数が半分に減少するとともに配線配置が簡略化される。
〔第２の実施形態〕
本実施形態に係る第２の表示装置は、図１０の液晶表示装置１において、ゲートドライバ５ａ・５ｂが備えるシフトレジスタの構成を変えたものである。
図４に、この場合のゲートドライバ５ａ・５ｂの構成を示す。
ゲートドライバ５ａは、複数のシフトレジスタ段ＳＲ（ＳＲ１、ＳＲ３、ＳＲ５、…）が縦続接続された第１のシフトレジスタ部５２ａを備えている。各シフトレジスタ段ＳＲは、セット入力端子Ｑｎ−１、出力端子ＧＯＵＴ、リセット入力端子Ｑｎ＋１、クロック入力端子（第１のクロック入力端子）ＣＫＡ、クロック入力端子（第２のクロック入力端子）ＣＫＢ、および、Ｌｏｗ電源入力端子ＶＳＳを備えている。コントロール基板４からは、クロック信号（第１のクロック信号）ＣＫ１、クロック信号（第２のクロック信号）ＣＫ２、ゲートスタートパルス（シフトパルス）ＧＳＰ、および、Ｌｏｗ電源ＶＳＳ（便宜上、Ｌｏｗ電源入力端子ＶＳＳと同じ符号で代用する）が供給される。Ｌｏｗ電源ＶＳＳは負電位でもよいし、ＧＮＤ電位でも、正電位でもよいが、ＴＦＴを確実にＯＦＦ状態とするためにここでは負電位とする。
第１のシフトレジスタ部５２ａ内においてｊ番目（ｊ＝１、２、３、…、ｉ＝１、３、５、…、ｊ＝（ｉ＋１）／２）に位置するシフトレジスタ段ＳＲｉの出力端子ＧＯＵＴからの出力は、ｉ番目のゲートラインＧＬｉに出力されるゲート出力Ｇｉとなる。
ゲートドライバ５ｂは、複数のシフトレジスタ段ＳＲ（ＳＲ２、ＳＲ４、ＳＲ６、…）が縦続接続された第２のシフトレジスタ部５２ｂを備えている。各シフトレジスタ段ＳＲは、セット入力端子Ｑｎ−１、出力端子ＧＯＵＴ、リセット入力端子Ｑｎ＋１、クロック入力端子（第３のクロック入力端子）ＣＫＡ、クロック入力端子（第４のクロック入力端子）ＣＫＢ、および、Ｌｏｗ電源入力端子ＶＳＳを備えている。コントロール基板４からは、クロック信号（第３クロック信号）ＣＫ３、クロック信号（第４のクロック信号）ＣＫ４、および、前記Ｌｏｗ電源ＶＳＳが供給される。
第２のシフトレジスタ部５２ｂ内においてｋ番目（ｋ＝１、２、３、…、ｉ＝２、４、６、…、ｋ＝ｉ／２）に位置するシフトレジスタ段ＳＲｉの出力端子ＧＯＵＴからの出力は、ｉ番目のゲートラインＧＬｉに出力されるゲート出力Ｇｉとなる。
上記第１のシフトレジスタ部５２ａと上記第２のシフトレジスタ部５２ｂとを合わせて全てのシフトレジスタ段ＳＲｉが走査信号線ＧＬを介して縦続接続された状態となっており、全体で１つのシフトレジスタが構成されている。
ゲートドライバ５ａが備える第１のシフトレジスタ部５２ａの走査方向の一端側にある初段のシフトレジスタ段ＳＲ１のセット入力端子Ｑｎ−１にはゲートスタートパルスＧＳＰが入力され、ｊについて２段目以降のシフトレジスタ段ＳＲｉのそれぞれには、ゲートドライバ５ｂが備える第２のシフトレジスタ部５２ｂのｋ＝ｊ−１番目のシフトレジスタ段ＳＲｉのゲート出力Ｇｉが、表示領域２ａを横断したゲートラインＧＬｉを介して入力される。また、第１のシフトレジスタ部５２ａの全てのｊのシフトレジスタ段ＳＲｉについて、リセット入力端子Ｑｎ＋１には第２のシフトレジスタ部５２ｂのｋ＝ｊ番目のシフトレジスタ段ＳＲｉのゲート出力Ｇｉが、表示領域２ａを横断したゲートラインＧＬｉを介して入力されるが、ｊについての最終段のシフトレジスタ段ＳＲｉに対してｋ＝ｊに該当するｋが存在しない場合には、当該存在しないｋについてのシフトレジスタ段ＳＲｉのゲート出力Ｇｉに相当する信号を適宜用意してリセット入力端子Ｑｎ＋１に入力することによりリセットする。
ゲートドライバ５ｂが備える第２のシフトレジスタ部５２ｂのシフトレジスタ段ＳＲｉのセット入力端子Ｑｎ−１には、ゲートドライバ５ａが備える第１のシフトレジスタ部５２ａのｊ＝ｋ番目のシフトレジスタ段ＳＲｉのゲート出力Ｇｉが、表示領域２ａを横断したゲートラインＧＬｉを介して入力される。また、第２のシフトレジスタ部５２ｂのシフトレジスタ段ＳＲｉのリセット入力端子Ｑｎ＋１には、第１のシフトレジスタ部５２ａのｊ＝ｋ＋１番目のシフトレジスタ段ＳＲｉのゲート出力Ｇｉが、表示領域２ａを横断したゲートラインＧＬｉを介して入力されるが、ｋについての最終段のシフトレジスタ段ＳＲｉに対してｊ＝ｋ＋１に該当するｊが存在しない場合には、当該存在しないｊについてのシフトレジスタ段ＳＲｉのゲート出力Ｇｉに相当する信号を適宜用意してリセット入力端子Ｑｎ＋１に入力することによりリセットする。
第１のシフトレジスタ部５２ａについて、初段のシフトレジスタ段ＳＲ１からｊについて１段おきにあるシフトレジスタ段（第１の段）ＳＲｉにおいては、クロック入力端子ＣＫＡにクロック信号ＣＫ１が入力されるとともに、クロック入力端子ＣＫＢにクロック信号ＣＫ２が入力される。ｊについて２段目のシフトレジスタ段ＳＲ３から１段おきにあるシフトレジスタ段（第２の段）ＳＲｉにおいては、クロック入力端子ＣＫＡにクロック信号ＣＫ２が入力されるとともに、クロック入力端子ＣＫＢにクロック信号ＣＫ１が入力される。このように、第１のシフトレジスタ部５２ａ内では、第１の段と第２の段とが交互に並ぶ。
第２のシフトレジスタ部５２ｂについて、初段のシフトレジスタ段ＳＲ２からｋについて１段おきにあるシフトレジスタ段（第３の段）ＳＲｉにおいては、クロック入力端子ＣＫＡにクロック信号ＣＫ３が入力されるとともに、クロック入力端子ＣＫＢにクロック信号ＣＫ４が入力される。ｋについて２段目のシフトレジスタ段ＳＲ４から１段おきにあるシフトレジスタ段（第４の段）ＳＲｉにおいては、クロック入力端子ＣＫＡにクロック信号ＣＫ４が入力されるとともに、クロック入力端子ＣＫＢにクロック信号ＣＫ３が入力される。このように、第２のシフトレジスタ部５２ｂ内では、第３の段と第４の段とが交互に並ぶ。
クロック信号ＣＫ１・ＣＫ２・ＣＫ３・ＣＫ４は、図６に示すような波形を有している。
クロック信号ＣＫ１・ＣＫ２は、互いのアクティブなクロックパルス（ここではＨｉｇｈレベル期間のパルス）が重ならないようになっているとともに、クロック信号ＣＫ１のクロックパルスはクロック信号ＣＫ２のクロックパルスの次にクロックパルス１つ分をおいて現れ、クロック信号ＣＫ２のクロックパルスはクロック信号ＣＫ１のクロックパルスの次にクロックパルス１つ分をおいて現れるタイミングを有している。ここでは特に、クロック信号ＣＫ１・ＣＫ２はクロックパルスのデューティが２５％の信号となっている。
また、クロック信号ＣＫ３・ＣＫ４は、互いのアクティブなクロックパルス（ここではＨｉｇｈレベル期間のパルス）が重ならないようになっているとともに、クロック信号ＣＫ３のクロックパルスはクロック信号ＣＫ４のクロックパルスの次にクロックパルス１つ分をおいて現れ、クロック信号ＣＫ４のクロックパルスはクロック信号ＣＫ３のクロックパルスの次にクロックパルス１つ分をおいて現れるタイミングを有している。ここでは特に、クロック信号ＣＫ３・ＣＫ４はクロックパルスのデューティが２５％の信号となっている。
さらに、クロック信号ＣＫ１・ＣＫ２・ＣＫ３・ＣＫ４は、互いのアクティブなクロックパルスが重ならないようになっているとともに、クロック信号ＣＫ１のクロックパルスはクロック信号ＣＫ４のクロックパルスの次に現れ、クロック信号ＣＫ３のクロックパルスはクロック信号ＣＫ１のクロックパルスの次に現れ、クロック信号ＣＫ２のクロックパルスはクロック信号ＣＫ３のクロックパルスの次に現れ、クロック信号ＣＫ４のクロックパルスはクロック信号ＣＫ２のクロックパルスの次に現れるタイミングを有している。
上記例では、クロック信号ＣＫ１・ＣＫ２・ＣＫ３・ＣＫ４の周期およびクロックパルスのデューティは全て等しいが、これに限ることはなく、クロックパルスのデューティは任意で互いに異なっていてもよい。また、クロック信号ＣＫ１のクロックパルスとクロック信号ＣＫ４のクロックパルスとが、クロック信号ＣＫ３のクロックパルスとクロック信号ＣＫ１のクロックパルスとが、クロック信号ＣＫ２のクロックパルスとクロック信号ＣＫ３のクロックパルスとが、クロック信号ＣＫ４のクロックパルスとクロック信号ＣＫ２のクロックパルスとが、それぞれ部分的に重なっていてもよい。重なりの許容度は、例えばソースラインＳＬ…に出力されるデータ信号の各タイミングに応じて適宜決定すればよい。
ゲートスタートパルスＧＳＰは、図６に示すように、クロック信号ＣＫ１の１つのクロックパルスよりも前に開始タイミングおよび終了タイミングを有するパルスであり、ここでは特に、クロック信号ＣＫ１の非アクティブ期間に存在する、クロック信号ＣＫ４のクロックパルスの１つ分に等しいパルスである。
次に、図５（ａ）に第１のシフトレジスタ部５２ａおよび第２のシフトレジスタ部５２ｂの各シフトレジスタ段ＳＲｉの構成を示す。
シフトレジスタ段ＳＲｉは、トランジスタＴｒ１・Ｔｒ２・Ｔｒ３・Ｔｒ４および容量ＣＡＰを備えている。上記トランジスタは全てｎチャネル型のＴＦＴである。
トランジスタＴｒ１において、ゲートおよびドレインはセット入力端子Ｑｎ−１に、ソースはトランジスタＴｒ４のゲートに、それぞれ接続されている。トランジスタＴｒ４において、ドレインはクロック入力端子ＣＫＡに、ソースは出力端子ＧＯＵＴに、それぞれ接続されている。すなわち、トランジスタＴｒ４は伝送ゲートとして、クロック入力端子ＣＫＡに入力されるクロック信号の通過および遮断を行う。容量ＣＡＰは、トランジスタＴｒ４のゲートとソースとの間に接続されている。トランジスタＴｒ４のゲートに接続されたノードをｎｅｔＡと称する。
トランジスタＴｒ２（第１のシフトレジスタ部５２ａにおいては第１のトランジスタ、第２のシフトレジスタ部５２ｂにおいては第２のトランジスタに相当）において、ゲートはクロック入力端子ＣＫＢに、ドレインは出力端子ＧＯＵＴに、ソースはＬｏｗ電源入力端子ＶＳＳに、それぞれ接続されている。トランジスタＴｒ３において、ゲートはリセット入力端子Ｑｎ＋１に、ドレインはノードｎｅｔＡに、ソースはＬｏｗ電源入力端子ＶＳＳに、それぞれ接続されている。
次に、図５（ｂ）を用いて、図５（ａ）の構成のシフトレジスタ段ＳＲｉの動作について説明する。
セット入力端子Ｑｎ−１にシフトパルスが入力されると、トランジスタＴｒ１がＯＮ状態となり、容量ＣＡＰを充電する。このシフトパルスは、シフトレジスタ段ＳＲ１についてはそれぞれ、ゲートスタートパルスＧＳＰであり、それ以外のシフトレジスタ段ＳＲｉについてはシフトレジスタ全体における前段のシフトレジスタ段ＳＲｉ−１のゲート出力Ｇｉ−１である。容量ＣＡＰが充電されることによりノードｎｅｔＡの電位が上昇し、トランジスタＴｒ４がＯＮ状態になり、クロック入力端子ＣＫＡから入力されたクロック信号がトランジスタＴｒ４のソースに現れるが、次にクロック入力端子ＣＫＡにクロックパルスが入力された瞬間に容量ＣＡＰのブートストラップ効果によってノードｎｅｔＡの電位が急速に上昇し、入力されたクロックパルスがシフトレジスタ段ＳＲｉの出力端子ＧＯＵＴに伝送されて出力され、ゲートパルスとなる。
セット入力端子Ｑｎ−１へのゲートパルスの入力が終了すると、トランジスタＴｒ１がＯＦＦ状態となる。そして、ノードｎｅｔＡおよびシフトレジスタ段ＳＲｉの出力端子ＧＯＵＴがフローティングとなることによる電荷の保持を解除するために、リセット入力端子Ｑｎ＋１に入力されるリセットパルスによってトランジスタＴｒ３をＯＮ状態とし、ノードｎｅｔＡをＬｏｗ電源ＶＳＳの電位とする。
その後、再びセット入力端子Ｑｎ−１にシフトパルスが入力されるまでは、クロック入力端子ＣＫＢに入力されるクロックパルスによって、トランジスタＴｒ２が周期的にＯＮ状態となることにより、ノードｎｅｔＡおよびシフトレジスタ段ＳＲｉの出力端子ＧＯＵＴをＬｏｗ電源電位にリフレッシュする、すなわちゲートラインＧＬｉをＬｏｗ引きする。
このようにして、図６に示すように、ゲートラインＧ１・Ｇ２・Ｇ３・…に順次ゲートパルスが出力されていく。
本実施形態によれば、表示領域２ａの両側にある各額縁領域に形成されるシフトレジスタ回路の規模は小さい。例えば図１１に示す従来のシフトレジスタ５０１と比較すると、シフトレジスタ段ＳＲｉの配置密度は半分程度である。また、シフトレジスタ５０１のシフトレジスタ段ｓｒでは、前段の出力端子ＧＯＵＴから自段のセット入力端子Ｑｎ−１に至る配線と、次段の出力端子ＧＯＵＴから自段のリセット入力端子Ｑｎ＋１に至る配線との２本の配線を、同じ額縁領域に互いに交差するように設ける必要があるが、本実施形態の第１のシフトレジスタ部５２ａと第２のシフトレジスタ部５２ｂとのそれぞれが設けられている各額縁領域では、表示領域２ａを横断してきたゲートラインＧＬが分岐して、１つのシフトレジスタ段ＳＲのリセット入力端子Ｑｎ＋１と、それに隣接するシフトレジスタ段のセット入力端子Ｑｎ−１に接続されるだけであるので、配線本数が半分に減少するとともに配線配置が簡略化される。
また、本実施形態によれば、クロックパルスのデューティを２５％といった小さな値にすることのできる４相クロックを用いるので、出力端子ＧＯＵＴをＬｏｗ引きするトランジスタＴｒ２のゲートに印加される直流バイアスが低下し、トランジスタＴｒ２の閾値電圧Ｖｔｈのシフト現象を抑制することができる。
〔第３の実施形態〕
本実施形態に係る第３の表示装置は、図１０の液晶表示装置１において、ゲートドライバ５ａ・５ｂが備えるシフトレジスタの構成を変えたものである。
図７に、この場合のゲートドライバ５ａ・５ｂの構成を示す。
ゲートドライバ５ａは、複数のシフトレジスタ段ＳＲ（ＳＲ１、ＳＲ３、ＳＲ５、…）が縦続接続された第１のシフトレジスタ部５３ａを備えている。各シフトレジスタ段ＳＲは、セット入力端子Ｑｎ−１、出力端子ＧＯＵＴ、リセット入力端子Ｑｎ＋１、クロック入力端子（第１のクロック入力端子）ＣＫＡ、クロック入力端子（第２のクロック入力端子）ＣＫＢ、クロック入力端子（第３のクロック入力端子）ＣＫＣ、クロック入力端子（第４のクロック入力端子）ＣＫＤ、および、Ｌｏｗ電源入力端子ＶＳＳを備えている。コントロール基板４からは、クロック信号（第１のクロック信号）ＣＫ１、クロック信号（第２のクロック信号）ＣＫ２、クロック信号（第３のクロック信号）ＣＫ３、クロック信号（第４のクロック信号）ＣＫ４、ゲートスタートパルス（シフトパルス）ＧＳＰ、および、Ｌｏｗ電源ＶＳＳ（便宜上、Ｌｏｗ電源入力端子ＶＳＳと同じ符号で代用する）が供給される。Ｌｏｗ電源ＶＳＳは負電位でもよいし、ＧＮＤ電位でも、正電位でもよいが、ＴＦＴを確実にＯＦＦ状態とするためにここでは負電位とする。
第１のシフトレジスタ部５３ａ内においてｊ番目（ｊ＝１、２、３、…、ｉ＝１、３、５、…、ｊ＝（ｉ＋１）／２）に位置するシフトレジスタ段ＳＲｉの出力端子ＧＯＵＴからの出力は、ｉ番目のゲートラインＧＬｉに出力されるゲート出力Ｇｉとなる。
ゲートドライバ５ｂは、複数のシフトレジスタ段ＳＲ（ＳＲ２、ＳＲ４、ＳＲ６、…）が縦続接続された第２のシフトレジスタ部５３ｂを備えている。各シフトレジスタ段ＳＲは、セット入力端子Ｑｎ−１、出力端子ＧＯＵＴ、リセット入力端子Ｑｎ＋１、クロック入力端子（第５のクロック入力端子）ＣＫＡ、クロック入力端子（第６のクロック入力端子）ＣＫＢ、クロック入力端子（第７のクロック入力端子）ＣＫＣ、クロック入力端子（第８のクロック入力端子）ＣＫＤ、および、Ｌｏｗ電源入力端子ＶＳＳを備えている。コントロール基板４からは、クロック信号ＣＫ１、クロック信号ＣＫ２、クロック信号ＣＫ３、クロック信号ＣＫ４、および、前記Ｌｏｗ電源ＶＳＳが供給される。
第２のシフトレジスタ部５３ｂ内においてｋ番目（ｋ＝１、２、３、…、ｉ＝２、４、６、…、ｋ＝ｉ／２）に位置するシフトレジスタ段ＳＲｉの出力端子ＧＯＵＴからの出力は、ｉ番目のゲートラインＧＬｉに出力されるゲート出力Ｇｉとなる。
上記第１のシフトレジスタ部５３ａと上記第２のシフトレジスタ部５３ｂとを合わせて全てのシフトレジスタ段ＳＲｉが走査信号線ＧＬを介して縦続接続された状態となっており、全体で１つのシフトレジスタが構成されている。
ゲートドライバ５ａが備える第１のシフトレジスタ部５３ａの走査方向の一端側にある初段のシフトレジスタ段ＳＲ１のセット入力端子Ｑｎ−１にはゲートスタートパルスＧＳＰが入力され、ｊについて２段目以降のシフトレジスタ段ＳＲｉのそれぞれには、ゲートドライバ５ｂが備える第２のシフトレジスタ部５３ｂのｋ＝ｊ−１番目のシフトレジスタ段ＳＲｉのゲート出力Ｇｉが、表示領域２ａを横断したゲートラインＧＬｉを介して入力される。また、第１のシフトレジスタ部５３ａの全てのｊのシフトレジスタ段ＳＲｉについて、リセット入力端子Ｑｎ＋１には第２のシフトレジスタ部５３ｂのｋ＝ｊ番目のシフトレジスタ段ＳＲｉのゲート出力Ｇｉが、表示領域２ａを横断したゲートラインＧＬｉを介して入力されるが、ｊについての最終段のシフトレジスタ段ＳＲｉに対してｋ＝ｊに該当するｋが存在しない場合には、当該存在しないｋについてのシフトレジスタ段ＳＲｉのゲート出力Ｇｉに相当する信号を適宜用意してリセット入力端子Ｑｎ＋１に入力することによりリセットする。
ゲートドライバ５ｂが備える第２のシフトレジスタ部５３ｂのシフトレジスタ段ＳＲｉのセット入力端子Ｑｎ−１には、ゲートドライバ５ａが備える第１のシフトレジスタ部５３ａのｊ＝ｋ番目のシフトレジスタ段ＳＲｉのゲート出力Ｇｉが、表示領域２ａを横断したゲートラインＧＬｉを介して入力される。また、第２のシフトレジスタ部５３ｂのシフトレジスタ段ＳＲｉのリセット入力端子Ｑｎ＋１には、第１のシフトレジスタ部５３ａのｊ＝ｋ＋１番目のシフトレジスタ段ＳＲｉのゲート出力Ｇｉが、表示領域２ａを横断したゲートラインＧＬｉを介して入力されるが、ｋについての最終段のシフトレジスタ段ＳＲｉに対してｊ＝ｋ＋１に該当するｊが存在しない場合には、当該存在しないｊについてのシフトレジスタ段ＳＲｉのゲート出力Ｇｉに相当する信号を適宜用意してリセット入力端子Ｑｎ＋１に入力することによりリセットする。
第１のシフトレジスタ部５３ａについて、初段のシフトレジスタ段ＳＲ１からｊについて１段おきにあるシフトレジスタ段（第１の段）ＳＲｉにおいては、クロック入力端子ＣＫＡにクロック信号ＣＫ１が、クロック入力端子ＣＫＢにクロック信号ＣＫ２が、クロック入力端子ＣＫＣにクロック信号ＣＫ３が、クロック入力端子ＣＫＤにクロック信号ＣＫ４が、それぞれ入力される。ｊについて２段目のシフトレジスタ段ＳＲ３から１段おきにあるシフトレジスタ段（第２の段）ＳＲｉにおいては、クロック入力端子ＣＫＡにクロック信号ＣＫ２が、クロック入力端子ＣＫＢにクロック信号ＣＫ１が、クロック入力端子ＣＫＣにクロック信号ＣＫ４が、クロック入力端子ＣＫＤにクロック信号ＣＫ３が、それぞれ入力される。このように、第１のシフトレジスタ部５３ａ内では、第１の段と第２の段とが交互に並ぶ。
第２のシフトレジスタ部５３ｂについて、初段のシフトレジスタ段ＳＲ２からｋについて１段おきにあるシフトレジスタ段（第３の段）ＳＲｉにおいては、クロック入力端子ＣＫＡにクロック信号ＣＫ３が、クロック入力端子ＣＫＢにクロック信号ＣＫ４が、クロック入力端子ＣＫＣにクロック信号ＣＫ１が、クロック入力端子ＣＫＤにクロック信号ＣＫ２が、それぞれ入力される。ｋについて２段目のシフトレジスタ段ＳＲ４から１段おきにあるシフトレジスタ段（第４の段）ＳＲｉにおいては、クロック入力端子ＣＫＡにクロック信号ＣＫ４が、クロック入力端子ＣＫＢにクロック信号ＣＫ３が、クロック入力端子ＣＫＣにクロック信号ＣＫ２が、クロック入力端子ＣＫＤにクロック信号ＣＫ１が、それぞれ入力される。このように、第２のシフトレジスタ部５３ｂ内では、第３の段と第４の段とが交互に並ぶ。
クロック信号ＣＫ１・ＣＫ２・ＣＫ３・ＣＫ４は、図９に示すような波形を有している。
クロック信号ＣＫ１・ＣＫ２・ＣＫ３・ＣＫ４は、互いのアクティブなクロックパルス（ここではＨｉｇｈレベル期間のパルス）が重ならないようになっているとともに、クロック信号ＣＫ１のクロックパルスはクロック信号ＣＫ４のクロックパルスの次に現れ、クロック信号ＣＫ３のクロックパルスはクロック信号ＣＫ１のクロックパルスの次に現れ、クロック信号ＣＫ２のクロックパルスはクロック信号ＣＫ３のクロックパルスの次に現れ、クロック信号ＣＫ４のクロックパルスはクロック信号ＣＫ２のクロックパルスの次に現れるタイミングを有している。ここでは特に、クロック信号ＣＫ１・ＣＫ２・ＣＫ３・ＣＫ４はクロックパルスのデューティが２５％の信号となっている。
上記例では、クロック信号ＣＫ１・ＣＫ２・ＣＫ３・ＣＫ４の周期およびクロックパルスのデューティは全て等しいが、これに限ることはなく、クロックパルスのデューティは任意で互いに異なっていてもよい。
ゲートスタートパルスＧＳＰは、図９に示すように、クロック信号ＣＫ１の１つのクロックパルスよりも前に開始タイミングおよび終了タイミングを有するパルスであり、ここでは特に、クロック信号ＣＫ１の非アクティブ期間に存在する、クロック信号ＣＫ４のクロックパルスの１つ分に等しいパルスである。
次に、図８（ａ）に第１のシフトレジスタ部５３ａおよび第２のシフトレジスタ部５３ｂの各シフトレジスタ段ＳＲｉの構成を示す。
シフトレジスタ段ＳＲｉは、トランジスタＴｒ１・Ｔｒ２・Ｔｒ３・Ｔｒ４・Ｔｒ５・Ｔｒ６および容量ＣＡＰを備えている。上記トランジスタは全てｎチャネル型のＴＦＴである。
トランジスタＴｒ１において、ゲートおよびドレインはセット入力端子Ｑｎ−１に、ソースはトランジスタＴｒ４のゲートに、それぞれ接続されている。トランジスタＴｒ４において、ドレインはクロック入力端子ＣＫＡに、ソースは出力端子ＧＯＵＴに、それぞれ接続されている。すなわち、トランジスタＴｒ４は伝送ゲートとして、クロック入力端子ＣＫＡに入力されるクロック信号の通過および遮断を行う。容量ＣＡＰは、トランジスタＴｒ４のゲートとソースとの間に接続されている。トランジスタＴｒ４のゲートに接続されたノードをｎｅｔＡと称する。
トランジスタＴｒ２（第１のシフトレジスタ部５３ａにおいては第１のトランジスタ、第２のシフトレジスタ部５３ｂにおいては第４のトランジスタに相当）において、ゲートはクロック入力端子ＣＫＢに、ドレインは出力端子ＧＯＵＴに、ソースはＬｏｗ電源入力端子ＶＳＳに、それぞれ接続されている。トランジスタＴｒ３において、ゲートはリセット入力端子Ｑｎ＋１に、ドレインはノードｎｅｔＡに、ソースはＬｏｗ電源入力端子ＶＳＳに、それぞれ接続されている。
トランジスタＴｒ５（第１のシフトレジスタ部５３ａにおいては第２のトランジスタ、第２のシフトレジスタ部５３ｂにおいては第５のトランジスタに相当）において、ゲートはクロック入力端子ＣＫＣに、ドレインは出力端子ＧＯＵＴに、ソースはＬｏｗ電源入力端子ＶＳＳに、それぞれ接続されている。トランジスタＴｒ６（第１のシフトレジスタ部５３ａにおいては第３のトランジスタ、第２のシフトレジスタ部５３ｂにおいては第６のトランジスタに相当）において、ゲートはクロック入力端子ＣＫＤに、ドレインは出力端子ＧＯＵＴに、ソースはＬｏｗ電源入力端子ＶＳＳに、それぞれ接続されている。
次に、図８（ｂ）を用いて、図８（ａ）の構成のシフトレジスタ段ＳＲｉの動作について説明する。
セット入力端子Ｑｎ−１にシフトパルスが入力されると、トランジスタＴｒ１がＯＮ状態となり、容量ＣＡＰを充電する。このシフトパルスは、シフトレジスタ段ＳＲ１についてはそれぞれ、ゲートスタートパルスＧＳＰであり、それ以外のシフトレジスタ段ＳＲｉについてはシフトレジスタ全体における前段のシフトレジスタ段ＳＲｉ−１のゲート出力Ｇｉ−１である。容量ＣＡＰが充電されることによりノードｎｅｔＡの電位が上昇し、トランジスタＴｒ４がＯＮ状態になり、クロック入力端子ＣＫＡから入力されたクロック信号がトランジスタＴｒ４のソースに現れるが、次にクロック入力端子ＣＫＡにクロックパルスが入力された瞬間に容量ＣＡＰのブートストラップ効果によってノードｎｅｔＡの電位が急速に上昇し、入力されたクロックパルスがシフトレジスタ段ＳＲｉの出力端子ＧＯＵＴに伝送されて出力され、ゲートパルスとなる。
セット入力端子Ｑｎ−１へのゲートパルスの入力が終了すると、トランジスタＴｒ１がＯＦＦ状態となる。そして、ノードｎｅｔＡおよびシフトレジスタ段ＳＲｉの出力端子ＧＯＵＴがフローティングとなることによる電荷の保持を解除するために、リセット入力端子Ｑｎ＋１に入力されるリセットパルスによってトランジスタＴｒ３をＯＮ状態とし、ノードｎｅｔＡをＬｏｗ電源ＶＳＳの電位とする。
その後、再びセット入力端子Ｑｎ−１にシフトパルスが入力されるまでは、クロック入力端子ＣＫＢに入力されるクロックパルスによってトランジスタＴｒ２が、クロック入力端子ＣＫＣに入力されるクロックパルスによってトランジスタＴｒ５が、クロック入力端子ＣＫＤに入力されるクロックパルスによってトランジスタＴｒ６が、周期的に順次ＯＮ状態となることにより、出力端子ＧＯＵＴをＬｏｗ電源電位にリフレッシュする、すなわちゲートラインＧＬｉをＬｏｗ引きする。
このようにして、図９に示すように、ゲートラインＧ１・Ｇ２・Ｇ３・…に順次ゲートパルスが出力されていく。
本実施形態によれば、表示領域２ａの両側にある各額縁領域に形成されるシフトレジスタ回路の規模は小さい。例えば図１１に示す従来のシフトレジスタ５０１と比較すると、シフトレジスタ段ＳＲｉの配置密度は半分程度である。また、シフトレジスタ５０１のシフトレジスタ段ｓｒでは、前段の出力端子ＧＯＵＴから自段のセット入力端子Ｑｎ−１に至る配線と、次段の出力端子ＧＯＵＴから自段のリセット入力端子Ｑｎ＋１に至る配線との２本の配線を、同じ額縁領域に互いに交差するように設ける必要があるが、本実施形態の第１のシフトレジスタ部５３ａと第２のシフトレジスタ部５３ｂとのそれぞれが設けられている各額縁領域では、表示領域２ａを横断してきたゲートラインＧＬが分岐して、１つのシフトレジスタ段ＳＲのリセット入力端子Ｑｎ＋１と、それに隣接するシフトレジスタ段のセット入力端子Ｑｎ−１に接続されるだけであるので、縦続接続の配線本数が半分に減少するとともに配線配置が簡略化される。
また、本実施形態によれば、クロックパルスのデューティを２５％といった小さな値にすることのできる４相クロックを用いるので、出力端子ＧＯＵＴをＬｏｗ引きするトランジスタＴｒ２・Ｔｒ５・Ｔｒ６のゲートに印加される直流バイアスが低下し、Ｌｏｗ引き用のトランジスタの閾値電圧Ｖｔｈのシフト現象を抑制することができる。
また、本実施形態によれば、各シフトレジスタ段にＬｏｗ引き用のトランジスタを３つ設けて順次Ｌｏｗ引きを行うので、ゲートラインＧＬの非選択期間におけるＬｏｗ引き期間のデューティが７５％といった大きな値にすることができ、ゲートラインＧＬのＬｏｗ電位を、よりソースラインからのノイズを受けにくい安定化した電位とすることができる。
以上、各実施形態について述べた。
各実施形態では、表示領域を両側から挟むように第１の走査信号線駆動回路と第２の走査信号線駆動回路とを備える。そして、第１の走査信号線駆動回路が備える第１のシフトレジスタ部の段から走査信号線に出力された走査パルスがシフトパルスとして、第２の走査信号線駆動回路が備える第２のシフトレジスタ部の段に入力されるように、かつ、第２のシフトレジスタ部の段から走査信号線に出力された走査パルスがシフトパルスとして第１のシフトレジスタ部の段に入力されるように、第１のシフトレジスタ部と第２のシフトレジスタ部とが１段ずつ、走査信号線を介して交互に縦続接続されている。
従って、第１のシフトレジスタ部と第２のシフトレジスタ部とを合わせた全体が１つのシフトレジスタとして動作するので、全走査信号線を走査するシフトレジスタの全段が、表示領域の両側に２分して配置されることとなる。これにより、表示領域の両側の各額縁領域には、従来の半分程度の回路規模のシフトレジスタ回路を配置するだけでよい。
以上により、シフトレジスタ回路の高密度配置を緩和することのできる表示装置を実現することができる。
なお、上記各実施形態では、第１のシフトレジスタ部の段と第２のシフトレジスタ部の段とが走査信号線の並ぶ順序で従属接続される構成について説明したが、これに限ることなく、従属接続される各段の順序は、走査信号線の並ぶ順序とは無関係な任意の順序であってもよい。従って、第１のグループの走査信号線は、第１の走査信号線駆動回路に接続される走査信号線と第２の走査信号線駆動回路に接続される走査信号線との全体のうちの一部の走査信号線からなるとともに、第２のグループの走査信号線は残りの走査信号線からなり、第１のシフトレジスタ部と第２のシフトレジスタ部とが任意の順序で１段ずつ、走査信号線を介して交互に縦続接続されている構成一般が本発明の範囲内にある。すなわち、順次走査しない走査信号線を備えている表示装置にも対応することができる。この一般の場合でも、少なくとも、各額縁領域においてシフトレジスタ回路の規模が半分程度になる効果は得られる。
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。例えば、本発明を、ＥＬ表示装置や、誘電性液体を用いた表示装置など、アクティブマトリクス型の表示装置一般に適用することが可能である。
本発明は、液晶表示装置に好適に使用することができる。
本発明の実施形態を示すものであり、第１の表示装置のゲートドライバの構成を示すブロック図である。 （ａ）は第１の表示装置のシフトレジスタ段の構成を示す回路図、（ｂ）は（ａ）の回路の動作を示すタイミングチャートである。 第１の表示装置の動作を示すタイミングチャートである。 本発明の実施形態を示すものであり、第２の表示装置のゲートドライバの構成を示すブロック図である。 （ａ）は第２の表示装置のシフトレジスタ段の構成を示す回路図、（ｂ）は（ａ）の回路の動作を示すタイミングチャートである。 第２の表示装置の動作を示すタイミングチャートである。 本発明の実施形態を示すものであり、第３の表示装置のゲートドライバの構成を示すブロック図である。 （ａ）は第３の表示装置のシフトレジスタ段の構成を示す回路図、（ｂ）は（ａ）の回路の動作を示すタイミングチャートである。 第３の表示装置の動作を示すタイミングチャートである。 第１の表示装置、第２の表示装置、および第３の表示装置の構成を示すブロック図である。 従来技術を示すものであり、表示装置のゲートドライバの構成を示すブロック図である。 従来技術を示すものであり、ゲートドライバのシフトレジスタの構成を示す回路図である。 図１２のシフトレジスタの動作を示すタイミングチャートである。
符号の説明
１ 液晶表示装置（表示装置）
５ａ ゲートドライバ（第１の走査信号線駆動回路）
５ｂ ゲートドライバ（第２の走査信号線駆動回路）
５１ａ 第１のシフトレジスタ部
５１ｂ 第２のシフトレジスタ部
５２ａ 第１のシフトレジスタ部
５２ｂ 第２のシフトレジスタ部
５３ａ 第１のシフトレジスタ部
５３ｂ 第２のシフトレジスタ部
ＧＬ１〜ＧＬｎ ゲートライン（走査信号線）
ＧＬ１、ＧＬ３、ＧＬ５、…
ゲートライン（第１のグループの走査信号線）
ＧＬ２、ＧＬ４、ＧＬ６、…
ゲートライン（第２のグループの走査信号線）
ＣＫ１ クロック信号（第１の実施形態における第１のクロック信号）
ＣＫ２ クロック信号（第１の実施形態における第２のクロック信号）
ＣＫ１ クロック信号（第２の実施形態における第１のクロック信号）
ＣＫ２ クロック信号（第２の実施形態における第２のクロック信号）
ＣＫ３ クロック信号（第２の実施形態における第３のクロック信号）
ＣＫ４ クロック信号（第２の実施形態における第４のクロック信号）
ＣＫ１ クロック信号（第３の実施形態における第１のクロック信号）
ＣＫ２ クロック信号（第３の実施形態における第２のクロック信号）
ＣＫ３ クロック信号（第３の実施形態における第３のクロック信号）
ＣＫ４ クロック信号（第３の実施形態における第４のクロック信号）
ＣＫＡ クロック入力端子（第１の実施形態における第１のシフトレジスタ部５１ａの第１のクロック入力端子）
ＣＫＢ クロック入力端子（第１の実施形態における第１のシフトレジスタ部５１ａの第２のクロック入力端子）
ＣＫＡ クロック入力端子（第１の実施形態における第２のシフトレジスタ部５１ｂの第３のクロック入力端子）
ＣＫＢ クロック入力端子（第１の実施形態における第２のシフトレジスタ部５１ｂの第４のクロック入力端子）
ＣＫＡ クロック入力端子（第２の実施形態における第１のシフトレジスタ部５２ａの第１のクロック入力端子）
ＣＫＢ クロック入力端子（第２の実施形態における第１のシフトレジスタ部５２ａの第２のクロック入力端子）
ＣＫＡ クロック入力端子（第２の実施形態における第２のシフトレジスタ部５２ｂの第３のクロック入力端子）
ＣＫＢ クロック入力端子（第２の実施形態における第２のシフトレジスタ部５２ｂの第４のクロック入力端子）
ＣＫＡ クロック入力端子（第３の実施形態における第１のシフトレジスタ部５３ａの第１のクロック入力端子）
ＣＫＢ クロック入力端子（第３の実施形態における第１のシフトレジスタ部５３ａの第２のクロック入力端子）
ＣＫＣ クロック入力端子（第３の実施形態における第１のシフトレジスタ部５３ａの第３のクロック入力端子）
ＣＫＤ クロック入力端子（第３の実施形態における第１のシフトレジスタ部５３ａの第４のクロック入力端子）
ＣＫＡ クロック入力端子（第３の実施形態における第２のシフトレジスタ部５３ｂの第５のクロック入力端子）
ＣＫＢ クロック入力端子（第３の実施形態における第２のシフトレジスタ部５３ｂの第６のクロック入力端子）
ＣＫＣ クロック入力端子（第３の実施形態における第２のシフトレジスタ部５３ｂの第７のクロック入力端子）
ＣＫＤ クロック入力端子（第３の実施形態における第２のシフトレジスタ部５３ｂの第８のクロック入力端子）
Ｔｒ２ トランジスタ（第１の実施形態における第１のシフトレジスタ部５１ａの第１のトランジスタ）
Ｔｒ２ トランジスタ（第１の実施形態における第２のシフトレジスタ部５１ｂの第２のトランジスタ）
Ｔｒ２ トランジスタ（第２の実施形態における第１のシフトレジスタ部５２ａの第１のトランジスタ）
Ｔｒ２ トランジスタ（第２の実施形態における第２のシフトレジスタ部５２ｂの第２のトランジスタ）
Ｔｒ２ トランジスタ（第３の実施形態における第１のシフトレジスタ部５３ａの第１のトランジスタ）
Ｔｒ５ トランジスタ（第３の実施形態における第１のシフトレジスタ部５３ａの第２のトランジスタ）
Ｔｒ６ トランジスタ（第３の実施形態における第１のシフトレジスタ部５３ａの第３のトランジスタ）
Ｔｒ２ トランジスタ（第３の実施形態における第２のシフトレジスタ部５３ｂの第４のトランジスタ）
Ｔｒ５ トランジスタ（第３の実施形態における第２のシフトレジスタ部５３ｂの第５のトランジスタ）
Ｔｒ６ トランジスタ（第３の実施形態における第２のシフトレジスタ部５３ｂの第６のトランジスタ）

Claims (5)

  1. アクティブマトリクス型のパネルを備えた表示装置において、
    上記パネル上に表示領域とモノリシックに作り込まれた、第１の走査信号線駆動回路と第２の走査信号線駆動回路とを備えており、
    上記第１の走査信号線駆動回路と上記第２の走査信号線駆動回路とのうちの一方は、上記パネルの表示領域に対して走査信号線の延びる方向の一方側に隣接する領域に設けられており、
    上記第１の走査信号線駆動回路と上記第２の走査信号線駆動回路とのうちの他方は、上記パネルの表示領域に対して走査信号線の延びる方向の他方側に隣接する領域に設けられており、
    上記第１の走査信号線駆動回路は第１のシフトレジスタ部を備えており、上記第２の走査信号線駆動回路は第２のシフトレジスタ部を備えており、
    上記第１の走査信号線駆動回路に接続される走査信号線と上記第２の走査信号線駆動回路に接続される走査信号線との全体のうち、一部の走査信号線からなる第１のグループの走査信号線は上記第１のシフトレジスタ部から走査パルスを出力され、残りの走査信号線からなる第２のグループの走査信号線は上記第２のシフトレジスタ部から走査パルスを出力され、
    上記第１のシフトレジスタ部の段と上記第２のシフトレジスタ部の段とが、上記第１のシフトレジスタ部の段から走査信号線に出力された走査パルスがシフトパルスとして上記第２のシフトレジスタ部の段に入力されるように、かつ、上記第２のシフトレジスタ部の段から走査信号線に出力された走査パルスがシフトパルスとして上記第１のシフトレジスタ部の段に入力されるように、走査信号線を介して交互に縦続接続されていることを特徴とする表示装置。
  2. 上記第１の走査信号線駆動回路に接続される走査信号線と上記第２の走査信号線駆動回路に接続される走査信号線との全体のうち、１本おきに配置された走査信号線が上記第１のグループの走査信号線を構成するとともに、残りの一本おきに配置された走査信号線が上記第２のグループの走査信号線を構成しており、
    上記第１のシフトレジスタ部と上記第２のシフトレジスタ部とのそれぞれには、第１のクロック信号と第２のクロック信号との２つのクロック信号が入力され、
    上記第１のシフトレジスタ部の各段は、上記第１のクロック信号が入力される第１のクロック入力端子および上記第２のクロック信号が入力される第２のクロック入力端子を備えており、シフトパルスが入力された後に上記第１のクロック入力端子に入力される上記第１のクロック信号のクロックパルスを、対応する走査信号線に伝送することにより走査パルスを出力し、
    上記第１のシフトレジスタ部の各段は、上記第２のクロック入力端子に入力される上記第２のクロック信号がゲートに入力される、対応する走査信号線を走査パルスの低電位側電源に接続および遮断するように設けられた第１のトランジスタを備えており、
    上記第２のシフトレジスタ部の各段は、上記第２のクロック信号が入力される第３のクロック入力端子および上記第１のクロック信号が入力される第４のクロック入力端子を備えており、シフトパルスが入力された後に上記第３のクロック入力端子に入力される上記第２のクロック信号のクロックパルスを、対応する走査信号線に伝送することにより走査パルスを出力し、
    上記第２のシフトレジスタ部の各段は、上記第４のクロック入力端子に入力される上記第１のクロック信号がゲートに入力される、対応する走査信号線を走査パルスの低電位側電源に接続および遮断するように設けられた第２のトランジスタを備えており、
    上記第１のクロック信号と上記第２のクロック信号とは、上記第１のクロック信号のクロックパルスが上記第２のクロック信号のクロックパルスの次に現れ、上記第２のクロック信号のクロックパルスが上記第１のクロック信号のクロックパルスの次に現れるタイミングを有していることを特徴とする請求項１に記載の表示装置。
  3. 上記第１の走査信号線駆動回路に接続される走査信号線と上記第２の走査信号線駆動回路に接続される走査信号線との全体のうち、１本おきに配置された走査信号線が上記第１のグループの走査信号線を構成するとともに、残りの一本おきに配置された走査信号線が上記第２のグループの走査信号線を構成しており、
    上記第１のシフトレジスタ部には、第１のクロック信号と第２のクロック信号との２つのクロック信号が入力され、上記第２のシフトレジスタ部には、第３のクロック信号と第４のクロック信号との２つのクロック信号が入力され、
    上記第１のシフトレジスタ部の各段は第１のクロック入力端子および第２のクロック入力端子を備えており、
    上記第１のシフトレジスタ部は、上記第１のクロック入力端子に上記第１のクロック信号が入力されるとともに上記第２のクロック入力端子に上記第２のクロック信号が入力される第１の段と、上記第１のクロック入力端子に上記第２のクロック信号が入力されるとともに上記第２のクロック入力端子に上記第１のクロック信号が入力される第２の段とが交互に並ぶ構成であり、
    上記第１のシフトレジスタ部の各段は、シフトパルスが入力された後に上記第１のクロック入力端子に入力されるクロック信号のクロックパルスを、対応する走査信号線に伝送することにより走査パルスを出力し、
    上記第１のシフトレジスタ部の各段は、上記第２のクロック入力端子に入力されるクロック信号がゲートに入力される、対応する走査信号線を走査パルスの低電位側電源に接続および遮断するように設けられた第１のトランジスタを備えており、
    上記第２のシフトレジスタ部の各段は第３のクロック入力端子および第４のクロック入力端子を備えており、
    上記第２のシフトレジスタ部は、上記第３のクロック入力端子に上記第３のクロック信号が入力されるとともに上記第４のクロック入力端子に上記第４のクロック信号が入力される第３の段と、上記第３のクロック入力端子に上記第４のクロック信号が入力されるとともに上記第４のクロック入力端子に上記第３のクロック信号が入力される第４の段とが交互に並ぶ構成であり、
    上記第２のシフトレジスタ部の各段は、シフトパルスが入力された後に上記第３のクロック入力端子に入力されるクロック信号のクロックパルスを、対応する走査信号線に伝送することにより走査パルスを出力し、
    上記第２のシフトレジスタ部の各段は、上記第４のクロック入力端子に入力されるクロック信号がゲートに入力される、対応する走査信号線を走査パルスの低電位側電源に接続および遮断するように設けられた第２のトランジスタを備えており、
    上記第１のクロック信号と上記第２のクロック信号と上記第３のクロック信号と上記第４のクロック信号とは、上記第１のクロック信号のクロックパルスが上記第４のクロック信号のクロックパルスの次に現れ、上記第３のクロック信号のクロックパルスが上記第１のクロック信号のクロックパルスの次に現れ、上記第２のクロック信号のクロックパルスが上記第３のクロック信号のクロックパルスの次に現れ、上記第４のクロック信号のクロックパルスが上記第２のクロック信号のクロックパルスの次に現れるタイミングを有していることを特徴とする請求項１に記載の表示装置。
  4. 上記第１の走査信号線駆動回路に接続される走査信号線と上記第２の走査信号線駆動回路に接続される走査信号線との全体のうち、１本おきに配置された走査信号線が上記第１のグループの走査信号線を構成するとともに、残りの一本おきに配置された走査信号線が上記第２のグループの走査信号線を構成しており、
    上記第１のシフトレジスタ部と上記第２のシフトレジスタ部にはそれぞれ、第１のクロック信号と第２のクロック信号と第３のクロック信号と第４のクロック信号との４つのクロック信号が入力され、
    上記第１のシフトレジスタ部の各段は第１のクロック入力端子と第２のクロック入力端子と第３のクロック入力端子と第４のクロック入力端子とを備えており、
    上記第１のシフトレジスタ部は、上記第１のクロック入力端子に上記第１のクロック信号が、上記第２のクロック入力端子に上記第２のクロック信号が、上記第３のクロック入力端子に上記第３のクロック信号が、上記第４のクロック入力端子に上記第４のクロック信号が、それぞれ入力される第１の段と、上記第１のクロック入力端子に上記第２のクロック信号が、上記第２のクロック入力端子に上記第１のクロック信号が、上記第３のクロック入力端子に上記第４のクロック信号が、上記第４のクロック入力端子に上記第３のクロック信号が、それぞれ入力される第２の段とが交互に並ぶ構成であり、
    上記第１のシフトレジスタ部の各段は、シフトパルスが入力された後に上記第１のクロック入力端子に入力されるクロック信号のクロックパルスを、対応する走査信号線に伝送することにより走査パルスを出力し、
    上記第１のシフトレジスタ部の各段は、上記第２のクロック入力端子に入力されるクロック信号がゲートに入力される、対応する走査信号線を走査パルスの低電位側電源に接続および遮断するように設けられた第１のトランジスタと、上記第３のクロック入力端子に入力されるクロック信号がゲートに入力される、対応する走査信号線を走査パルスの低電位側電源に接続および遮断するように設けられた第２のトランジスタと、上記第４のクロック入力端子に入力されるクロック信号がゲートに入力される、対応する走査信号線を走査パルスの低電位側電源に接続および遮断するように設けられた第３のトランジスタとを備えており、
    上記第２のシフトレジスタ部の各段は第５のクロック入力端子と第６のクロック入力端子と第７のクロック入力端子と第８のクロック入力端子とを備えており、
    上記第２のシフトレジスタ部は、上記第５のクロック入力端子に上記第３のクロック信号が、上記第６のクロック入力端子に上記第４のクロック信号が、上記第７のクロック入力端子に上記第１のクロック信号が、上記第８のクロック入力端子に上記第２のクロック信号が、それぞれ入力される第３の段と、上記第５のクロック入力端子に上記第４のクロック信号が、上記第６のクロック入力端子に上記第３のクロック信号が、上記第７のクロック入力端子に上記第２のクロック信号が、上記第８のクロック入力端子に上記第１のクロック信号が、それぞれ入力される第４の段とが交互に並ぶ構成であり、
    上記第２のシフトレジスタ部の各段は、シフトパルスが入力された後に上記第５のクロック入力端子に入力されるクロック信号のクロックパルスを、対応する走査信号線に伝送することにより走査パルスを出力し、
    上記第２のシフトレジスタ部の各段は、上記第６のクロック入力端子に入力されるクロック信号がゲートに入力される、対応する走査信号線を走査パルスの低電位側電源に接続および遮断するように設けられた第４のトランジスタと、上記第７のクロック入力端子に入力されるクロック信号がゲートに入力される、対応する走査信号線を走査パルスの低電位側電源に接続および遮断するように設けられた第５のトランジスタと、上記第８のクロック入力端子に入力されるクロック信号がゲートに入力される、対応する走査信号線を走査パルスの低電位側電源に接続および遮断するように設けられた第６のトランジスタとを備えており、
    上記第１のクロック信号と上記第２のクロック信号と上記第３のクロック信号と上記第４のクロック信号とは、上記第１のクロック信号のクロックパルスが上記第４のクロック信号のクロックパルスの次に現れ、上記第３のクロック信号のクロックパルスが上記第１のクロック信号のクロックパルスの次に現れ、上記第２のクロック信号のクロックパルスが上記第３のクロック信号のクロックパルスの次に現れ、上記第４のクロック信号のクロックパルスが上記第２のクロック信号のクロックパルスの次に現れるタイミングを有していることを特徴とする請求項１に記載の表示装置。
  5. アクティブマトリクス型のパネルを備え、
    上記パネル上に表示領域とモノリシックに作り込まれた、第１の走査信号線駆動回路と第２の走査信号線駆動回路とを備えており、
    上記第１の走査信号線駆動回路と上記第２の走査信号線駆動回路とのうちの一方は、上記パネルの表示領域に対して走査信号線の延びる方向の一方側に隣接する領域に設けられており、
    上記第１の走査信号線駆動回路と上記第２の走査信号線駆動回路とのうちの他方は、上記パネルの表示領域に対して走査信号線の延びる方向の他方側に隣接する領域に設けられた表示装置を駆動する表示装置の駆動方法であって、
    上記第１の走査信号線駆動回路に接続される走査信号線と上記第２の走査信号線駆動回路に接続される走査信号線との全体のうち、一部の走査信号線からなる第１のグループの走査信号線には上記走査信号線駆動回路から走査パルスを出力し、残りの走査信号線からなる第２のグループの走査信号線には上記第２の走査信号線駆動回路から走査パルスを出力し、
    上記第１の走査信号線駆動回路から走査信号線に出力された走査パルスがシフトパルスとして上記第２の走査信号線駆動回路に入力されるように、かつ、上記第２の走査信号線駆動回路から走査信号線に出力された走査パルスがシフトパルスとして上記第１の走査信号線駆動回路に入力されるように、上記第１の走査信号線駆動回路と上記第２の走査信号線駆動回路とにシフトレジスタ動作を行わせることを特徴とする表示装置の駆動方法。
JP2008068279A 2008-03-17 2008-03-17 表示装置および表示装置の駆動方法 Pending JP2009223051A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008068279A JP2009223051A (ja) 2008-03-17 2008-03-17 表示装置および表示装置の駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008068279A JP2009223051A (ja) 2008-03-17 2008-03-17 表示装置および表示装置の駆動方法

Publications (1)

Publication Number Publication Date
JP2009223051A true JP2009223051A (ja) 2009-10-01

Family

ID=41239886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008068279A Pending JP2009223051A (ja) 2008-03-17 2008-03-17 表示装置および表示装置の駆動方法

Country Status (1)

Country Link
JP (1) JP2009223051A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011055569A1 (ja) * 2009-11-04 2011-05-12 シャープ株式会社 シフトレジスタならびにそれを備えた走査信号線駆動回路および表示装置
JP2012252108A (ja) * 2011-06-01 2012-12-20 Japan Display East Co Ltd 表示装置
JP2013083678A (ja) * 2011-10-06 2013-05-09 Japan Display East Co Ltd 表示装置
US8519764B2 (en) 2009-11-04 2013-08-27 Sharp Kabushiki Kaisha Shift register, scanning signal line drive circuit provided with same, and display device
US8803865B2 (en) 2011-09-22 2014-08-12 Samsung Display Co., Ltd. Liquid crystal display
US8957843B2 (en) 2010-02-25 2015-02-17 Samsung Display Co., Ltd. Gate selection circuit of liquid crystal panel, accumulating capacity driving circuit, driving device, and driving method
CN111292664A (zh) * 2020-02-20 2020-06-16 合肥京东方卓印科技有限公司 栅极驱动电路、显示面板及其显示方法
CN111696471A (zh) * 2020-07-13 2020-09-22 京东方科技集团股份有限公司 驱动电路，显示面板及显示驱动方法
CN113763885A (zh) * 2021-09-24 2021-12-07 京东方科技集团股份有限公司 显示面板、栅极驱动电路、移位寄存单元及其驱动方法
CN114495789A (zh) * 2022-01-19 2022-05-13 Tcl华星光电技术有限公司 驱动扫描电路及显示面板

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011055569A1 (ja) * 2009-11-04 2011-05-12 シャープ株式会社 シフトレジスタならびにそれを備えた走査信号線駆動回路および表示装置
US8519764B2 (en) 2009-11-04 2013-08-27 Sharp Kabushiki Kaisha Shift register, scanning signal line drive circuit provided with same, and display device
US8531224B2 (en) 2009-11-04 2013-09-10 Sharp Kabushiki Kaisha Shift register, scanning signal line drive circuit provided with same, and display device
US8957843B2 (en) 2010-02-25 2015-02-17 Samsung Display Co., Ltd. Gate selection circuit of liquid crystal panel, accumulating capacity driving circuit, driving device, and driving method
JP2012252108A (ja) * 2011-06-01 2012-12-20 Japan Display East Co Ltd 表示装置
US10643563B2 (en) 2011-06-01 2020-05-05 Japan Display Inc. Display device
US10147377B2 (en) 2011-06-01 2018-12-04 Japan Display Inc. Display device
US9147496B2 (en) 2011-06-01 2015-09-29 Japan Display Inc. Display device
US9842558B2 (en) 2011-06-01 2017-12-12 Japan Display Inc. Display device
US9489879B2 (en) 2011-06-01 2016-11-08 Japan Display Inc. Display device
US9671658B2 (en) 2011-09-22 2017-06-06 Samsung Display Co., Ltd. Liquid crystal display
US9218790B2 (en) 2011-09-22 2015-12-22 Samsung Display Co., Ltd. Liquid crystal display
US8803865B2 (en) 2011-09-22 2014-08-12 Samsung Display Co., Ltd. Liquid crystal display
JP2013083678A (ja) * 2011-10-06 2013-05-09 Japan Display East Co Ltd 表示装置
CN111292664A (zh) * 2020-02-20 2020-06-16 合肥京东方卓印科技有限公司 栅极驱动电路、显示面板及其显示方法
WO2021164743A1 (zh) * 2020-02-20 2021-08-26 京东方科技集团股份有限公司 栅极驱动电路、显示面板及其显示方法
CN111696471A (zh) * 2020-07-13 2020-09-22 京东方科技集团股份有限公司 驱动电路，显示面板及显示驱动方法
CN113763885A (zh) * 2021-09-24 2021-12-07 京东方科技集团股份有限公司 显示面板、栅极驱动电路、移位寄存单元及其驱动方法
CN114495789A (zh) * 2022-01-19 2022-05-13 Tcl华星光电技术有限公司 驱动扫描电路及显示面板
CN114495789B (zh) * 2022-01-19 2023-07-25 Tcl华星光电技术有限公司 驱动扫描电路及显示面板

Similar Documents

Publication Publication Date Title
WO2009104306A1 (ja) 表示装置および表示装置の駆動方法
JP2009223051A (ja) 表示装置および表示装置の駆動方法
WO2009104307A1 (ja) シフトレジスタ回路および表示装置ならびにシフトレジスタ回路の駆動方法
JP5372268B2 (ja) 走査信号線駆動回路、それを備えた表示装置、および走査信号線の駆動方法
WO2014092011A1 (ja) 表示装置およびその駆動方法
KR101641312B1 (ko) 표시 패널
US8982107B2 (en) Scanning signal line drive circuit and display device provided with same
TWI385623B (zh) 閘極驅動電路與具有其之顯示裝置
WO2017206542A1 (zh) 移位寄存器及其操作方法、栅极驱动电路和显示装置
JP5420072B2 (ja) シフトレジスタ
US8248355B2 (en) Shift register and liquid crystal display using same
WO2017193775A1 (zh) 移位寄存器单元、栅极驱动电路及其驱动方法、显示装置
US8106874B2 (en) Shift register and liquid crystal display using same
JP5410521B2 (ja) シフトレジスタおよび表示装置
EP2341507A1 (en) Shift register circuit, display device and shift register circuit driving method
JP6033225B2 (ja) 表示装置および走査信号線の駆動方法
US8116424B2 (en) Shift register and liquid crystal display using same
WO2011074316A1 (ja) 走査信号線駆動回路およびそれを備えた表示装置
WO2012137728A1 (ja) 走査信号線駆動回路およびそれを備えた表示装置
WO2011129126A1 (ja) 走査信号線駆動回路およびそれを備えた表示装置
CN109493816B (zh) 一种goa电路、显示面板及显示装置
JP2007114781A (ja) 制御信号出力装置
KR20130012382A (ko) 표시 패널 및 표시 패널에 집적된 구동 장치
WO2010067643A1 (ja) シフトレジスタ回路および表示装置ならびにシフトレジスタ回路の駆動方法
US7986761B2 (en) Shift register and liquid crystal display device using same