TWI613632B - 閘極驅動電路 - Google Patents

閘極驅動電路 Download PDF

Info

Publication number
TWI613632B
TWI613632B TW106105648A TW106105648A TWI613632B TW I613632 B TWI613632 B TW I613632B TW 106105648 A TW106105648 A TW 106105648A TW 106105648 A TW106105648 A TW 106105648A TW I613632 B TWI613632 B TW I613632B
Authority
TW
Taiwan
Prior art keywords
level
signal
clock signal
enable
shift register
Prior art date
Application number
TW106105648A
Other languages
English (en)
Other versions
TW201832195A (zh
Inventor
奚鵬博
蘇松宇
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW106105648A priority Critical patent/TWI613632B/zh
Priority to CN202011223435.4A priority patent/CN112150963B/zh
Priority to CN201710312866.XA priority patent/CN106960654B/zh
Priority to US15/787,900 priority patent/US10607558B2/en
Application granted granted Critical
Publication of TWI613632B publication Critical patent/TWI613632B/zh
Publication of TW201832195A publication Critical patent/TW201832195A/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/38—Digital stores in which the information is moved stepwise, e.g. shift registers two-dimensional, e.g. horizontal and vertical shift registers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of El Displays (AREA)
  • Shift Register Type Memory (AREA)

Abstract

一種閘級驅動電路，其包括多個移位暫存器電路，移位暫存器電路是用以驅動多個畫素列。閘級驅動電路可操作於第一模式以及第二模式，當閘級驅動電路操作於第一模式，閘級驅動電路於單一幀用以驅動所有用以顯示的畫素列。當閘級驅動電路操作於第二模式，閘級驅動電路於單一幀用以驅動部分用以顯示的畫素列，且相鄰兩幀被驅動的畫素列不相同。

Description

閘極驅動電路
本發明是有關於一種閘極驅動電路，尤指一種適於高畫面更新率(High Frame Rate,HFR)的閘極驅動電路。
習知的顯示裝置包括資料驅動電路、閘極驅動電路以及多列畫素，閘極驅動電路包括多個移位暫存器電路，移位暫存器電路是用以輸出多個驅動訊號來驅動顯示裝置中的多列畫素，被驅動的畫素接收資料驅動電路所提供的顯示資料並據以顯示。而近年為了滿足消費者的需求，顯示裝置的解析度持續增加，也就是在單一幀(Frame)的顯示時間內，顯示裝置必須驅動更多的畫素列。而增加的畫素列意味著相關電子元件亦會對應增加，為了有效減少電子元件以及相應成本的增加，顯示裝置常見可配合多工器元件來進行畫素列的驅動。然，當使用者的顯示裝置操作於高畫面更新率(High Frame Rate,HFR)的顯示狀態時，由於畫素列的驅動速度需考量多工器元件的切換能力，因此使用多工器元件的顯示裝置常難以操作於高畫面更新率(High Frame Rate,HFR)的顯示模式。
為了解決上述之缺憾，本發明提出一種閘級驅動器實施例，所述閘級驅動器包括多個移位暫存器電路。第N級移位暫存器電路用以接收第 N-4級驅動訊號以及第一時脈訊號，並輸出第N級驅動訊號。第N+1級移位暫存器電路用以接收第N-3級驅動訊號以及第二時脈訊號，並輸出第N+1級驅動訊號。第N+2級移位暫存器電路用以接收第N-2級驅動訊號以及第三時脈訊號，並輸出第N+2級驅動訊號。第N+3級移位暫存器電路用以接收第N-1級驅動訊號以及第四時脈訊號，並輸出第N+3級驅動訊號。第N+4級移位暫存器電路用以接收第N級驅動訊號以及第二時脈訊號，並輸出第N+4級驅動訊號。第N+5級移位暫存器電路用以接收第N+1級驅動訊號以及第一時脈訊號，並輸出第N+5級驅動訊號。第N+6級移位暫存器電路用以接收第N+2級驅動訊號以及第四時脈訊號(CK4)，並輸出第N+6級驅動訊號。第N+7級移位暫存器電路用以接收第N+3級驅動訊號以及第三時脈訊號，並輸出第N+7級驅動訊號，其中，N為大於零的正整數。
在某些實施例中，當該顯示裝置操作於第二模式且顯示第一幀，第一時脈訊號的準位改變時間早於第三時脈訊號的準位改變時間，第三時脈訊號的準位改變時間早於第二時脈訊號的準位改變時間，第二時脈訊號的準位改變時間早於第四時脈訊號的準位改變時間，第三時脈訊號的致能準位期間與第一時脈訊號的致能準位期間部分重疊，第二時脈訊號的致能準位期間與第三時脈訊號的致能準位期間部分重疊，第四時脈訊號的致能準位期間與第二時脈訊號的致能準位期間部分重疊，第二時脈訊號的致能準位期間與第一時脈訊號的致能準位期間不重疊，第四時脈訊號的致能準位期間與第三時脈訊號的致能準位期間不重疊。當顯示裝置操作於第二模式且顯示一第二幀，第二幀與第一幀為相鄰，第二時脈訊號的準位改變時間早於第四時脈訊號的準位改變時間，第四時脈訊號的準位改變時間早於第一時脈訊號的準位改變時間，第一時脈訊號的準位改變時間早於第三時脈訊號的準位改變時間，第四時脈訊號的致能準位期間與第二時脈訊號的 致能準位期間部分重疊，第一時脈訊號的致能準位期間與第四時脈訊號的致能準位期間部分重疊，第三時脈訊號的致能準位期間與第一時脈訊號的致能準位期間部分重疊，第二時脈訊號的致能準位期間與第一時脈訊號的致能準位期間不重疊，第四時脈訊號的致能準位期間與第三時脈訊號的致能準位期間不重疊。
本發明更提出另一種閘級驅動器實施例，所述閘級驅動器包括複數個移位暫存器電路。第N級移位暫存器電路用以接收第N-2級驅動訊號以及第一時脈訊號，並輸出第N級驅動訊號。第N+1級移位暫存器電路，用以接收第N-1級驅動訊號以及第二時脈訊號，並輸出第N+1級驅動訊號。第N+2級移位暫存器電路用以接收第N級驅動訊號以及第三時脈訊號，並輸出第N+2級驅動訊號。第N+3級移位暫存器電路，用以接收第N+1級驅動訊號以及第四時脈訊號，並輸出第N+3級驅動訊號，其中，N為大於零的正整數。
在某些實施例中，當顯示裝置操作於第二模式且顯示第一幀，第一時脈訊號的準位改變時間早於第三時脈訊號的準位改變時間，第三時脈訊號的致能準位期間與第一時脈訊號的致能準位期間不重疊。當顯示裝置操作於第二模式且顯示第二幀，第二幀接續第一幀產生，第二時脈訊號的準位改變時間早於第四時脈訊號的準位改變時間，第二時脈訊號的致能準位期間與第四時脈訊號的致能準位期間不重疊。
本發明之閘極驅動電路實施例可以根據上述時脈訊號而使現行顯示裝置可直接適用於較高的畫面更新率。也就是應用本案閘級驅動電路的顯示裝置可在具有多工器元件且不更動原始元件配置以及設計的情況下，操作於具有較高的畫面更新率的顯示模式。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例並配合所附圖式做詳細說明如下。
10‧‧‧顯示裝置
11‧‧‧資料驅動電路
12‧‧‧閘極驅動電路
121‧‧‧致能移位暫存器電路單元
122‧‧‧移位暫存器電路單元
123‧‧‧禁能移位暫存器電路單元
1211、1221、1231‧‧‧移位暫存器電路
13‧‧‧畫素
DS‧‧‧顯示資料
D1、D2…DM‧‧‧顯示資料線
GN-2、GN-1、GN、GN+1…GN+R‧‧‧驅動訊號
STV1、STV2‧‧‧致能訊號
CK1、CK2、CK3、CK4‧‧‧時脈訊號
CK11、CK21、CK31、CK41‧‧‧第一脈衝
CK12、CK22、CK32、CK42‧‧‧第二脈衝
VEND1、VEND2‧‧‧禁能訊號
GN-4、GN-3、GN-2、GN-1、GN、GN+1、GN+2、GN+3、GN+4、GN+5、GN+6、GN+7、GN+8、GN+9、GN+10、GN+11‧‧‧驅動訊號
SP、SP+1、SP+2、SP+3‧‧‧致能驅動訊號
EQ-3、EQ-2、EQ-1、EQ‧‧‧禁能驅動訊號
frame1、frame2、frame3‧‧‧幀
圖1為本發明之顯示裝置的實施例示意圖。
圖2為本發明之閘極驅動電路實施例一示意圖。
圖3A為本發明閘極驅動電路實施例一之時序實施例示意圖一。
圖3B為本發明閘極驅動電路實施例一之時序實施例示意圖二。
圖3C為本發明閘極驅動電路實施例一之時序實施例示意圖三。
圖4為本發明之閘極驅動電路實施例二示意圖。
圖5A為本發明閘極驅動電路實施例二之時序實施例示意圖一。
圖5B為本發明閘極驅動電路實施例二之時序實施例示意圖三。
圖5C為本發明閘極驅動電路實施例二之時序實施例示意圖二。
圖6A為本發明致能訊號以及禁能訊號之時序實施例示意圖一。
圖6B為本發明致能訊號以及禁能訊號之時序實施例示意圖二。
請先參考圖1，圖1為顯示裝置10的實施例示意圖，顯示裝置10例如為液晶顯示器等電子裝置。顯示裝置10包括資料驅動電路11、閘極驅動電路12以及多個畫素13。資料驅動電路11與多個畫素13電性耦接，資料驅動電路11是用以接收多個準備顯示的顯示資料DS，並據以輸出至對應的顯示資料線D1、D2…DM，顯示資料線D1、D2…DM傳送顯示資料DS至對應的多個畫素13，其中，M為不為零的正整數。閘極驅動電路12與多個畫素13電性耦接，閘極驅動電路12是用以產生多個驅動訊號，如圖1所示的驅動訊號GN-2、GN-1、GN、 GN+1…GN+R，N與R為不為零的正整數，閘極驅動電路12並將驅動訊號傳送至對應的閘極線，使與閘極線電性耦接的畫素13根據驅動訊號決定是否接收並顯示上述之顯示資料DS。
請參考圖2，圖2為本發明之閘極驅動電路12實施例一示意圖，閘極驅動電路12包括致能移位暫存器電路單元121、移位暫存器電路單元122以及禁能移位暫存器電路單元123。致能移位暫存器電路單元121是用以接收第一致能訊號STV1、第二致能訊號STV2、第一時脈訊號CK1、第三時脈訊號CK2、第二時脈訊號CK3以及第四時脈訊號CK4，並根據第一致能訊號STV1以及第二致能訊號STV2輸出多個致能驅動訊號。移位暫存器電路單元122與致能移位暫存器電路單元121電性耦接，移位暫存器電路單元122用以接收上述的多個致能驅動訊號以及多個時脈訊號，以圖2為例，移位暫存器電路單元122用以接收第一時脈訊號CK1、第三時脈訊號CK2、第二時脈訊號CK3以及第四時脈訊號CK4，移位暫存器電路單元122並用以輸出多個驅動訊號，以驅動對應的畫素13。禁能移位暫存器電路單元123與移位暫存器電路單元122電性耦接，禁能移位暫存器電路單元123是用以接收第一禁能訊號VEND1、第一禁能訊號VEND2、第一時脈訊號CK1、第三時脈訊號CK2、第二時脈訊號CK3以及第四時脈訊號CK4，禁能移位暫存器電路單元123並根據第一禁能訊號VEND1以及第二禁能訊號VEND2輸出多個禁能驅動訊號至移位暫存器電路單元122，結束當幀的畫素13驅動。
在本實施例中，致能移位暫存器電路單元121可包括多個移位暫存器電路1211，如第P級移位暫存器電路、第P+1級移位暫存器電路、第P+2級移位暫存器電路以及第P+3級移位暫存器電路，P為大於零 的正整數。第P級移位暫存器電路接收第一致能訊號STV1以及第二時脈訊號CK3，第P級移位暫存器電路根據第二時脈訊號CK3輸出第P級致能驅動訊號SP，當第二時脈訊號CK3為致能準位，第P級致能驅動訊號SP為致能準位。第P+1級移位暫存器電路接收第二致能訊號STV2以及第一時脈訊號CK1，第P+1級移位暫存器電路並根據第一時脈訊號CK1輸出第P+1級致能驅動訊號SP+1，當第一時脈訊號CK1為致能準位，第P+1級致能驅動訊號SP+1為致能準位。第P+2級移位暫存器電路接收第一致能訊號STV1以及第四時脈訊號CK4，第P+2級移位暫存器電路並根據第四時脈訊號CK4輸出第P+2級致能驅動訊號SP+2，當第四時脈訊號CK4為致能準位，第P+2級致能驅動訊號SP+2為致能準位。第P+3級移位暫存器電路接收第二致能訊號STV2以及第三時脈訊號CK2，第P+3級移位暫存器電路並根據第三時脈訊號CK2輸出第P+3級致能驅動訊號SP+3，當第三時脈訊號CK2為致能準位，第P+3級致能驅動訊號SP+3為致能準位。
在本實施例中，移位暫存器電路單元122包括多個移位暫存器電路1221，例如為至少八個移位暫存器電路，其包括第N級移位暫存器電路、第N+1級移位暫存器電路、第N+2級移位暫存器電路、第N+3級移位暫存器電路、第N+4級移位暫存器電路、第N+5級移位暫存器電路、第N+6級移位暫存器電路以及第N+7級移位暫存器電路。第N級移位暫存器電路接收第N-4級驅動訊號GN-4以及第一時脈訊號CK1，並根據第一時脈訊號CK1輸出第N級驅動訊號GN。第N+1級移位暫存器電路用以接收第N-3級驅動訊號GN-3以及第二時脈訊號CK3，並根據第二時脈訊號CK3輸出第N+1級驅動訊號GN+1。第N+2級移位暫存器電路用以接收第N-2級驅動訊號GN-2以及第三時脈訊號CK2，並根據第三時脈訊號CK2輸出第N+2級驅動訊號 GN+2。第N+3級移位暫存器電路用以接收第N-1級驅動訊號GN-1以及第四時脈訊號CK4，並根據第四時脈訊號CK4輸出第N+3級驅動訊號GN+3。第N+4級移位暫存器電路用以接收第N級驅動訊號GN以及第二時脈訊號CK3，並根據第二時脈訊號CK3輸出第N+4級驅動訊號GN+4。第N+5級移位暫存器電路用以接收第N+1級驅動訊號GN+1以及第一時脈訊號CK1，並根據第一時脈訊號CK1輸出第N+5級驅動訊號GN+5。第N+6級移位暫存器電路用以接收第N+2級驅動訊號GN+2以及第四時脈訊號CK4，並根據第四時脈訊號CK4輸出第N+6級驅動訊號GN+6。第N+7級移位暫存器電路用以接收第N+3級驅動訊號GN+3以及第三時脈訊號CK2，並根據第三時脈訊號CK2輸出第N+7級驅動訊號GN+7。
在本實施例中，禁能移位暫存器電路單元123包括多個移位暫存器電路1231，如第Q-3級移位暫存器電路、第Q-2級移位暫存器電路、第Q-1級移位暫存器電路以及第Q級移位暫存器電路，Q為大於零的正整數。第Q-3級移位暫存器電路接收第一禁能訊號VEND1以及第一時脈訊號CK1，第Q-3級移位暫存器電路並根據第一時脈訊號CK1輸出第Q-3級禁能驅動訊號EQ-3。第Q-2級移位暫存器電路接收第二禁能訊號VEND2以及第二時脈訊號CK3，第Q-2級移位暫存器電路並根據第二時脈訊號CK3輸出第Q-2級禁能驅動訊號EQ-2。第Q-1級移位暫存器電路接收第一禁能訊號VEND1以及第三時脈訊號CK2，第Q-1級移位暫存器電路並根據第三時脈訊號CK2輸出第Q-1級禁能驅動訊號EQ-1。第Q級移位暫存器電路接收第二禁能訊號VEND2以及第四時脈訊號CK4，第Q級移位暫存器電路並根據第四時脈訊號CK4輸出第Q級禁能驅動訊號EQ。
以下將以移位暫存器電路單元122包括八個移位暫存器電路(圖2之第N級移位暫存器電路、第N+1級移位暫存器電路、第N+2級移位暫存器電路、第N+3級移位暫存器電路、第N+4級移位暫存器電路、第N+5級移位暫存器電路、第N+6級移位暫存器電路以及第N+7級移位暫存器電路)為例進一步說明本發明之閘極驅動電路12實施例。在本實施例中，第P級移位暫存器電路作為第N-4級移位暫存器電路，用以輸出第N-4級驅動訊號GN-4，第P+1級移位暫存器電路作為第N-3級移位暫存器電路，用以輸出第N-3級驅動訊號GN-3，第P+2級移位暫存器電路作為第N-2級移位暫存器電路，用以輸出第N-2級驅動訊號GN-2，第P+3級移位暫存器電路作為第N-1級移位暫存器電路，用以輸出第N-1級驅動訊號GN-1。第Q-3級移位暫存器電路作為第N+8級移位暫存器電路，用以輸出第N+8級驅動訊號GN+8，第Q-2級移位暫存器電路作為第N+9級移位暫存器電路，用以輸出第N+9級驅動訊號GN+9，第Q-1級移位暫存器電路作為第N+10級移位暫存器電路，用以輸出第N+10級驅動訊號GN+10，第Q級移位暫存器電路作為第N+11級移位暫存器電路，用以輸出第N+11級驅動訊號GN+11。
請先參考圖3A，圖3A為本發明之閘極驅動電路12實施例一操作於第一模式的時序示意圖，所述第一模式例如為畫面更新率為60HZ的顯示模式。每一時脈訊號包括第一脈衝以及第二脈衝，第一時脈訊號CK1的第一脈衝CK11準位改變時間早於第二時脈訊號CK3的第一脈衝CK31準位改變時間，第二時脈訊號CK3的第一脈衝CK31準位改變時間早於第三時脈訊號CK2的第一脈衝CK21準位改變時間，第三時脈訊號CK2的第一脈衝CK21準位改變時間早於第四時脈訊號CK4的第一脈衝CK42準位改變時間，第二時脈訊號CK3的第一脈衝CK31的致能準位期間與第一時脈訊號CK1的第一脈衝CK11的致能準位期間部分重疊，第三時脈訊號CK2 的第一脈衝CK21的致能準位期間與第二時脈訊號CK3的第一脈衝CK31致能準位期間部分重疊，第四時脈訊號CK4的第一脈衝CK41的致能準位期間與第三時脈訊號CK2的第一脈衝CK21的致能準位期間部分重疊，第三時脈訊號CK2的第一脈衝CK21的致能準位期間與第一時脈訊號CK1的第一脈衝CK11致能準位期間不重疊，第四時脈訊號CK4的第一脈衝CK41致能準位期間與第二時脈訊號CK3的第一脈衝CK31致能準位期間不重疊，第二時脈訊號CK3的第二脈衝CK32準位改變時間早於第一時脈訊號CK1的第二脈衝CK12準位改變時間，第一時脈訊號CK1的第二脈衝CK12準位改變時間早於第四時脈訊號CK4的第二脈衝CK42準位改變時間，第四時脈訊號CK4的第二脈衝CK42準位改變時間早於第三時脈訊號CK2的第二脈衝CK22準位改變時間，第一時脈訊號CK1的第二脈衝CK12的致能準位期間與第二時脈訊號CK3的第二脈衝CK32的致能準位期間部分重疊，第四時脈訊號CK4的第二脈衝CK42的致能準位期間與第一時脈訊號CK1的第二脈衝CK12致能準位期間部分重疊，第三時脈訊號CK2的第二脈衝CK22的致能準位期間與第四時脈訊號CK4的第二脈衝CK42的致能準位期間部分重疊，第三時脈訊號CK2的第二脈衝CK22的致能準位期間與第一時脈訊號CK1的第二脈衝CK12致能準位期間不重疊，第四時脈訊號CK4的第二脈衝CK42致能準位期間與第二時脈訊號CK3的第二脈衝CK32致能準位期間不重疊。
當顯示裝置10操作於第一模式且準備顯示畫面幀時，第一致能訊號STV1以及第二致能訊號STV2皆為致能，因此第P級移位暫存器電路、第P+1級移位暫存器電路、第P+2級移位暫存器電路以及第P+3級移位暫存器電路被致能，第P級移位暫存器電路在時間T1因為第二時脈訊號CK3的第二脈衝CK32而使第N-4級驅動訊號GN-4為致能準位，第P+1級移位暫存器電路在時間T2因為第一時脈訊號CK1的第二脈衝CK12 而使第N-3級驅動訊號GN-3為致能準位，第P+2級移位暫存器電路在時間T3因為第四時脈訊號CK4的第二脈衝CK42而使第N-2級驅動訊號GN-2為致能準位，第P+3級移位暫存器電路在時間T4因為第三時脈訊號CK2的第二脈衝CK22而使第N-1級驅動訊號GN-1為致能準位。第N級移位暫存器電路因為第N-4級驅動訊號GN-4而致能，在時間T5，當第一時脈訊號CK1為第一脈衝CK11時，第N級移位暫存器電路使第N級驅動訊號GN為致能準位。第N+1級移位暫存器電路因為第N-3級驅動訊號GN-3而致能，在時間T6，當第二時脈訊號CK3為第一脈衝CK31時，第N+1級移位暫存器電路使第N+1級驅動訊號GN+1為致能準位。第N+2級移位暫存器電路因為第N-2級驅動訊號GN-2而致能，在時間T7，當第三時脈訊號CK2為第一脈衝CK21時，第N+2級移位暫存器電路使第N+2級驅動訊號GN+2為致能準位。第N+3級移位暫存器電路因為第N-1級驅動訊號GN-3而致能，在時間T8，當第四時脈訊號CK4為第一脈衝CK41時，第N+3級移位暫存器電路使第N+3級驅動訊號GN+3為致能準位。第N+4級移位暫存器電路因為第N級驅動訊號GN而致能，在時間T9，當第二時脈訊號CK3為第二脈衝CK32時，第N+4級移位暫存器電路使第N+4級驅動訊號GN+4為致能準位。第N+5級移位暫存器電路因為第N+1級驅動訊號GN+1而致能，在時間T10，當第一時脈訊號CK1為第二脈衝CK12時，第N+5級移位暫存器電路使第N+5級驅動訊號GN+5為致能準位。在時間T11，第N+6級移位暫存器電路因為第N+2級驅動訊號GN+2而致能，當第四時脈訊號CK4為第二脈衝CK42時，第N+6級移位暫存器電路使第N+6級驅動訊號GN+6為致能準位。第N+7級移位暫存器電路因為第N+3級驅動訊號GN+3而致能，在時間T12，當第三時脈訊號CK2為第二脈衝CK22時，第N+7級移位暫存器電路使第N+7級驅動訊號GN+7為致能準位。
因此，第N級驅動訊號GN的準位改變時間早於第N+1級驅動訊號GN+1的準位改變時間，第N+1級驅動訊號GN+1的準位改變時間早於第N+2級驅動訊號GN+2的準位改變時間，第N+2級驅動訊號GN+2的準位改變時間早於第N+3級驅動訊號GN+3的準位改變時間，第N+3級驅動訊號GN+3的準位改變時間早於第N+4級驅動訊號GN+4的準位改變時間，第N+4級驅動訊號GN+4的準位改變時間早於第N+5級驅動訊號GN+5的準位改變時間，第N+5級驅動訊號GN+5的準位改變時間早於第N+6級驅動訊號GN+6的準位改變時間，第N+6級驅動訊號GN+6的準位改變時間早於第N+7級驅動訊號GN+7的準位改變時間，第N+1級驅動訊號GN+1的致能準位期間與第N級驅動訊號GN的致能準位期間部分重疊，第N+2級驅動訊號GN+2的致能準位期間與第N+1級驅動訊號GN+1的致能準位期間部分重疊，第N+3級驅動訊號GN+3的致能準位期間與第N+2級驅動訊號GN+2的致能準位期間部分重疊，第N+4級驅動訊號GN+4的致能準位期間與第N+3級驅動訊號GN+3的致能準位期間部分重疊，第N+5級驅動訊號GN+5的致能準位期間與第N+4級驅動訊號GN+4的致能準位期間部分重疊，第N+6級驅動訊號GN+6的致能準位期間與第N+5級驅動訊號GN+5的致能準位期間部分重疊，第N+7級驅動訊號GN+7的致能準位期間與第N+6級驅動訊號GN+6的致能準位期間部分重疊。
第Q-3級移位暫存器電路、第Q-2級移位暫存器電路、第Q-1級移位暫存器電路以及第Q級移位暫存器電路因為第一禁能訊號VEND1以及第二禁能訊號VEND2被致能，在時間T13，第Q-3級移位暫存器電路因為第一時脈訊號CK1為第一脈衝CK11使得第N+8級驅動訊號GN+8為致能準位，第N+8級驅動訊號GN+8並傳送至第N+4級移位暫存器以關閉第N+4級移位暫存器。在時間T14，第Q-2級移位暫存器電路因為第二時脈訊號CK3為第一脈衝CK31使第N+9級驅動訊號GN+9為致能準位，第N+9級驅動 訊號GN+9並傳送至第N+5級移位暫存器以關閉第N+5級移位暫存器。在時間T15，第Q-1級移位暫存器電路因為第三時脈訊號CK2為第一脈衝CK21使得第N+10級驅動訊號GN+10為致能準位，第N+10級驅動訊號GN+10並傳送至第N+6級移位暫存器以關閉第N+6級移位暫存器。在時間T16，第Q級移位暫存器電路因為第四時脈訊號CK4為第一脈衝CK41使得第N+11級驅動訊號GN+11為致能準位，第N+11級驅動訊號GN+11並傳送至第N+7級移位暫存器以關閉第N+7級移位暫存器，完成單一幀於第一模式的畫素驅動。
請接著參考圖3B，圖3B為本發明之閘極驅動電路12實施例一操作於第二模式，且為顯示第一幀的時序示意圖，所述第二模式例如為高畫面更新率的顯示模式，例如畫面更新率為144HZ，所述的第一幀為奇數幀以及偶數幀的其中之一。圖3B中，第一時脈訊號CK1的準位改變時間早於第三時脈訊號CK2的準位改變時間，第三時脈訊號CK2的準位改變時間早於第二時脈訊號CK3的準位改變時間，第二時脈訊號CK3的準位改變時間早於第四時脈訊號CK4的準位改變時間。第三時脈訊號CK2的致能準位期間與第一時脈訊號CK1的致能準位期間部分重疊，第二時脈訊號CK3的致能準位期間與第三時脈訊號CK2的致能準位期間部分重疊，第四時脈訊號CK4的致能準位期間與第二時脈訊號CK3的致能準位期間部分重疊，第二時脈訊號CK3的致能準位期間與第一時脈訊號CK1的致能準位期間不重疊，第四時脈訊號CK4的致能準位期間與第三時脈訊號CK2的致能準位期間不重疊。以第一時脈訊號CK1為首為例，第一時脈訊號CK1、第三時脈訊號CK2、第二時脈訊號CK3以及第四時脈訊號CK4為循序被致能。
因此，當顯示裝置10操作於第二模式，且為顯示第一幀，第一致能訊號STV1為致能，第二致能訊號STV2為禁能，第P級移位 暫存器電路以及第P+2級移位暫存器電路為致能，第P+1級移位暫存器電路以及第P+3級移位暫存器電路被禁能，在時間T1時，第P級移位暫存器電路因為第二時脈訊號CK3被致能而使第N-4級驅動訊號GN-4為致能準位。在時間T2時，第P+2級移位暫存器電路因為第四時脈訊號CK4被致能而使第N-2級驅動訊號GN-2為致能準位。第N級移位暫存器電路因為第N-4級驅動訊號GN-4而致能，當在時間T3時，第一時脈訊號CK1為致能電壓準位時，第N級移位暫存器電路輸出的第N級驅動訊號GN因此亦為致能電壓準位。第N+1級移位暫存器電路因為第N-3級驅動訊號GN-3而禁能。第N+2級移位暫存器電路因為第N-2級驅動訊號GN-2而致能，當在時間T4時，第三時脈訊號CK2為致能電壓準位時，第N+2級移位暫存器電路輸出的第N+2級驅動訊號GN+2因此亦為致能電壓準位。第N+3級移位暫存器電路因為第N-1級驅動訊號GN-3而禁能。第N+4級移位暫存器電路因為第N級驅動訊號GN而致能，當在時間T5時，第二時脈訊號CK3為致能電壓準位，第N+4級移位暫存器電路輸出的第N+4級驅動訊號GN+4因此亦為致能電壓準位。第N+5級移位暫存器電路因為第N+1級驅動訊號GN+1而禁能。第N+6級移位暫存器電路因為第N+2級驅動訊號GN+2而致能，當在時間T6時，第四時脈訊號CK4為致能電壓準位時，第N+6級移位暫存器電路輸出的第N+6級驅動訊號GN+6因此亦為致能電壓準位。第N+7級移位暫存器電路因為第N+3級驅動訊號GN+3而禁能。
故，當顯示裝置10操作於第二模式，且為顯示第一幀時，第N級驅動訊號GN的準位改變時間早於第N+2級驅動訊號GN+2的準位改變時間，第N+2級驅動訊號GN+2的準位改變時間早於第N+4級驅動訊號GN+4的準位改變時間，第N+4級驅動訊號GN+4的準位改變時間早於第N+6級驅動訊號GN+6的準位改變時間，第N+2級驅動訊號GN+2的致能準位期間與第N級驅動 訊號GN的致能準位期間部分重疊，第N+4級驅動訊號GN+4的致能準位期間與第N+2級驅動訊號GN+2的致能準位期間部分重疊，第N+6級驅動訊號GN+6的致能準位期間與第N+4級驅動訊號GN+4的致能準位期間部分重疊。
第Q-3級移位暫存器電路以及第Q-1級移位暫存器電路因為第一禁能訊號VEND1而致能，第Q-2級移位暫存器電路以及第Q級移位暫存器電路因為第二禁能訊號VEND2被禁能。在時間T7，第Q-3級移位暫存器電路因為第一時脈訊號CK1為致能電壓準位使得第N+8級驅動訊號GN+8亦為致能電壓準位，第N+8級驅動訊號GN+8並傳送至第N+4級移位暫存器以關閉第N+4級移位暫存器。在時間T8，第Q-1級移位暫存器電路因為第三時脈訊號CK2為致能電壓準位使得第N+10級驅動訊號GN+10亦為致能電壓準位，第N+10級驅動訊號GN+10並傳送至第N+6級移位暫存器以關閉第N+6級移位暫存器，完成第一幀的畫素驅動。
請接著參考圖3C，圖3C為本發明之閘極驅動電路12實施例一操作於第二模式，且為顯示第二幀的時序示意圖，所述的第二幀為奇數幀以及偶數幀的其中之另一，第二幀與第一幀為顯示時時間上相鄰的畫面幀。在圖3C中，第二時脈訊號CK3的準位改變時間早於第四時脈訊號CK4的準位改變時間，第四時脈訊號CK4的準位改變時間早於第一時脈訊號CK1的準位改變時間，第一時脈訊號CK1的準位改變時間早於第三時脈訊號CK2的準位改變時間。第四時脈訊號CK4的致能準位期間與第二時脈訊號CK3的致能準位期間部分重疊，第一時脈訊號CK1的致能準位期間與第四時脈訊號CK4的致能準位期間部分重疊，第三時脈訊號CK2的致能準位期間與第一時脈訊號CK1的致能準位期間部分重疊，第二時脈訊號CK3的致能準位期間與第一時脈訊號CK1的致能準位期間不重 疊，第四時脈訊號CK4的致能準位期間與第三時脈訊號CK2的致能準位期間不重疊。
當顯示裝置10操作於第二模式且為顯示第二幀時，第一致能訊號STV1為禁能，第二致能訊號STV2為致能，因此第P級移位暫存器電路以及第P+2級移位暫存器電路為禁能，第P+1級移位暫存器電路以及第P+3級移位暫存器電路被致能。在時間T1，第P+1級移位暫存器電路因為第一時脈訊號CK1為致能電壓準位使輸出的第N-3級驅動訊號GN-3亦為致能電壓準位。在時間T2，第P+3級移位暫存器電路因為第三時脈訊號CK2為致能電壓準位使輸出的第N-1級驅動訊號GN-1亦為致能電壓準位。第N級移位暫存器電路因為第N-4級驅動訊號GN-4而禁能。第N+1級移位暫存器電路因為第N-3級驅動訊號GN-3而致能，在時間T3，當第二時脈訊號CK3為致能電壓準位時，第N+1級移位暫存器電路的第N+1級驅動訊號GN+1因此亦為致能電壓準位。第N+2級移位暫存器電路因為第N-2級驅動訊號GN-2而禁能。第N+3級移位暫存器電路因為第N-1級驅動訊號GN-3而致能，在時間T4，第四時脈訊號CK4為致能電壓準位時，第N+3級移位暫存器電路的第N+3級驅動訊號GN+3因此亦為致能電壓準位。第N+4級移位暫存器電路因為第N級驅動訊號GN而禁能。第N+5級移位暫存器電路因為第N+1級驅動訊號GN+1而致能，在時間T5，當第一時脈訊號CK1為致能電壓準位時，第N+5級移位暫存器電路的第N+5級驅動訊號GN+5因此亦為致能電壓準位。第N+6級移位暫存器電路因為第N+2級驅動訊號GN+2而禁能。第N+7級移位暫存器電路因為第N+3級驅動訊號GN+3而致能，在時間T6，當第三時脈訊號CK2為致能電壓準位時，第N+7級移位暫存器電路的第N+7級驅動訊號GN+7因此亦為致能電壓準位。
故，當顯示裝置10操作於第二模式且為顯示第二幀時，第N+1級驅動訊號GN+1的準位改變時間早於第N+3級驅動訊號GN+3的準位改變時間，第N+3級驅動訊號GN+3的準位改變時間早於第N+5級驅動訊號GN+5的準位改變時間，第N+5級驅動訊號GN+5的準位改變時間早於第N+7級驅動訊號GN+7的準位改變時間，第N+3級驅動訊號GN+3的致能準位期間與第N+1級驅動訊號GN+1的致能準位期間部分重疊，第N+5級驅動訊號GN+5的致能準位期間與第N+3級驅動訊號GN+3的致能準位期間部分重疊，第N+7級驅動訊號GN+7的致能準位期間與第N+5級驅動訊號GN+5的致能準位期間部分重疊。
第Q-3級移位暫存器電路以及第Q-1級移位暫存器電路因為第一禁能訊號VEND1而禁能，第Q-2級移位暫存器電路以及第Q級移位暫存器電路因為第二禁能訊號VEND2被致能。在時間T7，第Q-2級移位暫存器電路因為第二時脈訊號CK3為致能電壓準位使得輸出的第N+9級驅動訊號GN+9為致能電壓準位，第N+9級驅動訊號GN+9並傳送至第N+5級移位暫存器以關閉第N+5級移位暫存器。在時間T8，第Q級移位暫存器電路因為第四時脈訊號CK4為致能電壓準位使得輸出的第N+11級驅動訊號GN+11為致能電壓準位，第N+11級驅動訊號GN+11並傳送至第N+7級移位暫存器以關閉第N+7級移位暫存器，完成第二幀的畫素驅動。第一幀與第二幀驅動之畫素列為不同，且第一幀與第二幀驅動之畫素列為相鄰。因此，當顯示裝置10操作於第二模式時，顯示每一幀時僅驅動部分用以顯示的畫素列，且相鄰幀驅動不同的畫素列，在此實施例中以驅動一半用以顯示的畫素列為例，以達到模擬高畫面更新率的顯示模式。
請參考圖4，圖4為本發明之閘極驅動電路12實施例二示意圖，在本實施例中，包括第一時脈訊號CK1、第二時脈訊號CK2、第三時脈訊號CK3、第四時脈訊號CK4、第一致能訊號STV1、第二致能訊號 STV2、第一禁能訊號VEND1以及第二禁能訊號VEND2。致能移位暫存器電路單元121可包括第P級移位暫存器電路以及第P+1級移位暫存器電路，P為大於零的正整數。第P級移位暫存器電路接收第一致能訊號STV1以及第三時脈訊號CK3，第P級移位暫存器電路並根據第三時脈訊號CK3輸出第P級致能驅動訊號SP，當第三時脈訊號CK3致能時，第P級致能驅動訊號SP為致能。第P+1級移位暫存器電路接收第二致能訊號STV2以及第四時脈訊號CK4，第P+1級移位暫存器電路並根據第四時脈訊號CK4輸出第P+1級致能驅動訊號SP+1，當第四時脈訊號CK4致能時，第P+1級致能驅動訊號SP+1為致能。
在本實施例中，移位暫存器電路單元122包括至少四個移位暫存器電路1221，圖4中以八個移位暫存器電路為例，但不以此為限。移位暫存器電路單元122包括第N級移位暫存器電路、第N+1級移位暫存器電路、第N+2級移位暫存器電路、第N+3級移位暫存器電路、第N+4級移位暫存器電路、第N+5級移位暫存器電路、第N+6級移位暫存器電路以及第N+7級移位暫存器電路。第N級移位暫存器電路接收第N-2級驅動訊號GN-2以及第一時脈訊號CK1，並根據第一時脈訊號CK1輸出第N級驅動訊號GN。第N+1級移位暫存器電路用以接收第N-1級驅動訊號GN-1以及第二時脈訊號CK2，並根據第二時脈訊號CK2輸出第N+1級驅動訊號GN+1。第N+2級移位暫存器電路用以接收第N級驅動訊號GN以及第三時脈訊號CK3，並根據第三時脈訊號CK3輸出第N+2級驅動訊號GN+2。第N+3級移位暫存器電路用以接收第N+1級驅動訊號GN+1以及第四時脈訊號CK4，並根據第四時脈訊號CK4輸出第N+3級驅動訊號GN+3。第N+4級移位暫存器電路用以接收第N+2級驅動訊號GN+2以及時脈訊號CK1，並根據第一時脈訊號CK1輸出第N+4級驅動訊號GN+4。第N+5級移位暫存器電路用以接收第N+3級驅 動訊號GN+3以及第二時脈訊號CK2，並根據第二時脈訊號CK2輸出第N+5級驅動訊號GN+5。第N+6級移位暫存器電路用以接收第N+4級驅動訊號GN+4以及第三時脈訊號CK3，並根據第三時脈訊號CK3輸出第N+6級驅動訊號GN+6。第N+7級移位暫存器電路用以接收第N+5級驅動訊號GN+5以及第四時脈訊號CK4，並根據第四時脈訊號CK4輸出第N+7級驅動訊號GN+7。
在本實施例中，禁能移位暫存器電路單元123包括第Q-1級移位暫存器電路以及第Q級移位暫存器電路，Q為大於零的正整數。第Q-1級移位暫存器電路接收第一禁能訊號VEND1以及第一時脈訊號CK1，第Q-1級移位暫存器電路並根據第一時脈訊號CK1輸出第Q-1級禁能驅動訊號EQ-1。第Q級移位暫存器電路接收第二禁能訊號VEND2以及第二時脈訊號CK2，第Q級移位暫存器電路並根據第二時脈訊號CK2輸出第Q級禁能驅動訊號EQ。
以下將以圖4為例進一步說明本發明之閘極驅動電路12實施例二的運作方式。在本實施例中，第P級移位暫存器電路作為第N-2級移位暫存器電路，第P+1級移位暫存器電路作為第N-1級移位暫存器電路，第Q-1級移位暫存器電路作為第N+8級移位暫存器電路、第Q級移位暫存器電路作為第N+9級移位暫存器電路。
請先參考圖5A，圖5A為本發明之閘極驅動電路12實施例二操作於第一模式的時序示意圖。在圖5A中，第一時脈訊號CK1的準位改變時間早於第二時脈訊號CK2，第二時脈訊號CK2的準位改變時間早於第三時脈訊號CK3，第三時脈訊號CK3的準位改變時間早於第四時脈訊號CK4。第二時脈訊號CK2的致能準位期間與第一時脈訊號CK1的致能準位期間不重疊，第三時脈訊號CK3的致能準位期間與第二時脈訊號CK2的致能 準位期間不重疊，第四時脈訊號CK4的致能準位期間與第三時脈訊號CK3的致能準位期間不重疊。
當顯示裝置10操作於第一模式且準備顯示畫面幀時，第一致能訊號STV1以及第二致能訊號STV2皆為致能，因此第P級移位暫存器電路以及第P+1級移位暫存器電路被致能。在時間T1時，第P級移位暫存器電路因為第三時脈訊號CK3為致能電壓準位而使輸出的第N-2級驅動訊號GN-2為致能電壓準位，在時間T2時，第P+1級移位暫存器電路因為第四時脈訊號CK4為致能電壓準位而使輸出的第N-1級驅動訊號GN-1為致能電壓準位。第N級移位暫存器電路因為第N-2級驅動訊號GN-2而致能，在時間T3，第一時脈訊號CK1為致能電壓準位時，第N級移位暫存器電路輸出之第N級驅動訊號GN為致能電壓準位。第N+1級移位暫存器電路因為第N-1級驅動訊號GN-1而致能，在時間T4，當第二時脈訊號CK2為致能電壓準位時，第N+1級移位暫存器電路輸出之第N+1級驅動訊號GN+1為致能電壓準位。第N+2級移位暫存器電路因為第N級驅動訊號GN而致能，當時間T5，第三時脈訊號CK3為致能電壓準位時，第N+2級移位暫存器電路輸出之第N+2級驅動訊號GN+2為致能電壓準位。第N+3級移位暫存器電路因為第N+1級驅動訊號GN+1而致能，當時間T6，第四時脈訊號CK4為致能電壓準位時，第N+3級移位暫存器電路輸出之第N+3級驅動訊號GN+3為致能電壓準位。第N+4級移位暫存器電路、第N+5級移位暫存器電路、第N+6級移位暫存器電路以及第N+7級移位暫存器電路同上述方式被第N+2級驅動訊號GN+2、第N+3級驅動訊號GN+3、第N+4級驅動訊號GN+4、第N+5級驅動訊號GN+5致能並循序於時間T7、時間T8、時間T9、時間T10使輸出的第N+4級驅動訊號GN+4、第N+5級驅動訊號GN+5、第N+6級驅動訊號GN+6、第N+7級驅動訊號GN+7為致能電壓準位。
因此，在此實施例中，第N級驅動訊號GN的準位改變時間早於第N+1級驅動訊號GN+1的準位改變時間，第N+1級驅動訊號GN+1的準位改變時間早於第N+2級驅動訊號GN+2的準位改變時間，第N+2級驅動訊號GN+2的準位改變時間早於第N+3級驅動訊號GN+3的準位改變時間。第N+1級驅動訊號GN+1的致能準位期間與第N級驅動訊號GN的致能準位期間不重疊，第N+2級驅動訊號GN+2的致能準位期間與第N+1級驅動訊號GN+1的致能準位期間不重疊，第N+3級驅動訊號GN+3的致能準位期間與第N+2級驅動訊號GN+2的致能準位期間不重疊。
第Q-1級移位暫存器電路以及第Q級移位暫存器電路因為第一禁能訊號VEND1以及第二禁能訊號VEND2被致能，在時間T11，第Q-1級移位暫存器電路因為第一時脈訊號CK1為致能電壓準位使得輸出的第N+8級驅動訊號GN+8為致能電壓準位，第N+8級驅動訊號GN+8並傳送至第N+6級移位暫存器以關閉第N+6級移位暫存器。在時間T12，第Q級移位暫存器電路因為第二時脈訊號CK2為致能電壓準位使得輸出之第N+9級驅動訊號GN+9為致能電壓準位，第N+9級驅動訊號GN+9並傳送至第N+7級移位暫存器以關閉第N+7級移位暫存器，完成單一幀的畫素驅動。
請接著參考圖5B，圖5B為本發明之閘極驅動電路12實施例二操作於第二模式，且為顯示第一幀的時序示意圖，所述的第一幀為奇數幀以及偶數幀的其中之一。在圖5B中，第一時脈訊號CK1的準位改變時間早於第三時脈訊號CK3的準位改變時間，第三時脈訊號CK3的致能準位期間與第一時脈訊號CK1的致能準位期間不重疊。在此實施例中，第二時脈訊號CK2可與第一時脈訊號CK1具有相同的時序，第四時脈訊號CK4可與第三時脈訊號CK3具有相同的時序。
因此當顯示裝置10操作於第二模式，且為顯示第一幀時，第一致能訊號STV1為致能，第二致能訊號STV2為禁能，第P級移位暫存器電路為致能，第P+1級移位暫存器電路被禁能，在時間T1，第P級移位暫存器電路因為第三時脈訊號CK3為致能電壓準位而使輸出的第N-2級驅動訊號GN-2為致能電壓準位。第N級移位暫存器電路因為第N-2級驅動訊號GN-2而致能，在時間T2，第一時脈訊號CK1為致能電壓準位時，第N級移位暫存器電路輸出的第N級驅動訊號GN為致能電壓準位。第N+1級移位暫存器電路因為第N-1級驅動訊號GN-1而禁能。第N+2級移位暫存器電路因為第N級驅動訊號GN而致能，當時間T3第三時脈訊號CK3為致能電壓準位時，第N+2級移位暫存器電路輸出之第N+2級驅動訊號GN+2為致能電壓準位。第N+3級移位暫存器電路因為第N+1級驅動訊號GN+3而禁能。第N+4級移位暫存器電路因為第N+2級驅動訊號GN+2而致能，當時間T4時，第一時脈訊號CK1為致能電壓準位時，第N+4級移位暫存器電路輸出之第N+4級驅動訊號GN+4為致能電壓準位。第N+5級移位暫存器電路因為第N+3級驅動訊號GN+3而禁能。第N+6級移位暫存器電路因為第N+4級驅動訊號GN+4而致能，當時間T5時，第三時脈訊號CK3為致能電壓準位時，第N+6級移位暫存器電路輸出之第N+6級驅動訊號GN+6為致能電壓準位。第N+7級移位暫存器電路因為第N+5級驅動訊號GN+5而禁能。
因此在此實施例中，第N級驅動訊號GN的準位改變時間早於第N+2級驅動訊號GN+2的準位改變時間，第N+2級驅動訊號GN+2的準位改變時間早於第N+4級驅動訊號GN+4的準位改變時間，第N+2級驅動訊號GN+2的致能準位期間與第N級驅動訊號GN的致能準位期間不重疊，第N+4級驅動訊號GN+4致能準位期間與第N+2級驅動訊號GN+2的致能準位期間不重疊。第N+1級驅 動訊號GN+1、第N+3級驅動訊號GN+3、第N+5級驅動訊號GN+5以及第N+7級驅動訊號GN+7為禁能。
第Q-1級移位暫存器電路因為第一禁能訊號VEND1而致能，第Q級移位暫存器電路因為第二禁能訊號VEND2被禁能。第Q-1級移位暫存器電路在時間T6因為第一時脈訊號CK1為致能電壓準位輸出第N+8級驅動訊號GN+8，第N+8級驅動訊號GN+8並傳送至第N+6級移位暫存器以關閉第N+6級移位暫存器。完成第一幀的畫素驅動。
請接著參考圖5C，圖5C為本發明之閘極驅動電路12實施例二操作於第二模式，且為顯示第二幀的時序示意圖，所述的第二幀為奇數幀以及偶數幀的其中之另一，第二幀與第一幀為時間上相鄰的畫面幀。第二時脈訊號CK2的準位改變時間早於第四時脈訊號CK4的準位改變時間，第二時脈訊號CK2的致能準位期間與第四第四時脈訊號CK4的致能準位期間不重疊。在此實施例中，第一時脈訊號CK1可與第二時脈訊號CK2具有相同的時序，第三時脈訊號CK3可與第四時脈訊號CK4具有相同的時序。
因此當顯示裝置10操作於第二模式，且為顯示第二幀時，第二致能訊號STV2為致能，第一致能訊號STV1為禁能，第P+1級移位暫存器電路為致能，第P級移位暫存器電路被禁能，在時間T1，第P+1級移位暫存器電路因為第四時脈訊號CK4為致能電壓準位而使輸出的第N-1級驅動訊號GN-1為致能電壓準位。第N級移位暫存器電路因為第N-2級驅動訊號GN-2而禁能。第N+1級移位暫存器電路因為第N-1級驅動訊號GN-1而致能能，當時間T2，第二時脈訊號CK2為致能，第N+1級移位暫存器電路使輸出的第N+1級驅動訊號GN+1為致能電壓準位。第N+2級移位暫存器電路因為第N級驅動訊號GN而禁能。第N+3級移位暫存器電路因為第N+1 級驅動訊號GN+3而致能，時間T3時，第四時脈訊號CK4致能，第N+3級移位暫存器電路輸出之第N+3級驅動訊號GN+3為致能電壓準位。第N+4級移位暫存器電路因為第N+2級驅動訊號GN+2而禁能。第N+5級移位暫存器電路因為第N+3級驅動訊號GN+3而致能，在時間T4時，第二時脈訊號CK2為致能，第N+5級移位暫存器電路輸出之第N+5級驅動訊號GN+5為致能電壓準位。第N+6級移位暫存器電路因為第N+4級驅動訊號GN+4而禁能。第N+7級移位暫存器電路因為第N+5級驅動訊號GN+5而致能，在時間T5時，第四時脈訊號CK4為致能，第N+7級移位暫存器電路使輸出的第N+7級驅動訊號GN+7為致能電壓準位。
在此實施例中，第N+1級驅動訊號GN+1的準位改變時間早於第N+3級驅動訊號GN+3的準位改變時間，第N+3級驅動訊號GN+3的準位改變時間早於第N+5級驅動訊號GN+5的準位改變時間，第N+5級驅動訊號GN+5的準位改變時間早於第N+7級驅動訊號GN+7的準位改變時間，第N+3級驅動訊號GN+3的致能準位期間與第N+1級驅動訊號GN+1的致能準位期間不重疊，第N+5級驅動訊號GN+5的致能準位期間與第N+3級驅動訊號GN+3的致能準位期間不重疊，第N+7級驅動訊號GN+7的致能準位期間與第N+5級驅動訊號GN+5的致能準位期間不重疊。在此實施例中，第N級驅動訊號GN、第N+2級驅動訊號GN+2、第N+4級驅動訊號GN+4以及第N+6級驅動訊號GN+6為禁能。
第Q-1級移位暫存器電路因為第一禁能訊號VEND1而禁能，第Q級移位暫存器電路因為第二禁能訊號VEND2被致能。第Q級移位暫存器電路在時間T6因為第二時脈訊號CK2為致能電壓準位而使得輸出的第N+9級驅動訊號GN+9為致能電壓準位，第N+9級驅動訊號GN+9並傳送至第N+7級移位暫存器以關閉第N+7級移位暫存器，完成第二幀的畫素驅動。第一幀與第二幀驅動之畫素列為不同，且第一幀與第二幀驅動之畫素列為相鄰。 因此，當顯示裝置10操作於第二模式時，顯示每一幀時僅驅動部分用以顯示的畫素列，且相鄰幀驅動不同的畫素列，在此實施例中以驅動一半用以顯示的畫素列為例，以達到模擬高畫面更新率的顯示模式。
請參考圖6A以及圖6B，圖6A為本發明之閘極驅動電路12操作於第一模式之第一致能訊號STV1、第二致能訊號STV2、第一禁能訊號VEND1以及第二禁能訊號VEND2之時序實施例示意圖，幀frame1以及幀frame2為時間上相鄰的兩個幀，幀frame2接續幀frame1產生，幀frame1例如為上述之第一幀，幀frame2例如為上述之第二幀，但不以此為限。如上所述，當閘極驅動電路12操作於第一模式時，每一幀之第一致能訊號STV1以及第二致能訊號STV2皆被致能，第一禁能訊號VEND1以及第二禁能訊號VEND2皆被致能，如圖6A中幀fram1以及幀fram2所示。圖6B為本發明之閘極驅動電路12操作於第二模式之第一致能訊號STV1、第二致能訊號STV2、第一禁能訊號VEND1以及第二禁能訊號VEND2之時序實施例示意圖。在圖6B中，第一致能訊號STV1以及第二致能訊號STV2在同一幀中不同時被致能，第一禁能訊號VEND1以及第二禁能訊號VEND2在同一幀中亦不同時被致能。
綜以上所述，本發明之閘極驅動電路12在不改變顯示裝置10硬體架構的情況下，仍然可操作於上述之第一模式以及第二模式，並藉由閘極驅動電路12對畫素列的驅動方式，於第二模式達到高畫面更新率的顯示效果，不僅減少成本的損耗，更有效提升顯示裝置10於商業上的效益。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何熟習此技術者，在不脫離本發明之精神和範圍內，當可做些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
12‧‧‧閘極驅動電路
121‧‧‧致能移位暫存器電路單元
122‧‧‧移位暫存器電路單元
123‧‧‧禁能移位暫存器電路單元
1211、1221、1231‧‧‧移位暫存器電路
STV1、STV2‧‧‧致能訊號
CK1、CK2、CK3、CK4‧‧‧時脈訊號
VEND1、VEND2‧‧‧禁能訊號
GN-4、GN-3、GN-2、GN-1、GN、GN+1、GN+2、GN+3、GN+4、GN+5、GN+6、GN+7‧‧‧驅動訊號
SP、SP+1、SP+2、SP+3‧‧‧致能驅動訊號
EQ-3、EQ-2、EQ-1、EQ‧‧‧禁能驅動訊號

Claims (18)

  1. 一種閘極驅動電路，其包括複數個移位暫存器電路，其中：第N級移位暫存器電路，用以接收第N-4級驅動訊號以及第一時脈訊號，並輸出第N級驅動訊號；第N+1級移位暫存器電路，用以接收第N-3級驅動訊號以及第二時脈訊號，並輸出第N+1級驅動訊號；第N+2級移位暫存器電路，用以接收第N-2級驅動訊號以及第三時脈訊號，並輸出第N+2級驅動訊號；第N+3級移位暫存器電路，用以接收第N-1級驅動訊號以及第四時脈訊號，並輸出第N+3級驅動訊號；第N+4級移位暫存器電路，用以接收該第N級驅動訊號以及該第二時脈訊號，並輸出第N+4級驅動訊號；第N+5級移位暫存器電路，用以接收該第N+1級驅動訊號以及該第一時脈訊號，並輸出第N+5級驅動訊號；第N+6級移位暫存器電路，用以接收該第N+2級驅動訊號以及該第四時脈訊號，並輸出第N+6級驅動訊號；以及第N+7級移位暫存器電路，用以接收該第N+3級驅動訊號以及該第三時脈訊號，並輸出第N+7級驅動訊號；其中，N為大於零的正整數。
  2. 如請求項第1項所述之閘極驅動電路，其中，當該閘極驅動電路操作於第一模式，該第一時脈訊號的第一脈衝準位改變時間早於該第二時脈訊號的第一脈衝準位改變時間，該第二時脈訊號的該第一脈衝準位改變時間早於該第三時脈訊號的第一脈衝準位改變時間，該第三時脈訊號的該第一脈衝準位改變時間早於該第四時脈訊號的第一 脈衝準位改變時間，該第二時脈訊號的該第一脈衝的致能準位期間與該第一時脈訊號的該第一脈衝的致能準位期間部分重疊，該第三時脈訊號的該第一脈衝的致能準位期間與該第二時脈訊號的該第一脈衝致能準位期間部分重疊，該第四時脈訊號的該第一脈衝的致能準位期間與該第三時脈訊號的該第一脈衝的致能準位期間部分重疊，該第三時脈訊號的該第一脈衝的致能準位期間與該第一時脈訊號的該第一脈衝致能準位期間不重疊，該第四時脈訊號的該第一脈衝致能準位期間與該第二時脈訊號的該第一脈衝致能準位期間不重疊，該第二時脈訊號的一第二脈衝準位改變時間早於該第一時脈訊號的一第二脈衝準位改變時間，該第一時脈訊號的該第二脈衝準位改變時間早於該第四時脈訊號的一第二脈衝準位改變時間，該第四時脈訊號的該第二脈衝準位改變時間早於該第三時脈訊號的一第二脈衝準位改變時間，該第一時脈訊號的該第二一脈衝的致能準位期間與該第二時脈訊號的該第二脈衝的致能準位期間部分重疊，該第四時脈訊號的該第二脈衝的致能準位期間與該第一時脈訊號的該第二脈衝致能準位期間部分重疊，該第三時脈訊號的該第二脈衝的致能準位期間與該第四時脈訊號的該第二脈衝的致能準位期間部分重疊，該第三時脈訊號的該第二脈衝的致能準位期間與該第一時脈訊號的該第二脈衝致能準位期間不重疊，該第四時脈訊號的該第二脈衝致能準位期間與該第二時脈訊號的該第二脈衝致能準位期間不重疊。
  3. 如請求項第2項所述之閘極驅動電路，其中，該第N級驅動訊號的準位改變時間早於該第N+1級驅動訊號的準位改變時間，該第N+1級驅動訊號的準位改變時間早於該第N+2級驅動訊號的準位改變時間， 該第N+2級驅動訊號的準位改變時間早於該第N+3級驅動訊號的準位改變時間，該第N+3級驅動訊號的準位改變時間早於該第N+4級驅動訊號的準位改變時間，該第N+4級驅動訊號的準位改變時間早於該第N+5級驅動訊號的準位改變時間，該第N+5級驅動訊號的準位改變時間早於該第N+6級驅動訊號的準位改變時間，該第N+6級驅動訊號的準位改變時間早於該第N+7級驅動訊號的準位改變時間，該第N+1級驅動訊號的致能準位期間與該第N級驅動訊號的致能準位期間部分重疊，該第N+2級驅動訊號的致能準位期間與該第N+1級驅動訊號的致能準位期間部分重疊，該第N+3級驅動訊號的致能準位期間與該第N+2級驅動訊號的致能準位期間部分重疊，該第N+4級驅動訊號的致能準位期間與該第N+3級驅動訊號的致能準位期間部分重疊，該第N+5級驅動訊號的致能準位期間與該第N+4級驅動訊號的致能準位期間部分重疊，該第N+6級驅動訊號的致能準位期間與該第N+5級驅動訊號的致能準位期間部分重疊，該第N+7級驅動訊號的致能準位期間與該第N+6級驅動訊號的致能準位期間部分重疊。
  4. 如請求項第1項所述之閘極驅動電路，其中，當該閘極驅動電路操作於第二模式且顯示第一幀，該第一時脈訊號的準位改變時間早於該第三時脈訊號的準位改變時間，該第三時脈訊號的準位改變時間早於該第二時脈訊號的準位改變時間，該第二時脈訊號的準位改變時間早於該第四時脈訊號的準位改變時間，該第三時脈訊號的致能準位期間與該第一時脈訊號的致能準位期間部分重疊，該第二時脈訊號的致能準位期間與該第三時脈訊號的致能準位期間部分重疊，該第四時脈訊號的致能準位期間與該第二時脈訊號的致能準位期間部分重疊，該第二時脈訊號的致能準位期間與該第一時脈訊號的致能 準位期間不重疊，該第四時脈訊號的致能準位期間與該第三時脈訊號的致能準位期間不重疊。
  5. 如請求項第4項所述之閘極驅動電路，其中，該第N級驅動訊號的準位改變時間早於該第N+2級驅動訊號的準位改變時間，該第N+2級驅動訊號的準位改變時間早於該第N+4級驅動訊號的準位改變時間，該第N+4級驅動訊號的準位改變時間早於該第N+6級驅動訊號的準位改變時間，該第N+2級驅動訊號的致能準位期間與該第N級驅動訊號的致能準位期間部分重疊，該第N+4級驅動訊號的致能準位期間與該第N+2級驅動訊號的致能準位期間部分重疊，該第N+6級驅動訊號的致能準位期間與該第N+4級驅動訊號的致能準位期間部分重疊。
  6. 如請求項第4項所述之閘極驅動電路，其中，當該閘極驅動電路操作於該第二模式且顯示第二幀，該第二幀接續該第一幀產生，該第二時脈訊號的準位改變時間早於該第四時脈訊號的準位改變時間，該第四時脈訊號的準位改變時間早於該第一時脈訊號的準位改變時間，該第一時脈訊號的準位改變時間早於該第三時脈訊號的準位改變時間，該第四時脈訊號的致能準位期間與該第二時脈訊號的致能準位期間部分重疊，該第一時脈訊號的致能準位期間與該第四時脈訊號的致能準位期間部分重疊，該第三時脈訊號的致能準位期間與該第一時脈訊號的致能準位期間部分重疊，該第二時脈訊號的致能準位期間與該第一時脈訊號的致能準位期間不重疊，該第四時脈訊號的致能準位期間與該第三時脈訊號的致能準位期間不重疊。
  7. 如請求項第6項所述之閘極驅動電路，其中，該第N+1級驅動訊號的準位改變時間早於該第N+3級驅動訊號的準位改變時間，該第N+3 級驅動訊號的準位改變時間早於該第N+5級驅動訊號的準位改變時間，該第N+5級驅動訊號的準位改變時間早於該第N+7級驅動訊號的準位改變時間，該第N+3級驅動訊號的致能準位期間與該第N+1級驅動訊號的致能準位期間部分重疊，該第N+5級驅動訊號的致能準位期間與該第N+3級驅動訊號的致能準位期間部分重疊，該第N+7級驅動訊號的致能準位期間與該第N+5級驅動訊號的致能準位期間部分重疊。
  8. 如請求項第1項所述之閘極驅動電路，其中，該閘極驅動電路更包括致能移位暫存器電路單元，該致能移位暫存器電路單元包括：第P級移位暫存器電路，用以接收第一致能訊號以及該第二時脈訊號；第P+1級移位暫存器電路，用以接收第二致能訊號以及該第一時脈訊號；第P+2級移位暫存器電路，用以接收該第一致能訊號以及該第四時脈訊號；以及第P+3級移位暫存器電路，用以接收該第二致能訊號以及該第三時脈訊號；以及禁能移位暫存器電路單元，該禁能移位暫存器電路單元包括：第Q-3級移位暫存器電路，用以接收第一禁能訊號以及該第一時脈訊號；第Q-2級移位暫存器電路，用以接收第二禁能訊號以及該第二時脈訊號；第Q-1級移位暫存器電路，用以接收該第一禁能訊號以及該第三時脈訊號；以及 第Q級移位暫存器電路，用以接收該第二禁能訊號以及該第四時脈訊號；其中，P及Q皆為大於零的正整數，且P至P+3皆不等於N至N+7，Q-3至Q則皆不等於N至N+7及P至P+3。
  9. 一種閘極驅動電路，其包括複數個移位暫存器電路，其中：第N級移位暫存器電路，用以接收第N-2級驅動訊號以及一第一時脈訊號，並輸出第N級驅動訊號；第N+1級移位暫存器電路，用以接收第N-1級驅動訊號以及第二時脈訊號，並輸出第N+1級驅動訊號；第N+2級移位暫存器電路，用以接收該第N級驅動訊號以及第三時脈訊號，並輸出第N+2級驅動訊號；以及第N+3級移位暫存器電路，用以接收該第N+1級驅動訊號以及第四時脈訊號，並輸出第N+3級驅動訊號；其中，N為大於零的正整數。
  10. 如請求項第9項所述之閘極驅動電路，其中，當該閘極驅動電路操作於第一模式，該第一時脈訊號的準位改變時間早於該第二時脈訊號，該第二時脈訊號的準位改變時間早於該第三時脈訊號，該第三時脈訊號的準位改變時間早於該第四時脈訊號，該第二時脈訊號的致能準位期間與該第一時脈訊號的致能準位期間不重疊，該第三時脈訊號的致能準位期間與該第二時脈訊號的致能準位期間不重疊，該第四時脈訊號的致能準位期間與該第三時脈訊號的致能準位期間不重疊。
  11. 如請求項第10項所述之閘極驅動電路，其中，該第N級驅動訊號的準位改變時間早於該第N+1級驅動訊號的準位改變時間，該第N+1級驅 動訊號的準位改變時間早於該第N+2級驅動訊號的準位改變時間，該第N+2級驅動訊號的準位改變時間早於該第N+3級驅動訊號的準位改變時間，該第N+1級驅動訊號的致能準位期間與該第N級驅動訊號的致能準位期間不重疊，該第N+2級驅動訊號的致能準位期間與該第N+1級驅動訊號的致能準位期間不重疊，該第N+3級驅動訊號的致能準位期間與該第N+2級驅動訊號的致能準位期間不重疊。
  12. 如請求項第9項所述之閘極驅動電路，其中，當該閘極驅動電路操作於第二模式且顯示第一幀，該第一時脈訊號的準位改變時間早於該第三時脈訊號的準位改變時間，該第三時脈訊號的致能準位期間與該第一時脈訊號的致能準位期間不重疊。
  13. 如請求項第12項所述之閘極驅動電路，其中，該第N級驅動訊號的準位改變時間早於該第N+2級驅動訊號的準位改變時間，該第N+2級驅動訊號的致能準位期間與該第N級驅動訊號的致能準位期間不重疊。
  14. 如請求項第13項所述之閘極驅動電路，其中，該第N+1級驅動訊號以及該第N+3級驅動訊號為禁能。
  15. 如請求項第12項所述之閘極驅動電路，其中，當該閘極驅動電路操作於該第二模式且顯示第二幀，該第二幀接續該第一幀產生，該第二時脈訊號的準位改變時間早於該第四時脈訊號的準位改變時間，該第二時脈訊號的致能準位期間與該第四時脈訊號的致能準位期間不重疊。
  16. 如請求項第15項所述之閘極驅動電路，其中，該第N+1級驅動訊號的準位改變時間早於該第N+3級驅動訊號的準位改變時間，該第N+3級驅動訊號的致能準位期間與該第N+1級驅動訊號的致能準位期間不重疊。
  17. 如請求項第16項所述之閘極驅動電路，其中，該第N級驅動訊號以及該第N+2級驅動訊號為禁能。
  18. 如請求項第9項所述之閘極驅動電路，其中，該閘極驅動電路更包括致能移位暫存器電路單元，該致能移位暫存器電路單元包括：第P級移位暫存器電路，用以接收第一致能訊號以及該第三時脈訊號；以及第P+1級移位暫存器電路，用以接收第二致能訊號以及該第四時脈訊號；以及禁能移位暫存器電路單元，該禁能移位暫存器電路單元包括：第Q-1級移位暫存器電路，用以接收第一禁能訊號以及該第一時脈訊號；以及第Q級移位暫存器電路，用以接收第二禁能訊號以及該第二時脈訊號其中，P及Q皆為大於零的正整數，且P至P+1皆不等於N至N+3，且Q-1至Q則皆不等於N至N+3及P至P+1。
TW106105648A 2017-02-20 2017-02-20 閘極驅動電路 TWI613632B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW106105648A TWI613632B (zh) 2017-02-20 2017-02-20 閘極驅動電路
CN202011223435.4A CN112150963B (zh) 2017-02-20 2017-05-05 栅极驱动电路
CN201710312866.XA CN106960654B (zh) 2017-02-20 2017-05-05 栅极驱动电路
US15/787,900 US10607558B2 (en) 2017-02-20 2017-10-19 Gate driving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106105648A TWI613632B (zh) 2017-02-20 2017-02-20 閘極驅動電路

Publications (2)

Publication Number Publication Date
TWI613632B true TWI613632B (zh) 2018-02-01
TW201832195A TW201832195A (zh) 2018-09-01

Family

ID=59482743

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106105648A TWI613632B (zh) 2017-02-20 2017-02-20 閘極驅動電路

Country Status (3)

Country Link
US (1) US10607558B2 (zh)
CN (2) CN112150963B (zh)
TW (1) TWI613632B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100158186A1 (en) * 2008-12-20 2010-06-24 Lg Display Co., Ltd Shift register
CN103680452A (zh) * 2013-12-18 2014-03-26 合肥京东方光电科技有限公司 一种移位寄存器、栅极驱动电路、阵列基板和显示装置
TWI433459B (zh) * 2010-07-08 2014-04-01 Au Optronics Corp 雙向移位暫存器
TWI476774B (zh) * 2012-11-02 2015-03-11 Au Optronics Corp 移位暫存器
CN103985366B (zh) * 2014-05-04 2016-03-30 合肥京东方光电科技有限公司 栅极驱动电路、阵列基板及显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100549156B1 (ko) 2001-07-23 2006-02-06 가부시키가이샤 히타치세이사쿠쇼 표시 장치
AU2003241202A1 (en) * 2002-06-10 2003-12-22 Samsung Electronics Co., Ltd. Shift register, liquid crystal display device having the shift register and method of driving scan lines using the same
JP2007317288A (ja) * 2006-05-25 2007-12-06 Mitsubishi Electric Corp シフトレジスタ回路およびそれを備える画像表示装置
KR101512336B1 (ko) * 2008-12-29 2015-04-15 삼성디스플레이 주식회사 게이트 구동회로 및 이를 구비한 표시 장치
TWI416530B (zh) * 2009-03-25 2013-11-21 Wintek Corp 移位暫存器
RU2543312C2 (ru) 2009-11-04 2015-02-27 Шарп Кабусики Кайся Сдвиговый регистр, возбуждающая схема линии сигналов сканирования, содержащая его, устройство отображения
KR101344674B1 (ko) * 2009-11-04 2013-12-23 샤프 가부시키가이샤 시프트 레지스터 및 그것을 포함한 주사 신호선 구동 회로, 및 표시 장치
JP5473686B2 (ja) * 2010-03-11 2014-04-16 三菱電機株式会社 走査線駆動回路
CN102222477B (zh) * 2010-04-16 2013-06-19 北京京东方光电科技有限公司 栅极驱动方法、栅极驱动电路及像素结构
TW201624447A (zh) * 2014-12-30 2016-07-01 中華映管股份有限公司 顯示面板
CN104715730B (zh) * 2015-03-04 2017-07-18 昆山龙腾光电有限公司 一种栅极驱动电路及显示装置
CN106297681B (zh) * 2015-05-13 2018-11-16 南京瀚宇彩欣科技有限责任公司 栅极驱动电路和显示装置
CN106297624B (zh) * 2015-06-11 2020-03-17 南京瀚宇彩欣科技有限责任公司 移位寄存器和显示装置
TWI576801B (zh) * 2015-06-25 2017-04-01 群創光電股份有限公司 影像顯示系統與閘極驅動電路
CN105139796B (zh) * 2015-09-23 2018-03-09 深圳市华星光电技术有限公司 一种goa电路、显示装置和goa电路的驱动方法
CN105895046B (zh) * 2016-06-22 2018-12-28 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路以及显示设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100158186A1 (en) * 2008-12-20 2010-06-24 Lg Display Co., Ltd Shift register
TWI433459B (zh) * 2010-07-08 2014-04-01 Au Optronics Corp 雙向移位暫存器
TWI476774B (zh) * 2012-11-02 2015-03-11 Au Optronics Corp 移位暫存器
CN103680452A (zh) * 2013-12-18 2014-03-26 合肥京东方光电科技有限公司 一种移位寄存器、栅极驱动电路、阵列基板和显示装置
CN103985366B (zh) * 2014-05-04 2016-03-30 合肥京东方光电科技有限公司 栅极驱动电路、阵列基板及显示装置

Also Published As

Publication number Publication date
CN106960654B (zh) 2021-03-02
CN106960654A (zh) 2017-07-18
US10607558B2 (en) 2020-03-31
CN112150963A (zh) 2020-12-29
TW201832195A (zh) 2018-09-01
US20180240427A1 (en) 2018-08-23
CN112150963B (zh) 2023-05-12

Similar Documents

Publication Publication Date Title
KR102114155B1 (ko) 표시 장치 및 그 구동 방법
KR102383363B1 (ko) 게이트 구동 회로 및 이를 포함하는 표시 장치
KR102448227B1 (ko) 게이트 구동 회로 및 이를 포함하는 표시 장치
WO2018192050A1 (zh) Goa电路驱动架构
WO2015032238A1 (zh) 栅极驱动单元、栅极驱动电路和显示装置
WO2016161768A1 (zh) 移位寄存器单元、驱动电路和方法、阵列基板和显示装置
US6963327B2 (en) Shift register circuit including first shift register having plurality of stages connected in cascade and second shift register having more stages
WO2015014026A1 (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
JP2010020279A (ja) ゲートドライバ、及びこれを備えた表示装置
JP2010020282A (ja) ゲートドライバ、及びこれを備えた表示装置
TWI473069B (zh) 閘極驅動裝置
JP2006023705A (ja) アレイ基板とこれを有する表示装置と、その駆動装置及び方法
WO2018082276A1 (zh) 栅极驱动单元、栅极驱动电路及其驱动方法和显示装置
JP2008152227A (ja) 表示装置及びその駆動方法
WO2021203471A1 (zh) 显示面板和电子设备
WO2018161806A1 (zh) 移位寄存器、其驱动方法、栅线集成驱动电路及显示装置
CN107689217B (zh) 栅极驱动电路和显示装置
TWI512717B (zh) 多相閘極驅動器及其顯示面板
CN107705757A (zh) 移位寄存器及其分时控制方法、显示面板和装置
JP2020531877A (ja) シフトレジスタユニット、シフトレジスタユニットの駆動方法、ゲートドライバオンアレイ及び表示装置
WO2021016942A1 (zh) 显示面板、显示装置以及驱动方法
JP2005055813A (ja) 液晶表示装置及び液晶表示装置駆動方法
JP3764733B2 (ja) 低電圧クロック信号を用いる連続パルス列発生器
WO2019010736A1 (zh) Goa电路及液晶显示装置
WO2019223550A1 (zh) 移位寄存器、栅极驱动电路和显示装置