RU2216054C2 - Универсальный элемент памяти с системами, использующими этот элемент, способ и устройство для считывания, записи и программирования универсального элемента памяти - Google Patents

Универсальный элемент памяти с системами, использующими этот элемент, способ и устройство для считывания, записи и программирования универсального элемента памяти Download PDF

Info

Publication number
RU2216054C2
RU2216054C2 RU2001101450/09A RU2001101450A RU2216054C2 RU 2216054 C2 RU2216054 C2 RU 2216054C2 RU 2001101450/09 A RU2001101450/09 A RU 2001101450/09A RU 2001101450 A RU2001101450 A RU 2001101450A RU 2216054 C2 RU2216054 C2 RU 2216054C2
Authority
RU
Russia
Prior art keywords
state
memory
energy
pulses
pulse
Prior art date
Application number
RU2001101450/09A
Other languages
English (en)
Other versions
RU2001101450A (ru
Inventor
Стэнфорд Р. ОВШИНСКИЙ
Бойл ПАШМАКОВ
Original Assignee
Энерджи Конвершн Дивайсиз, Инк.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Энерджи Конвершн Дивайсиз, Инк. filed Critical Энерджи Конвершн Дивайсиз, Инк.
Publication of RU2001101450A publication Critical patent/RU2001101450A/ru
Application granted granted Critical
Publication of RU2216054C2 publication Critical patent/RU2216054C2/ru

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0071—Write using write potential applied to access device gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Neurology (AREA)
  • Semiconductor Memories (AREA)
  • Power Conversion In General (AREA)
  • Read Only Memory (AREA)

Abstract

Изобретение относится к программируемым элементам памяти, к способам и устройству для их считывания, записи и программирования. Техническим результатом является возможность использования таких элементов в криптографии. Способ запоминания и извлечения информации в элементе памяти с фазовыми переходами заключается в запоминании информации в элементе памяти, путем подачи, по меньшей мере, одного программного энергетического импульса в материал памяти, извлечении информации, запомненной в элементе памяти, путем подачи в него дополнительных программных энергетических импульсов, подсчитывают количество указанных дополнительных импульсов, необходимых для переключения элемента памяти в состояние с низким сопротивлением. Устройство управления уровнем связности между узлами в узловой сети системы нейронной сети содержит единичную ячейку, содержащую материал с фазовыми переходами, два электрода, вывод для управления, вывод для сигналов, общий вывод для управления и для сигналов, систему управления нейронной сетью. Способ управления элементом взаимосвязи для изменения связности в нейронной сети описывает работу указанного устройства. 3 с. и 18 з.п.ф-лы, 16 ил.

Description

Сведения о родственных заявках
Настоящая заявка является заявкой с частичным продолжением заявки США с серийным номером 09/102887, поданной 23 июня 1998 г.
Область техники, к которой относится изобретение
Данное изобретение относится в общем к программируемым элементам памяти и, в частности, к стираемым элементам памяти, которые нашли свое воплощение в таких прикладных задачах как хранение данных, многозначная логика и вычислительные операции в нейронных сетях/системах искусственного интеллекта, а также к способам и устройству для считывания, записи и программирования подобных элементов. Элементы памяти программируются путем подвода энергии любого одного или множества следующих видов: например, электрической, оптической, энергии давления и/или тепловой. В одном варианте осуществления изобретения информация может запоминаться в элементах памяти в зашифрованном виде, то есть может извлекаться только путем использования специально запрограммированных устройств и специальных способов. Таким образом, данное изобретение может быть использовано для хранения информации в зашифрованном или секретном формате. В другом варианте изобретение находит свое воплощение в системе нейронной сети.
Уровень техники
Основная концепция использования материалов с фазовыми переходами, в которых имеется возможность электрической записи и стирания (т. е. материалов, которые могут электрически переключаться из в основном аморфного состояния в основном в кристаллическое состояние и обратно), для систем электронной памяти хорошо известна специалистам в данной области техники, что раскрыто, например, в патенте США 3271591, выданном Овшинскому 6 сентября 1966 г. и патенте США 3530441, выданном Овшинскому (Ovshinsky) 22 сентября 1970 г., права на которые принадлежат правопреемнику настоящего изобретения и содержание которых включено сюда в качестве ссылки (далее - "патенты Овшинского").
Как раскрыто в патентах Овшинского, структурное состояние материалов с фазовыми переходами может изменяться, переходя из в основном амфорного состояния местного порядка в основном в кристаллическое состояние местного порядка и обратно, либо может быть установлено в одном из отличных друг от друга обнаруживаемых состояний местного порядка во всем спектре между полностью аморфным и полностью кристаллическим состояниями. Первые материалы, описанные в патентах Овшинского, могли находиться в одном из двух обнаруживаемых структурных состояний: в основном аморфном и в основном кристаллическом местного порядка, и переходить из одного в другое, обеспечивая запоминание и извлечение единичных бит закодированных двоичных данных, либо в этих материалах могут быть установлены промежуточные обнаруживаемые уровни местного порядка во всем спектре между полностью аморфным и полностью кристаллическим состояниями.
То есть в патентах Овшинского говорится, что электрическое переключение между полностью аморфным и полностью кристаллическим состояниями для указанных материалов не требуется, но, что во всем диапазоне местного порядка между полностью аморфным и полностью кристаллическим состояниями может быть на любом уровне установлена определенная обнаруживаемая характеристика, к примеру сопротивление. Эта характеристика изменяющегося местного порядка обеспечивает "серую шкалу", представляемую спектром между полностью аморфным и полностью кристаллическим состояниями. Указанная серая шкала может быть использована в качестве фактически неограниченного (бесконечного) переменного параметра, к примеру фактически неограниченного переменного сопротивления, изменяющегося от максимального до минимального уровней, либо может быть использована для установки значений приращений выбранного параметра, к примеру сопротивления на отдельных обнаруживаемых шагах между максимальным и минимальным уровнями.
Способность переменного параметра, такого как сопротивление, регулируемого во всем диапазоне серой шкалы, позволяет применять эти устройства, например, в нейронной сети и системах искусственного интеллекта, как описано в патентах Овшинского. При другом применении указанных устройств, как описано в патентах Овшинского, использование элемента памяти для установки ступенчато наращиваемых и избирательно обнаруживаемых уровней параметра может обеспечить запоминание в одном элементе памяти многобитовых данных.
Сущность изобретения
Настоящее изобретение относится к недавно открытым и совершенно неожиданным свойствам указанных материалов с фазовыми переходами и устройствам, позволяющим создавать универсальные элементы памяти, использующие указанные свойства, а также к способам и устройствам для программирования таких элементов памяти, и к системам запоминания данных, многозначной логики и нейронным сетям/искусственному интеллекту, где воплощаются указанные устройства с универсальными элементами памяти.
В одном варианте реализации изобретения указанные универсальные элементы памяти используются в виде и формате, при которых информация запоминается путем подачи одного или нескольких последовательных электрических импульсов выбранной амплитуды и длительности в элементы памяти, которые изначально установлены в состояние с высоким сопротивлением. Амплитуда и длительность каждого импульса выбираются таким образом, что подача одного начального импульса не способна вызвать переключение элемента памяти из состояния с высоким сопротивлением в состояние с низким сопротивлением. Однако амплитуда и длительность каждого импульса выбираются таким образом, что каждый импульс вызывает приращение, но на этом этапе структурное изменение в элементе памяти не может быть обнаружено. Эти уникально структурированные импульсы определяются здесь как "подинтервальные импульсы", а когда они подаются в определенной последовательности для записи и/или считывания, они называются "программирующими импульсами". Хотя характеристики этих подинтервальных импульсов более детально рассматриваются в нижеследующем подробном описании, далее дается краткое объяснение сущности настоящего изобретения.
То, что раскрыто в настоящем изобретении и на что действительно следует обратить особое внимание в связи с универсальными элементами памяти Овшинского, - это тот факт, что установочный токовый импульс для установки элемента памяти из состояния с высоким сопротивлением в состояние с низким сопротивлением может быть разделен на подинтервальные импульсы, и при подаче каждого подинтервального импульса сопротивление устройства памяти фактически не изменяется до тех пор, пока общая накопленная длительность подинтервальных импульсов не станет равной или превысит "установочную длительность". Как только с последним подинтервальным импульсом поступило последнее приращение энергии, устройство переходит в состояние с низким сопротивлением.
Таким образом, "установочная длительность" установочного токового импульса может быть разделена на требуемое количество подинтервалов. Количество подинтервалов соответствует общему количеству многозначных цифровых состояний программирования элемента. (В одном варианте реализации изобретения общее количество состояний программирования больше количества подинтервалов). Как только будет подано заданное количество подинтервальных токовых импульсов, считывается текущее состояние элемента памяти путем подачи дополнительных подинтервальных программирующих импульсов, пока элемент памяти не перейдет из состояния с высоким сопротивлением в состояние с низким сопротивлением. Количество дополнительных импульсов может определяться и сравниваться с количеством всех состояний программирования путем считывания сопротивления элемента между каждым из дополнительно подаваемых подинтервальных импульсов. Разность представляет собой текущее состояние элемента памяти. Подинтервальные импульсы определяются здесь также как "программирующие импульсы". В каждом случае подинтервальных импульсов или программирующих импульсов недостаточно для изменения материала с фазовыми переходами, но достаточно в сочетании с накопленными дополнительными подинтервальными или программирующими импульсами, чтобы заставить материал с фазовыми переходами переключиться из состояния с высоким сопротивлением в состояние с низким сопротивлением.
В процессе считывания текущего состояния элемента памяти его текущее состояние изменяется и, следовательно, здесь имеет место "считывание с разрушением". Поэтому после считывания элемента памяти он должен быть "перепрограммирован". Это выполняется путем первой установки устройства в исходное состояние с высоким сопротивлением с помощью токового импульса большой амплитуды, определяемого здесь как "токовый импульс сброса", а затем подачи ряда подинтервальных токовых импульсов, необходимых для возврата элемента в "текущее состояние", имевшее место перед операцией считывания. Таким образом, информация, которая была считана из элемента памяти, восстанавливается при перепрограммировании данного элемента.
В одном варианте реализации изобретения универсальный элемент памяти по настоящему изобретению воплощается в системе запоминания данных, где в каждом единичном элементе памяти запоминается множество бит. Это резко увеличивает плотность запоминания в памяти, поскольку в каждом универсальном элементе памяти может запоминаться множество бит. В этом варианте данные также запоминаются в необнаруживаемом виде, и такие данные не могут быть считаны или извлечены, кроме как путем использования способов и устройств согласно изобретению, что будет раскрыто в нижеследующем подробном описании. Таким образом, данный вариант позволяет запоминать информацию в засекреченном виде, то есть совершенно не обнаруживаемом никакими средствами, кроме как с помощью устройств и способов согласно настоящему изобретению.
В другом варианте реализации изобретения универсальный элемент памяти согласно настоящему изобретению реализуется в системе нейронной сети и/или искусственного интеллекта, где элемент памяти формирует, а также корректирует функцию связности между узлами или между строками и столбцами нейронного процессора. В указанном втором варианте реализации, когда элемент памяти, подключенный между узлами или между столбцами и строками нейронного процессора, получает выбранное количество подинтервальных импульсов с выбранными присвоенными весами, при этом выбранное количество и распределение весов подинтервальных импульсов определяется, например, стратегией программирования и управления нейронной сетью, элемент памяти переходит в состояние с низким сопротивлением для обеспечения максимальной связности между выбранными узлами или между строками и столбцами нейронного процессора. Этот вариант также будет более детально рассмотрен в нижеследующем подробном описании изобретения.
В частности, согласно настоящему изобретению предложен способ запоминания и извлечения информации в элементе памяти с фазовыми переходами, содержащем материал памяти с фазовыми переходами, имеющий по меньшей мере состояние с высоким сопротивлением и обнаруживаемое отличное состояние с низким сопротивлением, причем материал с фазовыми переходами выполнен с возможностью установки из состояния с высоким сопротивлением в состояние с низким сопротивлением с помощью установочного энергетического импульса, причем указанный способ содержит следующие этапы, на которых запоминают информацию в элементе памяти путем подачи по меньшей мере одного программного энергетического импульса в материал памяти с фазовыми переходами, причем по меньшей мере один программный энергетический импульс недостаточен для установки материала памяти из состояния с высоким сопротивлением в обнаруживаемое отличное состояние с низким сопротивлением, но достаточен для изменения материала памяти, так что накопление по меньшей мере одного программного энергетического импульса вместе с по меньшей мере одним дополнительным программным энергетическим импульсом устанавливает материал памяти из состояния с высоким сопротивлением в обнаруживаемо отличное состояние с низким сопротивлением, и
извлекают информацию, запомненную в элементе памяти, путем подачи в элемент памяти дополнительных программных энергетических импульсов до тех пор, пока элемент памяти не будет вынужден переключиться в обнаруживаемое отличное состояние с низким сопротивлением, и подсчитывают количество дополнительных программных энергетических импульсов, поданных для того, чтобы вызвать переключение элемента памяти в состояние с низким сопротивлением.
Кроме того, согласно настоящему изобретению, предложен способ управления элементом взаимосвязи для изменения связности в нейронной сети, причем элемент взаимосвязи содержит единичную ячейку, включающую в себя материал с фазовыми переходами, имеющий по меньшей мере состояние с высоким сопротивлением и состояние с низким сопротивлением, при этом материал с фазовыми переходами выполнен с возможностью установки из состояния с высоким сопротивлением в состояние с низким сопротивлением с помощью установочного энергетического импульса и из состояния с низким сопротивлением в состояние с высоким сопротивлением с помощью энергетического импульса сброса, причем указанный способ содержит следующие этапы, на которых:
подают энергетический импульс сброса в единичную ячейку для установки материала с фазовыми переходами в исходное состояние с высоким сопротивлением, и
подают в единичную ячейку программные энергетические импульсы с выбранными весами и длительностями на основе стратегии управления нейронной сетью, причем по меньшей мере нескольких программных энергетических импульсов в отдельности недостаточно для установки материала памяти из состояния с высоким сопротивлением в состояние с низким сопротивлением, но достаточно для изменения материала с фазовыми переходами, так что накопление по меньшей мере нескольких программных энергетических импульсов вместе с по меньшей мере одним или несколькими дополнительными программными энергетическими импульсами устанавливает материал с фазовыми переходами из состояния с высоким сопротивлением, формирующего первый уровень связности, в состояние с низким сопротивлением, формирующее второй уровень связности, отличный от первого уровня для состояния с высоким сопротивлением.
В дополнение к указанным способам, согласно настоящему изобретению, предложено устройство управления уровнем связности между узлами в узловой сети системы нейронной сети, содержащее:
единичную ячейку, содержащую материал с фазовыми переходами, имеющий по меньшей мере состояние с высоким сопротивлением и состояние с низким сопротивлением, причем материал с фазовыми переходами выполнен с возможностью установки из состояния с высоким сопротивлением в состояние с низким сопротивлением с помощью установочного энергетического импульса и из состояния с низким сопротивлением в состояние с высоким сопротивлением с помощью энергетического импульса сброса,
первый и второй электроды, электрически соединенные с материалом с фазовыми переходами для (1) подачи электрической энергии в материал с фазовыми переходами с целью переключения материала с фазовыми переходами из состояния с высоким сопротивлением в состояние с низким сопротивлением и обратно, и (2) для установки канала проведения сигнала через материал с фазовыми переходами, когда материал с фазовыми переходами находится в состоянии с низким сопротивлением,
вывод для управления и вывод для сигналов, которые оба электрически соединены с первым электродом,
общий вывод для управления и сигналов, соединенный со вторым электродом,
причем вывод для сигналов электрически соединен с первым узлом узловой сети, а общий вывод управления и сигналов электрически соединен со вторым узлом узловой сети для управления уровнем связности между первым и вторым узлами, и
систему управления нейронной сетью, электрически соединенную с выводом для управления и с общим выводом для управления и сигналов, для подачи взвешенных импульсов управления в материал с фазовыми переходами, чтобы заставить материал с фазовыми переходами переключиться из состояния с высоким сопротивлением в состояние с низким сопротивлением и тем самым увеличить уровень связности между первым и вторым узлами, когда кумулятивное действие импульсов управления превысит уровень порога переключения материала с фазовыми переходами.
Эти и различные другие варианты и применения настоящего изобретения, а также другие важные признаки и принципы настоящего изобретения будут изложены ниже в подробном описании изобретения.
Краткое описание чертежей:
фиг. 1 - графическое представление универсального элемента памяти согласно настоящему изобретению, где сопротивление устройства отложено по ординате, а амплитуда приложенного токового импульса отложена по абсциссе, при этом на графике показаны разные режимы программирования универсального элемента памяти;
фиг. 2 - блок-схема, иллюстрирующая воплощение (вариант реализации) способа согласно изобретению для записи данных в универсальный элемент памяти по изобретению;
фиг. 3 - блок-схема, иллюстрирующая воплощение способа согласно изобретению для считывания данных из универсального элемента памяти по изобретению;
фиг. 4 - блок-схема, иллюстрирующая еще одно воплощение способа согласно изобретению для считывания данных из универсального элемента памяти по изобретению;
фиг.5 - блок-схема воплощения устройства согласно изобретению для записи данных в и считывания данных из универсального элемента памяти по изобретению;
фиг.6 - поперечное сечение элемента памяти согласно настоящему изобретению, имеющего первый и второй контакт, каждый из которых примыкает к объему материала памяти;
фиг.7 - матричная схема части нейронного процессора, в котором воплощено изобретение и в состав которого включены универсальные элементы памяти по изобретению;
фиг. 8 - схематическое изображение единичной ячейки структуры нейронной сети согласно принципам настоящего изобретения;
фиг. 9 - схематическое изображение участка, состоящего из двух расположенных друг над другом плоскостей единичных ячеек структуры нейронной сети согласно принципам настоящего изобретения;
фиг. 10 - схематическое изображение другого воплощения единичной ячейки структуры нейронной сети согласно принципам настоящего изобретения, включая шины запрета и возбуждения;
фиг. 11 - схематическое изображение еще одной единичной ячейки структуры нейронной сети согласно принципам настоящего изобретения, включая отдельную шину управления;
фиг. 12 - схематическое изображение еще одной единичной ячейки структуры нейронной сети согласно принципам настоящего изобретения, включая шины возбуждения и запрета, управляемые по общей входной шине;
фиг. 13 - вид сверху на возможную компоновку множества элементов памяти, которые могут быть использованы для запоминания данных согласно принципам настоящего изобретения, где, в частности, показано, каким образом могут быть подсоединены элементы памяти к набору адресных шин Х-Y;
фиг.14 - схема матрицы элементов памяти, которые могут быть использованы для запоминания данных согласно принципам настоящего изобретения, где, в частности, показано, как изолирующие элементы, к примеру, диоды, последовательно соединены с элементами памяти для электрической изоляции элементов памяти друг от друга;
фиг. 15 - схематическое представление монокристаллической полупроводниковой подложки с интегрированной матрицей памяти согласно принципам настоящего изобретения, имеющей электрическую связь с интегральной микросхемой, к которой оперативно присоединены адресные формирователи/декодеры; и
фиг.16 - схема воплощения настоящего изобретения, используемого для управления связностью между узлами узловой сети в системе нейронной сети.
Подробное описание изобретения
На фиг. 1 представлен график зависимости между амплитудой приложенного токового импульса и сопротивлением устройства для универсального элемента памяти по настоящему изобретению. На фиг.1 показаны разные режимы программирования. В левой части кривой сопротивление устройства остается практически постоянным (то есть в состоянии с высоким сопротивлением), пока устройство не будет установлено в исходное состояние путем подачи импульса сброса с достаточной энергией. Затем устройство вновь переходит из состояния с высоким сопротивлением в состояние с низким сопротивлением.
При дальнейшем возрастании амплитуды приложенного токового импульса сопротивление устройства увеличивается при его переходе из состояния с низким сопротивлением в состояние с высоким сопротивлением. Это увеличение является постепенным и обратимым, что показано стрелками, указывающими направление вверх, либо вниз на правой части кривой. В этом режиме элемент памяти Овшинского может быть запрограммирован на любое сопротивление внутри динамического диапазона значений сопротивления путем подачи токового импульса соответствующей амплитуды. Этот тип схемы программирования обеспечивает аналоговое запоминающее устройство для данных с множеством состояний и прямой перезаписью и представляет собой режим программирования, описанный в патентах Овшинского.
В способе программирования согласно настоящему изобретению используется левая часть кривой на фиг.1. В этом режиме важны как амплитуды, так и длительности токовых импульсов, используемых для программирования устройства. Переход, происходящий на этой части кривой, не является обратимым, что показано одной стрелкой на левой части этой кривой. То есть как только устройство переведено из состояния с высоким сопротивлением в состояние с низким сопротивлением, оно не может быть вновь установлено в состояние с высоким сопротивлением путем подачи программирующего импульса с уменьшенной величиной тока. Вместо этого устройство может быть вновь установлено в состояние с высоким сопротивлением с помощью импульса тока большой амплитуды (то есть "импульса сброса"), который поднимает сопротивление по правой части кривой. Как было описано выше и более подробно описывается ниже, цифровая многозначность устройства при программировании в этом режиме возникает из способности устройства памяти Овшинского "аккумулировать" или "интегрировать" энергию каждого программирующего токового импульса, поданного на устройство.
Универсальный элемент памяти согласно изобретению может запоминать множество информационных бит в одном элементе памяти и, как более подробно описано ниже, может быть использован для создания различных соединений, обеспечивающих взаимосвязь между "нейронами" или узлами нейронной сети искусственного интеллекта.
Обращаясь к фиг.1, предположим, что устройство находится в состоянии с высоким сопротивлением в крайне левом положении на левой части характеристической кривой на фиг.1. Как объяснялось выше, если на устройство подается один импульс сброса с достаточной энергией, оно будет установлено в состояние с низким сопротивлением. Как дополнительно объяснялось выше, то, что раскрыто в настоящем изобретении и на что действительно следует обратить особое внимание в связи с универсальными элементами памяти Овшинского, - это тот факт, что установочный токовый импульс для установки элемента памяти из состояния с высоким сопротивлением в состояние с низким сопротивлением может быть разделен на подинтервальные или программирующие импульсы, причем с подачей каждого программирующего импульса сопротивление устройства памяти фактически не изменяется, пока общая накопленная длительность программирующих импульсов не станет равной или не превысит вышеописанную "установочную длительность". Как только последний программирующий импульс доставит последнее приращение энергии, устройство переходит в состояние с низким сопротивлением.
Таким образом, установочный импульс может быть разделен на несколько подинтервальных импульсов с одинаковым интервалом, каждый из которых представляет бит запоминаемых данных. Например, если требуется запомнить в одном элементе памяти полный восьмибитный байт, то в одном варианте амплитуда и высота подинтервального импульса могут быть разделены таким образом, что для выполнения перехода к состоянию с низким уровнем потребуется восемь импульсов. Тогда восемь уровней запоминания будут представлять собой импульсы от 0 до 7 для запоминания десятичных значений от "0" до "7". Если, например, на элемент изначально подается 0 импульсов для запоминания "0", то тогда потребуется 8 импульсов для перехода элемента в состояние с низким сопротивлением, и это состояние может быть считано как "0" путем вычитания из числа 8 количества импульсов, необходимых для перехода. Таким образом, запомненное значение может быть в каждом случае определено посредством вычитания из числа 8 количества импульсов, необходимых для перевода элемента памяти в состояние с низким сопротивлением. Например, если запомнено число "7", то количество импульсов, необходимых для перевода элемента в состояние с низким сопротивлением, составит 1, и, следовательно, запомненное десятичное значение будет равно "7". Для запоминания и извлечения информации в универсальных элементах памяти по изобретению могут быть выбраны различные логические протоколы.
Для дальнейшего объяснения обратимся теперь к блок-схемам на фиг.2, 3 и 4. На фиг.2 представлена блок-схема, иллюстрирующая способ запоминания многобитовой информации согласно одному варианту изобретения. В этом способе на шаге S10 инициируется операция начала записи в памяти. На шаге S11 элемент памяти сначала устанавливается в состояние с высоким сопротивлением. Это делается для того, чтобы гарантировать полную установку элемента памяти в состояние с высоким сопротивлением до начала операции записи. На шаге S12 выбирается многобитовое значение или число, подлежащее запоминанию, а счетчик импульсов устанавливается на заданное эталонное значение, соответствующее количеству импульсов, которое должно быть подано в элемент памяти. В приведенном выше примере количество импульсов может представлять многобитовое двоичное число от "000" до "111" для обеспечения запоминания десятичных значений от "0" до "7". На шаге S13 в элемент памяти подается подинтервальный импульс. На шаге S14 в счетчик импульсов добавляется единица счета импульсов и считывается количество импульсов, которое было накоплено счетчиком импульсов.
На шаге S16 определяется, равно ли количество импульсов, аккумулированных в счетчике на данный момент, эталонному количеству импульсов, записанному в счетчике. Если количество импульсов, считанное из счетчика импульсов, равно эталонному количеству, запомненному в счетчике, то на шаге S16 выполнение операции прекращается. Если количество импульсов, считанных со счетчика, меньше эталонного количества, запомненного в счетчике, то в результате возвращения к шагу S13 в элемент памяти подается еще один подинтервальный импульс, и операция повторяется, пока количество подинтервальных импульсов не станет равным запомненному эталонному количеству, и в этот момент выполнение операции на шаге S16 прекращается.
На фиг. 3 представлена блок-схема конкретного логического протокола, соответствующего вышеописанному примеру для восьмиимпульсной системы для запоминания в одном элементе памяти двоичного числа от "000" до "111". При этом способе на шаге S20 инициируется операция считывания памяти. На шаге S21 в элемент памяти подается подинтервальный импульс, а затем на шаге S22 считывается сопротивление элемента памяти. Далее на шаге S23 определяется ниже ли сопротивление элемента памяти порогового значения, соответствующего состоянию с низким сопротивлением. Если элемент памяти еще не переключился в состояние с низким сопротивлением, то на шаге S24 в счетчике импульсов добавляется единица счета импульсов, и в результате возвращения к шагу S21 в элемент памяти подается еще один подинтервальный импульс.
Когда будет определено, что сопротивление элемента памяти ниже порогового значения, что указывает на выполненное переключение в состояние с низким сопротивлением, способ переходит к шагу S25, на котором в счетчик импульсов добавляется единица счета импульсов и инициируется перепрограммирование элемента памяти. Перепрограммирование элемента памяти может быть реализовано, например, путем применения способа, показанного на вышеописанной блок-схеме по фиг.2.
Затем на шаге S26 считывается подсчитанное количество из счетчика импульсов, а на шаге S27 количество импульсов, считанных из счетчика, вычитается из кодового числа, описанного в вышеуказанном примере, для получения запомненного двоичного значения, которое считывается на шаге S28. Например, если для перевода элемента памяти в состояние с низким сопротивлением требуется семь импульсов, то число семь вычитается из кодового числа восемь для получения запомненного двоичного значения "1". Если для перевода элемента памяти в состояние с низким сопротивлением требуется пять импульсов, то число пять вычитается из числа восемь, чтобы получить десятичное число три, соответствующее двоичному значению "011".
В воплощении по фиг.3 операция считывания из памяти всегда начинается с подачи подинтервального импульса. В этом воплощении максимальное количество подаваемых импульсов равно максимальному значению числа, запоминаемого в элементе памяти. Однако в другом воплощении максимальное количество подаваемых импульсов на один импульс меньше, чем максимальное значение запоминаемого числа. В этом варианте сопротивление элемента памяти может быть уже установлено на уровне низкого сопротивления, когда операция считывания из памяти началась.
Последовательность считывания для этого воплощения показана на блок-схеме по фиг.4. В этом воплощении операция считывания из памяти инициируется на шаге S31 и, поскольку элемент памяти возможно уже установлен в состояние с низким сопротивлением, сопротивление элемента памяти считывается на первом шаге S31. Если на шаге S32 определяется, что сопротивление элемента памяти ниже порогового значения, что указывает на пребывание элемента памяти в состоянии с низким сопротивлением, тогда запомненное двоичное значение немедленно считывается на шаге S33. Однако если на шаге S32 определяется, что сопротивление элемента памяти выше порогового значения, что указывает на пребывание элемента памяти в состоянии с высоким сопротивлением, то тогда на шаге S34 в элемент памяти подается подинтервальный импульс, а сопротивление памяти считывается на шаге S35. Если сопротивление элемента памяти все еще выше порога согласно определению на шаге S36, то на шаге S37 в счетчик импульсов добавляется единица счета импульсов, и на шаге S34 в элемент памяти подается еще один подинтервальный импульс.
Когда сопротивление элемента памяти переключается на значение, соответствующее состоянию с низким сопротивлением, как это определяется на шаге S38, к счетчику добавляется единица счета импульсов, и на шаге S38 производится перепрограммирование элемента памяти. Затем на шаге S39 выполняется считывание счетчика импульсов, и считанное количество вычитается из кодового числа на шаге S40, чтобы на шаге S33 получить запомненное двоичное число. В этом варианте применительно к вышеуказанному примеру запоминания восьмибитового байта, выбранное кодовое число равно 7. Таким образом, вычитание нулевых импульсов из кодового числа семь дает десятичное число семь, соответствующее запомненному двоичному значению "111", а вычитание семи импульсов из кодового числа семь дает десятичный ноль, соответствующий запомненному двоичному значению "000".
В каждом случае логический протокол для записи значения, запоминаемого в соответствии со способом по фиг.2, выбирается так, чтобы он соответствовал протоколу считывания любого из выбранных вариантов по фиг.3 или по фиг.4, либо соответствовал любому другому протоколу, который может быть выбран для запоминания информации на основе количества подинтервальных импульсов, подаваемых и считываемых в общем случае так, как это было описано выше.
На фиг.5 показано устройство для реализации на практике способов записи и считывания для памяти по настоящему изобретению. В воплощении на фиг.5 операции считывания и записи для памяти выполняются устройством, включающим логическое устройство 100 ввода/вывода и адресации памяти, которое управляется командами считывания и записи, подаваемыми на вход 102. Устройство 100 подсоединено к импульсному генератору и счетному устройству 104, которое, в свою очередь, соединено с системой 106 адресации считывания и записи для памяти и с матрицей 108 памяти, включающей универсальные элементы памяти по настоящему изобретению. Состояние каждого элемента памяти адресуется и определяется и подается обратно системой 110 адресации состояния памяти и обратной связи в импульсный генератор и счетное устройство 104.
Команды считывания и записи для памяти, подаваемые на вход 102, реализуются с использованием описанных выше способов. Например, команда считывания на входе 102 устройства 100 ввода/вывода и адресации памяти для считывания выбранного многобитового значения из выбранной ячейки памяти приводит к реакции устройства 100, устанавливающего импульсный генератор и счетное устройство 104 на создание эталонного значения счета, и реакции по цепи обратной связи от системы 110, чтобы определить, когда будет достигнуто эталонное значение счета. Система адресации считывания и записи памяти адресует конкретную ячейку памяти, на которую должна быть подана команда считывания.
Устройство 110 адресации состояния памяти, обратной связи и вывода определяет состояние элемента памяти в адресуемой ячейке памяти и либо подает сигнал обратно для подачи дополнительных субинтервальных импульсов из устройства 104, либо считывает запомненный результат в устройство вывода 112. Операция записи действует тем же путем, реализуя вышеописанные способы.
Как упоминалось выше, многобитовая информация, запоминаемая в универсальном элементе памяти по изобретению в соответствии с изложенными здесь способами, запоминается в необнаруживаемом и, следовательно, недоступном виде, так что она не может быть извлечена, кроме как путем использования способов по настоящему изобретению с применением такого устройства, какое показано в варианте по фиг.5. Это позволяет обеспечивать эффективное шифрование данных, запоминаемых в универсальных элементах памяти.
Для того чтобы извлечь запомненные данные, должны быть известны как амплитуда, так и длительность уникального подинтервального импульса. Любая попытка определить это экспериментально либо не даст никакого результата вообще, если амплитуда импульса ниже порогового значения, либо приведет к полному стиранию запомненных данных, если амплитуда импульса слишком велика. Даже если бы амплитуда и длительность импульса были известны, необходимо знать также кодовое число и протокол, выбранный для запоминания данных, для того, чтобы получить возможность правильно считать запомненные данные. Например, если бы протокол запомненных данных требовал проведения считывания так, как показано в воплощении по фиг. 3, а попытка считывания была бы предпринята с использованием протокола, показанного в воплощении по фиг.4, произошло бы ошибочное считывание. Аналогично, если бы кодовое число было равно, например, шести, а не восьми, то также произошло бы ошибочное считывание. Эти дополнительные уровни защиты дополняют защиту, обеспечиваемую характеристиками уникальных подинтервальных импульсов, которые должны удовлетворяться в первом примере, для того, чтобы избежать либо полной неудачи при восстановлении либо полного разрушения данных без восстановления.
Также могут быть введены и различные другие протоколы для обеспечения еще нескольких дополнительных уровней защиты. Например, конфигурация устройства по фиг.5 может быть выполнена таким образом, что перед разрешением считывания запомненной информации в устройстве вывода 112 потребуется правильное перепрограммирование каждого элемента памяти для правильной замены каждого запомненного многобитового значения. В этом варианте, если данные из матрицы памяти 108 считываются с ошибками и затем, уже будучи считанными, перепрограммируются с ошибками, устройство вывода 112 не выдаст запомненную информацию и исходные данные будут уничтожены.
В рассмотренных воплощениях используются подинтервальные импульсы с одинаковыми амплитудами и длительностями. В других воплощениях изобретения эти импульсы отличаются друг от друга по разным параметрам. Более полное обсуждение параметров, которые влияют на уникальные характеристики подинтервальных импульсов, и программирования энергетических импульсов в целом следует ниже.
Универсальный элемент памяти по настоящему изобретению содержит некоторый объем материала для памяти с фазовыми переходами, причем этот материал имеет, по меньшей мере, состояние с высоким сопротивлением и отдельное состояние с низким сопротивлением, которое можно обнаружить. Состояние с высоким сопротивлением характеризуется высоким электрическим сопротивлением, а состояние с низким сопротивлением характеризуется низким электрическим сопротивлением, которое можно обнаружить и отличить от состояния с высоким электрическим сопротивлением.
По меньшей мере часть объема материала памяти способна переходить из состояния с высоким сопротивлением в состояние с низким сопротивлением в ответ на ввод одного энергетического импульса, который определяется здесь как "установочный энергетический импульс". Установочный энергетический импульс имеет амплитуду и длительность, достаточные для перевода части объема материала памяти из состояния с высоким сопротивлением в состояние с низким сопротивлением. Амплитуда установочного энергетического импульса определяется здесь как "установочная амплитуда", а длительность установочного энергетического импульса определяется здесь как "установочная длительность". Акт перевода объема материала памяти из состояния с высоким сопротивлением в состояние с низким сопротивлением определяется здесь как "установка" (или "установить" и т.п.) объема материала памяти из состояния с высоким сопротивлением в состояние с низким сопротивлением.
В общем случае здесь считается, что "энергия", подаваемая в объем материала памяти, может быть любого вида, включая (но не ограничиваясь этим) электрическую энергию, энергию пучка частиц, оптическую энергию, тепловую энергию, электромагнитную энергию, акустическую энергию и энергию давления. Электрическая энергия может принимать вид электрического тока или напряжения. Предпочтительно, чтобы электрическая энергия имела вид электрического тока, а установочный энергетический импульс представлял собой установочный токовый импульс с амплитудой, равной "установочной амплитуде", и длительностью, равной "установочной длительности", которые необходимы и достаточны для установки объема материала памяти из состояния с высоким сопротивлением в состояние с низким сопротивлением.
Не перегружая текст описания теоретическими выкладками, можно считать, что энергия, подаваемая в материал памяти с помощью установочного энергетического импульса, изменяет местный порядок, по меньшей мере, части объема материала памяти. В частности, поданная энергия заставляет, по меньшей мере, часть объема материала памяти изменить свое состояние от менее упорядоченного "аморфного" состояния в более упорядоченное "кристаллическое" состояние. Заметим, что используемый здесь термин "аморфный" относится к состоянию, которое структурно относительно менее упорядочено, или более беспорядочно, чем монокристалл, и имеет обнаруживаемое свойство, к примеру высокое электрическое сопротивление. Используемый здесь термин "кристаллический" относится к состоянию, которое с точки зрения структуры относительно более упорядочено, чем аморфное, и имеет, по меньшей мере, одно, отличное от аморфного состояния, обнаруживаемое свойство, к примеру низкое электрическое сопротивление. Предпочтительно, чтобы низкое электрическое сопротивление кристаллического состояния обнаруживалось и отличалось от высокого электрического сопротивления аморфного состояния. Один установочный энергетический импульс - это энергетический импульс с амплитудой и длительностью, достаточными для того, чтобы вызвать кристаллизацию материала памяти до необходимой степени, так чтобы он перешел из состояния с высоким сопротивлением в состояние с низким сопротивлением. Заметим, что действительная амплитуда и длительность, выбранные в качестве установочной амплитуды и установочной длительности, зависят от конкретных факторов, включающих (но не ограничиваясь ими) размер объема материала памяти, используемый материал памяти, используемый вид энергии и средство подачи указанной энергии в материал памяти и т.д.
Как было описано выше, элементы памяти Овшинского могут быть установлены из состояния с высоким сопротивлением в состояние с низким сопротивлением с помощью одного энергетического импульса, определенного здесь как "установочный энергетический импульс". Элемент памяти по изобретению также может быть установлен из состояния с высоким сопротивлением в состояние с низким сопротивлением с помощью множества энергетических импульсов, определенных здесь как "программные энергетические импульсы" (чтобы отличать их от установочного энергетического импульса). В отличие от установочного энергетического импульса каждый из множества программных энергетических импульсов недостаточен для того, чтобы вызвать установку материала памяти из состояния с высоким сопротивлением в состояние с низким сопротивлением. Однако каждого программного энергетического импульса достаточно, чтобы изменить, по меньшей мере, часть материала так, что накопление множества программных энергетических импульсов достаточно, чтобы вызвать переход из состояния с высоким сопротивлением в состояние с низким сопротивлением.
Не перегружая текст описания теорией, можно считать, что каждый из множества программных энергетических импульсов, подаваемых в объем материала памяти, "вносит изменения" в материал, вызывая некоторую степень кристаллизации (то есть образование активных центров и/или рост кристаллов), по меньшей мере, в части материала. Степень кристаллизации, вызываемая каждым из программных энергетических импульсов, сама по себе недостаточна, чтобы вызвать изменение состояния элемента памяти из состояния с высоким сопротивлением в состояние с низким сопротивлением. Однако "накопленная" кристаллизация, вызванная совместным действием множества программных энергетических импульсов, достаточна для установки элемента памяти из состояния с высоким сопротивлением в состояние с низким сопротивлением. По существу часть объема материала памяти "накапливает" изменения (то есть кристаллизацию), вызываемые каждым отдельным программным энергетическим импульсом, подаваемым в устройство.
В общем случае все амплитуды и длительности каждого из множества подинтервальных или программных энергетических импульсов могут быть различными. В одном варианте все амплитуды одинаковые и предпочтительно устанавливаются равными амплитуде установочного энергетического импульса (то есть "установочной амплитуде"). Длительности каждого программного энергетического импульса выбираются путем деления временного интервала установочного энергетического импульса, "установочной длительности" на множество подинтервалов. (Следовательно, суммарная длительность всех подинтервалов равна "установочной длительности"). Длительность каждого программного энергетического импульса устанавливается равной уникальной длительности подинтервалов.
Следовательно, множество подинтервальных или программных энергетических импульсов может быть использовано для установки элемента памяти из состояния с высоким сопротивлением в состояние с низким сопротивлением, где каждый программный энергетический импульс имеет амплитуду, равную амплитуде установочного энергетического импульса, и каждый программный энергетический импульс имеет длительность, равную уникальной длительности подинтервалов. Как обсуждалось выше, сопротивление элемента памяти фактически не изменяется, оставаясь соответствующим состоянию с высоким сопротивлением, пока в объем материала памяти не будет подан последний программный энергетический импульс. Как только последний программный энергетический импульс подан, устройство переходит в состояние с низким сопротивлением.
Снова следует заметить, что энергия, подаваемая в объем материала памяти, может представлять собой импульсы электрического тока. Следовательно, элемент памяти может быть установлен из состояния с высоким сопротивлением в состояние с низким сопротивлением с помощью множества "программных токовых импульсов", где каждый программный токовый импульс сам по себе недостаточен для установки устройства. В одном воплощении длительность, определяемая длительностью "установочного токового импульса", может быть разделена на подинтервалы. Множество программных токовых импульсов может быть подано в материал памяти, причем каждый программный токовый импульс имеет амплитуду, равную амплитуде установочного токового импульса, и каждый программный токовый импульс имеет длительность, равную уникальной длительности подинтервалов. Установка в устройстве произойдет после подачи последнего программного токового импульса.
В одном воплощении данные могут быть записаны в элемент памяти путем подачи одного или нескольких программных энергетических импульсов в объем материала памяти. В общем случае все амплитуды и длительности используемых программных энергетических импульсов могут быть разными. Амплитуда каждого программного энергетического импульса может быть выбрана равной "установочной амплитуде" установочного энергетического импульса, описанного выше. Длительность каждого программного энергетического импульса такова, что каждый импульс сам по себе недостаточен для установки объема материала памяти из состояния с высоким сопротивлением в состояние с низким сопротивлением, и суммарная длительность всех программных энергетических импульсов меньше или равна установочной длительности установочного энергетического импульса.
Как обсуждалось выше, энергия в объем материала памяти может подаваться в виде токовых импульсов. Вновь обратимся к фиг.1, где показано, что когда амплитуда приложенного токового импульса возрастает до достаточной величины, устройство переключается из состояния с высоким сопротивлением в состояние с низким сопротивлением. Один токовый импульс, достаточный для установки материала памяти из состояния с высоким сопротивлением в состояние с низким сопротивлением, определяется здесь как "установочный токовый импульс", имеющий амплитуду, определяемую как "установочная амплитуда", и длительность, определяемую как "установочная длительность".
Данные могут записываться в элемент памяти путем подачи в объем материала памяти одного или нескольких "программных токовых импульсов", причем каждый программный токовый импульс недостаточен для установки устройства. В общем случае все амплитуды и длительности программных токовых импульсов могут быть разными. В одном воплощении амплитуда каждого программного токового импульса выбирается равной установочной амплитуде, определенной выше. Кроме того, длительность каждого программного токового импульса выбирается (1) так, что каждый импульс сам по себе недостаточен, чтобы вызвать изменение состояния материала из состояния с высоким сопротивлением в состояние с низким сопротивлением и (2) так, что суммарная длительность всех программных токовых импульсов меньше или равна "установочной длительности", определенной выше.
В одном воплощении данного способа программирования, описанного выше, длительность, определяемая "установочной длительностью", делится на подинтервалы. Количество подинтервалов выбирается на единицу меньше требуемого количества всех возможных состояний программирования. Например, если требуется всего пять состояний программирования, то временной интервал "установочная длительность" делится на четыре подинтервала (так, что суммарная длительность всех четырех подинтервалов равна "установочной длительности"). Предпочтительно, чтобы все подинтервалы были одинаковыми (однако возможны другие варианты реализации, где используются неравные подинтервалы).
Элемент может быть запрограммирован в требуемое "запрограммированное состояние" путем подачи одного или нескольких программных токовых импульсов, где каждый программный токовой импульс имеет длительность, равную длительности подинтервала, и амплитуду, равную "установочной амплитуде" установочного токового импульса. В примере, где используется всего пять состояний, если программный токовой импульс не подан, то элемент памяти остается в состоянии I, если подан один программный токовой импульс, то элемент памяти будет находиться в состоянии II, если подано два программных токовых импульса, то элемент памяти будет находиться в состоянии III, если подано три подинтервальных импульса, то элемент памяти будет находиться в состоянии IV, а если подано четыре подинтервальных токовых импульса, то элемент памяти будет находиться в состоянии V.
Заметим, что сопротивление материала памяти фактически не изменяется, пока общая суммарная длительность подинтервальных импульсов не станет равной либо превысит "установочную длительность". В вышеуказанном примере сопротивление фактически не изменяется, пока не будет подан четвертый
подинтервальный импульс. После подачи четвертого импульса сопротивление элемента памяти изменяется из состояния с высоким сопротивлением в состояние с низким сопротивлением.
Запрограммированное состояние элемента памяти может быть считано путем подачи дополнительных программных токовых импульсов, пока материал памяти установлен в состояние с низким сопротивлением и идет подсчет количества подаваемых дополнительных импульсов. В вышеприведенном примере, если для записи данных в элемент памяти изначально был подан один программный токовый импульс, то запрограммированным состоянием будет состояние II. В этом случае для того, чтобы установить элемент памяти в состояние с низким сопротивлением, необходимо будет подать три дополнительных программных энергетических импульса. Запрограммированное состояние может быть определено путем вычитания количества необходимых дополнительных импульсов (в данном случае 3) из общего количества возможных состояний (в данном случае 5). Следовательно, запрограммированным состоянием будет 5-3=2 (то есть состояние II).
Следовательно, как было описано в связи с выше представленными вариантами воплощения изобретения, в устройстве может быть выполнено считывание путем определения сначала того, находится ли часть объема материала памяти в состоянии с низким сопротивлением. Если это не так, то тогда подается дополнительный программный энергетический импульс, и вновь оценивается сопротивление устройства. Если элемент памяти все еще не находится в состоянии с низким сопротивлением, то тогда подается еще один дополнительный программный энергетический импульс, и вновь определяется сопротивление устройства. Эта процедура повторяется до тех пор, пока не будет определено, что устройство находится в состоянии с низким сопротивлением. Подсчитывается количество дополнительных программных токовых импульсов, необходимых для установки устройства (то есть с каждым требуемым дополнительным программным энергетическим импульсом состояние счетчика может шаг за шагом возрастать), и это число используется для определения запрограммированного состояния.
Способ программирования может дополнительно включать шаг стирания данных из элемента памяти путем подачи "энергетического импульса сброса" в объем материала памяти. Энергетический импульс сброса - это энергетический импульс, достаточный для изменения сопротивления объема материала памяти из состояния с низким сопротивлением в состояние с высоким сопротивлением. Предпочтительно это энергетический импульс, достаточный для изменения, по меньшей мере, части объема материала памяти из более упорядоченного кристаллического состояния в менее упорядоченное аморфное состояние. Заметим, что вышеописанный программный энергетический импульс (или программный токовый импульс) недостаточен для изменения сопротивления объема материала памяти из состояния с низким сопротивлением в состояние с высоким сопротивлением. Как было отмечено выше, энергия может представлять собой электрический ток. Следовательно, "токовый импульс сброса" является импульсом электрического тока, достаточным для изменения сопротивления объема элемента памяти из состояния с низким сопротивлением в состояние с высоким сопротивлением.
Хотя вышеприведенное обсуждение по большей части велось в терминах токовых импульсов, следует заметить, что для реализации способа программирования по настоящему изобретению может быть использован любой вид энергии. Эти виды энергии включают электрическую энергию, оптическую энергию, энергию пучка электронов, тепловую энергию, электромагнитную энергию, акустическую энергию и энергию давления. Как обсуждалось выше, в одном варианте настоящего изобретения в описанном здесь способе программирования используются импульсы электрического тока для программирования элемента памяти путем подачи токовых импульсов, при этом элемент памяти по настоящему изобретению дополнительно включает средство для доставки электрической энергии, по меньшей мере, в часть объема материала памяти. В общем случае "ток" определяется как поток электрических зарядов. Примерами электрических зарядов являются электроны, протоны, положительные и отрицательные ионы и заряженные частицы любого другого типа. Поток электрических зарядов может возникнуть из-за пучка заряженных частиц, к примеру пучка электронов или пучка протонов.
В одном воплощении настоящего изобретения средствами для доставки (энергических импульсов) являются первый контакт и второй контакт. Каждый из контактов примыкает к объему материала памяти. Используемый здесь контакт "примыкает" к объему материала памяти, если, по меньшей мере, часть контакта действительно касается материала памяти.
В другом воплощении изобретения первый и второй контакты представляют собой пару пространственно разнесенных плоских контактов, примыкающих к объему материала памяти. Каждый контакт может содержать один или несколько тонкопленочных контактных слоев. На фиг.6 показано поперечное сечение варианта элемента памяти, выполненного на монокристальной кремниевой полупроводниковой подложке 10. Элемент памяти включает материал памяти 36, первый пространственно разнесенный контакт 6, примыкающий к объему материала памяти, и второй пространственно разнесенный контакт 8А, примыкающий к объему материала памяти. В показанном воплощении изобретения первый и второй контакты 6, 8А являются плоскими контактами. По меньшей мере, один из контактов 6, 8А может содержать один или несколько тонкопленочных слоев. Пример элемента памяти, где первый и второй контакты 6, 8А имеют два тонкопленочных слоя, был описан в патентной заявке США 08/739080, принадлежащей настоящему заявителю, которая упомянута в качестве ссылки.
Слой материала памяти 36 наносится толщиной предпочтительно от около
Figure 00000002
до около
Figure 00000003
более предпочтительно от около
Figure 00000004
до около
Figure 00000005
а наиболее предпочтительно от около
Figure 00000006
до около
Figure 00000007

Элемент памяти, показанный на фиг.6, может быть выполнен в ходе многошагового процесса. Сначала напыляются контактный слой 8А и изолирующий слой 46, а затем выполняется травление изолирующего слоя 46, с тем чтобы получить зону контакта между материалом памяти 36 и контактным слоем 8А. Затем напыляются слой памяти 36 и контактный слой 6, и весь набор слоев 8А, 46, 36 и 6 подвергается травлению до выбранных размеров. На верхнюю часть всей структуры напыляется слой из изолирующего материала 39. Примерами изолирующих материалов являются SiO2, Si3N4 и оксисульфид теллура (например, TeOS). Слой изолирующего материала 39 подвергается травлению и напыляется слой алюминия 42 для создания сеточной структуры 42 второго электрода, которая располагается в перпендикулярном направлении по отношению к проводникам 12, и завершает соединение сетки XY с отдельными элементами памяти. Законченная интегральная структура покрывается сверху герметизирующим слоем из подходящего герметика, к примеру Si3N4, или пластмассы, к примеру полиамида, который защищает данную структуру от проникновения влаги и других внешних элементов, которые могут вызвать старение материала и ухудшение рабочих характеристик. Герметик Si3N4 может наноситься, например, в процессе низкотемпературного плазменного напыления. Полиамидный материал может быть нанесен центрифугированием и подвергнут отжигу после напыления в соответствии с известными способами для образования герметизирующего слоя.
Еще в одном воплощении изобретения средство для подачи импульса включает, по меньшей мере, один "конусообразный" контакт. Конусообразный контакт - это контакт, который сужается к вершине, примыкающей к объему материала памяти. Вариант элемента памяти, где используется конусообразный контакт, описан в патенте США 5687112, выданном Овшинскому и др., который упомянут в качестве ссылки.
Средство для подачи может также представлять собой, по меньшей мере, один излучатель поля. Излучатели поля рассматриваются в патенте США 5557596, выданном Гибсону (Gibson) и др., который упомянут в качестве ссылки. Излучатель поля сужается к вершине, которая расположена в непосредственной близости от объема материала памяти. Используемая здесь терминология "в непосредственной близости" означает, что излучатель поля в действительности не находится в контакте с объемом материала памяти. Предпочтительно, чтобы излучатель поля находился на расстоянии примерно от
Figure 00000008
до примерно
Figure 00000009
от объема материала памяти. Более предпочтительно, чтобы излучатель поля находился на расстоянии примерно от
Figure 00000010
от объема материала памяти. Излучатель поля генерирует пучок электронов из своей конической вершины. Как обсуждается в патенте '596, пучок электронов может выводиться из излучателя поля множеством различных способов. Вокруг излучателя поля может быть расположен кольцевой затвор и создана разность электрических потенциалов между излучателем поля и затвором. В альтернативном варианте разность электрических потенциалов может быть создана между излучателем поля и действительным объемом материала памяти. Еще в одном варианте контакт (к примеру, плоский контакт) может быть расположен так, что он будет примыкать к объему материала памяти и находиться на расстоянии от излучателя поля. Разность электрических потенциалов может быть создана между излучателем поля и плоским контактом, так что электронный пучок направляется в объем материала памяти и бомбардирует материал памяти. Может быть также использовано несколько излучателей поля.
Излучатели поля могут быть созданы несколькими способами. Один способ обсуждается в работе Спинда (Spindt) и др. "Physical Properties of Thin-Film Field Emission Cathodes With Molybdenum Cones", опубликованной в Journal of Applied Physics Vol. 47, No 12, декабрь 1976. Другой способ обсуждается в статье Бетсуи (Betsui) "Fabrication and Characteristics of Si Field Emitter Arrays", опубликованной в Tech. Digest IV-th Int. Vacuum Microelectronics Conf., Nagahama, Japan, page 26, 1991.
Между излучателем поля и объемом материала памяти может существовать частичный вакуум. Как обсуждается в патенте '596, частичный вакуум может составлять, по меньшей мере, 133, 322•10-5 Па (10-5 Торр). Способы изготовления излучателей поля в вакуумных камерах известны специалистам в данной области техники. Технологии обсуждаются в работе Джоунса (Jones) "Silicon Field Emission Transistors and Diodes", опубликованной в IEEE Transactions on Components, Hybrids and Manufacturing Technology, 15, page 1051, 1992. В альтернативном воплощении между излучателем поля и объемом материала памяти может находиться газ.
Еще в одном воплощении настоящего изобретения средство для подачи электрического тока представляет собой туннельный контакт, который расположен в непосредственной близости от объема материала памяти. Туннельный контакт может быть подобен излучателю поля. Он может сужаться к вершине, которая располагается в непосредственной близости от объема материала памяти. Туннельный контакт в действительности не касается материала памяти, однако он располагается в пределах ширины квантово-механического потенциального барьера. Предпочтительно, чтобы это расстояние было меньше
Figure 00000011
.
Примеры материалов с фазовыми переходами предложены в патенте США 3271591 и патенте США 3530441, которые упомянуты в качестве ссылки. Другие примеры материалов с фазовыми переходами можно найти в патентах США 5166758, 5206716, 5534711, 5536947, 5596522 и 5687112, упомянутых в качестве ссылки и принадлежащих настоящему заявителю.
Материал с фазовыми переходами предпочтительно должен быть "энергонезависимым". Используемый здесь термин "энергонезависимый" означает, что материал с фазовыми переходами будет поддерживать целостность информации, запомненной в ячейке памяти (с выбранным пределом ошибок), без необходимости ее периодического обновления.
Объем материала памяти может содержать смесь диэлектрического материала и вышеописанного материала с фазовыми переходами. "Смесь" может быть либо гетерогенной смесью, либо гомогенной смесью. Предпочтительно, чтобы смесь была гетерогенной. Материал памяти, содержащий смесь материала с фазовыми переходами и диэлектрического материала, раскрыт в патентной заявке США 09/063174, упомянутой в качестве ссылки и принадлежащей настоящему заявителю.
Используемый здесь термин "материал с фазовыми переходами" определяется как материал, способный переключаться из отличающихся друг от друга обнаруживаемых состояний с большим местным порядком (более кристаллические состояния) в состояния с меньшим местным порядком (менее упорядоченные или более аморфные состояния) и обратно путем подачи энергии в электрическом либо другом виде. Материалы с фазовыми переходами по этому изобретению дополнительно проявляют свойства, заключающиеся в способности воспринимать порции энергии, находящиеся ниже уровня, требующегося для возникновения обнаруживаемого изменения в местном порядке, но которые тем не менее вызывают изменения в структуре материала, которые накапливаются и приводят к обнаруживаемому изменению в местном порядке после подачи нескольких порций энергии.
Предпочтительно, чтобы материал с фазовыми переходами согласно изобретению включал один или несколько элементов, которые выбираются из группы, состоящей из Те, Se, Ge, Sb, Bi, Pb, Sn, As, S, Si, P, О и их смесей или сплавов. Материал с фазовыми переходами предпочтительно включает, по меньшей мере, один халькогенидный элемент и может включать, по меньшей мере, один элемент из металлов переходной группы. Предпочтительно, чтобы халькогенидный элемент выбирался из группы, состоящей из Те, Sе и их смесей или сплавов. Более предпочтительно, чтобы халькогенидный элемент представлял собой смесь Те и Se.
Используемый здесь термин "металл переходной группы" относится к элементам с 21 по 30, с 39 по 48, 57 и с 72 по 80. Предпочтительно, чтобы элемент из металлов переходной группы выбирался из группы, состоящей из Cr, Fe, Ni, Nb, Pd, Pt и их смесей или сплавов. Наиболее предпочтительно, чтобы металлом из переходной группы был Ni. Конкретные примеры таких многоэлементных систем излагаются далее применительно к системе Te:Ge:Sb с или без Ni и/или Se.
Дополнительно будем считать, что размер кристаллов, которые существуют в массе полупроводника и материала памяти, относительно мал, предпочтительно порядка менее
Figure 00000012
, более предпочтительно между порядка
Figure 00000013
наиболее предпочтительно примерно
Figure 00000014

Многие материалы с фазовыми переходами по настоящему изобретению имеют тенденцию к образованию больших или меньших кристаллов на единицу объема. Установлено, что размеры кристаллов, лежащие в наиболее широком предпочтительном диапазоне материалов, воплощающих настоящее изобретение, гораздо меньше примерно
Figure 00000015
и в общем случае меньше диапазона значений порядка
Figure 00000016
который был характерен для материалов известного уровня техники. Размер кристалла определяется здесь как диаметр кристаллов или "характеристический размер", который эквивалентен диаметру, когда кристаллы не имеют сферическую форму.
Было определено, что состав в состоянии с высоким сопротивлением для материалов класса TeGeSb, которые удовлетворяют критериям настоящего изобретения, обычно характеризуются фактически пониженными концентрациями Те по отношению к известным существующим материалам для электрически стираемой памяти. Примеры материалов TeGeSb приведены в патентах США 5534711, 5536947 и 5596522, принадлежащих настоящему заявителю. В одном составе, который обеспечивает существенно улучшенные рабочие характеристики электрического переключения, средняя концентрация Те в напыленных материалах ниже 70%, обычно ниже порядка 60% и в основном лежит в диапазоне примерно от 23% до примерно 58% Те, а наиболее предпочтительным является диапазон примерно от 48% до 58% Те. Концентрации Ge выше примерно на 5% и лежат в диапазоне в среднем от примерно 8% до примерно 30% в материале, где в основном концентрация остается ниже 50%. Наиболее предпочтительно, чтобы концентрации Ge лежали в диапазоне примерно от 8% до 40%. Другим основным составным элементом в этом составе являлась Sb. Данные процентные соотношения являются атомными (процентными) концентрациями, которые составляют в сумме 100% атомов составляющих элементов. Таким образом, этот состав может быть описан как ТеаGеbSb100-(а+b). Эти трехкомпонентные сплавы Те-Ge-Sb являются полезными исходными материалами для разработки дополнительных материалов с фазовыми переходами, имеющих лучшие электрические характеристики.
Материалы с фазовыми переходами согласно настоящему изобретению предпочтительно включают, по меньшей мере, один халькогенидный элемент и могут включать один или несколько металлов переходной группы. Материалы с фазовыми переходами, которые включают металлы переходной группы, элементарно модифицируются в формы материалов в трехкомпонентной системе Te-Ge-Sb. To есть элементарно модифицированные материалы с фазовыми переходами образуют модифицированные формы сплавов Te-Ge-Sb с фазовыми переходами. Эта элементарная модификация достигается путем включения металлов переходной группы в базовую трехкомпонентную систему Te-Ge-Sb с либо без дополнительного халькогенидного элемента, к примеру Se. В общем случае элементарно модифицированные материалы с фазовыми переходами разбиваются на две категории.
Первая категория материалов с фазовыми переходами включает Те, Ge, Sb и металл переходной группы при соотношении (TeaGebSb100-(a+b))сТМ100-c где индексы выражены в атомных процентных концентрациях, которые в сумме составляют 100% составляющих элементов, а ТМ - это один или несколько металлов переходной группы, а и b были пояснены выше для трехкомпонентной системы Te-Ge-Sb, а с лежит в диапазоне примерно от 90% до 99,99%. Металлы переходной группы предпочтительно включают Cr, Fe, Ni, Nb, Pd, Pt и их смеси или сплавы.
Ко второй категории материалов с фазовыми переходами относятся Те, Ge, Sb, Se и металл переходной группы при соотношении (TeaGebSb100-(a+b))cTMdSe100-(c+d), где индексы выражены в атомных процентных концентрациях, которые в сумме составляют 100% составляющих элементов, где ТМ - это один или несколько металлов переходной группы, а и b были пояснены выше для трехкомпонентной системы Te-Ge-Sb, с лежит в диапазоне примерно от 90% до 99,5%, a d - в диапазоне примерно от 0,01% до 10%. Металлы переходной группы могут предпочтительно включать Cr, Fe, Ni, Pd, Pt, Nb и их смеси или сплавы.
Материал с фазовыми переходами обладает по существу энергонезависимыми установочными значениями сопротивления. Однако, если значение сопротивления материала с фазовыми переходами не отклоняется ("дрейфует") от изначально установленного значения, для компенсации такого изменения может быть использована "композиционная модификация", описанная ниже. Используемый здесь термин "энергонезависимый" относится к состоянию, при котором установленное значение сопротивления остается фактически постоянным в течение интервалов времени хранения. Конечно, для обеспечения полного отсутствия "дрейфа", приводящего к превышению допустимого предела ошибок, могут быть использованы программные средства (в том числе рассмотренная выше система обратной связи).
Определенное здесь понятие "композиционная модификация" включает любое средство модификации состава материала с фазовыми переходами для обеспечения практически стабильных значений сопротивления, включая добавление элементов, растягивающих ширину запрещенной зоны, для увеличения собственного сопротивления материала. Одним из примеров композиционной модификации является постепенное включение композиционных неоднородностей по толщине. Например, в объеме материала с фазовыми переходами может быть выполнено постепенное изменение от первого сплава Te-Ge-Sb ко второму сплаву Te-Ge-Sb с другим составом. Постепенное композиционное изменение может принимать любую форму, которая уменьшает дрейф установленного значения сопротивления. Например, плавное композиционное изменение нет необходимости ограничивать первым и вторым сплавом из системы одинаковых сплавов. Постепенное изменение также может быть выполнено с количеством сплавов больше двух. Постепенное изменение может быть однородным и непрерывным либо неоднородным или ненепрерывным. Конкретный пример постепенного композиционного изменения, которое приводит к уменьшению дрейфа значения сопротивления, включает однородное и непрерывное постепенное превращение Ge14Sb29Te57 на одной поверхности в Ge22Sb22Te56 на противоположной поверхности.
Другим способом использования композиционной модификации для уменьшения дрейфа сопротивления является расслоение объема материала с фазовыми переходами. То есть объем материала с фазовыми переходами может быть сформирован из множества отдельных относительно тонких слоев разного состава. Например, объем материала с фазовыми переходами может включать одну или несколько пар слоев, каждый из которых выполнен из разного сплава Te-Ge-Sb. Опять, как в случае с постепенно изменяющимися по составу композициями, может быть использована любая комбинация слоев, которая приводит к существенному уменьшению дрейфа значения сопротивления. Слои могут иметь одинаковую толщину либо могут быть разной толщины. Может быть использовано любое количество слоев, и в объеме материала памяти может быть множество слоев из одинакового сплава, либо соприкасающиеся, либо отделенные друг от друга. Также могут быть использованы слои из любого количества разных сплавов. Конкретным примером композиционного расслоения является объем материала памяти, который содержит чередующиеся пары слоев Gе14Sb29Те57 и Ge22Sb22Te56.
Еще один вид композиционной неоднородности для уменьшения дрейфа сопротивления выполняется путем сочетания постепенного композиционного изменения и композиционного расслоения. В частности, вышеупомянутое постепенное композиционное изменение может выполняться в сочетании с любым видом вышеописанного композиционного расслоения для формирования объема материала памяти со стабильным сопротивлением. Примерами объемов материала с фазовыми переходами, где используется такое сочетание, являются: (1) объем материала с фазовыми переходами, который включает дискретный слой из Ge22Sb22Te56, за которым следует постепенно изменяющаяся композиция из Ge14Sb29Te57 и Ge22Sb22Te56 и (2) объем материала с фазовыми переходами, который содержит отдельный слой Ge14Sb29Te57 и постепенно изменяющуюся композицию Ge14Sb29Te57 и Ge22Sb22Te56.
Материал памяти может быть выполнен с помощью таких способов, как распыление, испарение или химическое осаждение из паровой фазы (ХОПФ), которые могут быть усовершенствованы с помощью плазменных технологий, к примеру радиочастотного тлеющего разряда. Наиболее предпочтительно создавать материал памяти радиочастотным распылением или испарением. Он может быть выполнен с применением технологий распыления из множества источников при использовании множества мишеней - обычно мишени из материала с фазовыми переходами и мишени из диэлектрического материала. При расположении этих мишеней на подложке друг против друга распыление выполняется, когда подложка поворачивается относительно каждой мишени. Также может быть использована мишень, содержащая как материал с фазовыми переходами, так и диэлектрический материал. Кроме того, для управляемого изменения морфологии материала с фазовыми переходами внутри композиционного материала памяти, сформированного благодаря эффекту роста кристаллов, а также агрегирования кристаллов благодаря перемещениям поверхности, может быть использован нагрев подложки.
Другим важным применением универсального элемента памяти по настоящему изобретению является сеть параллельной обработки, к примеру сеть, которая может быть использована в нейронных сетях и в вычислительных системах искусственного интеллекта. Сеть параллельной обработки содержит взаимосвязанный по вертикали набор для параллельной распределенной обработки данных, который включает множество уложенных друг на друга матриц из единичных ячеек. Каждая единичная ячейка имеет связь для передачи данных, по меньшей мере, с одной другой единичной ячейкой на соседней плоскости. Предпочтительно, чтобы единичные ячейки на данной плоскости были также до некоторой степени связаны между собой. Таким образом может быть установлена высокая степень связности между отдельными единичными ячейками набора. Сети параллельной обработки раскрыты в патенте США 5159661, упомянутом в качестве ссылки и принадлежащем настоящему заявителю.
Нейронные вычислительные операции основаны на подражании способу вычисления, который используется нейронами у животных. Нейрон воспринимает электрические сигналы от большого количества других нейронов. Каждому из этих сигналов нейрон присваивает вес или важность. Присвоенные веса "узнаются" системой опытным путем. Когда сумма взвешенных входных сигналов превысит пороговое значение, нейрон возбуждается. Это возбуждение создает электрический сигнал, посылаемый на входы большого количества других нейронов.
Универсальные элементы памяти по настоящему изобретению могут быть включены в системы нейронных сетей для того, чтобы они вели себя во многом аналогичным образом. В указанном воплощении в универсальный элемент памяти подается некоторое количество взвешенных импульсов, пока не будет достигнут порог и элемент не включится или "возбудится". Дополнительное преимущество настоящего изобретения заключается в том, что импульсы не должны подаваться одновременно. Воздействие каждого импульса запоминается в энергонезависимой форме и остается в памяти, пока не будет подан следующий импульс вдобавок к уже запомненным импульсам. Таким образом может поддерживаться поведение нейрона, использующего последовательные импульсы, подаваемые в любом порядке во времени.
Это обеспечивает простую регулярную структуру в виде набора элементов памяти для выполнения логических функций нейронов. Одно воплощение настоящего изобретения, включенное в состав процессора нейронной сети, показано на фиг.7. В этом воплощении набор универсальных элементов памяти 200 по настоящему изобретению формируется с изолирующими диодами 202. Как показано на фигуре, от выходов столбцов набора к входам строк набора через чувствительные усилители 208 и токовые возбудители 210 установлены каналы обратной связи 204 и 206.
Когда отдельный элемент памяти 200 находится в состоянии с высоким сопротивлением, степень связности между строкой и столбцом, к которому он подсоединен, является низкой из-за высокого сопротивления.
Взвешенные импульсы подаются токовыми возбудителями в универсальные элементы памяти 200 через изолирующие диоды 202 с использованием стратегии управления, согласно которой принимается решение, когда подавать импульсы и какие веса им присвоить. Воздействие этих импульсов кумулятивно запоминается в каждом элементе памяти. Когда в любом данном элементе памяти будет достигнут выбранный пороговый уровень, этот элемент переключается или "возбуждается", переходя в состояние с низким сопротивлением, чтобы увеличить уровень связности между строкой и столбцом, к которому он подсоединен, по причине низкого сопротивления установленного канала.
Единичная ячейка, которая может быть использована в этом воплощении, а также в других воплощениях, показана на фиг.8, иллюстрирующей типичную единичную ячейку, которая может быть использована в настоящем изобретении. Единичная ячейка включает шину 10 ввода данных и шину 12 вывода данных. Связь между двумя шинами 10, 12 устанавливается через универсальный элемент памяти 14 настоящего изобретения. На фиг.9 схематически изображена часть набора, состоящего из двух уложенных друг на друга матриц 140, 142, каждая из которых включает единичные ячейки, соединенные через вертикальный межслойный переход 44. Предполагается, что аналогичные уложенные друг на друга матрицы входят в объем настоящего изобретения для других показанных здесь единичных ячеек.
Единичная ячейка дополнительно включает изолирующий прибор, к примеру диод 16. Обычно единичные ячейки располагаются в наборе, где шины 10 ввода данных и шины 12 вывода данных содержат ряд строк и столбцов, и в этом варианте изолирующий прибор 16 предназначен для предотвращения перекрестных помех между соседними единичными ячейками. Изолирующий прибор изображен в виде диода 16 и как таковой может включать тонкопленочный диод, к примеру поликристаллический кремниевый диод, хотя подобным же образом здесь могут быть использованы аморфные, поликристаллические или кристаллические диоды из разных других материалов, а также другие приборы, к примеру транзисторы. При изготовлении структур, содержащих халькогенидные элементы и поликристаллические диоды, диоды обычно выполняются посредством напыления в виде аморфных приборов с использованием тонкопленочной технологии, а затем эти диоды кристаллизуются. Согласно настоящему изобретению, установлено, что кристаллизация материала диодов посредством использования коротких световых импульсов от лазера либо аналогичного источника имеет преимущество, состоящее в высокой скорости кристаллизации материала диодов без разрушения халькогенидного материала.
Ячейка на фиг.8 является частью матрицы в общем случае идентичных ячеек, расположенных по строкам и столбцам. Процессор по настоящему изобретению включает набор таких уложенных друг на друга матриц, причем, по меньшей мере, несколько ячеек в первой матрице соединены с ячейками во второй матрице, так что выход данных ячейки на первой плоскости 140 связан с входом ячейки на второй плоскости 142.
Заметим, что вертикальные межслойные переходы 44 на фиг.9 обеспечивают средство установки связи между шиной 10 ввода данных первой единичной ячейки в матрице 140 и шиной 12 вывода данных второй единичной ячейки в матрице 142. Как видно из фиг.9, связь возникает через объем материала памяти, по меньшей мере, в одной единичной ячейке. Соединение между шиной 10 ввода данных в матрице 140 и шиной 12 вывода данных в матрице 142 определяется различимыми запрограммированными состояниями халькогенидного материала на основе многозначного цифрового элемента памяти с фазовыми переходами.
Сеть обработки данных может дополнительно включать средство для программирования каждой единичной ячейки в одно из программируемых состояний. Средство для программирования может содержать средство для подачи электрического сигнала в объем материала памяти каждой единичной ячейки. На фиг.10 изображена единичная ячейка, включающая вход возбуждения 18 и вход запрета 20, а также шину 12 вывода данных. Вариант дополнительно включает универсальный многозначный цифровой элемент памяти 14 и изолирующий прибор 16, связанный с каждой из входных шин 18, 20. Единичная ячейка этого типа может принимать биполярные данные, которые либо стимулируют, либо запрещают выходную реакцию. В вышеупомянутых единичных ячейках многозначный цифровой элемент памяти Овшинского программируется сигналами, подаваемыми на шины 10, 18, 20 ввода данных и шины 12 вывода данных.
На фиг.11 изображено еще одно воплощение настоящего изобретения, которое дополнительно включает полевой транзистор 22, имеющий исток и сток, соединенный последовательно с шиной 10 ввода данных и многозначным цифровым элементом памяти 14 Овшинского. Затвор 24 транзистора получает сигнал от отдельной шины 26 управления. В единичной ячейке этого типа данные, подаваемые на шину 26 управления, могут дополнительно изменять или добавлять данные в шину 10 ввода, так чтобы дополнительно воздействовать на установку и возврат в исходное состояние многозначного цифрового элемента 14 памяти Овшинского.
На фиг. 12 показано еще одно воплощение единичной ячейки. Эта ячейка включает шину возбуждения 18 и шину 20 запрета, каждая из которых имеет полевой транзистор 22 со своими истоком и стоком, последовательно соединенным с универсальным многозначным цифровым элементом 14 памяти и изолирующим диодом 16. Управление затворами 24 каждого транзистора 22 выполняется по общей шине 28 управления. При работе единичной ячейки этого типа общая шина 28 управления получает входные данные, к примеру данные от пиксела датчика изображения и передает эти данные в единичную ячейку. Данные возбуждения и запрета на соответствующих шинах 18, 20 изменяют реакцию ячейки на эти данные, генерируя выходной сигнал, который передается на другие ячейки в сети обработки данных.
Заметим, что сеть параллельной обработки по настоящему изобретению включает средство для параллельного ввода множества данных. Средство для параллельного ввода множества данных может также дополнительно включать средство для обнаружения заранее выбранных химических примесей и генерации в ответ на это электрического сигнала.
Кроме того, средство для параллельного ввода множества данных может включать средство для параллельного ввода электрических данных. Также средство для параллельного ввода множества данных может включать средство для параллельного ввода оптических данных. Средство для параллельного ввода оптических данных может включать средство для преобразования оптических данных в электрические данные. Средство для преобразования оптических данных в электрические данные может включать фоточувствительную подложку из кремниевого сплава.
Понятно, что вышесказанное иллюстрирует конкретные конфигурации единичных ячеек нейронной сети, которые могут быть использованы в настоящем изобретении. Подобным же образом могут быть использованы и другие варианты единичной ячейки. Настоящее изобретение охватывает все наборы для параллельной распределенной обработки данных, имеющие взаимосвязанные единичные ячейки, которые включают универсальный многозначный цифровой элемент памяти по настоящему изобретению. Настоящее изобретение легко приспособить для производства вычислительных систем нейронных сетей, а также различных других устройств параллельной обработки данных.
В контексте настоящего изобретения предпочтительно, чтобы объем материала памяти представлял собой материал на основе халькогенидных элементов. Материалы на основе халькогенидных элементов включают один или несколько халькогенидных элементов, входящих в группу IVa периодической таблицы. Объем материала памяти может включать один или несколько элементов из группы, состоящей из углерода, кремния, германия, олова, свинца, фосфора, мышьяка, сурьмы, фтора и висмута.
Другое использование элементов памяти по настоящему изобретению включает (матричные) наборы для запоминания данных. На фиг.13 показан вид сверху возможной конфигурации для запоминания данных во множестве элементов памяти. Как показано на этой фигуре, устройства образуют матрицу X-Y элементов памяти. Горизонтальные полосы представляют набор Х электродной сетки X-Y для адресации отдельных элементов. Вертикальные полосы представляют набор Y адресных шин.
Каждый элемент памяти электрически изолирован от других путем использования изолирующих элементов какого-либо типа. На фиг.14 представлена схема компоновки устройств памяти, где показано, как может быть выполнена электрическая изоляция с использованием диодов. Схема содержит сетку X-Y с элементами 14 памяти, электрически соединенными последовательно с изолирующими диодами 16. Адресные шины 12 и 42 подсоединены к внешним схемам адресации способом, хорошо известным специалистам в данной области техники. Назначение изолирующих элементов состоит в том, чтобы дать возможность считывания и записи для каждого отдельного элемента памяти без помех со стороны данных, хранящихся в соседних или удаленных элементах памяти матрицы.
На фиг. 15 показана часть монокристальной полупроводниковой подложки 50 со сформированной на ней матрицей 51 памяти по настоящему изобретению. На той же подложке 50 сформирована матрица 52 адресации, которая соответственно подсоединена к матрице 51 памяти соединителями 53 в интегральном исполнении. Матрица 52 адресации содержит средство генерации сигналов, которое определяет и управляет установкой и считыванием импульсов, подаваемых в матрицу 51 памяти. Конечно, матрица 52 адресации может быть объединена и изготовлена одновременно с твердотельной матрицей 51 памяти.
В другом воплощении, показанном на фиг.16, универсальный элемент памяти по изобретению включен в качестве связующего элемента в узловую сеть системы нейронной сети. Как показано на фиг.16, универсальный элемент 302 памяти по изобретению имеет конфигурацию в виде устройства с тремя выводами, которое имеет вывод 304 для управления, вывод 306 для сигналов и общий вывод 308 для управления и сигналов. Выводы 304 и 306 подсоединены к одному электроду 310 устройства 302, а вывод 308 подсоединен к другому выводу 312 этого устройства. Электроды 310 и 312 подсоединены к элементу 314 с фазовыми переходами для управления его переключением вышеописанным способом.
Выводы 306 и 308 подсоединены соответственно к узлам 316 и 318 узловой сети системы нейронной сети. Таким образом, элемент 302 памяти подсоединен для управления связностью между узлами 316 и 318. То есть когда элемент 302 находится в состоянии с высоким сопротивлением, связность между узлами 316 и 318 минимальна, а когда элемент 302 находится в состоянии с низким сопротивлением, связность между узлами 316 и 318 максимальна.
Управление элементом 302 реализуется в показанном в воплощении с помощью системы 320 управления нейронной сетью, которая соединена с электродом 310 через вывод управления 394 и с электродом 312 через общий вывод 308. Система 320 управления нейронной сетью подает взвешенные импульсы на универсальный элемент 302 памяти через выводы 304 и 308, используя стратегию управления, согласно которой принимается решение, когда подавать импульсы и какие веса им присвоить. Воздействие этих импульсов кумулятивно запоминается в элементе 302 памяти. Когда в элементе 302 памяти будет достигнут выбранный пороговый уровень, этот элемент переключается или "возбуждается", переходя в состояние с низким сопротивлением, чтобы повысить уровень связности между узлами 316 и 318. Если это требуется, то между узлом 316 и выводом 306 для изоляции узловой сети от импульсов управления, которые подаются на вывод 304 управления, может быть вставлен блокирующий диод.
Выводы 304, 306 и 308 могут быть расположены рядом с элементом 302, либо на расстоянии от этого элемента, чтобы без труда обеспечить связь с другими устройствами и схемами. Например, при использовании воплощения по фиг.16 в интегральном исполнении выводы 304, 306 и 308 могут быть расположены так, чтобы наилучшим образом соответствовать этапам формирования и металлизации элемента в интегральной микросхеме при создании и обеспечении внутренних и внешних соединений с другими устройствами и схемами.
В воплощении по фиг.16 показана только пара узлов в узловой сети, которая содержит множество узлов, и должно быть ясно, что все либо любая выбранная часть узлов в сети могут быть взаимосвязаны с помощью элементов связности по изобретению так, как показано на фиг.16.
Как обсуждалось ранее, способ программирования по настоящему изобретению применим в области криптографии. Одним из основных способов криптографии является использование ключа шифрования. Этот ключ используется для шифрования и дешифрования передаваемой информации. Проблема использования ключа состоит в том, что если ключ известен третьему лицу, зашифрованная информация может быть им декодирована. В настоящее время самые лучшие ключи шифрования имеют длину в сотни и тысячи цифр. Никто не может запомнить такое длинное число. Следовательно, ключ шифрования для данных, передаваемых, например, через сеть Интернет, может храниться на жестких дисках компьютеров, участвующих в передаче данных. Хранение на жестком диске делает это число доступным любому лицу, получившему доступ к этим компьютерам, путем простого считывания информации непосредственно с жесткого диска. Таким образом, получить ключ шифрования не составляет особого труда.
Использование универсальных узлов памяти по изобретению, запрограммированных посредством раскрытых здесь способов, для запоминания ключей шифрования исключает проблему несанкционированного считывания ключа шифрования. Иными словами, благодаря тому, что считывание, необходимое для определения состояния каждого элемента памяти, имеет разрушающий характер, лицо, пытающееся считать ключ, запрограммированный в наборе универсальных микросхем памяти по изобретению, не зная ширину, амплитуду и прочие параметры программирующих импульсов, использованных для программирования элементов памяти, не сможет надежно считать данные, запомненные в элементе памяти.
Например, предположим, что при программировании элемента памяти Овшинского в качестве общего количества импульсов, необходимых для переключения устройства из состояния с высоким сопротивлением в состояние с низким сопротивлением, было использовано 8 импульсов длительностью 40 нс. Кроме того, предположим, что память была запрограммирована с помощью 5 импульсов, из чего следует, что понадобится еще 3 импульса для установки устройства в течение необходимого полного времени, составляющего 120 нс. Теперь предположим, что некоторые лица, не знающие, как было запрограммировано устройство, попытаются считать программное состояние этого устройства. Они не знают, что устройство было запрограммировано с использованием 40-нсных импульсов. Следовательно, когда они попытаются считать информацию с устройства, они скорее всего неправильно выберут длительность программирующего импульса. Предположим, к примеру, что они выберут программирующие импульсы длиной 60 нс, чтобы попытаться считать данные с устройства. Они подадут на устройство только два импульса, прежде чем оно переключится из состояния с высоким сопротивлением в состояние с низким сопротивлением. Следовательно, даже если они знали общее количество состояний программирования, они получат неправильный результат, равный 6, вместо запрограммированного 5. Дополнительно, если общее количество состояний программирования не известно, то невозможно знать число, из которого вычитается количество импульсов, необходимых для установки устройства в состояние с низким сопротивлением.
Следовательно ясно, что, не зная параметров программирования для элементов памяти, невозможно выполнить считывание запрограммированного состояния устройства.
Понятно, что приведенное здесь описание подробных примеров воплощения изобретения предназначено для полного и законченного изложения настоящего изобретения, и что указанные подробности не следует рассматривать как ограничение действительного объема патентной защиты данного изобретения изложенного и определенного в прилагаемой формуле изобретения.

Claims (21)

1. Способ запоминания и извлечения информации в элементе памяти с фазовыми переходами, содержащем материал памяти с фазовыми переходами, имеющий по меньшей мере состояние с высоким сопротивлением и обнаруживаемое отличное состояние с низким сопротивлением, причем материал с фазовыми переходами выполнен с возможностью установки из состояния с высоким сопротивлением в состояние с низким сопротивлением с помощью установочного энергетического импульса, причем указанный способ содержит следующие этапы, на которых: запоминают информацию в элементе памяти путем подачи по меньшей мере одного программного энергетического импульса в материал памяти с фазовыми переходами, причем по меньшей мере один программный энергетический импульс недостаточен для установки материала памяти из состояния с высоким сопротивлением в обнаруживаемое отличное состояние с низким сопротивлением, но достаточен для изменения материала памяти, так что накопление по меньшей мере одного программного энергетического импульса вместе с по меньшей мере одним дополнительным программным энергетическим импульсом устанавливает материал памяти из состояния с высоким сопротивлением в обнаруживаемое отличное состояние с низким сопротивлением, и извлекают информацию, запомненную в элементе памяти, путем подачи в элемент памяти дополнительных программных энергетических импульсов до тех пор, пока элемент памяти не будет вынужден переключиться в обнаруживаемое отличное состояние с низким сопротивлением, и подсчитывают количество дополнительных программных энергетических импульсов, поданных для того, чтобы вызвать переключение элемента памяти в состояние с низким сопротивлением.
2. Способ по п. 1, в котором упомянутая энергия является электрической энергией.
3. Способ по п. 1, в котором упомянутый материал с фазовыми переходами содержит один или несколько элементов, выбранных из группы, состоящей из Те, Se, Ge, Sb, Bi, Pb, Sn, As, S, Si, P, О и их смесей или сплавов.
4. Способ по п. 3, в котором упомянутый материал с фазовыми переходами содержит по меньшей мере один халькогенидный элемент и по меньшей мере один элемент из металлов переходной группы.
5. Способ по п. 4, в котором халькогенидный элемент выбирают из группы Те, Se и их смесей или сплавов.
6. Способ по п. 3, в котором халькогенидный элемент является смесью Те и Se.
7. Способ по п. 6, в котором по меньшей мере один элемент из металлов переходной группы выбирают из группы, состоящей из Cr, Fe, Ni, Nb, Pd, Pt и их смесей или сплавов.
8. Способ управления элементом взаимосвязи для изменения связности в нейронной сети, причем элемент взаимосвязи содержит единичную ячейку, включающую в себя материал с фазовыми переходами, имеющий по меньшей мере состояние с высоким сопротивлением и состояние с низким сопротивлением, при этом материал с фазовыми переходами выполнен с возможностью установки из состояния с высоким сопротивлением в состояние с низким сопротивлением с помощью установочного энергетического импульса и из состояния с низким сопротивлением в состояние с высоким сопротивлением с помощью энергетического импульса сброса, причем указанный способ содержит следующие этапы, на которых: подают энергетический импульс сброса в единичную ячейку для установки материала с фазовыми переходами в исходное состояние с высоким сопротивлением, и подают в единичную ячейку программные энергетические импульсы с выбранными весами и длительностями на основе стратегии управления нейронной сетью, причем по меньшей мере нескольких программных энергетических импульсов в отдельности недостаточно для установки материала памяти из состояния с высоким сопротивлением в состояние с низким сопротивлением, но достаточно для изменения материала с фазовыми переходами, так что накопление по меньшей мере нескольких программных энергетических импульсов вместе с по меньшей мере одним или несколькими дополнительными программными энергетическими импульсами устанавливает материал с фазовыми переходами из состояния с высоким сопротивлением, формирующего первый уровень связности, в состояние с низким сопротивлением, формирующее второй уровень связности, отличный от первого уровня для состояния с высоким сопротивлением.
9. Способ по п. 8, в котором упомянутая энергия является электрической энергией.
10. Способ по п. 8, в котором упомянутый материал с фазовыми переходами содержит один или несколько элементов, выбранных из группы, состоящей из Те, Se, Ge, Sb, Bi, Pb, Sn, As, S, Si, P, О и их смесей или сплавов.
11. Способ по п. 10, в котором упомянутый материал с фазовыми переходами содержит по меньшей мере один халькогенидный элемент и по меньшей мере один элемент из металлов переходной группы.
12. Способ по п. 11, в котором упомянутый халькогенидный элемент выбирают из группы Те, Se и их смесей или сплавов.
13. Способ по п. 12, в котором упомянутый халькогенидный элемент является смесью Те и Se.
14. Способ по п. 13, в котором по меньшей мере один элемент из металлов переходной группы выбирают из группы, состоящей из Cr, Fe, Ni, Nb, Pd, Pt и их смесей или сплавов.
15. Устройство управления уровнем связности между узлами в узловой сети системы нейронной сети, содержащее единичную ячейку, содержащую материал с фазовыми переходами, имеющий по меньшей мере состояние с высоким сопротивлением и состояние с низким сопротивлением, причем материал с фазовыми переходами выполнен с возможностью установки из состояния с высоким сопротивлением в состояние с низким сопротивлением с помощью установочного энергетического импульса и из состояния с низким сопротивлением в состояние с высоким сопротивлением с помощью энергетического импульса сброса, первый и второй электроды, электрически соединенные с материалом с фазовыми переходами для (1) подачи электрической энергии в материал с фазовыми переходами с целью переключения материала с фазовыми переходами из состояния с высоким сопротивлением в состояние с низким сопротивлением и обратно, и (2) для установки канала проведения сигнала через материал с фазовыми переходами, когда материал с фазовыми переходами находится в состоянии с низким сопротивлением, вывод для управления и вывод для сигналов, которые оба электрически соединены с первым электродом, общий вывод для управления и сигналов, соединенный со вторым электродом, причем вывод для сигналов электрически соединен с первым узлом узловой сети, а общий вывод управления и сигналов электрически соединен со вторым узлом узловой сети для управления уровнем связности между первым и вторым узлами, и систему управления нейронной сетью, электрически соединенную с выводом для управления и с общим выводом для управления и сигналов, для подачи взвешенных импульсов управления в материал с фазовыми переходами, чтобы заставить материал с фазовыми переходами переключиться из состояния с высоким сопротивлением в состояние с низким сопротивлением и тем самым увеличить уровень связности между первым и вторым узлами, когда кумулятивное действие импульсов управления превысит уровень порога переключения материала с фазовыми переходами.
16. Устройство по п. 15, в котором упомянутая энергия является электрической энергией.
17. Устройство по п. 15, в котором упомянутый материал с фазовыми переходами содержит один или несколько элементов, выбранных из группы, состоящей из Те, Se, Ge, Sb, Bi, Pb, Sn, As, S, Si, P, О и их смесей или сплавов.
18. Устройство по п. 17, в котором упомянутый материал с фазовыми переходами содержит по меньшей мере один халькогенидный элемент и по меньшей мере один элемент из металлов переходной группы.
19. Устройство по п. 18, в котором упомянутый халькогенидный элемент выбран из группы Те, Se и их смесей или сплавов.
20. Устройство по п. 19, в котором упомянутый халькогенидный элемент является смесью Те и Se.
21. Устройство по п. 20, в котором по меньшей мере один элемент из металлов переходной группы выбран из группы, состоящей из Cr, Fe, Ni, Nb, Pd, Pt и их смесей или сплавов.
RU2001101450/09A 1999-04-12 2000-04-12 Универсальный элемент памяти с системами, использующими этот элемент, способ и устройство для считывания, записи и программирования универсального элемента памяти RU2216054C2 (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/289,713 1999-04-12
US09/289,713 US6141241A (en) 1998-06-23 1999-04-12 Universal memory element with systems employing same and apparatus and method for reading, writing and programming same

Publications (2)

Publication Number Publication Date
RU2001101450A RU2001101450A (ru) 2003-01-27
RU2216054C2 true RU2216054C2 (ru) 2003-11-10

Family

ID=23112756

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2001101450/09A RU2216054C2 (ru) 1999-04-12 2000-04-12 Универсальный элемент памяти с системами, использующими этот элемент, способ и устройство для считывания, записи и программирования универсального элемента памяти

Country Status (11)

Country Link
US (1) US6141241A (ru)
EP (1) EP1104578B1 (ru)
JP (1) JP2002541613A (ru)
KR (1) KR100636086B1 (ru)
AU (1) AU4081600A (ru)
BR (1) BR0006031A (ru)
CA (1) CA2332867A1 (ru)
DE (1) DE60037301T2 (ru)
MX (1) MXPA00011876A (ru)
RU (1) RU2216054C2 (ru)
WO (1) WO2000062301A1 (ru)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2610058C1 (ru) * 2015-12-04 2017-02-07 Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский университет "Московский институт электронной техники" (МИЭТ) Способ получения материала фазовой памяти
RU2644120C2 (ru) * 2013-09-26 2018-02-07 Интел Корпорейшн Обновление данных, сохраненных в перекрестной энергонезависимой памяти
US10971685B2 (en) 2015-02-10 2021-04-06 Sony Corporation Selective device, memory cell, and storage unit

Families Citing this family (207)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6147395A (en) * 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
US6201734B1 (en) * 1998-09-25 2001-03-13 Sandisk Corporation Programmable impedance device
US6792754B2 (en) * 1999-02-15 2004-09-21 Silverbrook Research Pty Ltd Integrated circuit device for fluid ejection
US6075719A (en) * 1999-06-22 2000-06-13 Energy Conversion Devices, Inc. Method of programming phase-change memory element
US7247876B2 (en) 2000-06-30 2007-07-24 Intel Corporation Three dimensional programmable device and method for fabricating the same
JP5792918B2 (ja) 2000-08-14 2015-10-14 サンディスク・スリー・ディ・リミテッド・ライアビリティ・カンパニーＳａｎｄｉｓｋ ３Ｄ Ｌｌｃ 高集積メモリデバイス
US6567293B1 (en) * 2000-09-29 2003-05-20 Ovonyx, Inc. Single level metal memory cell using chalcogenide cladding
US6534781B2 (en) 2000-12-26 2003-03-18 Ovonyx, Inc. Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact
US6638820B2 (en) 2001-02-08 2003-10-28 Micron Technology, Inc. Method of forming chalcogenide comprising devices, method of precluding diffusion of a metal into adjacent chalcogenide material, and chalcogenide comprising devices
US6900468B2 (en) * 2001-02-20 2005-05-31 Hewlett-Packard Development Company, L.P. Indium chalcogenide, gallium chalcogenide, and indium-gallium chalcogenide phase-change media for ultra-high-density data-storage devices
US6727192B2 (en) 2001-03-01 2004-04-27 Micron Technology, Inc. Methods of metal doping a chalcogenide material
US6734455B2 (en) * 2001-03-15 2004-05-11 Micron Technology, Inc. Agglomeration elimination for metal sputter deposition of chalcogenides
US7102150B2 (en) 2001-05-11 2006-09-05 Harshfield Steven T PCRAM memory cell and method of making same
US6480438B1 (en) 2001-06-12 2002-11-12 Ovonyx, Inc. Providing equal cell programming conditions across a large and high density array of phase-change memory cells
US6462984B1 (en) 2001-06-29 2002-10-08 Intel Corporation Biasing scheme of floating unselected wordlines and bitlines of a diode-based memory array
US6487113B1 (en) 2001-06-29 2002-11-26 Ovonyx, Inc. Programming a phase-change memory with slow quench time
US6570784B2 (en) 2001-06-29 2003-05-27 Ovonyx, Inc. Programming a phase-change material memory
US6951805B2 (en) 2001-08-01 2005-10-04 Micron Technology, Inc. Method of forming integrated circuitry, method of forming memory circuitry, and method of forming random access memory circuitry
US6590807B2 (en) 2001-08-02 2003-07-08 Intel Corporation Method for reading a structural phase-change memory
US6593624B2 (en) 2001-09-25 2003-07-15 Matrix Semiconductor, Inc. Thin film transistors with vertically offset drain regions
US6737312B2 (en) 2001-08-27 2004-05-18 Micron Technology, Inc. Method of fabricating dual PCRAM cells sharing a common electrode
US6784018B2 (en) 2001-08-29 2004-08-31 Micron Technology, Inc. Method of forming chalcogenide comprising devices and method of forming a programmable memory cell of memory circuitry
US6881623B2 (en) 2001-08-29 2005-04-19 Micron Technology, Inc. Method of forming chalcogenide comprising devices, method of forming a programmable memory cell of memory circuitry, and a chalcogenide comprising device
US6955940B2 (en) 2001-08-29 2005-10-18 Micron Technology, Inc. Method of forming chalcogenide comprising devices
US20030047765A1 (en) 2001-08-30 2003-03-13 Campbell Kristy A. Stoichiometry for chalcogenide glasses useful for memory devices and method of formation
US6507061B1 (en) * 2001-08-31 2003-01-14 Intel Corporation Multiple layer phase-change memory
US7113474B2 (en) 2001-09-01 2006-09-26 Energy Conversion Devices, Inc. Increased data storage in optical data storage and retrieval systems using blue lasers and/or plasmon lenses
JP4911845B2 (ja) * 2001-09-20 2012-04-04 株式会社リコー 相変化型不揮発性メモリ素子、該相変化型不揮発性メモリ素子を用いたメモリアレーおよび該相変化型不揮発性メモリ素子の情報記録方法
US6879525B2 (en) * 2001-10-31 2005-04-12 Hewlett-Packard Development Company, L.P. Feedback write method for programmable memory
US6815818B2 (en) 2001-11-19 2004-11-09 Micron Technology, Inc. Electrode structure for use in an integrated circuit
US6791859B2 (en) 2001-11-20 2004-09-14 Micron Technology, Inc. Complementary bit PCRAM sense amplifier and method of operation
US6545903B1 (en) 2001-12-17 2003-04-08 Texas Instruments Incorporated Self-aligned resistive plugs for forming memory cell with phase change material
US6873538B2 (en) 2001-12-20 2005-03-29 Micron Technology, Inc. Programmable conductor random access memory and a method for writing thereto
US6625054B2 (en) 2001-12-28 2003-09-23 Intel Corporation Method and apparatus to program a phase change memory
US6667900B2 (en) 2001-12-28 2003-12-23 Ovonyx, Inc. Method and apparatus to operate a memory cell
US6909656B2 (en) 2002-01-04 2005-06-21 Micron Technology, Inc. PCRAM rewrite prevention
US20030143782A1 (en) 2002-01-31 2003-07-31 Gilton Terry L. Methods of forming germanium selenide comprising devices and methods of forming silver selenide comprising structures
US6867064B2 (en) 2002-02-15 2005-03-15 Micron Technology, Inc. Method to alter chalcogenide glass for improved switching characteristics
US6791885B2 (en) 2002-02-19 2004-09-14 Micron Technology, Inc. Programmable conductor random access memory and method for sensing same
US6891749B2 (en) 2002-02-20 2005-05-10 Micron Technology, Inc. Resistance variable ‘on ’ memory
US7151273B2 (en) 2002-02-20 2006-12-19 Micron Technology, Inc. Silver-selenide/chalcogenide glass stack for resistance variable memory
US6809362B2 (en) 2002-02-20 2004-10-26 Micron Technology, Inc. Multiple data state memory cell
US7087919B2 (en) 2002-02-20 2006-08-08 Micron Technology, Inc. Layered resistance variable memory device and method of fabrication
US6937528B2 (en) 2002-03-05 2005-08-30 Micron Technology, Inc. Variable resistance memory and method for sensing same
JP4660095B2 (ja) * 2002-04-04 2011-03-30 株式会社東芝 相変化メモリ装置
US7663132B2 (en) * 2002-04-04 2010-02-16 Kabushiki Kaisha Toshiba Resistance change memory device
US7623370B2 (en) * 2002-04-04 2009-11-24 Kabushiki Kaisha Toshiba Resistance change memory device
US7767993B2 (en) * 2002-04-04 2010-08-03 Kabushiki Kaisha Toshiba Resistance change memory device
US6864500B2 (en) 2002-04-10 2005-03-08 Micron Technology, Inc. Programmable conductor memory cell structure
US6855975B2 (en) 2002-04-10 2005-02-15 Micron Technology, Inc. Thin film diode integrated with chalcogenide memory cell
US6671710B2 (en) * 2002-05-10 2003-12-30 Energy Conversion Devices, Inc. Methods of computing with digital multistate phase change materials
CN1672125A (zh) * 2002-05-24 2005-09-21 能源变换设备有限公司 因数分解和模运算的方法
US6890790B2 (en) 2002-06-06 2005-05-10 Micron Technology, Inc. Co-sputter deposition of metal-doped chalcogenides
US6825135B2 (en) 2002-06-06 2004-11-30 Micron Technology, Inc. Elimination of dendrite formation during metal/chalcogenide glass deposition
US6999953B2 (en) * 2002-07-03 2006-02-14 Energy Conversion Devices, Inc. Analog neurons and neurosynaptic networks
US7015494B2 (en) 2002-07-10 2006-03-21 Micron Technology, Inc. Assemblies displaying differential negative resistance
US6906939B2 (en) * 2002-08-02 2005-06-14 Unity Semiconductor Corporation Re-writable memory with multiple memory layers
US6850429B2 (en) * 2002-08-02 2005-02-01 Unity Semiconductor Corporation Cross point memory array with memory plugs exhibiting a characteristic hysteresis
US6768665B2 (en) * 2002-08-05 2004-07-27 Intel Corporation Refreshing memory cells of a phase change material memory device
US6859304B2 (en) * 2002-08-09 2005-02-22 Energy Conversion Devices, Inc. Photonic crystals and devices having tunability and switchability
US7018863B2 (en) 2002-08-22 2006-03-28 Micron Technology, Inc. Method of manufacture of a resistance variable memory cell
US6985373B2 (en) * 2002-08-23 2006-01-10 Energy Conversion Devices, Inc. Binary beam steering device
US6768666B2 (en) * 2002-08-23 2004-07-27 Energy Conversion Devices, Inc. Phase angle controlled stationary elements for wavefront engineering of electromagnetic radiation
US7364644B2 (en) 2002-08-29 2008-04-29 Micron Technology, Inc. Silver selenide film stoichiometry and morphology control in sputter deposition
US6856002B2 (en) 2002-08-29 2005-02-15 Micron Technology, Inc. Graded GexSe100-x concentration in PCRAM
US6864521B2 (en) 2002-08-29 2005-03-08 Micron Technology, Inc. Method to control silver concentration in a resistance variable memory element
US6867996B2 (en) * 2002-08-29 2005-03-15 Micron Technology, Inc. Single-polarity programmable resistance-variable memory element
US7163837B2 (en) 2002-08-29 2007-01-16 Micron Technology, Inc. Method of forming a resistance variable memory element
US6831019B1 (en) 2002-08-29 2004-12-14 Micron Technology, Inc. Plasma etching methods and methods of forming memory devices comprising a chalcogenide comprising layer received operably proximate conductive electrodes
US7010644B2 (en) 2002-08-29 2006-03-07 Micron Technology, Inc. Software refreshed memory device and method
US6867114B2 (en) 2002-08-29 2005-03-15 Micron Technology Inc. Methods to form a memory cell with metal-rich metal chalcogenide
US7294527B2 (en) 2002-08-29 2007-11-13 Micron Technology Inc. Method of forming a memory cell
JP4190238B2 (ja) * 2002-09-13 2008-12-03 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
ATE335289T1 (de) * 2002-10-11 2006-08-15 Koninkl Philips Electronics Nv Elektrische einrichtung mit einem phasenänderungsmaterial
US6813177B2 (en) * 2002-12-13 2004-11-02 Ovoynx, Inc. Method and system to store information
US7242019B2 (en) * 2002-12-13 2007-07-10 Intel Corporation Shunted phase change memory
US6744088B1 (en) 2002-12-13 2004-06-01 Intel Corporation Phase change memory device on a planar composite layer
US7285464B2 (en) 2002-12-19 2007-10-23 Sandisk 3D Llc Nonvolatile memory cell comprising a reduced height vertical diode
US8637366B2 (en) 2002-12-19 2014-01-28 Sandisk 3D Llc Nonvolatile memory cell without a dielectric antifuse having high- and low-impedance states
WO2004061851A2 (en) * 2002-12-19 2004-07-22 Matrix Semiconductor, Inc An improved method for making high-density nonvolatile memory
US20050226067A1 (en) * 2002-12-19 2005-10-13 Matrix Semiconductor, Inc. Nonvolatile memory cell operating by increasing order in polycrystalline semiconductor material
US6969868B2 (en) * 2002-12-28 2005-11-29 Intel Corporation Method of storing a data bit including melting and cooling a volume of alloy therein
US7115927B2 (en) 2003-02-24 2006-10-03 Samsung Electronics Co., Ltd. Phase changeable memory devices
US7402851B2 (en) * 2003-02-24 2008-07-22 Samsung Electronics Co., Ltd. Phase changeable memory devices including nitrogen and/or silicon and methods for fabricating the same
US7085155B2 (en) * 2003-03-10 2006-08-01 Energy Conversion Devices, Inc. Secured phase-change devices
DE10310573A1 (de) * 2003-03-11 2004-09-30 Infineon Technologies Ag Nicht-flüchtige, integrierte Speicherzelle und Verfahren zum Einschreiben oder Auslesen einer Information in die / aus der Speicherzelle
US6813178B2 (en) 2003-03-12 2004-11-02 Micron Technology, Inc. Chalcogenide glass constant current device, and its method of fabrication and operation
US7022579B2 (en) 2003-03-14 2006-04-04 Micron Technology, Inc. Method for filling via with metal
US7719875B2 (en) * 2003-03-18 2010-05-18 Kabushiki Kaisha Toshiba Resistance change memory device
US20060203541A1 (en) * 2003-03-18 2006-09-14 Haruki Toda Phase change memory device
US7706167B2 (en) * 2003-03-18 2010-04-27 Kabushiki Kaisha Toshiba Resistance change memory device
US7755934B2 (en) * 2003-03-18 2010-07-13 Kabushiki Kaisha Toshiba Resistance change memory device
US7729158B2 (en) * 2003-04-03 2010-06-01 Kabushiki Kaisha Toshiba Resistance change memory device
WO2004090984A1 (en) * 2003-04-03 2004-10-21 Kabushiki Kaisha Toshiba Phase change memory device
US7459715B2 (en) * 2003-04-03 2008-12-02 Kabushiki Kaisha Toshiba Resistance change memory device
KR100498493B1 (ko) * 2003-04-04 2005-07-01 삼성전자주식회사 저전류 고속 상변화 메모리 및 그 구동 방식
US7050327B2 (en) 2003-04-10 2006-05-23 Micron Technology, Inc. Differential negative resistance memory
US6914801B2 (en) * 2003-05-13 2005-07-05 Ovonyx, Inc. Method of eliminating drift in phase-change memory
US7085154B2 (en) * 2003-06-03 2006-08-01 Samsung Electronics Co., Ltd. Device and method for pulse width control in a phase change memory device
US20040251988A1 (en) * 2003-06-16 2004-12-16 Manish Sharma Adjustable phase change material resistor
US20040257848A1 (en) * 2003-06-18 2004-12-23 Macronix International Co., Ltd. Method for adjusting the threshold voltage of a memory cell
US7180767B2 (en) * 2003-06-18 2007-02-20 Macronix International Co., Ltd. Multi-level memory device and methods for programming and reading the same
US6930909B2 (en) * 2003-06-25 2005-08-16 Micron Technology, Inc. Memory device and methods of controlling resistance variation and resistance profile drift
JP2005026576A (ja) * 2003-07-04 2005-01-27 Sony Corp 記憶装置
US6961277B2 (en) 2003-07-08 2005-11-01 Micron Technology, Inc. Method of refreshing a PCRAM memory device
US7061004B2 (en) 2003-07-21 2006-06-13 Micron Technology, Inc. Resistance variable memory elements and methods of formation
US7308067B2 (en) * 2003-08-04 2007-12-11 Intel Corporation Read bias scheme for phase change memories
US6903361B2 (en) 2003-09-17 2005-06-07 Micron Technology, Inc. Non-volatile memory structure
WO2005031752A1 (ja) * 2003-09-26 2005-04-07 Kanazawa University Technology Licensing Organization Ltd. 多値メモリおよびそのための相変化型記録媒体への記録方法
JP4567963B2 (ja) * 2003-12-05 2010-10-27 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US20090323407A1 (en) * 2003-12-09 2009-12-31 James Stanislaus Williams Memory device, an information storage process, a process, and a structured material
JP4670252B2 (ja) * 2004-01-20 2011-04-13 ソニー株式会社 記憶装置
US7153721B2 (en) * 2004-01-28 2006-12-26 Micron Technology, Inc. Resistance variable memory elements based on polarized silver-selenide network growth
US7105864B2 (en) 2004-01-29 2006-09-12 Micron Technology, Inc. Non-volatile zero field splitting resonance memory
US7583551B2 (en) 2004-03-10 2009-09-01 Micron Technology, Inc. Power management control and controlling memory refresh operations
US7326950B2 (en) 2004-07-19 2008-02-05 Micron Technology, Inc. Memory device with switching glass layer
US7190048B2 (en) 2004-07-19 2007-03-13 Micron Technology, Inc. Resistance variable memory device and method of fabrication
US7354793B2 (en) 2004-08-12 2008-04-08 Micron Technology, Inc. Method of forming a PCRAM device incorporating a resistance-variable chalocogenide element
US7365411B2 (en) 2004-08-12 2008-04-29 Micron Technology, Inc. Resistance variable memory with temperature tolerant materials
US7151688B2 (en) 2004-09-01 2006-12-19 Micron Technology, Inc. Sensing of resistance variable memory devices
TWI277207B (en) * 2004-10-08 2007-03-21 Ind Tech Res Inst Multilevel phase-change memory, operating method and manufacture method thereof
JP4543885B2 (ja) * 2004-11-04 2010-09-15 ソニー株式会社 記憶装置の読み出し方法及び記憶装置、並びに半導体装置
JP2006165553A (ja) * 2004-12-02 2006-06-22 Samsung Electronics Co Ltd 相変化ナノ粒子を含む相変化物質層を備える相変化メモリ素子及びその製造方法
US8049202B2 (en) 2004-12-02 2011-11-01 Samsung Electronics Co., Ltd. Phase change memory device having phase change material layer containing phase change nano particles
US7374174B2 (en) 2004-12-22 2008-05-20 Micron Technology, Inc. Small electrode for resistance variable devices
JP4282612B2 (ja) * 2005-01-19 2009-06-24 エルピーダメモリ株式会社 メモリ装置及びそのリフレッシュ方法
US7307268B2 (en) * 2005-01-19 2007-12-11 Sandisk Corporation Structure and method for biasing phase change memory array for reliable writing
US7317200B2 (en) 2005-02-23 2008-01-08 Micron Technology, Inc. SnSe-based limited reprogrammable cell
US7709289B2 (en) 2005-04-22 2010-05-04 Micron Technology, Inc. Memory elements having patterned electrodes and method of forming the same
US7269044B2 (en) 2005-04-22 2007-09-11 Micron Technology, Inc. Method and apparatus for accessing a memory array
US7427770B2 (en) 2005-04-22 2008-09-23 Micron Technology, Inc. Memory array for increased bit density
US7269079B2 (en) 2005-05-16 2007-09-11 Micron Technology, Inc. Power circuits for reducing a number of power supply voltage taps required for sensing a resistive memory
KR100794654B1 (ko) * 2005-07-06 2008-01-14 삼성전자주식회사 상 변화 메모리 장치 및 그것의 프로그램 방법
US7233520B2 (en) 2005-07-08 2007-06-19 Micron Technology, Inc. Process for erasing chalcogenide variable resistance memory bits
US7274034B2 (en) 2005-08-01 2007-09-25 Micron Technology, Inc. Resistance variable memory device with sputtered metal-chalcogenide region and method of fabrication
US7332735B2 (en) 2005-08-02 2008-02-19 Micron Technology, Inc. Phase change memory cell and method of formation
US7317567B2 (en) 2005-08-02 2008-01-08 Micron Technology, Inc. Method and apparatus for providing color changing thin film material
US7579615B2 (en) 2005-08-09 2009-08-25 Micron Technology, Inc. Access transistor for memory device
US20070034850A1 (en) * 2005-08-09 2007-02-15 Ovonyx, Inc. Chalcogenide devices incorporating chalcogenide materials having reduced germanium or telluruim content
US7304368B2 (en) 2005-08-11 2007-12-04 Micron Technology, Inc. Chalcogenide-based electrokinetic memory element and method of forming the same
US7251154B2 (en) 2005-08-15 2007-07-31 Micron Technology, Inc. Method and apparatus providing a cross-point memory array using a variable resistance memory cell and capacitance
KR100637235B1 (ko) * 2005-08-26 2006-10-20 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
US7277313B2 (en) 2005-08-31 2007-10-02 Micron Technology, Inc. Resistance variable memory element with threshold device and method of forming the same
US8183551B2 (en) * 2005-11-03 2012-05-22 Agale Logic, Inc. Multi-terminal phase change devices
US7292466B2 (en) * 2006-01-03 2007-11-06 Infineon Technologies Ag Integrated circuit having a resistive memory
KR100782482B1 (ko) * 2006-05-19 2007-12-05 삼성전자주식회사 ＧｅＢｉＴｅ막을 상변화 물질막으로 채택하는 상변화 기억 셀, 이를 구비하는 상변화 기억소자, 이를 구비하는 전자 장치 및 그 제조방법
KR101258284B1 (ko) * 2006-05-22 2013-04-25 삼성전자주식회사 메모리 소자 구동 회로
JP4297136B2 (ja) * 2006-06-07 2009-07-15 ソニー株式会社 記憶装置
US7457146B2 (en) * 2006-06-19 2008-11-25 Qimonda North America Corp. Memory cell programmed using a temperature controlled set pulse
JP2008016115A (ja) * 2006-07-05 2008-01-24 Toshiba Corp 不揮発性記憶装置
US7560723B2 (en) 2006-08-29 2009-07-14 Micron Technology, Inc. Enhanced memory density resistance variable memory cells, arrays, devices and systems including the same, and methods of fabrication
KR100834738B1 (ko) * 2006-08-31 2008-06-05 삼성전자주식회사 상변화 메모리 장치의 구동 방법 및 그 방법을 사용하는상변화 메모리 장치
KR100816752B1 (ko) * 2006-09-15 2008-03-25 삼성전자주식회사 프로그램 루프 동작을 수행하는 상 변화 메모리 장치 및그것의 프로그램 방법
US7619917B2 (en) * 2006-11-28 2009-11-17 Qimonda North America Corp. Memory cell with trigger element
US7719886B2 (en) * 2007-05-03 2010-05-18 Qimonda North America Corp. Multi-level resistive memory cell using different crystallization speeds
US7859893B2 (en) * 2007-05-31 2010-12-28 Micron Technology, Inc. Phase change memory structure with multiple resistance states and methods of programming and sensing same
US7459716B2 (en) * 2007-06-11 2008-12-02 Kabushiki Kaisha Toshiba Resistance change memory device
JP5060191B2 (ja) * 2007-07-18 2012-10-31 株式会社東芝 抵抗変化メモリ装置のデータ書き込み方法
KR101390340B1 (ko) * 2007-09-11 2014-05-07 삼성전자주식회사 다중 레벨 메모리 장치 및 그 동작 방법
JP5049733B2 (ja) 2007-10-17 2012-10-17 株式会社東芝 情報処理システム
JP5253784B2 (ja) 2007-10-17 2013-07-31 株式会社東芝 不揮発性半導体記憶装置
JP5172269B2 (ja) 2007-10-17 2013-03-27 株式会社東芝 不揮発性半導体記憶装置
US20090046499A1 (en) * 2008-02-05 2009-02-19 Qimonda Ag Integrated circuit including memory having limited read
JP2009193627A (ja) 2008-02-13 2009-08-27 Toshiba Corp 半導体記憶装置
KR20090095313A (ko) * 2008-03-05 2009-09-09 삼성전자주식회사 저항성 메모리 소자의 프로그래밍 방법
JP4719233B2 (ja) * 2008-03-11 2011-07-06 株式会社東芝 不揮発性半導体記憶装置
JP2009224610A (ja) * 2008-03-17 2009-10-01 Toshiba Corp 半導体記憶装置
US8059447B2 (en) 2008-06-27 2011-11-15 Sandisk 3D Llc Capacitive discharge method for writing to non-volatile memory
JP2010020811A (ja) 2008-07-08 2010-01-28 Toshiba Corp 半導体記憶装置
US8467236B2 (en) 2008-08-01 2013-06-18 Boise State University Continuously variable resistor
JP5197427B2 (ja) * 2008-08-25 2013-05-15 株式会社東芝 半導体記憶装置
US8130528B2 (en) 2008-08-25 2012-03-06 Sandisk 3D Llc Memory system with sectional data lines
US8027209B2 (en) 2008-10-06 2011-09-27 Sandisk 3D, Llc Continuous programming of non-volatile memory
JP5127661B2 (ja) * 2008-10-10 2013-01-23 株式会社東芝 半導体記憶装置
US8289748B2 (en) * 2008-10-27 2012-10-16 Seagate Technology Llc Tuning a variable resistance of a resistive sense element
JP2010123820A (ja) 2008-11-21 2010-06-03 Toshiba Corp 半導体記憶装置
JP2010192040A (ja) * 2009-02-18 2010-09-02 Toshiba Corp 半導体記憶装置
JP5175769B2 (ja) * 2009-02-25 2013-04-03 株式会社東芝 半導体記憶装置
JP5197448B2 (ja) 2009-03-13 2013-05-15 株式会社東芝 抵抗変化メモリ装置
JP2010225741A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 不揮発性半導体記憶装置
US8279650B2 (en) 2009-04-20 2012-10-02 Sandisk 3D Llc Memory system with data line switching scheme
US8250010B2 (en) * 2009-05-21 2012-08-21 International Business Machines Corporation Electronic learning synapse with spike-timing dependent plasticity using unipolar memory-switching elements
US8447714B2 (en) * 2009-05-21 2013-05-21 International Business Machines Corporation System for electronic learning synapse with spike-timing dependent plasticity using phase change memory
US7885091B2 (en) * 2009-05-26 2011-02-08 Sandisk 3D Llc Limited charge delivery for programming non-volatile storage elements
FR2946788B1 (fr) * 2009-06-11 2016-11-11 Thales Sa Dispositif a resistance ajustable.
JP5214560B2 (ja) 2009-08-19 2013-06-19 株式会社東芝 不揮発性半導体記憶装置
JP5337121B2 (ja) 2009-09-17 2013-11-06 株式会社東芝 不揮発性半導体記憶装置
KR101546890B1 (ko) * 2009-12-31 2015-08-25 마이크론 테크놀로지, 인크. 위상 변화 메모리 어레이를 위한 방법
US20120084240A1 (en) * 2010-09-30 2012-04-05 International Business Machines Corporation Phase change memory synaptronic circuit for spiking computation, association and recall
US9269042B2 (en) 2010-09-30 2016-02-23 International Business Machines Corporation Producing spike-timing dependent plasticity in a neuromorphic network utilizing phase change synaptic devices
CN102299692B (zh) * 2011-06-29 2013-06-12 北京大学 一种基于阻变器件的加法器电路
US11126720B2 (en) 2012-09-26 2021-09-21 Bluvector, Inc. System and method for automated machine-learning, zero-day malware detection
US9292688B2 (en) 2012-09-26 2016-03-22 Northrop Grumman Systems Corporation System and method for automated machine-learning, zero-day malware detection
US9076523B2 (en) * 2012-12-13 2015-07-07 Intermolecular, Inc. Methods of manufacturing embedded bipolar switching resistive memory
CN103078054B (zh) * 2013-01-04 2015-06-03 华中科技大学 一种模拟生物神经元和神经突触的单元、装置及方法
GB2532086A (en) * 2014-11-10 2016-05-11 Provost Fellows Found Scholars & Other Members Board College Holy & Und An associative memory learning device
US9832216B2 (en) 2014-11-21 2017-11-28 Bluvector, Inc. System and method for network data characterization
US10803941B2 (en) * 2014-12-22 2020-10-13 Mohammad A. Mazed System on chip (SoC) based on neural processor or microprocessor
US9627395B2 (en) 2015-02-11 2017-04-18 Sandisk Technologies Llc Enhanced channel mobility three-dimensional memory structure and method of making thereof
US9478495B1 (en) 2015-10-26 2016-10-25 Sandisk Technologies Llc Three dimensional memory device containing aluminum source contact via structure and method of making thereof
EP3459020A2 (en) * 2016-05-17 2019-03-27 Arctic Alliance Ltd Artificial intelligence data processing system and method
US11157805B2 (en) 2016-11-30 2021-10-26 Japan Science And Technology Agency Neuron circuit, system, and switch circuit
TWI659428B (zh) * 2018-01-12 2019-05-11 中原大學 運用非揮發性記憶體執行類神經網絡前饋與遞迴運算之方法
US10404454B1 (en) * 2018-04-25 2019-09-03 Blockchain Asics Llc Cryptographic ASIC for derivative key hierarchy
US10454025B1 (en) 2018-06-13 2019-10-22 International Business Machines Corporation Phase change memory with gradual resistance change
US10741568B2 (en) * 2018-10-16 2020-08-11 Silicon Storage Technology, Inc. Precision tuning for the programming of analog neural memory in a deep learning artificial neural network
CN115696011B (zh) * 2022-10-27 2024-05-14 华中科技大学 一种基于相变材料的电可控彩色滤光阵列及人工视觉系统

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166901A (en) * 1986-05-14 1992-11-24 Raytheon Company Programmable memory cell structure including a refractory metal barrier layer
US5159661A (en) * 1990-10-05 1992-10-27 Energy Conversion Devices, Inc. Vertically interconnected parallel distributed processor
US5536947A (en) * 1991-01-18 1996-07-16 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory element and arrays fabricated therefrom
US5912839A (en) * 1998-06-23 1999-06-15 Energy Conversion Devices, Inc. Universal memory element and method of programming same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2644120C2 (ru) * 2013-09-26 2018-02-07 Интел Корпорейшн Обновление данных, сохраненных в перекрестной энергонезависимой памяти
US10971685B2 (en) 2015-02-10 2021-04-06 Sony Corporation Selective device, memory cell, and storage unit
RU2610058C1 (ru) * 2015-12-04 2017-02-07 Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский университет "Московский институт электронной техники" (МИЭТ) Способ получения материала фазовой памяти

Also Published As

Publication number Publication date
EP1104578A4 (en) 2004-08-25
DE60037301T2 (de) 2008-11-27
MXPA00011876A (es) 2002-10-31
EP1104578B1 (en) 2007-12-05
KR20010052795A (ko) 2001-06-25
BR0006031A (pt) 2001-03-13
JP2002541613A (ja) 2002-12-03
DE60037301D1 (de) 2008-01-17
CA2332867A1 (en) 2000-10-19
EP1104578A1 (en) 2001-06-06
AU4081600A (en) 2000-11-14
WO2000062301A1 (en) 2000-10-19
US6141241A (en) 2000-10-31
KR100636086B1 (ko) 2006-10-18

Similar Documents

Publication Publication Date Title
RU2216054C2 (ru) Универсальный элемент памяти с системами, использующими этот элемент, способ и устройство для считывания, записи и программирования универсального элемента памяти
TW519640B (en) Universal memory element with systems employing same and apparatus and method for reading writing and programming same
EP1097456B1 (en) Universal memory element and method of programming same
US10651381B2 (en) Apparatuses including electrodes having a conductive barrier material and methods of forming same
US7485891B2 (en) Multi-bit phase change memory cell and multi-bit phase change memory including the same, method of forming a multi-bit phase change memory, and method of programming a multi-bit phase change memory
US6777705B2 (en) X-point memory cell
US6750101B2 (en) Method of manufacturing self-aligned, programmable phase change memory
KR100433618B1 (ko) 논리 디바이스의 상부에 위치한 제2층의 위상 변경 메모리 어레이
US6031287A (en) Contact structure and memory element incorporating the same
US7449710B2 (en) Vacuum jacket for phase change memory element
US8017453B2 (en) Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US7888165B2 (en) Methods of forming a phase change material
KR20060027409A (ko) 메모리를 위한 상 변화 액세스 디바이스
EP1087867A1 (en) Memory element with memory material comprising phase-change material and dielectric material
US20080011998A1 (en) Method of forming a chalcogenide memory cell having an ultrasmall cross-sectional area and a chalcogenide memory cell produced by the method
KR20130108482A (ko) 칼코게나이드 소자를 위한 질소화된 탄소 전극 및 이의 제조 방법

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20080413