KR20130108482A - 칼코게나이드 소자를 위한 질소화된 탄소 전극 및 이의 제조 방법 - Google Patents

칼코게나이드 소자를 위한 질소화된 탄소 전극 및 이의 제조 방법 Download PDF

Info

Publication number
KR20130108482A
KR20130108482A KR1020137022712A KR20137022712A KR20130108482A KR 20130108482 A KR20130108482 A KR 20130108482A KR 1020137022712 A KR1020137022712 A KR 1020137022712A KR 20137022712 A KR20137022712 A KR 20137022712A KR 20130108482 A KR20130108482 A KR 20130108482A
Authority
KR
South Korea
Prior art keywords
electrode
carbon
chalcogenide
phase change
critical
Prior art date
Application number
KR1020137022712A
Other languages
English (en)
Other versions
KR101582317B1 (ko
Inventor
제프리 포니어
Original Assignee
오보닉스, 아이엔씨.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오보닉스, 아이엔씨. filed Critical 오보닉스, 아이엔씨.
Publication of KR20130108482A publication Critical patent/KR20130108482A/ko
Application granted granted Critical
Publication of KR101582317B1 publication Critical patent/KR101582317B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
    • Y10S977/735—Carbon buckyball
    • Y10S977/737—Carbon buckyball having a modified surface
    • Y10S977/741—Modified with dissimilar atom or molecule substituted for carbon atoms of the buckyball, e.g. impurity doping or compositional substitution
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/832—Nanostructure having specified property, e.g. lattice-constant, thermal expansion coefficient
    • Y10S977/838—Magnetic property of nanomaterial

Abstract

칼코게나이드 소자에서 사용되기에 적합한 질소화된 탄소 전극 및 이를 제조하는 방법이 설명된다. 상기 전극은 질소화된 탄소를 포함하고 칼코게나이드 물질과 전기적으로 연결된다. 상기 질소화된 탄소 물질은 물리적 기상 증착 공정에서 질소와 기화된 탄소(vaporized carbon)를 결합함으로써 제조될 수 있다.

Description

칼코게나이드 소자를 위한 질소화된 탄소 전극 및 이의 제조 방법{NITROGENATED CARBON ELECTRODE FOR CHALCOGENIDE DEVICE AND METHOD OF MAKING SAME}
본 발명은 칼코게나이드 물질을 이용한 전자 소자에 관한 것이다. 더욱 구체적으로는 칼코게나이드 전자 소자의 전극을 위한 조성에 관한 것이다.
비휘발성 메모리 소자들은 전원이 해제된 때에도 데이터가 보존되어야만 하는 특정 어플리케이션에서 사용된다. 상기 어플리케이션은 일반적으로 메모리 카드, 소비자 가전(예컨대 디지털 카메라 메모리), 자동차 부품(예컨대 전자 주행거리계), 및 산업 어플리케이션(예컨대 전자식 밸브 파라미터 저장장치)을 포함한다. 비휘발성 메모리들은 상변화 메모리 물질, 예컨대 전자 메모리 어플리케이션을 위해 일반적인 비정질 상태와 일반적인 결정질 상태 사이에서 프로그램될 수 있는 물질을 사용할 수 있다. 이러한 타입의 메모리는 일반적으로 메모리 요소들의 어레이를 포함하며, 각 메모리 요소는 개별 메모리 위치를 한정한다. 각 메모리 요소는 소정 부피의 상변화 물질 및 적어도 하나의 전극을 포함할 수 있다.
공지된 메모리 요소의 한 가지 타입은 일반적인 비정질 상태와 일반적인 결정질 국부 배열(local order) 사이에서 프로그램될 수 있는 상변화 물질을 이용한다. 또한, 상기 상변화 물질은 완전한 비정질 상태와 완전한 결정질 상태 사이의 전체 스펙트럼 중에서, 국부 배열의 상이한 검출 가능 상태들 사이에서 프로그램될 수 있다. 이러한 상이한 구조의 상태들은 상이한 값의 저항률을 가지며, 따라서 각 상태는 전기적 센싱에 의해 결정될 수 있다. 이러한 어플리케이션에 적합한 통상적인 물질들은 다양한 칼코게나이드 물질들을 이용하는 것들을 포함한다. 특정 공지된 소자들과는 달리, 이러한 전기 메모리 소자들은 통상적으로 메모리 저장 요소로서 전계 효과 트랜지스터 소자들을 사용하지 않지만, 전기 분야에서, 박막 칼코게나이드 물질의 모놀리식 바디(monolithic body)를 포함할 수 있다. 결과적으로, 한 비트의 정보를 저장하는데 매우 작은 칩 면적(chip real estate)가 필요하며, 본질적으로 높은 밀도의 메모리 칩을 제공한다.
고체 상태 메모리 소자와 상변화 메모리 소자 모두에 공통적인 한 가지 특징은, 특히 메모리 요소들을 셋팅하거나 재프로그래밍할 때에, 전력 소비가 높다는 것이다. 일반적으로 이러한 물질에서 저항에 있어서 검출가능한 변화를 생성하는데 요구되는 전기 에너지는 대략 100 피코주울(picojoule)이다. 이러한 양의 에너지는 메모리 셀들의 행과 열의 고체 상태 매트릭스(solid state matrix) 내의 메모리 요소들의 각각에 전달되어야만 한다. 이러한 높은 에너지 요구조건은 각각의 개별 메모리 요소들과 관련된 셀 분리/액세스 소자들 및 어드레스 라인들에 대한 높은 전류 반송 요구조건으로 바뀐다. 상변화 메모리 물질에 열을 공급하는 데 사용되는 (전기 콘택으로도 언급되는) 전극들은 이러한 에너지 요구조건들에 상당한 효과를 가질 수 있다. 일반적으로, 더 높은 저항률 전극은 더 많은 열을 생성할 것이며, 에너지 소비를 감소시킬 것이다.
고체 상태 메모리 소자와 상변화 메모리 소자 모두에 공통적인 또 다른 특징은 둘 다 재프로그램 가능 수명, 즉 소자가 비정질 상태에서 결정질 상태로, 그리고 결정질 상태에서 비정질 상태로 프로그램될 수 있는 횟수가 제한된다는 것이다. 또한 수명을 초과한 상변화 메모리 물질은 비정질 상태와 결정질 상태 사이에서 신뢰할 수 있게 재프로그램하지 못할 수 있다. 상변화 메모리 물질에 열을 공급하는데 사용되는 전기적 콘택들 또는 전극들의 저항률의 불안정은 이러한 신뢰성 문제를 악화시킬 수 있다. 상변화 메모리 물질의 프로그램 가능 수명을 증가시키고 이들을 포함하는 메모리 소자들의 신뢰성과 안정성을 향상시키는 것이 바람직할 것이다.
상변화 메모리 소자들에 사용되는 공지된 전극들의 단점은, 전극들이 이들과 관련된 상변화 물질과 화학적으로 반응하는 경향이 있다는 것이다. 이러한 반응성은 메모리 소자의 성능을 악화시키고, 상변화 물질의 박리(delamination)를 초래하거나, 또는 상변화 물질에 화학적 조성 변화를 일으키며, 메모리 소자 특성에 부정적인 영향을 미칠 수 있다.
또한, 메모리 소자에 사용되는 특정 공지된 전극들은 텍스쳐(texture)화 되거나, 평평하지 않거나, 거친 표면을 갖는다. 메모리 소자들에는 절연체, 전극, 및 상변화 메모리 물질들의 (수 옹스트롬 정도의) 상대적으로 얇은 층들이 통상적으로 사용된다. 따라서 평평하지 않은 전극 표면은 전극이 상변화 칼코게나이드 물질의 일부를 통과해 돌출하게 함으로써, 메모리 특성에 부정적인 영향을 끼칠 수 있다.
따라서 전술한 단점들의 하나 이상을 해결하는 전극 및 메모리 소자에 대한 요구가 생겨났다.
본 발명의 실시예는 상변화 메모리 물질과 전기적으로 연결된 전극을 포함하는 전자 소자이며, 전극은 상기 질소화된 탄소를 포함한다. 상기 전자 소자는 메모리 소자일 수 있다. 일 실시예에서, 상기 전극은 질소화된 탄소를 필수적으로 포함하여 구성된다. 일 실시예에서, 상기 질소화된 탄소 전극은 질소와 기화된 탄소를 혼합함으로써 제조된다. 다른 실시예에서, 상기 기화된 탄소는 스퍼터링에 의해 제조된다. 또 다른 실시예에서, 상기 상변화 물질은 칼코게나이드 물질이다.
본 발명의 다른 실시예는 칼코게나이드 물질; 및 상기 칼코게나이드 물질과 전기적으로 연결된 전극을 포함하는 전자 소자이며, 상기 전극은 질소화된 탄소를 포함한다. 전자 소자는 메모리 소자일 수 있다. 상기 전자 소자는 임계 스위치(threshold switch)일 수 있다.
본 발명의 다른 실시예는 임계 스위칭 물질(threshold switching material); 및 상기 임계 스위칭 물질과 전기적으로 연결된 전극을 포함하는 전자 소자이다. 상기 임계 스위칭 물질은 S-타입 임계 스위칭 물질일 수 있다. 상기 전자 소자는 임계 스위치일 수 있다.
본 발명의 다른 실시예는 프로그램가능 저항 물질(programmable resistance material); 및 상변화 물질과 전기적으로 연결된 질소화된 탄소 물질을 포함하는 전자 소자이다. 전자 소자는 메모리 소자일 수 있다. 프로그램가능 저항 물질은 상변화 물질을 포함할 수 있다. 프로그램가능 저항 물질은 칼코게나이드 물질을 포함할 수 있다.
본 발명의 다른 실시예는 칼코게나이드 물질; 및 상기 칼코게나이드 물질과 전기적으로 연결된 질소화된 탄소 물질을 포함하는 전자 소자이다. 전자 소자는 메모리 소자일 수 있다. 전자 소자는 임계 스위치일 수 있다.
본 발명의 다른 실시예는 임계 스위칭 물질; 및 칼코게나이드 물질과 전기적으로 연결된 질소화된 탄소 물질을 포함하는 전자 소자이다. 상기 임계 스위칭 물질은 S-타입 임계 스위칭 물질일 수 있다. 상기 전자 소자는 임계 스위치일 수 있다.
본 발명의 다른 실시예는 상변화 물질; 및 상기 상변화 물질과 연결된 제 1 물질을 포함하는 전자 소자이며, 상기 제 1 물질은 탄소와 질소를 필수적으로 포함하여 구성된다. 상기 연결은 전기적 연결을 포함할 수 있다. 상기 연결은 열적 연결을 포함할 수 있다. 상기 전자 소자는 메모리 소자일 수 있다.
본 발명의 다른 실시예는 칼코게나이드 물질; 및 상기 칼코게나이드 물질과 전기적으로 연결된 제 1 물질을 포함하는 전자 소자이며, 상기 제 1 물질은 탄소와 질소를 필수적으로 포함하여 구성된다. 상기 전자 소자는 메모리 소자일 수 있다. 상기 전자 소자는 임계 스위치일 수 있다.
본 발명의 다른 실시예는 질소화된 탄소 물질을 형성하는 단계; 및 상기 상변화 물질을 형성하는 단계를 포함하는 전자 소자를 제조하는 방법이며, 상기 상변화 물질은 상기 질소화된 탄소 물질과 전기적으로 연결된다. 상기 전자 소자는 메모리 소자일 수 있다.
본 발명의 다른 실시예는 임계 스위칭 물질; 및 칼코게나이드 물질과 전기적으로 연결된 제 1 물질을 포함하는 전자 소자이며, 상기 제 1 물질은 탄소와 질소를 필수적으로 포함하여 구성된다. 임계 스위칭 물질은 S-타입 임계 스위칭 물질일 수 있다. 전자 소자는 임계 스위치일 수 있다.
본 발명의 다른 실시예는 질소화된 탄소 물질을 형성하는 단계; 및 칼코게나이드 물질을 형성하는 단계를 포함하는 전자 소자를 제조하는 방법이며, 상기 칼코게나이드 물질은 질소화된 탄소 물질과 전기적으로 연결된다. 상기 칼코게나이드 물질은 상변화 물질일 수 있다. 칼코게나이드 물질은 임계 스위칭 물질일 수 있다. 전자 소자는 메모리 소자일 수 있다. 전자 소자는 임계 스위치일 수 있다.
본 발명의 다른 실시예는 기판을 제공하는 단계, 및 질소 가스를 기화된 탄소와 혼합하여 기판 상에 전극을 형성하는 단계를 포함하는, 전극을 구비하는 전자 소자를 제조하는 방법이다. 일 실시예에서, 상기 방법은 상기 전극 상에 상변화 메모리 물질을 증착하는 단계를 더 포함한다. 다른 실시예에서, 상기 방법은 전극 상에 임계 스위칭 물질을 증착하는 단계를 더 포함한다. 임계 스위칭 물질은 S-타입 임계 스위칭 물질일 수 있다. 임계 스위칭 물질은 칼코게나이드 임계 스위칭 물질일 수 있다. 다른 실시예에서, 상기 방법은 전극 상에 칼코게나이드 물질을 증착하는 단계를 더 포함한다. 다른 실시예에서, 상기 방법은 기화된 탄소를 제조하기 위해 탄소 타겟을 스퍼터링하는 단계를 더 포함한다. 또 다른 실시예에서, 탄소 타겟을 스퍼터링하는 단계는 탄소 타겟을 이온화된 가스와 접촉시키는 단계를 포함하며, 이온화된 가스에 대한 질소 가스의 부피 비는 대략 30 내지 70 %이다. 또 다른 실시예에서, 전극은 제 1 전극이며, 상기 방법은 상변화 메모리 물질 상에 제 2 전극을 증착하는 단계를 더 포함한다. 일부 실시예에서, 상기 제 2 전극은 질소화된 탄소도 포함할 수 있다. 따라서 메모리 소자들은 질소화된 탄소를 포함하는 제 1 전극, 제 2 전극, 또는 모두 중 하나로 만들어질 수 있다.
이제 본 실시예들이 첨부된 도면들을 참조로 예시적으로 설명될 것이다.
도 1은 본 발명에 따른 전극의 실시예를 도시하는데 사용되는 메모리 요소의 예시적인 실시예이다.
도 2는 실시예에 따르는 메모리 요소를 제조하기 위한 방법의 흐름도이다.
도 3은 실시예에 따르는 질소화된 탄소 전극을 제조하기 위한 방법의 흐름도이다.
도 4는 임계 스위치의 예시적인 실시예이다.
도 5는 칼코게나이드 임계 스위치의 전류-전압 특성의 예시이다.
상변화 메모리 물질과 전기적으로 연결된 질소화된 탄소(nitrogenated carbon) 전극을 구비하는 메모리 소자가 제공된다. 상기 전극은 변경가능한 양의 질소를 기화된 탄소와 결합시킴으로써 제조될 수 있다. 기화된 탄소는 물리 기상 증착 공정을 사용하여 생성될 수 있다. 오직 탄소만을 포함하는 전극과 비교하여, 질소화된 탄소 전극은 개선된 저항률, 표면 평활성(smoothness), 및 전기 저항률 안정성을 제공할 수 있다.
도 1은 개별 메모리 위치를 갖는 메모리 요소(10)의 예시적인 실시예를 도시하며, 상기 메모리 요소(10)는 메모리 소자로 집적될 수 있다. 본 기술분야의 당업자가 이해할 수 있다시피, 메모리 요소(10)에 관한 구성요소들의 특정 구조와 구성은 특정 메모리 소자의 희망하는 설계 특성에 따라 변할 수 있다. 따라서 도 1에 도시된 메모리 요소(10)의 특정 구조는 예시적인 것으로 의도된다.
메모리 요소(10)는 상변화 메모리 물질(26)과 전기적으로 연결된 하부 전극(22)을 포함한다. 본 발명의 하나 이상의 실시예에서, 상변화 메모리 물질은 구별되는 전기 특성을 갖는 둘 이상의 상(phase)들 또는 구조적 상태들 사이에서 프로그램될 수 있다. 상변화 메모리 물질(26)은 하나 이상의 칼코겐 원소들을 포함할 수 있다. 칼코겐 원소들은 Te 및 Se 중 하나일 수 있다. 상변화 물질은 Ge, Sb, Bi, Pb, Sn, As, S, Si, P, O, N, In, 및 이들의 혼합물로 구성된 군으로부터 선택된 하나 이상의 원소들을 더 포함할 수 있다. 적합한 상변화 물질들은 GaSb, InSb, InSe, Sb2Te3, GeTe, Ge2Sb2Te5, InSbTe, GaSeTe, SnSb2Te4, InSbGe, AgInSbTe, (GeSn)SbTe, GeSb(SeTe), 및 Te81Ge15Sb2S2를 포함하지만, 이들로 제한되는 것은 아니다. 하나 이상의 칼로겐 원소들을 포함하는 물질은 칼코게나이드 물질로 언급된다.
칼코게나이드들의 저항률은 칼코게나이드 물질이 비정질 상태(큰 저항성)에서 다결정질(polycrystalline) 상태(작은 저항성)로 상을 변화시킬 때 일반적으로 2 또는 2 이상의 차수만큼 변한다. 도 1의 메모리 요소(10)을 포함하는 것과 같은 메모리 소자들에서, 전극들은 전기 전류를 상변화 메모리 물질(26)에 전달한다. 전기 전류가 메모리 요소(10)를 통과하여 흐름에 따라, 전기 에너지의 적어도 일부는 열로 주변 물질에 전달될 수 있다. 전기 에너지는 주울 발열(Joule heating)에 의해 열 에너지로 변환될 수 있다. 열 에너지로 변화되는 전기 에너지의 양은 전극들과 메모리 물질의 저항률, 그리고 전극들과 메모리 물질을 통과해 흐르는 전류 밀도의 함수이다.
도 1을 참조하면, 하부 전극(22)은 상변화 메모리 물질(26)의 상태를 변화시키기 위해 에너지(예컨대 전기 에너지 및/또는 열 에너지)를 공급한다. 상변화 메모리 물질(26)과 하부 전극(22)은 메모리 요소(10)를 포함하는 소자의 특정 에너지 요구조건을 만족하도록 선택될 수 있다. 메모리 요소(10)의 예측가능하고 안정된 동작을 제공하기 위해서, 하부 전극(22)은 약 0℃ 내지 약 700℃의 온도 범위에서 실질적으로 안정한 저항률을 갖도록 선택될 수 있다. 또한 하부 전극(22)은 상기 온도 범위에서 상변화 메모리 물질(26)과 화학적으로 최소한으로 반응하도록 선택될 수도 있다.
도 1을 참조하면, 하부 전극(22)과 상변화 메모리 물질(26)의 두께는 약 200 내지 1000 옹스트롬의 범위를 가질 수 있다. 하부 전극(22)의 표면은, 소자의 메모리 특성에 악영향을 주는, 콘택 영역(32) 내의 상변화 메모리 물질(26)을 관통하여 부분적으로 돌출할 수 있는 첨단(peak)들의 성장을 최소화하기 위해서 균일하고 평활할 수 있다. 유사하게, 단락 회로를 야기할 수 있는, 상변화 메모리 물질(26)을 관통하여 상부 전극(28) 안으로 돌출하는 첨단들을 피하는 것이 바람직하다. 하부 전극(22)은 다양한 물질로 만들어질 수 있다. 예를 들어, 하부 전극(22)은 하나 이상의 도전성 물질로 형성될 수 있다. 본 발명의 실시예에서, 하부 전극(22)은 질소화된 탄소 물질을 포함한다. 본 발명의 다른 실시예에서, 하부 전극(22)은 질소화된 탄소 물질을 필수적으로 포함하여 구성된다.
절연체(20)는 하부 전극(22) 아래에 제공될 수 있다. 절연체(20)는 일반적으로 SiO2와 같은 유전체 물질이며, 화학 기상 증착(CVD)와 같은 공정을 사용하여 기판(도시되지 않음) 상에 증착될 수 있다. 기판은 일반적으로 실리콘과 같은 반도체 물질이다. 그러나 이들로 한정되는 것은 아니지만, 하부구조(infrastructure)의 일부로써 세라믹 물질, 유기 물질, 또는 유리 물질을 함유하는 것들을 포함하는 다른 기판들도 적합하다.
메모리 요소(10)는 상변화 메모리 물질(26)과 전기적으로 연결된 상부 전극(28)을 더 포함한다. 하부 전극(22)과 같이, 상부 전극(28)도 다양한 공지된 전극 물질들로부터 제조될 수 있다. 예를 들어, 상부 전극(28)은 하나 이상의 도전성 물질로 형성될 수 있다. 본 발명의 실시예에서, 상부 전극(28)은 질소화된 탄소 물질을 포함한다. 본 발명의 다른 실시예에서, 상부 전극(28)은 질소화된 탄소 물질을 필수적으로 포함하여 구성된다. 도 1에 도시된 바와 같이 절연체(30)가 상부 전극(28) 위에 제공될 수 있다.
도 2는 도 1의 메모리 요소(10)를 제조하기 위한 예시적인 방법의 흐름도를 도시한다. 단계(110)에서, 절연체(20)가 CVD와 같은 공정을 사용하여 반도체와 같은 기판(도시되지 않음) 또는 다른 공지된 기판 상에 증착된다. 단계(112 및 114)에서, 하부 전극(22)이 형성되고, 그 후 마스킹되고 식각되어 개구(34)를 형성한다. 그 후 절연체(24)는 단계(116)에서 CVD와 같은 공지된 증착 기술을 사용하여 하부 전극(22) 상에 증착된다. 절연체(24)는 단계(118)에서 마스킹되고 식각되어 개구(33)를 만든다. 단계(119)에서, 상변화 메모리 물질(26)의 일부가 물리 기상 증착(PVD: physical vapor deposition) 기술을 사용하여 절연체(24) 상에 그리고 개구(33) 안에 증착된다. 도 1에 도시된 바와 같이, 콘택 영역(32)은 상변화 메모리 물질(26)과 하부 전극(22)의 경계에 생성된다. 콘택 영역(32)과 대응하는 개구(33)의 크기는 상변화 메모리 물질(26)의 요구되는 양에 정비례한다. 따라서 콘택 영역(32)의 크기를 줄임으로써, 개구(33) 내의 상변화 메모리 물질(26)의 요구되는 양은 감소되고, 따라서 메모리 소자를 프로그램하는데 필요한 총 전류를 감소시킨다. 예시적인 실시예에서, 콘택 영역(32)은 대략 0.005㎛2 미만이다. 다른 실시예에서, 콘택 영역(32)은 대략 0.0025㎛2 미만이다.
다시 도 2를 참조하면, 상부 전극(28)은 단계(120)에서 상변화 메모리 물질(26) 상에 증착된다. 단계(122)에서, 상변화 물질(26)과 상부 전극(28)의 스택은 마스킹되고 동시에 식각되어 윈도우들(36 및 38)을 생성한다. 마지막으로, 상부 절연체(30)가 단계(124)에서 윈도우들(36 및 38)을 충진하도록 상부 전극(28) 상에 증착된다. 상부 전극(28)은 하나 이상의 도전성 물질로 형성될 수 있다. 상부 전극(28)은 TiW, TiAlN, 탄소 및 TiSiN과 같은 물질들을 포함할 수 있다. 본 발명의 실시예에서, 상부 전극(28)은 질소화된 탄소를 포함하며, 이 질소화된 탄소는 하부 전극(22)과 상부 전극(28) 모두에 대해 아래에서 설명되는 스퍼터링 방법에 따라 제조될 수 있다. 본 발명의 다른 실시예에서, 상부 전극(28)은 질소화된 탄소를 필수적으로 포함하여 구성되며, 이 질소화된 탄소는 하부 전극(22)과 상부 전극(28) 모두에 대해 아래에서 설명되는 스퍼터링 방법에 따라 제조될 수 있다.
본 발명의 일 실시예에서, 하부 전극(22)(하지만 상부 전극(28)은 아님)이 질소화된 탄소 물질을 포함하거나 필수적으로 포함하여 구성되는 것이 가능하다. 본 발명의 다른 실시예에서, 상부 전극(28)(하지만 하부 전극(22)은 아님)이 질소화된 탄소 물질을 포함하거나 필수적으로 포함하여 구성되는 것이 가능하다. 본 발명의 다른 실시예에서, 하부 전극(22)과 상부 전극(28) 모두는 질소화된 탄소 물질을 포함하거나 필수적으로 포함하여 구성되는 것이 가능하다.
도 1에 도시된 실시예에서, 하부 전극(22)과 상부 전극(28)은 상변화 물질과 직접 물리적으로 접촉한다. 본 발명의 다른 실시예들에서, 하부 전극 및/또는 상부 전극은 상변화 물질과 직접 물리적으로 접촉하지 않을 수 있다. 또한 하부 전극(22)의 탄소화된 나이트라이드(carbonated nitride) 물질은 상변화 물질과 직접 물리적으로 접촉하거나 접촉하지 않을 수 있다. 또한 상부 전극(28)의 탄소화된 나이트라이드 물질은 상변화 물질과 직접 물리적으로 접촉하거나 접촉하지 않을 수 있다.
도 3은 하부 전극(22) 및/또는 상부 전극(28)을 제조하기 위한 예시적인 방법을 도시하는 흐름도를 도시한다. 단계(200 및 202)에서, 열분해성 흑연(pyrolytic graphite) 타겟이 (절연체(20)가 이미 증착된) 기판과 함께 PVD 진공 챔버 안에 위치된다. 단계(204)에서 탄소 타겟과 기판/절연체(20) 결합에 전위차가 인가된다. 공지된 PVD 공정에 따라, 전력 밀도(즉, 스퍼터링되는 타겟의 표면 면적으로 나눈 전력, 단위 W/inch2 타겟 면적)가 조절될 수 있다. 전력 밀도가 증가하면, 탄소 기화 속도와 기판 상의 증착 속도가 함께 증가한다. 전력 밀도는 약 20 내지 약 40 W/inch2의 범위일 수 있다.
이것으로 제한되지 않지만, 아르곤과 같은 이온화 가스(ionizing gas)는 단계(206)에서 PVD 진공 챔버 안으로 공급된다. 단계(208)에서 진공 챔버에 전위차를 인가함으로써 아르곤 가스가 이온화되고 대전되면서 플라즈마가 시작된다. 이러한 방식으로, 아르곤 이온들은 탄소 타겟과 충돌하여 탄소 원자들을 기체 상(vapor phase)으로 방출한다. 아르곤의 유속은 PVD 챔버의 압력을 제어하기 위해 사용되는 것이 바람직하다. 아르곤 가스의 압력이 증가함에 따라, 일반적으로 탄소 타겟과 충돌하는데 이용되는 이온화된 아르곤의 양도 증가하며, 탄소의 기화와 이의 기판 상의 증착 속도를 증가시킨다. 본 실시예에 따라서 사용된 압력은 일반적으로 약 1 내지 10 mTorr의 범위이며, 약 2 내지 8 mTorr의 압력이 바람직하다. 증착 공정은 목적하는 전극 두께가 단계(210)에서 획득될 때까지 계속된다.
질소화된 탄소를 포함하는 전극들(22, 28)에 대하여, 단계(206)는 질소 가스를 PVD 챔버에 아르곤 가스와 함께 도입하는 단계를 더 포함한다. 질소의 도입은 탄소만 도입할 때보다 전극에 증가되고 더욱 안정된 저항률을 제공한다. 또한 질소와 아르곤의 상대적인 공급 속도는 생성된 전극의 저항률 및 온도 변화에 대한 저항률의 민감도에 영향을 준다. 본 실시예에 따라서, 질소는 일반적으로 아르곤의 체적 유속의 대략 30 내지 70 %의 체적 유속으로 진공 챔버 안으로 공급된다. 선택적인 실시예에서, 질소의 체적 유속은 아르곤의 체적 유속의 약 60 %이다.
공지된 탄소 전극들과 비교해서, 전술된 방법에 따라 제조되는 질소화된 탄소 전극은 개선된 표면 평활도, 더 높은 저항률, 및 온도 변동에 대한 보다 안정된 저항률을 나타낼 수 있다. 또한 본원에 개시된 것과 같은 전극은 급속 열 어닐링과 같은 추가 공정을 받을 수 있다. 순수 탄소 전극과 달리, 전술된 방법에 따라 제조되는 전극들은 약 400℃ 내지 약 700℃의 온도의 어닐링 후에도 상대적으로 더 높은 저항률을 유지할 수 있다.
도 1을 다시 참조하면, 하부 전극(22) 및/또는 상부 전극(28)은 질소화된 탄소 물질을 포함할 수 있다. 하부 전극과 상부 전극 모두 질소화된 탄소 물질을 포함한다면, 하부 전극의 질소화된 탄소 물질은 상부 전극의 질소화된 탄소 물질과 동일할 수도 있고, 또는 서로 다를 수도 있다. 따라서 하부 전극의 질소화된 탄소 물질과 상부 전극의 질소화된 탄소 물질은 동일한 조성을 가질 수도 있고, 또는 상이한 조성을 가질 수도 있다.
하부 전극 및/또는 상부 전극의 질소화된 탄소 물질은 질소 가스와 기화된 탄소를 결합함으로써 제조될 수 있다. 전극들을 형성하는데 사용되는 탄소 성분은 물리 기상 증착(PVD), 화학 기상 증착(CVD), 및 플라즈마 강화 CVD(PECVD)와 같은 다양한 공지 기술들에 의해 기화될 수 있다. 그러나 전술된 방법에 따라서 이온화된 가스로 탄소 타겟을 스퍼터링함으로써 기화되는 것이 바람직하다. 전극(22) 및/또는 전극(28)은 질소 가스와 기화된 탄소를 혼합함으로써 형성되는 증착 생성물이기 때문에, 이들의 두께를 따라 실질적으로 균일한 조성을 가질 수 있으며, 일반적으로 전체에 걸쳐 균일한 전기적 특성을 갖는다.
도 3의 방법에 따라서, 탄소 스퍼터링 공정에서 질소와 아르곤의 상대적인 공급 속도는 생성된 전극의 저항률에 영향을 끼칠 수 있다. 이러한 영향을 도시하기 위해, 전술한 방법에 따라 제조되는 전극의 몇 가지 예시들을 설명할 것이다. 각각의 전극은 75 inch2의 열분해성 흑연 타겟을 아르곤으로 스퍼터링하여 제조되었다. 전력 밀도는 27 W/inch2로 균일하게 유지되었다. 압력은 2 mTorr로 유지되었으며, 아르곤 유속는 20 sccm(standard cubic centimeters per minute)으로 유지되었다. 대조(control)로서 순수 탄소를 시작으로, PVD 챔버에 다양한 유속의 질소를 추가함으로써 일련의 전극들이 제조되었다. 전극 저항률들은 증착 직후, 그리고 450℃, 500℃ 및 700℃에서 1분 동안의 급속 열 어닐링 후에 각각 측정되었다. 결과는 아래의 표 1에서 설명된다.
저항률(Ω­㎝)
N2/Ar 체적비(%)
(sccm/sccm)*100
증착 직후
450℃
500℃
700℃
0 0.696 0.0319 0.0212 0.00595
10 0.3360 0.0289 0.0213 0.00779
20 0.174 0.0275 0.027 0.0135
30 0.690 0.118 0.0954 0.0516
40 0.662 0.266 0.0984 0.0867
50 2.27 0.536 0.439 0.293
60 1.30 0.354 0.302 0.325
데이터가 나타내는 바와 같이, 어닐링 후에 순수 탄소(즉, 0% 질소)로 만들어진 전극은 저항률이 현저하게 떨어졌다. 또한 이의 저항률은 어닐링 온도가 450℃에서 700℃로 변함에 따라 80% 넘게 떨어졌다. 대조적으로, 질소화된 전극은 다양한 어닐링 온도에서 더욱 안정된 저항률을 나타내며, 60%의 질소/아르곤 전극은 450℃와 700℃에서 겨우 약 8%의 저항률 백분위 변동을 나타내었다.
본 발명의 다른 실시예에서, 질소화된 탄소를 포함하는 (또는 질소화된 탄소를 필수적으로 포함하여 구성되는) 전극은 탄소와 질소 모두를 포함하는 타겟을 스퍼터링(예컨대 물리 기상 증착)함으로써 제조될 수 있다. 본 발명의 실시예에서, 전극은 탄소와 질소 원소들을 필수적으로 포함하여 구성되는 타겟을 스퍼터링함으로써 형성될 수 있다. 본 발명의 일 실시예에서, (타겟의) 탄소의 원자 백분율은 (타겟의) 질소의 원자 백분율보다 클 수 있다. 실시예에서, 탄소의 원자 백분율은 약 50% 보다 클 수 있으며, 이 때 질소의 원자 백분율은 약 50% 미만일 수 있다. 다른 실시예에서, 탄소의 원자 백분율은 약 60% 이상일 수 있으며, 이 때 질소의 원자 백분율은 약 40% 이하일 수 있다. 다른 실시예에서, 탄소의 원자 백분율은 약 70% 이상일 수 있으며, 이 때 질소의 원자 백분율은 약 30% 이하일 수 있다. 다른 실시예에서, 탄소의 원자 백분율은 약 80% 이상일 수 있으며, 이 때 질소의 원자 백분율은 약 20% 이하일 수 있다. 다른 실시예에서, 탄소의 원자 백분율은 약 85% 이상일 수 있으며, 이 때 질소의 원자 백분율은 약 15% 이하일 수 있다. 다른 실시예에서, 탄소의 원자 백분율은 약 90% 이상일 수 있으며, 이 때 질소의 원자 백분율은 약 10% 이하일 수 있다. 실시예에서, 탄소의 원자 백분율은 약 95% 이상일 수 있으며, 이 때 질소의 원자 백분율은 약 5% 이하일 수 있다. 다른 실시예에서, 탄소의 원자 백분율은 약 90% 내지 95% 일 수 있으며, 이 때 질소의 원자 백분율은 약 10% 내지 5% 사이일 수 있다. 일 예에서, 타겟은 탄소와 질소를 필수적으로 포함하여 구성되며, 이 때 탄소의 원자 백분율은 약 93%이고 질소의 원자 백분율은 약 7%이다. 본 발명의 실시예에서, 타겟은 카본 나이트라이드 물질을 포함할 수 있다. 본 발명의 실시예에서, 타겟은 카본 나이트라이드 물질을 필수적으로 포함하여 구성될 수 있다.
도 1을 다시 참조하면, 본 발명의 하나 이상의 실시예에서, 전극(22) 및/또는 전극(28)은 탄소와 질소 원소들을 필수적으로 포함하여 구성되는 전극 물질을 포함할 수 있다. 본 발명의 하나 이상의 추가 실시예에서, 전극(22) 및/또는 전극(28)은 탄소와 질소 원소들을 필수적으로 포함하여 구성되는 전극 물질을 필수적으로 포함하여 구성될 수 있다. 예를 들어, 전극(22)(및/또는 전극(28))은 탄소와 질소 원소들을 필수적으로 포함하여 구성되는 전극 물질의 층으로 형성될 수 있다. 본 발명의 일 실시예에서, (전극 물질의) 탄소의 원자 백분율은 (전극 물질의) 질소의 원자 백분율보다 클 수 있다. 실시예에서, 탄소의 원자 백분율은 약 50%보다 클 수 있으며, 이 때 질소의 원자 백분율은 약 50% 미만일 수 있다. 다른 실시예에서, 탄소의 원자 백분율은 약 60% 이상일 수 있으며, 이 때 질소의 원자 백분율은 약 40% 이하일 수 있다. 다른 실시예에서, 탄소의 원자 백분율은 약 70% 이상일 수 있으며, 이 때 질소의 원자 백분율은 약 30% 이하일 수 있다. 다른 실시예에서, 탄소의 원자 백분율은 약 80% 이상일 수 있으며, 이 때 질소의 원자 백분율은 약 20% 이하일 수 있다. 다른 실시예에서, 탄소의 원자 백분율은 약 90% 이상일 수 있으며, 이 때 질소의 원자 백분율은 약 10% 이하일 수 있다. 다른 실시예에서, 탄소의 원자 백분율은 약 95% 이상일 수 있으며, 이 때 질소의 원자 백분율은 약 5% 이하일 수 있다. 다른 실시예에서, 질소의 원자 백분율은 약 5% 보다 클 수 있으며, 이 때 탄소의 원자 백분율은 95% 미만일 수 있다. 다른 실시예에서, 탄소의 원자 백분율은 약 90% 내지 95%일 수 있으며, 이 때 질소의 원자 백분율은 약 10% 내지 5% 일 수 있다. 일 예에서, 전극은 탄소와 질소를 필수적으로 포함하여 구성되며, 이 때 탄소의 원자 백분율은 약 93%이고 질소의 원자 백분율은 약 7%이다. 질소의 원자 백분율을 증가시키면 전극의 저항률이 증가될 수 있지만 질소의 원자 백분율을 감소시키면 전극 물질의 저항률이 감소될 수 있다는 것에 주의해야 한다.
본 발명의 실시예에서, 전극 물질은 카본 나이트라이드 물질일 수 있다. 따라서 본 발명의 실시예에서, 메모리 소자의 전극들 중 적어도 하나(예컨대 도 1에 도시된 전극(22) 및/또는 전극(28))는 카본 나이트라이드 물질을 포함할 수 있다. 본 발명의 다른 실시예에서, 메모리 소자의 전극들 중 적어도 하나(예컨대 도 1에 도시된 전극(22) 및/또는 전극(28))는 카본 나이트라이드 물질을 필수적으로 포함하여 구성될 수 있다. 예시적으로 전극(22) 및/또는 전극(28)은 카본 나이트라이드 물질의 층으로 형성될 수 있다.
본 발명의 실시예에서, 탄소와 질소를 필수적으로 포함하여 구성되는 전극 물질은 상변화 물질과 직접 물리적으로 접촉될 수 있다. 본 발명의 다른 실시예에서, 탄소와 질소를 필수적으로 포함하여 구성되는 전극 물질은 상변화 물질과 전기적으로 연결되지만 상변화 물질과 직접 물리적으로 접촉하진 않을 수 있다.
추가적으로 생각할 수 있는 소자 구조들이 한정됨이 없이 미국특허 제RE37,259호, 미국특허 제6,031,287호, 미국특허 제6,617,192호, 미국특허 제6,943,365호, 미국특허 제6,969,866호, 미국특허 제6,969,869호 및 미국특허 제6,972,428호에 개시되며, 이들 모두는 본원에 인용되어 통합된다.
본원에 개시된 전극들 및 전극 물질들( 및 본원에 개시되는 전극들 및 전극 물질들을 제공하기 위한 방법들)은 둘 이상의 저항 상태에서 프로그램될 수 있는 임의의 프로그램가능 저항 물질과 결합되어 사용될 수 있다. 일 실시예에서, 프로그램가능 저항 물질은 상변화 물질일 수 있다. 다른 실시예에서, 프로그램가능 저항 물질은 상변화 물질이 아닐 수 있다. 본 발명의 실시예에서, 프로그램가능 저항 물질은 셋 이상의 저항 상태에서 프로그램될 수 있다.
본원에 개시된 전극들 및 전극 물질들(뿐만 아니라 본원에 개시된 전극들 및 전극 물질들을 제조하는 방법들)은 임계 스위치들을 형성하기 위해 임계 스위칭 물질들과 결합하여 사용될 수 있다. 임계 스위칭 물질들의 예는 칼코게나이드 임계 스위칭 물질들을 포함한다. 칼코게나이드 임계 스위칭 물질의 예는 Si14Te39As37Ge9X1 합금이며, 여기서 X는 예컨대 In(인듐) 원소 또는 P(인) 원소일 수 있다. 본 발명의 하나 이상의 실시예에서, 칼코게나이드 임계 스위칭 물질은 비정질 상태이다. 본 발명의 하나 이상의 실시예에서, 칼코게나이드 임계 스위칭 물질은 에너지의 부가로 결정화되지 않는다. 본 발명의 하나 이상의 실시예에서, 칼코게나이드 임계 스위칭 물질은 상변화 물질이 아니다.
칼코게나이드 임계 스위칭 물질은 (칼코게나이드 임계 스위칭 디바이스 또는 칼코게나이드 임계 스위칭 요소로도 언급되는) 칼코게나이드 임계 스위치를 형성하기 위해 하나 이상의 전극들(바람직하게는 둘 이상의 전극들)과 결합되어 사용될 수 있다.
두 개의 전극을 사용하는 칼코게나이드 임계 스위치의 예는 도 4에 도시된다. 도 4는 하부 전극(320A), 칼코게나이드 임계 스위칭 물질(330) 및 상부 전극(320B)을 포함하는 칼코게나이드 임계 스위치(300)를 도시한다. 하부 전극은 기판(310) 위에 형성된다. 유전체 물질(325)은 하부 전극(320A) 위에 형성된다. 개구(327)는 유전체 하부 전극(320A) 및 칼코게나이드 임계 스위칭 물질(330) 위에 형성된 상부 전극(320B) 안에 형성된다. 임계 스위치(300)는 기판(310) 위에 형성된다. 두 개의 전극들을 사용하는 임계 스위치는 2단자 임계 스위치로 언급될 수 있다. 본 발명의 다른 실시예들에서, 둘보다 많은 수의 전극들을 구비하는 칼코게나이드 임계 스위치를 생각할 수 있다.
칼코게나이드 임계 스위치는 전류-전압, 또는 I-V, 특성 곡선과 관련된다. I-V 특성 곡선은 임계 스위치를 흐르는 전류의 관계를 임계 스위치 양단의 전압의 함수로 나타낸다.
칼코게나이드 임계 스위치(예컨대 2단자 칼코게나이드 임계 스위치)의 I-V 특성 곡선의 예는 도 5에 도시된다. 도 5는 (전압과 전류가 양인) 제 1 사분면과 (전압과 전류가 음인) 제 3 사분면에 I-V 그래프를 도시한다. 제 1 사분면만 아래에 설명하지만, 유사한 설명이 (전압과 전류 모두 음인) I-V 그래프의 제 3 사분면의 곡선에도 적용된다.
I-V 특성 곡선은 '오프-상태' 부분(450)과 '온-상태' 부분(460)을 포함한다. 오프-상태 부분(450)은 임계 스위치 양단에 인가되는 전압이 증가하는 동안 임계 스위치를 통해 흐르는 전류가 약하게 증가하는 부분에 해당한다. 이 부분은 I-V 그래프에서 작은 기울기를 갖는 것으로 나타나며, 도 5의 제 1 (및 제 3) 사분면에서 거의 수평선으로 표시된다. 온-상태 부분(460)은 임계 스위치 양단에 인가되는 전압이 증가하는 동안 임계 스위치를 통해 흐르는 전류가 현저하게 증가하는 부분에 해당한다. 온-상태 부분의 기울기 크기는 오프-상태 부분의 기울기 크기보다 크다. 도 5에 도시된 예시에서, 온-상태 부분은 I-V 그래프에서 큰 기울기를 갖는 것으로 나타나며, 도 5의 제 1 (및 제 3) 사분면에서 실질적으로 수직선으로 표시된다. 도 5에 도시된 오프-상태 및 온-상태 부분들의 기울기는 예시적이며 한정하고자 함이 아니다. 실제 기울기에 관계없이, 온-상태 부분은 오프-상태 부분보다 더 가파른 기울기를 나타낸다. 따라서 오프-상태 부분은 임계 스위치의 상대적으로 높은 저항 상태에 대응한다. 온-상태 부분은 임계 스위치의 상대적으로 낮은 저항 상태에 대응한다.
임계 스위치를 흐르는 전류와 임계 스위치 양단 전압이 I-V 그래프의 오프-상태 부분 상의 점으로 표시되는 상태에서, 임계 스위치는'오프' 상태인 것으로 언급된다. 임계 스위치를 흐르는 전류와 임계 스위치 양단 전압이 I-V 그래프의 온-상태 부분 상의 점으로 표시되는 상태에서, 임계 스위치는 '온' 상태인 것으로 언급된다. 오프 상태인 임계 스위치의 저항은 온 상태인 임계 스위치의 저항보다 크다.
임계 스위치의 스위칭 속성은 도 5를 참조로 기술될 수 있다. 임계 스위치 양단에 전압이 인가되지 않는 경우, 임계 스위치는 '오프' 상태이고 전류가 흐르지 않는다. 이 상태는 도 5에 도시된 I-V 그래프의 원점(전류 = 0, 전압 = 0)에 대응한다. 임계 스위치 양단 전압과 임계 스위치를 흐르는 전류가 임계 스위치의 '임계 전압'으로 언급되는 전압(Vth)까지 증가될 때까지 임계 스위치는 오프 상태를 유지한다. 임계 스위치 양단 전압이 Vth보다 작은 경우, I-V 그래프의 오프-상태 부분의 기울기는 작으며, 임계 스위치를 흐르는 전류는 인가되는 전압이 증가됨에도 오직 작은 양으로만 증가한다. 전류(Ith)는 임계 전류로 언급되고 임계 전압에 대응하는 전류임에 주의해야 한다.
임계 스위치 양단에 인가된 전압이 임계 전압(Vth)와 같거나 이를 초과하는 경우, 임계 스위치는 I-V 그래프의 오프-상태 부분(450)에서 온-상태 부분(460)으로 스위칭한다. 스위칭은 순간적으로 일어나며 도 5에서 점선으로 표시된다. 스위칭 시, 임계 스위치 양단 전압은 현저하게 감소하며, 임계 스위치를 흐르는 전류는 소자 전압의 변화에 대해 매우 더 민감해진다(따라서 부분(460)은 부분(450)보다 더 가파르다). 임계 스위치는 도 5에서 Ih으로 명명된 최소 전류가 유지되는 한 온-상태 부분(460)으로 유지된다. Ih는 임계 스위치의 홀딩 전류(holding current)로 언급되며, 이와 관련된 전압(Vh)은 임계 스위치의 홀딩 전압으로 언급된다. 만약 임계 스위치 조건이 변하여 전류가 Ih보다 작게 되면, 임계 스위치는 정상적으로 I-V 그래프의 오프-상태 부분(450)으로 복귀하며 온-상태 부분의 동작을 재개하기 위해서는 임계 전압(Vth) 이상의 전압의 재인가가 필요하다. 만약 전류가 오직 순간적으로(칼코게나이드 임계 스위칭 물질의 회복 시간보다 짧은 시간 동안만) Ih 아래로 감소되면, 임계 스위치의 온 상태는 임계 스위치를 흐르는 전류가 Ih 이상으로 회복됨과 동시에 복원될 수 있다.
유사한 스위칭 동작이 도 5에 도시된 I-V 그래프의 제 3 사분면에서 이뤄진다. I-V 그래프의 전압과 전류 모두 제 3 사분면에서 음의 극성을 갖는다는 것을 안다면, 제 3 사분면에서의 스위칭 동작은 제 1 사분면에 대해 전술한 바와 유사하다. 예를 들면, 제 3 사분면에서 음의 임계 전압 크기보다 큰 크기를 갖는 전압이 인가되면, 오프-상태 부분(450)에서 온-상태 부분(460)으로 스위칭이 일어난다.
따라서, 전술된 바와 같이, 칼코게나이드 임계 스위치는 임계 전압(Vth) 이상의 크기를 갖는 전압이 임계 스위치 양단에 인가됨에 따라서 오프 상태에서 온 상태로 스위칭될 수 있다. 이론에 의해 제한되는 것을 바라지 않지만, 임계 전압 이상의 전압이 임계 스위치 양단에 인가되면 임계 스위칭 물질 내에 도전성 채널 또는 필라멘트(filament)가 형성될 수 있다고 생각한다. 임계 전압(Vth)에서, 임계 스위칭 물질이 받는 전기장은 충분히 높아서 절연 파괴(breakdown) 또는 쇄기(avalanche) 효과를 유도하며, 전자들이 원자들로부터 제거되어 매우 도전성이고 플라즈마와 같은 전하 캐리어들의 필라멘트를 형성한다. 일부 전자들은 원자들에 의해 구속되지 않고, 해방되어 높은 이동성을 갖게 된다. 결과적으로 도전성 채널 또는 필라멘트가 형성된다. 도전성 필라멘트는 저항성이던 칼코게나이드 임계 스위칭 물질 내에 도전성 공간을 만든다. 도전성 필라멘트는 칼코게나이드 임계 스위칭 물질을 통해 연장하고 전기 전류에 낮은 저항 경로를 제공한다. 필라멘트 바깥의 칼코게나이드 물질의 일부는 여전히 저항성을 갖는다. 전기 전류는 가장 낮은 저항 경로를 횡단하기 때문에, 도전성 필라멘트의 존재는 칼코게나이드 임계 스위칭 물질을 더욱 도전성으로 만들며 '온' 상태가 되게 한다. 도전성 필라멘트의 생성은 임계 스위치가 오프 상태에서 온 상태로의 스위칭하는데 기초가 된다.
본 발명의 하나 이상의 실시예에서, (비정질 상태일 수 있는) 칼코게나이드 임계 스위칭 물질은 에너지의 부가로 결정화되지 않음에 주의해야 한다. 본 발명의 하나 이상의 실시예에서, 임계 스위칭 물질은 상변화 물질이 아니다.
도 5에 도시된 전류-전압 특성 곡선은 S-타입 전류-전압 특성 곡선의 예시임에 주의해야 한다. 이러한 전류-전압 동작을 나타내는 임계 스위치는 S-타입 임계 스위치로 언급된다. 유사하게, 대응하는 임계 스위칭 물질은 S-타입 임계 스위칭 물질로 언급된다. 유사한 S-타입 전류-전압 특성을 나타내는 임의의 임계 스위칭 물질도 임계 스위칭 물질로써 사용될 수 있다. 일 실시예에서, S-타입 임계 스위칭 물질은 칼코게나이드 물질일 수 있다. 다른 실시예에서, S-타입 임계 스위칭 물질은 칼코게나이드 물질이 아닐 수 있다.
본원에 개시된 모든 전극 물질들은 임계 스위치(예컨대 칼코게나이드 임계 스위치 또는 S-타입 임계 스위치)의 전극으로 사용될 수 있다. 도 1에 도시된 전극들(22 및 28)의 조성에 관해 본원에 개시된 내용은 임계 스위치들(예컨대 칼코게나이드 임계 스위치 및 S-타입 임계 스위치)에 사용되는 전극에 적용될 수 있다.
도 4를 다시 참조하면, 전극(310A) 및/또는 전극(310B)은 본원에 개시된 임의의 전극 물질들로 형성될 수 있음에 주의해야 한다. 예를 들어, 본 발명의 하나 이상의 실시예에서, 전극(310A) 및/또는 전극(310B)은 질소화된 탄소 물질을 포함할(또는 필수적으로 포함하여 구성될) 수 있다. 질소화된 탄소 물질은 임계 스위칭 물질과 직접 접촉할 수도 있고 직접 접촉하지 않을 수도 있다. 유사하게, 본 발명의 하나 이상의 실시예에서, 전극(310A) 및/또는 전극(310B)은 탄소 원소와 질소 원소를 필수적으로 포함하여 구성되는 전극 물질을 포함할(또는 필수적으로 포함하여 구성될) 수 있다. 일 실시예에서, 탄소의 원자 백분율은 질소의 원자 백분율보다 크다. 본 발명의 다른 실시예들에서, 탄소와 질소의 원자 백분율들은 본원에 개시된 바와 같이 변할 수 있다. 도 4에 도시된 실시예에서, 전극들(310A 및 310B)은 칼코게나이드 임계 스위칭 물질과 물리적으로 직접 접촉하는 것으로 도시된다. 본 발명의 다른 실시예들에서, 전극들 중 하나 또는 모두는 임계 스위칭 물질과 물리적으로 직접 접촉하지 않을 수 있다.
전극들 및 (탄소화된 나이트라이드 전극 물질들과 같은) 전극 물질들을 만들기 위해 본원에 개시된 모든 방법들은 (칼코게나이드 임계 스위칭 물질 및 S-타입 임계 스위칭 물질과 같은) 임계 스위칭 물질들과 결합하여 사용될 수 있음에 주의하여야 한다.
본 발명은 전술한 실시예들을 참조로 도시되고 기술되었지만, 본원에 개시된 본 발명의 실시예들에 대한 다양한 대안들이 후술되는 청구범위에 의해 정해지는 본 발명의 사상 및 범위에서 벗어남 없이 본 발명을 실시하는데 사용될 수 있다는 것을 본 기술분야의 당업자들은 이해해야 한다. 후술되는 청구범위가 본 발명의 범위를 정하고 이러한 청구범위의 범위 내의 방법 및 시스템 및 이들의 등가물들은 청구범위 내에 포함되는 것을 의도한다. 본 발명의 상세한 설명은 본원에 개시된 구성요소들의 모든 신규하고 비자명한 조합들을 포함하는 것으로 이해되어야 하며, 이러한 구성요소들의 임의의 신규하고 비자명한 조합들에 대한 청구범위는 본 출원 또는 이후의 출원에서 제출될 수 있다. 전술한 실시예는 예시적이며, 하나의 특징 또는 구성요소가 본 출원 또는 이후의 출원에서 주장될 수 있는 모든 가능한 조합들에 대해 필수적인 것은 아니다. 청구항들은 '하나' 또는 '제 1' 요소 등이 포함되어 있지만, 상기 청구항들은 하나 이상의 상기 요소들을 포함하고 둘 이상의 상기 요소들을 배제하지 않는다고 이해되어야 한다.

Claims (10)

  1. 상변화 물질; 및
    상기 상변화 물질과 전기적으로 연결된 전극을 포함하고,
    상기 전극은 질소화된 탄소(nitrogenated carbon)를 포함하는 것을 특징으로 하는 전자 소자.
  2. 제1 항에 있어서,
    상기 전극은 상기 질소화된 탄소를 필수적으로 포함하여 구성되는 것을 특징으로 하는 전자 소자.
  3. 제1 항에 있어서,
    상기 상변화 물질은 상기 전극의 질소화된 탄소와 직접 접촉하는 것을 특징으로 하는 전자 소자.
  4. S-타입 임계 스위칭 물질; 및
    상기 S-타입 스위칭 물질과 전기적으로 연결되는 전극을 포함하며,
    상기 전극은 질소화된 탄소(nitrogenated carbon)를 포함하는 것을 특징으로 하는 전자 소자.
  5. 프로그램가능 저항 물질; 및
    상기 프로그램가능 저항 물질과 전기적으로 연결된 질소화된 탄소(nitrogenated carbon) 물질을 포함하는 전자 소자.
  6. 제5 항에 있어서,
    상기 프로그램가능 저항 물질은 상변화 물질을 포함하는 것을 특징으로 하는 전자 소자.
  7. 제5 항에 있어서,
    상기 프로그램가능 저항 물질은 칼코게나이드 물질을 포함하는 것을 특징으로 하는 전자 소자.
  8. 칼코게나이드 물질; 및
    상기 칼코게나이드 물질과 전기적으로 연결되는 전극을 포함하며,
    상기 전극은 질소화된 탄소(nitrogenated carbon)를 포함하는 전자 소자.
  9. 제8 항에 있어서,
    상기 전극은 상기 질소화된 탄소를 필수적으로 포함하여 구성되는 것을 특징으로 하는 전자 소자.
  10. 제8 항에 있어서,
    상기 칼코게나이드 물질은 상기 전극의 상기 질소화된 탄소와 직접 접촉하는 것을 특징으로 하는 전자 소자.
KR1020137022712A 2006-06-07 2007-06-06 칼코게나이드 소자를 위한 질소화된 탄소 전극 및 이의 제조 방법 KR101582317B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/448,184 2006-06-07
US11/448,184 US7473950B2 (en) 2006-06-07 2006-06-07 Nitrogenated carbon electrode for chalcogenide device and method of making same
PCT/IB2007/052140 WO2007141747A2 (en) 2006-06-07 2007-06-06 Nitrogenated carbon electrode for chalcogenide device and method of making same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020087028443A Division KR101431163B1 (ko) 2006-06-07 2007-06-06 칼코게나이드 소자를 위한 질소화된 탄소 전극 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20130108482A true KR20130108482A (ko) 2013-10-02
KR101582317B1 KR101582317B1 (ko) 2016-01-04

Family

ID=38801885

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020137022712A KR101582317B1 (ko) 2006-06-07 2007-06-06 칼코게나이드 소자를 위한 질소화된 탄소 전극 및 이의 제조 방법
KR1020087028443A KR101431163B1 (ko) 2006-06-07 2007-06-06 칼코게나이드 소자를 위한 질소화된 탄소 전극 및 이의 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020087028443A KR101431163B1 (ko) 2006-06-07 2007-06-06 칼코게나이드 소자를 위한 질소화된 탄소 전극 및 이의 제조 방법

Country Status (3)

Country Link
US (2) US7473950B2 (ko)
KR (2) KR101582317B1 (ko)
WO (1) WO2007141747A2 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7479671B2 (en) * 2006-08-29 2009-01-20 International Business Machines Corporation Thin film phase change memory cell formed on silicon-on-insulator substrate
KR100779392B1 (ko) * 2006-11-13 2007-11-23 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
JP5289863B2 (ja) * 2008-08-28 2013-09-11 東京エレクトロン株式会社 アモルファスカーボンナイトライド膜の形成方法、多層レジスト膜、半導体装置の製造方法および制御プログラムが記憶された記憶媒体
KR101108193B1 (ko) * 2008-12-16 2012-01-31 한국전자통신연구원 상변화층을 포함하는 비휘발성 프로그래머블 소자 및 그 제조 방법
US8828788B2 (en) 2010-05-11 2014-09-09 Micron Technology, Inc. Forming electrodes for chalcogenide containing devices
EP2453038A1 (en) * 2010-11-16 2012-05-16 The Swatch Group Research and Development Ltd. Method for coating micromechanical parts with dual diamond coating
US9054295B2 (en) 2011-08-23 2015-06-09 Micron Technology, Inc. Phase change memory cells including nitrogenated carbon materials, methods of forming the same, and phase change memory devices including nitrogenated carbon materials
US9257431B2 (en) * 2013-09-25 2016-02-09 Micron Technology, Inc. Memory cell with independently-sized electrode
JP2017092274A (ja) * 2015-11-11 2017-05-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR20210112178A (ko) 2020-03-04 2021-09-14 에스케이하이닉스 주식회사 전자 장치 및 전자 장치의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US553694A (en) * 1896-01-28 Combined feed-water heater and purifier
US6423193B1 (en) * 1999-08-30 2002-07-23 Case Western Reserve University Nitrogen doped carbon electrodes
KR20050078273A (ko) * 2004-01-29 2005-08-05 삼성전자주식회사 상변화 메모리 소자

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5536947A (en) * 1991-01-18 1996-07-16 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory element and arrays fabricated therefrom
JP4119198B2 (ja) 2002-08-09 2008-07-16 株式会社日立製作所 画像表示装置および画像表示モジュール
KR100982419B1 (ko) * 2003-05-01 2010-09-15 삼성전자주식회사 탄소나노튜브를 이용한 반도체 소자의 배선 형성 방법 및이 방법에 의해 제조된 반도체 소자
KR100695162B1 (ko) * 2005-09-13 2007-03-14 삼성전자주식회사 상변화 메모리 및 그 동작 방법
US7688619B2 (en) * 2005-11-28 2010-03-30 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7692272B2 (en) * 2006-01-19 2010-04-06 Elpida Memory, Inc. Electrically rewritable non-volatile memory element and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US553694A (en) * 1896-01-28 Combined feed-water heater and purifier
US6423193B1 (en) * 1999-08-30 2002-07-23 Case Western Reserve University Nitrogen doped carbon electrodes
KR20050078273A (ko) * 2004-01-29 2005-08-05 삼성전자주식회사 상변화 메모리 소자

Also Published As

Publication number Publication date
US20090146130A1 (en) 2009-06-11
WO2007141747A2 (en) 2007-12-13
US20070284635A1 (en) 2007-12-13
KR101582317B1 (ko) 2016-01-04
KR20090026751A (ko) 2009-03-13
US7473950B2 (en) 2009-01-06
WO2007141747A3 (en) 2009-04-23
US7943922B2 (en) 2011-05-17
KR101431163B1 (ko) 2014-08-18

Similar Documents

Publication Publication Date Title
KR101582317B1 (ko) 칼코게나이드 소자를 위한 질소화된 탄소 전극 및 이의 제조 방법
US8344348B2 (en) Memory device
US7935567B2 (en) Active material devices with containment layer
US7888165B2 (en) Methods of forming a phase change material
US7935951B2 (en) Composite chalcogenide materials and devices
US8003970B2 (en) Phase-change random access memory and method of manufacturing the same
US20060027451A1 (en) Methods for sputtering a target material by intermittently applying a voltage thereto and related apparatus, and methods of fabricating a phase-changeable memory device employing the same
US20060278900A1 (en) Phase change memory device having an adhesion layer and manufacturing process thereof
CN104969374A (zh) 具有开关层和中间电极层的电阻开关器件及其形成方法
EP1331675B1 (en) Integrated resistive element, phase-change memory element including said resistive element, and method of manufacture thereof
US11107985B2 (en) Materials and components in phase change memory devices
US11211427B2 (en) Switching element, variable resistance memory device, and method of manufacturing the switching element
KR102271230B1 (ko) 상 변화 메모리 디바이스들의 재료들 및 컴포넌트들
US20080253168A1 (en) Integrated circuit, resistivity changing memory device, memory module, and method of fabricating an integrated circuit
US11107987B2 (en) Semiconductor storage device
US7803656B2 (en) Method of depositing chalcogenide film for phase-change memory

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20140618

Effective date: 20150122

S901 Examination by remand of revocation
E902 Notification of reason for refusal
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181211

Year of fee payment: 4