JP2009224610A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2009224610A JP2009224610A JP2008068422A JP2008068422A JP2009224610A JP 2009224610 A JP2009224610 A JP 2009224610A JP 2008068422 A JP2008068422 A JP 2008068422A JP 2008068422 A JP2008068422 A JP 2008068422A JP 2009224610 A JP2009224610 A JP 2009224610A
- Authority
- JP
- Japan
- Prior art keywords
- cell array
- lines
- wiring
- bit lines
- array layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 230000015654 memory Effects 0.000 claims abstract description 111
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 238000009792 diffusion process Methods 0.000 claims abstract description 5
- 238000003491 array Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 110
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 46
- 229910052710 silicon Inorganic materials 0.000 description 46
- 239000010703 silicon Substances 0.000 description 46
- 230000008859 change Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 150000001768 cations Chemical class 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 150000001450 anions Chemical class 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910019001 CoSi Inorganic materials 0.000 description 1
- 206010021143 Hypoxia Diseases 0.000 description 1
- 241000877463 Lanio Species 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- 241001656823 Ornithostaphylos Species 0.000 description 1
- 241000255969 Pieris brassicae Species 0.000 description 1
- 229910004121 SrRuO Inorganic materials 0.000 description 1
- 229910004491 TaAlN Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910008812 WSi Inorganic materials 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052609 olivine Inorganic materials 0.000 description 1
- 239000010450 olivine Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000006479 redox reaction Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000006722 reduction reaction Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0009—RRAM elements whose operation depends upon chemical change
- G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
- H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/71—Three dimensional array
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】配線コンタクトの配置領域を削減し、チップ面積を縮小する。
【解決手段】半導体基板と、前記半導体基板上に形成されて、複数の第1の配線、これら複数の第1の配線と交差する複数の第2の配線、並びに前記第1及び第2の配線の交差部で両配線間に接続されたメモリセルを有するセルアレイからなるセルアレイ層を複数積層したメモリブロックと、前記各セルアレイの前記第1の配線と前記半導体基板とをそれぞれ接続する、前記セルアレイ層の積層方向に延びる複数の配線コンタクトとを備え、所定の前記セルアレイ層は、これよりも前記半導体基板に近い下層の前記セルアレイ層よりも、前記第1の配線の分割数及び接続される配線コンタクト数が少ない。
【選択図】図6
【解決手段】半導体基板と、前記半導体基板上に形成されて、複数の第1の配線、これら複数の第1の配線と交差する複数の第2の配線、並びに前記第1及び第2の配線の交差部で両配線間に接続されたメモリセルを有するセルアレイからなるセルアレイ層を複数積層したメモリブロックと、前記各セルアレイの前記第1の配線と前記半導体基板とをそれぞれ接続する、前記セルアレイ層の積層方向に延びる複数の配線コンタクトとを備え、所定の前記セルアレイ層は、これよりも前記半導体基板に近い下層の前記セルアレイ層よりも、前記第1の配線の分割数及び接続される配線コンタクト数が少ない。
【選択図】図6
Description
本発明は、半導体記憶装置に関し、特に、三次元積層構造を持つ不揮発性半導体装置の配線分割数及び配線コンタクト数に関する。
近年、大容量かつ低価格な不揮発性半導体記憶装置であるフラッシュメモリは、メモリカードや半導体ドライブ装置(いわゆるSSD:Solid State Drive)など、ストレージメモリとして、用途と市場を拡大してきている。ストレージメモリには更なる大容量化と低コスト化が求められており、その実現の為に加工寸法の微細化が進められてきた。しかしながら従来型のフラッシュメモリは20nm〜30nm世代が限界であると言われており、その為にReRAM(Resistive RAM)やPCRAM(Phase Change RAM)等の抵抗性記憶素子を有する不揮発性半導体記憶装置が、その後継候補として注目を集め開発が進められている(特許文献1)。
PCRAMは相変化型メモリとも呼ばれ、抵抗性記憶素子の結晶構造を変化させることで素子の抵抗値を変化させて情報を記憶する。例えば、記憶素子を高抵抗状態にする場合は、素子に電流を流して加熱し、その後に急冷することで結晶構造をアモルファス化(非晶質化)させる。また記憶素子を低抵抗状態にする場合は、素子に電流を流して加熱後、除冷することで結晶化させる。高抵抗状態と低抵抗状態との切り替えを一方向電流で制御できることが特長であるが、書き込み動作に必要な電流が比較的大きいという欠点がある。
一方、ReRAMに利用される抵抗性記憶素子には遷移金属酸化物などが利用されるが、この抵抗性記憶素子には二種類の動作モードが存在することが知られている。一方はバイポーラ型と呼ばれるもので、素子への印加電圧の極性を正逆に切り替えることで高抵抗状態と低抵抗状態とを切り替えられるものである。もう一方はユニポーラ型と呼ばれるもので、素子への印加電圧の極性は一方向のまま変えることなく、印加電圧の電圧値と印加時間を制御することで高抵抗状態と低抵抗状態とを切り替えられるものである。
ユニポーラ型の記憶素子の場合、メモリセル選択用トランジスタを使用せず、抵抗性記憶素子とダイオードとを直列接続したいわゆる1D1R型のメモリセル構成により、ビット線とワード線との交点にメモリセルを配置できる、いわゆるクロスポイント型のメモリセルを実現できる。クロスポイント型メモリセルは、そのセルサイズが4F2と小さいため、高密度なメモリセルアレイが実現できるという利点がある。
更に、クロスポイント型メモリセルは選択用トランジスタを有しない為、比較的容易にメモリセルアレイを積層化できるという利点がある。メモリセルアレイを積層した場合、メモリセルアレイ部分の面積は一定のままメモリ容量(集積度)を大きくすることができる為、大容量と低コストの両立が可能となる。更に微細化を行うことなく大容量化できるため、開発コストの低減も可能になり、より低コストに不揮発性半導体記憶装置を実現することができる。
しかしながらメモリセルアレイの積層化を行った場合でも、センスアンプやロウデコーダなどを構成するトランジスタは従来同様に基板上に形成されるため、積層化されたビット線やワード線とこれらの回路とを接続するためのコンタクト領域は、積層数が増加するほどそのコンタクト領域の面積が増大してしまい、チップ面積を増加させて低コスト化の妨げとなってしまうという問題点があった。
特表2002−541613号公報
本発明は、コンタクトの配置領域の削減により、チップ面積を縮小した半導体記憶装置を提供することを目的とする。
本発明の一態様に係る半導体記憶装置は、半導体基板と、前記半導体基板上に形成されて、複数の第1の配線、これら複数の第1の配線と交差する複数の第2の配線、並びに前記第1及び第2の配線の交差部で両配線間に接続されたメモリセルを有するセルアレイからなるセルアレイ層を複数積層したメモリブロックと、前記各セルアレイの前記第1の配線と前記半導体基板とをそれぞれ接続する、前記セルアレイ層の積層方向に延びる複数の配線コンタクトとを備え、所定の前記セルアレイ層は、これよりも前記半導体基板に近い下層の前記セルアレイ層よりも、前記第1の配線の分割数及び接続される配線コンタクト数が少ないことを特徴とする。
本発明によれば、コンタクトの配置領域の削減により、チップ面積を縮小した半導体記憶装置を提供することができる。
以下、図面を参照しながら、本発明に係る半導体記憶装置の実施の形態について詳細に説明する。
[第1の実施形態]
図1は、本発明の第1の実施形態に係る半導体記憶装置のブロック図である。
図1は、本発明の第1の実施形態に係る半導体記憶装置のブロック図である。
この半導体記憶装置は、後述するPCRAM(相変化型素子)、ReRAM(可変抵抗素子)等の抵抗変化型素子を使用したメモリセルをマトリクス状に配置したメモリセルアレイ1を備える。メモリセルアレイ1のビット線BL方向に隣接する位置には、メモリセルアレイ1のビット線BLを制御し、メモリセルのデータ消去、メモリセルへのデータ書き込み、及びメモリセルからのデータ読み出しを行うカラム制御回路2が設けられている。また、メモリセルアレイ1のワード線WL方向に隣接する位置には、メモリセルアレイ1のワード線WLを選択し、メモリセルのデータ消去、メモリセルへのデータ書き込み、及びメモリセルからのデータ読み出しに必要な電圧を印加するロウ制御回路3が設けられている。これらカラム制御回路2及びロウ制御回路3で、メモリセルアレイ1に対するデータの読み出し/書き込みを行うデータ読み出し/書き込み回路を構成する。
データ入出力バッファ4は、外部の図示しないホスト装置と接続され、ホスト装置との間で書き込みデータの受け取り、消去命令の受け取り、読み出しデータの出力、アドレスデータやコマンドデータの受け取りを行う。データ入出力バッファ4は、受け取った書き込みデータをカラム制御回路2に送り、カラム制御回路2から読み出したデータを受け取って外部に出力する。外部のホスト装置からデータ入出力バッファ4に供給されたアドレスは、アドレスレジスタ5を介してカラム制御回路2及びロウ制御回路3に送られる。また、外部のホスト装置からデータ入出力バッファ4に供給されたコマンドは、コマンド・インターフェイス6に送られる。コマンド・インターフェイス6は、外部からの外部制御信号を受け、データ入出力バッファ4に入力されたデータが書き込みデータかコマンドかアドレスかを判断し、コマンドであれば受け取りコマンド信号としてステートマシン7に転送する。ステートマシン7は、この半導体記憶装置全体の管理を行うもので、外部のホスト装置からのコマンドを受け付け、読み出し、書き込み、消去、データの入出力管理等を行う。また、外部のホスト装置は、ステートマシン7が管理するステータス情報を受け取り、動作結果を判断することも可能である。また、このステータス情報は書き込み、消去の制御にも利用される。
また、ステートマシン7によってパルスジェネレータ8が制御される。この制御により、パルスジェネレータ8は任意の電圧、任意のタイミングのパルスを出力することが可能となる。ここで、形成されたパルスはカラム制御回路2及びロウ制御回路3で選択された任意の配線へ転送することが可能である。
なお、メモリセルアレイ1以外の周辺回路素子は配線層に形成されたメモリアレイ1の直下のシリコン基板に形成可能であり、これにより、この半導体記憶装置のチップ面積はほぼ、メモリセルアレイ1の面積に等しくすることも可能である。
図2は、メモリセルアレイ1の一部の斜視図、図3は、図2におけるI−I´線で切断して矢印方向に見たメモリセル1つ分の断面図である。
複数本の第1の配線としてワード線WL0〜WL2が平行に配設され、これと交差して複数本の第2の配線としてビット線BL0〜BL2が平行に配設され、これらの各交差部に両配線に挟まれるようにメモリセルMCが配置される。第1及び第2の配線は、熱に強く、且つ抵抗値の低い材料が望ましく、例えばW、WSi、NiSi、CoSi等を用いることができる。
メモリセルMCは、図3に示すように、可変抵抗素子VRと非オーミック素子NOの直列接続回路からなる。
可変抵抗素子VRとしては、電圧印加によって、電流、熱、化学エネルギー等を介して抵抗値を変化させることができるもので、上下にバリアメタル及び接着層として機能する電極EL1、EL2が配置される。電極材としては、Pt、Au、Ag、TiAlN、SrRuO、Ru、RuN、Ir、Co、Ti、TiN、TaN、LaNiO、Al、PtIrOx、PtRhOx、Rh/TaAlN等が用いられる。また、配向性を一様にするようなメタル膜の挿入も可能である。また、別途バッファ層、バリアメタル層、接着層等を挿入することも可能である。
可変抵抗素子VRは、カルコゲナイド等のように結晶状態と非晶質状態の相転移により抵抗値を変化させるもの(PCRAM)、金属陽イオンを析出させて電極間に架橋(コンタクティングブリッジ)を形成したり、析出した金属をイオン化したりして架橋を破壊することで抵抗値を変化させるもの(CBRAM)、電圧あるいは電流印加により抵抗値が変化するもの(ReRAM)(電極界面に存在する電荷トラップにトラップされた電荷の存在の有無により抵抗変化が起きるものと、酸素欠損等に起因する伝導パスの存在の有無により抵抗変化が起きるものと、に大別される。)等を用いることができる。
図4は、ReRAMの例を示す図である。図4に示す可変抵抗素子VRは、電極層9、10の間に記録層11を配置してなる。記録層11は、少なくとも2種類の陽イオン元素を有する複合化合物から構成される。陽イオン元素の少なくとも1種類は電子が不完全に満たされたd軌道を有する遷移元素とし、且つ隣接する陽イオン元素間の最短距離は、0.32nm以下とする。具体的には、化学式AxMyXz(AとMは互いに異なる元素)で表され、例えばスピネル構造(AM2O4)、イルメナイト構造(AMO3)、デラフォサイト構造(AMO2)、LiMoN2構造(AMN2)、ウルフラマイト構造(AMO4)、オリビン構造(A2MO4)、ホランダイト構造(AxMO2)、ラムスデライト構造(AxMO2)ペロブスカイト構造(AMO3)等の結晶構造を持つ材料により構成される。
図4の例では、AがZn、MがMn、XがOである。記録層11内の小さな白丸は拡散イオン(Zn)、大きな白丸は陰イオン(O)、小さな黒丸は遷移元素イオン(Mn)をそれぞれ表している。記録層11の初期状態は高抵抗状態であるが、電極層9を固定電位、電極層10側に負の電圧を印加すると、記録層11中の拡散イオンの一部が電極層10側に移動し、記録層11内の拡散イオンが陰イオンに対して相対的に減少する。電極層10側に移動した拡散イオンは、電極層10から電子を受け取り、メタルとして析出するため、メタル層12を形成する。記録層11の内部では、陰イオンが過剰となり、結果的に記録層11内の遷移元素イオンの下層を上昇させる。これにより、記録層11はキャリアの注入により電子伝導性を有するようになってセット動作が完了する。再生に関しては、記録層11を構成する材料が抵抗変化を起こさない程度の微小な電流値を流せば良い。プログラム状態(低抵抗状態)を初期状態(高抵抗状態)にリセットするには、例えば記録層11に大電流を充分な時間流してジュール加熱して、記録層11の酸化還元反応を促進すれば良い。また、セット時と逆向きの電場を印加することによってもリセット動作が可能である。
図5(a)は、本実施形態におけるメモリセル、ワード線、ビット線及び配線コンタクトの配置を示す断面図である。
シリコン基板SB上には、下層のセルアレイ層MA110及び上層のセルアレイ層MA120が形成されている。
下層のセルアレイ層MA110は、複数の第1の配線であるビット線BLとビット線BLに交差する複数の第2の配線であるワード線WLを有している。ビット線BLは、その中央部においてビット線BL111及びBL112に分割されている。ワード線WLとビット線BL111及びBL112の各交差部には、それぞれ図3で示したクロスポイント型のメモリセルMCが形成されている。また、ビット線BL111及びBL112は、それぞれ配線コンタクトCT111及びCT112を介してシリコン基板SB上にある図示しないカラム制御回路に接続されている。
上層のセルアレイ層MA120は、複数の第1の配線であるビット線BL121とビット線BL121に交差する複数の第2の配線であるワード線WLを有している。ワード線WLとビット線BL121の各交差部には、それぞれ図3で示したクロスポイント型のメモリセルMCが形成されている。また、ビット線BL121は、下層のセルアレイ層MA110のビット線BL111及びBL112の間を通り積層方向下側に延びる配線コンタクトCT121,CT121´を介しシリコン基板SB上にある図示しないカラム制御回路に接続される。
一方、図5(b)は、従来例におけるメモリセル、ワード線、ビット線及び配線コンタクトの配置を示す断面図である。
シリコン基板SB上には、下層のセルアレイ層MA210及び上層のセルアレイ層MA220が形成されている。
従来、積層構造を持つ半導体基板装置のビット線BLは、全てのセルアレイ層MAにおいて、同じ数に分割されている場合が多い。図5(b)の場合、セルアレイ層MA210、MA220のビット線BLは、それぞれ中央部でビット線BL211及びBL212、ビット線BL221及びBL222の2本に分割されている。さらにこれらビット線BL211、BL212、BL221、BL222は、それぞれ配線コンタクトCT211、CT212、CT221及びCT221´、CT222及びCT222´を介してシリコン基板SB上にある図示しないカラム制御回路に接続されている。
本実施形態と従来例における断面図を比較した場合、図5から明らかなように、シリコン基板SBへの配線コンタクトCTを接続するための配線コンタクト配置領域が、従来例と比べて1箇所少ないことが分かる。これにより、シリコン基板SBにある配線コンタクト配置領域を削減することができる。また、下層のセルアレイ層MA110より上層のセルアレイ層MA120のビット線の分割数を少なくすることで、従来例では利用されない下層のビット線BL111及びBL112にできるスペースを利用し、上層の配線コンタクトCTを配置できるため、よりチップ面積の省スペース化を図ることができる。更に、配線コンタクトCTのシリコン基板SBへのコンタクト位置が分散されるので、シリコン基板SBに形成されるカラムデコーダ等の回路の配置スペースにも余裕ができる。
同様に、ビット線BLの分割数をセルアレイ層MA毎に変えることで、チップ面積の省スペース化が可能な他の実施形態について以下に例示する。
[第2の実施形態]
図6は、第2の実施形態におけるメモリセル、ワード線、ビット線及び配線コンタクトの配置を示す断面図である。
図6は、第2の実施形態におけるメモリセル、ワード線、ビット線及び配線コンタクトの配置を示す断面図である。
シリコン基板SB上には、下層のセルアレイ層MA310及び上層のセルアレイ層MA320が形成されている。
下層のセルアレイ層MA310は、互いに交差する複数の第1の配線であるビット線BLと第2の配線であるワード線WLを有しており、そのビット線BLは、ビット線BL311、BL312、BL313及びBL314の4本に等間隔に分割されている。また、これらビット線BL311、BL312、BL313及びBL314とワード線WLの各交差部には、図3に示すメモリセルMCが接続されている。さらに、ビット線BL311、BL312、BL313、BL314は、それぞれ配線コンタクトCT311、CT312、CT313、CT314を介してシリコン基板SB上にある図示しないカラム制御回路に接続されている。
一方、上層のセルアレイ層MA320は、互いに交差する複数の第1の配線であるビット線BLと第2の配線であるワード線WLを有しており、そのビット線BLは、ビット線BL321及びBL322に分割されている。また、これらビット線BL321及びBL322とワード線WLの各交差部には、図3に示すメモリセルMCが接続されている。さらに、ビット線BL321、BL322は、それぞれ下層のビット線BL311、BL312間、ビット線BL313、BL314間に設けられ、積層方向下側に延びる配線コンタクトCT321、CT322を介して、シリコン基板SB上にある図示しないカラム制御回路に接続されている。
この構成によれば、上下層ともにビット線BLを4分割した構成の半導体記憶装置よりも、配線コンタクトCTを2本少なくすることができる。
[第3の実施形態]
図7は、第3の実施形態におけるメモリセル、ワード線、ビット線及び配線コンタクトの配置を示す断面図である。
図7は、第3の実施形態におけるメモリセル、ワード線、ビット線及び配線コンタクトの配置を示す断面図である。
シリコン基板SB上には、下層のセルアレイ層MA410及び上層のセルアレイ層MA420が形成されている。
下層のセルアレイ層MA410は、互いに交差する複数の第1の配線であるビット線BLと第2の配線であるワード線WLを有しており、そのビット線BLは、ビット線BL411、BL412に分割されている。また、これらビット線BL411及びBL412とワード線WLの各交差部には、図3に示すメモリセルMCが接続されている。さらに、ビット線BL411、BL412は、それぞれ配線コンタクトCT411、CT412を介してシリコン基板SB上にある図示しないカラム制御回路に接続されている。
一方、上層のセルアレイ層MA420は、互いに交差する複数の第1の配線であるビット線BL421と第2の配線であるワード線WLを有している。また、これらビット線BL421とワード線WLの各交差部には、図3に示すメモリセルMCが接続されている。さらに、ビット線BL421は、下層のビット線BL411、BL412間に設けられ、積層方向下側に延びる配線コンタクトCT421を介してシリコン基板SB上にある図示しないカラム制御回路に接続されている。
この構成によれば、上下層ともにビット線BLを2分割した構成の半導体記憶装置よりも、配線コンタクトCTを1本少なくすることができる。また、両端のスペースを他の信号配線とシリコン基板SBとのコンタクトに利用できる。
第2、第3の実施形態は、いずれについても、上層より下層のビット線BLの分割数が多い。そのため、下層のビット線BLの分割に伴い生じるビット線BL間のスペースを利用して上層の配線コンタクトCTを配置することができ、さらなるチップ面積の省スペース化を図ることができる。
[第4の実施形態]
図8は、第4の実施形態におけるメモリセル、ワード線、ビット線及び配線コンタクトの配置を示す断面図である。
図8は、第4の実施形態におけるメモリセル、ワード線、ビット線及び配線コンタクトの配置を示す断面図である。
シリコン基板SB上には、下層のセルアレイ層MA510及び上層のセルアレイ層MA520が形成されている。
下層のセルアレイ層MA510は、互いに交差する複数の第1の配線であるビット線BLと第2の配線であるワード線WLを有しており、そのビット線BLは、ビット線BL511、BL512、BL513、BL514に等間隔に分割されている。また、これらビット線BL511、BL512、BL513及びBL514とワード線WLの各交差部には、図3に示すメモリセルMCが接続されている。さらに、ビット線BL511、BL512、BL513、BL514は、それぞれ配線コンタクトCT511、CT512、CT513、CT514を介してシリコン基板SB上にある図示しないカラム制御回路に接続されている。
一方、上層のセルアレイ層MA520は、互いに交差する複数の第1の配線であるビット線BL521と第2の配線であるワード線WLを有している。また、これらビット線BL521とワード線WLの各交差部には、図3に示すメモリセルMCが接続されている。さらに、ビット線BL521は、下層のビット線BL511の左側に設けられた配線コンタクトCT521を介してシリコン基板SB上にある図示しないカラム制御回路に接続されている。
この構成によれば、上下層ともにビット線BLを4分割した構成の半導体記憶装置よりも、配線コンタクトCTを3本少なくすることができる。また、5本の配線コンタクトCT511〜514、521のシリコン基板SB上のコンタクト位置が分散されるので、シリコン基板SB上に形成されるカラムデコーダ等の回路の配置スペースにも余裕ができる。
第2〜第4の実施形態は、いずれについても、上層より下層のビット線BLの分割数が多い。そのため、上層のビット線BLの分割数を下層のビット線BLの分割数と揃えた構成に比べ、配線コンタクトCTの数を少なくすることができ、シリコン基板SBの配線コンタクト配置領域を小さくすることができる。
[第5の実施形態]
以上、シリコン基板上の配線コンタクト配置領域と配線コンタクトのパスによる省スペース化に着目し説明したが、シリコン基板上にあるカラム制御回路などの周辺回路素子の配置についても省スペース化を図ることができる。
以上、シリコン基板上の配線コンタクト配置領域と配線コンタクトのパスによる省スペース化に着目し説明したが、シリコン基板上にあるカラム制御回路などの周辺回路素子の配置についても省スペース化を図ることができる。
図9は、第5の実施形態を示す図で、図7に示す半導体記憶装置を上から見た場合のワード線、ビット線、及び周辺回路素子の配置を示すブロック図である。下層のセルアレイ層MAに関するビット線BL、ワード線WL及び周辺回路素子については点線で示している。また、図7は図9のII−II´断面に相当する。
下層のセルアレイ層MA410は、ワード線方向及びビット線方向にそれぞれ2分割され、合計4つの領域MA410a、MA410b、MA410c及びMA410dからなる。これら領域MA410a、MA410b、MA410c、MA410dのワード線方向中央の下側(図9の紙面奥側)には、それぞれの領域のビット線BLに配線コンタクトCTを介して接続されるシリコン基板SB上に形成されたカラム制御回路CC411a、CC412a、CC411b、CC412bが配置されている。
一方、上層のセルアレイ層MA420は領域MA410a〜410dを覆う1つの領域からなり、このセルアレイ層MA420のビット線BL421は、シリコン基板SB上に形成され、ワード線方向中央に配置されたカラム制御回路CC421に配線コンタクトCT421を介して接続されている。
また、セルアレイ層MA410及びMA420のワード線WLは、シリコン基板SB上に形成されたロウ制御回路RCa、RCbに接続されている。
図9に示した配置によれば、セルアレイ層MA410の領域MA411a、MA412a間及びMA411b、MA412b間に位置し、紙面奥側のシリコン基板SB上に生じるスペースに上層のメモリセル層MA420のカラム制御回路CC421を配置することができる。
以上から、本実施形態によれば、シリコン基板上にカラム制御回路等の周辺回路素子を効率的に配置することができ、チップ面積の削減を図ることができる。
[第6の実施形態]
第1〜第5の実施形態は、全てのセルアレイ層MAそれぞれが、ワード線WL及びビット線BLを独立に有する半導体記憶装置について説明した。しかし、本発明によれば、上下に隣接する2つのセルアレイ層MAがワード線WL又はビット線BLを共有する半導体記憶装置についても同様の効果を得ることができる。
第1〜第5の実施形態は、全てのセルアレイ層MAそれぞれが、ワード線WL及びビット線BLを独立に有する半導体記憶装置について説明した。しかし、本発明によれば、上下に隣接する2つのセルアレイ層MAがワード線WL又はビット線BLを共有する半導体記憶装置についても同様の効果を得ることができる。
以下、この場合の実施形態について説明する。
図10は、第6の実施形態におけるメモリセル、ワード線、ビット線及び配線コンタクトの配置を示す断面図である。
シリコン基板SB上には、下層から上層にかけてセルアレイ層MA610、MA620、MA630及びMA640が形成されている。
セルアレイ層MA610は、複数の第1の配線であるビット線BLとビット線BLに交差する複数の第2の配線であるワード線WL611、WL612を有している。ビット線BLは、その中央部においてビット線BL611及びBL612に分割されている。ビット線BL611及びBL612とワード線WL611及びWL612の各交差部には、それぞれ図3で示したクロスポイント型のメモリセルMCが形成されている。また、ビット線BL611、BL612は、それぞれの左端に設けられた配線コンタクトCT611、CT612を介してシリコン基板SB上にある図示しないカラム制御回路に接続されている。
セルアレイ層MA620は、複数の第1の配線であるビット線BLとビット線BLに交差し、セルアレイ層MA610と共有する複数の第2の配線であるワード線WL611、WL612を有している。ビット線BLは、その中央部においてビット線BL621及びBL622に分割されている。ビット線BL621及びBL622とワード線WL611及びWL612の各交差部には、それぞれ図3で示したクロスポイント型のメモリセルMCが形成されている。また、ビット線BL621は、その右端に接続され、ビット線BL611及びBL612の間に設けられた配線コンタクトCT621を介してシリコン基板SB上にある図示しないカラム制御回路に接続される。一方、ビット線BL622は、その右端に接続され、ビット線BL612の左側に設けられた配線コンタクトCT622を介してシリコン基板SB上にある図示しないカラム制御回路に接続される。
セルアレイ層MA630は、複数の第1の配線であるビット線BL631とビット線BL631に交差する複数の第2の配線であるワード線WL631を有している。ビット線BL631とワード線WL631の各交差部には、それぞれ図3で示したクロスポイント型のメモリセルMCが形成されている。また、ビット線BL631は、その左端に接続され、ビット線BL621、BL611の左側に設けられた配線コンタクトCT631を介してシリコン基板SB上にある図示しないカラム制御回路に接続されている。
セルアレイ層MA640は、複数の第1の配線であるビット線BL641とビット線BL641に交差し、セルアレイ層MA640と共有する複数の第2の配線であるワード線WL631を有している。ビット線BL631とワード線WL631の各交差部には、それぞれ図3で示したクロスポイント型のメモリセルMCが形成されている。また、ビット線BL641は、ビット線BL631、BL622、BL612の右側に設けられた配線コンタクトCT641を介してシリコン基板SB上にある図示しないカラム制御回路に接続されている。
[第7の実施形態]
図11は、本発明の第7の実施形態におけるメモリセル、ワード線、ビット線及び配線コンタクトの配置を示す断面図である。
図11は、本発明の第7の実施形態におけるメモリセル、ワード線、ビット線及び配線コンタクトの配置を示す断面図である。
シリコン基板SB上には、下層から上層にかけてセルアレイ層MA710、MA720、MA730及びMA740が形成されている。
セルアレイ層MA710は、複数の第1の配線であるビット線BLとビット線BLに交差する複数の第2の配線であるワード線WLを有している。ビット線BLは、その中央部においてビット線BL711及びBL712に分割されている。ビット線BL711及びBL712とワード線WLの各交差部には、それぞれ図3で示したクロスポイント型のメモリセルMCが形成されている。
セルアレイ層MA720は、複数の第1の配線であるビット線BLとビット線BLに交差する複数の第2の配線であるワード線WLを有している。ビット線BLは、セルアレイ層MA710と共有するビット線BL711及びBL712である。ビット線BL711及びBL712とワード線WLの各交差部には、それぞれ図3で示したクロスポイント型のメモリセルMCが形成されている。
上記ビット線BL711は、その左端に接続された配線コンタクトCT711を介してシリコン基板SB上にある図示しないカラム制御回路に接続されている。一方、ビット線BL712は、その右端に接続された配線コンタクトCT712を介してシリコン基板SB上にある図示しないカラム制御回路に接続されている。
セルアレイ層MA730は、複数の第1の配線であるビット線BL731とビット線BL731に交差する複数の第2の配線であるワード線WLを有している。ビット線BL731とワード線WLの各交差部には、それぞれ図3で示したクロスポイント型のメモリセルMCが形成されている。
セルアレイ層MA740は、セルアレイ層MA730と共有する複数の第1の配線であるビット線BL731とビット線BL731に交差する複数の第2の配線であるワード線WLを有している。ビット線BL731とワード線WLの各交差部には、それぞれ図3で示したクロスポイント型のメモリセルMCが形成されている。
上記ビット線BL731は、その中央部に接続され、ビット線BL711及びBL712の間に設けられた配線コンタクトCT731を介してシリコン基板SB上にある図示しないカラム制御回路に接続されている。
図10は、2つのセルアレイ層MAが、分割されないワード線WLを共有する半導体記憶装置に関する実施例であり、他方、図11は、2つのセルアレイ層MAが、分割されたビット線BLを共有する半導体記憶装置に関する実施例である。
これら実施例から、2つのセルアレイ層MAに共有されるか否かに関わらず、上層のビット線BLの分割数を下層のビット線BLの分割数と同じ分割数にした半導体記憶装置よりも配線コンタクトCTを少なくすることができ、これにより配線コンタクト配置領域を削減することができる。また、下層のビット線BLよりも上層のビット線BLの分割数を少なくすることで、下層のビット線BLの分割により生じたスペースに上層の配線コンタクトCTを設けることができる。
以上の効果により、本実施形態においても、チップ面積を削減した半導体記憶装置を提供することができる。
[第8の実施形態]
図12は、本発明の第8の実施形態におけるメモリセル、ワード線、ビット線及び配線コンタクトの配置を示す断面図である。
図12は、本発明の第8の実施形態におけるメモリセル、ワード線、ビット線及び配線コンタクトの配置を示す断面図である。
シリコン基板SB上には、下層のセルアレイ層MA810及び上層のセルアレイ層MA820が形成されている。
セルアレイ層MA810は、複数の第1の配線であるビット線BLとビット線BLに交差する複数の第2の配線であるワード線WLを有している。ビット線BLは、ビット線BL811、BL812、BL813、及びBL814に等間隔に分割されている。ビット線BL811、BL812、BL813及びBL814とワード線WLの各交差部には、それぞれ図3で示したクロスポイント型のメモリセルMCが形成されている。また、ビット線BL811、BL813は、それぞれ左端に接続された配線コンタクトCT811、CT813を介してシリコン基板SB上にある図示しないカラム制御回路に接続されている。一方、ビット線BL812、BL814は、それぞれ右端に接続された配線コンタクトCT812、CT814を介してシリコン基板SB上にある図示しないカラム制御回路に接続されている。
セルアレイ層MA820は、複数の第1の配線であるビット線BLとビット線BLに交差する複数の第2の配線であるワード線WLを有している。ビット線BLは、ビット線BL821及びBL822に分割されている。ビット線BL821及びBL822とワード線WLの各交差部には、それぞれ図3で示したクロスポイント型のメモリセルMCが形成されている。また、ビット線BL821は、その中央部に接続され、ビット線BL811及びBL812の間に設けられた配線コンタクトCT821を介してシリコン基板SB上にある図示しないカラム制御回路に接続されている。一方、ビット線BL822は、その中央部に接続され、ビット線BL813及びBL814の間に設けられた配線コンタクトCT822を介してシリコン基板SB上にある図示しないカラム制御回路に接続されている。
この構造によれば、上層のビット線BLは、下層のビット線BLに比べ、配線コンタクト配置領域が少なく、かつ、分割により生じるスペースも少ないことから、1分割毎の配線長がより長いビット線BLを有することになる。例えば、上層のビット線BL821と下層のビット線BL811及びBL812とは、それぞれビット線BLのおよそ半分の長さを有している。しかし、上層のビット線BL821には、配線コンタクトCT821の配置領域のみを設けるだけで足りるが、下層のビット線BL811及びBL812には、それらビット線BL811、BL812間に生じるスペースと、それぞれに接続される配線コンタクトCT811及びCT812の配置領域が必要となる。したがって、分割数及び配線コンタクトCTが少ない上層のセルアレイ層MA820は、下層のメモリセル層MA810より多くのメモリセルMCの接続領域を大きく確保できる。これにより、上層のビット線BL821、BL822には、図12の点線に示されたメモリセルMCを余分に接続することができる。このメモリセルMCは、例えば、リダンダンシによる救済用のメモリセルとして利用することができる。
以上から、本実施形態によれば、チップ面積を削減するとともに、より大きな容量を持つ半導体記憶装置を提供することができる。
[その他]
上記、いずれの実施形態についても、セルアレイ層毎にビット線1本の配線長が異なる関係上、メモリセルへのアクセス速度、ビット線1本あたりのメモリセルの接続数が異なる。
上記、いずれの実施形態についても、セルアレイ層毎にビット線1本の配線長が異なる関係上、メモリセルへのアクセス速度、ビット線1本あたりのメモリセルの接続数が異なる。
具体的に、図7に示す第3の実施形態の場合、下層のビット線BL411は、上層のビット線BL421の半分程度の配線長しかない。このため、ビット線BL421に接続されたメモリセルMCよりビット線BL411に接続されたメモリセルMCの方が高速なアクセス処理が可能である。逆に、ビット線BL421に接続されたメモリセルMC数は、ビット線BL411に接続されたメモリセルMC数の2倍であり、それだけ大容量のデータを一括して取り扱うことが可能となる。
以上の特徴から、より利便性の高い半導体記憶装置を実現することができる。つまり、大容量データ一括処理が必要な場合には、より上層のセルアレイ層にアクセスし、高速アクセス処理が必要な場合には、より下層のセルアレイ層にアクセスをするといった使い分けが可能となる。
さらに、メモリセルに多値(3値以上)のデータを記憶するメモリセルを使用することで、上記特徴をより顕著にすることができる。つまり、より上層のセルアレイ層に多くの値を扱える多値メモリセルを使用することで、上層にあるセルアレイ層のデータ容量をより大きくすることができる。
一方、全セルアレイ層のメモリセルへのアクセス時間及び一括処理可能なデータ容量を平均化したい場合もある。この場合には、より下層のセルアレイ層ほど、扱える値が大きい多値メモリセルを使用することで解決することができる。
以上、上層のビット線の分割数を下層のビット線の分割数よりも少なくした半導体記憶装置について説明したが、下層より上層のビット線の分割数を少なくした場合であっても、同様の効果を得ることができる。
また、第1の配線をビット線、第2の配線をワード線とする場合について説明したが、第1の配線をワード線、第2の配線をビット線とした場合であっても、同様の効果を得ることができる。
1・・・メモリセルアレイ、2、CC・・・カラム制御回路、3、RC・・・ロウ制御回路、4・・・データ入出力バッファ、5・・・アドレスレジスタ、6・・・コマンドI/F、7・・・ステートマシン、8・・・パルスジェネレータ、BL・・・ビット線、CT・・・配線コンタクト、EL・・・電極、MA・・・セルアレイ層、MC・・・メモリセル、NO・・・非オーミック素子、SB・・・シリコン基板、VR・・・可変抵抗素子、WL・・・ワード線。
Claims (5)
- 半導体基板と、
前記半導体基板上に形成されて、複数の第1の配線、これら複数の第1の配線と交差する複数の第2の配線、並びに前記第1及び第2の配線の交差部で両配線間に接続されたメモリセルを有するセルアレイからなるセルアレイ層を複数積層したメモリブロックと、
前記各セルアレイの前記第1の配線と前記半導体基板上に形成された拡散層領域とをそれぞれ接続する、前記セルアレイ層の積層方向に延びる複数の配線コンタクトと、
を備え、
所定の前記セルアレイ層は、これよりも前記半導体基板に近い下層の前記セルアレイ層よりも、前記第1の配線の分割数及び接続される配線コンタクト数が少ない
ことを特徴とする半導体記憶装置。 - 前記所定のセルアレイ層の第1の配線に共通接続されるメモリセルの数が、前記下層のセルアレイ層の第1の配線に共通接続されるメモリセルの数よりも多い
ことを特徴とする請求項1記載の半導体記憶装置。 - 前記所定のセルアレイ層の第1の配線と接続される配線コンタクトと、前記下層のセルアレイ層の第1の配線と接続される配線コンタクトとの間には、前記メモリセルが介在している
ことを特徴とする請求項1及び2記載のいずれか1項記載の半導体記憶装置。 - 前記所定のセルアレイ層の各メモリセルはN値(Nは2以上の整数)のデータを記憶し、前記下層の前記セルアレイ層の各メモリセルは、M値(MはNよりも大きい整数)のデータを記憶する
ことを特徴とする請求項1乃至3記載のいずれか1項記載の半導体記憶装置。 - 前記所定のセルアレイ層の各メモリセルはN値(Nは3以上の整数)のデータを記憶し、前記下層の前記セルアレイ層の各メモリセルは、M値(MはNよりも小さく、かつMは2以上の整数)のデータを記憶する
ことを特徴とする請求項1乃至3記載のいずれか1項記載の半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008068422A JP2009224610A (ja) | 2008-03-17 | 2008-03-17 | 半導体記憶装置 |
US12/402,758 US8097903B2 (en) | 2008-03-17 | 2009-03-12 | Semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008068422A JP2009224610A (ja) | 2008-03-17 | 2008-03-17 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009224610A true JP2009224610A (ja) | 2009-10-01 |
Family
ID=41062059
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008068422A Withdrawn JP2009224610A (ja) | 2008-03-17 | 2008-03-17 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8097903B2 (ja) |
JP (1) | JP2009224610A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012158424A2 (en) * | 2011-05-17 | 2012-11-22 | Micron Technology, Inc. | Resistive memory cell |
JP2019102817A (ja) * | 2017-12-01 | 2019-06-24 | 三星電子株式会社Samsung Electronics Co.,Ltd. | メモリ素子 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101620638B1 (ko) * | 2009-09-29 | 2016-05-13 | 주식회사 포스코 | 증착물질의 증발율 측정 장치 |
FR3007867B1 (fr) * | 2013-06-26 | 2018-02-09 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Neurone artificiel comprenant une memoire resistive |
US9679945B2 (en) * | 2015-09-04 | 2017-06-13 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method for manufacturing the same |
US9553132B1 (en) | 2015-09-09 | 2017-01-24 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6141241A (en) | 1998-06-23 | 2000-10-31 | Energy Conversion Devices, Inc. | Universal memory element with systems employing same and apparatus and method for reading, writing and programming same |
US7291878B2 (en) * | 2003-06-03 | 2007-11-06 | Hitachi Global Storage Technologies Netherlands B.V. | Ultra low-cost solid-state memory |
WO2009075073A1 (ja) * | 2007-12-10 | 2009-06-18 | Panasonic Corporation | 不揮発性記憶装置およびその製造方法 |
US7663900B2 (en) * | 2007-12-31 | 2010-02-16 | Hitachi Global Storage Technologies Netherlands B.V. | Tree-structure memory device |
-
2008
- 2008-03-17 JP JP2008068422A patent/JP2009224610A/ja not_active Withdrawn
-
2009
- 2009-03-12 US US12/402,758 patent/US8097903B2/en active Active
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012158424A2 (en) * | 2011-05-17 | 2012-11-22 | Micron Technology, Inc. | Resistive memory cell |
WO2012158424A3 (en) * | 2011-05-17 | 2013-03-21 | Micron Technology, Inc. | Resistive memory cell |
US8847196B2 (en) | 2011-05-17 | 2014-09-30 | Micron Technology, Inc. | Resistive memory cell |
US9159921B2 (en) | 2011-05-17 | 2015-10-13 | Micron Technology, Inc. | Resistive memory cell |
US10586923B2 (en) | 2011-05-17 | 2020-03-10 | Micron Technology, Inc. | Resistive memory cell |
US11201286B2 (en) | 2011-05-17 | 2021-12-14 | Micron Technology, Inc. | Resistive memory cell |
JP2019102817A (ja) * | 2017-12-01 | 2019-06-24 | 三星電子株式会社Samsung Electronics Co.,Ltd. | メモリ素子 |
JP7283891B2 (ja) | 2017-12-01 | 2023-05-30 | 三星電子株式会社 | メモリ素子 |
US11735231B2 (en) | 2017-12-01 | 2023-08-22 | Samsung Electronics Co., Ltd. | Memory devices |
Also Published As
Publication number | Publication date |
---|---|
US20090230434A1 (en) | 2009-09-17 |
US8097903B2 (en) | 2012-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5100554B2 (ja) | 半導体記憶装置 | |
US9543009B2 (en) | Multiple layer forming scheme for vertical cross point reram | |
US8792278B2 (en) | Non-volatile memory semiconductor storage including contact plug | |
US9208873B2 (en) | Non-volatile storage system biasing conditions for standby and first read | |
JP5178448B2 (ja) | 不揮発性半導体記憶装置 | |
US11094378B2 (en) | Resistance variable memory device including stacked memory cells | |
US8045355B2 (en) | Semiconductor memory device including a reference cell | |
JP5049814B2 (ja) | 不揮発性半導体記憶装置のデータ書き込み方法 | |
JP4719233B2 (ja) | 不揮発性半導体記憶装置 | |
TWI598877B (zh) | 電阻式記憶體元件及其操作方法 | |
US8149609B2 (en) | Nonvolatile semiconductor memory device | |
JP2009230849A (ja) | 半導体記憶装置 | |
US8760908B2 (en) | Non-volatile semiconductor memory device | |
JP2011100505A (ja) | 不揮発性半導体記憶装置 | |
JP2009224610A (ja) | 半導体記憶装置 | |
JP2011066347A (ja) | 半導体記憶装置 | |
JP2012028468A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110607 |