KR980006312A - 가유전체 커패시터를 구비하는 반도체 메모리장치 및 그 제조방법 - Google Patents
가유전체 커패시터를 구비하는 반도체 메모리장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR980006312A KR980006312A KR1019960021856A KR19960021856A KR980006312A KR 980006312 A KR980006312 A KR 980006312A KR 1019960021856 A KR1019960021856 A KR 1019960021856A KR 19960021856 A KR19960021856 A KR 19960021856A KR 980006312 A KR980006312 A KR 980006312A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide
- semiconductor memory
- memory device
- material layer
- layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
Abstract
강유전체 캐패시터를 구비하는 반도체 메모리장치 및 그 제조방버에 대해 기재되어 있다. 이는, 반도체기판 상에 형성된 하부전극, 하부전극 상에 형성된 유전체막 상에 형성된 상부전극 및 상부전극상에 반도체 및/또는 절연체로 이루어진 제1물질층을 구비하는 것을 특징으로 한다. 따라서, 캐패시터의 상부전극 위에 반도체층 또는 저항체층을 삽입함으로써, 캐패시터 특성의 열화없이 반도체층 또는 주변회로 영역의 저항층으로 사용할 수 있고, 상부전극과 배선층의 접착특성을 향상실킬 수 있으며, 상부전극인 백금(Pt)층과 강유전체막 사이의 향상시킬 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 의한 강유전체 캐패시터를 구비하는 반도체 메모리장치의 단면을 도시한 것이다.
Claims (18)
- 반도체기판 상에 형성된 하부전극; 상기 하부전극 상에 형성된 유전체막; 상기 유전체막 상에 형성된 상부전극; 및 상기 상부전극 상에 반도체 및/또는 절연체로 이루어진 제1물질층을 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제1항에 있어서, 상기 상부전극 및 하부전극은 백금(Pt), 루테늄(Ru), 이리듐(Ir), 팔라듐(Pd), 오스뮴(Os)등의 금속과 산화이리듐(IrO2), 산화백금 (platinium oxide), 산호오스뮴(Osmium oxide), 산화인듐(Indium oxdie), 인듐주석산화물(Indium Tin Oxide; ITO) 또는 산화루테늄()등의 전도성 산화물로 구성된 그룹에서 선택된 어느 하나 이상의 물질로 이루어진 것을 특징으로 하는 반도체 메모리 장치
- 제1항에 있어서, 상기 유전체막은 페로프스카이트 구조의 산화물, 비스무스-티타늄 산화물() 및 스트론튬-비스무스-탈륨 산화물()로 구성된 그룹에서 선택된 어느 하나로 이루어진 것을 특징으로 하는 반도체 메모리장치.
- 제3항에 있어서, 상기 페로프스카이트 구조의 산화물은 피.지.티(PZT), 납-티타늄 산화물(), 납-란탄-티타늄 산화물(), 바륨-티타늄 산화물(), 비스무스-티타늄 산화물(), 스트론튬-비스무스-탈륨 산화물(), 비.에스.티.(BST:) 및 에스.티.오(STO:)로 구성된 그룹에서 선택된 어느 하나인 것을 특징으로 하는 반도체 메모리장치.
- 제1항에 있어서, 상기 제1물질층은 5-500Ω/㎤의 면저항을 갖는 것을 특징으로 하는 반도체 메모리장치.
- 제5항에 있어서, 상기 제1 물질층은 폴리실리콘, 텅스텐 실리사이드(WSi), 실리콘 나이트라이드(SiN) 및 산화알류미늄()으로 구성된 그룹에서 선택된 어느 하나로 이루어진 것을 특징으로 하는 반도체 메모리장치.
- 제1항에 있어서, 상기 제1물질층 상에 상기 제1물질층과 배선층 사이의 반응을 방지하기 위한 제1 장벽층과, 상기 제1장벽층상에 배선층을 더 구비하는 것을 특징으로 하는 반도체 메모리장치.
- 제7항에 있어서, 상기 제1장벽층은 티타늄(Ti)/ 티타늄 나이트라이드(TiN)의 이중막, 이리듐(Ir), 루테늄(Ru), 산화루테늄() 및 산화이리듐() 중의 어느 하나로 이루어진 것을 특징으로 하는 반도체 메모리장치.
- 제8항에 있어서, 상기 상부전극과 제1물질층 사이에, 상기 상부전극과 제1물질층의 상호 반응을 방지하기 위한 제2장벽층을 더 구비하는 것을 특징으로 하는 반도체 메모리장치.
- 반도체기판 상에 하부전극을 형성하는 단계; 상기 하부전극 상에 유전체막을 형성하는 단계; 상기 유전체막 상에 상부전극용 도전층을 형성하는 단계; 상기 상부전극용 도전층 및 유전체막을 패터닝하는 단계; 결과물 상에 반도체 및/또는 절연체로 이루어진 제1물질층을 형성한 후 패터닝하여 셀 영역에서는 장벽층으로 상용되고, 주변회로 영역에서는 저항층으로 사용되는 제1물질층 패턴을 형성하는 단계; 결과물 상에 층간절연막을 형성한 후, 패터닝하여 배선층과 상부전극을 연결하여 콘택홀을 형성하는 단계; 및 콘택홀이 형성된 결과물 상에 배선층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리장치의 제조방법
- 제10항에 있어서,상기 상부전극 및 하부전극은 백금(Pt), 루테늄(Ru), 이리듐(Ir), 팔라듐(Pd), 오스뮴(Os)등의 금속과 산화이리듐(IrO2), 산화백금 (platinium oxide), 산호오스뮴(Osmium oxide), 산화인듐(Indium oxdie), 인듐주석산화물(Indium Tin Oxide; ITO) 또는 산화루테늄()등의 전도성 산화물로 구성된 그룹에서 선택된 어느 하나 이상의 물질로 형성하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
- 제10항에 있어서, 상기 유전체막은 페로프스카이트 구조의 산화물, 비스무스-티타늄 산화물() 및 스트론튬-비스무스-탈륨 산화물()로 구성된 그룹에서 선택된 어느 하나로 형성된 것을 특징으로 하는 반도체 메모리장치의 제조방법.
- 제12항에 있어서, 상기 페로프스카이트 구조의 산화물은 피.지.티(PZT), 납-티타늄 산화물(), 납-란탄-티타늄 산화물(), 바륨-티타늄 산화물(), 비스무스-티타늄 산화물(), 스트론튬-비스무스-탈륨 산화물(), 비.에스.티.(BST:) 및 에스.티.오(STO:)로 구성된 그룹에서 선택된 어느 하나인 것을 특징으로 하는 반도체 메모리장치의 제조방법.
- 제10항에 있어서, 상기 제1물질층은 5-500Ω/㎤의 면저항을 갖는 물질로 형성되는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
- 제14항에 있어서, 상기 제1 물질층은 폴리실리콘, 텅스텐 실리사이드(WSi), 실리콘 나이트라이드(SiN) 및 산화알류미늄()으로 구성된 그룹에서 선택된 어느 하나로 형성하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
- 제10항에 있어서, 상기 제1물질층을 형성하는 단계 이후에, 상기 제1물질층과 배선층 사이의 반응을 방지하기 위한 제1장벽층을 상기 젭물질층 상에 형성하는 단계를 더 구비하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
- 제16항에 있어서, 상기 제1장벽층은 티타늄(Ti)/티타늄 나이트라이드(TiN)의 이중막, 이리듐(Ir), 산화이리듐(), 루테늄(Ru) 및 산화루테늄()중의 어느 하나로 형성하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
- 제10항에 있어서, 상기 제1물질층을 형성하기 전에, 상기 상부전극과 제1물질층의 상호 반응을 방지하기 위한 제2장벽층을 상기 상부전극용 도전층 상에 형성하는 단계를 더 구비하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960021856A KR100234361B1 (ko) | 1996-06-17 | 1996-06-17 | 강유전체 캐패시터를 구비하는 반도체 메모리장치 및그제조방법 |
TW086107955A TW329037B (en) | 1996-06-17 | 1997-06-10 | Semiconductor memory device |
US08/873,641 US5955774A (en) | 1996-06-17 | 1997-06-12 | Integrated circuit ferroelectric memory devices including resistors in periphery region |
JP15559897A JP3955660B2 (ja) | 1996-06-17 | 1997-06-12 | 強誘電体キャパシターを具備する半導体メモリ装置及びその製造方法 |
EP97304161A EP0814514B1 (en) | 1996-06-17 | 1997-06-13 | A semiconductor memory device including a capacitor |
DE69714659T DE69714659T2 (de) | 1996-06-17 | 1997-06-13 | Halbleiterspeicherbauteil mit Kondensator |
US09/358,668 US6211005B1 (en) | 1996-06-17 | 1999-07-22 | Methods of fabricating integrated circuit ferroelectric memory devices including a material layer on the upper electrodes of the ferroelectric capacitors thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960021856A KR100234361B1 (ko) | 1996-06-17 | 1996-06-17 | 강유전체 캐패시터를 구비하는 반도체 메모리장치 및그제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR980006312A true KR980006312A (ko) | 1998-03-30 |
KR100234361B1 KR100234361B1 (ko) | 1999-12-15 |
Family
ID=19462163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960021856A KR100234361B1 (ko) | 1996-06-17 | 1996-06-17 | 강유전체 캐패시터를 구비하는 반도체 메모리장치 및그제조방법 |
Country Status (6)
Country | Link |
---|---|
US (2) | US5955774A (ko) |
EP (1) | EP0814514B1 (ko) |
JP (1) | JP3955660B2 (ko) |
KR (1) | KR100234361B1 (ko) |
DE (1) | DE69714659T2 (ko) |
TW (1) | TW329037B (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100707201B1 (ko) * | 2004-08-05 | 2007-04-13 | 삼성전자주식회사 | 강유전체 캐패시터, 그 제조 방법 및 강유전체 메모리 소자 |
KR100785837B1 (ko) * | 2004-01-28 | 2007-12-13 | 후지쯔 가부시끼가이샤 | 반도체 장치 및 그 제조 방법 |
KR100866708B1 (ko) * | 2002-07-18 | 2008-11-03 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100244251B1 (ko) * | 1997-06-19 | 2000-02-01 | 김영환 | 반도체 소자의 커패시터 제조 방법 |
EP0893832A3 (en) * | 1997-07-24 | 1999-11-03 | Matsushita Electronics Corporation | Semiconductor device including a capacitor device and method for fabricating the same |
US6700145B1 (en) * | 1998-04-30 | 2004-03-02 | International Business Machines Corporation | Capacitor with high charge storage capacity |
DE19845033A1 (de) * | 1998-09-30 | 2000-04-20 | Siemens Ag | Halbleiterbauelement |
DE19857039A1 (de) * | 1998-12-10 | 2000-06-21 | Siemens Ag | Mikroelektronische Struktur |
KR100324591B1 (ko) * | 1998-12-24 | 2002-04-17 | 박종섭 | 티타늄 알루미늄 질소 합금막을 상부전극의 확산방지막으로서 이용하는 캐패시터 제조 방법 |
JP3539887B2 (ja) | 1999-04-09 | 2004-07-07 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
EP1067605A1 (en) * | 1999-07-05 | 2001-01-10 | STMicroelectronics S.r.l. | Ferroelectric memory cell and corresponding manufacturing method |
JP2001057412A (ja) * | 1999-08-19 | 2001-02-27 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
KR100343287B1 (ko) * | 1999-09-21 | 2002-07-15 | 윤종용 | 고집적 강유전체 메모리 소자의 형성 방법 |
DE19950540B4 (de) * | 1999-10-20 | 2005-07-21 | Infineon Technologies Ag | Verfahren zur Herstellung einer Kondensator-Elektrode mit Barrierestruktur |
JP3505497B2 (ja) * | 1999-11-17 | 2004-03-08 | 三洋電機株式会社 | 誘電体素子 |
JP3464956B2 (ja) * | 1999-12-09 | 2003-11-10 | Necエレクトロニクス株式会社 | 半導体装置 |
US6365927B1 (en) * | 2000-04-03 | 2002-04-02 | Symetrix Corporation | Ferroelectric integrated circuit having hydrogen barrier layer |
KR100517911B1 (ko) * | 2000-05-19 | 2005-10-04 | 주식회사 하이닉스반도체 | 하부전극과 스토리지 노드 콘택간의 오정렬 및확산방지막의 산화를 방지할 수 있는 반도체 장치 제조 방법 |
JP4286439B2 (ja) | 2000-08-11 | 2009-07-01 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
KR100396879B1 (ko) | 2000-08-11 | 2003-09-02 | 삼성전자주식회사 | 동일 물질로 이루어진 이중막을 포함하는 다중막으로캡슐화된 캐패시터를 구비한 반도체 메모리 소자 및 그의제조 방법 |
US7327582B2 (en) * | 2000-09-21 | 2008-02-05 | Ultrasource, Inc. | Integrated thin film capacitor/inductor/interconnect system and method |
US6737728B1 (en) * | 2000-10-12 | 2004-05-18 | Intel Corporation | On-chip decoupling capacitor and method of making same |
JP2002151657A (ja) | 2000-11-08 | 2002-05-24 | Sanyo Electric Co Ltd | 誘電体素子およびその製造方法 |
JP2002231903A (ja) | 2001-02-06 | 2002-08-16 | Sanyo Electric Co Ltd | 誘電体素子およびその製造方法 |
JP2004523924A (ja) * | 2001-03-21 | 2004-08-05 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電子デバイス |
JP3892736B2 (ja) * | 2001-03-29 | 2007-03-14 | 株式会社東芝 | 半導体記憶装置 |
US7084080B2 (en) * | 2001-03-30 | 2006-08-01 | Advanced Technology Materials, Inc. | Silicon source reagent compositions, and method of making and using same for microelectronic device structure |
US6900498B2 (en) * | 2001-05-08 | 2005-05-31 | Advanced Technology Materials, Inc. | Barrier structures for integration of high K oxides with Cu and Al electrodes |
DE10125594A1 (de) * | 2001-05-25 | 2002-12-05 | Infineon Technologies Ag | Halbleiterspeichereinrichtung sowie Verfahren zu deren Herstellung |
JP4428500B2 (ja) * | 2001-07-13 | 2010-03-10 | 富士通マイクロエレクトロニクス株式会社 | 容量素子及びその製造方法 |
US7425877B2 (en) * | 2001-09-21 | 2008-09-16 | Ultrasource, Inc. | Lange coupler system and method |
US6998696B2 (en) * | 2001-09-21 | 2006-02-14 | Casper Michael D | Integrated thin film capacitor/inductor/interconnect system and method |
KR20030039893A (ko) * | 2001-11-16 | 2003-05-22 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 및 그 제조방법 |
CA2488755C (en) * | 2002-06-12 | 2011-07-12 | Barry N. Gellman | Medical slings |
KR100449253B1 (ko) * | 2002-07-16 | 2004-09-18 | 주식회사 하이닉스반도체 | 커패시터 제조방법 |
US7326979B2 (en) * | 2002-08-02 | 2008-02-05 | Unity Semiconductor Corporation | Resistive memory device with a treated interface |
US6800890B1 (en) * | 2002-12-30 | 2004-10-05 | Infineon Technologies Aktiengesellschaft | Memory architecture with series grouped by cells |
KR100587669B1 (ko) * | 2003-10-29 | 2006-06-08 | 삼성전자주식회사 | 반도체 장치에서의 저항 소자 형성방법. |
JP4904671B2 (ja) * | 2004-06-24 | 2012-03-28 | 日本電気株式会社 | 半導体装置、その製造方法及び電子機器 |
JP4913994B2 (ja) * | 2004-08-09 | 2012-04-11 | セイコーエプソン株式会社 | 強誘電体キャパシタ、強誘電体メモリ、強誘電体キャパシタの製造方法及び強誘電体メモリの製造方法 |
KR100696766B1 (ko) * | 2004-12-29 | 2007-03-19 | 주식회사 하이닉스반도체 | 차지 트랩 인슐레이터 메모리 장치 |
DE102005017072A1 (de) * | 2004-12-29 | 2006-07-13 | Hynix Semiconductor Inc., Ichon | Ladungsfalle- bzw. Ladung-Trap-Isolator-Speichereinrichtung |
JP2007067096A (ja) * | 2005-08-30 | 2007-03-15 | Fujitsu Ltd | 半導体装置 |
US7750173B2 (en) * | 2007-01-18 | 2010-07-06 | Advanced Technology Materials, Inc. | Tantalum amido-complexes with chelate ligands useful for CVD and ALD of TaN and Ta205 thin films |
EP2477919B1 (en) | 2009-09-18 | 2015-06-17 | Assa Abloy AB | Card substrate rotator |
CN109216360B (zh) | 2017-07-07 | 2021-01-12 | 联华电子股份有限公司 | 半导体存储装置 |
CN109427786B (zh) | 2017-08-21 | 2021-08-17 | 联华电子股份有限公司 | 半导体存储装置及其制作工艺 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0685431B2 (ja) * | 1985-06-10 | 1994-10-26 | 株式会社日立製作所 | 半導体装置 |
US5005102A (en) * | 1989-06-20 | 1991-04-02 | Ramtron Corporation | Multilayer electrodes for integrated circuit capacitors |
US4982309A (en) * | 1989-07-17 | 1991-01-01 | National Semiconductor Corporation | Electrodes for electrical ceramic oxide devices |
DE69132627T2 (de) * | 1990-09-28 | 2001-10-11 | Ramtron Int Corp | Halbleiter-bauteil |
US5119154A (en) * | 1990-12-03 | 1992-06-02 | Micron Technology, Inc. | Ferroelectric capacitor and method for forming local interconnect |
JPH0513676A (ja) * | 1991-07-02 | 1993-01-22 | Toshiba Corp | 半導体装置 |
JPH0629461A (ja) * | 1992-07-08 | 1994-02-04 | Mitsubishi Electric Corp | 半導体装置のキャパシタ構造およびその製造方法 |
JPH06125057A (ja) * | 1992-10-12 | 1994-05-06 | Olympus Optical Co Ltd | 強誘電体膜を有する半導体メモリ装置 |
JPH0793969A (ja) * | 1993-09-22 | 1995-04-07 | Olympus Optical Co Ltd | 強誘電体容量素子 |
JPH07111318A (ja) * | 1993-10-12 | 1995-04-25 | Olympus Optical Co Ltd | 強誘電体メモリ |
JPH07161931A (ja) * | 1993-12-02 | 1995-06-23 | Nec Corp | 半導体装置の製造方法 |
JP2875733B2 (ja) * | 1994-02-15 | 1999-03-31 | 松下電子工業株式会社 | 半導体装置の製造方法 |
US5585300A (en) * | 1994-08-01 | 1996-12-17 | Texas Instruments Incorporated | Method of making conductive amorphous-nitride barrier layer for high-dielectric-constant material electrodes |
US5716875A (en) * | 1996-03-01 | 1998-02-10 | Motorola, Inc. | Method for making a ferroelectric device |
US5990507A (en) * | 1996-07-09 | 1999-11-23 | Kabushiki Kaisha Toshiba | Semiconductor device having ferroelectric capacitor structures |
JP3157734B2 (ja) * | 1997-02-03 | 2001-04-16 | 松下電子工業株式会社 | 強誘電体メモリ装置及びその製造方法 |
-
1996
- 1996-06-17 KR KR1019960021856A patent/KR100234361B1/ko not_active IP Right Cessation
-
1997
- 1997-06-10 TW TW086107955A patent/TW329037B/zh not_active IP Right Cessation
- 1997-06-12 US US08/873,641 patent/US5955774A/en not_active Expired - Lifetime
- 1997-06-12 JP JP15559897A patent/JP3955660B2/ja not_active Expired - Fee Related
- 1997-06-13 DE DE69714659T patent/DE69714659T2/de not_active Expired - Lifetime
- 1997-06-13 EP EP97304161A patent/EP0814514B1/en not_active Expired - Lifetime
-
1999
- 1999-07-22 US US09/358,668 patent/US6211005B1/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100866708B1 (ko) * | 2002-07-18 | 2008-11-03 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
KR100785837B1 (ko) * | 2004-01-28 | 2007-12-13 | 후지쯔 가부시끼가이샤 | 반도체 장치 및 그 제조 방법 |
KR100707201B1 (ko) * | 2004-08-05 | 2007-04-13 | 삼성전자주식회사 | 강유전체 캐패시터, 그 제조 방법 및 강유전체 메모리 소자 |
Also Published As
Publication number | Publication date |
---|---|
JPH1056144A (ja) | 1998-02-24 |
DE69714659D1 (de) | 2002-09-19 |
JP3955660B2 (ja) | 2007-08-08 |
KR100234361B1 (ko) | 1999-12-15 |
EP0814514B1 (en) | 2002-08-14 |
EP0814514A2 (en) | 1997-12-29 |
US6211005B1 (en) | 2001-04-03 |
US5955774A (en) | 1999-09-21 |
EP0814514A3 (en) | 1998-11-18 |
DE69714659T2 (de) | 2003-04-10 |
TW329037B (en) | 1998-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR980006312A (ko) | 가유전체 커패시터를 구비하는 반도체 메모리장치 및 그 제조방법 | |
EP0618597B1 (en) | Lightly donor doped electrodes for high-dielectric-constant materials | |
KR0147640B1 (ko) | 반도체 장치의 커패시터 및 그 제조방법 | |
KR960012506A (ko) | 반도체기억장치 및 그 제조방법 | |
JP2000124426A (ja) | 半導体装置のキャパシタ及びその製造方法 | |
KR960026808A (ko) | 핀형 커패시터 및 그 제조방법 | |
JPH118355A (ja) | 強誘電体メモリ | |
KR960015908A (ko) | 커패시터를 가지는 반도체 장치 | |
US7238584B2 (en) | Methods of fabricating integrated circuit devices having resistors with different resistivities therein | |
KR100200704B1 (ko) | 강유전체 메모리 장치 및 그 제조 방법 | |
KR980006396A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
JPH09275193A (ja) | 半導体記憶装置及びその製造方法 | |
KR100200753B1 (ko) | 반도체 장치의 강유전체 커패시터 및 그 제조방법 | |
JP2926050B2 (ja) | 半導体装置及びその製造方法 | |
JP2690821B2 (ja) | 半導体装置 | |
WO2005024950A1 (ja) | 半導体装置及びその製造方法 | |
KR970054183A (ko) | 에프 램(fram) 셀의 제조방법 | |
JPH06120072A (ja) | 容量素子 | |
KR100277939B1 (ko) | 강유전체를갖는커패시터의하부전극 | |
JP3389845B2 (ja) | 誘電体メモリ | |
KR970024208A (ko) | 반도체 소자의 커패시터 및 그 제조방법 | |
JPH10107218A (ja) | 電極配線 | |
KR100358163B1 (ko) | 강유전체 메모리 소자의 제조 방법 | |
KR970013305A (ko) | 반도체 메모리장치의 커패시터 및 그 제조 방법 | |
KR980006332A (ko) | 반도체장치의 커패시터 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
AMND | Amendment | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110830 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |