KR970013169A - 클램프 보호회로를 갖는 반도체장치의 핀접촉시험을 가능하게 하는 배치 및 반도체장치의 시험방법 - Google Patents

클램프 보호회로를 갖는 반도체장치의 핀접촉시험을 가능하게 하는 배치 및 반도체장치의 시험방법 Download PDF

Info

Publication number
KR970013169A
KR970013169A KR1019960036386A KR19960036386A KR970013169A KR 970013169 A KR970013169 A KR 970013169A KR 1019960036386 A KR1019960036386 A KR 1019960036386A KR 19960036386 A KR19960036386 A KR 19960036386A KR 970013169 A KR970013169 A KR 970013169A
Authority
KR
South Korea
Prior art keywords
voltage
field effect
internal
insulated gate
test mode
Prior art date
Application number
KR1019960036386A
Other languages
English (en)
Other versions
KR100224957B1 (ko
Inventor
카추히로 수마
Original Assignee
키타오카 타카시
미쓰비시 덴키 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 키타오카 타카시, 미쓰비시 덴키 가부시끼 가이샤 filed Critical 키타오카 타카시
Publication of KR970013169A publication Critical patent/KR970013169A/ko
Application granted granted Critical
Publication of KR100224957B1 publication Critical patent/KR100224957B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

외부단자(7)에 전기적으로 접속되는 내부노드(NA)의 전위를 클램프하는 클램프회로(10)은 모니터포스 모드활성화신호(TEST1)에 응답해서 제어회로(30)에서 발생되는 제어신호 IFG2에 따라서 선택적으로 그의 클램프기능이 활성/비활성상태로 되고, 소정의 내부전압을 발생하는 기판전위 발생회로(15)의 출렵부는 이 모니터포스 모드 활성화신호에 응답해서 제2제어회로(40)에서 발생되는 제어신호에 응답해서 선택적으로 내부노드(NA)에 접속되는 구성으로 하였다. 이와같이 하는 것에 의해서, 서지전압흡수를 위한 클램프회로를 구비하는 반도체장치에 있어서 핀접속시험(pin contact test) 및 내부전위의 외부모니터와 내부전위의 외부인가가 실현되다는 효과가 있다.

Description

클램프 보호회로를 갖는 반도체장치의 핀접촉시험을 가능하게 하는 배치 및 반도체장치의 시험방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예의 반도체장치의 주요부의 구성을 개략적으로 도시한 도면

Claims (20)

  1. 외부단자에 결합되는 내부노드와 제1기준전압원 노드 사이에 결합되고 상기 내부노드의 전위를 제1소정 전위레벨로 클램프하기 위한 제1클램프수단(10; 110) 및 테스트모드 지지신호에 응답해서 상기 테스트모드 지지신호의 활성화시에 상기 제1클램프수단의 클램프동작을 금지하기 위한 제어신호를 발생해서 상기 제1클램프수단에 인가하는 제어수단(30; 80; 90; 95; 130; 135)을 포함하는 반도체장치
  2. 제1항에 있어서, 상기 제1클램프수단은 상기 내부노드와 상기 제1기준전압원 노드 사이에 서로 직렬로 접속되는 적어도 1개의 제1절연게이트형 전계효과 트랜지스터(Q3; Q35)와 적어도 1개의 제2절연게이트형 전계효과 트랜지스터(Q5, Q4, Q34)를 포함하고, 상기 적어도 1개의 제1절연게이트형 전계효과 트랜지스터는 상기 제1기준전압원 노드상의 전압을 그의 게이트에서 받고, 상기 적어도 1개의 제2절연게이트형 전계효과 트랜지스터는 상기 제어수단으로부터의 제어신호를 그의 게이트에서 받는 반도체장치
  3. 제2항에 있어서, 상기 적어도 1개의 제1절연게이트형 전계효과 트랜지스터(Q3; Q35)는 상기 내부노드에 접속되고, 상기 적어도 1개의 제2절연게이트형 전계효과 트랜지스터(Q5, Q4, Q34)는 상기 제1절연게이트형 전계효과 트랜지스터와 상기 제1기준전압원 사이에 접속되는 반도체장치
  4. 제2항에 있어서, 상기 제2절연게이트형 전계효과 트랜지스터(Q5, Q4, Q34)는 상기 내부노드에 접속되고, 상기 적어도 1개의 제1절연게이트형 전계효과 트랜지스터는 상기 내부노드와 상기 적어도 1개의 제2절연게이트형 전계효과과 트랜지스터 사이에 접속되는 반도체장치
  5. 제2항에 있어서, 상기 적어도 1개의 제1절연게이트형 전계효과 트랜지스터 (Q3; Q35) 및 상기 적어도 1개의 제2절연게이트형 전계효과 트랜지스터(Q4; Q34)는 모두 제1도전형을 갖는 반도체장치
  6. 제1항에 있어서, 상기 제1클램프수단(10)은 상기 내부노드와 상기 제1기준전압원노드 사이에 접속되고, 그의 게이트에서 상기 제어수단으로부터의 제어신호를 받는 1개의 절연게이트형 전계효과 트랜지스터(Q20; Q36)를 구비하는 반도체장치
  7. 제1항에 있어서, 1개의 동작 전압으로서 상기 제1기준전압과 함께 작동하고, 상기 제1기준전압원 노드의 전압보다 절대값이 큰 내부전압을 발생하는 내부 전압 발생수단(15)과 상기 테스트모드 지시신호의 활성화에 응답해서 상기 내부전압 발생수단의 출력부를 상기 내부노드에 결합하는 내부전압 접속수단(60; 160)을 포함하고, 상기 제어수단은 상기 테스트모드 지시신호의 활성화시에 상기 내부전압 발생수단의 출력부의 전압레벨의 상기 제어신호를 발생하는 수단을 포함하는 반도체장치
  8. 제1항에 있어서, 상기 제1클램프수단(10; 110)은 상기 내부노드와 상기 제1기준전압원 노드 사이에 직렬로 접속되는 제1 및 제2절연게이트형 전계효과 트랜지스터(Q18; Q19)를 적어도 구비하고, 상기 제어수단(30; 80; 90; 95; 130; 135)은 상기 테스트모드 지시신호에 응답하여, 상기 테스트모드 지시신호의 활성화시에 상기 제1절연게이트형 전계효과 트랜지스터를 도통상태로 하는 전압레벨로 되고 또한 상기 테스트모드 지시신호의 비활성화시에 상기 제1기준전압원이 생성하는 전압레벨로 되는 제1제어신호를 발생해서 상기 제1절연게이트형 전계효과 트랜지스터의 게이트에 인가하는 제1제어신호 발생수단(90a, 90)과, 상기 테스트모드 지시신호에 응답하여, 상기 테스트모드 지시신호의 활성화시에 상기 내부노드로 전달되는 전압레벨로 되고 또한 상기 테스트모드 지시신호의 비활성화시에 상기 제1기준전압원 노드의 전압레벨로 되는 제2제어신호를 발생해서 상기 제2절연게이트형 전계효과 트랜지스터의 게이트에 인가하는 제2제어신호 발생수단(90a 90)을 포함하는 반도체장치
  9. 제7항에 있어서, 상기 제어수단 (30; 80; 90; 95; 130; 135)은, 상기 제어신호로서, 상기 테스트모드 지시신호의 비활성화시에 상기 제1기준전압원 노드의 전압레벨의 전압을 발생하고 또한 상기 테스트모드 지시신호의 활성화시에 상기 내부노드로 전달되는 전압레벨의 전압을 발생하는 수단을 포함하는 반도체장치
  10. 제1항에 있어서, 상기 제1기준전압원 노드의 전압보다 절대값이 큰 내부전압을 발생하는 내부전압 발생수단(15)과 상기 제어신호에 응답해서 상기 내부전압 발생수단의 출력부를 상기 내부노드에 결합하는 접속수단(60; 160)을 더 포함하는 반도체장치
  11. 제2항에 있어서, 상기 제1 기준전압원 노드의 전압보다 절대값이 큰 내부전압을 발생하는 내부전압 발생수단(15)을 더 포함하고, 상기 접속수단(60; 160)은 N채널 절연게이트형 전계효과 트랜지스터(Q13)를 구비하고, 상기 제2절연게이트형 전계효과 트랜지스터(Q4)는 N채널 절연게이트형 전계효과 트랜지스터이고, 상기 제어수단(30; 80; 90; 95; 130; 135)은 상기 테스트모드 지시신호에 응답해서, 서로 상보인 신호를 생성해서 상기 접속수단인 절연게이트형 전계효과 트랜지스터의 게이트 및 상기 제2절연게이트형 전계효과 트랜지스터의 게이트에 각각 인가하는 수단(80)을 포함하고, 상기 제2절연게이트형 전계효과 트랜지스터는 상기 테스트모드 지지신호의 비활성화시에 제2기준 전압과 상기 제1기준전압의 차가 상기 절연게이트형 전계효과 트랜지스터의 각각의 임계값 전압의 절대값보다 크게되는 상기 제2기준전압을 그의 게이트에서 받고 또한 상기 테스트모드 지시신호의 활성화시에 상기 내부전압 발생수단의 출력부의 전압을 게이트에서 받고, 상기 접속수단의 절연게이트형 전계효과 트랜지스터는 상기 테스트모드 지시신호의 비활성시에 상기 내부전압 발생수단의 출력부의 전압레벨의 신호를 그의 게이트에서 받고, 상기 테스트모드 지시신호의 활성화시에 상기 제2기준전압레벨의 제어신호를 그의 게이트에서 받는 반도체장치
  12. 제1항에 있어서, 상기 제1기준전압원 노드(VSS)는 접지전압을 공급하고, 상기 내부 전압 발생수단(15)은 상기 접지전압보다 낮은 부전압을 발생하는 반도체장치
  13. 제1항에 있어서, 상기 제1기준전압원 노드(VCC)는 전원전압을 공급하고, 상기 내부전압 발생수단은 상기 전원전압보다 높은 고전압(VPP)을 발생하는 반도체장치
  14. 제2항에 있어서, 상기 제1 및 제2절연게이트형 전계효과 트랜지스터(Q3; Q35)는 P채널 절연게이트형 전계효과 트랜지스터이고, 상기 제1기준전압원 노드는 전원전압(VCC)을 공급하는 반도체장치
  15. 제1항에 있어서, 상기 클램프수단(10; 110; 110a)은 상기 내부노드와 상기 제1기준전압원 노드 사이에 직렬로 접속되는 적어도 1개의 제1의 제1도전형의 절연게이트형 전계효과 트랜지스터(Q35)와 적어도 2개의 제2의 제1도전형의 절연게이트형 전계효과 트랜지스터(Q34; Q4)를 포함하고, 상기 적어도 1개의 제1절연게이트형 전계효과 트랜지스터의 게이트는 상기 제1기준전압원 노드로부터의 전압을 받고, 상기 제어수단(130, 140)은 상기 테스트모드 지시신호의 제1테스트모드 지시신호의 활성화 시에 상기 2개의 제2절연게이트형 전계효과 트랜지스터의 한쪽의 게이트에 제1내부전압을 인가하고, 또한 상기 제1테스트모드 지시신호의 비활성화시에 상기 한쪽의 절연게이트형 전계효과 트랜지스터의 게이트에 채널이 형성되는 전압을 인가하는 제1신호신호 발생수단(130)과 상기 테스트모드 지시신호의 제2테스트모드 지시신호의 활성화시에 제2내부전압을 발생해서 상기 적어도 2개의 제2절연게이트형 전계효과 트랜지스터의 다른쪽의 절연게이트형 전계효과 트랜지스터의 게이트에 인가하고 또한 상기 제2테스트모드 지시신호의 비활성화시에 상기 다른쪽의 절연게이트형 전계효과 트랜지스터에 채널이 형성되는 전압을 발행해서 상기 다른쪽의 절연게이트형 전계효과 트랜지스터의 게이트에 인가하는 제2제어신호 발생수단(140)을 구비하고, 상기 테스트모드 지시신호의 활성화시에 상기 제1 및 제2테스트모드 지시신호의 한쪽이 활성화되고, 다른쪽은 비활성화 상태로 되는 반도체장치
  16. 제15항에 있어서, 상기 제1테스트모드 지시신호의 활성화에 응답해서 상기 내부노드와 상기 제1내부전압을 발생하는 제1내부전압 발생수단의 출력불르 접속하는 제1접속게이트(160)와, 상기 제2테스트모드 지시신호의 활성화에 응답해서 상기 제2내부전압을 발생하는 제2내부전압 발생수단의 출력부를 상기 내부노드에 결합하는 제2접속게이트(260)를 더 포함하는 반도체장치
  17. 제1항에 있어서, 상기 내부노드와 상기 제1기준전압원 노드와는 다른 제2기준전압원 노드 사이에 결합되고 상기 내부노드의 전압을 제2클램프레벨로 클램프하기 위한 제2클램프수단(110, 10)과 제2테스트모드 지시신호의 활성화에 응답해서 상기 제2클램프수단의 클램프기능을 비활성상태로 하는 제어신호를 발생해서 상기 제2클램프수단에 인가하는 제2제어수단(130; 80)을 더 포함하는 반도체장치
  18. 제17항에 있어서, 상기 제2클램프수단(110; 10)은 상기 제2기준전압원 노드의 전압을 그의 게이트에서 받는 적어도 1개의 제1절연게이트형 전계효과 트랜지스터(Q33; Q3)와 상기 제어신호에 응답해서 선택적으로 채널이 형성되는 적어도 1개의 제2절연게이트형 전계효과 트랜지스터(Q34, Q4, Q5)를 포함하고, 상기 제1 및 제2절연게이트형 전계효과 트랜지스터는 상기 제2기준전압원 노드와 상기 내부노드 사이에 서로 직렬로 접속되는 반도체장치
  19. 제1항에 있어서, 상기 제1기준전압원 노드에 공급하는 전압보다 절대값이 큰 내부 전압을 발생하는 내부전압 발생수단(350), 상기 테스트모드 지시신호에 응답해서 상기 내부전압 발생수단의 출력부를 상기 내부노드에 결합하는 접속제어수단(80; 90; 90c; 90b; 95; 130, 135) 및 상기 테스트모드 지시신호의 활성화에 응답해서 상기 내부전압 발생수단을 비활성화 상태로 하여 그의 내부전압 발생동작을 정지시키는 정지수단(352c)을 더 포함하는 반도체장치
  20. 소정 레벨의 내부전압을 발생하기 위한 내부전압 발생수단(15; 350), 테스트모드 지시신호의 활성화에 응답해서 상기 내부전압 발생수단의 내부전압 발생동작을 정지시키는 수단(315; 352) 및 상기 테스트모드 지시신호의 활성화시에 외부에서 인가되는 전압을 상기 내부전압 발생수단의 출력부에 인가하는 수단(360; 60; 160)을 포함하는 반도체장치
KR1019960036386A 1995-08-29 1996-08-29 클램프 보호회로를 갖는 반도체장치의 핀접촉시험을 가능하게 하는 배치 및 반도체장치의 시험방법 KR100224957B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP22044295A JP3629308B2 (ja) 1995-08-29 1995-08-29 半導体装置およびその試験方法
JP95-220442 1995-08-29

Publications (2)

Publication Number Publication Date
KR970013169A true KR970013169A (ko) 1997-03-29
KR100224957B1 KR100224957B1 (ko) 1999-10-15

Family

ID=16751183

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960036386A KR100224957B1 (ko) 1995-08-29 1996-08-29 클램프 보호회로를 갖는 반도체장치의 핀접촉시험을 가능하게 하는 배치 및 반도체장치의 시험방법

Country Status (4)

Country Link
US (1) US5770964A (ko)
JP (1) JP3629308B2 (ko)
KR (1) KR100224957B1 (ko)
TW (1) TW399277B (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100211189B1 (ko) * 1994-11-29 1999-07-15 다니구찌 이찌로오, 기타오카 다카시 양/음 고전압발생전원의 출력전위 리셋회로
JP3199987B2 (ja) 1995-08-31 2001-08-20 株式会社東芝 半導体集積回路装置およびその動作検証方法
US5805014A (en) * 1996-03-01 1998-09-08 Compaq Computer Corporation System having active pull-down circuit and method
US6002355A (en) * 1997-06-26 1999-12-14 Cirrus Logic, Inc. Synchronously pumped substrate analog-to-digital converter (ADC) system and methods
KR100530868B1 (ko) * 1997-07-31 2006-02-09 삼성전자주식회사 내부 전원 전압 발생 회로들을 갖는 반도체 장치
JPH1186536A (ja) * 1997-09-12 1999-03-30 Mitsubishi Electric Corp 半導体記憶装置
US6191633B1 (en) * 1997-09-12 2001-02-20 Nec Corporation Semiconductor integrated circuit with protection circuit against electrostatic discharge
US6144221A (en) * 1998-07-02 2000-11-07 Seiko Epson Corporation Voltage tolerant interface circuit
US6295618B1 (en) * 1998-08-25 2001-09-25 Micron Technology, Inc. Method and apparatus for data compression in memory devices
JP4036554B2 (ja) * 1999-01-13 2008-01-23 富士通株式会社 半導体装置およびその試験方法、および半導体集積回路
DE60021129T2 (de) * 1999-02-02 2006-05-18 Fujitsu Ltd., Kawasaki Verfahren und Vorrichtung zur Prüfung einer elektronischen Vorrichtung
US6605981B2 (en) * 2001-04-26 2003-08-12 International Business Machines Corporation Apparatus for biasing ultra-low voltage logic circuits
TW583567B (en) * 2002-06-28 2004-04-11 Powerchip Semiconductor Corp Automatic intelligent system for performing yield rate improvement and multivariate analysis of production process parameters and method thereof
US7183786B2 (en) * 2003-03-04 2007-02-27 Avago Technologies General Ip (Singapore) Pte. Ltd. Modifying a semiconductor device to provide electrical parameter monitoring
US7535279B2 (en) * 2004-12-07 2009-05-19 Analog Devices, Inc. Versatile control pin electronics
JP4824936B2 (ja) * 2005-03-10 2011-11-30 株式会社日立製作所 ダイナミック・ランダム・アクセス・メモリ装置の検査方法
KR100795027B1 (ko) * 2007-03-12 2008-01-16 주식회사 하이닉스반도체 반도체 집적 회로 및 이를 포함하는 반도체 패키지 모듈
KR101450255B1 (ko) * 2008-10-22 2014-10-13 삼성전자주식회사 반도체 메모리 장치의 내부 전원 전압 발생 회로
US8305130B2 (en) * 2010-07-17 2012-11-06 Lsi Corporation Clamp circuit using PMOS and NMOS devices
US8692608B2 (en) * 2011-09-19 2014-04-08 United Microelectronics Corp. Charge pump system capable of stabilizing an output voltage
JP5932324B2 (ja) * 2011-12-21 2016-06-08 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその試験方法
KR102413192B1 (ko) * 2017-11-03 2022-06-24 삼성전자주식회사 Nbti 또는 pbit를 모니터링하는 테스트 회로
JP7175555B2 (ja) * 2018-03-09 2022-11-21 エイブリック株式会社 テスト回路及び半導体装置
CN113746454B (zh) * 2021-08-30 2023-06-13 西安电子科技大学 一种对电源电压和温度变化不敏感的环形振荡电路
KR102586199B1 (ko) * 2021-10-21 2023-10-06 큐알티 주식회사 전력 반도체 소자의 검사 방법, 및 이를 위한 검사 시스템

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61232658A (ja) * 1985-04-09 1986-10-16 Matsushita Electronics Corp 集積回路装置
JP2721151B2 (ja) * 1986-04-01 1998-03-04 株式会社東芝 半導体集積回路装置
JPH07105160B2 (ja) * 1989-05-20 1995-11-13 東芝マイクロエレクトロニクス株式会社 半導体記憶装置
JPH0447591A (ja) * 1990-06-14 1992-02-17 Mitsubishi Electric Corp 半導体集積回路装置
JP2762833B2 (ja) * 1992-02-27 1998-06-04 日本電気株式会社 ダイナミック型ランダムアクセスメモリ装置
KR950004858B1 (ko) * 1992-03-17 1995-05-15 삼성전자 주식회사 내부전원전압 발생회로
KR950008453B1 (ko) * 1992-03-31 1995-07-31 삼성전자주식회사 내부전원전압 발생회로
JP2955156B2 (ja) * 1992-10-29 1999-10-04 三菱電機株式会社 半導体装置
US5467026A (en) * 1994-01-18 1995-11-14 Hewlett-Packard Company Pseudo-NMOS logic circuits with negligible static current during quiescent current testing
US5615158A (en) * 1995-11-13 1997-03-25 Micron Technology, Inc. Sense amplifier circuit for detecting degradation of digit lines and method thereof

Also Published As

Publication number Publication date
KR100224957B1 (ko) 1999-10-15
TW399277B (en) 2000-07-21
US5770964A (en) 1998-06-23
JP3629308B2 (ja) 2005-03-16
JPH0961497A (ja) 1997-03-07

Similar Documents

Publication Publication Date Title
KR970013169A (ko) 클램프 보호회로를 갖는 반도체장치의 핀접촉시험을 가능하게 하는 배치 및 반도체장치의 시험방법
KR970029757A (ko) 반도체장치 및 비교회로
KR920022678A (ko) 반도체 메모리 장치의 데이타 입력버퍼
KR920020521A (ko) 반도체집적회로
KR970029882A (ko) 웨이퍼 테스트 신호발생기를 가지는 반도체 메로리 장치
KR920020717A (ko) 기판 바이어스 전압 발생 회로
KR940001383A (ko) 출력 버퍼의 정전 방전 보호회로를 구비한 집적회로
US6867641B2 (en) Internal voltage generator for semiconductor device
US4804865A (en) Fast voltage reference stabilization circuit
KR970701452A (ko) 전력 반도체 스위치(A power semiconductor switch)
KR970012788A (ko) 반도체 기억장치
KR920702499A (ko) 초고집적 반도체장치의 용장(redundancy)을 위한 영전력소모 레이저 퓨즈시그니쳐회로
KR970003924A (ko) 반도체 장치
KR970017589A (ko) 반도체 메모리 장치의 내부전원전압 발생회로
KR970008190A (ko) 반도체장치의 모드 설정회로
KR960035645A (ko) 전력 감소형 메모리 차동 전압 감지 증폭기 및 전력 감소 방법
KR19980064026A (ko) 다른 회로들 간에 공유될 수 있는 전류 제한 회로 및 방법
KR0137972B1 (ko) 반도체 소자의 신호 입력장치
JPS6361495A (ja) 半導体記憶装置
KR20080000837A (ko) 반도체 메모리 장치의 백바이어스 전압 클램프 회로
KR100244494B1 (ko) 번인전압 제어회로
KR970017759A (ko) 반도체 장치의 퓨즈용단 선택회로
KR100218324B1 (ko) 반도체 메모리장치의 내부발생전원 차단회로
KR960025800A (ko) 반도체 기억소자의 리던던시 장치
KR19990046939A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070710

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee