KR930014623A - 결점을 수리하는 용장메모리셀 어레이를 포함하는 반도체 기억장치 - Google Patents

결점을 수리하는 용장메모리셀 어레이를 포함하는 반도체 기억장치 Download PDF

Info

Publication number
KR930014623A
KR930014623A KR1019920016215A KR920016215A KR930014623A KR 930014623 A KR930014623 A KR 930014623A KR 1019920016215 A KR1019920016215 A KR 1019920016215A KR 920016215 A KR920016215 A KR 920016215A KR 930014623 A KR930014623 A KR 930014623A
Authority
KR
South Korea
Prior art keywords
memory cell
address
redundant
cell arrays
redundant memory
Prior art date
Application number
KR1019920016215A
Other languages
English (en)
Other versions
KR960002014B1 (ko
Inventor
후지따 고레아끼
야마시따 마사유끼
시마사끼 마사미쯔
Original Assignee
시기 모리야
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시기 모리야, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 시기 모리야
Publication of KR930014623A publication Critical patent/KR930014623A/ko
Application granted granted Critical
Publication of KR960002014B1 publication Critical patent/KR960002014B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair

Landscapes

  • Static Random-Access Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

본 발명은 일반적으로 반도체 기억장치에 관한 것이고, 특히, 결점을 수리하는 용장메모리셀 어레이를 포함하는 반도체 기억장치에 관한 것이다.
본 발명의 목적은 복수의 메모리셀 어레이를 포함하는 반도체 기억장치에서, 고집적화의 점에서 능률적으로 결함을 함유하는 메모리셀 어레이를 수리하는 것이고, 또다른 목적은 복수의 메모리셀 어레이를 포함하는 반도체기억장치에서 2결점이상 함유하는 메모리셀 어레이를 수리하는 것이다.

Description

결점을 수리하는 용장메모리셀 어레이를 포함하는 반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예를 설명하는 SRAM의 블록도.
제2도는 제1도에 설명된 어드레스 프로그램회로의 블록도.

Claims (10)

  1. 로우와 컬럼으로 배열된 메모리셀을 포함하는 각 복수의 메모리셀 어레이(BL1-BL4)와, 로우와 컬럼으로 배열되는 용장메모리셀을 포함하는 용장메모리셀 어레이(1)와, 상기 복수의 메모리셀-어레이의 결정부분을 표시하는 결점어드레스신호를 기억하는 결점어드레스 기억수단(31-39)과, 상기 결점어드레스 기억수단에 기억되는 결점어드레스 신호와 외부로 인가되는 어드레스신호가 일치를 검출하는 어드레스일치 검출수단(301-305)과, 상기 복수의 메모리셀 어레이중 하나대신에 상기 용장 메모리셀 어레이를 액세스하는 상기 어드레스일치 검출수단에 응답하는 용장액세스수단(5a,5b)과, 외부테스트모드의 표시를 검출하는 테스트모드 검출수단(8)과, 그리고 상기 복수의 메모리셀 어레이 그리고/또는 상기 용장 메모리셀 어레이에서 판독외는 2개 데이터를 비교하는 테스트모드 검출수단에 응답하는 데이터 비교수단(6)을 포함하는 반도체 기억장치.
  2. 제1항에 있어서, 상기 결점어드레스 기억수단은 상기 복수의 메모리셀 어레이의 복수의 결점부분을 표시하는 복수의 결점 어드레스신호를 프로그래밍하는 복수의 결점어드레스 프로그래밍수단(31-39)을 포함하고, 그리고 상기 어드레스 일치검출수단은 상기 복수의 결점어드레스 프로그래밍수단에 프로그램된 어드레스신호와 상기 외부로 적용된 어드레스신호의 일치를 검출하는 복수의 프로그램된 어드레스 일치검출수단(31-39, 301-305)을 포함하는 반도체 기억장치.
  3. 제2항에 있어서, 상기 용장메모리셀 어레이는 복수의 용장메모리셀 영역(701-706)을 포함하고, 그리고 각각은 상기 복수의 프로그램된 어드레스일치 검출수단 중의 하나에 대응하고, 그리고 상기 용장액세스수단은 상기 복수의 프로그램된 어드레스 일치검출수단중의 대응하는 하나에 응답하고, 상기 복수의 용장메모리셀 영역중의 대응하는 하나를 액세스하는 반도체 기억장치.
  4. 제1항에 있어서, 상기 용장액세스수단은 상기 어드레스일치 검출수단에 응답해고 상기 복수의 메모리셀 어레이에서 판독되는 데이터대신에 상기 용장메모리셀 어레이에서 판독되는 데이터를 제공하는 데이터 선택수단(5a,5b)을 포함하는 반도체 기억장치.
  5. 제4항에 있어서, 상기 용장액세스수단은 더욱 상기 용장에모리셀 어레이에 액세스되는 로우를 선택하는 외부로 적용된 로우 어드레스신호에 응답하는 로우선택수단(2)과, 그리고 상기 용장메모리셀 어레이에 액세스되는 컬럼을 선택하는 상기 어드레스 일치검출수단에 응답하는 컬럼선택수단(13)을 포함하는 반도체 기억장치.
  6. 제4항에 있어서, 상기 용장액세스수단은 더욱 상기 용장메모리셀 어레이이서 판독되는 데이터를 증폭하는 상기 데이터 선택수단과 상기 용장메모리셀 어레이사이를 결합하는 센스앰프수단을 포함하는 반도체 기억장치.
  7. 제3항에 있어서, 상기 복수의 용장메모리셀 영역은 상기 용장메모리셀 어레이에 제공되는 복수의 용장메모리셀 컬럼(701-716)을 포함하는 반도체 기억장치.
  8. 제1항에 있어서, 상기 데이터 비교수단은 상기 복수의 메모리셀 어레이 그리고/또는 상기 용장메모리셀 어레이에서 판독되는 2개 데이터의 일치를 검출하는 상기 테스트모드 검출수단에 응답하는 판독데이터 일치검출수단(6)을 포함하는 반도체 기억장치.
  9. 제1항에 있어서, 상기 기억장치는 스태틱(정척) 랜덤 액세스 메모리(SRAM)를 포함하는 반도체 기억장치.
  10. 로우와 컬럼으로 배열되는 메모리셀을 포함하는 각 복수의 메모리셀 어레이(BL1-BL4)와, 로우와 컬럼으로 배열되는 용장메모리셀을 포함하는 용장메모리셀 어레이(1)와, 상기 복수의 메모리셀 어레이의 결점부분을 표시하는 결점어드레스신호를 기억하는 결점어드레스 기억수단(31-39)과, 상기 결점어드레스 기억수단에 기억되는 결점어드레스 신호와 외부에 적용되는 어드레스의 일치를 검출하는 어드레스일치 검출수단(301-305)와,그리고 상기 복수의 메모리셀 어레이중 하나대신에 상기 용장 메모리셀 어레이를 액세스하는 상기 어드레스일치검출수단에 응답하는 용장액세스수단(5a,5b)을 포함하는 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920016215A 1991-12-12 1992-09-05 결점을 수리하는 용장메모리셀 어레이를 포함하는 반도체 기억장치 KR960002014B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP91-328867 1991-12-12
JP3328867A JPH05166396A (ja) 1991-12-12 1991-12-12 半導体メモリ装置

Publications (2)

Publication Number Publication Date
KR930014623A true KR930014623A (ko) 1993-07-23
KR960002014B1 KR960002014B1 (ko) 1996-02-09

Family

ID=18214985

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920016215A KR960002014B1 (ko) 1991-12-12 1992-09-05 결점을 수리하는 용장메모리셀 어레이를 포함하는 반도체 기억장치

Country Status (4)

Country Link
US (1) US5416740A (ko)
JP (1) JPH05166396A (ko)
KR (1) KR960002014B1 (ko)
DE (1) DE4241327C2 (ko)

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9305801D0 (en) * 1993-03-19 1993-05-05 Deans Alexander R Semiconductor memory system
JP3059024B2 (ja) * 1993-06-15 2000-07-04 沖電気工業株式会社 半導体記憶回路
JP2687852B2 (ja) * 1993-10-13 1997-12-08 日本電気株式会社 半導体メモリ装置
JPH07182893A (ja) * 1993-12-24 1995-07-21 Mitsubishi Electric Corp 半導体記憶装置
US5781756A (en) * 1994-04-01 1998-07-14 Xilinx, Inc. Programmable logic device with partially configurable memory cells and a method for configuration
US5497354A (en) * 1994-06-02 1996-03-05 Intel Corporation Bit map addressing schemes for flash memory
WO1996015538A1 (en) * 1994-11-15 1996-05-23 Cirrus Logic, Inc. Circuits, systems, and methods for accounting for defective cells in a memory device
KR0177740B1 (ko) * 1994-11-17 1999-04-15 김광호 반도체 메모리 장치의 리던던시 회로 및 그 방법
KR0140178B1 (ko) * 1994-12-29 1998-07-15 김광호 반도체 메모리장치의 결함 셀 구제회로 및 방법
US5805512A (en) * 1995-02-09 1998-09-08 Kabushiki Kaisha Toshiba Semiconductor memory device
US6108237A (en) 1997-07-17 2000-08-22 Micron Technology, Inc. Fast-sensing amplifier for flash memory
US5682496A (en) 1995-02-10 1997-10-28 Micron Quantum Devices, Inc. Filtered serial event controlled command port for memory
ATE218003T1 (de) * 1995-02-10 2002-06-15 Micron Technology Inc Schneller leseverstärker für einen flash-speicher
US5627786A (en) * 1995-02-10 1997-05-06 Micron Quantum Devices, Inc. Parallel processing redundancy scheme for faster access times and lower die area
JP4766961B2 (ja) * 1995-05-12 2011-09-07 ルネサスエレクトロニクス株式会社 半導体記憶装置
US5696943A (en) * 1995-07-27 1997-12-09 Advanced Micro Devices, Inc. Method and apparatus for quick and reliable design modification on silicon
DE59510258D1 (de) * 1995-08-09 2002-08-08 Infineon Technologies Ag Integrierte Halbleiter-Speichervorrichtung mit Redundanzschaltungsanordnung
ATE220807T1 (de) * 1995-08-09 2002-08-15 Infineon Technologies Ag Integrierter halbleiterspeicher mit redundanzspeicherzellen
KR100192574B1 (ko) * 1995-10-04 1999-06-15 윤종용 디코디드 퓨즈를 사용한 반도체 메모리 장치의 컬럼 리던던시 회로
US5644541A (en) * 1995-11-03 1997-07-01 Philip K. Siu Memory substitution system and method for correcting partially defective memories
US5675540A (en) * 1996-01-22 1997-10-07 Micron Quantum Devices, Inc. Non-volatile memory system having internal data verification test mode
US5781486A (en) * 1996-04-16 1998-07-14 Micron Technology Corporation Apparatus for testing redundant elements in a packaged semiconductor memory device
US5699307A (en) * 1996-06-28 1997-12-16 Intel Corporation Method and apparatus for providing redundant memory in an integrated circuit utilizing a subarray shuffle replacement scheme
US5968190A (en) * 1996-10-31 1999-10-19 Cypress Semiconductor Corp. Redundancy method and circuit for self-repairing memory arrays
US5996096A (en) * 1996-11-15 1999-11-30 International Business Machines Corporation Dynamic redundancy for random access memory assemblies
US6021512A (en) * 1996-11-27 2000-02-01 International Business Machines Corporation Data processing system having memory sub-array redundancy and method therefor
US5781484A (en) * 1996-12-12 1998-07-14 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device
US6002621A (en) * 1996-12-12 1999-12-14 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device
KR100247923B1 (ko) * 1997-01-29 2000-03-15 윤종용 스위치신호발생기및이를이용한고속동기형sram
GB2357355B (en) * 1997-01-29 2001-08-01 Samsung Electronics Co Ltd A synchronous sram
US5996106A (en) * 1997-02-04 1999-11-30 Micron Technology, Inc. Multi bank test mode for memory devices
US5764577A (en) * 1997-04-07 1998-06-09 Motorola, Inc. Fusleless memory repair system and method of operation
JPH10302497A (ja) * 1997-04-28 1998-11-13 Fujitsu Ltd 不良アドレスの代替方法、半導体記憶装置、及び、半導体装置
US5913928A (en) 1997-05-09 1999-06-22 Micron Technology, Inc. Data compression test mode independent of redundancy
DE19740933C2 (de) * 1997-09-17 2000-05-18 Siemens Ag Dynamischer Speicher mit zwei Betriebsarten
US5986950A (en) * 1997-10-15 1999-11-16 International Business Machines Corporation Use of redundant circuits to improve the reliability of an integrated circuit
JPH11203890A (ja) * 1998-01-05 1999-07-30 Mitsubishi Electric Corp 半導体記憶装置
US5970013A (en) * 1998-02-26 1999-10-19 Lucent Technologies Inc. Adaptive addressable circuit redundancy method and apparatus with broadcast write
US6011733A (en) * 1998-02-26 2000-01-04 Lucent Technologies Inc. Adaptive addressable circuit redundancy method and apparatus
JP2000021169A (ja) * 1998-04-28 2000-01-21 Mitsubishi Electric Corp 同期型半導体記憶装置
US6081465A (en) * 1998-04-30 2000-06-27 Hewlett-Packard Company Static RAM circuit for defect analysis
US6072735A (en) * 1998-06-22 2000-06-06 Lucent Technologies, Inc. Built-in redundancy architecture for computer memories
JP4260247B2 (ja) 1998-09-02 2009-04-30 富士通マイクロエレクトロニクス株式会社 半導体記憶装置
JP3219148B2 (ja) * 1998-11-26 2001-10-15 日本電気株式会社 データメモリ装置
KR100416318B1 (ko) 1998-12-22 2004-01-31 인피니언 테크놀로지스 아게 리던던트 메모리를 구비한 집적 메모리
TW451209B (en) 1998-12-22 2001-08-21 Infineon Technologies Ag Integrated memory with redundance
US6452845B1 (en) 1999-01-07 2002-09-17 Micron Technology, Inc. Apparatus for testing redundant elements in a packaged semiconductor memory device
TW548653B (en) * 1999-01-26 2003-08-21 Nec Electronics Corp Semiconductor memory device having redundancy memory circuit
JP3307360B2 (ja) * 1999-03-10 2002-07-24 日本電気株式会社 半導体集積回路装置
US6438672B1 (en) 1999-06-03 2002-08-20 Agere Systems Guardian Corp. Memory aliasing method and apparatus
US6404226B1 (en) * 1999-09-21 2002-06-11 Lattice Semiconductor Corporation Integrated circuit with standard cell logic and spare gates
US6553525B1 (en) * 1999-11-08 2003-04-22 International Business Machines Corporation Method and apparatus for selectively enabling and disabling functions on a per array basis
TWI223273B (en) * 2000-03-31 2004-11-01 Matsushita Electric Ind Co Ltd SRAM device
JP2001338953A (ja) * 2000-05-29 2001-12-07 Mitsubishi Electric Corp 半導体試験装置、半導体試験方法および半導体装置
US6307787B1 (en) * 2000-07-25 2001-10-23 Advanced Micro Devices, Inc. Burst read incorporating output based redundancy
JP2002214296A (ja) * 2001-01-16 2002-07-31 Toshiba Corp 半導体装置
JP2002313098A (ja) * 2001-04-12 2002-10-25 Mitsubishi Electric Corp 半導体装置
US6600341B2 (en) 2001-05-01 2003-07-29 Lattice Semiconductor Corp. Integrated circuit and associated design method using spare gate islands
US6814296B2 (en) * 2001-05-01 2004-11-09 Lattice Semiconductor Corp. Integrated circuit and associated design method with antenna error control using spare gates
KR100400307B1 (ko) 2001-05-09 2003-10-01 주식회사 하이닉스반도체 로오 리페어회로를 가진 반도체 메모리 장치
KR100437826B1 (ko) * 2001-08-20 2004-06-30 주식회사 하이닉스반도체 플래시 메모리
US6621755B2 (en) * 2001-08-30 2003-09-16 Micron Technology, Inc. Testmode to increase acceleration in burn-in
JP3597501B2 (ja) * 2001-11-20 2004-12-08 松下電器産業株式会社 半導体集積回路
KR20040023843A (ko) * 2002-09-12 2004-03-20 삼성전기주식회사 메모리의 결함 처리 장치 및 그 방법
DE102004041731B3 (de) * 2004-08-28 2006-03-16 Infineon Technologies Ag Speichermodul zum Bereitstellen einer Speicherkapazität
KR100648266B1 (ko) * 2004-08-30 2006-11-23 삼성전자주식회사 리던던시 칼럼의 리페어 효율을 향상시킨 반도체 메모리장치
EP1646052A1 (en) * 2004-10-07 2006-04-12 Infineon Technologies AG A memory circuit with flexible bitline- and/or wordline-related defect memory cell substitution
US20070109888A1 (en) * 2005-11-14 2007-05-17 Ronald Baker Integrated circuit with test circuit
KR20090045610A (ko) * 2007-11-02 2009-05-08 주식회사 하이닉스반도체 블럭 아이솔레이션 제어회로
US20110134707A1 (en) * 2007-11-02 2011-06-09 Saeng Hwan Kim Block isolation control circuit
WO2009116117A1 (ja) * 2008-03-19 2009-09-24 富士通マイクロエレクトロニクス株式会社 半導体メモリ、システム、半導体メモリの動作方法および半導体メモリの製造方法
US8810280B2 (en) 2011-10-06 2014-08-19 Oracle International Corporation Low leakage spare gates for integrated circuits
KR101545716B1 (ko) 2015-01-19 2015-08-20 연세대학교 산학협력단 메모리 수리 장치 및 방법, 그리고 그를 이용한 메모리 칩
US10134486B2 (en) 2016-09-13 2018-11-20 Samsung Electronics Co., Ltd. Memory device including a redundancy column and a redundancy peripheral logic circuit
US9721628B1 (en) 2016-09-15 2017-08-01 Globalfoundries Inc. Address based memory data path programming scheme
US10360988B2 (en) 2016-11-02 2019-07-23 Skyworks Solutions, Inc. Apparatus and methods for protection against inadvertent programming of fuse cells
US10255982B2 (en) * 2016-11-02 2019-04-09 Skyworks Solutions, Inc. Accidental fuse programming protection circuits
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US11860745B2 (en) * 2022-04-05 2024-01-02 Dell Products L.P. Redundant edge hardware

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4744060A (en) * 1984-10-19 1988-05-10 Fujitsu Limited Bipolar-transistor type random access memory having redundancy configuration
US4745582A (en) * 1984-10-19 1988-05-17 Fujitsu Limited Bipolar-transistor type random access memory device having redundancy configuration
JPS62217498A (ja) * 1986-03-06 1987-09-24 Fujitsu Ltd 半導体記憶装置
JPS6337899A (ja) * 1986-07-30 1988-02-18 Mitsubishi Electric Corp 半導体記憶装置
JP2579792B2 (ja) * 1987-08-21 1997-02-12 日本電信電話株式会社 冗長構成半導体メモリ
JPH01184796A (ja) * 1988-01-19 1989-07-24 Nec Corp 半導体メモリ装置
JP2594638B2 (ja) * 1989-02-09 1997-03-26 富士通株式会社 半導体記憶装置
KR910005601B1 (ko) * 1989-05-24 1991-07-31 삼성전자주식회사 리던던트 블럭을 가지는 반도체 메모리장치
JP2938470B2 (ja) * 1989-06-01 1999-08-23 三菱電機株式会社 半導体記憶装置
JPH081755B2 (ja) * 1989-06-26 1996-01-10 日本電気株式会社 置換アドレス判定回路
JPH0371500A (ja) * 1989-08-11 1991-03-27 Sony Corp 半導体メモリ
JPH0380500A (ja) * 1989-08-24 1991-04-05 Sharp Corp 半導体記憶装置
JPH0393097A (ja) * 1989-09-05 1991-04-18 Sharp Corp 半導体記憶装置
KR920009059B1 (ko) * 1989-12-29 1992-10-13 삼성전자 주식회사 반도체 메모리 장치의 병렬 테스트 방법

Also Published As

Publication number Publication date
JPH05166396A (ja) 1993-07-02
US5416740A (en) 1995-05-16
DE4241327C2 (de) 1995-06-01
DE4241327A1 (en) 1993-06-17
KR960002014B1 (ko) 1996-02-09

Similar Documents

Publication Publication Date Title
KR930014623A (ko) 결점을 수리하는 용장메모리셀 어레이를 포함하는 반도체 기억장치
US4051460A (en) Apparatus for accessing an information storage device having defective memory cells
US4914632A (en) Semiconductor devices having redundancy circuitry and operating method therefor
US5631868A (en) Method and apparatus for testing redundant word and bit lines in a memory array
KR970030588A (ko) 반도체 기억장치 및 그 결함 검사방법
US6999361B2 (en) Method and apparatus for data compression in memory devices
KR100284716B1 (ko) 반도체 기억 장치
US6119251A (en) Self-test of a memory device
US5995429A (en) Semiconductor memory device capable of multiple word-line selection and method of testing same
US5379259A (en) Semiconductor memory device
KR100314228B1 (ko) 반도체메모리디바이스
KR920013472A (ko) 반도체 기억장치
US20010007141A1 (en) Circuit and method for masking a dormant memory cell
US6330696B1 (en) Self-testing of DRAMs for multiple faults
US6031772A (en) Semiconductor memory device having floating gate transistors
US7054206B2 (en) Sub-column-repair-circuit
KR940005697B1 (ko) 용장 메모리 셀을 갖는 반도체 메모리 장치
US5784321A (en) Semiconductor memory device with redundant circuit
US5606528A (en) Semiconductor memory device allowing data rewriting electrically
US5452252A (en) Semiconductor memory unit
US6052767A (en) Semiconductor device having redundant memory cell arrays and serially accessing addresses
JPH0935497A (ja) 半導体記憶装置及びその試験方法
GB2259594A (en) On-chip semiconductor memory test apparatus
KR100211761B1 (ko) 반도체 메모리 장치의 병렬비트 테스트 회로 및 그 방법
US6754113B2 (en) Topography correction for testing of redundant array elements

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050121

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee