KR100416318B1 - 리던던트 메모리를 구비한 집적 메모리 - Google Patents

리던던트 메모리를 구비한 집적 메모리 Download PDF

Info

Publication number
KR100416318B1
KR100416318B1 KR10-2001-7007892A KR20017007892A KR100416318B1 KR 100416318 B1 KR100416318 B1 KR 100416318B1 KR 20017007892 A KR20017007892 A KR 20017007892A KR 100416318 B1 KR100416318 B1 KR 100416318B1
Authority
KR
South Korea
Prior art keywords
redundant
normal
read amplifier
column
read
Prior art date
Application number
KR10-2001-7007892A
Other languages
English (en)
Other versions
KR20010086138A (ko
Inventor
에른스트 노이홀트
하인츠 회니히슈미트
게오르크 브라운
촐탄 만요키
토마스 뵘
토마스 뢰어
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20010086138A publication Critical patent/KR20010086138A/ko
Application granted granted Critical
Publication of KR100416318B1 publication Critical patent/KR100416318B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/846—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

본 발명은 2 개의 판독 증폭기(sAi) 및 2 개의 제 1 리던던트 판독 증폭기(RSA0..3)를 갖는 집적 메모리에 관한 것이다. 상기 메모리는 또한 개별 어드레싱이 가능한 2 개 이상의 정규 열(CL)에 병합되는 정규 비트라인(BL)을 포함하며, 이 때 각각의 정규 열들의 정규 비트라인 중 하나 이상이 정규 판독 증폭기 중 하나에 연결된다. 또한 본 발명에 따른 메모리는 개별 어드레싱이 가능한 하나의 리던던트 열(RCL)에 병합되는 제 1 리던던트 비트라인(RBL1)을 가지며, 하나 이상의 상기 제 1 리던던트 비트라인이 리던던트 판독 증폭기(RSA0..3) 중 하나에 연결된다. 제 1 리던던트 판독 증폭기(RSA0..3) 및 그의 리던던트 열(RCL)은 정규 열(CL) 중 하나 및 2 개의 정규 판독 증폭기(SAi)를 대체하는데 사용된다.

Description

리던던트 메모리를 구비한 집적 메모리{INTEGRATED MEMORY WITH REDUNDANCY}
메모리의 결함있는 메모리 셀이 리던던트 메모리 셀로 대체되고, 상기 방식으로 메모리가 복구된다는 사실은 일반적으로 공지되어 있다. 이 경우, 리던던트 메모리 셀은 리던던트 워드라인 또는 리던던트 비트라인을 따라 배치된다. US 5,568,432 A에는 예컨대 정규 비트라인 중 하나를 대체하기 위한 리던던트 비트라인을 갖는 집적 메모리가 공지되어 있는데, 상기 집적 메모리의 경우 비트라인을 따라 정규 메모리 셀이 배치되어 있다. 정규 비트라인은 메모리 셀의 판독시 상기 메모리 셀내에 저장된 정보를 증폭시켜 메모리 외부로 전달하는 판독 증폭기에 할당된다. 리던던트 비트라인에는 리던던시의 경우, 즉 정규 비트라인이 리던던트 비트라인으로 대체된 후, 리던던트 메모리 셀로부터 판독된 정보의 증폭을 위해 사용되는 리던던트 판독 증폭기가 할당된다. 리던던시의 경우 정규 판독 증폭기를 포함하는, 결함을 가진 정규 비트라인이 리던던트 판독 증폭기를 포함하는 리던던트 비트라인으로 대체된다.US-A-5 761 138에는 플렉시블한 리던던트 블록 아키텍쳐를 갖는 반도체 메모리가 기술되어 있다. 리던던트 판독 증폭기로 구성된 블록들이 각각 4 개의 판독 증폭기를 포함하고, 상기 판독 증폭기들의 출력측은 각각의 데이터 라인에 연결되며, 입력측은 공통적으로 하나의 리던던트 글로벌 데이터 입력 라인/데이터 출력 라인에 연결된다. 각 4 개의 상기 리던던트 글로벌 데이터 입력 라인/데이터 출력 라인은 하나의 버스를 형성한다. 상기 버스에 다시 리던던트 판독 증폭기가 연결되고, 상기 리던던트 판독 증폭기에 리던던트 메모리 셀 필드가 연결된다. 리던던트 구조체는 배분된 워드라인 및 비트라인을 포함하는 메모리 셀 필드의 판독 증폭기를 대체하는데 사용된다.
본 발명은 리던던트 메모리를 구비한 집적 메모리에 관한 것이다.
도 1은 본 발명에 따른 집적 메모리의 실시예.
도 2는 본 발명에 따른 복구 방법의 실시예.
본 발명의 목적은 다수의 정규 판독 증폭기에 의해 데이터들이 동시에 판독될 수 있고, 각각의 판독 증폭기에 다수의 비트라인이 할당되며, 결함이 발생한 경우 간단하게 리던던트 메모리 셀의 복구가 이루어지는 집적 메모리를 제공하는 것이다.
상기 목적은 청구항 제 1항에 따른 집적 메모리에 의해 달성된다. 청구항 제 6항은 메모리의 바람직한 복구 방법에 관한 것이다. 본 발명의 바람직한 실시예 및 개선예들은 종속항에 제시되어 있다.
집적 메모리는 2 개의 정규 판독 증폭기 및 개별 어드레싱이 가능한 2 개 이상의 정규 열에 병합되는 정규 비트라인을 포함하며, 각각의 정규 열들의 정규 비트라인 중 하나 이상이 제 1 스위칭 소자를 통해 정규 판독 증폭기 중 하나에 연결된다. 제 1 스위칭 소자는 제어 입력부를 가지며, 공통의 열 선택 신호를 수신하기 위해 각각의 정규 열의 모든 제 1 스위칭 소자의 제어 입력부들이 서로 연결된다. 또한 상기 메모리는 상기 메모리로부터 또는 상기 메모리 외부로 데이터를 전송하기 위한 데이터 라인을 포함하며, 상기 데이터 라인들 중 적어도 하나가 각각 정규 판독 증폭기 중 하나에 연결된다. 또한 상기 메모리는 2 개의 제 1 리던던트 판독 증폭기 및 개별 어드레싱이 가능한 리던던트 열에 병합되는 제 1 리던던트 비트라인을 포함하며, 상기 비트라인들 중 적어도 하나가 제 2 스위칭 소자를 통해 리던던트 판독 증폭기 중 하나에 연결된다. 제 2 스위칭 소자는 공통의 리던던트 열 선택 신호를 수신하기 위해 서로 연결되는 제어 입력부들을 갖는다. 제 1 리던던트 판독 증폭기 및 리던던트 열은 상기 2 개의 정규 판독 증폭기 및 1 개의 정규 열을 대체하기 위해 제공된다.
정규 판독 증폭기에 다수의 정규 열이 할당되는 반면, 제 1 리던던트 판독 증폭기에는 리던던트 비트라인을 갖는 단 하나의 리던던트 열만 할당된다. 본 발명은 실제로 다수의 정규 열들이 결함을 갖는 경우는 드물다는 사실에서 기인한다. 따라서 정규 열들 중 하나에 결함이 있는 경우 모든 정규 열들을 상응하는 리던던트 열들로 대체하면, 본 발명의 대상의 경우보다 훨씬 더 많은 비용이 들 것이다. 본 발명은 단 하나의 리던던트 열만 제공하며, 이는 하나의 정규 열 내부에 존재하는 결함을 복구하는데 충분하다. 리던던시의 경우 결함있는 열을 갖는 정규 판독 증폭기가 리던던트 열을 갖는 리던던트 판독 증폭기로 대체되기는 하나, 상기 정규 판독 증폭기는 또한 결함이 없는 나머지 정규 열들로부터 판독된 정보를 증폭시키는 데에도 사용된다.
한 개선예에 따르면 집적 메모리는 정규 판독 증폭기 중 하나 및 제 1 스위칭 소자를 통해 상기 정규 판독 증폭기에 연결된 모든 정규 비트라인을 대체하기 위해, 제 3 스위칭 소자를 통해 제 2 리던던트 비트라인에 연결되는 제 2 리던던트 판독 증폭기를 포함한다. 상기 제 3 스위칭 소자는 각각 추가 리던던트 열 선택 신호를 수신하기 위해 제공되는 제어 입력부들을 갖는다.
상기 제 2 리던던트 판독 증폭기는 정규 판독 증폭기 중 하나를 그의 전체 정규 비트라인과 함께 대체하기 위해 제공된다. 즉, 상기 제 2 리던던트 판독 증폭기는 특히 판독 증폭기 자체에 의해 야기되는 결함의 복구를 가능하게 한다. 개선예에 따른 집적 메모리가 제 1 리던던트 판독 증폭기뿐만 아니라 제 2 리던던트 판독 증폭기도 포함하기 때문에, 상기 판독 증폭기들이 각각 검출된 결함의 종류에 따라 메모리를 복구하는데 사용될 수 있다. 따라서 본 발명에 따른 집적 메모리의 복구 방법은 정규 판독 증폭기 중 하나에 결함이 있는 경우, 상기 정규 판독 증폭기를 그에 연결된 정규 비트라인과 함께 제 2 리던던트 판독 증폭기 및 그에 연결된 제 2 리던던트 비트라인으로 대체하고, 상기 정규 열 중 하나의 정규 비트라인 중 하나에 결함이 있는 경우, 상기 정규 열을 리던던트 열로 대체하는 것을 제공한다.
한 개선예에 따르면 제 2 리던던트 비트라인 중 하나와 데이터 라인들 중 하나간의 데이터 전송을 위해 제 2 리던던트 판독 증폭기가, 프로그래밍 상태와 상관없이 도전되거나 도전되지 않는 프로그래밍 가능 연결 소자를 통해 모든 데이터라인에 연결된다. 연결 소자는 제 2 리던던트 판독 증폭기가, 리던던시 복구가 실행되기 전에 상기 제 2 리던던트 판독 증폭기로 대체되어야 하는 정규 판독 증폭기에 연결된 데이터라인(들)에만 연결될 수 있게 한다. 제 2 리던던트 판독 증폭기를 상기 데이터 라인에 연결하는 연결 소자만 적절한 프로그래밍을 통해 도전 접속된다. 다른 데이터 라인들에 연결되는 나머지 연결 소자들은 프로그래밍을 통해 도전되지 않는다. 상기 방식으로 제 2 리던던트 판독 증폭기가 리던던트 메모리 셀로부터 판독되는 증폭된 정보를 역방향의 데이터 라인으로 출력하는 것이 방지된다. 또한 상기 제 2 리던던트 판독 증폭기가 순방향의 데이터 라인으로부터만 입력된 데이터를 받는 것이 보증된다.
또 다른 개선예에 따르면 정규 판독 증폭기가 프로그래밍 상태에 따라 도전되는 프로그래밍 가능 연결 소자를 통해 데이터 라인에 연결된다. 상기 연결 소자는 리던던시의 경우 제 2 리던던트 판독 증폭기로 대체되는 정규 판독 증폭기 중 하나를 그의 데이터 라인(들)로부터 전기적으로 분리시킨다. 이 때, 상기 정규 판독 증폭기에 연결된 연결 소자가 비도전 상태로 변한다.
본 발명의 한 개선예는 동일한 정규 판독 증폭기에 연결된 정규 비트라인이 다른 정규 비트라인과 교차하여 배치되는 것을 제공한다. 이는 측정된 결함의 기하학적 분포에 따라 정규 판독 증폭기들 중 하나에 결함이 있는지 또는 정규 열들 중 하나의 내부에 결함이 있는지(즉, 정규 비트라인의 결함인지 또는 정규 메모리 셀의 결함인지)의 여부가 측정된다는 장점을 갖는다. 인접한 다수의 비트라인에 동시에 관련된 결함이 빈번하게 발생한다. 본 발명에 따라 각각 동일한 정규 판독 증폭기에 할당되는 비트라인들이 인접 배치되지 않고 교차하여 배치됨으로써, 비트라인에 결함이 있으면 상기 모든 비트라인들이 동시에 관련된다. 즉, 상기 비트라인들은 서로 인접하여 배치되지 않는다. 따라서 상기와 같은 결함이 검출되면, 판독 증폭기 자체의 결함이 문제가 될 가능성이 크다. 그에 상응하게 상기 판독 증폭기가 제 2 리던던트 판독 증폭기에 의해 복구될 수 있다. 그에 비해 정규 판독 증폭기중 하나에 결함이 있는 것이 아니라, 정규 열들 중 하나에 결함이 있는 경우, 다수의 정규 판독 증폭기에 할당되는 인접한 비트라인에 결함이 있을 가능성이 높다. 따라서 상기와 같은 결함은 정규 판독 증폭기 중 하나의 결함과 상이하며, 제 1 리던던트 판독 증폭기 및 리던던트 열을 사용하여 제거할 수 있다.
본 발명은 도면을 참고로 하기에 더 자세히 설명된다.
도 1은 본 발명에 따른 집적 메모리의 실시예를 나타낸다. 상기 실시예에서는 강유전성 메모리(FRAM 또는 FeRAM)가 다루어진다. 상기 강유전성 메모리는 정규 비트라인(BL)과 워드라인(WL)의 교차 지점에 메모리 셀(MC)을 가지며, 상기 메모리 셀(MC)은 각각 강유전체를 갖는 하나의 메모리 커패시터(C) 및 하나의 선택 트랜지스터(T)를 포함한다. 상기 메모리 커패시터(C)는 선택 트랜지스터(T)의 제어가능 구역을 통해 정규 비트라인(BL) 중 하나에 연결된다. 선택 트랜지스터(T)의 게이트가 워드라인(WL) 중 하나에 연결된다. 실제로는 비트라인(BL) 및 워드라인(WL)마다 다수의 메모리 셀(MC)이 존재하지만, 도 1에는 단 하나의 메모리 셀(MC)만 도시되어 있다. 메모리는 리던던트 비트라인(RBL1, RBL2)과 워드라인(WL)의 교차 지점에 배치되고, 정규 메모리 셀(MC)과 동일하게 설계되는 리던던트 메모리 셀(RMC)을 포함한다.
도 1에 도시된 메모리는 다수의 정규 판독 증폭기(SAi)를 포함하며, 상기 정규 판독 증폭기들 중 단 4개만 도시되어 있다. 정규 판독 증폭기(SAi)로는 차동 데이터 신호의 전송에 사용되는 차동 판독 증폭기가 있다. 정규 비트라인 중 4 쌍의 비트라인(BL)이 각각 정규 열(CL)에 병합된다. 각 정규 열(CL)로부터 1 쌍의 비트라인(BL)이 제 1 n-채널-트랜지스터(T1)를 통해 정규 판독 증폭기(SAi) 중 하나에 연결된다. 각각의 정규 열(CL)의 제 1 트랜지스터(T1)의 게이트들이 서로 연결된다. 상기 게이트에 각각 별도의 열 선택 신호(CSLi)가 전송된다. 동작시 열 선택 신호(CSLi)를 통해서는 4 개의 열 중 한 열의 비트라인쌍(BL)만이 각각 4 개의 정규 판독 증폭기(SAi)에 연결된다. 상기 정규 판독 증폭기(SAi)는 n-채널-타입의 제 2 트랜지스터(T2) 및 제 1 프로그래밍 가능 연결 소자(Fi)를 통해 각각 하나의 데이터 라인 쌍(DQi)에 연결된다. 메모리 액세스시 모든 제 2 트랜지스터(T2)는 그의 게이트를 통해 활성화 신호(ACT)를 사용하여 도전 접속됨에 따라, 데이터 라인 쌍(DQi)으로부터 데이터가 정규 판독 증폭기(SAi)를 통해 정규 열(CL) 중 하나의 열의 비트라인쌍(BL)으로 전송될 수 있으며, 상기 정규 열의 열 선택 신호(CSLi)는 높은 레벨을 갖는다. 마찬가지로 상기 정규 열(CL)의 비트라인쌍으로부터 데이터가 정규 판독 증폭기(SAi)를 통해 4 쌍의 데이터 라인(DQi)으로 전송될 수 있다.
메모리는 각각 4 쌍의 데이터 라인(DQi)에 연결되는 관련 정규 열(LC)을 갖는 4 개의 추가(도시되지 않은) 정규 판독 증폭기(SAi) 그룹을 포함한다. 그러나 동작하는 동안에는 단 하나의 정규 열(CL)만 활성화됨에 따라, 상기 정규 열의 메모리 셀(MC)내에 데이터가 입력되거나, 상기 정규 열의 메모리 셀로부터 데이터가 판독될 수 있다.
또한 도 1의 메모리는 n-채널-타입의 제 3 트랜지스터(T3)를 통해 각각 하나의 제 1 리던던트 비트라인쌍(RBL1)에 연결되는 4 개의 제 1 리던던트 판독 증폭기(RSA0..3)를 포함한다. 제 1 리던던트 비트라인쌍(RBL1)은 하나의 리던던트 열(RCL)을 형성한다. 제 1 리던던트 판독 증폭기(RSA0..3)는 각각 마찬가지로 활성화 신호(ACT)에 연결되는 게이트를 갖는 n-채널-타입의 제 4 트랜지스터(T4)를 통해 각각 하나의 데이터 라인 쌍(DQi)에 연결된다. 제 3 트랜지스터(T3)의 게이트는 리던던트 열 선택 신호(RCSL0)에 연결된다.
추가로 도 1의 집적 메모리는 제 2 리던던트 판독 증폭기(RSA4)를 가지며, 상기 판독 증폭기(RSA4)의 한 쪽은 n-채널-타입의 제 5 트랜지스터(T5)를 통해 4 쌍의 제 2 비트라인(RBL2)에 연결되고, 다른 쪽은 n-채널-타입의 제 6 트랜지스터(T6) 및 제 2 프로그래밍 가능 연결 소자(/Fi)를 통해 모든 데이터 라인 쌍(DQi)에 연결된다. 각각의 제 2 리던던트 비트라인쌍(RBL2)의 2 개의 제 5 트랜지스터(T5)의 게이트가 각각 하나의 추가 리던던트 열 선택 신호(RCSL1..4)에 연결된다. 제 6 트랜지스터(T6)의 게이트도 마찬가지로 활성화 신호(ACT)에 연결된다.
여기에 사용된 메모리의 경우 정규 및 리던던트 판독 증폭기(SAi, RSAi)는 한 쪽은 비트라인쌍(BL, RBLi)에, 다른 한 쪽은 데이터 라인쌍(DQi)에 연결되는 자동 판독 증폭기이다. 그러나 본 발명은 차동으로 동작하지 않으며, 한 쪽이 비트라인쌍 대신 단 하나의 비트라인에만 연결되고, 다른 한 쪽은 기록 액세스 또는 판독 액세스시 데이터를 전송하기 위해 데이터 라인쌍 대신 하나의 데이터 라인에 연결되는 판독 증폭기를 가진 메모리에도 사용될 수 있다.
도 1에 도시된 리던던트 열(RCL)은 리던던시의 경우 정규 열(CL)을 대체하는데 사용된다. 정규 열(CL)들 중 하나의 내부에서 결함이 검출되면, 상기 열에 관련된 열 선택 신호(CSLi)가 상기 열의 어드레싱시 억제되고, 그 대신 리던던트 열 선택 신호(RCSL0)가 활성화된다. 따라서 정규 메모리 셀(MC) 대신 제 1 리던던트 비트라인쌍(RBL1)에 연결된 리던던트 메모리 셀(RMC)이 선택된다. 그러나 정규 판독 증폭기(SAi)는 아무런 결함이 없는 나머지 정규 열(CL)로부터의 전달 또는 그곳으로의 전달에도 사용된다.
제 2 리던던트 판독 증폭기(RSA4)는 정규 증폭기(SAi) 중 하나의 증폭기를 복구하는데 사용된다. 상기 제 2 리던던트 판독 증폭기(RSA4)는 제 1 트랜지스터(T1)를 통해 상기 정규 증폭기(SAi)에 연결되는 비트라인쌍(BL)과 함께 상기 정규 증폭기(SAi)를 대체한다. 이를 위해 각각의 열 선택 신호(CSLi)에 대해 각각 하나의 추가 리던던트 열 선택 신호(RCSL1..4)가 동시에 활성화되어야 한다. 예컨대 도 1의 가장 왼쪽에 있는 정규 판독 증폭기(SA0)에 결함이 있으면, 상기 판독 증폭기(SA0)를 그의 데이터 라인(DQ0)으로부터 분리시키기 위해, 먼저 상기 증폭기(SA0)에 연결된 제 1 연결 소자(F1)가 비도전 접속되거나 분리된다. 또한 제 2 연결 소자(/F2, /F3 및 /F4)가 분리됨에 따라 제 2 리던던트 판독 증폭기(RSA4)가 데이터 라인쌍(DQ0)에만 연결되고, 대체될 정규 판독 증폭기(SA0)에 할당된다. 도 1에는 도시되지 않은 리던던트 열 디코더가 정규 열 선택 신호(CSLi)와 상관없이 추가의 리던던트 열 선택 신호(RCSLT1..4)를 발생시키도록 프로그래밍된다. 본 실시예에서는 4 개의 정규 판독 증폭기(SAi)를 복구하기 위해, 각각의 추가 열 선택 신호(RCSL1..4)가 열 선택 신호(CSLi) 중 하나와 일치하도록 상기 리던던트 열 디코더를 프로그래밍한다.
상기 실시예의 경우 연결 소자(Fi, /Fi)로서 메모리 제조후 가장 먼저 도전성을 갖는 레이저 퓨즈가 사용된다. 메모리 검사가 실시된 후 개별 연결 소자들이 레이저 빔에 의해 분리됨으로써 도전되지 않게 된다. 그러나 상기 연결 소자들은 다른 방식으로도 구현될 수 있다. 예컨대 리던던시 프로그래밍과 상관없이 레지스터내에 저장되는 제어 전위를 갖는 트랜지스터에 의해 구현될 수 있다. 따라서 가역(reversible) 프로그래밍 가능 연결 소자도 고려될 수 있다.
도 2는 도 1에 도시된 메모리를 위한, 본 발명에 따른 복구 방법의 실시예를 나타낸다. 먼저 정규 메모리 셀(MC)이 검사된다. 이는 데이터 라인쌍(DQi), 정규 판독 증폭기(MC) 및 정규 비트라인쌍(BL)을 통해 데이터를 메모리 셀(MC)내에 기록한 다음, 역방향으로 상기 메모리 셀을 판독함으로써 구현된다. 이 때 정규 판독 증폭기(SAi) 중 하나에 결함이 측정되면, 상기 증폭기는 전술한 방식에 따라 제 2 리던던트 판독 증폭기(RSA4)로 대체된다. 반대로 정규 판독 증폭기(SAi)에는 아무런 결함이 없으나, 정규 열(CL) 중 하나에 결함이 있다면, 관련된 정규 열(CL)이 리던던트 열(RCL)로 대체되고, 이 경우 제 1 리던던트 판독 증폭기(RSA0..3)가 동작된다.
따라서 도 1에 도시된 메모리는 바람직하게는 상이한 종류의 결함, 즉 한 편으로는 정규 열 중 하나의 내부 결함 및 다른 한 편으로는 정규 판독 증폭기 중 하나의 결함을 가장 효과적으로 복구하는데 적합하다. 실제로 리던던트 판독 증폭기(RSAi)는 각각 대량의 정규 판독 증폭기(RSAi)에 할당된다. 그러므로 정규 판독 증폭기(SAi), 그에 연결된 정규 비트라인(BL)보다 더 적은 리던던트 판독 증폭기(RSAi) 및 그에 연결된 리던던트 비트라인쌍(RBLi)이 존재한다.
도 1에 도시된 메모리의 경우 각각의 정규 열(CL)의 비트라인쌍(BL)이 각각 서로 인접 배치된다. 따라서 정규 비트라인쌍, 각각의 정규 판독 증폭기는 나머지 정규 비트라인쌍과 교차 배치된다. 그로 인해 바람직하게는 메모리 검사 후 검사 결과 및 상기 검사에서 검출된 결함 샘플에 따라, 정규 열(CL) 중 하나의 내부에 결함이 존재하는지 또는 정규 판독 증폭기(SAi) 중 하나에 결함이 존재하는지의 여부가 결정될 수 있다. 즉, 실제로는 집적 메모리의 제조 프로세스시 발생하는 불순물에 의해 결함이 나타난다. 상기와 같은, 예컨대 먼지 입자 형태의 불순물은 서로 인접 배치된 다수의 비트라인에 동시에 결함이 발생하도록 한다. 도 1에 도시된 메모리에서는 상기 메모리의 정규 비트라인(BL)의 기하학적 배치에 따라 위에 기술한 결함이 정규 열(CL) 중 하나의 내부에 존재하는지 또는 정규 판독 증폭기(SAi) 중 하나에 결함이 존재하는지가 쉽게 구별된다. 즉, 후자의 경우 상기 정규 판독 증폭기(SAi)에 연결된 모든 비트라인쌍(BL)에 결함이 나타난다. 그러나 상기 비트라인쌍(BL)은 본 발명에 따라 차례로 배치되지 않고 나머지 정규 비트라인쌍과 교차되어 배치되기 때문에(정규 열(CL)의 비트라인쌍이 각각 서로 인접 배치되기 때문에) 제조 프로세스동안 전형적인 불순물에 의해 상기와 같은 결함이 야기되는 것은 불가능하다.

Claims (6)

  1. 집적 메모리로서,
    - 2 개의 정규 판독 증폭기(SAi)를 포함하고,
    - 개별 어드레싱이 가능한 적어도 2 개의 정규 열(CL)에 병합된 정규 비트라인(BL)을 포함하고, 상기 정규 비트라인들 중 각각의 정규 열로부터 적어도 하나의 비트라인이 제 1 스위칭 소자(T1)를 통해 각각 상기 정규 판독 증폭기(SAi)에 연결되고,
    - 상기 집적 메모리의 제 1 스위칭 소자(T1)가 제어 입력부를 가지며, 공통 열 선택 신호(CSLi)를 수신하기 위해 각각의 정규 열(CL)의 모든 제 1 스위칭 소자의 제어 입력부가 서로 연결되고,
    - 상기 집적 메모리는 상기 메모리의 외부로부터 또는 메모리 외부로 데이터를 전송하기 위한 데이터 라인(DQi)을 포함하며, 상기 데이터 라인들 중 적어도 하나가 각각 상기 정규 판독 증폭기(SAi) 중 하나에 연결되고,
    - 2 개의 제 1 리던던트 판독 증폭기(RSA0..3)를 포함하고,
    - 개별 어드레싱이 가능한 하나의 리던던트 열(RCL)에 병합된 제 1 리던던트 비트라인(RBL1)을 포함하며, 상기 리던던트 비트라인(RBL1) 중 각각 적어도 하나의 리던던트 비트라인이 각각 제 2 스위칭 소자(T3)를 통해 상기 리던던트 판독 증폭기(RSA0..3) 중 하나에 연결되고,
    - 상기 집적 메모리의 제 2 스위칭 소자(T3)가 공통의 리던던트 열 선택 신호(RCSL0)를 수신하기 위해 서로 연결된 제어 입력부들을 포함하며,
    - 상기 집적 메모리의 제 1 리던던트 판독 증폭기(FSA0..3) 및 리던던트 열(RCL)이 상기 2 개의 정규 판독 증폭기(SAi)와 상기 정규 열(CL)들 중 하나의 열을 대체하기 위해 사용된 집적 메모리.
  2. 제 1항에 있어서,
    - 상기 정규 판독 증폭기(SAi) 중 하나 및 상기 제 1 스위칭 소자(T1)를 통해 상기 정규 판독 증폭기에 연결된 모든 정규 비트라인(BL)을 대체하기 위해, 각각 하나의 제 3 스위칭 소자(T5)를 통해 제 2 리던던트 비트라인(RBL2)에 연결된 제 2 리던던트 판독 증폭기(RSA4)를 포함하며,
    - 상기 집적 메모리의 제 3 스위칭 소자(T5)가 각각 하나의 추가 리던던트 열 선택 신호(RCSL1..4)를 수신하기 위해 제공된 제어 입력부를 포함하는 것을 특징으로 하는 집적 메모리.
  3. 제 2항에 있어서,
    상기 집적 메모리의 제 2 리던던트 판독 증폭기(RSA4)가, 제 2 리던던트 비트라인(RBL2) 중 하나와 상기 데이터 라인들(DQi) 중 하나간의 데이터 전송을 위해 프로그래밍 상태에 따라 도전성을 갖는 프로그래밍 가능 연결 소자(/Fi)를 통해 모든 데이터 라인(DQi)에 연결된 것을 특징으로 하는 집적 메모리.
  4. 제 2항에 있어서,
    상기 집적 메모리의 정규 판독 증폭기(SAi)가, 프로그래밍 상태에 따라 도전성을 갖는 프로그래밍 가능 연결 소자(Fi)를 통해 상기 데이터 라인(DQi)에 연결된 것을 특징으로 하는 집적 메모리.
  5. 제 1항 내지 4항 중 어느 한 항에 있어서,
    동일한 정규 판독 증폭기(SAi)에 연결된 상기 정규 비트라인(BL)이 다른 정규 비트라인들과 교차하여 배치되는 것을 특징으로 하는 집적 메모리.
  6. 제 2항의 특징부에 따른 집적 메모리를 복구하는 방법으로서,
    - 상기 정규 판독 증폭기(SAi) 중 하나에 결함이 있는 경우, 상기 정규 판독 증폭기와 상기 정규 판독 증폭기에 연결된 정규 비트라인(BL)을 제 2 리던던트 판독 증폭기(RSA4)와 상기 제 2 리던던트 판독 증폭기에 연결된 제 2 리던던트 비트라인(RBL2)으로 대체하고,
    - 상기 하나의 정규 열(CL) 중 하나의 정규 비트라인(BL)에 결함이 있는 경우, 상기 정규 열(CL)을 리던던트 열(RCL)로 대체하는 것을 특징으로 하는 방법.
KR10-2001-7007892A 1998-12-22 1999-12-07 리던던트 메모리를 구비한 집적 메모리 KR100416318B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19859517 1998-12-22
DE19859517.4 1998-12-22
PCT/DE1999/003905 WO2000038066A1 (de) 1998-12-22 1999-12-07 Integrierter speicher mit redundanz

Publications (2)

Publication Number Publication Date
KR20010086138A KR20010086138A (ko) 2001-09-07
KR100416318B1 true KR100416318B1 (ko) 2004-01-31

Family

ID=7892293

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7007892A KR100416318B1 (ko) 1998-12-22 1999-12-07 리던던트 메모리를 구비한 집적 메모리

Country Status (7)

Country Link
US (1) US6525974B2 (ko)
EP (1) EP1141835B1 (ko)
JP (1) JP3732740B2 (ko)
KR (1) KR100416318B1 (ko)
DE (1) DE59902239D1 (ko)
TW (1) TW487918B (ko)
WO (1) WO2000038066A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW451209B (en) 1998-12-22 2001-08-21 Infineon Technologies Ag Integrated memory with redundance
US6856560B2 (en) * 2002-04-26 2005-02-15 Infineon Technologies Aktiengesellschaft Redundancy in series grouped memory architecture

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6466762A (en) * 1987-09-08 1989-03-13 Mitsubishi Electric Corp Semiconductor memory device
JPH05166396A (ja) 1991-12-12 1993-07-02 Mitsubishi Electric Corp 半導体メモリ装置
JPH07182893A (ja) 1993-12-24 1995-07-21 Mitsubishi Electric Corp 半導体記憶装置
JPH07272499A (ja) * 1994-03-30 1995-10-20 Mitsubishi Electric Corp 半導体記憶装置
KR0172393B1 (ko) * 1995-11-22 1999-03-30 김광호 탄력적인 컬럼구제 기능을 가지는 반도체 메모리 장치
US5841709A (en) * 1995-12-29 1998-11-24 Stmicroelectronics, Inc. Memory having and method for testing redundant memory cells
US5970002A (en) * 1996-04-24 1999-10-19 Samsung Electronics Co., Ltd. Semiconductor memory device having redundancy function
US5694368A (en) * 1996-11-15 1997-12-02 Micron Technology, Inc. Memory device with efficient redundancy using sense amplifiers
JP2000011681A (ja) * 1998-06-22 2000-01-14 Mitsubishi Electric Corp 同期型半導体記憶装置

Also Published As

Publication number Publication date
US20020015337A1 (en) 2002-02-07
US6525974B2 (en) 2003-02-25
WO2000038066A1 (de) 2000-06-29
EP1141835B1 (de) 2002-07-31
EP1141835A1 (de) 2001-10-10
KR20010086138A (ko) 2001-09-07
DE59902239D1 (de) 2002-09-05
JP2002533859A (ja) 2002-10-08
TW487918B (en) 2002-05-21
JP3732740B2 (ja) 2006-01-11

Similar Documents

Publication Publication Date Title
KR950007456B1 (ko) 용장회로(冗長回路)
EP0333207B1 (en) Mask rom with spare memory cells
US5555212A (en) Method and apparatus for redundancy word line replacement in a semiconductor memory device
US5163023A (en) Memory circuit capable of replacing a faulty column with a spare column
US5295101A (en) Array block level redundancy with steering logic
US5034925A (en) Semiconductor memory device with redundancy responsive to advanced analysis
US20100097871A1 (en) Redundant memory array for replacing memory sections of main memory
KR940008208B1 (ko) 반도체 메모리장치의 리던던트 장치 및 방법
EP0264929B1 (en) Semiconductor memory device with improved bit line arrangement
US5446692A (en) Semiconductor memory device having redundancy memory cells shared among memory blocks
US6055196A (en) Semiconductor device with increased replacement efficiency by redundant memory cell arrays
US5323348A (en) Semiconductor memory device having multiple memory arrays and including redundancy circuit for repairing a faulty bit
US6144591A (en) Redundancy selection circuit for semiconductor memories
US5930183A (en) Semiconductor memory device
US5452258A (en) Semiconductor read only memory
US5386387A (en) Semiconductor memory device including additional memory cell block having irregular memory cell arrangement
US20040240283A1 (en) Sub-column-repair-circuit
KR20010113460A (ko) 용장 셀을 구비하는 메모리 디바이스
KR100416318B1 (ko) 리던던트 메모리를 구비한 집적 메모리
US5088063A (en) Semiconductor memory device having on-chip test circuit
US5784321A (en) Semiconductor memory device with redundant circuit
US5877992A (en) Data-bit redundancy in semiconductor memories
KR100632528B1 (ko) 리던던시를 구비한 집적 메모리
KR100673669B1 (ko) 메모리 셀 및 기준 셀을 포함하는 집적 메모리
JP2801933B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090105

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee