KR20010113460A - 용장 셀을 구비하는 메모리 디바이스 - Google Patents

용장 셀을 구비하는 메모리 디바이스 Download PDF

Info

Publication number
KR20010113460A
KR20010113460A KR1020010012551A KR20010012551A KR20010113460A KR 20010113460 A KR20010113460 A KR 20010113460A KR 1020010012551 A KR1020010012551 A KR 1020010012551A KR 20010012551 A KR20010012551 A KR 20010012551A KR 20010113460 A KR20010113460 A KR 20010113460A
Authority
KR
South Korea
Prior art keywords
redundant
memory
memory area
cell
replacement information
Prior art date
Application number
KR1020010012551A
Other languages
English (en)
Inventor
오노치카이
Original Assignee
아끼구사 나오유끼
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아끼구사 나오유끼, 후지쯔 가부시끼가이샤 filed Critical 아끼구사 나오유끼
Publication of KR20010113460A publication Critical patent/KR20010113460A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

본 발명은 강유전체 메모리(FCRAM) 등의 용장 메모리와 용장 파일 메모리의 구성을 간소화하는 것을 과제로 한다.
본 발명은 용장 셀로 치환해야 할 불량 셀의 어드레스를 갖는 제1 치환 정보(S0-2)가 기록되는 용장 파일 메모리(RFL)를 통상의 메모리 셀과 동일한 구성의 메모리 셀로 구성하여, 통상의 메모리 셀 액세스시 동시에 용장 파일 메모리에 액세스할 수 있게 한다. 더욱이, 용장 파일 메모리에는 상기 어드레스에 대응하는 통상 셀이 불량인지의 여부를 나타내는 제2 치환 정보(Finf)가 기록된다. 그리고, 통상 메모리 셀 액세스시 용장 파일 메모리에 기록된 제1 및 제2 치환 정보를 동시에 판독하여, 그 치환 정보에 따라 불량 셀을 용장 셀로 치환한다.

Description

용장 셀을 구비하는 메모리 디바이스{MEMORY DEVICE HAVING REDUNDANT CELLS}
본 발명은 용장 셀을 구비하는 메모리 디바이스에 관한 것으로, 특히 용장 셀로의 치환 정보가 기록되어 있는 용장 파일을 통상의 셀과 동등하게 구성하며, 예컨대 웨이퍼 공정 단계에서 뿐만 아니라 패키지에 수납된 후에도 불량 셀을 용장 셀로 바꾸는 것이 가능한 메모리 디바이스에 관한 것이다.
반도체를 이용한 메모리 디바이스는 대용량화에 따라 불량 셀의 구제를 위해 용장 셀을 구비한다. 컴퓨터의 캐쉬 메모리로서 이용되는 DRAM은 용장 셀을 구비하고, 용장 셀로 치환될 불량 셀의 어드레스 정보를 퓨즈 ROM(용장 ROM) 내에 기억한다. 그리고, 공급되는 어드레스와 용장 ROM의 기억 어드레스를 비교하여, 일치하는 경우에 통상 셀로의 액세스를 금지하고, 용장 셀로의 액세스를 허가한다.
한편, 반도체를 이용한 메모리 디바이스의 일종인, 강유전체 재료의 잔류 분극 작용을 이용한 강유전체 메모리(이하 단순히 FeRAM이라 칭함)는 DRAM과 같은 고속 기입이 가능한 불휘발성 메모리로서 주목받고 있다. DRAM의 메모리 셀과 마찬가지로, FeRAM 메모리 셀 역시 선택 트랜지스터와 커패시터로 이루어지는 간단한 구성이므로, 대용량화의 가능성을 지닌다. 커패시터의 유전체는 상기와 같은 강유전체 재료를 사용하며, 커패시터의 전극간에 일정 방향의 전계 인가시, 강유전체가 분극하여, 그 전계가 없어지더라도 잔류 분극이 남아 데이터를 기억할 수 있다. 따라서, FeRAM은 전원 차단시에도 기억 데이터가 유지되는 불휘발성 메모리이다. 게다가, FeRAM은 현재 보급되고 있는 EEPROM이나 플래시 메모리와 비교하여, 기입이나 소거에 걸리는 시간이 짧아 DRAM를 대신하는 대용량의 불휘발성 메모리로서 기대되고 있다.
FeRAM은 이제 막 개발되기 시작하여, 현재 그다지 대용량의 디바이스는 개발되어 있지 않다. 따라서, 용장 셀과 용장 셀로의 치환 구성에 관한 제안은 없다. 그러나, 장래의 대용량화에 따라 FeRAM에 있어서도 용장 셀 구성이 필요하게 될 것은 명백하며, 이를 위한 용장 셀과 치환 구성에 대해서 제안할 필요가 있다.
FeRAM이 DRAM 등과 다른 점은 다음과 같다. 첫째로, 제조 공정이 아직 초기단계이므로, 용장 셀 구성은 가능한 한 간단한 회로 구성일 필요가 있다. 둘째로, FeRAM에서는. 웨이퍼 시험에 의해 불량 셀이 검출될 뿐만 아니라 팩키지 내에 메모리 칩이 수납된 후에 행해지는 가속 시험후에도 불량 셀이 검출되는 빈도가 높기 때문에 팩키지에 수납한 후에도 불량 셀을 용장 셀로 치환할 수 있어야 한다.
따라서, DRAM에 채용되는 레이저에 의해 절단되는 퓨즈 ROM을 용장 ROM으로서 사용함에 따라, 메모리 셀과 다른 구조의 메모리를 용장 ROM으로서 칩 내에 형성할 필요가 있다. 또한, 오직 웨이퍼 단계에서만 불량 셀을 구제할 수 있기 때문에, 팩키지 내에 수납된 후에는 불량 셀을 구제할 수 없다.
또, DRAM에 있어서도, 현재의 퓨즈 ROM에 의해 용장 ROM을 구성하게 되면, 첫째로 팩키지에 수납한 후에 검출된 불량 셀을 구제할 수는 없다. 또, 통상의 DRAM에 있어서, 불량 셀을 포함하는 컬럼은 용장 컬럼과 치환하는 것이 일반적이다. 이러한 치환 방법에서는 불량 셀이 칩 내에 분산적으로 발생할 경우, 치환 가능한 용장 컬럼 수 한계에 따라, 구제가 불가능한 경우가 있다. 따라서, 구제 확률에는 당연히 한계가 있다.
그래서, 본 발명의 목적은 용장 셀과 용장 셀로의 치환 정보가 기록되는 용장 파일 메모리를 간단한 구성으로 실현한 메모리 디바이스를 제공하는 데에 있다.
또, 본 발명의 목적은 메모리 칩이 팩키지에 수납된 후라도 불량 셀을 용장 셀로 치환할 수 있는 메모리 디바이스를 제공하는 데에 있다.
또한, 본 발명의 목적은 용장 셀로의 치환 정보가 기록되는 용장 파일 메모리를 간단한 구성으로 실현한 FeRAM을 제공하는 데에 있다.
또, 본 발명의 목적은 메모리 칩이 팩키지에 수납된 후라도 불량 셀을 용장 셀로 치환할 수 있는 FeRAM을 제공하는 데에 있다.
도 1은 본 실시예에 있어서 FeRAM의 메모리 셀 구성을 나타내는 도면.
도 2는 강유전체막의 히스테리시스 특성도.
도 3은 FeRAM의 판독 동작 파형도.
도 4는 FeRAM에 있어서 메모리 셀의 다른 구성예를 나타내는 도면.
도 5는 FeRAM의 판독 동작 파형도.
도 6은 FeRAM의 메모리 영역에서의 컬럼의 구성예를 나타내는 도면.
도 7은 실시예의 용장 셀을 구비하는 메모리 디바이스의 전체 구성도.
도 8은 실시예에 있어서 메모리 디바이스를 나타내는 상세 회로도.
도 9는 실시예의 변형예의 메모리 디바이스 구성도.
도 10은 도 9의 메모리 디바이스 예의 용장용 드라이버 회로(43)의 상세 회로도.
도 11은 도 9의 메모리 디바이스 예의 용장용 드라이버 회로(43)의 다른 상세 회로도.
도 12는 실시예에 있어서의 다른 개량 예의 메모리 디바이스 구성도.
<도면의 주요부분에 대한 부호의 설명>
100 : 통상 메모리 영역
COL0∼COL7 : 통상 메모리 영역 내의 컬럼
RCOL : 용장 메모리 영역의 컬럼
RFL : 용장 파일 메모리 영역
RFL0-2 : 제1 용장 파일 메모리 영역
FIFL : 제2 용장 파일 메모리 영역
CS0∼CS7 : 컬럼 선택 회로
RCS : 용장 선택 회로
200 : 치환 정보 신호 발생부
S0∼S2 : 제1 치환 정보 신호
Finf : 제2 치환 정보 신호
전술한 목적을 달성하기 위해, 본 발명의 제1 측면은 용장 셀로 치환할 불량 셀의 어드레스를 갖는 제1 치환 정보를 기록하는 용장 파일 메모리를 통상의 메모리 셀과 같은 구성의 메모리 셀로 구성하여, 통상의 메모리 셀에 액세스하면서 동시에 용장 파일 메모리 액세스가 가능하게 한다. 또한, 용장 파일 메모리에는 상기 어드레스에 대응하는 통상 셀이 불량인지의 여부를 나타내는 제2 치환 정보가 기록된다. 그리고, 통상 메모리 셀 액세스시, 용장 파일 메모리에 기록된 제1 및 제2 치환 정보를 동시에 판독하여, 그 치환 정보에 따라 불량 셀을 용장 셀로 치환한다.
전술한 바와 같이 구성함으로써, 용장 파일 메모리를 통상 메모리 셀 및 용장 셀과 동일하게 구성할 수 있으므로, 용장 회로 구성을 간단하게 할 수 있다. 또, 용장 파일 메모리에는 통상의 메모리 셀과 같은 방식으로 기입할 수 있으므로, 메모리 칩이 팩키지 내에 수납된 후라도 불량 셀을 용장 셀로 치환할 수 있으며, 그 치환 정보를 또한 기록할 수 있다. 즉, 메모리 칩이 팩키지 내에 수납된 후에도 불량 셀을 구제할 수 있다. 또한, 용장 파일 메모리에는 불량 셀인지 여부의 치환 정보가 기록되기 때문에, 그 치환 정보를 워드선마다 변경하는 것이 가능하다. 따라서, 이렇게 구성함으로써, 불량 셀 단위로 용장 셀로 치환할 수 있다. 따라서, 이러한 구성의 경우는 컬럼 단위, 워드 단위로써 용장 셀로 치환하는 것보다 불량셀의 구제 확률을 높일 수 있다.
또한, 상기 구성의 용장 파일 메모리에는 불량 셀의 어드레스를 나타내는 제1 치환 정보가 기록될 뿐이다. 따라서, 치환 단위가 2n개인 통상 메모리 영역에 대하여, 제1 치환 정보는 n 비트 구성이 가능하여 치환되는 불량 셀의 정보량을 적게 할 수 있다. 그리고, 용장 파일 메모리에는 제1 치환 정보에 부가하여 어드레스에 대응하는 통상 셀이 불량 셀인지의 여부를 나타내는 제2 치환 정보도 기록된다.
상기 목적을 달성하기 위해서, 본 발명의 제2 측면은 통상 셀을 구비하는 통상 셀 영역과 용장 셀 영역을 구비하는 복수의 블록을 갖는 메모리 회로에 있어서, 용장 파일 메모리가 복수의 블록에 공통으로 설치된다. 그리고, 이 용장 파일 메모리에는 블록 내의 불량 셀의 어드레스와 이 불량 셀을 구비하는 블록 어드레스를 갖는 제1 치환 정보와, 이 제1 치환 정보에 대응하는 셀이 불량 셀인지의 여부를 나타내는 제2 치환 정보가 기록된다.
보다 바람직한 실시예에 따라, 상기 제2 측면에 있어서, 메모리 셀은 워드선에 접속되는 트랜지스터와, 트랜지스터에 접속되어 강유전체막을 갖는 커패시터를 구비하고, 워드선은 상기 복수의 블록에 공통으로 설치되며, 상기 커패시터에 접속되는 소스선은 블록마다 설치된다. 그리고, 선택된 블록의 소스선이 구동되는 동시에, 용장 파일 메모리의 소스선은 워드선과 함께 구동된다.
이하, 도면을 참조하여 본 발명의 실시예를 설명한다. 그러나, 이러한 실시예가 본 발명의 기술적 범위를 한정하는 것은 아니다.
본 발명은 강유전체막을 이용한 FeRAM에 한정되지 않고, 다른 종류의 메모리디바이스에도 적용될 수 있지만, 이하의 실시예는 FeRAM을 예로 들어 설명한다. 또, 본 발명은 강유전체막을 이용한 FeRAM에 적용될 경우, 이하에 나타내는 바와 같이 특히 유용하다.
도 1은 본 실시예에 있어서 FeRAM의 메모리 셀 구성을 나타내는 도면이다. FeRAM의 메모리 셀(MC)은 워드선(WL)과 비트선(BL)에 접속된 선택용 트랜지스터(Q)와, 강유전체막을 갖는 기억용 커패시터(CF)로 구성된다. 커패시터(CF)의 한쪽 전극은 트랜지스터(Q)에 접속되고, 다른 쪽 전극은 플레이트선(PL)에 접속된다. 트랜지스터(Q)에 접속된 비트선(BL)은 반대쪽의 비트선(/BL)과 함께 센스 앰프(SA)에 접속된다.
도 2는 강유전체막의 히스테리시스(hysteresis) 특성도이다. 횡축이 강유전체막의 막 방향으로 인가되는 전계(전압)를 나타내고, 종축이 분극 작용에 의한 전하(Q)를 나타낸다. 도 2에 나타내는 바와 같이, 점 H2의 상태에서 강유전체막에 플러스 전계를 인가하면 화살표 방향을 따라 분극 방향이 변하여, 점 H3 상태가 되고, 그 후 전계가 인가되지 않게 되면 점 H4의 상태로 잔류 분극을 유지한다. 또, 점 H4의 상태에서 강유전체막에 마이너스 전계를 인가하면 화살표 방향을 따라 분극 방향이 변하여, 점 H1 상태가 되고, 그 후 전계가 인가되지 않으면 점 H2 상태로 잔류 분극을 유지한다. 따라서, 점 H2 상태를 데이터 「1」의 상태로 설정하고, 점 H4의 상태를 데이터 「0」의 상태로 설정함으로써, 2진 데이터를 기록할 수 있다.
이러한 원리를 이용하여, 도 1의 메모리 셀(MC)로의 기입은 비트선(BL)을 H레벨로 하고 플레이트선(PL)을 L 레벨로 하고, 워드선(WL)을 H 레벨로 하여 트랜지스터(Q)를 도통시키면, 커패시터(CF)의 강유전체막에 제1 방향의 전계가 인가되어, 예컨대 점 H1 상태가 된다. 그 후, 워드선(WL)을 L 레벨로 하여 트랜지스터(Q)를 비도통시키면 커패시터(CF)의 강유전체막의 전계가 없어지더라도 강유전체막은 상태 H2의 데이터 「1」을 기억하는 분극 상태를 유지한다. 또, 비트선(BL)을 L 레벨로, 플레이트선(PL)을 H 레벨로 하고 워드선을 H 레벨로 하여 커패시터의 강유전체막에 상기와 반대의 제2 방향의 전계를 인가하고, 그 후 워드선을 L 레벨로 하면 강유전체막은 상태 H4의 데이터 「0」을 기억한 분극 상태를 유지한다.
도 3은 FeRAM의 판독 동작 파형도이다. 도 1의 메모리 셀(MC)의 판독은 비트선(BL)을 L 레벨(접지 레벨)로 리셋하고, 워드선(WL)을 H 레벨로 하는 동시에 플레이트선(PL)도 H 레벨로 함으로써 행해진다. 플레이트선(PL)을 H 레벨로 한 결과, 커패시터(CF)의 강유전체막에는 상기 데이터 「0」을 기입하는 경우의 전계가 인가되어, 도 2의 상태 H3이 된다. 그 결과, 데이터 「1」이 기억되어 있는 경우는, 상태 H2에서 상태 H3으로 변화하여, 높은 전하(△Q1)가 비트선(BL)에 유출된다. 또 데이터 「0」이 기억되어 있는 경우는 상태 H4에서 상태 H3으로 변하여, 낮은 전하(△Q0)가 비트선(BL)에 유출된다. 따라서, 기억 데이터에 따라, 비트선(BL)의 레벨은 크게 상승하거나(데이터 「1」), 적게 상승한다(데이터 「0」) . 센스 앰프(SA)는 기준 전압(Vref)과의 비교에 의해 이 변화 레벨을 검출한다.
FeRAM은 이상과 같은 파괴(destructive) 판독을 수행하기 때문에, 비트선(BL)의 레벨이 H 레벨 또는 L 레벨로 충분히 증폭된 후에, 플레이트선(PL)이L 레벨로 하강하여 각 검출 데이터에 대응하는 기입 상태의 전계가 강유전체막에 인가된다. 그 후, 워드선(WL)의 레벨을 하강시킴으로써, 각각의 데이터를 기억한 상태로 되돌려, 재기입이 종료된다.
도 4는 FeRAM에 있어서 메모리 셀의 다른 구성예를 나타내는 도면이다. 이 예의 메모리 셀(MC)은 도 1의 셀을 1쌍으로 한 2 트랜지스터·2 커패시터형이다. 이 타입의 메모리 셀(MC)의 경우는 1쌍의 커패시터(CF0, CF1)에 서로 반전하는 데이터를 기입함으로써, 판독 동작시 비트선쌍 사이의 차동 전압을 이용하여 데이터를 용이하게 검출한다.
도 5는 도 4의 메모리 셀의 판독 동작을 나타내는 파형도이다. 판독시에 양 비트선(BL, /BL)을 L 레벨로 리셋한 후, 워드선(WL)을 H 레벨로 상승시키면서 동시에 플레이트선(PL)도 H 레벨로 구동한다. 이에 의해, 도 3의 경우와 같은 식으로, 데이터 「1」을 기억하는 커패시터(CF0) 측의 비트선(BL)의 레벨은 크게 상승하는 데에 반해, 데이터 「0」을 기억하는 커패시터(CF1) 측의 비트선(BL)의 레벨은 약간 상승할 뿐이다. 이러한 비트선의 전위의 차가 센스 앰프(SA)에 의해 검출되고, 증폭된다. 그 후의 재기입 동작은 전술한 바와 같다.
도 6은 FeRAM의 메모리 영역에서의 컬럼의 구성예를 나타내는 도면이다. 컬럼은 8쌍의 비트선(BL0, /BL0∼BL7, /BL7)과, 복수의 워드선(WL0∼WL511)을 구비하고, 8쌍의 비트선쌍은 각각 컬럼 선택 신호(C0)에 의해 동시에 도통하는 컬럼 게이트(CL0, /CL0∼CL7, /CL7)를 통해 8쌍의 데이터 버스선(DB0, /DB0∼DB7, /DB7)에 동시에 접속된다. 비트선과 워드선과의 교차 위치에 메모리 셀(MC)이 배치된다. 플레이트선(PL0)은 짝수측 워드선(WL0)과 홀수측 워드선(WL1)에서 공용된다. 따라서, 짝수측 워드선(WL0)이 선택되는 경우는 판독 데이터는 비트선(BL0) 측으로 출력되고, 또 데이터 버스선(DB0) 측으로 출력된다. 또 짝수측 워드선(WL1)이 선택되는 경우는 판독 데이터는 비트선(/BL0) 측으로 출력되고, 또 데이터 버스선(/DB0) 측으로 출력된다. 따라서, 데이터 버스선쌍은 구동되는 워드선이 홀수측인지 짝수측인지에 따라, 어느 한쪽의 출력이 유효화된다.
이상과 같이, FeRAM의 컬럼 구성은 8쌍의 비트선(BL)이 동시에 8쌍의 데이터 버스선(DB)에 접속된다. 따라서, 컬럼 내에 불량 셀이 존재하는 경우는 컬럼 전체가 용장 메모리 영역 내의 컬럼으로 치환된다. 단, 반드시 8쌍의 비트선으로 이루어지는 컬럼이 용장 메모리로의 치환 단위가 될 필요는 없고, 다른 치환 단위도 양호하다.
도 7은 실시예에 따라, 용장 셀을 구비하는 메모리 디바이스의 전체 구성도이다. 도 7의 메모리 디바이스는 통상 메모리 영역 내에 8개의 컬럼(COL0∼COL7)이 설치되고, 통상 메모리 영역 내의 불량 셀을 구제하기 위한 용장 컬럼(RCOL)이 1 컬럼분 설치된다. 또, 불량 셀을 용장 셀로 치환하기 위한 치환 정보를 기록하는 용장 파일 메모리(RFL)는 불량 셀을 갖는 컬럼의 어드레스를 기록하는 3 비트의 제1 용장 파일 메모리(RFL0∼RFL2)(Feil File)와, 그 제1 용장 파일 메모리가 유효한지의 여부를 나타내는 불량 정보를 기억하는 제2 용장 파일 메모리(FIFL)(Feil Information File)로 구성된다.
즉, 제1 용장 파일 메모리(RFL0∼RFL2)에는 3 비트의 불량 셀 컬럼의 어드레스가 기록되고, 제2 용장 파일 메모리(FIFL)에는 그 어드레스가 유효한지의 여부, 즉 대응하는 워드선 상에 불량 셀을 포함하는 컬럼이 존재하는지 여부의 정보가 기록된다.
도 7의 예에서는 같은 워드선(WL)을 따라서, 용장 파일 메모리(RFL) 내에 치환 정보가 기록된다. 가령, 워드선(WL0)에 대해서 설명하면, 컬럼(COL0) 내의 워드선(WL0)에 접속되는 메모리 셀 가운데 하나가 불량 셀인 경우, 워드선(WL0)이 선택된다면 통상 메모리 영역 내의 컬럼(COL0)을 대신하여 용장 메모리 영역의 용장 컬럼(RCOL)이 선택된다. 그 치환을 유효하게 하기 위해, 제1 용장 파일 메모리(RFL0∼RFL2) 내의 동일한 워드선 상에 위치하는 메모리 셀로의 치환을 나타내는 치환 정보가 기록된다. 즉, 제1 용장 파일 메모리(RFL0∼RFL2) 내에, 컬럼(COL0)의 어드레스 「100」이 기록된다. 그것과 함께, 제2 용장 파일 메모리(FIFL)에는 제1 용장 파일 메모리의 정보가 유효임을 나타내는 「1」이 기록된다. 도 7에서 동그라미 표시는 데이터 「1」이 기록되어 있음을 나타낸다.
따라서, 워드선(WL0)이 선택되어 구동되면, 용장 파일 메모리 영역(RFL) 내의 제1 치환 정보(어드레스)를 기록하는 셀(RMC00∼RMC02)이 선택되고, 치환해야 할 컬럼 어드레스를 나타내는 제1 치환 정보 신호(S0∼S2)가 용장 파일 메모리(RFL0∼RFL2)로부터 출력된다. 동시에, 그 정보가 유효임을 나타내는 제2 치환 정보 신호(Finf)도 출력된다. 이 제1 치환 정보 신호(S0∼S2)와 제2 치환 정보 신호(Finf)가 컬럼 선택 회로(CS0)에 공급되어, 컬럼 선택 신호(C0)를 비선택 상태로 한다. 동시에, 제1 및 제2 치환 정보 신호(S0∼S2, Finf)가 용장 선택회로(RCS)에도 공급되어, 용장 메모리 영역의 컬럼(RCOL)의 선택 신호(RC)를 선택 상태로 한다. 그 결과, 불량 셀을 구비하는 컬럼(COL0)은 용장 메모리 영역의 컬럼(RCOL)으로 치환된다.
통상 메모리 영역의 컬럼(COL1) 내에 불량 셀이 존재하는 경우는 도 7의 예에 나타내는 바와 같이, 동일 워드선(WL1) 상으로 대응하는 제1 용장 파일 메모리(RFL0∼RFL2) 내의 메모리 셀(RMC10∼RMC12)에 불량 셀의 컬럼 어드레스를 나타내는 제1 치환 정보(「010」)가 기록된다. 그리고, 제2 용장 파일 메모리(FIFL) 내에는 그 제1 치환 정보가 유효임을 나타내는 제2 치환 정보(「1」)가 기록된다. 따라서, 워드선(WL1)이 선택되어 구동되면, 제1 용장 파일 메모리(RFL0∼RFL2) 내의 메모리 셀(RMC10∼RMC12)도 선택되어 치환해야 할 컬럼 어드레스를 나타내는 제1 치환 정보 신호(S0∼S2)가 용장 파일 메모리(RFL0∼RFL2)로부터 출력된다. 동시에, 제2 치환 정보 신호(Finf)도 출력된다. 이들 치환 정보 신호(S0∼S2, Finf)에 응답하여, 컬럼 선택 회로(CS1)는 그 컬럼의 선택을 금지하고, 용장 선택 회로(RCS)는 용장 메모리 영역의 용장 컬럼(RCOL)의 선택을 허가한다.
워드선(WL511)에 대응하는 컬럼(COL7)에 불량 셀이 존재하는 경우, 제1 치환 정보(「111」)와 그 정보가 유효임을 나타내는 제2 치환 정보(「1」)는 제1 및 제2 용장 파일 메모리(RFL0∼RFL2, FIFL) 내에 기록된다.
또한, 치환해야 할 컬럼이 존재하지 않을 경우, 그 워드선에 대응하는 제2 용장 파일 메모리(FIFL)에는 제2 치환 정보(「0」)가 기록되고, 용장 선택회로(RCS)는 용장 컬럼(RCOL) 액세스를 금지한다.
도 7의 용장 파일 메모리 구성은 컬럼 내의 불량 셀을 워드선마다 용장 메모리 영역 내의 용장 컬럼으로 치환가능하게 한다. 게다가, 워드선을 선택하여 구동하면, 그에 대응하는 용장 파일 메모리로부터 제1 및 제2 치환 정보가 판독되기 때문에, 그 치환 정보 신호를 이용하여 통상 메모리 영역의 선택을 금지하고, 용장 메모리 영역의 선택을 허가할 수 있다. 따라서, 용장 메모리 영역에 단 하나의 용장 컬럼이 설치될 지라도, 통상 메모리 영역 내의 복수의 컬럼에 발생하는 불량 셀을 구제할 수 있다. 단, 동일 워드선 상에 복수의 컬럼 내에 불량 셀이 발생하는 경우는 도 7의 구성예에서는 구제할 수 없다.
더욱이, 제1 용장 메모리 파일에는 치환해야 할 컬럼의 어드레스만 기록될 뿐이기 때문에, 그 기억 용량을 작게 할 수 있다. 치환 단위의 컬럼수가 2n일 경우, 용장 메모리 파일의 제1 용장 메모리 파일은 오직 n 비트이며, 제2 용장 메모리 파일의 1 비트가 추가될 뿐이다.
도 8은 실시예에 있어서의 메모리 디바이스를 나타내는 상세 회로도이다. 도 8에 나타내는 바와 같이, 통상 메모리 영역(100) 내에는, 도 6에 도시된 컬럼이 8개(COL0∼COL7) 설치된다. 각각의 컬럼 내에는 도 6과 같이 8쌍의 비트선(BL0, /BL0∼BL7, /BL7)과 512개의 워드선(WL0∼WL511) 및 256개의 플레이트선(PL0∼PL255)이 설치된다. 그리고, 8쌍의 비트선은 각각의 컬럼 선택 신호(C0, C1)에 의해 도통되는 컬럼 게이트(CL0, /CL0∼CL7, /CL7)를 통해 8쌍의 데이터 버스선(DB0, /DB0∼DB7, /DB7)에 접속된다.
또, 컬럼 선택 회로(CS0, CS1)는 6개의 제1 치환 정보 신호(S0∼S2)(불량 컬럼의 어드레스)의 조합 3개와 제2 치환 정보 신호(Finf)를 입력하여, 컬럼 치환 신호(CI0, CI1)를 생성하는 NAND 게이트(10B, 12B)와, 이들 컬럼 치환 신호(CI0, CI1)와 도시생략된 컬럼 디코더로부터 공급되는 컬럼 어드레스 선택 신호(CA0, CA1)를 입력하여, 컬럼 치환 신호(CI0, CI1)가 비치환 상태일 때, 컬럼 선택 신호(C0, C1)를 선택 상태로 하는 NAND 게이트(10A, 12A) 및 인버터(11, 13)를 구비한다. 즉, 컬럼 선택 회로(CS0)의 경우는 컬럼 어드레스 선택 신호(CA0)가 선택 상태 H 레벨이고, 컬럼 치환 신호(CI0)가 비치환 상태 H 레벨이면, NAND 게이트(10A)의 출력이 L 레벨이 되고, 인버터(11)에 의해 컬럼 선택 신호(C0)는 H 레벨이 되어, 컬럼 게이트 트랜지스터(CL0, /CL0)는 도통된다. 또, 컬럼 어드레스 선택 신호(CA0)가 선택 상태 H 레벨이라도, 컬럼 치환 신호(CI0)가 치환 상태 L 레벨이면, NAND 게이트(10A)의 출력이 H 레벨이 되고, 인버터(11)에 의해 컬럼 선택 신호(C0)가 L 레벨이 되어 컬럼 게이트 트랜지스터(CL0, /CL0)는 비도통되므로 컬럼(COL0)으로부터의 출력 또는 입력(컬럼의 선택)이 금지된다.
도 8에 도시된 바와 같이, 용장 메모리 영역의 용장 컬럼(RCOL)은 통상 메모리 영역(100) 내의 컬럼과 동일하게 구성된다. 그리고, 이 용장 컬럼(RCOL)의 8쌍의 비트선쌍(RBLO, /RBL0∼RBL7, /RBL7)은 용장 선택 회로(RCS)로부터의 용장 선택 신호(RC)에 응답하여, 8쌍의 데이터 버스선쌍(DB∼/DB7)에 접속된다.
용장 파일 메모리는 통상 메모리 영역(100) 내와 동일한 셀 구성이며, 3쌍의 비트선(RFBL0, /RFBL0∼RFBL2, /RFBL2)으로 이루어지는 제1 용장 파일메모리(RFL0-2)와, 1쌍의 비트선(RIBL0, /RIBL0)으로 이루어지는 제2 용장 파일 메모리(FIFL)를 가진다. 이들 비트선은 용장 파일 메모리 선택 신호(RFCL)에 응답하여 도통하는 트랜지스터를 통해 데이터 버스선(DB)에 접속된다. 이에 의해, 용장 파일 메모리에 치환 정보가 기입된다. 또, 이들 비트선은 인버터(21∼24)와 제2 치환 정보 신호 생성부(200)에 접속된다.
메모리 셀 영역에 있어서 짝수 워드선과 홀수 워드선이 플레이레트선을 공유하여 짝수 워드선이 선택될 때, 메모리 셀로부터의 데이터는 좌측의 비트선(예컨데 BL0)에 출력되고, 홀수 워드선이 선택될 때는 메모리 셀로부터의 데이터는 우측의 비트선(예컨대 /BLO)에 출력된다. 그로 인해, 제2 용장 파일 메모리(FIFL)에서도, 선택 워드선이 홀수인지 짝수인지에 따라 판독해야 할 제2 치환 정보를 선택할 필요가 있다. 따라서, 제2 치환 정보 신호 생성부(200)는 그들 비트선(RIBL0, /RIBL0)으로부터의 신호를, 짝수 워드선 선택 신호(WLe)에 의해 적당히 선택하여, 제2 치환 정보 신호(Finf)를 생성한다. 그 때문에, 제2 치환 정보 신호 생성부(200)는 NAND 게이트(26, 27, 28) 및 인버터(30)를 가진다. NAND 게이트(26, 27)는 짝수 워드선 선택 신호(WLe)에 따라서 비트선(RIBL0 또는 /RIBL0)로부터의 데이터를 출력하여, NAND 게이트(28)로부터 제2 치환 정보 신호(Finf)가 생성된다.
지금, 통상 메모리 영역의 컬럼(COL0)에 있는 셀(MCe)이 불량 셀이라고 하면, 용장 파일 메모리(RFL0-2)의 셀에 그 컬럼 어드레스가 기록되고, 제2 용장 파일 메모리(FIFL)의 좌측의 비트선에 접속되는 메모리 셀에 그 컬럼 어드레스가 유효임을 나타내는 데이터가 기록된다. 그리고, 워드선(WL0)이 선택되어 구동되면,비트선(RFBL0, /RFBL0∼RFBL2, /RFBL2)에 컬럼 어드레스가 판독되고, 비트선(RIBL0)에 제2 치환 정보 신호가 판독된다. 그리고, 제2 치환 정보 신호 생성부(200)의 NAND 게이트(26)로부터, 비트선(RIBL0)의 신호가 판독된다.
반대로, 도 8의 통상 메모리 영역의 컬럼(COL0)에 있는 셀(MCo)이 불량 셀이라고 하면, 용장 파일 메모리(RFL-02)의 셀에 컬럼 어드레스가 기록되고, 제2 용장 파일 메모리(FIFL)의 우측의 비트선에 접속되는 메모리 셀에 유효임을 나타내는 데이터가 기록된다. 그리고, 워드선(WL1)이 선택되면, 짝수 워드선 선택 신호(WLe)가 L 레벨이 되고, 홀수 워드선 선택 신호(WLo)가 H 레벨이 되어, 같은 방식으로 제2 치환 정보 신호(Finf)가 판독된다.
용장 선택 회로(RCS)는 NAND 게이트(16, 18, 20)와 인버터(17, 19)에 의해 구성되고, 컬럼 치환 신호(CI0∼CI8) 가운데 어느 하나가 치환 상태 L 레벨일 때, 용장 선택 신호(RC)를 H 레벨로 하여, 용장 컬럼(RCOL)으로부터의 판독 또는 기입이 허가된다. 컬럼 치환 신호(CI0∼CI8)가 전부 비치환 상태 H 레벨이면, 용장 선택 신호(RC)는 L 레벨이 되고, 용장 컬럼의 선택은 행해지지 않는다.
이상과 같이, 상기한 실시예에서는 용장 파일 메모리(RFL) 내에 불량 셀을 포함하는 치환 대상 컬럼의 어드레스가 제1 치환 정보 신호로서 기록되고, 용장 파일 메모리(FIFL)에 그 어드레스가 유효한지 여부의 데이터가 제2 치환 정보 신호로서 기록된다. 따라서, 통상 메모리에 대한 워드선이 선택되어 구동되면, 그것에 따라 용장 파일 메모리로부터 제1 및 제2 치환 정보 신호가 판독되고, 그것에 기초하여 컬럼 치환 신호(CI0∼CI8)가 출력되어, 불량 셀을 용장 셀로 치환한다.
도 9는 실시예의 변형예의 메모리 디바이스 구성도이다. 도면에서, 통상 메모리 영역(MCA0-3)과 용장 메모리 영역(RCOL)으로 이루어지는 4개의 메모리 블록(MB0-3)과, 이들 4개의 메모리 블록에 공통으로 설치된 용장 파일 메모리(RFL)가 도시된다. 4개의 메모리 블록(MB0-3)과, 용장 파일 메모리(RFL)에 공통으로 워드선(WL)이 설치되고, 그 워드선(WL)은 공통 행 디코더·드라이버 회로(40) 내의 워드 드라이버(WDR)에 의해 구동된다. 또, 4개의 메모리 블록(MB0-3)에는 각각 별개의 플레이트선(PL0-3)이 설치되고, 도시생략된 블록 선택 신호에 응답하여, 각각의 플레이트선 드라이버(PDR0-3)가 대응하는 플레이트선(PL0-3)을 구동한다. 또, 용장 파일 메모리(RFL)에도 플레이트선(RPL)이 설치되어, 용장용 드라이버 회로(43) 내의 플레이트선 드라이버(RPDR)에 의해 구동된다.
도 9의 구성으로 함으로써, 워드선(WL)은 4개의 메모리 블록(MB0-3)과 용장 파일 메모리(RFL)에 대해 공통으로 구동되지만, 선택된 메모리 블록의 플레이트선만이 구동된다. 그 결과, 선택된 메모리 블록의 메모리 셀만이 구동되고, 그 데이터가 판독된다.
또, 용장 파일 메모리(RFL)는 4개의 메모리 블록에 공통으로 설치되기 때문에, 불량 셀을 포함하는 치환 대상 컬럼의 어드레스를 나타내는 제1 치환 정보 신호는 메모리 블록의 어드레스(S3, S4)와, 그 중의 컬럼 어드레스(S0-2)가 필요하며, 총 5 비트이다. 또, 제2 치환 정보 신호(Finf)는 1 비트이다.
이상의 구성에 의해, 용장 파일 메모리(RFL)는 복수의 컬럼뿐만 아니라, 복수의 메모리 블록에도 공통으로 설치할 수 있기 때문에, 메모리 디바이스 전체에대한 용장 파일 메모리의 영역을 적게 할 수 있다.
도 10은 도 9의 메모리 디바이스 예의 용장용 드라이버 회로(43)의 상세 회로도이다. 도 10의 예는 인접하는 워드선에 1개의 플레이트선(RPL)이 공통으로 설치되는 예이다. 용장용 드라이버 회로(43)는 복수의 메모리 블록에 공통으로 설치된 워드선(WL0-3)이 선택되면, 대응하는 용장용 플레이트선(RPL)을 구동시킬 필요가 있다. 게다가, 플레이트선은 판독 및 기입에 따른 상이한 구동이 필요하다.
그래서, 도 10에 나타내는 바와 같이, 용장용 드라이버 회로(43)는 워드선(WL0과 WL1)이 입력되는 NOR 게이트(50)와, 그 출력과 판독 기입 제어 신호(R/W)가 입력되는 NOR 게이트(51)로 구성된다. 워드선(WL2, WL3)에 대해서도 동일한 회로 구성이다. 이러한 구성에서는, 어떤 메모리 블록이 선택되더라도 공통 워드선의 신호를 이용함으로써, 용장 파일 메모리(RFL)가 동시에 선택된다. 그 때, 판독과 기입에 따른 판독 기입 제어 신호(R/W)에 의해 용장 플레이트선(RPL)이 각각의 대응하는 파형으로 구동된다.
판독시 판독 기입 제어 신호(R/W)는 L 레벨이 된다. 그리고, 워드선(WL0 또는 WL1)이 H 레벨로 구동되면, 용장 플레이트선(RPL0) 역시 H 레벨로 구동된다. 또, 「0」 기입시, 판독시와 마찬가지로 제어 신호(R/W)를 L 레벨로 하고 동시에, 대응 비트선을 L 레벨로 하면, 용장 플레이트선(RPL)은 H 레벨이 되기 때문에 메모리 셀의 커패시터에는 플레이트선에서부터 비트선 방향으로 전계가 인가된다. 한편, 「1」 기입시, 제어 신호(R/W)를 H 레벨로 하고 동시에, 대응 비트선을 H 레벨로 하면, 용장 플레이트선(RPL)은 L 레벨이 되기 때문에 메모리 셀의 커패시터에는비트선에서부터 플레이트선 방향으로 전계가 인가된다.
이상과 같이, 워드선의 신호를 이용하는 동시에, 판독 기입 제어 신호(R/W)를 이용함으로써, 용장 파일 메모리(RFL) 내의 용장 플레이트선을 적절하게 구동할 수 있다.
도 11은 도 9의 메모리 디바이스 예의 용장용 드라이버 회로(43)의 다른 상세 회로도이다. 도 11의 예는 1개의 워드선에 1개의 플레이트선(RPL)이 설치되는 예이다. 용장용 드라이버 회로(43)는 복수의 메모리 블록에 공통으로 설치된 워드선(WL0-3)이 선택되면 대응하는 용장용 플레이트선(RPL)을 구동시키기 위해서, 워드선(WL0)의 신호와 판독 기입 제어 신호(R/W)를 입력하는 NAND 게이트(60)와 인버터(61)로 구성된다.
이상과 같은 구성에 있어서, 공통 워드선(WL0)이 선택되어 H 레벨이 되면, 용장 파일 메모리(RFL) 내의 용장 플레이트선(RFL0)도 제어 신호(R/W)에 따라 구동된다. 판독시, 제어 신호(R/W)는 H 레벨이 된다. 그에 따라, 대응 용장 플레이트선(RFL0)도 워드선(WL0)과 마찬가지로 구동된다. 또, 「0」기입시, 제어 신호(R/W)를 H 레벨로 하고 비트선을 L 레벨로 한다. 또, 「1」기입시, 제어 신호(R/W)를 L 레벨로 하고 비트선을 H 레벨로 한다. 그에 따라, 기입하고 싶은 데이터의 방향 전계가 셀의 커패시터에 인가된다.
도 10 및 도 11의 구성에 있어서, 용장 파일 메모리(RFL) 내의 용장 플레이트선(RPL)은 다른 메모리 블록의 플레이트선과 비교해서 짧고 배선 용량이 적다. 그 이유는 용장 파일 메모리에 치환 대상 컬럼의 어드레스만 기록되기 때문이다.따라서, 용장 플레이트선의 부하 용량이 작기 때문에, 비교적 구동 능력이 작은 드라이버 회로(43)로 실현하는 것이 가능하게 된다. 따라서, 이들 워드선의 신호를 용장 플레이트선의 드라이버에 이용함으로써, 용장 플레이트선용의 드라이버 회로를 소규모의 회로 구성으로 할 수 있다. 그 결과, 통상 메모리 셀 영역에 대해, 용장 파일 메모리와 그 드라이버 회로의 영역을 최소한으로 할 수 있다.
도 12는 실시예에 있어서 다른 개선 예의 메모리 디바이스 구성도이다. 도 9의 메모리 디바이스에서는 용장 메모리 영역(RCOL)이 각 메모리 블록(MB0-3)에 설치되고, 용장 파일 메모리(RFL)가 4개의 메모리 블록에 공통으로 설치되어 있다. 그에 대해, 도 12의 예에서는 용장 파일 메모리(RFL)에 부가하여, 용장 메모리 영역(RCOL)도 4개의 메모리 블록에 공통으로 설치된다. 그리고, 용장 메모리 영역(RCOL)은 4개의 메모리 블록 내의 불량 셀에 대해 치환된다. 도 12와 같이 구성함으로써, 각 메모리 블록 내에 용장 메모리 영역을 설치할 필요가 없어지므로, 메모리 디바이스 전체의 면적 효율을 올릴 수 있다.
또, 용장 메모리 영역(RCOL)과 용장 파일 메모리(RFL)는 한쌍으로 설치되어, 용장 메모리 영역(RCOL)이 2개 설치되는 경우는, 그와 맞추어 용장 파일 메모리(RFL)도 2개 설치된다. 메모리 디바이스의 불량 셀의 발생 확률과 구제 확률과의 관계로부터, 복수의 메모리 블록에 공통으로 설치되는 1쌍의 용장 메모리 영역과 용장 메모리 파일의 수가 적당히 결정된다.
도 12의 예는 1쌍의 용장 메모리 영역(RCOL)과 용장 메모리 파일(RFL)이 설치된 예이다. 도 9와 같은 인용 번호가 부여된다. 워드 드라이버(WDR)에 의해 워드선(WL)이 구동되어 판독 동작이 행해지는 경우는, 워드선(WL)의 구동에 응답하여 복수의 메모리 블록에 공통으로 설치된 용장 메모리 영역(RCOL)과 용장 파일 메모리(RFL)의 플레이트선(RPL) 역시 용장 플레이트선 드라이버(RPDR)에 의해 구동된다. 그 경우는 판독·기입 신호(R/W)에 따라, 용장 플레이트선(RPL)이 구동된다.
용장 파일 메모리(RFL)에 기록되어 있는 불량 셀을 포함하는 메모리 블록과 컬럼의 어드레스인 제1 치환 정보 신호(S0-4) 및 그 어드레스가 유효임을 나타내는 제2 치환 정보 신호(Finf)가 각 메모리 블록의 컬럼 선택 회로(CS0-7) 및 용장 선택 회로(RCS)에 공급된다. 그리고, 제1 치환 정보 신호(S0-4)의 조합이 H 레벨로 일치할 때, 용장 선택 회로(RCS)는 용장 선택 신호(RC0-3) 중 하나를 H 레벨로 한다. 따라서, OR 게이트(70)의 출력이 H 레벨이 되어, 용장 메모리 영역(RCOL)의 컬럼 게이트가 선택되어, 용장 셀 내의 데이터가 통상 셀의 데이터 대신에 출력된다.
도 12의 실시예에 있어서도, 워드선마다 불량 셀의 블록 어드레스와 컬럼 어드레스를 다르게 하여 용장 메모리 파일(RFL) 내에 기록할 수 있다. 그리고, 복수의 메모리 블록에 공통으로 용장 메모리 파일과 용장 메모리 영역이 설치되기 때문에 면적 효율을 높일 수 있다.
상기 실시예에서는 FeRAM을 예로 설명했지만, 이러한 용장 구성은 기타 불휘발성 메모리인 플로팅 게이트(floating gate)를 이용한 메모리 디바이스에서도 이용할 수 있다. 더욱이, DRAM에도 적용할 수 있다. 단, DRAM의 경우 용장 파일 메모리의 기록 정보가 불휘발성은 아니기 때문에, 전원 인가시 다른 불휘발성 메모리로부터 로딩해야 하는 등의 구성을 필요로 한다. 또, 상기 실시예에서는 1 트랜지스터와 1 커패시터로 이루어지는 메모리 셀 구성의 FeRAM으로 설명했지만, 도 4와 같이, 2 트랜지스터 및 2 커패시터로 이루어지는 메모리 셀 구성의 FeRAM에서도 역시 적용할 수 있다.
상기 실시예에 있어서, 치환해야 할 불량 셀의 정보를 기록하는 용장 파일 메모리를 통상 메모리 및 용장 메모리와 같은 메모리 셀로 구성했다. 따라서, 1 종류의 메모리 셀을 제공하는 것도 양호하므로, 퓨즈 ROM 등을 이용하는 방식에 비해, 메모리 디바이스의 구성을 간단하게 할 수 있다. 게다가, 용장 파일 메모리에의 치환 정보의 기록은 전기적으로 행해지기 때문에 메모리 칩을 팩키지 내에 저장한 후라도 불량 셀의 구제 조치를 가능하게 한다.
이상, 본 발명에 의하면, 용장 셀로의 치환 정보가 기록되는 메모리의 구성을 간단하게 할 수 있다. 또, 메모리 칩을 팩키지 내에 수납한 후라도, 불량 셀을 구제할 수 있다. 또, 용장 파일 메모리의 구성을 간소화할 수 있다.

Claims (8)

  1. 불량 상태의 통상 셀을 용장 셀로 치환할 수 있는 메모리 디바이스로서,
    치환 단위마다 복수의 컬럼을 구비하는 통상 메모리 영역과,
    상기 치환 단위의 용장 셀을 구비하는 용장 메모리 영역과,
    상기 통상 메모리 영역 및 용장 메모리 영역 내의 셀과 같은 구성의 셀을 구비하고, 상기 통상 메모리 영역에서 상기 복수의 컬럼 중 치환되는 컬럼의 어드레스를 포함하는 제1 치환 정보와, 상기 어드레스에 대응하는 컬럼이 불량인지 여부를 나타내는 제2 치환 정보를 기록하고, 상기 통상 메모리 영역이 액세스될 때 동시에 액세스되어 상기 제1 및 제2 치환 정보 신호를 출력하는 용장 파일 메모리와,
    상기 제1 및 제2 치환 정보 신호에 응답하여 상기 제2 치환 정보가 불량 상태일 때, 상기 제1 치환 정보의 어드레스에 대응하는 통상 메모리 영역의 컬럼 선택을 금지하고, 상기 용장 메모리 영역의 선택을 허가하는 선택 회로를 구비하는 것을 특징으로 하는 메모리 디바이스.
  2. 제1항에 있어서, 상기 통상 메모리 영역, 용장 메모리 영역 및 상기 용장 파일 메모리는 동시에 구동되는 워드선을 구비하고, 상기 워드선의 구동에 따라 상기 용장 파일 메모리로부터 상기 제1 및 제2 치환 정보 신호가 출력되는 것을 특징으로 하는 메모리 디바이스.
  3. 제1항에 있어서, 상기 통상 메모리 영역과 용장 메모리 영역을 구비하는 블록이 복수개로 설치되며,
    상기 복수개의 블록에 대하여, 상기 용장 파일 메모리가 공통으로 설치되고, 상기 용장 파일 메모리에 상기 용장 메모리 영역으로의 치환 대상 블록의 어드레스를 포함하는 제3 치환 정보가 더 기록되어 있는 것을 특징으로 하는 메모리 디바이스.
  4. 제1항에 있어서, 상기 통상 메모리 영역을 구비하는 블록이 복수개로 설치되고,
    상기 복수개의 블록에 대하여, 상기 용장 메모리 영역과 상기 용장 파일 메모리 쌍이 공통으로 설치되고, 상기 용장 파일 메모리에, 상기 용장 메모리 영역으로의 치환 대상 블록의 어드레스를 포함하는 제3 치환 정보가 더 기록되어 있는 것을 특징으로 하는 메모리 디바이스.
  5. 제3항 또는 제4항에 있어서, 상기 복수개의 블록의 상기 통상 메모리 영역과, 상기 용장 메모리 영역과, 상기 용장 파일 메모리에 공통으로 설치되어 동시에 구동되는 워드선과,
    상기 블록마다 설치되어 선택된 블록에 대응하여 구동되는 복수의 블록용 플레이트선과,
    상기 공통의 용장 파일 메모리에 설치되어, 상기 워드선과 동시에 구동되는용장 파일용 플레이트선을 더 구비하는 것을 특징으로 하는 메모리 디바이스.
  6. 제5항에 있어서, 상기 용장 파일용 플레이트선은 판독시에 상기 워드선과 동시에 구동되고, 기입시에 기입 데이터에 따라 구동되는 것을 특징으로 하는 메모리 디바이스.
  7. 제1항 내지 제6항 중의 어느 한 항에 있어서, 상기 통상 메모리 영역, 용장 메모리 영역 및 용장 파일 메모리 내의 셀은 강유전체막을 이용한 셀로 구성되는 것을 특징으로 하는 메모리 디바이스.
  8. 불량 상태의 통상 셀을 용장 셀로 치환할 수 있는 메모리 디바이스로서,
    강유전체막을 이용한 통상 셀을 구비하고, 치환 단위마다 복수의 컬럼을 구비하는 통상 메모리 영역과,
    상기 강유전체막을 이용한 용장 셀로서, 상기 치환 단위의 용장 셀을 구비하는 용장 메모리 영역과,
    상기 통상 메모리 영역 및 용장 메모리 영역 내의 셀과 동일한 구성의 셀을 구비하고, 상기 통상 메모리 영역의 상기 복수의 컬럼 중 치환되는 컬럼의 어드레스를 포함하는 제1 치환 정보와, 상기 어드레스에 대응하는 컬럼이 불량인지 여부를 나타내는 제2 치환 정보를 기록하고, 상기 통상 메모리 영역이 액세스될 때 동시에 액세스되어, 상기 제1 및 제2 치환 정보 신호를 출력하는 용장 파일 메모리와,
    상기 제1 및 제2 치환 정보 신호에 응답하여 상기 제2 치환 정보가 불량 상태일 때, 상기 제1 치환 정보의 어드레스에 대응하는 통상 메모리 영역의 컬럼 선택을 금지하고, 상기 용장 메모리 영역의 선택을 허가하는 선택 회로를 구비하는 것을 특징으로 하는 메모리 디바이스.
KR1020010012551A 2000-06-16 2001-03-12 용장 셀을 구비하는 메모리 디바이스 KR20010113460A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000181891A JP2002008390A (ja) 2000-06-16 2000-06-16 冗長セルを有するメモリデバイス
JP2000-181891 2000-06-16

Publications (1)

Publication Number Publication Date
KR20010113460A true KR20010113460A (ko) 2001-12-28

Family

ID=18682749

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010012551A KR20010113460A (ko) 2000-06-16 2001-03-12 용장 셀을 구비하는 메모리 디바이스

Country Status (4)

Country Link
US (1) US6826712B2 (ko)
JP (1) JP2002008390A (ko)
KR (1) KR20010113460A (ko)
TW (1) TW558721B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100756258B1 (ko) * 2005-06-30 2007-09-07 후지쯔 가부시끼가이샤 반도체 메모리

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5119563B2 (ja) * 2001-08-03 2013-01-16 日本電気株式会社 不良メモリセル救済回路を有する半導体記憶装置
US7174477B2 (en) * 2003-02-04 2007-02-06 Micron Technology, Inc. ROM redundancy in ROM embedded DRAM
US7002835B2 (en) * 2003-07-14 2006-02-21 Seiko Epson Corporation Memory cell and semiconductor memory device
US20050055495A1 (en) * 2003-09-05 2005-03-10 Nokia Corporation Memory wear leveling
KR100576484B1 (ko) * 2003-12-09 2006-05-10 주식회사 하이닉스반도체 차동 데이터를 가지는 불휘발성 강유전체 메모리 장치
US20050255676A1 (en) * 2004-05-17 2005-11-17 Emmert James R Configuring a performance state of an integrated circuit die on wafer
US7434092B2 (en) * 2005-02-22 2008-10-07 Silicon Storage Techonology, Inc. Semiconductor memory and method of storing configuration data
US7698690B2 (en) * 2005-11-10 2010-04-13 International Business Machines Corporation Identifying code that wastes time performing redundant computation
KR101638764B1 (ko) 2008-12-19 2016-07-22 휴렛 팩커드 엔터프라이즈 디벨롭먼트 엘피 균일한 판독 대기시간을 위한 중복 데이터 저장
US9552244B2 (en) * 2014-01-08 2017-01-24 Qualcomm Incorporated Real time correction of bit failure in resistive memory
US10083731B2 (en) 2016-03-11 2018-09-25 Micron Technology, Inc Memory cell sensing with storage component isolation
US11282558B2 (en) * 2020-05-21 2022-03-22 Wuxi Petabyte Technologies Co., Ltd. Ferroelectric random-access memory with ROMFUSE area having redundant configuration wordlines

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61264599A (ja) * 1985-05-16 1986-11-22 Fujitsu Ltd 半導体記憶装置
JP2530610B2 (ja) * 1986-02-27 1996-09-04 富士通株式会社 半導体記憶装置
JPH098247A (ja) * 1995-06-15 1997-01-10 Hitachi Ltd 半導体記憶装置
US5729551A (en) * 1996-12-17 1998-03-17 Integrated Silicon Solution, Inc. Space efficient column decoder for flash memory redundant columns
US6205515B1 (en) * 1998-03-16 2001-03-20 Winbond Electronic Corporation Column redundancy circuitry with reduced time delay
JP3638214B2 (ja) * 1998-07-30 2005-04-13 株式会社 沖マイクロデザイン 冗長回路
JP2000215687A (ja) * 1999-01-21 2000-08-04 Fujitsu Ltd 冗長セルを有するメモリデバイス
US6208569B1 (en) * 1999-04-06 2001-03-27 Genesis Semiconductor, Inc. Method of and apparatus for sharing redundancy circuits between memory arrays within a semiconductor memory device
JP2000348496A (ja) * 1999-06-09 2000-12-15 Nec Corp 半導体記憶装置
KR100319893B1 (ko) * 1999-07-01 2002-01-10 윤종용 리던던시 메모리 셀 블락을 선택적으로 차단하여 테스트함으로써 불량 메모리 셀의 위치 판별이 용이한 반도체 메모리 장치
US6553510B1 (en) * 1999-09-02 2003-04-22 Micron Technology, Inc. Memory device including redundancy routine for correcting random errors
KR100339416B1 (ko) * 1999-09-15 2002-05-31 박종섭 칼럼 리던던시 회로를 구비한 비휘발성 강유전체 메모리 장치 및 그의 페일 어드레스 구제방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100756258B1 (ko) * 2005-06-30 2007-09-07 후지쯔 가부시끼가이샤 반도체 메모리

Also Published As

Publication number Publication date
US6826712B2 (en) 2004-11-30
JP2002008390A (ja) 2002-01-11
TW558721B (en) 2003-10-21
US20010054165A1 (en) 2001-12-20

Similar Documents

Publication Publication Date Title
KR100656215B1 (ko) 용장 셀을 갖는 메모리 디바이스
KR100497164B1 (ko) 반도체 메모리 장치 및 그의 동작 방법
KR100195606B1 (ko) 반도체메모리장치 및 그 구동방법
US6262935B1 (en) Shift redundancy scheme for wordlines in memory circuits
KR100538883B1 (ko) 반도체 메모리 장치
US5555212A (en) Method and apparatus for redundancy word line replacement in a semiconductor memory device
KR100790442B1 (ko) 글로벌 리던던시를 갖는 메모리소자 및 그 동작 방법
KR100284716B1 (ko) 반도체 기억 장치
US6259636B1 (en) Semiconductor memory device having redundancy circuit for relieving faulty memory cells
US5930183A (en) Semiconductor memory device
KR20010113460A (ko) 용장 셀을 구비하는 메모리 디바이스
US7027339B2 (en) Memory device employing open bit line architecture for providing identical data topology on repaired memory cell block and method thereof
CN112908396A (zh) 具有修复匹配机制的存储器装置及其操作方法
JP5119563B2 (ja) 不良メモリセル救済回路を有する半導体記憶装置
JP2008299918A (ja) 不揮発性半導体記憶装置及びその不良ブロック置き換え方法
KR100430617B1 (ko) 반도체 기억 장치 및 그 동작 방법
CA2223222C (en) Data-bit redundancy for semiconductor memories
JP2003187591A (ja) 半導体記憶装置
US6563749B2 (en) Dynamic memory circuit including spare cells
KR100673669B1 (ko) 메모리 셀 및 기준 셀을 포함하는 집적 메모리
US6115834A (en) Method for quickly identifying floating cells by a bit-line coupling pattern (BLCP)
US6856560B2 (en) Redundancy in series grouped memory architecture
EP1408512B1 (en) Method for storing errors of a memory device in a diagnose array having a minimum storing size
US6525974B2 (en) Integrated memory with redundancy
JP2011198441A (ja) 固定データを内在させた不揮発性メモリを有する半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application