TW558721B - Memory device having redundant cells - Google Patents
Memory device having redundant cells Download PDFInfo
- Publication number
- TW558721B TW558721B TW090102515A TW90102515A TW558721B TW 558721 B TW558721 B TW 558721B TW 090102515 A TW090102515 A TW 090102515A TW 90102515 A TW90102515 A TW 90102515A TW 558721 B TW558721 B TW 558721B
- Authority
- TW
- Taiwan
- Prior art keywords
- redundant
- memory
- memory area
- replacement information
- cell
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
- G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Description
558721 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(1 ) 【發明之背景資料】 1·發明之技術領域 本發明大致上係關於具冗餘晶胞之記憶體裝置,並且 更係關於具有與一般晶胞相同組態的冗餘檔案之記憶體裝 置,此冗餘檔案將替換資訊儲存在冗餘晶胞中,此記憶體 裝置能在晶圓處理階段或在封裝後以冗餘晶胞替換瑕疵晶 胞。 2.相關技術之說明 以半導體為基礎的記憶體裝置隨著其容量的增加,傾 向於包含一個冗餘晶胞以取代瑕疵晶胞。使用為電腦快取 記憶體的動態隨機存取記憶體含有冗餘晶胞並在冗餘唯讀 3己體禮中储存以冗餘晶胞取代瑕疫晶胞的位置資訊。接 著,提供的位置和此冗餘唯讀記憶體儲存位置做比較,若 兩者相同,則容許冗餘晶胞的存取並同時禁止一般晶胞的 存取。 另一方面,鐵電記憶體是一種使用半導體的記憶體, 並利用鐵電材料(此後簡稱為FeRAM)的剩餘偏極作用。此 鐵電記憶體被認為適合作為可如動態隨機存取記憶體般高 速寫入的非揮發性記憶體。如同動態隨機存取記憶體的記 憶體晶胞,FeR AM的記憶體晶胞也是有包含一個選擇電晶 體和一個電谷器的簡單組態,並且有增加容量的可能性。 電容器的介電體使用如上所述之鐵電材料,並且在固定方 向的電場施加至電容器的電極之間時,此鐵電會被偏極 化,並且在電場消失之後,會留下剩餘偏極,而使資料可 (請先閱讀背面之注意事項再填寫本頁)
4 A7
經濟部智慧財產局員工消費合作社印製 558721 五、發明說明(2 ) 被儲存。因此,FeRAM是在關機後仍可儲存資料的非揮發 性記憶體。此外,FeRAM的寫入和刪除所需的時間比 EEPROM或目前的快閃記憶體所需的時間還少,並且預計 將會取代動態隨機存取記憶體為高容量的非揮發性記憶 體。
FeRAM才剛開始發展,並且目前還沒有發展出有如此 尚谷里的裝置。因此並不建議採用冗餘晶胞和冗餘晶胞的 替換組態。但是,將來隨著容量的增加,明顯地,FeRAM 中的冗餘晶胞組態是必須的,並且需建議採用冗餘晶胞和 其替換組態。
FeRAM不同於動態隨機存取記憶體之處··第一,在還 未到製造過程的第一階段前,需形成當作線路組態的冗餘 晶胞組態,且越簡單越好。第二,在FeRAM中的瑕疵晶胞 會被晶圓測試偵測到,並也會被在1己憶體晶片放置於封裝 體中後的加速測試被偵測到,偵測到瑕疵晶胞的頻率並不 低’並且在放置於封裝體中後,需以冗餘晶胞替換瑕疵晶 胞。 因此,在使用動態隨機存取記憶體中以雷射切斷的熔 斷唯讀記憶體作為冗餘唯讀記憶體時,晶片中冗餘唯讀記 憶體的組態必須不同於記憶體晶胞。此外,瑕疵晶胞只能 在晶圓階段被修復,並不能在被放置於封裝體中後被修復。 此外,即使在動態隨機存取記憶體中,只要冗餘唯讀 記憶體是由目前的熔斷唯讀記憶體所構成,瑕疵晶胞在被 放置於封裝體中後被偵測到,就不能被修復。此外,在一 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) — — — — — — — ·1111111 ^ ·11111111 (請乇閱讀背面之注意事項再填寫本頁) 558721 A:
五、發明說明(3 ) 般的動態隨機存取記憶體中,常見將含有瑕疵晶胞的襴位 以7C餘欄位#換。以此替換方法,若瑕疵晶胞分佈在晶片 各處’由於可替換的冗餘欄位有限,而使得此晶片無法被 修復。因此,修復的機率當然是有限的。 【發明摘要】 本發明的目的是提供一種其冗餘晶胞和用來記錄冗餘 晶胞替換資訊的几餘播案記憶體是以簡單形式所組成的記 憶體裝置。 此外,本發明的目的是提供一種在記憶體晶片放置於 封裝體中後’仍可替換瑕疵晶胞的記憶體裝置。 此外,本發明的目的是提供一種FeRAM,其中用來記 錄冗餘晶胞替換資訊的冗餘檔案記憶體能以簡單組態實現 的。 此外,本發明的目的是提供一種FeRAM,其中在記憶 體晶片放置於封裝體中後,仍可以冗餘晶胞替換瑕疵晶胞。 為了達成以上的目的,依據本發明之第一項,用來記 錄内容為被冗餘晶胞替換的瑕疵晶胞的位置的第一替換資 訊的冗餘檔案記憶體,是以具有和一般記憶體晶胞相同組 態的記憶體晶胞組成,並在存取一般記憶體晶胞時,此冗 餘檔案s己憶體可同時被存取。此外,指示對應儲存位置的 一般晶胞疋否為瑕範晶胞的第二替換資訊是記錄在冗餘檔 案記憶體中。在存取一般記憶體晶胞時,記錄在冗餘檔案 記憶體中第一和第二替換資訊同時被讀出,並依據替換資 訊以冗餘晶胞替換瑕疵晶胞。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 讀先閱讀背面之;i意事項再填寫本頁) --------訂—*—.—線· 經濟部智慧財產局員工消費合作社印製 6 558721 Α7 Β7 五、發明說明(4 ) 以如此的組態,冗餘檔案記憶體的組態可以和一般記 憶體晶胞和冗餘晶胞的組態相同,因此簡化了冗餘電路的 組態。此外’由於冗餘樓案記憶體的寫入方式和一般記憶 體晶胞相同,記憶體晶片被在放置在封裝體中後,仍可以 冗餘晶胞替換瑕疫晶胞並記錄替換資訊。即,在記憶趙晶 片被放置在封裝體中後,瑕疵晶胞仍可被修復。此外,由 於指示晶胞是否為瑕疵晶胞的替換資訊是記錄在冗餘檔案 記憶體中,每一字元線的替換資訊都可被改變。因此,像 這樣的組態,以晶胞單位用冗餘晶胞替換瑕疵晶胞是可能 的。因此,相較於以欄位單位和字元單位用冗餘晶胞替換, 以如此的組態增加瑕疵晶胞的修復機率是可能的。 此外,以上面的組態,指示瑕疵晶胞位置的第一替換 資訊是記錄在冗餘檔案記憶體中。因此,對於具有2n個替 換單位的一般記憶體區域,第一替換資訊可被設定成η位 元,可減少需替換的瑕疵晶胞的資訊量。除了第一替換資 訊’指示對應位置的一般晶胞是否為瑕疵晶胞的第二替換 資訊,也被記錄在冗餘檔案記憶體中。 為達成以上目的,依據本發明第二方面,記憶體電路 含有多數區塊,其中每個區塊含有一個包含一般晶胞的一 般晶胞區域和一個冗餘晶胞區域,多數區塊共用冗餘檔案 記憶體。第一替換資訊和第二替換資訊是記錄在冗餘檔案 記憶體中。第一替換資訊含有區塊中瑕疵晶胞的位置和對 應此瑕疵晶胞的區塊位置,以及第二替換資訊指示對應第 一替換資訊的晶胞是否為瑕疵晶胞。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 裝--- ί請先閱讀背面之;±意事項再填寫本頁) . 經濟部智慧財產局員工消費合作社印製 558721
經濟部智慧財產局員工消費合作社印製 五、發明說明(5 ) 依、據較佳實施例,在第二方面,記憶體晶胞含有一個 連接至字元線的電晶體,和一個連接至此電晶體並具有鐵 電膜的電容器’多數區塊共用字元線,在每個區塊中都有 連接至電容器的原始線。被選擇的區塊的原始線和冗餘檔 案記憶體的原始線都會隨著字元線而被驅動。 【圖式之簡要說明】 ’―:1 —~1 第1圖為顯示此實施例之FeRAM的記憶體晶胞組態的 圖式; 第2圖為鐵電膜之遲滯特徵圖; 第3圖為FeRAM之讀出運算波形; 第4圖為顯示FeRAM中記憶體晶胞的另一種組態之圖 式; , 第5圖為顯示F eRAM的讀出運算之波形; 第6圖為顯示FeRAM記憶體區域中攔位的範例組態之 圖式; 第7圖為含有如本實施例之冗餘晶胞的整個記憶體裝 置之組態圖; 第8圖為顯示如本實施例的記憶體裝置的詳細電路圖; 第9圖為如本實施例修改的記憶體裝置之組態圖; 第10圖為在第9圖的記憶體裝置範例中的冗餘驅動電 路43之詳細電路圖; 第Π圖為在第9圖的記憶體裝置範例中的冗餘驅動電 路43之另一詳細電路圖; 第12圖為如此實施例之另一改良範例中的記憶體裝置 本紙張尺度適用中國國家標準(CNS)A4規格(210 χ 297公釐) ί請先閱讀背面之;1急事項再填寫本頁) # 訂——·---.——線· 經濟部智慧財產局員工消費合作;ίί、印製 558721 , A7 *-------- B7 五、發明說明(6 ) 的組態圖。 【較佳實施例之詳細說明】 本發明之現在較佳實施例將以參照附帶圖式說明。但 是,此實施例並不限制本發明之技術範圍。 本發明並不侷限於使用鐵電膜的FeRAM,並且可適用 於其他型態的記憶體裝置。以下實施例將會以FeRAM為例 作說明。此外,本發明特別適用於使用鐵電膜的FeRAM, 如以下所示。 第一圖為顯示此實施例之FeRAM的記憶體晶胞組態 的圖式。FeRAM的記憶體MC是由連接至字元線WL和位元 線BL的選擇電晶韹Q,和含有鐵電膜的儲存電容器cf所組 成。電容器CF的一個電極連接至電晶體q,另一個電極連 接至電板線PL。連接至電晶體Q的位元線bl連接至感應放 大器SA,另一方的位元線/BL亦同。 第2圖為鐵電膜之遲滯特徵圖。橫向軸代表施加至鐵電 膜的電場(電壓),垂直軸代表因偏極動作的電荷q。如第2 圖所示,由H2點的狀態施加正電場至鐵電膜,偏極的方向 沿著箭頭的方向變化,結果成為H3點的狀態,接著當電場 失能後’剩餘偏極會被維持在H4點的狀態中 此外,由H4 點的狀悲施加負電場至鐵電膜,偏極的方向沿著箭頭的方 向變化,結果成為H1的狀態,接著當電場失能後,剩餘偏 極會被維持在H2點的狀態中。因此,H2點的狀態被設定為 資料“1”的狀態,H4點的狀態被設定為資料“〇”的狀態,由 此記錄二元資料。 11 I 11 · · 111 - (請先閱讀背面之;i意事項再填寫本頁) . •線·
本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱 558721 Α7 Β7 五、發明說明(7 ) 使用以上原理,在寫入第1圖中的記憶體晶胞MC時, 位元現BL被設定為Η電壓,電板線PL被設定為L電壓,以 及字元線WL被設定為Η電壓使得電晶體Q可導電,第一方 向的電場施加至電容器CF的鐵電膜之後,如結果為Η1點的 狀態。之後,字元線WL被設定為L電壓,使電晶體Q不導 電,且在電容器CF的鐵電膜的電場失能之後,鐵電膜仍保 持儲存資料“1”的Η2狀態的偏極狀態。此外,位元線Bl被 設定為L電壓,電板線PL被設定成Η電壓,以及字元線WL 被設定為Η電壓,使得相反於第一方向的第二方向的電場 施加至電容器的鐵電膜,並在之後將字元線設定為L電 壓,此鐵電膜能保持儲存資料“0”的Η4狀態的偏極狀態。 第3圖為FeRAM之讀出運算波形。當讀出第1圖中的記 憶體MC時,位元線BL被設定為L電壓(地電壓),字元線WL 設定為Η電壓,以及電板線PL也被設定為Η電壓。設定電 板線PL為Η電壓使得寫入資料“0”時的電場施加至電容器 CF的鐵電膜,導致第2圖中的Η3狀態。因此,若儲存為資 料“1”時,Η2狀態會變成Η3狀態,並且大量的電荷^Qi會 流入位元線BL。此外,若儲存為資料“0”時,H4狀態改變 成H3狀態,並且小量的電荷△ Q0會流入位元線因此, 依據所儲存的資料,位元線BL的電壓會大量提高(資料“1”) 或輕微提高(資料“0”)。以參考電壓Vref作為比較,此變化 的電壓會被感應放大器SA偵測到。 由於FeRAM執行以上破壞性的讀出,在位元線BL被充 分地放大成Η電壓,或者成為L電壓之後,電板線PL會被降 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之;±意事項再填寫本頁) --------I ^ ·11111-11· · 經濟部智慧財產局負工消費合作社印製 10 558721 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(8) 低至L電壓,相對於偵測到的資料的寫入狀態中的電場會 被施加至鐵電膜。之後,字元線WL被降低,因而恢復至儲 存各自資料的狀態,使得重寫結束。 第4圖為顯示FeRAM中記憶體晶胞的另一種組態之圖 式。此範例的記憶艘晶胞MC是個2-電晶趙和2-電容器的型 態,為一對第一圖中的晶胞。在此種型態的記憶體晶胞 MC,相反的資料會被寫入一對電容器CFO和CF1中,因此 資料方向是利用在讀出運算時,位元線組之間的電壓差。 第5圖為顯示第4圖中的記憶體晶胞之讀出運算的波 形。在讀出時,在位元線BL和/BL重置在L電壓後,字元 線WL提高至Η電壓,並且電板線PL也被驅動至Η電壓。因 此,如同第3圖中的方式,位於電容器CFO—側,儲存資料 “1”的位元線BL的電壓大量增加,而位於電容器CF1—側, 儲存資料·‘〇”的位元線/BL只微量增加。位元線之間的電壓 差會被感應放大器SA偵測到,並加以放大。接著的重寫動 作與以上相同。 第6圖為顯示FeRAM記憶體區域中欄位之範例組態的 圖式。此欄位含有8對位元線BL0、/BL0至BL7、/BL7,和 多數字元線WL0至WL511,此8對位元線通過欄位閘CL0、 /CL0至CL7、/CL7,同時連接至8對資料匯流排線DB0、/DB0 至DB7、/DB7,爛位閘CL0、/CL0至CL7、/CL7各自會依 據欄位選定訊號C0而電性同步連接。記憶體晶胞MC被放 置在位元線和字元線交會的地點。電板線PL〇被分配給雙 號的字元線WL0和單號的字元線WL1。因此,若雙號字元 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 11 I ^ · 11----1 ^-----— II (請先閱讀f面之*i意事項再填寫本頁) 558721 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(9 ) 線WLO被選擇,讀出資料會被輸出至位元線bl〇,接著就 被輸出至資料匯流排線DBO。此外,若單號字元線WL1被 選擇’讀出資料會被輸出至位元線/BLO,接著就被輸出 至資料匯流排線/DBO。因此,無論驅動字元線是箪號或 是雙號’ 一對資料匯流排線一定會有輸出。 如以上說明,在FeRAM的欄位組態中,8對位元線BL 是同時連接至8對資料匯流排線DB。因此,若欄位中有瑕 庇BB胞’整個爛位會被在冗餘記憶體區域的爛位替換。但 疋几餘S己憶艘的替換單位並不一定是含有8對位元線的爛 位,也有可能為其他的替換單位。 第7圖為含有如本實施例之冗餘晶胞的整個記憶體裝 置之組態圖。在第7圖的記憶體裝置中,COLO至C0L7的8 個襴位是在一般記憶體區域中,複數冗餘欄位RCOL之一 的欄位,是用來修復在一般記憶體區域中的瑕疵晶胞。此 外,冗餘檔案記憶體RFL記錄以冗餘晶胞替換瑕疵晶胞的 替換資訊,並且是用3-位元第一冗餘檔案記憶體RFL〇至 RFL2(故障檔案Fail File )儲存有瑕疵晶胞的欄位的位置, 以及用第二冗餘檔案記憶體FIFL(故障資訊檔案)儲存故障 資訊,指示第一冗餘檔案記憶體是否有效。 即,瑕疫晶胞欄位的3-位元位置被記錄在第一冗餘檔 案記憶體RFL0至RFL2中,而指示此位置是否有效(也就是 含有瑕疵晶胞的欄位是否存在對應的字元線中)的資訊是 被記錄在第二冗餘檔案記憶體FIFL中。 在第7圖的範例中,替換資訊是被記錄在沿著相同字元 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 12 靖先閱讀背面之注意事項再填寫本頁) 0 訂!!線. 558721 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(ίο) 線WL的冗餘檔案記憶體RFL中。若在欄位COLO中,任一 個連接至字元線WL0的記憶體晶胞有瑕疵,當字元線WL0 被選擇時,在冗餘記憶體區域的冗餘欄位RCOL會被選 擇,取代在一般記憶體區域中的欄位COLO。為了確認此替 換,指示是否以冗餘記憶體晶胞替換瑕疵晶胞的替換資訊 會被記錄在冗餘檔案記憶體RFL0至RFL2中的相同字元線 上。換句話說,欄位COLO的位置“100”會被記錄在第一冗 餘檔案記憶體RFL0至RFL2中。同時,指示第一冗餘檔案 記憶體的資訊為有效的“1”會被記錄在第二冗餘檔案記憶 體FIFL中。在第7圖中的圓圈記號代表記錄資料“1”。 於是,當字元線WL0給選擇和驅動時,在冗餘檔案記 憶體區域RFL中,記錄第一替換資訊(位置)的晶胞RMC00 至RMC〇2會被選擇,並且指示替換襴位位置的第一替換資 訊訊號S0至S2會從冗餘檔案記憶體RFL0至RFL2輸出。以 相同方式,指示此資訊為有效的第二替換資訊訊號Finf也 會被輸出。第一替換資訊訊號S0至S2以及第二替換資訊訊 號Finf會被提供至欄位選擇電路CS0,使得欄位選擇訊號 C0被設定成非選擇的狀態。同時,第一和第二替換資訊訊 號S0至S2和Finf也會被提供至冗餘選擇電路RCS,使冗餘 記憶體區域中欄位RCOL的選擇訊號RC被設定成被選擇的 狀態。因此,含有瑕疵晶胞的欄位COLO會被冗餘記憶體區 域中的冗餘欄位RCOL取代。 若瑕疵晶胞存在一般記憶體區域中的欄位COL卜如第 7圖所示,指示瑕疵晶胞的欄位位置的第一替換資訊“010” 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 13 ^ ^---------^ (請先閱-S背面之;1意事項再填寫本頁) A7 B7 558721 五、發明說明(11) 會被記錄在相同字元線WL1上對應的冗餘檔案記憶體 RFLO至RFL2中的記憶體晶胞1^(:1〇至111^(:12中。指示第一 資訊為有效的第二替換資訊“丨”會被記錄在第二冗餘檔案 記憶體FIFLt。因此,當字元線WL1被選擇並驅動時,在 第一冗餘檔案記憶體RFLO至RFL2中的記憶體晶胞RMC10 至RMCn也會被選擇,並且指示替換攔位位置的第一替換 資訊訊號SO至S2會從冗餘檔案記憶體rfl〇srFL2輸出。 同時’第二替換資訊訊號Finf也會被輸出。在收到替換資 訊訊號SO至S2和Finf後,欄位選擇電路CS1會禁止選擇欄 位C0L1 ’同時冗餘選擇電路Rcs會選擇冗餘記憶體區域的 冗餘欄位RCOL。 若瑕疵晶胞在對應字元線WL511的欄位COL7中,第一 替換資訊“111”和指示第一替換資訊為有效的第二替換資 訊“1”是記錄在相同字元線WL511上的第一和第二冗餘檔 案記憶體RFL0至RFL2和FIFL中。 順道說明,若沒有替換欄位存在,第二替換資訊‘‘〇,, 會被記錄在所對應字元線的第二冗餘檔案記憶體FIFL 中,使得冗餘選擇電路RCS禁止冗餘欄位RCOL的存取,並 使攔位選擇電路CS#並不禁止一般欄位COL#的存取。 以第7圖的冗餘檔案記憶體組態,欄位中的瑕疵晶胞可 被每個字元線中冗餘記憶體區域中的冗餘欄位取代。此 外’當字元線被選取和驅動時,由於第一和第二替換資訊 ^所對應的冗餘檔案記憶體中讀出,使用替換資訊的訊 號’是可能禁止選取一般記憶體區域並選取冗餘記憶體區 本紙張尺度舶㈣冢標準(CNS-)A4規格(21〇 x 297公釐) (請先閱¾背面之;i意事項再填寫本頁)
經濟部智慧財產局員工消費合作社印製 14 558721 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(l2) 域。因此’即使冗餘記憶體區域中只有一個冗餘爛位,有 可能被修復在一般記憶體區域中多數攔位中的瑕疵晶胞。 但疋’若相同字元線中的多數爛位有瑕疫晶胞,則第7圖的 組態就不可能修復問題。 此外’由於只有被替換的攔位的位置是被記錄在第一 几餘e己憶體播案中’因此有可能降低記憶體的容量。若替 換單位的攔位數為2n,冗餘記憶體檔案中的第一冗餘記憶 體檔案只有η-位元,並加上只有1位元的第二冗餘記憶體檔 案。 第8圖為顯示如本實施例的記憶體裝置的詳細電路 圖。如第8圖中所示,一般記憶體區域(真實晶胞區域)1 〇〇 中有8個如第6圖中的欄位COLO至C0L7。每個欄位中有如 第6圖所示的8對位元線6乙0、/61^0至31^7、/81^7、512個字 元線WL0至WL511和256個電板線PL0至PL255。這8對位元 線經由欄位開CL0、/CL0至CL7、/CL7連接至8對資料匯流 為隹線 DB0、/DB0至 DB7,/DB7,梅1 位閘 CL0、/CL0至 CL7、 /CL7依據各自的欄位選擇訊號c〇、Cl而導電。 此外,糊位選擇電路CS0、CS1有NAND閘1 OB、12B ’ 並且由所輸入的6個第一替換資訊訊號SO至S2(瑕庇爛位的 位置)的3個組合和第二替換資訊訊號Finf,可產生欄位替 換訊號CIO、CI1 ;欄位選擇電路CS0、CS1還有NAND閘 10A、12A和反向器11、13 ,並且當欄位替換訊號C〇、C1 在非替換狀態時,輸入以上的攔位替換訊號CIO、CI1和由 欄位解碼器(沒有顯^示)所提供的欄位位置選擇訊號CA0、 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 15 ------I I · I I I I--I (請先閱讀背面之注意事項再填寫本頁) 558721 A7 B7 五、發明說明(13) CA1,可將襴位選擇訊號c〇、(^設定為選擇狀態。換句話 說’以欄位選擇電路CSO為例,欄位位置選擇訊號ca〇在 選擇狀態的Η電壓’並且當欄位選擇訊號CI0在非替換狀態 的Η電壓時,NAND閘的輸出會在L電壓,並且經由反向器 11後,攔位選擇訊號C0會變成在H電壓,使得欄位閘電晶 體CLO、/CLO可導電。此外,即使當欄位位置選擇訊號ca〇 是在選擇狀態的Η電壓,若攔位替換訊號CI0在替換狀態的 L電壓’ N AND閘10A的輸出會是η電壓,並且經由反向器 11後’欄位選擇訊號C0會變成L電壓,使得欄位閘電晶體 CLO、/CLO不導電,而禁止欄位c〇l的輸出和輸入(欄位選 擇)。 如第8圖所示’冗餘記憶體區域的冗餘欄位rc〇l和一 般記憶體區域(真實晶胞區域)丨00中的欄位有相同的組 態。此冗餘糊位RCOL的8對位元線RBLO、/RBL0至RBL7、 /RBL7連接至8對資料匯流排線組db至/DB,以反應自冗餘 選擇電路RCS的冗餘選擇訊號rc。 冗餘樓案記憶體的晶胞組態和一般記憶體區域1 〇〇的 相同’並含有具有3對位元線rfbLO、/RFBL0至RFBL2、 /RFBL2的第一冗餘檔案記憶體RFL0小以及含有具有一對 位元線RIBL0、/RIBL0的第二冗餘檔案記憶體FIFL。這些 位元線是經由因冗餘檔案記憶體選擇訊號RFCL而導電的 電晶體而連接至資料匯流排線。此外,這些位元線連接至 反向器21至24和第二替換資訊訊號產生部份200。 記憶體晶胞中一個雙號字元線和一個單號字元線共分 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) (請乇閱讀背面之注意事項再填寫本頁) --------訂---.---·---線· 經濟部智慧財產局員工消費合作社印製 16 558721 A7 __B7 五、發明說明(Η) (請先閱讀背面之注意事項再填寫本頁) 享一個電板線PL,並且當選擇雙號字元線時,記憶體晶胞 的資料會輸出至左側的位元線(例如BLO),當選擇單號字元 線時,記憶體晶胞的資料會輸出至右側的位元線(例如 /BLO)。因此,即使在第二冗餘檔案記憶體FIFL中,選擇字 元線必須對應是雙號或單號,而選擇讀出的替換資訊。因 此,第二替換資訊訊號產生部份200有時會依據雙號字元線 選擇訊號WLe而選擇自位元線riblO、/RIBL0的訊號,並 產生第二替換資訊訊號Finf。由於此原因,第二替換資訊 訊號產生部份200含有NAND閘26、27、28和反向器30。對 應雙號字元線選擇訊號WLe,NAND閘26、27、28自位元 線RIBL0或/RIBL0選擇訊號,而從NAND閘28產生第二替 換資訊訊號Finf。 經濟部智慧財產局員工消費合作社印製 現在,假設一般記憶鱧區域的欄位COLO中的晶胞MCe 是瑕疵晶胞,此欄位位置會被記錄在冗餘檔案記憶體 RFL0-2的記憶體晶胞中,並且指示該欄位位置是否有效的 資料會被記錄在連接至第二冗餘檔案記憶體FIFL的左側 位元線的記憶體晶胞中。當字元線WL0被選擇和驅動時, 第一替換資訊的欄位位置會被讀出至位元線RFBL0、 /RFBL0至RFBL2、/RFBL2,以及第二替換資訊訊號會被讀 出至位元線RIBL0。位元線RIBL0的訊號會從第二替換資訊 訊號產生部份200的NAND閘26讀出。 相反的,當第8圖的一般記憶體區域的欄位COLO中的 晶胞MCo是瑕疵晶胞時,此攔位位置會被記錄在冗餘檔案 記憶體RFL0-2的記憶體晶胞中,並且指示該攔位位置是否 17 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 558721 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(15) 有效的資料會被記錄在連接至第二冗餘檔案記憶體FIFL 的右側位元線的記憶體晶胞中。當字元線WL1被選擇和驅 動時,雙號字元線選擇訊號WLe會變成L電壓,而單號字 元線選擇訊號WLo會變成Η電壓,而使得第二替換資訊訊 號Finf可類似地被讀出。 冗餘選擇電路RCS是以NAND閘16、18、20和反向器 17、19組成,並且當任何一個欄位替換訊號CIO至CI7是在 替換狀態的L電壓時,冗餘選擇訊號RC會被設定成Η電 壓,並允許自冗餘欄位RCOL的讀出和寫入。當所有的欄 位替換訊號CIO至CI7都在非替換狀態的Η電壓時,冗餘選 擇訊號RC會成為L電壓,使得無法選擇冗餘欄位RCOL。 以此方式,依據此實施例,含有瑕疵晶胞的替換襴位 的位置會以第一替換資訊訊號記錄,以及此位置是否為有 效的資料會以第二替換資訊訊號,記錄在冗餘檔案記憶體 FIFL中。因此,當一般記憶體的字元線被選擇和驅動時, 第一和第二替換資訊訊號會對應地自冗餘檔案記憶體中讀 出,並且欄位替換訊號CIO至CI7依據此而輸出,使得瑕疵 晶胞得以被冗餘晶胞替換。 第9圖為如本實施例修改的記憶體裝置之組態圖。第9 圖顯示四個記憶體區塊MB0-3,每個區塊包含一個一般記 憶體區域MCA0和一個冗餘記憶體區域RCOL,這四個記憶 體區塊共享冗餘檔案記憶體RFL。這四個記憶體區塊 MB0-3和字元線WL共享冗餘檔案記憶體RFL,以及字元線 WL是以共同的列解碼器驅動電路40的字元驅動器WDR所 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 18 (請先閱讀背面之;1意事項再填寫本頁) 訂------一---線· 558721 A7 B7 五、發明說明(16) 驅動。此外,這四個記憶體區塊MB0-3都有各自的電板線 PL0-3,並且每個電板線驅動器PDR0-3是由區塊選擇訊號 (沒有顯示)驅動所對應的電板線PL0-3。此外,電板線RPL 也存在冗餘檔案記憶體RFL中,並且是以冗餘驅動電路43 中的電板線驅動器RPDR所驅動。 以第9圖的組態,四個記憶體區塊MB0-3和冗餘檔案記 憶體RFL共享的字元線WL會被驅動,但是只有被選擇的記 憶體區塊的電板線會被驅動。因此,只有被選擇的記憶體 區塊會被驅動,而讀出資料。 此外,由於這四個記憶鱧區塊共享冗餘檔案記憶體 RFL,内容為包含瑕疵晶胞的被替換欄位的位置的第一替 換資訊訊號需包含s己憶體區塊的位置S3、S4和糊位位置 S0-2,共享5個位元。此外,第二替換資訊訊號{:丨“是1個 位元。因此,區塊的欄位中只有一個瑕疵記憶體晶胞會被 對應的冗餘欄位RCOL替換。 以上面的組態,由於冗餘檔案記憶體rFL不止是被多 數欄位,而且被多數記憶趑區塊共享,因此相對於整個記 憶體裝置,是有可能減少冗餘檔案記憶體的區域。 第10圖為在第9圖的記憶趙裝置範例中的冗餘驅動電 路43之詳細電路圖。在第10圓中的範例中,相鄰的字元線 共享一個電板線RPL,當多數記憶體區塊共享的字元線 WL0-3被選擇時,冗餘驅動電路43會驅動所對應的冗餘電 板線RPL。此外,電板線的讀出和寫入需要不同的驅動。 ^--- (請先閱請背面之i意事項再填寫本頁) · --線- 經濟部智慧財產局員工消費合作社印製 如第10圖所示,冗餘驅動電路43是由輸入為字元
本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公* 19 - 558721 A7 B7 五、發明說明(17) WLO、WL1的NOR閘50,以及輸入為閘50的輸出和讀寫控 制訊號R/W的NOR閘51所組成。對於字元線WL2、WL3, 也形成有相同的電路組態。以此組態,在任何一個記憶體 區塊被選擇時,由於使用共用的字元線的訊號,冗餘檔案 記憶體RFL會同時被選擇。此時,對應讀出和寫入的讀寫 控制訊號R/W的波形會驅動冗餘電板線rpl。 在讀出時,讀寫控制訊號R/W會被設定在L電壓。當字 元線WL0或WL1被驅動在Η電壓時,冗餘電板線RPL0也會 被驅動在Η電壓。此外,在寫入“〇”時,控制訊號r/w會被 設定在L電壓,如同在讀出時,並且當對應的位元線被設 定在L電壓的同時,由於冗餘電板線rpl被閘51設成Η電 壓’電場會以電板線至位元線的方向施加在記憶體晶胞的 電容器上。另一方面,在寫入“1”時,控制訊號R/W會被設 定在Η電壓,由於冗餘電板線rpl在L電壓,電場會以位元 線至電板線的方向施加在記憶體晶胞的電容器上。 以此方式,使用字元線訊號和讀寫控制訊號R/W,是 可能適當地驅動冗餘檔案記憶體RFL中的冗餘電板線 RPL。 第11圖為在第9圖的記憶體裝置範例中的冗餘驅動電 路43之另一詳細電路圖。在第η圖中的範例中,每一個字 元線都配有一個電板線RPL。在多數記憶體區塊共用的字 元線WL0-1被選擇時,冗餘驅動電路43會驅動所對應的冗 餘電板線RPL。因此,冗餘驅動電路43是由輸入為字元線 訊號WL0或WLl和讀寫控制訊號R/W的NAND閘60或62,和 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請乇閱讀背面之at事項再填寫本頁) 訂---'---一---線- 經濟部智慧財產局員工消費合作社印製 20 558721 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明( 反向器61或63所組成。 以此組態,在共用字元線WLO被選擇成為在Η電壓 時,冗餘檔案記憶體RFL中的冗餘電板線rpl〇也會被控制 訊號R/W所驅動。在讀出時,控制訊號R/W成為Η電壓。因 此,對應的冗餘電板線RFLO會被字元線WLO以相同方式驅 動。此外,在寫入“0”時,控制訊號R/W會被設定在Η電壓, 而且位元線會被設定在L電壓。此外,在寫入“1”時,控制 訊號R/W會被設定在L電壓,而且位元線會被設定在η電 壓。因此,電場會以資料寫入所需的方向而施加至晶胞的 電容器。 以第10圖和第11圖的組態,冗餘檔案記憶體RFL中的 冗餘電板線RPL比其他記憶體區塊的電板線還短,並有較 小的金屬線電容量。這是由於冗餘檔案記憶體中只記錄替 換欄位的位置。因此,冗餘電板線的負載電容量不大,而 使驅動電路43可以以相對較小的驅動能力來實現。因此, 可將這些字元線訊號作為冗餘電板線的驅動者,形成小型 電路組態的冗餘電板線驅動電路。因此,相對於一般記憶 體晶胞的區域,可減少冗餘檔案記憶體和驅動電路的區域。 第12圖為如此實施例之另一改良範例中的記憶體裝置 的組態圖。在第9圖的記憶體裝置中,每個記憶體區塊 ΜΒ0-3都有冗餘記憶體區域RCOL,而且此四個記憶體區塊 共用一個冗餘檔案記憶體RFL。反之,在第12圖的範例中, 此四個記憶體區塊共用一個冗餘記憶體區域。此冗餘記憶 體區域RCOL替換這四個記憶體區塊中的瑕疵晶胞。以第 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 21 — — — — — — — — — 1· *-------^ ·11111111 (請先閱讀背面之;i意事項再填笃本頁) 558721 A7 B7 五、發明說明(19) 12圖的組態,不需要在每個記憶體區塊中包含一個冗餘記 憶體區域,並且有可能提高整體記憶體裝置的區域效能。 此外,冗餘記憶體區域RCOL和冗餘檔案記憶體rfl 是成對,若有兩個冗餘記憶體區域,則表示也有兩個冗餘 檔案記憶體RFL。依據記憶艎裝置中瑕疲晶胞的產生機率 和修復機率的關係,有時可決定多數記憶體區塊所共用的 冗餘記憶體區域和冗餘記憶體檔案組的個數。 第12圖的範例中有一對冗餘記憶體區域rc〇L和冗餘 記憶體檔案RFL。使用相同於第9圖中的參考數字。若字元 線WL被字元驅動器WDR驅動以執行讀出運算,多數記憶 體區塊共用的冗餘檔案區域RCOL和冗餘檔案記憶體RFL 的電板線RPL也會被冗餘電板線驅動器rpdr所驅動。若如 此,冗餘電板線RPL會被讀出和寫入訊號r/w驅動。 記錄在冗餘檔案記憶體RFL中,内容為含有瑕疵晶胞 的攔位和記憶體區塊的位置的第一替換資訊訊號S0-4,以 及指示所記錄的位置是否有效的第二替換資訊訊號Finf會 被供應給欄位選擇電路CS0-7和每個記憶體區塊中的冗餘 選擇電路RCS。當第一替換資訊訊號S0-4都為Η電壓時,冗 餘選擇電路RCS會設定冗餘選擇訊號rc〇-3的其中之一在 Η電壓。因此,OR閘70的輸出會在η電壓,使得冗餘記憶 體區域RCOL的攔位閘會被選擇,並且自冗餘晶胞輸出的 資料會取代一般晶胞的資料。
即使在第12圖的實施例中,瑕疵晶胞的區塊位置和欄 位位置可分開記錄在每個字元線中的冗餘記憶體檔案RFL 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) (請先閱-t-?面之;i意事項再填寫本頁) --------^------_---Μ
經濟部智慧財產局員工消費合作社印製 558721 A7 B7 五、發明說明(20) 中。由於多數記憶體區塊共用冗餘記憶體檔案和冗餘記憶 體區域,可提高區域效能。 • 1111 — — — — — — — «11 (請先閱讀背面之注意事項再填寫本頁) 依據以上的實施例,範例是以FeRAM作說明,並且此 冗餘組態也可應用在其他非揮發性記憶體中,例如使用浮 動閘的記憶體裝置。此外,這也可被應用至動態隨機存取 記憶體上。但是,在動態隨機存取記憶體的情況中,由於 几餘構案§己憶體的§己錄資訊不是非揮發性的,因此有必要 形成在開機時可由其他非揮發性記憶體載入資料的組態。 此外,雖然以上實施例是以具有包含1個電晶體和1個電容 器的記憶體晶胞組態的FeRAM作說明,但如第4圖所示, 這也可相同地被應用在具有包含2個電晶體和2個電容器的 記憶體晶胞組態的FeRAM上。 --線. 經濟部智慧財產局員工消費合作社印製 依據以上實施例,記錄替換瑕疵晶胞資訊的冗餘檔案 記憶體是由相同於一般記憶體晶胞和冗餘記憶體晶胞的記 憶體晶胞所組成。因此,記憶體裝置中只需一種型態的記 憶韹晶胞,因此可比使用熔斷唯讀記憶體等的系統更能簡 化記憶體裝置的組態。而且,由於替換資訊是被電性寫入 冗餘檔案記憶體’即使在記憶體晶片被包含在封裝體中 後,也可修復瑕疲晶胞。 在上文中’依據本發明,可簡化以冗餘晶胞記錄替換 資訊的記憶體的組態。此外,即使在記憶體晶片被包含在 封裝體中後,也可修復瑕疵晶胞。此外,可簡化冗餘檔案 記憶體的組態。 23 本紙張尺度適用中國國家標準(CNS)A4規格<210 X 297公爱) 558721 A7 B7_ 五、發明說明(21) 元件標號對照表 10A、12A、16、18、20、26〜28、60、62 NAND 閘 11、13、17、19、21〜24、61、63 反向器 40 列解碼器驅動電路 43 冗餘驅動電路 50、51 NOR閘 100 一般記憶體區域 200 第二替換資訊訊號產生部份 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -23-1 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Claims (1)
- 558721 B8 C8 '^------------ 六、申請專利範圍 1 · 一種能以冗餘晶胞替換瑕症狀態中的一般晶胞的記憶 體裝置,其包含有: 一個對於每個替換單位含有多數攔位的一般記憶 體區域; 一個含有該替換單位的冗餘晶胞的冗餘記憶體區 域; 一個冗餘檔案記憶體,其含有與該一般記憶體區域 和該冗餘記憶體區域中相同組態的晶胞,並用來記錄第 一替換資訊’内谷為一般記憶體區域的多數爛位中被替 換的欄位的位置,和用來記錄第二替換資訊,是用來指 示對應該位置的欄位是否有瑕疵,該冗餘檔案記憶體與 該一般記憶體區域同時被存取,並輸出該第一和第二替 換資訊訊號;和 一個能反應該第一和第二替換資訊訊號的選擇電 路,在該第二替換資訊指示有瑕疵狀態時,會禁止選擇 該一般記憶體區域所對應該第一替換資訊中的位置,並 允許選擇該冗餘記憶體區域。 2·如申請專利範圍第1項之記憶體裝置,其中 該一般記憶體區域、該冗餘記憶體區域和該冗餘檔 案記憶體包含有同時被驅動的複數字元線,該冗餘檔案 記憶體會反應該字元線的驅動而輸出該第一和第二替 換資訊訊號。 3·如申請專利範圍第1項之記憶體裝置,其更包含有多數 區塊’每個區塊都含有該一般記憶體區域和該冗餘記憶 本紙張尺度適用中國國家標準(CNS > A4規格(210 X 2们公* ) 24 (Ifv-Hr^tfq;之注i事項再埼#本頁)558721蛵^部智.%5Γ4·^7Ρ'工消費合作社印製 B8 C8 D8 中請專利範圍 體區域,其中該多數區塊共享該冗餘檔案記憶體,而且 該几餘檔案記憶體更記錄了内容為被該冗餘記憶體區 域替換的區塊位置的第三替換資訊。 4·如申請專利範圍第1項之記憶餿裝置,其更包含有多數 區塊,每個區塊都含有一般記憶趙區域,其中該多數區 塊共享該冗餘記憶體區域和該冗餘檔案記憶體,該冗餘 檔案記憶體記錄内容為被該冗餘記憶體區域替換的區 塊位置的第三替換資訊。 5·如申請專利範圍第3項或第4項之記憶體裝置,其更包含 有: 在該多數區塊中被該一般記憶體區域、該冗餘記憶 體區域和該冗餘檔案記憶體共享的複數字元線,該字元 線會同時被驅動; 在每個區塊中的多數電板線,並且與被選擇的區塊 一同被驅動;和 在該共享冗餘檔案記憶體中的複數冗餘檔案電板 線,並與該字元線一同被驅動。 6·如申請專利範圍第5項之記憶體裝置,其中 該几餘檔案電板線在讀取時是與該字元線一同被 驅動’並且該冗餘檔案電板線在寫入時驅動是與寫入資 料一致。 7·如申請專利範圍第1項至第4項之一的記憶體裝置,其中 在該一般記憶鱧區域、該冗餘記憶體區域和該冗餘 檔案記憶體之中的複數晶胞包含有鐵電膜的晶胞。 本紙張尺度適用中國國家標準(CNS Μ4規格(210Χ297公釐) ----------^------1T------線 (閲汸背rJM/注ά事項再M、“H本頁) 25 558721 A8 B8 C8 D8 六、申請專利範圍 8·如申請專利範圍第5項之記憶體裝置,其中 在該一般記憶體區域、該冗餘記憶體區域和該冗餘 檔案記憶體之中的複數晶胞包含有鐵電膜的晶胞。 9. 如申請專利範圍第6項之記憶體裝置,其中 在該一般記憶體區域、該冗餘記憶體區域和該冗餘 檔案記憶體之中的複數晶胞是包含有鐵電膜的晶胞。 10. —種能以冗餘晶胞替換瑕疵狀態中的一般晶胞的記憶 體裝置,其包含有: 一個含有包含鐵電膜的一般晶胞的一般記憶體區 域,且對於每個替換單位,該一般記憶體區域含有多數 糊位; 一個含有該替換單位的冗餘晶胞的冗餘記憶體區 域,該冗餘晶胞使用該鐵電膜; 一個冗餘檔案記憶體,其含有晶胞的組態相同於一 般記憶體區域和冗餘記憶體區域中的晶胞組態,並用來 記錄第一替換資訊,其内容為一般記憶體區域的多數欄 位中被替換欄位的位置,和用來記錄第二替換資訊,其 是用來指示對應該位置的攔位是否有瑕疵,該冗餘檔案 記憶體與該一般記憶體區域同時被存取,並輸出該第一 和第二替換資訊訊號;和 一個能反應該第一和第二替換資訊訊號的選擇電 路,在該第二替換資訊指示有瑕疵狀態時,會禁止選擇 該一般記憶體區域所對應該第一替換資訊中的位置,並 允許選擇該冗餘記憶體區域。 本紙張&度適用中國國家標準(CNS ) Μ規格(210X297公釐) •/.V r^f:r;I:r:c注悉事項再>fi、{H本頁) 訂 經^,.部^^財4.^:只工消費合作社印紫 26
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000181891A JP2002008390A (ja) | 2000-06-16 | 2000-06-16 | 冗長セルを有するメモリデバイス |
Publications (1)
Publication Number | Publication Date |
---|---|
TW558721B true TW558721B (en) | 2003-10-21 |
Family
ID=18682749
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090102515A TW558721B (en) | 2000-06-16 | 2001-02-06 | Memory device having redundant cells |
Country Status (4)
Country | Link |
---|---|
US (1) | US6826712B2 (zh) |
JP (1) | JP2002008390A (zh) |
KR (1) | KR20010113460A (zh) |
TW (1) | TW558721B (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5119563B2 (ja) * | 2001-08-03 | 2013-01-16 | 日本電気株式会社 | 不良メモリセル救済回路を有する半導体記憶装置 |
US7174477B2 (en) * | 2003-02-04 | 2007-02-06 | Micron Technology, Inc. | ROM redundancy in ROM embedded DRAM |
US7002835B2 (en) * | 2003-07-14 | 2006-02-21 | Seiko Epson Corporation | Memory cell and semiconductor memory device |
US20050055495A1 (en) * | 2003-09-05 | 2005-03-10 | Nokia Corporation | Memory wear leveling |
KR100576484B1 (ko) * | 2003-12-09 | 2006-05-10 | 주식회사 하이닉스반도체 | 차동 데이터를 가지는 불휘발성 강유전체 메모리 장치 |
US20050255676A1 (en) * | 2004-05-17 | 2005-11-17 | Emmert James R | Configuring a performance state of an integrated circuit die on wafer |
US7434092B2 (en) * | 2005-02-22 | 2008-10-07 | Silicon Storage Techonology, Inc. | Semiconductor memory and method of storing configuration data |
JP4607685B2 (ja) * | 2005-06-30 | 2011-01-05 | 富士通セミコンダクター株式会社 | 半導体メモリ |
US7698690B2 (en) * | 2005-11-10 | 2010-04-13 | International Business Machines Corporation | Identifying code that wastes time performing redundant computation |
CN102257482B (zh) * | 2008-12-19 | 2015-06-03 | 惠普开发有限公司 | 用于一致读取等待时间的冗余数据存储 |
US9552244B2 (en) | 2014-01-08 | 2017-01-24 | Qualcomm Incorporated | Real time correction of bit failure in resistive memory |
US10083731B2 (en) | 2016-03-11 | 2018-09-25 | Micron Technology, Inc | Memory cell sensing with storage component isolation |
US11282558B2 (en) * | 2020-05-21 | 2022-03-22 | Wuxi Petabyte Technologies Co., Ltd. | Ferroelectric random-access memory with ROMFUSE area having redundant configuration wordlines |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61264599A (ja) * | 1985-05-16 | 1986-11-22 | Fujitsu Ltd | 半導体記憶装置 |
JP2530610B2 (ja) * | 1986-02-27 | 1996-09-04 | 富士通株式会社 | 半導体記憶装置 |
JPH098247A (ja) * | 1995-06-15 | 1997-01-10 | Hitachi Ltd | 半導体記憶装置 |
US5729551A (en) * | 1996-12-17 | 1998-03-17 | Integrated Silicon Solution, Inc. | Space efficient column decoder for flash memory redundant columns |
US6205515B1 (en) * | 1998-03-16 | 2001-03-20 | Winbond Electronic Corporation | Column redundancy circuitry with reduced time delay |
JP3638214B2 (ja) * | 1998-07-30 | 2005-04-13 | 株式会社 沖マイクロデザイン | 冗長回路 |
JP2000215687A (ja) * | 1999-01-21 | 2000-08-04 | Fujitsu Ltd | 冗長セルを有するメモリデバイス |
US6208569B1 (en) * | 1999-04-06 | 2001-03-27 | Genesis Semiconductor, Inc. | Method of and apparatus for sharing redundancy circuits between memory arrays within a semiconductor memory device |
JP2000348496A (ja) * | 1999-06-09 | 2000-12-15 | Nec Corp | 半導体記憶装置 |
KR100319893B1 (ko) * | 1999-07-01 | 2002-01-10 | 윤종용 | 리던던시 메모리 셀 블락을 선택적으로 차단하여 테스트함으로써 불량 메모리 셀의 위치 판별이 용이한 반도체 메모리 장치 |
US6553510B1 (en) * | 1999-09-02 | 2003-04-22 | Micron Technology, Inc. | Memory device including redundancy routine for correcting random errors |
KR100339416B1 (ko) * | 1999-09-15 | 2002-05-31 | 박종섭 | 칼럼 리던던시 회로를 구비한 비휘발성 강유전체 메모리 장치 및 그의 페일 어드레스 구제방법 |
-
2000
- 2000-06-16 JP JP2000181891A patent/JP2002008390A/ja active Pending
-
2001
- 2001-02-06 TW TW090102515A patent/TW558721B/zh not_active IP Right Cessation
- 2001-02-15 US US09/783,554 patent/US6826712B2/en not_active Expired - Fee Related
- 2001-03-12 KR KR1020010012551A patent/KR20010113460A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
US6826712B2 (en) | 2004-11-30 |
US20010054165A1 (en) | 2001-12-20 |
KR20010113460A (ko) | 2001-12-28 |
JP2002008390A (ja) | 2002-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW469427B (en) | Memory device having redundancy cells | |
TW389901B (en) | Ferroelectric random access memory device with reference cell array blocks | |
TW558721B (en) | Memory device having redundant cells | |
KR100603671B1 (ko) | 비휘발성 메모리에 데이터를 저장하기 위한 방법 | |
CN111383676A (zh) | 存储器装置、存储器系统及相关方法 | |
JP2782764B2 (ja) | 冗長性を有するメモリ | |
TW498537B (en) | Method for driving semiconductor memory | |
US20060077740A1 (en) | Apparatus and method for generating an imprint-stabilized reference voltage for use in a ferroelectric memory device | |
JP2001256775A (ja) | 強誘電体メモリ | |
CN107430558A (zh) | 半导体存储装置 | |
CN112712831B (zh) | 一种铁电存储器及其操作方法 | |
US6781864B2 (en) | System and method for inhibiting imprinting of capacitor structures of a memory | |
US20060146592A1 (en) | Ferroelectric random access memory device and method for driving the same | |
TW466487B (en) | Ferroelectric memory device retaining ROM data | |
US6853576B2 (en) | Semiconductor device, method for fabricating the same, and method for driving the same | |
JP4033625B2 (ja) | 強誘電体メモリ | |
US6366490B1 (en) | Semiconductor memory device using ferroelectric film | |
JP3717097B2 (ja) | 強誘電体メモリ | |
TW484136B (en) | Integrated memory with memory-cells and reference-cells | |
JPH11353898A (ja) | 強誘電体記憶装置 | |
US20050128779A1 (en) | Imprint suppression circuit scheme | |
TW475179B (en) | Integrated memory with memory-cells and reference-cells | |
TW594733B (en) | Integrated memory having bit lines, word lines and plate lines, and operating method for a corresponding memory | |
JP2006228291A (ja) | 不揮発性半導体記憶装置 | |
TW434539B (en) | Ferro-electric write-/read-memory with memory-cells (CFRAM) connected in series |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |