KR20090045610A - 블럭 아이솔레이션 제어회로 - Google Patents

블럭 아이솔레이션 제어회로 Download PDF

Info

Publication number
KR20090045610A
KR20090045610A KR1020070111521A KR20070111521A KR20090045610A KR 20090045610 A KR20090045610 A KR 20090045610A KR 1020070111521 A KR1020070111521 A KR 1020070111521A KR 20070111521 A KR20070111521 A KR 20070111521A KR 20090045610 A KR20090045610 A KR 20090045610A
Authority
KR
South Korea
Prior art keywords
block
repair
cell
signal
fuse
Prior art date
Application number
KR1020070111521A
Other languages
English (en)
Inventor
김생환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070111521A priority Critical patent/KR20090045610A/ko
Priority to US12/070,952 priority patent/US20090116317A1/en
Priority to CN2008100930490A priority patent/CN101425343B/zh
Priority to JP2008155115A priority patent/JP2009117016A/ja
Publication of KR20090045610A publication Critical patent/KR20090045610A/ko
Priority to US13/024,169 priority patent/US20110134707A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/83—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
    • G11C29/886—Masking faults in memories by using spares or by reconfiguring with partially good memories combining plural defective memory devices to provide a contiguous address range, e.g. one device supplies working blocks to replace defective blocks in another device

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

본 발명은 다수의 셀 블럭과, 상기 다수의 셀 블럭의 리페어 신호를 출력하는 블럭 리페어 퓨즈부와, 상기 블럭 리페어 신호에 따라 상기 다수의 셀 블럭을 활성화하거나 상기 다수의 셀 블럭 중 불량 셀 블럭을 전기적으로 고립시키기 위한 제어신호를 출력하는 블럭 아이솔레이션 제어부와, 셀 블럭 어드레스 신호에 응답하여 상기 불량 셀 블럭을 다른 셀 블럭으로 대체 시키기 위한 블럭 리페어 선택신호를 출력하는 블럭 리페어 선택부를 포함하는 블럭 리페어 장치에 관한 것이다.
셀 어레이, 센스앰프, 리페어

Description

블럭 리페어 장치 및 방법{BLOCK REPAIR APPARATUS AND METHOD THEREOF}
본 발명은 반도체 메모리 장치에 관한 것으로, 더 상세하게는 디램 셀의 블럭 리페어 장치 및 방법에 관한 것이다.
도 1 은 일반적인 디램 셀의 블럭도이고, 도 2 는 일반적인 비트라인 센스앰프의 회로도이며, 도 3 은 일반적인 디램의 블럭 아이솔레이션 제어부의 회로도이다.
도 1 내지 도 3 에 도시한 바와 같이, 아래와 위의 셀 블럭에서 센스앰프를 공유하기 때문에 비트라인 부하를 줄이기 위해 BIS(Bit Line Isolation) 베어 방식을 주로 사용한다. 그리고, 선택되지 않은 블럭의 비트라인들은 VBLP(Bit Line Pre-charge) 전압으로 프리차지되어 있어야 하므로 각각의 비트라인 센스앰프 내에 VBLP 전압으로 비트라인을 프리차지 하는 회로가 존재하는 것이 일반적이다. 선택되지 않은 블럭의 BIS는 하이 상태가 되어 비트라인이 프리차지될 수 있게 되어야 하며, 선택된 블럭의 센스앰프가 인접 블럭의 비트라인에 영향을 주지 않도록 BIS 를 제어하여야 한다.
도 4 는 일반적인 디램 셀에서의 전기적 단락을 설명하기 위한 블럭도로서, 셀 불량이 아닌 비트라인과 워드라인의 단락 불량을 나타내고 있다. 이럴 경우 불량 비트라인 또는 워드라인 결함구제 회로에 의해 구제될 수는 있으나 그렇다고 단락된 부분에서의 전류소모를 구제할 수는 없다. 왜냐하면 블럭이 선택되지 않았을 경우에 비트라인 프리차지를 위해서 항상 신호(BIS_UP or BIS_DN)을 항상 켜놓고 있기 때문이다. 이로 인한 전류 소모가 크지 않은 경우에는 별 문제가 없을 수 있으나 문제는 대기전류 제한 혹은 VBLP 발생 장치의 한계를 넘어서는 경우 이 제품은 불량이 될 수밖에 없다.
이와 같이, 일반적인 디램의 경우 셀 불량 발생시 이를 구제할 수 있는 여분의 셀을 구비하고 이를 이용해 불량셀 발생시 대체하는 방식으로 상당히 수율을 높일수 있었으나, 셀 블록 내의 전기적 단락 발생과 단락으로 인한 전류 증가가 제품 특성의 한계값을 초과하면 구제할 방법이 없다는 문제가 있었다.
따라서, 본 발명은 셀 블록 내의 전기적 단락이 발생한 경우도 블럭 전체를 전기적으로 고립시키고 리던던트 셀 블럭으로 대체함으로써 전기적 단락 문제를 해결 할 수 있는 블럭 리페어 장치 및 방법을 제시한다.
이러한 본 발명은 다수의 셀 블럭과, 상기 다수의 셀 블럭의 리페어 신호를 출력하는 블럭 리페어 퓨즈부와, 상기 블럭 리페어 신호에 따라 상기 다수의 셀 블럭을 활성화하거나 상기 다수의 셀 블럭 중 불량 셀 블럭을 전기적으로 고립시키기 위한 제어신호를 출력하는 블럭 아이솔레이션 제어부와, 셀 블럭 어드레스 신호에 응답하여 상기 불량 셀 블럭을 다른 셀 블럭으로 대체 시키기 위한 블럭 리페어 선택신호를 출력하는 블럭 리페어 선택부를 포함한다.
그리고, 본 발명은 데이터 저장을 위한 다수의 셀 블럭과, 상기 다수의 셀 블럭 중 불량 셀 블럭을 대체하기 위한 리던던트 셀 블럭과, 상기 불량 셀 블럭을 디스에이블 시키기 위한 블럭 리페어 퓨즈부와, 상기 블럭 리페어 퓨즈부의 출력신호에 따라 상기 다수의 셀 블럭과 리던던트 셀 블럭을 활성화하고, 상기 불량 셀 블럭을 전기적으로 고립시키기 위한 블럭 아이솔레이션 제어부와, 상기 셀 블럭의 어드레스 신호에 응답하여 상기 불량 셀 블럭을 상기 리던던트 셀 블럭으로 대체 시키기 위한 블럭 리페어 선택신호를 출력하는 블럭 리페어 선택부를 포함한다.
그리고, 본 발명은 테스트 모드 신호를 이용하여 다수의 셀 블럭 중 특정 블럭의 전기적 단락을 측정하는 단계와, 상기 전기적 단락 측정 결과, 불량 셀 블럭이 있는 경우 블럭 아이솔레이션 제어부를 이용하여 해당 불량 셀 블럭을 전기적으로 고립시키는 단계와, 상기 셀 블럭의 어드레스 신호가 입력될 때, 블럭 리페어 선택부를 이용하여 상기 셀 블럭의 어드레스 신호가 불량 셀 블럭의 어드레스 신호인지 판단하는 단계와, 상기 셀 블럭의 어드레스 신호가 불량 셀 블럭의 어드레스인 경우 상기 불량 셀 블럭을 상기 블럭 아이솔레이션 제어부를 이용하여 리던던트 셀 블럭으로 대체하는 단계를 포함한다.
이러한 본 발명은 셀 블록 내의 전기적 단락이 발생한 경우 블럭 전체를 전기적으로 고립시키고 리던던트 셀 블럭으로 대체하여 전기적 단락 문제를 해결함으로써 전류 소모도 줄이고 수율 증대에 크게 기여할 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참고하여 상세히 설명한다.
도 5 는 본 발명에 의한 디램 셀의 블럭 리페어 장치를 설명하기 위한 블럭도이다.
도 5 에 도시한 바와 같이, 본 발명은 다수의 셀 블럭(10)과, 상기 다수의 셀 블럭 중 어느 특정 블럭이 전기적 단락 또는 셀 불량일 때 상기 불량 셀 블럭을 대체하기 위한 리던던트 셀 블럭(20)과, 상기 다수의 셀 블럭(10)의 리페어 신호(block repair)를 출력하는 블럭 리페어 퓨즈부(30)와, 상기 블럭 리페어 신호에 따라 상기 다수의 셀 블럭을 활성화하거나 상기 다수의 셀 블럭 중 불량 셀 블럭을 전기적으로 고립시키기 위한 제어신호를 출력하는 블럭 아이솔레이션 제어부(40)와, 셀 블럭 어드레스 신호(block address)에 응답하여 상기 불량 셀 블럭을 다른 셀 블럭으로 대체 시키기 위한 블럭 리페어 선택신호(block repair address)를 출력하는 블럭 리페어 선택부(50)를 포함한다.
그리고, 일반적인 디램에서 사용되는 비트라인을 센싱하기 위한 센스앰프 어레이와 워드라인을 선택하고 비트라인을 선택하기 위한 X-디코더와, Y-디코더 블럭 및 각각의 로우, 컬럼을 제어하기 위한 로우 제어 블럭과 컬럼 제어 블럭들을 포함한다.
도 6 과 도 7 은 본 발명의 일 실시예에 의한 블럭 리페어 장치의 회로도이다.
도 6 과 도 7 에 도시한 바와 같이, 비트라인과 워드라인의 전기적 단락 같은 불량 발생시 이를 구비된 여분의 리던던트 셀블럭으로 대체하고 블럭 리페어 퓨즈를 커팅하여 불량 블럭의 X_디코더, 로우 제어 블럭 등을 디스에이블 시킨다. 그리고, 블럭 아이솔레이션 제어부를 제어하여 불량이 있는 블럭을 전기적으로 고립시킨다.
도 7에서의 블럭 어드레스(Block address)는 각각의 할당된 셀블럭의 블럭 어드레스를 말하며 블럭 리페어(Block Repair)는 각각의 셀블럭에 블럭 리페어 여부를 나타내는 퓨즈의 출력을 나타낸다. 그런데 전기적으로 단락이 발생된 경우, 먼저 해당 블럭을 찾아야 한다. 이를 위해서는 선택된 블럭에만 전기를 공급하고 전류를 측정한 다음 단락여부를 판단하여야 하는데 이는 디램에서 사용하는 테스트 모드를 이용하여 특정블럭에만 전기를 공급할수 있게 신호(BIS_UP or BIS_DN)를 제어하면 가능하다.
도 8 은 본 발명의 실시예에 의한 블럭 아이솔레이션 제어부의 회로도이다.
도 8 에 도시한 바와 같이, 상기 블럭 아이솔레이션 제어부(40)는 상기 블럭 리페어 퓨즈부(30)의 출력신호(block repair)와 블럭 어드레스 신호(block address)와 테스트 모드 신호(test mode)에 응답하여 부정 논리합 연산하는 연산부를 포함한다. 여기서, 리던던트 셀 블럭의 신호(BIS_UP or BIS_DN)는 어느 블럭이 대체되었는지에 따라 가변적이어야 하며 대체된 블럭의 어드레스는 블럭 리페어 선택부의 출력 신호를 사용하면 된다.
도 9a와 9b는 본 발명의 실시예에 의한 블럭 리페어 퓨즈부의 회로도이다.
도 9a와 9b 에 도시한 바와 같이, 상기 블럭 리페어 퓨즈부(30)는 초기화 신호에 응답하여 일 노드를 풀-업 및 풀-다운 구동하는 구동부(31)와, 퓨즈 커팅시 상기 구동부가 풀-다운 구동되도록 하는 퓨즈(32)와, 상기 구동부의 출력신호를 래치하는 래치부(33)를 포함한다. 여기서, 신호(Power_b)는 디램의 회로 초기화에 사용되는 신호로 VDD 전위가 일정 레벨이 되면 로우로 천이되는 신호이다.
따라서 블럭 리페어 신호는 퓨즈를 커팅하지 않으면 초기에 하이로 있다가 VDD 전위가 상승하면 로우로 변하지만 퓨즈를 커팅한 후에는 계속 하이 상태를 유지하게 된다.
도 10 은 본 발명의 실시예에 의한 블럭 리페어 선택부의 회로도이다.
도 10 에 도시한 바와 같이, 블럭 리페어 선택부(50)는 프리차지 신호에 응답하여 일 노드를 풀-업 구동하는 풀-업 구동부(51)와, 셀 블럭의 어드레스 신호에 응답하여 일 노드를 풀-다운 구동하는 풀-다운 구동부(52)와, 퓨즈 커팅시 상기 일-노드가 풀-업 구동되도록 하는 퓨즈(53)와, 상기 풀-업 구동부와 상기 풀-다운 구동부의 출력신호를 버퍼링하는 버퍼부(54)를 포함한다.
이러한 블럭 리페어 선택부(50)는 셀블럭이 활성화되기 전에는 프리차지 신호에 의해 블럭 리페어 신호(Block Repair)가 하이 상태로 있고, 특정 셀블럭이 활성화되면 해당 블럭의 어드레스 신호에 의해 퓨즈가 커팅 되지 않았으면 로우로 천이되고 커팅 되었으면 하이를 유지하게 된다. 따라서, 이러한 블럭 리페어 신호를 통해 어떤 블럭을 대체할 것인지를 선택할 수 있다.
그리고 본 발명은 어느 블럭에서도 전기적 단락과 같은 불량이 발생치 않은 경우에 여분의 블럭을 일반적인 디램에서 사용하는 불량구제 셀로 사용할 수 있으며 블럭의 전기적 단락 불량이 존재할 경우에 블럭을 대체하고 추가적인 불량은 일반적인 디램에서 구비된 컬럼 리페어로 구제 가능하다.
도 11 은 블럭의 전기적 단락 뿐만 아니라 워드라인 불량이 발생된 경우에 대해서 컬럼 리페어만으로 구제가 불가능함으로 단위 블럭 이외에 추가로 여분의 워드 라인을 구비하여 이와 같은 경우에 대해서도 모두 구제가 가능하도록 여분의 셀을 준비한 예를 나타낸 것으로 구제 과정은 일반적인 디램에서 사용하는 방법과 동일하게 하면 된다
이와 같이 구성된 본 발명의 동작을 도면을 참조하여 상세히 설명하면 다음과 같다.
먼저, 테스트 모드 신호(test mode)를 이용하여 셀 블럭 중 특정 블럭의 전기적 단락을 측정한다. 상기 특정 블럭의 전기적 단락을 측정은 테스트 모드 신호를 이용하여 특정 블럭에만 전기를 공급하고, 해당 블럭의 전류를 측정하여 단락 여부를 판단한다.
상기 전기적 단락 측정 결과, 불량 셀 블럭이 있는 경우 블럭 아이솔레이션 제어부(40)를 이용하여 해당 불량 셀 블럭을 전기적으로 고립시킨다. 상기 불량 셀 블럭의 전기적 고립은 블럭 리페어 퓨즈부(30)가 초기화 신호에 응답하여 퓨즈 커팅에 의한 블럭 리페어 신호를 출력하면, 상기 블럭 아이솔레이션 제어부(40)가 상기 블럭 리페어 신호(block repair)에 응답하여 불량 셀 블럭으로 전기가 공급되는 것을 차단하여 전기적으로 고립시킨다.
이어서, 상기 셀 블럭의 어드레스 신호(block address)가 입력될 때, 블럭 리페어 선택부(50)를 이용하여 상기 셀 블럭의 어드레스 신호가 불량 셀 블럭의 어드레스 신호인지 판단한다. 상기 불량 셀 블럭의 어드레스 신호인지 여부 판단은 상기 블럭 리페어 선택부(50)가 셀 블럭의 어드레스 신호에 응답하여 퓨즈 커팅에 의한 블럭 리페어 선택 신호(block repair selector)를 출력하면, 상기 블럭 리페어 선택 신호의 활성화 여부에 따라 상기 셀 블럭 어드레스 신호가 불량 셀 블럭의 어드레스 신호 인지를 판단한다.
그리고, 상기 셀 블럭의 어드레스가 불량 셀 블럭의 어드레스인 경우 상기 불량 셀 블럭을 상기 블럭 아이솔레이션 제어부(40)를 이용하여 리던던트 셀 블럭(20)으로 대체한다. 상기 불량 셀 블럭을 리던던트 셀 블럭으로의 대체는 상기 블럭 아이솔레이션 제어부(40)가 상기 블럭 리페어 선택부(50)의 출력신호에 응답하여 불량 셀 블럭 대신 리던던트 셀 블럭으로 전기를 공급하여 리던던트 셀 블럭으로 대체하여 동작한다.
이와 같이, 본 발명은 셀 블록 내의 전기적 단락이 발생한 경우 블럭 전체를 전기적으로 고립시키고 리던던트 셀 블럭으로 대체하여 전기적 단락 문제를 해결함으로써 전류 소모도 줄이고 수율 증대에 크게 기여할 수 있다.
도 1 은 일반적인 디램 셀의 블럭도이다.
도 2 는 일반적인 비트라인 센스앰프의 회로도이다.
도 3 은 일반적인 디램의 블럭 아이솔레이션 제어부의 회로도이다.
도 4 는 일반적인 디램 셀에서의 전기적 단락을 설명하기 위한 블럭도이다.
도 5 는 본 발명에 의한 디램 셀의 블럭 리페어 장치를 설명하기 위한 블럭도이다.
도 6 과 도 7 은 본 발명의 실시예에 의한 블럭 리페어 장치의 회로도이다.
도 8 은 본 발명의 실시예에 의한 블럭 아이솔레이션 제어부의 회로도이다.
도 9a와 9b는 본 발명의 실시예에 의한 블럭 리페어 퓨즈부의 회로도이다.
도 10 은 본 발명의 실시예에 의한 블럭 리페어 선택부의 회로도이다.
도 11 은 본 발명의 다른 실시예에 의한 블럭 리페어 장치를 설명하기 위한 블럭도이다.

Claims (19)

  1. 다수의 셀 블럭과;
    상기 다수의 셀 블럭의 리페어 신호를 출력하는 블럭 리페어 퓨즈부와;
    상기 블럭 리페어 신호에 따라 상기 다수의 셀 블럭을 활성화하거나 상기 다수의 셀 블럭 중 불량 셀 블럭을 전기적으로 고립시키기 위한 제어신호를 출력하는 블럭 아이솔레이션 제어부와;
    셀 블럭 어드레스 신호에 응답하여 상기 불량 셀 블럭을 다른 셀 블럭으로 대체 시키기 위한 블럭 리페어 선택신호를 출력하는 블럭 리페어 선택부;
    를 포함하는 블럭 리페어 장치.
  2. 제 1 항에 있어서,
    상기 블럭 리페어 퓨즈부는
    초기화 신호에 응답하여 일 노드를 풀-업 및 풀-다운 구동하는 구동부와;
    퓨즈 커팅시 상기 구동부가 풀-다운 구동되도록 하는 퓨즈와;
    상기 구동부의 출력신호를 래치하는 래치부;
    를 포함하는 블럭 리페어 장치.
  3. 제 2 항에 있어서,
    상기 초기화 신호는 외부전압 전위가 일정 로직 레벨이 되면 로우로 천이되는 신호인 블럭 리페어 장치.
  4. 제 1 항에 있어서,
    상기 블럭 아이솔레이션 제어부는
    상기 블럭 리페어 퓨즈부의 출력신호와 블럭 어드레스 신호와 테스트 모드 신호에 응답하여 부정 논리합 연산하는 연산부;
    를 포함하는 블럭 리페어 장치.
  5. 제 4 항에 있어서,
    상기 테스트 모드 신호는 특정 블럭의 전기적 단락 여부를 측정하기 위해 선택된 블럭만 활성화시키는 신호인 블럭 리페어 장치.
  6. 제 1 항에 있어서,
    상기 블럭 리페어 선택부는
    프리차지 신호에 응답하여 일 노드를 풀-업 구동하는 풀-업 구동부와;
    셀 블럭의 어드레스 신호에 응답하여 일 노드를 풀-다운 구동하는 풀-다운 구동부와;
    퓨즈 커팅시 상기 일-노드가 풀-업 구동되도록 하는 퓨즈와;
    상기 풀-업 구동부와 상기 풀-다운 구동부의 출력신호를 버퍼링하는 버퍼부;
    를 포함하는 블럭 리페어 장치.
  7. 제 1 항에 있어서,
    상기 블럭 리페어 장치는 비트라인을 센싱하기 위한 센스앰프 어레이와;
    워드라인을 선택하고 비트라인을 선택하기 위한 X-디코더와, Y-디코더 블럭; 및 각각의 로우, 컬럼을 제어하기 위한 로우 제어 블럭과 컬럼 제어 블럭을 더 포함하는 블럭 리페어 장치.
  8. 데이터 저장을 위한 다수의 셀 블럭과;
    상기 다수의 셀 블럭 중 불량 셀 블럭을 대체하기 위한 리던던트 셀 블럭과;
    상기 불량 셀 블럭을 디스에이블 시키기 위한 블럭 리페어 퓨즈부와;
    상기 블럭 리페어 퓨즈부의 출력신호에 따라 상기 다수의 셀 블럭과 리던던트 셀 블럭을 활성화하고, 상기 불량 셀 블럭을 전기적으로 고립시키기 위한 블럭 아이솔레이션 제어부와;
    상기 셀 블럭의 어드레스 신호에 응답하여 상기 불량 셀 블럭을 상기 리던던트 셀 블럭으로 대체 시키기 위한 블럭 리페어 선택신호를 출력하는 블럭 리페어 선택부;
    를 포함하는 블럭 리페어 장치.
  9. 제 8 항에 있어서,
    상기 블럭 리페어 퓨즈부는
    초기화 신호에 응답하여 일 노드를 풀-업 및 풀-다운 구동하는 구동부와;
    퓨즈 커팅시 상기 구동부가 풀-다운 구동되도록 하는 퓨즈와;
    상기 구동부의 출력신호를 래치하는 래치부;
    를 포함하는 블럭 리페어 장치.
  10. 제 9 항에 있어서,
    상기 초기화 신호는 외부전압 전위가 일정 로직 레벨이 되면 로우로 천이되는 신호인 블럭 리페어 장치.
  11. 제 8 항에 있어서,
    상기 블럭 아이솔레이션 제어부는
    상기 블럭 리페어 퓨즈부의 출력신호와 블럭 어드레스 신호와 테스트 모드 신호에 응답하여 부정 논리합 연산하는 연산부;
    를 포함하는 블럭 리페어 장치.
  12. 제 11 항에 있어서,
    상기 테스트 모드 신호는 특정 블럭의 전기적 단락 여부를 측정하기 위해 선택된 블럭만 활성화시키는 신호인 블럭 리페어 장치.
  13. 제 8 항에 있어서,
    상기 블럭 리페어 선택부는
    프리차지 신호에 응답하여 일 노드를 풀-업 구동하는 풀-업 구동부와;
    셀 블럭의 어드레스 신호에 응답하여 일 노드를 풀-다운 구동하는 풀-다운 구동부와;
    퓨즈 커팅시 상기 일-노드가 풀-업 구동되도록 하는 퓨즈와;
    상기 풀-업 구동부와 상기 풀-다운 구동부의 출력신호를 버퍼링하는 버퍼부;
    를 포함하는 블럭 리페어 장치.
  14. 제 8 항에 있어서,
    상기 블럭 리페어 장치는 비트라인을 센싱하기 위한 센스앰프 어레이와;
    워드라인을 선택하고 비트라인을 선택하기 위한 X-디코더와, Y-디코더 블럭; 및 각각의 로우, 컬럼을 제어하기 위한 로우 제어 블럭과 컬럼 제어 블럭을 더 포함하는 블럭 리페어 장치.
  15. 테스트 모드 신호를 이용하여 다수의 셀 블럭 중 특정 블럭의 전기적 단락을 측정하는 단계와;
    상기 전기적 단락 측정 결과, 불량 셀 블럭이 있는 경우 블럭 아이솔레이션 제어부를 이용하여 해당 불량 셀 블럭을 전기적으로 고립시키는 단계와;
    상기 셀 블럭의 어드레스 신호가 입력될 때, 블럭 리페어 선택부를 이용하여 상기 셀 블럭의 어드레스 신호가 불량 셀 블럭의 어드레스 신호인지 판단하는 단계와;
    상기 셀 블럭의 어드레스 신호가 불량 셀 블럭의 어드레스인 경우 상기 불량 셀 블럭을 상기 블럭 아이솔레이션 제어부를 이용하여 리던던트 셀 블럭으로 대체하는 단계;
    를 포함하는 블럭 리페어 방법.
  16. 제 15 항에 있어서,
    상기 특정 블럭의 전기적 단락을 측정하는 단계는
    테스트 모드 신호를 이용하여 특정 블럭에만 전기를 공급하는 단계와;
    상기 특정 블럭에 전기를 공급한 후 해당 블럭의 전류를 측정하여 단락 여부를 판단하는 단계;
    를 포함하는 블럭 리페어 방법.
  17. 제 15 항에 있어서,
    상기 불량 셀 블럭을 전기적으로 고립시키는 단계는
    블럭 리페어 퓨즈부가 초기화 신호에 응답하여 퓨즈 커팅에 의한 블럭 리페어 신호를 출력하는 단계와;
    상기 블럭 아이솔레이션 제어부가 상기 블럭 리페어 신호에 응답하여 불량 셀 블럭으로 전기가 공급되는 것을 차단하는 단계;
    를 포함하는 블럭 리페어 방법.
  18. 제 15 항에 있어서,
    상기 불량 셀 블럭의 어드레스 신호인지 판단하는 단계는
    상기 블럭 리페어 선택부가 셀 블럭의 어드레스 신호에 응답하여 퓨즈 커팅에 의한 블럭 리페어 선택 신호를 출력하는 단계와;
    상기 블럭 리페어 선택 신호의 활성화 여부에 따라 상기 셀 블럭 어드레스 신호가 불량 셀 블럭의 어드레스 신호 인지를 판단하는 단계;
    를 포함하는 블럭 리페어 방법.
  19. 제 15 항에 있어서,
    상기 불량 셀 블럭을 리던던트 셀 블럭으로 대체하는 단계는
    상기 블럭 아이솔레이션 제어부가 상기 블럭 리페어 선택부의 출력신호에 응답하여 불량 셀 블럭 대신 리던던트 셀 블럭으로 전기를 공급하여 대체하는 단계;
    를 포함하는 블럭 리페어 방법.
KR1020070111521A 2007-11-02 2007-11-02 블럭 아이솔레이션 제어회로 KR20090045610A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020070111521A KR20090045610A (ko) 2007-11-02 2007-11-02 블럭 아이솔레이션 제어회로
US12/070,952 US20090116317A1 (en) 2007-11-02 2008-02-22 Block repair apparatus and method thereof
CN2008100930490A CN101425343B (zh) 2007-11-02 2008-04-15 块修复装置及其方法
JP2008155115A JP2009117016A (ja) 2007-11-02 2008-06-13 ブロックリペア装置及び方法
US13/024,169 US20110134707A1 (en) 2007-11-02 2011-02-09 Block isolation control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070111521A KR20090045610A (ko) 2007-11-02 2007-11-02 블럭 아이솔레이션 제어회로

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020100006151A Division KR20100024458A (ko) 2010-01-22 2010-01-22 블럭 아이솔레이션 제어회로

Publications (1)

Publication Number Publication Date
KR20090045610A true KR20090045610A (ko) 2009-05-08

Family

ID=40587964

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070111521A KR20090045610A (ko) 2007-11-02 2007-11-02 블럭 아이솔레이션 제어회로

Country Status (4)

Country Link
US (1) US20090116317A1 (ko)
JP (1) JP2009117016A (ko)
KR (1) KR20090045610A (ko)
CN (1) CN101425343B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8446787B2 (en) * 2008-11-20 2013-05-21 Micron Technology, Inc. Replacing defective memory blocks in response to external addresses
KR102087759B1 (ko) * 2013-11-04 2020-03-11 에스케이하이닉스 주식회사 반도체 메모리 장치의 동작방법 및 다수의 반도체 메모리 장치를 포함하는 반도체 메모리 모듈의 동작방법
KR102070729B1 (ko) 2013-11-12 2020-03-02 삼성전자주식회사 반도체 메모리 장치 및 그것을 포함하는 메모리 시스템
KR20170036884A (ko) * 2015-09-18 2017-04-03 에스케이하이닉스 주식회사 리페어 회로, 이를 이용한 반도체 장치 및 반도체 시스템

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2951675B2 (ja) * 1989-12-25 1999-09-20 株式会社日立製作所 記憶装置及びメモリモジュール
JP3001252B2 (ja) * 1990-11-16 2000-01-24 株式会社日立製作所 半導体メモリ
JPH05166396A (ja) * 1991-12-12 1993-07-02 Mitsubishi Electric Corp 半導体メモリ装置
US5495446A (en) * 1994-09-30 1996-02-27 Sgs-Thomson Microelectronics, Inc. Pre-charged exclusionary wired-connected programmed redundant select
JPH08138399A (ja) * 1994-11-07 1996-05-31 Hitachi Ltd 半導体装置
KR0167678B1 (ko) * 1995-08-22 1999-02-01 김광호 컬럼 리던던시 회로를 가지는 반도체 메모리 장치
JP2951302B2 (ja) * 1997-01-31 1999-09-20 松下電器産業株式会社 半導体装置および半導体装置を制御する方法
KR100331542B1 (ko) * 1998-10-09 2002-06-20 윤종용 불량메모리셀어레이블락들을스킵할수있는어드레스디코더를구비하는반도체메모리장치및이를사용하는복합반도체장치
US6240033B1 (en) * 1999-01-11 2001-05-29 Hyundai Electronics Industries Co., Ltd. Antifuse circuitry for post-package DRAM repair
US6097645A (en) * 1999-03-04 2000-08-01 Texas Instruments Incorporated High speed column redundancy scheme
US7286380B2 (en) * 2005-09-29 2007-10-23 Intel Corporation Reconfigurable memory block redundancy to repair defective input/output lines

Also Published As

Publication number Publication date
CN101425343B (zh) 2012-12-12
CN101425343A (zh) 2009-05-06
US20090116317A1 (en) 2009-05-07
JP2009117016A (ja) 2009-05-28

Similar Documents

Publication Publication Date Title
US7440347B1 (en) Circuit and method to find wordline-bitline shorts in a DRAM
US20150043288A1 (en) Semiconductor memory device having fuse cell array
JP2007257707A (ja) 半導体記憶装置
US8693270B2 (en) Semiconductor apparatus
KR20160048584A (ko) 반도체 장치
CN103456369B (zh) 修复控制电路和使用修复控制电路的半导体集成电路
KR101124250B1 (ko) 퓨즈 회로와 그의 구동 방법
CN105513646B (zh) 修复电路及包括修复电路的半导体存储器件
KR20090045610A (ko) 블럭 아이솔레이션 제어회로
EP2006859B1 (en) Semiconductor memory
KR100849719B1 (ko) 프리차지 전압공급회로 및 반도체 장치
US7551498B2 (en) Implementation of column redundancy for a flash memory with a high write parallelism
KR20100001161A (ko) 반도체 메모리 장치
US7068553B2 (en) Row redundancy circuit
KR100827444B1 (ko) 반도체 메모리 장치 및 이의 번인 테스트 방법
US20110134707A1 (en) Block isolation control circuit
US7546491B2 (en) Semiconductor memory device with standby current failure judging function and method for judging standby current failure
JP3566349B2 (ja) 半導体記憶装置およびそのテスト方法
JP3693553B2 (ja) 半導体メモリ装置
US6438047B1 (en) Semiconductor memory device and method of repairing same
JPH05225796A (ja) 半導体記憶装置
KR20230168093A (ko) 로우 디코더 회로, 메모리 장치 및 메모리 시스템
KR20030085295A (ko) 면적을 최소화하고 리던던시 효율을 향상시키는 리던던시회로를 갖는 반도체 메모리 장치
JPH08203296A (ja) 半導体記憶装置
KR20120100622A (ko) 테스트 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
E801 Decision on dismissal of amendment
A107 Divisional application of patent
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
E801 Decision on dismissal of amendment
J801 Dismissal of trial

Free format text: REJECTION OF TRIAL FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20100122

Effective date: 20100429