JP3693553B2 - 半導体メモリ装置 - Google Patents
半導体メモリ装置 Download PDFInfo
- Publication number
- JP3693553B2 JP3693553B2 JP2000102696A JP2000102696A JP3693553B2 JP 3693553 B2 JP3693553 B2 JP 3693553B2 JP 2000102696 A JP2000102696 A JP 2000102696A JP 2000102696 A JP2000102696 A JP 2000102696A JP 3693553 B2 JP3693553 B2 JP 3693553B2
- Authority
- JP
- Japan
- Prior art keywords
- burn
- word line
- memory device
- semiconductor memory
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
- Static Random-Access Memory (AREA)
- Read Only Memory (AREA)
- Dram (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体メモリ装置に係り、特に、駆動能力が小さいローデコーダを具備した場合であっても、ウェーハバーンイン中に多数本のワードラインを十分駆動することのできる半導体メモリ装置に関する。
【０００２】
【従来の技術】
半導体装置の使用量が増大するにつれて、半導体装置の小型化が進んでいる。特に、コンピュータの発達に伴い大容量半導体メモリ装置の需要が急激に高まりつつあり、これにより半導体メモリ装置の小型化及び大容量化が広がっている。この理由から前記半導体メモリ装置のメモリ機能を司るメモリセルの寸法も次第に小さくなり、これにより前記メモリセルを選択するローデコーダの寸法も小さくなりつつある。ローデコーダの寸法が小さくなるにつれて、ローデコーダに具備されて入力されるローアドレスをデコーディングするＮＭＯＳトランジスタの寸法も小さくなり、このためにローデコーダの駆動能力も小さくなる。
【０００３】
半導体メモリ装置の信頼性を向上させるために、多数個の半導体メモリ装置が形成されたウェーハはバーンインテスト工程を受けることになる。ウェーハバーンインテスト工程時には、まず前記ウェーハにバーンインストレスを加え、このバーンインストレスの加わったウェーハの半導体メモリ装置を機能的にテストする。このように、ウェーハにバーンインストレスを加える間に、前記半導体メモリ装置に具備される多数本のワードラインは順次または同時に活性化される。
【０００４】
【発明が解決しようとする課題】
多数本のワードラインを活性化させるためには、ローデコーダの駆動能力が大きい必要がある。ところが、前記メモリセルの寸法が小さくなるにつれてローデコーダの寸法も小さくなった状態では前記ローデコーダの駆動能力が小さいため、前記ローデコーダはウェーハバーンイン中に多数本のワードラインを駆動できなくなる。これは、不完全なウェーハバーンインテストの原因となり、その結果半導体メモリ装置の信頼性が低下する。
【０００５】
本発明は上記の問題を解決するためになされたものであって、その目的は、ローデコーダの駆動能力が小さい半導体メモリ装置において、該半導体メモリ装置のウェーハバーンインテスト工程時に、半導体メモリ装置に具備される多数本のワードラインが十分駆動可能となる半導体メモリ装置を提供することにある。
【０００６】
【課題を解決するための手段】
前記課題を解決し前記目的を達成するために、本発明は、多数本のワードラインを駆動するワードライン駆動ブロック及び外部から入力されるローアドレスをプリデコーディングして多数個のプリデコーディング信号を発生させるプリデコーダを具備する半導体メモリ装置において、この半導体メモリ装置をウェーハバーンインモードに設定するウェーハバーンインイネーブル信号が入力されるバーンイン制御部と、このバーンイン制御部及び前記ワードライン駆動ブロックに接続され、前記ワードライン駆動ブロックを制御するための多数個のワードラインイネーブル信号を発生させるローデコーディングブロックとを具備する半導体メモリ装置とする。
【０００７】
さらに本発明は、多数本のワードラインを駆動するワードライン駆動ブロック及び外部から入力されるローアドレスをプリデコーディングして多数個のプリデコーディング信号を発生させるプリデコーダを具備する半導体メモリ装置において、この半導体メモリ装置をウェーハバーンインモードに設定するウェーハバーンインイネーブル信号が入力されるバーンイン制御部と、このバーンイン制御部及び前記ワードライン駆動ブロックに接続され、前記ワードライン駆動ブロックを制御するための多数個のワードラインイネーブル信号を発生させるローデコーディングブロックとを具備し、前記ローデコーディングブロックは多数個のメインローデコーダを具備し、前記多数個のメインローデコーダはそれぞれ、前記バーンイン制御部に接続され、マスタクロック信号及び前記多数個のプリデコーディング信号のうち上位のプリデコーディング信号が入力されて前記上位のプリデコーディング信号をデコーディングするメインローデコーディング部と、このメインローデコーディング部及び前記ワードライン駆動ブロックに接続され、デコーダプリチャージング信号及び前記多数個のプリデコーディング信号のうち下位のプリデコーディング信号が入力されて前記多数個のノーマルワードラインイネーブル信号の一部を発生させ、前記デコーダプリチャージング信号がイネーブルされると前記一部のワードラインイネーブル信号を非活性化させ、前記ウェーハバーンインモード時には、前記下位のプリデコーディング信号及び前記バーンイン制御部の出力に応答して前記ワードラインイネーブル信号の一部を制御する少なくとも４つのワードラインイネーブル信号発生部とを具備することを特徴とする半導体メモリ装置とする。
【０００８】
本発明によると、半導体メモリ装置は、ローデコーダの駆動能力が小さい場合であっても、ウェーハバーンイン中に多数本のワードラインを十分駆動可能となる。
【０００９】
【発明の実施の形態】
以下、添付した図面に基づき、本発明の好適な実施形態について詳細に説明する。各図面で同一の部材には同一の参照番号を使用した。
図１を参照すると、本発明に係る半導体メモリ装置１０１は、バーンイン制御部１１１、ローデコーディングブロック１２１、ワードライン駆動ブロック１３１、メモリセルアレイ１４１及びプリデコーダ１６１を具備する。前記メモリセルアレイ１４１は多数本のワードラインＷＬ０〜ＷＬｎを具備し、このメモリセルアレイ１４１としてはＤＲＡＭセルアレイなど、従来のメモリセルアレイを採用可能である。
【００１０】
前記バーンイン制御部１１１は、マスタクロック信号ＰＮＷＥ及びウェーハバーンインイネーブル信号ＰＷＢＥが入力される。ウェーハバーンインイネーブル信号ＰＷＢＥは、半導体メモリ装置１０１がウェーハバーンインモードに設定された場合に第１電圧レベル例えば、論理ハイにイネーブルされる。前記マスタクロック信号ＰＮＷＥは、前記ローデコーディングブロック１２１を活性化したい場合に論理ハイにイネーブルされる。
【００１１】
図２を参照すると、前記バーンイン制御部１１１は、ＮＡＮＤゲート２１１、インバータ２２１及び多数のＮＭＯＳトランジスタＮＱ１〜ＮＱｎを具備する。前記ＮＡＮＤゲート２１１は、前記マスタクロック信号ＰＮＷＥ及び前記ウェーハバーンインイネーブル信号ＰＷＢＥが入力されてこれらを否定論理積する。すなわち、前記ＮＡＮＤゲート２１１は前記マスタクロック信号ＰＮＷＥ及び前記ウェーハバーンインイネーブル信号ＰＷＢＥが共に論理ハイの時に論理ローを出力し、前記マスタクロック信号ＰＮＷＥまたは前記ウェーハバーンインイネーブル信号ＰＷＢＥのうちいずれか一方でも論理ローの時には論理ハイを出力する。
【００１２】
前記インバータ２２１は、前記ＮＡＮＤゲート２１１の出力を反転させる。
前記多数のＮＭＯＳトランジスタＮＱ１〜ＮＱｎのドレインはメタルライン１５１−１〜１５１−ｎを通って第１〜第ｎメインローデコーダ（図３のＲＤ１〜ＲＤｎ）に接続され、ソースはいずれも接地される。前記第１〜第ｎメインローデコーダ（図３のＲＤ１〜ＲＤｎ）については、図３を参照して詳細に後述する。前記多数のＮＭＯＳトランジスタＮＱ１〜ＮＱｎのゲートはいずれもノードＮ１に接続される。従って、前記多数のＮＭＯＳトランジスタＮＱ１〜ＮＱｎは前記マスタクロック信号ＰＮＷＥ及び前記ウェーハバーンインイネーブル信号ＰＷＢＥが共に論理ハイの時にターンオンされて、第１〜第ｎメインローデコーダ（図３のＲＤ１〜ＲＤｎ）に接地電圧Ｖｓｓを供給する。もし、前記マスタクロック信号ＰＮＷＥまたは前記ウェーハバーンインイネーブル信号ＰＷＢＥのうちいずれか一方でも論理ローの時には前記多数のＮＭＯＳトランジスタＮＱ１〜ＮＱｎはいずれもターンオフされるため、前記バーンイン制御部１１１は第１〜第ｎメインローデコーダ（図３のＲＤ１〜ＲＤｎ）にまったく影響しない。
【００１３】
前記多数のＮＭＯＳトランジスタＮＱ１〜ＮＱｎの個数は、前記半導体メモリ装置１０１の特性に即して可変でき、他のスイッチング手段、例えば伝送ゲートまたはＰＭＯＳトランジスタに代えることもできる。さらに、前記ＮＡＮＤゲート２１１及び前記インバータ２２１も各種の論理回路にて構成できる。
【００１４】
図１を参照すると、前記ローデコーディングブロック１２１はメタルライン１５１を通って前記バーンイン制御部１１１と接続される。前記ローデコーディングブロック１２１は、多数個のプリデコーディング信号ＤＲＡｊｋ、デコーダプリチャージング信号ＰＤＰＸＰ及びマスタクロック信号ＰＮＷＥが入力されて、多数個のノーマルワードラインイネーブル信号ＮＷＥｉを発生させる。ローアドレスＲＡＤＤＲが外部から半導体メモリ装置１０１に入力されると、前記半導体メモリ装置１０１は前記ローアドレスＲＡＤＤＲをプリデコーディングして多数個のプリデコーディング信号ＤＲＡｉｊｋを発生させる。この多数個のプリデコーディング信号ＤＲＡｉｊｋは前記ローアドレスＲＡＤＤＲの大きさに即してその数が可変する。すなわち、前記ローアドレスＲＡＤＤＲを構成するローアドレスビットの数が多ければ、前記プリデコーディング信号ＤＲＡｉｊｋの数も多くなる。
【００１５】
図３を参照すると、前記ローデコーディングブロック１２１は、第１〜第ｎメインローデコーダＲＤ１〜ＲＤｎを具備する。第１〜第ｎメインローデコーダＲＤ１〜ＲＤｎはそれぞれデコーダプリチャージング信号ＰＤＰＸＰ、マスタクロック信号ＰＮＷＥ及び多数個のプリデコーディング信号が入力される。多数個のプリデコーディング信号は、下位のプリデコーディング信号（例えば、ＤＲＡ２Ｂ３Ｂ、ＤＲＡ２Ｂ３、ＤＲＡ２３Ｂ，ＤＲＡ２３、以下、ＤＲＡｉ）及び上位のプリデコーディング信号（例えば、第１メインローデコーダＲＤ１のＤＲＡ４５、ＤＲＡ６７）を含む。前記第１〜第ｎメインローデコーダＲＤ１〜ＲＤｎはそれぞれ多数個のノーマルワードラインイネーブル信号ＮＷＥ０、ＮＷＥ１、ＮＷＥ２、ＮＷＥ３を発生させて、それぞれに接続されたワードラインに供給する。前記第１〜第ｎメインローデコーダＲＤ１〜ＲＤｎはそれぞれその構成及び動作が同様である。ここでは説明の重複を避けるために、第１メインローデコーダＲＤ１についてのみ説明する。
【００１６】
第１メインローデコーダＲＤ１は、メインローデコーディング部３６１及び第１〜第４ノーマルワードラインイネーブル信号発生部３５１〜３５４を具備する。前記メインローデコーディング部３６１は、ＮＭＯＳトランジスタ３２１、３２２、３２３を具備する。ＮＭＯＳトランジスタ３２１、３２２は多数個のプリデコーディング信号ＤＲＡ２Ｂ３Ｂ、ＤＲＡ２Ｂ３、ＤＲＡ２３Ｂ、ＤＲＡ２３、ＤＲＡ４５、ＤＲＡ６７のうち上位のプリデコーディング信号ＤＲＡ４５、ＤＲＡ６７によってゲートされ、ＮＭＯＳトランジスタ３２３はマスタクロック信号ＰＮＷＥによってゲートされる。前記マスタクロック信号ＰＮＷＥが論理ハイにイネーブルされると、前記メインローデコーディング部３６１は活性化される。前記マスタクロック信号ＰＮＷＥがイネーブルされた状態で前記上位のプリデコーディング信号ＤＲＡ４５、ＤＲＡ６７が共に論理ハイにイネーブルされると、前記ＮＭＯＳトランジスタ３２１、３２２、３２３がいずれもターンオンされるので、ノードＮ３は接地電圧Ｖｓｓレベルまで下がる。すなわち、前記メインローデコーディング部３６１は、前記上位のプリデコーディング信号ＤＲＡ４５、ＤＲＡ６７が前記第１メインローデコーダＲＤ１に接続されたワードラインを指定する時に前記上位のプリデコーディング信号をデコーディングして接地電圧Ｖｓｓを出力する。
【００１７】
前記第１〜第４ノーマルワードラインイネーブル信号発生部３５１〜３５４は、デコーダプリチャージング信号ＰＤＰＸＰ及び前記多数個のプリデコーディング信号ＤＲＡ２Ｂ３Ｂ、ＤＲＡ２Ｂ３、ＤＲＡ２３Ｂ、ＤＲＡ２３、ＤＲＡ４５、ＤＲＡ６７のうち下位のプリデコーディング信号ＤＲＡ２Ｂ３Ｂ、ＤＲＡ２Ｂ３、ＤＲＡ２３Ｂ、ＤＲＡ２３が入力されて多数個のノーマルワードラインイネーブル信号ＮＷＥ０、ＮＷＥ１、ＮＷＥ２、ＮＷＥ３を発生させる。この第１〜第４ノーマルワードラインイネーブル信号発生部３５１〜３５４は、ＰＭＯＳトランジスタ３３１〜３３８及びインバータ３４１〜３４４を具備する。図３に示されたように、第１〜第４ノーマルワードラインイネーブル信号発生部３５１〜３５４はその構成及び動作が同様なので、ここでは第１ノーマルワードラインイネーブル信号発生部３５１についてのみ説明する。
【００１８】
第１ノーマルワードラインイネーブル信号発生部３５１は、ＰＭＯＳトランジスタ３３１、３３２、インバータ３４１及びＮＭＯＳトランジスタ３１１を具備する。前記ＰＭＯＳトランジスタ３３１はデコーダプリチャージング信号ＰＤＰＸＰによってゲートされる。すなわち、前記ＰＭＯＳトランジスタ３３１はデコーダプリチャージング信号ＰＤＰＸＰが論理ローにイネーブルされるとターンオンされて、ノードＮ２を電源電圧Ｖｃｃレベルにプリチャージさせる。前記ノードＮ２が電源電圧Ｖｃｃレベルにプリチャージされると、前記ノーマルワードラインイネーブル信号ＮＷＥ０は論理ローにディセーブルされる。前記ＰＭＯＳトランジスタ３３２は前記インバータ３４１の出力によってゲートされる。このＰＭＯＳトランジスタ３３２及び前記インバータ３４１はラッチ機能を有する。すなわち、前記ノードＮ２が前記ＰＭＯＳトランジスタ３３１によって電源電圧Ｖｃｃレベルに一度プリチャージされると前記ノードＮ２の電圧は前記インバータ３４１によって反転されてインバータ３４１の出力は論理ローとなり、これは前記ＰＭＯＳトランジスタ３３２をターンオンさせるので、これにより前記ノードＮ２は続けて電源電圧Ｖｃｃレベルに保持される。すなわち、前記ノードＮ２はプリチャージされる。これにより前記ノーマルワードラインイネーブル信号ＮＷＥ０は論理ローにディセーブルされる。以降は、デコーダプリチャージング信号ＰＤＰＸＰが論理ハイにディセーブルされても前記ノードＮ２は電源電圧Ｖｃｃレベルにラッチされる。
【００１９】
前記ＮＭＯＳトランジスタ３１１は下位のプリデコーディング信号ＤＲＡ２Ｂ３Ｂによってゲートされる。すなわち、下位のプリデコーディング信号ＤＲＡ２Ｂ３Ｂが論理ハイになると、前記ＮＭＯＳトランジスタ３１１はターンオンされる。ノードＮ３が接地されている状態で下位のプリデコーディング信号ＤＲＡ２Ｂ３Ｂが論理ハイになると、前記ノードＮ２は接地電圧Ｖｓｓレベルに下がり、これにより前記ノーマルワードラインイネーブル信号ＮＷＥ０は論理ハイにイネーブルされる。前記デコーダプリチャージング信号ＰＤＰＸＰが先にディセーブルされてから下位のプリデコーディング信号ＤＲＡ２Ｂ３Ｂがイネーブルされる場合、前記ノードＮ２はしばらくの間浮遊されることがある。前記ノードＮ２が浮遊されると前記ノーマルワードラインイネーブル信号ＮＷＥ０は定義されなくなり、これにより前記半導体メモリ装置１０１が誤動作するおそれがある。これを防止するために、前記ＰＭＯＳトランジスタ３３２はラッチ機能を有する。すなわち、前記デコーダプリチャージング信号ＰＤＰＸＰがディセーブルされても前記ノードＮ２は前記ＰＭＯＳトランジスタ３３２によって電源電圧Ｖｃｃレベルとなり、続けてプリチャージ状態に保持される。
【００２０】
前記ノードＮ３にバーンイン制御部１１１が接続される。バーンイン制御部１１１の出力電圧レベルが接地電圧Ｖｓｓレベルであれば、前記ノードＮ３は上位のプリデコーディング信号ＤＲＡ４５、ＤＲＡ６７によらずに接地電圧Ｖｓｓレベルに下がる。したがって、前記バーンイン制御部１１１は第１〜第ｎメインローデコーダＲＤ１〜ＲＤｎを同時に活性化させる。下位のプリデコーディング信号ＤＲＡ２Ｂ３Ｂが論理ハイになると、ノーマルワードラインイネーブル信号ＮＷＥ０はイネーブルされる。さらに、プリデコーダ１６１は、バーンインテストのために、いずれの下位プリデコーディング信号ＤＲＡｉを同時に活性化させる。バーンインテスト中にいずれの下位プリデコーディング信号ＤＲＡｉが活性化されるので、前記第１メインローデコーダＲＤ１の電源電流はＰＭＯＳトランジスタ３３２、３３４、３３６、３３８及びＮＭＯＳトランジスタ３１１、３１２、３１３、ＮＱ１（図２参照）に通って流れる。ＮＭＯＳトランジスタＮＱ１〜ＮＱｎは、バーンインテスト中に多数本のワードラインを同時にイネーブルさせるのに十分な電流を供給できるように作られる。これに対し、ＰＭＯＳトランジスタ３２１、３２２、３２３はその寸法が小さく、ノーマルメモリアクセス中に単一のワードラインをイネーブルさせるのに十分である。
【００２１】
このように、ウェーハバーンイン中に第１〜第４ノーマルワードラインイネーブル信号発生部３５１〜３５４はバーンイン制御部によって制御されるので、ＮＭＯＳトランジスタ３２１、３２２、３２３の寸法が小さくても、すなわち、駆動能力が小さい場合であっても、多数本のワードラインを十分駆動できる。これにより、半導体メモリ装置１０１のバーンインテストが正確になされるので、半導体メモリ装置１０１の信頼性が向上する。
【００２２】
図３には１つのメインローデコーダに４つのノーマルワードラインイネーブル信号発生部が接続されていることを示したが、その数は半導体メモリ装置１０１の特性に即して可変できる。例えば、１つのメインローデコーダに８つのノーマルワードラインイネーブル信号発生部を接続させることもできる。
さらに図３にはバーンイン制御部がノードＮ３に接続されていることを示したが、ノードＮ２に接続された場合にも前記図３と同一の効果が得られる。このとき、ＮＭＯＳトランジスタ３１１〜３１４はメインローデコーディング部３６１に含まれる。従って、メインローデコーディング部３６１はプリデコーディング信号ＤＲＡ２３、ＤＲＡ４５、ＤＲＡ６７及びマスタクロック信号ＰＮＷＥによって制御される。
バーンイン制御部は冗長ワードラインイネーブル信号を発生させて冗長ワードラインを制御するローデコーディングブロックにも前述と同様の方法を適用できる。
【００２３】
ワードライン駆動ブロック１３１は、ノーマルワードラインイネーブル信号ＮＷＥｉに応答して多数本のワードラインＷＬ０〜ＷＬｎを制御する。すなわち、ノーマルワードラインイネーブル信号ＮＷＥｉがイネーブルされると多数本のワードラインＷＬ０〜ＷＬｎが活性化される。
【００２４】
前述のように、本発明によると、バーンイン制御部１１１を具備することによりノーマルワードラインイネーブル信号発生部の駆動能力が向上する。従って、メインローデコーダに具備されてプリデコーディング信号をデコーディングするＮＭＯＳトランジスタの寸法が小さくなった場合であっても、半導体メモリ装置１０１のウェーハバーンイン中にワードラインＷＬ０〜ＷＬｎが十分活性化できる。
【００２５】
図面及び明細書には最適な実施形態が開示されている。ここで、特定の用語が使用されたが、これは単に本発明を説明するための目的で使用されたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使用されたものではない。よって、本技術分野の通常の知識を有した者なら、これより様々な変形及び均等な他の実施形態が可能なことは理解できる筈である。よって、本発明の真の技術的保護範囲は特許請求の範囲の技術的な思想によって定まるべきである。
【図面の簡単な説明】
【図１】本発明の好適な実施形態による半導体メモリ装置のブロック図である。
【図２】図１に示されたローデコーディングブロックの回路図である。
【図３】図１に示されたバーンイン制御部の回路図である。
【符号の説明】
１０１ 半導体メモリ装置
１１１ バーンイン制御部
１２１ ローデコーディングブロック
１３１ ワードライン駆動ブロック
１４１ メモリセルアレイ
ＷＬ０〜ＷＬｎ ワードライン
１５１ メタルライン
【発明の属する技術分野】
本発明は半導体メモリ装置に係り、特に、駆動能力が小さいローデコーダを具備した場合であっても、ウェーハバーンイン中に多数本のワードラインを十分駆動することのできる半導体メモリ装置に関する。
【０００２】
【従来の技術】
半導体装置の使用量が増大するにつれて、半導体装置の小型化が進んでいる。特に、コンピュータの発達に伴い大容量半導体メモリ装置の需要が急激に高まりつつあり、これにより半導体メモリ装置の小型化及び大容量化が広がっている。この理由から前記半導体メモリ装置のメモリ機能を司るメモリセルの寸法も次第に小さくなり、これにより前記メモリセルを選択するローデコーダの寸法も小さくなりつつある。ローデコーダの寸法が小さくなるにつれて、ローデコーダに具備されて入力されるローアドレスをデコーディングするＮＭＯＳトランジスタの寸法も小さくなり、このためにローデコーダの駆動能力も小さくなる。
【０００３】
半導体メモリ装置の信頼性を向上させるために、多数個の半導体メモリ装置が形成されたウェーハはバーンインテスト工程を受けることになる。ウェーハバーンインテスト工程時には、まず前記ウェーハにバーンインストレスを加え、このバーンインストレスの加わったウェーハの半導体メモリ装置を機能的にテストする。このように、ウェーハにバーンインストレスを加える間に、前記半導体メモリ装置に具備される多数本のワードラインは順次または同時に活性化される。
【０００４】
【発明が解決しようとする課題】
多数本のワードラインを活性化させるためには、ローデコーダの駆動能力が大きい必要がある。ところが、前記メモリセルの寸法が小さくなるにつれてローデコーダの寸法も小さくなった状態では前記ローデコーダの駆動能力が小さいため、前記ローデコーダはウェーハバーンイン中に多数本のワードラインを駆動できなくなる。これは、不完全なウェーハバーンインテストの原因となり、その結果半導体メモリ装置の信頼性が低下する。
【０００５】
本発明は上記の問題を解決するためになされたものであって、その目的は、ローデコーダの駆動能力が小さい半導体メモリ装置において、該半導体メモリ装置のウェーハバーンインテスト工程時に、半導体メモリ装置に具備される多数本のワードラインが十分駆動可能となる半導体メモリ装置を提供することにある。
【０００６】
【課題を解決するための手段】
前記課題を解決し前記目的を達成するために、本発明は、多数本のワードラインを駆動するワードライン駆動ブロック及び外部から入力されるローアドレスをプリデコーディングして多数個のプリデコーディング信号を発生させるプリデコーダを具備する半導体メモリ装置において、この半導体メモリ装置をウェーハバーンインモードに設定するウェーハバーンインイネーブル信号が入力されるバーンイン制御部と、このバーンイン制御部及び前記ワードライン駆動ブロックに接続され、前記ワードライン駆動ブロックを制御するための多数個のワードラインイネーブル信号を発生させるローデコーディングブロックとを具備する半導体メモリ装置とする。
【０００７】
さらに本発明は、多数本のワードラインを駆動するワードライン駆動ブロック及び外部から入力されるローアドレスをプリデコーディングして多数個のプリデコーディング信号を発生させるプリデコーダを具備する半導体メモリ装置において、この半導体メモリ装置をウェーハバーンインモードに設定するウェーハバーンインイネーブル信号が入力されるバーンイン制御部と、このバーンイン制御部及び前記ワードライン駆動ブロックに接続され、前記ワードライン駆動ブロックを制御するための多数個のワードラインイネーブル信号を発生させるローデコーディングブロックとを具備し、前記ローデコーディングブロックは多数個のメインローデコーダを具備し、前記多数個のメインローデコーダはそれぞれ、前記バーンイン制御部に接続され、マスタクロック信号及び前記多数個のプリデコーディング信号のうち上位のプリデコーディング信号が入力されて前記上位のプリデコーディング信号をデコーディングするメインローデコーディング部と、このメインローデコーディング部及び前記ワードライン駆動ブロックに接続され、デコーダプリチャージング信号及び前記多数個のプリデコーディング信号のうち下位のプリデコーディング信号が入力されて前記多数個のノーマルワードラインイネーブル信号の一部を発生させ、前記デコーダプリチャージング信号がイネーブルされると前記一部のワードラインイネーブル信号を非活性化させ、前記ウェーハバーンインモード時には、前記下位のプリデコーディング信号及び前記バーンイン制御部の出力に応答して前記ワードラインイネーブル信号の一部を制御する少なくとも４つのワードラインイネーブル信号発生部とを具備することを特徴とする半導体メモリ装置とする。
【０００８】
本発明によると、半導体メモリ装置は、ローデコーダの駆動能力が小さい場合であっても、ウェーハバーンイン中に多数本のワードラインを十分駆動可能となる。
【０００９】
【発明の実施の形態】
以下、添付した図面に基づき、本発明の好適な実施形態について詳細に説明する。各図面で同一の部材には同一の参照番号を使用した。
図１を参照すると、本発明に係る半導体メモリ装置１０１は、バーンイン制御部１１１、ローデコーディングブロック１２１、ワードライン駆動ブロック１３１、メモリセルアレイ１４１及びプリデコーダ１６１を具備する。前記メモリセルアレイ１４１は多数本のワードラインＷＬ０〜ＷＬｎを具備し、このメモリセルアレイ１４１としてはＤＲＡＭセルアレイなど、従来のメモリセルアレイを採用可能である。
【００１０】
前記バーンイン制御部１１１は、マスタクロック信号ＰＮＷＥ及びウェーハバーンインイネーブル信号ＰＷＢＥが入力される。ウェーハバーンインイネーブル信号ＰＷＢＥは、半導体メモリ装置１０１がウェーハバーンインモードに設定された場合に第１電圧レベル例えば、論理ハイにイネーブルされる。前記マスタクロック信号ＰＮＷＥは、前記ローデコーディングブロック１２１を活性化したい場合に論理ハイにイネーブルされる。
【００１１】
図２を参照すると、前記バーンイン制御部１１１は、ＮＡＮＤゲート２１１、インバータ２２１及び多数のＮＭＯＳトランジスタＮＱ１〜ＮＱｎを具備する。前記ＮＡＮＤゲート２１１は、前記マスタクロック信号ＰＮＷＥ及び前記ウェーハバーンインイネーブル信号ＰＷＢＥが入力されてこれらを否定論理積する。すなわち、前記ＮＡＮＤゲート２１１は前記マスタクロック信号ＰＮＷＥ及び前記ウェーハバーンインイネーブル信号ＰＷＢＥが共に論理ハイの時に論理ローを出力し、前記マスタクロック信号ＰＮＷＥまたは前記ウェーハバーンインイネーブル信号ＰＷＢＥのうちいずれか一方でも論理ローの時には論理ハイを出力する。
【００１２】
前記インバータ２２１は、前記ＮＡＮＤゲート２１１の出力を反転させる。
前記多数のＮＭＯＳトランジスタＮＱ１〜ＮＱｎのドレインはメタルライン１５１−１〜１５１−ｎを通って第１〜第ｎメインローデコーダ（図３のＲＤ１〜ＲＤｎ）に接続され、ソースはいずれも接地される。前記第１〜第ｎメインローデコーダ（図３のＲＤ１〜ＲＤｎ）については、図３を参照して詳細に後述する。前記多数のＮＭＯＳトランジスタＮＱ１〜ＮＱｎのゲートはいずれもノードＮ１に接続される。従って、前記多数のＮＭＯＳトランジスタＮＱ１〜ＮＱｎは前記マスタクロック信号ＰＮＷＥ及び前記ウェーハバーンインイネーブル信号ＰＷＢＥが共に論理ハイの時にターンオンされて、第１〜第ｎメインローデコーダ（図３のＲＤ１〜ＲＤｎ）に接地電圧Ｖｓｓを供給する。もし、前記マスタクロック信号ＰＮＷＥまたは前記ウェーハバーンインイネーブル信号ＰＷＢＥのうちいずれか一方でも論理ローの時には前記多数のＮＭＯＳトランジスタＮＱ１〜ＮＱｎはいずれもターンオフされるため、前記バーンイン制御部１１１は第１〜第ｎメインローデコーダ（図３のＲＤ１〜ＲＤｎ）にまったく影響しない。
【００１３】
前記多数のＮＭＯＳトランジスタＮＱ１〜ＮＱｎの個数は、前記半導体メモリ装置１０１の特性に即して可変でき、他のスイッチング手段、例えば伝送ゲートまたはＰＭＯＳトランジスタに代えることもできる。さらに、前記ＮＡＮＤゲート２１１及び前記インバータ２２１も各種の論理回路にて構成できる。
【００１４】
図１を参照すると、前記ローデコーディングブロック１２１はメタルライン１５１を通って前記バーンイン制御部１１１と接続される。前記ローデコーディングブロック１２１は、多数個のプリデコーディング信号ＤＲＡｊｋ、デコーダプリチャージング信号ＰＤＰＸＰ及びマスタクロック信号ＰＮＷＥが入力されて、多数個のノーマルワードラインイネーブル信号ＮＷＥｉを発生させる。ローアドレスＲＡＤＤＲが外部から半導体メモリ装置１０１に入力されると、前記半導体メモリ装置１０１は前記ローアドレスＲＡＤＤＲをプリデコーディングして多数個のプリデコーディング信号ＤＲＡｉｊｋを発生させる。この多数個のプリデコーディング信号ＤＲＡｉｊｋは前記ローアドレスＲＡＤＤＲの大きさに即してその数が可変する。すなわち、前記ローアドレスＲＡＤＤＲを構成するローアドレスビットの数が多ければ、前記プリデコーディング信号ＤＲＡｉｊｋの数も多くなる。
【００１５】
図３を参照すると、前記ローデコーディングブロック１２１は、第１〜第ｎメインローデコーダＲＤ１〜ＲＤｎを具備する。第１〜第ｎメインローデコーダＲＤ１〜ＲＤｎはそれぞれデコーダプリチャージング信号ＰＤＰＸＰ、マスタクロック信号ＰＮＷＥ及び多数個のプリデコーディング信号が入力される。多数個のプリデコーディング信号は、下位のプリデコーディング信号（例えば、ＤＲＡ２Ｂ３Ｂ、ＤＲＡ２Ｂ３、ＤＲＡ２３Ｂ，ＤＲＡ２３、以下、ＤＲＡｉ）及び上位のプリデコーディング信号（例えば、第１メインローデコーダＲＤ１のＤＲＡ４５、ＤＲＡ６７）を含む。前記第１〜第ｎメインローデコーダＲＤ１〜ＲＤｎはそれぞれ多数個のノーマルワードラインイネーブル信号ＮＷＥ０、ＮＷＥ１、ＮＷＥ２、ＮＷＥ３を発生させて、それぞれに接続されたワードラインに供給する。前記第１〜第ｎメインローデコーダＲＤ１〜ＲＤｎはそれぞれその構成及び動作が同様である。ここでは説明の重複を避けるために、第１メインローデコーダＲＤ１についてのみ説明する。
【００１６】
第１メインローデコーダＲＤ１は、メインローデコーディング部３６１及び第１〜第４ノーマルワードラインイネーブル信号発生部３５１〜３５４を具備する。前記メインローデコーディング部３６１は、ＮＭＯＳトランジスタ３２１、３２２、３２３を具備する。ＮＭＯＳトランジスタ３２１、３２２は多数個のプリデコーディング信号ＤＲＡ２Ｂ３Ｂ、ＤＲＡ２Ｂ３、ＤＲＡ２３Ｂ、ＤＲＡ２３、ＤＲＡ４５、ＤＲＡ６７のうち上位のプリデコーディング信号ＤＲＡ４５、ＤＲＡ６７によってゲートされ、ＮＭＯＳトランジスタ３２３はマスタクロック信号ＰＮＷＥによってゲートされる。前記マスタクロック信号ＰＮＷＥが論理ハイにイネーブルされると、前記メインローデコーディング部３６１は活性化される。前記マスタクロック信号ＰＮＷＥがイネーブルされた状態で前記上位のプリデコーディング信号ＤＲＡ４５、ＤＲＡ６７が共に論理ハイにイネーブルされると、前記ＮＭＯＳトランジスタ３２１、３２２、３２３がいずれもターンオンされるので、ノードＮ３は接地電圧Ｖｓｓレベルまで下がる。すなわち、前記メインローデコーディング部３６１は、前記上位のプリデコーディング信号ＤＲＡ４５、ＤＲＡ６７が前記第１メインローデコーダＲＤ１に接続されたワードラインを指定する時に前記上位のプリデコーディング信号をデコーディングして接地電圧Ｖｓｓを出力する。
【００１７】
前記第１〜第４ノーマルワードラインイネーブル信号発生部３５１〜３５４は、デコーダプリチャージング信号ＰＤＰＸＰ及び前記多数個のプリデコーディング信号ＤＲＡ２Ｂ３Ｂ、ＤＲＡ２Ｂ３、ＤＲＡ２３Ｂ、ＤＲＡ２３、ＤＲＡ４５、ＤＲＡ６７のうち下位のプリデコーディング信号ＤＲＡ２Ｂ３Ｂ、ＤＲＡ２Ｂ３、ＤＲＡ２３Ｂ、ＤＲＡ２３が入力されて多数個のノーマルワードラインイネーブル信号ＮＷＥ０、ＮＷＥ１、ＮＷＥ２、ＮＷＥ３を発生させる。この第１〜第４ノーマルワードラインイネーブル信号発生部３５１〜３５４は、ＰＭＯＳトランジスタ３３１〜３３８及びインバータ３４１〜３４４を具備する。図３に示されたように、第１〜第４ノーマルワードラインイネーブル信号発生部３５１〜３５４はその構成及び動作が同様なので、ここでは第１ノーマルワードラインイネーブル信号発生部３５１についてのみ説明する。
【００１８】
第１ノーマルワードラインイネーブル信号発生部３５１は、ＰＭＯＳトランジスタ３３１、３３２、インバータ３４１及びＮＭＯＳトランジスタ３１１を具備する。前記ＰＭＯＳトランジスタ３３１はデコーダプリチャージング信号ＰＤＰＸＰによってゲートされる。すなわち、前記ＰＭＯＳトランジスタ３３１はデコーダプリチャージング信号ＰＤＰＸＰが論理ローにイネーブルされるとターンオンされて、ノードＮ２を電源電圧Ｖｃｃレベルにプリチャージさせる。前記ノードＮ２が電源電圧Ｖｃｃレベルにプリチャージされると、前記ノーマルワードラインイネーブル信号ＮＷＥ０は論理ローにディセーブルされる。前記ＰＭＯＳトランジスタ３３２は前記インバータ３４１の出力によってゲートされる。このＰＭＯＳトランジスタ３３２及び前記インバータ３４１はラッチ機能を有する。すなわち、前記ノードＮ２が前記ＰＭＯＳトランジスタ３３１によって電源電圧Ｖｃｃレベルに一度プリチャージされると前記ノードＮ２の電圧は前記インバータ３４１によって反転されてインバータ３４１の出力は論理ローとなり、これは前記ＰＭＯＳトランジスタ３３２をターンオンさせるので、これにより前記ノードＮ２は続けて電源電圧Ｖｃｃレベルに保持される。すなわち、前記ノードＮ２はプリチャージされる。これにより前記ノーマルワードラインイネーブル信号ＮＷＥ０は論理ローにディセーブルされる。以降は、デコーダプリチャージング信号ＰＤＰＸＰが論理ハイにディセーブルされても前記ノードＮ２は電源電圧Ｖｃｃレベルにラッチされる。
【００１９】
前記ＮＭＯＳトランジスタ３１１は下位のプリデコーディング信号ＤＲＡ２Ｂ３Ｂによってゲートされる。すなわち、下位のプリデコーディング信号ＤＲＡ２Ｂ３Ｂが論理ハイになると、前記ＮＭＯＳトランジスタ３１１はターンオンされる。ノードＮ３が接地されている状態で下位のプリデコーディング信号ＤＲＡ２Ｂ３Ｂが論理ハイになると、前記ノードＮ２は接地電圧Ｖｓｓレベルに下がり、これにより前記ノーマルワードラインイネーブル信号ＮＷＥ０は論理ハイにイネーブルされる。前記デコーダプリチャージング信号ＰＤＰＸＰが先にディセーブルされてから下位のプリデコーディング信号ＤＲＡ２Ｂ３Ｂがイネーブルされる場合、前記ノードＮ２はしばらくの間浮遊されることがある。前記ノードＮ２が浮遊されると前記ノーマルワードラインイネーブル信号ＮＷＥ０は定義されなくなり、これにより前記半導体メモリ装置１０１が誤動作するおそれがある。これを防止するために、前記ＰＭＯＳトランジスタ３３２はラッチ機能を有する。すなわち、前記デコーダプリチャージング信号ＰＤＰＸＰがディセーブルされても前記ノードＮ２は前記ＰＭＯＳトランジスタ３３２によって電源電圧Ｖｃｃレベルとなり、続けてプリチャージ状態に保持される。
【００２０】
前記ノードＮ３にバーンイン制御部１１１が接続される。バーンイン制御部１１１の出力電圧レベルが接地電圧Ｖｓｓレベルであれば、前記ノードＮ３は上位のプリデコーディング信号ＤＲＡ４５、ＤＲＡ６７によらずに接地電圧Ｖｓｓレベルに下がる。したがって、前記バーンイン制御部１１１は第１〜第ｎメインローデコーダＲＤ１〜ＲＤｎを同時に活性化させる。下位のプリデコーディング信号ＤＲＡ２Ｂ３Ｂが論理ハイになると、ノーマルワードラインイネーブル信号ＮＷＥ０はイネーブルされる。さらに、プリデコーダ１６１は、バーンインテストのために、いずれの下位プリデコーディング信号ＤＲＡｉを同時に活性化させる。バーンインテスト中にいずれの下位プリデコーディング信号ＤＲＡｉが活性化されるので、前記第１メインローデコーダＲＤ１の電源電流はＰＭＯＳトランジスタ３３２、３３４、３３６、３３８及びＮＭＯＳトランジスタ３１１、３１２、３１３、ＮＱ１（図２参照）に通って流れる。ＮＭＯＳトランジスタＮＱ１〜ＮＱｎは、バーンインテスト中に多数本のワードラインを同時にイネーブルさせるのに十分な電流を供給できるように作られる。これに対し、ＰＭＯＳトランジスタ３２１、３２２、３２３はその寸法が小さく、ノーマルメモリアクセス中に単一のワードラインをイネーブルさせるのに十分である。
【００２１】
このように、ウェーハバーンイン中に第１〜第４ノーマルワードラインイネーブル信号発生部３５１〜３５４はバーンイン制御部によって制御されるので、ＮＭＯＳトランジスタ３２１、３２２、３２３の寸法が小さくても、すなわち、駆動能力が小さい場合であっても、多数本のワードラインを十分駆動できる。これにより、半導体メモリ装置１０１のバーンインテストが正確になされるので、半導体メモリ装置１０１の信頼性が向上する。
【００２２】
図３には１つのメインローデコーダに４つのノーマルワードラインイネーブル信号発生部が接続されていることを示したが、その数は半導体メモリ装置１０１の特性に即して可変できる。例えば、１つのメインローデコーダに８つのノーマルワードラインイネーブル信号発生部を接続させることもできる。
さらに図３にはバーンイン制御部がノードＮ３に接続されていることを示したが、ノードＮ２に接続された場合にも前記図３と同一の効果が得られる。このとき、ＮＭＯＳトランジスタ３１１〜３１４はメインローデコーディング部３６１に含まれる。従って、メインローデコーディング部３６１はプリデコーディング信号ＤＲＡ２３、ＤＲＡ４５、ＤＲＡ６７及びマスタクロック信号ＰＮＷＥによって制御される。
バーンイン制御部は冗長ワードラインイネーブル信号を発生させて冗長ワードラインを制御するローデコーディングブロックにも前述と同様の方法を適用できる。
【００２３】
ワードライン駆動ブロック１３１は、ノーマルワードラインイネーブル信号ＮＷＥｉに応答して多数本のワードラインＷＬ０〜ＷＬｎを制御する。すなわち、ノーマルワードラインイネーブル信号ＮＷＥｉがイネーブルされると多数本のワードラインＷＬ０〜ＷＬｎが活性化される。
【００２４】
前述のように、本発明によると、バーンイン制御部１１１を具備することによりノーマルワードラインイネーブル信号発生部の駆動能力が向上する。従って、メインローデコーダに具備されてプリデコーディング信号をデコーディングするＮＭＯＳトランジスタの寸法が小さくなった場合であっても、半導体メモリ装置１０１のウェーハバーンイン中にワードラインＷＬ０〜ＷＬｎが十分活性化できる。
【００２５】
図面及び明細書には最適な実施形態が開示されている。ここで、特定の用語が使用されたが、これは単に本発明を説明するための目的で使用されたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使用されたものではない。よって、本技術分野の通常の知識を有した者なら、これより様々な変形及び均等な他の実施形態が可能なことは理解できる筈である。よって、本発明の真の技術的保護範囲は特許請求の範囲の技術的な思想によって定まるべきである。
【図面の簡単な説明】
【図１】本発明の好適な実施形態による半導体メモリ装置のブロック図である。
【図２】図１に示されたローデコーディングブロックの回路図である。
【図３】図１に示されたバーンイン制御部の回路図である。
【符号の説明】
１０１ 半導体メモリ装置
１１１ バーンイン制御部
１２１ ローデコーディングブロック
１３１ ワードライン駆動ブロック
１４１ メモリセルアレイ
ＷＬ０〜ＷＬｎ ワードライン
１５１ メタルライン
Claims (13)
- 半導体メモリ装置において、
多数本のワードラインを駆動するワードライン駆動ブロックと、
前記半導体メモリ装置がウェーハバーンインモードに設定されると、ウェーハバーンインイネーブル信号に応答するバーンイン制御部と、
このバーンイン制御部及び前記ワードライン駆動ブロックに接続され、前記半導体メモリ装置がウェーハバーンインモードに設定されると、前記バーンイン制御部に応答して前記ワードライン駆動ブロックを制御する多数個のワードラインイネーブル信号を活性化させるローデコーディングブロックとを具備し、
前記バーンイン制御部は、前記ローデコーディングブロックのデコーディング動作を制御するマスタクロック信号がさらに入力され、
前記半導体メモリ装置がウェーハバーンインモードに設定されると、前記マスタクロック信号及びウェーハバーンインイネーブル信号はイネーブルされ、前記ローデコーディングブロックは、前記バーンイン制御部の出力が入力されて多数個のノーマルワードライン信号をイネーブルさせることにより前記多数本のワードラインが活性化されることを特徴とする半導体メモリ装置。 - 前記ローデコーディングブロックは多数個のメインローデコーダを具備し、多数個のメインローデコーダはそれぞれ、
前記バーンイン制御部に接続され、マスタクロック信号及び多数個のプリデコーディング信号が入力され、前記マスタクロック信号がイネーブルされると前記多数個のプリデコーディング信号をデコーディングするメインローデコーディング部と、
このメインローデコーディング部及び前記ワードライン駆動ブロックに接続され、デコーダプリチャージング信号が入力され、前記多数個のワードラインイネーブル信号のいずれかを発生させ、前記デコーダプリチャージング信号がイネーブルされると、前記いずれかのワードラインイネーブル信号を非活性化させ、前記ウェーハバーンインモード時には、前記バーンイン制御部の出力に応答して前記ワードラインイネーブル信号を活性化させるワードラインイネーブル信号発生部とを具備することを特徴とする請求項１に記載の半導体メモリ装置。 - 前記バーンイン制御部は、前記ウェーハバーンインモード時に接地電圧を出力することを特徴とする請求項１に記載の半導体メモリ装置。
- 多数本のワードラインを駆動するワードライン駆動ブロック及び外部から入力されるローアドレスをプリデコーディングして多数個のプリデコーディング信号を発生させるプリデコーダを具備する半導体メモリ装置において、
前記半導体メモリ装置をウェーハバーンインモードに設定するウェーハバーンインイネーブル信号が入力されるバーンイン制御部と、
このバーンイン制御部及び前記ワードライン駆動ブロックに接続され、前記ワードライン駆動ブロックを制御するための多数個のワードラインイネーブル信号を発生させるローデコーディングブロックとを具備し、
前記ローデコーディングブロックは多数個のメインローデコーダを具備し、多数個のメインローデコーダはそれぞれ、
前記バーンイン制御部に接続され、マスタクロック信号及び前記多数個のプリデコーディング信号のうち上位のプリデコーディング信号が入力されて前記上位のプリデコーディング信号をデコーディングするメインローデコーディング部と、
このメインローデコーディング部及び前記ワードライン駆動ブロックに接続され、デコーダプリチャージング信号及び前記多数個のプリデコーディング信号のうち下位のプリデコーディング信号が入力されて前記多数個のノーマルワードラインイネーブル信号の一部を発生させ、前記デコーダプリチャージング信号がイネーブルされると前記一部のワードラインイネーブル信号を非活性化させ、前記ウェーハバーンインモード時には、前記下位のプリデコーディング信号及び前記バーンイン制御部の出力に応答して前記ワードラインイネーブル信号の一部を制御する少なくとも４つのワードラインイネーブル信号発生部とを具備することを特徴とする半導体メモリ装置。 - 前記ウェーハバーンインモード時に、前記下位のプリデコーディング信号及び前記ウェーハバーンインイネーブル信号はイネーブルされ、前記少なくとも４つのワードラインイネーブル信号発生部は活性化されて、前記ワードラインイネーブル信号の一部をイネーブルさせることを特徴とする請求項４に記載の半導体メモリ装置。
- 前記バーンイン制御部は、前記ローデコーディングブロックのデコーディング動作を制御するマスタクロック信号がさらに入力されることを特徴とする請求項４に記載の半導体メモリ装置。
- 前記半導体メモリ装置がウェーハバーンインモードに設定されると、前記マスタクロック信号及び前記ウェーハバーンインイネーブル信号はイネーブルされ、前記少なくとも４つのワードラインイネーブル信号発生部は、前記バーンイン制御部の出力が入力されて前記ワードラインイネーブル信号の一部をイネーブルさせることにより、前記多数個のワードラインが活性化されることを特徴とする請求項６に記載の半導体メモリ装置。
- 前記バーンイン制御部は、前記ウェーハバーンインモード時に接地電圧を出力することを特徴とする請求項４に記載の半導体メモリ装置。
- 前記デコーダプリチャージング信号は、前記半導体メモリ装置が待ち状態に設定されるとイネーブルされることを特徴とする請求項４に記載の半導体メモリ装置。
- 前記バーンイン制御部は、前記ウェーハバーンインモード時に冗長ワードラインをイネーブルさせるか否かを制御することを特徴とする請求項４に記載の半導体メモリ装置。
- 半導体メモリ装置は多数個のローデコーダ及びバーンイン制御器並びに多数本のワードラインを具備し、前記各ローデコーダは、
外部アドレスが前記多数本のワードラインのうちいずれかを指定するときに前記ローデコーダを活性化させるメインデコーディング装置と、
前記ローデコーダが活性化される時に、それぞれ前記多数本のワードラインのうち対応するいずれかのワードラインを制御するワードラインイネーブル信号を発生させる多数個のワードラインイネーブル信号発生器とを具備し、
前記バーンイン制御器は前記多数個のローデコーダに接続され、前記半導体メモリ装置がウェーハバーンインモードの時に前記多数個のローデコーダを活性化させ、
前記メインデコーディング装置は第１ノードと第１電圧との間に接続された１対の直列トランジスタを具備し、前記１対の直列トランジスタが活性化されて前記第１ノードを前記第１電圧にプルアップする時に前記ローデコーダを活性化させ、前記バーンイン制御器は前記ローデコーダの前記第１ノードに接続され、
前記バーンイン制御器は多数個のトランジスタを具備し、前記多数個のトランジスタはそれぞれ前記第１電圧と前記第１ノードのうち対応するいずれかのノードとの間に接続され、前記メインデコーディング装置の直列接続されたトランジスタより大きいことを特徴とする半導体メモリ装置。 - 前記多数個のワードラインイネーブル信号発生器はそれぞれ第２電圧と前記多数個のワードラインイネーブル信号発生器を含む前記ローデコーダの第１ノードとの間に接続される素子を含み、前記直列接続されたトランジスタのそれぞれは、前記ワードラインイネーブル信号発生器の素子のいずれかが前記第１ノードを前記第２電圧にプルアップさせる電流を流す時に前記対応する第１ノードを前記第１電圧にプルアップできる強度を有し、前記バーンイン制御器のトランジスタのそれぞれは、前記ワードラインイネーブル信号発生器の多数個の素子が前記第１ノードを前記第２電圧にプルアップさせる電流を流す時に前記対応する第１ノードを前記第１電圧にプルアップできる強度を有することを特徴とする請求項１１に記載の半導体メモリ装置。
- 前記半導体メモリ装置は外部アドレスから上位のプリデコーディング信号及び下位のプリデコーディング信号を発生させるプリデコーダをさらに具備し、前記各メインデコーディング装置は、前記上位のプリデコーディング信号に応答して対応するローデコーダを活性化させ、前記ワードラインイネーブル信号発生器は、前記上位のプリデコーディング信号に応答して前記ワードラインイネーブル信号を活性化させることを特徴とする請求項１１に記載の半導体メモリ装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990012030A KR100287191B1 (ko) | 1999-04-07 | 1999-04-07 | 웨이퍼 번인시 워드라인들을 충분히 구동시키는 반도체 메모리장치 |
| KR1999P-12030 | 1999-04-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000331497A JP2000331497A (ja) | 2000-11-30 |
| JP3693553B2 true JP3693553B2 (ja) | 2005-09-07 |
Family
ID=19578901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000102696A Expired - Fee Related JP3693553B2 (ja) | 1999-04-07 | 2000-04-04 | 半導体メモリ装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6256257B1 (ja) |
| JP (1) | JP3693553B2 (ja) |
| KR (1) | KR100287191B1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100380344B1 (ko) * | 2000-08-09 | 2003-04-14 | 삼성전자주식회사 | 패키지 번인 테스트가 가능한 반도체 장치 및 패키지 번인테스트방법 |
| KR100873618B1 (ko) * | 2007-04-13 | 2008-12-12 | 주식회사 하이닉스반도체 | 워드 라인 테스트 제어 회로 |
| KR20090075909A (ko) * | 2008-01-07 | 2009-07-13 | 삼성전자주식회사 | 반도체 메모리 장치에서의 멀티 워드라인 테스트를 위한어드레스 코딩방법 |
| KR100920845B1 (ko) | 2008-06-04 | 2009-10-08 | 주식회사 하이닉스반도체 | 로우 어드레스 디코더 및 이를 포함하는 반도체 메모리장치 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970010658B1 (ko) * | 1993-11-26 | 1997-06-30 | 삼성전자 주식회사 | 번-인회로를 가지는 반도체메모리장치 및 그 번-인방법 |
| KR0119887B1 (ko) * | 1994-06-08 | 1997-10-30 | 김광호 | 반도체 메모리장치의 웨이퍼 번-인 테스트 회로 |
| KR0135108B1 (ko) * | 1994-12-13 | 1998-04-25 | 김광호 | 스트레스 테스트 회로를 포함하는 반도체 메모리 장치 |
| EP0745998B1 (en) * | 1995-05-31 | 2004-01-02 | United Memories, Inc. | Circuit and method for accessing memory cells of a memory device |
| KR100228530B1 (ko) * | 1996-12-23 | 1999-11-01 | 윤종용 | 반도체 메모리 장치의 웨이퍼 번인 테스트회로 |
| KR100257580B1 (ko) * | 1997-11-25 | 2000-06-01 | 윤종용 | 반도체 메모리 장치의 번-인 제어 회로 |
-
1999
- 1999-04-07 KR KR1019990012030A patent/KR100287191B1/ko not_active IP Right Cessation
-
2000
- 2000-02-28 US US09/514,467 patent/US6256257B1/en not_active Expired - Lifetime
- 2000-04-04 JP JP2000102696A patent/JP3693553B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000065604A (ko) | 2000-11-15 |
| US6256257B1 (en) | 2001-07-03 |
| JP2000331497A (ja) | 2000-11-30 |
| KR100287191B1 (ko) | 2001-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100507379B1 (ko) | 워드라인 구동 회로 | |
| JPH11317078A (ja) | 半導体メモリ装置 | |
| JP2008305531A (ja) | ワードライン駆動回路及びこれを備える半導体メモリ装置並びにそのテスト方法 | |
| US7379357B2 (en) | Semiconductor memory device having advanced repair circuit | |
| KR100297193B1 (ko) | 리던던트 로우 대체 구조를 가지는 반도체 메모리 장치 및 그것의 로우 구동 방법 | |
| KR100363085B1 (ko) | 리던던시 효율을 향상시키는 로우 리던던시 스킴을 갖는반도체장치 | |
| JPH1145598A (ja) | 半導体記憶装置 | |
| JP2001222896A (ja) | ローリペア方式を用いる半導体メモリ素子 | |
| JP3693553B2 (ja) | 半導体メモリ装置 | |
| JP3841252B2 (ja) | ツルー／コンプリメント冗長構造を有する半導体メモリ装置 | |
| US8051344B2 (en) | Semiconductor memory testing device and method of testing semiconductor using the same | |
| KR100287189B1 (ko) | 활성화된 다수개의 워드라인들이 순차적으로 디세이블되는 반도체 메모리장치 | |
| US7068553B2 (en) | Row redundancy circuit | |
| KR100535814B1 (ko) | 서브워드라인 드라이버의 안정된 부스팅 마진을 얻을 수있는 워드라인 제어신호 발생회로, 워드라인 제어신호발생방법, 및 그것을 구비한 반도체 메모리 장치 | |
| KR100827444B1 (ko) | 반도체 메모리 장치 및 이의 번인 테스트 방법 | |
| KR100554848B1 (ko) | 어드레스 억세스 타임 조절 회로를 구비한 반도체 메모리소자 | |
| US7546491B2 (en) | Semiconductor memory device with standby current failure judging function and method for judging standby current failure | |
| KR20080040207A (ko) | 반도체 메모리 장치 | |
| US6920073B2 (en) | Row redundancy circuit and repair method | |
| KR100207532B1 (ko) | 반도체 메모리장치의 로우 어드레스 체인회로 | |
| JP2000090694A (ja) | 半導体メモリ装置 | |
| KR100334532B1 (ko) | 워드라인 구동장치 | |
| JP2002245795A (ja) | 半導体装置 | |
| KR20070107413A (ko) | 반도체 메모리 소자의 워드라인 구동 신호 발생 회로 | |
| KR19980074606A (ko) | 반도체 메모리 장치의 리던던시 워드라인 구동회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050111 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050331 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050614 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050621 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3693553 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090701 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100701 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110701 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120701 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130701 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |