KR100380344B1 - 패키지 번인 테스트가 가능한 반도체 장치 및 패키지 번인테스트방법 - Google Patents

패키지 번인 테스트가 가능한 반도체 장치 및 패키지 번인테스트방법 Download PDF

Info

Publication number
KR100380344B1
KR100380344B1 KR10-2000-0046232A KR20000046232A KR100380344B1 KR 100380344 B1 KR100380344 B1 KR 100380344B1 KR 20000046232 A KR20000046232 A KR 20000046232A KR 100380344 B1 KR100380344 B1 KR 100380344B1
Authority
KR
South Korea
Prior art keywords
burn
test
signal
address
package
Prior art date
Application number
KR10-2000-0046232A
Other languages
English (en)
Other versions
KR20020012956A (ko
Inventor
임규남
최종현
강상석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2000-0046232A priority Critical patent/KR100380344B1/ko
Priority to US09/906,896 priority patent/US6535440B2/en
Publication of KR20020012956A publication Critical patent/KR20020012956A/ko
Application granted granted Critical
Publication of KR100380344B1 publication Critical patent/KR100380344B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits

Abstract

본 발명은 패키지 번인 테스트가 가능한 반도체 장치 및 방법에 관한 것으로, 본 발명의 장치는 외부로부터 입력된 패키지 번인 세트명령을 저장하고 패키지 번인 세트신호를 발생하는 패키지 번인 레지스터와, 복수의 제 1 어드레스단자들을 통해 외부로부터 입력된 복수의 어드레스신호 및 상기 패키지 번인 세트신호에 응답하여 번인 테스트용 전원전압신호를 발생하는 패키지 번인 전원전압 발생부와, 제 2 어드레스 단자를 통하여 입력되는 어드레스신호와, 제어신호 입력단자를 통하여 입력된 인에이블 제어신호와, 상기 패키지 번인 세트신호를 조합하여 번인 테스트용 마스터 신호를 발생하는 마스터 신호 발생부와, 상기 번인 테스트용 마스터 신호 및 복수의 제 3 어드레스 단자들을 통하여 입력되는 복수의 어드레스신호를 입력하여 상기 패키지 번인 테스트용 전압신호를 사용하여 번인 테스트를 수행하는 번인 테스트 회로부를 포함한다. 따라서, 본 발명에서는 패키지 후에도 번인 테스트가 가능하다.

Description

패키지 번인 테스트가 가능한 반도체 장치 및 패키지 번인 테스트방법{APPARATUS AND METHOD OF POST PACKAGE SEMICONDUCTOR BURN-IN TEST}
본 발명은 패키지 번인 테스트가 가능한 반도체 장치 및 패키지 번인 테스트방법에 관한 것으로서, 특히 패키지 상태에서 번인 테스트가 가능하도록 하는 장치 및 방법에 관한 것이다.
반도체 메모리 장치의 정상동작수명을 실제환경에서 테스트하려면 엄청난 시간이 걸린다. 많은 수의 양산제품에 대해서 동작수명을 정확히 예측하면서 테스트시간을 줄이는 것은 매우 중요하다. 이런 필요에 의해 번인이라는 방법을 사용한다. 번인 테스트는 실제 환경보다 열악한 환경에서 제품을 테스트하여 짧은 시간에 과도한 스트레스를 가하는 방법이다. 메모리 벤더는 이러한 스트레스를 통과한 제품에 한하여 실제 동작환경에서의 동작수명을 보장하면서 판매하는 것이다.
번인 테스트를 보다 효율적으로 하기 위해서 웨이퍼 상태에서 하는 번인방법이 사용되고 있다. 이 방법은 DC 테스트뿐만 아니라 센싱, 라이팅 동작에서의 테스트도 가능하도록 하여 불량칩에 대한 효율적인 스크린 방법이라고 할 수 있다.
웨이퍼 번인 방법의 개략도를 도 1에 나타낸다. 웨이퍼 상에서 스크라이브 라인에 의해 복수의 다이들로 구획되어 있는 각 칩들내에는 웨이퍼 번인 회로부(10)와 테스트에 필요한 여러 가지 전원전압을 입력하기 위한 더미패드들(20)을 포함한다. 웨이퍼 번인 회로부(10)는 더미패드를 통해 WBE 신호를 입력하여 테스트 마스터 신호인 PWBE신호를 만들어낸다. 여기에 테스트에 필요한 DC 전원의 안정적인 공급을 위해 VPP, VBB, VP, VBL 이라는 전원용 더미패드(20)를 통해 외부로부터 전원전압을 입력한다. 또한, 어드레스 패드(A0~A5)를 통해 테스트 제어신호를 입력하여 각 테스트모드에 대응하는 번인동작을 수행한다.
그러나, 패키지된 상태에서는 번인테스트에 사용된 더미패드들이 외부와 연결될 수 없기 때문에 패키지 상태에서 번인 테스트는 불가능하였다.
따라서, 패키지 후에도 칩의 번인 테스트가 가능한 여러 가지 연구들이 진행되어 왔다.
미국특허 5,471429호 및 5,638,331호에서는 패키지 후에도 번인 테스트가 가능한 반도체 장치들을 개시하고 있다. 그러나 , 이들 특허에서는 번인 테스트를 위하여 퓨즈옵션을 구성하고 있기 때문에 1회성의 번인 테스트만 가능하다.
본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위하여 패키지 상태에서도 번인 테스트에 필요한 전원전압과 제어신호를 발생할 수 있도록 함으로써 패키지 상태에서도 웨이퍼 번인 테스트방법으로 번인 테스트가 가능한 반도체 장치 및 패키지 번인 테스트방법을 제공하는 데 있다.
도 1은 종래의 웨이퍼 레벨 번인 테스트를 설명하기 위한 도면.
도 2는 본 발명에 의한 패키지 레벨 번인 테스트를 설명하기 위한 도면.
도 3은 본 발명에 의한 번인 테스트 마스터신호 발생회로를 나타낸 도면.
도 4는 도 3의 각부 파형도.
도 5는 본 발명에 의한 패키지 레벨 번인 테스트용 VPP 발생회로를 나타낸 도면.
도 6 본 발명에 의한 패키지 레벨 번인 테스트용 VBB 발생회로를 나타낸 도면.
도 7 본 발명에 의한 패키지 레벨 번인 테스트용 VBL 발생회로를 나타낸 도면.
도 8 본 발명에 의한 패키지 레벨 번인 테스트용 VP 발생회로를 나타낸 도면.
<도면의 주요부분에 대한 부호의 설명>
10 : 번인 테스트 회로부 20 : 더미패드
30 : 패키지 번인 레지스터 40 : 마스터신호 발생부
50 : 패키지 번인 전압 발생부
상기한 본 발명의 목적을 달성하기 위하여 본 발명의 장치는 외부로부터 입력된 패키지 번인 세트명령을 저장하고 패키지 번인 세트신호를 발생하는 패키지번인 레지스터와, 복수의 제 1 어드레스단자들을 통해 외부로부터 입력된 복수의 어드레스신호 및 상기 패키지 번인 세트신호에 응답하여 번인 테스트용 전압신호를 발생하는 패키지 번인 전압 발생부와, 제 2 어드레스 단자를 통하여 입력되는 어드레스신호와, 제어신호 입력단자를 통하여 입력된 인에이블 제어신호와, 상기 패키지 번인 세트신호를 조합하여 번인 테스트용 마스터 신호를 발생하는 마스터 신호 발생부와, 상기 번인 테스트용 마스터 신호 및 복수의 제 3 어드레스 단자들을 통하여 입력되는 복수의 어드레스신호를 입력하여 상기 패키지 번인 테스트용 전압신호를 사용하여 번인 테스트를 수행하는 번인 테스트 회로부를 구비한 것을 특징으로 한다.
상기 패키지 번인 전원전압 발생부는 VPP전압발생부, VBB전압 발생부, VBL전압발생부, VP 전압 발생부를 포함한다.
본 발명의 방법은 패키지 번인 레지스터를 세팅하고, 패키지 번인 테스트용 전압을 발생하고, 번인 마스터 제어신호를 세팅한 다음에 상기 번인 마스터 제어신호와 패키지 번인 테스트용 전압을 사용하여 번인 테스트를 수행하는 단계를 구비하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여, 본 발명의 일 실시예를 통해 본 발명을 보다 상세하게 설명하고자 한다.
도 2는 본 발명에 의한 패키지 레벨 번인 테스트 회로의 구성을 나타낸다. 도 2에서 번인 테스트회로는 기존의 웨이퍼 번인 테스트회로부(10)와, 패키지 번인 레지스터(30)와, 마스터신호 발생부(40)와, 패키지 번인 전압 발생부(50)을 포함한다. 패키지 상태에서는 더미 패드(20)를 외부에서 연결할 수 없기 때문에 내부에서 필요한 신호들을 만들어 내야한다. 패키지 번인 레지스터(30)는 외부로부터 제공되는 패키지 번인 세트명령을 입력받아 패키지 번인 세트신호(PPBI)를 발생한다.
마스터 신호 발생부(40)는 도 3에 도시한 바와 같이, 낸드게이트(32) 노아게이트(36), 인버터(34, 38)를 포함하고, A10 신호, PPBI신호, WBE신호를 조합하여 마스터 신호(PWBE)를 생성한다. 즉, 웨이퍼 레벨에서는 WBE 신호에 의해 PWBE를 발생하고, 패키지 레벨에서는 A10 및 PPBI신호를 입력하여 PWBE를 발생한다. 즉, 도 4에 도시한 바와 같이, 패키지 상태에서는 먼저 패키지 번인 레지스터(30)를 통하여 패키지 번인 세트신호가 인에이블된 상태에서 어드레스신호 A10이 하이상태로 인에이블되면, 마스터 신호(PWBE)는 하이상태로 인에이블된다.
패키지 번인 전압 발생부(50)는 PPBI신호 및 어드레스신호[6:11]를 입력하여 웨이퍼 번인 테스트회로부(10)에서 필요한 테스트 전압 VPP, VBB, VBL, VP를 각각 발생하여 웨이퍼 레벨에서 더미패드(20)를 통해 인가되는 것과 동일한 방식으로 웨이퍼 번인 테스트회로부(10)에 제공한다. 어드레스신호[6:11]는 웨이퍼 레벨 번인 테스트시 사용되지 않은 어드레스신호이다. 여기서, VPP는 워드라인 승압전압이고, VBB는 기판 백 바이어스 전압이고, VBL은 비트라인 프리차지전압이고, VP는 셀 캐패시터의 플레이트 전압을 나타낸다.
패키지 번인 전압 발생부는 VPP 전압 발생부(52), VBB 전압발생부(54), VBL 전압 발생부(56), VP 전압발생부(58)을 포함한다.
도 5를 참조하면, VPP 전압 발생부(52)는 제 1 어드레스신호 A6 및 패키지번인 세트신호 PPBI에 응답하여 VPP전압을 펌핑하는 펌핑회로부(52A), 펌핑회로부의 출력전압을 EVCC+2VTN전압으로 홀딩하는 홀딩부(52B), 홀딩부(52B)에 의해 홀딩된 EVCC+2VTN 전압에 의해 EVCC를 패키지 번인 테스트용 VPP전압으로 구동하는 구동부(52C)를 포함한다. 펌핑회로부(52A)는 낸드게이트(G1) 인버터(G2), 펌핑회로(PUMP), 발진기(OSC), 검출기(DET)를 포함한다. PPBI=H, A6=H인 경우에 펌핑회로(PUMP)는 인에이블되어 VPP 전압을 발생한다. 검출기(DET)는 A6=H인 상태에서 인에이블되어 펌핑회로(PUMP)의 출력전압을 기준전압과 비교하여 발진기(OSC)의 제어신호를 발생한다. 홀딩부(52B)는 엔모스 트랜지스터(NM1, NM2, NM3)를 포함한다. 엔모스 트랜지스터(NM2, NM3)는 펌핑회로(PUMP)의 출력전압이 EVCC+2VTN 이상으로 상승하게 되면 턴온되어 외부전원전압(EVCC)로 바이패스시킴으로써 구동부(52C)의 엔모스 트랜지스터(NM4)의 게이트를 EVCC+2VTN으로 홀딩한다. 구동부(52C)는 EVCC를 VPP전압으로 출력한다.
VBB전압발생부(54)는 도 6에 도시한 바와 같이, 제 2 어드레스신호 A7 및 패키지 번인 세트신호 PPBI에 응답하여 제 4 어드레스단자 A11와 연결된 어드레스 버퍼(54A)를 디스에이블시키고 스위칭제어신호를 발생하는 VBB제어부(54B), 스위칭제어신호에 응답하여 상기 제 4 어드레스단자를 통해 입력된 VBB전압을 패키지 번인 테스트용 VBB전압으로 출력하는 스위칭부(54C)를 포함한다. VBB 제어부(54B)는 엔모스 트랜지스터(NM6~NM14), 피모스트랜지스터(PM1~PM4), 게이트(G3~G9, G12)를 포함한다. VBB 제어부(54B)는 PPBI=H, A7=H인 상태에서 어드레스 버퍼(54A)의 출력을 하이상태로 만들어 PA11신호를 로우상태로 인에이블시키고, 스위칭제어신호 VS를 하이상태로 발생하고, 어드레스 버퍼(54A)의 입력을 VBB 상태로 유지시킨다. 따라서, 어드레스단자 A11을 통해 입력된 VBB 전압신호가 스위칭부(54C)를 통해 출력되도록 제어한다. 스위칭부(54C)는 인버터(G10, G110 및 엔모스 트랜지스터(NM15, NM16)을 포함하고, 스위칭제어신호 VS의 하이상태에서 엔모스 트랜지스터(NM15, NM16)이 턴온된다. 따라서, 패키지 번인 테스트모드에서는 A11을 통해 인가된 VBB 전압이 스위칭부(54C)를 통해 출력되게 된다. 노말모드에서는 스위칭부(54C)는 턴오프상태를 유지하고, 어드레스버퍼(54A)는 어드레스단자 A11을 통해 입력되는 어드레스신호를 버퍼링하여 PA11로 출력한다.
VBL전압발생부(56)는 도 7에 도시한 바와 같이, 패키지 번인 세트신호 PPBI에 응답하여 제 3 어드레스신호 A8이 하이인 경우에는 EVCC-VTN을 패키지 번인 테스트용 VBL 전압으로 발생하는 풀업 수단(56A)와, 제 3 어드레스신호 A8이 로우인 경우에는 0를 패키지 번인 테스트용 VBL 전압으로 발생하는 풀다운 수단(56B)을 포함한다. 풀업수단(56A)는 낸드게이트(G13), 인버터(G14), 엔모스 트랜지스터(NM17)을 포함한다. 풀다운수단(56B)는 인버터(G15), 노아 게이트(G16), 엔모스 트랜지스터(NM18)을 포함한다.
VP전압발생부(58)는 도 8에 도시한 바와 같이, 패키지 번인 세트신호 PPBI에 응답하여 제 4 어드레스신호 A9가 하이인 경우에는 EVCC-3VTN을 패키지 번인 테스트용 VP 전압으로 발생하는 풀업 수단(58A)와, 제 3 어드레스신호 A9가 로우인 경우에는 ｜VTP｜를 패키지 번인 테스트용 VBL 전압으로 발생하는 풀다운 수단(58B), 기준전압발생부(58C)를 포함한다. 풀업수단(58A)은 낸드 게이트(G17),인버터(G18), 엔모스 트랜지스터(NM19~NM21)을 포함한다. 풀다운수단(58B)는 인버터(G19), 노아 게이트(G20), 피모스 트랜지스터(PM5), 엔모스 트랜지스터(NM22)를 포함한다. 기준전압 발생부(58C)는 피모스 트랜지스터(PM6, PM7), 엔모스 트랜지스터(NM23, NM24)를 포함한다. 풀업수단(58C)은 A9=H, PPBI=H인 상태에서 NM19가 턴온되어 EVCC-3VTN의 레벨을 가진 VP전압을 발생한다. 이 때, 기준전압 발생부(58C)는 노드(N1)과 VP 출력단 사이의 전압레벨이 VTN으로 유지되도록 기준전압을 발생한다. 풀다운수단(58C)는 A9=L, PPBI=H인 상태에서 NM22를 턴온시켜서 ｜VTP｜의 레벨을 가진 VP 전압을 발생한다. 이 때 기준전압 발생부(58C)는 노드(N2)와 VP 출력단 사이의 전압레벨이 VTP가 유지되도록 기준전압을 발생한다.
이와 같이, 패키지 상태에서 번인 테스트에 필요한 VPP, VBB, VBL, VP 전압들을 발생하여 웨이퍼 번인 테스트 회로부(10)에 제공하고, WBE 대신에 A10 및 PPBI에 의해 마스터 신호를 발생함으로써, 패키지 상태에서 웨이퍼 번인 테스트 환경을 마련할 수 있다.
이와 같이 패키지 상태에서 웨이퍼 번인 테스트와 동일한 환경을 조성한 다음에 어드레스[0:5]를 통하여 번인 제어신호를 인가하면서 마치 웨이퍼 번인 테스트와 동일한 방법으로 테스트를 수행하게 된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
이상, 설명한 바와 같이 본 발명에서는 패키지 상태에서 웨이퍼 번인 테스트를 위한 환경을 제공함으로써 패키지 상태에서 기존의 웨이퍼 번인 테스트와 동일한 방식으로 번인 테스트가 가능함으로 별도의 패키지 번인을 위한 테스트설비를 마련하지 않고도 기존의 웨이퍼 번인 설비를 이용하여 패키지 상태의 번인 테스트가 가능하다.

Claims (7)

  1. 외부로부터 입력된 패키지 번인 세트명령을 저장하고 패키지 번인 세트신호를 발생하는 패키지 번인 레지스터;
    복수의 제 1 어드레스단자들을 통해 외부로부터 입력된 복수의 어드레스신호 및 상기 패키지 번인 세트신호에 응답하여 번인 테스트용 전압신호를 발생하는 패키지 번인 전원전압 발생부;
    제 2 어드레스 단자를 통하여 입력되는 어드레스신호와, 제어신호 입력단자를 통하여 입력된 인에이블 제어신호와, 상기 패키지 번인 세트신호를 조합하여 번인 테스트용 마스터 신호를 발생하는 마스터 신호 발생부; 및
    상기 번인 테스트용 마스터 신호 및 복수의 제 3 어드레스 단자들을 통하여 입력되는 복수의 어드레스신호를 입력하여 상기 패키지 번인 테스트용 전압신호를 사용하여 번인 테스트를 수행하는 번인 테스트 회로부를 구비한 것을 특징으로 하는 패키지 번인 테스트가 가능한 반도체 장치.
  2. 제 1 항에 있어서, 상기 패키지 번인 전압 발생부는 VPP전압발생부, VBB전압 발생부, VBL전압발생부, VP 전압 발생부를 포함하는 것을 특징으로 하는 패키지 번인 테스트가 가능한 반도체 장치.
  3. 제 2 항에 있어서, 상기 VPP 전압 발생부는
    상기 복수의 제 1 어드레스단자를 통해 입력된 제 1 어드레스신호 및 상기 패키지 번인 세트신호에 응답하여 VPP전압을 펌핑하는 펌핑회로부;
    상기 펌핑회로부의 출력전압을 EVCC+2VTN전압으로 홀딩하는 홀딩부;
    상기 홀딩부에 의해 홀딩된 EVCC+2VTN 전압에 의해 EVCC를 패키지 번인 테스트용 VPP전압으로 구동하는 구동부를 구비하는 것을 특징으로 하는 패키지 번인 테스트가 가능한 반도체 장치.
  4. 제 2 항에 있어서, 상기 VBB전압발생부는
    상기 복수의 제 1 어드레스단자를 통해 입력된 제 2 어드레스신호 및 상기 패키지 번인 세트신호에 응답하여 제 4 어드레스단자와 연결된 어드레스 버퍼를 디스에이블시키고 스위칭제어신호를 발생하는 VBB제어부;
    상기 스위칭제어신호에 응답하여 상기 제 4 어드레스단자를 통해 입력된 VBB전압을 패키지 번인 테스트용 VBB전압으로 출력하는 스위칭부를 구비한 것을 특징으로 하는 패키지 번인 테스트가 가능한 반도체 장치.
  5. 제 2 항에 있어서, 상기 VBL전압발생부는
    상기 패키지 번인 세트신호에 응답하여 상기 복수의 제 1 어드레스단자들을 통해 입력된 제 3 어드레스신호가 하이인 경우에는 하이레벨의 패키지 번인 테스트용 VBL 전압을 발생하는 풀업 수단; 및
    상기 제 3 어드레스신호가 로우인 경우에는 로우레벨의 패키지 번인 테스트용 VBL 전압으로 발생하는 풀다운 수단을 구비한 것을 특징으로 패키지 번인 테스트가 가능한 반도체 장치.
  6. 제 2 항에 있어서, 상기 VP전압발생부는
    상기 패키지 번인 세트신호에 응답하여 상기 복수의 제 1 어드레스단자들을 통해 입력된 제 4 어드레스신호가 하이인 경우에는 하이레벨의 패키지 번인 테스트용 VP 전압을 발생하는 풀업 수단; 및
    상기 제 3 어드레스신호가 로우인 경우에는 로우레벨의 패키지 번인 테스트용 VBL 전압을 발생하는 풀다운 수단을 구비한 것을 특징으로 패키지 번인 테스트가 가능한 반도체 장치.
  7. 외부로부터 입력된 패키지 번인 세트명령을 저장하고 패키지 번인 세트신호를 발생하는 단계;
    복수의 제 1 어드레스단자들을 통해 외부로부터 입력된 복수의 어드레스신호 및 상기 패키지 번인 세트신호에 응답하여 번인 테스트용 전압신호를 발생하는 단계;
    제 2 어드레스 단자를 통하여 입력되는 어드레스신호와, 제어신호 입력단자를 통하여 입력된 인에이블 제어신호와, 상기 패키지 번인 세트신호를 조합하여 번인 테스트용 마스터 신호를 발생하는 단계; 및
    상기 번인 테스트용 마스터 신호 및 복수의 제 3 어드레스 단자들을 통하여 입력되는 복수의 어드레스신호를 입력하여 상기 패키지 번인 테스트용 전압신호를 사용하여 번인 테스트를 수행하는 단계를 구비한 것을 특징으로 하는 패키지 번인 테스트 방법.
KR10-2000-0046232A 2000-08-09 2000-08-09 패키지 번인 테스트가 가능한 반도체 장치 및 패키지 번인테스트방법 KR100380344B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2000-0046232A KR100380344B1 (ko) 2000-08-09 2000-08-09 패키지 번인 테스트가 가능한 반도체 장치 및 패키지 번인테스트방법
US09/906,896 US6535440B2 (en) 2000-08-09 2001-07-16 Apparatus and method for package level burn-in test in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0046232A KR100380344B1 (ko) 2000-08-09 2000-08-09 패키지 번인 테스트가 가능한 반도체 장치 및 패키지 번인테스트방법

Publications (2)

Publication Number Publication Date
KR20020012956A KR20020012956A (ko) 2002-02-20
KR100380344B1 true KR100380344B1 (ko) 2003-04-14

Family

ID=19682544

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0046232A KR100380344B1 (ko) 2000-08-09 2000-08-09 패키지 번인 테스트가 가능한 반도체 장치 및 패키지 번인테스트방법

Country Status (2)

Country Link
US (1) US6535440B2 (ko)
KR (1) KR100380344B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100413242B1 (ko) * 2001-12-20 2004-01-03 주식회사 하이닉스반도체 웨이퍼 번인 테스트 모드 회로
US7120842B2 (en) * 2003-09-22 2006-10-10 Texas Instruments Incorporated Mechanism to enhance observability of integrated circuit failures during burn-in tests
KR100674988B1 (ko) * 2005-08-11 2007-01-29 삼성전자주식회사 패키지 번인 테스트가 가능한 반도체 집적 회로 및 번인테스트 방법
KR101062742B1 (ko) * 2009-02-05 2011-09-06 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 테스트 방법
KR20120068228A (ko) * 2010-12-17 2012-06-27 에스케이하이닉스 주식회사 반도체 장치 및 그 동작방법
US9281081B1 (en) * 2014-11-10 2016-03-08 SK Hynix Inc. Built-in test circuit of semiconductor apparatus
CN116990660A (zh) * 2023-06-25 2023-11-03 珠海妙存科技有限公司 eMMC老化测试方法、装置、电子设备及计算机可读存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5452253A (en) * 1992-09-24 1995-09-19 Goldstar Electron, Co. Ltd. Burn-in test circuit for semiconductor memory device
US5471429A (en) * 1993-11-26 1995-11-28 Samsung Electronics Co., Ltd. Burn-in circuit and method therefor of semiconductor memory device
US5638331A (en) * 1994-12-13 1997-06-10 Samsung Electronics Co., Ltd. Burn-in test circuit and method in semiconductor memory device
KR20000053459A (ko) * 1999-01-12 2000-08-25 가네꼬 히사시 패키징 이후의 번-인 테스트에 사용되는 파워 메이크업회로를 구비한 반도체 집적 회로 장치 및 테스트 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0172344B1 (ko) * 1995-09-15 1999-03-30 김광호 웨이퍼 번인 테스트회로 및 그 방법
KR100278926B1 (ko) * 1998-05-25 2001-01-15 김영환 풀리 온 칩 웨이퍼 레벨 번-인 테스트 회로 및그 방법
KR100281900B1 (ko) * 1998-09-08 2001-02-15 윤종용 개선된 웨이퍼 번인 테스트 스킴을 갖는 반도체 메모리장치
KR100287191B1 (ko) * 1999-04-07 2001-04-16 윤종용 웨이퍼 번인시 워드라인들을 충분히 구동시키는 반도체 메모리장치
JP2001126475A (ja) * 1999-10-25 2001-05-11 Mitsubishi Electric Corp 半導体記憶装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5452253A (en) * 1992-09-24 1995-09-19 Goldstar Electron, Co. Ltd. Burn-in test circuit for semiconductor memory device
US5471429A (en) * 1993-11-26 1995-11-28 Samsung Electronics Co., Ltd. Burn-in circuit and method therefor of semiconductor memory device
US5638331A (en) * 1994-12-13 1997-06-10 Samsung Electronics Co., Ltd. Burn-in test circuit and method in semiconductor memory device
KR20000053459A (ko) * 1999-01-12 2000-08-25 가네꼬 히사시 패키징 이후의 번-인 테스트에 사용되는 파워 메이크업회로를 구비한 반도체 집적 회로 장치 및 테스트 방법

Also Published As

Publication number Publication date
US20020021603A1 (en) 2002-02-21
US6535440B2 (en) 2003-03-18
KR20020012956A (ko) 2002-02-20

Similar Documents

Publication Publication Date Title
US5657280A (en) Defective cell repairing circuit and method of semiconductor memory device
KR930022382A (ko) 반도체 메모리칩의 병렬테스트 회로
KR100380344B1 (ko) 패키지 번인 테스트가 가능한 반도체 장치 및 패키지 번인테스트방법
US6169694B1 (en) Circuit and method for fully on-chip wafer level burn-in test
KR100575882B1 (ko) 번인 테스트용 내부 전압 발생 장치
KR100361658B1 (ko) 반도체 메모리 장치 및 이 장치의 전압 레벨 조절방법
KR100724564B1 (ko) 반도체 메모리 장치
KR100267088B1 (ko) 반도체메모리장치의기준전압발생회로
KR100311972B1 (ko) 반도체 메모리 장치의 모드신호 발생장치
KR100273209B1 (ko) 전압레벨가변공급장치
KR100460073B1 (ko) 반도체메모리의번-인모드제어회로
JP2920512B2 (ja) 半導体メモリのセンスアンプ回路
KR19980060724A (ko) 반도체 메모리장치의 dc 신호 측정회로
KR100264727B1 (ko) 반도체 메모리 소자의 내부 전압 발생기
KR100379554B1 (ko) 내부 전원 발생 장치
US7477067B2 (en) Semiconductor integrated circuit which can be burn-in-tested even when packaged and method of burn-in-testing semiconductor integrated circuit even when the semiconductor integrated circuit is packaged
KR20020067895A (ko) 반도체 장치
KR100265755B1 (ko) 반도체장치
KR100487497B1 (ko) 반도체메모리장치의내부신호를제어하기위한장치및방법
KR100213239B1 (ko) 패드 제어회로 및 방법
KR100991385B1 (ko) 반도체 메모리 장치
KR20010084782A (ko) 센스 앰프 제어 회로
KR980012178A (ko) 웨이퍼 번 인 제어회로
KR100324014B1 (ko) 웨이퍼레벨번-인테스트에의한테스트시간절감회로및그방법
KR100219487B1 (ko) 웨이퍼 번-인 테스트 비트라인 센싱 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
LAPS Lapse due to unpaid annual fee