JP2002214296A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2002214296A JP2002214296A JP2001007676A JP2001007676A JP2002214296A JP 2002214296 A JP2002214296 A JP 2002214296A JP 2001007676 A JP2001007676 A JP 2001007676A JP 2001007676 A JP2001007676 A JP 2001007676A JP 2002214296 A JP2002214296 A JP 2002214296A
- Authority
- JP
- Japan
- Prior art keywords
- value
- input
- block
- register file
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3187—Built-in tests
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Debugging And Monitoring (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 この発明は、通常動作時の外部又は内部入力
に代えて、任意のタイミングで任意の入力を供給して動
作検証を行うことを課題とする。 【解決手段】 この発明は、内部検証ブロック１１−
１，…，１１−ｎにより任意の入力値を任意のタイミン
グで被検証ブロック１２−１，…，１２−ｎに供給し
て、被検証ブロック１２−１，…，１２−ｎの動作検証
を実施するように構成される。
に代えて、任意のタイミングで任意の入力を供給して動
作検証を行うことを課題とする。 【解決手段】 この発明は、内部検証ブロック１１−
１，…，１１−ｎにより任意の入力値を任意のタイミン
グで被検証ブロック１２−１，…，１２−ｎに供給し
て、被検証ブロック１２−１，…，１２−ｎの動作検証
を実施するように構成される。
Description
【０００１】
【発明の属する技術分野】この発明は、任意の入力を任
意のタイミングで供給して機能検証を行う半導体装置に
関する。
意のタイミングで供給して機能検証を行う半導体装置に
関する。
【０００２】
【従来の技術】従来、プロセッサの開発評価において、
プロセッサに対してパイプライン依存の動作検証プログ
ラムを記述する際に、任意のピンやレジスタに対し任意
のタイミングで任意の値を書き込みたい場合があった。
例えばＲＴＬ（Register Transfer Revel ）上のシミュ
レーションにおいて、外部割込みの入力に伴う機能を検
証するためには、別途シミュレータによる入力の設定が
必要であった。
プロセッサに対してパイプライン依存の動作検証プログ
ラムを記述する際に、任意のピンやレジスタに対し任意
のタイミングで任意の値を書き込みたい場合があった。
例えばＲＴＬ（Register Transfer Revel ）上のシミュ
レーションにおいて、外部割込みの入力に伴う機能を検
証するためには、別途シミュレータによる入力の設定が
必要であった。
【０００３】一方、プロセッサをＩＰ（Intellectual P
roperty ：機能ブロック）として提供する場合には、外
部入力を考慮した動作検証が必須であった。しかし、一
般に外部に接続されるＩＰ毎にその仕様に合わせて検証
プログラムを用意するのは困難であった。また、実機に
おいてパイプライン依存の検証プログラムを動作させる
場合に、従来のスキャンパス方式によるレジスタの設定
などは非効率的であった。さらに、外部入力に伴う機能
を検証するプログラムに対しては、外部入力を設定する
ための装置が必要になっていた。
roperty ：機能ブロック）として提供する場合には、外
部入力を考慮した動作検証が必須であった。しかし、一
般に外部に接続されるＩＰ毎にその仕様に合わせて検証
プログラムを用意するのは困難であった。また、実機に
おいてパイプライン依存の検証プログラムを動作させる
場合に、従来のスキャンパス方式によるレジスタの設定
などは非効率的であった。さらに、外部入力に伴う機能
を検証するプログラムに対しては、外部入力を設定する
ための装置が必要になっていた。
【０００４】
【発明が解決しようとする課題】以上説明したように、
プロセッサの外部入力を考慮した従来の動作検証におい
ては、任意の入力を任意のタイミングで与えようとする
と、シミュレータによる設定や個別の検証プログラムが
必要になっていた。また、スキャンパス方式による入力
設定は非効率的であり、検証プログラムを使用する場合
には、外部入力を設定する装置が必要になっていた。
プロセッサの外部入力を考慮した従来の動作検証におい
ては、任意の入力を任意のタイミングで与えようとする
と、シミュレータによる設定や個別の検証プログラムが
必要になっていた。また、スキャンパス方式による入力
設定は非効率的であり、検証プログラムを使用する場合
には、外部入力を設定する装置が必要になっていた。
【０００５】そこで、この発明は、上記に鑑みてなされ
たものであり、その目的とするところは、通常動作時の
外部又は内部入力に代えて、任意のタイミングで任意の
入力を供給して動作検証を行うことができる半導体装置
を提供することにある。
たものであり、その目的とするところは、通常動作時の
外部又は内部入力に代えて、任意のタイミングで任意の
入力を供給して動作検証を行うことができる半導体装置
を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、課題を解決する第１の手段は、被検証ブロックの動
作検証時に、内部検証用の命令にしたがって、通常動作
時の入力に代えて動作検証時に前記被検証ブロックに供
給する入力値と、該入力値を供給するタイミングとなる
サイクル値が設定され、設定されてから前記サイクル値
が経過後、通常動作時の入力に代えて前記入力値を前記
被検証ブロックに供給する内部検証ブロックを具備する
ことを特徴とする。
に、課題を解決する第１の手段は、被検証ブロックの動
作検証時に、内部検証用の命令にしたがって、通常動作
時の入力に代えて動作検証時に前記被検証ブロックに供
給する入力値と、該入力値を供給するタイミングとなる
サイクル値が設定され、設定されてから前記サイクル値
が経過後、通常動作時の入力に代えて前記入力値を前記
被検証ブロックに供給する内部検証ブロックを具備する
ことを特徴とする。
【０００７】第２の手段は、前記第１の手段において、
前記入力値は、該入力値に対応した前記サイクル値とと
もに連続して複数設定され、設定された複数の入力値
は、それぞれ対応したサイクル値が経過する毎に順次前
記被検証ブロックに供給されることを特徴とする。
前記入力値は、該入力値に対応した前記サイクル値とと
もに連続して複数設定され、設定された複数の入力値
は、それぞれ対応したサイクル値が経過する毎に順次前
記被検証ブロックに供給されることを特徴とする。
【０００８】第３の手段は、前記第１の手段において、
前記内部検証ブロックは、前記入力値が設定保持される
レジスタと、前記サイクル値が設定され、設定されたサ
イクル値をデクリメントするカウンタと、前記カウンタ
の値が“０”であることを検出する検出器と、前記検出
器が“０”を検出すると、通常動作時の入力に代えて前
記レジスタに設定された入力値を選択して前記被検証ブ
ロックに供給するマルチプレクサとを有することを特徴
とする。
前記内部検証ブロックは、前記入力値が設定保持される
レジスタと、前記サイクル値が設定され、設定されたサ
イクル値をデクリメントするカウンタと、前記カウンタ
の値が“０”であることを検出する検出器と、前記検出
器が“０”を検出すると、通常動作時の入力に代えて前
記レジスタに設定された入力値を選択して前記被検証ブ
ロックに供給するマルチプレクサとを有することを特徴
とする。
【０００９】第４の手段は、前記第１の手段において、
前記内部検証ブロックは、前記入力値が連続して複数設
定保持される値用レジスタファイルと、前記複数の入力
値にそれぞれ対応したサイクル値が設定保持されるウェ
イト用レジスタファイルと、前記値用レジスタファイル
ならびにウェイト用レジスタファイルに、書き込みアド
レス又は読み出しアドレスを供給するアドレスポインタ
と、前記ウェイト用レジスタファイルに設定されたサイ
クル値をデクリメントするカウンタと、前記カウンタに
同期して前記値用レジスタファイルから読み出された入
力値を保持するレジスタと、前記カウンタの値が“０”
であることを検出する検出器と、前記検出器が“０”を
検出すると、通常動作時の入力に代えて前記前記レジス
タに保持された入力値を選択して前記被検証ブロックに
供給するマルチプレクサとを有することを特徴とする。
前記内部検証ブロックは、前記入力値が連続して複数設
定保持される値用レジスタファイルと、前記複数の入力
値にそれぞれ対応したサイクル値が設定保持されるウェ
イト用レジスタファイルと、前記値用レジスタファイル
ならびにウェイト用レジスタファイルに、書き込みアド
レス又は読み出しアドレスを供給するアドレスポインタ
と、前記ウェイト用レジスタファイルに設定されたサイ
クル値をデクリメントするカウンタと、前記カウンタに
同期して前記値用レジスタファイルから読み出された入
力値を保持するレジスタと、前記カウンタの値が“０”
であることを検出する検出器と、前記検出器が“０”を
検出すると、通常動作時の入力に代えて前記前記レジス
タに保持された入力値を選択して前記被検証ブロックに
供給するマルチプレクサとを有することを特徴とする。
【００１０】
【発明の実施の形態】以下、図面を用いてこの発明の実
施形態を説明する。
施形態を説明する。
【００１１】図１はこの発明の一実施形態に係る半導体
装置１の例えばプロセッサの構成を示す図である。図１
において、プロセッサは、動作を検証しようとする被検
証ブロックに入力を与える複数（ｎ個）の内部検証ブロ
ック１１−１，…，１１−ｎと、対応する内部検証ブロ
ック１１−１，…，１１−ｎから入力を受けて動作検証
される被検証ブロック１２−１，…，１２−ｎと、プロ
セッサにおける通常動作に用いられるメモリであり、内
部検証ブロック１１−１，…，１１−ｎを制御する命令
が格納されるメモリ１３を備えて構成されている。この
ような構成において、検証者の意図する任意のサイクル
で、内部検証ブロック１１−１，…，１１−ｎがプロセ
ッサの被検証ブロック１２−１，…，１２−ｎの入力ピ
ン／内部レジスタ等に任意の値を設定するようにし、検
証者がプロセッサの命令によってその内部検証ブロック
１１−１，…，１１−ｎを制御する専用の命令を用い
て、プロセッサの外部入力を含めた機能をプロセッサ単
体でサイクルレベルで検証するようにしている。
装置１の例えばプロセッサの構成を示す図である。図１
において、プロセッサは、動作を検証しようとする被検
証ブロックに入力を与える複数（ｎ個）の内部検証ブロ
ック１１−１，…，１１−ｎと、対応する内部検証ブロ
ック１１−１，…，１１−ｎから入力を受けて動作検証
される被検証ブロック１２−１，…，１２−ｎと、プロ
セッサにおける通常動作に用いられるメモリであり、内
部検証ブロック１１−１，…，１１−ｎを制御する命令
が格納されるメモリ１３を備えて構成されている。この
ような構成において、検証者の意図する任意のサイクル
で、内部検証ブロック１１−１，…，１１−ｎがプロセ
ッサの被検証ブロック１２−１，…，１２−ｎの入力ピ
ン／内部レジスタ等に任意の値を設定するようにし、検
証者がプロセッサの命令によってその内部検証ブロック
１１−１，…，１１−ｎを制御する専用の命令を用い
て、プロセッサの外部入力を含めた機能をプロセッサ単
体でサイクルレベルで検証するようにしている。
【００１２】図２は図１に示す内部検証ブロック１１−
１，…，１１−ｎの一実施形態の構成を示す図である。
図２において、内部検証ブロックは、制御レジスタ２
１、デクリメントカウンタ２２、データレジスタ２３、
検出器２４、マルチプレクサ（ＭＵＸ）２５ならびにＡ
ＮＤゲート２６を備えて構成され、内部検証ブロックセ
ット命令、内部検証ブロックリセット命令からなる内部
検証ブロック命令群により制御されている。制御レジス
タ２１は、通常動作時の入力又は動作検証時の入力値va
lue を選択する情報（set ）が上記内部検証ブロック命
令群によりセット（１）又はリセット（０）される。デ
クリメントカウンタ２２は、上記内部検証ブロックセッ
ト命令により動作検証時の入力値value が被検証ブロッ
ク１２−１，…，１２−ｎに与えられるタイミングとな
るサイクル値waitがセットされる。データレジスタ２３
は、内部検証ブロックセット命令により動作検証時の入
力値value がセットされる。検出器２４は、アサートさ
れていない時のみデクリメントカウンタ２２の値をデク
リメントし、デクリメントカウンタ２２の値が０の場合
に信号（“１”レベル）をＡＮＤゲート２６にアサート
する。マルチプレクサ２５は、外部ピン等から与えられ
る入力、内部レジスタ又は他の被検証ブロック等から与
えられる入力となる通常動作時の入力、あるいは動作検
証時にデータレジスタ２３に保持された入力値value を
選択し、選択した入力を被検証ブロックに与える。この
ような構成において、この実施形態では、パイプライン
制御のプロセッサの書き込みステージに同期して作用す
る上記内部検証ブロック命令群によって、上記構成の内
部検証ブロックを動作させるようにしている。
１，…，１１−ｎの一実施形態の構成を示す図である。
図２において、内部検証ブロックは、制御レジスタ２
１、デクリメントカウンタ２２、データレジスタ２３、
検出器２４、マルチプレクサ（ＭＵＸ）２５ならびにＡ
ＮＤゲート２６を備えて構成され、内部検証ブロックセ
ット命令、内部検証ブロックリセット命令からなる内部
検証ブロック命令群により制御されている。制御レジス
タ２１は、通常動作時の入力又は動作検証時の入力値va
lue を選択する情報（set ）が上記内部検証ブロック命
令群によりセット（１）又はリセット（０）される。デ
クリメントカウンタ２２は、上記内部検証ブロックセッ
ト命令により動作検証時の入力値value が被検証ブロッ
ク１２−１，…，１２−ｎに与えられるタイミングとな
るサイクル値waitがセットされる。データレジスタ２３
は、内部検証ブロックセット命令により動作検証時の入
力値value がセットされる。検出器２４は、アサートさ
れていない時のみデクリメントカウンタ２２の値をデク
リメントし、デクリメントカウンタ２２の値が０の場合
に信号（“１”レベル）をＡＮＤゲート２６にアサート
する。マルチプレクサ２５は、外部ピン等から与えられ
る入力、内部レジスタ又は他の被検証ブロック等から与
えられる入力となる通常動作時の入力、あるいは動作検
証時にデータレジスタ２３に保持された入力値value を
選択し、選択した入力を被検証ブロックに与える。この
ような構成において、この実施形態では、パイプライン
制御のプロセッサの書き込みステージに同期して作用す
る上記内部検証ブロック命令群によって、上記構成の内
部検証ブロックを動作させるようにしている。
【００１３】上記内部検証ブロック命令群は、次の２つ
の命令からなる。
の命令からなる。
【００１４】内部検証ブロックセット命令（set）：num
ber wait value 内部検証ブロックリセット命令（reset）：number 内部検証ブロックセット命令は、図１のメモリ１３から
読み出されて実行されることで、指定したnumberの内部
検証ブロック（numberは例えば図１では１１−１，…，
１１−ｎ）を起動させ、通常動作時の入力に代えてwait
サイクル後に入力値value を被検証ブロックに与えるよ
うにするものである。内部検証ブロックリセット命令
は、図１のメモリ１３から読み出されて実行されること
で、内部検証ブロックnumberを通常のプロセッサモード
に戻す命令である。
ber wait value 内部検証ブロックリセット命令（reset）：number 内部検証ブロックセット命令は、図１のメモリ１３から
読み出されて実行されることで、指定したnumberの内部
検証ブロック（numberは例えば図１では１１−１，…，
１１−ｎ）を起動させ、通常動作時の入力に代えてwait
サイクル後に入力値value を被検証ブロックに与えるよ
うにするものである。内部検証ブロックリセット命令
は、図１のメモリ１３から読み出されて実行されること
で、内部検証ブロックnumberを通常のプロセッサモード
に戻す命令である。
【００１５】このような構成において、内部検証ブロッ
ク１１−１，…，１１−ｎから被検証ブロック１２−
１，…，１２−ｎに入力を与えるには、内部検証ブロッ
クセット命令により制御レジスタ２１、デクリメントカ
ウンタ２２、データレジスタ２３にそれぞれset
（１），wait，valueの値がセットされる。デクリメン
トカウンタ２２は値をセットする時またはすでにカウン
タが０である時を除いては常にデクリメントし、カウン
タ値が０になると検出器２４が“１”をＡＮＤゲート２
６に出力し、マルチプレクサ２５が通常動作時の入力に
代えてデータレジスタ２３の値を選択し、選択された値
が被検証ブロック１２−１，…，１２−ｎに与えられ
る。
ク１１−１，…，１１−ｎから被検証ブロック１２−
１，…，１２−ｎに入力を与えるには、内部検証ブロッ
クセット命令により制御レジスタ２１、デクリメントカ
ウンタ２２、データレジスタ２３にそれぞれset
（１），wait，valueの値がセットされる。デクリメン
トカウンタ２２は値をセットする時またはすでにカウン
タが０である時を除いては常にデクリメントし、カウン
タ値が０になると検出器２４が“１”をＡＮＤゲート２
６に出力し、マルチプレクサ２５が通常動作時の入力に
代えてデータレジスタ２３の値を選択し、選択された値
が被検証ブロック１２−１，…，１２−ｎに与えられ
る。
【００１６】これにより、任意のタイミングで任意の値
を被検証ブロック１２−１，…，１２−ｎに供給するこ
とが可能となる。したがって、外部入力を考慮したテス
トプログラムの記述が可能になり、システムデバッグを
容易に行うことができる。また、実機で外部入力を考慮
したＢＩＳＴ（built-in-test）プログラムを記述する
ことが可能になる。
を被検証ブロック１２−１，…，１２−ｎに供給するこ
とが可能となる。したがって、外部入力を考慮したテス
トプログラムの記述が可能になり、システムデバッグを
容易に行うことができる。また、実機で外部入力を考慮
したＢＩＳＴ（built-in-test）プログラムを記述する
ことが可能になる。
【００１７】図３は図１に示す内部検証ブロック１１−
１，…，１１−ｎの他の実施形態の構成を示す図であ
る。先の実施形態では、検証者が任意のタイミングで任
意の入力値を被検証ブロック１２−１，…，１２−ｎに
送ることが可能になるような内部検証ブロック１１−
１，…，１１−ｎを提案しているが、そのままではある
１つの値で通常動作時の１つの入力の代わりを設定でき
るだけで、複数の値を連続的に設定するようなケースに
は対応できない。そこで、この実施形態の特徴とすると
ころは、上記ケースに対応するためにレジスタファイル
ならびにそれを制御するアドレスポインタを設けて内部
検証ブロックを拡張したことにある。
１，…，１１−ｎの他の実施形態の構成を示す図であ
る。先の実施形態では、検証者が任意のタイミングで任
意の入力値を被検証ブロック１２−１，…，１２−ｎに
送ることが可能になるような内部検証ブロック１１−
１，…，１１−ｎを提案しているが、そのままではある
１つの値で通常動作時の１つの入力の代わりを設定でき
るだけで、複数の値を連続的に設定するようなケースに
は対応できない。そこで、この実施形態の特徴とすると
ころは、上記ケースに対応するためにレジスタファイル
ならびにそれを制御するアドレスポインタを設けて内部
検証ブロックを拡張したことにある。
【００１８】図３において、内部検証ブロック１１−
１，…，１１−ｎは、制御レジスタ３１、ウェイト用レ
ジスタファイル３２、値（データ）用レジスタファイル
３３、書込アドレスポインタ３４、読出アドレスポイン
タ３５、デクリメントカウンタ３６、検出器３７、デー
タレジスタ３８、マルチプレクサ（ＭＵＸ）３９を備え
て構成され、内部検証ブロックは、内部検証ブロックリ
セット命令、レジスタファイルスタック命令、内部検証
ブロックトリガ命令からなる内部検証ブロック命令群に
より制御される。
１，…，１１−ｎは、制御レジスタ３１、ウェイト用レ
ジスタファイル３２、値（データ）用レジスタファイル
３３、書込アドレスポインタ３４、読出アドレスポイン
タ３５、デクリメントカウンタ３６、検出器３７、デー
タレジスタ３８、マルチプレクサ（ＭＵＸ）３９を備え
て構成され、内部検証ブロックは、内部検証ブロックリ
セット命令、レジスタファイルスタック命令、内部検証
ブロックトリガ命令からなる内部検証ブロック命令群に
より制御される。
【００１９】制御レジスタ３１は、通常動作時の入力又
は動作検証時の入力値value を選択する情報が内部検証
ブロック命令群によりセット（１）又はリセット（０）
される。ウェイト用レジスタファイル３２は、レジスタ
ファイルスタック命令で複数のサイクル値waitが順次セ
ットされ、検出器３７がアサートされる毎に順に読み出
される。値用レジスタファイル３３は、レジスタファイ
ルスタック命令で複数の入力値value が順次セットさ
れ、検出器３７がアサートされる毎に順に読み出され
る。書込アドレスポインタ３４は、内部検証ブロックリ
セット命令によりリセットされ、レジスタファイルスタ
ック命令によりインクリメントされ、ウェイト用レジス
タファイル３２にサイクル値waitが書き込まれる際の書
き込みアドレスをウェイト用レジスタファイル３２に指
示し、又は値用レジスタファイル３３に入力値value が
書き込まれる際の書き込みアドレスを値用レジスタファ
イル３３に指示する。読出アドレスポインタ３５は、内
部検証ブロックリセット命令によりリセットされ、検出
器３７がアサートされる毎にインクリメントされ、ウェ
イト用レジスタファイル３２からwaitが読み出される際
の読み出しアドレスをウェイト用レジスタファイル３２
に指示し、又は値用レジスタファイル３３から入力値va
lue が読み出される際の読み出しアドレスを値用レジス
タファイル３３に指示する。デクリメントカウンタ３６
は、内部検証ブロックトリガ命令又は検出器３７がアサ
ートされているときに新たな値をロードし、それ以外の
時はデクリメントされる。検出器３７は、デクリメント
カウンタ３６の値が０の場合に信号を読出アドレスポイ
ンタ３５ならびにデータレジスタ３８にアサートする。
データレジスタ３８は、デクリメントカウンタ３６に同
期して新たな入力値value がセットされる。マルチプレ
クサ３９は、外部ピン等から与えられる入力、内部レジ
スタ又は他の被検証ブロック等から与えられる通常動作
時の入力、あるいは動作検証時にデータレジスタ３８に
保持された入力値value を選択し、選択した内容を被検
証ブロック１２−１，…，１２−ｎに与える。
は動作検証時の入力値value を選択する情報が内部検証
ブロック命令群によりセット（１）又はリセット（０）
される。ウェイト用レジスタファイル３２は、レジスタ
ファイルスタック命令で複数のサイクル値waitが順次セ
ットされ、検出器３７がアサートされる毎に順に読み出
される。値用レジスタファイル３３は、レジスタファイ
ルスタック命令で複数の入力値value が順次セットさ
れ、検出器３７がアサートされる毎に順に読み出され
る。書込アドレスポインタ３４は、内部検証ブロックリ
セット命令によりリセットされ、レジスタファイルスタ
ック命令によりインクリメントされ、ウェイト用レジス
タファイル３２にサイクル値waitが書き込まれる際の書
き込みアドレスをウェイト用レジスタファイル３２に指
示し、又は値用レジスタファイル３３に入力値value が
書き込まれる際の書き込みアドレスを値用レジスタファ
イル３３に指示する。読出アドレスポインタ３５は、内
部検証ブロックリセット命令によりリセットされ、検出
器３７がアサートされる毎にインクリメントされ、ウェ
イト用レジスタファイル３２からwaitが読み出される際
の読み出しアドレスをウェイト用レジスタファイル３２
に指示し、又は値用レジスタファイル３３から入力値va
lue が読み出される際の読み出しアドレスを値用レジス
タファイル３３に指示する。デクリメントカウンタ３６
は、内部検証ブロックトリガ命令又は検出器３７がアサ
ートされているときに新たな値をロードし、それ以外の
時はデクリメントされる。検出器３７は、デクリメント
カウンタ３６の値が０の場合に信号を読出アドレスポイ
ンタ３５ならびにデータレジスタ３８にアサートする。
データレジスタ３８は、デクリメントカウンタ３６に同
期して新たな入力値value がセットされる。マルチプレ
クサ３９は、外部ピン等から与えられる入力、内部レジ
スタ又は他の被検証ブロック等から与えられる通常動作
時の入力、あるいは動作検証時にデータレジスタ３８に
保持された入力値value を選択し、選択した内容を被検
証ブロック１２−１，…，１２−ｎに与える。
【００２０】この実施形態において使用される命令群は
上述したように次の３つの命令からなる。
上述したように次の３つの命令からなる。
【００２１】 内部検証ブロックリセット命令（reset）：number レジスタファイルスタック命令（push）：number，wai
t，value 内部検証ブロックトリガ命令（trigger）：number 内部検証ブロックリセット命令は、指定したnumberの内
部検証ブロックをリセットするための命令で、制御レジ
スタ３１、デクリメントカウンタ３６、データレジスタ
３８、読出アドレスポインタ３４ならびに書込アドレス
ポインタ３５を初期化する。レジスタファイルスタック
命令は、レジスタファイル３２，３３に内部検証ブロッ
クnumberのサイクル値wait，入力値value を書き込むた
めの命令である。値を書き込むと同時に書込アドレスポ
インタをインクリメントする。内部検証ブロックトリガ
命令は、指定したnumberの内部検証ブロックを起動させ
るためのものであり、この命令の実行により制御レジス
タ３１に動作検証時の入力値value を選択するための信
号（１）がセットされる。また、内部検証ブロックトリ
ガ命令の書き込みステージに同期して、指定したnumber
の内部検証ブロックのデクリメントカウンタ３６がカウ
ントダウンをはじめる。その後、カウント値が０になる
毎に新たに次の値をロードするとともに、読出アドレス
ポインタ３５をインクリメントする。
t，value 内部検証ブロックトリガ命令（trigger）：number 内部検証ブロックリセット命令は、指定したnumberの内
部検証ブロックをリセットするための命令で、制御レジ
スタ３１、デクリメントカウンタ３６、データレジスタ
３８、読出アドレスポインタ３４ならびに書込アドレス
ポインタ３５を初期化する。レジスタファイルスタック
命令は、レジスタファイル３２，３３に内部検証ブロッ
クnumberのサイクル値wait，入力値value を書き込むた
めの命令である。値を書き込むと同時に書込アドレスポ
インタをインクリメントする。内部検証ブロックトリガ
命令は、指定したnumberの内部検証ブロックを起動させ
るためのものであり、この命令の実行により制御レジス
タ３１に動作検証時の入力値value を選択するための信
号（１）がセットされる。また、内部検証ブロックトリ
ガ命令の書き込みステージに同期して、指定したnumber
の内部検証ブロックのデクリメントカウンタ３６がカウ
ントダウンをはじめる。その後、カウント値が０になる
毎に新たに次の値をロードするとともに、読出アドレス
ポインタ３５をインクリメントする。
【００２２】このような命令を用いて、例えばnumber＝
１の被検証ブロック１２−１に、内部検証ブロックトリ
ガ命令が実行された後２０サイクル目から入力値value
＝４８を連続して与え、続いてその後１４サイクル目
（内部検証ブロックトリガ命令が実行された後３４サイ
クル目）に入力値value ＝６を連続して与え、さらに続
いて１２サイクル目（内部検証ブロックトリガ命令が実
行された後４６サイクル目）に入力値value ＝１５を内
部検証ブロックリセット命令が実行されるまで連続して
与える、といった動作を行う命令列の一例を図４に示
し、そのタイミングチャートを図５に示す。
１の被検証ブロック１２−１に、内部検証ブロックトリ
ガ命令が実行された後２０サイクル目から入力値value
＝４８を連続して与え、続いてその後１４サイクル目
（内部検証ブロックトリガ命令が実行された後３４サイ
クル目）に入力値value ＝６を連続して与え、さらに続
いて１２サイクル目（内部検証ブロックトリガ命令が実
行された後４６サイクル目）に入力値value ＝１５を内
部検証ブロックリセット命令が実行されるまで連続して
与える、といった動作を行う命令列の一例を図４に示
し、そのタイミングチャートを図５に示す。
【００２３】図４ならびに図５において、通常動作時の
入力がＭＵＸ３９により選択されて被検証ブロック１２
−１に与えられ被検証ブロック１２−１が通常の動作状
態において、内部検証ブロックリセット命令（reset ）
が実行されると、number＝１の内部検証ブロック１１−
１がリセットされる。続いて、レジスタファイルスタッ
ク命令（push １，２０，４８）が実行され、書込アド
レスポインタ３４から与えられるアドレスに基づいてサ
イクル値wait＝２０がウェイト用レジスタファイル３２
にセットされるとともに、書込アドレスポインタ３４か
ら与えられるアドレスに基づいてサイクル値wait＝２０
に対応した入力値value ＝４８が値用レジスタファイル
３３にセットされる。続いて、レジスタファイルスタッ
ク命令（push １，１４，６）が実行され、書込アドレ
スポインタ３４から与えられるアドレスに基づいてサイ
クル値wait＝１４がウェイト用レジスタファイル３２に
セットされるとともに、書込アドレスポインタ３４から
与えられるアドレスに基づいてサイクル値wait＝１４に
対応した入力値value ＝６が値用レジスタファイル３３
にセットされる。さらに続いて、レジスタファイルスタ
ック命令（push１，１２，１５）が実行され、書込アド
レスポインタ３４から与えられるアドレスに基づいてサ
イクル値wait＝１２がウェイト用レジスタファイル３２
にセットされるとともに、書込アドレスポインタ３４か
ら与えられるアドレスに基づいてサイクル値wait＝１２
に対応した入力値value ＝１５が値用レジスタファイル
３３にセットされる。
入力がＭＵＸ３９により選択されて被検証ブロック１２
−１に与えられ被検証ブロック１２−１が通常の動作状
態において、内部検証ブロックリセット命令（reset ）
が実行されると、number＝１の内部検証ブロック１１−
１がリセットされる。続いて、レジスタファイルスタッ
ク命令（push １，２０，４８）が実行され、書込アド
レスポインタ３４から与えられるアドレスに基づいてサ
イクル値wait＝２０がウェイト用レジスタファイル３２
にセットされるとともに、書込アドレスポインタ３４か
ら与えられるアドレスに基づいてサイクル値wait＝２０
に対応した入力値value ＝４８が値用レジスタファイル
３３にセットされる。続いて、レジスタファイルスタッ
ク命令（push １，１４，６）が実行され、書込アドレ
スポインタ３４から与えられるアドレスに基づいてサイ
クル値wait＝１４がウェイト用レジスタファイル３２に
セットされるとともに、書込アドレスポインタ３４から
与えられるアドレスに基づいてサイクル値wait＝１４に
対応した入力値value ＝６が値用レジスタファイル３３
にセットされる。さらに続いて、レジスタファイルスタ
ック命令（push１，１２，１５）が実行され、書込アド
レスポインタ３４から与えられるアドレスに基づいてサ
イクル値wait＝１２がウェイト用レジスタファイル３２
にセットされるとともに、書込アドレスポインタ３４か
ら与えられるアドレスに基づいてサイクル値wait＝１２
に対応した入力値value ＝１５が値用レジスタファイル
３３にセットされる。
【００２４】このような状態において、内部検証ブロッ
クトリガ命令（trigger ）が実行されてnumber＝１の内
部検証ブロック１１−１が起動されて制御レジスタ３１
に信号（１）がセットされると、ウェイト用レジスタフ
ァイル３２からサイクル値wait＝２０がデクリメントカ
ウンタ３６に読み出されてデクリメントされる。デクリ
メントカウンタ３６のカウント値が“０”になると、こ
れが検出器３７で検出され、検出器３７から読出アドレ
スポインタ３５に読み出しアドレスの出力指示が与えら
れ、この指示に基づいて読出アドレスポインタ３５は読
み出しアドレスを値用レジスタファイル３３に与え、こ
の読み出しアドレスに基づいてサイクル値wait＝２０に
対応した入力値value ＝４８が値用レジスタファイル３
３からレジスタ３８に読み出されてセットされる。レジ
スタ３８にセットされた入力値value ＝４８は、ＭＵＸ
３９により選択されて被検証ブロック１２−１に与えら
れる。
クトリガ命令（trigger ）が実行されてnumber＝１の内
部検証ブロック１１−１が起動されて制御レジスタ３１
に信号（１）がセットされると、ウェイト用レジスタフ
ァイル３２からサイクル値wait＝２０がデクリメントカ
ウンタ３６に読み出されてデクリメントされる。デクリ
メントカウンタ３６のカウント値が“０”になると、こ
れが検出器３７で検出され、検出器３７から読出アドレ
スポインタ３５に読み出しアドレスの出力指示が与えら
れ、この指示に基づいて読出アドレスポインタ３５は読
み出しアドレスを値用レジスタファイル３３に与え、こ
の読み出しアドレスに基づいてサイクル値wait＝２０に
対応した入力値value ＝４８が値用レジスタファイル３
３からレジスタ３８に読み出されてセットされる。レジ
スタ３８にセットされた入力値value ＝４８は、ＭＵＸ
３９により選択されて被検証ブロック１２−１に与えら
れる。
【００２５】一方、値用レジスタファイル３３から入力
値value ＝４８が読み出されると同時に、読出アドレス
ポインタ３５から与えられるアドレスに基づいてウェイ
ト用レジスタファイル３２からサイクル値wait＝１４が
デクリメントカウンタ３６に読み出されてデクリメント
される。デクリメントカウンタ３６のカウント値が
“０”になると、これが検出器３７で検出され、検出器
３７から読出アドレスポインタ３５に読み出しアドレス
の出力指示が与えられ、この指示に基づいて読出アドレ
スポインタ３５は読み出しアドレスを値用レジスタファ
イル３３に与え、この読み出しアドレスに基づいてサイ
クル値wait＝１４に対応した入力値value ＝６が値用レ
ジスタファイル３３からレジスタ３８に読み出されてセ
ットされる。レジスタ３８にセットされた入力値value
＝６は、ＭＵＸ３９により選択されて、それまで被検証
ブロック１２−１に与えられていた入力値value ＝４８
に代わって被検証ブロック１２−１に与えられる。
値value ＝４８が読み出されると同時に、読出アドレス
ポインタ３５から与えられるアドレスに基づいてウェイ
ト用レジスタファイル３２からサイクル値wait＝１４が
デクリメントカウンタ３６に読み出されてデクリメント
される。デクリメントカウンタ３６のカウント値が
“０”になると、これが検出器３７で検出され、検出器
３７から読出アドレスポインタ３５に読み出しアドレス
の出力指示が与えられ、この指示に基づいて読出アドレ
スポインタ３５は読み出しアドレスを値用レジスタファ
イル３３に与え、この読み出しアドレスに基づいてサイ
クル値wait＝１４に対応した入力値value ＝６が値用レ
ジスタファイル３３からレジスタ３８に読み出されてセ
ットされる。レジスタ３８にセットされた入力値value
＝６は、ＭＵＸ３９により選択されて、それまで被検証
ブロック１２−１に与えられていた入力値value ＝４８
に代わって被検証ブロック１２−１に与えられる。
【００２６】一方、値用レジスタファイル３３から入力
値value ＝６が読み出されると同時に、読出アドレスポ
インタ３５から与えられるアドレスに基づいてウェイト
用レジスタファイル３２からサイクル値wait＝１２がデ
クリメントカウンタ３６に読み出されてデクリメントさ
れる。デクリメントカウンタ３６のカウント値が“０”
になると、これが検出器３７で検出され、検出器３７か
ら読出アドレスポインタ３５に読み出しアドレスの出力
指示が与えられ、この指示に基づいて読出アドレスポイ
ンタ３５は読み出しアドレスを値用レジスタファイル３
３に与え、この読み出しアドレスに基づいてサイクル値
wait＝１２に対応した入力値value ＝１５が値用レジス
タファイル３３からレジスタ３８に読み出されてセット
される。レジスタ３８にセットされた入力値value ＝１
５は、ＭＵＸ３９により選択されて、それまで被検証ブ
ロック１２−１に与えられていた入力値value ＝６に代
わって被検証ブロック１２−１に与えられる。この入力
値value ＝６は、検証を終了する内部検証ブロックリセ
ット命令（reset ）が実行されるまで被検証ブロック１
２−１に与えられ、内部検証ブロックリセット命令（re
set ）が実行されると内部検証ブロック１１−１はリセ
ットされ、値用レジスタファイル３３に格納された動作
検証用の入力値value に代わって通常動作時の入力がＭ
ＵＸ３９により選択されて被検証ブロック１２−１に与
えられる。
値value ＝６が読み出されると同時に、読出アドレスポ
インタ３５から与えられるアドレスに基づいてウェイト
用レジスタファイル３２からサイクル値wait＝１２がデ
クリメントカウンタ３６に読み出されてデクリメントさ
れる。デクリメントカウンタ３６のカウント値が“０”
になると、これが検出器３７で検出され、検出器３７か
ら読出アドレスポインタ３５に読み出しアドレスの出力
指示が与えられ、この指示に基づいて読出アドレスポイ
ンタ３５は読み出しアドレスを値用レジスタファイル３
３に与え、この読み出しアドレスに基づいてサイクル値
wait＝１２に対応した入力値value ＝１５が値用レジス
タファイル３３からレジスタ３８に読み出されてセット
される。レジスタ３８にセットされた入力値value ＝１
５は、ＭＵＸ３９により選択されて、それまで被検証ブ
ロック１２−１に与えられていた入力値value ＝６に代
わって被検証ブロック１２−１に与えられる。この入力
値value ＝６は、検証を終了する内部検証ブロックリセ
ット命令（reset ）が実行されるまで被検証ブロック１
２−１に与えられ、内部検証ブロックリセット命令（re
set ）が実行されると内部検証ブロック１１−１はリセ
ットされ、値用レジスタファイル３３に格納された動作
検証用の入力値value に代わって通常動作時の入力がＭ
ＵＸ３９により選択されて被検証ブロック１２−１に与
えられる。
【００２７】このような命令が実行されることにより、
通常動作時の入力に代えて動作検証時に与えられる複数
の入力値value が値用レジスタファイル３３にセットさ
れ、それぞれの入力値value に対応したサイクル値wait
が経過する毎に、値用レジスタファイル３３にセットさ
れた入力値value が順次被検証ブロック１２−１に供給
されて、被検証ブロック１２−１の動作検証が行われ
る。
通常動作時の入力に代えて動作検証時に与えられる複数
の入力値value が値用レジスタファイル３３にセットさ
れ、それぞれの入力値value に対応したサイクル値wait
が経過する毎に、値用レジスタファイル３３にセットさ
れた入力値value が順次被検証ブロック１２−１に供給
されて、被検証ブロック１２−１の動作検証が行われ
る。
【００２８】したがって、このような実施形態において
は、先の実施形態と同様の効果を得ることができるとと
もに、複数の入力を連続的に供給することが可能とな
る。
は、先の実施形態と同様の効果を得ることができるとと
もに、複数の入力を連続的に供給することが可能とな
る。
【００２９】
【発明の効果】以上説明したように、この発明によれ
ば、任意の入力値を任意のタイミングで被検証ブロック
に供給して被検証ブロックの動作検証を実施することが
可能となる。これにより、外部入力を考慮したテストプ
ログラムの記述が可能になり、システムデバッグを容易
に行うことができる。また、実機で外部入力を考慮した
ＢＩＳＴ（built-in-test）プログラムを記述すること
が可能になる。
ば、任意の入力値を任意のタイミングで被検証ブロック
に供給して被検証ブロックの動作検証を実施することが
可能となる。これにより、外部入力を考慮したテストプ
ログラムの記述が可能になり、システムデバッグを容易
に行うことができる。また、実機で外部入力を考慮した
ＢＩＳＴ（built-in-test）プログラムを記述すること
が可能になる。
【図１】この発明の一実施形態に係る半導体装置の構成
を示す図である。
を示す図である。
【図２】図１に示す内部検証ブロックの一構成を示す図
である。
である。
【図３】図１に示す内部検証ブロックの他の構成を示す
図である。
図である。
【図４】図３に示す構成で使用される命令列の一例を示
す図である。
す図である。
【図５】図４に示す命令のタイミングチャートを示す図
である。
である。
１１−１，…，１１−ｎ 内部検証ブロック １２−１，…，１２−ｎ 被検証ブロック １３ メモリ ２１，２３，３１，３８ レジスタ ２２，３６ カウンタ ２４，３７ 検出器 ２５，３９ マルチプレクサ ２６ ＡＮＤゲート ３２ ウェイト用レジスタファイル ３３ 値用レジスタファイル ３４ 書込アドレスポインタ ３５ 読出アドレスポインタ
Claims (4)
- 【請求項１】 被検証ブロックの動作検証時に、内部検
証用の命令にしたがって、通常動作時の入力に代えて動
作検証時に前記被検証ブロックに供給する入力値と、該
入力値を供給するタイミングとなるサイクル値が設定さ
れ、設定されてから前記サイクル値が経過後、通常動作
時の入力に代えて前記入力値を前記被検証ブロックに供
給する内部検証ブロックを具備することを特徴とする半
導体装置。 - 【請求項２】 前記入力値は、該入力値に対応した前記
サイクル値とともに連続して複数設定され、設定された
複数の入力値は、それぞれ対応したサイクル値が経過す
る毎に順次前記被検証ブロックに供給されることを特徴
とする請求項１記載の半導体装置。 - 【請求項３】 前記内部検証ブロックは、 前記入力値が設定保持されるレジスタと、 前記サイクル値が設定され、設定されたサイクル値をデ
クリメントするカウンタと、 前記カウンタの値が“０”であることを検出する検出器
と、 前記検出器が“０”を検出すると、通常動作時の入力に
代えて前記レジスタに設定された入力値を選択して前記
被検証ブロックに供給するマルチプレクサとを有するこ
とを特徴とする請求項１記載の半導体装置。 - 【請求項４】 前記内部検証ブロックは、 前記入力値が連続して複数設定保持される値用レジスタ
ファイルと、 前記複数の入力値にそれぞれ対応したサイクル値が設定
保持されるウェイト用レジスタファイルと、 前記値用レジスタファイルならびにウェイト用レジスタ
ファイルに、書き込みアドレス又は読み出しアドレスを
供給するアドレスポインタと、 前記ウェイト用レジスタファイルに設定されたサイクル
値をデクリメントするカウンタと、 前記カウンタに同期して前記値用レジスタファイルから
読み出された入力値を保持するレジスタと、 前記カウンタの値が“０”であることを検出する検出器
と、 前記検出器が“０”を検出すると、通常動作時の入力に
代えて前記前記レジスタに保持された入力値を選択して
前記被検証ブロックに供給するマルチプレクサとを有す
ることを特徴とする請求項１記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001007676A JP2002214296A (ja) | 2001-01-16 | 2001-01-16 | 半導体装置 |
| US10/043,191 US6948097B2 (en) | 2001-01-16 | 2002-01-14 | Semiconductor device including function verification capability |
| KR10-2002-0002317A KR100439073B1 (ko) | 2001-01-16 | 2002-01-15 | 기능 평가 기능을 구비한 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001007676A JP2002214296A (ja) | 2001-01-16 | 2001-01-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002214296A true JP2002214296A (ja) | 2002-07-31 |
Family
ID=18875396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001007676A Pending JP2002214296A (ja) | 2001-01-16 | 2001-01-16 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6948097B2 (ja) |
| JP (1) | JP2002214296A (ja) |
| KR (1) | KR100439073B1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005321861A (ja) * | 2004-05-06 | 2005-11-17 | Nec Electronics Corp | 機能検証方法 |
| US8977788B2 (en) * | 2008-08-13 | 2015-03-10 | Intel Corporation | Observing an internal link via an existing port for system on chip devices |
| US8990623B2 (en) * | 2010-11-17 | 2015-03-24 | Advanced Micro Devices, Inc. | Avoiding BIST and MBIST intrusion logic in critical timing paths |
| CN115312110A (zh) * | 2021-05-08 | 2022-11-08 | 瑞昱半导体股份有限公司 | 芯片验证系统及其验证方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6085336A (en) * | 1987-06-02 | 2000-07-04 | Texas Instruments Incorporated | Data processing devices, systems and methods with mode driven stops |
| JPH0387000A (ja) * | 1989-08-30 | 1991-04-11 | Mitsubishi Electric Corp | 半導体記憶装置 |
| KR920005798A (ko) * | 1990-04-18 | 1992-04-03 | 미타 가쓰시게 | 반도체 집적회로 |
| JPH05166396A (ja) * | 1991-12-12 | 1993-07-02 | Mitsubishi Electric Corp | 半導体メモリ装置 |
| KR950009390B1 (ko) * | 1992-04-22 | 1995-08-21 | 삼성전자주식회사 | 반도체 메모리장치의 리프레시 어드레스 테스트회로 |
| JPH0676598A (ja) * | 1992-08-28 | 1994-03-18 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US5463585A (en) * | 1993-04-14 | 1995-10-31 | Nec Corporation | Semiconductor device incorporating voltage reduction circuit therein |
| US5675540A (en) * | 1996-01-22 | 1997-10-07 | Micron Quantum Devices, Inc. | Non-volatile memory system having internal data verification test mode |
| JP2001344986A (ja) * | 2000-06-05 | 2001-12-14 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
-
2001
- 2001-01-16 JP JP2001007676A patent/JP2002214296A/ja active Pending
-
2002
- 2002-01-14 US US10/043,191 patent/US6948097B2/en not_active Expired - Fee Related
- 2002-01-15 KR KR10-2002-0002317A patent/KR100439073B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US6948097B2 (en) | 2005-09-20 |
| US20020108056A1 (en) | 2002-08-08 |
| KR100439073B1 (ko) | 2004-07-14 |
| KR20020061173A (ko) | 2002-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8042086B2 (en) | Method and apparatus for verifying integrated circuit design using a constrained random test bench | |
| US20100312517A1 (en) | Test Method Using Memory Programmed with Tests and Protocol To Communicate between Device Under Test and Tester | |
| JPH11282713A (ja) | マイクロコンピュータ、電子機器及びデバッグシステム | |
| US7650542B2 (en) | Method and system of using a single EJTAG interface for multiple tap controllers | |
| JP2009048674A (ja) | 半導体集積回路 | |
| JP2002163127A (ja) | トレース制御回路 | |
| JP2002214296A (ja) | 半導体装置 | |
| JP2010032503A (ja) | Ｊｔａｇテスト・データ・レジスタを用いる非同期通信装置 | |
| CN116205174A (zh) | 一种基于uvm的异步微处理器验证方法及系统 | |
| US7647532B2 (en) | Trace controller, microprocessor, and trace control method | |
| JP2001337845A (ja) | マイクロプロセッサ | |
| US20050209839A1 (en) | Data processing apparatus simulation | |
| JP2006058252A (ja) | 試験装置及び試験方法 | |
| US20070258300A1 (en) | Functional verification of synchronized signals using random delays | |
| US7024577B2 (en) | Program logic device for synchronous operation with multiple clock signals | |
| EP0468553A2 (en) | Instrumentation system and instrumentation devices adapted for use in such a system | |
| US20050289421A1 (en) | Semiconductor chip | |
| JP2002367397A (ja) | メモリテスト兼初期化回路 | |
| JP2653648B2 (ja) | Ｌｓｉ試験パターン発生器 | |
| US20040019863A1 (en) | Circuit verification apparatus, circuit verification program, and circuit verification method | |
| JP2004252824A (ja) | 回路検証方法、回路シミュレータ、回路検証プログラム | |
| JP2004014037A (ja) | 半導体メモリ及び半導体装置並びに半導体メモリの試験方法 | |
| CN116702666A (zh) | 一种ip核验证方法、装置及电子设备 | |
| JP2004127058A (ja) | テスト回路および半導体装置 | |
| JP2002055843A (ja) | 集積回路用論理検証装置および方法 |