JP2002214296A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2002214296A
JP2002214296A JP2001007676A JP2001007676A JP2002214296A JP 2002214296 A JP2002214296 A JP 2002214296A JP 2001007676 A JP2001007676 A JP 2001007676A JP 2001007676 A JP2001007676 A JP 2001007676A JP 2002214296 A JP2002214296 A JP 2002214296A
Authority
JP
Japan
Prior art keywords
value
input
block
register file
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001007676A
Other languages
English (en)
Inventor
Tsutomu Hatakeyama
努 畠山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001007676A priority Critical patent/JP2002214296A/ja
Priority to US10/043,191 priority patent/US6948097B2/en
Priority to KR10-2002-0002317A priority patent/KR100439073B1/ko
Publication of JP2002214296A publication Critical patent/JP2002214296A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3187Built-in tests

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Debugging And Monitoring (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【課題】 この発明は、通常動作時の外部又は内部入力
に代えて、任意のタイミングで任意の入力を供給して動
作検証を行うことを課題とする。 【解決手段】 この発明は、内部検証ブロック11−
1,…,11−nにより任意の入力値を任意のタイミン
グで被検証ブロック12−1,…,12−nに供給し
て、被検証ブロック12−1,…,12−nの動作検証
を実施するように構成される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、任意の入力を任
意のタイミングで供給して機能検証を行う半導体装置に
関する。
【0002】
【従来の技術】従来、プロセッサの開発評価において、
プロセッサに対してパイプライン依存の動作検証プログ
ラムを記述する際に、任意のピンやレジスタに対し任意
のタイミングで任意の値を書き込みたい場合があった。
例えばRTL(Register Transfer Revel )上のシミュ
レーションにおいて、外部割込みの入力に伴う機能を検
証するためには、別途シミュレータによる入力の設定が
必要であった。
【0003】一方、プロセッサをIP(Intellectual P
roperty :機能ブロック)として提供する場合には、外
部入力を考慮した動作検証が必須であった。しかし、一
般に外部に接続されるIP毎にその仕様に合わせて検証
プログラムを用意するのは困難であった。また、実機に
おいてパイプライン依存の検証プログラムを動作させる
場合に、従来のスキャンパス方式によるレジスタの設定
などは非効率的であった。さらに、外部入力に伴う機能
を検証するプログラムに対しては、外部入力を設定する
ための装置が必要になっていた。
【0004】
【発明が解決しようとする課題】以上説明したように、
プロセッサの外部入力を考慮した従来の動作検証におい
ては、任意の入力を任意のタイミングで与えようとする
と、シミュレータによる設定や個別の検証プログラムが
必要になっていた。また、スキャンパス方式による入力
設定は非効率的であり、検証プログラムを使用する場合
には、外部入力を設定する装置が必要になっていた。
【0005】そこで、この発明は、上記に鑑みてなされ
たものであり、その目的とするところは、通常動作時の
外部又は内部入力に代えて、任意のタイミングで任意の
入力を供給して動作検証を行うことができる半導体装置
を提供することにある。
【0006】
【課題を解決するための手段】上記目的を達成するため
に、課題を解決する第1の手段は、被検証ブロックの動
作検証時に、内部検証用の命令にしたがって、通常動作
時の入力に代えて動作検証時に前記被検証ブロックに供
給する入力値と、該入力値を供給するタイミングとなる
サイクル値が設定され、設定されてから前記サイクル値
が経過後、通常動作時の入力に代えて前記入力値を前記
被検証ブロックに供給する内部検証ブロックを具備する
ことを特徴とする。
【0007】第2の手段は、前記第1の手段において、
前記入力値は、該入力値に対応した前記サイクル値とと
もに連続して複数設定され、設定された複数の入力値
は、それぞれ対応したサイクル値が経過する毎に順次前
記被検証ブロックに供給されることを特徴とする。
【0008】第3の手段は、前記第1の手段において、
前記内部検証ブロックは、前記入力値が設定保持される
レジスタと、前記サイクル値が設定され、設定されたサ
イクル値をデクリメントするカウンタと、前記カウンタ
の値が“0”であることを検出する検出器と、前記検出
器が“0”を検出すると、通常動作時の入力に代えて前
記レジスタに設定された入力値を選択して前記被検証ブ
ロックに供給するマルチプレクサとを有することを特徴
とする。
【0009】第4の手段は、前記第1の手段において、
前記内部検証ブロックは、前記入力値が連続して複数設
定保持される値用レジスタファイルと、前記複数の入力
値にそれぞれ対応したサイクル値が設定保持されるウェ
イト用レジスタファイルと、前記値用レジスタファイル
ならびにウェイト用レジスタファイルに、書き込みアド
レス又は読み出しアドレスを供給するアドレスポインタ
と、前記ウェイト用レジスタファイルに設定されたサイ
クル値をデクリメントするカウンタと、前記カウンタに
同期して前記値用レジスタファイルから読み出された入
力値を保持するレジスタと、前記カウンタの値が“0”
であることを検出する検出器と、前記検出器が“0”を
検出すると、通常動作時の入力に代えて前記前記レジス
タに保持された入力値を選択して前記被検証ブロックに
供給するマルチプレクサとを有することを特徴とする。
【0010】
【発明の実施の形態】以下、図面を用いてこの発明の実
施形態を説明する。
【0011】図1はこの発明の一実施形態に係る半導体
装置1の例えばプロセッサの構成を示す図である。図1
において、プロセッサは、動作を検証しようとする被検
証ブロックに入力を与える複数(n個)の内部検証ブロ
ック11−1,…,11−nと、対応する内部検証ブロ
ック11−1,…,11−nから入力を受けて動作検証
される被検証ブロック12−1,…,12−nと、プロ
セッサにおける通常動作に用いられるメモリであり、内
部検証ブロック11−1,…,11−nを制御する命令
が格納されるメモリ13を備えて構成されている。この
ような構成において、検証者の意図する任意のサイクル
で、内部検証ブロック11−1,…,11−nがプロセ
ッサの被検証ブロック12−1,…,12−nの入力ピ
ン/内部レジスタ等に任意の値を設定するようにし、検
証者がプロセッサの命令によってその内部検証ブロック
11−1,…,11−nを制御する専用の命令を用い
て、プロセッサの外部入力を含めた機能をプロセッサ単
体でサイクルレベルで検証するようにしている。
【0012】図2は図1に示す内部検証ブロック11−
1,…,11−nの一実施形態の構成を示す図である。
図2において、内部検証ブロックは、制御レジスタ2
1、デクリメントカウンタ22、データレジスタ23、
検出器24、マルチプレクサ(MUX)25ならびにA
NDゲート26を備えて構成され、内部検証ブロックセ
ット命令、内部検証ブロックリセット命令からなる内部
検証ブロック命令群により制御されている。制御レジス
タ21は、通常動作時の入力又は動作検証時の入力値va
lue を選択する情報(set )が上記内部検証ブロック命
令群によりセット(1)又はリセット(0)される。デ
クリメントカウンタ22は、上記内部検証ブロックセッ
ト命令により動作検証時の入力値value が被検証ブロッ
ク12−1,…,12−nに与えられるタイミングとな
るサイクル値waitがセットされる。データレジスタ23
は、内部検証ブロックセット命令により動作検証時の入
力値value がセットされる。検出器24は、アサートさ
れていない時のみデクリメントカウンタ22の値をデク
リメントし、デクリメントカウンタ22の値が0の場合
に信号(“1”レベル)をANDゲート26にアサート
する。マルチプレクサ25は、外部ピン等から与えられ
る入力、内部レジスタ又は他の被検証ブロック等から与
えられる入力となる通常動作時の入力、あるいは動作検
証時にデータレジスタ23に保持された入力値value を
選択し、選択した入力を被検証ブロックに与える。この
ような構成において、この実施形態では、パイプライン
制御のプロセッサの書き込みステージに同期して作用す
る上記内部検証ブロック命令群によって、上記構成の内
部検証ブロックを動作させるようにしている。
【0013】上記内部検証ブロック命令群は、次の2つ
の命令からなる。
【0014】内部検証ブロックセット命令(set):num
ber wait value 内部検証ブロックリセット命令(reset):number 内部検証ブロックセット命令は、図1のメモリ13から
読み出されて実行されることで、指定したnumberの内部
検証ブロック(numberは例えば図1では11−1,…,
11−n)を起動させ、通常動作時の入力に代えてwait
サイクル後に入力値value を被検証ブロックに与えるよ
うにするものである。内部検証ブロックリセット命令
は、図1のメモリ13から読み出されて実行されること
で、内部検証ブロックnumberを通常のプロセッサモード
に戻す命令である。
【0015】このような構成において、内部検証ブロッ
ク11−1,…,11−nから被検証ブロック12−
1,…,12−nに入力を与えるには、内部検証ブロッ
クセット命令により制御レジスタ21、デクリメントカ
ウンタ22、データレジスタ23にそれぞれset
(1),wait,valueの値がセットされる。デクリメン
トカウンタ22は値をセットする時またはすでにカウン
タが0である時を除いては常にデクリメントし、カウン
タ値が0になると検出器24が“1”をANDゲート2
6に出力し、マルチプレクサ25が通常動作時の入力に
代えてデータレジスタ23の値を選択し、選択された値
が被検証ブロック12−1,…,12−nに与えられ
る。
【0016】これにより、任意のタイミングで任意の値
を被検証ブロック12−1,…,12−nに供給するこ
とが可能となる。したがって、外部入力を考慮したテス
トプログラムの記述が可能になり、システムデバッグを
容易に行うことができる。また、実機で外部入力を考慮
したBIST(built-in-test)プログラムを記述する
ことが可能になる。
【0017】図3は図1に示す内部検証ブロック11−
1,…,11−nの他の実施形態の構成を示す図であ
る。先の実施形態では、検証者が任意のタイミングで任
意の入力値を被検証ブロック12−1,…,12−nに
送ることが可能になるような内部検証ブロック11−
1,…,11−nを提案しているが、そのままではある
1つの値で通常動作時の1つの入力の代わりを設定でき
るだけで、複数の値を連続的に設定するようなケースに
は対応できない。そこで、この実施形態の特徴とすると
ころは、上記ケースに対応するためにレジスタファイル
ならびにそれを制御するアドレスポインタを設けて内部
検証ブロックを拡張したことにある。
【0018】図3において、内部検証ブロック11−
1,…,11−nは、制御レジスタ31、ウェイト用レ
ジスタファイル32、値(データ)用レジスタファイル
33、書込アドレスポインタ34、読出アドレスポイン
タ35、デクリメントカウンタ36、検出器37、デー
タレジスタ38、マルチプレクサ(MUX)39を備え
て構成され、内部検証ブロックは、内部検証ブロックリ
セット命令、レジスタファイルスタック命令、内部検証
ブロックトリガ命令からなる内部検証ブロック命令群に
より制御される。
【0019】制御レジスタ31は、通常動作時の入力又
は動作検証時の入力値value を選択する情報が内部検証
ブロック命令群によりセット(1)又はリセット(0)
される。ウェイト用レジスタファイル32は、レジスタ
ファイルスタック命令で複数のサイクル値waitが順次セ
ットされ、検出器37がアサートされる毎に順に読み出
される。値用レジスタファイル33は、レジスタファイ
ルスタック命令で複数の入力値value が順次セットさ
れ、検出器37がアサートされる毎に順に読み出され
る。書込アドレスポインタ34は、内部検証ブロックリ
セット命令によりリセットされ、レジスタファイルスタ
ック命令によりインクリメントされ、ウェイト用レジス
タファイル32にサイクル値waitが書き込まれる際の書
き込みアドレスをウェイト用レジスタファイル32に指
示し、又は値用レジスタファイル33に入力値value が
書き込まれる際の書き込みアドレスを値用レジスタファ
イル33に指示する。読出アドレスポインタ35は、内
部検証ブロックリセット命令によりリセットされ、検出
器37がアサートされる毎にインクリメントされ、ウェ
イト用レジスタファイル32からwaitが読み出される際
の読み出しアドレスをウェイト用レジスタファイル32
に指示し、又は値用レジスタファイル33から入力値va
lue が読み出される際の読み出しアドレスを値用レジス
タファイル33に指示する。デクリメントカウンタ36
は、内部検証ブロックトリガ命令又は検出器37がアサ
ートされているときに新たな値をロードし、それ以外の
時はデクリメントされる。検出器37は、デクリメント
カウンタ36の値が0の場合に信号を読出アドレスポイ
ンタ35ならびにデータレジスタ38にアサートする。
データレジスタ38は、デクリメントカウンタ36に同
期して新たな入力値value がセットされる。マルチプレ
クサ39は、外部ピン等から与えられる入力、内部レジ
スタ又は他の被検証ブロック等から与えられる通常動作
時の入力、あるいは動作検証時にデータレジスタ38に
保持された入力値value を選択し、選択した内容を被検
証ブロック12−1,…,12−nに与える。
【0020】この実施形態において使用される命令群は
上述したように次の3つの命令からなる。
【0021】 内部検証ブロックリセット命令(reset):number レジスタファイルスタック命令(push):number,wai
t,value 内部検証ブロックトリガ命令(trigger):number 内部検証ブロックリセット命令は、指定したnumberの内
部検証ブロックをリセットするための命令で、制御レジ
スタ31、デクリメントカウンタ36、データレジスタ
38、読出アドレスポインタ34ならびに書込アドレス
ポインタ35を初期化する。レジスタファイルスタック
命令は、レジスタファイル32,33に内部検証ブロッ
クnumberのサイクル値wait,入力値value を書き込むた
めの命令である。値を書き込むと同時に書込アドレスポ
インタをインクリメントする。内部検証ブロックトリガ
命令は、指定したnumberの内部検証ブロックを起動させ
るためのものであり、この命令の実行により制御レジス
タ31に動作検証時の入力値value を選択するための信
号(1)がセットされる。また、内部検証ブロックトリ
ガ命令の書き込みステージに同期して、指定したnumber
の内部検証ブロックのデクリメントカウンタ36がカウ
ントダウンをはじめる。その後、カウント値が0になる
毎に新たに次の値をロードするとともに、読出アドレス
ポインタ35をインクリメントする。
【0022】このような命令を用いて、例えばnumber=
1の被検証ブロック12−1に、内部検証ブロックトリ
ガ命令が実行された後20サイクル目から入力値value
=48を連続して与え、続いてその後14サイクル目
(内部検証ブロックトリガ命令が実行された後34サイ
クル目)に入力値value =6を連続して与え、さらに続
いて12サイクル目(内部検証ブロックトリガ命令が実
行された後46サイクル目)に入力値value =15を内
部検証ブロックリセット命令が実行されるまで連続して
与える、といった動作を行う命令列の一例を図4に示
し、そのタイミングチャートを図5に示す。
【0023】図4ならびに図5において、通常動作時の
入力がMUX39により選択されて被検証ブロック12
−1に与えられ被検証ブロック12−1が通常の動作状
態において、内部検証ブロックリセット命令(reset )
が実行されると、number=1の内部検証ブロック11−
1がリセットされる。続いて、レジスタファイルスタッ
ク命令(push 1,20,48)が実行され、書込アド
レスポインタ34から与えられるアドレスに基づいてサ
イクル値wait=20がウェイト用レジスタファイル32
にセットされるとともに、書込アドレスポインタ34か
ら与えられるアドレスに基づいてサイクル値wait=20
に対応した入力値value =48が値用レジスタファイル
33にセットされる。続いて、レジスタファイルスタッ
ク命令(push 1,14,6)が実行され、書込アドレ
スポインタ34から与えられるアドレスに基づいてサイ
クル値wait=14がウェイト用レジスタファイル32に
セットされるとともに、書込アドレスポインタ34から
与えられるアドレスに基づいてサイクル値wait=14に
対応した入力値value =6が値用レジスタファイル33
にセットされる。さらに続いて、レジスタファイルスタ
ック命令(push1,12,15)が実行され、書込アド
レスポインタ34から与えられるアドレスに基づいてサ
イクル値wait=12がウェイト用レジスタファイル32
にセットされるとともに、書込アドレスポインタ34か
ら与えられるアドレスに基づいてサイクル値wait=12
に対応した入力値value =15が値用レジスタファイル
33にセットされる。
【0024】このような状態において、内部検証ブロッ
クトリガ命令(trigger )が実行されてnumber=1の内
部検証ブロック11−1が起動されて制御レジスタ31
に信号(1)がセットされると、ウェイト用レジスタフ
ァイル32からサイクル値wait=20がデクリメントカ
ウンタ36に読み出されてデクリメントされる。デクリ
メントカウンタ36のカウント値が“0”になると、こ
れが検出器37で検出され、検出器37から読出アドレ
スポインタ35に読み出しアドレスの出力指示が与えら
れ、この指示に基づいて読出アドレスポインタ35は読
み出しアドレスを値用レジスタファイル33に与え、こ
の読み出しアドレスに基づいてサイクル値wait=20に
対応した入力値value =48が値用レジスタファイル3
3からレジスタ38に読み出されてセットされる。レジ
スタ38にセットされた入力値value =48は、MUX
39により選択されて被検証ブロック12−1に与えら
れる。
【0025】一方、値用レジスタファイル33から入力
値value =48が読み出されると同時に、読出アドレス
ポインタ35から与えられるアドレスに基づいてウェイ
ト用レジスタファイル32からサイクル値wait=14が
デクリメントカウンタ36に読み出されてデクリメント
される。デクリメントカウンタ36のカウント値が
“0”になると、これが検出器37で検出され、検出器
37から読出アドレスポインタ35に読み出しアドレス
の出力指示が与えられ、この指示に基づいて読出アドレ
スポインタ35は読み出しアドレスを値用レジスタファ
イル33に与え、この読み出しアドレスに基づいてサイ
クル値wait=14に対応した入力値value =6が値用レ
ジスタファイル33からレジスタ38に読み出されてセ
ットされる。レジスタ38にセットされた入力値value
=6は、MUX39により選択されて、それまで被検証
ブロック12−1に与えられていた入力値value =48
に代わって被検証ブロック12−1に与えられる。
【0026】一方、値用レジスタファイル33から入力
値value =6が読み出されると同時に、読出アドレスポ
インタ35から与えられるアドレスに基づいてウェイト
用レジスタファイル32からサイクル値wait=12がデ
クリメントカウンタ36に読み出されてデクリメントさ
れる。デクリメントカウンタ36のカウント値が“0”
になると、これが検出器37で検出され、検出器37か
ら読出アドレスポインタ35に読み出しアドレスの出力
指示が与えられ、この指示に基づいて読出アドレスポイ
ンタ35は読み出しアドレスを値用レジスタファイル3
3に与え、この読み出しアドレスに基づいてサイクル値
wait=12に対応した入力値value =15が値用レジス
タファイル33からレジスタ38に読み出されてセット
される。レジスタ38にセットされた入力値value =1
5は、MUX39により選択されて、それまで被検証ブ
ロック12−1に与えられていた入力値value =6に代
わって被検証ブロック12−1に与えられる。この入力
値value =6は、検証を終了する内部検証ブロックリセ
ット命令(reset )が実行されるまで被検証ブロック1
2−1に与えられ、内部検証ブロックリセット命令(re
set )が実行されると内部検証ブロック11−1はリセ
ットされ、値用レジスタファイル33に格納された動作
検証用の入力値value に代わって通常動作時の入力がM
UX39により選択されて被検証ブロック12−1に与
えられる。
【0027】このような命令が実行されることにより、
通常動作時の入力に代えて動作検証時に与えられる複数
の入力値value が値用レジスタファイル33にセットさ
れ、それぞれの入力値value に対応したサイクル値wait
が経過する毎に、値用レジスタファイル33にセットさ
れた入力値value が順次被検証ブロック12−1に供給
されて、被検証ブロック12−1の動作検証が行われ
る。
【0028】したがって、このような実施形態において
は、先の実施形態と同様の効果を得ることができるとと
もに、複数の入力を連続的に供給することが可能とな
る。
【0029】
【発明の効果】以上説明したように、この発明によれ
ば、任意の入力値を任意のタイミングで被検証ブロック
に供給して被検証ブロックの動作検証を実施することが
可能となる。これにより、外部入力を考慮したテストプ
ログラムの記述が可能になり、システムデバッグを容易
に行うことができる。また、実機で外部入力を考慮した
BIST(built-in-test)プログラムを記述すること
が可能になる。
【図面の簡単な説明】
【図1】この発明の一実施形態に係る半導体装置の構成
を示す図である。
【図2】図1に示す内部検証ブロックの一構成を示す図
である。
【図3】図1に示す内部検証ブロックの他の構成を示す
図である。
【図4】図3に示す構成で使用される命令列の一例を示
す図である。
【図5】図4に示す命令のタイミングチャートを示す図
である。
【符号の説明】
11−1,…,11−n 内部検証ブロック 12−1,…,12−n 被検証ブロック 13 メモリ 21,23,31,38 レジスタ 22,36 カウンタ 24,37 検出器 25,39 マルチプレクサ 26 ANDゲート 32 ウェイト用レジスタファイル 33 値用レジスタファイル 34 書込アドレスポインタ 35 読出アドレスポインタ

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 被検証ブロックの動作検証時に、内部検
    証用の命令にしたがって、通常動作時の入力に代えて動
    作検証時に前記被検証ブロックに供給する入力値と、該
    入力値を供給するタイミングとなるサイクル値が設定さ
    れ、設定されてから前記サイクル値が経過後、通常動作
    時の入力に代えて前記入力値を前記被検証ブロックに供
    給する内部検証ブロックを具備することを特徴とする半
    導体装置。
  2. 【請求項2】 前記入力値は、該入力値に対応した前記
    サイクル値とともに連続して複数設定され、設定された
    複数の入力値は、それぞれ対応したサイクル値が経過す
    る毎に順次前記被検証ブロックに供給されることを特徴
    とする請求項1記載の半導体装置。
  3. 【請求項3】 前記内部検証ブロックは、 前記入力値が設定保持されるレジスタと、 前記サイクル値が設定され、設定されたサイクル値をデ
    クリメントするカウンタと、 前記カウンタの値が“0”であることを検出する検出器
    と、 前記検出器が“0”を検出すると、通常動作時の入力に
    代えて前記レジスタに設定された入力値を選択して前記
    被検証ブロックに供給するマルチプレクサとを有するこ
    とを特徴とする請求項1記載の半導体装置。
  4. 【請求項4】 前記内部検証ブロックは、 前記入力値が連続して複数設定保持される値用レジスタ
    ファイルと、 前記複数の入力値にそれぞれ対応したサイクル値が設定
    保持されるウェイト用レジスタファイルと、 前記値用レジスタファイルならびにウェイト用レジスタ
    ファイルに、書き込みアドレス又は読み出しアドレスを
    供給するアドレスポインタと、 前記ウェイト用レジスタファイルに設定されたサイクル
    値をデクリメントするカウンタと、 前記カウンタに同期して前記値用レジスタファイルから
    読み出された入力値を保持するレジスタと、 前記カウンタの値が“0”であることを検出する検出器
    と、 前記検出器が“0”を検出すると、通常動作時の入力に
    代えて前記前記レジスタに保持された入力値を選択して
    前記被検証ブロックに供給するマルチプレクサとを有す
    ることを特徴とする請求項1記載の半導体装置。
JP2001007676A 2001-01-16 2001-01-16 半導体装置 Pending JP2002214296A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001007676A JP2002214296A (ja) 2001-01-16 2001-01-16 半導体装置
US10/043,191 US6948097B2 (en) 2001-01-16 2002-01-14 Semiconductor device including function verification capability
KR10-2002-0002317A KR100439073B1 (ko) 2001-01-16 2002-01-15 기능 평가 기능을 구비한 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001007676A JP2002214296A (ja) 2001-01-16 2001-01-16 半導体装置

Publications (1)

Publication Number Publication Date
JP2002214296A true JP2002214296A (ja) 2002-07-31

Family

ID=18875396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001007676A Pending JP2002214296A (ja) 2001-01-16 2001-01-16 半導体装置

Country Status (3)

Country Link
US (1) US6948097B2 (ja)
JP (1) JP2002214296A (ja)
KR (1) KR100439073B1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005321861A (ja) * 2004-05-06 2005-11-17 Nec Electronics Corp 機能検証方法
US8977788B2 (en) * 2008-08-13 2015-03-10 Intel Corporation Observing an internal link via an existing port for system on chip devices
US8990623B2 (en) * 2010-11-17 2015-03-24 Advanced Micro Devices, Inc. Avoiding BIST and MBIST intrusion logic in critical timing paths
CN115312110A (zh) * 2021-05-08 2022-11-08 瑞昱半导体股份有限公司 芯片验证系统及其验证方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6085336A (en) * 1987-06-02 2000-07-04 Texas Instruments Incorporated Data processing devices, systems and methods with mode driven stops
JPH0387000A (ja) * 1989-08-30 1991-04-11 Mitsubishi Electric Corp 半導体記憶装置
KR920005798A (ko) * 1990-04-18 1992-04-03 미타 가쓰시게 반도체 집적회로
JPH05166396A (ja) * 1991-12-12 1993-07-02 Mitsubishi Electric Corp 半導体メモリ装置
KR950009390B1 (ko) * 1992-04-22 1995-08-21 삼성전자주식회사 반도체 메모리장치의 리프레시 어드레스 테스트회로
JPH0676598A (ja) * 1992-08-28 1994-03-18 Mitsubishi Electric Corp 半導体記憶装置
US5463585A (en) * 1993-04-14 1995-10-31 Nec Corporation Semiconductor device incorporating voltage reduction circuit therein
US5675540A (en) * 1996-01-22 1997-10-07 Micron Quantum Devices, Inc. Non-volatile memory system having internal data verification test mode
JP2001344986A (ja) * 2000-06-05 2001-12-14 Mitsubishi Electric Corp 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
US6948097B2 (en) 2005-09-20
US20020108056A1 (en) 2002-08-08
KR100439073B1 (ko) 2004-07-14
KR20020061173A (ko) 2002-07-23

Similar Documents

Publication Publication Date Title
US8042086B2 (en) Method and apparatus for verifying integrated circuit design using a constrained random test bench
US20100312517A1 (en) Test Method Using Memory Programmed with Tests and Protocol To Communicate between Device Under Test and Tester
JPH11282713A (ja) マイクロコンピュータ、電子機器及びデバッグシステム
US7650542B2 (en) Method and system of using a single EJTAG interface for multiple tap controllers
JP2009048674A (ja) 半導体集積回路
JP2002163127A (ja) トレース制御回路
JP2002214296A (ja) 半導体装置
JP2010032503A (ja) Jtagテスト・データ・レジスタを用いる非同期通信装置
CN116205174A (zh) 一种基于uvm的异步微处理器验证方法及系统
US7647532B2 (en) Trace controller, microprocessor, and trace control method
JP2001337845A (ja) マイクロプロセッサ
US20050209839A1 (en) Data processing apparatus simulation
JP2006058252A (ja) 試験装置及び試験方法
US20070258300A1 (en) Functional verification of synchronized signals using random delays
US7024577B2 (en) Program logic device for synchronous operation with multiple clock signals
EP0468553A2 (en) Instrumentation system and instrumentation devices adapted for use in such a system
US20050289421A1 (en) Semiconductor chip
JP2002367397A (ja) メモリテスト兼初期化回路
JP2653648B2 (ja) Lsi試験パターン発生器
US20040019863A1 (en) Circuit verification apparatus, circuit verification program, and circuit verification method
JP2004252824A (ja) 回路検証方法、回路シミュレータ、回路検証プログラム
JP2004014037A (ja) 半導体メモリ及び半導体装置並びに半導体メモリの試験方法
CN116702666A (zh) 一种ip核验证方法、装置及电子设备
JP2004127058A (ja) テスト回路および半導体装置
JP2002055843A (ja) 集積回路用論理検証装置および方法