KR100439073B1 - 기능 평가 기능을 구비한 반도체 장치 - Google Patents

기능 평가 기능을 구비한 반도체 장치 Download PDF

Info

Publication number
KR100439073B1
KR100439073B1 KR10-2002-0002317A KR20020002317A KR100439073B1 KR 100439073 B1 KR100439073 B1 KR 100439073B1 KR 20020002317 A KR20020002317 A KR 20020002317A KR 100439073 B1 KR100439073 B1 KR 100439073B1
Authority
KR
South Korea
Prior art keywords
value
verification
input
register
input value
Prior art date
Application number
KR10-2002-0002317A
Other languages
English (en)
Other versions
KR20020061173A (ko
Inventor
하타케야마즈토무
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20020061173A publication Critical patent/KR20020061173A/ko
Application granted granted Critical
Publication of KR100439073B1 publication Critical patent/KR100439073B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3187—Built-in tests

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Debugging And Monitoring (AREA)

Abstract

본 발명은 내부 검증 블록 명령을 실행함으로서, 내부 검증 블록(11-1, ..., 11-n)으로부터 임의의 입력값을 임의의 타이밍에서 피검증 블록(12-1, ..., 12-n)으로 공급하고, 피검증 블록(12-1, ..., 12-n)의 동작 검증을 실행하는 기능 평가 기능을 구비한 반도체 장치를 제공하는 것을 목적으로 한다.

Description

기능 평가 기능을 구비한 반도체 장치{A SEMICONDUCTOR DEVICE COMPRISING A FUNCTION EVALUATION FUNCTION}
본 발명은 임의의 입력을 임의의 타이밍에서 피검증 블록으로 공급하여 기능블록 등의 기능에 대한 동작 검증을 실행하는 기능 평가 기능을 구비한 반도체 장치에 관한 것이다.
프로세서의 개발 평가에 있어서, 프로세서에 대하여 파이프라인 의존의 동작 검증 프로그램을 기술할 때에, 임의의 핀이나 레지스터에 대하여 임의의 타이밍에서 임의의 값을 기록하고자 하는 경우가 있었다. 예컨대, RTL(Register transfer Revel) 상의 시뮬레이션에 있어서, 외부 인터럽트의 입력에 따른 기능을 검증하기 위해서는 별도의 시뮬레이터에 의한 입력의 설정이 필요하였다.
한편, 프로세서를 IP(Intellectual Property: 기능 블록)로서 제공하는 경우에는, 외부 입력을 고려한 동작 검증이 필수적이었다. 그러나, 일반적으로 외부에 접속되는 IP마다 그 사양에 맞춰서 검증 프로그램을 준비하는 것은 곤란하였다. 또한, 실제로 파이프 라인 의존의 검증 프로그램을 동작시키는 경우에, 스캔 패스 방식에 의한 레지스터의 설정 등은 비효율적이었다. 또한, 외부 입력에 따른 기능을 검증하는 프로그램에 대해서는, 외부 입력을 설정하기 위한 장치가 필요하게 되어 있었다.
이상 설명한 바와 같이, 프로세서의 외부 입력을 고려한 동작 검증에 있어서는, 임의의 입력을 임의의 타이밍에서 제공하고자 하면, 시뮬레이터에 의한 설정이나 IP마다 개별적인 검증 프로그램이 필요하게 되어 있었다.
또한, 스캔 패스 방식에 의한 입력 설정은 비효율적이며, 검증 프로그램을 사용하는 경우에는 외부 입력을 설정하는 장치가 필요하게 되어 있었다.
본 발명에 따른 기능 평가 기능을 구비한 반도체 장치는 피검증 블록의 동작검증시에 내부 검증용 명령에 따라 통상 동작시의 제1 입력 대신에, 동작 검증시에 피검증 블록에 공급하는 동작 검증을 위한 제2 입력값과, 이 제2 입력값을 공급하는 타이밍이 되는 사이클값이 설정된다. 그리고, 제2 입력값 및 사이클값의 설정 후에, 사이클값이 나타내는 시간이 경과된 후, 통상 동작시의 제1 입력 대신에, 동작 검증을 위한 제2 입력값을 피검증 블록에 공급하는 내부 검증 블록을 구비하는 것이다.
도 1은 본 발명의 실시예에 따른 반도체 장치의 구성을 도시하는 도면.
도 2는 도 1에 도시된 반도체 장치 내의 내부 검증 블록의 일 구성을 도시하는 도면.
도 3은 본 발명의 다른 실시예에 따른 반도체 장치의 구성을 도시하는 도면.
도 4는 도 3에 도시된 반도체 장치 내의 내부 검증 블록의 일 구성을 도시하는 도면.
도 5는 도 4에 도시된 구성에서 사용되는 명령열의 일례를 도시하는 도면.
도 6은 도 5에 도시된 명령의 실행에 의해 멀티플렉서(MUX)에서 피검증 블록으로 공급되는 데이터의 타이밍 차트를 도시한 도면.
〈도면의 주요 부분에 대한 부호의 설명〉
1, 30 : 반도체 장치
13 : 메모리
11-1, ‥, 11-n ; 31-1, ‥, 31-n : 내부 검증 블록
12-1, ‥, 12-n : 피검증 블록
21, 41 : 제어 레지스터
22, 36 : 감분 카운터
23, 38 : 데이터 레지스터
24, 37 : 검출기
25, 39 : 멀티플렉서(MUX)
26 : AND 게이트
32 : 대기용 레지스터 파일
33 : 데이터 값용 레지스터 파일
34 : 기록 어드레스 포인터
35 : 판독 어드레스 포인터
이하, 본 발명의 각종 실시예를 첨부된 도면을 참조하여 상세히 설명할 것이다. 전체 도면을 통하여 동일하거나 유사한 부품 및 구성 요소에 대해서는 동일하거나 유사한 참조 번호를 부여해서 설명하고 있고, 이들 동일하거나 유사한 부품 및 구성 소자에 대한 설명은 설명의 간소화를 위해 생략하는 점에 주목할 필요가 있다.
제1 실시예
도 1은 본 발명의 제1 실시예에 따른 반도체 장치(1), 예컨대 프로세서의 구성을 도시한 도면이다.
도 1에 있어서, 반도체 장치(1)는 동작을 검증하고자 하는 피검증 블록에 입력을 부여하는 복수(n개)의 내부 검증 블록(11-1, ···, 11-n)과, 대응하는 내부 검증 블록(11-1, ···, 11-n)에서 입력을 수신하여 동작 검증되는 피검증 블록(12-1. ···, 12-n)과, 프로세서에서 통상 동작에 이용되는 메모리로서, 내부 검증 블록(11-1, ···, 11-n)을 제어하는 명령이 저장되는 메모리(13)를 구비하여 구성되어 있다. 이러한 구성에 있어서, 검증자가 의도하는 임의의 사이클에서 내부 검증 블록(11-1, ···, 11-n)이 프로세서의 피검증 블록(12-1, ···, 12-n)의 입력핀/내부 레지스터 등에 임의의 값을 설정하도록 하고, 검증자가 프로세서의 명령에 의해 그 내부 검증 블록(11-1, ···, 11-n)을 제어하는 전용의 명령을 이용하여 프로세서의 외부 입력을 포함시킨 기능을 하나의 프로세서로 사이클 레벨에서 검증하도록 하고 있다.
도 2는 도 1에 도시된 내부 검증 블록(11-1, ···, 11-n)의 일 실시예의 구성을 도시한 도면이다.
도 2에 있어서, 내부 검증 블록은, 제어 레지스터(21), 감분 카운터(22), 데이터 레지스터(23), 검출기(24), 멀티플렉서(MUX)(25) 및 AND 게이트(26)를 구비하여 구성되고, 내부 검증 블록 셋트 명령, 내부 검증 블록 리셋 명령으로 구성된 내부 검증 블록 명령군에 의해 제어되어 있다.
제어 레지스터(21)에는 통상 동작시의 입력 데이터 또는 동작 검증시의 입력값 value를 선택하는 정보(set)가 상기 내부 검증 블록 명령군 내의 내부 검증 블 록 셋트 명령에 의해 셋트(=1) 또는 리셋(=0)된다.
감분 카운터(22)는 상기 내부 검증 블록 셋트 명령에 의해 동작 검증시의 입력값 value가 피검증 블록(12-1, ···, 12-n)에 부여되는 타이밍이 되는 사이클값 wait가 셋트된다.
데이터 레지스터(23)는 내부 검증 블록 셋트 명령에 의해 동작 검증시의 입력값 value가 셋트된다.
검출기(24)는 어서트되어 있지 않을 때만 감분 카운터(22)의 값을 감분하여, 감분 카운터(22)의 값이 0인 경우에 신호("1" 레벨)를 AND 게이트(26)에 어서트한다.
멀티플렉서(25)는 외부핀 등으로부터 부여되는 입력, 내부 레지스터 또는 피검증 블록 등으로부터 부여되는 입력이 되는 통상 동작시의 입력 또는 동작 검증시에 데이터 레지스터(23)에 유지된 입력값 value를 선택하여, 선택한 입력을 피검증블록에 부여한다.
이러한 구성에 있어서, 본 실시예에서는 파이프라인 제어의 프로세서 기록 스테이지에 동기하여 작용하는 상기 내부 검증 블록 명령군에 의해 상기 구성의 내부 검증 블록을 동작시키도록 하고 있다.
상기 내부 검증 블록 명령군은 다음의 2개의 명령으로 이루어진다.
내부 검증 블록 셋트 명령(set) : number wait value
내부 검증 블록 리셋 명령(reset) : number
내부 검증 블록 셋트 명령은 도 1의 메모리(13)로부터 판독되어 실행됨으로써, 지정된 number의 내부 검증 블록(number는, 예컨대 도 1에서는 11-1, ···, 11-n)을 기동시켜, 통상 동작시의 입력 대신에 wait 사이클 후에 입력값 value를 피검증 블록에 부여하도록 하는 것이다.
내부 검증 블록 리셋 명령은 도 1의 메모리(13)로부터 판독되어 실행됨으로써, 내부 검증 블록 number를 통상의 프로세서 모드로 복귀시키는 명령이다.
이러한 구성에 있어서, 내부 검증 블록(1l-1, ···, 11-n)에서 피검증 블록(12-1, ···, 12-n)으로 입력을 부여하기 위해서는 내부 검증 블록 셋트 명령에 의해 제어 레지스터(21), 감분 카운터(22), 데이터 레지스터(23)에 각각 set(1), wait, value의 값이 셋트된다.
감분 카운터(22)는 값을 셋트할 때 또는 이미 카운터가 0인 때를 제외하고는 항상 감분하여, 카운터값이 0이 되면 검출기(24)가 "1"을 AND 게이트(26)에 출력하고, 멀티플렉서(25)가 통상 동작시의 입력 대신에 데이터 레지스터(23)의 값을 선택하여, 선택된 값이 피검증 블록(12-1, ···, 12-n)에 부여된다. 이에 따라, 임의의 타이밍에서 임의의 값을 피검증 블록(12-1, ···, 12-n)에 공급하는 것이 가능하게 된다.
그리고, 피검증 블록(12-l, ···, 12-n)에서 출력되는 출력 신호를 체크함으로써, 피검증 블록(12-1, ···, 12-n)의 동작을 검증한다.
따라서, 외부 입력을 고려한 테스트 프로그램의 기술이 가능하게 되고, 시스템 디버그를 용이하게 행할 수 있다. 또한, 실제로 외부 입력을 고려한 BIST(built-in-test) 프로그램을 기술하는 것이 가능하게 된다.
제2 실시예
도 3은 본 발명의 제2 실시예에 따른 반도체 장치(30)의 구성을 도시한 도면이다. 도 4는 도 3에 도시하는 반도체 장치(30)내의 내부 검증 블록(31-1, ···, 31-n)의 일 구성을 도시하는 도면이다.
도 1, 도 2에 도시된 제1 실시예에서는, 검증자가 임의의 타이밍에서 임의의 입력값을 피검증 블록(12-1, ···, 12-n)으로 전송하는 것이 가능하도록 내부 검증 블록(11-1, ···, 11-n)을 제안하고 있다. 이 제1 실시예의 구성에서는, 어떤 하나의 값으로 통상 동작시의 하나의 입력 대신에 설정할 수 있을 뿐이며, 복수의 값을 연속적으로 설정하는 경우에는 대응할 수 없다.
그래서, 제2 실시예의 반도체 장치의 특징으로 하는 점은, 상기 경우에 대응시키기 위해서 레지스터 파일 및 그것을 제어하는 어드레스 포인터를 설치하여 내부 검증 블록의 기능을 확장한 것에 있다.
도 4에 있어서, 내부 검증 블록(31-1, ···, 31-n)은 제어 레지스터(41), 대기용 레지스터 파일(32), 데이터 값용 레지스터 파일(33), 기록 어드레스 포인터(34), 판독 어드레스 포인터(35), 감분 카운터(36), 검출기(37), 데이터 레지스터(38), 멀티플렉서(MUX)(39)로 구성되어 있다.
내부 검증 블록(31-1, ‥‥, 31-n)은 내부 검증 블록 리셋 명령, 레지스터 파일 스택 명령, 내부 검증 블록 트리거 명령으로 구성된 내부 검증 블록 명령군에 의해 제어된다.
제어 레지스터(41)에는 내부 검증 블록 명령군의 예컨대 내부 검증 블록 트리거 명령 trigger의 실행에 의해, 통상 동작시의 입력 데이터 또는 동작 검증시의 입력값 value를 선택하기 위한 정보가 셋트(1) 또는 리셋(O)된다.
대기용 레지스터 파일(32)에는 레지스터 파일 스택 명령으로 복수의 사이클값 wait가 순차적으로 셋트되어, 검출기(37)가 어서트될 때마다 차례로 판독된다.
데이터 값용 레지스터 파일(33)에는 레지스터 파일 스택 명령으로 복수의 입력값 value가 순차적으로 셋트되어, 검출기(37)가 어서트될 때마다 차례로 판독된다.
기록 어드레스 포인터(34)는 내부 검증 블록 리셋 명령에 의해 리셋되어, 레지스터 파일 스택 명령에 의해 증분되고, 대기용 레지스터 파일(32)에 사이클값 wait가 기록될 때의 기록 어드레스를 대기용 레지스터 파일(32)에 지시하거나 또는데이터 값용 레지스터 파일(33)에 입력값 value가 기록될 때의 기록 어드레스를 데이터 값용 레지스터 파일(33)에 지시한다.
판독 어드레스 포인터(35)는 내부 검증 블록 리셋 명령에 의해 리셋되어, 검출기(37)가 어서트될 때마다 증분되고, 대기용 레지스터 파일(32)로부터 사이클값 wait가 판독될 때의 판독 어드레스를 웨이트용 레지스터 파일(32)에 지시하거나 또는 데이터 값용 레지스터 파일(33)로부터 입력값 value가 판독될 때의 판독 어드레스를 데이터 값용 레지스터 파일(33)에 지시한다.
감분 카운터(36)는 내부 검증 블록 트리거 명령 또는 검출기(37)가 어서트되어 있을 때에 새로운 값을 대기용 레지스터 파일(32)로부터 로드하고, 그 이외의 경우에는 감분된다.
검출기(37)는 감분 카운터(36)의 값이 0인 경우에 신호를 판독 어드레스 포인터(35) 및 데이터 레지스터(38)에 어서트한다.
데이터 레지스터(38)는 감분 카운터(36)에 동기하여 새로운 입력값 value가 셋트된다. 멀티플렉서(39)는 외부핀 등으로부터 부여되는 입력, 내부 레지스터 또는 다른 피검증 블록 등으로부터 부여되는 통상 동작시의 입력 또는 동작 검증시에 데이터 레지스터(38)에 유지된 입력값 value를 선택하고, 선택한 내용을 피검증 블록(12-1, ···, 12-n)에 부여한다.
이 실시예에 있어서 사용되는 명령군은 전술한 바와 같이 다음의 3가지의 명령으로 이루어진다.
내부 검증 블록 리셋 명령(reset) : number
레지스터 파일 스택 명령(push) : number, wait, value
내부 검증 블록 트리거 명령(trigger) : number
내부 검증 블록 리셋 명령은 지정된 number의 내부 검증 블록을 리셋하기 위한 명령으로, 제어 레지스터(41), 감분 카운터(36), 데이터 레지스터(38), 기록 어드레스 포인터(34) 및 판독 어드레스 포인터(35)를 초기화한다. 레지스터 파일 스택 명령은 레지스터 파일(32, 33)에 내부 검증 블록 number의 사이클값 wait, 입력값 value를 기록하기 위한 명령이다.
값을 기록하는 동시에 기록 어드레스 포인터(34)를 증분한다. 내부 검증 블록 트리거 명령은 지정된 number의 내부 검증 블록을 기동시키기 위한 것으로, 이 명령의 실행에 의해 제어 레지스터(41)에 동작 검증시의 입력값 value를 선택하기 위한 신호 set(=1)가 설정된다.
또한, 내부 검증 블록 트리거 명령의 기록 스테이지에 동기하여, 지정된 number의 내부 검증 블록의 감분 카운터(36)가 카운트 다운을 시작한다. 그후, 카운트값이 0이 될 때마다 새롭게 다음 값을 로드하는 동시에, 판독 어드레스 포인터(35)를 증분시킨다.
이러한 명령을 이용하여, 예컨대 number=1의 피검증 블록(12-1)에 내부 검증블록 트리거 명령이 실행된 후 20 사이클째로부터 입력값 value=48을 연속하여 부여하고, 계속해서 그 후 14 사이클째(내부 검증 블록 트리거 명령이 실행된 후 34 사이클째)에 입력값 value=6을 연속하여 부여하며, 또한 계속해서 12 사이클째(내부 검증 블록 트리거 명령이 실행된 후 46 사이클째)에 입력값 value=15를 내부 검증 블록 리셋 명령이 실행될 때까지 연속하여 부여하는 동작을 행하는 명령열의 일례를 도 5에 도시하고, 그 타이밍 차트를 도 6에 도시한다.
도 5 및 도 6에 있어서, 통상 동작시의 입력이 MUX(39)에 의해 선택되어 피검증 블록(12-1)에 부여되고, 피검증 블록(12-1)이 통상의 동작 상태에 있어서 내부 검증 블록 리셋 명령(reset)이 실행되면, number=1의 내부 검증 블록(31-1)이 리셋된다.
계속해서, 레지스터 파일 스택 명령(push 1, 20, 48)이 실행되어 기록 어드레스 포인터(34)로부터 부여되는 어드레스에 기초하여 사이클값 wait=20이 대기용 레지스터 파일(32)에 셋트되는 동시에, 기록 어드레스 포인터(34)에서 부여되는 어드레스에 기초하여 사이클값 wait=20에 대응한 입력값 value=48이 데이터 값용 레지스터 파일(33)에 셋트된다.
계속해서, 레지스터 파일 스택 명령(push 1, 14, 6)이 실행되어, 기록 어드레스 포인터(34)에서 부여되는 어드레스에 기초하여 사이클값 wait=14가 대기용 레지스터 파일(32)에 셋트되는 동시에, 기록 어드레스 포인터(34)에서 부여되는 어드레스에 기초하여 사이클값 wait=14에 대응한 입력값 value=6이 데이터 값용 레지스터 파일(33)에 셋트된다.
또한, 연속해서 레지스터 파일 스택 명령(push 1, 12, 15)이 실행되어, 기록 어드레스 포인터(34)에서 부여되는 어드레스에 기초하여 사이클값 wait=12가 대기용 레지스터 파일(32)에 셋트되는 동시에, 기록 어드레스 포인터(34)에서 부여되는 어드레스에 기초하여 사이클값 wait=12에 대응한 입력값 value=15가 데이터 값용 레지스터 파일(33)에 셋트된다.
이러한 상태에 있어서, 내부 검증 블록 트리거 명령(trigger)이 실행되어number=1의 내부 검증 블록(31-1)이 기동되어 제어 레지스터(41)에 신호(1)가 셋트되면, 대기용 레지스터 파일(32)로부터 사이클값 wait=20이 감분 카운터(36)로 판독되어 감분된다.
감분 카운터(36)의 카운트값이 "0"이 되면, 이것이 검출기(37)에서 검출되고, 검출기(37)로부터 판독 어드레스 포인터(35)로 판독 어드레스의 출력 지시가 부여되며, 이 지시에 기초하여 판독 어드레스 포인터(35)는 판독 어드레스를 데이터 값용 레지스터 파일(33)에 부여하고, 이 판독 어드레스에 기초하여 사이클값 wait=20에 대응한 입력값 value=48이 데이터 값용 레지스터 파일(33)로부터 데이터레지스터(38)로 판독되어 셋트된다.
데이터 레지스터(38)에 셋트된 입력값 value=48은 MUX(39)에 의해 선택되어 피검증 블록(12-1)에 부여된다.
한편, 데이터 값용 레지스터 파일(33)로부터 입력값 value=48이 판독되는 동시에, 판독 어드레스 포인터(35)에서 부여되는 어드레스에 기초하여 대기용 레지스터 파일(32)로부터 사이클값 wait=14가 감분 카운터(36)로 판독되어 감분된다.
감분 카운터(36)의 카운트값이 "0"이 되면, 이것이 검출기(37)에서 검출되고, 검출기(37)로부터 판독 어드레스 포인터(35)로 판독 어드레스의 출력 지시가 제공되며, 이 지시에 기초하여 판독 어드레스 포인터(35)는 판독 어드레스를 데이터 값용 레지스터 파일(33)에 부여하고, 이 판독 어드레스에 기초하여 사이클값 wait=14에 대응한 입력값 value=6이 데이터 값용 레지스터 파일(33)로부터 데이터 레지스터(38)로 판독되어 셋트된다.
데이터 레지스터(38)에 셋트된 입력값 value=6은 MUX(39)에 의해 선택되어 지금까지 피검증 블록(12-1)에 부여되어 있던 입력값 value=48을 대신하여 피검증 블록(12-1)에 부여된다.
한편, 데이터 값용 레지스터 파일(33)로부터 입력값 value=6이 판독되는 동시에, 판독 어드레스 데이터(35)로부터 부여되는 어드레스에 기초하여 대기용 레지스터 파일(32)로부터 사이클값 wait=12가 감분 카운터(36)로 판독되어 감분된다.
감분 카운터(36)의 카운트값이 "0"이 되면, 이것이 검출기(37)에서 검출되고, 검출기(37)로부터 판독 어드레스 포인터(35)로 판독 어드레스의 출력 지시가 부여되며, 이 지시에 기초하여 판독 어드레스 포인터(35)는 판독 어드레스를 데이터 값용 레지스터 파일(33)에 부여하고, 이 판독 어드레스에 기초하여 사이클값 wait=12에 대응한 입력값 value=15가 데이터 값용 레지스터 파일(33)로부터 데이터 레지스터(38)로 판독되어 셋트된다.
레지스터(38)에 셋트된 입력값 value=15는 MUX(39)에 의해 선택되어 지금까지 피검증 블록(12-1)에 부여되어 있던 입력값 value=6을 대신하여 피검증 블록(12-1)에 부여된다.
이 입력값 value=6은 검증을 종료하는 내부 검증 블록 리셋 명령(reset)이 실행될 때까지 피검증 블록(12-1)에 부여되고, 내부 검증 블록 리셋 명령(reset)이 실행되면 내부 검증 블록(31-1)은 리셋되며, 데이터 값용 레지스터 파일(33)에 저장된 동작 검증용 입력값 value를 대신하여 통상 동작시의 입력이 MUX(39)에 의해 선택되어 피검증 블록(12-1)에 부여된다.
이와 같은 명령이 실행됨으로써, 통상 동작시의 입력 대신에 동작 검증시에 부여되는 복수의 입력값 value가 데이터 값용 레지스터 파일(33)에 셋트되어, 각각의 입력값 value에 대응한 사이클값 wait이 경과할 때마다 데이터 값용 레지스터 파일(33)에 셋트된 입력값 value가 순차적으로 피검증 블록(12-1)에 공급되어, 피검증 블록(12-1)의 동작 검증이 실행된다.
따라서, 이러한 제2 실시예의 반도체 장치에 있어서는, 제1 실시예의 반도체 장치와 동일한 효과를 얻을 수 있는 동시에, 복수의 입력을 연속적으로 공급하는 것이 가능하게 된다.
이상 설명한 바와 같이, 본 발명에 따르면, 임의의 입력값을 임의의 타이밍에서 피검증 블록으로 공급하여 피검증 블록의 동작 검증을 실시하는 것이 가능하게 된다. 이에 따라, 외부 입력을 고려한 테스트 프로그램의 기술이 가능하게 되고, 시스템 디버그를 용이하게 행할 수 있다. 또한, 실제로 외부 입력을 고려한 BIST(built-in-test) 프로그램을 기술하는 것이 가능하게 된다.
본 발명은 본 발명의 취지와 기술적 사상을 벗어나지 않는 범위 내에서 다른 형태로 실현될 수 있다. 따라서, 본 발명은 도시된 실시예로서 제한되는 것은 아니며, 본 발명의 기술적 사상은 전술한 설명에 의해 제한되기 보다는 첨부된 특허 청구 범위에 의해 명시되고 있고, 당업자라면 본원의 특허 청구 범위와 등가인 범위 내에서 여러 가지의 변형 및 수정이 가능함을 이해할 수 있을 것이다.

Claims (12)

  1. 동작을 검증하기 위한 복수 개의 피검증 블록과;
    상기 피검증 블록에 입력을 공급하는 복수 개의 내부 검증 블록과;
    상기 내부 검증 블록을 제어하는 명령이 저장되는 메모리를 구비하고,
    상기 피검증 블록의 동작 검증시에 상기 메모리에 저장되는 내부 검증용 명령에 따라 통상 동작시의 제2 입력 대신에 동작 검증시에 상기 피검증 블록에 공급하는 동작 검증을 위한 제1 입력값과, 상기 제1 입력값을 공급하는 타이밍이 되는 사이클값이 상기 내부 검증 블록에 설정되고,
    상기 제1 입력값 및 사이클값이 설정되고 나서, 상기 사이클값이 나타내는 시간 경과후, 통상 동작시의 상기 제2 입력값 대신에 동작 검증을 위한 상기 제1 입력값이 상기 피검증 블록에 공급되는 것
    을 특징으로 하는 기능 평가 기능을 구비한 반도체 장치.
  2. 제1항에 있어서, 동작 검증을 위한 상기 제1 입력값은,
    상기 제1 입력값에 대응한 상기 사이클값과 함께 연속해서 복수 개가 설정되고, 설정된 상기 복수 개의 제1 입력값은 각각 대응하는 사이클값이 경과할 때마다 순차적으로 상기 피검증 블록으로 공급되는 것을 특징하는 기능 평가 기능을 구비한 반도체 장치.
  3. 제1항에 있어서, 상기 내부 검증 블록은,
    상기 제1 입력값이 설정 유지되는 레지스터와;
    상기 사이클값이 설정되고, 설정된 사이클값을 감분하는 카운터와;
    상기 카운터값이 "0"인 것을 검출하는 검출기와;
    상기 검출기가 "0"을 검출하면, 통상 동작시의 상기 제2 입력값 대신에 상기 레지스터에 설정된 상기 제1 입력값을 선택하여 상기 피검증 블록으로 공급하는 멀티플렉서
    를 포함하는 것을 특징으로 하는 기능 평가 기능을 구비한 반도체 장치.
  4. 제1항에 있어서, 상기 내부 검증 블록은,
    상기 제1 입력값이 연속해서 복수 개가 설정 유지되는 데이터 값용 레지스터 파일과;
    상기 복수 개의 제1 입력값에 각각 대응하는 사이클값이 설정 유지되는 대기용 레지스터 파일과;
    상기 데이터 값용 레지스터 파일 및 대기용 레지스터 파일에 기록 어드레스 또는 판독 어드레스를 공급하는 어드레스 포인터와;
    상기 대기용 레지스터 파일에 설정된 사이클값을 감분하는 카운터와;
    상기 카운터에 동기하여 상기 데이터 값용 레지스터 파일로부터 판독된 상기 제1 입력값을 유지하는 레지스터와;
    상기 카운터값이 "O"인 것을 검출하는 검출기와;
    상기 검출기가 "0"을 검출하면, 통상 동작시의 상기 제2 입력값 대신에 상기 레지스터에 유지된 상기 제1 입력값을 선택하여 상기 피검증 블록으로 공급하는 멀티플렉서
    를 포함하는 것을 특징으로 하는 기능 평가 기능을 구비한 반도체 장치.
  5. 제1항에 있어서, 상기 내부 검증용 명령은,
    상기 피검증 블록의 동작을 검증하기 위한 검증용 프로그램에 기재되고, 파이프 라인 동작에 동기하여 실행되는 것을 특징으로 하는 기능 평가 기능을 구비한 반도체 장치.
  6. 삭제
  7. 제3항에 있어서, 상기 내부 검증 블록을 구성하는 상기 레지스터, 카운터, 검출기 및 멀티플렉서는, 파이프 라인 동작에 동기하여 동작하는 것을 특징으로 하는 기능 평가 기능을 구비한 반도체 장치.
  8. 제4항에 있어서, 상기 내부 검증 블록을 구성하는 상기 데이터 값용 레지스터 파일, 대기용 레지스터 파일, 어드레스 포인터, 카운터, 레지스터, 검출기 및 멀티플렉서는, 파이프 라인 동작에 동기하여 동작하는 것을 특징으로 하는 기능 평가 기능을 구비한 반도체 장치.
  9. 제1항에 있어서, 상기 복수 개의 내부 검증 블록과 상기 복수 개의 피검증 블록은 각각 1:1로 대응하는 것을 특징으로 하는 기능 평가 기능을 구비한 반도체 장치.
  10. 삭제
  11. 삭제
  12. 삭제
KR10-2002-0002317A 2001-01-16 2002-01-15 기능 평가 기능을 구비한 반도체 장치 KR100439073B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001007676A JP2002214296A (ja) 2001-01-16 2001-01-16 半導体装置
JPJP-P-2001-00007676 2001-01-16

Publications (2)

Publication Number Publication Date
KR20020061173A KR20020061173A (ko) 2002-07-23
KR100439073B1 true KR100439073B1 (ko) 2004-07-14

Family

ID=18875396

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0002317A KR100439073B1 (ko) 2001-01-16 2002-01-15 기능 평가 기능을 구비한 반도체 장치

Country Status (3)

Country Link
US (1) US6948097B2 (ko)
JP (1) JP2002214296A (ko)
KR (1) KR100439073B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005321861A (ja) * 2004-05-06 2005-11-17 Nec Electronics Corp 機能検証方法
US8977788B2 (en) * 2008-08-13 2015-03-10 Intel Corporation Observing an internal link via an existing port for system on chip devices
US8990623B2 (en) * 2010-11-17 2015-03-24 Advanced Micro Devices, Inc. Avoiding BIST and MBIST intrusion logic in critical timing paths
CN115312110A (zh) * 2021-05-08 2022-11-08 瑞昱半导体股份有限公司 芯片验证系统及其验证方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6085336A (en) 1987-06-02 2000-07-04 Texas Instruments Incorporated Data processing devices, systems and methods with mode driven stops
JPH0387000A (ja) * 1989-08-30 1991-04-11 Mitsubishi Electric Corp 半導体記憶装置
US5278839A (en) * 1990-04-18 1994-01-11 Hitachi, Ltd. Semiconductor integrated circuit having self-check and self-repair capabilities
JPH05166396A (ja) * 1991-12-12 1993-07-02 Mitsubishi Electric Corp 半導体メモリ装置
KR950009390B1 (ko) * 1992-04-22 1995-08-21 삼성전자주식회사 반도체 메모리장치의 리프레시 어드레스 테스트회로
JPH0676598A (ja) * 1992-08-28 1994-03-18 Mitsubishi Electric Corp 半導体記憶装置
US5463585A (en) * 1993-04-14 1995-10-31 Nec Corporation Semiconductor device incorporating voltage reduction circuit therein
US5675540A (en) * 1996-01-22 1997-10-07 Micron Quantum Devices, Inc. Non-volatile memory system having internal data verification test mode
JP2001344986A (ja) * 2000-06-05 2001-12-14 Mitsubishi Electric Corp 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
KR20020061173A (ko) 2002-07-23
US6948097B2 (en) 2005-09-20
US20020108056A1 (en) 2002-08-08
JP2002214296A (ja) 2002-07-31

Similar Documents

Publication Publication Date Title
US6282501B1 (en) Disk drive testing
US8170828B2 (en) Test method using memory programmed with tests and protocol to communicate between device under test and tester
US6498999B1 (en) Method and apparatus for design verification of an integrated circuit using a simulation test bench environment
JP3684831B2 (ja) マイクロコンピュータ、電子機器及びデバッグシステム
US8042086B2 (en) Method and apparatus for verifying integrated circuit design using a constrained random test bench
US6668339B1 (en) Microprocessor having a debug interruption function
US7739093B2 (en) Method of visualization in processor based emulation system
US7139936B2 (en) Method and apparatus for verifying the correctness of a processor behavioral model
CN107451025B (zh) 控制存储芯片的测试方法及系统
US6978322B2 (en) Embedded controller for real-time backup of operation states of peripheral devices
US7228262B2 (en) Semiconductor integrated circuit verification system
US7650542B2 (en) Method and system of using a single EJTAG interface for multiple tap controllers
JP2004519041A (ja) 効率的なデータロード及びアンロードのために統合されるパケット基準のプロトコル論理を用いるハードウェア支援設計検証システム
KR20090131676A (ko) 시험 장치, 시험 방법, 및 전자 디바이스
US6421813B1 (en) Method and apparatus for providing visibility and control over components within a programmable logic circuit for emulation purposes
US20060212768A1 (en) Verification circuitry for master-slave system
KR100439073B1 (ko) 기능 평가 기능을 구비한 반도체 장치
US20070250740A1 (en) System and method for conducting BIST operations
JP2002323993A (ja) シングルチップマイクロコンピュータ並びにその試験方法及び試験プログラム
JP2006058252A (ja) 試験装置及び試験方法
JP5673197B2 (ja) 試験プログラムおよび試験方法
US20210173989A1 (en) Simulation signal viewing method and system for digital product
US20050289421A1 (en) Semiconductor chip
CN117234941A (zh) Mcu芯片验证平台和方法
US20040019863A1 (en) Circuit verification apparatus, circuit verification program, and circuit verification method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120611

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee