KR900019038A - 다이나믹형 랜덤억세스메모리 - Google Patents

다이나믹형 랜덤억세스메모리 Download PDF

Info

Publication number
KR900019038A
KR900019038A KR1019900006847A KR900006847A KR900019038A KR 900019038 A KR900019038 A KR 900019038A KR 1019900006847 A KR1019900006847 A KR 1019900006847A KR 900006847 A KR900006847 A KR 900006847A KR 900019038 A KR900019038 A KR 900019038A
Authority
KR
South Korea
Prior art keywords
potential
turned
field effect
gate
bit line
Prior art date
Application number
KR1019900006847A
Other languages
English (en)
Other versions
KR970001340B1 (ko
Inventor
다카시 오사와
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR900019038A publication Critical patent/KR900019038A/ko
Application granted granted Critical
Publication of KR970001340B1 publication Critical patent/KR970001340B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits

Abstract

내용 없음

Description

다이나믹형 랜덤억세스메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예에 관한 dRAM의 일부를 나타낸 회로도.

Claims (6)

  1. 다이나믹형 메모리셀어레이에서 각 열의 비트선쌍(BL,)과 비트선감지증폭기(NA, PA)내의 1쌍의 감지노드(SN,)사이에 각각 전항전송회로가 접속되어 있으면서, 상기 비트선쌍(BL,)을 소정 타이밍에서 소정 전압으로 선충전시키는 회로(PR)를 갖춘 다이나믹형 랜덤 억세스메모리에 있어서, 상기 전하전송회로(NT1, NT2, PT1, PT2, S, D)는 비트선과 감지노드의 2단자간의 전위차에 의해 임피던스가 변화됨과 더불어, 제3단자의 전위와 상기 2단자의 일측전위사이의 차에 의해 오프상태로 되는 소자가 비트선측 단자와 비트선감지증폭기측단자사이에 접속되어 메모리셀데이터의 독출시에 상기 비트선쌍에 미소한 전위차가 생기는 시점에서 일시적으로 오프상태로 제어되도록 된 것을 특징으로 하는 다이나믹형 랜덤 억세스메모리.
  2. 제1항에 있어서, 상기 전하전송회로로서 전계효과트랜지스터가 이용되고, 이 전계효과트랜지스터의 게이트에 소정의 구동신호가 공급되도록 된 것을 특징으로 하는 다이나믹형 랜덤 억세스메모리.
  3. 제2항에 있어서, 상기 전계효과트랜지스터는 N챈널 MOS 트랜지스터(NT1, NT2)이고, 이 N 챈널 MOS트랜지스터(NT1, NT2)가 오프되는 경우에는 그 게이트에 공급되는 구동신호(øT)가 전원전위(VCC)로 부터 이 전원전위(VCC)와 접지전위(VSS)사이의 중간전위(VM)로 저하되고, 상기 N챈널 MOS 트랜지스터(NT1, NT2)가 온되는 경우에는 그 게이트에 공급되는 구동신호(ør)가 전원전위(VCC)로 상승되도록 된 것을 특징으로 하는 다이나믹형 랜덤 억세스 메모리.
  4. 제2항에 있어서, 상기 전계효과트랜지스터는 N챈널 MOS 트랜지스터(NT1, NT2)이고, 이 N 챈널 MOS트랜지스터(NT1, NT2)가 오프되는 경우에는 그 게이트에 공급되는 구동신호(øT)가 전원전위(VCC)로 부터 이 전원전위(VCC)와 접지전위(VSS)사이의 중간전위(VM)로 저하되고, 상기 N챈널 MOS 트랜지스터(NT1, NT2)가 온되는 경우에는 그 게이트에 공급되는 구동신호(ør)가 전원전위(VCC)로 상승되도록 된 것을 특징으로 하는 다이나믹형 랜덤 억세스 메모리.
  5. 제2항에 있어서, 상기 전계효과트랜지스터는 P챈널 MOS 트랜지스터(PT1, PT2)이고, 이 P 챈널 MOS트랜지스터(PT1, PT2)가 오프되는 경우에는 그 게이트에 공급되는 구동신호가 전위(VCC)로 부터 이 와 접지전위(VSS)와 접원전위(VCC) 사이의 중간전위(VM)로 상승되고, 상기 P챈널 MOS 트랜지스터(PT1, PT2)가 온되는 경우에는 그 게이트에 공급되는 구동신호가 접지전원(VSS)로 저하되도록 된 것을 특징으로 하는 다이나믹형 랜덤 억세스 메모리.
  6. 제1항에 있어서, 상기 전하전송회로로서 다이오드(D)와 스위치회로(S)가 병렬접속되어 사용되고, 이 스위치회로(S)는 스위칭구동되도록 된 것을 특징으로 하는 다이나믹형 랜덤억세스 메모리.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900006847A 1989-05-15 1990-05-14 다이나믹형 랜덤억세스메모리 KR970001340B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1-121204 1989-05-15
JP1121204A JPH0762955B2 (ja) 1989-05-15 1989-05-15 ダイナミック型ランダムアクセスメモリ

Publications (2)

Publication Number Publication Date
KR900019038A true KR900019038A (ko) 1990-12-22
KR970001340B1 KR970001340B1 (ko) 1997-02-05

Family

ID=14805444

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900006847A KR970001340B1 (ko) 1989-05-15 1990-05-14 다이나믹형 랜덤억세스메모리

Country Status (5)

Country Link
US (1) US5091885A (ko)
EP (1) EP0398245B1 (ko)
JP (1) JPH0762955B2 (ko)
KR (1) KR970001340B1 (ko)
DE (1) DE69027886T2 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9007788D0 (en) * 1990-04-06 1990-06-06 Foss Richard C Dynamic memory bitline precharge scheme
GB9007789D0 (en) 1990-04-06 1990-06-06 Foss Richard C Method for dram sensing current control
USRE40552E1 (en) 1990-04-06 2008-10-28 Mosaid Technologies, Inc. Dynamic random access memory using imperfect isolating transistors
JPH0834257B2 (ja) * 1990-04-20 1996-03-29 株式会社東芝 半導体メモリセル
JPH07122989B2 (ja) * 1990-06-27 1995-12-25 株式会社東芝 半導体記憶装置
JPH0492287A (ja) * 1990-08-08 1992-03-25 Internatl Business Mach Corp <Ibm> ダイナミック・ランダム・アクセス・メモリ
JP2564046B2 (ja) * 1991-02-13 1996-12-18 株式会社東芝 半導体記憶装置
DE69222793T2 (de) * 1991-03-14 1998-03-12 Toshiba Kawasaki Kk Halbleiterspeicheranordnung
JP3279615B2 (ja) * 1991-04-15 2002-04-30 株式会社日立製作所 半導体装置
KR950014248B1 (ko) * 1991-04-19 1995-11-23 마쯔시다덴기산교 가부시기가이샤 다이나믹 ram의 판독/기록회로
JP3181311B2 (ja) * 1991-05-29 2001-07-03 株式会社東芝 半導体記憶装置
JP2748744B2 (ja) * 1991-10-01 1998-05-13 日本電気株式会社 半導体記憶装置
JP3464803B2 (ja) * 1991-11-27 2003-11-10 株式会社東芝 半導体メモリセル
KR950009234B1 (ko) * 1992-02-19 1995-08-18 삼성전자주식회사 반도체 메모리장치의 비트라인 분리클럭 발생장치
KR0179678B1 (ko) * 1993-09-10 1999-04-15 사토 후미오 반도체 기억장치
DE59407879D1 (de) * 1994-01-12 1999-04-08 Siemens Ag Integrierte Halbleiterspeicherschaltung und Verfahren zu ihrem Betrieb
EP0663666B1 (de) * 1994-01-12 1999-03-03 Siemens Aktiengesellschaft Integrierte Halbleiterspeicherschaltung und Verfahren zu ihrem Betrieb
KR0171954B1 (ko) * 1995-06-30 1999-03-30 김주용 데이타 버스 구동 회로
KR0153602B1 (ko) * 1995-10-04 1998-12-01 김광호 반도체 메모리 장치의 데이타 고속 전송회로
KR100264075B1 (ko) 1997-06-20 2000-08-16 김영환 전하 증폭 비트 라인 센스 앰프
JP2000231791A (ja) * 1998-12-10 2000-08-22 Fujitsu Ltd 半導体記憶装置及びデータバスのリセット方法
US6522592B2 (en) * 2001-04-19 2003-02-18 Micron Technology, Inc. Sense amplifier for reduction of access device leakage
JP2005322380A (ja) * 2004-04-09 2005-11-17 Toshiba Corp 半導体記憶装置
KR100765653B1 (ko) 2006-07-10 2007-10-10 현대자동차주식회사 자동차용 글래스 안테나 잭

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4061999A (en) * 1975-12-29 1977-12-06 Mostek Corporation Dynamic random access memory system
DE2712735B1 (de) * 1977-03-23 1978-09-14 Ibm Deutschland Lese-/Schreibzugriffschaltung zu Speicherzellen eines Speichers und Verfahren zu ihrem Betrieb
KR900004635B1 (ko) * 1987-06-27 1990-06-30 삼성반도체통신 주식회사 반도체 메모리장치의 충전 및 등화회로
JPS6446288A (en) * 1987-08-13 1989-02-20 Toshiba Corp Semiconductor memory device

Also Published As

Publication number Publication date
EP0398245A2 (en) 1990-11-22
EP0398245A3 (en) 1992-07-01
EP0398245B1 (en) 1996-07-24
KR970001340B1 (ko) 1997-02-05
JPH02301096A (ja) 1990-12-13
JPH0762955B2 (ja) 1995-07-05
DE69027886T2 (de) 1997-01-02
US5091885A (en) 1992-02-25
DE69027886D1 (de) 1996-08-29

Similar Documents

Publication Publication Date Title
KR900019038A (ko) 다이나믹형 랜덤억세스메모리
KR910019198A (ko) 반도체메모리셀
KR880008337A (ko) 반도체 기억장치
KR890010909A (ko) 반도체 메모리 회로
KR890008826A (ko) 다이나믹 랜덤 액세스 메모리에 있어서의 센스앰프 구동장치 및 센스앰프 구동방법
KR870004450A (ko) 반도체 기억장치
KR960027258A (ko) 차동 증폭 회로, cmos 인버터, 펄스폭 변조용 복조 회로 및 샘플링 회로
KR870010548A (ko) 센스 앰프
KR930003149A (ko) 공통 입출력선을 가지는 데이타 전송회로
JP2003223788A5 (ko)
KR930005017A (ko) 반도체 dram 장치
KR900019040A (ko) 다이나믹형 랜덤억세스메모리
KR870008320A (ko) 상이형 메모리셀로 구성되는 반도체 메모리장치
KR850007156A (ko) 다이나믹형 랜덤억세스 메모리
KR870002593A (ko) 불휘발성 반도체 기억장치
KR860008562A (ko) 비트선 구동기 및 트랜지스터 조합체
EP0496321A2 (en) Current supply circuit for driving high capacitance load in an integrated circuit
JPH06500886A (ja) 基準電圧発生器
KR880011805A (ko) 반도체 집적회로
KR920001520A (ko) 반도체 메모리 셀
KR860004410A (ko) 반도체 메모리
KR920000409B1 (ko) 다이나믹램의 분리회로
KR940026953A (ko) 반도체 메모리 장치
KR930011433A (ko) 반도체 집적회로장치
KR900008523A (ko) 반도체 메모리 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070731

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee