KR900015253A - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR900015253A
KR900015253A KR1019900004448A KR900004448A KR900015253A KR 900015253 A KR900015253 A KR 900015253A KR 1019900004448 A KR1019900004448 A KR 1019900004448A KR 900004448 A KR900004448 A KR 900004448A KR 900015253 A KR900015253 A KR 900015253A
Authority
KR
South Korea
Prior art keywords
impurity concentration
forming
film
field
semiconductor substrate
Prior art date
Application number
KR1019900004448A
Other languages
English (en)
Other versions
KR930008586B1 (ko
Inventor
가츠토 가토
기요미 나루케
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR900015253A publication Critical patent/KR900015253A/ko
Application granted granted Critical
Publication of KR930008586B1 publication Critical patent/KR930008586B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

내용 없음.

Description

반도체장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시에에 따른 반도체장치의 제조방법을 나타낸 공정별 소자단면도,
제7도는 본 발명의 반도체장치에 있어서 소자분리폭과 펀치 쓰루우전압간의 관계를 나타낸 설명도,
제8도는 본 발명의 반도체장치에 있어서 불순물농도의 필드 반전전압간의 관계를 나타낸 설명도,
제9도는 본 발명의 반도체장치에 있어서 불순물농도의 접합 내압간의 관계를 나타낸 설명도.

Claims (7)

  1. 동일반도체기판(200~600)상에 복수의 논리소자와 기억소자가 형성된 반도체장치에 있어서, 상기 논리소자가 형성된 영역에는 이 논리소자상호간을 분리하는 제1필드 산화막의 아랫쪽에 제1불순물농도를 갖는 제1필드반전방지층(205a~605a)이 구비되어 있고, 상기 기억소자가 형성된 영역에는 이 기억소자 상호간을 분리하는 제2필드산화막의 아랫쪽에 상기 제1불순물농도보다 높은 제2불순물농도를 갖는 제2필드반전방지층(205b~605b)이 구비되어 있는 것을 특징으로 하는 반도체장치.
  2. 동일반도체기판(200~600)상에 복수의 논리소자와 기억소자를 형성시키는 반도체장치의 제조방법에 있어서, 상기 논리소자를 형성시키는 영역에서는 제1불순물농도를 갖는 제1필드반전방지층(205a~605a)을 상기 논리소자 상호간을 분리하기 위한 제1필드산화막의 아랫쪽에 형성시키는 공정과, 상기 기억소자를 형성시키는 영역에서는 상기 제1불순물농도보다 높은 제2불순물농도를 갖는 제2필드반전방지층(205b~605b)을 상기 기억소자 상호간을 분리하기 위한 재2필드산화막의 아랫쪽에 여성시키는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  3. 동일반도체기판(200,300)상에 복수의 논리소자와 기억소자를 형성시키는 반도체장치의 제조방법에 있어서, 상기 반도체기판(200,300)의 표면에 내산화성막(203,303)을 형성시키는 공정과, 상기 내산화성막(203,303)중에서 상기 논리소자 또는 기억소자중 어느 한쪽의 소자를 분리하는 제1필들산화막을 형성시키기 위한 제1부분을 패터닝으로 제거하는 공정 패터닝된 상기 내산화성막(203,303)을 마스로 해서 상기 반도체기판(200,300)의 표면부에 불순물이온을 주입하여 제1불순물농도를 갖는 제1필드반전방지층(205a~605a)을 상기 제1부분에 형성시키는 공정; 상기 내산화성막(203,303)중에서 다른쪽의 소자를 분리하는 제2필드산화막을 형성시키기 위한 제2부분을 패터닝으로 제거하는 공정; 상기 반도체기판(200,300)표면에 레지스트를 도포한 다음 상기 제2부분만이 제거되도록 패터닝하는 공정 및 패터닝된 상기 내산화성막(203,303) 및 상기 레지스트막을 마스크로 해서 상기 반도체기판(200,300)의 표면부에 불순물이온을 주입하여 상기 한쪽의 소자가 논리소자인 경우에는 상기 제1불순물농도보다 높은 제2불순물농도를 갖고, 상기 한쪽의 소자가 기억소자인 경우에는 상기 제1불순물농도보다 낮은 제2불순물 농도를 갖는 제2필드반전방지층(205b~605b)을 상기 제2부분에 형성시키는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  4. 동일반도체기판(400)상에 복수의 논리소자와 기억소자를 형성시키는 반도체장치의 제조방법에 있어서, 상기 반도체기판(400)의 표면에 내산화성막(403)을 형성시키는 공정과, 상기 내산화성막(403)중에서 상기 논리소자 상호간을 분리하기 위한 제1필드산화막을 형성시키는 제1부분 및 상기 기억소자 상호간을 분리하기 위한 제2필드산화막을 형성시키는 제2부분을 패터닝으로 제거하는 공정; 패터닝된 상기 내산화성막을 마스크로 해서 상기 반도체기판(400)의 표면부네 불순물이온을 주입하여 제1불순물농도를 갖는 제1필드 반전방지층(405a)을 상기 제1부분에 형성시킴과 더불어, 상기 제1불순물농도를 갖는 제2필드반전방지층(405b)을 상기 제2부분에 형성시키는 공정, 상기 반도체기판(400) 표면에 레지스트를 도포한 다음, 상기 제12부분만이 제거되도록 패터닝해서 레지스트막을 형성시키는 공정 및 패터닝된 상기 내산화성막(403) 및 상기 레지스트막을 마스크로해서 상기 반도체기판(400)의 표면부에 불순물이온을 주입하여 상기 제2필드반전방지층(405b)의 불순물 농도를 상기 제1불순물농도보다 높은 제2불순물농도로 하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치 제조방법.
  5. 동일반도체기판(700)상에 복수의 논리소자와 기억소자가 형성된 반도체장치에 있어서, 상기 논리소자가 형성된 영역에는 이 논리소자 상호간을 분리하는 제1필드산화막의 아랫쪽의 제1불순물농도를 갖는 제1필드반전방치층(705a)이 구비되어 있고; 상기 기억소자가 형성된 영역에는 이 기억소자상호간을 분리하는 제2필드산화막의 아랫쪽에 소자형성영역과 인접하고 있지 않은 부분(705c)은 상기 제1불순물농도보다 높은 제2불순물농도를 갖고, 인접한 부분(705b)은 상기 제1불순물농도보다 낮은 제3불순물농도를 각각 갖는 제2필드반전방지층(705b,705c)이 구비되어있는 것을 특징으로 하는 반도체장치.
  6. 동일반도체기판(700)상에 복수의 논리소자와 기억소자를 형성시키는 반도체장치의 제조방법에 있어서, 상기 논리소자를 형성시키는 영역에서는 제1불순물농도를 갖는 제1필드반전방치층(705a)을 상기 논리소자 상호간을 분리하기 위한 제1필드산화막의 아랫쪽에 형성시키는 공정과, 상기 기억소자를 형성시키는 영역에서는 소자형성영역과 인접하고 있지 않은 부분(705c)은 상기 제1불순물농도보다 높은 제2불순물농도를 갖고 인접한 부분(705b)은 상기 제1불순물농도보다 낮은 제3불순물농도를 갖는 제2필드반전방지층(705b,705c)을 상기 기억소자 상호간을 분리하기 위한 제2필드산화막의 아랫쪽에 형성시키는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  7. 동일반도체기판(700)상에 복수의 논리소자와 기억소자를 형성시키는 반도체장치의 제조방법에 있어서, 상기 반도체기판(700)의 표면에 내산화성막(703)을 형성시키는 공정과 상기 내산화성막(703)중에서 상기 논리소자 상호간을 분리하기 위한 제1필드산화막을 형성시키는 제1 부분 및 상기 기억소자 상호간을 분리하기 위한 제2필드산화막을 형성시키는 제2부분을 패터닝에 의해 제거하는 공정; 상기 반도체기판(700)의 표면에 레지스트를 도포한 다음 상기 제1부분만이 제거되도록 패터닝해서 레지스트막(704)을 형성시키는 공정; 이 레지스트막(704) 및 패터닝된 상기 내산화성막(703)을 마스크로 해서 상기 반도체기판(700)의 표면부에 불순물을 이온주입하여 제1불순물농도를 갖는 제1필드반전방지층(705a)을 상기 제1부분에 형성시키는 공정; 상기 반도체기판(700)의 표면에 레지스트를 도포한 다음 상기 제2부분만이 제거되도록 패터닝해서 레지스트막(704a)을 형성시키는 공정; 이 레지스터막(704a) 및 패터닝된 상기 내산화성막(703)을 마스크로 해서 상기 반도체기판(700)의 표면부에 불순물이온을 주입하여 상기 제1분술물농도보다 낮은 제3불순물농도를 갖는 제2필드반전방지층(705b)을 상기 제2부분에 형성시키는 공정, 상기 반도체 기판(700)의 표면에 레지스트를 도포한 다음 상기 제2필드반전방지층(705b)중에서 상기 기억소자형성영역과 인접하고 있지 않는 제3부분(705c)만이 제거되도록 패터닝해서 레지스트막(704b)을 형성시키는 공정 및 이 레지스트막(704b)을 마스크로 해서 상기 반도체기판(700)의 표면부에 불순물이온을 주입하여 상기 제3부분(705c)의 불순물농도를 상기 제1불순물농도보다 높은 제2불순물농도를 하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900004448A 1989-03-31 1990-03-31 반도체장치 및 그 제조방법 KR930008586B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1080409A JPH0766946B2 (ja) 1989-03-31 1989-03-31 半導体装置及びその製造方法
JP01-080409 1989-03-31

Publications (2)

Publication Number Publication Date
KR900015253A true KR900015253A (ko) 1990-10-26
KR930008586B1 KR930008586B1 (ko) 1993-09-09

Family

ID=13717495

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900004448A KR930008586B1 (ko) 1989-03-31 1990-03-31 반도체장치 및 그 제조방법

Country Status (5)

Country Link
US (1) US5169792A (ko)
EP (1) EP0390219B1 (ko)
JP (1) JPH0766946B2 (ko)
KR (1) KR930008586B1 (ko)
DE (1) DE69033900T2 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2522853B2 (ja) 1990-06-29 1996-08-07 シャープ株式会社 半導体記憶装置の製造方法
KR920008951A (ko) * 1990-10-05 1992-05-28 김광호 더블도우프된 채널스톱층을 가지는 반도체장치 및 그 제조방법
CA2107602C (en) * 1992-10-07 2004-01-20 Andrew Jan Walker Method of manufacturing an integrated circuit and integrated circuit obtained by this method
EP0637074A3 (en) * 1993-07-30 1995-06-21 Sgs Thomson Microelectronics Process for the production of active and isolated areas by split imaging.
US5719065A (en) * 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
JP2600621B2 (ja) * 1994-09-14 1997-04-16 日本電気株式会社 半導体装置の製造方法
US5814529A (en) 1995-01-17 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
KR0146528B1 (ko) * 1995-04-11 1998-11-02 김주용 반도체 소자의 제조방법
JP3419606B2 (ja) * 1995-09-14 2003-06-23 富士通株式会社 半導体装置とその製造方法
TW334581B (en) * 1996-06-04 1998-06-21 Handotai Energy Kenkyusho Kk Semiconductor integrated circuit and fabrication method thereof
US6903434B2 (en) 1999-05-20 2005-06-07 Alliance Semiconductors Method and apparatus for integrating flash EPROM and SRAM cells on a common substrate
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
TWI270919B (en) 2002-04-15 2007-01-11 Semiconductor Energy Lab Display device and method of fabricating the same
JP3989763B2 (ja) 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3868274A (en) * 1974-01-02 1975-02-25 Gen Instrument Corp Method for fabricating MOS devices with a multiplicity of thresholds on a semiconductor substrate
JPS54128299A (en) * 1978-03-29 1979-10-04 Hitachi Ltd Dynamic mos memory ic
US4229755A (en) * 1978-08-15 1980-10-21 Rockwell International Corporation Fabrication of very large scale integrated circuits containing N-channel silicon gate nonvolatile memory elements
US4502208A (en) * 1979-01-02 1985-03-05 Texas Instruments Incorporated Method of making high density VMOS electrically-programmable ROM
JPS56120166A (en) * 1980-02-27 1981-09-21 Hitachi Ltd Semiconductor ic device and manufacture thereof
JPS5713772A (en) * 1980-06-30 1982-01-23 Hitachi Ltd Semiconductor device and manufacture thereof
JPS59127858A (ja) * 1983-01-13 1984-07-23 Seiko Epson Corp 集積回路
US4701776A (en) * 1983-08-29 1987-10-20 Seeq Technology, Inc. MOS floating gate memory cell and process for fabricating same
JPS614240A (ja) * 1984-06-18 1986-01-10 Toshiba Corp 半導体装置の製造方法
JPS61156830A (ja) * 1984-12-28 1986-07-16 Toshiba Corp 半導体装置およびその製造方法
US4841481A (en) * 1985-10-25 1989-06-20 Hitachi, Ltd. Semiconductor memory device
JP2644776B2 (ja) * 1987-11-02 1997-08-25 株式会社日立製作所 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JPH0766946B2 (ja) 1995-07-19
EP0390219B1 (en) 2002-01-16
KR930008586B1 (ko) 1993-09-09
DE69033900D1 (de) 2002-02-21
JPH02260565A (ja) 1990-10-23
EP0390219A3 (en) 1992-02-05
DE69033900T2 (de) 2002-08-22
EP0390219A2 (en) 1990-10-03
US5169792A (en) 1992-12-08

Similar Documents

Publication Publication Date Title
KR900015253A (ko) 반도체장치 및 그 제조방법
DE3110477C2 (ko)
KR960006013A (ko) 반도체 소자 및 그의 제조방법
KR950034740A (ko) 반도체장치 및 그 제조방법
KR940012619A (ko) 반도체장치의 제조방법
DE3012363A1 (de) Mos-vorrichtung und verfahren zu deren herstellung.
KR960012318A (ko) 반도체 장치 및 그 제조방법
KR930702784A (ko) 반도체 집적회로 장치 및 그 제조방법
KR920022383A (ko) Cmos의 단차 없는 두개의 웰 제조방법
DE2115455B2 (de) Verfahren zum Herstellen individueller Halbleiterbauelemente unterschiedlicher elektrischer Leitfähigkeitscharakteristiken auf einem isolierenden Substrat
KR930001375A (ko) 반도체 장치 제조방법
KR970077505A (ko) 평탄화된 필드 분리 영역 형성 방법
DE19516423C2 (de) Verfahren zur Herstellung einer CMOS-Halbleitervorrichtung
KR940002952A (ko) 반도체 장치 및 그 제조방법
EP0843888B1 (de) Verfahren zur herstellung eines selbstjustierten kontaktes und eines dotierten bereichs
KR100268426B1 (ko) 반도체 장치의 제조 방법
KR930018692A (ko) 반도체장치의 제조방법
KR100626293B1 (ko) 반도체장치 및 그 제조 방법
KR950012715A (ko) 반도체 집적 회로 제조 방법
KR950012586A (ko) 반도체 소자의 웰 및 정렬키 형성방법
KR950024300A (ko) 트렌치형 소자분리구조를 갖는 반도체 장치 및 그 제조방법
KR970013206A (ko) 반도체 디바이스 제조 방법
KR970052103A (ko) 반도체 소자의 웰 형성 방법
KR930005141A (ko) 씨모오스 회로 및 그 제조방법
KR950025931A (ko) 게이트 전극 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090827

Year of fee payment: 17

EXPY Expiration of term