KR850003637A - 전압 변환 회로 - Google Patents
전압 변환 회로 Download PDFInfo
- Publication number
- KR850003637A KR850003637A KR1019840006602A KR840006602A KR850003637A KR 850003637 A KR850003637 A KR 850003637A KR 1019840006602 A KR1019840006602 A KR 1019840006602A KR 840006602 A KR840006602 A KR 840006602A KR 850003637 A KR850003637 A KR 850003637A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- gate
- compensation
- mis transistor
- mis
- Prior art date
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 12
- 238000003795 desorption Methods 0.000 claims 1
- 238000000034 method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/24—Frequency-independent attenuators
- H03H11/245—Frequency-independent attenuators using field-effect transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Logic Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 실시예에 의한 전압변환회로의 개략도. 제4도는 본 발명의 다른 실시예에 의한 전압 변환회로의 개략도. 제5도는 본 발명의 또다른 실시예에 의한 전압변환회로의 개략도.
Claims (7)
- 전원전압을 입수하여 전원전압을 예정된 분배비의 레벨을 갖는 정전압을 제공하기 위한 전압변환회로를 구성하되, 게이트 제어전압을 입수하는 게이트를 갖는 MIS트랜지스터로서 상기 정전압을 출력시키기 위한 출력 MIS트랜지스터와 상기 게이트 제어전압으로서 상기 MIS트랜지스터의 게이트를 제공하기 위한 게이트 제어수단을 포함하며, 상기 게이트 제어수단은 상기 예정된 분배비를 제공하기 위해 상기 전원 전압을 입수하도록 연결되는 임피던스 수단과 상기 게이트 드레스홀드전압의 변동에 무관하게 상기 예정된 분배비에 상응한 상기 정전압을 제공하도록 상기 출력 MIS트랜지스터의 게이트 드레스홀드 전압에 대해 게이트 제어전압을 보상하기 위해 상기 임피던스 수단에 연결되는 적어도 하나의 보상 MIS 트랜지스터로 된 보상수단을 갖고 있는 전압변환회로.
- 제1항에서, 상기 임피던스 수단이 다수의 저항소자들을 포함하는 전압변환회로.
- 제1항에서, 상기 임피던스 수단이 다수의 디플레이숀 MIS 트랜지스터들을 포함하는 전압변환회로.
- 제1항에서, 상기 보상수단이 다수의 보상 MIS 트랜지스터들로 구성되며, 그의 수는 상기 예정된 분할비의 비와 동일한 전압변환회로.
- 제1항에서, 상기 보상수단이 상기 임피던스 수단과 직렬로 연결된 다수의 제1 부상 MIS 트랜지스터들과 상기 임피던스 수단과 병렬로 연결된 적어도 하나의 제2 보상 MIS트랜지스터를 포함하되, 상기 제1의 보상 MIS 트랜지스터들의 수는 상기 예정된 분배비의 분모값과 동일하며, 제2보상 MIS 트랜지스터는 상기 게이트 제어전압과 같이 하나의 게이트 드레스홀드 전압에 상기 정전압을 더한 레벨을 갖는 전압을 출력 MIS 트랜지스터의 게이트에 제공하는 전압변환회로.
- 상기 전원전압간의 중간레벨을 갖는 전압을 제공하기 위해 전원전압을 공급하기 위한 제1 및 제2 전원선들간에 연결되는 전원변환회로를 구성하되, 제1 및 제2게이트 제어전압을 각각 입수하는 제1 및 제2게이트들을 갖고 있으며, 상기 전원전압의 제1 및 제2 분배비에 상응하는 제1 및 제2 출력전압을 출력시키기 위해 상기 제1 및 제2 전원선들에 각각 연결되는 제1 및 제2 출력 MIS트랜지스터들과, 상기 전원전압의 제1 및 제2 분배비를 각각 제공하기 위한 상기 제1 및 제2전원선들간에 각각 연결되는 제1 및 제2임피던스 수단을 포함하되, 상기 제1 및 제2 게이트 제어수단은 상기 제1 및 제2 게이트 제어전압을 각각 상상 제1 및 제2 게이트들에 제공하기 위한 제1 및 제2 게이트제어수단과, 상기 게이트 드레스홀드 전압의 변동에 각각 무관하게 상기 중간레벨을 나타내는 상기 제1 및 제2 출력전압을 제공하도록 상기 제1 및 제2 MIS 트랜지스터의 게이트 드레스홀드 전압에 대해 제1 및 제2 게이트 제어전압을 보상하기 위해 상기 제1 및 제2 임피던스 수단에 각각 연결되는 제1 및 제2 보상 MIS 트랜지스터를 갖는 제1 및 제2 보상수단을 포함하는 전압변환회로.
- 제6항에서, 각각의 상기 제1 출력 MIS트랜지스트와 상기 제1보상트랜지스터가 N채널 MIS트랜지스터를 포함하며, 각각의 상기 제1의 출력 MIS 트랜지스터와 상기 제1의 보상트랜지스터가 P채널 MIS트랜지스터를 포함하는 전압변환회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58212083A JPS60103827A (ja) | 1983-11-11 | 1983-11-11 | 電圧変換回路 |
JP?58-212083 | 1983-11-11 | ||
JP58-212083 | 1983-11-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR850003637A true KR850003637A (ko) | 1985-06-20 |
KR890003032B1 KR890003032B1 (ko) | 1989-08-19 |
Family
ID=16616584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019840006602A KR890003032B1 (ko) | 1983-11-11 | 1984-10-24 | 전압 변환 회로 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4692689A (ko) |
EP (1) | EP0145254B1 (ko) |
JP (1) | JPS60103827A (ko) |
KR (1) | KR890003032B1 (ko) |
DE (1) | DE3468794D1 (ko) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61221812A (ja) * | 1985-03-27 | 1986-10-02 | Mitsubishi Electric Corp | 電圧発生回路 |
US4622476A (en) * | 1985-03-29 | 1986-11-11 | Advanced Micro Devices, Inc. | Temperature compensated active resistor |
US4663584B1 (en) * | 1985-06-10 | 1996-05-21 | Toshiba Kk | Intermediate potential generation circuit |
US4788455A (en) * | 1985-08-09 | 1988-11-29 | Mitsubishi Denki Kabushiki Kaisha | CMOS reference voltage generator employing separate reference circuits for each output transistor |
JPS6370451A (ja) * | 1986-09-11 | 1988-03-30 | Mitsubishi Electric Corp | 半導体集積回路 |
US4868416A (en) * | 1987-12-15 | 1989-09-19 | Gazelle Microcircuits, Inc. | FET constant reference voltage generator |
US4888498A (en) * | 1988-03-24 | 1989-12-19 | Texas Instruments Incorporated | Integrated-circuit power-up pulse generator circuit |
JPH0673092B2 (ja) * | 1988-04-12 | 1994-09-14 | 日本電気株式会社 | 定電圧発生回路 |
JPH0229989A (ja) * | 1988-07-19 | 1990-01-31 | Mitsubishi Electric Corp | ダイナミックランダムアクセスメモリ装置 |
US4918334A (en) * | 1988-08-15 | 1990-04-17 | International Business Machines Corporation | Bias voltage generator for static CMOS circuits |
JP2883625B2 (ja) * | 1989-03-30 | 1999-04-19 | 株式会社東芝 | Mos型充電回路 |
JP2652061B2 (ja) * | 1989-06-06 | 1997-09-10 | 三菱電機株式会社 | 中間電位発生回路 |
US4994891A (en) * | 1989-06-20 | 1991-02-19 | Advanced Micro Devices | Shielded transistor device |
JPH043513A (ja) * | 1990-04-20 | 1992-01-08 | Nec Corp | パワーオンリセット回路 |
JPH06223568A (ja) * | 1993-01-29 | 1994-08-12 | Mitsubishi Electric Corp | 中間電位発生装置 |
KR0132641B1 (ko) * | 1993-05-25 | 1998-04-16 | 세끼모또 타다히로 | 기판 바이어스 회로 |
EP0661715B1 (en) * | 1993-12-31 | 1999-06-09 | STMicroelectronics S.r.l. | Non-volatile electrically programmable semiconductor memory device comprising a voltage regulator |
EP0661716B1 (en) * | 1993-12-31 | 1999-07-21 | STMicroelectronics S.r.l. | Voltage regulator for non-volatile semiconductor memory devices |
JP3626521B2 (ja) | 1994-02-28 | 2005-03-09 | 三菱電機株式会社 | 基準電位発生回路、電位検出回路および半導体集積回路装置 |
US5614815A (en) * | 1994-03-10 | 1997-03-25 | Fujitsu Limited | Constant voltage supplying circuit |
JP3123337B2 (ja) * | 1994-03-31 | 2001-01-09 | 富士電機株式会社 | 電圧駆動型半導体素子用のゲート駆動用回路装置 |
US5786720A (en) * | 1994-09-22 | 1998-07-28 | Lsi Logic Corporation | 5 volt CMOS driver circuit for driving 3.3 volt line |
JP3586502B2 (ja) * | 1995-09-04 | 2004-11-10 | 株式会社ルネサステクノロジ | 電圧発生回路 |
JPH09162713A (ja) * | 1995-12-11 | 1997-06-20 | Mitsubishi Electric Corp | 半導体集積回路 |
US6670845B1 (en) * | 2002-07-16 | 2003-12-30 | Silicon Storage Technology, Inc. | High D.C. voltage to low D.C. voltage circuit converter |
JP4927356B2 (ja) * | 2005-07-11 | 2012-05-09 | エルピーダメモリ株式会社 | 半導体装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3823332A (en) * | 1970-01-30 | 1974-07-09 | Rca Corp | Mos fet reference voltage supply |
SU571800A1 (ru) * | 1976-04-19 | 1977-09-05 | Предприятие П/Я Х-5737 | Стабилизатор посто нного напр жени |
US4197511A (en) * | 1978-12-18 | 1980-04-08 | Bell Telephone Laboratories, Incorporated | Linear load MOS transistor circuit |
JPS5672530A (en) * | 1979-11-19 | 1981-06-16 | Nec Corp | Semiconductor circuit |
JPS5693037U (ko) * | 1979-12-19 | 1981-07-24 | ||
DE3138558A1 (de) * | 1981-09-28 | 1983-04-07 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur erzeugung eines von schwankungen einer versorgungsgleichspannung freien gleichspannungspegels |
US4471242A (en) * | 1981-12-21 | 1984-09-11 | Motorola, Inc. | TTL to CMOS Input buffer |
US4453121A (en) * | 1981-12-21 | 1984-06-05 | Motorola, Inc. | Reference voltage generator |
JPS59218042A (ja) * | 1983-05-26 | 1984-12-08 | Toshiba Corp | 半導体集積回路 |
JPH0679262B2 (ja) * | 1984-02-28 | 1994-10-05 | シャープ株式会社 | 参照電圧回路 |
-
1983
- 1983-11-11 JP JP58212083A patent/JPS60103827A/ja active Granted
-
1984
- 1984-10-24 KR KR1019840006602A patent/KR890003032B1/ko not_active IP Right Cessation
- 1984-11-06 EP EP84307636A patent/EP0145254B1/en not_active Expired
- 1984-11-06 DE DE8484307636T patent/DE3468794D1/de not_active Expired
-
1987
- 1987-02-12 US US07/015,529 patent/US4692689A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US4692689A (en) | 1987-09-08 |
EP0145254A2 (en) | 1985-06-19 |
JPS60103827A (ja) | 1985-06-08 |
EP0145254A3 (en) | 1985-07-24 |
JPH0578211B2 (ko) | 1993-10-28 |
DE3468794D1 (en) | 1988-02-18 |
KR890003032B1 (ko) | 1989-08-19 |
EP0145254B1 (en) | 1988-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR850003637A (ko) | 전압 변환 회로 | |
KR880011799A (ko) | 데이터출력 버퍼회로 및 전위변동 감축방법 | |
KR960701510A (ko) | 차동전력 공급기를 사용한 집적회로 동작방법(integrated circuit oper-ating from different power supplies) | |
KR940008091A (ko) | 개량된 소프트 에러 저항을 갖는 모스 에스램(mos sram), 고전위 전원 전압강하 검출회로, 상보 신호 천이 검출회로 및 개량된 내부신호 시간마진을 갖는 반도체 장치 | |
KR860000659A (ko) | M0s 스태틱형 ram | |
KR830008210A (ko) | 발진기 이득제어가 있는 시계회로 | |
KR900002566A (ko) | 버퍼회로 | |
KR850006277A (ko) | 입력버퍼 및 임계 전압 증가방법 | |
JPS6435799A (en) | Semiconductor integrated circuit | |
KR890010906A (ko) | 스태틱 ram의 출력회로 | |
KR880001109A (ko) | 집적논리회로 | |
KR900002558A (ko) | 출력회로 | |
KR910002127A (ko) | 전원절환회로 | |
KR870009385A (ko) | 반도체 집적회로 장치 | |
KR880003335A (ko) | 각각이 3상태중 하나를 기억하는 메모리셀을 갖춘 판독전용기억(rom)장치 | |
KR910008863A (ko) | 반도체 집적회로 | |
KR920017123A (ko) | Eeprom | |
KR860009418A (ko) | 반도체 메모리 장치의 디코오더 회로 | |
KR890013769A (ko) | 중간전위생성회로 | |
KR900004111A (ko) | 논리 레벨 변환용 버퍼회로 | |
KR840000941A (ko) | 다이나믹형 mos 메모리 장치 | |
KR910014942A (ko) | 출력회로 | |
KR880011802A (ko) | 반도체장치 | |
KR880008545A (ko) | 디코딩회로 | |
KR900015465A (ko) | Cmos 전압레벨 시프팅 및 함수회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20040809 Year of fee payment: 16 |
|
EXPY | Expiration of term |