JP3123337B2 - 電圧駆動型半導体素子用のゲート駆動用回路装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、電圧駆動型の半導体
素子のゲートにゲート駆動信号を与えるゲート駆動用回
路装置に係わり、誘導性負荷用として用いられる電圧駆
動型の半導体素子の駆動に好適な駆動用回路装置の構成
に関する。

【０００２】

【従来の技術】電磁コイル，電動機等の誘導成分を持つ
電気機器の制御を行うための電気装置として、パワー半
導体素子を用いた電子装置が使用されるようになって既
に久しい。近年は、半導体技術の発展・向上に伴って、
このような分野への電子装置の使用度がますます増大さ
れている。このような電子装置の内、パワー半導体素子
として電圧駆動型の半導体素子を用いて電磁コイルのオ
ン・オフ駆動を行う電子装置についての一例を図１４に
示す。すなわち、図１４は、従来例の電圧駆動型半導体
素子用のゲート駆動用回路装置のパワー半導体素子等と
共に示すその回路図である。

【０００３】図１４において、９は、ゲート駆動用回路
装置であり、電源９Ａの電位を電源端子９１３で受取
り，かつ，基準電位として利用する接地９Ｂの電位を基
準電位端子９１４で受取ることで，電源９Ａと接地９Ｂ
との間から電源電圧Ｖ_CCの供給を受け、指令信号１１ａ
を入力端子９１１から入力して、この指令信号１１ａに
対応したゲート駆動信号１２ａを、電圧駆動型の主半導
体素子であるｎチャネル・エンハンス形ＭＯＳＦＥＴ
（以降、ｎＥＭＯＳと略称することがある。）７のゲー
トに向けて、出力端子９１２から出力する回路装置であ
る。指令信号１１ａは、ハイレベル（以降、「Ｈ」と略
記することがある。）とローレベル（以降、「Ｌ」と略
記することがある。）のいずれかのレベルを持つ２値信
号である。また、ｎＥＭＯＳ７は、ゲート駆動信号１２
ａが「Ｈ」の場合にオンし、ゲート駆動信号１２ａが
「Ｌ」の場合にオフする半導体素子である。

【０００４】ゲート駆動用回路装置９は、論理回路部９
１、発振回路部９２、ｎチャネル・デプレッション形Ｍ
ＯＳＦＥＴ（以降、ｎＤＭＯＳと略称することがあ
る。）９３１、ｎＥＭＯＳ９３２、ｐチャネル・エンハ
ンス形ＭＯＳＦＥＴ（以降、ｐＥＭＯＳと略称すること
がある。）９４１、ｎＥＭＯＳ９４２、ｎＤＭＯＳ９５
１、ｎＥＭＯＳ９４２、ｐＥＭＯＳ９６１、ｎＥＭＯＳ
９６２、コンデンサ９７、ダイオード９８１，９８２お
よび９８３、定電圧ダイオード９９および、定電圧電源
部９９１を備えている。そうして、ｐＥＭＯＳ９４１，
９６１は、そのソースを電源９Ａに接続している。

【０００５】定電圧電源部９９１は、電源９Ａと接地９
Ｂの間の電圧であるこのゲート駆動用回路装置９と同一
の電源電圧Ｖ_CCを入力して、一定電圧値に安定化された
補助電源電圧Ｖ_DDを供給する回路装置である。論理回路
部９１は、指令信号１１ａを入力して、イネーブル
（Ｅ）端子から指令信号１１ａと同一レベルの信号９１
ａを出力し、ディスイネーブル（ＥＢ）端子から指令信
号１１ａに対して反転されたレベルの信号９１ｂを出力
する回路装置である。発振回路部９２は、信号９１ａを
入力し、信号９１ａが「Ｌ」である場合に、一方の出力
端子から，指令信号１１ａの「Ｈ」／「Ｌ」いずれかの
最短持続時間よりも短い周期で交互に「Ｈ」／「Ｌ」を
繰り返す信号９２ａを出力し、他方の出力端子から信号
９２ａに対して反転されたレベルの信号９２ｂを出力す
る回路装置である。発振回路部９２はまた、信号９１ａ
が「Ｈ」である場合には、信号９２ａ，９２ｂを出力し
ない。なお、論理回路部９１と発振回路部９２とは、そ
の電源として補助電源電圧Ｖ_DDを用いている。

【０００６】図１４中に示したごとくに接続されたｎＤ
ＭＯＳ９３１，９５１は、よく知られているところによ
り、そのドレインとソースとの間に大きな値の電圧が印
加された場合には、それ等に通流する電流の値は、それ
等が備える飽和電流値に抑えられてほぼ一定電流値とな
り、それ等に接続される回路素子に過大な電流が通流す
ることがないように動作する。また、ｎＤＭＯＳ９３
１，９５１は、そのドレインとソースとの間に印加され
る電圧値が小さい場合には、抵抗素子と同等の動作を行
う。

【０００７】ｎＥＭＯＳ９５２には、指令信号１１ａが
「Ｌ」の場合に「Ｈ」の信号９１ｂが入力され、オンさ
れる。これによりｎＤＭＯＳ９５１のソースと，ｎＥＭ
ＯＳ９５２のドレインとの接続点の電位は、接地９Ｂが
持つ電位値近くまで低下するので、ｐＥＭＯＳ９６１は
オンする。また、ｎＥＭＯＳ９６２には、指令信号１１
ａが「Ｌ」の場合に「Ｌ」の信号９１ａが入力され、オ
フされる。これにより、指令信号１１ａが「Ｌ」の場合
には、電源９Ａの電圧が、ｐＥＭＯＳ９６１，ダイオー
ド９８１を経て、出力端子９１２から出力される。

【０００８】ｎＥＭＯＳ９３２は、「Ｈ」の信号９２ｂ
を入力されると、オンされる。これによりｎＤＭＯＳ９
３１のソースと，ｎＥＭＯＳ９５２のドレインとの接続
点の電位は、接地９Ｂが持つ電位値近くまで低下するの
で、ｐＥＭＯＳ９４１はオンする。また、ｎＥＭＯＳ９
４２には、信号９２ｂが「Ｈ」の場合には、「Ｌ」の信
号９２ａが入力され、オフされる。これ等により、信号
９２ｂが「Ｈ」の場合には、電源９Ａの電位が、ｐＥＭ
ＯＳ９４１を経て、コンデンサ９７のｐＥＭＯＳ９４１
に接続された端子に印加される。また、信号９２ｂが
「Ｌ」である場合には、ｎＥＭＯＳ９３２はオフされ、
これによりｎＤＭＯＳ９３１のソースと，ｎＥＭＯＳ９
５２のドレインとの接続点の電位は、電源９Ａの電位近
くまで上昇するので、ｐＥＭＯＳ９４１はオフされる。
また、ｎＥＭＯＳ９４２には、信号９２ｂが「Ｌ」の場
合には、「Ｈ」の信号９２ａが入力されるのでオンされ
る。これ等により、信号９２ｂが「Ｌ」の場合には、コ
ンデンサ９７のｐＥＭＯＳ９４１に接続された端子の電
位は、接地９Ｂが持つ電位値近くの値となる。すなわ
ち、コンデンサ９７のｐＥＭＯＳ９４１に接続された端
子には、発振回路部９２が出力する信号９２ａ，９２ｂ
の周期に従って、電源９Ａの電位に近い電位と，接地９
Ｂの電位に近い電位とが交互に印加される。

【０００９】他方、指令信号１１ａが「Ｌ」の場合に
は、前記したところによりｐＥＭＯＳ９６１はオンされ
るので、コンデンサ９７のダイオード９８２に接続され
た端子の電位は電源９Ａが持つ電位値に近い電位が印加
される。従って、指令信号１１ａが「Ｌ」で，しかも，
信号９２ｂが「Ｌ」の場合には、コンデンサ９７の両端
子間には、電源電圧Ｖ_CCに近い値の電圧が印加されるこ
とになるので、コンデンサ９７はその電圧によって充電
される。また、指令信号１１ａが「Ｌ」で，しかも，信
号９２ｂが「Ｈ」の場合には、コンデンサ９７ではそれ
までに充電された電荷が保持され、その端子間電圧は、
保持されている電荷量に対応する電圧値となる。そうし
て信号９２ａが「Ｈ」／「Ｌ」を繰り返すに従い、この
コンデンサ９７には電荷が順次蓄積されることで、その
端子間電圧は電源電圧Ｖ_CCに近い値まで上昇し得る。ま
た信号９２ｂが「Ｈ」の場合には、前記したように、コ
ンデンサ９７のｐＥＭＯＳ９４１に接続された端子に
は、ｐＥＭＯＳ９４１を介して電源９Ａの電圧が印加さ
れるので、コンデンサ９７のダイオード９８２に接続さ
れた端子の電位は、電源電圧ＶCCに近い電圧値と、コン
デンサ９７に保持されている電荷量に従うその端子間電
圧値との和になる。この値は、ゲート駆動用回路装置９
の場合には、電源９Ａの電圧値のほぼ２倍の値になり得
る。このコンデンサ９７のダイオード９８２に接続され
た端子の電位と，接地９Ｂが持つ電位との差電圧が、指
令信号１１ａが「Ｌ」の期間に、ゲート駆動信号１２ａ
の「Ｈ」値として、出力端子９１２から出力されること
になる。

【００１０】ｎＥＭＯＳ７は、「Ｈ」のゲート駆動信号
１２ａがそのゲートに入力されるとオンする。ｎＥＭＯ
Ｓ７のソースが接続されている出力端子７ａには、ｎＥ
ＭＯＳ７の負荷である電磁コイル７９が接地９Ｂとの間
に接続されているので、ｎＥＭＯＳ７のオン時には、電
磁コイル７９には電源電圧Ｖ_CCに近い電圧が印加されて
ｎＥＭＯＳ７を介して電流Ｉ_L が通流されるので、電磁
コイル７９は所定の励磁状態になる。

【００１１】指令信号１１ａが「Ｈ」に切り替わると、
論理回路部９１が出力する信号９１ａは「Ｈ」に、ま
た、信号９１ｂは「Ｌ」に切り替わる。「Ｈ」の信号９
１ａを入力した発振回路部９２は、信号９２ａ，９２ｂ
の出力を停止するので、コンデンサ９７への充電動作は
停止される。また、ｎＥＭＯＳ９５２には、「Ｌ」の信
号９１ｂが入力されオフされる。これによりｎＤＭＯＳ
９５１のソースと，ｎＥＭＯＳ９５２のドレインとの接
続点の電位は、電源９Ａが持つ電位値近くの電位まで上
昇するので、ｐＥＭＯＳ９６１はオフする。また、ｎＥ
ＭＯＳ９６２には、「Ｈ」の信号９１ａが入力されてオ
ンされるので、出力端子９１２の電位は接地９Ｂが持つ
電位値に近い電位となる。これにより、指令信号１１ａ
が「Ｈ」に切り替わると、出力端子９１２の電位は接地
９Ｂが持つ電位値に近い値となる。この出力端子９１２
の電位が、指令信号１１ａが「Ｈ」の期間に、ゲート駆
動信号１２ａの「Ｌ」値として出力端子９１２から出力
されることになる。ところで、ｎＥＭＯＳ９６２は、そ
の製法上、図１４中に示したように接続される寄生ダイ
オード９６２ａを必ず持つものである。このため，この
動作状態においては、接地９Ｂに僅かな電圧が重畳され
たとしても、それによって寄生ダイオード９６２ａを経
由した電流がｎＥＭＯＳ７のゲートに向けて流れること
になる。これを防止するのが、定電圧ダイオード９９の
役割である。

【００１２】前記した「Ｌ」に切替えられたゲート駆動
信号１２ａをそのゲートに入力されたｎＥＭＯＳ７は直
ちにオフ動作に入り、電磁コイル７９に通流する電流Ｉ
_L の遮断動作を開始する。しかし、誘導成分を持つ電気
機器である電磁コイル７９は、インダクタンスＬを持っ
ているので、このインダクタンスＬによる逆起電力（＝
−Ｌ×ｄＩ_L ／ｄｔ）が発生する。この逆起電力は、図
１４中にＩC が通流するとして示した電磁コイル７９を
含む循環回路に、循環電流Ｉ_C を通流させる方向に発生
する。また、この逆起電力は、ｎＥＭＯＳ７のゲートと
他方の主電極であるソースとの間に電圧を与えることに
なるが、ソースを出力とする電圧駆動型パワー半導体素
子のゲートが持つ、ソースおよび一方の主電極であるド
レインとの間の耐圧値は、次のような値を持っているこ
とが一般である。すなわち、通常のｎＥＭＯＳでは、ゲ
ート・ドレイン間の耐圧値は、素子耐圧値であるドレイ
ン・ソース間の耐圧値を越える値を持つのに対して、ゲ
ート・ソース間の耐圧値は、大きくてもせいぜい十数ボ
ルト程度であって、このパワー半導体素子が持つ素子耐
圧値に対してかなり小さいものである。従って、逆起電
力によるゲート・ソース間の耐圧破壊を防止するために
は、逆起電力発生時におけるｎＥＭＯＳ７のゲート・ソ
ース間に印加される電圧を耐圧値以下に抑制する必要が
有る。このために設置されているのが、ｎＥＭＯＳ７５
である。なお、ｎＥＭＯＳ７５のゲート・ソース間に双
方向に接続された定電圧ダイオード７５ａ，７５ｂは、
ｎＥＭＯＳ７５のゲート・ソース間の耐圧破壊防止用の
素子である。

【００１３】ｎＥＭＯＳ７５は、そのドレインをｎＥＭ
ＯＳ７のゲートに、そのソースをｎＥＭＯＳ７のソース
に、また、そのゲートを接地９Ｂにそれぞれ接続されて
いる。このために、逆起電力が発生してｎＥＭＯＳ７の
ソース，従って出力端子７ａの電位が、接地９Ｂが持つ
電位よりも低下するとｎＥＭＯＳ７５がオンして、ｎＥ
ＭＯＳ７のゲート・ソース間を接続する。これにより逆
起電力の発生時に、ｎＥＭＯＳ７は、ゲート・ソース間
の耐圧破壊を受けることは無いのである。

【００１４】さて、このｎＥＭＯＳ７５が設置されてい
る場合には、指令信号１１ａが「Ｈ」に切り替わった際
に電磁コイル７９に逆起電力が発生すると、この場合に
はｎＥＭＯＳ９６２がオンしているので、この逆起電力
は接地９Ｂを介して定電圧ダイオード９９に、そのカソ
ードからそのアノードに向かって印加される。この逆起
電力値は、定電圧ダイオード９９が持つその動作電圧で
ある降伏電圧値を容易に越えるので、逆起電力による循
環電流ＩC が、電磁コイル７９→接地９Ｂ→定電圧ダイ
オード９９→ｎＥＭＯＳ９６２が持つ寄生ダイオード９
６２ａを通流し、ｎＥＭＯＳ７５を経由して電磁コイル
７９に戻る経路を循環して流れることになる。

【００１５】循環電流Ｉ_C が通流する状態になると、ｎ
ＥＭＯＳ７５がドレイン・ソース間に持つ電気抵抗によ
って、ｎＥＭＯＳ７５のドレインとソース間に電圧降下
が生じる。この電圧降下による電圧は、ｎＥＭＯＳ７の
ゲートとソース間に印加されることになるので、これに
よってｎＥＭＯＳ７は、ゲート駆動信号１２ａが「Ｌ」
であるにもかかわらず再点弧して半オン状態となり、電
源９ＡからｎＥＭＯＳ７を介して電磁コイル７９に電流
Ｉ_L と同方向に持続電流Ｉ_off が流れ込むことになる。
電磁コイル７９には、指令信号１１ａが「Ｌ」である期
間に電磁エネルギーＷ_L 〔＝（１／２）ＬＩ² 〕が蓄積
されているが、この電磁エネルギは、この持続電流Ｉ
_off と、半オン状態のｎＥＭＯＳ７のドレイン・ソース
間に発生する電圧との積による電力によってｎＥＭＯＳ
７で主として消費されることになる。これにより、電磁
コイル７９は電磁エネルギーＷ_L をｎＥＭＯＳ７に放出
することで消磁され、非励磁状態になることになる。

【００１６】前述した従来例のゲート駆動用回路装置９
は、一般にチャージポンプと呼ばれている電子回路の
内、コンデンサ９７のダイオード９８２に接続された端
子から、電源電圧Ｖ_CCの倍電圧の値の電圧を出力し得る
ようにしたチャージポンプを基にして、これに定電圧ダ
イオード９９を付加した回路構成としたものである。こ
のような回路構成を持つゲート駆動用回路装置は、比較
的低い値の電源電圧Ｖ_CCであっても、電圧駆動型の主半
導体素子であるパワー半導体素子が必要とするレベル
の、ゲート駆動信号１２ａを供給することが可能であ
る。しかも、そのような機能を備えるゲート駆動用回路
装置と，このゲート駆動用回路装置によって駆動される
パワー半導体素子とを、同一の半導体基板に一体に構成
したいわゆるワンチップパワー半導体素子を、通常用い
られている半導体素子の製造技術によって製造すること
が容易である利点を持っている。

【００１７】なお、ゲート駆動用回路装置が駆動を行う
電圧駆動型の主半導体素子としては、ＭＯＳＦＥＴばか
りでなく、ＩＧＢＴ等を用いる場合も多数知られてい
る。なおまた、ゲート駆動用回路装置が駆動を行う電圧
駆動型の主半導体素子としては、ｎチャネル形のパワー
半導体素子ばかりでなく、ｐチャネル形のパワー半導体
素子を用いる場合が多数知られていることは、勿論のこ
とである。

【００１８】

【発明が解決しようとする課題】前述した従来技術によ
る電圧駆動型半導体素子用のゲート駆動用回路装置は、
この回路装置を用いて電圧駆動型のパワー半導体素子を
オン・オフ駆動することによって、誘導成分を持つ電気
機器であってもその制御を行うことを可能としている。
しかしながら、次のような問題点が明らかになってきて
いる。すなわち、パワー半導体素子の負荷がインダク
タンスＬを持つ誘導性の電気機器である場合に、この電
気機器に蓄積された電磁エネルギーＷ_L を、パワー半導
体素子のオフ時に消滅させることが必要である場合があ
る。その場合には、従来の技術の項で説明したように、
パワー半導体素子の部位で吸収するのが一般である。こ
の場合の、電気機器に蓄積された電磁エネルギーＷL が
消滅するのに要する時間は、パワー半導体素子で単位時
間に吸収できるエネルギー量が大きいほど短時間で済む
ことになる。ところで、従来例によるパワー半導体素子
による電磁エネルギーＷ_L の吸収は、半オン状態のパワ
ー半導体素子のドレイン・ソース間電圧と、その際にパ
ワー半導体素子のドレインからソースに通流している電
流Ｉ_off の積による時間率によって行われている。この
半オン状態のパワー半導体素子のドレイン・ソース間電
圧は、パワー半導体素子の耐電圧値に対して数十パーセ
ントないし５０パーセント程度であり、パワー半導体素
子の持つ耐電圧値よりもかなり低い値であるために、パ
ワー半導体素子のエネルギー吸収能力が充分に活用され
ていない。このために、パワー半導体素子のオフ時に、
誘導性の電気機器に蓄積された電磁エネルギーＷ_L をパ
ワー半導体素子で吸収するのに要する時間が長いものと
なっており、電気機器の高速動作を制約することになっ
ている。また、ゲート駆動用回路装置９を半導体基板
に一体に構成した場合には、コンデンサ９７は、半導体
基板に通常の半導体素子の製造技術によって形成された
絶縁膜をその誘電体として使用することになる。この種
の絶縁膜の耐電圧値は、せいぜい十数ボルト程度と低い
値しか得ることができない。このために、この場合のコ
ンデンサ９７は、図１５に示したように、双方向に接続
された定電圧ダイオード９７ａ，９７ｂを並列に接続し
て用いることが一般である。ところで、コンデンサ９７
の両端には前記したとおり電源電圧Ｖ_CCに近い電圧が印
加されるので、電源電圧Ｖ_CCが高い値に変動した場合に
は、コンデンサ９７の両端には定電圧ダイオード９７
ａ，９７ｂが持つ降伏電圧値を越える値の電圧が印加さ
れる場合が発生する。この場合には、よく知られている
定電圧ダイオードの動作に従い、定電圧ダイオード９７
ａ，９７ｂには大きな逆方向電流が、ダイオード９８２
→定電圧ダイオード９７ａ，９７ｂ→ｎＥＭＯＳ９４２
→接地９Ｂの経路で流れることになる。この電流は、ゲ
ート駆動用回路装置９にとっては全く無駄な電流であ
り、特に、高い値の電源電圧において使用される装置、
自動車電装品のごとく広い電源電圧値の範囲で使用され
る装置等では、この電流によってゲート駆動用回路装置
９の消費電流値が増大している。

【００１９】この発明は、前述の従来技術の問題点に鑑
みなされたものであり、その第１の目的は、誘導性の電
気機器に蓄積された電磁エネルギーＷ_L を、パワー半導
体素子の部位で吸収するのに要する時間を短縮すること
が可能な電圧駆動型半導体素子用のゲート駆動用回路装
置を提供することにあり、その第２の目的は、高い電源
電圧値時の消費電流値の増大を抑制することが可能な電
圧駆動型半導体素子用のゲート駆動用回路装置を提供す
ることにある。

【００２０】

【課題を解決するための手段】この発明では前述の第１
の目的は、 １）電圧駆動型の主半導体素子のゲートにゲート駆動信
号を与えるゲート駆動用の回路装置であって、この主半
導体素子は、その一方の主電極が電源または基準電位
に，その他方の主電極が負荷に接続されると共に、主半
導体素子を過電圧から保護するための定電圧化手段を主
半導体素子に接続させて備えるものであり、主半導体素
子のオン・オフを指令する指令信号を入力してこの指令
信号に対応したゲート駆動信号を発生するゲート駆動信
号生成部と、電源とゲート駆動信号生成部との間に設置
された電源側用スイッチング手段と、ゲート駆動信号生
成部と基準電位との間に設置された基準電位側用スイッ
チング手段とを備え、電源側用スイッチング手段および
基準電位側用スイッチング手段は、指令信号がオン指令
である場合にオンされて電源とゲート駆動信号生成部と
基準電位との間を閉路し，オフ指令である場合にオフさ
れて電源とゲート駆動信号生成部と基準電位との間を開
路する構成としたこと、または ２）前記１項に記載の手段において、電源側用スイッチ
ング手段および／または基準電位側用スイッチング手段
は、電圧駆動型の主半導体素子を過電圧から保護するた
めの定電圧化手段の持つ動作電圧値よりも高い耐電圧値
を持つ電圧駆動型の半導体素子よりなる構成としたこ
と、または ３）前記２項に記載の手段において、電源側用スイッチ
ング手段は、電圧駆動型の主半導体素子が持つチャネル
の導電性種類と異なる導電性種類のチャネルを有する電
圧駆動型の半導体素子であり、この電圧駆動型の半導体
素子が備えるバックゲートは、ゲート駆動信号生成部側
に接続されるその主電極が持つ電位よりも高い電位を持
つ個所に接続されてなる構成としたこと、または ４）前記２項または３項に記載の手段において、指令信
号と同期し，しかも基準電位が持つ電圧値よりも低い電
圧値を持つオン時の補助ゲート駆動信号を出力する補助
ゲート駆動信号生成部を備え、基準電位側用スイッチン
グ手段の有する電圧駆動型の半導体素子は、前記の補助
ゲート駆動信号でそのゲートを駆動されると共に、その
一方の主電極を基準電位に，その他方の主電極をゲート
駆動信号生成部に，それぞれ接続されてなる構成とした
こと、または ５）前記２項に記載の手段において、電源側用スイッチ
ング手段は、電圧駆動型の主半導体素子が持つチャネル
の導電性種類と異なる導電性種類のチャネルを有する電
圧駆動型の半導体素子であり、この電圧駆動型の半導体
素子が備えるバックゲートは、ゲート駆動信号生成部側
に接続されるその主電極が持つ電位よりも低い電位を持
つ個所に接続されてなる構成としたこと、さらにまたは ６）前記２項または５項に記載の手段において、指令信
号と同期し，しかも電源が持つ電圧値よりも高い電圧値
を持つオン時の補助ゲート駆動信号を出力する補助ゲー
ト駆動信号生成部を備え、電源側用スイッチング手段が
有する電圧駆動型の半導体素子は、前記の補助ゲート駆
動信号でそのゲートを駆動されると共に，その一方の主
電極を電源に，その他方の主電極をゲート駆動信号生成
部に，それぞれ接続されてなる構成としたこと、により
達成される。

【００２１】また、この発明では前述の第２の目的は、 ７）電圧駆動型の主半導体素子のゲートにゲート駆動信
号を与えるゲート駆動用の回路装置であって、この主半
導体素子は、その一方の主電極が電源または基準電位
に，その他方の主電極が負荷に接続されるものであり、
電源と基準電位との間に接続され，電源の電圧と基準電
位の電圧との中間の電圧値を持ち，しかもその電圧値と
電源電圧値との差がほぼ一定値になるよう電源電圧値の
変動に追随して変動する補助基準電圧を出力する補助基
準電圧回路装置と、主半導体素子のオン・オフを指令す
る指令信号を入力してこの指令信号に対応したゲート駆
動信号を発生する駆動信号生成部とを備え、この駆動信
号生成部は、その基準電圧として前記の補助基準電圧を
用いる構成としたこと、または ８）前記７項に記載の手段において、補助基準電圧回路
装置は、電圧駆動型の半導体素子と、この半導体素子の
ゲートに電源電圧値との差がほぼ一定値であるゲート電
圧を出力する定電圧回路装置を備え、前記半導体素子
は、その一方の主電極が基準電位側に接続され，その他
方の主電極から補助基準電圧を出力するものであり、前
記定電圧回路装置は、電源と基準電位との間に接続され
てなる構成としたこと、または ９）前記８項に記載の手段において、補助基準電圧回路
装置が備える定電圧回路装置は、定電圧ダイオードと、
抵抗素子とを備え、定電圧ダイオードが電源側に，抵抗
素子が基準電位側に配置されて互いに直列に接続されて
なり、定電圧ダイオードと抵抗素子との接続点からゲー
ト電圧を出力する構成としたこと、さらにまたは １０）前記８項に記載の手段において、補助基準電圧回
路装置が備える定電圧回路装置は、定電圧ダイオード
と、抵抗素子と、負電圧発生回路装置とを備え、定電圧
ダイオードが電源側に，抵抗素子と負電圧発生回路装置
との直列接続回路が基準電位側に配置されて互いに直列
に接続されてなり、定電圧ダイオードと，抵抗素子と負
電圧発生回路装置との直列接続回路との接続点からゲー
ト電圧を出力する構成としたこと、１１）前記１項または７項に記載の手段において、１項
におけるゲート駆動信号生成部、７項における駆動信号
生成部がコンデンサからなるチャージポンプを有する構
成としたこと、 により達成される。

【００２２】

【作用】この発明においては、電圧駆動型の主半導体
素子のゲートにゲート駆動信号を与えるゲート駆動用の
回路装置であって、この主半導体素子は、その一方の主
電極が電源または基準電位に，その他方の主電極が負荷
に接続されると共に、主半導体素子を過電圧から保護す
るための定電圧化手段を主半導体素子に接続させて備え
るものであり、主半導体素子のオン・オフを指令する指
令信号を入力してこの指令信号に対応したゲート駆動信
号を発生するゲート駆動信号生成部と、電源とゲート駆
動信号生成部との間に設置された，例えば，指令信号が
オン指令からオフ指令に切り替わった際に負荷から発生
される逆起電力の値よりも高い耐電圧値を持つ，電圧駆
動型の半導体素子よりなる電源側用スイッチング手段
と、ゲート駆動信号生成部と基準電位との間に設置され
た，例えば，指令信号がオン指令からオフ指令に切り替
わった際に負荷装置から発生される逆起電力の値よりも
高い耐電圧値を持つ，電圧駆動型の半導体素子よりなる
基準電位側用スイッチング手段とを備え、電源側用スイ
ッチング手段および基準電位側用スイッチング手段は、
指令信号がオン指令である場合にオンされ，オフ指令で
ある場合にオフされる構成としたことにより、主半導体
素子であるパワー半導体素子の他方の主電極に接続され
る負荷が、インダクタンスＬを持つ誘導性の電気機器で
ある場合に、指令信号がオン指令からオフ指令に切り替
わった際に負荷から高い値の逆起電力が発生されるこ
と、この逆起電力の発生によってパワー半導体素子のゲ
ートの電位が基準電位よりも低下すること、および、パ
ワー半導体素子のゲートの電位が低下すると基準電位か
らこのゲートに電流が流入されてパワー半導体素子が半
オンされてしまうことについては、従来の技術の項で説
明したところである。パワー半導体素子のゲートの電位
が低下すると、このゲートには基準電位から電流が流入
されるばかりでなく、電源からも電流が流入されること
は論ずるまでも無いことである。すなわち、パワー半導
体素子のゲートの電位が基準電位よりも低下した際に、
このゲートに電流が流入しないようにするためには、電
源および基準電位の両側からの電流の流入が阻止される
必要が有る。電源側用スイッチング手段は、ゲート駆動
信号生成部の電源側端と電源との間に設置されているの
で、この電源側用スイッチング手段がオフされること
で、電源からの電流の流入を確実に阻止することが可能
となる。また、基準電位側用スイッチング手段は、ゲー
ト駆動信号生成部の基準電位側端と基準電位との間に設
置されているので、この基準電位側用スイッチング手段
がオフされることで、基準電位からの電流の流入を確実
に阻止することが可能となる。

【００２３】このようにして、電源側用スイッチング手
段および基準電位側用スイッチング手段が共にオフされ
ることにより、パワー半導体素子のオフ時に負荷で発生
した逆起電力は、ゲート駆動信号生成部には印加され
ず、パワー半導体素子および定電圧化手段に印加される
ことになる。その際、定電圧化手段の動作電圧値がパワ
ー半導体素子の耐電圧値よりも僅かに低い値に設定され
ることにより、負荷のオン動作時に負荷に蓄積された電
磁エネルギーＷL は、主として定電圧化手段，またはパ
ワー半導体素子で吸収されると共に、逆起電力によって
パワー半導体素子が破壊されることも発生しない。定電
圧化手段の動作電圧値が、パワー半導体素子の耐電圧値
よりも僅かに低い値とすることで、定電圧化手段，パワ
ー半導体素子で単位時間に吸収できるエネルギー量を、
従来技術の場合に対して増大することが可能となる。ま
た、前記項において、電源側用スイッチング手段お
よび／または基準電位側用スイッチング手段を、電圧駆
動型の主半導体素子を過電圧から保護するための定電圧
化手段の持つ動作電圧値よりも高い耐電圧値を持つ電圧
駆動型の半導体素子よりなる構成としたことによる作用
を説明する。

【００２４】前記項による作用を得るに当たって、オ
フされた電源側用スイッチング手段および／または基準
電位側用スイッチング手段には、当然のことながら、パ
ワー半導体素子のオフ時に負荷で発生した逆起電力が印
加される。その際に、電源側用スイッチング手段および
／または基準電位側用スイッチング手段を構成する電圧
駆動型の半導体素子を前記の構成とすることにより、こ
れ等の半導体素子は、逆起電力が印加される条件下でも
所望の動作を支障無く遂行できることになる。従って、
電源側用スイッチング手段および／または基準電位側用
スイッチング手段として、例えば、有接点のスイッチン
グ手段を使用すること無く、ゲート駆動用の回路装置を
全て電子回路部品で構成することが可能となるのであ
る。また、前記項において、基準電位用スイッチン
グ手段を、電圧駆動型の主半導体素子が持つチャネルの
導電性種類と異なる導電性種類のチャネルを有する電圧
駆動型の半導体素子であり、この電圧駆動型の半導体素
子が備えるバックゲートは、ゲート駆動信号生成部側に
接続されるその主電極が持つ電位よりも高い電位を持つ
個所に接続されてなる構成としたことによる作用を説明
する。

【００２５】前記項による作用を得るに当たって、ｎ
型の電圧駆動型の主半導体素子と基準電位用スイッチン
グ手段である電圧駆動型の半導体素子とを同一の半導体
基板上に構成する場合についてまず説明することにす
る。図１６は、ｎ型の電圧駆動型の主半導体素子と、基
準電位側用スイッチング手段としての電圧駆動型の半導
体素子と、電源側用スイッチング手段としての電圧駆動
型の半導体素子とを同一の半導体基板に一体に形成させ
たワンチップパワー半導体素子を、模擬的に示すその縦
断面図である。図１６において、１７Ａは、ｎ型の電圧
駆動型の主半導体素子であるｎＥＭＯＳ７が形成された
ｎ型の半導体基板１７に、ｎＥＭＯＳ１７１およびｐＥ
ＭＯＳ１７２とを、通常の半導体製造技術を用いて一体
に形成させたワンチップパワー半導体素子である。

【００２６】ｎＥＭＯＳ７は、そのドレインである半導
体基板１７に縦型ｎＥＭＯＳとして形成されており、ｐ
型ウエル７３１，７３２、共にソースであるｎ型領域７
３４，７３５、ゲート用電極膜であるアルミニウム製の
膜７３６、ゲート絶縁膜である酸化膜７３７を備えてい
る。半導体基板１７からはドレイン用の端子１７ａが、
ｐ型ウエル７３１，７３２からはバックゲート用の端子
７３１ａ，７３２ａが、ｎ型領域７３４，７３５からは
ソース用の端子７３４ａ，７３５ａが、および、膜７３
６からはゲート用の端子７３６ａが、それぞれ引き出さ
れている。

【００２７】ｎＥＭＯＳ１７１は、基準電位側用スイッ
チング手段としての電圧駆動型の半導体素子であり、半
導体基板１７に横型ｎＥＭＯＳとして形成されている。
このｎＥＭＯＳ１７１は、ｐ型ウエル１７１１、ドレイ
ンであるｎ型領域１７１２、ソースであるｎ型領域１７
１３、ゲート用電極膜であるアルミニウム製の膜１７１
４、ゲート絶縁膜である酸化膜１７１５を備えている。
ｐ型ウエル１７１１からはバックゲート用の端子１７１
１ａが、ｎ型領域１７１２からはドレイン用の端子１７
１２ａが、ｎ型領域１７１３からはソース用の端子１７
１３ａが、および、膜１７１４からはゲート用の端子１
７１４ａが、それぞれ引き出されている。また、ｐＥＭ
ＯＳ１７２は、電源側用スイッチング手段としての電圧
駆動型の半導体素子であり、半導体基板１７に横型ｐＥ
ＭＯＳとして形成されている。このｐＥＭＯＳ１７２
は、ソースであるｐ型領域１７２１、ドレインであるｐ
型領域１７２２、ゲート用電極膜であるアルミニウム製
の膜１７２３、ゲート絶縁膜である酸化膜１７２４を備
えている。ｐ型領域１７２１からはソース用の端子１７
２１ａが、ｐ型領域１７２２からはドレイン用の端子１
７２２ａが、および、膜１７２３からはゲート用の端子
１７２３ａが、それぞれ引き出されている。

【００２８】前記のごとく構成されたワンチップパワー
半導体素子１７Ａにおいては、ｎＥＭＯＳ１７１のバッ
クゲート用の端子である端子１７１１ａは、半導体基板
１７内の最低電位レベルである接地９Ｂに接続される必
要がある。また、従来技術の項で述べたところにより、
ｎＥＭＯＳ７がオン動作からオフ動作に切替えられて、
そのゲートが接地９Ｂが持つ電位よりも低下した際に
は、そのゲート側に接続されているｎＥＭＯＳ１７１の
ドレインであるｎ型領域１７１２の電位も接地９Ｂが持
つ電位よりも低下することになる。従ってこの場合に
は、ｎ型領域１７１２の電位は、ｐ型ウエル１７１１の
電位よりも低下することになる。そうすると、ｐ型ウエ
ル１７１１とｎ型領域１７１２とによるＰＮ接合は、順
方向の関係となり、接地９Ｂ→ｐ型ウエル１７１１→ｎ
型領域１７１２（ｎＥＭＯＳ１７１のソースである。）
→ｎＥＭＯＳ７のゲートの経路で電流が通流することに
なる。すなわち、ｎＥＭＯＳ１７１は、基準電位側用ス
イッチング手段としての役目を遂行することができない
ことになるのである。

【００２９】これに対して、基準電位側用スイッチング
手段である電圧駆動型の半導体素子を、この発明に基づ
いて、電圧駆動型の主半導体素子が持つチャネルの導電
性種類と異なる導電性種類のチャネルを有する電圧駆動
型の半導体素子であり、この電圧駆動型の半導体素子が
備えるバックゲートは、ゲート駆動信号生成部側に接続
されるその主電極が持つ電位よりも、高い電位を持つ個
所に接続されてなる構成とすることにより、主半導体素
子がｎＥＭＯＳ７である場合には、基準電位側用スイッ
チング手段である電圧駆動型の半導体素子は、ｐ型であ
る，例えば，ｐＥＭＯＳを用いることになる。ｎＥＭＯ
Ｓ７に対応させてｐＥＭＯＳを用いる場合には、このｐ
ＥＭＯＳが持つそのバックゲートは、この発明に基づ
き、例えば、ｎＥＭＯＳ７とこのｐＥＭＯＳが一体に形
成されている半導体基板の最高電位レベルの部位に接続
されることになる。従って、ｎＥＭＯＳ７のゲートが接
地９Ｂが持つ電位よりも低下した際であっても、ｐＥＭ
ＯＳには、ＰＮ接合が順方向の関係となることによる電
流経路が形成されることが無い。これにより、基準電位
側用スイッチング手段としての電圧駆動型の半導体素子
を、電圧駆動型の主半導体素子が形成された半導体基板
に一体に形成することが可能となるのである。

【００３０】前記の項または項において、指令信
号と同期し，しかも基準電位が持つ電圧値よりも低い電
圧値を持つオン時の補助ゲート駆動信号を出力する補助
ゲート駆動信号生成部を備え、基準電位側用スイッチン
グ手段の有する電圧駆動型の半導体素子を、前記の補助
ゲート駆動信号でそのゲートを駆動されると共に、その
一方の主電極を基準電位に，その他方の主電極をゲート
駆動信号生成部に，それぞれ接続されてなる構成とした
ことによる作用を説明する。

【００３１】基準電位側用スイッチング手段の有する電
圧駆動型の半導体素子が、ｐＥＭＯＳである場合を例に
して説明を行うと、一般にｐＥＭＯＳをオン状態にした
り，オン状態を維持するためには、そのゲートの電位を
そのソースに対して低くする必要が有るものである。こ
の発明によるｐＥＭＯＳでは、この発明の要件から、ｐ
ＥＭＯＳがオン状態の場合には、他方の主電極であるそ
のソースの電位は、一方の主電極であるドレインの電位
である基準電位に一致することになる。従って、ｐＥＭ
ＯＳのゲートの電位を基準電位が持つ電圧値よりも低い
電圧値に維持することによって、ｐＥＭＯＳはそのオン
状態を安定してしかも充分な状態に保持することが可能
となるのである。

【００３２】前記項において、電源側用スイッチン
グ手段を、電圧駆動型の主半導体素子が持つチャネルの
導電性種類と異なる導電性種類のチャネルを有する電圧
駆動型の半導体素子であり、この電圧駆動型の半導体素
子が備えるバックゲートは、ゲート駆動信号生成部側に
接続されるその主電極が持つ電位よりも低い電位を持つ
個所に接続されてなる構成としたことによる作用を説明
する。

【００３３】前記項による作用を得るに当たって、ｐ
型の電圧駆動型の主半導体素子と電源側用スイッチング
手段である電圧駆動型の半導体素子とを同一の半導体基
板上に構成する場合についてまず説明することにする。
図１７は、ｐ型の電圧駆動型の主半導体素子と、電源用
スイッチング手段としての電圧駆動型の半導体素子と、
接地電位側用スイッチング手段としての電圧駆動型の半
導体素子とを同一の半導体基板に一体に形成させたワン
チップパワー半導体素子を、模擬的に示すその縦断面図
である。図１７において、１８Ａは、ｐ型の電圧駆動型
の主半導体素子であるｐＥＭＯＳ８が形成されたｐ型の
半導体基板１８に、ｐＥＭＯＳ１８１およびｎＥＭＯＳ
１８２とを、通常の半導体製造技術を用いて一体に形成
させたワンチップパワー半導体素子である。

【００３４】ｐＥＭＯＳ８は、そのソースである半導体
基板１８に縦型ｐＥＭＯＳとして形成されており、ｎ型
ウエル８３１，８３２、共にドレインであるｐ型領域８
３４，８３５、ゲート用電極膜であるアルミニウム製の
膜８３６、ゲート絶縁膜である酸化膜８３７を備えてい
る。半導体基板１８からはソース用の端子１８ａが、ｎ
型ウエル８３１，８３２からはバックゲート用の端子８
３１ａ，８３２ａが、ｐ型領域８３４，８３５からはド
レイン用の端子８３４ａ，８３５ａが、および、膜８３
６からはゲート用の端子８３６ａが、それぞれ引き出さ
れている。

【００３５】ｐＥＭＯＳ１８１は、電源側用スイッチン
グ手段としての電圧駆動型の半導体素子であり、半導体
基板１８に横型ｐＥＭＯＳとして形成されている。この
ｐＥＭＯＳ１８１は、ｎ型ウエル１８１１、ソースであ
るｐ型領域１８１２、ドレインであるｐ型領域１８１
３、ゲート用電極膜であるアルミニウム製の膜１８１
４、ゲート絶縁膜である酸化膜１８１５を備えている。
ｎ型ウエル１８１１からはバックゲート用の端子１８１
１ａが、ｐ型領域１８１２からはソース用の端子１８１
２ａが、ｐ型領域１８１３からはドレイン用の端子１８
１３ａが、および、膜１８１４からはゲート用の端子１
８１４ａが、それぞれ引き出されている。また、ｎＥＭ
ＯＳ１８２は、基準電位側用スイッチング手段としての
電圧駆動型の半導体素子であり、半導体基板１８に横型
ｎＥＭＯＳとして形成されている。このｎＥＭＯＳ１８
２は、ドレインであるｎ型領域１８２１、ソースである
ｎ型領域１８２２、ゲート用電極膜であるアルミニウム
製の膜１８２３、ゲート絶縁膜である酸化膜１８２４を
備えている。ｎ型領域１８２１からはドレイン用の端子
１８２１ａが、ｎ型領域１８２２からはソース用の端子
１８２２ａが、および、膜１８２３からはゲート用の端
子１８２３ａが、それぞれ引き出されている。

【００３６】ところで、パワー半導体素子としてｐＥＭ
ＯＳ８を用いる事例は、パワー半導体素子としてｎＥＭ
ＯＳ７を用いた従来技術の項で述べた事例と基本的には
同様であるが、負荷である電磁コイル７９は、ｐＥＭＯ
Ｓ８のソースと電源９Ａの間に接続される。また、ｐＥ
ＭＯＳ８のソースとゲート間には，ｎＥＭＯＳ７を用い
た場合におけるｎＥＭＯＳ７５に対応するｐＥＭＯＳが
接続される。このｐＥＭＯＳのゲートは電源９Ａに接続
される。このパワー半導体素子としてｐＥＭＯＳ８を用
いる場合には、ｐＥＭＯＳ８がオン動作からオフ動作に
切替えられた際には、電磁コイル７９から発生される逆
起電力によって、ｐＥＭＯＳ８のソースの電位が電源９
Ａの持つ電位よりも上昇する。そうすると、ｐＥＭＯＳ
の存在することによって、ｐＥＭＯＳ８のゲートの電位
も電源９Ａの持つ電位よりも上昇する関係となるもので
ある。

【００３７】さて、前記のごとく構成されたワンチップ
パワー半導体素子１８Ａにおいては、端子１８１１ａは
電源９Ａに接続される必要がある。また、ｐＥＭＯＳ８
のゲートが電源９Ａが持つ電位よりも上昇した際には、
そのゲート側に接続されているｐＥＭＯＳ１８１のドレ
インであるｐ型領域１８１３の電位も電源９Ａが持つ電
位よりも上昇することになる。従ってこの場合には、ｐ
型領域１８１３の電位は、ｎ型ウエル１８１１の電位よ
りも上昇することになる。そうすると、ｐ型領域１８１
３とｎ型ウエル１８１１とは、順方向の関係となり、電
源９Ａ→ｐ型領域１８１３（ｐＥＭＯＳ１８１のドレイ
ンである。）→ｎ型ウエル１８１１→ｐＥＭＯＳ８のゲ
ートの経路で電流が通流することになる。すなわち、ｐ
ＥＭＯＳ１８１は、電源側用スイッチング手段としての
役目を遂行することができないことになるのである。

【００３８】これに対して、電源側用スイッチング手段
である電圧駆動型の半導体素子を、この発明に基づい
て、電圧駆動型の主半導体素子が持つチャネルの導電性
種類と異なる導電性種類のチャネルを有する電圧駆動型
の半導体素子であり、この電圧駆動型の半導体素子が備
えるバックゲートは、ゲート駆動信号生成部側に接続さ
れるその主電極が持つ電位よりも低い電位を持つ個所に
接続されてなる構成としたことにより、主半導体素子が
ｐＥＭＯＳ８である場合には、電源側用スイッチング手
段である電圧駆動型の半導体素子は、例えば、ｎＥＭＯ
Ｓを用いることになる。ｐＥＭＯＳ８に対応させてｎＥ
ＭＯＳを用いる場合には、このｎＥＭＯＳが持つそのバ
ックゲートは、この発明に基づき、例えば、ｐＥＭＯＳ
８とこのｎＥＭＯＳが一体に形成されている半導体基板
の最低電位レベルの部位に接続されることになる。従っ
て、ｐＥＭＯＳ８のゲートが電源９Ａが持つ電位よりも
上昇した際であっても、ｎＥＭＯＳには、ＰＮ接合が順
方向の関係となることによる電流経路が形成されること
が無い。従って、電源側用スイッチング手段としての電
圧駆動型の半導体素子を、電圧駆動型の主半導体素子が
形成された半導体基板に一体に形成することが可能とな
るのである。

【００３９】前記の項または項において、指令信
号と同期し，しかも電源が持つ電圧値よりも高い電圧値
を持つオン時の補助ゲート駆動信号を出力する補助ゲー
ト駆動信号生成部を備え、電源側用スイッチング手段が
有する電圧駆動型の半導体素子は、前記の補助ゲート駆
動信号でそのゲートを駆動されると共に、その一方の主
電極を電源に，その他方の主電極をゲート駆動信号生成
部に，それぞれ接続されてなる構成としたことによる作
用を説明する。

【００４０】電源側用スイッチング手段の有する電圧駆
動型の半導体素子が、ｎＥＭＯＳである場合を例にして
説明を行うと、一般にｎＥＭＯＳをオン状態にしたり，
オン状態を維持するためには、そのゲートの電位をその
ソースに対して高くする必要が有るものである。この発
明によるｎＥＭＯＳでは、この発明の要件から、ｎＥＭ
ＯＳがオン状態の場合には、他方の主電極であるそのソ
ースの電位は、一方の主電極であるドレインの電位であ
る電源の電位に一致することになる。従って、ｎＥＭＯ
Ｓのゲートの電位を電源電圧よりも高い電圧値に維持す
ることによって、ｎＥＭＯＳはそのオン状態を安定にし
かも充分な状態に保持することが可能となるのである。

【００４１】電圧駆動型の主半導体素子のゲートにゲ
ート駆動信号を与えるゲート駆動用の回路装置であっ
て、この主半導体素子は、その一方の主電極が電源また
は基準電位に，その他方の主電極が負荷に接続されるも
のであり、電源と基準電位との間に接続され，電源の電
圧と基準電位の電圧との中間の電圧値を持ち，しかもそ
の電圧値と電源電圧値との差がほぼ一定値になるよう電
源電圧値の変動に追随して変動する補助基準電圧を出力
するところの，例えば、電圧駆動型の半導体素子と、こ
の半導体素子のゲートに電源電圧値との差がほぼ一定値
であるゲート電圧を，例えば，定電圧ダイオードと，抵
抗素子とを備え，定電圧ダイオードが電源側に，抵抗素
子が基準電位側に配置されて互いに直列に接続されてな
り，定電圧ダイオードと抵抗素子との接続点からゲート
電圧を出力する定電圧回路装置とを有する補助基準電圧
回路装置と、主半導体素子のオン・オフを指令する指令
信号を入力してこの指令信号に対応したゲート駆動信号
を発生する駆動信号生成部とを備え、この駆動信号生成
部は、その基準電圧として前記の補助基準電圧を用いる
構成としたことにより、補助基準電圧回路装置の備える
電圧駆動型の半導体素子のゲートには、定電圧回路装置
によって、電源電圧値が定電圧ダイオードの降伏電圧値
以下である場合には定電圧ダイオードのえん層電圧値で
あり、電源電圧値が前記えん層電圧値と定電圧ダイオー
ドの降伏電圧値との和を越える場合には，電源電圧値と
定電圧ダイオードの降伏電圧値との差電圧であるゲート
電圧が与えられる。従って、補助基準電圧回路装置の備
える電圧駆動型の半導体素子からは、電源電圧値が前記
えん層電圧値と定電圧ダイオードの降伏電圧値との和を
越えた場合には、電源電圧値との差が定電圧ダイオード
の降伏電圧値と同等のほぼ一定値である補助基準電圧が
出力される。駆動信号生成部は、電源電圧とこの補助基
準電圧との間からその電源を供給されるので、電源電圧
値が変動したとしても、駆動信号生成部に電源として与
えられる電圧の値は、定電圧ダイオードの降伏電圧値あ
るいはそれ以下に規制されることになる。

【００４２】これによって、駆動信号生成部が備える電
源電圧が印加される回路素子、例えば、駆動信号生成部
がチャージポンプを用いている場合には、チャージポン
プ用のコンデンサの両端に加わる電圧を、たかだか定電
圧ダイオードの降伏電圧値と同等レベルに抑えることが
可能となる。前記項において、補助基準電圧回路装
置が備える定電圧回路装置を、定電圧ダイオードと、抵
抗素子と、負電圧発生回路装置とを備え、定電圧ダイオ
ードが電源側に，抵抗素子と負電圧発生回路装置との直
列接続回路が基準電位側に配置されて互いに直列に接続
されてなり、定電圧ダイオードと，抵抗素子と負電圧発
生回路装置との直列接続回路との接続点からゲート電圧
を出力する構成としたことにより、前記項による作用
を得るに際して、定電圧回路装置から出力される電圧値
は、負電圧発生回路装置が発生する電圧値だけ低減され
る。従って、電源電圧値が定電圧ダイオードの降伏電圧
値以下である場合の定電圧回路装置から出力される電圧
値は、定電圧ダイオードのえん層電圧値から負電圧発生
回路装置が発生する電圧値だけ低減された電圧値とな
る。また、電源電圧値と定電圧ダイオードの降伏電圧値
との差電圧であるゲート電圧が発生され始める電源電圧
値は、前記えん層電圧値と定電圧ダイオードの降伏電圧
値との和に対して、負電圧発生回路装置が発生する電圧
値だけ低減された値となる。

【００４３】これにより、補助基準電圧回路装置が発生
する補助基準電圧の値が、定電圧ダイオードの降伏電圧
値と同等のほぼ一定値となる電源電圧値の範囲を、負電
圧発生回路装置が発生する電圧値だけ低い電圧側に広げ
ることが可能となる。

【００４４】

【実施例】以下この発明の実施例を図面を参照して詳細
に説明する。実施例１；図１は、請求項１に対応するこ
の発明の一実施例による電圧駆動型半導体素子用のゲー
ト駆動用回路装置のパワー半導体素子等と共に示すその
ブロック回路図である。図２は、図１中に示したゲート
駆動用回路装置の回路図である。図１，図２において、
図１４に示した従来例による電圧駆動型半導体素子用の
ゲート駆動用回路装置と同一部分には同じ符号を付し、
その説明を省略する。なお、図２中には、図１４で付し
た符号については、代表的な符号のみを記した。

【００４５】図１，図２において、１は、図１４に示し
た従来例によるゲート駆動用回路装置９から定電圧ダイ
オード９９を除いたものをゲート駆動信号生成部２とし
て用い、これに、電源側用スイッチング手段３と、基準
電位側用スイッチング手段４とを加えた電圧駆動型半導
体素子用のゲート駆動用回路装置である。電源側用スイ
ッチング手段３は、電気回路の開閉を行うスイッチング
装置３１と、スイッチング装置３１に開閉動作を行わし
める操作部３２を備えている。このスイッチング装置３
１は、ゲート駆動用回路装置１の電源端子１３と、ゲー
ト駆動信号生成部２の電源端子９１３との間に接続され
ている。操作部３２は、指令信号１１ａを入力して、指
令信号１１ａがオン指令である場合に、スイッチング装
置３１を閉路し、指令信号１１ａがオフ指令である場合
に、スイッチング装置３１を開路する。

【００４６】基準電位側用スイッチング手段４は、電気
回路の開閉を行うスイッチング装置４１と、スイッチン
グ装置４１に開閉動作を行わしめる操作部４２を備えて
いる。このスイッチング装置４１は、ゲート駆動用回路
装置１の基準電位端子１４と、ゲート駆動信号生成部２
の基準電位端子９１４との間に接続されている。操作部
４２は、指令信号１１ａを入力して、指令信号１１ａが
オン指令である場合に、スイッチング装置４１を閉路
し、指令信号１１ａがオフ指令である場合に、スイッチ
ング装置４１を開路する。

【００４７】ゲート駆動用回路装置１のゲート駆動信号
１２ａの出力端子１２を介して、ゲート駆動信号生成部
２の出力端子９１２にゲートが接続されるｎＥＭＯＳ７
は、そのドレイン・ソース間に定電圧化手段である定電
圧ダイオード７１を、図１中に示すごとくに並列に接続
している。定電圧ダイオード７１は、その動作電圧であ
る降伏電圧値をｎＥＭＯＳ７の耐電圧値に対して僅かに
低い値に設定されている。なお、１１は、ゲート駆動用
回路装置１における指令信号１１ａを入力する入力端子
である。

【００４８】図１，図２に示す実施例では前述の構成と
したので、ゲート駆動信号１２ａが「Ｈ」から「Ｌ」に
切替えられると、ｎＥＭＯＳ７がオフされることで電磁
コイル７９から逆起電力が発生するところまでは、従来
例によるゲート駆動用回路装置９の場合と全く同一であ
る。この発明に従うゲート駆動用回路装置１では、オフ
指令である指令信号１１ａが入力された場合には、ｎＥ
ＭＯＳ７がオフされると同時にスイッチング装置３１と
スイッチング装置４１が開路されるので、前記の逆起電
力はｎＥＭＯＳ７と定電圧ダイオード７１の並列回路に
のみ印加されることになる。この並列回路に逆起電力が
印加されると、定電圧ダイオード７１の降伏電圧値が前
記の値に設定されているので、逆起電力の値がこの降伏
電圧を越えると定電圧ダイオード７１はその降伏領域で
動作することとなり、電磁コイル７９に蓄積されている
電磁エネルギーＷ_L （ｎＥＭＯＳ７のオン時に蓄積され
たものである。）が解放される際の電流Ｉ_off は、定電
圧ダイオード７１中を通流する。すなわち、ほとんどの
電磁エネルギーＷ_L は、定電圧ダイオード７１に吸収さ
れるのである。電磁エネルギーＷ_L が定電圧ダイオード
７１に吸収される度合いは、定電圧ダイオード７１の降
伏電圧値をｎＥＭＯＳ７の耐電圧値に対して僅かに低い
値に設定されていることにより、従来例のゲート駆動用
回路装置９における半オン状態のｎＥＭＯＳ７に吸収さ
れる場合と比較して大幅に増大する。これにより、電磁
エネルギーＷL を定電圧化手段で吸収するのに要する時
間を短縮することが可能となる。

【００４９】実施例２；図３は、請求項１に対応するこ
の発明の一実施例による電圧駆動型半導体素子用のゲー
ト駆動用回路装置の図１の場合とは異なるパワー半導体
素子等と共に示すそのブロック回路図である。図３にお
いて、図１，図２に示した請求項１に対応するこの発明
の一実施例による電圧駆動型半導体素子用のゲート駆動
用回路装置、および、図１４に示した従来例による電圧
駆動型半導体素子用のゲート駆動用回路装置と同一部分
には同じ符号を付し、その説明を省略する。なお、図３
中には、図１，図２および図１４で付した符号について
は、代表的な符号のみを記した。

【００５０】図３において、ゲート駆動用回路装置１が
駆動する対象であるｎＥＭＯＳ７は、そのドレイン・ゲ
ート間に定電圧化手段である定電圧ダイオード装置７２
を、図３中に示すごとくに接続している。定電圧ダイオ
ード装置７２は、定電圧ダイオード７２ａと定電圧ダイ
オード７２ｂとを、互いに双方向となる向きにして直列
接続して構成されている。定電圧ダイオード７２ａは、
その動作電圧である降伏電圧値を、ｎＥＭＯＳ７のドレ
イン・ソース間に電圧が印加された場合に、ｎＥＭＯＳ
７の耐電圧値に対して僅かに低い値において定電圧ダイ
オード７２ａが降伏するように設定されている。なお、
定電圧ダイオード７２ｂは、ｎＥＭＯＳ７のゲートから
電源９Ａに向かって通流しようとする電流を阻止するた
めのものである。

【００５１】図３に示す実施例では前述の構成としたの
で、ゲート駆動信号１２ａが「Ｈ」から「Ｌ」に切替え
られると、ｎＥＭＯＳ７がオフされることで電磁コイル
７９から逆起電力が発生するところまでは、実施例１に
よるゲート駆動用回路装置１、および、従来例によるゲ
ート駆動用回路装置９の場合と全く同一である。この実
施例２による場合では、オフ指令である指令信号１１ａ
が入力された場合には、前記の逆起電力は、定電圧ダイ
オード装置７２が接続されたｎＥＭＯＳ７にのみ印加さ
れることになる。このｎＥＭＯＳ７に逆起電力が印加さ
れると、定電圧ダイオード７２ａの降伏電圧値が前記の
値に設定されているので、逆起電力の値がこの降伏電圧
値に対応する値を越えると、定電圧ダイオード７２ａは
降伏領域で動作することとなる。これによって、ｎＥＭ
ＯＳ７はその耐電圧値に対して僅かに低い値のドレイン
・ソース間電圧としたオン状態になり、電磁エネルギー
ＷL が解放される際の電流Ｉ_off のほとんどは、ｎＥＭ
ＯＳ７中を通流する。すなわち、ほとんどの電磁エネル
ギーＷ_L は、ｎＥＭＯＳ７に吸収されるのである。電磁
エネルギーＷ_L がｎＥＭＯＳ７に吸収される度合いは、
定電圧ダイオード７２ａの降伏電圧値を前記のように設
定してあるので、従来例のゲート駆動用回路装置９にお
ける半オン状態のｎＥＭＯＳ７に吸収される場合と比較
して大幅に増大する。これにより、電磁エネルギーＷ_L
を定電圧化手段で吸収するのに要する時間を短縮するこ
とが可能となる。なお、この実施例２による場合では、
実施例１による定電圧ダイオード７１と比較して、定電
圧ダイオード７２ａの電流容量を小さくすることが可能
であるとの利点を有している。

【００５２】実施例３；図４は、請求項２に対応するこ
の発明の一実施例による電圧駆動型半導体素子用のゲー
ト駆動用回路装置のパワー半導体素子等と共に示すその
回路図である。図４において、図１，図２に示した請求
項１に対応するこの発明の一実施例による電圧駆動型半
導体素子用のゲート駆動用回路装置、および、図１４に
示した従来例による電圧駆動型半導体素子用のゲート駆
動用回路装置と同一部分には同じ符号を付し、その説明
を省略する。なお、図４中には、図１，図２および図１
４で付した符号については、代表的な符号のみを記し
た。

【００５３】図４において、１Ａは、図１，図２に示し
たこの発明によるゲート駆動用回路装置１に対して、電
源側用スイッチング手段３および基準電位側用スイッチ
ング手段４に替えて、電源側用スイッチング手段３Ａお
よび基準電位側用スイッチング手段４Ａを用いるように
したゲート駆動用回路装置装置である。電源側用スイッ
チング手段３Ａは、電気回路の開閉を行うスイッチング
装置であるｐＥＭＯＳ３１Ａと、ｐＥＭＯＳ３１Ａのゲ
ートにオン・オフ動作を行わしめる補助ゲート信号を与
える補助ゲート信号生成回路部３２Ａを備えている。補
助ゲート信号生成回路部３２Ａは、指令信号１１ａに対
応する信号であるところの、ゲート駆動信号生成回路部
２が備える論理回路部９１が出力する信号９１ａを入力
し、信号９１ａがオン指令信号である場合に「Ｌ」であ
り、信号９１ａがオフ指令信号である場合に「Ｈ」であ
る補助ゲート信号を出力する。基準電位側用スイッチン
グ手段４Ａは、電気回路の開閉を行うスイッチング装置
であるｎＥＭＯＳ４１Ａと、ｎＥＭＯＳ４１Ａのゲート
にオン・オフ動作を行わしめる補助ゲート信号を与える
補助ゲート信号生成回路部４２Ａを備えている。補助ゲ
ート信号生成回路部４２Ａは、指令信号１１ａに対応す
る信号であるところの、ゲート駆動信号生成回路部２が
備える論理回路部９１が出力する信号９１ａを入力し、
信号９１ａがオン指令信号である場合に「Ｈ」であり、
信号９１ａがオフ指令信号である場合に「Ｌ」である補
助ゲート信号を出力する。

【００５４】また、この実施例３の場合に、ｐＥＭＯＳ
３１Ａ、および、ｎＥＭＯＳ４１Ａは、定電圧ダイオー
ド７１の降伏電圧値よりも高い耐電圧値を備えるもので
ある。図４に示す実施例では前述の構成としたので、ｐ
ＥＭＯＳ３１ＡおよびｎＥＭＯＳ４１Ａは、ｎＥＭＯＳ
７と同時にオフされることになる。ｐＥＭＯＳ３１Ａお
よびｎＥＭＯＳ４１Ａがオフされた場合に、ｎＥＭＯＳ
７がオフされることにより電磁コイル７９で発生した逆
起電力が、ｐＥＭＯＳ３１Ａ，ｎＥＭＯＳ４１Ａに印加
される。その際に、ｐＥＭＯＳ３１ＡおよびｎＥＭＯＳ
４１Ａは、定電圧ダイオード７１の降伏電圧値よりも高
い耐電圧値を備えるものであることにより、これ等は逆
起電力が印加される条件下でも所望の動作を支障無く遂
行できる。従って、ゲート駆動用回路装置装置１Ａは、
全て電子回路部品で構成することが可能となるのであ
る。

【００５５】実施例４；図５は、請求項３，４に対応す
るこの発明の一実施例による電圧駆動型半導体素子用の
ゲート駆動用回路装置のパワー半導体素子等と共に示す
その回路図であり、図６は、図５中に示した補助ゲート
駆動信号生成回路の回路図である。図５，図６におい
て、図１，図２に示した請求項１に対応するこの発明の
一実施例による電圧駆動型半導体素子用のゲート駆動用
回路装置、図４に示した請求項２に対応するこの発明の
一実施例による電圧駆動型半導体素子用のゲート駆動用
回路装置、および、図１４に示した従来例による電圧駆
動型半導体素子用のゲート駆動用回路装置と同一部分に
は同じ符号を付し、その説明を省略する。なお、図５中
には、図１，図２，図４および図１４で付した符号につ
いては、代表的な符号のみを記した。

【００５６】図５において、１Ｂは、図４に示したこの
発明によるゲート駆動用回路装置１Ａに対して、基準電
位側用スイッチング手段４Ａに替えて、基準電位側用ス
イッチング手段４Ｂを用いるようにしたゲート駆動用回
路装置装置である。基準電位側用スイッチング手段４Ｂ
は、電気回路の開閉を行うスイッチング装置であるｐＥ
ＭＯＳ４１Ｂと、ｐＥＭＯＳ４１Ｂのゲートにオン・オ
フ動作を行わしめる補助ゲート信号を与える補助ゲート
信号生成回路部４２Ｂを備えている。

【００５７】ｐＥＭＯＳ４１Ｂは、そのソースをゲート
駆動信号生成部２が備える基準電位端子９１４に、その
ドレインを接地９Ｂに、そのバックゲートを電源９Ａに
それぞれ接続し、また、そのゲートには、補助ゲート信
号生成回路部４２Ｂから出力される補助ゲート信号４２
ａが入力される。補助ゲート信号生成回路部４２Ｂは、
指令信号１１ａに対して反転した信号であるところの、
ゲート駆動信号生成回路部２が備える論理回路部９１が
出力する信号９１ｂ（ＥＢ）をその入力端子４２９ａか
ら入力し、信号９１ｂが「Ｈ」信号である場合に「Ｌ」
であり、信号９１ｂが「Ｌ」信号である場合に「Ｈ」で
ある補助ゲート信号４２ａを、その出力端子４２９ｂか
ら出力する回路装置である。この補助ゲート信号生成回
路部４２Ｂは、コンデンサ４２１、ｐＥＭＯＳ４２２、
ｎＥＭＯＳ４２３、ダイオード４２４〜４２６、発振回
路部４２７、ゲート信号回路部４２８を備えており、そ
の電源端子４２９ｃから電源電圧ＶCCを入力している。

【００５８】発振回路部４２７は、信号９１ｂを入力
し、信号９１ｂが「Ｈ」である場合に、その出力端か
ら，指令信号１１ａの「Ｈ」／「Ｌ」いずれかの最短持
続時間よりも短い周期で交互に「Ｈ」／「Ｌ」を繰り返
し、しかも、「Ｈ」が例えば５ボルト程度の値であり、
また、「Ｌ」が接地９Ｂとほぼ同等の値である矩形波電
圧を出力する。発振回路部４２７はまた、信号９１ｂが
「Ｌ」である場合には、矩形波電圧を出力しない。ゲー
ト信号回路部４２８は、ｐＥＭＯＳ４２２用のゲート信
号を出力する回路装置であり、信号９１ｂを入力し、信
号９１ｂが「Ｈ」である場合に、その出力端からｐＥＭ
ＯＳ４２２をオフさせるゲート信号を、また、信号９１
ｂが「Ｌ」である場合に、その出力端からｐＥＭＯＳ４
２２をオンさせるゲート信号を出力する。

【００５９】前記の構成を備える補助ゲート信号生成回
路部４２Ｂは、信号９１ｂが「Ｈ」である場合には、よ
く知られているところの、コンデンサに印加される直流
電圧と同一値を持つ負の直流電圧を出力するチャージポ
ンプとして動作する回路装置である。従って、補助ゲー
ト信号４２ａは、信号９１ｂの「Ｌ」／「Ｈ」に対応し
て（従って、指令信号１１ａの「Ｈ」／「Ｌ」に対応し
て）「Ｈ」／「Ｌ」となる信号であり、「Ｈ」は接地９
Ｂと同等の値であり、「Ｌ」は、発振回路部４２７が出
力する「Ｈ」である場合の電圧値とほぼ等しい絶対値を
持つ負電圧である。

【００６０】図５に示す実施例では前述の構成としたの
で、主半導体素子であるｎＥＭＯＳ７に対して、基準電
位側用スイッチング手段である電圧駆動型の半導体素子
にｐＥＭＯＳ４１Ｂを用い、しかも、ｐＥＭＯＳ４１Ｂ
のバックゲートは、このゲート駆動用回路装置１Ｂの最
高電位である電源９Ａに接続されている。これにより、
作用の項で既に詳細に説明したところにより、ｎＥＭＯ
Ｓ７のゲート電位が、負荷である電磁コイル７９で発生
した逆起電力が印加されることによって、接地９Ｂが持
つ電位よりも低下した際であっても、ｐＥＭＯＳ４１Ｂ
には、ＰＮ接合が順方向の関係となることによる電流経
路が形成されることが無い。すなわち、ゲート駆動用回
路装置１Ｂでは、ｐＥＭＯＳ４１ＢをｎＥＭＯＳ７が形
成された半導体基板に一体に形成することが可能となる
のである。

【００６１】また、図５に示す構成を備えるゲート駆動
用回路装置では、ｐＥＭＯＳ４１Ｂは、そのソースをゲ
ート駆動信号生成部２が備える基準電位端子９１４に、
そのドレインを接地９Ｂにそれぞれ接続され、また、そ
のゲートには、補助ゲート信号４２ａが与えられる。こ
の補助ゲート信号４２ａのｐＥＭＯＳ４１Ｂをオンさせ
るための「Ｌ」信号のレベルは、発振回路部４２７が出
力する「Ｈ」である場合の電圧値を絶対値に持つ負電圧
である（例えば、−５ボルトである。）。これにより、
ｐＥＭＯＳ４１Ｂがオン状態となり、そのソースの電位
が接地９Ｂの電位に近い値の電位に低下したとしても、
ゲートの電位はソースの電位よりも低い値であるので、
ｐＥＭＯＳ４１Ｂは、そのオン状態を安定にしかも充分
な状態に保持することが可能となるのである。

【００６２】実施例５；図７は、請求項３，４に対応す
るこの発明の異なる実施例による電圧駆動型半導体素子
用のゲート駆動用回路装置のパワー半導体素子等と共に
示すその回路図である。図７において、図１，図２に示
した請求項１に対応するこの発明の一実施例による電圧
駆動型半導体素子用のゲート駆動用回路装置、図４に示
した請求項２に対応するこの発明の一実施例による電圧
駆動型半導体素子用のゲート駆動用回路装置、および、
図１４に示した従来例による電圧駆動型半導体素子用の
ゲート駆動用回路装置と同一部分には同じ符号を付し、
その説明を省略する。なお、図７中には、図１，図２，
図４および図１４で付した符号については、代表的な符
号のみを記した。

【００６３】図７において、１Ｃは、図５，図６に示し
たこの発明によるゲート駆動用回路装置１Ｂに対して、
スイッチング手段７Ｃを備えるようにしたゲート駆動用
回路装置であり、ゲート駆動用回路装置１Ｂが備える出
力端子１２に替えて、スイッチング手段７Ｃを経由させ
た出力端子１２Ｃを備えている。スイッチング手段７Ｃ
は、ゲート駆動用回路装置１〜１Ｂおよび従来例のゲー
ト駆動用回路装置９が備える、ｎＥＭＯＳ７５および定
電圧ダイオード７５ａ，７５ｂの備える機能を果たす回
路装置である。スイッチング手段７Ｃは、ｎＥＭＯＳ７
５と、ｎＥＭＯＳ７５のゲートを駆動するための補助ゲ
ート信号を与える補助ゲート信号回路生成回路部７２Ｃ
を備えている。補助ゲート信号回路生成回路部７２Ｃ
は、指令信号１１ａに対して反転した関係にある信号で
あるところの、ゲート駆動信号生成回路部２が備える論
理回路部９１が出力する信号９１ｂを入力し、信号９１
ｂが「Ｈ」である場合に「Ｌ」であり、信号９１ｂが
「Ｌ」である場合に「Ｈ」である補助ゲート信号を出力
する。従って、スイッチング手段７Ｃでは、指令信号１
１ａがオン指令である「Ｌ」（信号９１ｂは「Ｈ」であ
る。）である場合には、ｎＥＭＯＳ７５はオフされる。
また、指令信号１１ａがオフ指令である「Ｈ」（信号９
１ｂは「Ｌ」である。）である場合には、ｎＥＭＯＳ７
５はオンされるので、ゲート駆動用回路装置１Ｃの出力
端子１２Ｃと端子１９間は、ｎＥＭＯＳ７５によって短
絡される。なお、ｎＥＭＯＳ７は、そのゲートはゲート
駆動用回路装置１Ｃの出力端子１２Ｃに接続され、ま
た、そのソースは、出力端子７ａとゲート駆動用回路装
置１Ｃの端子１９とに接続されている。

【００６４】図７に示す実施例では前述の構成としたの
で、図５，図６に示したこの発明によるゲート駆動用回
路装置１Ｂと同様の機能を備えると共に、次記する特有
の作用効果を持つものである。すなわち、このゲート駆
動用回路装置１Ｃでは、指令信号１１ａがオン指令から
オフ指令に切り替わった際には、ｎＥＭＯＳ７のゲート
・ソース間は、スイッチング手段７Ｃが備えるｎＥＭＯ
Ｓ７５によって短絡される。従って、ｎＥＭＯＳ７がオ
フした際の、電磁コイル７９から発生される逆起電力に
よるゲート・ソース間の破壊は、この装置によって防止
される。しかも、このスイッチング手段７Ｃにおいて
は、ｎＥＭＯＳ７５のゲート・ソース間には、定電圧ダ
イオード７５ａ，７５ｂを設ける必要が無い。定電圧ダ
イオード７５ａ，７５ｂは、逆起電力の発生時にｎＥＭ
ＯＳ７５のゲート・ソース間をバイパスさせるための素
子であるので、逆起電力の発生時には、逆起電力の値に
対応する電流が流れるので、これに対応する電流容量を
持つ必要が有るものである。このために、特に、パワー
半導体素子とその駆動回路を同一の半導体基板上に形成
しようとした場合には、この定電圧ダイオード７５ａ，
７５ｂの部分が占める面積によって、半導体基板のサイ
ズの小型化が制約を受ける恐れを持つものである。これ
に対して、この実施例によるスイッチング手段７Ｃの場
合では、定電圧ダイオード７５ａ，７５ｂを必要としな
いので、半導体基板のサイズを小型化できる可能性を持
つものである。

【００６５】実施例６；図８は、請求項２，５，６に対
応するこの発明の一実施例による電圧駆動型半導体素子
用のゲート駆動用回路装置のパワー半導体素子等と共に
示すその回路図である。図８において、図１，図２に示
した請求項１に対応するこの発明の一実施例による電圧
駆動型半導体素子用のゲート駆動用回路装置、図４に示
した請求項２に対応するこの発明の一実施例による電圧
駆動型半導体素子用のゲート駆動用回路装置、および、
図１４に示した従来例による電圧駆動型半導体素子用の
ゲート駆動用回路装置と同一部分には同じ符号を付し、
その説明を省略する。なお、図７中には、図１，図２，
図４および図１４で付した符号については、代表的な符
号のみを記した。

【００６６】図８において、１Ｄは、図４に示したこの
発明によるゲート駆動用回路装置１Ａに対して、電源側
用スイッチング手段３Ａに替えて、電源側用スイッチン
グ手段３Ｂを用いるようにしたゲート駆動用回路装置で
ある。電源側用スイッチング手段３Ｂは、電気回路の開
閉を行うスイッチング装置であるｎＥＭＯＳ３１Ｂと、
ｎＥＭＯＳ３１Ｂのゲートにオン・オフ動作を行わしめ
る補助ゲート信号を与える補助ゲート信号生成回路部３
２Ｂを備えている。

【００６７】ｎＥＭＯＳ３１Ｂは、そのソースをゲート
駆動信号生成部２が備える電源端子９１３に、そのドレ
インを電源９Ａに、そのバックゲートを接地９Ｂにそれ
ぞれ接続し、また、そのゲートには、補助ゲート信号生
成回路部３２Ｂから出力される補助ゲート信号が入力さ
れる。補助ゲート信号生成回路部３２Ｂは、例えば、チ
ャージポンプとして動作する回路部を備えており、指令
信号１１ａに対応した信号であるところの、ゲート駆動
信号生成回路部２が備える論理回路部９１が出力する信
号９１ａ（Ｅ）を入力し、信号９１ａが「Ｌ」信号であ
る場合に「Ｈ」であり、信号９１ａが「Ｈ」信号である
場合に「Ｌ」である補助ゲート信号を出力する回路装置
である。補助ゲート信号生成回路部３２Ｂが備えるチャ
ージポンプは、この回路装置の電源であるＶ_CCに対して
ほぼ倍電圧値の電圧を出力できるものであり、従って、
補助ゲート信号は、「Ｈ」時には、Ｖ_CCに対してほぼ倍
電圧値であり、また、「Ｌ」時には、接地９Ｂとほぼ同
等の値である。

【００６８】また、図８においては、ゲート駆動用回路
装置１Ｄがゲート駆動信号１２ａを供給する主半導体素
子は、ｐＥＭＯＳ８である。主半導体素子がｐＥＭＯＳ
８であることに対応させて、既によく知られているとこ
ろにより、負荷である電磁コイル７９の接続方法、ｐＥ
ＭＯＳ８のオフ時に，ｐＥＭＯＳ８のソース・ドレイン
間を短絡する素子等を、ゲート駆動用回路装置１〜１Ｃ
および従来例のゲート駆動用回路装置９の場合と異なら
せている。すなわち、ｐＥＭＯＳ８は、そのドレインを
接地９Ｂに、そのソースを出力端子８ａを介して電磁コ
イル７９の一方の端部にそれぞれ接続している。また、
ｐＥＭＯＳ８のゲート・ソース間には、ｐＥＭＯＳ８５
が図示したごとくに接続されている。ｐＥＭＯＳ８５の
役目は、ｎＥＭＯＳ７に対するｎＥＭＯＳ７５の関係と
全く同一である。ただし、この場合には、ｐＥＭＯＳ８
がオンからオフに切り替わった際に電磁コイル７９で発
生する逆起電力により、出力端子８ａの電位は電源９Ａ
の電位よりも上昇することになる。

【００６９】図８に示す実施例では前述の構成としたの
で、主半導体素子であるｐＥＭＯＳ８に対して、電源側
用スイッチング手段である電圧駆動型の半導体素子にｎ
ＥＭＯＳ３１Ｂを用い、しかも、ｎＥＭＯＳ３１Ｂのバ
ックゲートは、このゲート駆動用回路装置１Ｄの最低電
位である接地９Ｂに接続されている。これにより、作用
の項で既に詳細に説明したところにより、ｐＥＭＯＳ８
のゲート電位が、負荷である電磁コイル７９で発生した
逆起電力が印加されることによって、電源９Ａが持つ電
位よりも上昇した際であっても、ｎＥＭＯＳ３１Ｂに
は、ＰＮ接合が順方向の関係となることによる電流経路
が形成されることが無い。すなわち、ゲート駆動用回路
装置１Ｄでは、ｎＥＭＯＳ３１ＢをｐＥＭＯＳ８が形成
された半導体基板に一体に形成することが可能となるの
である。

【００７０】また、図８に示す構成を備えるゲート駆動
用回路装置では、ｎＥＭＯＳ３１Ｂは、そのソースをゲ
ート駆動信号生成部２が備える電源端子９１３に、その
ドレインを電源９Ａにそれぞれ接続され、また、そのゲ
ートには、補助ゲート信号生成回路部３２Ｂから出力さ
れる補助ゲート信号が与えられる。この補助ゲート信号
は、ｎＥＭＯＳ３１Ｂをオンさせるための「Ｈ」信号
は、例えば、電源電圧Ｖ_CCに対してほぼ倍電圧値の電圧
である。これにより、ｎＥＭＯＳ３１Ｂがオン状態とな
り、そのソースの電位が電源９Ａの電位に近い値の電位
に上昇したとしても、ゲートの電位はソースの電位より
も高い値であるので、ｎＥＭＯＳ３１Ｂは、そのオン状
態を安定にしかも充分な状態に保持することが可能とな
るのである。

【００７１】実施例７；図９は、請求項７〜９に対応す
るこの発明の一実施例による電圧駆動型半導体素子用の
ゲート駆動用回路装置のパワー半導体素子等と共に示す
そのブロック回路図であり、図１０は、図９中に示した
補助基準電圧回路装置の回路図である。図９，図１０に
おいて、図１，図２に示した請求項１に対応するこの発
明の一実施例による電圧駆動型半導体素子用のゲート駆
動用回路装置、および、図１４に示した従来例による電
圧駆動型半導体素子用のゲート駆動用回路装置と同一部
分には同じ符号を付し、その説明を省略する。なお、図
９中には、図１，図２，図１４で付した符号について
は、代表的な符号のみを記した。

【００７２】図９，図１０において、１Ｘは、図１，図
２に示したこの発明の一実施例によるゲート駆動用回路
装置１に対して、補助基準電圧回路装置６を追加し備え
るようにしたゲート駆動用回路装置である。補助基準電
圧回路装置６は図１０中に示したごとく、ｐＥＭＯＳ６
１と、このｐＥＭＯＳ６１のゲートに対して、ほぼ一定
電圧値のゲート電圧を出力する定電圧回路装置６２を備
えている。定電圧回路装置６２は、電源電圧Ｖ_CCを入力
し、電源９Ａ側に定電圧ダイオード６２１を、接地９Ｂ
側に抵抗素子６２２を設置し、それ等を直列に接続して
いる。また、両者の接続点をｐＥＭＯＳ６１のゲートに
接続している。また、ｐＥＭＯＳ６１は、そのソースを
ゲート駆動用回路装置１の基準電位端子１４に接続し、
そのドレインを接地９Ｂに接続している。なお、１１Ｘ
は、ゲート駆動用回路装置１Ｘにおける指令信号１１ａ
を入力する入力端子である。

【００７３】図９，図１０に示す実施例では前述の構成
としたので、前記の作用の項で説明したところにより、
ｐＥＭＯＳ６１のゲートに加えられるゲート電圧Ｖ
_G は、電源電圧Ｖ_CCの変化に従って、定電圧ダイオード
６２１の降伏電圧値を境にして、図１１中に示すように
変化することになる。このゲート電圧Ｖ_G で駆動される
ｐＥＭＯＳ６１のソースの電圧が、補助基準電圧Ｖ_S で
ある。従って、補助基準電圧Ｖ_S は、電源電圧Ｖ_CCとゲ
ート電圧Ｖ_G との差電圧にほぼ等しい値となる。このた
めに、ゲート駆動用回路装置１の電源端子１３と接地電
位端子１４間の加えられる電圧は、電源電圧Ｖ_CCと補助
基準電圧Ｖ_S との差であるところの、ゲート電圧Ｖ_G と
ほぼ等しい値となるので、定電圧ダイオード６２１の降
伏電圧値に抑制することが可能なのである。

【００７４】実施例８；図１２は、請求項７，８，１０
に対応するこの発明の一実施例による電圧駆動型半導体
素子用のゲート駆動用回路装置に適用される補助基準電
圧回路装置の回路図である。図１２において、図１０に
示した請求項７〜９に対応するこの発明の一実施例によ
る電圧駆動型半導体素子用のゲート駆動用回路装置に適
用される補助基準電圧回路装置と同一部分には同じ符号
を付し、その説明を省略する。

【００７５】図１２において、６Ａは、図１０に示した
この発明の一実施例による補助基準電圧回路装置６に対
して、定電圧回路装置６２に替えて定電圧回路装置６３
を用いるようにした回路装置である。定電圧回路装置６
３は、定電圧回路装置６２に対して、抵抗素子６２２と
接地９Ｂとの間に、負電圧発生装置６３１を接続してい
る点が相違している。

【００７６】図１２に示す実施例では前述の構成とした
ので、前記の作用の項で説明したところにより、ｐＥＭ
ＯＳ６１のゲートに加えられるゲート電圧Ｖ_G は、電源
電圧Ｖ_CCの変化に従って、定電圧ダイオード６２１の降
伏電圧値と負電圧発生装置６３１の発生する電圧との差
電圧を境にして、図１３中に示すように変化することに
なる。図１３において、定電圧ダイオード６２１の降伏
電圧値に対応する一定値になる電源電圧Ｖ_CCの範囲が、
負電圧発生装置６３１の発生する電圧分だけ、低い電圧
範囲に拡大していることが確認できる。

【００７７】実施例７，８における今までの説明では、
ゲート駆動用回路装置１Ｘは、ゲート駆動用回路装置１
に補助基準電圧回路装置６，６Ａを追加し備えるとして
きたが、これに限定されるものではなく、例えば、ゲー
ト駆動用回路装置１は、ゲート駆動用回路装置１Ａ〜１
Ｄであってもよいものである。

【００７８】

【発明の効果】この発明においては、前述の構成とした
ことで、次記する効果が有る。電源側用スイッチング
手段および基準電位側用スイッチング手段が共にオフさ
れることにより、パワー半導体素子のオフ時に負荷で発
生した逆起電力は、パワー半導体素子および定電圧化手
段に印加されることになる。その際、定電圧化手段の動
作電圧値がパワー半導体素子の耐電圧値よりも僅かに低
い値に設定されることにより、定電圧化手段、または、
パワー半導体素子で単位時間に吸収できるエネルギー量
が、従来技術の場合に対して増大される。従って、誘導
性負荷に蓄積された電磁エネルギーＷ_L を短時間で吸収
することが可能であり、この結果、電気機器を高速で動
作させることが可能となる。

【００７９】前記項において、電源側用スイッチン
グ手段および／または基準電位側用スイッチング手段
を、電圧駆動型の主半導体素子を過電圧から保護するた
めの定電圧化手段の持つ動作電圧値よりも高い耐電圧値
を持つ電圧駆動型の半導体素子よりなる構成としたこと
により、前記項による効果を持つゲート駆動用回路装
置を、全て電子回路部品で構成することが可能となり、
その信頼性を向上することが可能となる。

【００８０】前記項において、電源側用スイッチン
グ手段または基準電位用スイッチング手段を、電圧駆動
型の主半導体素子が持つチャネルの導電性種類と異なる
導電性種類のチャネルを有する電圧駆動型の半導体素子
であり、この電圧駆動型の半導体素子が備えるバックゲ
ートは、ゲート駆動信号生成部側に接続されるその主電
極が持つ電位よりも、基準電位用スイッチング手段の場
合にあっては高い電位を持つ個所に、また、電源側用ス
イッチング手段の場合にあっては低い電位を持つ個所に
接続されてなる構成としたことにより、主半導体素子の
ゲートの電位が、主半導体素子のオフ時に誘導性負荷で
発生した逆起電力の影響を受けたとしても、スイッチン
グ手段である電圧駆動型の半導体素子には、ＰＮ接合が
順方向の関係となることによる電流経路が形成されるこ
とが無い。これにより、スイッチング手段である電圧駆
動型の半導体素子を、電圧駆動型の主半導体素子が形成
された半導体基板に一体に形成することが可能となり、
前記項，項による効果を持つゲート駆動用回路装置
を、小型かつ安価に製造することが可能となる。

【００８１】前記項において、指令信号と同期しし
かも基準電位が持つ電圧値よりも低い電圧値を持つオン
時の補助ゲート駆動信号を出力する補助ゲート駆動信号
生成部を備え、基準電位側用スイッチング手段の有する
電圧駆動型の半導体素子を、前記の補助ゲート駆動信号
でそのゲートを駆動されると共に、その一方の主電極を
基準電位に，その他方の主電極をゲート駆動信号生成部
にそれぞれ接続されてなる構成としたこと、または、指
令信号と同期ししかも電源が持つ電圧値よりも高い電圧
値を持つオン時の補助ゲート駆動信号を出力する補助ゲ
ート駆動信号生成部を備え、電源側用スイッチング手段
が有する電圧駆動型の半導体素子は、前記の補助ゲート
駆動信号でそのゲートを駆動されると共に、その一方の
主電極を電源に，その他方の主電極をゲート駆動信号生
成部にそれぞれ接続されてなる構成としたことにより、
スイッチング手段である電圧駆動型の半導体素子を、オ
ン状態を安定にしかも充分な状態に保持することが可能
となるので、これ等の半導体素子のオン時におけるソー
ス・ドレイン間電圧降下を低減することが可能となり、
例えば、ゲート駆動用回路装置をより低い電源電圧Ｖ_CC
において使用することが可能となる。

【００８２】電源電圧値の変動に追随して変動する補
助基準電圧を出力する補助基準回路装置を備え、駆動信
号生成部の電源を、ゲート駆動用回路装置の電源電圧
と，この補助基準回路装置との間から供給するような構
成とすることにより、電源電圧値が変動したとしても、
駆動信号生成部に電源として与えられる電圧の値は、定
電圧ダイオードの降伏電圧値あるいはそれ以下に規制さ
れることになり、この結果、駆動信号生成部を構成する
電子部品、例えば、チャージポンプが備えるコンデンサ
の両端に加わる電圧を、たかだか定電圧ダイオードの降
伏電圧値と同等レベルに抑えることが可能となる。これ
によって、ゲート駆動用回路装置の消費電流値を低減す
ることが可能となると共に、ゲート駆動用回路装置の寿
命を延長することが可能となる。

【００８３】前記項において、補助基準回路装置が
備える定電圧回路装置に負電圧発生回路装置を追加して
備えるようにすることで、これにより、補助基準回路装
置が発生する補助基準電圧の値が、定電圧ダイオードの
降伏電圧値と同等のほぼ一定値となる電源電圧値の範囲
を、負電圧発生回路装置が発生する電圧値だけ低い電圧
側に広げることが可能となるので、より広い電源電圧に
おいて、前記項による効果を得ることが可能となる。

【図面の簡単な説明】

【図１】請求項１に対応するこの発明の一実施例による
電圧駆動型半導体素子用のゲート駆動用回路装置のパワ
ー半導体素子等と共に示すそのブロック回路図

【図２】図１中に示したゲート駆動用回路装置の回路図

【図３】請求項１に対応するこの発明の一実施例による
電圧駆動型半導体素子用のゲート駆動用回路装置の図１
の場合とは異なるパワー半導体素子等と共に示すそのブ
ロック回路図

【図４】請求項２に対応するこの発明の一実施例による
電圧駆動型半導体素子用のゲート駆動用回路装置のパワ
ー半導体素子等と共に示すその回路図

【図５】請求項３，４に対応するこの発明の一実施例に
よる電圧駆動型半導体素子用のゲート駆動用回路装置の
パワー半導体素子等と共に示すその回路図

【図６】図５中に示した補助ゲート駆動信号生成回路の
回路図

【図７】請求項３，４に対応するこの発明の異なる実施
例による電圧駆動型半導体素子用のゲート駆動用回路装
置のパワー半導体素子等と共に示すその回路図

【図８】請求項５，６に対応するこの発明の一実施例に
よる電圧駆動型半導体素子用のゲート駆動用回路装置の
パワー半導体素子等と共に示すその回路図

【図９】請求項７〜９に対応するこの発明の一実施例に
よる電圧駆動型半導体素子用のゲート駆動用回路装置の
パワー半導体素子等と共に示すそのブロック回路図

【図１０】図９中に示した補助基準電圧回路装置の回路
図

【図１１】電源電圧に対するゲート電圧，補助基準電圧
の依存度を示すグラフ

【図１２】請求項７，８，１０に対応するこの発明の一
実施例による電圧駆動型半導体素子用のゲート駆動用回
路装置に適用される補助基準電圧回路装置の回路図

【図１３】電源電圧に対するゲート電圧，補助基準電圧
の依存度を示すグラフ

【図１４】従来例の電圧駆動型半導体素子用のゲート駆
動用回路装置のパワー半導体素子等と共に示すその回路
図

【図１５】チャージポンプに用いられるコンデンサの使
用状態を示す回路図

【図１６】ｎ型の電圧駆動型の主半導体素子と、基準電
位側用スイッチング手段としての電圧駆動型の半導体素
子と、電源側用スイッチング手段としての電圧駆動型の
半導体素子とを同一の半導体基板に一体に形成させたワ
ンチップパワー半導体素子を模擬的に示すその縦断面図

【図１７】ｐ型の電圧駆動型の主半導体素子と、電源用
スイッチング手段としての電圧駆動型の半導体素子と、
接地電位側用スイッチング手段としての電圧駆動型の半
導体素子とを同一の半導体基板に一体に形成させたワン
チップパワー半導体素子を模擬的に示すその縦断面図

【符号の説明】

１ ゲート駆動用回路装置 １１ａ 指令信号 ２ ゲート駆動信号生成部 ３ 電源側用スイッチング手段 ３１ スイッチング装置 ３２ 操作部 ４ 基準電位側用スイッチング手段 ４１ スイッチング装置 ４２ 操作部

───────────────────────────────────────────────────── フロントページの続き (72)発明者 矢野 幸雄 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 (56)参考文献 特開 平５−252014（ＪＰ，Ａ) 特開 平５−114844（ＪＰ，Ａ) 特開 平４−157813（ＪＰ，Ａ) 特開 平２−158212（ＪＰ，Ａ) 特開 昭62−227213（ＪＰ，Ａ) 特開 平７−147726（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03K 17/00 - 17/70

Claims (11)

(57)【特許請求の範囲】
1. 【請求項１】電圧駆動型の主半導体素子のゲートにゲー
   ト駆動信号を与えるゲート駆動用の回路装置であって、
   前記主半導体素子は、その一方の主電極が電源または基
   準電位に，その他方の主電極が負荷に接続されると共
   に，主半導体素子を過電圧から保護するための定電圧化
   手段を主半導体素子に接続させて備えるものであり、主
   半導体素子のオン・オフを指令する指令信号を入力して
   この指令信号に対応したゲート駆動信号を発生するゲー
   ト駆動信号生成部と、電源とゲート駆動信号生成部との
   間に設置された電源側用スイッチング手段と、ゲート駆
   動信号生成部と基準電位との間に設置された基準電位側
   用スイッチング手段とを備え、電源側用スイッチング手
   段および基準電位側用スイッチング手段は、指令信号が
   オン指令である場合にオンされて電源とゲート駆動信号
   生成部と基準電位との間を閉路し，オフ指令である場合
   にオフされて電源とゲート駆動信号生成部と基準電位と
   の間を開路することを特徴とする電圧駆動型半導体素子
   用のゲート駆動用回路装置。
2. 【請求項２】請求項１に記載の電圧駆動型半導体素子用
   のゲート駆動用回路装置において、 電源側用スイッチング手段および／または基準電位側用
   スイッチング手段は、電圧駆動型の主半導体素子を過電
   圧から保護するための定電圧化手段の持つ動作電圧値よ
   りも高い耐電圧値を持つ電圧駆動型の半導体素子よりな
   ることを特徴とする電圧駆動型半導体素子用のゲート駆
   動用回路装置。
3. 【請求項３】請求項２に記載の電圧駆動型半導体素子用
   のゲート駆動用回路装置において、 基準電位側用スイッチング手段は、電圧駆動型の主半導
   体素子が持つチャネルの導電性種類と異なる導電性種類
   のチャネルを有する電圧駆動型の半導体素子であり、こ
   の電圧駆動型の半導体素子が備えるバックゲートは、ゲ
   ート駆動信号生成部側に接続されるその主電極が持つ電
   位よりも高い電位を持つ個所に接続されてなることを特
   徴とする電圧駆動型半導体素子用のゲート駆動用回路装
   置。
4. 【請求項４】請求項２または３に記載の電圧駆動型半導
   体素子用のゲート駆動用回路装置において、 指令信号と同期し，しかも基準電位が持つ電圧値よりも
   低い電圧値を持つオン時の補助ゲート駆動信号を出力す
   る補助ゲート駆動信号生成部を備え、基準電位側用スイ
   ッチング手段の有する電圧駆動型の半導体素子は、前記
   の補助ゲート駆動信号でそのゲートを駆動されると共
   に、その一方の主電極を基準電位に，その他方の主電極
   をゲート駆動信号生成部に，それぞれ接続されてなるこ
   とを特徴とする電圧駆動型半導体素子用のゲート駆動用
   回路装置。
5. 【請求項５】請求項２に記載の電圧駆動型半導体素子用
   のゲート駆動用回路装置において、 電源側用スイッチング手段は、電圧駆動型の主半導体素
   子が持つチャネルの導電性種類と異なる導電性種類のチ
   ャネルを有する電圧駆動型の半導体素子であり、この電
   圧駆動型の半導体素子が備えるバックゲートは、ゲート
   駆動信号生成部側に接続されるその主電極が持つ電位よ
   りも低い電位を持つ個所に接続されてなることを特徴と
   する電圧駆動型半導体素子用のゲート駆動用回路装置。
6. 【請求項６】請求項２または５に記載の電圧駆動型半導
   体素子用のゲート駆動用回路装置において、 指令信号と同期し，しかも電源が持つ電圧値よりも高い
   電圧値を持つオン時の補助ゲート駆動信号を出力する補
   助ゲート駆動信号生成部を備え、電源側用スイッチング
   手段が有する電圧駆動型の半導体素子は、前記の補助ゲ
   ート駆動信号でそのゲートを駆動されると共に、その一
   方の主電極を電源に，その他方の主電極をゲート駆動信
   号生成部に，それぞれ接続されてなることを特徴とする
   電圧駆動型半導体素子用のゲート駆動用回路装置。
7. 【請求項７】電圧駆動型の主半導体素子のゲートにゲー
   ト駆動信号を与えるゲート駆動用の回路装置であって、
   この主半導体素子は、その一方の主電極が電源または基
   準電位に，その他方の主電極が負荷に接続されるもので
   あり、電源と基準電位との間に接続され，電源の電圧と
   基準電位の電圧との中間の電圧値を持ち，しかもその電
   圧値と電源電圧値との差がほぼ一定値になるよう電源電
   圧値の変動に追随して変動する補助基準電圧を出力する
   補助基準電圧回路装置と、主半導体素子のオン・オフを
   指令する指令信号を入力してこの指令信号に対応したゲ
   ート駆動信号を発生する駆動信号生成部とを備え、この
   駆動信号生成部は、その基準電圧として前記の補助基準
   電圧を用いることを特徴とする電圧駆動型半導体素子用
   のゲート駆動用回路装置。
8. 【請求項８】請求項７に記載の電圧駆動型半導体素子用
   のゲート駆動用回路装置において、 補助基準電圧回路装置は、電圧駆動型の半導体素子と、
   この半導体素子のゲートに電源電圧値との差がほぼ一定
   値であるゲート電圧を出力する定電圧回路装置を備え、
   前記半導体素子は、その一方の主電極が基準電位側に接
   続され，その他方の主電極から補助基準電圧を出力する
   ものであり、前記定電圧回路装置は、電源と基準電位と
   の間に接続されてなることを特徴とする電圧駆動型半導
   体素子用のゲート駆動用回路装置。
9. 【請求項９】請求項８に記載の電圧駆動型半導体素子用
   のゲート駆動用回路装置において、 補助基準電圧回路装置が備える定電圧回路装置は、定電
   圧ダイオードと、抵抗素子とを備え、定電圧ダイオード
   が電源側に，抵抗素子が基準電位側に配置されて互いに
   直列に接続されてなり、定電圧ダイオードと抵抗素子と
   の接続点からゲート電圧を出力することを特徴とする電
   圧駆動型半導体素子用のゲート駆動用回路装置。
10. 【請求項１０】請求項８に記載の電圧駆動型半導体素子
    用のゲート駆動用回路装置において、 補助基準電圧回路装置が備える定電圧回路装置は、定電
    圧ダイオードと、抵抗素子と、負電圧発生回路装置とを
    備え、定電圧ダイオードが電源側に，抵抗素子と負電圧
    発生回路装置との直列接続回路が基準電位側に配置され
    て互いに直列に接続されてなり、定電圧ダイオードと，
    抵抗素子と負電圧発生回路装置との直列接続回路との接
    続点からゲート電圧を出力することを特徴とする電圧駆
    動型半導体素子用のゲート駆動用回路装置。
11. 【請求項１１】請求項１または７に記載の電圧駆動型半
    導体素子用のゲート駆動用回路装置において、 請求項１におけるゲート駆動信号生成部、請求項７にお
    ける駆動信号生成部がコンデンサからなるチャージポン
    プを有することを特徴とする電圧駆動型半導体素子用の
    ゲート駆動用回路装置。