DE10243746A1 - Anordnung zum Erzeugen eines kontrollierten Sperrstromes in einem Leistungshalbleiterschalter - Google Patents

Anordnung zum Erzeugen eines kontrollierten Sperrstromes in einem Leistungshalbleiterschalter Download PDF

Info

Publication number
DE10243746A1
DE10243746A1 DE10243746A DE10243746A DE10243746A1 DE 10243746 A1 DE10243746 A1 DE 10243746A1 DE 10243746 A DE10243746 A DE 10243746A DE 10243746 A DE10243746 A DE 10243746A DE 10243746 A1 DE10243746 A1 DE 10243746A1
Authority
DE
Germany
Prior art keywords
switch
mosfet
depletion
arrangement according
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10243746A
Other languages
English (en)
Inventor
Jenö Tihanyi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10243746A priority Critical patent/DE10243746A1/de
Publication of DE10243746A1 publication Critical patent/DE10243746A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Abstract

Die Erfindung betrifft eine Anordnung zum Erzeugen eines kontrollierten Sperrstromes in einem Leistungshalbleiterschalter, bei der eine Sperrstromquelle aus einem p-Kanal-MOSFET (4') des Verarmungstyps besteht.

Description

  • Die vorliegende Erfindung betrifft eine Anordnung zum Erzeugen eines kontrollierten Sperrstromes in einem Leistungshalbleiterschalter, insbesondere einem MOSFET-Schalter oder einem IGBT-Schalter, um in einem SMPS-Betrieb (SMPS = Switched Mode Power Supply bzw. Versorgung in geschaltetem Modus) nach Schließen des Leistungshalbleiterschalters den in einem Ansteuerkreis des Leistungshalbleiterschalters fließenden Strom abzuschalten, umfassend ein in einer Ausgangsstufe über einer Primärwicklung einer Transformatoreinheit liegende Schaltung aus einem Hauptschalter-MOSFET und einem weiteren Schalter.
  • Eine derartige Anordnung ist beispielsweise in der EP-A2-0 393 280 beschrieben. Dort ist einem als Darlington-Transistorpaar aus zwei Bipolartransistoren ausgebildetem Schalter ein Widerstand vorgeschaltet, wobei dieser Widerstand zwischen dem Ausgang einer Gleichrichterbrücke auf der Hochvoltseite und der Basis des ersten Bipolartransistors des Darlington-Transistorpaares liegt. Auch nach Einschalten verbraucht bei dieser bekannten Anordnung der dem Darlington-Transistorpaar vorgeschaltete Widerstand Leistung, was bei einem Dauerbetrieb unerwünscht ist. Unter diesem Gesichtspunkt ist eine in der US 5 014 178 beschriebene Anordnung vorzuziehen, bei der anstelle eines im Ansteuerkreis eines Leistungshalbleiterschalters liegenden Widerstandes ein MOSFET verwendet wird (vgl. dort Bezugszeichen 11 in 2).
  • 1A zeigt eine Schaltungsanordnung, die im Wesentlichen der in der EP 0 393 280 beschriebenen Spannungsversorgungs-Anordnung entspricht. Hier ist eine Wechselstrom-Hochspannungsversorgung 1, 1' über eine Gleichrichterbrücke 2 an einen Kondensator C1 angeschlossen, der parallel zu einer Reihenschaltung aus einem Widerstand R1 und einem Kondensator C2 sowie einer Reihenschaltung aus einer Primärwicklung L1 eines Transformators TR und eines Hauptschalter-MOSFETs 3 liegt. Der Mittenabgriff zwischen der Primärwicklung L1 und dem Hauptschalter-MOSFET 3 ist an einen Schalter 4 (entsprechend dem Darlington-Paar in der EP-A2 0 393 280 ) angeschlossen, der von einem Ansteuerkreis 5 gesteuert ist, welcher auch den Hauptschalter-MOSFET 3 steuert. Dieser Ansteuerkreis 5 ist über den Mittelpunkt zwischen dem Widerstand R1 und dem Kondensator C2 und eine Diode D1 an eine erste Sekundärwicklung L21 des Transformators TR angeschlossen, deren anderes Ende mit dem Hauptschalter-MOSFET 3 verbunden ist. Eine zweite Sekundärwicklung L22 des Transformators TR liegt an einem Ausgangskreis aus einer Diode D2 und einem Kondensator C3, um an einen Ausgang 6, 6' eine Spannung von beispielsweise 6 V zu liefern.
  • Zur Betriebsweise dieser Schaltung wird auf die entsprechenden Erläuterungen in der EP-A2-0 393 280 verwiesen.
  • Die bestehenden Schaltungsanordnungen haben, ob sie nun einen Widerstand, wie in der EP-A2-0 393 280 , oder einen Transistor, wie in der US 5 014 178 , im Ansteuerkreis für den Hauptschalter-MOSFET einsetzen, den Nachteil, dass auch dann, wenn der Hauptschalter-MOSFET bereits eingeschaltet ist und "läuft", immer noch ein Strom über den Widerstand bzw. Transistor zugeführt wird, obwohl eine solche Zufuhr nicht mehr erforderlich wäre.
  • Für ein Anschalten speziell in einem SMPS-Betrieb wäre es daher wünschenswert, wenn in die Anordnung eine Stromquelle eingebaut werden könnte, die einen Sperrstrom in der Größenordnung von μA liefert, so dass dann, wenn der Hauptschalter-MOSFET eingeschaltet ist bzw. "läuft", im Ansteuerkreis für diesen kein Strom mehr fließt.
  • Derzeit wird allenfalls darüber nachgedacht, den den Schalter 4 bildenden MOSFET durch einen N-Kanal-FET vom Verarmungstyp zu ergänzen und parallel zu diesem zu schalten. Ein solcher FET 4" mit Gate G2 und Source S2 ist in 2A gezeigt und liegt dort parallel zu dem MOSFET 4 mit Gate G1 und Source S1 sowie Drain D. Die beiden Transistoren 4 und 4" können in einem Schalterchip integriert sein.
    •
  • Es ist Aufgabe der vorliegenden Erfindung, eine Anordnung der eingangs genannten Art so zu verbessern, dass bei dieser ein praktisch beliebig großer spannungsunabhängiger Sperrstrom geliefert werden kann, der nach Einschalten des Hauptschalter-MOSFETs ein weiteres Fließen eines Stromes im Ansteuerkreis verhindert.
  • Diese Aufgabe wird bei einer Anordnung der eingangs genannten Art erfindungsgemäß dadurch gelöst, dass der weitere Schalter einen als Sperrstromquelle wirkenden p-Kanal-MOSFET vom Verarmungstyp aufweist.
  • Der von diesem p-Kanal-MOSFET vom Verarmungstyp gelieferte Sperrstrom kann in vorteilhafter Weise in seiner Höhe durch die Ausdehnung einer den gleichen Leitungstyp wie das Bodygebiet des Transistors aufweisenden Zone einstellbar sein. Diese Zone kann dabei durch Ionenimplantation eingebracht sein.
  • Weiterhin weist der p-Kanal-MOSFET vom Verarmungstyp eine gegenüber seiner Kanallänge kleine Kanalbreite auf.
  • Der Hauptschalter-MOSFET kann aus zwei Teilschaltern bestehen, zwischen denen der p-Kanal-MOSFET vom Verarmungstyp vorgesehen ist. Auch kann der eine Teilschalter im Vergleich zum anderen Teilschalter weniger Zellen haben. Weiterhin können die MOSFETs, also speziell der Hauptschalter-MOSFET und der als Sperrstromquelle wirkende MOSFET als Kompensati onsbauelemente ausgeführt sein, um deren Einschaltwiderstand zu verringern.
  • Die die Höhe des Sperrstromes einstellende Zone kann in einem Dünnoxidbereich eines Channel Stoppers ("Kanal-Stoppers") ausgebildet sein. Dabei kann diese Zone um ein Zellenfeld herum gestaltet sein.
    •
  • Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
  • 1A ein Schaltbild einer bestehenden Schaltungsanordnung, auf die die vorliegende Erfindung anwendbar ist,
  • 1B ein Schaltbild mit wesentlichen Teilen der erfindungsgemäßen Anordnung,
  • 2A ein Schaltbild einer bestehenden Schaltung mit einem n-Kanal-MOSFET vom Verarmungstyp in einem MOSFET-Schalter,
  • 2B ein Schaltbild von wesentlichen Teilen der erfindungsgemäßen Anordnung,
  • 3 schematisch den Aufbau eines p-Kanal-MOSFETs vom Verarmungstyp, bei dem der Arbeitsstrom durch die Dimensionierung einer p--leitenden Zone an dessen Rand einstellbar ist, in einem Schnitt,
  • 4A und 48 ein Ausführungsbeispiel von einem p-Kanal-MOSFET vom Verarmungstyp für kleine Ströme in einem Schnitt (4A) bzw. in einer Draufsicht (4B),
  • 5 ein Ausführungsbeispiel der erfindungsgemäßen Anordnung, bei welcher der p-Kanal-MOSFET vom Verarmungstyp mit einer Überspannungsbegrenzer-Schutzfunktion versehen ist,
  • 6A ein Schaltbild eines Ausführungsbeispiels der erfindungsgemäßen Anordnung mit Kompensationsstruktur,
  • 6B eine Schnittdarstellung eines p-Kanal-MOSFETs vom Verarmungstyp mit Kompensationsstruktur für die Anordnung von 6A, und
  • 7A und 7B eine Schnittdarstellung bzw. eine Draufsicht auf einen p-Kanal-MOSFET vom Verarmungstyp, bei dem die p-leitende Verarmungszone um das Zellenfeld herum im Dünnoxidbereich eines Channel Stoppers ausgeführt ist.
  • In den Figuren werden für einander entsprechende Bauteile jeweils die gleichen Bezugszeichen verwendet. Dies gilt auch für die bereits eingangs erläuterten 1a und 2a.
  • 1B zeigt einen p-Kanal-MOSFET 4' vom Verarmungstyp, bei dem Gate und Drain zusammengeschaltet sind, und der mit seiner Source-Drain-Strecke über Gate G1 und Drain D des den Schalter 4 bildenden MOSFETs liegt und dabei parallel zu dessen Source-Drain-Strecke vorgesehen ist. Gegebenenfalls kann noch eine Zener-Schutzdiode Z zwischen Source S1 und Gate G1 des Schalters 4 angeordnet werden.
  • Der p-Kanal-MOSFET 4' vom Verarmungstyp wirkt als Stromquelle und kann einen praktisch beliebig großen spannungsunabhängigen Sperrstrom liefern, welcher nach Einschalten des Hauptschalter-MOSFETs 3 in dessen Ansteuerkreis fließende Ströme unterbricht (vgl. 1A).
  • Die Schaltungsanordnung von 1B wird an den mit (a), (b) und (c) angegebenen Stellen in die Schaltung von 1A eingebaut. In diesem Fall wird der Widerstand R1 selbstverständlich weggelassen.
  • In 2B ist die Schaltungsanordnung von 1B vereinfacht dargestellt und dabei der bestehenden Anordnung von 2A gegenübergestellt. Klar ist hier zu ersehen, dass bei der Erfindung anstelle des bisher üblichen n-Kanal-MOSFETs 4'' vom Verarmungstyp ein p-Kanal-MOSFET 4' vom Verarmungstyp mit Source S22 vorgesehen ist. Diese Source S22 ist in der Schaltung von 1B mit Gate G1 des Schalters 4 verbunden.
  • 3 zeigt schematisch den Aufbau eines p-Kanal-MOSFETs vom Verarmungstyp ("Depletion-p-Kanal-MOSFET") in einem Schnitt, wie dieser für den MOSFET 4' bei der erfindungsgemäßen Anordnung verwendet werden kann. Dieser MOSFET 4' kann am Rand in der Channel Stopper-Randstruktur des MOSFET 4 mit Gate G1 in einem n--leitenden Halbleiterkörper aus Silizium ausgebildet sein und dabei eine p--leitende Zone 7, 7', 7'', 7''' haben, durch deren Dimensionierung der Arbeitsstrom des MOSFETs 4' einzustellen ist. Der MOSFET 4' besteht dabei aus einer n-dotierten Sourcezone 8, einer p-dotierten Bodyzone 9 und bei Vertikalstruktur aus einer an der Unterseite des Halbleiterkörpers 10 angebrachten Drainelektrode D. Die Höhe des Arbeitsstromes ergibt sich aus der Kanallänge, die über die Zonen 7, 7' usw. eingestellt wird.
  • Die 4A und 4B zeigen in einem Schnitt bzw. in einer Draufsicht (in 4B sind Metallisierungen weggelassen) eine Abwandlung des Ausführungsbeispiels von 3. Diese Abwandlung ist besonders für Anordnungen geeignet, in denen relativ kleine Ströme auftreten. Hier können am Anschluss S22, hier einem p-dotierten "Ring" 0 V liegen. Der Anschluss S1 ist mit einer Feldplatte oberhalb der Zone 7''' verbunden.
  • In 5 ist ein weiteres Ausführungsbeispiel der erfindungsgemäßen Anordnung dargestellt, bei welchem der Schalter 4 in einen Hauptschalter 4a und einen Teilschalter 4b aufgeteilt ist, während der p-Kanal-MOSFET 4' vom Verarmungstyp parallel zu diesen beiden Schaltern 4a, 4b zwischen diesen und in Reihe zu einem weiteren MOSFET 11 vorgesehen ist. Dadurch wird von dem p-Kanal-MOSFET 4' vom Verarmungstyp eine Sperrstromquelle mit Schutzfunktion gebildet.
  • Der Hauptschalter 4a aus einem n-Kanal-MOSFET hat wesentlich mehr Zellen als der Teilschalter 4b aus ebenfalls einem n-Kanal-MOSFET. Das heißt, der Teilschalter 4b weist relativ wenig Zellen auf.
  • In den 6A und 6B ist ein weiteres Ausführungsbeispiel der Erfindung dargestellt, das sich vom Ausführungsbeispiel der 5 im Wesentlichen dadurch unterscheidet, dass eine Kompensationsstruktur vorgesehen ist, bei der p-leitende Gebiete 12 in den sonst im übrigen n--leitenden Halbleiterkörper 10 eingelagert sind, um so in der Driftstrecke der jeweiligen MOSFETs Ladungskompensation herzustellen, wodurch, wie bekannt ist, das Einschaltverhalten verbessert wird. Das heißt, der Einschaltwiderstand der jeweiligen MOSFETs wird reduziert. Die Kapazität C ist als Kapazität zwischen einer Bodyzone 9 und dem Halbleiterkörper 10 in Strichlinien in 6B veranschaulicht. Feldplatten können mit den Zonen 9 verbunden sein (vgl. 6B, ganz links) oder aber an die Gateelektrode G2 angeschlossen werden, wie dies dort für einen Feldplattenring 13 gezeigt ist.
  • Die 7A und 7B stellen noch ein Ausführungsbeispiel dar, bei dem eine Zone 15 wie die Zonen 7, 7', 7'' usw. durch Ionenimplantation in den Halbleiterkörper 10 eingebracht ist. Die Zone 15 ist aber unterhalb einer Dünnoxidschicht 21 im Bereich des Channel Stoppers ausgeführt und entlang des Randes des Halbleiterkörpers 10 gelegen. Hier kann durch die Länge der Zone 15 die Höhe des Sperrstromes gesteuert werden.
  • Außerdem zeigen die 7A und 7B ein n-leitendes Halbleitersubstrat 14, auf dem sich der n--leitende Halbleiterkörper 10 befindet. Das p-leitende Gebiet ist unterhalb der Dünnoxidschicht 21 zwischen einer Dünnoxidkante 16 und einer äußeren Polysiliziumkante 18 einer Polysiliziumschicht 22 gelegen, welche im übrigen noch eine innere Polysiliziumkante 19 hat. Außerdem ist in 7A noch eine Metallisierung 20 aus Aluminium auf einer Isolierschicht 17 aus insbesondere Siliziumdioxid gezeigt. Wie aus der 7A zu ersehen ist, sind an einem Chiprand 23 der Halbleiterkörper 10, die Zone 9 und die Polysiliziumschicht 22 miteinander verbunden.
  • 7B zeigt schematisch eine Draufsicht auf einen Chip insgesamt, welcher in seiner Mitte ein Zellenfeld mit Feldplatten hat. 7A stellt dagegen lediglich einen Randbereich dieses Chips, beispielsweise in einem Schnitt A-A, schematisch dar.
    • 1,1'
    Hochspannungsversorgung
    2
    Gleichrichterbrücke
    3
    Hauptschalter-MOSFET
    4
    Schalter
    4'
    p-Kanal-MOSFET vom Verarmungstyp
    4''
    n-Kanal-MOSFET vom Verarmungstyp
    4a
    Hauptschalter
    4b
    Teilschalter
    5
    Ansteuerkreis
    6,6'
    Ausgang
    7,7',7'',7'''
    p--leitende Implantationszone
    8
    Sourcezone
    9
    Bodyzone
    10
    Halbleiterkörper
    11
    MOSFET
    12
    p-leitende Gebiete
    13
    Feldplattenring
    14
    n+-leitendes Substrat
    15
    p-leitendes Gebiet
    16
    Dünnoxidkante
    17
    Oxidschicht
    18,19
    Polysiliziumkante
    20
    Aluminium-Metallisierung
    21
    Dünnoxidschicht
    22
    Polysiliziumschicht
    23
    Chipwand
    C1,C2,C3,C
    Kapazität bzw. Kondensator
    R1
    Widerstand
    L1
    Primärwicklung
    L21
    erste Sekundärwicklung
    L22
    zweite Sekundärwicklung
    TR
    Transformator
    D1,D2
    Diode
    S1,S2
    Sourceanschluss
    G1,G2
    Gateanschluss
    S22
    Sourceanschluss

Claims (9)

  1. Anordnung zum Erzeugen eines kontrollierten Sperrstromes in einem Leistungshalbleiterschalter, insbesondere einem MOSFET-Schalter oder einem IGBT-Schalter, um in einem SMPS-Betrieb nach Schließen des Leistungshalbleiterschalters den in einem Ansteuerkreis des Leistungshalbleiterschalters fließenden Strom abzuschalten, umfassend eine in einer Ausgangsstufe mit einer Primärwicklung (L1) einer Transformatoreinheit (TR) liegende Schaltung aus einem Hauptschalter-MOSFET (3) und einem weiteren Schalter (4, 4'), dadurch gekennzeichnet , dass der weitere Schalter (4, 4') einen als Sperrstromquelle wirkenden Depletion-p-Kanal-MOSFET (4') aufweist.
  2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass der vom Depletion-p-Kanal-MOSFET (4') gelieferte Sperrstrom in seiner Höhe durch die Ausdehnung einer den gleichen Leitungstyp wie das Bodygebiet (9) dieses Transistors aufweisenden Zone (7, 7', 7'', ...; 15) einstellbar ist.
  3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, dass die Zone (7, 7', 7'' ,...; 15) durch Ionenimplantation eingebracht ist.
  4. Anordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Depletion-p-Kanal-MOSFET eine gegenüber der Kanallänge kleine Kanalbreite hat.
  5. Anordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der weitere Schalter (4) aus zwei Teilschaltern (4A, 4B) besteht, zwischen denen der Depletion-p-Kanal-MOSFET (4') vorgesehen ist.
  6. Anordnung nach Anspruch 5, dadurch gekennzeichnet, dass der eine Teilschalter (4b) im Vergleich zum anderen Teilschalter (4a) weniger Zellen aufweist.
  7. Anordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die MOSFETs (4, 4', 4a, 4b) als Kompensationsbauelemente ausgeführt sind.
  8. Anordnung nach Anspruch 2, dadurch gekennzeichnet, dass die Zone (15) in einem Dünnoxidbereich (21) eines Channel Stoppers ausgebildet ist.
  9. Anordnung nach Anspruch 8, dadurch gekennzeichnet, dass die Zone (15) um ein Zellenfeld herum ausgeführt ist.
DE10243746A 2002-09-20 2002-09-20 Anordnung zum Erzeugen eines kontrollierten Sperrstromes in einem Leistungshalbleiterschalter Withdrawn DE10243746A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10243746A DE10243746A1 (de) 2002-09-20 2002-09-20 Anordnung zum Erzeugen eines kontrollierten Sperrstromes in einem Leistungshalbleiterschalter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10243746A DE10243746A1 (de) 2002-09-20 2002-09-20 Anordnung zum Erzeugen eines kontrollierten Sperrstromes in einem Leistungshalbleiterschalter

Publications (1)

Publication Number Publication Date
DE10243746A1 true DE10243746A1 (de) 2004-04-01

Family

ID=31969323

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10243746A Withdrawn DE10243746A1 (de) 2002-09-20 2002-09-20 Anordnung zum Erzeugen eines kontrollierten Sperrstromes in einem Leistungshalbleiterschalter

Country Status (1)

Country Link
DE (1) DE10243746A1 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0239862A1 (de) * 1986-03-19 1987-10-07 Siemens Aktiengesellschaft Ansteuerschaltung für einen Leistungs-MOSFET mit sourceseitiger Last
EP0675598A2 (de) * 1994-03-31 1995-10-04 Fuji Electric Co. Ltd. Gate-Treiber-Schaltungsvorrichtung für ein spannungsgesteuertes Halbleiterelement
DE69329791T2 (de) * 1992-09-08 2001-07-05 Harris Corp Schaltkreis zur abschaltung einer induktiven last
US6348372B1 (en) * 1998-02-24 2002-02-19 Sun Microsystems, Inc. Method for reducing PN junction leakage
DE10108131A1 (de) * 2001-02-21 2002-09-05 Infineon Technologies Ag Halbleiterschaltung und Schaltnetzteil

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0239862A1 (de) * 1986-03-19 1987-10-07 Siemens Aktiengesellschaft Ansteuerschaltung für einen Leistungs-MOSFET mit sourceseitiger Last
DE69329791T2 (de) * 1992-09-08 2001-07-05 Harris Corp Schaltkreis zur abschaltung einer induktiven last
EP0675598A2 (de) * 1994-03-31 1995-10-04 Fuji Electric Co. Ltd. Gate-Treiber-Schaltungsvorrichtung für ein spannungsgesteuertes Halbleiterelement
US6348372B1 (en) * 1998-02-24 2002-02-19 Sun Microsystems, Inc. Method for reducing PN junction leakage
DE10108131A1 (de) * 2001-02-21 2002-09-05 Infineon Technologies Ag Halbleiterschaltung und Schaltnetzteil

Similar Documents

Publication Publication Date Title
DE2411839C3 (de) Integrierte Feldeffekttransistor-Schaltung
DE102007004091B4 (de) Bauelementanordnung mit einem eine Driftsteuerzone aufweisenden Leistungshalbleiterbauelement
DE10046668B4 (de) Elektrische Lastansteuerungsschaltung mit Schutzeinrichtung
DE10137676B4 (de) ZVS-Brückenschaltung zum entlasteten Schalten
DE102012104503B4 (de) Halbleitervorrichtung und integrierte Schaltung mit der Halbleitervorrichtung
DE102014110985A1 (de) MOSFET-Treibervorrichtung
EP0236967B1 (de) Schaltungsanordnung zum Ansteuern eines mit sourceseitiger Last verbundenen Mosfet
EP1213768A2 (de) Mittels Feldeffekt steuerbares Halbleiterbauelement
EP0717886B1 (de) Strombegrenzer
EP0582125B1 (de) Ansteuerschaltung für einen Leistungs-MOSFET mit sourceseitiger Last
DE60122626T2 (de) Halbleiter-Überstrombegrenzer
DE10301693B4 (de) MOSFET-Schaltung mit reduzierten Ausgangsspannungs-Schwingungen bei einem Abschaltvorgang
DE4403201C2 (de) Ansteuerschaltung für ein MOS-Halbleiterbauelement mit sourceseitiger Last
DE102005045910B4 (de) Laterales SOI-Bauelement mit einem verringerten Einschaltwiderstand
DE19926109B4 (de) Leistungsschalter
DE2534703A1 (de) Abschaltbarer thyristor
DE10123818B4 (de) Anordnung mit Schutzfunktion für ein Halbleiterbauelement
DE19606100A1 (de) Integrierte Schaltungsanordnung zum Ansteuern eines Leistungs-MOSFET mit sourceseitiger Last
DE102004006002B3 (de) Soi-Halbleiterbauelement mit erhöhter Spannungsfestigkeit
WO2000033380A1 (de) Steuerbares halbleiterbauelement mit einem gatevorwiderstand
DE10243746A1 (de) Anordnung zum Erzeugen eines kontrollierten Sperrstromes in einem Leistungshalbleiterschalter
DE102006055742B4 (de) Halbleiterbauelementanordnung mit mehreren zu einer Driftzone benachbart angeordneten Steuerelektroden
DE4222998A1 (de) Zweifach-diffundierter feldeffekttransistor mit niedriger ausgangskapazitaet
EP0763895B1 (de) Schaltungsanordnung und Halbleiterkörper mit einem Leistungsschalter
DE1805843A1 (de) Elektrische Schutzschaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H02M 1/36 AFI20051017BHDE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130403