KR20190105106A - 반도체 발광 소자 - Google Patents
반도체 발광 소자 Download PDFInfo
- Publication number
- KR20190105106A KR20190105106A KR1020197025146A KR20197025146A KR20190105106A KR 20190105106 A KR20190105106 A KR 20190105106A KR 1020197025146 A KR1020197025146 A KR 1020197025146A KR 20197025146 A KR20197025146 A KR 20197025146A KR 20190105106 A KR20190105106 A KR 20190105106A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- electrode
- substrate
- light emitting
- conductive layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 238
- 239000000758 substrate Substances 0.000 claims abstract description 118
- 239000000463 material Substances 0.000 claims abstract description 64
- 239000010409 thin film Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 29
- 229910000679 solder Inorganic materials 0.000 claims description 16
- 229910052782 aluminium Inorganic materials 0.000 claims description 12
- 229910052709 silver Inorganic materials 0.000 claims description 11
- 239000007769 metal material Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 466
- 239000011241 protective layer Substances 0.000 description 104
- 230000005012 migration Effects 0.000 description 18
- 238000013508 migration Methods 0.000 description 18
- 238000004519 manufacturing process Methods 0.000 description 16
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 12
- 238000000605 extraction Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 10
- 229910002704 AlGaN Inorganic materials 0.000 description 9
- 239000010408 film Substances 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 9
- 239000012298 atmosphere Substances 0.000 description 8
- 239000012159 carrier gas Substances 0.000 description 7
- 230000007423 decrease Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 239000007789 gas Substances 0.000 description 7
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 7
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 229910021529 ammonia Inorganic materials 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229910001873 dinitrogen Inorganic materials 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 229910004541 SiN Inorganic materials 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 239000000470 constituent Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 239000011777 magnesium Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 229910015363 Au—Sn Inorganic materials 0.000 description 2
- 229910017755 Cu-Sn Inorganic materials 0.000 description 2
- 229910017927 Cu—Sn Inorganic materials 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- -1 Zr 2 O 3 Inorganic materials 0.000 description 2
- 238000001994 activation Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 229910052711 selenium Inorganic materials 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- VCZQFJFZMMALHB-UHFFFAOYSA-N tetraethylsilane Chemical compound CC[Si](CC)(CC)CC VCZQFJFZMMALHB-UHFFFAOYSA-N 0.000 description 2
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910002677 Pd–Sn Inorganic materials 0.000 description 1
- 229910008599 TiW Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- KCWYOFZQRFCIIE-UHFFFAOYSA-N ethylsilane Chemical compound CC[SiH3] KCWYOFZQRFCIIE-UHFFFAOYSA-N 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000033001 locomotion Effects 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- QBJCZLXULXFYCK-UHFFFAOYSA-N magnesium;cyclopenta-1,3-diene Chemical compound [Mg+2].C1C=CC=[C-]1.C1C=CC=[C-]1 QBJCZLXULXFYCK-UHFFFAOYSA-N 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/405—Reflective materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
- H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
종래보다 수명 특성이 우수한 반도체 발광 소자를 실현한다. 반도체 발광 소자는, 기판 상에, n형 또는 p형의 제1 반도체층과, 제1 반도체층의 상층에 형성된 활성층과, 활성층의 상층에 형성되며 제1 반도체층과는 도전형이 다른 제2 반도체층이 형성되어 있다. 이 발광 소자는, 기판의 면에 직교하는 제1 방향에서 볼 때 제1 반도체층의 기판측의 면인 제1 면보다 외측으로 돌출되어 형성된 제1 절연층과, 제1 방향에서 볼 때 제1 절연층보다 내측에 위치하며, 제1 면에 대해 직접 또는 박막을 통해 접촉하여 형성된, 고반사 재료로 이루어지는 제1 전극과, 제2 반도체층의 기판과는 반대측의 면에 접촉하여 형성된 제2 전극을 갖는다. 제1 면 및 제1 절연층이 대향하는 제1 영역과, 제1 면 및 제1 전극이 대향하는 제2 영역은, 기판의 면에 평행한 제2 방향에 관해 이격되어 있다.
Description
본 발명은, 반도체 발광 소자에 관한 것이다.
최근, 「세로형 구조」라고 불리는 반도체 발광 소자의 개발이 진행되고 있다. 세로형 구조란, n형 반도체층과 접촉하는 전극(n측 전극)과, p형 반도체층에 접촉하는 전극(p측 전극)이, 기판의 면에 직교하는 방향에 대향하여 배치된 구조를 가리킨다. 세로형 구조를 갖는 반도체 발광 소자의 일례가, 하기 특허문헌 1에 개시되어 있다.
도 13은, 특허문헌 1에 개시되어 있는 반도체 발광 소자를 모식적으로 나타낸 단면도이다. 도 13에 나타난 바와 같이, 종래의 반도체 발광 소자(100)는, 기판(101)과, 기판(101) 상에 형성된 반도체층(110)을 갖는다. 반도체층(110)은, p형 반도체층(111)과, 활성층(112)과, n형 반도체층(113)이 적층되어 구성되어 있다.
n형 반도체층(113)의 상층에는, n측 전극(121)이 형성되어 있다. p형 반도체층(111)의 하층에는, p측 전극(122)이 형성되어 있다. p측 전극(122)은, 기판(101)의 면에 직교하는 방향에 관해, n측 전극(121)과 대향하는 위치를 포함하는 영역에 배치되어 있다. 반도체 발광 소자(100)는, n형 반도체층(113)이 광 취출(取出)면을 구성하므로, p측 전극(122)은 반사성이 높은 재료가 이용된다. 일례로서, p측 전극(122)은, Ag나 Al로 구성된다.
기판(101)의 상층에는 접합을 위한 금속층(103)이 형성되어 있다. 금속층(103)의 일부는, p측 전극(122)과 접촉하고 있다. 특허문헌 1에서는, 반도체 발광 소자(100)가 구비하는 기판(101)은 도전성 기판으로 되어 있으며, 기판(101)의 이면에 급전용 전극(125)이 형성되어 있다. 또, n측 전극(121)의 바로 아래의 위치에 있어서의 전류의 집중을 억제하는 목적으로 전류 저지층(109)가 형성되어 있다.
또한, 기판(101)의 상층에 있어서, 일부가 반도체층(110)보다 외측에 위치하도록 절연층(105)이 형성되어 있다. 이 절연층(105)은, 소자 분리 공정에 있어서, 반도체층(110)을 기판(101)의 면에 직교하는 방향을 따라 에칭할 때에, 에칭 스토퍼로서 기능시키는 목적으로 형성되어 있다. 도 13에 나타난 바와 같이, 이 절연층(105)은, 반도체층(110)의 외연부를 구성하는 영역의 하층의 위치, 및 반도체층(110)보다 외측의 위치를 포함하는 영역에 형성되어 있다.
특허문헌 1에 의하면, 절연층(105)은, SiO2나 SiN이 적합하게 이용된다고 되어 있다.
본 발명자의 예의 연구에 의하면, 도 13에 나타난 바와 같은 반도체 발광 소자(100)는, 소정의 시간 이상 점등을 계속하면, 휘도가 저하하기 시작하여, 이윽고 불점등 상태에 도달하는 것을 확인하였다. 본 발명은, 종래보다 수명 특성이 우수한 반도체 발광 소자를 실현하는 것을 목적으로 한다.
본 발명은,
기판 상에, n형 또는 p형의 제1 반도체층과, 상기 제1 반도체층의 상층에 형성된 활성층과, 상기 활성층의 상층에 형성되며 상기 제1 반도체층과는 도전형이 다른 제2 반도체층이 형성되어 이루어지는 반도체 발광 소자로서,
상기 기판의 면에 직교하는 제1 방향에 관해 상기 제1 반도체층보다 상기 기판에 가까운 위치에 형성됨과 더불어, 상기 제1 방향에서 볼 때 상기 제1 반도체층의 상기 기판측의 면인 제1 면보다 외측으로 돌출되어 형성된 제1 절연층과,
상기 제1 방향에서 볼 때 상기 제1 절연층보다 내측에 위치하며, 상기 제1 면에 대해 직접 또는 박막을 통해 접촉하여 형성된, 고반사 재료로 이루어지는 제1 전극과,
상기 제2 반도체층의 상기 기판과는 반대측의 면에 접촉하여 형성된 제2 전극을 가지며,
상기 제1 면 및 상기 제1 절연층이 대향하는 제1 영역과, 상기 제1 면 및 상기 제1 전극이 대향하는 제2 영역은, 상기 기판의 면에 평행한 제2 방향에 관해 이격되어 있는 것을 특징으로 한다.
종래의 반도체 발광 소자를 소정의 시간에 걸쳐 점등을 계속하면, 휘도가 저하하기 시작하여, 이윽고 불점등 상태에 도달하는 것과 같은 현상이 발생한 이유에 대해, 본 발명자는 이하와 같이 고찰하고 있다.
도 13에 나타낸 반도체 발광 소자(100)가 구비하는 절연층(105)은, 치밀한 구조는 아니다. 또, 절연층(105)과 반도체층(110)(p형 반도체층(111))의 사이에는, 미세한 간극이 불가피적으로 형성된다. 도 13에 나타난 바와 같이, 절연층(105)은 반도체층(110)보다 외측에 위치하고 있으므로, 절연층(105)에는 대기에 접촉하는 영역이 존재한다. 따라서, 대기가, 절연층(105) 내를 통과하여, 당해 절연층(105)에 접촉하여 형성되어 있는 p측 전극(122)에 도달할 수 있다.
이 상태로 반도체 발광 소자(100)의 점등 상태가 계속되면, p측 전극(122)의 표면에 흡착된 대기 중에 포함되는 수분의 존재에 의해, p측 전극(122)을 구성하는 재료가 이온 마이그레이션을 일으킨다. 예를 들면, p측 전극(122)이 Ag로 구성되어 있는 경우, 이온 마이그레이션에 의해 생성된 Ag 이온(예를 들면 Ag+)이, n측 전극(121)측의 부전하로 끌려감으로써, 반도체층(110)과 p측 전극(122)의 계면 근방을 따라 외연부를 향해 이동한다(도 14a 참조).
또한, 이 Ag 이온은, 반도체층(110)과 절연층(105)의 계면, 또는 절연층(105) 내를 통해 이동하여, 이윽고 반도체층(110)보다 외측의 위치에 도달한다. 그 후, 이 Ag 이온은, 반도체층(110)의 면상, 또는 층내를 통해 n측 전극(121)측으로 이동한다.
p측 전극(122)을 구성하는 재료(여기서는 Ag 이온)의 마이그레이션이 더욱 진전되면, 이 Ag 이온은 이윽고 활성층(112)에 도달하여, 반도체층(110) 내에 리크 전류 경로가 형성된다. 이에 따라, 활성층(112) 내를 흐르는 전류량이 저하하여, 반도체 발광 소자(100)의 휘도가 저하한다. 또한, 더욱 마이그레이션이 진전되면, Ag 이온이 n측 전극(121)에 도달하여(도 14b 참조), 완전한 리크가 형성되어 버린다. 이러한 상황이 된 후는, 반도체 발광 소자(100)가 거의 점등하지 않거나, 불점등이 된다.
본 발명에 따른 반도체 발광 소자에 의하면, 제1 반도체층의 기판측의 면(제1 면)과 제1 절연층이 대향하는 영역과, 제1 면과 제1 전극이 대향하는 영역이, 기판의 면에 평행한 방향에 관해 이격되어 있다. 즉, 제1 반도체층의 기판측의 면상, 또는 면 근방에 있어서, 제1 절연층과 제1 전극이 접촉하고 있지 않다. 이 결과, 가령 제1 절연층을 통해 대기가 반도체 발광 소자의 내부에 침입하였다고 해도, 종래의 구성과 대비하여, 제1 전극의 면에 도달하는 대기의 양을 저하시킬 수 있다. 즉, 본 발명의 구성에 의하면, 종래의 구성과 대비하여, 제1 전극을 구성하는 재료의 마이그레이션의 진전이 억제되므로, 수명이 향상된다.
보다 상세하게는, 상기 제1 절연층의 면 중, 상기 제1 반도체층의 상기 제1 면보다 외측으로 돌출되어 있는 영역을 포함하는 상기 제1 반도체층측의 면과, 상기 제1 반도체층의 상기 제1 면이 대향하는 영역(상기 「제1 영역」에 대응)과, 상기 제1 전극의 면 중, 상기 제1 반도체층측의 면과, 상기 제1 반도체층의 상기 제1 면이 대향하는 영역(상기 「제2 영역」에 대응)이, 상기 기판의 면에 평행한 방향으로 이격되어 있는 것으로 할 수 있다.
상기 제1 전극은, Ag, Al 중 적어도 한쪽을 포함하는 금속 재료로 이루어지는 것으로 할 수 있다. 이들 재료는, 활성층에서 방사되는 광에 대한 반사율이 높은 반면, 마이그레이션을 일으키기 쉬운 재료이다. 그러나, 상기의 구성에 의하면, 제1 전극을 구성하는 재료의 마이그레이션의 진전이 억제되므로, 높은 반사율을 장시간에 걸쳐 유지할 수 있다. 이에 따라, 높은 광 취출 효율을 장기간에 걸쳐 유지할 수 있는 반도체 발광 소자가 실현된다.
상기 제1 절연층은, 에칭 스토퍼의 기능을 실현하기 위해 형성된 층인 것으로 할 수 있다. 상기 제1 절연층은, 상기 제1 반도체층의 기판측의 면(제1 면)의 외연부에 접촉하도록 구성되어 있는 것으로 해도 상관없다.
상기 제1 반도체층을 p형 반도체층으로 하고, 상기 제2 반도체층을 n형 반도체층으로 할 수 있다.
상기 반도체 발광 소자는,
상기 제2 방향에 관해 상기 제1 영역과 상기 제2 영역의 사이에 끼인 제3 영역에 있어서 상기 제1 면과 접촉하고, 상기 제1 전극과 비교하여 상기 제1 면에 대한 접촉 저항이 높은 재료로 이루어지는 제1 도전층을 갖는 것으로 해도 상관없다.
상기의 구성에 의하면, 기판의 면에 평행한 방향(제2 방향)에 관해, 제1 전극과 제1 절연층 사이의 위치에 제1 도전층이 형성되어 있다. 제1 도전층은, 제1 반도체층과의 사이의 접촉 저항이, 제1 전극보다 높은 재료로 구성되어 있다. 이 때, 제1 도전층은, 제1 전극보다 강한 동극성(여기서는 「+」라고 한다)의 전하를 갖게 된다. 이 결과, 가령, 제1 전극을 구성하는 재료가 이온화되어, 제1 전극과 제2 전극 사이의 전계에 기인하여 당해 이온이 이동하였다고 해도, 제1 전극과 제1 절연층의 사이에 형성된 제1 도전층의 존재에 의해, 제1 절연층측으로의 이동이 제한된다. 즉, 상기의 구성에 의하면, 마이그레이션을 억제하는 효과가 더욱 높아진다.
제1 도전층의 일례로서는, Ti, TiW, Pt, Ni, W, Au 등으로 이루어지는 단층 구조, 또는 이들의 다층 구조를 들 수 있다.
상기 제1 도전층은, 상기 제1 전극의 상기 기판측의 면, 상기 제1 전극의 측면, 및 상기 제3 영역을 연락하도록 형성되어 있는 것으로 해도 상관없다.
이 때, 상기 반도체 발광 소자는,
상기 기판의 상층에 형성된, 땜납 재료를 포함하는 접합층과,
상기 접합층의 상기 기판과는 반대측의 면, 상기 제1 도전층의 상기 기판측의 면, 및 상기 제1 절연층의 상기 기판측의 면에 접촉하여 형성되며, 상기 제1 도전층과는 다른 재료로 이루어지는 제2 도전층을 갖는 것으로 해도 상관없다.
이 제2 도전층은, 접합층에 포함되는 재료(땜납 재료)가, 제1 전극측으로 확산되는 것을 억제하는 목적으로 형성된 층인 것으로 할 수 있다. 예를 들면, 제2 도전층은 Ti/Pt로 구성할 수 있다. 한편, 제1 도전층은, 제2 도전층과는 다른 재료로 구성되어 있으며, 예를 들면, TiW/Pt로 구성할 수 있다.
상기 제1 절연층은, 상기 제1 방향에 관해 상기 제2 전극과 대향하는 위치 에 있어서, 상기 제1 도전층의 상기 기판측의 면에 접촉하도록 형성되어 있는 것으로 해도 상관없다.
이 구성에 의하면, 제1 절연층은, 에칭 스토퍼로서의 기능뿐만 아니라, 제1 전극과 제2 전극의 사이를 흐르는 전류를 기판의 면에 평행한 방향(제2 방향)으로 확산시키는 기능을 겸한다. 즉, 활성층에 있어서의 발광 영역이 제2 방향으로 확산된다. 이 결과, 높은 광 취출 효율이 장시간에 걸쳐 유지된, 반도체 발광 소자가 실현된다.
또한, 제1 전극과 제2 전극의 사이를 흐르는 전류를 기판의 면에 평행한 방향(제2 방향)으로 확산시키기 위한 절연층(제2 절연층)을, 제1 절연층과는 별도로 형성하는 구성으로 해도 상관없다. 즉, 상기 반도체 발광 소자는, 상기 제1 방향에 관해 상기 제2 전극과 대향하는 위치에 있어서, 상기 제1 도전층의 상기 기판측의 면에 접촉함과 더불어, 상기 제2 방향에 관해 상기 제1 절연층과 이격되어 형성된, 제2 절연층을 구비하는 것으로 해도 상관없다.
또, 상기 반도체 발광 소자는,
상기 기판의 상층에 형성된, 땜납 재료를 포함하는 접합층과,
상기 접합층의 상기 기판과는 반대측의 면에 접촉하여 형성된, 상기 제1 도전층과는 다른 재료로 이루어지는 제2 도전층과,
상기 제1 방향에 관해 상기 제1 도전층과 상기 제2 도전층의 사이에 끼인 위치에 형성되며, 상기 제1 도전층 및 상기 제2 도전층과는 다른 재료로 이루어지는 제3 도전층을 갖고,
상기 제1 도전층은, 상기 제1 절연층의 상기 기판측의 면에 접촉하도록 상기 제2 방향으로 연신되어 형성되며,
상기 제3 도전층은, 상기 제1 방향에 관해, 상기 제1 절연층에 대향하는 위치를 포함하는 영역에 형성되어 있는 것으로 해도 상관없다.
상기 반도체 발광 소자는,
상기 제1 방향에 관해 상기 제2 전극과 대향하는 위치에 있어서, 상기 제3 도전층과 상기 제2 도전층의 사이에 끼임과 더불어, 상기 제2 방향에 관해 상기 제1 절연층과 이격되어 형성된, 제2 절연층을 구비하는 것으로 해도 상관없다.
상기 반도체 발광 소자는,
상기 기판의 상층에 형성된, 땜납 재료를 포함하는 접합층을 가지며,
상기 제1 도전층은, 상기 접합층의 상기 기판과는 반대측의 면에 접촉하여 형성되어 있는 것으로 해도 상관없다.
이 구성에 의하면, 성막되는 층의 수를 줄이면서도, 마이그레이션의 진전을 억제할 수 있다.
상기 반도체 발광 소자는,
상기 제1 도전층과 상기 제1 절연층의 사이에 끼임과 더불어, 상기 제3 영역의 일부에 있어서 상기 제1 면에 접촉하여 형성된 제4 도전층을 가지며,
상기 제4 도전층은, 상기 제1 도전층과는 다른 재료이고, 상기 제1 전극과 비교하여 상기 제1 면에 대한 접촉 저항이 높은 재료로 이루어지는 것으로 해도 상관없다.
상기 반도체 발광 소자는,
상기 기판의 상층에 형성된, 땜납 재료를 포함하는 접합층을 가지며,
상기 제1 도전층은, 상기 제1 방향에 관해 상기 제1 절연층과 대향하는 적어도 일부의 영역에 있어서 상기 제1 반도체층과 접촉함과 더불어, 상기 제1 전극의 측면과, 상기 제3 영역과, 상기 제1 영역을 연락하도록 형성되어 있는 것으로 해도 상관없다.
상기 제3 영역은, 상기 제1 방향에 관해 상기 제2 전극과 대향하는 것으로 해도 상관없다. 이러한 구성에 있어서도, 활성층 내를 흐르는 전류를 기판의 면에 평행한 방향(제2 방향)으로 확산시키는 효과가 실현된다. 또한, 이 때, 상기 제1 도전층은, 상기 제3 영역에 있어서 상기 제1 면과의 사이에서 쇼트키 접촉이 형성되어 있는 것으로 해도 상관없다.
상기 제3 영역은, 상기 제1 방향에서 볼 때 상기 제2 전극보다 외측에 위치하고 있는 것으로 해도 상관없다.
이에 따라, 반도체 발광 소자의 외연과 제1 전극 사이의 거리가 어느 정도 확보된다. 이 결과, 제1 전극의 면에 침입하는 수분량을 저하시킬 수 있다. 또한, 제1 전극을 구성하는 재료의 이온이, 마이그레이션에 의해 반도체 발광 소자의 외연에 도달할 때까지 요하는 시간을 더욱 길게 할 수 있어, 장수명화에 기여한다.
본 발명에 의하면, 종래보다 수명 특성이 우수한 반도체 발광 소자가 실현된다.
도 1a는, 제1 실시형태의 반도체 발광 소자를 모식적으로 나타낸 평면도이다.
도 1b는, 제1 실시형태의 반도체 발광 소자를 모식적으로 나타낸 단면도이다.
도 1c는, 도 1b의 일부 확대도이다.
도 2a는, 제1 실시형태의 반도체 발광 소자의 제조 방법을 모식적으로 나타낸 공정 단면도의 일부이다.
도 2b는 제1 실시형태의 반도체 발광 소자의 제조 방법을 모식적으로 나타낸 공정 단면도의 일부이다.
도 2c는, 제1 실시형태의 반도체 발광 소자의 제조 방법을 모식적으로 나타낸 공정 단면도의 일부이다.
도 2d는, 제1 실시형태의 반도체 발광 소자의 제조 방법을 모식적으로 나타낸 공정 단면도의 일부이다.
도 2e는, 제1 실시형태의 반도체 발광 소자의 제조 방법을 모식적으로 나타낸 공정 단면도의 일부이다.
도 2f는, 제1 실시형태의 반도체 발광 소자의 제조 방법을 모식적으로 나타낸 공정 단면도의 일부이다.
도 2g는, 제1 실시형태의 반도체 발광 소자의 제조 방법을 모식적으로 나타낸 공정 단면도의 일부이다.
도 3a는, 제1 실시형태의 반도체 발광 소자의 다른 구성예를 모식적으로 나타낸 일부 확대 단면도이다.
도 3b는, 제1 실시형태의 반도체 발광 소자의 다른 구성예를 모식적으로 나타낸 일부 확대 단면도이다.
도 4a는, 제2 실시형태의 반도체 발광 소자를 모식적으로 나타낸 단면도이다.
도 4b는, 도 4a의 일부 확대도이다.
도 5는, 제2 실시형태의 반도체 발광 소자의 다른 구성예를 모식적으로 나타낸 일부 확대 단면도이다.
도 6a는, 제3 실시형태의 반도체 발광 소자를 모식적으로 나타낸 단면도이다.
도 6b는, 도 6a의 일부 확대도이다.
도 7a는, 제4 실시형태의 반도체 발광 소자를 모식적으로 나타낸 단면도이다.
도 7b는, 도 7a의 일부 확대도이다.
도 8a는, 제5 실시형태의 반도체 발광 소자를 모식적으로 나타낸 단면도이다.
도 8b는, 도 8a의 일부 확대도이다.
도 8c는, 제5 실시형태의 반도체 발광 소자의 다른 구성예를 모식적으로 나타낸 단면도이다.
도 8d는, 도 8c의 일부 확대도이다.
도 8e는, 제5 실시형태의 반도체 발광 소자의 다른 구성예를 모식적으로 나타낸 일부 확대 단면도이다.
도 8f는, 제5 실시형태의 반도체 발광 소자의 다른 구성예를 모식적으로 나타낸 단면도이다.
도 9a는, 제6 실시형태의 반도체 발광 소자를 모식적으로 나타낸 단면도이다.
도 9b는, 도 9a의 일부 확대도이다.
도 9c는, 제6 실시형태의 반도체 발광 소자의 다른 구성예를 모식적으로 나타낸 단면도이다.
도 10은, 다른 실시형태의 반도체 발광 소자를 모식적으로 나타낸 일부 확대 단면도이다.
도 11은, 다른 실시형태의 반도체 발광 소자를 모식적으로 나타낸 평면도이다.
도 12는, 다른 실시형태의 반도체 발광 소자를 모식적으로 나타낸 단면도이다.
도 13은, 종래의 반도체 발광 소자를 모식적으로 나타낸 단면도이다.
도 14a는, 종래의 반도체 발광 소자에 마이그레이션이 발생하고 있는 상태를 모식적으로 나타낸 도면이다.
도 14b는, 도 14a의 상태로부터 더욱 마이그레이션이 진전된 상태를 모식적으로 나타낸 도면이다.
도 1b는, 제1 실시형태의 반도체 발광 소자를 모식적으로 나타낸 단면도이다.
도 1c는, 도 1b의 일부 확대도이다.
도 2a는, 제1 실시형태의 반도체 발광 소자의 제조 방법을 모식적으로 나타낸 공정 단면도의 일부이다.
도 2b는 제1 실시형태의 반도체 발광 소자의 제조 방법을 모식적으로 나타낸 공정 단면도의 일부이다.
도 2c는, 제1 실시형태의 반도체 발광 소자의 제조 방법을 모식적으로 나타낸 공정 단면도의 일부이다.
도 2d는, 제1 실시형태의 반도체 발광 소자의 제조 방법을 모식적으로 나타낸 공정 단면도의 일부이다.
도 2e는, 제1 실시형태의 반도체 발광 소자의 제조 방법을 모식적으로 나타낸 공정 단면도의 일부이다.
도 2f는, 제1 실시형태의 반도체 발광 소자의 제조 방법을 모식적으로 나타낸 공정 단면도의 일부이다.
도 2g는, 제1 실시형태의 반도체 발광 소자의 제조 방법을 모식적으로 나타낸 공정 단면도의 일부이다.
도 3a는, 제1 실시형태의 반도체 발광 소자의 다른 구성예를 모식적으로 나타낸 일부 확대 단면도이다.
도 3b는, 제1 실시형태의 반도체 발광 소자의 다른 구성예를 모식적으로 나타낸 일부 확대 단면도이다.
도 4a는, 제2 실시형태의 반도체 발광 소자를 모식적으로 나타낸 단면도이다.
도 4b는, 도 4a의 일부 확대도이다.
도 5는, 제2 실시형태의 반도체 발광 소자의 다른 구성예를 모식적으로 나타낸 일부 확대 단면도이다.
도 6a는, 제3 실시형태의 반도체 발광 소자를 모식적으로 나타낸 단면도이다.
도 6b는, 도 6a의 일부 확대도이다.
도 7a는, 제4 실시형태의 반도체 발광 소자를 모식적으로 나타낸 단면도이다.
도 7b는, 도 7a의 일부 확대도이다.
도 8a는, 제5 실시형태의 반도체 발광 소자를 모식적으로 나타낸 단면도이다.
도 8b는, 도 8a의 일부 확대도이다.
도 8c는, 제5 실시형태의 반도체 발광 소자의 다른 구성예를 모식적으로 나타낸 단면도이다.
도 8d는, 도 8c의 일부 확대도이다.
도 8e는, 제5 실시형태의 반도체 발광 소자의 다른 구성예를 모식적으로 나타낸 일부 확대 단면도이다.
도 8f는, 제5 실시형태의 반도체 발광 소자의 다른 구성예를 모식적으로 나타낸 단면도이다.
도 9a는, 제6 실시형태의 반도체 발광 소자를 모식적으로 나타낸 단면도이다.
도 9b는, 도 9a의 일부 확대도이다.
도 9c는, 제6 실시형태의 반도체 발광 소자의 다른 구성예를 모식적으로 나타낸 단면도이다.
도 10은, 다른 실시형태의 반도체 발광 소자를 모식적으로 나타낸 일부 확대 단면도이다.
도 11은, 다른 실시형태의 반도체 발광 소자를 모식적으로 나타낸 평면도이다.
도 12는, 다른 실시형태의 반도체 발광 소자를 모식적으로 나타낸 단면도이다.
도 13은, 종래의 반도체 발광 소자를 모식적으로 나타낸 단면도이다.
도 14a는, 종래의 반도체 발광 소자에 마이그레이션이 발생하고 있는 상태를 모식적으로 나타낸 도면이다.
도 14b는, 도 14a의 상태로부터 더욱 마이그레이션이 진전된 상태를 모식적으로 나타낸 도면이다.
본 발명의 반도체 발광 소자에 대해, 도면을 참조하여 설명한다. 또한, 각 도면에 있어서, 도면의 치수비와 실제의 치수비는 반드시 일치하지는 않는다.
본 명세서 내에 있어서, 「A층의 상층에 B층이 형성되어 있다」라는 표현은, A층의 면상에 직접 B층이 형성되어 있는 경우는 물론, A층의 면상에 박막을 통해 B층이 형성되어 있는 경우도 포함하는 의도이다. 또한, 여기서 말하는 「박막」이란, 막두께 10nm 이하의 층을 가리키며, 바람직하게는 5nm 이하의 층을 가리키는 것으로 해도 상관없다.
이하에 있어서, 「AlGaN」라는 기술은, AlmGa1 -mN(0＜m＜1)라는 기술과 동의이며, Al과 Ga의 조성비의 기술을 간단히 생략하여 기재한 것으로서, Al과 Ga의 조성비가 1:1인 경우에 한정하는 취지는 아니다. 「InGaN」이라는 기술에 대해서도 동일하다.
［제1 실시형태］
<구조>
도 1a 및 도 1b는, 제1 실시형태의 반도체 발광 소자(1)를 모식적으로 나타낸 도면이다. 도 1a는, 반도체 발광 소자(1)를 광 취출면에서 보았을 때의 평면도에 대응한다. 도 1b는, 도 1a 내에 있어서의 X1-X1선으로 반도체 발광 소자(1)를 절단했을 때의 단면도에 대응한다. 도 1c는, 도 1b의 일부분의 확대도이다.
이하에서는, 도 1a에 나타낸 바와 같이, 광 취출면을 X-Y 평면으로 규정하고, 이 X-Y 평면에 직교하는 방향을 Z방향으로 규정한다. 본 실시형태에 있어서, Z방향이 「제1 방향」에 대응하고, X-Y 평면에 평행한 방향이 「제2 방향」에 대응한다. 또, 반도체 발광 소자(1)를 간단히 「발광 소자(1)」라고 적절히 줄여서 기재하는 경우가 있다.
(기판(3))
발광 소자(1)는, 기판(3)을 구비한다. 기판(3)은, 예를 들면 CuW, W, Mo 등의 도전성 기판, 또는 Si 등의 반도체 기판으로 구성된다.
(반도체층(5))
발광 소자(1)는, 기판(3)의 상층에 형성된 반도체층(5)을 구비한다. 반도체층(5)은, 기판(3)에 가까운 쪽에서부터 순서대로, 제1 반도체층(11), 활성층(9), 및 제2 반도체층(7)이 적층되어 구성되어 있다. 본 실시형태에서는, 제1 반도체층(11)이 p형 반도체층이며, 제2 반도체층(7)이 n형 반도체층인 것으로 하여 설명한다.
제1 반도체층(11)은, 예를 들면 Mg, Be, Zn, 또는 C 등의 p형 불순물이 도핑된 질화물 반도체층으로 구성된다. 질화물 반도체층으로서는, 예를 들면 GaN, AlGaN, AlInGaN 등을 이용할 수 있다.
활성층(9)은, 예를 들면 InGaN으로 구성되는 발광층과, n형 AlGaN으로 구성되는 장벽층이, 주기적으로 반복되어 이루어지는 반도체층으로 구성된다. 이 실시예에서는, 장벽층을 n형으로 하고 있지만, 언도핑이어도 p형으로 도핑되어 있어도 상관없다. 활성층(9)은, 적어도 에너지 밴드 갭이 다른 2종류의 재료로 이루어지는 층이 적층되어 구성되어 있으면 된다. 활성층(9)의 구성 재료는, 생성하고 싶은 광의 파장에 따라 적절히 선택된다.
제2 반도체층(7)은, 예를 들면 Si, Ge, S, Se, Sn, 또는 Te 등의 n형 불순물이 도핑된 질화물 반도체층으로 구성된다. 이 질화물 반도체층으로서는, 예를 들면 GaN, AlGaN, AlInGaN 등을 이용할 수 있다. 또한, 제2 반도체층(7)은, p형 반도체층(11)과 다른 조성의 재료로 구성되어 있는 것으로 해도 상관없다.
(제1 전극(13))
발광 소자(1)는, 제1 전극(13)을 구비한다. 본 실시형태에 있어서, 제1 전극(13)은, 제1 반도체층(11)에 접촉하여 형성되어 있다. 보다 상세하게는, 도 1c에 나타낸 바와 같이, 제1 반도체층(11)의 면 중, 기판(3)측의 면인 제1 면(11a)에 접촉하여 형성되어 있다. 본 실시형태에서는, 제1 전극(13)이 p측 전극을 구성한다.
본 실시형태에 있어서, 제1 전극(13)은, 활성층(9)에서 방사되는 광에 대해 높은 반사율(예를 들면 80% 이상이며, 보다 바람직하게는 90% 이상)을 나타내는 도전성의 재료로 구성된다. 보다 구체적으로는, 예를 들면 Ag, Al, 또는 적어도 Ag나 Al을 포함하는 금속 재료로 구성된다.
(제2 전극(15))
발광 소자(1)는, 제2 전극(15)을 구비한다. 본 실시형태에 있어서, 제2 전극(15)은 제2 반도체층(7)의 상면에 형성되어 있으며, 예를 들면 Cr-Au로 구성된다. 본 실시형태에서는, 제2 전극(15)은 n측 전극을 구성한다.
도 1a에 나타난 바와 같이, 기판(3)과는 반대측에서, 즉 광 취출 방향에서 본 실시형태의 발광 소자(1)를 보았을 때에, 제2 전극(15)은, 제2 반도체층(7)에 의해 구성되는 광 취출면을 둘러싸도록 형성되어 있다. 보다 상세하게는, 제2 전극(15)은, 이격된 3개소에 있어서, 소정의 방향으로 연신되도록 구성되어 있다. 단, 이 제2 전극(15)의 연신되는 개수에 대해서는, 3개에 한정되는 것은 아니고 4개 이상이어도 상관없다. 도 1a에 나타낸 제2 전극(15)의 형상은 어디까지나 일례이며, 설계에 따라 적절히 변경해도 상관없다.
또한, 도 1a에 나타낸 예에서는, 제2 전극(15)이, 일부의 개소에 있어서 광 취출 방향에서 볼 때 폭넓은 영역(15a)을 갖고 있다. 이 영역(15a)은, 예를 들면 Au, Cu 등으로 구성되는 와이어(16)가 연결됨으로써, 패드 전극을 구성하는 것으로 해도 상관없다. 이 때, 와이어(16)의 타단은 패키지 기판의 급전 패턴 등에 접속되는 것으로 해도 상관없다. 또한, 제2 전극(15)은, 이 폭넓은 영역(15a)을 반드시 구비하지 않으면 안 된다는 것은 아니다.
제1 전극(13)과 제2 전극(15)의 사이에 전압이 인가됨으로써, 활성층(9) 내를 전류가 흘러, 활성층(9)이 발광한다.
제1 전극(13)은, 상술한 바와 같이, 활성층(9)에서 생성되는 광에 대해 높은 반사율을 나타내는 재료로 구성된다. 발광 소자(1)는, 활성층(9)에서 방사된 광을 제2 반도체층(7)측으로 취출하는 것이 상정되어 있다. 제1 전극(13)은, 활성층(9)에서 기판(3)측을 향해 방사된 광을 제2 반도체층(7)측을 향해 반사시킴으로써, 광 취출 효율을 높이는 기능을 하고 있다.
(제1 절연층(17))
발광 소자(1)는, 제1 절연층(17)을 구비한다. 제1 절연층(17)은, 예를 들면 SiO2, SiN, Zr2O3, AlN, Al2O3 등으로 구성된다.
도 1a 및 도 1c에 나타난 바와 같이, 제1 절연층(17)은, 제1 반도체층(11)의 제1 면(11a)의 외연부에 접촉하여, Z방향(제1 방향)에서 볼 때 제1 면(11a)보다 외측으로 돌출되어 형성되어 있다. 제조 방법의 항목에서 후술되는 바와 같이, 제1 절연층(17)은, 소자 분리 시에 있어서의 에칭 스토퍼로서 기능한다.
도 1c에 나타난 바와 같이, 제1 절연층(17)과 제1 반도체층(11)의 제1 면(11a)이 접촉하는 영역(제1 영역(61))은, 제1 전극(13)과 제1 반도체층(11)의 제1 면(11a)이 접촉하는 영역(제2 영역(62))과, X방향으로 이격되어 있다. 도 1c의 예에서는, 이 X방향이 「제2 방향」에 대응한다.
또한, 도 1a에 도시된 바와 같이, 발광 소자(1)를 Z방향에서 보았을 때, 제1 절연층(17)이 반도체층(5)의 외주를 덮도록 구성되어 있다. 즉, 본 실시형태의 발광 소자(1)는, 제1 절연층(17)과 제1 반도체층(11)의 제1 면(11a)이 접촉하는 영역(제1 영역(61))과, 제1 전극(13)과 제1 반도체층(11)의 제1 면(11a)이 접촉하는 영역(제2 영역(62))이, Y방향으로도 이격되어 있는 것으로 해도 상관없다. 이 경우, Y방향이 「제2 방향」에 대응한다.
즉, 이들 기재를 정리하면, 발광 소자(1)는, 제1 영역(61)과 제2 영역(62)이, X-Y 평면에 평행한 방향(제2 방향)으로 이격되어 있다. 이하의 실시형태에서도 동일하다.
(제1 보호층(31), 제2 보호층(32))
발광 소자(1)는, TiW로 이루어지는 제1 보호층(31)과, Pt로 이루어지는 제2 보호층(32)을 포함한다. 제1 보호층(31)은, 제1 전극(13)의 하층에 형성되어 있다. 제2 보호층(32)은, 제1 보호층(31)의 하층에 형성되어 있다. 도 1b 및 도 1c에 나타난 발광 소자(1)에 있어서, 제1 보호층(31)과 제2 보호층(32)이 「제1 도전층(41)」에 대응한다.
도 1c에 나타난 바와 같이, 제1 영역(61)과 제2 영역(62)의 사이에 끼인 제3 영역(63) 내에 있어서, 제1 도전층(41)은, 제1 반도체층(11)의 제1 면(11a)과 접촉하고 있다. 보다 상세하게는, 제1 도전층(41)은, 제1 전극(13)의 기판(3)측의 면, 제1 전극(13)의 측면, 및 제3 영역(63)을 연락하도록 형성되어 있다.
본 실시형태에서는, 제1 절연층(17)의 일부가, 제1 도전층(41)의 하층에 위치하고 있다. 보다 상세하게는, 제1 절연층(17)의 일부가, Z방향에 관해 제2 전극(15)과 대향하는 위치에 있어서, 제1 도전층(41)에 접촉하도록 형성되어 있다. 발광 소자(1)가 이와 같이 구성됨으로써, 발광 소자(1)의 외연부에 가까운 영역에서도 활성층(9) 내를 흐르는 전류가 X-Y 평면에 평행한 방향으로 확산되므로, 발광 효율이 향상된다.
제1 보호층(31)은, 밀착성을 높이는 목적으로, 최상층에 Ni를 포함하는 구조여도 상관없다.
(제2 절연층(19))
도 1b에 나타난 바와 같이, 본 실시형태에 있어서, 발광 소자(1)는 제2 절연층(19)을 구비한다. 제2 절연층(19)은, Z방향에 관해 제2 전극(15)과 대향하는 위치에 있어서, 제1 도전층(41)에 접촉하도록 형성되어 있다. 제2 절연층(19)이 형성됨으로써, 발광 소자(1)의, 외연부보다 중앙에 가까운 영역에 있어서, 활성층(9) 내를 흐르는 전류가 X-Y 평면에 평행한 방향으로 확산되어, 발광 효율이 향상된다.
제2 절연층(19)은, 예를 들면 SiO2, SiN, Zr2O3, AlN, Al2O3 등으로 구성된다.
(접합층(20))
도 1b 및 도 1c에 나타난 바와 같이, 본 실시형태에 있어서, 발광 소자(1)는 접합층(20)을 구비한다. 접합층(20)은, 예를 들면 Au-Sn, Au-In, Au-Cu-Sn, Cu-Sn, Pd-Sn, Sn 등으로 이루어지는 땜납 재료를 포함하여 구성된다. 또한, 접합층(20)은, 상기 땜납 재료와, 이들을 사이에 두도록 형성된 Ti층을 포함하여 구성되는 것으로 해도 상관없다. 후술되는 바와 같이, 접합층(20)은, 기판(3)의 상층에 형성된 접합층(21)과, 다른 기판(후술하는 성장 기판(25))의 상층에 형성된 접합층(22)이 대향된 후에, 양자가 접합됨으로써 형성된다. 도 1b에서는, 이들 접합층(21, 22)이 일체화된 접합층(20)을 구성하고 있는 것으로서 도시하고 있지만, 각각의 접합층(21, 22)이 적층된 상태로 인식 가능해도 상관없다.
(제3 보호층(33))
본 실시형태에 있어서, 발광 소자(1)는 제3 보호층(33)을 구비한다. 제3 보호층(33)은, 예를 들면, Ti/Pt가 일주기 또는 다주기 적층된 적층체와, TiW/Pt가 일주기 또는 다주기 적층된 적층체를 포함하는 다층 구조로 구성된다. 단, 제3 보호층(33)은, Ti/Pt가 일주기 또는 다주기 적층된 적층체만으로 구성되어도 상관없고, TiW/Pt가 일주기 또는 다주기 적층된 적층체만으로 구성되어도 상관없다. 도 1b 및 도 1c에 나타난 바와 같이, 제3 보호층(33)은, 절연층(17, 19) 및 제1 도전층(41)의 하층에 형성되어 있다. 보다 상세하게는, 제3 보호층(33)은, 접합층(20)의 기판(3)과는 반대측의 면, 제1 도전층(41)의 기판(3)측의 면, 및 제1 절연층(17)의 기판(3)측의 면에 접촉하여 형성되어 있다. 본 실시형태에서는, 제3 보호층(33)이 「제2 도전층(42)」을 구성한다.
제3 보호층(33)은, 접합층(20)에 포함되는 재료(땜납 재료)가 제1 전극(13) 측으로 확산되는 것을 방지하는 기능을 갖는다. 가령, 땜납 재료가 제1 전극(13) 내로 확산되면, 제1 전극(13)의 반사율이 저하해 버려, 광 취출 효율이 저하해 버린다. 제3 보호층(33)이, 접합층(20)과 제1 전극(13)의 사이에 형성됨으로써, 제1 전극(13)의 반사율이 저하하는 것이 억제된다.
제3 보호층(33)은, 밀착성을 높이는 목적으로, 최상층에 Ni를 포함하는 구조여도 상관없다.
(제4 보호층(34))
도 1b에 나타난 예에서는, 발광 소자(1)는 제4 보호층(34)을 구비한다. 제4 보호층(34)은, 제3 보호층(33)과 동일하게, 접합층(20)에 포함되는 땜납 재료가 확산되는 것을 억제하는 목적으로 형성되어 있다. 단, 발광 소자(1)가 제4 보호층(34)을 구비할지 여부는 임의이다.
<작용>
도 1c를 참조하여 상술한 바와 같이, 발광 소자(1)에 의하면, 제1 반도체층(11)의 제1 면(11a)과 제1 절연층(17)이 접촉하고 있는 영역(제1 영역(61))과, 제1 반도체층(11)의 제1 면(11a)과 제1 전극(13)이 접촉하고 있는 영역(제2 영역(62))은, X-Y 평면에 평행한 방향에 관해 이격되어 있다. 그리고, 이들 제1 영역(61)과 제2 영역(62)의 사이에 끼인 영역(제3 영역(63))에 있어서, 제1 도전층(41)이 제1 반도체층(11)의 제1 면(11a)과 접촉하고 있다.
즉, 제1 반도체층(11)의 제1 면(11a) 상에 있어서, 제1 절연층(17)과 제1 전극(13)이 접촉하고 있지 않다. 그리고, 제3 영역(63) 내에 위치하고 있는 제1 도전층(41)은, 금속 재료이며, 제1 절연층(17)과 비교하여 치밀한 구조를 갖는다. 이 때문에, 가령 제1 절연층(17)을 통해 대기가 발광 소자(1)의 내부에 침입하였다고 해도, 제1 도전층(41)에 의해 대기의 침입이 저지되므로, 종래의 구성과 대비하여, 제1 전극(13)의 면에 도달하는 대기의 양이 저하한다. 따라서, 종래의 구성과 대비하여, 제1 전극(13)을 구성하는 재료(예를 들면 Ag, Al)의 마이그레이션의 진전이 억제되므로, 소자 수명이 향상된다.
또한, 제1 도전층(41)을 구성하는 TiW나 Pt는, 제1 전극(13)을 구성하는 Ag나 Al과 비교하여, 제1 반도체층(11)과의 접촉 저항이 높은 재료이다. 이 때문에, 가령, 제1 전극(13)을 구성하는 재료가 이온화되었다고 해도, 이 제1 도전층(41)을 구성하는 재료에 저지되어, 당해 금속 이온이 발광 소자(1)의 외연부에까지 도달하기 어렵다. 이에 따라, 종래의 구성과 대비하여, 마이그레이션의 진전이 더욱 억제된다.
<제조 방법>
본 실시형태의 발광 소자(1)의 제조 방법의 일례에 대해, 도 2a~도 2g에 모식적으로 나타낸 공정 단면도를 참조하여 설명된다. 이하에서 설명되는 제조 조건이나 막두께 등의 치수는, 어디까지나 일례이다.
(단계 S1)
우선, 성장 기판(25)이 준비된다. 다음에, 도 2a에 나타난 바와 같이, 성장 기판(25)의 상층에, 언도핑층(26), 제2 반도체층(7), 활성층(9), 및 제1 반도체층(11)이 순차적으로 성장된다.
준비 공정으로서, 성장 기판(25)의 클리닝이 행해진다. 이 클리닝은, 일례로서, MOCVD(Metal Organic Chemical Vapor Deposition : 유기 금속 화학 기상 증착) 장치의 처리로 내에 성장 기판(25)을 배치한 상태로, 소정 유량의 수소 가스를 흐르게 하면서, 노내 온도를 승온시킴으로써 행해진다.
다음에, 성장 기판(25)의 상면에, GaN으로 이루어지는 저온 버퍼층을 형성하고, 그 상층에 GaN으로 이루어지는 하지층을 형성한다. 이들 저온 버퍼층 및 하지 층이 언도핑층(26)에 대응한다.
일례로서, MOCVD 장치의 노내 압력을 100kPa, 노내 온도를 480℃ 정도로 한 상태로, 캐리어 가스로서의 질소 가스 및 수소 가스, 및, 원료 가스로서의 트리메틸갈륨(TMG) 및 암모니아가, 각각 소정 유량으로, 처리로 내에 소정 시간 공급된다. 이에 따라, 성장 기판(25)의 표면에, 예를 들면 두께가 20nm인 GaN으로 이루어지는 저온 버퍼층이 형성된다.
다음에, MOCVD 장치의 노내 온도가 예를 들면 1150℃로 승온된다. 그리고, 캐리어 가스로서의 질소 가스 및 수소 가스, 및, 원료 가스로서의 TMG 및 암모니아가, 각각 소정 유량으로, 처리로 내에 소정 시간 공급된다. 이에 따라, 저온 버퍼층의 표면에, 예를 들면, 두께가 1.7μm인 GaN으로 이루어지는 하지층이 형성된다.
다음에, 예를 들면, MOCVD 장치의 노내 압력을 30kPa, 노내 온도를 1150℃로 한 상태로, 캐리어 가스로서의 질소 가스 및 수소 가스, 및, 원료 가스로서의 TMG, 트리메틸알루미늄(TMA), 암모니아 및 테트라에틸실란이, 각각 소정 유량으로, 처리로 내에 소정 시간 공급된다. 이에 따라, 예를 들면 n-Al0 . 06Ga0 .94N의 조성을 가지며, 두께가 2μm인 제2 반도체층(7)이 언도핑층(26)의 상층에 형성된다. 테트라에틸실란은, n형 불순물로서의 Si를 도핑하기 위한 원료 가스의 일례이다.
또한, 이 후, TMA의 공급을 정지함과 더불어, 그 이외의 원료 가스를 소정 시간 공급함으로써, n-AlGaN층의 상층에, n-GaN층이 형성되는 것으로 해도 된다. 이 경우, 제2 반도체층(7)은, n-AlGaN층과 n-GaN층을 포함하는 구성이다.
상기의 설명에서는, 제2 반도체층(7)에 포함되는 n형 불순물이 Si인 경우에 대해 설명하였지만, n형 불순물로서는, Si 이외에 Ge, S, Se, Sn 또는 Te 등을 이용할 수 있다. 원료 가스는, 도펀트에 따라 적절히 선택된다.
다음에, 예를 들면, MOCVD 장치의 노내 압력을 100kPa, 노내 온도를 830℃로 한 상태로, 처리로 내에 캐리어 가스로서의 질소 가스 및 수소 가스, 및, 원료 가스로서의, TMG, 트리메틸인듐(TMI) 및 암모니아가, 각각 소정 유량으로, 처리로 내에 소정 시간 공급된다. 그 후, 유량이 적절히 조정되어, TMG, TMA, 테트라에틸실란 및 암모니아가 처리로 내에 소정 시간 공급된다. 이하, 이들 처리가 반복됨으로써, 예를 들면, 두께가 2nm인 InGaN으로 이루어지는 발광층, 및 두께가 7nm인 n-AlGaN으로 이루어지는 장벽층이 15주기 적층되어 이루어지는 활성층(9)이, 제2 반도체층(7)의 상층에 형성된다.
다음에, 예를 들면, MOCVD 장치의 노내 압력이 100kPa로 유지된 상태에서, 캐리어 가스로서의 질소 가스 및 수소 가스를 흐르게 하면서, 노내 온도가 1025℃로 승온된다. 그리고, 원료 가스로서의 TMG, TMA, 암모니아 및 비스시클로펜타디에닐마그네슘(Cp2Mg)이, 각각 소정 유량으로, 처리로 내에 소정 시간 공급된다. 이에 따라, 예를 들면, 활성층(9)의 표면에, 두께가 20nm인 p-Al0 . 3Ga0 .7N이 형성된다. 그 후, TMA의 유량이 적절히 변경됨으로써, 예를 들면 두께가 120nm인 p-Al0 . 13Ga0 .87N이 형성된다. 이들 p-AlGaN에 의해 제1 반도체층(11)이 형성된다.
또한, 이 공정 후, TMA의 공급을 정지함과 더불어, Cp2Mg의 유량이 적절히 변경됨으로써, 두께가 5nm 정도인 p-GaN층이 형성되는 것으로 해도 된다. 이 경우, 제1 반도체층(11)은, p-AlGaN층과 p-GaN층을 포함하는 구성이다.
(단계 S3)
단계 S2에서 얻어진 웨이퍼에 대해 활성화 처리가 행해진다. 구체적인 일례로서는, RTA(Rapid Thermal Anneal : 급속 가열) 장치를 이용하여, 질소 분위기 중에서 650℃로 15분간의 활성화 처리가 행해진다.
(단계 S4)
도 2b에 나타난 바와 같이, 제1 반도체층(11)의 상층에, 제1 전극(13), 제1 보호층(31), 제2 보호층(32), 제1 절연층(17), 제2 절연층(19)이 형성된다. 구체적인 방법의 일례는, 이하와 같다.
제1 반도체층(11)의 상면의 소정 영역, 보다 상세하게는, 외연부를 제외한 영역 내에 제1 전극(13)의 구성 재료가 성막된다. 일례로서는, 스퍼터링법에 의해 막두께 150nm 정도의 Ag가 성막된다. 상술한 바와 같이, Ag는, 활성층(9)에서 방사되는 광에 대해 높은 반사율(90% 이상)을 나타내는 재료의 일례이다. 또, 밀착성을 확보하기 위해, Ag의 상층에, Ni 등의 다른 재료로 이루어지는 막이 성막되는 것으로 해도 상관없다.
다음에, 예를 들면 스퍼터링법에 의해, TiW로 이루어지는 제1 보호층(31)이 형성된 후, Pt로 이루어지는 제2 보호층(32)이 형성된다. 이 때, 본 실시형태에서는, 제1 보호층(31) 및 제2 보호층(32)이, 각각 제1 반도체층(11)의 상면의 일부와 접촉하도록 형성된다. 제1 보호층(31)의 막두께의 일례는, 60nm이며, 제2 보호층(32)의 막두께의 일례는, 60nm이다.
그 후, RTA 장치 등을 이용하여 드라이 에어 또는 불활성 가스 분위기 중에서 예를 들면 400℃~550℃, 60초~300초간의 콘택트 어닐링 처리가 행해진다. 이에 따라, 제1 반도체층(11)과의 사이에서 오믹 접촉한 제1 전극(13)이 형성된다.
다음에, 외연부에 있어서 노출되어 있는 제1 반도체층(11)의 상면과 제2 보호층(32)의 상면의 일부를 연락하도록 제1 절연층(17)이 형성되고, 제2 보호층(32)의 일부의 상면에 제2 절연층(19)이 형성된다. 제1 절연층(17)과 제2 절연층(19)이 동일한 재료로 구성되는 경우에는, 양 절연층(17, 19)이 동시에 성막되는 것으로 해도 상관없다. 일례로서는, 플라즈마 CVD법에 의해 SiO2가 50nm 정도의 막두께로 성막된 후, 에칭에 의해 패터닝됨으로써, 절연층(17, 19)이 형성된다. 또한, 성막하는 재료는 절연성 재료이면 되고, SiO2 외에, SiN이나 Al2O3이어도 상관없다.
(단계 S5)
도 2c에 나타난 바와 같이, 절연층(17, 19)의 상면을 덮도록 제3 보호층(33)이 형성되고, 그 후, 제3 보호층(33)의 상면에 접합층(21)이 형성된다.
일례로서, 스퍼터링법에 의해, 막두께 200nm의 Ti와 막두께 50nm의 Pt를 3주기 성막함으로써 제3 보호층(33)이 형성된다. 다른 일례로서, 막두께 50nm의 Ti와 막두께 200nm의 Pt를 성막한 후, 막두께 200nm의 TiW와 막두께 50nm의 Pt를 2주기 성막함으로써 제3 보호층(33)이 형성된다. 또한, 제3 보호층(33)의 최상면에 막두께 100nm 정도의 Ni가 성막되는 것으로 해도 상관없다. 다음에, 예를 들면, 막두께 300nm의 Ti가 증착된 후, Au80%Sn20%로 구성되는 Au-Sn 땜납이 막두께 3μm 증착됨으로써 접합층(21)이 형성된다.
(단계 S6)
도 2d에 나타난 바와 같이, 성장 기판(25)과는 별도로 준비된 기판(3)의 상면에, 단계 S5와 동일한 방법으로, 제4 보호층(34) 및 접합층(22)이 형성된다. 기판(3)으로서는, 상술한 바와 같이 CuW, W, Mo 등의 도전성 기판, 또는 Si 등의 반도체 기판이 이용될 수 있다. 또한, 제4 보호층(34)은 형성되지 않는 것으로 해도 상관없다.
(단계 S7)
도 2e에 나타난 바와 같이, 성장 기판(25)의 상층에 형성된 접합층(21)과, 기판(3)의 상층에 형성된 접합층(22)을 접합함으로써, 성장 기판(25)과 기판(3)의 접합이 행해진다. 구체적인 일례로서는, 280℃의 온도, 0.2MPa의 압력 하에서, 접합 처리가 행해진다.
이 공정에 의해, 접합층(21) 및 접합층(22)이 용융되어 접합됨으로써, 기판(3)과 성장 기판(25)이 표리면에 접합된 구조가 형성된다. 즉, 접합층(21)과 접합층(22)은, 본 단계 이후에서는 일체화된 접합층(20)을 구성하는 것으로 해도 상관없다. 그리고, 본 단계 S7의 실행 전의 단계에서 보호층(33, 34)이 형성됨으로써, 접합층(21, 22)의 구성 재료(보다 상세하게는 땜납 재료)가 확산되는 것이 억제되어 있다.
(단계 S8)
다음에, 도 2f에 나타난 바와 같이, 성장 기판(25)이 박리된다. 보다 구체적으로는, 성장 기판(25)을 위로 향하게, 기판(3)을 아래로 향하게 한 상태로, 성장 기판(25)측에서 레이저광이 조사된다. 여기서, 조사되는 레이저광을, 성장 기판(25)의 구성 재료(본 실시형태에서는 사파이어)를 투과하여, 언도핑층(26)의 구성 재료(본 실시형태에서는 GaN)에 의해 흡수되는 파장의 광으로 한다. 이에 따라, 언도핑층(26)에서 레이저광이 흡수되므로, 성장 기판(25)과 언도핑층(26)의 계면이 고온화되어 GaN이 분해되어, 성장 기판(25)이 박리된다.
그 후, 웨이퍼 상에 잔존하고 있는 GaN(언도핑층(26))이, 염산 등을 이용한 습식 에칭, 또는 ICP 장치를 이용한 드라이 에칭에 의해 제거됨으로써, 제2 반도체층(7)이 노출된다. 본 단계 S8에 있어서 언도핑층(26)이 제거되고, 제1 반도체층(11), 활성층(9), 및 제2 반도체층(7)이, 기판(3)측으로부터 이 순서대로 적층되어 이루어지는 반도체층(5)이 잔존한다.
(단계 S9)
다음에, 도 2g에 나타난 바와 같이, 인접하는 소자끼리를 분리한다. 구체적으로는, 인접 소자와의 경계 영역에 대해, ICP 장치를 이용하여 제1 절연층(17)의 상면이 노출될 때까지 반도체층(5)이 에칭된다. 이 때, 상술한 바와 같이 제1 절연층(17)은 에칭 스토퍼로서 기능한다.
또한, 도 2g에서는, 반도체층(5)의 측면이 연직 방향에 대해 경사를 갖도록 도시되어 있지만, 이는 일례이며, 이러한 형상에 한정되는 취지는 아니다.
(단계 S10)
다음에, 도 1b에 나타난 바와 같이, 제2 반도체층(7)의 상면의 소정의 영역, 보다 상세하게는, 제2 반도체층(7)의 상면 중, Z방향에 관해 절연층(17, 19)에 대향하는 영역의 일부에, 제2 전극(15)이 형성된다. 구체적인 방법의 일례로서는, 제2 반도체층(7)의 상면 중, 제2 전극(15)을 형성할 예정인 영역 이외를 레지스트 등으로 마스킹한 상태로, 제2 반도체층(7)의 상면에 막두께 100nm의 Cr과 막두께 3μm의 Au가 증착된다. 그 후, 마스크가 박리된 후, 질소 분위기 중에서 250℃, 1분간 정도의 어닐링 처리가 실시된다.
(단계 S11)
다음에, 각 소자끼리가 예를 들면 레이저 다이싱 장치에 의해 분리된다. 그 후, 기판(3)의 이면이 예를 들면 Ag 페이스트로 패키지와 접합된다. 그 후, 제2 전극(15)의 일부 영역에 대해 와이어 본딩이 행해진다. 이상의 공정을 거쳐 발광 소자(1)가 제조된다.
또한, 단계 S9 후, 또는 단계 S10 후에 있어서, 제2 반도체층(7)의 상면에 습식 에칭에 의해 미세한 요철을 형성하는 단계가 실행되는 것으로 해도 상관없다. 이 요철은, 광 취출 효율을 향상하는 목적으로 형성된다. 또, 그 후에, 노출되어 있는, 제2 반도체층(7)의 상면 및 반도체층(5)의 측면을, SiO2 등의 절연성 재료로 이루어지는 패시베이션막으로 덮는 것으로 해도 상관없다.
<다른 구성예>
도 3a에 나타난 바와 같이, 제3 영역(63) 내에서는 제1 보호층(31)이 제1 반도체층(11)과 접촉하고, 제2 보호층(32)은 제1 반도체층(11)과 접촉하지 않도록 구성해도 상관없다. 이 구성에서는, 제1 보호층(31)이 「제1 도전층(41)」에 대응한다.
또한, 도 3b에 나타난 바와 같이, 발광 소자(1)가 제2 보호층(32)을 구비하지 않는 구성으로 해도 상관없다. 이 구성에서도, 제1 보호층(31)이 「제1 도전층(41)」에 대응한다.
［제2 실시형태］
본 발명의 제2 실시형태에 대해, 제1 실시형태와 다른 개소를 설명한다. 도 4a는, 제2 실시형태의 반도체 발광 소자(1a)를 모식적으로 나타낸 도면이다. 도 4b는, 도 4a의 일부 확대도이다. 또한, 이하의 각 실시형태에 있어서, 평면도에 대해서는 모두 제1 실시형태의 반도체 발광 소자(1)와 공통되므로, 도시를 생략한다.
본 실시형태의 발광 소자(1a)는, 제1 실시형태의 발광 소자(1)와 비교하여, 제1 절연층(17)의 형성 영역이 다르다. 즉, 제1 실시형태와 달리, 제1 절연층(17)은 제1 도전층(41)의 바닥면에는 접촉하고 있지 않다. 그리고, Z방향에 관해 제2 전극(15)과 대향하는 위치에는, 제1 도전층(41)의 바닥면에 접촉하는 제2 절연층(19)이, 제1 절연층(17)과는 독립되어 형성되어 있다. 제3 영역(63) 내에 있어서, 제1 도전층(41)과 제3 보호층(33)이 제1 반도체층(11)과 접촉하고 있다.
이러한 구성이어도, 제1 반도체층(11)의 제1 면(11a) 상에 있어서, 제1 절연층(17)과 제1 전극(13)이 접촉하고 있지 않으므로, 종래의 구성과 대비하여, 제1 전극(13)을 구성하는 재료(예를 들면 Ag, Al)의 마이그레이션의 진전이 억제되므로, 수명이 향상된다. 발광 소자(1a)를 제조할 때에는, 단계 S4에 있어서, 제1 절연층(17) 및 제2 절연층(19)의 형성 개소를 발광 소자(1a)의 구성에 따라 변경하면 된다.
또한, 발광 소자(1a)의 변형예로서, 도 5에 나타난 바와 같이, 제1 절연층(17)의 측면과 제1 도전층(41)의 측면을 접촉시킴으로써, 제3 영역(63) 내에 있어서, 제3 보호층(33)이 제1 면(11a)과 접촉하지 않도록 구성해도 상관없다. 또, 도 3a에 나타낸 구성과 동일하게, 제3 영역(63) 내에 있어서, 제2 보호층(32)이 제1 반도체층(11)과 접촉하지 않는 구성으로 해도 상관없다. 또, 도 3b에 나타낸 구성과 동일하게, 제2 보호층(32)을 구비하지 않는 것으로 해도 상관없다.
［제3 실시형태］
본 발명의 제3 실시형태에 대해, 제2 실시형태와 다른 개소를 설명한다. 도 6a는, 제3 실시형태의 반도체 발광 소자(1b)를 모식적으로 나타낸 도면이다. 도 6b는, 도 6a의 일부 확대도이다.
본 실시형태의 발광 소자(1b)는, 제2 실시형태의 발광 소자(1a)와 비교하여, 제1 보호층(31) 및 제2 보호층(32)의 형성 영역이 다르다. 제1 보호층(31)은, 제1 전극(13)의 기판(3)측의 면, 제1 반도체층(11)의 제1 면(11a), 및 제1 절연층(17)의 기판(3)측의 면에 접촉하도록 형성되어 있다. 제2 보호층(32)은, 제1 보호층(31)의 기판(3)측의 면, 제3 보호층(33)의 기판(3)과는 반대측의 면에 접촉하여 형성되어 있다. 제2 보호층(32)은, Z방향에 관해, 제1 절연층(17)에 대향하는 위치에 있어서도 제1 보호층(31)과 접촉하여 형성되어 있다.
본 실시형태에서는, 제1 보호층(31)이 「제1 도전층(41)」에 대응하고, 제3 보호층(33)이 「제2 도전층(42)」에 대응하고, 제2 보호층(32)이 「제3 도전층(43)」에 대응한다.
이러한 구성이어도, 제1 반도체층(11)의 제1 면(11a) 상에 있어서, 제1 절연층(17)과 제1 전극(13)이 접촉하고 있지 않으므로, 종래의 구성과 대비하여, 제1 전극(13)을 구성하는 재료(예를 들면 Ag, Al)의 마이그레이션의 진전이 억제되므로, 수명이 향상된다. 발광 소자(1b)를 제조할 때에는, 단계 S4에 있어서, 제1 절연층(17), 제2 절연층(19), 제1 보호층(31), 및 제2 보호층(32)의 형성 개소를, 발광 소자(1b)의 구성에 따라 변경하면 된다.
［제4 실시형태］
본 발명의 제4 실시형태에 대해, 제3 실시형태와 다른 개소를 설명한다. 도 7a는, 제4 실시형태의 반도체 발광 소자(1c)를 모식적으로 나타낸 도면이다. 도 7b는, 도 7a의 일부 확대도이다.
본 실시형태의 발광 소자(1c)는, 제3 실시형태의 발광 소자(1b)와 비교하여, 제1 보호층(31)의 형성 영역이 다르다. 제1 보호층(31)은, 제1 전극(13)의 기판(3)측의 면에는 접촉하지 않고, 제1 반도체층(11)의 제1 면(11a), 및 제1 절연층(17)의 기판(3)측의 면에 접촉하도록 형성되어 있다. 또, 이 발광 소자(1c)는, 제2 보호층(32)을 구비하고 있지 않다.
발광 소자(1c)는, 제3 영역(63) 내에 있어서, 제1 보호층(31) 및 제3 보호층(33)이 제1 반도체층(11)과 접촉하고 있다. 본 실시형태에서는, 제3 보호층(33)이 「제1 도전층(41)」에 대응하고, 제1 보호층(31)이 「제4 도전층(44)」에 대응한다.
이러한 구성이어도, 제1 반도체층(11)의 제1 면(11a) 상에 있어서, 제1 절연층(17)과 제1 전극(13)이 접촉하고 있지 않으므로, 종래의 구성과 대비하여, 제1 전극(13)을 구성하는 재료(예를 들면 Ag, Al)의 마이그레이션의 진전이 억제되므로, 수명이 향상된다. 발광 소자(1c)를 제조할 때에는, 단계 S4에 있어서, 제1 절연층(17), 제2 절연층(19), 및 제1 보호층(31)의 형성 개소를, 발광 소자(1c)의 구성에 따라 변경하면 된다.
［제5 실시형태］
본 발명의 제5 실시형태에 대해, 제4 실시형태와 다른 개소를 설명한다. 도 8a는, 제5 실시형태의 반도체 발광 소자(1d)를 모식적으로 나타낸 도면이다. 도 8b는, 도 8a의 일부 확대도이다.
본 실시형태의 발광 소자(1d)는, 제4 실시형태의 발광 소자(1c)와 비교하여, 제1 보호층(31)을 구비하고 있지 않은 점이 다르다. 즉, 도 8b에 나타난 바와 같이, 제3 보호층(33)이, 제3 영역(63) 내에 있어서 제1 반도체층(11)과 접촉하고 있다. 제3 보호층(33)은, 제1 전극(13)의 측면 및 제1 절연층(17)의 측면과도 접촉하고 있다. 본 실시형태에서는, 제3 보호층(33)이 「제1 도전층(41)」에 대응한다.
이러한 구성이어도, 제1 반도체층(11)의 제1 면(11a) 상에 있어서, 제1 절연층(17)과 제1 전극(13)이 접촉하고 있지 않으므로, 종래의 구성과 대비하여, 제1 전극(13)을 구성하는 재료(예를 들면 Ag, Al)의 마이그레이션의 진전이 억제되므로, 수명이 향상된다. 발광 소자(1d)를 제조할 때에는, 제3 실시형태의 발광 소자(1c)의 제조 방법과 비교하여, 단계 S4에 있어서 제1 보호층(31)의 성막 공정을 생략하면 된다.
<다른 구성예>
도 8c에 나타난 바와 같이, Z방향에 관해 제2 전극(15)에 대향하지 않는 영역에는 제1 전극(13)을 형성하지 않는 구성으로 해도 상관없다. 도 8d는, 도 8c의 일부 확대도이다. 또한, 도 8c 및 도 8d에 나타난 발광 소자(1d)는, 제1 전극(13)의 하층에 제1 보호층(31) 및 제2 보호층(32)을 형성하고 있지만, 이들 층을 구비하지 않는 것으로 해도 상관없다.
또한, 도 8e에 나타난 바와 같이, 제3 영역(63) 내에 있어서, 제3 보호층(33)의 하층에 제2 절연층(19)을 형성하는 것으로 해도 상관없다. 이 발광 소자(1d)는, 제3 보호층(33, 33a)을 2회로 나누어 성막함으로써 제조할 수 있다.
또, 도 8f에 나타난 바와 같이, 외연부에 가까운 제2 전극(15)에 대향하는 위치까지 제1 절연층(17)을 연신시킴과 더불어, 발광 소자(1d)의 중앙 부근에 형성된 제2 전극(15)에 대향하는 영역에 제2 절연층(19)을 형성하는 것으로 해도 상관없다.
［제6 실시형태］
본 발명의 제6 실시형태에 대해, 제5 실시형태와 다른 개소를 설명한다. 도 9a는, 제6 실시형태의 반도체 발광 소자(1e)를 모식적으로 나타낸 도면이다. 또, 도 9b는, 도 9a의 일부분의 확대도이다.
발광 소자(1e)는, 도 8f에 나타낸 발광 소자(1d)와 비교하여, 제2 절연층(19)이 제5 보호층(35)을 통해 제1 반도체층(11)과 접촉하도록 구성되어 있는 점이 다르다. 제5 보호층(35)은, 예를 들면 Ti로 구성된다. 이 제5 보호층(35)은, 제1 반도체층(11)의 기판(3)측의 면과 접촉함과 더불어, 제1 전극(13), 제1 보호층(31), 및 제2 보호층(32)의 측면을 덮도록 형성되어 있다.
도 9a에 나타난 예에서는, 반도체층(5)의 외연부에 있어서, 제1 반도체층(11)과 제5 보호층(35)이 접촉하고, 이 제5 보호층(35)의 하층에 제1 절연층(17)이 위치하고 있다. 또한, 제1 절연층(17)은 에칭 스토퍼로서 기능하므로, 상술한 각 실시형태와 동일하게, 반도체층(5)보다 외측으로 돌출되어 형성되어 있다.
도 9b에 의하면, 제1 반도체층(11)의 제1 면(11a)과 제1 절연층(17)이 Z방향으로 대향하는 영역(제1 영역(61))과, 제1 반도체층(11)의 제1 면(11a)과 제1 전극(13)이 Z방향으로 대향하는 영역(제2 영역(62))이, X-Y 평면에 평행한 방향에 관해 이격되어 있다. 그리고, 이들 제1 영역(61)과 제2 영역(62)의 사이에 끼인 영역(제3 영역(63))에 있어서, 제5 보호층(35)이 제1 반도체층(11)의 제1 면(11a)과 접촉되어 있다. 따라서, 상술한 다른 실시형태와 동일하게, 가령 제1 절연층(17)을 통해 대기가 발광 소자(1e)의 내부에 침입하였다고 해도, 제5 보호층(35)에 의해 대기의 침입이 저지되므로, 종래의 구성과 대비하여, 제1 전극(13)의 면에 도달하는 대기의 양이 저하한다. 즉, 본 실시형태의 발광 소자(1e)에서는, 제5 보호층(35)이 「제1 도전층(41)」에 대응한다.
또한, 도 9c에 나타난 바와 같이, 제5 보호층(35)이 제2 보호층(32)의 바닥면도 덮도록 형성되는 것으로 해도 상관없다. 또, 도 9a 및 도 9c의 구성에 있어서, 제2 절연층(19)의 일부가 제5 보호층(35)의 바닥면에 접촉해도 상관없다.
［다른 실시형태］
이하, 다른 실시형태의 구성에 대해 설명한다.
<1> 상술한 제2, 제3, 및 제4 실시형태의 각 발광 소자(1a, 1b, 1c)에 있어서, 제2 절연층(19)을 구비하지 않는 것으로 해도 상관없다. 이 경우, 활성층(9)을 흐르는 전류를 X-Y 평면에 평행한 방향으로 확산시키는 목적으로, Z방향에 관해 제2 전극(15)과 대향하는 영역에 있어서, 제1 전극(13)과 제1 반도체층(11)을 쇼트키 접촉시키는 것으로 해도 상관없다.
도 8c 및 도 8d에 나타낸 제5 실시형태의 발광 소자(1d)에 있어서도, 활성층(9)을 흐르는 전류를 X-Y 평면에 평행한 방향으로 확산시키는 목적으로, Z방향에 관해 제2 전극(15)과 대향하는 영역에 있어서, 제1 전극(13)과 제3 보호층(33)을 쇼트키 접촉시키는 것으로 해도 상관없다.
<2> 상술한 각 실시형태에서는, 제1 전극(13)은, 제1 반도체층(11)과 직접 접촉하고 있는 경우에 대해 설명하였지만, 제1 전극(13)이, 도전성의 박막을 통해 제1 반도체층(11)과 접촉하고 있어도 상관없다. 도 10은, 도 1c에 나타낸 제1 실시형태의 발광 소자(1)에 있어서, 제1 전극(13)이, 박막(51)을 통해 제1 반도체층(11)과 접촉하고 있는 구성을 도시한 것이다. 이 박막(51)은, 예를 들면 Ni로 구성된다. 이 박막(51)은, 제1 전극(13)과 제1 반도체층(11)의 오믹 접촉을 높이는 목적으로 형성된다. 제2, 제3, 제4, 및 제5 실시형태의 각 발광 소자(1a, 1b, 1c, 1d)에 대해서도 동일하다.
<3> 각 발광 소자(1, 1a, 1b, 1c, 1d)에 있어서, 제2 전극(15)의 형상은 임의이다. 예를 들면, 도 11에 나타난 바와 같이, 제2 전극(15)이, 패드 전극(15a)이 대향하는 방향(도면 상은 X방향)으로 연신되는 구성이어도 상관없다. 또, 제2 전극(15)의 연신 방향은, X방향 또는 Y방향에 한정되는 것이 아니라, 비스듬한 방향이어도 상관없고, 곡선을 따른 방향이어도 상관없다.
단, 도 1이나 도 11에 나타낸 바와 같이, 제2 전극(15)이 기판(3)의 형상을 따른 틀형상으로 형성되는 것이 바람직하다. 이러한 구성을 채용함으로써, 제2 전극(15)의 특정 개소에 전계가 집중되기 쉽게 하는 것이 방지되므로, 마이그레이션의 억제 효과가 높아진다.
<4> 상기 각 실시형태에 있어서, 제1 반도체층(11)을 p형 반도체층으로 하고, 제2 반도체층(7)을 n형 반도체층으로 하여 설명하였지만, 도전형을 반전시켜도 상관없다.
<5> 상기 각 실시형태에서는, 제2 절연층(19)은, 제1 도전층(41)에 접촉하여 형성되는 경우에 대해 설명하였다. 그러나, 제2 절연층(19)과 제1 도전층(41)의 사이에 다른 층(제6 보호층(36))이 개재되어도 상관없다(도 12 참조).
도 12에 나타난 발광 소자(1f)가 구비하는 제6 보호층(36)은, 제1 도전층(41)의 기판(3)측의 면, 및 측면을 덮도록 형성되어 있다. 제6 보호층(36)은, 예를 들면 Ti/Pt로 구성된다. 제2 전극(15)에 대해 Z방향으로 대향하는 위치에는 제2 절연층(19)이 형성되어 있으며, 제2 절연층(19)의 하층에는 제3 보호층(33)이 형성되어 있다. 또한, 이 발광 소자(1f)는, 도 6a에 나타난 발광 소자(1b), 도 7a에 나타난 발광 소자(1c)와 동일하게, 외연부에 가장 가까운 위치에 형성된 제2 전극(15)에 대해 Z방향으로 대향하는 위치에 있어서도, 제2 절연층(19)이 형성되어 있다.
도 12에서는, 이 제2 절연층(19)이, 제1 절연층(17)과 Z방향으로 대향하는 위치까지 연신되도록 도시되어 있지만, 이 구조는 일례이다. 제2 절연층(19)은, Z방향에서 보았을 때에, 제1 절연층(17)보다 내측에 형성되어 있는 것으로 해도 상관없다.
<6> 본 발명은, 각 실시형태에서 설명된 구성을 임의로 조합하여 실현하는 구성을 배제하지 않는다. 예를 들면, 제1, 제2, 제3, 또는 제4 실시형태에 있어서, 상술한 도 8c와 같이, Z방향에 관해 제2 전극(15)에 대향하는 영역에 제1 전극(13)을 형성하지 않는 것으로 해도 상관없다.
1, 1a, 1b, 1c, 1d, 1e, 1f: 반도체 발광 소자
3: 기판 5: 반도체층
7: 제2 반도체층 9: 활성층
11: 제1 반도체층
11a: 제1 반도체층의 기판측의 면(제1 면)
13: 제1 전극 15: 제2 전극
15a: 패드 전극 16: 와이어
17: 제1 절연층 19: 제2 절연층
20, 21, 22: 접합층 25: 성장 기판
26: 언도핑층 31: 제1 보호층
32: 제2 보호층 33, 33a: 제3 보호층
34: 제4 보호층 35: 제5 보호층
36: 제6 보호층 41: 제1 도전층
42: 제2 도전층 43: 제3 도전층
44: 제4 도전층 51: 박막
61: 제1 영역 62: 제2 영역
63: 제3 영역 100: 종래의 반도체 발광 소자
101: 기판 103: 금속층
105: 절연층 109: 전류 저지층
110: 반도체층 111: p형 반도체층
112: 활성층 113: n형 반도체층
121: n측 전극 122: p측 전극
125: 급전용 전극
3: 기판 5: 반도체층
7: 제2 반도체층 9: 활성층
11: 제1 반도체층
11a: 제1 반도체층의 기판측의 면(제1 면)
13: 제1 전극 15: 제2 전극
15a: 패드 전극 16: 와이어
17: 제1 절연층 19: 제2 절연층
20, 21, 22: 접합층 25: 성장 기판
26: 언도핑층 31: 제1 보호층
32: 제2 보호층 33, 33a: 제3 보호층
34: 제4 보호층 35: 제5 보호층
36: 제6 보호층 41: 제1 도전층
42: 제2 도전층 43: 제3 도전층
44: 제4 도전층 51: 박막
61: 제1 영역 62: 제2 영역
63: 제3 영역 100: 종래의 반도체 발광 소자
101: 기판 103: 금속층
105: 절연층 109: 전류 저지층
110: 반도체층 111: p형 반도체층
112: 활성층 113: n형 반도체층
121: n측 전극 122: p측 전극
125: 급전용 전극
Claims (15)
- 기판 상에, n형 또는 p형의 제1 반도체층과, 상기 제1 반도체층의 상층에 형성된 활성층과, 상기 활성층의 상층에 형성되며 상기 제1 반도체층과는 도전형이 다른 제2 반도체층이 형성되어 이루어지는 반도체 발광 소자로서,
상기 기판의 면에 직교하는 제1 방향에 관해 상기 제1 반도체층보다 상기 기판에 가까운 위치에 형성됨과 더불어, 상기 제1 방향에서 볼 때 상기 제1 반도체층의 상기 기판측의 면인 제1 면보다 외측으로 돌출되어 형성된 제1 절연층과,
상기 제1 방향에서 볼 때 상기 제1 절연층보다 내측에 위치하며, 상기 제1 면에 대해 직접 또는 박막을 통해 접촉하여 형성된, 고반사 재료로 이루어지는 제1 전극과,
상기 제2 반도체층의 상기 기판과는 반대측의 면에 접촉하여 형성된 제2 전극을 가지며,
상기 제1 면 및 상기 제1 절연층이 대향하는 제1 영역과, 상기 제1 면 및 상기 제1 전극이 대향하는 제2 영역은, 상기 기판의 면에 평행한 제2 방향에 관해 이격되어 있는 것을 특징으로 하는 반도체 발광 소자. - 청구항 1에 있어서,
상기 제2 방향에 관해 상기 제1 영역과 상기 제2 영역의 사이에 끼인 제3 영역에 있어서 상기 제1 면과 접촉하고, 상기 제1 전극과 비교하여 상기 제1 면에 대한 접촉 저항이 높은 재료로 이루어지는 제1 도전층을 갖는 것을 특징으로 하는 반도체 발광 소자. - 청구항 2에 있어서,
상기 제1 도전층은, 상기 제1 전극의 상기 기판측의 면, 상기 제1 전극의 측면, 및 상기 제3 영역을 연락하도록 형성되어 있는 것을 특징으로 하는 반도체 발광 소자. - 청구항 3에 있어서,
상기 기판의 상층에 형성된, 땜납 재료를 포함하는 접합층과,
상기 접합층의 상기 기판과는 반대측의 면, 상기 제1 도전층의 상기 기판측의 면, 및 상기 제1 절연층의 상기 기판측의 면에 접촉하여 형성되며, 상기 제1 도전층과는 다른 재료로 이루어지는 제2 도전층을 갖는 것을 특징으로 하는 반도체 발광 소자. - 청구항 4에 있어서,
상기 제1 절연층은, 상기 제1 방향에 관해 상기 제2 전극과 대향하는 위치 에 있어서, 상기 제1 도전층의 상기 기판측의 면에 접촉하도록 형성되어 있는 것을 특징으로 하는 반도체 발광 소자. - 청구항 4에 있어서,
상기 제1 방향에 관해 상기 제2 전극과 대향하는 위치에 있어서, 상기 제1 도전층의 상기 기판측의 면에 접촉함과 더불어, 상기 제2 방향에 관해 상기 제1 절연층과 이격되어 형성된, 제2 절연층을 구비한 것을 특징으로 하는 반도체 발광 소자. - 청구항 3에 있어서,
상기 기판의 상층에 형성된, 땜납 재료를 포함하는 접합층과,
상기 접합층의 상기 기판과는 반대측의 면에 접촉하여 형성된, 상기 제1 도전층과는 다른 재료로 이루어지는 제2 도전층과,
상기 제1 방향에 관해 상기 제1 도전층과 상기 제2 도전층의 사이에 끼인 위치에 형성되며, 상기 제1 도전층 및 상기 제2 도전층과는 다른 재료로 이루어지는 제3 도전층을 갖고,
상기 제1 도전층은, 상기 제1 절연층의 상기 기판측의 면에 접촉하도록 상기 제2 방향으로 연신되어 형성되며,
상기 제3 도전층은, 상기 제1 방향에 관해, 상기 제1 절연층에 대향하는 위치를 포함하는 영역에 형성되어 있는 것을 특징으로 하는 반도체 발광 소자. - 청구항 7에 있어서,
상기 제1 방향에 관해 상기 제2 전극과 대향하는 위치에 있어서, 상기 제3 도전층과 상기 제2 도전층의 사이에 끼임과 더불어, 상기 제2 방향에 관해 상기 제1 절연층과 이격되어 형성된, 제2 절연층을 구비한 것을 특징으로 하는 반도체 발광 소자. - 청구항 3에 있어서,
상기 기판의 상층에 형성된, 땜납 재료를 포함하는 접합층을 가지며,
상기 제1 도전층은, 상기 접합층의 상기 기판과는 반대측의 면에 접촉하여 형성되어 있는 것을 특징으로 하는 반도체 발광 소자. - 청구항 9에 있어서,
상기 제1 도전층과 상기 제1 절연층의 사이에 끼임과 더불어, 상기 제3 영역의 일부에 있어서 상기 제1 면에 접촉하여 형성된 제4 도전층을 가지며,
상기 제4 도전층은, 상기 제1 도전층과는 다른 재료이고, 상기 제1 전극과 비교하여 상기 제1 면에 대한 접촉 저항이 높은 재료로 이루어지는 것을 특징으로 하는 반도체 발광 소자. - 청구항 2에 있어서,
상기 기판의 상층에 형성된, 땜납 재료를 포함하는 접합층을 가지며,
상기 제1 도전층은, 상기 제1 방향에 관해 상기 제1 절연층과 대향하는 적어도 일부의 영역에 있어서 상기 제1 반도체층과 접촉함과 더불어, 상기 제1 전극의 측면과, 상기 제3 영역과, 상기 제1 영역을 연락하도록 형성되어 있는 것을 특징으로 하는 반도체 발광 소자. - 청구항 2 내지 청구항 11 중 어느 한 항에 있어서,
상기 제3 영역은, 상기 제1 방향에 관해 상기 제2 전극과 대향하는 것을 특징으로 하는 반도체 발광 소자. - 청구항 12에 있어서,
상기 제1 도전층은, 상기 제3 영역에 있어서 상기 제1 면과의 사이에서 쇼트키 접촉이 형성되어 있는 것을 특징으로 하는 반도체 발광 소자. - 청구항 2 내지 청구항 11 중 어느 한 항에 있어서,
상기 제3 영역은, 상기 제1 방향에서 볼 때 상기 제2 전극보다 외측에 위치하고 있는 것을 특징으로 하는 반도체 발광 소자. - 청구항 1 내지 청구항 14 중 어느 한 항에 있어서,
상기 제1 전극은, Ag, Al 중 적어도 한쪽을 포함하는 금속 재료로 이루어지는 것을 특징으로 하는 반도체 발광 소자.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017021647A JP6824501B2 (ja) | 2017-02-08 | 2017-02-08 | 半導体発光素子 |
| JPJP-P-2017-021647 | 2017-02-08 | ||
| PCT/JP2018/004194 WO2018147320A1 (ja) | 2017-02-08 | 2018-02-07 | 半導体発光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190105106A true KR20190105106A (ko) | 2019-09-11 |
| KR102229114B1 KR102229114B1 (ko) | 2021-03-17 |
Family
ID=63108309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020197025146A KR102229114B1 (ko) | 2017-02-08 | 2018-02-07 | 반도체 발광 소자 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US11114588B2 (ko) |
| JP (1) | JP6824501B2 (ko) |
| KR (1) | KR102229114B1 (ko) |
| TW (1) | TWI728218B (ko) |
| WO (1) | WO2018147320A1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102018101389A1 (de) * | 2018-01-23 | 2019-07-25 | Osram Opto Semiconductors Gmbh | Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips |
| CN112993108B (zh) * | 2019-12-13 | 2022-09-02 | 深圳第三代半导体研究院 | 一种发光二极管 |
| KR20220036534A (ko) * | 2020-09-16 | 2022-03-23 | 에스케이하이닉스 주식회사 | 관통 전극을 포함하는 반도체 칩, 및 이 반도체 칩을 포함하는 반도체 패키지 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010027643A (ja) | 2008-07-15 | 2010-02-04 | Sharp Corp | 窒化物半導体発光素子および窒化物半導体発光素子の製造方法 |
| KR20150060403A (ko) * | 2013-11-26 | 2015-06-03 | 엘지이노텍 주식회사 | 발광소자, 발광 소자 제조방법 및 발광 소자 패키지 |
| JP2016195187A (ja) * | 2015-03-31 | 2016-11-17 | ウシオ電機株式会社 | 半導体発光素子 |
| JP2016195176A (ja) * | 2015-03-31 | 2016-11-17 | ウシオ電機株式会社 | 窒化物半導体発光素子 |
| JP2017005157A (ja) * | 2015-06-12 | 2017-01-05 | ウシオ電機株式会社 | 半導体発光素子及びその製造方法 |
Family Cites Families (97)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6744071B2 (en) * | 2002-01-28 | 2004-06-01 | Nichia Corporation | Nitride semiconductor element with a supporting substrate |
| JP2004006498A (ja) * | 2002-05-31 | 2004-01-08 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体発光素子 |
| JP2006066868A (ja) * | 2004-03-23 | 2006-03-09 | Toyoda Gosei Co Ltd | 固体素子および固体素子デバイス |
| EP1810351B1 (en) * | 2004-10-22 | 2013-08-07 | Seoul Opto Device Co., Ltd. | Gan compound semiconductor light emitting element |
| JP2007184411A (ja) * | 2006-01-06 | 2007-07-19 | Sony Corp | 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法 |
| JP4946195B2 (ja) * | 2006-06-19 | 2012-06-06 | サンケン電気株式会社 | 半導体発光素子及びその製造方法 |
| US20080042145A1 (en) * | 2006-08-18 | 2008-02-21 | Helmut Hagleitner | Diffusion barrier for light emitting diodes |
| US8410510B2 (en) * | 2007-07-03 | 2013-04-02 | Nichia Corporation | Semiconductor light emitting device and method for fabricating the same |
| JP2009049267A (ja) * | 2007-08-22 | 2009-03-05 | Toshiba Corp | 半導体発光素子及びその製造方法 |
| JP4985260B2 (ja) * | 2007-09-18 | 2012-07-25 | 日立電線株式会社 | 発光装置 |
| US8368100B2 (en) * | 2007-11-14 | 2013-02-05 | Cree, Inc. | Semiconductor light emitting diodes having reflective structures and methods of fabricating same |
| KR100975659B1 (ko) * | 2007-12-18 | 2010-08-17 | 포항공과대학교 산학협력단 | 발광 소자 및 그 제조 방법 |
| KR101007099B1 (ko) * | 2008-04-21 | 2011-01-10 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| DE102009025015A1 (de) * | 2008-07-08 | 2010-02-18 | Seoul Opto Device Co. Ltd., Ansan | Lichtemittierende Vorrichtung und Verfahren zu ihrer Herstellung |
| KR101017395B1 (ko) * | 2008-12-24 | 2011-02-28 | 서울옵토디바이스주식회사 | 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법 |
| JP2010171376A (ja) * | 2008-12-26 | 2010-08-05 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体発光素子 |
| KR101064091B1 (ko) * | 2009-02-23 | 2011-09-08 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| JP5310371B2 (ja) * | 2009-08-10 | 2013-10-09 | ソニー株式会社 | 半導体発光素子及びその製造方法 |
| JP5139519B2 (ja) * | 2009-09-01 | 2013-02-06 | 株式会社東芝 | 半導体発光素子及び半導体発光装置 |
| KR101081193B1 (ko) * | 2009-10-15 | 2011-11-07 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| KR101072034B1 (ko) * | 2009-10-15 | 2011-10-10 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| EP2660883B1 (en) * | 2009-12-09 | 2019-03-27 | LG Innotek Co., Ltd. | Light emitting device, light emitting device manufacturing method, light emitting package, and lighting system |
| KR101020945B1 (ko) * | 2009-12-21 | 2011-03-09 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법 |
| KR101039904B1 (ko) * | 2010-01-15 | 2011-06-09 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법 |
| KR100986523B1 (ko) * | 2010-02-08 | 2010-10-07 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| US9136436B2 (en) * | 2010-02-09 | 2015-09-15 | Epistar Corporation | Optoelectronic device and the manufacturing method thereof |
| KR100986318B1 (ko) * | 2010-02-09 | 2010-10-08 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| KR100999798B1 (ko) * | 2010-02-11 | 2010-12-08 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| KR100969131B1 (ko) * | 2010-03-05 | 2010-07-07 | 엘지이노텍 주식회사 | 발광 소자 제조방법 |
| JP5185308B2 (ja) * | 2010-03-09 | 2013-04-17 | 株式会社東芝 | 半導体発光装置の製造方法 |
| JP5845557B2 (ja) * | 2010-03-30 | 2016-01-20 | ソニー株式会社 | 半導体発光素子の製造方法 |
| JP5725927B2 (ja) * | 2010-05-18 | 2015-05-27 | ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． | 高効率発光ダイオード及びその製造方法 |
| KR20120039412A (ko) * | 2010-10-15 | 2012-04-25 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템 |
| KR101125025B1 (ko) * | 2010-07-23 | 2012-03-27 | 엘지이노텍 주식회사 | 발광소자 및 그 제조방법 |
| KR101189081B1 (ko) * | 2010-12-16 | 2012-10-10 | 엘지이노텍 주식회사 | 웨이퍼 기판 접합 구조, 이를 포함하는 발광 소자 및 그 제조 방법 |
| US8916883B2 (en) * | 2010-12-20 | 2014-12-23 | Lg Innotek Co., Ltd. | Light emitting device and method for fabricating the same |
| JP5782823B2 (ja) * | 2011-04-27 | 2015-09-24 | 日亜化学工業株式会社 | 窒化物半導体発光素子およびその製造方法 |
| JP2012248795A (ja) * | 2011-05-31 | 2012-12-13 | Toshiba Corp | 半導体発光素子およびその製造方法 |
| US8686429B2 (en) * | 2011-06-24 | 2014-04-01 | Cree, Inc. | LED structure with enhanced mirror reflectivity |
| US10243121B2 (en) * | 2011-06-24 | 2019-03-26 | Cree, Inc. | High voltage monolithic LED chip with improved reliability |
| US9728676B2 (en) * | 2011-06-24 | 2017-08-08 | Cree, Inc. | High voltage monolithic LED chip |
| US9142743B2 (en) * | 2011-08-02 | 2015-09-22 | Kabushiki Kaisha Toshiba | High temperature gold-free wafer bonding for light emitting diodes |
| JP6077201B2 (ja) * | 2011-08-11 | 2017-02-08 | 昭和電工株式会社 | 発光ダイオードおよびその製造方法 |
| JP5776535B2 (ja) * | 2011-12-16 | 2015-09-09 | 豊田合成株式会社 | Ｉｉｉ族窒化物半導体発光素子 |
| JP5787739B2 (ja) * | 2011-12-16 | 2015-09-30 | 株式会社東芝 | 半導体発光装置およびその製造方法 |
| JP5694215B2 (ja) * | 2012-03-07 | 2015-04-01 | 株式会社東芝 | 半導体発光素子 |
| JP2013232478A (ja) * | 2012-04-27 | 2013-11-14 | Toshiba Corp | 半導体発光装置及びその製造方法 |
| JP2013232477A (ja) * | 2012-04-27 | 2013-11-14 | Toshiba Corp | 発光モジュール |
| JP5989420B2 (ja) * | 2012-06-28 | 2016-09-07 | 株式会社東芝 | 半導体発光装置 |
| TWI533472B (zh) * | 2012-09-12 | 2016-05-11 | 聯勝光電股份有限公司 | 半導體發光元件及其製造方法 |
| US9196798B2 (en) * | 2012-09-12 | 2015-11-24 | High Power Opto. Inc. | Semiconductor light-emitting device and fabricating method thereof |
| JP5440674B1 (ja) * | 2012-09-18 | 2014-03-12 | ウシオ電機株式会社 | Ｌｅｄ素子及びその製造方法 |
| DE102012108883A1 (de) * | 2012-09-20 | 2014-03-20 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips |
| US8835940B2 (en) * | 2012-09-24 | 2014-09-16 | LuxVue Technology Corporation | Micro device stabilization post |
| TWI499077B (zh) * | 2012-12-04 | 2015-09-01 | High Power Opto Inc | 半導體發光元件 |
| TWI557942B (zh) * | 2013-02-04 | 2016-11-11 | 財團法人工業技術研究院 | 發光二極體 |
| JP6307907B2 (ja) * | 2013-02-12 | 2018-04-11 | 日亜化学工業株式会社 | 発光素子の製造方法 |
| JP5818031B2 (ja) * | 2013-03-21 | 2015-11-18 | ウシオ電機株式会社 | Ｌｅｄ素子 |
| JP5839293B2 (ja) * | 2013-03-29 | 2016-01-06 | ウシオ電機株式会社 | 窒化物発光素子及びその製造方法 |
| JP6159130B2 (ja) * | 2013-04-12 | 2017-07-05 | スタンレー電気株式会社 | 半導体発光素子 |
| KR102086365B1 (ko) * | 2013-04-19 | 2020-03-09 | 삼성전자주식회사 | 반도체 발광소자 |
| JP6100598B2 (ja) * | 2013-04-25 | 2017-03-22 | スタンレー電気株式会社 | 半導体発光素子及び半導体発光装置 |
| JP6221926B2 (ja) * | 2013-05-17 | 2017-11-01 | 日亜化学工業株式会社 | 半導体発光素子およびその製造方法 |
| TWI577045B (zh) * | 2013-07-10 | 2017-04-01 | 晶元光電股份有限公司 | 發光元件 |
| KR102181381B1 (ko) * | 2013-08-05 | 2020-11-20 | 엘지이노텍 주식회사 | 발광소자 |
| JP6261927B2 (ja) * | 2013-09-24 | 2018-01-17 | スタンレー電気株式会社 | 半導体発光素子 |
| TWI591848B (zh) * | 2013-11-28 | 2017-07-11 | 晶元光電股份有限公司 | 發光元件及其製造方法 |
| TWI637534B (zh) * | 2013-11-29 | 2018-10-01 | 晶元光電股份有限公司 | 發光裝置 |
| JP6094819B2 (ja) * | 2013-12-13 | 2017-03-15 | ウシオ電機株式会社 | 半導体発光素子及びその製造方法 |
| US9196812B2 (en) * | 2013-12-17 | 2015-11-24 | Samsung Electronics Co., Ltd. | Semiconductor light emitting device and semiconductor light emitting apparatus having the same |
| KR102122358B1 (ko) * | 2014-01-20 | 2020-06-15 | 삼성전자주식회사 | 반도체 발광 소자 |
| JP2015177132A (ja) * | 2014-03-17 | 2015-10-05 | ウシオ電機株式会社 | 半導体発光素子及びその製造方法 |
| JP6185415B2 (ja) * | 2014-03-27 | 2017-08-23 | 株式会社東芝 | 半導体発光装置 |
| JP2015191976A (ja) * | 2014-03-27 | 2015-11-02 | ウシオ電機株式会社 | 半導体発光素子及びその製造方法 |
| JP6106120B2 (ja) * | 2014-03-27 | 2017-03-29 | 株式会社東芝 | 半導体発光装置 |
| TWI600184B (zh) * | 2014-04-08 | 2017-09-21 | 晶元光電股份有限公司 | 發光裝置 |
| US9385279B2 (en) * | 2014-05-30 | 2016-07-05 | Nichia Corporation | Light-emitting device and method for manufacturing the same |
| US9543488B2 (en) * | 2014-06-23 | 2017-01-10 | Seoul Viosys Co., Ltd. | Light emitting device |
| CN104134723A (zh) * | 2014-08-08 | 2014-11-05 | 映瑞光电科技(上海)有限公司 | 垂直型led芯片结构及其制备方法 |
| US20160064602A1 (en) * | 2014-08-29 | 2016-03-03 | High Power Opto. Inc. | Semiconductor light-emitting device and fabricating method thereof |
| JP2016054260A (ja) * | 2014-09-04 | 2016-04-14 | 株式会社東芝 | 半導体発光素子 |
| JP6299540B2 (ja) * | 2014-09-16 | 2018-03-28 | 豊田合成株式会社 | Ｉｉｉ族窒化物半導体発光素子の製造方法 |
| TWI548123B (zh) * | 2014-12-03 | 2016-09-01 | 隆達電子股份有限公司 | 發光二極體結構 |
| EP3038173B1 (en) * | 2014-12-23 | 2019-05-22 | LG Innotek Co., Ltd. | Light emitting device |
| CN105870280B (zh) * | 2015-01-21 | 2019-07-09 | 展晶科技(深圳)有限公司 | 发光二极管晶粒 |
| WO2016122076A1 (en) * | 2015-01-27 | 2016-08-04 | Seoul Viosys Co., Ltd. | Light emitting device |
| US10411163B2 (en) * | 2015-03-05 | 2019-09-10 | Xiamen Sanan Optoelectronics Technology Co., Ltd. | Light emitting diode and fabrication method thereof |
| JP6545981B2 (ja) * | 2015-03-12 | 2019-07-17 | アルパッド株式会社 | 半導体発光装置 |
| DE102015114590B4 (de) * | 2015-09-01 | 2020-01-02 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Bauteils |
| JP6604786B2 (ja) * | 2015-09-11 | 2019-11-13 | 三星電子株式会社 | 半導体発光装置およびその製造方法 |
| US20170162745A1 (en) * | 2015-12-04 | 2017-06-08 | Ushio Denki Kabushiki Kaisha | Semiconductor light-emitting device and method for manufacturing same |
| JP2017139271A (ja) * | 2016-02-01 | 2017-08-10 | ウシオ電機株式会社 | 半導体発光素子、半導体発光素子用ウェハ、半導体発光素子の製造方法、検査装置、半導体発光素子の製造システム、半導体発光素子用ウェハの製造システム |
| KR20170102782A (ko) * | 2016-03-02 | 2017-09-12 | 엘지이노텍 주식회사 | 발광 모듈 및 표시장치 |
| WO2018097667A1 (ko) * | 2016-11-24 | 2018-05-31 | 엘지이노텍 주식회사 | 반도체 소자 및 이를 포함하는 표시 장치 |
| US9893254B1 (en) * | 2017-04-20 | 2018-02-13 | High Power Opto. Inc. | Structure of high temperature resistant reflecting layer of light-emitting diode |
| KR102302592B1 (ko) * | 2017-07-18 | 2021-09-15 | 삼성전자주식회사 | 반도체 발광 소자 |
| KR102407739B1 (ko) * | 2017-11-24 | 2022-06-10 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | 반도체 소자 |
-
2017
- 2017-02-08 JP JP2017021647A patent/JP6824501B2/ja active Active
-
2018
- 2018-01-04 TW TW107100290A patent/TWI728218B/zh active
- 2018-02-07 KR KR1020197025146A patent/KR102229114B1/ko active IP Right Grant
- 2018-02-07 WO PCT/JP2018/004194 patent/WO2018147320A1/ja active Application Filing
- 2018-02-07 US US16/484,330 patent/US11114588B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010027643A (ja) | 2008-07-15 | 2010-02-04 | Sharp Corp | 窒化物半導体発光素子および窒化物半導体発光素子の製造方法 |
| KR20150060403A (ko) * | 2013-11-26 | 2015-06-03 | 엘지이노텍 주식회사 | 발광소자, 발광 소자 제조방법 및 발광 소자 패키지 |
| JP2016195187A (ja) * | 2015-03-31 | 2016-11-17 | ウシオ電機株式会社 | 半導体発光素子 |
| JP2016195176A (ja) * | 2015-03-31 | 2016-11-17 | ウシオ電機株式会社 | 窒化物半導体発光素子 |
| JP2017005157A (ja) * | 2015-06-12 | 2017-01-05 | ウシオ電機株式会社 | 半導体発光素子及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201838199A (zh) | 2018-10-16 |
| US20190386179A1 (en) | 2019-12-19 |
| JP6824501B2 (ja) | 2021-02-03 |
| US11114588B2 (en) | 2021-09-07 |
| KR102229114B1 (ko) | 2021-03-17 |
| JP2018129403A (ja) | 2018-08-16 |
| TWI728218B (zh) | 2021-05-21 |
| WO2018147320A1 (ja) | 2018-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9099627B2 (en) | Method for producing group III nitride semiconductor light-emitting device | |
| US9437778B2 (en) | Semiconductor light-emitting element and method for producing the same | |
| KR102229114B1 (ko) | 반도체 발광 소자 | |
| WO2015141517A1 (ja) | 半導体発光素子及びその製造方法 | |
| WO2014203458A1 (ja) | 発光素子 | |
| JP5818031B2 (ja) | Ｌｅｄ素子 | |
| JP2017069282A (ja) | 半導体発光素子及びその製造方法 | |
| JP6617875B2 (ja) | Ｌｅｄ素子及びその製造方法 | |
| KR20160117178A (ko) | 반도체 발광 소자 | |
| WO2016072326A1 (ja) | 半導体発光素子 | |
| JP2007227820A (ja) | 半導体装置及びその製造方法 | |
| US10672945B2 (en) | Method for manufacturing light emitting device | |
| JP2017103439A (ja) | 半導体発光素子及びその製造方法 | |
| TW201705534A (zh) | 氮化物半導體發光元件 | |
| JP6690139B2 (ja) | 半導体発光素子及びその製造方法 | |
| JP6468459B2 (ja) | 半導体発光素子 | |
| JP2017005156A (ja) | 半導体発光素子及びその製造方法 | |
| KR101886017B1 (ko) | 개선된 광추출 효율을 가진 발광다이오드 및 그 제조방법 | |
| JP2016195168A (ja) | 半導体発光素子及びその製造方法 | |
| JP6948494B2 (ja) | 紫外線発光素子及び発光素子パッケージ | |
| JP2017139298A (ja) | 半導体発光素子及びその製造方法 | |
| TW201517311A (zh) | 半導體發光元件 | |
| TW201517312A (zh) | 半導體發光元件及其製造方法 | |
| JP2016195170A (ja) | 半導体発光素子の製造方法、半導体発光素子 | |
| JP2017117966A (ja) | 半導体発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |