KR20170102782A - 발광 모듈 및 표시장치 - Google Patents

발광 모듈 및 표시장치 Download PDF

Info

Publication number
KR20170102782A
KR20170102782A KR1020160025362A KR20160025362A KR20170102782A KR 20170102782 A KR20170102782 A KR 20170102782A KR 1020160025362 A KR1020160025362 A KR 1020160025362A KR 20160025362 A KR20160025362 A KR 20160025362A KR 20170102782 A KR20170102782 A KR 20170102782A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
electrode
substrate
electrodes
Prior art date
Application number
KR1020160025362A
Other languages
English (en)
Inventor
임우식
김현준
박재석
박종석
이금태
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020160025362A priority Critical patent/KR20170102782A/ko
Priority to PCT/KR2017/002256 priority patent/WO2017150910A1/ko
Priority to US16/082,237 priority patent/US10811567B2/en
Publication of KR20170102782A publication Critical patent/KR20170102782A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • H05B33/145—Arrangements of the electroluminescent material
    • H05B37/00—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

실시 예는 발광 모듈 및 표시장치에 개시한다.
실시 예에 개시된 발광 모듈은, 기판; 상기 기판 상에 배치되고 상호 전기적으로 분리된 제1리드전극 및 제2리드전극; 상기 기판 상에 배치된 하나 이상의 발광소자를 포함하며, 상기 발광소자는, 상기 제1리드전극과 전기적으로 연결되도록 대면하고 강자성물질을 포함하는　제1전극과, 상기 제2리드전극과 전기적으로 연결되도록 대면하고 반자성물질을 포함하는　제2전극을 포함하고, 상기 제2리드전극은 반자성물질을 갖는다.

Description

발광 모듈 및 표시장치{LIGHT EMITTING MODULE AND DISPLAY DEVICE HAVING THEREOF}
실시 예는 발광 모듈 및 이를 구비한 표시장치에 관한 것이다.
실시 예는 발광 모듈 제조 방법에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)는 전류가 인가되면 광을 방출하는 발광 소자 중 하나이다. 발광 다이오드는 저 전압으로 고효율의 광을 방출할 수 있어 에너지 절감 효과가 뛰어나다. 최근, 발광 다이오드의 휘도 문제가 크게 개선되어, 액정표시장치의 백라이트 유닛(Backlight Unit), 전광판, 표시기, 가전 제품 등과 같은 각종 기기에 적용되고 있다.
일반적인 액정표시장치는 발광 다이오드로부터 방출된 광과 액정의 투과율을 제어하여 컬러필터를 통과하는 빛으로 이미지 또는 영상을 표시한다. 최근에는 HD 이상의 고화질 및 대 화면의 표시장치가 요구되고 있으나, 일반적으로 주로 사용되고 있는 복잡한 구성들을 갖는 액정표시장치 및 유기전계 표시장치는 수율 및 비용에 의해 고화질의 대화면 표시장치를 구현하기에 어려움이 있었다.
실시 예는 강자성 물질을 갖는 발광 소자를 포함하는 발광 모듈 및 이를 구비한 표시 장치를 제공할 수 있다.
실시 예는 발광 소자의 전극들 중 어느 하나와 상기 기판의 리드 전극들 중 어느 하나에 강자성 물질을 포함시킨 발광 모듈 및 이를 구비한 표시 장치를 제공한다.
실시 예는 발광 소자 및 기판에 서로 대면하는 제1전극 및 제2리드 전극이 강자성 물질을 갖고, 서로 대면하는 제2전극 및 제2리드 전극이 반자성 물질을 갖는 발광 모듈 및 이를 구비한 표시 장치를 제공한다.
실시 예는 복수의 픽셀 영역 각각에 서로 다른 컬러를 발광하는 복수의 발광 소자의 전극들 중 어느 하나가 강자성 물질을 갖고, 기판의 리드 전극 중 어느 하나에 본딩되는 표시 장치를 제공한다.
실시 예는 고재현을 위해 서로 다른 컬러를 발광하는 발광 다이오드들을 갖는 발광 모듈 및 이를 구비한 표시장치를 제공한다.
실시 예는 생산성 및 수율을 개선할 수 있는 발광 모듈 및 이를 구비한 표시 장치를 제공한다.
실시 예는 고해상도의 대형 표시장치를 구현할 수 있는 표시장치를 제공한다.
실시 예는 색순도(color purity) 및 색재현성(color reproduction)이 우수한 표시장치를 제공한다.
실시 예의 발광 모듈은, 기판; 상기 기판 상에 배치되고 상호 전기적으로 분리된 제1리드전극 및 제2리드전극; 상기 기판 상에 배치된 하나 이상의 발광소자를 포함하며, 상기 발광소자는, 상기 제1리드전극과 전기적으로 연결되도록 대면하고 강자성물질을 포함하는　제1전극과, 상기 제2리드전극과 전기적으로 연결되도록 대면하고 반자성물질을 포함하는　제2전극을 포함하고, 상기 제2리드전극은 반자성물질을 갖는다.
실시 예에 따른 제1리드 전극은 강자성 물질을 포함하며 상기 제2리드 전극은 반자성 물질로만 형성될 수 있다.
실시 에에 따른 발광 모듈은, 상기 기판 상에는 복수의 픽셀 영역을 포함하며, 상기 각 픽셀 영역에는 상기 하나 이상의 발광 소자가 배치되며, 상기 각 픽셀 영역에 배치된 상기 발광 소자는 서로 다른 컬러를 발광하는 제1내지 제3발광 소자가 서브 픽셀로 배치된다.
실시 예에 따른 발광 모듈은, 상기 기판 상에 상기 제1내지 제3발광 소자를 덮는 투광층을 포함하며, 상기 제1내지 제3발광 소자는 발광 다이오드를 포함한다.
실시 예에 따픈 표시장치는, 제1 및 제2리드 전극을 갖는 기판; 상기 기판 상에 복수의 발광부; 및 상기 복수의 발광부 각각을 감싸는 블랙 매트릭스를 포함하고, 상기 복수의 발광부 각각은, 상기 기판 위에 배치되어 각 픽셀 영역을 이루는 적어도 3개의 발광소자; 및 상기 기판 위에 투광층을 포함하고, 상기 발광소자는, 상기 제1리드전극과 전기적으로 연결되도록 대면하고 강자성물질을 포함하는　제1전극과, 상기 제2리드전극과 전기적으로 연결되도록 대면하고 반자성물질을 포함하는　제2전극을 포함하고, 상기 제2리드전극은 반자성물질을 갖는다.
실시 예는 하나 또는 복수의 발광 소자를 강자성(ferromagnetism)으로 기판 상에 배치할 수 있어, 발광 소자(들)의 배치 시간을 줄일 수 있다.
실시 예는 발광 소자들을 기판 상에 강자성으로 배치한 후 발광 소자의 전극들을 본딩함으로써, 발광 소자(들)의 본딩 시간이 줄어될 수 있다.
실시 예는 서로 다른 컬러를 발광하는 발광 소자들을 순차적으로 기판 상에 배치 및 본딩할 수 있어, 서로 다른 컬러를 발광하는 발광 소자들의 배열 및 본딩 시간이 줄어들 수 있다.
실시 예는 발광 소자를 강자성으로 기판 상에 배열하고 탑재할 수 있어, 작은 사이즈의 발광 소자의 배열 및 탑재가 용이하다.
실시 예는 하나의 픽셀을 복수의 발광 다이오드로 풀 컬러를 구현할 수 있다.
실시 예는 하나의 픽셀에 서로 다른 컬러를 발광하는 발광 다이오드를 서브 픽셀로 배치하여, 고휘도 및 고재현성의 표시 장치를 구현할 수 있다.
실시 예는 구성을 간소화할 수 있고, 슬림화에 유리한 장점을 갖는다.
실시 예는 생산성을 향상시킬 수 있고, 수율을 향상시킬 수 있다.
실시 예는 일정한 동작전압의 발광소자들에 의해 구동회로를 간소화하고, 제어가 용이할 수 있다.
실시 예는 이미지 및 영상의 직진성이 우수한 대화면 표시장치를 구현할 수 있다.
실시 예는 색순도(color purity) 및 색재현성(color reproduction)이 우수한 표시장치를 구현할 수 있다.
도 1은 실시 예의 발광 모듈 및 이를 구비한 표시 장치를 도시한 사시도이다.
도 2는 도 1의 발광 모듈의 픽셀 영역을 나타낸 A-A측 단면도이다.
도 3은 제1실시 예로서, 도 1의 발광 모듈에서 제1발광 소자를 전극의 상세 구성도이다.
도 4는 제1실시 예로서, 도 1의 기판의 리드 전극의 상세 구성도이다.
도 5는 도 1의 발광 모듈에서 발광 소자의 전극과 기판의 리드 전극의 사이즈를 비교한 도면이다.
도 6내지 도 8은 도 2의 발광 소자와 기판의 접합 예를 나타낸 도면이다.
도 9는 도 8의 발광 소자와 기판의 접합 후의 전극 및 리드 전극의 상세 예를 나타낸 단면도이다.
도 10은 실시 예에 따른 발광 소자의 전극들과 기판의 리드 전극의 자성을 설명하기 위한 도면이다.
도 11은 도 10의 다른 예로서, 발광 소자의 전극들과 기판의 리드 전극의 자성을 설명하기 위한 도면이다.
도 12는 제2실시 예로서, 발광 소자의 전극들의 예를 나타낸 도면이다.
도 13은 제3실시 예로서, 발광 소자의 전극들의 예를 나타낸 도면이다.
도 14는 제4실시 예로서, 발광 소자의 전극들의 예를 나타낸 도면이다.
도 15는 실시 예에 따른 발광 모듈에 있어서, 발광 소자의 전극들의 두께 차이에 따른 탑재 예를 비교한 도면이다.
도 16은 실시 예에 따른 발광 모듈에 있어서, 기판의 리드 전극들의 두께 차이에 따라 탑재 예를 나타낸 도면이다.
도 17은 실시 예에 따른 발광 소자의 제1변형 예를 나타낸 도면이다.
도 18은 실시 예에 따른 발광 소자의 제2변형 예를 나타낸 도면이다.
도 19는 도 18의 발광 소자가 기판에 탑재된 발광 모듈의 예이다.
도 20은 실시 예에 발광 소자의 제3변형 예를 나타낸 도면이다.
도 21은 도 20의 발광 소자의 바텀 뷰를 나타낸 도면이다.
도 22는 도 20의 발광 소자의 전극들의 다른 예를 나타낸 도면이다.
도 23은 실시 예에 발광 소자의 제4변형 예를 나타낸 도면이다.
도 24 내지 도 29는 실시 예에 따른 도 22 및 도 23의 발광 소자의 전극들의 변형 예이다.
도 30 및 도 31은 실시 예에 따른 발광 소자의 전극의 다른 예를 나타낸 도면이다.
도 32는 실시 에에 따른 발광 소자의 제5변형 예를 나타낸 도면이다.
도 33은 실시 예에 따른 발광 소자의 제6변형 예를 나타낸 도면이다.
도 34 내지 도 36은 실시 예에 따른 제1,2,3발광 소자들을 기판에 정렬하는 예를 나타낸 도면이다.
도 37은 실시 예에 따른 발광 모듈에서의 픽셀 영역들을 나타낸 도면이다.
도 38은 실시 예에 따른 발광 모듈의 픽셀 영역의 제1변형 예를 나타낸 도면이다.
도 39는 실시 예에 따른 발광 모듈의 픽셀 영역의 제2변형 예를 나타낸 도면이다.
도 40은 실시 예에 따른 발광 모듈의 픽셀 영역의 제3변형 예를 나타낸 도면이다.
첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
본 명세서에서 언급된 발광 소자는 발광 다이오드(LED)를 포함하며, 상기 발광 다이오드는 단일 피크 파장을 발광하거나, 복수의 피크 파장을 발광할 수 있다. 상기 발광 다이오드는 LED 칩으로 이루어지거나, LED 칩 상에 형광체층을 구비하거나, LED 칩이 패키징된 발광 다이오드 패키지를 선택적으로 이용할 수 있다. 상기 형광체층은 LED 칩으로부터 방출된 광에 의해 여기되어 한 컬러 이상의 피크 파장을 발광할 수 있다. 실시 예에 따른 발광 다이오드는 반도체 적층 구조에 의해 구현될 수 있는 소자 예컨대, 제너 다이오드 또는 FET와 같은 소자를 포함할 수 있다. 본 발명의 다양한 실시 예를 용이하게 설명하도록 LED 및 이에 부가되는 구성을 갖는 소자를 발광 소자로 설명하기로 한다.
도 1은 실시 예의 발광 모듈 및 이를 구비한 표시 장치를 도시한 사시도이고, 도 2는 도 1의 발광 모듈의 픽셀 영역을 나타낸 A-A측 단면도이며, 도 3은 제1실시 예로서, 도 1의 픽셀 영역에서 제1발광 소자를 전극의 상세 구성도이며, 도 4는 제1실시 예로서, 도 1의 기판의 리드 전극의 상세 구성도이고, 도 5는 도 1의 발광 모듈에서 발광 소자의 전극과 기판의 리드 전극의 사이즈를 비교한 도면이다.
도 1을 참조하면, 실시 예에 따른 발광 모듈(1000)은 복수의 발광부(100) 및 기판(220)을 포함할 수 있다. 상기 복수의 발광부(100) 각각은 하나의 픽셀(Pixel) 영역(102)로 정의될 수 있으며, 상기 픽셀 영역(102)은 상기 기판(220) 상에 M행ⅹN열(M≥1, N≥1, M+N≥2) 개로 배치될 수 있다. 상기 픽셀 영역(102)은 복수의 서브 픽셀(sub-pixel)을 갖는 단위 픽셀(Pixel)일 수 있으며, 청색, 녹색, 적색의 광이 방출될 수 있다. 상기 픽셀 영역(102) 각각에는, 복수의 서브 픽셀 예컨대, 서로 다른 컬러 예컨대, 적어도 삼색 컬러를 발광하는 복수의 발광 소자(111,113,115)를 포함할 수 있다. 상기 복수의 발광 소자(111,113,115) 각각은 서로 다른 컬러를 발광하는 발광 다이오드이거나, 서로 동일한 컬러를 발광하는 발광 다이오드이거나, 적어도 두 개가 동일한 컬러를 발광하는 발광 다이오드일 수 있다.
상기 픽셀 영역(102) 내에서 발광 소자들은 예컨대, 청색, 녹색 및 적색의 발광 소자를 포함할 수 있으며, 각 픽셀 영역(102)에서 각각의 서브 픽셀로 배치될 수 있다. 상기 각 발광 소자(111,113,115)는 발광 다이오드로 구현될 수 있어, 픽셀 피치를 최소화할 수 있다. 상기 표시 장치에서의 픽셀 영역(102) 간의 피치는 1.2mm 미만 예컨대, 0.6mm 내지 0.9mm의 범위를 갖도록 하여, 픽셀 밀도 및 해상도를 개선시켜 줄 수 있다. 예를 들면, 상기 표시 장치를 SD(Standard Definition)급 해상도(760ⅹ480), HD(High definition)급 해상도(1180ⅹ720), FHD(Full HD)급 해상도(1920ⅹ1080), UH(Ultra HD)급 해상도(3480ⅹ2160), 또는 UHD급 이상의 해상도(예: 4K(K=1000), 8K 등)으로 구현할 경우, 실시 예에 따른 발광 모듈(1000)이 복수로 배열되고 연결될 수 있다. 또는 표시 장치의 대각선 크기가 100인치 이상의 전광판이나 TV를 LED를 갖는 픽셀로 구현할 수 있다. 실시 예에 따른 발광 모듈(1000)이 LED로 배열됨으로써, 전력 소비가 낮아지며 낮은 유지 비용으로 긴 수명으로 제공될 수 있고, 고 휘도의 자발광 디스플레이로 제공될 수 있다.
실시 예에 따른 표시 장치는 상기 발광 모듈(1000)이 하나 또는 복수로 배열될 수 있고, 상기 발광 모듈(1000)의 기판(220) 아래에 배치된 하나 또는 복수의 구동 기판(미도시)을 포함할 수 있다. 상기 구동 기판은 상기 기판(220)을 통해 복수의 픽셀 영역(1000)과 전기적으로 연결되며, 상기 복수의 픽셀 영역(102)의 발광 소자(111,113,115)들을 선택적으로 온/오프를 제어할 수 있다. 이러한 구동 기판에는 구동 회로를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 기판(220)은 복수의 발광 소자(111,113,115)를 지지하는 지지 부재일 수 있다. 상기 기판(220)은 단층 또는 다층의 리지드(rigid) 기판이거나 연성 기판일 수 있다. 상기 기판(220)은 예컨대, 수지 계열의 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코어(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB, FR-4 기판을 포함할 수 있다. 상기 기판(220)은 전극 패턴을 갖는 필름을 포함할 수 있으며, 예컨대 PI(폴리 이미드) 필름, PET(폴리에틸렌텔레프탈레이트) 필름, EVA(에틸렌비닐아세테이트)필름, PEN(폴리에틸렌나프탈레이트) 필름, TAC(트라아세틸셀룰로오스)필름, PAI(폴리아마이드-이미드), PEEK(폴리에테리-에테르-케톤), 퍼플루오로알콕시(PFA), 폴리페닐렌 설파이드(PPS), 수지 필름(PE, PP, PET) 등을 포함할 수 있다.
상기 기판(220)은 지지층(221), 상기 지지층(221) 상에 복수의 리드 전극(227,229), 상기 복수의 리드 전극(227,229)을 보호하는 보호층(223)을 포함할 수 있다. 상기 지지층(221)은 금속, 세라믹, FR계 수지 재질(예: FR-4)로 형성되거나, 필름 재질로 형성될 수 있다. 상기 지지층(221)이 금속 또는 세라믹 재질인 경우, 방열 특성이 개선될 수 있다. 상기 지지층(221)이 FR계 수지 재질인 경우, 비용이 절감될 수 있다. 상기 복수의 리드 전극(227,229)은 서로 이격될 수 있으며, 금속 재질로 형성될 수 있으며, 상기 발광부(100)의 각 발광 소자(111,113,115) 아래에 배치될 수 있다.
상기 보호층(223)은 투광층(230)과 기판(110) 사이에 배치될 수 있다. 상기 보호층(223)은 리드 전극(227,229) 사이에 배치될 수 있다. 상기 보호층(223)은 상기 리드 전극(227,229) 각각의 둘레에 배치될 수 있다. 이러한 보호층(223)에 의해 기판(220) 상에서의 리드 전극(229,229)을 갖는 회로 패턴을 보호할 수 있다. 상기 보호층(223)은 솔더 레지스트와 같은 재질로 형성되거나 절연 재질로 형성될 수 있다. 다른 예로서, 상기 보호층(223)은 예컨대, SiO2층, Si3N4층, TiO2층, Al2O3층, 및 MgO층 중 적어도 하나를 포함할 수 있다. 다른 예로서, 상기 기판(220)은 리드 전극(217,219) 아래에 절연층을 더 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 보호층(223)은 블랙 매트릭스 재질로 형성될 수 있으며, 상기 블랙 매트릭스 재질은 상기 기판(220) 상에서 명암 대비 율은 개선될 줄 수 있다. 상기 보호층(223)은 단층 또는 다층으로 구현될 수 있다. 여기서, 상기 보호층(223)이 블랙 매트릭스 재질인 경우, 예컨대 카본 블랙(carbon black), 그라파이트(Graphite) 또는 폴리 피롤(poly pyrrole)로 구현될 수 있다. 상기 보호층(223)이 블랙 매트릭스 재질인 경우, 크롬(Cr)을 이용하여 단층 또는 다층 구조로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 즉, 상기 블랙 매트릭스 재질은 안료가 파우더(powder) 형태로 제공되기 때문에 파우더들끼리 뭉치려는 습성으로 인해 두께가 상기 범위 미만인 경우 균일한 도포가 어려운 문제가 있다. 상기 블랙 매트릭스 재질의 표면에는 요철 패턴과 같은 러프니스(roughness)가 형성되어, 광의 확산성을 제어할 수 있다. 상기 보호층(223)은 광 흡수층일 수 있어, 상기 리드 전극(227,229) 보다 높은 광 흡수율을 가질 수 있다. 이러한 보호층(223)의 두께는 100㎛ 이하 예컨대, 5㎛ 내지 100㎛ 범위의 두께로 형성될 수 있으며, 상기 두께가 상기 범위 미만인 경우 흑체 복사를 할 수 없고 균일한 두께의 확보가 어려운 문제가 있다. 실시 예에 따른 기판은 보호층 없이 리드 전극이 배치될 수 있다.
상기 기판(220)의 두께는 100㎛ 이상 예컨대, 100㎛ 내지 500㎛ 범위 예컨대, 100㎛ 내지 400㎛ 범위로 형성될 수 있다. 상기 기판(220)의 두께가 상기 범위보다 두꺼우면 비아 전극(미도시)의 가공시 어려움이 존재하며, 상기 범위보다 얇은 경우 핸들링(handling)하는데 어려움이 있고 크랙(crack)이나 스크래치(scratch) 문제가 발생될 수 있다. 이러한 기판(220)이 상기한 두께로 제공됨으로써, 상기 발광 소자(111,113,115)를 지지하며 방열 효율의 저하를 방지할 수 있다. 상기 기판(220)은 상기 기판(220)의 리드 전극(227,229)에 연결되는 비아 전극 및 바닥 면에 상기 비아 전극과 연결되는 하부 전극이 배치될 수 있으며, 이에 대해 한정하지는 않는다.
상기 발광부(100)는 상기 기판(220) 상에 배치된 투광층(230)을 포함할 수 있다. 상기 투광층(230)은 상기 발광 소자(111,113,115)로부터 방출된 광을 투과시켜 줄 수 있다. 상기 투광층(230)은 상면 또는 상면 및 측면들로 광이 방출될 수 있다. 여기서, 상기 발광 소자(111,113,115)의 둘레에는 광 추출을 위해 반사 부재 예컨대, 수지물 내에 금속 화합물이 첨가된 부재가 더 배치될 수 있으며, 이에 대해 한정하지는 않는다.
상기 투광층(230)에는 확산제와 같은 불순물이 첨가될 수 있으며, 이에 대해 한정하지는 않는다. 상기 투광층(230)은 수지 재질 예컨대, 실리콘 또는 에폭시와 같은 투명한 재질을 포함할 수 있다. 상기 투광층(230)은 투명한 필름으로 구현될 수 있으며, 이에 대해 한정하지는 않는다.
상기 투광층(230)은 픽셀 영역(102)을 덮는 크기로 배치될 수 있다. 상기 투광층(230)은 상기 리드 전극(227,229), 상기 발광 소자(111,113,115) 및 상기 보호층(213)을 덮게 된다. 상기 투광층(230)의 표면은 요철 패턴과 같은 러프니스나 렌즈 형상을 포함할 수 있으며, 상기 러프니스는 외부 난반사를 줄여줄 수 있고, 렌즈 형상은 방출된 광의 지향 분포를 제어할 수 있다.
상기 투광층(230)의 픽셀 영역(102) 사이의 경계 영역에 블랙 매트릭스(235)를 갖는 장벽이 배치될 수 있다. 상기 블랙 매트릭스(235)는 상기 픽셀 영역(102) 사이의 경계 영역에 배치되어, 빛샘을 방지하고, 외관 품질을 개선하는 기능을 포함할 수 있다. 상기 블랙 매트릭스(235)는 불투명한 유기물질일 수 있다. 예컨대 상기 블랙 매트릭스(235)는 블랙 레진일 수 있다. 상기 블랙 매트릭스(235)는 제1 내지 제3 발광소자(111,113,115)와 대응되는 개구부를 포함할 수 있으며, 하나의 개구부는 표시장치의 하나의 픽셀 영역(102)과 대응되고, 하나의 발광부(100)를 수용할 수 있다. 상기 블랙 매트릭스(235)의 높이(수직한 두께)는 상기 투광층(230)의 두께와 같을 수 있으나, 이에 한정되는 것은 아니다. 상기 블랙 매트릭스(235)는 하나의 픽셀 영역(102)이 아닌, 다수의 픽셀 영역(102)의 외측을 모두 감싸는 매트릭스 구조일 수 있다. 상기 블랙 매트릭스(235)는 인접한 발광부(100) 사이의 빛의 간섭을 차단하고, 표시장치의 구동 정지 시에 블랙 컬러의 화면을 제공함으로써, 외관 품질을 향상시킬 수 있고, 각각의 픽셀의 컬러 구현 신뢰도를 향상시킬 수 있다. 실시 예는 풀 컬러를 구현하여 영상 및 이미지를 구현할 수 있는 발광 모듈(1000)을 제공하되, 발광 모듈(1000)의 구성을 간소화하여 슬림화 및 고휘도를 구현할 수 있다.
도 2를 참조하면, 상기 발광부(100) 각각은 복수의 발광 소자 예컨대, 제1 내지 제3발광 소자(111,113,115)를 포함한다. 상기 제1발광 소자(111)는 청색(Blue) 발광 소자일 수 있으며, 상기 제2발광 소자(113)는 녹색(Green) 발광 소자일 수 있으며, 상기 제3발광 소자(115)는 적색(Red) 발광 소자일 수 있다.
상기 제1발광 소자(111)는 제1발광 구조물(13) 및 복수의 전극(17,19)을 포함하며, 상기 제1발광 구조물(13)은 II족-VI족 화합물 반도체 및 III족-V족 화합물 반도체 중 적어도 하나를 포함할 수 있다. 상기 제1발광 구조물(13)은 InxAlyGa1 -x- yN (0≤≤x≤≤1, 0≤≤y≤≤1, 0≤≤x+y≤≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있으며, 이에 한정되는 것은 아니다. 상기 제1발광 구조물(13)은 도 16과 같이 제1도전형 반도체층(13A), 활성층(13B) 및 제2도전형 반도체층(13C)을 포함할 수 있다. 상기 제1발광 소자(111)의 전극(17,19)은 예컨대, 서로 분리된 제1전극(17) 및 제2전극(19)을 포함하며, 상기 제1전극(17)은 제1도전형 반도체층(도 16의 13A)과 연결되며, 상기 제2전극(19)은 제2도전형 반도체층(도 16의 13B)과 연결될 수 있다. 상기 제1발광 소자(111)는 상기 제1발광 구조물(13) 위에 투광성 기판(11)을 포함할 수 있으며, 상기 투광성 기판(11)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP 중 적어도 하나를 포함할 수 있다. 상기 제1발광 소자(111)는 투광성 기판(11) 없이 배치될 수 있다.
상기 제2발광 소자(113)는 제2발광 구조물(23) 및 복수의 전극(17,19)을 포함하며, 상기 제2발광 구조물(23)은 II족-VI족 화합물 반도체 및 III족-V족 화합물 반도체 중 적어도 하나를 포함할 수 있다. 상기 제2발광 구조물(23)은 InxAlyGa1 -x- yN (0≤≤x≤≤1, 0≤≤y≤≤1, 0≤≤x+y≤≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있으며, 이에 한정되는 것은 아니다. 상기 제2발광 소자(113)의 전극(17,19)은 서로 분리된 제1,2전극(17,19)을 포함하며 제2발광 구조물(23)에 연결된다. 상기 제2발광 소자(113)는 상기 제2발광 구조물(23) 위에 투광성 기판(21)을 포함할 수 있으며, 상기 투광성 기판(21)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP 중 적어도 하나를 포함할 수 있다. 상기 제2발광 소자(113)는 투광성 기판(21) 없이 배치될 수 있다.
상기 제3발광 소자(115)는 제3발광 구조물(33) 및 복수의 전극(17,19)을 포함할 수 있으며, 상기 제3발광 구조물(33)은 II족-VI족 화합물 반도체 및 III족-V족 화합물 반도체 중 적어도 하나를 포함할 수 있다. 상기 제3발광 구조물(33)은 InxAlyGa1-x-yP (0≤≤x≤≤1, 0≤≤y≤≤1, 0≤≤x+y≤≤1) 또는 InxAlyGa1 -x- yN (0≤≤x≤≤1, 0≤≤y≤≤1, 0≤≤x+y≤≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있으며, 이에 한정하는 것은 아니다. 상기 제3발광 소자(115)의 전극(17,19)은 서로 분리된 제1,2전극(17,19)을 포함하며 상기 제3발광 구조물(33)에 연결될 수 있다. 상기 제3발광 소자(115)는 상기 제3발광 구조물(33) 위에 투광성 기판(31)을 포함할 수 있으며, 상기 투광성 기판(31)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga2O3 중 적어도 하나를 포함할 수 있다. 상기 제3발광 소자(115)는 투광성 기판(31) 없이 배치될 수 있다. 다른 예로서, 상기 제3발광 소자(115)는 청색 광을 발광하는 발광 구조물 상에 적색 형광체층이 배치된 구조를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
도 2 및 도 3을 참조하면, 상기 제1발광 소자(111)의 제1전극(17)은 기판(220)의 제1리드 전극(227)과 대면하여 서로 연결되며, 상기 제2전극(19)은 기판(220)의 제2리드 전극(229)과 대면하여 서로 연결된다. 이에 따라 제1발광 소자(111)는 기판(220)의 제1,2리드 전극(227,229)을 통해 전원을 공급받아 동작할 수 있다. 상기 제1발광 소자(111)의 제1전극(17) 및 제2전극(19)은 기판(220)의 제1리드 전극(227)과 제2리드 전극(229)에 본딩 예컨대, 금속 본딩 또는 유테틱 본딩(Eutectic bonding)될 수 있다.
상기 제2발광 소자(113)의 제1전극(17,19)은 기판(220)의 제1리드 전극(227)과 대면하여 서로 연결되며, 상기 제2전극(19)은 기판(220)의 제2리드 전극(229)과 대면하여 서로 연결된다. 이에 따라 제2발광 소자(113)는 기판(220)의 제1,2리드 전극(227,229)을 통해 전원을 공급받아 동작할 수 있다. 상기 제2발광 소자(113)의 제1전극(17) 및 제2전(19)극은 기판(220)의 제1리드 전극(227)과 제2리드 전극(229)에 본딩 예컨대, 금속 본딩 또는 유테틱 본딩(Eutectic bonding)될 수 있다.
상기 제3발광 소자(115)의 제1전극(17)은 기판(220)의 제1리드 전극(227)과 대면하여 서로 연결되며, 상기 제2전극(19)은 기판(220)의 제2리드 전극(229)과 대면하여 서로 연결된다. 이에 따라 제3발광 소자(115)는 기판(220)의 제1,2리드 전극(227,229)을 통해 전원을 공급받아 동작할 수 있다. 상기 제3발광 소자(115)의 제1전극(17) 및 제2전극(19)은 기판(220)의 제1리드 전극(227)과 제2리드 전극(229)에 본딩 예컨대, 금속 본딩 또는 유테틱 본딩(Eutectic bonding)될 수 있다.
상기 제1 내지 제3발광 소자(111,113,115)는 개별 구동될 수 있다. 여기서, 상기 기판(220)의 제1,2리드 전극(227,229) 중 어느 하나는 상기 제1,2,3 발광 소자 (111,113,115)의 애노드 또는 캐소드에 공통으로 연결될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1,2,3발광 소자(111,113,115) 중 적어도 하나, 2개, 또는 모두는 상기 기판(220) 상에 플립 칩 본딩될 수 있다. 상기 제1,2,3 발광 소자(111,113,115)는 예컨대, 수평형 혹은 수직형 칩일 수 있다. 실시 예에 따른 발광 모듈(1000)는 표시 장치의 해상도에 따라 수십 만개 이상의 발광 소자들을 배열하고 본딩하는 데 걸리는 시간과 공정을 개선시켜 줄 수 있다. 또한 실시 예는 적어도 하나 또는 복수의 발광 소자(111,113,115)를 플립 칩 본딩을 수행함으로써, 와이어를 연결하는 본딩 공정을 제거할 수 있다. 또한 칩 사이즈의 소형화로 인해 콜레트(collet) 장비를 이용한 칩 배열이나 이동 수량에 한계가 있고, 청색, 적색, 녹색의 발광 소자별로 배열 및 본딩하게 되므로, 작업 공정이나 시간이 길어지는 문제가 있다.
실시 예는 외부 자기장에 의해 강하게 자화되는 강자성 물질을 이용하여, 발광 소자(111,113,115)를 기판(220)에 정렬하고자 한다. 실시 예는 발광 소자(111,113,115) 중 적어도 하나 또는 모두는 강자성 물질 또는 강자성을 띄는 물질을 갖는 전극을 포함하며, 상기 기판(220)은 강자성 물질 또는 강자성을 띄는 물질을 갖는 리드 전극을 포함할 수 있으며, 상기 강자성 물질을 갖는 전극과 리드 전극은 서로 대면하여 연결될 수 있다.
실시 예에 있어서, 제1,2,3발광 소자(111,113,115) 중 적어도 하나 또는 모두는 복수의 전극(17,19) 중 어느 하나가 강자성 물질을 포함하며, 나머지 하나는 반자성 물질 또는/및 상자성 물질을 포함할 수 있다. 실시 예에 따른 기판(220)의 복수의 리드 전극(227,229) 중 어느 하나는 강자성 물질을 포함할 수 있고, 나머지 하나는 반자성 물질을 포함할 수 있다. 상기 강자성 물질을 갖는 전극과 리드 전극은 서로 대면하여 연결될 수 있고, 반자성 물질을 갖는 전극과 리드 전극은 서로 대면할 수 있다.
일 예로서, 상기 제1,2,3발광 소자(111,113,115)의 제1전극(17)은 강자성 물질을 포함하며, 제2전극(19)은 반자성 물질 또는/및 상자성 물질을 포함할 수 있다. 상기 기판(220)의 제1,2리드 전극(227,229) 중 상기 발광 소자(111,113,115)의 제1전극(17)과 대면하는 제1리드 전극(227)은 강자성 물질을 포함할 수 있으며, 제2리드 전극(229)은 반자성 물질이거나 반자성 물질 및 상자성 물질을 포함할 수 있다. 상기 제1전극(17)은 강자성 물질 및 상자성 물질을 포함할 수 있으며, 이하 강자성 물질을 포함하는 예로 설명하기로 한다.
반대로, 상기 제1,2,3발광 소자(111,113,115)의 제2전극(19)은 강자성 물질을 포함하며, 제2전극(17)은 반자성 물질 또는/및 상자성 물질을 포함할 수 있으며, 상기 기판(220)의 제1,2리드 전극(227,229) 중 상기 발광 소자(111,113,115)의 제2전극(19)과 대면하는 제2리드 전극(229)은 강자성 물질을 포함할 수 있으며, 제1리드 전극(227)은 반자성 물질이거나 반자성 물질 및 상자성 물질을 포함할 수 있다.
여기서, 상기 강자성(ferromagnetism)을 띄는 물질은 자기장이 가해지면, 자기장의 방향으로 강하게 자화되는 물질로서, 니켈(Ni), 철(Fe) 및 코발트(Co)를 포함할 수 있다. 상기 상자성(Para magnetism)을 띄는 물질은 외부 자기장이 가해지면, 자기장의 방향으로 약화게 자화되는 물질로서, 알루미늄(Al), 주석(Sn), 백금(Pt)을 포함할 수 있다. 상기 반자성(diamagnetism)을 띄는 물질은 자기장이 가해지면, 자기장과 반대 방향으로 자화되는 물질로서, 금(Au), 은(Ag), 구리(Cu)를 포함할 수 있다. 실시 예의 설명에 있어서, 강자성 물질은 강자성을 띄는 물질일 수 있으며, 반자성 물질은 반자성을 띄는 물질일 수 있으며, 상자성 물질은 상자성을 띄는 물질일 수 있다.
이하 설명의 편의를 위해, 제1발광 소자(111)를 기준으로 설명하기로 하며, 제2,3발광 소자(113,115)는 제1발광 소자(111)의 설명을 참조하기로 하며, 제1전극 및 제1리드 전극에 강자성 물질을 갖는 예로 설명하기로 한다.
상기 제1발광 소자(111)는 제1전극(17)이 강자성 물질을 포함할 수 있으며, 상기 제2전극(19)은 반자성 물질을 포함하거나 반자성 물질 및 상자성 물질 중 적어도 하나를 포함할 수 있다. 상기 제1전극(17)은 니켈(Ni), 코발트(Co), 철(Fe) 중 적어도 하나를 포함하며, 예컨대 니켈 또는 니켈 합금을 포함할 수 있다. 상기 제1전극(17)은 예컨대, Ti, Cr, Al, Ni, Sn, In, Au 중 적어도 3개 예컨대, 적어도 강자성 물질을 포함할 수 있다. 상기 제2전극(19)은 알루미늄(Al), 주석(Sn), 백금(Pt), 이리듐(Ir), 알루미늄 합금, 주석 합금, 백금 합금, 이리듐 합금, 금(Au), 은(Ag), 구리(Cu), 은 합금, 구리 합금 중 적어도 하나를 포함할 수 있다. 상기 제2전극(19)은 강자성을 띄는 물질 없이 형성될 수 있다. 상기 제2전극(19)은 예컨대, Ti, Cr, Al, Cu, Sn, In, Au 중 적어도 2층 또는 그 이상으로 형성될 수 있다. 실시 예에 따른 제1,2전극(17,19)은 본딩 물질을 포함할 수 있으며, 예컨대 주석(Sn) 또는/및 인듐(In) 이외의 비스무스트(Bi), 카드늄(Cd), 납(Pb) 중 적어도 하나 또는 이들을 선택적으로 갖는 합금을 포함할 수 있다.
상기 기판(220)의 제1리드 전극(227)은 강자성 물질을 포함할 수 있으며, 상기 제2리드 전극(229)은 반자성 물질을 포함하거나 반자성 물질 및 상자성 물질 중 적어도 하나를 포함할 수 있다. 상기 제2리드 전극(229)은 강자성을 띄는 물질 또는 강자성 기능을 하는 층을 포함하지 않을 수 있다. 상기 제2리드 전극(229)은 반자성 물질만으로 이루어진 경우, 외부 자력에 영향을 받지 않을 수 있다.
실시 예에 따른 발광 소자의 전극과 기판의 리드 전극의 자극으로 분류하면, 상기 제1발광 소자(111)의 제1전극(17)은 제1자성체를 포함할 수 있으며, 상기 기판(220)의 제1리드 전극(227)은 제2자성체를 포함할 수 있다. 상기 제1자성체와 상기 제2자성체는 서로 다른 자극을 가질 수 있다. 상기 제1자성체가 N극이면, 제2자성체는 S극일 수 있으며, 반대로 상기 제1자성체가 S극이면 상기 제2자성체는 N극일 수 있다.
도 2 및 도 3을 참조하면, 상기 제1발광 소자(111)의 제1전극(17)과 상기 기판(220)의 제1리드 전극(227) 사이에는 서로 잡아당기는 인력이 작용될 수 있다. 이에 따라 제1발광소자(111)는 제1리드 전극(227)과 제1전극(17)의 인력에 의해, 상기 기판(220) 상에 밀착될 수 있다. 이때 상기 제1리드 전극(227)과 제1전극(17)의 정렬로 인해 상기 제1발광 소자(111)의 제2전극(19)은 제2리드 전극(229) 상에 놓일 수 있다. 상기 제1발광 소자(111)의 제1전극(17) 및 제2전극(19)은 상기 기판(220)의 제1리드 전극(227)과 제2리드 전극(229)에 본딩 예컨대, 금속 본딩 또는 유테틱 본딩(Eutectic bonding)될 수 있다.
이에 따라 제1발광 소자(111)가 하나 또는 그 이상이 상기 기판(220) 상에 정렬됨으로써, 도 1의 발광 모듈(1000) 내의 제1발광 소자(111)들이 각 발광부(100) 내에서 상기한 방식으로 정렬될 수 있어, 별도의 장비를 이용하여 발광 소자들을 이동 및 정렬하는 공정을 수행하지 않을 수 있다. 또한 상기 제1발광 소자(111)들의 제1,2전극(17,19)이 상기 기판(220)의 제1,2리드 전극(227,229)에 별도의 솔더나 와이어를 이용하지 않고 상호 금속 본딩됨으로써, 발광 모듈의 제조 공정에서 발광 소자들의 연결을 위한 솔더 공정이나 와이어 공정을 제거할 수 있다. 또한 도 1의 발광 모듈의 발광부(100) 각각에 배치된 제2,3발광 소자들(113,115)을 순차적으로 상기한 방식으로 자성체를 이용하여 정렬시키고 자체 본딩하게 됨으로써, 전체 발광 소자들의 탑재에 소요되는 공정이나 시간을 줄일 수 있다. 이에 따라 발광 소자 예컨대, LED를 이용한 표시 장치의 제조 시간을 단축시켜 줄 수 있다.
상기 제1발광 소자(111)의 전극의 층 구조는 다음과 같다. 상기 제2,3발광 소자(113,115)의 전극의 층 구조는 제1발광 소자(111)의 전극과 동일한 적층 구조를 가질 수 있으므로, 제1발광 소자(111)의 전극을 참조하기로 한다.
도 3은 제1실시 예로서, 발광 소자의 전극 중 어느 하나는 강자성 물질을 포함하며, 다른 하나는 강자성, 반자성, 상자성을 띄는 물질 없이 형성될 수 있다.
도 3을 참조하면, 제1발광 소자(111)의 제1전극(17)은 적어도 2층 이상의 구조로서, 제1층(171)은 접착 물질 또는 확산 베리어 물질로서, 티타늄(Ti), 크롬(Cr)을 포함할 수 있으며, 단층 또는 다층으로 형성될 수 있다. 제2층(172)은 제1층(171) 아래에 배치된 강자성 물질을 포함하며, 예컨대 니켈(Ni), 철(Fe), 코발트(Co) 중 적어도 하나를 포함할 수 있으며, 단층 또는 다층으로 형성될 수 있다. 상기 제2층(172)는 30nm 이상의 두께로 형성할 수 있으며, 상기 두께가 상기 범위 이하이면 표면적 감소로 자력이 약해져 상호 끌어당기는 힘이 저하될 수 있고, 발광 소자의 정렬 위치가 틀어질 수 있는 문제가 있다. 상기 제2층(172)은 상기 강자성 물질과 접착 물질(예: Ti, Cr)을 갖고 다층으로 형성될 수 있다. 제3층(173)은 제2층(172) 아래에 본딩 물질 및 산화 방지 물질로서 금(Au)을 포함할 수 있으며, 단층 또는 다층으로 형성될 수 있다. 상기 제1층(171)은 상기 제2층(172)인 강자성 물질이 접착 물질로 기능할 경우, 제거될 수 있다. 제1발광 소자(111)의 제2전극(19)은 적어도 2층 구조로서, 제1층(191)은 접착물질 또는 확산 베리어 물질로서, 티타늄(Ti), 및 크롬(Cr) 중 적어도 하나를 포함할 수 있으며 단층 또는 다층으로 형성될 수 있다. 제2층(192)은 제1층(191) 아래에 배치된 접합 물질 및 산화 방지 물질로서, 금(Au)을 포함할 수 있으며, 단층 또는 다층으로 형성될 수 있다. 상기 제2전극(19)는 반자성 기능을 하는 층을 갖지 않을 수 있다. 상기 제1전극(17)과 제2전극(19)은 서로 동일한 층 수 또는 상이한 층 수로 형성될 수 있다.
도 4는 제1실시 예로서, 기판의 리드 전극을 나타낸 도면이며, 도 3의 발광 소자에 대면되는 리드 전극을 가질 수 있다.
도 4를 참조하면, 상기 기판(220)의 제1리드 전극(227)은 복수의 층 구조 예컨대, 2층 이상의 층 구조를 포함하며, 제1내지 제3층(51,52,53)을 포함한다. 상기 제1층(51)은 지지층(221) 상에 배치되며 열 전도성 물질 또는 반자성 물질 예컨대, 구리(Cu)를 포함할 수 있으며, 단층 또는 다층으로 형성될 수 있다. 상기 제1층(51)과 지지층(221) 사이에 접착층이 더 배치될 수 있으며, 예컨대 티타늄(Ti)이나 니켈(Ni)이 더 배치될 수 있다. 상기 제2층(52)은 제1층(51)과 제3층(53) 사이에 배치되며 강자성 물질일 수 있으며, 예컨대 니켈(Ni)를 포함할 수 있으며, 단층 또는 다층으로 형성될 수 있다. 상기 제3층(53)은 제2층(52) 아래에 배치되며 산화 방지층으로서, 예컨대 금(Au)을 포함할 수 있으며, 단층 또는 다층으로 형성될 수 있다.
상기 제1리드 전극(227)은 강자성 물질을 갖는 금속층을 단층으로 한 경우, 30nm 이상의 두께를 가질 수 있다. 상기 제1리드 전극(227) 내에서 강자성 물질을 갖는 층(들)의 두께가 상기 범위 이하이면 표면적 감소로 자력이 약해져 상호 끌어당기는 힘이 저하될 수 있고, 발광 소자의 정렬 위치가 틀어질 수 있는 문제가 있다.
상기 기판(220)의 제2리드 전극(229)은 복수의 층 구조 예컨대, 2층 이상의 층 구조를 포함하며, 제1 및 제2층(61,62)을 포함한다. 상기 제1층(61)은 지지층(221) 상에 배치되며 열 전도성 물질 또는 반자성 물질 예컨대, 구리(Cu)를 포함할 수 있으며, 단층 또는 다층으로 형성될 수 있다. 상기 제1층(61)과 지지층(221) 사이에 접착층이 더 배치될 수 있으며, 예컨대 티타늄(Ti)이 더 배치될 수 있다. 상기 제2층(62)은 제1층(61) 아래에 배치되며 산화 방지층으로서, 예컨대 금(Au)을 포함할 수 있으며, 단층 또는 다층으로 형성될 수 있다.
도 5와 같이 상기 제1발광 소자(111)의 제1전극(17)의 바닥 면적(A1ⅹB1)은 상기 기판(220)의 제1리드 전극(227)의 상면 면적(A2ⅹB2)보다 작을 수 있으며, 제2전극(19)의 바닥 면적은 상기 기판(220)의 상면 면적보다 작을 수 있다. 이에 따라 제1,2전극(17,19)이 본딩 후 전기적인 간섭을 받지 않을 수 있다. 상기 제1,2리드 전극(227,229) 간의 간격(D1)은 제1,2전극(17,19) 간의 간격보다 더 이격될 수 있어, 본딩 후의 전기적인 간섭 문제를 방지할 수 있다.
도 6 내지 도 8은 실시 예에 따른 발광 모듈의 탑재 예를 설명하기 위한 도면이다.
도 6을 참조하면, 제1발광 소자(111)는 강자성 물질을 갖는 제1전극(17)을 자화시켜 자력을 갖도록 하고, 제2전극(19)은 자력을 갖지 않도록 한다. 상기 기판(220)의 바닥 면 아래에 전자석 트레이(290)을 배치한 다음, 상기 제1발광 소자(111)를 기판(220) 상의 제1,2리드 전극(227,229)과 대면하도록 배치할 수 있다. 여기서, 상기 전자석 트레이(290)에 전류를 공급하게 되면, 상기 전자석에 의한 자력에 의해 상기 기판(220)의 제1리드 전극(227)은 자화되어 자력을 가지며 상기 제1발광 소자(111)의 제1전극(17)과 인력(F1)이 발생되어, 도 7과 같이 상기 제1발광 소자(111)는 기판(220) 상에 정렬될 수 있다. 상기 제1발광 소자(111)의 제2전극(19)은 상기 기판(220)의 제2전극(19)으로 밀착될 수 있다. 이때 제1발광 소자(111)는 보자력에 의해 기판(220)에 밀착된 상태로 유지될 수 있으며, 이 경우 전자석에 공급된 전류는 차단할 수 있다.
도 8과 같이 상기 기판(220)의 제1,2리드 전극(227,229)에 상기 제1발광 소자(111)의 제1,2전극(17,19)이 정렬되어 밀착되면, 금속 본딩 공정에 의해 상기 제1발광 소자(111)의 제1,2전극(17,19)은 상기 기판(220)의 제1,2리드 전극(227,229)에 금속 본딩 예컨대, 유테틱 본딩될 수 있다. 이때, 상기 제1전극(17)과 제1리드 전극(227)은 제1전극(17) 내의 본딩 물질 예컨대, 주석(Sn)과 강자성 물질에 의한 본딩이 이루어지며, 상기 제2전극(19)과 제2리드 전극(229)은 본딩 물질 예컨대, 주석(Sn)에 의해 본딩이 이루어질 수 있다.
여기서, 금속 본딩이 진행되면, 본딩 부분에는 제1,2접합층(17B,19B)이 발생될 수 있다. 상기 제1접합층(17B)은 제1발광 소자(111)의 제1전극(17A)의 일부 물질과, 기판(220)의 제1리드 전극의 일부 물질이 혼합되어 형성될 수 있다. 또한 상기 제1전극에 혼합되지 않고 남아있는 층들(17A)은 도 3에서 제1층(171)이 될 수 있고, 제1리드 전극에 혼합되지 않고 남아있는 층(227A)은 도 4에서 제1층(51)이 일부 남거나 남아있지 않고 혼합될 수 있다. 상기 제2접합층(19B)은 제1발광 소자(111)의 제2전극(도 3의 19)의 일부 물질과, 기판(220)의 제2리드 전극(229A)의 일부 물질이 혼합되어 형성될 수 있다. 또한 상기 제2전극에 혼합되지 않고 남아있는 층들(19A)은 도 3에서 제1층(191)이 될 수 있고, 제2리드 전극에 혼합되지 않고 남아있는 층(229A)은 도 4에서 제1층(61)이 일부 남거나 남아있지 않고 혼합될 수 있다. 이러한 제1접합층(17B)은 적어도 강자성체 물질과 본딩층의 합금을 포함할 수 있으며, 상기 제2접합층(19B)은 반자성체 물질과 본딩층의 합금을 포함할 수 있다. 이러한 금속 본딩 공정으로 인해 제1발광 소자(111)와 기판(220)의 접착력이 높아, 전기 전도도 및 열 전도성이 개선될 수 있다.
상기 제1접합층(17B)에는 본딩층으로서, 주석, 인듐, 비스무스트(Bi), 카드늄(Cd), 납(Pb) 중 적어도 하나 또는 이들을 선택적으로 갖는 합금이 강자성 물질과 혼합될 수 있다. 제2접합층(19B)에는 본딩층으로서, 주석, 인듐, 비스무스트(Bi), 카드늄(Cd), 납(Pb) 중 적어도 하나 또는 이들을 선택적으로 갖는 합금이 반자성 물질과 혼합될 수 있다.
도 9와 같이, 상기 제1발광 소자(111)의 제1전극(17A)과 기판(220)의 제1리드 전극(227A)은 제1접합층(17B)에 의해 서로 접합되고 전기적으로 연결될 수 있다. 상기 제1접합층(17B)의 두께(Tb)는 제1전극(17A) 또는 제1리드 전극(227A)의 두께보다 두꺼울 수 있다. 상기 제1접합층의 두께(Tb)는, 상기 제1접합층(17B), 제1전극(17A), 상기 제1리드 전극(227A)의 합 두께(Ta)의 40% 이상 예컨대, 45% 이상일 수 있다. 상기 제1접합층(17B)의 두께(Tb)가 상기 합 두께(Ta)의 40% 미만인 경우, 접합 효율로 낮아져 전기 전도 및 열 전도 특성이 저하될 수 있다.
상기 제1발광 소자(111)의 제2전극(19A)과 기판(220)의 제2리드 전극(229A)은 제2접합층(19B)에 의해 서로 접합되고 전기적으로 연결될 수 있다. 상기 제2접합층(19B)의 두께(Tb)는 제2전극(19A) 또는 제2리드 전극(229A)의 두께보다 두꺼울 수 있다. 상기 제2접합층(19B)의 두께(Tb)는, 상기 제2접합층(19B), 제2전극(19A), 상기 제2리드 전극(229A)의 합 두께(Ta)의 40% 이상 예컨대, 45% 이상일 수 있다. 상기 제2접합층(19B)의 두께(Tb)가 상기 합 두께(Ta)의 40% 미만인 경우, 접합 효율로 낮아져 전기 전도 및 열 전도 특성이 저하될 수 있다. 여기서, 상기 기판(220)의 제1리드 전극(227A)과 제1접합층(17B)의 두께 비율은 1:1 내지 1:3.5일 수 있으며, 상기 제2리드 전극(229A)과 제2접합층(19B)의 두께 비율은 1:1 내지 1:3.5일 수 있다. 상기 제1,2접합층(17B,19B)가 상기한 비율을 가짐으로써, 자성 물질들에 의한 열 전도 및 전기 전도율이 개선될 수 있다.
실시 예는 발광 소자의 전극과 기판의 리드 전극 사이에 감광성 페이스트를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
여기서, 도 10과 같이, 기판(220)의 제1리드 전극(227)과 제1발광 소자(111)의 제1전극(17)은 서로 대면하는 자극은 서로 반대의 자극일 수 있으며, 예컨대 S극(또는 N극)과 N극(또는 S극)일 수 있다. 이에 따라 기판(220)의 제1리드 전극(227)과 제1발광 소자(111)의 제1전극(17)은 서로 대면하는 부분에서 서로 잡아당기는 인력(F1)이 작용될 수 있다.
다른 예로서, 도 11과 같이, 기판(220)의 제1리드 전극(227)과 제1발광 소자(111)의 제1전극(17)은 서로 대면하는 자극을 서로 반대로 형성시키고, 기판(220)의 제2리드 전극(229)과 제1발광 소자(111)의 제2전극(19)은 서로 대면하는 자극이 서로 다르도록 하되, 상기 제1전극(17) 및 제1리드 전극(227)과는 반대의 자극으로 형성할 수 있다. 이에 따라 기판(220)의 제1리드 전극(227)과 제1발광 소자(111)의 제1전극(17)은 서로 대면하는 영역에서 서로 잡아당기는 인력(F1)이 작용될 수 있고, 기판(220)의 제2리드 전극(229)과 제1발광 소자(111)의 제2전극(19)은 서로 대면하는 영역에서 인력(F2)이 작용될 수 있고, 다른 전극과는 서로 밀어내는 척력(F3)이 작용될 수 있다. 즉, 제1,2전극(17,19)과 제1,2리드 전극(227,229) 각각에 강자성 물질을 첨가하되, 서로 반대의 자극을 형성하여 인력이 작용되도록 하고, 인접한 전극들 및 리드 전극들은 척력(F3)이 발생되도록 할 수 있다. 이에 따라 제1발광 소자(111)의 애노드 단자와 캐소드 단자의 구분을 하지 않더라도 서로 동일한 다른 자극에 의해 구분될 수 있다.
도 12는 제2실시 예로서, 발광 소자의 제1전극(17)은 강자성 물질을 갖고, 제2전극(19)은 반자성 물질을 구비할 수 있다.
도 12를 참조하면, 제1발광 소자(111)의 제1전극(17)은 적어도 4층 구조로서, 제1층(L1)은 접착 물질 또는 확산 베리어 물질로서, 크롬(Cr)을 포함할 수 있으며, 제2층(L2)은 제1층(L1) 아래에 배치된 강자성 물질을 포함하며, 제3층(L3)은 제2층(L2) 아래에 본딩 물질로서 주석이나 인듐을 포함하며, 제4층(L4)은 제3층(L3) 아래에 산화 방지 물질로서, 금(Au)을 포함할 수 있다. 제1발광 소자(111)의 제2전극(19)은 적어도 4층 구조로서, 제1층(L5)은 접착물질 또는 확산 베리어 물질로서, 크롬(Cr)을 포함할 수 있으며, 제2층(L6)은 제1층(L5) 아래에 배치된 반자성 물질을 포함하며, 제3층(L7)은 제2층(L6) 아래에 본딩 물질로서 주석이나 인듐을 포함하며, 제4층(L8)은 제3층(L7) 아래에 산화 방지 물질로서, 금(Au)을 포함할 수 있다. 상기 제2전극(19)의 반자성 물질은 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1전극(17)과 제2전극(19)은 동일한 층 수로 형성될 수 있다.
도 13는 제3실시 예로서, 발광 소자의 제1전극(17)은 강자성 물질을 갖고, 제2전극(19)은 반자성 물질을 하는 기능의 층을 갖지 않고 확산 베리어 기능을 하는 층을 구비할 수 있다.
도 13을 참조하면, 제1발광 소자(111)의 제1전극(17)은 적어도 5층 구조로서, 제1층(L21)은 접착 물질로서, 티타늄(Ti)을 포함할 수 있으며, 제2층(L22)은 제1층(L21) 아래에 확산 방지 물질로서, 알루미늄(Al)을 포함하며, 제3층(L23)은 제2층(L22) 아래에 강자성 물질을 포함하며, 제4층(L24)은 제3층(L23) 아래에 본딩 물질로서 주석이나 인듐을 포함하며, 제5층(L25)은 제4층(L24) 아래에 산화 방지 물질로서, 금(Au)을 포함할 수 있다. 제1발광 소자(111)의 제2전극(19)은 적어도 4층 구조로서, 제1층(L26)은 접착 물질로서, 티타늄(Ti)을 포함할 수 있으며, 제2층(L27)은 제1층(L26) 아래에 확산 방지 물질로서 알루미늄(Al)을 포함하며, 제3층(L28)은 제2층(L27) 아래에 본딩 물질로서 주석이나 인듐을 포함하며, 제4층(L28)은 제3층(L27) 아래에 산화 방지 물질로서, 금(Au)을 포함할 수 있다. 상기 제2전극(19)의 반자성 물질은 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1전극(17)과 제2전극(19)은 상이한 층 수로 형성될 수 있다.
도 14는 제4실시 예로서, 발광 소자(111)의 제1전극(17)은 강자성 물질을 갖는 층이 복수로 배치될 수 있으며, 제2전극(19)는 반자성 물질을 갖는 층이 구비할 수 있다.
도 14를 참조하면, 제1발광 소자(111)의 제1전극(17)은 복수의 층 구조를 가지며, 상기 복수의 층 구조는 3층 이상 예컨대, 제1층 내지 제9층(71-79)을 포함할 수 있다. 상기 제1층(71)은 제1발광 구조물(13)에 인접하거나 접촉된 층이며, 접착층일 수 있으며, 예컨대 티타늄(Ti) 또는 이의 합금을 포함할 수 있다. 상기 제2층(72)은 상기 제1층(71) 아래에 배치되며, 확산 베리어층일 수 있으며, 예컨대 알루미늄(Al) 또는 이의 합금을 포함할 수 있다. 상기 제3층(73)은 제2층(72)과 제4층(74) 사이에 배치되며 강자성 물질일 수 있으며, 예컨대 니켈(Ni)를 포함할 수 있다. 상기 제4층(74)은 제2층(72) 및 제5층(75) 사이를 접착해 주는 접착층일 수 있으며, 예컨대 티타늄(Ti) 또는 이의 합금을 포함할 수 있다. 상기 제5층(75)은 제4층(74) 아래에 배치된 확산 베리어층일 수 있으며, 예컨대 알루미늄(Al) 또는 이의 합금을 포함할 수 있다. 상기 제6층(76)은 제5층(75)과 제7층(77) 사이에 배치되며 강자성 물질층일 수 있으며, 예컨대 니켈(Ni)를 포함할 수 있다. 상기 제7층(77)은 제6층(76)과 제8층(78)을 접착시켜 주는 접착층일 수 있으며, 티타늄(Ti)을 포함할 수 있다. 상기 제8층(78)은 제7층(77)과 제9층(79) 사이에 배치되며 본딩층일 수 있으며, 예컨대 주석(Sn) 또는/및 인듐(In)을 포함할 수 있다. 상기 제9층(79)은 제8층(78) 아래에 배치되며 산화 방지층으로서, 예컨대 금(Au)을 포함할 수 있다.
실시 예에 따른 제1전극(17)은 강자성 물질을 갖는 금속층(73,76)은 2층 이상일 수 있으며, 서로 이격될 수 있다. 상기 제1전극(17)은 강자성 물질을 갖는 금속층(73,76)이 접착층과 산화 방지층 사이에 배치되거나, 확산 베리어층과 접합층 사이에 배치될 수 있다.
상기 제1전극(17)은 강자성 물질을 갖는 금속층(73,76)이 복층인 경우, 접착층과 교대로 배치될 수 있다. 상기 제1전극(17)은 강자성 물질을 갖는 금속층(73,76)이 복층인 경우, 확산 방지층과 교대로 배치될 수 있다.
상기 제1전극(17)은 강자성 물질을 갖는 금속층(73,76)이 복층인 경우, 각각의 층은 5nm 이상이고 복층들의 두께 합은 30nm 이상일 수 있다. 다른 예로서, 상기 제1전극(17)은 강자성 물질을 갖는 금속층이 단층인 경우 30nm 이상의 두께로 형성할 수 있다. 상기 제1전극(17) 내에서 강자성 물질을 갖는 층(들)의 두께가 상기 범위 이하이면 표면적 감소로 자력이 약해져 상호 끌어당기는 힘이 저하될 수 있고, 발광 소자의 정렬 위치가 틀어질 수 있는 문제가 있다.
상기 제1발광 소자(111)의 제2전극(19)은 복수의 층 구조를 가지며, 상기 복수의 층 구조는 3층 이상 예컨대, 제1층 내지 제9층(91-99)을 포함할 수 있다. 상기 제1층(91)은 제1발광 구조물에 인접하거나 접촉된 층이며, 접착층일 수 있으며, 예컨대 티타늄(Ti) 또는 이의 합금을 포함할 수 있다. 상기 제2층(92)은 상기 제1층(91) 아래에 배치되며, 확산 베리어층일 수 있으며, 예컨대 알루미늄(Al) 또는 이의 합금을 포함할 수 있다. 상기 제3층(93)은 제2층(92)과 제4층(94) 사이에 배치되며 접착층일 수 있으며, 예컨대 티타늄(Ti)을 포함할 수 있다. 상기 제4층(94)은 제3층(93) 및 제5층(95) 사이에 배치된 확산 베리어층일 수 있으며, 예컨대 알루미늄(Al) 또는 이의 합금을 포함할 수 있다. 상기 제5층(95)은 제4층(94)과 제6층(96) 사이에 접착층일 수 있으며, 예컨대 티타늄(Ti)을 포함할 수 있다. 상기 제6층(96)은 반자성 물질 또는 열전도성 물질을 포함할 수 있으며, 예컨대 구리(Cu) 또는 구리 합금일 수 있다. 상기 제7층(97)은 제6층(96) 및 제8층(98)을 접착하는 접착층일 수 있으며, 상기 제8층(98)은 상기 제7층(97) 아래에 본딩층일 수 있으며, 예컨대 주석(Sn) 또는/및 인듐(In)을 포함할 수 있고, 상기 제9층(99)은 제8층(98) 아래에 산화 방지층 예컨대, 금(Au)일 수 있다.
상기 제1전극(17)은 강자성 물질을 갖는 금속층인 제6층(96)은 본딩층(98)과 확산 베리어층(94) 사이에 배치될 수 있다. 상기 제2전극(19)은 다른 예로서, Ti/Al/Cu/Sn(In)/Au와 같은 적층 구조일 수 있다. 다른 예로서, 상기 제2전극(19)은 반자성 물질 예컨대, 제6층(96) 또는 구리(Cu)를 포함하지 않을 수 있다.
상기 제1,2전극(17,19)에서 상기 본딩층(78,98)의 두께는 다른 층들보다 두껍게 배치될 수 있으며, 예컨대 1㎛ 이상으로 형성되어, 다른 층이나 리드 전극과의 접합 효율이 개선될 수 있다.
도 15는 실시 예에 따른 발광 소자의 제1예로서, 기판(220)에 본딩된 예를 설명하기 위한 도면이다.
도 15를 참조하면, 발광 소자(111,113,115)는 예컨대, LED 칩으로서, 청색, 녹색 또는 적색의 광을 방출할 수 있다. 실시 예의 편의를 위해, 청색 LED 칩 또는 녹색 LED 칩으로 설명하기로 한다. 제1발광 소자(111)는 투광성 기판(11) 및 발광 구조물(13)을 포함하며, 상기 발광 구조물(13)은 제1도전형 반도체층(13A), 상기 제1도전형 반도체층(13A) 아래에 배치된 활성층(13B)과, 상기 활성층(13B) 아래에 배치된 제2 도전형 반도체층(13C)을 포함할 수 있다. 상기 활성층(13B)의 위 또는/및 아래에는 다른 반도체층들이 더 배치될 수 있으며, 이에 대해 한정하지는 않는다.
상기 투광성 기판(11)은 예를 들어, 투광성, 전도성 기판 또는 절연성 기판일 수 있다. 상기 투광성 기판(11)의 상면 및/또는 하면에는 복수의 돌출부(미도시)가 형성될 수 있으며, 상기 복수의 돌출부 각각은 측 단면이, 반구형 형상, 다각형 형상, 타원 형상 중 적어도 하나를 포함하며, 스트라이프 형태 또는 매트릭스 형태로 배열될 수 있다. 상기 돌출부는 광 추출 효율을 개선시켜 줄 수 있다. 상기 투광성 기판(11)과 제1도전형 반도체층(13A) 사이에 다른 반도체층 예컨대, 버퍼층(미도시)이 배치될 수 있으며, 이에 대해 한정하지는 않는다. 상기 투광성 기판(11)은 제거될 수 있다.
상기 제1도전형 반도체층(13A)은 상기 투광성 기판(11)과 상기 활성층(13B) 사이에 배치될 수 있다. 상기 제1도전형 반도체층(13A)은 제1도전형의 도펀트가 도핑된 III족-V족 및 II족-VI족의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 상기 제1도전형 반도체층(13A)은 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제1도전형 반도체층(13A)은 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중에서 적어도 하나를 포함할 수 있다. 상기 제1도전형 반도체층(13A)은 Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑된 n형 반도체층이 될 수 있다. 상기 제1도전형 반도체층(13A)은 단층 또는 다층으로 배치될 수 있다. 상기 제1도전형 반도체층(13A)은 서로 다른 적어도 두 층이 교대로 배치된 초격자 구조로 형성될 수 있다. 상기 제1도전형 반도체층(13A)은 전극 접촉층이 될 수 있다.
상기 활성층(13B)은 단일 우물, 단일 양자우물, 다중 우물, 다중 양자우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 하나로 형성될 수 있다. 상기 활성층(13B)은 상기 제1도전형 반도체층(13A)을 통해서 주입되는 전자(또는 정공)와 상기 제2도전형 반도체층(13C)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(13B)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드 갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 활성층(13B)은 화합물 반도체로 구현될 수 있다. 상기 활성층(13B)은 예로서 II족-VI족 및 III족-V족 화합물 반도체 중에서 적어도 하나로 구현될 수 있다. 상기 활성층(13B)이 다중 우물 구조로 구현된 경우, 상기 활성층(13B)은 교대로 배치된 복수의 우물층과 복수의 장벽층을 포함하며, 우물층/장벽층의 페어는 2~30주기로 형성될 수 있다. 상기 우물층/장벽층의 주기는 예를 들어, InGaN/GaN, GaN/AlGaN, AlGaN/AlGaN, InGaN/AlGaN, InGaN/InGaN, AlGaAs/GaAs, InGaAs/GaAs, InGaP/GaP, AlInGaP/InGaP, 또는 InP/GaAs의 페어 중 적어도 하나를 포함한다. 상기 우물층은 예컨대, InxAlyGa1 -x- yN (0<x≤1, 0≤y≤1, 0≤x+y<1)의 조성식을 갖는 반도체 재료로 배치될 수 있다. 상기 장벽층은 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y<1)의 조성식을 갖는 반도체 재료로 형성될 수 있다.
상기 제2도전형 반도체층(13C)은 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제2도전형 반도체층(13C)은 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, 또는 AlGaInP 중에서 적어도 하나를 포함할 수 있으며, p형 도펀트가 도핑된 p형 반도체층이 될 수 있다. 상기 제2도전형 반도체층(13C)은 단층 또는 다층으로 배치될 수 있다. 상기 제2도전형 반도체층(13C)은 서로 다른 적어도 두 층이 교대로 배치된 초격자 구조로 형성될 수 있다. 상기 제2도전형 반도체층(13C)은 전극 접촉층이 될 수 있다.
상기 발광 구조물(13)은 제1도전형 반도체층(13A)부터 제2도전형 반도체층(13C)까지를 포함할 수 있다. 다른 예로서, 발광 구조물(13)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.
제1발광 소자(111)의 제1전극(17)은 상기 제1도전형 반도체층(13A)에 접촉되며 전기적으로 연결되며, 상기 제2전극(19)는 상기 제2도전형 반도체층(13C)에 접촉되며 전기적으로 연결될 수 있다.
상기 제1전극(17)은 상기 제1도전형 반도체층(13A) 위에 배치될 수 있으며, 상기 제2전극(19)은 제2도전형 반도체층(13C) 위에 배치될 수 있다. 상기 제1전극(17) 및 상기 제2전극(19)은 암(arm) 구조 또는 핑거(finger) 구조의 전류 확산 패턴이 더 형성될 수 있다. 상기 제1전극(17) 및 제2전극(19)은 오믹 접촉, 접착층, 본딩층의 특성을 갖는 금속으로 비 투광성으로 이루어질 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1전극(17)은 강자성 물질을 포함하며, 상기 제2전극(19)은 반자성 물질 또는 상자성 물질을 포함할 수 있다.
상기 제2전극(19)과 상기 제2도전형 반도체층(13C) 사이에는 전극층(14)이 배치될 수 있으며, 상기 전극층(14)은 70% 이상의 광을 반사하는 반사성 물질을 포함하여 단층 또는 다층으로 형성될 수 있으며, 예컨대 금속 또는 금속 산화물로 형성될 수 있다. 상기 전극층(14)은 Al, Ag, Pd, Rh, Pt, Ir 중 선택적으로 형성될 수 있다. 상기 전극층(14)은 접촉층/반사층의 적층 구조를 포함할 수 있으며, 예컨대 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), ZnO, IrOx, RuOx, NiO 중 적어도 한 층과, Al, Ag, Pd, Rh, Pt, Ir 중 적어도 한 층의 적층 구조를 포함할 수 있다.
상기 전극층(14) 아래에 절연층(15)이 배치될 수 있다. 상기 절연층(15)은 상기 전극층(14)의 상면 및 반도체층의 측면에 배치될 수 있으며, 제1, 2전극(17,19)과 선택적으로 접촉될 수 있다. 상기 절연층(15)은 Al, Cr, Si, Ti, Zn, Zr 중 적어도 하나를 갖는 산화물, 질화물, 불화물, 및 황화물 중 적어도 하나로 형성된 절연물질 또는 절연성 수지를 포함한다. 상기 절연층(15)은 예컨대, SiO2, Si3N4, Al2O3, TiO2 중에서 선택적으로 형성될 수 있다. 상기 절연층(15)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
실시 예에 따른 제1전극(17)의 두께(T1)는 상기 제2전극(19)의 두께(T2)보다 두꺼울 수 있으며, 그 두께 차이(T3)는 2㎛ 이하 예컨대, 0.3㎛ 내지 2㎛의 범위일 수 있다. 상기 제1,2전극(17,19)의 두께 차이(T3)가 상기 범위보다 작은 경우 기판(220)의 리드 전극들(227,229)과의 접합 시의 접합 효율이 저하될 수 있으며, 상기 범위보다 큰 경우 메사 에칭 깊이가 깊어져 제1도전형 반도체층(13A)에 손해를 줄 수 있다. 이때 기판(220)의 제1,2리드 전극(227,229)은 동일한 두께(T5)일 수 있다.
도 16은 기판(220)의 리드 전극의 두께 차이에 따른 본딩 예를 나타낸 도면이다. 도 16을 참조하면, 발광 소자(111,113,115)의 제1,2전극(17,19)의 두께(T1=T2)가 동일한 경우, 기판(220)의 제1리드 전극(227)의 두께(T4)가 제2리드 전극(229)의 두께(T5)보다 더 두꺼울 수 있다. 이는 제1리드 전극(227)의 두께(T4)가 증가되면 그 상면 높이가 높아지게 되므로, 제1발광 소자(111)의 제1,2전극(17,19)의 본딩 위치는 서로 다를 수 있다. 여기서, 상기 제1리드 전극(227)은 강자성 물질의 두께를 예컨대 500nm 이상으로 증가시켜 줄 수 있다. 이때 상기 기판(220)의 보호층(223)은 상기 제1,2리드 전극(227,229)의 상면보다 낮게 위치할 수 있다.
도 17은 실시 예에 따른 발광 소자의 제1변형 예로서, 도 15와 동일한 구성은 동일 번호로 하여 중복 설명은 생략하기로 한다.
도 17을 참조하면, 발광 소자는 투광성 기판(11), 발광 구조물(13), 제1전극(127) 및 제2전극(129)을 포함한다. 상기 투광성 기판(11) 및 발광 구조물(13)은 도 15의 설명을 참조하기로 한다.
상기 제1 및 제2전극(127,129)은 발광 구조물(13)의 하부에 배치된다. 상기 제1전극(127)은 강자성 물질을 갖고 상기 제1도전형 반도체층(13A)과 전기적으로 연결되며, 상기 제2전극(129)은 반자성 물질 또는/및 상자성 물질을 갖고 제2도전형 반도체층(13C)과 전기적으로 연결된다. 상기 제1 및 제2전극(127,129)은 바닥 형상이 다각형 또는 원 형상일 수 있다.
상기 발광 소자는 제1 및 제2전극층(121,122), 제3전극층(123), 절연층(124,125)을 포함한다. 상기 제1 및 제2전극층(121,122) 각각은 단층 또는 다층으로 형성될 수 있으며, 전류 확산층으로 기능할 수 있다. 상기 제1 및 제2전극층(121,122)은 상기 발광 구조물(13)의 아래에 배치된 제1전극층(121); 및 상기 제1전극층(121) 아래에 배치된 제2전극층(122)을 포함할 수 있다. 상기 제1전극층(121)은 전류를 확산시켜 주게 되며, 상기 제2전극층(121)은 입사되는 광을 반사하게 된다.
상기 제1 및 제2전극층(121,122)은 서로 다른 물질로 형성될 수 있다. 상기 제1전극층(121)은 투광성 재질로 형성될 수 있으며, 예컨대 금속 산화물 또는 금속 질화물로 형성될 수 있다. 상기 제1전극층(121)은 예컨대 ITO(indium tin oxide), ITON(ITO nitride), IZO(indium zinc oxide), IZON(IZO nitride), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide) 중에서 선택적으로 형성될 수 있다. 상기 제2전극층(122)은 상기 제1전극층(121)의 하면과 접촉되며 반사 전극층으로 기능할 수 있다. 상기 제2전극층(122)은 금속 예컨대, Ag, Au 또는 Al를 포함한다. 상기 제2전극층(122)은 상기 제1전극층(121)이 일부 영역이 제거된 경우, 상기 제2도전형 반도체층(13C)의 하면에 부분적으로 접촉될 수 있다.
다른 예로서, 상기 제1 및 제2전극층(121,122)의 구조는 무지향성 반사(ODR: Omni Directional Reflector layer) 구조로 적층될 수 있다. 상기 무지향성 반사 구조는 낮은 굴절률을 갖는 제1전극층(121)과, 상기 제1전극층(121)과 접촉된 고 반사 재질의 금속 재질인 제2전극층(122)의 적층 구조로 형성될 수 있다. 상기 전극층(121,122)은, 예컨대, ITO/Ag의 적층 구조로 이루어질 수 있다. 이러한 상기 제1전극층(121)과 제2전극층(122) 사이의 계면에서 전 방위 반사각을 개선시켜 줄 수 있다.
다른 예로서, 상기 제2전극층(122)은 제거될 수 있으며, 다른 재질의 반사층으로 형성될 수 있다. 상기 반사층은 분산형 브래그 반사(distributed bragg reflector: DBR) 구조로 형성될 수 있으며, 상기 분산형 브래그 반사 구조는 서로 다른 굴절률을 갖는 두 유전체층이 교대로 배치된 구조를 포함하며, 예컨대, SiO2층, Si3N4층, TiO2층, Al2O3층, 및 MgO층 중 서로 다른 어느 하나를 각각 포함할 수 있다. 다른 예로서, 상기 전극층(121,122)은 분산형 브래그 반사 구조와 무지향성 반사 구조를 모두 포함할 수 있으며, 이 경우 98% 이상의 광 반사율을 갖는 발광 칩을 제공할 수 있다. 상기 플립 방식으로 탑재된 발광 칩은 상기 제2전극층(122)로부터 반사된 광이 투광성 기판(11)을 통해 방출하게 되므로, 수직 상 방향으로 대부분의 광을 방출할 수 있다.
상기 제3전극층(123)은 상기 제2전극층(122)의 아래에 배치되며, 상기 제1 및 제2전극층(121,122)과 전기적으로 절연된다. 상기 제3전극층(123)은 금속 예컨대, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P) 중 적어도 하나를 포함한다. 상기 제3전극층(123) 아래에는 제1전극(127) 및 제2전극(129)가 배치된다.
상기 절연층(124,125)은 제1 및 제2전극층(121,122), 제3전극층(123), 제1 및 제2전극(127,129), 발광 구조물(13)의 층 간의 불필요한 접촉을 차단하게 된다. 상기 절연층(124,125)은 제1 및 제2절연층(135,135)을 포함한다. 상기 제1절연층(124)은 상기 제3전극층(123)과 제2전극층(122) 사이에 배치된다. 상기 제2절연층(125)은 상기 제3전극층(123)과 제1,2전극(127,129) 사이에 배치된다.
상기 제3전극층(123)은 상기 제1도전형 반도체층(13A)과 연결된다. 상기 제3전극층(123)의 연결부(123A)는 상기 제1, 2전극층(121, 122) 및 발광 구조물(13)의 하부를 통해 비아 구조로 돌출되며 제1도전형 반도체층(13A)과 접촉된다. 상기 연결부(123A)는 복수로 배치될 수 있다. 상기 제3전극층(123)의 연결부(123A)의 둘레에는 상기 제1절연층(124)의 일부(124A)가 연장되어 제3전극층(123)과 상기 제1 및 제2전극층(121,122), 제2도전형 반도체층(13C) 및 활성층(13B) 간의 전기적인 연결을 차단한다. 상기 발광 구조물(13)의 측면에는 측면 보호를 위해 절연 층이 배치될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제2전극(129)은 상기 제2절연층(125) 아래에 배치되고 상기 제2절연층(125)의 오픈 영역을 통해 상기 제1 및 제2전극층(121,122) 중 적어도 하나와 접촉되거나 연결된다. 상기 제1전극(127)은 상기 제2절연층(125)의 아래에 배치되며 상기 제2절연층(125)의 오픈 영역을 통해 상기 제3전극층(123)과 연결된다. 이에 따라 상기 제2전극(129)의 돌기(129A)는 제1,2전극층(121,122)을 통해 제2도전형 반도체층(13C)에 전기적으로 연결되며, 제1전극(127)의 돌기(127A)는 제3전극층(123)을 통해 제1도전형 반도체층(13A)에 전기적으로 연결된다.
상기 제1전극(127)에 연결된 연결부(123A)는 복수개 배치될 수 있어, 전류 확산을 개선시켜 줄 수 있다. 상기 제1,2전극(127,129)는 발광 구조물(13)의 아래에 넓은 면적으로 제공될 수 있다. 상기 제1,2전극(127,129)의 하면은 동일한 수평 면 상에 배치될 수 있어, 기판(220)의 리드 전극들과의 접합 효율이 개선될 수 있다. 실시 예에 따른 강자성 물질은 상기 제1전극(127)의 돌기(127A)보다 아래에 배치될 수 있다.
도 18 및 도 19는 발광 소자의 제2변형 예이다. 상기 제2변형 예를 설명함에 있어서, 상기에 개시된 구성과 동일한 부분은 상기의 설명을 참조하기로 한다.
도 18 및 도 19를 참조하면, 발광 소자는 투광성 기판(11), 발광 구조물(13), 전극층(131), 절연층(133)을 포함한다. 상기 전극층(131) 및 절연층(133)의 물질은 상기의 설명을 참조하기로 한다.
상기 발광 소자는 발광 구조물(13)의 아래에 제1전극(137) 및 제2전극(139)을 포함한다. 상기 제1전극(137)은 제1접촉층(135), 제1연결층(141), 및 제1본딩층(142)을 포함하며, 상기 제1접촉층(135)은 제1도전형 반도체층(13A)에 접촉되며 제1연결층(141)은 제1접촉층(135)와 제1본딩층(142) 사이에 연결된다. 실시 예에 따른 강자성 물질은 상기 제1연결층(141) 및 제1본딩층(142) 중 적어도 하나 또는 모두에 배치될 수 있다. 상기 제1연결층(141), 및 제1본딩층(142)은 다층 구조로 배치될 수 있다. 상기 제1접촉층(135)은 Cr, Ti, Ta과 이들의 선택적인 합금 중 적어도 하나를 포함하며, 상기 제1연결층(141)은 Al, Ti, Fe, Ni 및 이들의 선택적인 합금 중 적어도 2개를 포함하며, 상기 제1본딩층(142)은 In, Sn, Ni, Au 및 이들의 선택적인 합금 중 적어도 2개를 포함할 수 있다.
상기 제2전극(139)은 제2접촉층(136), 제2연결층(143), 및 제2본딩층(144)을 포함하며, 상기 제2접촉층(136)는 제2도전형 반도체층(13C)에 접촉되며 제2연결층(143)은 제2접촉층(136)와 제2본딩층(144) 사이에 연결된다. 실시 예에 따른 반자성 물질 또는 상자성 물질은 상기 제2연결층(143) 및 제2본딩층(144) 중 적어도 하나 또는 모두에 배치되거나 제거될 수 있다. 상기 제2접촉층(136), 제2연결층(143) 및 제2본딩층(144)은 단층 또는 다층 구조로 배치될 수 있다. 상기 제2접촉층(136)은 Cr, Ti, Ta과 이들의 선택적인 합금 중 적어도 하나를 포함하며, 상기 제2연결층(143)은 Al, Ti, Cu, Ag, Pt 및 이들의 선택적인 합금 중 적어도 2개를 포함하며, 상기 제1본딩층(144)은 In, Sn, Cu, Au 및 이들의 선택적인 합금 중 적어도 2개를 포함할 수 있다.
상기 발광 소자는 발광 구조물(13)의 아래에 지지 부재(151)가 배치될 수 있다. 상기 지지 부재(151)는 절연성 재질로 형성되며, 상기 절연성 재질은 예컨대, 실리콘 또는 에폭시와 같은 수지층으로 형성된다. 다른 예로서, 상기 절연성 재질은 페이스트 또는 절연성 잉크를 포함할 수 있다. 상기 절연성 재질의 재질은 그 종류는 polyacrylate resin, epoxy resin, phenolic resin, polyamides resin, polyimides rein, unsaturated polyesters resin, polyphenylene ether resin (PPE), polyphenilene oxide resin (PPO), polyphenylenesulfides resin, cyanate ester resin, benzocyclobutene (BCB), Polyamido-amine Dendrimers (PAMAM), 및 Polypropylene-imine, Dendrimers (PPI), 및 PAMAM 내부 구조 및 유기-실리콘 외면을 갖는 PAMAM-OS(organosilicon)를 단독 또는 이들의 조합을 포함한 수지로 구성될 수 있다.
상기 지지 부재(151) 내에는 Al, Cr, Si, Ti, Zn, Zr 중 적어도 하나를 갖는 산화물, 질화물, 불화물, 황화물과 같은 화합물들 중 적어도 하나가 첨가될 수 있다. 여기서, 상기 지지 부재(151) 내에 첨가된 화합물은 열 확산제일 수 있으며, 상기 열 확산제는 소정 크기의 분말 입자, 알갱이, 필러(filler), 첨가제로 사용될 수 있으며, 이하 설명의 편의를 위해 열 확산제로 설명하기로 한다. 상기 열 확산제는 세라믹 재질을 포함하며, 상기 세라믹 재질은 동시 소성되는 저온 소성 세라믹(LTCC: low temperature co-fired ceramic), 고온 소성 세라믹(HTCC: high temperature co-fired ceramic), 알루미나(alumina), 수정(quartz), 칼슘지르코네이트(calcium zirconate), 감람석(forsterite), SiC, 흑연, 용융실리카(fusedsilica), 뮬라이트(mullite), 근청석(cordierite), 지르코니아(zirconia), 베릴리아(beryllia), 및 질화알루미늄(aluminum nitride) 중 적어도 하나를 포함한다. 상기 세라믹 재질은 예컨대, SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, BN, Si3N4, SiC(SiC-BeO), BeO, CeO, AlN와 같은 세라믹 (Ceramic) 계열일 수 있다. 상기 열 전도성 물질은 C (다이아몬드, CNT)의 성분을 포함할 수 있다.
상기 지지 부재(151)는 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 지지 부재(151)는 내부에 세라믹 물질의 분말을 포함함으로써, 지지 부재(151)의 강도는 개선되고, 열 전도율 또한 개선될 수 있다. 상기 지지 부재(151)의 두께는 2㎛ 이상으로 형성될 수 있으며, 2㎛ 미만으로 형성될 경우, 지지 부재(151)의 지지 및 열 전도 특성의 개선이 미미할 수 있다.
도 19와 같이, 상기 제1전극(137)의 제1본딩층(142)와 상기 제2전극(149)의 제2본딩층(144)는 상기 지지 부재(151)의 하면으로 돌출될 수 있다. 예컨대, 제1,2본딩층(142,144)의 바닥 너비는 상기 제1,2연결층(142,143)의 너비보다 더 넓은 너비를 갖고, 기판(220)의 제1,2리드 전극(227,229)와 대면하게 배치될 수 있다. 이에 따라 제1전극(127)의 제1본딩층(142)이 강자성 물질을 갖고 기판(220)의 강자성 물질을 갖는 제1리드 전극(227)과 금속 본딩될 수 있다. 여기서, 상기 지지 부재(151)는 기판(220)의 보호층(223)으로부터 이격될 수 있다.
도 20 및 도 23은 도 18의 발광 소자를 이용한 변형 예로서, 제1전극 또는 제2전극이 복수로 배치되거나, 제1전극과 제2전극의 개수가 서로 상이할 수 있다. 도 20 및 도 23을 설명함에 있어서, 상기에 개시된 구성과 동일한 부분은 상기의 설명을 참조하기로 한다.
도 20을 참조하면, 발광 소자의 제1전극(137A,137B)은 복수개가 서로 이격되며, 제1도전형 반도체층(13A)에 연결될 수 있다. 상기 제2전극(139)은 상기 복수의 제1전극(137A,137B) 사이에 배치될 수 있다. 상기 복수의 제1전극(137A,137B)은 제1본딩층(142) 및 제1연결층(141) 중 적어도 하나에 강자성 물질을 포함할 수 있다.
도 21 및 도 22와 같이, 제1전극(137A,137B)의 바닥 형상은 원형상 또는 다각형 형상일 수 있으며, 상기 제2전극(139)은 원 형상이거나 다각형 형상일 수 있다. 여기서, 복수의 제1전극(137A,137B) 간의 간격(E1)은 상기 제1발광 소자(111)의 너비(E2)의 1/2이상일 수 있으며, 이러한 간격(E1)에 의해 강자성 물질을 갖는 제1전극(137A,137B)에 기판(220)의 제1리드 전극(227)과 연결되도록 대면할 수 있다. 또한 복수의 제1전극(137A,137B)이 배치됨으로써, 애노드 또는 캐소드의 구분이 용이하며, 예컨대 센터 영역은 항상 캐소드(또는 애노드)일 수 있다. 도 2의 기판(220)의 제1,2리드 전극(227,229)은 상기 발광 소자의 제1,2전극(137A,137B,139)과 대응되는 형상이거나 더 넓은 면적을 가질 수 있다.
도 23을 참조하면, 발광 소자의 제2전극(139A,139B)은 복수개가 서로 이격되며, 제2도전형 반도체층(13C)에 연결될 수 있다. 상기 제1전극(137)은 상기 복수의 제2전극(139A,139B) 사이에 배치될 수 있다. 상기 복수의 제1전극(137)은 제1본딩층(142) 및 제1연결층(141) 중 적어도 하나에 강자성 물질을 포함할 수 있다. 상기 제1,2전극(137,139A,139B)의 바닥 형상은 원형상 또는 다각형 형상일 수 있다. 여기서, 복수의 제2전극(139A,139B) 간의 간격(E3)은 상기 발광 소자의 너비(E4)의 1/2이상일 수 있으며, 이러한 간격(E3)에 의해 강자성 물질을 갖는 제1전극(137)이 센터 측에서 기판(220)의 제1리드 전극(227)과 연결되도록 대면할 수 있다. 또한 복수의 제2전극(139A,139B)이 배치됨으로써, 애노드 또는 캐소드의 구분이 용이하며, 예컨대 센터 영역은 항상 애노드(또는 캐소드)일 수 있다.
도 24는 도 23의 제1,2전극의 예로서, 바닥 형상이 다각 형상을 가질 수 있다. 상기 제1,2전극(137,139A,139B)은 너비(A3)보다 긴 길이(B3)를 갖는 직사각 형상으로 배치될 수 있으며, 상기 제2전극(139A,139B)은 센터측 제1전극(137)의 양측에 직사각 형상으로 배치될 수 있다. 상기 제1,2전극(137,139A,139B)의 길이(B3)를 길게 제공함으로써, 방열 면적이 증가될 수 있고, 외부 자력에 의한 영향이 크게 받을 수 있어, 인력 또는 척력이 효과적으로 작용될 수 있다. 도 2의 기판(220)의 제1,2리드 전극(227,229)은 상기 발광 소자의 제1,2전극(137,139A,139B)과 대응되는 형상이거나 더 넓은 면적을 가질 수 있다.
도 25 내지 도 31은 발광 소자의 전극들의 변형 예이다. 도 25를 참조하면, 제1,2전극(137A,137B,139)은 다각형 형상 예컨대, 직사각 형상일 수 있다. 상기 제1,2전극(137A,137B,139)의 길이(B3)는 너비(A3)보다 길게 배치될 수 있으며, 센터 측 제2전극(139)의 양측에 복수의 제1전극(137A,137B)이 배치될 수 있다. 상기 복수의 제1전극(137A,137B)의 면적이 증가됨으로써, 자력이 미치는 공간이 넓어질 수 있고, 본딩 시 접착 시트(도 32의 260)와의 간격을 더 이격시켜 줄 수 있다. 또한 복수의 제1전극(137A,137B)에 의한 방열 면적은 증가될 수 있고, 외부 자력에 의한 영향이 크게 받을 수 있어, 인력 또는 척력이 효과적으로 작용될 수 있다. 도 24 및 도 25는, 제1전극(137A,137B)과 제2전극(139)이 각각 동일한 면적을 가질 수 있다. 도 2의 기판(220)의 제1,2리드 전극(227,229)은 상기 발광 소자의 제1,2전극(137A,137B,139)과 대응되는 형상이거나 더 넓은 면적을 가질 수 있다.
도 26을 참조하면, 발광 소자의 제1전극(137)은 긴 길이(B4)를 갖고 너비(A4)는 복수의 제2전극(139A,139B) 각각의 너비(A5)보다 더 넓게 배치될 수 있다. 이에 따라 제1발광 소자(111)의 센터 측 자력이 미치는 범위가 커질 수 있고, 본딩 전 발광 소자들의 정렬이 용이할 수 있다. 도 2의 기판(220)의 제1,2리드 전극(227,229)은 상기 발광 소자의 제1,2전극(137,139A,139B)과 대응되는 형상이거나 더 넓은 면적을 가질 수 있다.
도 27을 참조하면, 발광 소자의 제2전극(139)은 긴 길이(B6)을 갖고, 너비(A6)는 복수의 제1전극(137A,137B) 각각의 너비(A7)보다 더 넓게 배치될 수 있다. 이에 따라 발광 소자의 양측의 제1전극(137A,137B)이 서로 척력이 발생되고 기판(220)의 제1전극(137A,137B)과는 인력이 작용하게 되므로, 본딩 전 발광 소자들의 정렬이 용이할 수 있다. 상기 기판(220)의 제1,2리드 전극(227,229)은 상기 발광 소자의 제1,2전극(137A,137B,139)과 대응되는 형상이거나 더 넓은 면적을 가질 수 있다.
도 28을 참조하면, 발광 소자의 제1전극(137)은 강자성 물질을 갖고 십자 형상 또는 교차되는 형상으로 배치될 수 있으며, 상기 제1전극(137)의 돌출부(P1)들 사이에는 제2전극(139)이 각각 배치될 수 있다. 이에 따라 제1전극(137)의 면적을 증가시켜 자력을 개선할 수 있고, 제2전극(139)의 개수를 증가시켜 전류를 확산시켜 줄 수 있다.
도 29를 참조하면, 발광 소자의 제1전극(137)은 강자성 물질을 갖고 십자 형상 또는 교차되는 형상을 갖는 제2전극(139)의 외측에 각각 배치될 수 있다. 상기 제2전극(139)의 돌출부(P2)들 사이에는 제1전극(137)이 각각 배치되어, 제1전극(137)에 의한 자력 증가 및 전류 확산이 개선될 수 있다.
도 30을 참조하면, 발광 소자는 제1전극(17)이 센터 측에 원 형상을 갖고, 제2전극(19)이 상기 제1전극(17)의 둘레에 배치된다. 상기 제1전극(17)의 반경(R1)은 상기 발광 소자의 바닥 면의 너비(E5)의 1/3 보다 작게 배치될 수 있으며, 상기 제1전극(17)의 반경(R1)이 큰 경우 제1,2전극(17,19)에 의한 방열 특성이 균일하지 않는 문제가 있다. 상기 제1,2전극(17,19)은 소정의 갭(G1)에 의해 이격되어 전기적인 간섭을 방지할 수 있다.
도 31을 참조하면, 발광 소자는 제2전극(19)이 센터 측에 원 형상을 갖고, 제1전극(17)이 상기 제2전극(19)의 둘레에 배치된다. 상기 제2전극(19)의 반경(R2)은 상기 발광 소자의 바닥 면의 너비(E5)의 1/3 보다 작게 배치될 수 있으며, 상기 제2전극(19)의 반경(R2)이 큰 경우 제1,2전극(17,19)에 의한 방열 특성이 균일하지 않는 문제가 있다. 상기 제1,2전극(17,19)은 소정의 갭(G1)에 의해 이격되어 전기적인 간섭을 방지할 수 있다.
도 32는 실시 예에 따른 발광 소자의 제5변형 예로서, 수평형 칩 구조를 나타낸 구성이다.
도 32를 참조하면, 발광 소자는 기판(11)의 아래에 금속층(10)이 배치되며, 상기 금속층(10)은 실시 예에 개시된 강자성 물질을 포함할 수 있다. 또한 상기 금속층(10)은 상기 기판(11)이 전도성 기판인 경우, 제1전극(17C)를 형성하지 않고 전극으로 기능할 수 있다. 상기 발광 구조물(13) 상에는 전극층(13) 및 제2전극(19C)가 배치될 수 있다.
도 33은 실시 예에 따른 발광 소자의 제6변형 예로서, 수직형 칩을 나타낸 구성이다.
도 33을 참조하면, 발광 소자의 아래에 실시 예에 따른 강자성 물질을 갖는 금속층(20)을 포함할 수 있다. 발광 소자는 발광 구조물(13) 아래에 전류 블록킹층(161), 채널층(163), 접촉층(165), 반사층(167), 본딩층(169), 전도성 지지부재(170) 및 금속층(20)을 포함한다. 상기 전류 블록킹층(161)은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중에서 적어도 하나를 포함할 수 있으며, 상기 채널층(163) 사이에 적어도 하나가 형성될 수 있다. 상기 전류 블록킹층(161)은 상기 발광 구조물(13)의 하면에 배치되며, 상기 제1전극(17C)과 상기 발광 구조물(13)의 두께 방향으로 대응되게 배치된다. 상기 전류 블록킹층(161)은 공급되는 전류를 차단하여, 다른 경로로 확산시켜 줄 수 있다.
상기 채널층(163)은 상기 제2도전형 반도체층(13C)의 하면 에지를 따라 형성되며, 링 형상, 루프 형상 또는 프레임 형상으로 형성될 수 있다. 상기 채널층(163)은 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중 적어도 하나를 포함할 수 있다. 상기 채널층(163)의 내측부는 상기 제2도전형 반도체층(13C) 아래에 배치되고, 외측부는 상기 발광 구조물(13)의 측면보다 더 외측에 배치된다.
상기 접촉층(165)은 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등과 같은 저 전도성 물질이거나 Ni, Ag의 금속을 이용할 수 있다. 상기 접촉층(165) 아래에 반사층(167)이 형성되며, 상기 반사층(167)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 이루어진 적어도 하나의 층을 포함하는 구조로 형성될 수 있다. 상기 반사층(167)은 상기 제2도전형 반도체층(13C) 아래에 접촉될 수 있으며, 금속으로 오믹 접촉하거나 ITO와 같은 저 전도 물질로 오믹 접촉할 수 있으며, 이에 대해 한정하지는 않는다. 상기 반사층(167) 아래에는 본딩층(169)이 형성되며, 상기 본딩층(169)은 베리어 금속 또는 본딩 금속으로 사용될 수 있으며, 그 물질은 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 및 Ta와 선택적인 합금 중에서 적어도 하나를 포함할 수 있다.
상기 본딩층(169) 아래에는 전도성 지지 부재(170)가 형성되며, 상기 지지 부재(170)는 예컨대, 구리(Cu-copper), 금(Au-gold), 니켈(Ni-nickel), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC 등)와 같은 전도성 물질로 형성될 수 있다. 상기 제1도전형 반도체층(13A)의 상면에는 러프니스와 같은 광 추출 구조(13d)로 형성될 수 있다.
상기 금속층(20)은 상기 전도성 지지부재(170) 아래에 배치될 수 있고, 강자성 물질에 의해 기판의 리드 전극상에 정렬될 수 있다.
도 34 내지 도 36은 제1,2,3발광 소자의 순으로 기판 상에 정렬시킨 구조를 나타낸 도면들이다.
도 34와 같이, 실시 예에 따른 복수의 제1발광 소자(111)를 가이드 시트(281)의 제1개구부(282)를 통해 기판(220) 상에 밀착시키고, 도 35와 같이 복수의 제2발광 소자(113)를 가이드 시트(281)의 제2개구부(283)를 통해 기판(220) 상에 밀착시키고, 도 36과 같이, 복수의 제3발광 소자(115)를 가이드 시트(281)의 제3개구부(284)를 통해 기판(220) 상에 밀착하게 된다. 이때 상기 기판(220)의 아래에는 전자석 트레이(290)를 배치하여, 제1,2,3발광 소자(111,113,115)를 정렬시킬 때 전류를 공급하게 된다. 상기 제1,2,3발광 소자(111,113,115)를 정렬시키는 가이드 시트(281)는 서로 다른 시트이거나 동일한 시트일 수 있으며, 서로 동일한 시트인 경우, 제1,2,3발광 소자(111,113,115)의 간격(D11)이 동일할 수 있다. 이후, 리플루우(Reflow) 공정에서 커버(262)를 통해 상기 제1,2,3발광 소자들(111,113,115)을 열 압착하여, 기판(220)에 금속 본딩하게 된다. 상기 가이드 시트는 마스크층일 수 있다.
도 37은 실시 예에 따른 발광 모듈의 예로서, 발광부(100) 각각에 제1,2,3발광 소자(111,113,115)가 배치되며, 상기 제1,2,3발광 소자(111,113,115)는 하나의 픽셀 영역(102)을 형성할 수 있다. 상기 픽셀 영역의 경계 영역에는 블랙 매트릭스(235)가 배치되어, 서로 간의 광 간섭을 차단하게 된다.
도 38은 실시 예에 따른 발광 모듈의 예로서, 발광부(100) 각각에 제1,2,3발광 소자(111,113,115)가 배치되며, 상기 제1,2,3발광 소자(111,113,115)는 하나의 픽셀 영역(102)을 형성할 수 있다. 상기 픽셀 영역(102) 및 그 경계 영역에는 투광층(230)이 배치될 수 있다. 이는 제1,2,3발광 소자(111,113,115)의 직직성에 의해 인접한 픽셀 간의 광 간섭이 줄어들 수 있어, 별도의 블랙 매트릭스를 형성하지 않을 수 있다.
도 39는 실시 예에 따른 발광 모듈의 예로서, 발광부(100) 각각에 제1,2,3발광 소자(111,113,115)가 배치되며, 상기 제1,2,3발광 소자(111,113,115)는 하나의 픽셀 영역(102)을 형성할 수 있다. 상기 픽셀 영역(102)의 경계 영역에는 투광층(230)이 제거된 에어 영역(235A)이 배치될 수 있다. 이는 픽셀 간은 광 간섭이 줄어들 수 있어, 별도의 블랙 매트릭스를 형성하지 않을 수 있다.
도 40은 실시 예에 따른 발광 모듈의 예로서, 발광부(100) 각각에 제1,2,3발광 소자(111,113,115)가 배치되며, 상기 제1,2,3발광 소자(111,113,115)는 하나의 픽셀 영역(102)을 형성할 수 있다. 상기 픽셀 영역(102)의 경계 영역에는 블랙 매트릭스(235)가 배치되어, 서로 간의 광 간섭을 차단하게 된다. 상기 블랙 매트릭스(235)의 두께는 투광층(230)의 두께보다 낮을 수 있어, 재료 손실을 줄일 수 있다.
또한 제3발광 소자(115) 예컨대 적색 발광 소자는 청색 발광 다이오드(115A)와 적색 형광체층(115B)이 적층된 구조를 포함할 수 있다. 이에 따라 적색 LED에 의한 열 문제를 해결할 수 있다. 상기 제3발광 소자(115)의 둘레에는 블랙 매트릭스를 이용한 격벽(236)이 배치되어, 청색 발광 다이오드에 의한 광 왜곡을 줄여줄 수 있다.
실시 예에 따른 발광 모듈은 상기 표시장치뿐만 아니라 조명 유닛, 지시 장치, 램프, 가로등, 차량용 조명장치, 차량용 표시장치, 스마트 시계 등에 적용될 수 있으나 이에 한정되는 것은 아니다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
11,21,31: 투광성 기판
13,23,33: 발광 구조물
17: 제1전극
19: 제2전극
100: 발광부
102: 픽셀 영역
220: 기판
221: 지지층
223: 보호층
227: 제1리드 전극
229: 제2리드 전극
230: 투광층
235: 블랙 매트릭스

Claims (20)

  1. 기판;
    상기 기판 상에 배치되고 상호 전기적으로 분리된 제1리드전극 및 제2리드전극;
    상기 기판 상에 배치된 하나 이상의 발광소자를 포함하며,
    상기 발광소자는,
    상기 제1리드전극과 전기적으로 연결되도록 대면하고 강자성물질을 포함하는　제1전극과,
    상기 제2리드전극과 전기적으로 연결되도록 대면하고 반자성물질을 포함하는　제2전극을 포함하고,
    상기 제2리드전극은 반자성물질을 갖는 발광 모듈.
  2. 제1 항에 있어서,
    상기 제1리드 전극은 강자성 물질을 포함하는 발광 모듈.
  3. 제2항에 있어서,
    상기 제2리드 전극은 반자성 물질로만 형성되는 발광 모듈.
  4. 제2항에 있어서,
    상기 제2전극은 상자성 물질을 포함하는 발광 모듈.
  5. 제2항에 있어서,
    상기 제1,2전극은 상자성 물질을 포함하는 발광 모듈.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 강자성 물질은 니켈(Ni)을 포함하는 발광 모듈.
  7. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 반자성 물질은 구리(Cu)를 포함하는 발광 모듈.
  8. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제1리드 전극과 상기 제1전극 중 적어도 하나는 제1접합층을 포함하며,
    상기 강자성 물질은 상기 제1접합층에 혼합되는 발광 모듈.
  9. 제8항에 있어서,
    상기 제2리드 전극과 상기 제2전극 중 적어도 하나는 제2접합층을 포함하며, 상기 반자성 물질은 상기 제2접합층에 혼합되며,
    상기 제1,2접합층은 접합 물질을 포함하는 발광 모듈.
  10. 제9항에 있어서,
    상기 제1접합층은 상기 제1리드 전극의 두께보다 두꺼운 두께를 가지며,
    상기 제2접합층은 상기 제2리드 전극의 두께보다 두꺼운 두께를 가지는 발광 모듈.
  11. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 발광 소자의 제1전극은 복수개가 서로 이격되는 발광 모듈.
  12. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 발광 소자의 제2전극은 복수개가 서로 이격되는 발광 모듈.
  13. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 기판 상에는 복수의 픽셀 영역을 포함하며,
    상기 각 픽셀 영역에는 상기 하나 이상의 발광 소자가 배치되며,
    상기 각 픽셀 영역에 배치된 상기 발광 소자는 서로 다른 컬러를 발광하는 제1내지 제3발광 소자가 서브 픽셀로 배치되는 발광 모듈.
  14. 제13항에 있어서,
    상기 기판 상에 상기 제1내지 제3발광 소자를 덮는 투광층을 포함하며,
    상기 제1내지 제3발광 소자는 발광 다이오드를 포함하는 발광 모듈.
  15. 제14항에 있어서,
    상기 기판 상에는 블랙 매트릭스 재질의 보호층 및 상기 픽셀 영역 사이에 블랙 매트릭스를 포함하는 발광 모듈.
  16. 제14항에 있어서,
    상기 제1 내지 제3발광 소자의 제1,2전극은 상기 회로 기판의 제1,2리드 전극에 금속 본딩되는 발광 모듈.
  17. 제1 및 제2리드 전극을 갖는 기판;
    상기 기판 상에 복수의 발광부; 및
    상기 복수의 발광부 각각을 감싸는 블랙 매트릭스를 포함하고,
    상기 복수의 발광부 각각은,
    상기 기판 위에 배치되어 각 픽셀 영역을 이루는 적어도 3개의 발광소자; 및
    상기 기판 위에 투광층을 포함하고,
    상기 발광소자는, 상기 제1리드전극과 전기적으로 연결되도록 대면하고 강자성물질을 포함하는　제1전극과, 상기 제2리드전극과 전기적으로 연결되도록 대면하고 반자성물질을 포함하는　제2전극을 포함하고,
    상기 제2리드전극은 반자성물질을 갖는 표시 장치.
  18. 제17항에 있어서,
    상기 제1리드 전극은 강자성 물질을 포함하며,
    상기 제2리드 전극은 반자성 물질로만 형성되는 표시 장치.
  19. 제17항에 있어서,
    상기 제2전극은 상자성 물질을 포함하는 표시 장치.
  20. 제17항에 있어서,
    상기 기판은 복수개가 배열되며,
    상기 발광소자는 발광 다이오드인 표시 장치.
KR1020160025362A 2016-03-02 2016-03-02 발광 모듈 및 표시장치 KR20170102782A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160025362A KR20170102782A (ko) 2016-03-02 2016-03-02 발광 모듈 및 표시장치
PCT/KR2017/002256 WO2017150910A1 (ko) 2016-03-02 2017-03-02 발광 모듈 및 표시장치
US16/082,237 US10811567B2 (en) 2016-03-02 2017-03-02 Light emitting module and a display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160025362A KR20170102782A (ko) 2016-03-02 2016-03-02 발광 모듈 및 표시장치

Publications (1)

Publication Number Publication Date
KR20170102782A true KR20170102782A (ko) 2017-09-12

Family

ID=59744190

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160025362A KR20170102782A (ko) 2016-03-02 2016-03-02 발광 모듈 및 표시장치

Country Status (3)

Country Link
US (1) US10811567B2 (ko)
KR (1) KR20170102782A (ko)
WO (1) WO2017150910A1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190083173A (ko) * 2018-01-03 2019-07-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치의 제조방법
KR20190097946A (ko) * 2018-02-13 2019-08-21 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치의 제조방법
KR20200106039A (ko) * 2018-02-01 2020-09-10 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
US11296268B1 (en) * 2019-08-21 2022-04-05 Facebook Technologies, Llc Magnetic clamping interconnects
US11322486B2 (en) * 2018-02-07 2022-05-03 Lg Electronics Inc. Display device
KR20230039103A (ko) * 2021-09-13 2023-03-21 한국해양과학기술원 마이크로 엘이디 어셈블리 제조방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6824501B2 (ja) * 2017-02-08 2021-02-03 ウシオ電機株式会社 半導体発光素子
DE112019007978B4 (de) 2018-07-12 2023-08-03 Seoul Semiconductor Co., Ltd Leuchtdioden-anordnung und rückbeleuchtungseinheit
CN109003966B (zh) * 2018-07-23 2020-10-23 上海天马微电子有限公司 显示面板及其制作方法
CN108962042B (zh) * 2018-07-23 2021-04-02 上海天马微电子有限公司 显示面板及其制作方法
TWI660523B (zh) * 2018-07-31 2019-05-21 國立中興大學 磊晶層的修復方法及使用該方法修復的光電元件
KR20200070901A (ko) 2018-12-10 2020-06-18 삼성전자주식회사 디스플레이 모듈, 이를 포함하는 디스플레이 장치 및 디스플레이 모듈 제조 방법
CN110350063B (zh) * 2019-07-22 2020-08-11 京东方科技集团股份有限公司 发光二极管、显示基板和转移方法
US11152540B2 (en) 2019-07-29 2021-10-19 Lextar Electronics Corporation Light emitting diode structure and method of manufacturing thereof
US11038088B2 (en) 2019-10-14 2021-06-15 Lextar Electronics Corporation Light emitting diode package
US11908881B2 (en) 2020-01-21 2024-02-20 Seoul Viosys Co., Ltd. LED display apparatus having micro LED module
US11776987B2 (en) 2020-01-21 2023-10-03 Seoul Viosys Co., Ltd. LED display apparatus having micro LED module
US11855052B2 (en) 2020-01-22 2023-12-26 Seoul Viosys Co., Ltd. LED display apparatus having micro LED module
CN113540308B (zh) * 2020-04-22 2023-06-09 东莞市中麒光电技术有限公司 Led显示模组的基板结构及制作方法
US20220231209A1 (en) * 2021-01-19 2022-07-21 Innostar Service Inc. Led display
TWI779552B (zh) * 2021-04-08 2022-10-01 友達光電股份有限公司 顯示裝置
DE102021120689A1 (de) * 2021-08-09 2023-02-09 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Transferverfahren für optoelektronsiche halbleiterbauelemete

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013501357A (ja) 2009-07-30 2013-01-10 スリーエム イノベイティブ プロパティズ カンパニー ピクセル化されたｌｅｄ
KR101079920B1 (ko) 2010-01-26 2011-11-04 전숙영 엘이디 조립 블럭 및 이를 이용한 표시장치
KR101649237B1 (ko) * 2010-03-31 2016-08-19 엘지디스플레이 주식회사 양자점 발광 소자 및 이를 이용한 조명 장치
KR101149059B1 (ko) 2011-12-29 2012-05-24 주식회사 오로라 Ｌｅｄ전광판
TWI594661B (zh) * 2013-04-19 2017-08-01 隆達電子股份有限公司 發光二極體顯示器及其製造方法
JP6334945B2 (ja) * 2014-02-17 2018-05-30 スタンレー電気株式会社 半導体発光装置、半導体発光素子、及び、半導体発光装置の製造方法
KR102175338B1 (ko) 2014-05-22 2020-11-06 엘지이노텍 주식회사 발광소자 패키지
KR101738472B1 (ko) 2014-11-25 2017-05-24 (주)대성엘이디 자석부착식 led 모듈

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190083173A (ko) * 2018-01-03 2019-07-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치의 제조방법
KR20200106039A (ko) * 2018-02-01 2020-09-10 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
US11322486B2 (en) * 2018-02-07 2022-05-03 Lg Electronics Inc. Display device
US11824049B2 (en) 2018-02-07 2023-11-21 Lg Electronics Inc. Display device
KR20190097946A (ko) * 2018-02-13 2019-08-21 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치의 제조방법
US11296268B1 (en) * 2019-08-21 2022-04-05 Facebook Technologies, Llc Magnetic clamping interconnects
US11417792B1 (en) 2019-08-21 2022-08-16 Meta Platforms Technologies, Llc Interconnect with nanotube fitting
KR20230039103A (ko) * 2021-09-13 2023-03-21 한국해양과학기술원 마이크로 엘이디 어셈블리 제조방법

Also Published As

Publication number Publication date
US10811567B2 (en) 2020-10-20
US20200091376A1 (en) 2020-03-19
WO2017150910A1 (ko) 2017-09-08

Similar Documents

Publication Publication Date Title
US10811567B2 (en) Light emitting module and a display device
JP5762786B2 (ja) 発光素子、発光素子パッケージ
CN109075221B (zh) 发光器件和包括发光器件的显示器
JP5960436B2 (ja) 発光素子及び発光素子パッケージ
JP6062149B2 (ja) 発光素子及び発光素子パッケージ
JP5897813B2 (ja) 発光素子
US8405093B2 (en) Light emitting device
KR20120045533A (ko) 발광소자, 발광소자 패키지 및 조명시스템
KR102639100B1 (ko) 반도체 소자 및 이를 포함하는 표시 장치
KR20130021296A (ko) 발광소자, 발광소자 패키지, 및 라이트 유닛
KR20130027275A (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR102075151B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR20130045686A (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
JP2011146707A (ja) 発光素子チップ、発光素子パッケージ
KR20170120962A (ko) 발광소자 및 이를 포함하는 표시장치
KR20130065327A (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR102507444B1 (ko) 발광소자 및 이를 포함하는 디스플레이 장치
KR101869553B1 (ko) 발광소자, 발광소자 패키지, 및 라이트 유닛
KR20130005589A (ko) 발광 소자, 발광 소자 패키지, 라이트 유닛, 발광 소자 제조방법
KR101852566B1 (ko) 발광소자, 발광소자 패키지, 및 라이트 유닛
KR20130016666A (ko) 발광소자, 발광소자 패키지, 및 라이트 유닛
KR20130039617A (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR20130049388A (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR20130065325A (ko) 발광소자 패키지 및 조명 장치
KR20130026927A (ko) 발광소자, 발광소자 패키지 및 라이트 유닛

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application