KR20160117178A - 반도체 발광 소자 - Google Patents

반도체 발광 소자 Download PDF

Info

Publication number
KR20160117178A
KR20160117178A KR1020160024248A KR20160024248A KR20160117178A KR 20160117178 A KR20160117178 A KR 20160117178A KR 1020160024248 A KR1020160024248 A KR 1020160024248A KR 20160024248 A KR20160024248 A KR 20160024248A KR 20160117178 A KR20160117178 A KR 20160117178A
Authority
KR
South Korea
Prior art keywords
layer
electrode
semiconductor layer
light emitting
substrate
Prior art date
Application number
KR1020160024248A
Other languages
English (en)
Inventor
료헤이 다카키
Original Assignee
우시오덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 우시오덴키 가부시키가이샤 filed Critical 우시오덴키 가부시키가이샤
Publication of KR20160117178A publication Critical patent/KR20160117178A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

종래보다 수명 특성이 양호한 반도체 발광 소자를 제공한다.
반도체 발광 소자는, 기판 상에, 제1 반도체층과, 활성층과, 제2 반도체층이 형성되어 있으며, 제1 반도체층보다 기판에 가까운 위치에 형성된 절연층과, 절연층과는 기판의 면에 평행한 방향으로 이격된 상태로 제1 반도체층에 접촉하여 형성된 제1 전극과, 제2 반도체층에 접촉하며 기판의 면에 직교하는 방향에 관해 절연층과 대향하는 위치에 형성된 제2 전극과, 절연층과 제1 전극의 사이에 끼인 영역에서 제1 반도체층에 접촉하여 형성된 보호층을 갖는다.

Description

반도체 발광 소자{SEMICONDUCTOR LIGHT EMITTING ELEMENT}
본 발명은, 반도체 발광 소자에 관한 것이다.
최근, 질화물 반도체를 이용한 발광 소자의 개발이 진행되고 있다. 이 발광 소자는, n형 반도체층과, p형 반도체층과, 이들 n형 반도체층 및 p형 반도체층의 사이에 끼이도록 형성된 활성층을 포함하여 구성된다. n형 반도체층과 p형 반도체층의 사이에 전위차가 설정됨으로써 양자간에 전류가 흘러, 활성층 내에서 전자와 정공이 재결합하여 발광한다. 활성층 내에서 생성된 이 광을 유효하게 이용하기 위해, 여러 가지의 연구 개발이 진행되고 있다.
예를 들면, 하기 특허문헌 1에는, 이른바 「종형 구조」를 갖는 발광 소자가 개시되어 있다. 종형 구조의 소자란, 활성층에 대해 기판에 직교하는 방향으로 전압이 인가됨으로써, 활성층이 발광하는 소자를 가리킨다.
도 6은, 특허문헌 1에 개시된 발광 소자의 단면도를 모식적으로 도시한 것이다. 종래의 발광 소자(90)은, 기판(91) 상에 도전층(92), 반사막(93), 절연층(94), 반사 전극(95), 반도체층(99), 및 n측 전극(100)을 구비하여 구성된다. 반도체층(99)은, p형 반도체층(96), 활성층(97), 및 n형 반도체층(98)이 기판(91)측으로부터 순서대로 적층되어 구성된다.
절연층(94)의 하층에는 금속 재료로 이루어지는 반사막(93)이 형성되어 있지만, 이 반사막(93)은 오믹성을 갖지 않아 전극으로서의 기능을 발휘하지 않는다. 한편, 반사 전극(95)는 금속 재료로 이루어지고, p형 반도체층(96)의 사이에서 옴 접촉이 실현됨으로써 전극(p측 전극)으로서 기능하고 있다.
반사 전극(95)은, 활성층(97)에서 생성된 광 중, 기판(91)을 향하는 방향(도면 하향)으로 방사된 광을 반사시켜 n측 반도체층(98)측(도면 상향)으로 취출함으로써, 광의 취출 효율을 높이는 목적을 겸하고 있다. 반사막(93)도 동일한 목적으로 형성되어 있으며, 반사 전극(95)이 형성되어 있지 않은 개소를 통과하여 하향으로 진행된 광을 반사시켜 n측 반도체층(98)측으로 진행 방향을 바꿈으로써, 광의 취출 효율을 높일 수 있다.
일본국 특허 제4207781호 공보
그러나, 본 발명자의 예의 연구에 의해, 도 6에 도시되는 종래의 반도체 발광 소자(90)에 의하면, 소정 시간 이상을 점등시키면, 급격히 광속 유지율이 저하하는 것이 확인되었다.
본 발명은, 상기의 과제를 감안하여, 수명 특성이 양호한 반도체 발광 소자를 제공하는 것을 목적으로 한다.
본 발명은, n형 또는 p형의 제1 반도체층, 상기 제1 반도체층의 상층에 형성된 활성층, 및 상기 활성층의 상층에 형성되며 상기 제1 반도체층과는 도전형이 상이한 제2 반도체층을 포함하는 반도체층이, 기판 상에 형성되어 이루어지는 반도체 발광 소자로서,
상기 제1 반도체층보다 상기 기판에 가까운 위치에 형성된 절연층과,
상기 절연층과는 상기 기판의 면에 평행한 방향으로 이격된 상태로, 상기 제1 반도체층에 접촉하여 형성된 제1 전극과,
상기 제2 반도체층에 접촉하며, 상기 기판의 면에 직교하는 방향에 관해 상기 절연층과 대향하는 위치에 형성된 제2 전극과,
상기 절연층과 상기 제1 전극의 사이에 끼인 영역에서, 상기 제1 반도체층에 접촉하여 형성된 보호층을 갖는 것을 특징으로 한다.
본 발명자는, 종래의 반도체 발광 소자가, 소정 시간 이상을 점등시키면, 급격히 광속 유지율을 저하시킨 이유를 이하와 같이 추측하고 있다. 이 내용에 대해, 도 6의 일부 확대도인 도 7을 참조하여 설명한다.
반도체 발광 소자(90)에 전류를 공급하여 점등시키면, n측 전극(100)의 단부 근방(예를 들면 영역(101))에 가장 전류가 집중된다(전류 밀도가 높다). 이에 의해, 상기 영역(101)이 고온화된다. 점등이 장시간에 걸쳐 계속되면, n측 전극(100)의 단부 근방에 위치하는 반도체층(99)이 장시간에 걸쳐 고온 하에 노출됨으로써, 반도체층(99)의 일부가 열화한다. 또한, 열화한 반도체층(99)의 구성 재료가 대기 중의 산소와 결합함으로써 산화물이 생성된다. 이 산화물은, 아직 열화가 진행되고 있지 않은 반도체층(99)의 영역과 비교하여 고저항을 나타내므로, 점등 시에는, 상기 고저항 영역을 회피하도록 반도체층(99) 내를 전류가 흘러, 전류 밀도가 더욱 상승한다. 이 결과, 반도체층(99)의 열화가 더욱 진행된다. 도 7에서는, 반도체층(99)의 열화가 진행되는 것을 파선으로 모식적으로 나타내고 있다.
반도체층(99)의 열화는, 전류 경로를 따라 진행되고(화살표 A1), 이윽고 절연층(94)과의 접촉 개소에 도달한다. 이 때, 반도체층(99)과 절연층(94)의 계면에 응력이 발생하여, 양자간의 밀착성이 저하한다. 이 결과, 절연층(94)과 반도체층(99)의 사이에 간극이 생긴다(영역 A2). 그러면, 반도체층(99)의 열화 개소나, 절연층(94)과 반도체층(99)의 간극을 통해 유입된 대기가, 반사 전극(95)의 면에 용이하게 접촉한다.
이와 같이, 반사 전극(95)이 대기에 폭로된 상태로 반도체 발광 소자(90)의 점등 상태가 계속되면, 반사 전극(95)의 장소에 따른 전위차와, 반사 전극(95)의 표면에 흡착된 대기 중에 포함되는 수분의 존재에 의해, 반사 전극(95)이 이온 영동을 일으킨다. 예를 들면, 반사 전극(95)이 Ag로 구성되는 경우, 이하와 같은 전리가 발생한다.
(화 1)
Ag→Ag+
H2O→H+＋OH-
예를 들면 이하의 (화 2)에 의해, 반사 전극(95)의 양극측(기판(91)측)에 있어서 AgOH가 석출된다.
(화 2)
Ag+＋OH-→AgOH
예를 들면 이하의 (화 3)에 의해, AgOH는 분해되고, 반사 전극(95)의 양극측에서 Ag2O가 되어, 콜로이드형상으로 분산된다.
(화 3)
2AgOH←→Ag2O＋H2O
또한, 수분이 더해지면, 예를 들면 이하의 (화 4)와 같은 반응이 진행되고, Ag+가 생성되어 음극측(반도체층(99)측)으로 이동한다.
(화 4)
Ag2O＋H2O←→2AgOH←→2Ag+＋2OH-
이상의 (화 1)~(화 4)의 반응을 반복하여, Ag+가 반도체층(99)측으로 이동해 버린다(마이그레이션). 상기 반응의 진행 중에 있어서, 반사 전극(95) 내에서 Ag와는 다른 재료가 생성되는 결과, 반사 전극(95)의 반사율이 저하한다. 이에 의해, 광속 유지율이 저하한다.
또한, 점등 상태가 계속되면, 상기의 마이그레이션이 진행되어, 석출한 Ag에 의해 p형 반도체층(96)과 n형 반도체층(98)을 단락하는 경우가 있다. 이 경우, 이미 통전해도 점등하지 않게 되어 버린다.
즉, 본 발명자는, 종래의 반도체 발광 소자(90)에 대해 장시간 점등을 지속하면, 절연층(94)과 반도체층(99)의 밀착성이 저하하여, 반사 전극(95)이 대기에 폭로되고, 이에 의해 반사 전극(95)의 구성 재료의 마이그레이션을 초래한 것이, 광속 유지율의 저하의 원인이라고 결론지었다.
이에 대해, 본 발명에 관련된 구성에 의하면, 가령 점등 상태가 계속되어, 전류가 집중되는 제2 전극의 단부 근방의 위치로부터 반도체층의 열화가 진행된 경우에 있어서, 이 열화가 절연층에 도달하여 절연층과 반도체층의 밀착성이 저하하였다고 해도, 절연층과 제1 전극의 사이에 끼인 영역에 보호층이 형성되어 있으므로, 제1 전극이 대기에 폭로되는 것을 방지할 수 있다. 이 결과, 종래의 발광 소자에 비해, 제1 전극을 구성하는 재료가 마이그레이션을 일으키기 어려워져, 반사율이 저하하는 속도를 억제할 수 있다. 또한, 이 마이그레이션이 제2 전극까지 진행되어 단락하는 것을 방지할 수 있다.
따라서, 이 구성에 의하면, 종래보다 수명 특성이 양호한 반도체 발광 소자가 실현된다. 실제로 양호한 수명 특성이 얻어지는 것에 대해서는, 실시예를 참조하여 후술된다.
또, 상기의 구성에 있어서, 상기 보호층은, 상기 제1 전극에 접촉하여 형성되어 있는 것으로 할 수 있다.
이 구성에 의하면, 제1 전극이 대기에 폭로되는 것을 더욱 방지할 수 있어, 제1 전극의 구성 재료의 마이그레이션을 억제하는 효과를 높일 수 있다.
상기 보호층은, 상기 제1 전극의 면 중, 상기 제1 반도체층과 접촉하고 있는 면 이외의 면을 덮도록 형성되어 있어도 상관없다.
이 구성에 의하면, 제1 전극의 구성 재료의 마이그레이션을 억제하는 효과를 더욱 높일 수 있다.
상기 반도체 발광 소자는, 상기 보호층보다 상기 기판에 가까운 위치에 형성된 접합층을 갖는 것으로 해도 상관없다.
접합층을 구성하는 재료가 제1 전극측으로 확산되면, 제1 전극의 반사율이 저하해 버린다. 그러나, 상기의 구성에 의하면, 보호층을 구비함으로써, 제1 전극의 구성 재료의 마이그레이션을 억제함과 더불어, 접합층의 구성 재료의 확산을 방지할 수 있다. 이에 의해, 광 취출 효율이 저하하는 속도를 억제할 수 있다.
제1 전극은 Ag를 포함하는 재료로 구성되는 것으로 해도 상관없다. Ag는 활성층에서 방사되는 광에 대한 반사율이 높은 반면, 마이그레이션을 일으키기 쉬운 재료이다. 그러나, 상기의 구성에 의하면, 보호층을 구비함으로써 Ag의 마이그레이션이 억제되므로, 높은 반사율을 장시간에 걸쳐 유지할 수 있다. 이에 의해, 높은 광 취출 효율을 장기간에 걸쳐 유지할 수 있는 반도체 발광 소자가 실현된다.
본 발명에 의하면, 종래보다 양호한 수명 특성을 나타내는 반도체 발광 소자가 실현된다.
도 1a는, 반도체 발광 소자의 한 실시 형태의 구성을 모식적으로 도시하는 도면이다.
도 1b는, 반도체 발광 소자의 한 실시 형태의 구성을 모식적으로 도시하는 도면이다.
도 2a는, 반도체 발광 소자의 제조 방법을 모식적으로 도시하는 공정 단면도의 일부이다.
도 2b는, 반도체 발광 소자의 제조 방법을 모식적으로 도시하는 공정 단면도의 일부이다.
도 2c는, 반도체 발광 소자의 제조 방법을 모식적으로 도시하는 공정 단면도의 일부이다.
도 2d는, 반도체 발광 소자의 제조 방법을 모식적으로 도시하는 공정 단면도의 일부이다.
도 2e는, 반도체 발광 소자의 제조 방법을 모식적으로 도시하는 공정 단면도의 일부이다.
도 2f는, 반도체 발광 소자의 제조 방법을 모식적으로 도시하는 공정 단면도의 일부이다.
도 2g는, 반도체 발광 소자의 제조 방법을 모식적으로 도시하는 공정 단면도의 일부이다.
도 2h는, 반도체 발광 소자의 제조 방법을 모식적으로 도시하는 공정 단면도의 일부이다.
도 2i는, 반도체 발광 소자의 제조 방법을 모식적으로 도시하는 공정 단면도의 일부이다.
도 2j는, 반도체 발광 소자의 제조 방법을 모식적으로 도시하는 공정 단면도의 일부이다.
도 3은, 참고예의 반도체 발광 소자의 구성을 모식적으로 도시하는 도면이다.
도 4a는, 참고예의 반도체 발광 소자의 광속 유지율의 시간 변화를 나타내는 그래프이다.
도 4b는, 실시예의 반도체 발광 소자의 광속 유지율의 시간 변화를 나타내는 그래프이다.
도 5a는, 반도체 발광 소자의 다른 실시 형태의 구성을 모식적으로 도시하는 도면이다.
도 5b는, 반도체 발광 소자의 다른 실시 형태의 구성을 모식적으로 도시하는 도면이다.
도 6은, 종래의 발광 소자의 구성을 모식적으로 도시하는 도면이다.
도 7은, 도 6의 일부분을 확대한 도면이다.
본 발명의 질화물 반도체 발광 소자에 대해, 도면을 참조하여 설명한다. 또한, 각 도면에 있어서, 도면의 치수비와 실제의 치수비는 반드시 일치하지 않는다. 또, 이하에 있어서, 「AlGaN」이라는 기술은, AlmGa1－mN(0＜m＜1)이라는 기술과 동의이며, Al과 Ga의 조성비의 기술을 단지 생략하여 기재한 것으로서, Al과 Ga의 조성비가 1:1인 경우로 한정하는 취지는 아니다. 「InGaN」이라는 기술에 대해서도 동일하다.
［구성］
도 1a 및 도 1b는, 본 발명의 반도체 발광 소자의 한 실시 형태의 구성을 모식적으로 도시하는 도면이다. 도 1b는 광 취출 방향에서 보았을 때의 평면도에 대응하고, 도 1a는 도 1b 내에 있어서의 X－X선으로 절단하였을 때의 단면도에 대응한다. 반도체 발광 소자(1)는, 기판(3), 반도체층(5), 제1 전극(13), 제2 전극(15), 및 절연층(24)을 포함하여 구성된다. 이하에서는, 반도체 발광 소자(1)를 간단히 「발광 소자(1)」라고 적절히 간략하게 기재한다.
(기판(3))
기판(3)은, 예를 들면 CuW, W, Mo 등의 도전성 기판, 또는 Si 등의 반도체 기판으로 구성된다.
(반도체층(5))
본 실시 형태에서는, 반도체층(5)은, 기판(3)에 가까운 측으로부터 p형 반도체층(11), 활성층(9) 및 n형 반도체층(7)이 순서대로 적층되어 형성되어 있다. 본 실시 형태에서는, p형 반도체층(11)이 「제1 반도체층」에 대응하고, n형 반도체층(7)이 「제2 반도체층」에 대응한다.
p형 반도체층(11)은, 예를 들면 Mg, Be, Zn, 또는 C 등의 p형 불순물이 도핑된 질화물 반도체층으로 구성된다. 질화물 반도체층으로서는, 예를 들면 GaN, AlGaN, AlInGaN 등을 이용할 수 있다.
활성층(9)은, 예를 들면 InGaN으로 구성되는 발광층 및 n형 AlGaN으로 구성되는 장벽층이 주기적으로 반복되어 이루어지는 반도체층으로 형성된다. 이들 층은 도핑되어 있지 않아도 p형 또는 n형으로 도핑되어 있어도 상관없다. 활성층(9)은, 적어도 에너지 밴드 갭이 상이한 2종류의 재료로 이루어지는 층이 적층되어 구성되어 있으면 된다. 활성층(9)의 구성 재료는, 생성하고 싶은 광의 파장에 따라 적절히 선택된다.
n형 반도체층(7)은, 예를 들면 Si, Ge, S, Se, Sn, 또는 Te 등의 n형 불순물이 도핑된 질화물 반도체층으로 구성된다. 이 질화물 반도체층으로서는, 예를 들면 GaN, AlGaN, AlInGaN 등을 이용할 수 있다. 또한, n형 반도체층(7)은, p형 반도체층(11)과 상이한 조성의 재료로 구성되어 있는 것으로 해도 상관없다.
(제1 전극(13))
제1 전극(13)은, p형 반도체층(11)에 접촉하여 형성되어 있으며, p형 반도체층(11)과의 사이에서 옴 접촉이 형성되어 있다. 본 실시 형태에서는, 제1 전극(13)은 p측 전극을 구성한다.
본 실시 형태에 있어서, 제1 전극(13)은, 활성층(9)에서 방사되는 광에 대해 높은 반사율(예를 들면 80% 이상이며, 보다 바람직하게는 90% 이상)을 나타내는 도전성의 재료로 구성된다. 보다 구체적으로는, 예를 들면 Ag, Al, 또는 Rh를 포함하는 재료로 구성된다.
(제2 전극(15))
제2 전극(15)은, n형 반도체층(7)의 상면에 형성되어 있으며, 예를 들면 Cr-Au로 구성된다. 본 실시 형태에서는, 제2 전극(15)은 n측 전극을 구성한다.
도 1b에 나타내는 바와 같이, 본 실시 형태의 발광 소자(1)에서는, 기판(3)과는 반대측으로부터, 즉 광 취출 방향에서 보았을 때에, 제2 전극(15)은, n형 반도체층(7)에 의해 구성되는 광 취출면을 둘러싸도록 형성되어 있다. 보다 상세하게는, 제2 전극(15)은, 이격된 3개소에 있어서, 소정의 방향으로 연신되도록 구성되어 있다. 단, 이 제2 전극(15)의 연신되는 개수에 대해서는, 3개에 한정되는 것은 아니고 4개 이상이어도 상관없다. 도 1b에 나타낸 제2 전극(15)의 형상은 어디까지나 일례로서, 설계에 따라 적절히 변경해도 상관없다.
또한, 도 1b에 나타내는 예에서는, 제2 전극(15)이, 일부의 개소에 있어서 광 취출 방향에서 보아 폭이 넓은 영역(15a)을 갖고 있다. 이 영역(15a)은, 예를 들면 Au, Cu 등으로 구성되는 와이어(도시 생략)가 연결됨으로써, 패드 전극을 구성하는 것으로 해도 상관없다. 이 때, 와이어의 타단은 패키지 기판의 급전 패턴 등에 접속되는 것으로 해도 상관없다. 또한, 제2 전극(15)은, 이 폭이 넓은 영역(15a)을 반드시 갖추지 않으면 안 된다는 것은 아니다.
제1 전극(13)과 제2 전극(15)의 사이에 전압을 인가함으로써, 활성층(9) 내를 전류가 흘러, 활성층(9)이 발광한다.
제1 전극(13)은, 상술한 바와 같이, 활성층(9)에서 생성되는 광에 대해 높은 반사율을 나타내는 재료로 구성된다. 도 1a에 나타내는 발광 소자(1)는, 활성층(9)에서 방사된 광을 n형 반도체층(7)측으로 취출하는 것이 상정되어 있다. 제1 전극(13)은, 활성층(9)으로부터 기판(3)측을 향해 방사된 광을 n형 반도체층(7)측을 향해 반사시킴으로써, 광 취출 효율을 높이는 기능을 하고 있다.
또한, 제2 전극(15)에 둘러싸인 영역에 있어서, n형 반도체층(7)이 최상면에 위치하지만, 도 1b에서는, 설명의 편의상, n형 반도체층(7)보다 하층에 위치하는 제1 전극(13), 절연층(24), 및 보호층(17)도 도면 상에 표시시키고 있다.
(절연층(24))
절연층(24)은, 예를 들면 SiO2, SiN, Zr2O3, AlN, Al2O3 등으로 구성된다. 이 절연층(24)은, 본 실시 형태에서는, p형 반도체층(11)과 접촉하는 개소에 있어서, 제1 전극(13)이 형성되어 있지 않은 영역의 일부에 형성되어 있다. 보다 상세하게는, 절연층(24)은, 기판(3)의 면에 직교하는 방향(이하, 일례로서 「연직 방향」이라고 기재한다.)에 관해, 제2 전극(15)에 대향하는 위치에 형성되어 있다.
가령, 연직 방향으로 제2 전극(15)과 대향하는 위치에 있어서, p형 반도체층(11)과의 접촉 저항이 낮은 층이 형성되어 있는 경우, 발광 소자(1)에 대해 전압을 인가하면, 연직 방향으로 제2 전극(15)과 대향하는 영역 내에 대부분의 전류가 흘러 버린다. 이 결과, 활성층(9)의 특정 영역만이 발광해 버려, 발광 효율이 저하한다. 절연층(24)은, 활성층(9)을 흐르는 전류를 기판(3)의 면에 평행한 방향으로 확산시킴으로써, 활성층(9)의 발광 효율을 높이는 기능을 갖고 있다.
또한, 본 실시 형태에서는, 절연층(24)은, 반도체층(5)의 단부 영역에 있어서, p형 반도체층(11)의 일부와 접촉하고 있다. 절연층(24)을 이와 같이 형성함으로써, 제조 방법의 항에서 후술하는 바와 같이, 소자 분리 시에 있어서의 에칭 스토퍼로서 기능시킬 수 있다.
(도전층(20))
도전층(20)은, 기판(3)의 상층에 형성되어 있다. 본 실시 형태에서는, 도전층(20)은, 보호층(23), 접합층(21), 접합층(19) 및 보호층(17)의 다층 구조로 구성되어 있다.
접합층(19) 및 접합층(21)은, 예를 들면 Au-Sn, Au-In, Au-Cu-Sn, Cu-Sn, Pd-Sn, Sn 등으로 구성된다. 후술하는 바와 같이, 이들 접합층(19)과 접합층(21)은, 기판(3) 상에 형성된 접합층(21)과, 다른 기판(후술하는 성장 기판(25)) 상에 형성된 접합층(19)을 대향시킨 후에, 양자를 접합함으로써 형성된 것이다. 이들 접합층(19) 및 접합층(21)은, 단일한 층으로서 일체화되어 있는 것으로 해도 상관없다.
보호층(17)은, 예를 들면 Ti/Pt의 다층 구조로 구성된다. 도 1a에 도시하는 바와 같이, 보호층(17)은, 절연층(24)과 제1 전극(13)의 사이에 끼인 영역 내에서 p형 반도체층(11)과 접촉하도록 구성되어 있다. 즉, 도 1a 및 도 1b에 도시하는 바와 같이, 보호층(17)이 개재됨으로써, 제1 전극(13)과 절연층(24)은 접촉하지 않고 이격되어 배치된다.
본 실시 형태에 있어서, 보호층(17)에는 2개의 기능이 존재한다. 제1 기능은, 접합층(19, 21)을 구성하는 재료가 제1 전극(13)측으로 확산되는 것을 방지하는 기능이다. 접합층(19, 21)을 구성하는 재료가 제1 전극(13)으로 확산되면, 제1 전극(13)의 반사율이 저하해 버려, 광 취출 효율이 저하한다. 도 1a에 도시하는 바와 같이, 보호층(17)이, 접합층(19, 21)과 제1 전극(13)의 사이에 형성됨으로써, 상기 제1 기능이 실현된다.
보호층(17)이 갖는 제2 기능은, 제1 전극(13)이 대기 폭로하는 것을 방지하는 기능이다. 「과제를 해결하기 위한 수단」의 항에 있어서, 도 7을 참조하여 상술한 바와 같이, 장시간에 걸쳐 발광 소자(1)의 점등이 계속되면, 절연층(24)과 반도체층(5)(보다 상세하게는 p형 반도체층(11))의 밀착성이 저하할 우려가 있다. 그러나, 이 밀착성이 저하한 경우에 있어서도, 제1 전극(13)과 절연층(24)의 사이에 보호층(17)이 형성되어 있으므로, 보호층(17)이 대기 폭로하는데 그쳐, 제1 전극(13)이 대기 폭로하는 일은 없다. 이에 의해, 제1 전극(13)을 구성하는 재료의 마이그레이션의 진행을 대폭 억제할 수 있다.
또한, 상기의 관점에서, 보호층(17)은 p형 반도체층(11)과의 사이에서 높은 밀착성을 실현할 수 있는 재료로 구성되는 것이 바람직하다. 이러한 관점에서, 본 실시 형태의 발광 소자(1)에서는, Ti나 Pt와 같은 고밀착성을 나타내는 재료로 이루어지는 보호층(17)을 구비하고 있다. 또한, 밀착성의 관점에서는, 보호층(17)은, p형 반도체층(11)과 접촉하는 최표면을 Ti로 구성하는 것이 보다 바람직하다.
또, 보호층(17)의 구성 재료로서, Ni를 더 포함하는 것으로 해도 상관없다. Ni도 높은 밀착성을 가짐과 더불어, Ti의 확산을 억제하는 기능을 갖는다. 보호층(17)이 Ti를 포함하는 경우에 있어서, 이 보호층(17)에 포함되는 Ti가 제1 전극(13)측으로 확산되면, 제1 전극(13)의 반사율을 저하할 우려가 있다. 보호층(17)의 최상면에 Ni를 구성함으로써, Ti가 제1 전극(13)측으로 확산되는 것을 억제하는 효과를 얻을 수 있다.
보호층(23)은, 예를 들면 보호층(17)과 동일한 재료로 구성되고, 접합층(19, 21)을 구성하는 재료가 기판(3)측으로 확산되는 것을 억제하는 목적으로 형성되어 있다. 단, 보호층(23)은 반드시 구비되어 있지 않아도 상관없다.
또한, 도 1a에서는 도시하고 있지 않지만, 반도체층(5)의 측면에 보호막으로서의 절연층을 형성해도 상관없다.
발광 소자(1)에 의하면, 종래보다 광 취출 효율이 향상하는 점에 대해서는, 발광 소자(1)의 제조 방법의 설명을 행한 후에 설명된다.
［제조 방법］
다음에, 발광 소자(1)의 제조 방법의 일례에 대해, 도 2a~도 2j에 모식적으로 도시하는 공정 단면도를 참조하여 설명한다. 또한, 이하에서 설명하는 제조 조건이나 막 두께 등의 치수는 어디까지나 일례이다.
(단계 S1)
도 2a에 도시하는 바와 같이, 성장 기판(25)을 준비한다. 성장 기판(25)으로서는, 일례로서 C면을 갖는 사파이어 기판을 이용할 수 있다.
준비 공정으로서 성장 기판(25)의 클리닝을 행한다. 이 클리닝은, 보다 구체적인 일례로서는, MOCVD(Metal Organic Chemical Vapor Deposition : 유기 금속 화학 기상 증착) 장치의 처리로 내에 성장 기판(25)을 배치하고, 처리로 내에 유량이 예를 들면 10slm인 수소 가스를 흐르게 하면서, 노 내 온도를 예를 들면 1150℃로 승온시킴으로써 행해진다.
(단계 S2)
도 2b에 도시하는 바와 같이, 성장 기판(25)의 상층에, 언도핑층(27), n형 반도체층(7), 활성층(9), 및 p형 반도체층(11)을 순서대로 형성한다. 이 단계 S2는, 예를 들면 이하의 순서로 행해진다.
우선, 성장 기판(25)의 상면에, GaN으로 이루어지는 저온 버퍼층을 형성하고, 그 상층에 GaN으로 이루어지는 하지층을 형성한다. 이들 저온 버퍼층 및 하지층이 언도핑층(27)에 대응한다. 구체적인 언도핑층(27)의 형성 방법은, 예를 들면 이하와 같다.
우선,MOCVD 장치의 노 내 압력을 100kPa, 노 내 온도를 480℃로 한다. 그리고, 처리로 내에 캐리어 가스로서 유량이 각각 5slm인 질소 가스 및 수소 가스를 흐르게 하면서, 원료 가스로서 유량이 50μmol/min인 트리메틸갈륨(TMG) 및 유량이 250000μmol/min인 암모니아를 처리로 내에 68초간 공급한다. 이에 의해, 성장 기판(25)의 표면에, 두께가 20nm인 GaN으로 이루어지는 저온 버퍼층을 형성한다.
다음에, MOCVD 장치의 노 내 온도를 1150℃로 승온한다. 그리고, 처리로 내에 캐리어 가스로서 유량이 20slm인 질소 가스 및 유량이 15slm인 수소 가스를 흐르게 하면서, 원료 가스로서 유량이 100μmol/min인 TMG 및 유량이 250000μm ol/min인 암모니아를 처리로 내에 30분간 공급한다. 이에 의해, 저온 버퍼층의 표면에, 두께가 1.7μm인 GaN으로 이루어지는 하지층을 형성한다.
다음에, 언도핑층(27)의 상층에 n형 반도체층(7)을 형성한다. n형 반도체층(7)의 구체적인 형성 방법은, 예를 들면 이하와 같다.
우선, 계속해서 노 내 온도를 1150℃로 한 상태로, MOCVD 장치의 노 내 압력을 30kPa로 한다. 그리고, 처리로 내에 캐리어 가스로서 유량이 20slm인 질소 가스 및 유량이 15slm인 수소 가스를 흐르게 하면서, 원료 가스로서, 유량이 94μmol/min인 TMG, 유량이 6μmol/min인 트리메틸알루미늄(TMA), 유량이 250000μmol/min인 암모니아 및 유량이 0.013μmol/min인 테트라에틸실란을 처리로 내에 60분간 공급한다. 이에 의해, 예를 들면 Al0 . 06Ga0 .94N의 조성을 가지며, 두께가 2μm인 n형 반도체층(7)이 언도핑층(27)의 상층에 형성된다.
또한, 이 후, TMA의 공급을 정지함과 더불어, 그 이외의 원료 가스를 6초간 공급함으로써, n형 AlGaN층의 상층에, 두께가 5nm 정도인 n형 GaN으로 이루어지는 보호층을 갖고 이루어지는 n형 반도체층(7)을 실현해도 된다.
상기의 설명에서는, n형 반도체층(7)에 포함되는 n형 불순물을 Si로 하는 경우에 대해 설명하였지만, n형 불순물로서는, Si 이외에 Ge, S, Se, Sn 또는 Te 등을 이용할 수 있다.
다음에, n형 반도체층(7)의 상층에 활성층(9)을 형성한다. 활성층(9)의 구체적인 형성 방법은, 예를 들면 이하와 같다.
우선 MOCVD 장치의 노 내 압력을 100kPa, 노 내 온도를 830℃로 한다. 그리고, 처리로 내에 캐리어 가스로서 유량이 15slm인 질소 가스 및 유량이 1slm인 수소 가스를 흐르게 하면서, 원료 가스로서 유량이 10μmol/min인 TMG, 유량이 12μmol/min인 트리메틸인듐(TMI) 및 유량이 300000μmol/min인 암모니아를 처리로 내에 48초간 공급하는 단계를 행한다. 그 후, 유량이 10μmol/min인 TMG, 유량이 1.6μmol/min인 TMA, 0.002μmol/min인 테트라에틸실란 및 유량이 300000μmol/min인 암모니아를 처리로 내에 120초간 공급하는 단계를 행한다. 이하, 이들 2개의 단계를 반복함으로써, 두께가 2nm인 InGaN으로 이루어지는 발광층, 및 두께가 7nm인 n형 AlGaN으로 이루어지는 장벽층이 15주기 적층되어 이루어지는 활성층(9)이, n형 반도체층(7)의 상층에 형성된다.
다음에, 활성층(9)의 상층에 p형 반도체층(11)을 형성한다. p형 반도체층(11)의 구체적인 형성 방법은, 예를 들면 이하와 같다.
구체적으로는, MOCVD 장치의 노 내 압력을 100kPa로 유지하고, 처리로 내에 캐리어 가스로서 유량이 15slm인 질소 가스 및 유량이 25slm인 수소 가스를 흐르게 하면서, 노 내 온도를 1025℃로 승온한다. 그 후, 원료 가스로서 유량이 35μmol/min인 TMG, 유량이 20μmol/min인 TMA, 유량이 250000μmol/min인 암모니아 및 p형 불순물을 도핑하기 위한 유량이 0.1μmol/min인 비스사이클로펜타디에닐마그네슘(Cp2Mg)을 처리로 내에 60초간 공급한다. 이에 의해, 활성층(9)의 표면에, 두께가 20nm인 Al0 . 3Ga0 .7N의 조성을 갖는 정공 공급층을 형성한다. 그 후, TMA의 유량을 4μmol/min으로 변경하여 원료 가스를 360초간 공급함으로써, 두께가 120nm인 Al0.13Ga0.87N의 조성을 갖는 정공 공급층을 형성한다. 이들 정공 공급층에 의해 p형 반도체층(11)이 형성된다.
또한, 이 공정 후, TMA의 공급을 정지함과 더불어, Cp2Mg의 유량을 0.2μmol/min으로 변경하여 원료 가스를 20초간 공급함으로써, 두께가 5nm 정도이고, p형 불순물 농도가 1×1020/cm3 정도인 p형 GaN층을 갖고 이루어지는 p형 반도체층(11)을 실현해도 된다.
(단계 S3)
단계 S2에서 얻어진 웨이퍼에 대해 활성화 처리를 행한다. 구체적인 일례로서는, RTA(Rapid Thermal Anneal : 급속 가열) 장치를 이용하여, 질소 분위기 하에서 650℃로 15분간의 활성화 처리를 행한다.
(단계 S4)
p형 반도체층(11)의 상면의 소정 개소에 절연층(24)을 형성한다(도 2c 참조).
보다 구체적으로는, 예를 들면 Al2O3을 스퍼터링법에 의해 200nm 정도의 막 두께로 성막함으로써 절연층(24)을 형성한다. 또한, 성막하는 재료는 절연성 재료이면 되고, Al2O3 외에, SiN이나 SiO2여도 상관없다.
(단계 S5)
p형 반도체층(11)의 상면 중, 절연층(24)이 형성되어 있지 않은 영역의 일부에 제1 전극(13)을 형성한다(도 2c 참조). 제1 전극(13)의 구체적인 형성 방법은, 예를 들면 이하와 같다.
p형 반도체층(11)의 상면의 소정 영역에, 도전성 재료로 구성된 재료막을 성막한다. 일례로서는, 스퍼터링법에 의해 p형 반도체층(11)의 상면의 소정 영역에, 막 두께 195nm 정도의 Ag 및 막 두께 5nm 정도의 Ni를 성막한다. 이 때, 성장 기판(25)의 면에 평행한 방향에 관해, 절연층(24)과 이격(B1)을 갖도록 재료막을 성막한다.
여기에서, 재료막에 포함되는 Ag는, 활성층(9)에서 방사되는 광에 대해 높은 반사율(90% 이상)을 나타내는 재료의 예이다. 활성층(9)에서 방사되는 광에 대해 높은 반사율을 나타내는 재료이면, Ag 이외의 재료(예를 들면 Al나 Rh 등)가 포함되는 것으로 해도 상관없다. 또, 이들 고반사율을 나타내는 재료를 포함하는 합금으로 구성되어 있어도 상관없다.
또, 재료막에 포함되는 Ni는, 다른 층과의 밀착성을 높이는 목적으로 성막되어 있는 것이지만, 충분한 밀착성이 확보되어 있으면 이 재료막에 Ni를 포함시키지 않아도 상관없다. 또, 밀착성을 확보하기 위한 다른 재료가 포함되는 것으로 해도 상관없다.
상기의 재료막을 성막한 후에, RTA 장치 등을 이용하여 드라이 에어 또는 불활성 가스 분위기 중에서 예를 들면 400℃~550℃, 60초~300초간의 콘택트 어닐링 처리를 행한다. 이에 의해, p형 반도체층(11)과의 사이에서 옴 접촉이 형성된, 제1 전극(13)이 형성된다.
또한, 본 단계 S5를, 단계 S4의 앞에 행해도 상관없다.
(단계 S6)
도 2d에 도시하는 바와 같이, 제1 전극(13) 및 절연층(24)의 상면을 덮도록, 전면에 보호층(17)을 형성한다. 이 때, 단계 S5의 종료 시에 있어서, 노출되어 있는 p형 반도체층(11)의 상면에도 보호층(17)이 형성된다.
보다 구체적으로는, 예를 들면 전자선 증착 장치(EB 장치)를 이용하여, 막 두께 100nm의 Ti와 막 두께 200nm의 Pt를 3주기 성막함으로써 보호층(17)을 형성한다. 또한, 최상면에 막 두께 100nm 정도의 Ni를 성막하는 것으로 해도 상관없다.
(단계 S7)
도 2e에 도시하는 바와 같이, 보호층(17)의 상면에 접합층(19)을 형성한다.
보다 구체적으로는, 보호층(17)의 상면에, 막 두께 10nm의 Ti를 증착시킨 후, Au 80% Sn 20%로 구성되는 Au-Sn 땜납을 막 두께 3μm 증착시킴으로써 접합층(19)을 형성한다.
(단계 S8)
성장 기판(25)과는 별도로 준비된 기판(3)의 상면에, 단계 S6 및 S7과 동일한 방법으로, 보호층(23) 및 접합층(21)을 형성한다(도 2f 참조). 기판(3)으로서는, 상술한 바와 같이 CuW, W, Mo 등의 도전성 기판, 또는 Si 등의 반도체 기판을 이용할 수 있다. 또한, 보호층(23)에 대해서는 형성하지 않는 것으로 해도 상관없다.
(단계 S9)
도 2g에 도시하는 바와 같이, 성장 기판(25)의 상층에 형성된 접합층(19)과, 기판(3)의 상층에 형성된 접합층(21)을 접합함으로써, 성장 기판(25)과 기판(3)의 접합을 행한다. 구체적인 일례로서는, 280℃의 온도, 0.2MPa의 압력 하에서, 접합 처리가 행해진다.
이 공정에 의해, 접합층(19) 및 접합층(21)이 용융하여 접합됨으로써, 기판(3)과 성장 기판(25)이 표리면에 접합된 구조가 형성된다. 즉, 접합층(19)과 접합층(21)은, 본 단계 이후에서는 일체화되어 있는 것으로 해도 상관없다. 그리고, 본 단계 S9의 실행 전의 단계에서 보호층(23) 및 보호층(17)이 형성됨으로써, 접합층(19, 21)의 구성 재료의 확산이 억제되고 있다.
(단계 S10)
다음에, 성장 기판(25)을 박리한다(도 2h 참조). 보다 구체적으로는, 성장 기판(25)을 위로 향하게 하고, 기판(3)을 아래로 향하게 한 상태로, 성장 기판(25)측에서 레이저광을 조사한다. 여기에서, 조사하는 레이저광을, 성장 기판(25)의 구성 재료(본 실시 형태에서는 사파이어)를 투과하여, 언도핑층(27)의 구성 재료(본 실시 형태에서는 GaN)에 의해 흡수되는 파장의 광으로 한다. 이에 의해, 언도핑층(27)에서 레이저광이 흡수되므로, 성장 기판(25)과 언도핑층(27)의 계면이 고온화하여 GaN이 분해되고, 성장 기판(25)이 박리된다.
그 후, 웨이퍼 상에 잔존하고 있는 GaN(언도핑층(27))을, 염산 등을 이용한 습식 에칭, 또는 ICP 장치를 이용한 드라이 에칭에 의해 제거하여, n형 반도체층(7)을 노출시킨다. 또한, 본 단계 S10에 있어서 언도핑층(27)이 제거되고, p형 반도체층(11), 활성층(9), 및 n형 반도체층(7)이, 기판(3)측으로부터 이 순서로 적층되어 이루어지는 반도체층(5)이 잔존한다(도 2i 참조).
(단계 S11)
다음에, 도 2j에 도시하는 바와 같이, 인접하는 소자들을 분리한다. 구체적으로는, 인접 소자와의 경계 영역에 대해, ICP 장치를 이용하여 절연층(24)의 상면이 노출될 때까지 반도체층(5)을 에칭한다. 이 때, 상술한 바와 같이 절연층(24)은 에칭 스토퍼로서 기능한다.
또한, 도 2j에서는, 반도체층(5)의 측면이 연직 방향에 대해 경사를 갖도록 도시하고 있지만, 이것은 일례로서, 이러한 형상으로 한정하는 취지는 아니다.
(단계 S12)
다음에, n형 반도체층(7)의 상면의 소정 영역, 보다 상세하게는, n형 반도체층(7)의 상면 중, 제1 전극(13)에 대해 연직 방향에 대향하지 않는 영역의 일부, 즉 절연층(24)에 대해 연직 방향에 대향하는 영역의 일부에, 제2 전극(15)을 형성한다. 구체적인 방법의 일례로서는, n형 반도체층(7)의 상면 중, 제2 전극(15)을 형성할 예정인 영역 이외를 레지스트 등으로 마스크한 상태로, n형 반도체층(7)의 상면에 막 두께 100nm의 Cr과 막 두께 3μm의 Au를 증착한다. 그 후, 마스크를 박리하여, 질소 분위기 중에서 250℃, 1분간 정도의 어닐링 처리를 행한다.
(단계 S13)
다음에, 각 소자들을 예를 들면 레이저 다이싱 장치에 의해 분리하여, 기판(3)의 이면을 예를 들면 Ag 페이스트로 패키지와 접합한다. 그 후는, 제2 전극(15)의 일부 영역에 대해 와이어 본딩을 행한다. 이상의 공정을 거쳐, 도 1a 및 도 1b에 나타내는 발광 소자(1)가 제조된다.
［작용］
상술한 발광 소자(1)에 의하면 수명 특성이 향상하는 점에 대해, 데이터를 참조하여 설명한다.
(실시예) 상술한 단계 S1~S13을 거쳐 제조된 발광 소자(1)를 실시예의 소자로 하였다.
(참고예) 도 3에 도시하는 발광 소자(40)를 참고예의 소자로 하였다. 참고예의 소자는, 단계 S5에 있어서, 절연층(24)과 접촉하도록 제1 전극(13)을 형성한 점이, 실시예예의 소자와 상이하다. 환언하면, 참고예의 소자는, 도 2c에 있어서의 이격(B1)이 존재하지 않도록 제1 전극(13)을 형성한 점이, 실시예의 소자와 상이하다.
동일한 웨이퍼로 제조된 복수개의 발광 소자(40)(참고예) 및, 동일한 웨이퍼로 제조된 복수개의 발광 소자(1)(실시예)에 대해, 각각 공급 전류 500mA 하에서 연속 점등을 하여 광속 유지율을 측정하였다. 이 결과를, 도 4a 및 도 4b에 나타낸다. 이들 도면은, 연속 점등을 행한 시간에 따라 광속을 측정하여, 초기 광속에 대한 비율을 산출하여 그래프화한 것이며, 도 4a가 참고예의 결과에 대응하고, 도 4b가 실시예의 결과에 대응한다.
도 4a에 의하면, 참고예의 소자는, 연속 점등 시간이 1000시간을 초과하면 광속 유지율의 저하가 나타나기 시작하고 있다. 그리고, 2000시간 이상이 경과하면, 그 저하 속도가 높은 소자가 포함되어 있다. 또한, 참고예의 각 소자에서는, 연속 점등 시간이 4000시간을 경과하면, 광속 유지율이 70%를 밑돌고 있다.
이에 반해, 도 4b에 의하면, 실시예의 각 소자는, 연속 점등 시간이 1000시간을 경과할 때까지에 대해서는, 참고예의 각 소자와 거의 동일한 광속 유지율의 변화를 나타내지만, 이후, 5000시간 경과 시까지, 광속 유지율이 거의 일정하게 유지되고 있다. 도 4b에 의하면, 연속 점등 시간이 5000시간을 경과한 시점에서도, 실시예의 각 소자는 광속 유지율이 80%를 초과하고 있는 것이 확인된다.
이 결과로부터도, 제1 전극(13)과 절연층(24)의 사이에 보호층(17)을 개재시킴으로써, 제1 전극(13)을 구성하는 재료의 마이그레이션이 방지되어, 수명 특성이 향상하고 있는 것이 확인된다.
［다른 실시 형태］
이하, 다른 실시 형태에 대해 설명한다.
<1> 상기의 실시 형태에서는, 보호층(17)에, 접합층(19, 21)을 구성하는 재료의 확산을 방지하는 기능과, 제1 전극(13)이 대기에 폭로되는 것을 방지하는 기능을 겸비시키고 있었다. 그러나, 예를 들면, 도 5a 또는 도 5b에 나타내는 발광 소자(1)와 같이, 후자의 기능을 실현시키기 위한 보호층(17)과는 다른 재료로, 전자의 기능을 실현시키기 위한 보호층(17a)을 구비하는 것으로 해도 상관없다. 이 경우, 보호층(23)은, 보호층(17a)과 동일한 재료로 해도 상관없다.
도 5a 또는 도 5b에 도시하는 발광 소자(1)를 제조할 때에는, 예를 들면 단계 S6에 있어서, p형 반도체층(11)과 제1 전극(13)의 사이에 개재되도록 보호층(17)을 형성한 후, 보호층(17)의 상면을 덮도록 보호층(17a)을 더 형성하면 된다.
<2> 상기의 실시 형태에서는, 보호층(17)이 제1 전극(13)에 접촉하도록 구성되어 있지만, 보호층(17)과 제1 전극(13)의 사이에 다른 층이 개재되어 있어도 상관없다. 이러한 구성이어도, 보호층(17)이 존재함으로써 제1 전극(13)이 대기에 폭로하는 사태가 방지된다.
<3> 상기의 실시 형태에서는, 절연층(24)이 p형 반도체층(11)과 접촉하도록 구성되어 있었지만, p형 반도체층(11)과 절연층(24)의 사이에 다른 층이 개재되어 있어도 상관없다. 이러한 구성이어도, 활성층(9) 내를 흐르는 전류를, 기판(3)의 면에 평행한 방향으로 확산시키는 효과가 실현된다.
<4> 상기의 실시 형태에서는, 반도체층(5)의 단부 영역, 및 제2 전극(15)에 대해 기판(3)의 면에 직교하는 방향에 대향하는 영역에 절연층(24)을 갖는 구성으로 하였다. 여기에서, 전자의 영역에 형성되는 절연층과, 후자의 영역에 형성되는 절연층은, 다른 재료로 구성되어 있어도 상관없다.
<5> 상기의 실시 형태에서는, 제1 전극(13)과 절연층(24)의 막 두께가 거의 동등한 구성(도 1a 참조)을 예시하여 설명하였다. 그러나, 제1 전극(13)과 절연층(24)의 층 두께의 관계는 설계에 따라 적절히 설정되는 것으로 해도 상관없다.
<6> 도 1a, 도 5a 또는 도 5b에 도시한 발광 소자(1)에 있어서, 광 취출 효율을 더욱 향상시키는 목적으로 n형 반도체층(7)의 상면에 미세한 요철 형상을 형성하는 것으로 해도 상관없다.
<7> 상기의 실시 형태에서 설명한 보호층(17)을 구성하는 재료는, 제1 전극(13)을 구성하는 재료와 비교하여, 활성층(9)에서 방사되는 광에 대한 반사율이 낮다. 이 때문에, 광 취출면에서 본 경우에 있어서, p형 반도체층(11)에 접촉하는 보호층(17)의 면적이 넓어지면 질수록, p형 반도체층(11)에 접촉하는 제1 전극(13)의 면적이 좁아지므로, 광 취출 효율이 저하한다. 이 때문에, 보호층(17)은, 기판(3)의 면에 평행한 방향에 관련된 폭을 가능한 한 좁게 하는 것이 바람직하다. 예를 들면, 광 취출면을 구성하는 n형 반도체층(7)의 폭에 대해, 보호층(17)의 폭은 수% 미만으로 하는 것이 바람직하고, 1% 미만으로 하는 것이 보다 바람직하다.
<8> 상기의 실시 형태에서는, 반도체층(5)을 구성하는 층 중, 기판(3)에 가까운 측을 p형 반도체층(11), 기판(3)으로부터 먼 측을 n형 반도체층(7)으로서 설명하였지만, 이들 도전형을 반전시켜도 상관없다.
또, 상기의 실시 형태에서는, 발광 소자(1)가 질화물 반도체로 이루어지는 소자인 경우에 대해 설명하였지만, GaAs계의 발광 소자 등, 다른 화합물 반도체로 이루어지는 발광 소자에 대해서도 본 발명은 적용이 가능하다.
1 : 반도체 발광 소자
3 : 기판
7 : n형 반도체층
9 : 활성층
11 : p형 반도체층
13 : 제1 전극
15 : 제2 전극
15a : 패드 전극
17 : 보호층
17a : 보호층
19 : 접합층
20 : 도전층
21 : 접합층
23 : 보호층
24 : 절연층
25 : 성장 기판
27 : 언도핑층
40 : 참고예의 반도체 발광 소자
90 : 종래의 반도체 발광 소자
91 : 기판
92 : 도전층
93 : 반사막
94 : 절연층
95 : 반사 전극
96 : p형 반도체층
97 : 활성층
98 : n형 반도체층
99 : 반도체층
100 : n측 전극
101 : n측 전극의 근방 영역

Claims (5)

  1. n형 또는 p형의 제1 반도체층, 상기 제1 반도체층의 상층에 형성된 활성층, 및 상기 활성층의 상층에 형성되며 상기 제1 반도체층과는 도전형이 상이한 제2 반도체층을 포함하는 반도체층이, 기판 상에 형성되어 이루어지는 반도체 발광 소자로서,
    상기 제1 반도체층보다 상기 기판에 가까운 위치에 형성된 절연층과,
    상기 절연층과는 상기 기판의 면에 평행한 방향으로 이격된 상태로, 상기 제1 반도체층에 접촉하여 형성된 제1 전극과,
    상기 제2 반도체층에 접촉하며, 상기 기판의 면에 직교하는 방향에 관해 상기 절연층과 대향하는 위치에 형성된 제2 전극과,
    상기 절연층과 상기 제1 전극의 사이에 끼인 영역에서, 상기 제1 반도체층에 접촉하여 형성된 보호층을 갖는 것을 특징으로 하는 반도체 발광 소자.
  2. 청구항 1에 있어서,
    상기 보호층은, 상기 제1 전극에 접촉하여 형성되어 있는 것을 특징으로 하는 반도체 발광 소자.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 보호층은, 상기 제1 전극의 면 중, 상기 제1 반도체층과 접촉하고 있는 면 이외의 면을 덮도록 형성되어 있는 것을 특징으로 하는 반도체 발광 소자.
  4. 청구항 3에 있어서,
    상기 보호층보다 상기 기판에 가까운 위치에 형성된 접합층을 갖는 것을 특징으로 하는 반도체 발광 소자.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 제1 전극은 Ag를 포함하는 재료로 구성되는 것을 특징으로 하는 반도체 발광 소자.
KR1020160024248A 2015-03-31 2016-02-29 반도체 발광 소자 KR20160117178A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015074506A JP2016195187A (ja) 2015-03-31 2015-03-31 半導体発光素子
JPJP-P-2015-074506 2015-03-31

Publications (1)

Publication Number Publication Date
KR20160117178A true KR20160117178A (ko) 2016-10-10

Family

ID=57145856

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160024248A KR20160117178A (ko) 2015-03-31 2016-02-29 반도체 발광 소자

Country Status (3)

Country Link
JP (1) JP2016195187A (ko)
KR (1) KR20160117178A (ko)
TW (1) TW201715754A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6824501B2 (ja) * 2017-02-08 2021-02-03 ウシオ電機株式会社 半導体発光素子
JP7004918B2 (ja) 2019-05-30 2022-01-21 日亜化学工業株式会社 半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04207781A (ja) 1990-11-30 1992-07-29 Hitachi Plant Eng & Constr Co Ltd 監視装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4946195B2 (ja) * 2006-06-19 2012-06-06 サンケン電気株式会社 半導体発光素子及びその製造方法
JP5211887B2 (ja) * 2007-07-03 2013-06-12 日亜化学工業株式会社 半導体発光素子およびその製造方法
JP5065936B2 (ja) * 2007-08-16 2012-11-07 株式会社東芝 半導体発光素子及びその製造方法
JP4985260B2 (ja) * 2007-09-18 2012-07-25 日立電線株式会社 発光装置
JP2012195407A (ja) * 2011-03-16 2012-10-11 Stanley Electric Co Ltd 半導体発光素子の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04207781A (ja) 1990-11-30 1992-07-29 Hitachi Plant Eng & Constr Co Ltd 監視装置

Also Published As

Publication number Publication date
JP2016195187A (ja) 2016-11-17
TW201715754A (zh) 2017-05-01

Similar Documents

Publication Publication Date Title
US9437778B2 (en) Semiconductor light-emitting element and method for producing the same
JP2019207925A (ja) 半導体発光素子および半導体発光素子の製造方法
WO2015141517A1 (ja) 半導体発光素子及びその製造方法
KR102229114B1 (ko) 반도체 발광 소자
TW201539790A (zh) 半導體發光元件及其製造方法
KR20160117178A (ko) 반도체 발광 소자
TWI585993B (zh) Nitride light emitting device and manufacturing method thereof
JP5818031B2 (ja) Ｌｅｄ素子
JP2017069282A (ja) 半導体発光素子及びその製造方法
WO2016072326A1 (ja) 半導体発光素子
JP2014236070A (ja) 窒化物半導体発光素子
WO2016158093A1 (ja) 窒化物半導体発光素子
JP6690139B2 (ja) 半導体発光素子及びその製造方法
TW201515259A (zh) 氮化物半導體發光元件及其製造方法
JP2017139298A (ja) 半導体発光素子及びその製造方法
JP2017005156A (ja) 半導体発光素子及びその製造方法
JP6468459B2 (ja) 半導体発光素子
JP2016195168A (ja) 半導体発光素子及びその製造方法
WO2015029727A1 (ja) 半導体発光素子
WO2015151542A1 (ja) 半導体発光素子、発光デバイス
JP2015050381A (ja) 半導体発光素子及びその製造方法
JP2016195170A (ja) 半導体発光素子の製造方法、半導体発光素子
JP2017117966A (ja) 半導体発光素子
JP2018117089A (ja) 発光素子