KR20190053283A - 촬상 소자, 제어 방법 및 촬상 장치 - Google Patents

촬상 소자, 제어 방법 및 촬상 장치 Download PDF

Info

Publication number
KR20190053283A
KR20190053283A KR1020197013068A KR20197013068A KR20190053283A KR 20190053283 A KR20190053283 A KR 20190053283A KR 1020197013068 A KR1020197013068 A KR 1020197013068A KR 20197013068 A KR20197013068 A KR 20197013068A KR 20190053283 A KR20190053283 A KR 20190053283A
Authority
KR
South Korea
Prior art keywords
pixel
unit
column
adc
output
Prior art date
Application number
KR1020197013068A
Other languages
English (en)
Other versions
KR102045185B1 (ko
Inventor
하야토 와카바야시
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20190053283A publication Critical patent/KR20190053283A/ko
Application granted granted Critical
Publication of KR102045185B1 publication Critical patent/KR102045185B1/ko

Links

Images

Classifications

    • H04N5/378—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/42—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by switching between different modes of operation using different resolutions or aspect ratios, e.g. switching between interlaced and non-interlaced mode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H04N5/372—
    • H04N5/374—

Abstract

본 발명은, 보다 다양한 데이터 출력을 실현할 수 있도록 하는 촬상 소자, 제어 방법 및 촬상 장치에 관한 것이다. 본 개시된 촬상 장치는, 행렬형상으로 구성된 복수의 화소의 각각에서 입사된 피사체의 광을 광전변환 소자에 의해 광전변환하는 화소 어레이와, 그 화소 어레이의 각 화소의 화소 신호를 출력하는 A/D 변환부의 수를 선택하는 선택부와, 상기 선택부를 제어하여, 요구에 응한 수의 상기 A/D 변환부를 선택시키는 제어부를 구비한다. 본 개시는 촬상 소자, 제어 방법, 및, 촬상 장치에 적용할 수 있다.

Description

촬상 소자, 제어 방법 및 촬상 장치{IMAGING ELEMENT, CONTROL METHOD, AND IMAGING DEVICE}
본 발명은 촬상 소자, 제어 방법 및 촬상 장치에 관한 것으로, 특히, 보다 다양한 데이터 출력을 실현할 수 있도록 한 촬상 소자, 제어 방법 및 촬상 장치에 관한 것이다.
종래, CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서 등의 촬상 소자에서, 열마다 화소가 접속되는 각 출력선에 대해, 각각 복수의 A/D 변환기(ADC(Analog Digital Converter))가 접속되고, 그 복수의 ADC를 이용함에 의해 고속의 데이터 판독을 실현하는 것이 있다(예를 들면, 특허 문헌 1 참조).
또한, 각 출력선에 대해 복수의 비교기와 카운터를 탑재하고, D/A 변환기(DAC(Digital Analog Converter))의 전압을 임의의 값만큼 비켜 놓아, 고(高) 비트 정밀도의 신호를 고속으로 판독하는 것도 있다(예를 들면, 특허 문헌 2 참조).
또한, 판독 신호에 대해 2회의 A/D 변환을 실시함으로써 저(低) 노이즈화나 다이내믹 레인지 향상을 실현하는 것아 있다(예를 들면, 특허 문헌 3 및 특허 문헌 4 참조).
특허 문헌 1 : 일본 특개2005-347932호 공보 특허 문헌 2 : 일본 특개2010-252140호 공보 특허 문헌 3 : 일본 특개2009-296423호 공보 특허 문헌 4 : 일본 특개2008-012482호 공보
그러나, 특허 문헌 1에 기재된 방법의 경우, 고속의 판독이 가능할 뿐이고, 예를 들면 다이내믹 레인지의 확장이나 노이즈의 저감 등 고기능성으로의 전개를 도모하는 것은 곤란하였다.
또한, 특허 문헌 2에 기재된 방법의 경우, ADC가 복수 마련되어 있는 것인데, 그 구성은 분해능의 향상 만에 이용되고 있고, 예를 들면 노이즈의 저감이나, 저소비전력화 등을 실현하는 것은 곤란하였다.
또한, 특허 문헌 3이나 특허 문헌 4에 기재된 방법의 경우, 처리시간이 증대하고 있어서, 고속의 판독을 행하는 것이 곤란하였다.
근래, 정보 처리 기술의 향상에 의해, 화상 처리나 촬상 장치도 보다 다기능화 및 고기능화의 일로를 걷고 있다. 이에 수반하여, 촬상 소자로부터 출력되는 화상 데이터에 요구되는 출력 형식도 보다 다양화하고 있다. 그러나, 종래의 방법에서는 상술한 바와 같이, 다양한 데이터 출력 형식에 대응하는 것이 곤란하였다.
본 개시는, 이와 같은 상황을 감안하여 이루어진 것이고, 보다 다양한 용도에 이용할 수 있도록, 보다 다양한 데이터 출력을 실현하는 것을 목적으로 한다.
본 개시의 한 측면은, 각 화소의 화소 신호를 출력하는 A/D 변환부의 수를 선택하는 선택부와, 상기 선택부를 제어하여, 요구에 응한 수의 상기 A/D 변환부를 선택시키는 제어부를 구비하는 촬상 소자이다.
화소 어레이의 칼럼마다 복수의 상기 A/D 변환부를 또한 구비하고, 상기 선택부는, 상기 화소 신호의 출력처를 당해 칼럼에 대응하는 상기 복수의 A/D 변환부의 중에서 선택할 수 있다.
상기 제어부는, 당해 칼럼의 각 화소를 상기 복수의 A/D 변환부에 접속시키도록 상기 선택부를 제어할 수 있다.
상기 제어부는, 당해 칼럼의 각 화소를 복수 계통으로 나누고, 각 화소를, 계통마다 서로 다른 상기 A/D 변환부에 접속시키도록 상기 선택부를 제어할 수 있다.
상기 제어부는, 각 화소로부터 화소 신호가 상기 계통마다 서로 다른 레이트로 판독되도록 제어할 수 있다.
상기 제어부는, 상기 A/D 변환부를 제어하여, 각 A/D 변환부의 설정을 계통마다 서로 다른 설정치로 할 수 있다.
상기 제어부는, 상기 A/D 변환부의 아날로그 게인 설정을 계통마다 서로 다른 값으로 설정할 수 있다.
상기 제어부는, 상기 A/D 변환부의 분해능 설정을 계통마다 서로 다른 값으로 설정할 수 있다.
상기 제어부는, 상기 A/D 변환부의 샘플링 타이밍을 계통마다 서로 다른 값으로 설정할 수 있다.
상기 제어부는, 서로 다른 타이밍에서 샘플링되어 처리된, 각 계통의 A/D 변환부의 출력을 가산평균하여 출력하도록 상기 A/D 변환부를 제어할 수 있다.
상기 제어부는, 일부의 상기 A/D 변환부를 정지시키고, 당해 칼럼의 각 화소를 나머지 상기 A/D 변환부에 접속시키도록 상기 선택부를 제어할 수 있다.
상기 제어부는, 또한, 정지한 상기 A/D 변환부에 대응하는 정전류 회로를 정지시킬 수 있다.
복수의 칩이 적층된 적층 구조를 갖도록 할 수 있다.
상기 화소 신호가 판독되는 화소 어레이가 형성되는 화소 칩과 주변 회로, 상기 제어부, 상기 선택부 및 상기 A/D 변환부가 형성되는 주변 회로 칩을 구비할 수 있다.
상기 주변 회로 칩의 배선층이, 상기 화소 칩의 배선층보다도 다층화되도록 할 수 있다.
본 개시의 다른 측면은, 접수부가 요구를 접수하고, 제어부가 각 화소의 화소 신호를 출력하는 A/D 변환부의 수를 접수된 상기 요구에 응한 모드로 선택시키는 제어 방법이다.
본 개시된 또 다른 측면은, 각 화소에서 입사광을 광전변환하는 화소 어레이와, 상기 화소 어레이의 각 화소의 화소 신호를 출력하는 A/D 변환부의 수를 선택하는 선택부와, 상기 선택부를 제어하여 요구에 응한 수의 상기 A/D 변환부를 선택시키는 제어부를 구비하는 촬상 장치이다.
본 개시의 한 측면에서는, 요구에 응하여 각 화소의 화소 신호를 출력하는 A/D 변환부의 수가 선택된다.
본 개시의 다른 측면에서는, 요구가 접수되고, 각 화소의 화소 신호를 출력하는 A/D 변환부의 수가 접수된 요구에 응한 모드로 선택된다.
본 개시된 또 다른 측면에서는, 각 화소에서 입사광이 광전변환되고, 요구에 응하여 각 화소의 화소 신호를 출력하는 A/D 변환부의 수가 선택된다.
본 개시에 의하면 피사체를 촬상할 수 있다. 특히, 보다 다양한 데이터 출력을 실현할 수 있다.
도 1은 본 기술을 적용한 이미지 센서의 주된 구성예를 도시하는 블록도.
도 2는 본 기술을 적용한 이미지 센서의 다른 구성예를 도시하는 블록도.
도 3은 모드에 응한 선택부 제어의 양상의 예를 설명하는 도면.
도 4는 복수 프레임 레이트 출력의 양상의 예를 설명하는 도면.
도 5는 멀티 샘플링의 양상의 예를 설명하는 도면.
도 6은 제어 처리의 흐름의 예를 설명하는 플로 차트.
도 7은 적층 칩 구조의 예를 설명하는 도면.
도 8은 본 기술을 적용한 촬상 장치의 주된 구성예를 도시하는 블록도.
도 9는 컴퓨터의 주된 구성예를 도시하는 블록도.
이하, 본 기술을 실시하기 위한 형태(이하 실시의 형태라고 한다)에 관해 설명한다. 또한, 설명은 이하의 순서로 행한다.
1. 제1의 실시의 형태(이미지 센서)
2. 제2의 실시의 형태(촬상 장치)
3. 제3의 실시의 형태(컴퓨터)
<1. 제1의 실시의 형태>
[이미지 센서]
도 1은, 본 기술을 적용한 이미지 센서의 일부의 구성예를 도시하는 블록도이다. 도 1에 도시되는 이미지 센서(100)는, 예를 들면, CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서나 CCD(Charge Coupled Device) 이미지 센서 등의 피사체를 촬상하고 촬상 화상의 디지털 데이터를 얻는 촬상 소자이다.
도 1에 도시되는 바와 같이, 이미지 센서(100)는 제어부(101), 화소 어레이부(111), 선택부(112), A/D 변환부(ADC(Analog Digital Converter))(113) 및 정전류 회로부(114)를 갖는다.
제어부(101)는, 이미지 센서(100)의 각 부분을 제어하여, 화상 데이터(화소 신호)의 판독 등에 관한 처리를 실행시킨다.
화소 어레이부(111)는, 포토 다이오드 등의 광전변환 소자를 갖는 화소 구성이 행렬(어레이)형상으로 배치된 화소 영역이다. 화소 어레이부(111)는, 제어부(101)에 제어되어, 각 화소에서 피사체의 광을 수광하고, 그 입사광을 광전변환하여 전하를 축적하고, 소정의 타이밍에서 각 화소에 축적된 전하를 화소 신호로서 출력한다.
화소(121) 및 화소(122)는, 그 화소 어레이부(111)에 배치되는 화소군 중의, 상하로 인접하는 2화소를 나타내고 있다. 화소(121) 및 화소(122)는, 서로 같은 칼럼(열)이 연속하는 행의 화소이다. 도 1의 예의 경우, 화소(121) 및 화소(122)에 도시되는 바와 같이, 각 화소의 회로에는 광전변환 소자 및 4개의 트랜지스터가 사용되고 있다. 또한, 각 화소의 회로의 구성은 임의이고 도 1에 도시되는 예 이외라도 좋다.
일반적인 화소 어레이에는, 칼럼(열)마다, 화소 신호의 출력선이 마련된다. 화소 어레이부(111)의 경우, 1칼럼(열)마다 2(2계통)개의 출력선이 마련된다. 1칼럼의 화소의 회로는 1행 걸러서 이 2개의 출력선에 교대로 접속된다. 예를 들면, 위로부터 홀수번째의 행의 화소의 회로가 한쪽의 출력선에 접속되고, 짝수번째의 행의 화소의 회로가 다른쪽의 출력선에 접속된다. 도 1의 예의 경우, 화소(121)의 회로는, 제1의 출력선(VSL(1))에 접속되고, 화소(122)의 회로는 제2의 출력선(VSL(2))에 접속된다.
또한, 도 1에서는, 설명의 편의상 1칼럼분의 출력선만 나타나고 있지만, 실제로는, 각 칼럼에 대해, 마찬가지로 2개씩 출력선이 마련된다. 각 출력선에는 그 칼럼의 화소의 회로가 1행 걸러서 접속된다.
선택부(112)는, 화소 어레이부(111)의 각 출력선을 ADC(113)의 입력에 접속하는 스위치를 가지며, 제어부(101)에 제어되어 화소 어레이부(111)와 ADC(113)와의 접속을 제어한다. 즉, 화소 어레이부(111)로부터 판독된 화소 신호는 이 선택부(112)를 통하여 ADC(113)에 공급된다.
선택부(112)는, 스위치(131), 스위치(132) 및 스위치(133)을 갖는다. 스위치(131)(선택 SW)는, 서로 같은 칼럼에 대응하는 2개의 출력선의 접속을 제어한다. 예를 들면, 스위치(131)가 온(ON) 상태가 되면, 제1의 출력선(VSL(1))과 제2의 출력선(VSL(2))이 접속되고 오프(OFF) 상태가 되면 절단된다.
상세에 관해서는 후술하지만, 이미지 센서(100)에서는 각 출력선에 대해 ADC가 하나씩 마련되어 있다(칼럼 ADC). 따라서 스위치(132) 및 스위치(133)가 모두 온 상태라고 하면, 스위치(131)가 온 상태가 되면, 동 칼럼의 2개의 출력선이 접속되기 때문에, 1화소의 회로가 2개의 ADC에 접속되게 된다. 역으로, 스위치(131)가 오프 상태가 되면, 동 칼럼의 2개의 출력선이 절단되어 1화소의 회로가 하나의 ADC에 접속되게 된다. 즉, 스위치(131)는 하나의 화소의 신호의 출력처로 하는 ADC(칼럼 ADC)의 수를 선택한다.
상세에 관해서는 후술하지만, 이와 같이 스위치(131)가 화소 신호의 출력처로 하는 ADC의 수를 제어함에 의해, 이미지 센서(100)는 그 ADC의 수에 응하여 보다 다양한 화소 신호를 출력할 수 있다. 즉, 이미지 센서(100)는 보다 다양한 데이터 출력을 실현할 수 있다.
스위치(132)는, 화소(121)에 대응하는 제1의 출력선(VSL(1))과, 그 출력선에 대응하는 ADC와의 접속을 제어한다. 스위치(132)가 온(ON) 상태가 되면 제1의 출력선이, 대응하는 ADC의 비교기의 한쪽의 입력에 접속된다. 또한, 오프(OFF) 상태가 되면 그들이 절단된다.
스위치(133)는, 화소(122)에 대응하는 제2의 출력선(VSL(2))과, 그 출력선에 대응하는 ADC와의 접속을 제어한다. 스위치(133)가 온(ON) 상태가 되면 제2의 출력선이, 대응하는 ADC의 비교기의 한쪽의 입력에 접속된다. 또한, 오프(OFF) 상태가 되면 그들이 절단된다.
선택부(112)는, 제어부(101)의 제어에 따라, 이와 같은 스위치(131) 내지 스위치(133)의 상태를 전환함에 의해, 하나의 화소의 신호의 출력처로 하는 ADC(칼럼 ADC)의 수를 제어할 수 있다.
또한, 스위치(132)나 스위치(133)(어느 한쪽 또는 양쪽)을 생략하고, 각 출력선과, 그 출력선에 대응하는 ADC를 항상 접속하도록 하여도 좋다. 단, 이들의 스위치에 의해, 이들의 접속·절단을 제어할 수 있도록 함에 의해, 하나의 화소의 신호의 출력처로 하는 ADC(칼럼 ADC)의 수의 선택의 폭이 넓어진다. 즉, 이들의 스위치를 마련함에 의해, 이미지 센서(100)는 보다 다양한 화소 신호를 출력할 수 있다.
또한, 도 1에서는, 1칼럼분의 출력선에 대한 구성만 나타나고 있지만, 실제로는, 선택부(112)는, 칼럼마다, 도 1에 도시되는 바와 같은 구성(스위치(131) 내지 스위치(133))을 갖고 있다. 즉, 선택부(112)는, 각 칼럼에 대해 제어부(101)의 제어에 따라, 상술한 바와 같은 접속 제어를 행한다.
ADC(113)는, 화소 어레이부(111)로부터 각 출력선을 통하여 공급되는 화소 신호를, 각각 A/D 변환하여, 디지털 데이터로서 출력한다. ADC(113)는, 화소 어레이부(111)로부터의 출력선마다의 ADC(칼럼 ADC)를 갖는다. 즉, ADC(113)는, 복수의 칼럼 ADC를 갖는다. 1출력선에 대응하는 칼럼 ADC는 비교기, D/A 변환기(DAC) 및 카운터를 갖는 싱글슬로프형의 ADC이다.
비교기는, 그 DAC 출력과 화소 신호의 신호치를 비교한다. 카운터는, 화소 신호와 DAC 출력이 동등하게 될 때까지, 카운트값(디지털값)을 잉크리먼트한다. 비교기는, DAC 출력이 신호치에 달하면, 카운터를 정지한다. 그 후 카운터(1, 2)에 의해 디지털화된 신호를 DATA(1) 및 DATA(2)로부터 이미지 센서(100)의 외부에 출력한다.
카운터는, 다음의 A/D 변환을 위해 데이터 출력 후, 카운트값을 초기치(예를 들면 0)로 되돌린다.
ADC(113)는, 각 칼럼에 대해 2계통의 칼럼 ADC를 갖는다. 예를 들면, 제1의 출력선(VSL(1))에 대해 비교기(141)(COMP(1)), DAC(142)(DAC(1)) 및 카운터(143)(카운터(1))가 마련되고, 제2의 출력선(VSL(2))에 대해 비교기(151)(COMP(2)), DAC(152)(DAC(2)) 및 카운터(153)(카운터(2))가 마련되어 있다. 도시는 생략하고 있지만, ADC(113)는 다른 칼럼의 출력선에 대해서도 같은 구성을 갖는다.
단, 이들의 구성중, DAC는 공통화할 수 있다. DAC의 공통화는, 계통마다 행하여진다. 즉, 각 칼럼의 서로 같은 계통의 DAC가 공통화된다. 도 1의 예의 경우, 각 칼럼의 제1의 출력선(VSL(1))에 대응하는 DAC가 DAC(142)로서 공통화되고, 각 칼럼의 제2의 출력선(VSL(2))에 대응하는 DAC가 DAC(152)로서 공통화되어 있다. 또한, 비교기와 카운터는 각 출력선의 계통마다 마련된다.
정전류 회로부(114)는, 각 출력선에 접속되는 정전류 회로이고, 제어부(101)에 의해 제어되어 구동한다. 정전류 회로부(114)의 회로는, 예를 들면, MOS(Metal Oxide Semiconductor) 트랜지스터 등에 의해 구성된다. 이 회로 구성은 임의이지만, 도 1에서는, 설명의 편의상, 제1의 출력선(VSL(1))에 대해, MOS 트랜지스터(161)(LOAD(1))가 마련되고, 제2의 출력선(VSL(2))에 대해, MOS 트랜지스터(162)(LOAD(2))가 마련되어 있다.
제어부(101)는, 예를 들면 유저 등 외부로부터 요구를 접수하여 판독 모드를 선택하고, 선택부(112)를 제어하여, 출력선에 대한 접속을 제어한다. 또한, 제어부(101)는, 선택한 판독 모드에 응하여, 칼럼 ADC의 구동을 제어하거나 한다. 또한, 제어부(101)는, 칼럼 ADC 이외에도 필요에 응하여 정전류 회로부(114)의 구동을 제어하거나, 예를 들면, 판독의 레이트나 타이밍 등 화소 어레이부(111)의 구동을 제어하거나 한다.
즉, 제어부(101)는, 선택부(112)의 제어뿐만 아니라, 선택부(112) 이외의 각 부분도, 보다 다양한 모드로 동작시킬 수 있다. 따라서 이미지 센서(100)는 보다 다양한 화소 신호를 출력할 수 있다.
[이미지 센서의 다른 예]
또한, 도 1에 도시되는 각 부분의 수는, 부족하지 않는 한 임의이다. 예를 들면, 각 칼럼에 대해, 출력선이 3계통 이상 마련되도록 하여도 좋다. 예를 들면, 도 2의 A에 도시되는 바와 같이, 화소 어레이부(111)의 각 칼럼에 대해 출력선이 4계통 마련되도록 하여도 좋다.
도 2의 A에서, 화소 어레이부(111)의 화소(1) 내지 화소(6)는, 화소 어레이부(111)에 구성된 화소 어레이의 중의, 서로 같은 칼럼의 연속하는 6개의 화소의 회로를 나타내고 있다. 각 화소의 회로 구성은, 임의이지만, 예를 들면, 도 2의 B에 도시되는 바와 같은 4개의 트랜지스터를 이용할 수도 있다.
도 2의 A에 도시되는 바와 같이, 1칼럼에 대해 4계통의 출력선이 마련되고, 각 화소의 회로는, 4행씩 각각의 계통의 출력선에 접속된다. 환언하면, 각 화소의 회로는 4행 걸러서 같은 계통의 출력선에 접속된다. 도 2의 A에서는, 화소(1)와 화소5는, 제1의 출력선(VSL(1))에 접속되고 화소(2)와 화소(6)는 제2의 출력선(VSL(2))에 접속되고, 화소(3)는 제3의 출력선(VSL(3))에 접속되고, 화소(4)는 제4의 출력선(VSL(4))에 접속되어 있다.
또한, 도 1의 경우와 마찬가지로, 각 계통의 출력선에 대응하여 칼럼 ADC가 마련되어 있다. ADC(113-1) 내지 ADC(113-4)는, 각각, 1계통의 싱글슬로프형의 칼럼 ADC를 나타내고 있고, 비교기, DAC 및 카운터를 갖는다. 즉, ADC(113-1)(AD(1)) 및 ADC(113-3)(AD(3)), ADC(113-2)(AD(2)) 및 ADC(113-4)(AD(4))의 각 조(組)가, 각각, 도 1의 ADC(113)에 대응한다.
보다 구체적으로는, ADC(113-1) 및 ADC(113-2)는, 각각, 도 1의 비교기(141), DAC(142) 및 카운터(143)에 대응한다. 또한, ADC(113-3) 및 ADC(113-4)는, 각각, 도 1의 비교기(151), DAC(152) 및 카운터(153)을 갖는다. 단, DAC에 관해서는, 예를 들면 ADC(113-1), ADC(113-2), ADC(113-3) 및 ADC(113-4)에 각각 공유화하여도 좋다.
도 2의 A의 예의 경우, 2계통씩 선택부(112)(선택부(112-1) 및 선택부(112-2))가 마련되어 있다.
선택부(112-1)는, 각 칼럼의 4출력선 중, 제1의 출력선(VSL(1)) 및 제3의 출력선(VSL(3))을 ADC(113-1) 또는 ADC(113-3)에 접속하는지의 여부를 제어함에 의해, 하나의 화소의 신호의 출력처로 하는 ADC(칼럼 ADC)의 수를 선택한다. 선택부(112-1)는, 도 1의 경우와 마찬가지로 스위치(131-1)(선택 SW(1)), 스위치(132-1)(ADSW(1)) 및 스위치(133-1)(ADSW(3))를 갖는다.
스위치(131-1)는, 제1의 출력선과 제3의 출력선과의 접속을 제어한다. 스위치(131-1)가 온(ON) 상태가 되면, 제1의 출력선 제3의 출력선이 접속되고, 오프(OFF) 상태가 되면 절단된다. 스위치(132-1)는, 제1의 출력선 ADC(113-1)와의 접속을 제어한다. 스위치(133-1)는 제3의 출력선과 ADC(113-3)와의 접속을 제어한다.
선택부(112-2)는, 각 칼럼의 4출력선 중, 제2의 출력선(VSL(2)) 및 제4의 출력선(VSL(4))을, ADC(113-2) 또는 ADC(113-4)에 접속하는지의 여부를 제어함에 의해, 이들의 출력선 출력된 하나의 화소의 신호의 출력처로 하는 ADC(칼럼 ADC)의 수를 선택한다. 선택부(112-2)는 도 1의 경우와 마찬가지로, 스위치(131-2)(선택 SW(2)), 스위치(132-2)(ADSW(2)) 및 스위치(133-2)(ADSW(4))를 갖는다.
스위치(131-2)는, 제2의 출력선 제4의 출력선과의 접속을 제어한다. 스위치(131-2)가 온(ON) 상태가 되면, 제2의 출력선과 제4의 출력선이 접속되고, 오프(OFF) 상태가 되면 절단된다. 스위치(132-2)는 제2의 출력선과 ADC(113-2)와의 접속을 제어한다. 스위치(133-2)는 제4의 출력선과 ADC(113-4)와의 접속을 제어한다.
또한, 도 2의 A의 예의 경우, 2계통씩 정전류 회로부(114)(정전류 회로부(114-1) 및 정전류 회로부(114-2))가 마련되어 있다.
정전류 회로부(114-1)는, 제1의 출력선 및 제3의 출력선에 접속되는 정전류 회로이고, 제어부(101)에 의해 제어되어 구동한다. 정전류 회로부(114-1)의 회로 구성은 임의이지만, 도 2의 A에서는 설명의 편의상, 제1의 출력선에 대해 MOS 트랜지스터(161-1)(LOAD(1))가 마련되고, 제3의 출력선에 대해 MOS 트랜지스터(162-1)(LOAD(3))가 마련되어 있다.
정전류 회로부(114-2)는, 제2의 출력선 및 제4의 출력선에 접속되는 정전류 회로이고, 제어부(101)에 의해 제어되어 구동한다. 정전류 회로부(114-2)의 회로 구성은 임의이지만, 도 2의 A에서는 설명의 편의상, 제2의 출력선에 대해 MOS 트랜지스터(161-2)(LOAD(2))가 마련되고, 제4의 출력선에 대해 MOS 트랜지스터(162-2)(LOAD(4))가 마련되어 있다.
또한, 도 2의 A에서는, 1칼럼에 대한 구성만 나타나고 있지만, 실제로는, 각 칼럼에 대해, 마찬가지의 출력선, 2개의 선택부(112), 4개의 칼럼 ADC 및 2개의 정전류 회로부(114)가 마련되고, 마찬가지의 제어가 행하여진다.
또한, 이상에서는, 하나의 선택부(112)가, 2계통씩 출력선과 칼럼 ADC의 접속을 제어하도록 설명하였지만, 이것으로 한하지 않고, 하나의 선택부(112)가 3계통 이상의 접속 제어를 행하도록 하여도 좋다. 또한, 도 2의 A의 예와 같이, 선택부(112)를 복수 마련하는 경우, 각 선택부(112)가 제어하는 계통의 수는 서로 동일하여도 좋고 서로 달라도 좋다.
[판독 모드 제어]
제어부(101)는, 선택한 판독 모드에 응하여, 선택부(112)의 각 스위치의 개폐를, 예를 들면 도 3에 도시되는 표와 같이 제어한다.
모드(1)(MODE(1))는, 예를 들면, 출력 데이터의 다이내믹 레인지를 확장하거나, 노이즈를 저감하거나 하는 고기능의 판독을 실현하는 모드이다. 이 모드(1)의 경우, 제어부(101)는, 선택부(112-1) 및 선택부(112-2)의 모든 스위치(스위치(131-1) 내지 스위치(133-1) 및 스위치(131-2) 내지 스위치(133-2))를 온(ON)으로 한다. 이에 의해, 각 화소의 신호치가 복수의 칼럼 ADC에 공급되게 된다. 즉, 이 모드(1)의 경우, 각 화소 신호를 복수의 ADC에 의해 신호 처리할 수 있기 때문에, 이미지 센서(100)는, 후술하는 바와 같은 다양한 고기능화를 실현할 수 있다.
모드(2)(MODE(2))는, 고속의 판독을 실현하는 모드이다. 이 모드(2)의 경우, 제어부(101)는, 각 선택부(112)의 스위치(131)(스위치(131-1) 및 스위치(131-2))을 오프(OFF)로 하고 그 밖의 스위치(스위치(132-1) 및 스위치(133-1) 및 스위치(132-2) 및 스위치(133-2))를 온(ON)으로 한다. 이에 의해, 각 계통의 출력선이 서로 다른 칼럼 ADC에 접속된다. 즉, 이 모드(2)의 경우, 화소 신호를 4행씩 병렬로 판독할 수 있기 때문에, 이미지 센서(100)는 고속의 판독을 실현할 수 있다.
모드(3)(MODE(3))는, 저소비전력을 실현하는 모드이다. 이 모드(3)의 경우, 제어부(101)는 각 선택부(112)의 스위치(133)(스위치(133-1) 및 스위치(133-2))를 오프(OFF)로 하고 그 밖의 스위치(스위치(131-1) 및 스위치(132-1) 및 스위치(131-2) 및 스위치(132-2))를 온(ON)으로 한다. 즉, 각 선택부(112)에 대응하는 2개의 칼럼 ADC중, 한쪽의 칼럼 ADC의 이용이 정지된다. 즉, 2행의 화소 신호는, 공통의 칼럼 ADC에서 처리된다. 이에 의해, 동작시키는 칼럼 ADC의 수가 저감되기 때문에, 저소비전력의 판독이 가능해진다. 또한, 이 경우, 2행씩 판독이 가능해진다.
또한, 이 모드(3)에서, 제어부(101)가, 정전류 회로부(114)(정전류 회로부(114-1) 및 정전류 회로부(114-2))를 제어하여, 칼럼 ADC를 정지시킨 계통의 부하(MOS 트랜지스터)를 정지시키도록 하여도 좋다. 도 3의 예의 경우, 스위치(133-1) 및 스위치(133-2)가 오프 되기 때문에, MOS 트랜지스터(162-1)(LOAD(3)) 및 MOS 트랜지스터(162-2)(LOAD(2))가 정지된다. 이와 같이 함에 의해, 더욱 저소비전력화의 실현이 가능해진다.
[판독의 고기능화]
다음에, 판독의 고기능화에 관해 설명한다. 판독의 고기능화의 방법은, 임의이고, 다양한 것이 생각된다. 예를 들면, 복수 프레임 레이트로의 판독, 고다이내믹 레인지화, 및 저노이즈화 등이 생각된다. 이하에서, 각 방법에 관해 설명한다.
[복수 정보의 판독]
모드(2)(MODE(2))의 경우, 각 계통의 출력선은, 서로 다른 칼럼 ADC에 접속된다. 즉, 각 출력선으로부터 출력되는 화소 신호는, 서로 독립적으로 신호 처리된다. 따라서 각 계통의 출력선에 대응하는 화소는, 셔터 동작이나 판독 동작 등을 서로 독립적으로 설정할 수 있다. 즉, 이 모드(2)의 경우, 복수의 판독 모드의 병용을 실현할 수 있다.
예를 들면, 각 칼럼의 각 계통의 화소의 판독의 레이트를 서로 독립적으로 설정할 수 있다. 예를 들면, 도 2의 A의 예에서, 4계통 중의 2계통의 출력선에 대응하는 화소를 제1의 레이트(예를 들면, 30fps)로 판독하고, 다른 2계통의 출력선에 대응하는 화소를, 제1의 레이트와 다른 제2의 레이트(예를 들면, 240fps)로 판독하도록 하여도 좋다.
예를 들면, 디지털 카메라 등의 촬상 장치에서, 정지화 촬상 전에 피사체의 화상(동화)을 몸체에 마련된 모니터에 표시하는 프리뷰 모드가 있다. 일반적인 동작으로서, 이 프리뷰 모드에서, 유저가 촬상 화상의 레이아웃을 확인하고, 릴리스 버튼을 압하하는 등 하여 정지화 촬상을 지시하면, 오토 포커스 기능에 의해 초점 위치가 조정된 후, 정지 화상이 촬상되고, 기록된다.
이와 같은 처리에서, 프리뷰 모드로 표시되는 동화상은, 확인용이기 때문에, 프레임 레이트는, 처리의 부하를 저감시키기 위해, 예를 들면 30fps와 같은 비교적 낮은 레이트가 바람직하다. 이에 대해, 오토 포커스 처리를 실행할 때에는, 유저의 지시로부터 정지화 촬상이 행하여질 때까지의 응답성을 향상시키기 위해, 보다 고속으로 초점 위치를 결정하는 것이 바람직하기 때문에, 프레임 레이트는 예를 들면 240fps와 같은 보다 높은 레이트가 바람직하다.
그래서, 일반적으로는, 저레이트로 프리뷰 모드를 행하고, 유저에게서 촬상을 지시받으면, 프레임 레이트를 고레이트로 전환하여 오토 포커스가 실행된다. 그러나, 이 경우, 프레임 레이트를 전환할 때에 불필요한 대기시간이 생길 우려가 있다.
그래서, 이미지 센서(100)는, 모드(2)에서, 복수의 프레임 레이트로 동시에 화상을 판독하도록 함에 의해, 유저의 지시로부터 정지화 촬상이 행하여질 때까지의 응답성을 보다 향상시킬 수 있다.
도 4의 A에 그 판독 이미지도(圖)를 도시한다. 제어부(101)는, 화소 어레이부(111)을 제어하여, 화소(1) 및 화소(2)의 화소 신호를 30fps로 판독하고(Read1/2), 화소(3) 및 화소(4)의 화소 신호를 240fps로 판독한다(Read3/4). 모드(2)의 경우, 화소(1) 내지 화소(4)는, 서로 다른 칼럼 ADC에 접속된다. ADC(113-1) 내지 ADC(113-4)는, 각각, 공급된 화소 신호를 각각의 레이트로 처리하면 좋다. 즉, 이미지 센서(100)는 복수의 레이트의 데이터 출력을 실현할 수 있다.
보다 구체적으로는, 도 4의 B에 도시되는 바와 같이 저레이트로의 판독은, 화소 신호의 판독 회수가 저감됨에 의해, 실현된다. 도 4의 B의 예의 경우, 저레이트(30fps)로 판독되는 화소 신호는, 고레이트(240fps)로 판독되는 화소 신호의 판독 8회에 대해 1회 판독되고, 나머지 7회는, 판독이 생략된다. 따라서 제어부(101)는, ADC(113)을 제어하여, 그 판독이 생략되어 있는 동안, 대응하는 계통의 칼럼 ADC(ADC(113-1) 및 ADC(113-2))를 정지시킬 수 있다. 이에 의해, 제어부(101)는 보다 저소비전력의 판독을 실현할 수 있다.
또한, 이와 같은 복수 레이트로의 판독의 경우, 레이트마다 화소를 나눌 필요가 있다. 즉, 동일한 화소의 화소 신호를 복수 레이트로 판독할 수는 없기 때문에, 화소마다, 판독 레이트를 설정할 필요가 있다. 즉, 복수 레이트로 판독한 경우, 각 레이트의 화상의 해상도는, 단일 레이트로 판독하는 경우보다도 저감한다. 예를 들면, 상술한 바와 같은 프리뷰 모드나 오토 포커스에 이용되는 화상의 해상도가, 정지화상의 해상도보다도 저감하게 된다. 단, 일반적으로는, 프리뷰 모드나 오토 포커스에 고해상도의 화상은 요구되지 않기 때문에, 특히 문제는 생기지 않는다.
[멀티 샘플링]
또한, 모드(1)의 서로 독립한 복수 계통 출력을 이용하여, 출력 데이터의 노이즈를 저감시키도록 하여도 좋다.
그 경우, 제어부(101)는, ADC(113)의 각 칼럼 ADC를 제어하여, 도 5에 도시되는 실선(201)과 점선(202)과 같이, P상, D상의 샘플링 타이밍을 복수로 나누고, 각 출력의 가산평균을 구하도록 하여도 좋다.
예를 들면, 제어부(101)는, 각 칼럼 ADC를 제어하여, 각 계통의 칼럼 ADC의 DAC 파형을 도 5에 도시되는 바와 같이 비켜 놓는다. 각 계통의 칼럼 ADC는 서로 독립적으로 동작하기 때문에, 이와 같은 제어는 용이하게 실현할 수 있다. 이와 같이 함에 의해, 샘플링 회수가 2배로 증가하기 때문에, 양 샘플링에 의해 얻을 수 있던 신호의 가산평균을 출력함에 의해, SN비를 개선할 수 있다. 즉, 제어부(101)는, 출력 데이터의 노이즈를 저감시킬 수 있다. 또한, 서로 독립한 복수의 칼럼 ADC를 이용하기 때문에, 제어부(101)는, 이와 같은 노이즈 저감을, 단일한 ADC에 의해 행하는 경우보다도, 보다 고속의 변환 처리에서 실현할 수 있다.
[와이드 다이내믹 레인지 기능]
또한, 모드(1)의 서로 독립한 복수 계통 출력을 이용하여, 출력 데이터의 다이내믹 레인지를 확장시키도록 하여도 좋다. 예를 들면, 제어부(101)는 각 칼럼 ADC를 제어하여, 각 계통의 게인을 서로 독립적으로 설정한다. 이와 같이 함에 의해, 제어부(101)는, 출력 데이터의 다이내믹 레인지를 확장시킬 수 있다. 또한, 서로 독립한 복수의 칼럼 ADC를 이용하기 때문에, 제어부(101)는, 이와 같은 출력 데이터의 와이드 다이내믹 레인지화를, 단일한 ADC에 의해 행하는 경우보다도, 보다 고속의 변환 처리에서 실현할 수 있다.
이상과 같이, 1제어부(101)는, 각 부분을 제어함에 의해, 보다 다양한 방법으로, 출력 데이터의 고기능화를 실현할 수 있다. 즉, 이미지 센서(100)는 보다 다양한 데이터 출력을 실현할 수 있다.
또한, 모드(1)의 서로 독립한 복수 계통 출력을 이용하여, 제어부(101)는, 각 계통의 칼럼 ADC의 분해능(비트수)을 서로 독립적으로 설정하도록 하여도 좋다. 또한, 상술한 고기능화 처리를 복수 동시에 행하도록 하여도 좋다. 또한, 상술한 이외의 고기능화를 행하도록 하여도 좋다.
[제어 처리의 흐름]
도 6의 플로 차트를 참조하여, 제어부(101)에 의해 실행되는 제어 처리의 흐름의 예를 설명한다.
제어 처리를 시작하면 제어부(101)는, 스텝 S101에서, 외부로부터의 요구를 접수한다. 스텝 S102에서, 제어부(101)는 접수한 요구에 응한 모드를 판정한다.
스텝 S103에서, 제어부(101)는, 선택부(112)를 제어하여, 1화소의 회로의 화소 신호의 출력처로 하는 ADC의 수를 설정한다. 예를 들면, 제어부(101)는, 도 3에 도시되는 표와 같이, 모드에 응하여, 제어부(112)의 각 스위치의 온·오프 제어를 행한다.
스텝 S104에서, 제어부(101)는, ADC(113)을 제어하여, 각 칼럼 ADC의 설정을 제어한다.
스텝 S105에서, 제어부(101)는, 화소 어레이부(111), 선택부(112), ADC(113), 및 정전류 회로부(114)를 제어하여, 각 부분의 구동을 모드나 고기능화 등의 처리에 응하여 제어한다.
화소 신호의 판독이 종료되면, 제어부(101)는, 제어 처리를 종료한다.
이와 같이 처리를 행함에 의해, 제어부(101)는, 보다 다양한 용도에 이용할 수 있도록, 보다 다양한 데이터 출력을 실현할 수 있다.
[적층화]
또한, 상술한 바와 같이, 각 칼럼에 대해 복수의 ADC를 마련하면, 예를 들면, 도 7의 A에 도시되는 구성에서는, 칩 사이즈가 증대하여, 비용이 증대하여 버릴 우려가 있다. 그래서, 도 7의 B에 도시되는 바와 같이, 칩의 적층화를 하도록 하여도 좋다.
도 7의 B의 경우, 이미지 센서(100)는, 화소 어레이부(111)가 주로 형성된 화소 칩(100-1)과, 출력 회로, 주변 회로, 및 ADC(113) 등이 형성되는 주변 회로 칩(100-2), 및 패드(PAD)의 복수 칩에 의해 구성된다. 화소 칩(100-1)의 화소 어레이부(111)의 출력선과 드라이브선이 관통 비어(VIA)를 통하여 주변 회로 칩(100-2)의 회로와 접속되어 있다.
이와 같은 구성으로 함에 의해, 칩 사이즈를 작게 할 수 있고, 비용을 삭감시킬 수 있다. 또한, 배선층의 스페이스에 여유가 생기기 때문에, 배선의 끌러돌림도 용이해진다. 또한, 복수 칩화함에 의해, 각 칩을 각각 최적화할 수 있다. 예를 들면, 화소 칩에서는, 배선층에 의한 광학적인 반사에 의한 양자(量子) 효율의 저하를 막기 위해 보다 적은 배선층으로 저배화(低背化)를 실현하고, 주변 회로 칩에서는, 배선 사이 커플링 대책 등 최적화를 가능하게 하기 위해 배선층의 다층화를 실현할 수 있다. 예를 들면, 주변 회로 칩의 배선층을, 화소 칩의 배선층보다도 다층화할 수도 있다.
또한, 이면 조사형의 이미지 센서의 경우, 배선층에 의한 광학적인 반사는 생기지 않지만, 불필요한 배선층수의 증대를 억제함에 의해, 배선 공정수의 증대 등을 억제하고, 비용의 삭감을 실현할 수 있다.
또한, 화소 칩 에어리어와 동등한 칩 면적이 있기 때문에, 토탈의 적층 칩의 면적을 증가시키는 일 없이 주변 회로 영역에 복수의 ADC의 탑재가 가능해진다.
또한, 본 기술을 적용한 촬상 소자(촬상 장치)는, 상술한 구성으로 한정되지 않고, 다른 구성이라도 좋다.
<2. 제2의 실시의 형태>
[촬상 장치]
도 8은, 본 기술을 적용한 촬상 장치의 주된 구성예를 도시하는 도면이다. 도 8에 도시되는 촬상 장치(300)는, 피사체를 촬상하고, 그 피사체의 화상을 전기 신호로서 출력하는 장치이다.
도 8에 도시되는 바와 같이 촬상 장치(300)는, 렌즈부(311), CMOS 센서(312), 조작부(314), 제어부(315), 화상 처리부(316), 표시부(317), 코덱 처리부(318) 및 기록부(319)를 갖는다.
렌즈부(311)는, 렌즈나 조리개 등의 광학계 소자로 이루어진다. 렌즈부(311)는, 제어부(315)에 제어되어, 피사체까지의 초점을 조정하고, 초점이 맞는 위치로부터의 광을 집광하고 CMOS 센서(312)에 공급한다.
CMOS 센서(312)는, 피사체를 촬상하는 이미지 센서이고, 제어부(315)에 제어되어, 입사광을 광전변환하고, 각 화소의 화소치를 A/D 변환함에 의해, 피사체의 촬상 화상의 데이터(촬상 화상)를 얻는다. CMOS 센서(312)는, 제어부(315)에 제어되어, 그 촬상에 의해 얻어진 촬상 화상 데이터를 화상 처리부(316)에 공급한다.
조작부(314)는, 예를 들면, 조그다이얼(상표), 키, 버튼, 또는 터치 패널 등에 의해 구성되고, 유저에 의한 조작 입력을 받고, 그 조작 입력에 대응하는 신호를 제어부(315)에 공급한다.
제어부(315)는, 조작부(314)에 의해 입력된 유저의 조작 입력에 대응하는 신호에 의거하여, 렌즈부(311), CMOS 센서(312), 화상 처리부(316), 표시부(317), 코덱 처리부(318) 및 기록부(319)의 구동을 제어하여, 각 부분에 촬상에 관한 처리를 행하게 한다.
화상 처리부(316)는, CMOS 센서(312)로부터 공급된 화상 신호에 대해, 예를 들면, 흑레벨 보정이나, 혼색 보정, 결함 보정, 디모자이크 처리, 매트릭스 처리, 감마 보정, 및 YC 변환 등의 각종 화상 처리를 시행한다. 이 화상 처리의 내용은 임의이고, 상술한 이외의 처리가 행하여져도 좋다. 화상 처리부(316)는, 화상 처리를 시행한 화상 신호를 표시부(317) 및 코덱 처리부(318)에 공급한다.
표시부(317)는, 예를 들면, 액정 디스플레이 등으로서 구성되고, 화상 처리부(316)로부터의 화상 신호에 의거하여, 피사체의 화상을 표시한다.
코덱 처리부(318)는, 화상 처리부(316)로부터의 화상 신호에 대해, 소정의 방식의 부호화 처리를 시행하고, 부호화 처리의 결과 얻어진 화상 데이터를 기록부(319)에 공급한다.
기록부(319)는, 코덱 처리부(318)로부터의 화상 데이터를 기록한다. 기록부(319)에 기록된 화상 데이터는, 필요에 응하여 화상 처리부(316)에 판독됨으로써, 표시부(317)에 공급되고 대응하는 화상이 표시된다.
촬상 장치(300)의 CMOS 센서(312)는, 도 1이나 도 2를 참조하여 상술한 이미지 센서(100)와 같은 구성을 갖는다. 즉, CMOS 센서(312)는, 하나의 화소의 신호의 출력처로 하는 ADC(칼럼 ADC)의 수를 선택하는 선택부(스위치)를 갖는다. 즉, CMOS 센서(312)는, 이 ADC의 수에 응하여, 보다 다양한 화소 신호를 출력할 수 있다. 따라서 촬상 장치(300)는, 그 다양한 화소 신호를 이용하여, 보다 다양한 처리를 실현할 수 있다.
또한, 본 기술을 적용한 촬상 소자나 화상 처리부를 구비하는 촬상 장치는, 상술한 구성으로 한하지 않고, 다른 구성이라도 좋다.
<3. 제3의 실시의 형태>
[컴퓨터]
상술한 일련의 처리는, 하드웨어에 의해 실행할 수도 있고, 소프트웨어에 의해 실행할 수도 있다. 일련의 처리를 소프트웨어에 의해 실행하는 경우에는, 그 소프트웨어를 구성하는 프로그램이, 컴퓨터에 인스톨된다. 여기서, 컴퓨터에는, 예를 들면, 도 8의 제어부(315)와 같은, 전용의 하드웨어에 조립되어 있는 컴퓨터나, 각종의 프로그램을 인스톨함으로써, 각종의 기능을 실행하는 것이 가능한 범용의 컴퓨터 등이 포함된다.
도 9에서, 컴퓨터(400)의 CPU(Central Processing Unit)(301)는, ROM(Read Only Memory)(302)에 기억되어 있는 프로그램, 또는 기억부(413)로부터 RAM(Random Access Memory)(403)에 로드된 프로그램에 따라 각종의 처리를 실행한다. RAM(403)에는 또한, CPU(401)가 각종의 처리를 실행하는데 있어서 필요한 데이터 등도 적절히 기억된다.
CPU(401), ROM(402), 및 RAM(403)는, 버스(404)를 통하여 서로 접속되어 있다. 이 버스(404)에는 또한, 입출력 인터페이스(410)도 접속되어 있다.
입출력 인터페이스(410)에는, 키보드, 마우스 등으로 이루어지는 입력부(411), CRT(Cathode Ray Tube)나 LCD(Liquid Crystal Display) 등으로 이루어지는 디스플레이, 및 스피커 등으로 이루어지는 출력부(412), 하드 디스크 등으로 구성되는 기억부(413), 모뎀 등으로 구성되는 통신부(414)가 접속되어 있다. 통신부(414)는, 인터넷을 포함하는 네트워크를 통하여서의 통신 처리를 행한다.
입출력 인터페이스(410)에는 또한, 필요에 응하여 드라이브(415)가 접속되고, 자기 디스크, 광디스크, 광자기 디스크, 또는 반도체 메모리 등의 리무버블 미디어 521이 적절히 장착되고, 그들로부터 판독된 컴퓨터 프로그램이, 필요에 응하여 기억부(413)에 인스톨된다.
상술한 일련의 처리를 소프트웨어에 의해 실행시키는 경우에는, 그 소프트웨어를 구성하는 프로그램이, 네트워크나 기록 매체로부터 인스톨된다.
이 기록 매체는, 예를 들면, 도 9에 도시되는 바와 같이, 장치 본체와는 별도로, 유저에게 프로그램을 배신하기 위해 배포되는, 프로그램이 기록되어 있는 자기 디스크(플렉시블 디스크를 포함한다), 광디스크(CD-ROM(Compact Disc-Read Only Memory), DVD(Digital Versatile Disc)를 포함한다), 광자기 디스크(MD(Mini Disc)를 포함한다), 또는 반도체 메모리 등으로 이루어지는 리무버블 미디어(421)에 의해 구성될 뿐만 아니라, 장치 본체에 미리 조립된 상태로 유저에게 배신되는, 프로그램이 기록되어 있는 ROM(402)이나, 기억부(413)에 포함되는 하드 디스크 등으로 구성된다.
또한, 컴퓨터가 실행하는 프로그램은, 본 명세서에서 설명하는 순서에 따라 시계열로 처리가 행하여지는 프로그램이라도 좋고, 병렬로, 또는 호출이 행하여진 때 등의 필요한 타이밍에서 처리가 행하여지는 프로그램이라도 좋다.
또한, 본 명세서에서, 기록 매체에 기록되는 프로그램을 기술하는 스텝은, 기재된 순서에 따라 시계열적으로 행하여지는 처리는 물론, 반드시 시계열적으로 처리되지 않더라도, 병렬적 또는 개별적으로 실행되는 처리도 포함하는 것이다.
또한, 본 명세서에서, 시스템이란, 복수의 디바이스(장치)에 의해 구성되는 장치 전체를 나타내는 것이다.
또한, 이상에서, 하나의 장치(또는 처리부)로서 설명한 구성을 분할하여, 복수의 장치(또는 처리부)로서 구성하도록 하여도 좋다. 역으로, 이상에서 복수의 장치(또는 처리부)로서 설명한 구성을 통합하여 하나의 장치(또는 처리부)로서 구성되도록 하여도 좋다. 또한, 각 장치(또는 각 처리부)의 구성에 상술한 이외의 구성을 부가하도록 하여도 물론 좋다. 또한, 시스템 전체로서의 구성이나 동작이 실질적으로 같으면, 어느 장치(또는 처리부)의 구성의 일부를 다른 장치(또는 다른 처리부)의 구성에 포함하도록 하여도 좋다. 즉, 본 기술은, 상술한 실시의 형태로 한정되는 것이 아니고, 본 기술의 요지를 일탈하지 않는 범위에서 여러 가지의 변경이 가능하다.
또한, 본 기술은 이하와 같은 구성도 취할 수 있다.
(1) 각 화소의 화소 신호를 출력하는 A/D 변환부의 수를 선택하는 선택부와,
상기 선택부를 제어하여, 요구에 응한 수의 상기 A/D 변환부를 선택시키는 제어부를 구비하는 촬상 소자.
(2) 화소 어레이의 칼럼마다 복수의 상기 A/D 변환부를 또한 구비하고,
상기 선택부는, 상기 화소 신호의 출력처(出力先)를, 당해 칼럼에 대응하는 상기 복수의 A/D 변환부의 중에서 선택하는 상기 (1)에 기재된 촬상 소자.
(3) 상기 제어부는, 당해 칼럼의 각 화소를 상기 복수의 A/D 변환부에 접속시키도록 상기 선택부를 제어하는 상기 (2)에 기재된 촬상 소자.
(4) 상기 제어부는, 당해 칼럼의 각 화소를 복수 계통으로 나누고, 각 화소를, 계통마다 서로 다른 상기 A/D 변환부에 접속시키도록 상기 선택부를 제어하는 상기 (2)에 기재된 촬상 소자.
(5) 상기 제어부는, 각 화소로부터 화소 신호가 상기 계통마다 서로 다른 레이트로 판독되도록 제어하는 상기 (4)에 기재된 촬상 소자.
(6) 상기 제어부는, 상기 A/D 변환부를 제어하여, 각 A/D 변환부의 설정을, 계통마다 서로 다른 설정치로 하는 상기 (4) 또는 (5)에 기재된 촬상 소자.
(7) 상기 제어부는, 상기 A/D 변환부의 아날로그 게인 설정을, 계통마다 서로 다른 값으로 설정하는 상기 (6)에 기재된 촬상 소자.
(8) 상기 제어부는, 상기 A/D 변환부의 분해능 설정을, 계통마다 서로 다른 값으로 설정하는 상기 (6) 또는 (7)에 기재된 촬상 소자.
(9) 상기 제어부는, 상기 A/D 변환부의 샘플링 타이밍을, 계통마다 서로 다른 값으로 설정하는 상기 (6) 내지 (8)의 어느 하나에 기재된 촬상 소자.
(10) 상기 제어부는, 서로 다른 타이밍에서 샘플링되어 처리된, 각 계통의 A/D 변환부의 출력을, 가산평균하여 출력하도록, 상기 A/D 변환부를 제어하는 상기 (9)에 기재된 촬상 소자.
(11) 상기 제어부는, 일부의 상기 A/D 변환부를 정지시키고, 당해 칼럼의 각 화소를 나머지 상기 A/D 변환부에 접속시키도록 상기 선택부를 제어하는 상기 (2) 내지 (10)의 어느 하나에 기재된 촬상 소자.
(12) 상기 제어부는, 또한, 정지한 상기 A/D 변환부에 대응하는 정전류 회로를 정지시키는 상기 (11)에 기재된 촬상 소자.
(13) 복수의 칩이 적층된 적층 구조를 갖는 상기 (1) 내지 (12)의 어느 하나에 기재된 촬상 소자.
(14) 상기 화소 신호가 판독되는 화소 어레이가 형성되는 화소 칩과, 주변 회로, 상기 제어부, 상기 선택부, 및 상기 A/D 변환부가 형성되는 주변 회로 칩을 구비하는 상기 (13)에 기재된 촬상 소자.
(15) 상기 주변 회로 칩의 배선층이, 상기 화소 칩의 배선층보다도 다층화되는 상기 (14)에 기재된 촬상 소자.
(16) 접수부가 요구를 접수하고, 제어부가 각 화소의 화소 신호를 출력하는 A/D 변환부의 수를 접수된 상기 요구에 응한 모드로 선택시키는 제어 방법.
(17) 각 화소에서 입사광을 광전변환하는 화소 어레이와, 상기 화소 어레이의 각 화소의 화소 신호를 출력하는 A/D 변환부의 수를 선택하는 선택부와, 상기 선택부를 제어하여, 요구에 응한 수의 상기 A/D 변환부를 선택시키는 제어부를 구비하는 촬상 장치.
100 : 이미지 센서 101 : 제어부
111 : 화소 어레이부 112 : 선택부
113 : ADC 114 : 정전류 회로부
121 및 122 : 화소 131 내지 133 : 스위치
141 : 비교기 142 : DAC
143 : 카운터 151 : 비교기
152 : DAC 153 : 카운터
161 및 162 : MOS 300 : 촬상 장치
400 : 컴퓨터

Claims (10)

  1. 제 1의 기판은,
    제 1의 화소 신호를 출력하는 제 1의 화소와,
    상기 제 1의 화소에 결합된 제 1의 신호선과,
    제 1의 방향으로 상기 제 1의 화소에 인접하게 배치되고, 제 2의 화소 신호를 출력하는 제 2의 화소와,
    상기 제 1의 방향과 직교하는 제 2의 방향으로 상기 제 1의 신호선에 인접하게 배치되고, 상기 제 1의 신호선에 연결된 제 2의 신호선을 포함하며,
    상기 제 1의 기판에 적층된 제 2의 기판은,
    제 1의 기준 신호를 생성하는 제 1의 기준 신호 생성 회로와,
    제 2의 기준 신호를 생성하는 제 2의 기준 신호 생성 회로와,
    상기 제 1의 화소 신호와 상기 제 1의 기준 신호를 비교하는 제1의 비교기와,
    상기 제 2의 화소 신호와 상기 제 2의 기준 신호를 비교하는 제 2의 비교기와,
    상기 제 1의 신호선을 상기 제 1의 비교기에 연결하는 제 1의 스위치 회로와,
    상기 제 2의 신호선을 상기 제 2의 비교기에 연결하는 제 2의 스위치 회로를 포함하는 것을 특징으로 하는 촬상 장치.
  2. 제 1항에 있어서,
    상기 제 1의 기준 생성 회로는 상기 제 2의 기판의 제 1측에 배치되고,
    상기 제 2의 기준 생성 회로는 상기 제 1의 기판에 대향하는 상기 제 2의 기판의 제 2측에 배치되는 것을 특징으로 하는 촬상 장치.
  3. 제 1항에 있어서,
    상기 제 2의 기판에, 서로 대향하여 마련되는 칼럼부와,
    상기 서로 대향하여 마련되는 칼럼부의 어느 한 측에 MOS 트랜지스터, 비교기, 카운터 등의 액세서리부가 마련되는 것을 특징으로 하는 촬상 장치.
  4. 제 1항에 있어서,
    상기 제 2의 기판은,
    제 1의 AD 변환기와 제 2의 AD 변환기를 더 구비하며,
    상기 제 2의 스위치 회로는, 상기 제 2의 신호선을 상기 제 2의 AD변환기에 연결시키는 것을 특징으로 하는 촬상 장치.
  5. 제 4항에 있어서,
    상기 제 1의 신호선을 상기 제 1의 AD 변환기에 연결하는 제 1의 스위치 회로를 포함하는 것을 특징으로 하는 촬상 장치.
  6. 제 1항에 있어서,
    상기 제 2의 신호선을 상기 제 1의 스위치 회로에 연결하는 제 3의 스위치 회로를 더 포함하는 것을 특징으로 하는 촬상 장치.
  7. 제 4항에 있어서,
    상기 제 1의 AD 변환기에 제 1의 신호선을 연결하는 제 1의 비어를 더 포함하는 것을 특징으로 하는 촬상 장치.
  8. 제 4항에 있어서,
    상기 제 1의 AD 변환기는 제 1의 비교기 및 제 1의 카운터를 포함하는 것을 특징으로 하는 촬상 장치.
  9. 제 4항에 있어서,
    상기 제 2의 AD 변환기는 제 2의 비교기 및 제 2의 카운터를 포함하는 것을 특징으로 하는 촬상 장치.
  10. 제 1항에 있어서,
    상기 제 1의 기준 신호는 상기 제 2의 기준 신호와 다른 것을 특징으로 하는 촬상 장치.
KR1020197013068A 2011-09-06 2012-08-30 촬상 소자, 제어 방법 및 촬상 장치 KR102045185B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011193824A JP5862126B2 (ja) 2011-09-06 2011-09-06 撮像素子および方法、並びに、撮像装置
JPJP-P-2011-193824 2011-09-06
PCT/JP2012/071967 WO2013035616A1 (ja) 2011-09-06 2012-08-30 撮像素子、制御方法、並びに、撮像装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020187034276A Division KR101979563B1 (ko) 2011-09-06 2012-08-30 촬상 소자, 제어 방법 및 촬상 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020197030065A Division KR102104223B1 (ko) 2011-09-06 2012-08-30 촬상 소자, 제어 방법 및 촬상 장치

Publications (2)

Publication Number Publication Date
KR20190053283A true KR20190053283A (ko) 2019-05-17
KR102045185B1 KR102045185B1 (ko) 2019-11-14

Family

ID=47832063

Family Applications (5)

Application Number Title Priority Date Filing Date
KR1020207009050A KR102163306B1 (ko) 2011-09-06 2012-08-30 광 검출 장치 및 전자 장치
KR1020147004079A KR20140071332A (ko) 2011-09-06 2012-08-30 촬상 소자, 제어 방법 및 촬상 장치
KR1020187034276A KR101979563B1 (ko) 2011-09-06 2012-08-30 촬상 소자, 제어 방법 및 촬상 장치
KR1020197030065A KR102104223B1 (ko) 2011-09-06 2012-08-30 촬상 소자, 제어 방법 및 촬상 장치
KR1020197013068A KR102045185B1 (ko) 2011-09-06 2012-08-30 촬상 소자, 제어 방법 및 촬상 장치

Family Applications Before (4)

Application Number Title Priority Date Filing Date
KR1020207009050A KR102163306B1 (ko) 2011-09-06 2012-08-30 광 검출 장치 및 전자 장치
KR1020147004079A KR20140071332A (ko) 2011-09-06 2012-08-30 촬상 소자, 제어 방법 및 촬상 장치
KR1020187034276A KR101979563B1 (ko) 2011-09-06 2012-08-30 촬상 소자, 제어 방법 및 촬상 장치
KR1020197030065A KR102104223B1 (ko) 2011-09-06 2012-08-30 촬상 소자, 제어 방법 및 촬상 장치

Country Status (9)

Country Link
US (1) US9319610B2 (ko)
EP (2) EP3474542B1 (ko)
JP (1) JP5862126B2 (ko)
KR (5) KR102163306B1 (ko)
CN (2) CN103782587B (ko)
BR (1) BR112014004822A2 (ko)
RU (1) RU2014107668A (ko)
TW (1) TWI545950B (ko)
WO (1) WO2013035616A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11470269B2 (en) 2018-05-25 2022-10-11 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic device equipped with solid-state imaging device

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109068074B (zh) * 2012-06-08 2022-01-25 株式会社尼康 拍摄元件
JP6049332B2 (ja) * 2012-07-11 2016-12-21 キヤノン株式会社 光電変換装置および撮像システム
JP2014239289A (ja) 2013-06-06 2014-12-18 ソニー株式会社 Ａｄ変換器、信号処理方法、固体撮像装置、および電子機器
JP6190184B2 (ja) 2013-06-28 2017-08-30 キヤノン株式会社 撮像素子、撮像装置、その制御方法、および制御プログラム
JP2015050478A (ja) * 2013-08-29 2015-03-16 株式会社東芝 固体撮像装置
JP6170402B2 (ja) * 2013-10-18 2017-07-26 キヤノン株式会社 撮像装置及びその制御方法
JP6207360B2 (ja) * 2013-11-25 2017-10-04 キヤノン株式会社 撮像装置及び画像信号処理方法
US9854216B2 (en) 2013-12-10 2017-12-26 Canon Kabushiki Kaisha Image pickup apparatus that displays image based on signal output from image pickup device, method of controlling the same, and storage medium
JP6070599B2 (ja) * 2014-02-18 2017-02-01 ソニー株式会社 情報処理装置、情報処理方法、情報処理システム、および撮像装置
TWI672952B (zh) * 2014-03-06 2019-09-21 日商新力股份有限公司 影像擷取器件、控制方法及影像擷取裝置
JP6565905B2 (ja) 2014-05-08 2019-08-28 ソニー株式会社 情報処理装置及び情報処理方法
CN106464819B (zh) 2014-05-26 2020-01-14 索尼公司 信号处理器件、控制方法、图像传感器件和电子设备
JP2015231051A (ja) 2014-06-03 2015-12-21 ソニー株式会社 信号処理装置、制御方法、撮像素子、並びに、電子機器
CN107113387B (zh) * 2014-11-12 2020-09-18 索尼公司 固态成像装置及电子设备
JP6681586B2 (ja) 2015-03-19 2020-04-15 パナソニックＩｐマネジメント株式会社 イメージセンサおよびそれを備えた撮像装置
CN106331537B (zh) * 2015-10-27 2019-04-26 北京智谷睿拓技术服务有限公司 数字图像传感器及其控制方法、图像采集设备
US10652483B2 (en) 2015-11-13 2020-05-12 Sony Semiconductor Solutions Corporation Imaging element, driving method of imaging element, and electronic device
JP6646824B2 (ja) 2016-01-22 2020-02-14 パナソニックＩｐマネジメント株式会社 撮像装置
JP2017199993A (ja) * 2016-04-26 2017-11-02 ソニー株式会社 固体撮像素子、駆動方法、および電子機器
JP2018023025A (ja) 2016-08-04 2018-02-08 ソニーセミコンダクタソリューションズ株式会社 撮像素子、駆動方法、および電子機器
JP6903417B2 (ja) 2016-11-07 2021-07-14 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および制御方法、並びに電子機器
KR102423994B1 (ko) 2016-12-19 2022-07-25 소니그룹주식회사 제어 장치, 제어 방법, 및 프로그램
KR20180074392A (ko) * 2016-12-23 2018-07-03 삼성전자주식회사 이미지를 촬영하는 센서 및 그 제어 방법
JP6634035B2 (ja) * 2017-01-05 2020-01-22 キヤノン株式会社 撮像素子及び撮像装置
US20190356834A1 (en) 2017-01-20 2019-11-21 Sony Corporation Imaging device, imaging method, and program
JP6910814B2 (ja) 2017-02-22 2021-07-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
WO2018181583A1 (ja) 2017-03-28 2018-10-04 株式会社ニコン 撮像素子および電子カメラ
JP2018186478A (ja) * 2017-04-25 2018-11-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2018198691A1 (ja) * 2017-04-25 2018-11-01 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP6632580B2 (ja) * 2017-08-03 2020-01-22 キヤノン株式会社 撮像素子および撮像装置
JP2019134271A (ja) 2018-01-31 2019-08-08 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP2019140636A (ja) 2018-02-15 2019-08-22 ソニーセミコンダクタソリューションズ株式会社 撮像装置
JP2019161438A (ja) 2018-03-13 2019-09-19 ソニーセミコンダクタソリューションズ株式会社 画像処理装置、画像処理方法及び画像処理システム
JP6766095B2 (ja) 2018-06-08 2020-10-07 キヤノン株式会社 撮像装置、撮像システム、移動体、および積層用の半導体基板
JP7280691B2 (ja) * 2018-11-27 2023-05-24 キヤノン株式会社 撮像素子およびその制御方法、及び撮像装置
JP7353752B2 (ja) 2018-12-06 2023-10-02 キヤノン株式会社 光電変換装置及び撮像システム
US11843892B2 (en) 2019-03-07 2023-12-12 Sony Semiconductor Solutions Corporation Imaging device
JP7309420B2 (ja) 2019-04-02 2023-07-18 キヤノン株式会社 撮像装置
JP2022111738A (ja) * 2021-01-20 2022-08-01 キヤノン株式会社 撮像装置および画像処理方法
KR20220140267A (ko) * 2021-04-09 2022-10-18 에스케이하이닉스 주식회사 이미지 센싱 장치
JP2024021074A (ja) * 2022-08-02 2024-02-15 三星電子株式会社 選択的マルチプルサンプリングを行うイメージセンサ及びその動作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347932A (ja) 2004-06-01 2005-12-15 Canon Inc 固体撮像装置および撮像システム
JP2008012482A (ja) 2006-07-07 2008-01-24 Max Co Ltd 蓋体
JP2009296423A (ja) 2008-06-06 2009-12-17 Sony Corp 固体撮像装置、撮像装置、電子機器、ａｄ変換装置、ａｄ変換方法
JP2010252140A (ja) 2009-04-17 2010-11-04 Sony Corp Ａｄ変換装置、固体撮像素子、およびカメラシステム
JP2011142556A (ja) * 2010-01-08 2011-07-21 Olympus Corp 固体撮像装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5552611A (en) * 1978-10-11 1980-04-17 Nec Corp Constant-current circuit
TW200504895A (en) * 2003-06-04 2005-02-01 Renesas Tech Corp Semiconductor device
GB0403308D0 (en) * 2004-02-14 2004-03-17 Koninkl Philips Electronics Nv Active matrix display devices
JP4107269B2 (ja) * 2004-02-23 2008-06-25 ソニー株式会社 固体撮像装置
US8144227B2 (en) * 2004-09-02 2012-03-27 Sony Corporation Image pickup device and image pickup result outputting method
JP4802520B2 (ja) * 2005-03-07 2011-10-26 ソニー株式会社 固体撮像装置及びその製造方法
GB2424781B (en) 2005-03-30 2007-11-28 Micron Technology Inc High density row ram for column parallel CMOS image sensors
TWI429066B (zh) * 2005-06-02 2014-03-01 Sony Corp Semiconductor image sensor module and manufacturing method thereof
JP4792934B2 (ja) * 2005-11-17 2011-10-12 ソニー株式会社 物理情報取得方法および物理情報取得装置
US8031258B2 (en) * 2006-10-04 2011-10-04 Omnivision Technologies, Inc. Providing multiple video signals from single sensor
JP2008141610A (ja) * 2006-12-04 2008-06-19 Matsushita Electric Ind Co Ltd 固体撮像装置及び撮像システム
US7488928B2 (en) * 2007-04-20 2009-02-10 Alexander Krymski Image sensor circuits and methods with multiple readout lines per column of pixel circuits
JP5046787B2 (ja) * 2007-08-10 2012-10-10 キヤノン株式会社 撮像システム
JP5187550B2 (ja) 2007-08-21 2013-04-24 ソニー株式会社 撮像装置
JP4858388B2 (ja) * 2007-09-28 2012-01-18 ソニー株式会社 固体撮像装置、駆動制御方法、および撮像装置
JP4403435B2 (ja) * 2007-11-16 2010-01-27 ソニー株式会社 固体撮像装置、駆動制御方法、および撮像装置
KR101448918B1 (ko) * 2007-12-18 2014-10-15 삼성전자주식회사 픽셀 데이터의 고속 출력이 가능한 ｃｍｏｓ 이미지 센서
JP5106092B2 (ja) * 2007-12-26 2012-12-26 パナソニック株式会社 固体撮像装置およびカメラ
JP4442695B2 (ja) * 2008-02-29 2010-03-31 ソニー株式会社 固体撮像装置及びカメラ装置
JP5074297B2 (ja) * 2008-05-29 2012-11-14 シャープ株式会社 固体撮像装置およびその駆動方法、並びに電子情報機器
JP2010010896A (ja) * 2008-06-25 2010-01-14 Panasonic Corp 固体撮像装置
WO2010073520A1 (ja) * 2008-12-26 2010-07-01 パナソニック株式会社 固体撮像デバイスおよびその製造方法
US8913166B2 (en) * 2009-01-21 2014-12-16 Canon Kabushiki Kaisha Solid-state imaging apparatus
JP5272860B2 (ja) * 2009-04-08 2013-08-28 ソニー株式会社 固体撮像素子およびカメラシステム
JP5251778B2 (ja) * 2009-08-03 2013-07-31 ソニー株式会社 固体撮像装置、固体撮像装置のアナログ−デジタル変換方法および電子機器
JP5219962B2 (ja) * 2009-08-13 2013-06-26 キヤノン株式会社 固体撮像素子、その駆動方法、及び撮像システム
JP5419659B2 (ja) 2009-12-04 2014-02-19 キヤノン株式会社 撮像装置
KR20120022034A (ko) * 2010-08-31 2012-03-09 삼성전자주식회사 픽셀 데이터의 고속 출력을 위한 이미지 센서
DE102010051438B4 (de) * 2010-11-15 2024-03-14 Arnold & Richter Cine Technik Gmbh & Co. Betriebs Kg Bildsensor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347932A (ja) 2004-06-01 2005-12-15 Canon Inc 固体撮像装置および撮像システム
JP2008012482A (ja) 2006-07-07 2008-01-24 Max Co Ltd 蓋体
JP2009296423A (ja) 2008-06-06 2009-12-17 Sony Corp 固体撮像装置、撮像装置、電子機器、ａｄ変換装置、ａｄ変換方法
JP2010252140A (ja) 2009-04-17 2010-11-04 Sony Corp Ａｄ変換装置、固体撮像素子、およびカメラシステム
JP2011142556A (ja) * 2010-01-08 2011-07-21 Olympus Corp 固体撮像装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11470269B2 (en) 2018-05-25 2022-10-11 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic device equipped with solid-state imaging device

Also Published As

Publication number Publication date
KR20140071332A (ko) 2014-06-11
JP2013055589A (ja) 2013-03-21
KR102104223B1 (ko) 2020-05-29
KR102163306B1 (ko) 2020-10-08
US20140160334A1 (en) 2014-06-12
EP2755379A1 (en) 2014-07-16
KR20190119671A (ko) 2019-10-22
CN108234906B (zh) 2021-01-12
TWI545950B (zh) 2016-08-11
EP3474542B1 (en) 2023-11-22
WO2013035616A1 (ja) 2013-03-14
CN103782587B (zh) 2018-05-11
EP3474542A1 (en) 2019-04-24
US9319610B2 (en) 2016-04-19
EP2755379B1 (en) 2019-10-02
EP2755379A4 (en) 2015-04-22
KR20200036060A (ko) 2020-04-06
KR101979563B1 (ko) 2019-05-16
KR102045185B1 (ko) 2019-11-14
JP5862126B2 (ja) 2016-02-16
CN108234906A (zh) 2018-06-29
TW201313013A (zh) 2013-03-16
RU2014107668A (ru) 2015-09-10
KR20180129979A (ko) 2018-12-05
BR112014004822A2 (pt) 2017-04-04
CN103782587A (zh) 2014-05-07

Similar Documents

Publication Publication Date Title
KR101979563B1 (ko) 촬상 소자, 제어 방법 및 촬상 장치
US11076119B2 (en) Solid state imaging device, method of controlling solid state imaging device, and program for controlling solid state imaging device
JP6682770B2 (ja) 撮像装置、及び撮像方法
KR102277599B1 (ko) 촬상 소자, 제어 방법, 및, 촬상 장치
US7990448B2 (en) Solid-state image pickup apparatus and method for driving the same
US9602749B2 (en) Image sensor, control method, and electronic apparatus
JP2009049740A (ja) 撮像装置
US8085324B2 (en) Solid-state imaging apparatus
US8094220B2 (en) Solid-state imaging apparatus and driving method of solid-state imaging apparatus
JP6025348B2 (ja) 信号伝送装置、光電変換装置および撮像システム
JP6331357B2 (ja) 撮像素子およびカメラ
US11122228B2 (en) Imaging apparatus, method for controlling the same, and storage medium
JP2020108176A (ja) 撮像装置及び撮像方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
A107 Divisional application of patent