JP2022111738A - 撮像装置および画像処理方法 - Google Patents

Abstract

【課題】補正値の増加を抑制しつつ、適切な補正を実現することが可能な撮像装置およびその制御方法を提供する。【解決手段】、複数の画素が行列状に配置された画素部と、画素の列ごとに設けられた複数の列信号線とを有し、画素から複数種の画素信号を読み出し可能な撮像素子と、第１の補正回路と、第２の補正回路と、を有し、第１の補正回路および第２の補正回路は、画素信号が読み出される列信号線の違いに起因するオフセットの補正を、分担して適用する撮像装置である。【選択図】図４

Description

本発明は撮像装置および画像処理方法に関し、特には画像補正技術に関する。

デジタル（ビデオ）カメラなどの撮像装置には撮像素子が用いられている。撮像素子には数百万から数千万の微細な画素が形成されており、各画素における光電変換によって蓄積された電荷量に相当する電圧値を画像信号として取得する。

各画素が有するフォトダイオードやトランジスタの特性に生じるばらつきに起因した信号値のばらつきは画像信号に含まれるノイズ成分となるため、読み出した画像信号に対してノイズ成分を除去もしくは抑制するための補正を適用する必要がある。

また、画素から信号を読み出すために画素列ごとに設けられている読み出し回路（垂直信号線および列回路）についても特性にばらつきが存在する。そのため読み出し回路の特性のばらつきが画素信号に与える影響についても補正する必要がある。

特許文献１には、画素列ごとに複数の読み出し回路が設けられている構成の撮像装置において、読み出し回路ごとの補正値を用いて特性のばらつきを補正することが開示されている。

特許第6579782号公報

読み出し回路の特性のばらつきを高精度に補正するためには、読み出し回路ごと、かつ読み出す信号の種類ごとに異なる補正値を用いる必要がある。例えば、各画素が２つの副画素Ａ，Ｂを有し、副画素Ａ，Ｂの両方からまとめて画素信号を読み出す場合と、副画素ＡまたはＢの一方から画素信号を読み出し可能な場合がある。この場合、それぞれの場合について別個の補正値を用いる必要がある。したがって、各画素から２種類の信号が読み出し可能で、画素列ごとに６本の垂直信号線が設けられている場合、１２種類の補正値が必要となる。

記憶すべき補正値が増加すると、必要なメモリ容量ならびに部品コストが増大する。また、撮像装置の起動時にメモリから補正値を読み出すための時間が増大するため、撮像装置の応答性低下の要因となる。

また、画像信号を補正するための補正回路に対して１フレーム内に通信できるデータ量やデータレートには制限がある。したがって、使用する補正値の増加は、補正回路に送信可能な画像データの量を制限し、撮影フレームレートや１フレーム当たりの画素数の向上を妨げる要因となる。

本発明はその一態様において、補正値の増加を抑制しつつ、適切な補正を実現することが可能な撮像装置およびその制御方法を提供する。

上述の目的は、複数の画素が行列状に配置された画素部と、画素の列ごとに設けられた複数の列信号線とを有し、画素から複数種の画素信号を読み出し可能な撮像素子と、第１の補正回路と、第２の補正回路と、を有し、第１の補正回路および第２の補正回路は、画素信号が読み出される列信号線の違いに起因するオフセットの補正を、分担して適用することを特徴とする、撮像装置によって達成される。

本発明の一態様によれば、補正値の増加を抑制しつつ、適切な補正を実現することが可能な撮像装置およびその制御方法を提供することができる。

実施形態に係る撮像素子の画素と周辺回路の構成例を示す図 実施形態に係る撮像素子における単位画素の構成例を示す図 実施形態に係る撮像素子の積層構造を示す模式図 実施形態に係る撮像装置の構成例を示すブロック図 実施形態に係る第１の読み出し動作を示すタイミングチャート 実施形態に係る第２の読み出し動作を示すタイミングチャート 垂直信号線に起因するオフセットを説明するための図 オフセット補正を説明するための図 実施形態に係る撮像素子の読み出し方法を示す図 第１実施形態に係る読み出しおよび補正動作の模式図 第２実施形態に係る読み出しおよび補正動作の模式図 第３実施形態に係る読み出しおよび補正動作の模式図 第４実施形態に係る読み出しおよび補正動作の模式図 第５実施形態に係る読み出しおよび補正動作の模式図

以下、添付図面を参照して本発明をその例示的な実施形態に基づいて詳細に説明する。なお、以下の実施形態は特許請求の範囲に係る発明を限定しない。また、実施形態には複数の特徴が記載されているが、その全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。

なお、以下の実施形態では、本発明をデジタルカメラもしくはデジタルビデオカメラである撮像装置で実施する場合に関して説明する。しかし、本発明は撮像機能を有する任意の電子機器で実施可能である。このような電子機器には、コンピュータ機器（パーソナルコンピュータ、タブレットコンピュータ、メディアプレーヤ、ＰＤＡなど）、携帯電話機、スマートフォン、ゲーム機、ロボット、ドローン、ドライブレコーダが含まれる。なお、これらは例示であり、本発明は他の電子機器でも実施可能である。

●（第１実施形態）
図１は本発明の実施形態に係る撮像素子の構成例を示すブロック図である。撮像素子１００は、複数の画素１０２が行列状に配置された画素部１０１を有する。画素部１０１は画素アレイとも呼ばれる。画素部１０１には原色ベイヤ配列のカラーフィルタが設けられている。図１において、画素１０２に付されているＲ、Ｇ、Ｂは、その画素に設けられているカラーフィルタの色を示している。また、画素列ごとに６本の垂直信号線（列信号線）が設けられている。なお、画素列ごとの垂直信号線の数は一例であり、４本、１２本、２０本など、任意の複数でありうる。図１では画素部１０１に設けられた数百万から数千万の画素のうち、６行２列の１２画素のみを示している。

画素１０２Ａは、不図示の選択スイッチにより垂直信号線１０５Ａに接続され、画素信号を行ごとに列回路１０６Ａへ出力する。垂直信号線１０５Ａには第１行目から６行ごとに、第６ｎ＋１行目（ｎは０以上の整数）の画素が接続されている。同様に、垂直信号線１０５Ｂには第６ｎ＋２行目、垂直信号線１０５Ｃには第６ｎ＋３行目、垂直信号線１０５Ｄには第６ｎ＋４行目、垂直信号線１０５Ｅには第６ｎ＋５行目、垂直信号線１０５Ｆには第６（ｎ＋１）行目、の画素が接続される。また、垂直信号線１０５Ａ～１０５Ｆのそれぞれには対応する列回路１０６Ａ～１０６Ｆが接続されている。

選択スイッチのオンおよびオフは、垂直走査回路１０４に接続された信号線１０３によって画素行ごとに制御される。本実施形態では垂直走査回路１０４が複数の画素行について同じタイミングで選択スイッチを制御することにより、最大６画素行分の画素１０２から信号を一度に読み出すことができる。

タイミングジェネレータ（ＴＧ）１１０は、垂直走査回路１０４および水平走査回路１１２の動作を制御するパルス信号を出力する。垂直走査回路１０４は、ＴＧ１１０から出力されるパルス信号に基づいて、画素部１０１の各画素１０２が有するトランジスタの動作を制御する。ＴＧ１１０はまた、Ｄ／Ａ変換器１１１が用いる基準信号を出力する。Ｄ／Ａ変換器（ＤＡＣ）１１１は、時間とともに電圧が変化する参照信号（スロープ信号またはランプ信号）を生成し、列回路１０６が有する比較器１０７に供給する。

次に列回路１０６の構成を述べる。列回路１０６は垂直信号線１０５ごとに設けられており、図１では垂直信号線１０５Ａから１０５Ｆに対応した列回路１０６Ａから１０６Ｆが形成される。

列回路１０６は比較器１０７、カウンタ１０８、列メモリ１０９から構成される。比較器１０７の一方の入力にはＤＡＣ１１１で生成された参照信号が入力され、他方の入力には垂直信号線１０５からの画素信号が入力される。

比較器１０７は垂直信号線１０５から入力される画素信号の電圧値（電位Ｖ）と、参照信号の電圧値とを比較し、信号の大小関係が変化すると出力信号のレベルを変化させる。比較器１０７の出力信号はカウンタ１０８の動作を制御する。カウンタ１０８は不図示の信号源から入力されるクロックパルスのパルス数を計測する。カウンタ１０８は、比較器１０７の出力信号により、パルス数の計測を終了し、そのときの計測値を出力する。カウンタ１０８の計測値は、画素信号の電圧値に対応するデジタル値である。なお、パルス数の代わりに時間を計測してもよい。カウンタ１０８の計測値は列メモリ１０９に保持される。そして、カウンタ１０８の計測値はリセットされる。

このように、個々の列回路１０６は対応する垂直信号線１０５から入力される画素信号を、所定範囲（例えば０～２５５）内の値を有するデジタル信号に変換するＡ／Ｄ変換器として機能する。列回路１０６Ａは水平走査回路１１２がオンオフを制御するスイッチを介して水平信号線１１３Ａに接続される。列回路１０６Ｂ～１０６Ｆも同様に、水平信号線１１３Ｂ～１１３Ｆに接続される。

水平走査回路１１２はスイッチをオンオフ制御し、列回路１０６の列メモリ１０９に保持されたデジタル信号を水平信号線１１３Ａから１１３Ｆに出力する。水平走査回路１１２の動作はＴＧ１１０から供給される制御信号によって制御される。水平信号線１１３Ａから１１３Ｆに出力されたデジタル信号は第１の補正回路１１４に供給される。第１の補正回路１１４は、後述する制御回路４０６による設定に従って、デジタル信号に対してオフセット補正を適用して、あるいはオフセット補正を適用せずに、撮像素子１００の外部へ出力する。基板メモリ１１５は第１の補正回路１１４がオフセット補正を適用する際に用いるメモリであり、例えばＤＲＡＭである。第１の補正回路１１４の詳細については後述する。

図２は画素１０２の構成例を示す回路図である。画素１０２は１つのマイクロレンズ(不図示）を共有する複数のフォトダイオード（ＰＤ）２０１Ａと２０１Ｂとを有する。ＰＤ２０１ＡおよびＰＤ２０１Ｂはそれぞれ、入射光量に応じた電荷を生成する光電変換部として機能する。ＰＤ２０１ＡおよびＰＤ２０１Ｂはそれぞれ副画素とも呼ばれる。

以下では、ＰＤ２０１Ａが生成する電荷に基づく信号をＡ信号、ＰＤ２０１Ｂが生成する電荷に基づく信号をＢ信号と呼ぶ。また、同じ画素で得られるＡ信号とＢ信号とを合わせた信号をＡ＋Ｂ信号と呼ぶ。Ａ信号からなる画像とＢ信号からなる画像とは視差画像対を形成する。一方、複数の画素１０２から得られるＡ信号列とＢ信号列とを用いることで、位相差検出方式の自動焦点検出（ＡＦ）を実施することができる。したがって、Ａ信号、Ｂ信号は焦点検出用信号もしくはＡＦ用信号とも呼ばれる。

また、Ａ＋Ｂ信号は、画素１０２が１つのＰＤを有する一般的な撮像素子で得られる画像信号と見なすことができる。したがって、Ａ＋Ｂ信号は、Ａ信号やＢ信号を焦点検出用信号と呼ぶ場合に、画像信号もしくは撮影画像信号と呼ばれることがある。なお、Ａ信号はＡ＋Ｂ信号からＢ信号を減じることによって得てもよく、またＢ信号はＡ＋Ｂ信号からＡ信号を減じることによって得てもよい。画素信号は画素から読み出される信号を意味し、Ａ＋Ｂ信号、Ａ信号、Ｂ信号、もしくは後述するリセット信号Ｎのいずれでもありうる。

ＰＤ２０１Ａは転送スイッチ２０２Ａを介して、ＰＤ２０１Ｂは転送スイッチ２０２Ｂを介して、それぞれ共通のフローティングディフュージョン（以下ＦＤ）２０３に接続される。転送スイッチ２０２Ａのオンオフは転送パルスＰＴＸＡによって、転送スイッチ２０２Ｂのオンオフは転送パルスＰＴＸＢによって、それぞれ制御される。転送パルスＰＴＸＡおよびＰＴＸＢは垂直走査回路１０４から与えられる。

ＦＤ２０３はＰＤ２０１Ａおよび２０１Ｂの少なくとも一方から転送された電荷を一時的に蓄積することにより、転送された電荷量に応じた電圧を示す。したがって、ＦＤ２０３は電荷を電圧に変換する機能を有する。

リセットスイッチ２０４はＦＤ２０３に基準電位ＶＤＤを供給する。リセットスイッチ２０４のオンオフは垂直走査回路１０４が供給するリセットパルスＰＲＥＳによって制御される。

画素アンプ２０５はＭＯＳトランジスタと定電流源からなるソースフォロア回路である。選択スイッチ２０６は画素アンプ２０５の電位変動を垂直信号線１０５に出力する。選択スイッチ２０６のオンオフは垂直走査回路１０４が供給する選択パルスＰＳＥＬによって制御される。

転送スイッチ２０２Ａおよび２０２Ｂ、リセットスイッチ２０４、および選択スイッチ２０６はそれぞれＭＯＳトランジスタである。

図３は撮像素子１００の実装例を模式的に示した斜視図である。撮像素子１００は主に画素部１０１が形成された第１の半導体基板３０１と、列回路１０６などの読み出し回路と、第１の補正回路１１４と、基板メモリ１１５が形成された第２の半導体基板３０２とが積層された構造をとることができる。第１の半導体基板３０１と第２の半導体基板３０２とは例えばバンプによって電気的に接続され、第２の半導体基板３０２に実装される列回路１０６は、第１の半導体基板３０１に設けられた画素１０２から読み出された画素信号を受け取ることができる。

図４は撮像素子１００を用いた電子機器の一例としての撮像装置４００の構成例を示すブロック図である。
撮影レンズ４０１は被写体光学像を撮像素子１００の撮像面に形成する。撮影レンズ４０１は電子機器に対して着脱することで交換可能であってもよい。撮影レンズ４０１はフォーカスレンズなどの可動レンズと絞りとを有している。可動レンズおよび絞りの動作はレンズ駆動回路４０２を通じて制御回路４０６が制御する。

シャッタ４０３はメカニカルシャッタであり、撮像素子１００の露光量を制御する。シャッタ４０３の動作はメカ駆動回路４０４を通じて制御回路４０６が制御する。なお、絞りがメカニカルシャッタを兼ねる場合、メカ駆動回路４０４は絞りを駆動し、レンズ駆動回路４０２は可動レンズを駆動するように構成してもよい。

信号処理回路４０５は、撮像素子１００から得られる信号に対して予め定められた画像処理を適用し、信号を補正したり、別の信号を生成したり、画像データを生成したり、各種の情報を取得および／または生成したりする。後述するオフセット補正処理についても、信号処理回路４０５が行う。信号処理回路４０５は例えば特定の機能を実現するように設計されたＡＳＩＣのような専用のハードウェア回路であってもよいし、ＤＳＰのようなプログラマブルプロセッサがソフトウェアを実行することで特定の機能を実現する構成であってもよい。あるいは、制御回路４０６が信号処理回路４０５の少なくとも一部を兼ねてもよい。

画像処理回路４０５が適用する画像処理には、前処理、色補間処理、補正処理、検出処理、データ加工処理、評価値算出処理、特殊効果処理などが含まれる。
前処理には、オフセット補正、信号増幅、基準レベル調整、欠陥画素補正などが含まれる。
色補間処理は、撮影時に得られない色成分の値を補間する処理であり、デモザイク処理や同時化処理とも呼ばれる。
補正処理には、ホワイトバランス調整、階調補正（ガンマ処理）、撮影レンズ４０１の光学収差や周辺減光の影響を補正する処理、色を補正する処理などが含まれる。
検出処理には、特徴領域（たとえば顔領域や人体領域）やその動きの検出、人物の認識処理などが含まれる。
データ加工処理には、合成処理、スケーリング処理、符号化および復号処理、ヘッダ情報生成処理などが含まれる。
評価値算出処理には、自動焦点検出（ＡＦ）に用いる信号や評価値の生成、自動露出制御（ＡＥ）に用いる評価値の算出処理などが含まれる。
特殊効果処理には、ぼかしの付加、色調の変更、リライティング処理などが含まれる。なお、これらは画像処理回路４０５が適用しうる画像処理の例示であり、画像処理回路４０５が適用する画像処理を限定するものではない。また、例示した画像処理の全てを画像処理回路４０５が実施可能であることを要しない。

制御回路４０６は例えばＣＰＵ（ＭＰＵ、マイクロプロセッサとも呼ばれる）、ＲＯＭ、ＲＡＭを有する。制御回路４０６はＲＯＭに記憶されたプログラムをＲＡＭに読み込んで実行することにより、撮像装置４００の各部の動作を制御し、撮像装置４００の機能を実現する。なお、撮影レンズ４０１が交換式の場合、制御回路４０６は撮影レンズ４０１が有する制御回路と通信しながら、撮影レンズ４０１の動作を制御する。

メモリ４０７は例えば画像データやオフセット補正値を保持するために用いられる。メモリ４０７は撮像素子１００が有する第１の補正回路１１４と、撮像素子１００の外部に設けられている信号処理回路４０５が有する第２の補正回路４０５１との両方からアクセス可能である。なお、第２の補正回路４０５１は信号処理回路４０５の一部ではなく、信号処理回路４０５が第２の補正回路４０５１として機能してもよい。

記録媒体４０８は例えば着脱可能なメモリカードであり、撮像素子１００を用いて取得された信号に基づくデータ（例えば撮像画像データ）などを記録するために用いられる。
表示回路４０９は例えばＬＣＤなどの表示デバイスを有し、撮像装置４００の情報、撮影画像およびその情報、ＧＵＩ画像などを表示する。

操作部材４１０はユーザが撮像装置４００に指示を与えるために設けられている入力デバイスの総称である。典型的な入力デバイスはボタンおよびスイッチである。また、表示回路４０９がタッチディスプレイの場合、タッチディスプレイが有するタッチパネルは操作部材４１０に含まれる。操作部材４１０に含まれる入力デバイスには、シャッターボタン、電源ボタン、決定ボタン、方向キー、メニューボタンなど、割り当てられた機能に応じた名称が与えられている。なお、同一の操作部材に割り当てられる機能が撮像装置４００の動作モードなどに応じて変化してもよい。

図５は撮像素子１００から信号を読み出す際のタイミングチャートの一例を示している。本実施形態において撮像素子１００は第１～第３の読み出しモードを有する。図５は第１の読み出しモードにおける動作のタイミングチャートである。なお、第１の読み出しモードでは撮像素子１００からリセット信号Ｎ、画像信号（Ａ＋Ｂ信号）、および焦点検出用信号（Ａ信号）を読み出すものとする。

時刻ｔ５００の前にリセットパルスＰＲＥＳをＨｉ、転送パルスＰＴＸをＨｉとすることにより画素１０２がリセットされる。時刻ｔ５００において、転送パルスＰＴＸをＬｏとすることにより画素１０２のリセットが解除され、電荷の蓄積が開始される。上述の通り、これらの制御パルスはＴＧ１１０から供給される制御信号に基づいて垂直走査回路１０４から画素１０２に供給される。

時刻ｔ５０１において信号の読み出しを行う画素行の選択パルスＰＳＥＬがＨｉになり、その画素行に含まれる画素１０２が垂直信号線１０５と接続される。

時刻ｔ５０２においてリセットパルスＰＲＥＳがＨｉからＬｏに変化する。これにより、リセット時点におけるＦＤ２０３の電位Ｖ（リセット信号Ｎ）が垂直信号線１０５を介して比較器１０７に入力される。リセット信号Ｎは、画素１０２をリセットする際に発生するリセットノイズを除去するために用いられる。

時刻ｔ５０３においてＤＡＣ１１１は時間とともに電圧レベルが線形に増加もしくは減少する参照信号ＶＬ（ランプ信号）の出力を開始する。図５の例では線形減少する参照信号ＶＬを用いている。ＤＡＣ１１１が参照信号ＶＬを出力すると、カウンタ１０８がパルスの計数を開始する。

時刻ｔ５０４においてリセット信号Ｎと参照信号ＶＬとの大小関係が逆転すると、比較器１０７の出力レベルがＨｉからＬｏに変化する。比較器１０７の出力レベルがＨｉからＬｏに変化すると、カウンタ１０８の計数値が列メモリ１０９に保持される。

その後、参照信号ＶＬが時刻ｔ５０５で所定の下限値に達するまで遷移したのち、水平走査回路１１２によって列回路１０６からリセット信号Ｎに対応する計数値が出力されると、画素１０２のリセット信号Ｎの読み出し（Ｎ読み）が終了する。

時刻ｔ５０６で転送パルスＰＴＸＡがＨｉになると、ＰＤ２０１Ａに蓄積された電荷がＦＤ２０３に転送される。これにより、垂直信号線１０５の電位Ｖが、ＰＤ２０１Ａに蓄積された電荷に応じた電位となる。この電位がＡ信号の値に相当する。また、時刻ｔ５０６で比較器１０７がリセットされる。

時刻ｔ５０７においてＤＡＣ１１１は再び参照信号ＶＬの出力を開始する。ＤＡＣ１１１が参照信号ＶＬを出力すると、カウンタ１０８がパルスの計数を開始する。
時刻ｔ５０８においてＡ信号と参照信号ＶＬの大小関係が逆転すると、比較器１０７の出力レベルがＨｉからＬｏに変化する。比較器１０７の出力レベルがＨｉからＬｏに変化すると、カウンタ１０８の計数値が列メモリ１０９に保持される。

その後、参照信号ＶＬが時刻ｔ５０９で所定の下限値に達するまで遷移したのち、水平走査回路１１２によって列回路１０６からＡ信号に対応する計数値が出力されると、画素１０２のＡ信号の読み出し（Ａ読み）が終了する。

時刻ｔ５１０で転送パルスＰＴＸＡとＰＴＸＢの両方がＨｉになると、ＰＤ２０１ＡとＰＤ２０１Ｂに蓄積された電荷がＦＤ２０３に転送される。これにより、垂直信号線１０５の電位Ｖが、ＰＤ２０１ＡおよびＰＤ２０１Ｂに蓄積された電荷に応じた電位となる。この電位がＡ＋Ｂ信号の値に相当する。また、時刻ｔ５１０で比較器１０７がリセットされる。

時刻ｔ５１１においてＤＡＣ１１１は再び参照信号ＶＬの出力を開始する。ＤＡＣ１１１が参照信号ＶＬを出力すると、カウンタ１０８がパルスの計数を開始する。
時刻ｔ５１２においてＡ＋Ｂ信号と参照信号の大小関係が逆転すると、比較器１０７の出力レベルがＨｉからＬｏに変化する。比較器１０７の出力レベルがＨｉからＬｏに変化すると、カウンタ１０８の計数値が列メモリ１０９に保持される。

その後、参照信号ＶＬが時刻ｔ５１３で所定の下限値に達するまで遷移したのち、水平走査回路１１２によって列回路１０６からＡ＋Ｂ信号に対応する計数値が出力されると、画素１０２のＡ＋Ｂ信号の読み出し（Ａ＋Ｂ読み）が終了する。

その後、Ａ信号、Ａ＋Ｂ信号のそれぞれからリセット信号Ｎを減算するなど、所定の信号処理が実施される。また、Ａ＋Ｂ信号からＡ信号を減算することでＢ信号が得られる。このようにして、画素１０２から画像信号（Ａ＋Ｂ信号）と、焦点検出用信号（Ａ信号およびＢ信号）が得られる。

図５には１つの画素１０２からの読み出し動作について示している。しかし、同じ動作を垂直信号線１０５Ａから１０５Ｆに接続された複数の画素１０２と、対応する列回路１０６Ａから１０６Ｆとについて並行して実施することで、最大で６つの画素行から信号を並列に読み出すことができる。

図６は撮像素子１００の第２の読み出しモードにおける動作のタイミングチャートである。第２の読み出しモードでは、リセット信号Ｎと画像信号（Ａ＋Ｂ信号）とを読み出すものとする。

時刻ｔ６００からｔ６０５までのリセット信号Ｎの読み出し（Ｎ読み）終了までは図５を用いて説明した第１の読み出しモードにおける時刻ｔ５００からｔ５０５までの動作と同一であるため説明を省略する。

時刻ｔ６０６で転送パルスＰＴＸＡとＰＴＸＢがＨｉになると、ＰＤ２０１Ａに蓄積された電荷とＰＤ２０１Ｂに蓄積された電荷がＦＤ２０３に転送される。これにより、垂直信号線１０５の電位Ｖが、ＰＤ２０１ＡおよびＰＤ２０１Ｂに蓄積された電荷に応じた電位となる。この電位が画像信号（Ａ＋Ｂ信号）の値に相当する。また、時刻ｔ６０６で比較器１０７がリセットされる。

時刻ｔ６０７においてＤＡＣ１１１は再び参照信号ＶＬの出力を開始する。ＤＡＣ１１１が参照信号ＶＬを出力すると、カウンタ１０８がパルスの計数を開始する。
時刻ｔ６０８においてＡ＋Ｂ信号と参照信号ＶＬの大小関係が逆転すると、比較器１０７の出力レベルがＨｉからＬｏに変化する。比較器１０７の出力レベルがＨｉからＬｏに変化すると、カウンタ１０８の計数値が列メモリ１０９に保持される。

その後、参照信号ＶＬが時刻ｔ６０９で所定の下限値に達するまで遷移したのち、水平走査回路１１２によって列回路１０６からＡ＋Ｂ信号に対応する計数値が出力されると、画素１０２のＡ＋Ｂ信号の読み出し（Ａ＋Ｂ読み）が終了する。

その後、Ａ＋Ｂ信号からＮ信号を減算するなど、所定の信号処理が実施される。このようにして、画素１０２から画像信号（Ａ＋Ｂ信号）が得られる。

このように、第２の読み出しモードではリセット信号Ｎと画像信号（Ａ＋Ｂ信号）の読み出しを行い、第１の読み出しモードで行う焦点検出用信号（Ａ信号またはＢ信号）の読み出しを行わない。

なお、第１の読み出しモードにおいて、時刻ｔ５０９での水平走査回路１１２がＡ信号を転送しないことにより、実質的に第２の読み出しモードと同様の読み出しを実現してもよい。第１の読み出しモードにおいて焦点検出用信号を転送しない場合を、第３の読み出しモードと呼ぶ。

図７は画素部１０１に含まれる画素１０２の列オフセットを説明するための模式図である。列オフセットは、画素列に対応づけて設けられる読み出し回路間の特性のばらつきによって生じる信号レベルのばらつきである。列オフセットは、筋状のノイズとして画像信号に重畳する。

図７では一例として、同じ画素列に設けられた６つの列回路１０６Ａから１０６Ｆのそれぞれから出力された信号に基づく、画素部１０１が露光されていない状態における列オフセットの分布を示している。

写像ｎから写像ｎ＋５は、画素列ごとに、同じ垂直信号線１０５に接続された複数の画素についてのオフセットの平均値を求め、平均値を画素行ごとにプロットしたものである。例えば、写像ｎは、垂直信号線１０５Ａに接続されている、画素部１０１の６ｎ（ｎは０以上の整数）行目に含まれる複数の画素１０２について求めたオフセットの平均値の水平方向における分布である。写像（ｎ＋１）から写像（ｎ＋５）は、それぞれ（６ｎ＋１）行目から（６ｎ＋５）行目に含まれる画素について同様に求めたオフセットの平均値の分布である。

図７に示すように、オフセットの平均値は一定でない。そのため、破線で示した所定のオフセットレベルと実際のオフセットレベルとのずれが、画像の部分的な色むらや、縦筋、横筋といったパターンノイズとして画像信号に現れる。また、一般に、列オフセットは、電源インピーダンスや容量カップリング等に起因する電圧レベルの変動により、垂直信号線ごとにレベルが異なる。このため、撮像素子１００のように画素列ごとに複数の垂直信号線１０５Ａ～１０５Ｆが設けられている場合、周期的な横筋ノイズが発生しやすい。また、列オフセットは画素から読み出す信号の種類（画像信号か焦点検出用信号か）によっても異なりうる。読み出す信号の種類によるオフセットの差は、主に画素がリセットされてから信号が読み出されるまでの時間の差に起因する。

オフセット補正は、上述したオフセットのばらつきを抑制するために実施される。図８はオフセット補正を模式的に示す図である。撮像素子１００は、第１の補正回路１１４により、列回路１０６Ａから１０６Ｆのそれぞれから出力される信号に対して個別にオフセット補正を適用することができる。

第１の補正回路１１４は、同じ列に配置され、かつ同じ垂直信号線１０５に接続される画素１０２から読み出された信号に対して、あらかじめ記憶された同一の値を減算するオフセット補正を適用する。

画素から読み出される信号の値は被写体の明るさやランダムノイズなどの影響によって一定でない。しかし、図７に写像として示したオフセットの平均値を減じることは、列に対応した一定値（オフセット補正値）を減算することに相当する。

撮像素子の製造時などに、例えば画素部１０１を遮光した状態で読み出した画像信号や焦点検出用信号に基づいて、図７で説明したように算出したオフセットの平均値を補正値として算出することができる。そして、この補正値を、例えば第１の補正回路１１４とともに設けられた不揮発性の基板メモリ１１５に記憶しておく。そして、第１の補正回路１１４は水平走査回路１１２によって水平信号線１１３に出力される信号から補正値を減じることによってオフセット補正を適用することができる。

オフセット補正により、図８に示すように列方向におけるオフセットのばらつきが抑制され、列方向のオフセットは所定レベル近辺の値となる。そのため、横筋ノイズや色むらを抑制することができる。

なお、信号処理回路４０５が有する第２の補正回路４０５１は第１の補正回路１１４と同じ補正機能を有している。第２の補正回路４０５１は、オフセット補正において用いる補正値を、撮像素子１００の第１の補正回路１１４や基板メモリ１１５から取得してもよいし、遮光状態において撮像素子１００から読み出した画像信号または焦点検出用信号に基づいて生成してもよい。

なお、第１の補正回路１１４および第２の補正回路４０５１が用いる補正値は必ずしも予め記憶された補正値でなくてもよい。例えば、撮影の直前に撮像素子１００から得られる信号に基づいて補正値を生成して用いるように構成されてもよい。

また、補正の対象は遮光時における画素値のオフセットに限定されない。例えば、垂直信号線１０５ごとのゲインのばらつきを予め補正値として記憶しておき、各列のゲイン補正として適用することも可能である。

次に、図９を用いて、撮像素子１００から行ごとに読み出す信号の種別に関して説明する。図９（ａ）は撮像素子１００のすべての行で画像信号（Ａ＋Ｂ信号）と焦点検出用信号（Ａ信号またはＢ信号）とを読み出す場合を模式的に示している。図９以降では画像信号をＡ＋Ｂ、焦点検出用信号をＡと表記する。本実施形態では列ごとに６つの垂直信号線１０５Ａ～１０５Ｆが設けられているため、撮像素子１００の画素部１０１の画素行を６ｎ行目～６（ｎ＋５）行目として示している（ｎは０以上の整数）。

図９（ａ）に示すように、全ての画素行について画像信号と焦点検出用信号とを読み出す場合、全ての画素行から第１の読み出しモードで信号を読み出す。

一方、図９（ｂ）は、画像信号（Ａ＋Ｂ信号）は全ての画素行から読み出すが、焦点検出用信号（Ａ信号またはＢ信号）は一部の画素行からのみ読み出す場合を示している。具体的には、図９（ｂ）は、６ｎ行目、６（ｎ＋１）行目、６（ｎ＋４）行目、６（ｎ＋５）行目から焦点検出用信号（Ａ信号）を読み出し、６（ｎ＋２）行目と６（ｎ＋３）行目からは焦点検出用信号（Ａ信号）を読み出さない場合を示している。

図９（ｂ）に示すような場合、画像信号と焦点検出用信号の両方を読み出す画素行については第１の読み出しモードで信号を読み出し、画像信号のみを読み出す画素行については第２または第３の読み出しモードで信号を読み出す。図９（ｂ）のように、焦点検出用信号を読み出さない画素行を設けることで、１フレーム分の信号読み出し時間を削減することができる。

以下、全ての画素行から焦点検出用信号を読み出す場合を全行ＡＦ読み出し、一部の画素行から焦点検出用信号を読み出す場合を部分ＡＦ読み出しと呼ぶ。第１から第３の読み出しモードに応じた読み出し動作は、制御回路４０６がＴＧ１１０の動作を制御することにより実現することができる。また、部分ＡＦ読み出しにおいてどの行から焦点検出用信号を読み出すかについても、制御回路４０６がＴＧ１１０の動作を制御することにより制御することができる。

次に、第１の補正回路１１４と第２の補正回路４０５１とがどのようにオフセット補正を分担するかについて図１０を用いて説明する。図１０は、全行ＡＦ読み出しの場合の例を示している。

図１０に示すように、全行ＡＦ読み出しの場合、第１の補正回路１１４では画像信号（Ａ＋Ｂ信号）に対してオフセット補正を適用し、焦点検出用信号（Ａ信号）に対してはオフセット補正を適用しない。一方、第２の補正回路４０５１は焦点検出用信号（Ａ信号）に対してオフセット補正を適用し、画像信号（Ａ＋Ｂ信号）に対してはオフセット補正を適用しない。

具体的には、制御回路４０６が、第１の補正回路１１４に対し、画像信号（Ａ＋Ｂ信号）についてはオフセット補正を適用してから信号を出力し、焦点検出用信号（Ａ信号）についてはオフセット補正を行わずに信号を出力するように設定する。また、制御回路４０６が、第２の補正回路４０５１に対し、画像信号（Ａ＋Ｂ信号）についてはオフセット補正を適用せず、焦点検出用信号（Ａ信号）についてはオフセット補正を行うように設定する。

したがって、図５に示した第１の読み出しモードの動作において、第１の補正回路１１４は、時刻ｔ５０９から出力される焦点検出用信号（Ａ信号）についてはオフセット補正を適用せずにメモリ４０７に書き込む。そして、第２の補正回路４０５１（信号処理回路４０５）が、メモリ４０７から焦点検出用信号（Ａ信号）を読み出してオフセット補正を適用し始める。第２の補正回路４０５１（信号処理回路４０５）は、オフセット補正を適用した焦点検出用信号（Ａ信号）をメモリ４０７に再び書き込む。

その後、第１の補正回路１１４は、時刻ｔ５１３から出力される画像信号（Ａ＋Ｂ信号）についてオフセット補正を適用してからメモリ４０７に書き込む。一方、第２の補正回路４０５１（信号処理回路４０５）は、メモリ４０７に書き込まれた画像信号（Ａ＋Ｂ信号）についてはオフセット補正を適用しない。

信号処理回路４０５は、メモリ４０７に書き込まれたオフセット補正済みの画像信号（Ａ＋Ｂ信号）および焦点検出用信号（Ａ信号）から焦点検出用信号（Ｂ信号）を生成する。

このように、本実施形態では、撮像素子から画像信号と焦点検出用信号とを読み出す場合、それぞれの信号に対して適用する補正処理を、一方の信号については撮像素子内の補正回路で、他方の信号については撮像素子外の補正回路で適用するようにした。これにより、読み出す信号の種類ごとに異なる補正値を用いる場合、撮像素子内に保持する補正値の量を削減することができる。特に、画素列ごとに複数の垂直信号線が設けられており、垂直信号線ごとの補正値を用いる場合には効果が大きい。

また、画像信号と焦点検出用信号のように、１回の露光処理に対応して複数種の画素信号を読み出す場合、連写速度の上限は読み出しに要する時間によって制限を受ける。本実施形態では、信号の種類に応じて補正処理を２つの補正回路で分担するため、読み出しに要する時間を短縮することができ、連写速度の向上に寄与する。

なお、上述の説明ではオフセット補正を画像信号と焦点検出用信号に適用するものとしたが、リセット信号Ｎについてもオフセット補正を適用してもよい。この場合、リセット信号Ｎのオフセット補正は第１の補正回路１１４と第２の補正回路４０５１のどちらで適用してもよい。制御回路４０６はリセット信号Ｎ用の補正値を記憶した補正回路にリセット信号Ｎに対するオフセット補正を適用するように設定する。

●（第２実施形態）
次に、本発明の第２実施形態について説明する。なお、本実施形態は第２の補正回路４０５１の動作以外は第１実施形態と同じであってよいため、以下では本実施形態における第２の補正回路４０５１の動作について重点的に説明する。

図１１は第２実施形態における読み出しおよび補正動作を図１０と同様に示した図である。ここでは、画像信号（Ａ＋Ｂ信号）と焦点検出用信号（Ａ信号）は第１実施形態と同様に、全行にわたって読み出されている。

第１の補正回路１１４が画像信号（Ａ＋Ｂ信号）に対して適用するオフセット補正処理は第１実施形態と同じである。一方、焦点検出用信号を補正する第２の補正回路４０５１は、垂直信号線１０５Ａ～１０５Ｆにそれぞれ接続された６ｎ行～（６ｎ＋５）行の画素から読み出された焦点検出用信号から、補正を適用する焦点検出用信号を生成する。

第２の補正回路４０５１は複数行分の画素信号を１行分に合成する。例えば、第２の補正回路４０５１は、６ｎ行、（６ｎ＋１）行、（６ｎ＋２）行の画素から読み出された焦点検出用信号を１行分の焦点検出用信号に合成する。また、第２の補正回路４０５１は、（６ｎ＋３）行、（６ｎ＋４）行、（６ｎ＋５）行の画素から読み出された焦点検出用信号を１行分の焦点検出用信号に合成する。合成は例えば各行の同じ列から読み出された焦点検出用信号を加算平均することであってよい。

なお、第２の補正回路４０５１が合成を行うか否か、またどの行の画素信号を合成するかについては、制御回路４０６が第２の補正回路４０５１に設定する。また、第２の補正回路４０５１が複数の合成方法をサポートしている場合、使用する合成方法についても制御回路４０６が第２の補正回路４０５１に設定する。

そして第２の補正回路４０５１は、生成した２行分の焦点検出用信号に対してオフセット補正を適用する。したがって、第２の補正回路４０５１が用いる補正値は、合成後の焦点検出用信号に対応した補正値である。補正値は、例えば、合成を行わない場合に用いる補正値（第１実施形態の第２の補正回路４０５１が用いる補正値）を、焦点検出用信号と同様に合成することによって生成することができる。また、合成後の焦点検出信号に対応した補正値をあらかじめ取得し、保持しておいてもよい。

このように、補正を適用する焦点検出用信号を削減することにより、第２の補正回路４０５１が用いる補正値の量を削減することができる。合成によって補正の精度は低下するが、焦点検出用信号は画像信号よりも要求される補正精度が低いため、補正値のデータ量を削減できる効果の方が大きい。画素列ごとに複数の垂直信号線が設けられる場合、合成を行わないと垂直信号線ごとに補正値が必要になるため、特に効果が大きい。

なお、図１１では画素列ごとに６つの垂直信号線が設けられる構成において、隣接する３つの垂直信号線から読み出される信号に対して共通の補正値を用いるようにした。しかし、共通の補正値を用いる垂直信号線の数や位置関係は単なる例示に過ぎない。

例えば６ｎ行から（６ｎ＋５）行を１行に合成し、全ての焦点検出用信号について共通の補正値を用いてもよい。また、図１のように画素部１０１に原色ベイヤ配列のカラーフィルタが設けられている場合、同色のカラーフィルタが設けられた複数の画素から読み出された焦点検出用信号を合成するようにしてもよい。具体的には、６ｎ行、（６ｎ＋２）行、（６ｎ＋４）行の画素から読み出された信号を１行に合成し、（６ｎ＋１）行、（６ｎ＋３）行、（６ｎ＋５）行の画素から読み出された信号を１行に合成することができる。

また、全行ＡＦ読み出しを行う代わりに部分ＡＦ読み出し（図９（ｂ））を行ってもよい。この場合、Ａ信号の読み出しに要する時間や第２の補正回路４０５１での合成に要する時間を削減することができる。第２の補正回路４０５１は、焦点検出用信号の読み出し方法と合成方法に合わせた補正値を用いてオフセット補正を適用する。

本実施形態では、第１実施形態の効果に加え、画像信号の補正精度は維持しながら、焦点検出用信号のオフセット補正に要する記憶容量や処理時間を削減することができる。

●（第３実施形態）
次に、本発明の第３実施形態について説明する。なお、本実施形態は第２の補正回路４０５１の動作以外は第１実施形態と同じであってよいため、以下では本実施形態における第２の補正回路４０５１の動作について重点的に説明する。

図１２は第３実施形態における読み出しおよび補正動作を図１０と同様に示した図である。画像信号（Ａ＋Ｂ信号）の読み出しと、画像信号（Ａ＋Ｂ信号）に対するオフセット補正とについては、第１実施形態と同様である。

一方、焦点検出用信号（Ａ信号）については、全行ＡＦ読み出しの場合（図１２（ａ））と、部分ＡＦ読み出し（図１２（ｂ））の場合がある。焦点検出用信号の読み出し方法は、例えば撮像装置４００の撮影モードと予め対応付けられている。したがって、制御回路４０６は、設定されている撮影モードに応じて、撮像素子１００からの焦点検出用信号の読み出し方法を全行ＡＦ読み出しか部分ＡＦ読み出しか決定し、ＴＧ１１０に読み出し方法を設定する。また、第２の補正回路４０５１において画素信号の合成を行う場合、制御回路４０６は合成する行および合成方法を第２の補正回路４０５１に設定する。

例えば低照度のシーンなど、ＡＦ精度が低下しやすいシーンを撮影する撮影モードについては、全行ＡＦ読み出しを行い、それ以外のシーンを撮影する撮影モードについては部分ＡＦ読み出しを行う。あるいは、高い撮影フレームレートが必要な撮影モードについては部分ＡＦ読み出しを行い、他の撮影モードでは全行ＡＦ読み出しを行ってもよい。なお、これらは読み出し方法と撮影モードとの対応付けの単なる例示であり、他の対応付けも可能である。

また、撮影モードに限らず、他の条件に応じて読み出し方法を決定してもよい。例えば、消費電力を低減する必要がある場合や、低消費電力での動作が設定されている場合には部分ＡＦ読み出しを行うようにすることができる。

図１２（ｂ）に示す例では部分ＡＦ読み出し時に（６ｎ＋２）行および（６ｎ＋５）行以外の画素から焦点検出用信号（Ａ信号）を読み出すが、信号を読み出さない行の数や配置はこれに限定されない。

全行ＡＦ読み出しの場合、第２の補正回路４０５１は、第２実施形態と同様に、６行分の焦点検出用信号（Ａ信号）の連続する３行分をそれぞれ１行に合成して２行分の焦点検出用信号を生成する。

一方、部分ＡＦ読み出しの場合、第２の補正回路４０５１は、６ｎ行の画素から読み出された信号と（６ｎ＋１）行の画素から読み出された信号とを１行に合成する。第２の補正回路４０５は、さらに、（６ｎ＋３）行の画素から読み出された信号と（６ｎ＋４）行の画素から読み出された信号とを１行に合成することにより、２行分の焦点検出用信号を生成する。合成は例えば列ごとに画素値を加算平均することであってよい。部分ＡＦ読み出しにより焦点検出用信号の読み出し量を削減でき、撮影フレームレートの向上や消費電力の低減が実現できる。

本実施形態により、第２実施形態と同様に、焦点検出用信号に適用するオフセット補正で用いる補正値のデータ量を削減することができる。具体的には、全行ＡＦ読み出しの場合と、部分ＡＦ読み出しの場合とのそれぞれについて、２行分の補正値を記憶しておけばよい。

なお、本実施形態では、全行ＡＦ読み出しの場合と部分ＡＦ読み出しの場合とで合成後の焦点検出用信号の行数が等しい。さらに、全行ＡＦ読み出しの場合に合成する行に包含される行を部分ＡＦ読み出しの場合に合成するようにしている。そのため、用意する補正値のデータ量をさらに削減する必要があれば、全行ＡＦ読み出しの場合に用いる補正値を、部分ＡＦ読み出しの場合にも用いるようにしてもよい。これにより、補正値のデータ量をさらに削減することができる。

補正値は、例えば、合成を行わない場合の補正値（第１実施形態の第２の補正回路４０５１が用いる補正値）を、第２の補正回路４０５１における行データの合成方法と同様にして合成することによって生成することができる。

第２の補正回路４０５１は、合成後の２行分の焦点検出用信号のそれぞれから、対応する補正値を減算することにより、オフセット補正を適用する。

本実施形態では、第２実施形態の効果に加え、部分ＡＦ読み出しを併用することにより、焦点検出用信号の読み出しおよび補正に要する時間を短縮することができる。また、全行ＡＦ読み出しの場合の補正値を部分ＡＦ読み出しの場合にも用いるようにすれば、補正値用の記憶容量を第２実施形態と同等に抑制することができる。

●（第４実施形態）
次に、本発明の第４実施形態について説明する。第４実施形態は、撮像装置４００が記録する信号の種類に応じた補正動作に関する。撮像装置４００は、ユーザ設定により、記録する信号の種類を変更可能である。例えば、撮像装置４００は、画像信号に加え、焦点検出用信号を記録するか否かを設定可能であるものとする。

図１３（ａ）は、焦点検出用信号を記録する場合の読み出し動作と補正動作を模式的に示している。この場合、画像信号（Ａ＋Ｂ信号）と焦点検出用信号（Ａ信号）とが全行について読み出される。このように、全画素について焦点検出用信号を記録することにより、撮影後に合焦距離の調整やゴースト除去を実施することが可能になる。これらの処理においてＡ信号は画像信号としても用いられうるため、Ａ＋Ｂ信号と同様の精度でオフセット補正を行う必要がある。

したがって、焦点検出用信号（Ａ信号）を記録する場合には、第１実施形態と同様に、Ａ＋Ｂ信号については第１の補正回路１１４でオフセット補正を適用し、Ａ信号については第２の補正回路４０５１でオフセット補正を適用する。

焦点検出用信号（Ａ信号）を記録しない場合は、第１～第３実施形態における焦点検出用信号（Ａ信号）と同様に、焦点検出用信号を撮像装置４００のＡＦ動作にのみ用いる場合である。この場合、図１３（ｂ）に示すように、部分ＡＦ読み出しを行い、焦点検出用信号（Ａ信号）に対して第２の補正回路４０５１でオフセット補正を適用する。なお、焦点検出用信号（Ａ信号）を記録しない場合には、第２実施形態（図１１（ａ））または第３実施形態（図１２（ｂ））と同様に焦点検出用信号（Ａ信号）に対するオフセット補正を適用してもよい。

制御回路４０６は、記録する信号の設定に応じて、図１３（ａ）および図１３（ｂ）に示した読み出しおよびオフセット補正を実施するように、ＴＧ１１０、第１の補正回路１１４、および第２の補正回路４０５１に設定する。

本実施形態によれば、画像信号に加えて焦点検出用信号を記録する場合と、焦点検出用信号は記録しない場合とで、それぞれ適切なオフセット補正を焦点検出用信号に適用することができる。また、２つの補正回路でオフセット補正処理を分担することにより、撮像素子内に保持する補正値のデータ量を削減することができるとともに、オフセット補正に要する時間を短縮することができる。

なお、焦点検出用信号（Ａ信号）を記録する場合に、画像信号（Ａ＋Ｂ信号）だけでなく焦点検出用信号（Ａ信号）についても第１の補正回路１１４でオフセット補正を適用するようにしてもかまわない。撮像素子内に保持する補正値のデータ量を減らす必要がある場合には、撮像素子の外部から補正値を入力するようにしてもよい。

●（第５実施形態）
次に、本発明の第５実施形態について説明する。本実施形態は、列ごとに設けられた複数の垂直信号線を２つのグループに分割し、第１グループの垂直信号線と第２グループの垂直信号線とで読み出し周期（読み出しレート）が異なる場合のオフセット補正に関する。

図１４は第５実施形態における読み出しおよび補正動作を図１０と同様に示した図である。本実施形態では列ごとに設けられている６つの垂直信号線１０５Ａ～１０５Ｆを垂直信号線１０５Ａ～１０５Ｄと１０５Ｅ～１０５Ｆとの２グループに分割し、各グループで読み出し周期を異ならせている。

具体的には、垂直信号線１０５Ａ～１０５Ｄ（６ｎ行～（６ｎ＋３）行）の画素からは第１の周期で画像信号（Ａ＋Ｂ信号）と焦点検出用信号（Ａ信号）とを読み出す（図１４（ａ））。読み出された画素信号は、画像データの生成と焦点検出に用いられる。

また、垂直信号線１０５Ｅ～１０５Ｆ（（６ｎ＋４）行～（６ｎ＋５）行）の画素からは第１の周期より短い第２の周期で画像信号（Ａ＋Ｂ信号）を読み出し、焦点検出用信号は読み出さない（図１４（ｂ））。読み出された画素信号は一般にマルチストリーム信号と呼ばれ、環境光のフリッカー検知や露出制御に用いられる。

なお、垂直信号線１０５をグループに分割する方法や読み出す信号の種類については単なる例示である。例えば、第１の周期では画像信号のみを読み出し、焦点検出用信号については第２の周期で読み出して第２の補正回路４０５１でオフセット補正を適用してもよい。ただし、第２の周期で読み出す垂直信号線の数は、第１の周期よりも短い周期で読み出すために、第１の周期で読み出す垂直信号線の数よりも少なくするのが一般的である。

このような、垂直信号線１０５に応じた読み出し周期の制御は、制御回路４０６がＴＧ１１０の動作を制御することで実現することができる

本実施形態では、第１の周期で読み出される画素信号については第１の補正回路１１４で、第２の周期で読み出される画素信号については第２の補正回路４０５１でオフセット補正を適用するものとする。なお、補正回路と補正する画素信号の関係は逆でもよい。基本的に、画素信号を合成してオフセット補正を適用する場合には第２の補正回路４０５１を用いるが、画素信号の合成を伴わない場合には、第１の補正回路１１４および第２の補正回路４０５１のどちらでオフセット補正を適用してもよい。

図１４に示す例では、基板メモリ１１５に垂直信号線１０５Ａ～１０５Ｄごと、かつ読み出す画素信号の種類ごとの、計８種類の補正値を保持する。また、メモリ４０７には垂直信号線１０５Ｅ～１０５Ｆごとに計２種類の画像信号用の補正値を保持する。先の実施形態と同様、基板メモリ１１５が保持する補正値は、予め保持されていてもよいし、メモリ４０７から取得してもよい。

なお、第２の補正回路４０５１では、（６ｎ＋４）行と（６ｎ＋５）行の画素から読み出された画素信号（Ａ＋Ｂ信号）を１行に合成してからオフセット補正を適用してもよい。この場合、第２の補正回路４０５１で用いる補正値の量を半減することができる。

制御回路４０６は、垂直信号線１０５Ａ～１０５Ｄに対応する水平信号線１１３Ａ～１１３Ｄ）に読み出される画素信号にのみオフセット補正を適用するように第１の補正回路１１４を設定する。また、制御回路４０６は、垂直信号線１０５Ｅ～１０５Ｆに対応する水平信号線１１３Ｅ～１１３Ｆに読み出される画素信号にのみオフセット補正を適用するように第２の補正回路４０５１を設定する。制御回路４０６は、第２の補正回路４０５１に、補正前に合成を行うか否かについても設定することができる。

本実施形態によれば、画素行に応じて周期が異なる読み出しを行う場合に、第１の周期で読み出される画素信号については第１の補正回路で、第２の周期で読み出される画素信号については第２の補正回路で、それぞれオフセット補正を適用する。そのため、撮像素子に保持する補正値を削減しつつ、オフセット補正の負荷を分散することができる。

（その他の実施形態）
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

本発明は上述した実施形態の内容に制限されず、発明の精神および範囲から離脱することなく様々な変更及び変形が可能である。したがって、発明の範囲を公にするために請求項を添付する。

１００…撮像素子、１１４…第１の補正回路、３０４…基板メモリ、４００…撮像装置、４０１…撮影レンズ、４０２…レンズ駆動回路、４０３…シャッタ、４０４…メカ駆動回路、４０５…信号処理回路、４０６…制御回路、４０７…メモリ

Claims (18)

1. 複数の画素が行列状に配置された画素部と、前記画素の列ごとに設けられた複数の列信号線とを有し、前記画素から複数種の画素信号を読み出し可能な撮像素子と、
   第１の補正回路と、
   第２の補正回路と、を有し、
   前記第１の補正回路および前記第２の補正回路は、前記画素信号が読み出される列信号線の違いに起因するオフセットの補正を、分担して適用することを特徴とする、撮像装置。
2. 前記第１の補正回路は前記撮像素子に設けられ、前記第２の補正回路は前記撮像素子の外部に設けられることを特徴とする、請求項１に記載の撮像装置。
3. 前記第１の補正回路は第１の画素信号に前記補正を適用し、前記第２の補正回路は第２の画素信号に前記補正を適用することを特徴とする請求項１または２に記載の撮像装置。
4. 前記第２の補正回路は、複数行分の前記第２の画素信号を１行分に合成してから前記補正を適用することを特徴とする請求項３に記載の撮像装置。
5. 前記第２の補正回路は、前記第２の画素信号が全ての行の画素から読み出される場合と、前記第２の画素信号が一部の行の画素から読み出される場合とで、前記第２の画素信号の合成後の行数が等しくなるように前記合成を行うことを特徴とする請求項４に記載の撮像装置。
6. 前記第２の補正回路は、前記第２の画素信号が全ての行の画素から読み出される場合と、前記第２の画素信号が一部の行の画素から読み出される場合とで、同じ補正値を用いて前記合成後の画素信号に補正を適用することを特徴とする請求項５に記載の撮像装置。
7. 前記第２の画素信号が全ての行の画素から読み出される場合と、前記第２の画素信号が一部の行の画素から読み出される場合とが、前記撮像装置の設定に応じて変更されることを特徴とする請求項５または６に記載の撮像装置。
8. 前記設定が撮影モードであることを特徴とする請求項７に記載の撮像装置。
9. 前記第１の画素信号と前記第２の画素信号とが記録される場合には、前記第１の画素信号と前記第２の画素信号とが全ての行の画素から読み出され、
   前記第１の画素信号が記録され、前記第２の画素信号が記録されない場合には、前記第１の画素信号が全ての行の画素から読み出され、前記第２の画素信号が一部の行の画素から読み出される、
   ことを特徴とする請求項３から７のいずれか１項に記載の撮像装置。
10. 前記複数の垂直信号線の第１のグループから第１の周期で第１の画素信号が読み出され、前記複数の垂直信号線の第２のグループから前記第１の周期よりも短い第２の周期で前記第１の画素信号が読み出される場合、
    読み出される周期が異なる前記第１の画素信号の一方に前記第１の補正回路が前記補正を適用し、他方に前記第２の補正回路が補正を適用する、
    ことを特徴とする請求項３に記載の撮像装置。
11. さらに、前記第２の画素信号が前記第１の周期で読み出される場合は前記第１の周期で読み出される前記第１の画素信号に前記補正を適用する補正回路で前記第２の画素信号に前記補正を適用し、
    前記第２の画素信号が前記第２の周期で読み出される場合は前記第２の周期で読み出される前記第１の画素信号に前記補正を適用する補正回路で前記第２の画素信号に前記補正を適用する、
    ことを特徴とする請求項１０に記載の撮像装置。
12. 前記第１のグループに属する列信号線の数が、前記第２のグループに属する列信号線の数より多いことを特徴とする請求項１０または１１に記載の撮像装置。
13. 前記第１の画素信号が画像信号であり、前記第２の画素信号が焦点検出用信号であることを特徴とする請求項３から１２のいずれか１項に記載の撮像装置。
14. 前記画素は複数の光電変換部を有し、前記第１の画素信号が前記複数の光電変換部から読み出される画素信号であり、前記第２の画素信号が前記複数の光電変換部の一部から読み出される画素信号であることを特徴とする請求項３から１３のいずれか１項に記載の撮像装置。
15. 前記第１の補正回路が前記補正に用いる補正値は前記撮像素子が有するメモリに保持され、前記第２の補正回路が前記補正に用いる補正値は前記撮像素子の外部に設けられたメモリに保持されることを特徴とする請求項１から１４のいずれか１項に記載の撮像装置。
16. 前記撮像素子が有するメモリに保持される補正値は、前記撮像素子の外部に設けられたメモリから取得されることを特徴とする請求項１５に記載の撮像装置。
17. 複数の画素が行列状に配置された画素部と、前記画素の列ごとに設けられた複数の列信号線とを有し、前記画素から複数種の画素信号を読み出し可能な撮像素子と、
    第１の補正回路と、
    第２の補正回路と、を有する撮像装置の制御方法であって、
    制御手段が、前記画素信号が読み出される列信号線の違いに起因するオフセットの補正を、分担して適用するように前記第１の補正回路および前記第２の補正回路を制御する工程を有することを特徴とする、撮像装置の制御方法。
18. 撮像装置が有するコンピュータを、請求項１７に記載の撮像装置の制御方法を実施する制御手段として機能させるためのプログラム。

Images