JP2022111738A5

JP2022111738A5 -

Info

Publication number: JP2022111738A5
Application number: JP2021007365A
Authority: JP
Filing date: 2021-01-20
Publication date: 2024-01-19

Description

上述の目的は、複数の画素が行列状に配置された画素アレイと、画素の列ごとに設けられた複数の列信号線とを有し、画素アレイから第１の画素信号および第２の画素信号を含む複数種の画素信号を読み出し可能な撮像素子と、第１の補正回路と、第２の補正回路と、を有し、第１の補正回路および第２の補正回路は、画素信号が読み出される列信号線の違いに起因するオフセットの補正を、分担して適用することを特徴とする、撮像装置によって達成される。

信号処理回路４０５が適用する画像処理には、前処理、色補間処理、補正処理、検出処理、データ加工処理、評価値算出処理、特殊効果処理などが含まれる。
前処理には、オフセット補正、信号増幅、基準レベル調整、欠陥画素補正などが含まれる。
色補間処理は、撮影時に得られない色成分の値を補間する処理であり、デモザイク処理や同時化処理とも呼ばれる。
補正処理には、ホワイトバランス調整、階調補正（ガンマ処理）、撮影レンズ４０１の光学収差や周辺減光の影響を補正する処理、色を補正する処理などが含まれる。
検出処理には、特徴領域（たとえば顔領域や人体領域）やその動きの検出、人物の認識処理などが含まれる。
データ加工処理には、合成処理、スケーリング処理、符号化および復号処理、ヘッダ情報生成処理などが含まれる。
評価値算出処理には、自動焦点検出（ＡＦ）に用いる信号や評価値の生成、自動露出制御（ＡＥ）に用いる評価値の算出処理などが含まれる。
特殊効果処理には、ぼかしの付加、色調の変更、リライティング処理などが含まれる。なお、これらは信号処理回路４０５が適用しうる画像処理の例示であり、信号処理回路４０５が適用する画像処理を限定するものではない。また、例示した画像処理の全てを信号処理回路４０５が実施可能であることを要しない。

一方、部分ＡＦ読み出しの場合、第２の補正回路４０５１は、６ｎ行の画素から読み出された信号と（６ｎ＋１）行の画素から読み出された信号とを１行に合成する。第２の補正回路４０５１は、さらに、（６ｎ＋３）行の画素から読み出された信号と（６ｎ＋４）行の画素から読み出された信号とを１行に合成することにより、２行分の焦点検出用信号を生成する。合成は例えば列ごとに画素値を加算平均することであってよい。部分ＡＦ読み出しにより焦点検出用信号の読み出し量を削減でき、撮影フレームレートの向上や消費電力の低減が実現できる。

制御回路４０６は、垂直信号線１０５Ａ～１０５Ｄに対応する水平信号線１１３Ａ～１１３Ｄに読み出される画素信号にのみオフセット補正を適用するように第１の補正回路１１４を設定する。また、制御回路４０６は、垂直信号線１０５Ｅ～１０５Ｆに対応する水平信号線１１３Ｅ～１１３Ｆに読み出される画素信号にのみオフセット補正を適用するように第２の補正回路４０５１を設定する。制御回路４０６は、第２の補正回路４０５１に、補正前に合成を行うか否かについても設定することができる。

Claims

複数の画素が行列状に配置された画素アレイと、前記画素の列ごとに設けられた複数の列信号線とを有し、前記画素アレイから第１の画素信号および第２の画素信号を含む複数種の画素信号を読み出し可能な撮像素子と、
第１の補正回路と、
第２の補正回路と、を有し、
前記第１の補正回路および前記第２の補正回路は、前記画素信号が読み出される列信号線の違いに起因するオフセットの補正を、分担して適用することを特徴とする、撮像装置。
前記第１の補正回路は前記撮像素子に設けられ、前記第２の補正回路は前記撮像素子の外部に設けられることを特徴とする、請求項１に記載の撮像装置。
前記第１の補正回路は第１の画素信号に前記補正を適用し、前記第２の補正回路は第２の画素信号に前記補正を適用することを特徴とする請求項１または２に記載の撮像装置。
前記第２の補正回路は、複数行分の前記第２の画素信号を１行分に合成してから前記補正を適用することを特徴とする請求項３に記載の撮像装置。
前記第２の補正回路は、前記第２の画素信号が全ての行の画素から読み出される場合と、前記第２の画素信号が一部の行の画素から読み出される場合とで、前記第２の画素信号の合成後の行数が等しくなるように前記合成を行うことを特徴とする請求項４に記載の撮像装置。
前記第２の補正回路は、前記第２の画素信号が全ての行の画素から読み出される場合と、前記第２の画素信号が一部の行の画素から読み出される場合とで、同じ補正値を用いて前記合成後の画素信号に補正を適用することを特徴とする請求項５に記載の撮像装置。
前記第２の画素信号が全ての行の画素から読み出される場合と、前記第２の画素信号が一部の行の画素から読み出される場合とが、前記撮像装置の設定に応じて変更されることを特徴とする請求項５または６に記載の撮像装置。
前記設定が撮影モードであることを特徴とする請求項７に記載の撮像装置。
前記第１の画素信号と前記第２の画素信号とが記録される場合には、前記第１の画素信号と前記第２の画素信号とが全ての行の画素から読み出され、
前記第１の画素信号が記録され、前記第２の画素信号が記録されない場合には、前記第１の画素信号が全ての行の画素から読み出され、前記第２の画素信号が一部の行の画素から読み出される、
ことを特徴とする請求項３から７のいずれか１項に記載の撮像装置。
前記複数の列信号線の第１のグループから第１の周期で第１の画素信号が読み出され、前記複数の列信号線の第２のグループから前記第１の周期よりも短い第２の周期で前記第１の画素信号が読み出される場合、
読み出される周期が異なる前記第１の画素信号の一方に前記第１の補正回路が前記補正を適用し、他方に前記第２の補正回路が補正を適用する、
ことを特徴とする請求項３に記載の撮像装置。
さらに、前記第２の画素信号が前記第１の周期で読み出される場合は前記第１の周期で読み出される前記第１の画素信号に前記補正を適用する補正回路で前記第２の画素信号に前記補正を適用し、
前記第２の画素信号が前記第２の周期で読み出される場合は前記第２の周期で読み出される前記第１の画素信号に前記補正を適用する補正回路で前記第２の画素信号に前記補正を適用する、
ことを特徴とする請求項１０に記載の撮像装置。
前記第１のグループに属する列信号線の数が、前記第２のグループに属する列信号線の数より多いことを特徴とする請求項１０または１１に記載の撮像装置。
前記第１の画素信号が画像信号であり、前記第２の画素信号が焦点検出用信号であることを特徴とする請求項３から１２のいずれか１項に記載の撮像装置。
前記画素は複数の光電変換部を有し、前記第１の画素信号が前記複数の光電変換部から読み出される画素信号であり、前記第２の画素信号が前記複数の光電変換部の一部から読み出される画素信号であることを特徴とする請求項３から１３のいずれか１項に記載の撮像装置。
前記第１の補正回路が前記補正に用いる補正値は前記撮像素子が有するメモリに保持され、前記第２の補正回路が前記補正に用いる補正値は前記撮像素子の外部に設けられたメモリに保持されることを特徴とする請求項１から１４のいずれか１項に記載の撮像装置。
前記撮像素子が有するメモリに保持される補正値は、前記撮像素子の外部に設けられたメモリから取得されることを特徴とする請求項１５に記載の撮像装置。
複数の画素が行列状に配置された画素アレイと、前記画素の列ごとに設けられた複数の列信号線とを有し、前記画素アレイから第１の画素信号および第２の画素信号を含む複数種の画素信号を読み出し可能な撮像素子と、
第１の補正回路と、
第２の補正回路と、を有する撮像装置の制御方法であって、
制御手段が、前記画素信号が読み出される列信号線の違いに起因するオフセットの補正を、分担して適用するように前記第１の補正回路および前記第２の補正回路を制御する工程を有することを特徴とする、撮像装置の制御方法。
複数の画素が行列状に配置された画素アレイと、前記画素の列ごとに設けられた複数の列信号線とを有し、前記画素アレイから第１の画素信号および第２の画素信号を含む複数種の画素信号を読み出し可能な撮像素子と、
第１の補正回路と、
第２の補正回路と、を有する撮像装置が有するコンピュータを、請求項１７に記載の撮像装置の制御方法を実施する制御手段として機能させるためのプログラム。