KR20220140267A - 이미지 센싱 장치 - Google Patents

이미지 센싱 장치 Download PDF

Info

Publication number
KR20220140267A
KR20220140267A KR1020210046554A KR20210046554A KR20220140267A KR 20220140267 A KR20220140267 A KR 20220140267A KR 1020210046554 A KR1020210046554 A KR 1020210046554A KR 20210046554 A KR20210046554 A KR 20210046554A KR 20220140267 A KR20220140267 A KR 20220140267A
Authority
KR
South Korea
Prior art keywords
pixel
mode
signal
input range
adc
Prior art date
Application number
KR1020210046554A
Other languages
English (en)
Inventor
하동호
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210046554A priority Critical patent/KR20220140267A/ko
Priority to CN202210181123.4A priority patent/CN115209069A/zh
Priority to US17/688,617 priority patent/US11785357B2/en
Publication of KR20220140267A publication Critical patent/KR20220140267A/ko

Links

Images

Classifications

    • H04N5/343—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/42—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by switching between different modes of operation using different resolutions or aspect ratios, e.g. switching between interlaced and non-interlaced mode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/585—Control of the dynamic range involving two or more exposures acquired simultaneously with pixels having different sensitivities within the sensor, e.g. fast or slow pixels or pixels having different sizes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H04N5/3559—
    • H04N5/37455—
    • H04N5/378—

Abstract

본 발명의 일 실시 예에 따른 이미지 센싱 장치는, 복수의 모드들 중 선택된 모드로 동작하는 제1 픽셀을 포함하는 픽셀 어레이; 및 상기 제1 픽셀이 생성한 픽셀 신호를, 상기 선택된 모드에 대응하는 입력 범위에 따라 픽셀 데이터로 변환하는 ADC(analog-digital converter)를 포함하며, 상기 입력 범위는 상기 픽셀 신호가 상기 픽셀 신호에 대응하는 픽셀 데이터로 변환 가능한 전압 범위일 수 있다.

Description

이미지 센싱 장치{Image Sensing device}
본 발명은 다양한 모드로 동작 가능한 픽셀을 포함하는 이미지 센싱 장치에 관한 것이다.
이미지 센싱 장치는 빛에 반응하는 광 감지 반도체 물질의 성질을 이용하여 광학 이미지를 캡쳐(capture)하는 장치이다. 자동차, 의료, 컴퓨터 및 통신 등 산업의 발전에 따라 스마트폰, 디지털 카메라, 게임기기, 사물 인터넷(Internet of Things), 로봇, 경비용 카메라, 의료용 마이크로 카메라 등과 같은 다양한 분야에서 고성능(high-performance) 이미지 센싱 장치에 대한 수요가 증대되고 있다.
이미지 센싱 장치는 크게 CCD(Charge Coupled Device) 이미지 센싱 장치와, CMOS(Complementary Metal Oxide Semiconductor) 이미지 센싱 장치로 구분될 수 있다. CCD 이미지 센싱 장치는 CMOS 이미지 센싱 장치에 비해 더 나은 이미지 품질을 제공하나, 더 큰 크기로 구현되고 더 많은 전력을 소비하는 경향이 있다. 반면에, CMOS 이미지 센싱 장치는 CCD 이미지 센싱 장치에 비해 더 작은 크기로 구현될 수 있고, 더 적은 전력을 소비한다. 또한, CMOS 이미지 센싱 장치는 CMOS 제조 기술을 이용하여 제조되므로, 광 감지 소자 및 신호 처리 회로를 단일 칩에 통합할 수 있으며, 이를 통해 저렴한 비용으로 소형의 이미지 센싱 장치를 생산할 수 있다. 이러한 이유로, CMOS 이미지 센싱 장치는 모바일 장치를 포함한 많은 애플리케이션을 위해 개발되고 있다.
본 발명의 기술적 사상은 픽셀의 모드에 대응하여 적합한 동작을 수행하는 ADC(analog-digital converter)를 포함하는 이미지 센싱 장치를 제공할 수 있다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재들로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 문서에 개시되는 본 발명의 일 실시 예에 따른 이미지 센싱 장치는, 복수의 모드들 중 선택된 모드로 동작하는 제1 픽셀을 포함하는 픽셀 어레이; 및 상기 제1 픽셀이 생성한 픽셀 신호를, 상기 선택된 모드에 대응하는 입력 범위에 따라 픽셀 데이터로 변환하는 ADC(analog-digital converter)를 포함하며, 상기 입력 범위는 상기 픽셀 신호가 상기 픽셀 신호에 대응하는 픽셀 데이터로 변환 가능한 전압 범위일 수 있다.
본 발명의 다른 실시예에 따른 이미지 센싱 장치는, 복수의 모드들 중 선택된 모드로 동작하는 제1 픽셀이 생성한 픽셀 신호를, 상기 선택된 모드에 대응하는 입력 범위에 따라 픽셀 데이터로 변환하는 ADC; 및 상기 제1 픽셀을 상기 선택된 모드로 동작하도록 제어하고, 상기 ADC의 입력 범위를 상기 선택된 모드에 대응되도록 제어하는 타이밍 컨트롤러를 포함하며, 상기 입력 범위는 상기 픽셀 신호가 상기 픽셀 신호에 대응하는 픽셀 데이터로 변환 가능한 전압 범위일 수 있다.
본 문서에 개시되는 실시 예들에 따르면, 픽셀의 모드에 대응하여 ADC의 입력 범위를 가변함으로써, 픽셀의 모드에 최적화된 픽셀 데이터를 획득할 수 있다.
이 외에, 본 문서를 통해 직접적 또는 간접적으로 파악되는 다양한 효과들이 제공될 수 있다.
도 1은 본 발명의 일 실시예에 따른 이미지 센싱 장치를 나타낸 블록도이다.
도 2는 도 1의 이미지 센싱 장치가 ADC의 입력 범위를 가변하는 방법의 일 실시예를 설명하기 위한 도면이다.
도 3은 도 1에 도시된 ADC의 내부 구성을 간략히 나타낸 도면이다.
도 4는 도 3의 ADC의 입력 범위를 제어하는 방법을 설명하기 위한 그래프이다.
도 5는 본 발명의 일 실시예에 따른 픽셀을 나타낸 회로도이다.
도 6은 도 5의 픽셀에 대해 ADC의 입력 범위를 제어하는 일 실시예를 설명하기 위한 도면이다.
도 7a는 본 발명의 비교예에 의해 구현되는 동적 범위를 나타낸 그래프이다.
도 7b는 본 발명의 일 실시예에 의해 구현되는 동적 범위를 나타낸 그래프이다.
도 8a는 도 1에 도시된 픽셀 어레이의 동작 방식의 일 예를 나타낸 도면이다.
도 8b는 도 1에 도시된 픽셀 어레이의 동작 방식의 다른 예를 나타낸 도면이다.
도 8c는 도 8a의 싱글 픽셀과 도 8b의 비닝 픽셀로 동작할 수 있는 픽셀을 예시적으로 나타낸 회로도이다.
도 9는 도 8c의 픽셀에 대해 ADC의 입력 범위를 제어하는 일 실시예를 설명하기 위한 도면이다.
도 10a는 도 8a의 싱글 픽셀들의 픽셀 데이터의 일 예를 나타낸 도면이다.
도 10b는 본 발명의 비교예에 따라 동작한 도 8b의 비닝 픽셀들의 픽셀 데이터의 일 예를 나타낸 도면이다.
도 10c는 본 발명의 일 실시예에 따라 동작한 도 8b의 비닝 픽셀들의 픽셀 데이터의 일 예를 나타낸 도면이다.
이하, 첨부된 도면을 참조하여 다양한 실시 예가 설명될 것이다. 그러나, 본 개시는 특정한 실시 예에 한정되지 않고, 실시 예의 다양한 변경(modification), 균등물(equivalent), 및/또는 대체물(alternative)을 포함하는 것으로 이해되어야 한다. 본 개시의 실시 예는 본 개시를 통해 직간접적으로 인식될 수 있는 다양한 효과를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 이미지 센싱 장치를 나타낸 블록도이다.
도 1을 참조하면, 이미지 센싱 장치(100)는 픽셀 어레이(pixel array, 110), 로우 드라이버(row driver, 120), 상관 이중 샘플러(Correlate Double Sampler; CDS, 130), 아날로그-디지털 컨버터(Analog-Digital Converter; ADC, 140), 출력 버퍼(output buffer, 150), 컬럼 드라이버(column driver, 160) 및 타이밍 컨트롤러(timing controller, 170)를 포함할 수 있다. 여기서, 이미지 센싱 장치(100)의 각 구성은 예시적인 것에 불과하며, 필요에 따라 적어도 일부의 구성이 추가되거나 생략될 수 있다.
픽셀 어레이(110)는 복수의 로우들(rows) 및 복수의 컬럼들(columns)로 배열된 복수의 단위 픽셀들을 포함할 수 있다. 일 실시예에서, 복수의 단위 픽셀들은 로우들 및 컬럼들을 포함하는 2차원 픽셀 어레이로 배열될 수 있다. 다른 실시예에서, 복수의 단위 이미지 픽셀들은 3차원 픽셀 어레이로 배열될 수 있다. 복수의 단위 픽셀들은 단위 픽셀 단위로 또는 픽셀 그룹 단위로 광 신호를 전기적 신호로 변환할 수 있으며, 픽셀 그룹 내 단위 픽셀들은 적어도 특정 내부 회로를 공유할 수 있다. 픽셀 어레이(110)는 로우 드라이버(120)로부터 로우 선택 신호, 픽셀 리셋 신호 및 전송 신호 등을 포함하는 픽셀 제어 신호를 수신할 수 있으며, 픽셀 제어 신호에 의하여 픽셀 어레이(110)의 해당 단위 픽셀은 로우 선택 신호, 픽셀 리셋 신호 및 전송 신호에 대응하는 동작을 수행하도록 활성화될 수 있다.
로우 드라이버(120)는 타이밍 컨트롤러(170)에 의해 공급되는 명령들 및 제어 신호들에 기초하여 해당 로우에 포함된 단위 픽셀들에 대해 특정 동작들을 수행하도록 픽셀 어레이(110)를 활성화할 수 있다. 일 실시예에서, 로우 드라이버(120)는 픽셀 어레이(110)의 적어도 하나의 로우에 배열된 적어도 하나의 단위 픽셀을 선택할 수 있다. 로우 드라이버(120)는 복수의 로우들 중 적어도 하나의 로우를 선택하기 위하여 로우 선택 신호를 생성할 수 있다. 로우 드라이버(120)는 선택된 적어도 하나의 로우에 대응하는 픽셀들에 대해 픽셀 리셋 신호 및 전송 신호를 순차적으로 인에이블시킬 수 있다. 이에 따라, 선택된 로우의 픽셀들 각각으로부터 생성되는 아날로그 형태의 기준 신호와 영상 신호가 순차적으로 상관 이중 샘플러(130)로 전달될 수 있다. 여기서, 기준 신호는 단위 픽셀의 센싱 노드(예컨대, 플로팅 디퓨전 노드)가 리셋되었을 때 상관 이중 샘플러(130)로 제공되는 전기적 신호이고, 영상 신호는 단위 픽셀에 의해 생성된 광전하가 센싱 노드에 축적되었을 때 상관 이중 샘플러(130)로 제공되는 전기적 신호일 수 있다. 픽셀 고유의 리셋 노이즈(reset noise)를 나타내는 기준 신호와, 입사광의 세기를 나타내는 영상 신호는 픽셀 신호로 통칭될 수 있다.
CMOS 이미지 센서는 두 샘플들 사이의 차이를 제거하기 위해 픽셀 신호를 두 번 샘플링 함으로써, 고정 패턴 노이즈와 같은 픽셀의 원치 않는 오프셋 값을 제거할 수 있도록 상관 이중 샘플링을 이용할 수 있다. 일 예로, 상관 이중 샘플링은 입사광에 의해 생성된 광전하가 센싱 노드에 축적되기 전후로 획득된 픽셀 출력 전압들을 비교함으로써, 원치 않는 오프셋 값을 제거하여 오직 입사광에 기초하는 픽셀 출력 전압이 측정될 수 있다. 일 실시예에서, 상관 이중 샘플러(130)는 픽셀 어레이(110)로부터 복수의 컬럼 라인들 각각에 제공되는 기준 신호와 영상 신호를 순차적으로 샘플링 및 홀딩(sampling and holding)할 수 있다. 즉, 상관 이중 샘플러(130)는 픽셀 어레이(110)의 컬럼들 각각에 대응하는 기준 신호와 영상 신호의 레벨을 샘플링하고 홀딩할 수 있다.
상관 이중 샘플러(130)는 타이밍 컨트롤러(170)로부터의 제어 신호에 기초하여 컬럼들 각각의 기준 신호와 영상 신호를 상관 이중 샘플링 신호로서 ADC(140)로 전달할 수 있다.
ADC(140)는 상관 이중 샘플러(130)로부터 출력되는 각 컬럼에 대한 상관 이중 샘플링 신호를 디지털 신호로 변환하여 출력할 수 있다. 일 실시예에서, ADC(140)는 램프 비교 타입(ramp-compare type) ADC로 구현될 수 있다. 램프 비교 타입 ADC는 시간에 따라 상승 또는 하강하는 램프 신호와 아날로그 픽셀 신호를 비교하는 비교 회로, 및 램프 신호가 아날로그 픽셀 신호에 매칭(matching)될 때까지 카운팅 동작을 수행하는 카운터를 포함할 수 있다. 일 실시예에서, ADC(140)는 컬럼들 각각을 위한 상관 이중 샘플러(130)에 의해 생성된 상관 이중 샘플링 신호를 디지털 신호로 변환하여 출력할 수 있다.
ADC(140)는 픽셀 어레이(110)의 컬럼들 각각에 대응하는 복수의 컬럼 카운터들을 포함할 수 있다. 픽셀 어레이(110)의 각 컬럼은 각 컬럼 카운터에 연결되며, 영상 데이터는 컬럼 카운터들을 이용하여 컬럼들 각각에 대응되는 상관 이중 샘플링 신호를 디지털 신호로 변환함에 의해 생성될 수 있다. 다른 실시예에 따라, ADC(140)는 하나의 글로벌 카운터를 포함하고, 글로벌 카운터에서 제공되는 글로벌 코드를 이용하여 컬럼들 각각에 대응되는 상관 이중 샘플링 신호를 디지털 신호로 변환할 수 있다.
출력 버퍼(150)는 ADC(140)에서 제공되는 각각의 컬럼 단위의 영상 데이터를 일시적으로 홀딩하여 출력할 수 있다. 출력 버퍼(150)는 타이밍 컨트롤러(170)의 제어 신호에 기초하여 ADC(140)로부터 출력되는 영상 데이터를 일시 저장할 수 있다. 출력 버퍼(150)는 이미지 센싱 장치(100)와 연결된 다른 장치 사이의 전송(또는 처리) 속도 차이를 보상해주는 인터페이스로서 동작할 수 있다.
컬럼 드라이버(160)는 타이밍 컨트롤러(170)의 제어 신호에 기초하여 출력 버퍼(150)의 컬럼을 선택하고, 출력 버퍼(150)의 선택된 컬럼에 일시 저장된 영상 데이터가 순차적으로 출력되도록 제어할 수 있다. 일 실시예에서, 컬럼 드라이버(160)는 타이밍 컨트롤러(170)로부터 어드레스 신호를 수신할 수 있으며, 컬럼 드라이버(160)는 어드레스 신호를 기반으로 컬럼 선택 신호를 생성하여 출력 버퍼(150)의 컬럼을 선택함으로써, 출력 버퍼(150)의 선택된 컬럼으로부터 영상 데이터가 외부로 출력되도록 제어할 수 있다.
타이밍 컨트롤러(170)는 로우 드라이버(120), 상관 이중 샘플러(130), ADC(140), 출력 버퍼(150) 및 컬럼 드라이버(160) 중 적어도 하나를 제어할 수 있다.
타이밍 컨트롤러(170)는 이미지 센싱 장치(100)의 각 구성의 동작에 요구되는 클럭 신호, 타이밍 컨트롤을 위한 제어 신호, 및 로우 또는 컬럼을 선택하기 위한 어드레스 신호들을 로우 드라이버(120), 상관 이중 샘플러(130), ADC(140), 출력 버퍼(150) 및 컬럼 드라이버(160) 중 적어도 하나에 제공할 수 있다. 일 실시예에 따라, 타이밍 컨트롤러(170)는 로직 제어회로(Logic control circuit), 위상 고정 루프(Phase Lock Loop, PLL) 회로, 타이밍 컨트롤 회로(timing control circuit) 및 통신 인터페이스 회로(communication interface circuit) 등을 포함할 수 있다.
타이밍 컨트롤러(170)는 모드 선택기(mode selector, 180) 및 IR 컨트롤러(input range controller; IR controller, 190)를 포함할 수 있다.
모드 선택기(180)는 픽셀 어레이(110)의 각 픽셀의 모드를 결정하고, 결정된 모드에 대한 정보를 로우 드라이버(120) 및 IR 컨트롤러(190)에 전달할 수 있다.
일 실시예에 따라, 각 픽셀의 모드는 HDR(high dynamic range) 이미지 생성을 위한 복수 개의 변환 이득들(conversion gains)(예컨대 HCG(high conversion gain), MCG(middle conversion gain), LCG(low conversion gain)) 각각에 대응되는 모드일 수 있다. 여기서, 변환 이득은 픽셀 내부에서 생성된 광전하의 개수가 픽셀 신호의 전압으로 변환되는 비율을 의미할 수 있다.
다른 실시예에 따라, 각 픽셀의 모드는 공유 픽셀 구조에서 한번에 리드아웃되는 단위 픽셀의 개수에 대응되는 모드(예컨대, 싱글 모드(single mode), 비닝 모드(binning mode))일 수 있다. 여기서, 싱글 모드는 공유 픽셀 구조에서 한번에 리드아웃되는 단위 픽셀의 개수가 1개인 모드를 의미할 수 있다. 비닝 모드는 공유 픽셀 구조에서 한번에 리드아웃되는 단위 픽셀의 개수가 2개 이상인 모드를 의미할 수 있다.
픽셀 어레이(110)에 포함된 전체 픽셀들의 모드들은 서로 동일할 수 있으나, 본 발명의 범위는 이에 한정되지 않는다. 예를 들어, 픽셀 어레이(110)의 일부 픽셀들은 특정 모드로 동작하고, 나머지 픽셀들은 특정 모드와는 다른 모드로 동작할 수 있다.
IR 컨트롤러(190)는 각 픽셀의 모드에 대응하는 입력 범위로 각 픽셀의 픽셀 신호를 아날로그-디지털 변환하도록 ADC(140)를 제어할 수 있다. 본 개시에서, ADC(140)의 입력 범위는 픽셀 신호를 ADC(140)의 미리 정해진 출력 범위(예컨대, 0~1023의 digital number(DN)) 내의 픽셀 데이터로 유효하게 변환 가능한 픽셀 신호의 전압 범위를 의미할 수 있다. 여기서, 유효하게 변환된다는 것은 픽셀 신호의 전압의 증가 또는 감소에 대응하여 ADC(140)의 픽셀 데이터의 디지털 넘버도 증가 또는 감소됨을 의미할 수 있다. 즉, ADC(140)의 입력 범위 이내의 픽셀 신호는 픽셀 신호에 대응하는 픽셀 데이터로 변환될 수 있으나, ADC(140)의 입력 범위를 벗어난 픽셀 신호는 픽셀 신호에 대응하는 픽셀 데이터로 변환될 수 없다. 예를 들어, ADC(140)의 입력 범위를 초과한 픽셀 신호는 포화된 픽셀 데이터로 변환되므로, 픽셀 신호에 대응하는 픽셀 데이터로 변환될 수 없다.
도 2는 도 1의 이미지 센싱 장치가 ADC의 입력 범위를 가변하는 방법의 일 실시예를 설명하기 위한 도면이다.
도 2를 참조하면, 픽셀(200)은 복수의 모드들(MD1~MDn; n은 2이상의 정수) 중 어느 하나의 모드에 따라 동작할 수 있다. 복수의 모드들(MD1~MDn)은, 예를 들어 서로 다른 변환 이득을 갖는 모드들일 수 있고, 또는 공유 픽셀 구조에서 한번에 리드아웃되는 픽셀의 개수가 서로 다른 모드들일 수 있으나, 본 발명의 범위는 이에 한정되지 않는다.
모드 선택기(180)는 픽셀(200)의 모드를 선택하고, 선택된 모드에 대응하는 모드 선택 신호(mode selection signal; MSS)를 생성할 수 있다. 모드 선택기(180)는 외부 장치(예컨대, 이미지 프로세서)의 제어에 따라 픽셀(200)의 모드를 선택할 수 있고, 미리 정해진 알고리즘에 따라 픽셀(200)의 모드를 선택할 수 있다. 또한, 모드 선택기(180)는 픽셀 어레이(110)에 포함된 픽셀들(200)의 모드를 동일하게 선택할 수도 있고, 픽셀 어레이(110)에 포함된 픽셀들(200)이 서로 다른 모드를 갖도록 픽셀들(200)의 모드를 선택할 수도 있다.
로우 드라이버(120)는 모드 선택기(180)의 모드 선택 신호(MSS)를 수신하여, 모드 선택 신호(MSS)에 대응하는 픽셀 제어 신호를 생성함으로써 픽셀(200)을 복수의 모드들(MD1~MDn) 중 모드 선택 신호(MSS)에 대응하는 모드로 구동할 수 있다.
IR 컨트롤러(190)는 모드 선택기(180)의 모드 선택 신호(MSS)를 수신하여, 모드 선택 신호(MSS)에 대응하는 입력 범위 제어 신호(input range control signal; ICS)를 생성함으로써 ADC(140)의 입력 범위를 제어할 수 있다. ADC(140)는 입력 범위 제어 신호(ICS)를 수신하여, 입력 범위 제어 신호(ICS)에 대응하는 입력 범위를 갖도록 설정될 수 있다. 예를 들어, 제1 내지 제n 모드(MD1~MDn) 각각이 복수의 입력 범위들(IR1~IRn) 각각에 대응된다고 가정하면, 제k(k는 1~n 중 어느 하나) 모드(MDk)에 대응하는 입력 범위 제어 신호(ICS)를 수신한 ADC(140)는 제k 입력 범위(IRk)를 갖도록 설정될 수 있다. 이때, ADC(140)는 제k 입력 범위(IRk)로 제k 모드(MDk)로 구동된 픽셀(200)로부터 출력된 픽셀 신호(PS)를 변환하여 픽셀 데이터를 생성할 수 있다. 여기서, 픽셀 신호(PS)는 CDS(130)를 통해 기준 신호와 영상 신호가 상관 이중 샘플링된 신호일 수 있다.
도 3은 도 1에 도시된 ADC의 내부 구성을 간략히 나타낸 도면이다.
도 3을 참조하면, 픽셀(200)로부터 픽셀 신호(PS)를 수신하는 ADC(140)는 램프 신호 생성기(300), 비교기(350) 및 카운터(370)를 포함할 수 있다. 여기서, 도 3에는 도시되지 않았으나, 픽셀(200)과 ADC(140) 사이에는 상관 이중 샘플러(130)가 연결될 수 있고, 이에 따라 ADC(140)가 수신하는 픽셀 신호(PS)는 상관 이중 샘플링 신호일 수 있다.
램프 신호 생성기(300)는 입력 범위 제어 신호(ICS)에 대응하는 기울기(slope)로 전압이 감소하는 램프 신호(Vramp)를 생성할 수 있다.
램프 신호 생성기(300)는 램프 바이어스 공급부(310), 전류 생성부(320) 및 램프 기울기 제어부(330)를 포함할 수 있다.
램프 바이어스 공급부(310)는 제1 스위치(SW1) 및 램프 캐패시터(Cr)를 포함할 수 있다.
제1 스위치(SW1)는 일정한 전압 레벨을 갖는 램프 바이어스 전압(RB)을 전류 생성부(320)로 선택적으로 공급할 수 있다. 제1 스위치(SW1)는 타이밍 컨트롤러(170)의 제어에 따라 동작할 수 있으며, 램프 신호 생성기(300)가 활성화된 구간에서 턴온되어 램프 바이어스 전압(RB)을 전류 생성부(320)로 공급할 수 있다.
비록 도시되지 않았으나, 램프 바이어스 전압(RB)은 바이어스 전압 생성기에 의해 생성될 수 있고, 바이어스 전압 생성기는 기준 전압을 생성하는 BGR(bandgap reference) 회로 및 기준 전압의 이득을 제어하여 램프 바이어스 전압(RB)을 생성하는 이득 생성기를 포함할 수 있으나, 본 발명의 범위는 이에 한정되지 않는다.
램프 캐패시터(Cr)는 제1 스위치(SW1)와 전류 생성부(320)가 연결된 제1 노드(N1)와 전원 전압(VDDr) 사이에 연결되어, 제1 노드(N1)의 전압을 안정화시킬 수 있다. 즉, 램프 캐패시터(Cr)는 램프 바이어스 전압(RB)에 포함될 수 있는 노이즈(예컨대, 고주파 노이즈)를 제거할 수 있다.
전류 생성부(320)는 일정한 전압 레벨을 갖는 램프 바이어스 전압(RB)을 공급 받아 시간에 따라 순차적으로 감소하는 전류를 생성할 수 있다. 전류 생성부(320)는 서로 병렬로 연결되는 복수의 단위 셀들을 포함할 수 있다. 각 단위 셀은 트랜지스터(TR1~TRm, m은 2 이상의 정수) 및 제2 스위치(SW21~SW2m)를 포함할 수 있으며, 도 3에서는 m개의 단위 셀들이 전류 생성부(320)에 포함되는 예시가 도시되어 있다.
제1 단위 셀은 트랜지스터(TR1)와 제2 스위치(SW21)를 포함할 수 있다.
트랜지스터(TR1)는 전원 전압(VDDr)과 제2 스위치(SW21) 사이에 연결될 수 있고, 게이트가 제1 노드(N1)에 연결될 수 있다. 트랜지스터(TR1)는 제1 노드(N1)에 공급되는 램프 바이어스 전압(RB)에 대응하는 전류를 제2 스위치(SW21)로 전달할 수 있다. 예를 들어, 트랜지스터(TR1)는 PMOS 트랜지스터일 수 있다.
제2 스위치(SW21)는 트랜지스터(TR1)와 제2 노드(N2) 사이에 접속되고, 타이밍 컨트롤러(170)의 제어에 따라 트랜지스터(TR1)의 전류를 제2 노드(N2)로 공급할 수 있다.
제2 내지 제m 단위 셀 각각은 제1 단위 셀에 상응하는 구조 및 동작을 가지는 바, 중복된 설명은 생략하기로 한다. 또한, 트랜지스터들(TR1~TRm) 각각은 서로 동일한 제원(예컨대, 채널 폭, 채널 길이 등)을 가질 수 있어, 동일한 램프 바이어스 전압(RB)이 공급되면 동일한 크기의 전류를 생성할 수 있다.
전류 생성부(320)는 램프 신호(Vramp) 신호의 생성시 타이밍 컨트롤러(170)의 제어에 따라 턴온되는 제2 스위치들(SW21~SW2m)의 개수가 가변될 수 있다. 예를 들어, 램프 신호(Vramp) 신호의 생성이 시작된 후, 제2 스위치들(SW21~SW2m)은 모두 턴온될 수 있고, 이후 일정 주기마다 제2 스위치들(SW21~SW2m) 중 어느 하나가 순차적으로 턴오프될 수 있다. 즉, 시간이 경과할수록 턴오프되는 제2 스위치의 개수가 증가할 수 있고, 일정 주기의 (m-1)배의 시간의 경과하면 모든 제2 스위치들(SW21~SW2m)이 턴오프될 수 있다. 따라서, 시간이 경과할수록 제2 노드(N2)로 유입되는 전류는 순차적으로 감소할 수 있다. 이때, 일정 주기는 상대적으로 매우 짧은 시간이므로, 본 개시에서 제2 노드(N2)로 유입되는 전류는 선형적으로 감소한다고 가정하기로 한다.
램프 기울기 제어부(330)는 입력 범위 제어 신호(ICS)에 따라 램프 신호(Vramp)의 기울기를 제어할 수 있다. 일 실시예에 따라, 램프 기울기 제어부(330)는 입력 범위 제어 신호(ICS)에 따라 저항값이 가변되는 가변 저항을 포함할 수 있다. 가변 저항은 제2 노드(N2)와 접지 전압(VSSr) 사이에 연결될 수 있다.
램프 신호(Vramp)의 전압은 제2 노드(N2)로 유입되어 가변 저항을 통해 흐르는 전류 및 가변 저항의 저항 값의 곱에 해당할 수 있다. 즉, 전류 생성부(320)의 동작에 의해 제2 노드(N2)로 유입되는 전류가 선형적으로 감소할 때, 램프 신호(Vramp)의 전압이 감소하는 기울기는 가변 저항의 저항 값에 의해 결정될 수 있다. 예를 들어, 가변 저항의 저항 값이 커질수록 램프 신호(Vramp)의 전압이 감소하는 기울기는 커지게 되고, 가변 저항의 저항 값이 작아질수록 램프 신호(Vramp)의 전압이 감소하는 기울기는 작아질 수 있다.
또한, 램프 신호(Vramp)의 전압이 감소하는 기울기는 ADC(140)의 입력 범위를 결정할 수 있는데, 이에 대해서는 도 4를 참조하여 후술하기로 한다.
비교기(350)는 픽셀 신호(PS)와 램프 신호(Vramp)를 비교하여 픽셀 신호(PS)와 램프 신호(Vramp) 간의 대소 관계에 대응하는 비교 신호(CMP)를 생성할 수 있다. 예를 들어, 픽셀 신호(PS)가 램프 신호(Vramp)보다 큰 경우, 비교 신호(CMP)는 로직 로우 레벨을 가질 수 있다. 반대로, 픽셀 신호(PS)가 램프 신호(Vramp)보다 작은 경우, 비교 신호(CMP)는 로직 하이 레벨을 가질 수 있다.
카운터(370)는 클럭 신호(CLK)의 에지(예컨대, 상승 에지 또는 하강 에지)에 동기화되어 카운팅을 수행하고, 비교 신호(CMP)가 제1 레벨(예컨대, 로직 하이 레벨)로부터 제2 레벨(예컨대, 로직 로우 레벨)로 천이할 때까지 카운팅을 수행하여 누적된 카운팅 값을 픽셀 데이터(PDA)로 출력할 수 있다. 여기서, 클럭 신호(CLK)는 특정 주기로 하이 레벨과 로우 레벨을 번갈아 갖는 구형파 신호를 의미하고, 타이밍 컨트롤러(170)로부터 제공될 수 있다.
도 4는 도 3의 ADC의 입력 범위를 제어하는 방법을 설명하기 위한 그래프이다.
도 4를 참조하면, 도 4에 도시된 그래프의 X축은 시간을 나타내고, Y축은 전압을 나타낼 수 있다. 도 4에는 제1 내지 제3 램프 신호(Vramp1~Vramp3)가 도시되어 있으며, 제1 내지 제3 램프 신호(Vramp1~Vramp3) 각각은 제1 시점(t1) 이전까지 일정한 전압을 유지하다가, 제1 시점(t1) 이후 선형적으로 감소하는 형태를 가질 수 있다.
제2 램프 신호(Vramp2)의 기울기는 제1 램프 신호(Vramp1)의 기울기보다 작고, 제3 램프 신호(Vramp3)의 기울기는 제1 램프 신호(Vramp1)의 기울기보다 클 수 있다. 가변 저항이 제1 저항 값을 가진 상태에서 제1 램프 신호(Vramp1)가 생성되었을 경우, 제2 램프 신호(Vramp2)는 가변 저항이 제1 저항 값보다 작은 제2 저항 값을 가진 상태에서 생성될 수 있다. 또한, 제3 램프 신호(Vramp3)는 가변 저항이 제1 저항 값보다 큰 제3 저항 값을 가진 상태에서 생성될 수 있다.
제1 내지 제3 램프 신호(Vramp1~Vramp3) 각각이 선형적으로 감소하기 시작하는 제1 시점(t1)으로부터 소정의 시간이 경과한 제2 시점(t2)까지의 구간은 카운팅 가능 구간(countable range)으로 정의될 수 있다. 카운팅 가능 구간은 도 3의 카운터(370)가 카운팅 동작을 수행할 수 있는 최대 시간으로서, 카운터(370)의 최대 카운팅 횟수(예컨대, 1024)와 클럭 신호(CLK)의 주기의 곱에 해당할 수 있다. 즉, 카운팅 가능 구간은 ADC(140)의 출력 범위를 나타내는 최대 카운팅 횟수에 의해 정해질 수 있고, 카운터(370)의 성능에 의해 고정될 수 있다.
예를 들어, 비교기(350)로 제1 램프 신호(Vramp1)와, 도 4에 도시된 픽셀 신호(PS)가 입력될 때, 카운터(370)는 제1 시점(t1)부터 카운팅을 시작하여 픽셀 신호(PS)가 제1 램프 신호(Vramp1) 이상의 값을 갖기 시작하는 제3 시점(t3)까지 카운팅을 수행한 뒤, 누적된 카운팅 값을 픽셀 데이터(PDA)로 출력할 수 있다.
또한, 비교기(350)로 제2 램프 신호(Vramp2)와, 도 4에 도시된 픽셀 신호(PS)가 입력될 때, 카운팅 가능 구간에서 픽셀 신호(PS)는 제2 램프 신호(Vramp2) 이상의 값을 갖지 못하므로, 카운터(370)는 제1 시점(t1)부터 카운팅을 시작하여 제2 시점(t2)까지 카운팅을 수행한 뒤, 누적된 카운팅 값을 픽셀 데이터(PDA)로 출력할 수 있다. 그러나, 이러한 카운팅 값은 포화된(saturated) 출력으로서 픽셀 신호(PS)가 유효하게 변환된 픽셀 데이터(PDA)가 아닐 수 있다.
아울러, 비교기(350)로 제3 램프 신호(Vramp3)와, 도 4에 도시된 픽셀 신호(PS)가 입력될 때, 카운터(370)는 제1 시점(t1)부터 카운팅을 시작하여 픽셀 신호(PS)가 제3 램프 신호(Vramp3) 이상의 값을 갖기 시작하는 제4 시점(t4)까지 카운팅을 수행한 뒤, 누적된 카운팅 값을 픽셀 데이터(PDA)로 출력할 수 있다.
앞서 설명된 바와 같이, ADC(140)의 입력 범위는 ADC(140)의 미리 정해진 출력 범위(예컨대, 0~1023의 digital number(DN)) 이내의 픽셀 데이터(PDA)로 유효하게 변환될 수 있는 픽셀 신호의 전압 범위를 의미할 수 있다.
제1 램프 신호(Vramp1)가 비교기(350)로 입력될 때, ADC(140)의 출력 범위에 의해 정해진 카운팅 가능 시간에서 유효하게 픽셀 데이터로 변환될 수 있는 픽셀 신호의 전압 범위는 중간 입력 범위(IR1)에 해당할 수 있다. 도 4의 예시에서 픽셀 신호(PS)는 중간 입력 범위(IR1) 이내의 신호로서 유효하게 픽셀 데이터로 변환될 수 있다.
제2 램프 신호(Vramp2)가 비교기(350)로 입력될 때, ADC(140)의 출력 범위에 의해 정해진 카운팅 가능 시간에서 유효하게 픽셀 데이터로 변환될 수 있는 픽셀 신호의 전압 범위는 작은 입력 범위(IR2)에 해당할 수 있다. 도 4의 예시에서 픽셀 신호(PS)는 작은 입력 범위(IR2)를 벗어난 신호로서 유효하게 픽셀 데이터로 변환될 수 없다.
제3 램프 신호(Vramp3)가 비교기(350)로 입력될 때, ADC(140)의 출력 범위에 의해 정해진 카운팅 가능 시간에서 유효하게 픽셀 데이터로 변환될 수 있는 픽셀 신호의 전압 범위는 큰 입력 범위(IR3)에 해당할 수 있다. 도 4의 예시에서 픽셀 신호(PS)는 큰 입력 범위(IR3) 이내의 신호로서 유효하게 픽셀 데이터로 변환될 수 있다.
도 3의 가변 저항의 저항 값이 감소할수록, 램프 신호의 기울기는 감소할 수 있고, 이에 따라 입력 범위도 감소할 수 있다. 이와 반대로, 가변 저항의 저항 값이 증가할수록, 램프 신호의 기울기는 증가할 수 있고, 이에 따라 입력 범위도 증가할 수 있다. 즉, 램프 신호 생성기(300)에 포함된 가변 저항의 저항 값을 조절함으로써, ADC(140)의 입력 범위를 제어할 수 있다.
또한, 도 4의 픽셀 신호(PS)에 대해, 제3 램프 신호(Vramp3)가 비교기(350)로 입력되는 경우에 비해, 제1 램프 신호(Vramp1)가 비교기(350)로 입력되는 경우가 더 큰 값의 픽셀 데이터로 변환될 수 있다. 이는 제3 램프 신호(Vramp3)가 비교기(350)로 입력되는 경우, 제1 시점(t1)으로부터 제4 시점(t4)까지 카운팅 동작이 수행되고, 제1 램프 신호(Vramp1)가 비교기(350)로 입력되는 경우, 제1 시점(t1)으로부터 제3 시점(t3)까지 카운팅 동작이 수행되기 때문이다. 즉, 램프 신호 생성기(300)에 포함된 가변 저항의 저항 값을 조절함으로써, 동일한 픽셀 신호가 변환되는 픽셀 데이터의 값을 제어할 수 있다.
도 5는 본 발명의 일 실시예에 따른 픽셀을 나타낸 회로도이다.
도 5를 참조하면, 픽셀(500)은 도 1의 픽셀 어레이(100)에 포함된 픽셀의 일 예에 해당할 수 있다.
픽셀(500)은 광전 변환 소자(PD), 전송 트랜지스터(TX), 리셋 트랜지스터(RX), 플로팅 디퓨전 영역(FD), 제1 및 제2 CG(conversion gain) 트랜지스터(CX1, CX2), 제1 내지 제3 캐패시터(C1~C3), 소스팔로워 트랜지스터(SF) 및 선택 트랜지스터(SX)를 포함할 수 있다. 도 5 에서는 픽셀(500)은 하나의 광전 변환 소자(PD)를 포함하는 것으로 예시되었으나, 다른 실시예에 따라 복수의 광전 변환 소자들을 갖는 공유 픽셀(shared pixel)일 수 있다. 이 경우, 복수의 광전 변환 소자들에 대응하여 복수의 전송 트랜지스터들이 구비될 수 있다.
광전 변환 소자(PD)는 입사광의 세기에 대응하는 광전하를 생성 및 축적할 수 있다. 예를 들어, 광전 변환 소자(PD)는 포토 다이오드, 포토 트랜지스터, 포토 게이트, 핀형(pinned) 포토 다이오드 또는 이들의 조합으로 구현될 수 있다.
광전 변환 소자(PD)가 포토 다이오드로 구현되는 경우, 제1 도전형(예컨대, P형)을 갖는 기판 내에 제2 도전형(예컨대, N형)의 불순물로 도핑된 영역일 수 있다.
전송 트랜지스터(TX)는 광전 변환 소자(PD)와 플로팅 디퓨전 영역(FD) 사이에 연결될 수 있다. 전송 트랜지스터(TX)는 전송 제어 신호(TG)에 응답하여 턴온 또는 턴오프될 수 있으며, 턴온된 전송 트랜지스터(TX)는 광전 변환 소자(PD)에 축적된 광전하를 플로팅 디퓨전 영역(FD)으로 전달할 수 있다.
리셋 트랜지스터(RX)는 전원 전압(VDDpx)과 플로팅 디퓨전 영역(FD) 사이에 연결되고, 리셋 제어 신호(RG)에 응답하여 플로팅 디퓨전 영역(FD)의 전압을 전원 전압(VDDpx)으로 리셋시킬 수 있다. 여기서, 전원 전압(VDDpx)은 도 3에서 설명된 전원 전압(VDDr)과 동일한 전압일 수 있으나, 본 발명의 범위는 이에 한정되지 않는다.
플로팅 디퓨전 영역(FD)은 전송 트랜지스터(TX)로부터 전달되는 광전하를 축적할 수 있다. 플로팅 디퓨전 영역(FD)은 접지 단자에 연결된 제1 캐패시터(C1)에 연결될 수 있다. 예를 들어, 플로팅 디퓨전 영역(FD)은 제1 도전형(예컨대, P형)을 갖는 기판 내에 제2 도전형(예컨대, N형)의 불순물로 도핑된 영역일 수 있고, 기판과 불순물 도핑 영역은 정션 캐패시터인 제1 캐패시터(C1)로 모델링될 수 있다.
제1 CG 트랜지스터(CX1)는 플로팅 디퓨전 영역(FD)과 제2 캐패시터(C2) 사이에 연결되고, 제1 DCG 제어 신호(CG1)에 응답하여 제2 캐패시터(C2)를 선택적으로 플로팅 디퓨전 영역(FD)에 연결할 수 있다.
제2 CG 트랜지스터(CX2)는 플로팅 디퓨전 영역(FD)과 제3 캐패시터(C3) 사이에 연결되고, 제2 DCG 제어 신호(CG2)에 응답하여 제3 캐패시터(C3)를 선택적으로 플로팅 디퓨전 영역(FD)에 연결할 수 있다.
제2 캐패시터(C2) 및 제3 캐패시터(C3) 각각은 MIM(Metal-Insulator-Metal) 캐패시터, MIP(Metal-Insulator-Polysilicon) 캐패시터, MOS(Metal-Oxide-Semiconductor) 캐패시터, 정션 캐패시터 중 적어도 하나로 구성될 수 있다.
픽셀(500)은 고 변환 이득 모드(high conversion gain mode; HCG mode), 중간 변환 이득 모드(middle conversion gain mode; MCG mode), 및 저 변환 이득 모드(low conversion gain mode; LCG mode)의 3가지 동작 모드로 동작할 수 있다.
여기서, 변환 이득은 입사광의 세기에 대응하여 생성된 광전하가 픽셀 신호의 전압으로 변환되는 비율을 의미할 수 있다. 변환 이득은 광전하가 축적되어 픽셀 신호로 변환되는 영역인 플로팅 디퓨전 영역(FD)의 정전 용량에 의해 결정될 수 있다.
플로팅 디퓨전 영역(FD)의 정전 용량이 상대적으로 낮으면, 소정의 광전하가 플로팅 디퓨전 영역(FD)에 축적될 경우 플로팅 디퓨전 영역(FD)의 전압 변화는 상대적으로 크게 발생하고, 이에 따라 소스팔로워 트랜지스터(SF)가 생성하는 전기적 신호의 전압 변화 역시 상대적으로 크게 발생됨으로써 픽셀(500)의 변환 이득이 증가될 수 있다. 반대로, 플로팅 디퓨전 영역(FD)의 정전 용량이 상대적으로 높으면, 소정의 광전하가 플로팅 디퓨전 영역(FD)에 축적될 경우 플로팅 디퓨전 영역(FD)의 전압 변화는 상대적으로 작게 발생하고, 이에 따라 소스팔로워 트랜지스터(SF)가 생성하는 전기적 신호의 전압 변화 역시 상대적으로 작게 발생됨으로써 픽셀(500)의 변환 이득이 감소될 수 있다.
HCG 모드는 입사광의 세기의 증가에 따른 응답(response)의 증가량이 상대적으로 큰 모드일 수 있다. 여기서, 응답은 픽셀(500)이 입사광의 세기를 감지하여 생성하는 픽셀 신호를 의미할 수 있다. 즉, HCG 모드는 입사광에 대한 감도가 상대적으로 높은 동작 모드로서, 저조도의 장면을 캡쳐하는데 적합한 모드일 수 있다. 이를 위해, 픽셀(500)이 HCG 모드로 동작시, 제1 CG 트랜지스터(CX1)와 제2 CG 트랜지스터(CX2) 각각은 턴오프될 수 있고, 플로팅 디퓨전 영역(FD)은 제1 캐패시터(C1)에 연결되어 제1 캐패시터(C1)에 해당하는 정전 용량을 가질 수 있다.
LCG 모드는 입사광의 세기의 증가에 따른 응답의 증가량이 상대적으로 작은 모드일 수 있다. 즉, LCG 모드는 입사광에 대한 감도가 상대적으로 낮은 동작 모드로서, 고조도의 장면을 캡쳐하는데 적합한 모드일 일 수 있다. 이를 위해, 픽셀(500)이 LCG 모드로 동작시, 제1 CG 트랜지스터(CX1)와 제2 CG 트랜지스터(CX2) 각각은 턴온될 수 있고, 플로팅 디퓨전 영역(FD)은 제1 내지 제3 캐패시터(C1~C3)에 연결되어 서로 병렬 연결된 제1 내지 제3 캐패시터(C1~C3) 각각의 정전 용량의 합에 해당하는 정전 용량을 가질 수 있다.
MCG 모드는 입사광의 세기의 증가에 따른 응답의 증가량이 HCG 모드와 LCG 모드의 중간에 해당하는 모드일 수 있다. 즉, MCG 모드는 입사광에 대한 감도가 HCG 모드와 LCG 모드의 중간에 해당하는 동작 모드로서, 중조도의 장면을 캡쳐하는데 적합한 모드일 수 있다. 이를 위해, 픽셀(500)이 MCG 모드로 동작시, 제1 CG 트랜지스터(CX1)는 턴온되고 제2 CG 트랜지스터(CX2)는 턴오프될 수 있고, 플로팅 디퓨전 영역(FD)은 제1 및 제2 캐패시터(C1, C2)에 연결되어 서로 병렬 연결된 제1 및 제2 캐패시터(C1, C2) 각각의 정전 용량의 합에 해당하는 정전 용량을 가질 수 있다. 여기서, 중조도는 입사광의 세기가 고조도 또는 저조도 등 특정 조도 범위에 치우치지 않고, 고조도에서 저조도까지 다양한 조도 범위에 분포하는 조도 조건을 의미할 수 있다.
제1 내지 제3 캐패시터(C1~C3) 각각의 정전 용량은 HCG 모드, MCG 모드 및 LCG 모드 각각에서 요구되는 감도를 만족시킬 수 있도록 실험적으로 미리 결정될 수 있다.
저조도에 적합한 HCG 모드, 중조도에 적합한 MCG 모드 및 고조도에 적합한 LCG 모드 각각의 응답을 이용하여 HDR(high dynamic range)이 구현될 수 있다. 즉, 어느 하나의 모드만을 이용하는 경우에 비해, HCG 모드, MCG 모드 및 LCG 모드를 함께 이용하게 되면 픽셀(500)은 HCG 모드에서의 동적 범위의 하한 값에서 LCG 모드에서의 동적 범위의 상한 값까지의 범위에 해당하는 고동적 범위(HDR)를 가질 수 있다. 여기서, 동적 범위는 픽셀(500)이 유효 응답(입사광의 세기를 나타낼 수 있는 응답)을 가질 수 있는 입사광의 세기(또는 광전하)의 범위를 의미할 수 있다.
소스팔로워 트랜지스터(SF)는 전원 전압(VDDpx)과 선택 트랜지스터(SX) 사이에 연결되고, 광전 변환 소자(PD)에 축적된 광전하를 전달받은 플로팅 디퓨전 영역(FD)의 전기적 포텐셜의 변화를 증폭하여 선택 트랜지스터(SX)로 전달할 수 있다.
선택 트랜지스터(SX)는 소스팔로워 트랜지스터(SF)와 출력 신호 라인 사이에 연결되고, 선택 제어 신호(SEL)에 의해 턴온되어 소스팔로워 트랜지스터(SF)로부터 전달되는 전기적 신호를 픽셀 신호(PS)로서 출력할 수 있다.
도 5에서는 3가지의 서로 다른 변환 이득을 이용하는 픽셀을 예시적으로 설명하였으나, 본 발명의 범위는 이에 한정되지 않으며, 서로 다른 2 이상의 변환 이득을 이용하는 픽셀에 본 발명의 기술적 사상이 적용될 수 있다.
또한, 도 5에 도시된 3가지의 서로 다른 변환 이득을 이용하는 픽셀의 구조는 예시적인 것에 불과하며, 본 발명의 범위는 이에 한정되지 않는다.
도 6은 도 5의 픽셀에 대해 ADC의 입력 범위를 제어하는 일 실시예를 설명하기 위한 도면이다. 도 7a는 본 발명의 비교예에 의해 구현되는 동적 범위를 나타낸 그래프이다. 도 7b는 본 발명의 일 실시예에 의해 구현되는 동적 범위를 나타낸 그래프이다.
도 6을 참조하면, 픽셀(500)에 포함된 광전 변환 소자(PD)의 linear well capacity(LWC)가 1600[e]라고 가정하기로 한다. LWC는 광전 변환 소자(PD)가 유효 응답으로 변환될 수 있는 범위 내에서 생성 및 축적할 수 있는 광전하의 최대값을 나타내는 광전하 축적 용량을 의미할 수 있다. 따라서, 광전 변환 소자(PD)에 축적된 광전하의 양이 LWC 이내이면, 광전하의 양(또는 입사광의 세기)에 대해 해당 응답은 선형성을 가질 수 있다. LWC와 대비되는 개념으로서, full well capacity(FWC)가 존재하는데, FWC는 광전 변환 소자(PD)가 최대로 생성 및 축적할 수 있는 광전하의 양을 나타내는 광전하 축적 용량을 의미할 수 있다. 즉, 광전 변환 소자(PD)는 LWC를 초과하여 FWC까지 광전하를 축적할 수는 있으나, LWC에서 FWC 사이의 범위로 축적된 광전하의 양에 대해 해당 응답은 비선형성을 가지게 되어 입사광의 세기를 나타낼 수 없는 무효 응답이 될 수 있다.
즉, 광전 변환 소자(PD)에는 입사광(light)의 세기를 나타낼 수 있는0~1600개의 범위의 광전하가 축적될 수 있다.
도 6 내지 도 7b에서는 발명의 이해를 돕기 위해, 구체적인 수치를 예로 들어 설명하나, 이는 예시적인 것에 불과할 뿐 본 발명의 범위가 이에 한정되는 것은 아니다.
입사광의 세기가 상대적으로 약한 저조도(low light)의 조건에서 0~700개의 광전하가 축적될 수 있고, 입사광의 세기가 상대적으로 강한 고조도(high light)의 조건에서 400~1600개의 광전하가 축적될 수 있고, 입사광의 세기가 다양하게 분포하는 중조도(middle light)의 조건에서 0~1000개의 광전하가 축적될 수 있다고 가정하기로 한다.
저조도에서는 픽셀(500)이 저조도에 적합한 HCG 모드로 동작하며, HCG 모드에서의 변환 이득은 0.2 mV/e이라고 가정하기로 한다. 고조도에서는 픽셀(500)이 고조도에 적합한 LCG 모드로 동작하며, LCG 모드에서의 변환 이득은 0.0625 mV/e이라고 가정하기로 한다. 또한, 중조도에서는 픽셀(500)이 중조도에 적합한 MCG 모드로 동작하며, MCG 모드에서의 변환 이득은 0.125 mV/e이라고 가정하기로 한다. 여기서, 변환 이득인 1 mV/e라는 것은 1개의 광전하가 1 mV로 변환되는 이득을 의미할 수 있다.
저조도의 조건에서 축적된 0~700개의 광전하는 0.2 mV/e의 변환 이득에 해당하는 플로팅 디퓨전 영역(FD)에서 0~140 mV의 픽셀 신호(PS_L)로 변환될 수 있다. 고조도의 조건에서 축적된 400~1600개의 광전하는 0.0625 mV/e의 변환 이득에 해당하는 플로팅 디퓨전 영역(FD)에서 25~100 mV의 픽셀 신호(PS_H)로 변환될 수 있다. 중조도의 조건에서 축적된 0~1000개의 광전하는 0.125 mV/e의 변환 이득에 해당하는 플로팅 디퓨전 영역(FD)에서 0~125 mV의 픽셀 신호(PS_M)로 변환될 수 있다.
본 개시에서는 ADC(140)의 출력 범위가 0~1000 [DN]으로 고정되어 있다고 가정하기로 한다.
이때, 본 발명의 비교예에 따라, 만일 ADC(140)의 입력 범위가 제3 입력 범위(IR_M, 0~125 mV)로 고정되어 있다고 가정하면, 중조도의 조건에서 생성된 0~125 mV의 픽셀 신호(PS_M)는 전체 범위에 걸쳐 유효하게 0~1000[DN]의 픽셀 데이터(PDA_M)로 변환될 수 있다.
그러나, 저조도의 조건에서 생성된 0~140 mV의 픽셀 신호(PS_L)는 ADC(140)의 제3 입력 범위(IR_M) 이내인 0~125 mV의 픽셀 신호(PS_L)만이 유효하게 0~1000[DN]의 픽셀 데이터(PDA_L)로 변환될 수 있으며, 125 mV를 초과하는 픽셀 신호(PS_L)는 픽셀 데이터(PDA_L)로 유효하게 변환되지 못하고 마진(margin)으로 남게 된다. 여기서, 마진은 ADC(140)에 의해 픽셀 데이터로 유효하게 변환되지 못하는 광전하 또는 픽셀 신호의 범위를 의미할 수 있다. 이러한 마진이 증가하게 되면, 이미지 센싱 장치(100)의 동적 범위 역시 감소할 수 있다.
또한, 고조도의 조건에서 생성된 25~100 mV의 픽셀 신호(PS_H)는 전체 범위에 걸쳐 유효하게 200~800[DN]의 픽셀 데이터(PDA_H)로 변환될 수는 있으나, 픽셀 데이터(PDA_H)의 최대치(800 [DN])가 ADC(140)의 출력 범위의 상한치(1000 [DN])에 미치지 못하게 된다. 만일 광전 변환 소자(PD)에 LWC인 1600[e]를 초과하여 광전하가 축적되면, 이러한 광전하에 대응하는 픽셀 신호(PS_H) 및 픽셀 데이터(PDA_H)는 비선형성을 가지게 되므로 무효 응답에 해당하게 된다. 무효 응답을 포함할 수 있는 픽셀 데이터(PDA_H)는 신뢰할 수 없는 데이터에 해당하며, 픽셀 데이터(PDA_H)는 실질적으로 사용할 수 없는 데이터로서 픽셀 데이터(PDA_H) 전체가 무효 응답으로 처리될 수 있다.
즉, 광전 변환 소자(PD)의 LWC(1600[e])에 대응하는 픽셀 데이터(PDA_H)의 최대치(800 [DN])가 ADC(140)의 출력 범위의 상한치(1000 [DN])에 미치지 못하게 되면, 픽셀 데이터(PDA_H) 전체가 무효 응답으로 처리될 수 있다.
도 7a를 참조하면, X축이 광전하의 양을 나타내고 Y축이 픽셀 데이터(PDA)를 나타내는 그래프에서, 본 발명의 비교예에 따라 저조도, 중조도 및 고조도 각각에서 픽셀의 응답이 도시되어 있다. 포화 레벨(saturation level)은 ADC(140)가 출력할 수 있는 픽셀 데이터의 최대치를 의미할 수 있다. 즉, 앞서 설명된 예시에서 1000[DN]일 수 있다. 이하에서는 앞서 설명된 예시를 기준으로 각 응답에 대해 설명하기로 한다.
먼저 0~700개의 광전하가 생성되는 저조도에서 고 변환 이득(HCG)과 제3 입력 범위(IR_M)로 광전하가 픽셀 데이터로 변환된 응답(HCG+IR_M)은 0~625개의 광전하에 대응하는 유효 응답(입사광의 세기를 나타낼 수 있는 응답, 실선 영역)과 626~700개의 광전하에 대응하는 무효 응답(입사광의 세기를 나타낼 수 없는 응답, 점선 영역)으로 구분될 수 있다. 즉, 625개를 초과하는 광전하가 고 변환 이득(HCG)으로 변환된 픽셀 신호(PS_L)는 ADC(140)의 제3 입력 범위(IR_M)를 벗어나므로, 마진(margin)이 발생할 수 있다.
다음으로, 0~1000개의 광전하가 생성되는 중조도에서 중간 변환 이득(MCG)과 제3 입력 범위(IR_M)로 광전하가 픽셀 데이터로 변환된 응답(MCG+IR_M)은 0~1000개의 광전하에 대응하는 유효 응답(실선 영역)을 가질 수 있다. 즉, 중조도에서 광전하의 전체 범위에 대해 유효하게 픽셀 데이터로 변환될 수 있다.
마지막으로, 400~1600개의 광전하가 생성되는 고조도에서 저 변환 이득(LCG)과 제3 입력 범위(IR_M)로 광전하가 픽셀 데이터로 변환된 응답(LCG+IR_M)은 400~1600개의 광전하에 대응하는 무효 응답(점선 영역)을 가질 수 있다. 이는 응답(LCG+IR_M)이 포화 레벨에 미치지 못하므로(under saturation), 400~1600개의 광전하에 대응하는 전체 응답이 무효 응답에 해당하기 때문이다.
따라서, 본 발명의 비교예에 따른 경우, HCG 모드, MCG 모드 및 LCG 모드에 따라 동작한 픽셀(500)의 동적 범위는 0~1000개의 광전하 범위에 해당할 수 있다. 이는 광전 변환 소자(PD)가 축적할 수 있는 광전하 범위인 0~1600개에 비해 좁은 범위에 해당한다.
다시, 도 6을 참조하여 본 발명의 일 실시예에 따라 ADC(140)의 입력 범위가 모드 별로 가변되는 경우에 대해 설명하기로 한다.
픽셀(500)의 동작 모드가 MCG 모드이면, ADC(140)의 입력 범위는 제3 입력 범위(IR_M, 0~125 mV)로 설정될 수 있다. 0~1000개의 광전하가 생성될 수 있는 중조도의 조건에서 생성된 0~125 mV의 픽셀 신호(PS_M)는 전체 범위에 걸쳐 유효하게 0~1000[DN]의 픽셀 데이터(PDA_M)로 변환될 수 있다.
픽셀(500)의 동작 모드가 HCG 모드이면, ADC(140)의 입력 범위는 제1 입력 범위(IR_L, 0~140 mV)로 설정될 수 있다. 0~700개의 광전하가 생성될 수 있는 저조도의 조건에서 생성된 0~140 mV의 픽셀 신호(PS_L)는 전체 범위에 걸쳐 유효하게 0~1000[DN]의 픽셀 데이터(PDA_L)로 변환될 수 있다. 즉, HCG 모드에서 ADC(140)의 입력 범위가 제1 입력 범위(IR_L)로 설정되는 경우, ADC(140)에 의해 픽셀 데이터로 유효하게 변환되지 못하는 광전하 또는 픽셀 신호가 존재하지 않는 바 마진이 발생하지 않을 수 있다.
픽셀(500)의 동작 모드가 LCG 모드이면, ADC(140)의 입력 범위는 제2 입력 범위(IR_H, 0~100 mV)로 설정될 수 있다. 400~1600개의 광전하가 생성될 수 있는 고조도의 조건에서 생성된 25~100 mV의 픽셀 신호(PS_H)는 전체 범위에 걸쳐 유효하게 250~1000[DN]의 픽셀 데이터(PDA_H)로 변환될 수 있다. 즉, LCG 모드에서 ADC(140)의 입력 범위가 제2 입력 범위(IR_H)로 설정되는 경우, 픽셀 데이터(PDA_H)의 최대치(1000 [DN])가 ADC(140)의 출력 범위의 상한치(1000 [DN])에 도달하게 되어 250~1000[DN]의 픽셀 데이터(PDA_H)는 유효한 데이터로 사용될 수 있다.
ADC(140)의 입력 범위를 가변하는 방법은 도 3 및 도 4를 통해 설명된 바, 중복된 설명은 생략하기로 한다.
도 7b를 참조하면, X축이 광전하의 양을 나타내고 Y축이 픽셀 데이터(PDA)를 나타내는 그래프에서, 본 발명의 일 실시예에 따라 저조도, 중조도 및 고조도 각각에서 픽셀의 응답이 도시되어 있다. 또한, 본 발명의 일 실시예의 효과를 나타내기 위해 본 발명의 비교예에 따른 응답도 함께 도시되어 있다.
먼저 0~700개의 광전하가 생성되는 저조도에서 고 변환 이득(HCG)과 제1 입력 범위(IR_L)로 광전하가 픽셀 데이터로 변환된 응답(HCG+IR_L)은 0~700개의 광전하에 대응하는 유효 응답(실선 영역)을 가질 수 있다. 즉, 도 7a에서 설명된 응답(HCG+IR_M)과 달리, 응답(HCG+IR_L)은 마진을 포함하지 않을 수 있다. 마진은 픽셀(500)의 동적 범위의 확대에 기여하지 않으면서 전력 소모를 유발할 뿐이므로, 최소화하는 것이 바람직할 수 있다.
다음으로, 0~1000개의 광전하가 생성되는 중조도에서 중간 변환 이득(MCG)과 제3 입력 범위(IR_M)로 광전하가 픽셀 데이터로 변환된 응답(MCG+IR_M)은 0~1000개의 광전하에 대응하는 유효 응답(실선 영역)을 가질 수 있다. 즉, 중조도에서 광전하의 전체 범위에 대해 유효하게 픽셀 데이터로 변환될 수 있다.
마지막으로, 400~1600개의 광전하가 생성되는 고조도에서 저 변환 이득(LCG)과 제2 입력 범위(IR_H)로 광전하가 픽셀 데이터로 변환된 응답(LCG+IR_H)은 400~1600개의 광전하에 대응하는 유효 응답(실선 영역)을 가질 수 있다. 즉, 도 7a에서 설명된 응답(LCG+IR_M)과는 달리, 응답(LCG+IR_H)은 포화 레벨에 미치므로(meet saturation), 400~1600개의 광전하에 대응하는 전체 응답은 유효 응답에 해당할 수 있다. 따라서, 도 7a와 비교해 1000개를 초과하는 광전하 범위에 대해 동적 범위가 확대될 수 있다.
따라서, 본 발명의 일 실시예에 따르는 경우, HCG 모드, MCG 모드 및 LCG 모드에 따라 동작한 픽셀(500)의 동적 범위는 0~1600개의 광전하 범위에 해당할 수 있다. 이는 광전 변환 소자(PD)가 축적할 수 있는 광전하 범위인 0~1600개와 동일한 범위에 해당한다.
또한, 본 발명의 일 실시예에 따르는 경우, 이미지 센싱 장치(100)의 성능을 나타내는 지표 중 광전하가 입력될 때 픽셀 데이터로 변환되는 변환 효율인 Kadc 값이 개선될 수 있다. Kadc는 전체 픽셀 데이터의 범위에 걸쳐 획일적으로 유지되도록 하는 것이 성능 면에서 유리할 수 있다. Kadc는 ADC(140)의 입력 범위에 비례하고, 변환 이득(mV/e)에 반비례하는 특성을 갖는데, 본 발명의 일 실시예에서는 변환 이득이 증가할수록(LCG->MCG->HCG) ADC(140)의 입력 범위가 증가하도록 제어되는 바, Kadc 값이 동작 모드와 무관하게 획일화되도록 각 동작 모드 별 ADC(140)의 입력 범위가 정해질 수 있다.
한편, 0~700 개의 광전하 범위에 대해 응답(HCG+IR_L)과 응답(MCG+IR_M) 모두 유효 응답을 가지나, 광전하의 증가량 대비 픽셀 데이터의 증가량이 클수록 신호 대 잡음비(signal-to-noise ratio, SNR)와 해상도(resolution) 면에서 유리하므로, 응답(HCG+IR_L)이 HDR 이미지의 합성에 이용될 수 있다.
마찬가지로, 700~1000 개의 광전하 범위에 대해 응답(MCG+IR_M)과 응답(LCG+IR_H)이 모두 유효 응답을 가지나, 응답(MCG+IR_M)이 HDR 이미지의 합성에 이용될 수 있다.
도 8a는 도 1에 도시된 픽셀 어레이의 동작 방식의 일 예를 나타낸 도면이다. 도 8b는 도 1에 도시된 픽셀 어레이의 동작 방식의 다른 예를 나타낸 도면이다.
도 8a를 참조하면, 픽셀 어레이(110)가 싱글 모드(single mode)로 동작하는 경우에 해당하는 픽셀 어레이의 일부(800a)를 나타낸 도면이 도시되어 있다. 싱글 모드는 픽셀 어레이(110)에 포함된 픽셀이 출력하는 픽셀 신호가 하나의 광전 변환 소자에서 생성 및 축적된 광전하에 대응하는 동작 모드를 의미할 수 있다.
픽셀 어레이의 일부(800a)는 4x8 매트릭스로 배열된 복수의 싱글 픽셀들(S11~S48)을 포함할 수 있다. 픽셀 어레이(110)는 픽셀 어레이의 일부(800a)에 나타난 싱글 픽셀들이 임의의 개수에 해당하는 로우 및 컬럼의 매트릭스 형태로 배열된 구조를 가질 수 있다. 각 싱글 픽셀을 나타내는 Sab에서, a는 해당 싱글 픽셀이 속하는 로우를 의미하고, b는 해당 싱글 픽셀이 속하는 컬럼을 의미할 수 있다. 예컨대, 싱글 픽셀(S34)은 3번째 로우 및 4번째 컬럼에 속하는 싱글 픽셀을 의미할 수 있다.
싱글 모드에서 각 싱글 픽셀(S11~S48)은 하나의 광전 변환 소자에서 생성 및 축적된 광전하에 대응하는 픽셀 신호를 생성 및 출력할 수 있다.
도 8b를 참조하면, 픽셀 어레이(110)가 비닝 모드(binning mode)로 동작하는 경우에 해당하는 픽셀 어레이의 일부(800b)를 나타낸 도면이 도시되어 있다. 비닝 모드는 픽셀 어레이(110)에 포함된 픽셀이 출력하는 픽셀 신호가 복수의 광전 변환 소자들에서 생성 및 축적된 광전하에 대응하는 동작 모드를 의미할 수 있다.
픽셀 어레이의 일부(800b)는 2x8 매트릭스로 배열된 복수의 비닝 픽셀들(B11~B28)을 포함할 수 있다. 픽셀 어레이(110)는 픽셀 어레이의 일부(800b)에 나타난 비닝 픽셀들이 임의의 개수에 해당하는 로우 및 컬럼의 매트릭스 형태로 배열된 구조를 가질 수 있다. 각 비닝 픽셀을 나타내는 Bab에서, a는 해당 비닝 픽셀이 속하는 로우를 의미하고, b는 해당 비닝 픽셀이 속하는 컬럼을 의미할 수 있다. 예컨대, 비닝 픽셀(S24)은 2번째 로우 및 4번째 컬럼에 속하는 비닝 픽셀을 의미할 수 있다.
픽셀 어레이의 일부(800a)와 픽셀 어레이의 일부(800b)는 서로 동일한 영역에 해당하는 픽셀들이 싱글 모드와 비닝 모드로 동작할 때, 각 모드에서의 동작 단위가 되는 픽셀들을 나타낸 것일 수 있다. 예를 들어, 싱글 픽셀들(S11, S21)과 비닝 픽셀(B11)은 서로 동일한 영역에 해당하며, 싱글 모드에서는 싱글 픽셀들(S11, S21)의 단위로 동작하고, 비닝 모드에서는 비닝 픽셀(B11)의 단위로 동작할 수 있다.
비닝 모드에서 각 비닝 픽셀(B11~B28)은 두 개의 광전 변환 소자에서 생성 및 축적된 광전하에 대응하는 픽셀 신호를 생성 및 출력할 수 있다. 본 개시에서는 비닝 모드에서 각 비닝 픽셀이 두 개의 광전 변환 소자의 광전하에 대응하는 픽셀 신호를 생성 및 출력하는 것으로 예시되나, 본 발명의 범위는 이에 한정되지 않고 3 이상의 광전 변환 소자의 광전하에 대응하는 픽셀 신호를 생성 및 출력할 수도 있다.
도 8c는 도 8a의 싱글 픽셀과 도 8b의 비닝 픽셀로 동작할 수 있는 픽셀을 예시적으로 나타낸 회로도이다.
도 8c를 참조하면, 픽셀(800c)은 싱글 픽셀들(S11, S21) 또는 비닝 픽셀(B11)에 해당하는 픽셀일 수 있다. 즉, 픽셀(800c)은 싱글 모드에서 싱글 픽셀들(S11, S21)로 동작할 수 있고, 또는 비닝 모드에서 비닝 픽셀(B11)로 동작할 수 있다. 도 8c에서는 싱글 픽셀들(S11, S21) 또는 비닝 픽셀(B11)을 예로 들어 설명하나, 다른 싱글 픽셀들 또는 비닝 픽셀들도 픽셀(800c)에 상응하는 구조 및 동작을 가질 수 있다.
픽셀(800c)은 제1 및 제2 광전 변환 소자(PDs11, PDs21), 제1 및 제2 전송 트랜지스터(TX1, TX2), 플로팅 디퓨전 영역(FD), 리셋 트랜지스터(RX), 소스팔로워 트랜지스터(SF) 및 선택 트랜지스터(SX)를 포함할 수 있다. 각 구성의 기능 및 기능은 도 5를 참조하여 설명된 픽셀(500)의 대응되는 구성들과 실질적으로 동일한 바, 도 5와의 차이점을 중심으로 설명하기로 한다.
픽셀(800c)은 2개의 광전 변환 소자들(PDs11, PDs21) 및 2개의 전송 트랜지스터들(TX1, TX2)을 포함하며, 제1 광전 변환 소자(PDs11)에서 생성된 광전하는 제1 전송 트랜지스터(TX1)를 통해 플로팅 디퓨전 영역(FD)으로 전달될 수 있고, 제2 광전 변환 소자(PDs21)에서 생성된 광전하는 제2 전송 트랜지스터(TX2)를 통해 플로팅 디퓨전 영역(FD)으로 전달될 수 있다. 플로팅 디퓨전 영역(FD)은 전송 트랜지스터들(TX1, TX2)의 동작에 따라 광전 변환 소자들(PDs11, PDs21)과 동시에 또는 광전 변환 소자들(PDs11, PDs21) 중 어느 하나에 연결될 수 있다.
플로팅 디퓨전 영역(FD)은 제1 캐패시터(C1)가 연결되고, 도 5와는 달리 제1 및 제2 CG 트랜지스터(CX1, CX2)와, 제2 및 제3 캐패시터(C2, C3)가 생략되어 있으나, 다른 실시예에 따라 적어도 하나의 CG 트랜지스터가 플로팅 디퓨전 영역(FD)에 연결될 수 있다.
제1 광전 변환 소자(PDs11)는 싱글 픽셀(S11)에 포함되고, 제2 광전 변환 소자(PDs21)는 싱글 픽셀(S21)에 포함될 수 있다. 달리 말하면, 비닝 픽셀(B11)에는 제1 광전 변환 소자(PDs11)와 제2 광전 변환 소자(PDs21)가 포함될 수 있다.
싱글 모드에서는 첫번째 리드아웃 구간에서 제1 광전 변환 소자(PDs11)에 축적된 광전하가 플로팅 디퓨전 영역(FD)으로 전달되어 플로팅 디퓨전 영역(FD)의 전기적 포텐셜에 대응하는 픽셀 신호가 생성 및 출력될 수 있다. 두번째 리드아웃 구간에서 제2 광전 변환 소자(PDs21)에 축적된 광전하가 플로팅 디퓨전 영역(FD)으로 전달되어 플로팅 디퓨전 영역(FD)의 전기적 포텐셜에 대응하는 픽셀 신호가 생성 및 출력될 수 있다. 즉, 싱글 모드에서는 제1 광전 변환 소자(PDs11)와 제2 광전 변환 소자(PDs21) 각각에서 생성된 광전하가 각각 독립적으로 전기적 신호로 변환되어 출력될 수 있다.
비닝 모드에서는 하나의 리드아웃 구간에서 제1 광전 변환 소자(PDs11)와 제2 광전 변환 소자(PDs21)에 축적된 광전하가 플로팅 디퓨전 영역(FD)으로 동시에 전달되어 플로팅 디퓨전 영역(FD)의 전기적 포텐셜에 대응하는 픽셀 신호가 생성 및 출력될 수 있다. 즉, 비닝 모드에서는 제1 광전 변환 소자(PDs11)와 제2 광전 변환 소자(PDs21)에서 생성된 광전하가 함께 전기적 신호로 변환되어 출력될 수 있다.
즉, 비닝 모드에서는 싱글 모드에 비해 해상도(resolution)가 1/2로 반감될 수 있으나, 하나의 프레임(frame)을 생성하는데 소요되는 시간이 1/2로 줄어들 수 있고, 광량이 적은 저조도 조건에서 유효한 픽셀 데이터를 생성하는데 유리할 수 있다. 따라서, 타이밍 컨트롤러(170)는 외부 장치(예컨대, 이미지 프로세서)의 제어에 따라 또는 미리 정해진 알고리즘에 따라 픽셀 어레이(110)의 모드를 선택할 수 있다.
도 9는 도 8c의 픽셀에 대해 ADC의 입력 범위를 제어하는 일 실시예를 설명하기 위한 도면이다.
도 9를 참조하면, 결함 픽셀(defect pixel)과 정상 픽셀(normal pixel)이 도시되어 있다. 결함 픽셀과 정상 픽셀 각각은 앞서 설명된 싱글 픽셀일 수 있다.
결함 픽셀은 입사광이 존재하지 않는 암(dark, no light) 조건에서도 픽셀 자체의 결함(예컨대, 암전류(dark current) 발생 등)으로 인해 광전 변환 소자에 소정의 기준 광전하 이상의 광전하(예컨대, 90[e])가 축적되는 픽셀을 의미할 수 있다. 반대로, 정상 픽셀은 암 조건에서 광전하가 전혀 축적되지 않거나, 소정의 기준 광전하 미만의 광전하가 축적되는 픽셀을 의미할 수 있다. 즉, 소정의 기준 광전하 미만의 광전하가 축적되더라도 정상 픽셀로 분류될 수 있으나, 도 9의 정상 픽셀에서는 광전하가 전혀 축적되지 않는다고 가정하기로 한다. 여기서, 기준 광전하는 결함 픽셀인지 여부의 기준이 되는 임계 픽셀 데이터에 대응되는 광전하일 수 있다. 즉, 임의의 픽셀이 암 조건에서 기준 광전하 이상의 광전하를 축적하는 경우, 해당 픽셀은 결함 픽셀일 수 있다. 반대로, 임의의 픽셀이 암 조건에서 기준 광전하 미만의 광전하를 축적하는 경우, 해당 픽셀은 정상 픽셀일 수 있다.
도 9의 예시에서, 비닝 모드에서, 결함 픽셀의 광전 변환 소자는 플로팅 디퓨전 영역(FD)으로 90 개의 광전하를 전달할 수 있고, 정상 픽셀의 광전 변환 소자는 플로팅 디퓨전 영역(FD)으로 광전하를 전달하지 않을 수 있다. 이에 따라 플로팅 디퓨전 영역(FD)에는 90 개의 광전하가 축적될 수 있다.
도 9 이하에서는 발명의 이해를 돕기 위해, 구체적인 수치를 예로 들어 설명하나, 이는 예시적인 것에 불과할 뿐 본 발명의 범위가 이에 한정되는 것은 아니다.
픽셀(800c)은 싱글 모드 및 비닝 모드 각각에서 동일한 변환 이득(CG, 예컨대, 0.1 [mV/e])을 가질 수 있다.
픽셀(800c)이 결함 픽셀과 정상 픽셀을 포함하는 경우, 비닝 모드에서 결함 픽셀의 광전 변환 소자에 축적된 90개의 광전하는 플로팅 디퓨전 영역(FD)으로 전달되어 0.1 [mV/e]의 변환 이득에 따라 9[mV]의 픽셀 신호(PS_D)로 변환될 수 있다.
본 개시에서는 ADC(140)의 출력 범위가 0~1000 [DN]으로 고정되어 있다고 가정하기로 한다. 또한, 암 조건에서 특정 픽셀(싱글 픽셀 또는 비닝 픽셀)의 픽셀 데이터가 임계 픽셀 데이터인 80 [DN] 이상일 경우, 특정 픽셀은 결함 픽셀로 판정될 수 있다. 아울러, 암 조건에서 특정 픽셀(싱글 픽셀 또는 비닝 픽셀)의 픽셀 데이터가 80 [DN] 미만일 경우, 특정 픽셀은 정상 픽셀로 판정될 수 있다. 이러한 결함 픽셀 또는 정상 픽셀의 판정은 이미지 프로세서(미도시)에 의해 수행될 수 있으며, 이미지 프로세서(미도시)는 결함 픽셀의 픽셀 데이터를 결함 픽셀의 인접 픽셀들의 픽셀 데이터를 이용하여 보간(interpolation)할 수 있다.
본 발명의 비교예에 따라, 만일 싱글 모드와 비닝 모드에서 ADC(140)의 입력 범위가 제4 입력 범위(IR_S, 0~90 mV)로 동일하게 고정되어 있다고 가정하면, 암 조건에서 비닝 픽셀에 의해 생성된 9 mV의 픽셀 신호(PS_D)는 100[DN]의 픽셀 데이터(PDA_S)로 변환될 수 있다. 즉, 비닝 픽셀의 픽셀 데이터(PDA_S)는 임계 픽셀 데이터인 80 [DN] 이상인 100 [DN]으로서, 비닝 픽셀은 결함 픽셀로 판정될 수 있다.
본 발명의 일 실시예에 따르면, 싱글 모드와 비닝 모드에서 ADC(140)의 입력 범위는 서로 다르게 설정될 수 있다. 일 예에 따라, 싱글 모드에서 ADC(140)의 입력 범위는 제4 입력 범위(IR_S, 0~90 mV)로 설정될 수 있고, 비닝 모드에서 ADC(140)의 입력 범위는 제4 입력 범위(IR_S, 0~90 mV)보다 큰 제5 입력 범위(IR_B, 0~120 mV)로 설정될 수 있다. 이 경우, 암 조건에서 비닝 픽셀에 의해 생성된 9 mV의 픽셀 신호(PS_D)는 75[DN]의 픽셀 데이터(PDA_B)로 변환될 수 있다. 즉, 비닝 픽셀의 픽셀 데이터(PDA_B)는 임계 픽셀 데이터인 80 [DN] 미만인 75 [DN]으로서, 비닝 픽셀은 정상 픽셀로 판정될 수 있다.
본 발명의 일 실시예에 따라 싱글 모드와 비닝 모드에서 ADC(140)의 입력 범위를 서로 다르게 설정함으로써, 비닝 픽셀이 결함 픽셀로 판정되는 비율을 조절할 수 있다.
도 10a는 도 8a의 싱글 픽셀들의 픽셀 데이터의 일 예를 나타낸 도면이다.
도 10a를 참조하면, 암 조건에서 복수의 싱글 픽셀들(S11~S48) 각각의 픽셀 데이터가 예시되어 있다. 도 10a에서는 도 9에서 설명된 임계 픽셀 데이터, 변환 이득(0.1 [mV/e]), ADC(140)의 제4 입력 범위(0~90 [mV]) 및 출력 범위(0~1000 [DN])의 조건을 기준으로 설명하기로 한다.
싱글 픽셀(S16)의 픽셀 신호는 200의 픽셀 데이터로 변환될 수 있고, 이 경우 싱글 픽셀(S16)의 픽셀 신호는 18 [mV]에 해당할 수 있다.
싱글 픽셀(S23)의 픽셀 신호는 100의 픽셀 데이터로 변환될 수 있고, 이 경우 싱글 픽셀(S23)의 픽셀 신호는 9 [mV]에 해당할 수 있다.
싱글 픽셀(S32)의 픽셀 신호는 120의 픽셀 데이터로 변환될 수 있고, 이 경우 싱글 픽셀(S32)의 픽셀 신호는 10.8 [mV]에 해당할 수 있다.
싱글 픽셀들(S35, S45) 각각의 픽셀 신호는 40의 픽셀 데이터로 변환될 수 있고, 이 경우 각 싱글 픽셀(S35, S45)의 픽셀 신호는 3.6 [mV]에 해당할 수 있다.
싱글 픽셀(S37)의 픽셀 신호는 1000의 픽셀 데이터로 변환될 수 있고, 이 경우 싱글 픽셀(S37)의 픽셀 신호는 90 [mV]에 해당할 수 있다.
도 10a에 도시된 바와 같이, 나머지 싱글 픽셀들(예컨대, S11, S12 등) 각각의 픽셀 신호는 0의 픽셀 데이터로 변환될 수 있고, 이 경우 각 싱글 픽셀의 픽셀 신호는 0 [mV]에 해당할 수 있다.
싱글 픽셀들(S16, S23, S32, S37) 각각은 임계 픽셀 데이터인 80 [DN] 이상인 픽셀 데이터를 가지므로 결함 픽셀로 판정될 수 있다. 싱글 픽셀들(S16, S23, S32, S37)을 제외한 나머지 픽셀들 각각은 임계 픽셀 데이터인 80 [DN] 미만인 픽셀 데이터를 가지므로 정상 픽셀로 판정될 수 있다.
따라서, 도 10a에서 전체 픽셀 대비 결함 픽셀의 비율(즉, 결함 픽셀 비율, defect ratio)은 4/32=1/8일 수 있다.
도 10b는 본 발명의 비교예에 따라 동작한 도 8b의 비닝 픽셀들의 픽셀 데이터의 일 예를 나타낸 도면이다.
도 10b를 참조하면, 암 조건에서 복수의 비닝 픽셀들(B11~B28) 각각의 픽셀 데이터가 예시되어 있다. 도 10b에서는 도 9에서 설명된 임계 픽셀 데이터, 변환 이득(0.1 [mV/e]), ADC(140)의 제4 입력 범위(0~90 [mV]) 및 출력 범위(0~1000 [DN])의 조건을 기준으로 설명하기로 한다. 즉, 본 발명의 비교예에 따라 비닝 모드에서도 ADC(140)가 싱글 모드와 동일하게 제4 입력 범위(0~90 [mV])를 가지는 경우, 비닝 픽셀들(B11~B28)의 픽셀 데이터에 대해 설명하기로 한다.
비닝 픽셀(B13)의 픽셀 신호는 싱글 픽셀들(S13, S23)의 픽셀 신호들의 합으로서 9 [mV]에 해당하며, 제4 입력 범위(0~90 [mV])에 의해 100의 픽셀 데이터로 변환될 수 있다.
비닝 픽셀(B16)의 픽셀 신호는 싱글 픽셀들(S16, S26)의 픽셀 신호들의 합으로서 18 [mV]에 해당하며, 제4 입력 범위(0~90 [mV])에 의해 200의 픽셀 데이터로 변환될 수 있다.
비닝 픽셀(B22)의 픽셀 신호는 싱글 픽셀들(S32, S42)의 픽셀 신호들의 합으로서 10.8 [mV]에 해당하며, 제4 입력 범위(0~90 [mV])에 의해 120의 픽셀 데이터로 변환될 수 있다.
비닝 픽셀(B25)의 픽셀 신호는 싱글 픽셀들(S35, S45)의 픽셀 신호들의 합으로서 7.2 [mV]에 해당하며, 제4 입력 범위(0~90 [mV])에 의해 80의 픽셀 데이터로 변환될 수 있다.
비닝 픽셀(B27)의 픽셀 신호는 싱글 픽셀들(S37, S47)의 픽셀 신호들의 합으로서 90 [mV]에 해당하며, 제4 입력 범위(0~90 [mV])에 의해 1000의 픽셀 데이터로 변환될 수 있다.
도 10b에 도시된 바와 같이, 나머지 비닝 픽셀들(예컨대, B11, B12 등) 각각의 픽셀 신호는 0의 픽셀 데이터로 변환될 수 있고, 이 경우 각 비닝 픽셀의 픽셀 신호는 0 [mV]에 해당할 수 있다.
비닝 픽셀들(B13, B16, B22, B25, B27) 각각은 임계 픽셀 데이터인 80 [DN] 이상인 픽셀 데이터를 가지므로 결함 픽셀로 판정될 수 있다. 비닝 픽셀들(B13, B16, B22, B25, B27)을 제외한 나머지 픽셀들 각각은 임계 픽셀 데이터인 80 [DN] 미만인 픽셀 데이터를 가지므로 정상 픽셀로 판정될 수 있다.
따라서, 도 10b에서 결함 픽셀 비율은 5/16일 수 있다.
도 10c는 본 발명의 일 실시예에 따라 동작한 도 8b의 비닝 픽셀들의 픽셀 데이터의 일 예를 나타낸 도면이다.
도 10c를 참조하면, 암 조건에서 복수의 비닝 픽셀들(B11~B28) 각각의 픽셀 데이터가 예시되어 있다. 도 10c에서는 도 9에서 설명된 임계 픽셀 데이터, 변환 이득(0.1 [mV/e]), ADC(140)의 제5 입력 범위(0~120 [mV]) 및 출력 범위(0~1000 [DN])의 조건을 기준으로 설명하기로 한다. 즉, 본 발명의 일 실시예에 따라 비닝 모드에서 ADC(140)가 싱글 모드와 다르게 제5 입력 범위(0~120 [mV])를 가지는 경우, 비닝 픽셀들(B11~B28)의 픽셀 데이터에 대해 설명하기로 한다.
비닝 픽셀(B13)의 픽셀 신호는 싱글 픽셀들(S13, S23)의 픽셀 신호들의 합으로서 9 [mV]에 해당하며, 제5 입력 범위(0~120 [mV])에 의해 75의 픽셀 데이터로 변환될 수 있다.
비닝 픽셀(B16)의 픽셀 신호는 싱글 픽셀들(S16, S26)의 픽셀 신호들의 합으로서 18 [mV]에 해당하며, 제5 입력 범위(0~120 [mV])에 의해 150의 픽셀 데이터로 변환될 수 있다.
비닝 픽셀(B22)의 픽셀 신호는 싱글 픽셀들(S32, S42)의 픽셀 신호들의 합으로서 10.8 [mV]에 해당하며, 제5 입력 범위(0~120 [mV])에 의해 90의 픽셀 데이터로 변환될 수 있다.
비닝 픽셀(B25)의 픽셀 신호는 싱글 픽셀들(S35, S45)의 픽셀 신호들의 합으로서 7.2 [mV]에 해당하며, 제5 입력 범위(0~120 [mV])에 의해 60의 픽셀 데이터로 변환될 수 있다.
비닝 픽셀(B27)의 픽셀 신호는 싱글 픽셀들(S37, S47)의 픽셀 신호들의 합으로서 90 [mV]에 해당하며, 제5 입력 범위(0~120 [mV])에 의해 1000의 픽셀 데이터로 변환될 수 있다.
도 10c에 도시된 바와 같이, 나머지 비닝 픽셀들(예컨대, B11, B12 등) 각각의 픽셀 신호는 0의 픽셀 데이터로 변환될 수 있고, 이 경우 각 비닝 픽셀의 픽셀 신호는 0 [mV]에 해당할 수 있다.
비닝 픽셀들(B16, B22, B27) 각각은 임계 픽셀 데이터인 80 [DN] 이상인 픽셀 데이터를 가지므로 결함 픽셀로 판정될 수 있다. 비닝 픽셀들(B16, B22, B27)을 제외한 나머지 픽셀들 각각은 임계 픽셀 데이터인 80 [DN] 미만인 픽셀 데이터를 가지므로 정상 픽셀로 판정될 수 있다.
따라서, 도 10c에서 결함 픽셀 비율은 3/16일 수 있다.
결함 픽셀은 이미지 프로세서(미도시)에 의해 인접 픽셀들의 픽셀 데이터를 이용하여 보간되어야 하는 추가적인 프로세싱이 요구되므로, 이미지 프로세싱에 필요한 전력 소모 증가 및 보간으로 인한 화질 저하가 발생할 수 있다.
도 10c와 같이 본 발명의 일 실시예에서는 비닝 모드에서 ADC(140)의 입력 범위를 제어함으로써, 결함 픽셀의 비율을 낮출 수 있다. 따라서, 비닝 모드에서 결함 픽셀에 대한 이미지 프로세싱 동작에 불필요한 전력 소모를 감소시키고 보간 동작을 생략함으로써 화질을 향상시킬 수 있다.

Claims (14)

  1. 복수의 모드들 중 선택된 모드로 동작하는 제1 픽셀을 포함하는 픽셀 어레이; 및
    상기 제1 픽셀이 생성한 픽셀 신호를, 상기 선택된 모드에 대응하는 입력 범위에 따라 픽셀 데이터로 변환하는 ADC(analog-digital converter)를 포함하며,
    상기 입력 범위는 상기 픽셀 신호가 상기 픽셀 신호에 대응하는 픽셀 데이터로 변환 가능한 전압 범위인 이미지 센싱 장치.
  2. 제1항에 있어서,
    상기 선택된 모드에 대응하는 모드 선택 신호를 생성하는 모드 선택기;
    상기 모드 선택 신호를 수신하여 상기 제1 픽셀을 상기 선택된 모드로 구동하기 위한 픽셀 제어 신호를 생성하는 로우 드라이버; 및
    상기 모드 선택 신호를 수신하여 상기 선택된 모드에 대응하는 입력 범위 제어 신호를 생성하는 IR(input range) 컨트롤러를 더 포함하는 이미지 센싱 장치.
  3. 제2항에 있어서,
    상기 ADC는,
    상기 입력 범위 제어 신호에 대응하는 기울기로 감소하는 램프 신호를 생성하는 램프 신호 생성기;
    상기 픽셀 신호와 상기 램프 신호 간의 대소 관계에 대응하는 비교 신호를 생성하는 비교기; 및
    상기 비교 신호가 제1 레벨로부터 상기 제1 레벨과는 다른 제2 레벨로 천이할 때까지 카운팅을 수행하여 누적된 카운팅 값을 상기 픽셀 데이터로 출력하는 카운터를 포함하는 이미지 센싱 장치.
  4. 제3항에 있어서,
    상기 램프 신호 생성기는,
    일정한 전압 레벨을 갖는 램프 바이어스 전압을 공급 받아 순차적으로 감소하는 전류를 생성하는 전류 생성부; 및
    상기 입력 범위 제어 신호에 따라 상기 전류에 의해 생성되는 상기 램프 신호의 기울기를 제어하는 가변 저항을 포함하는 이미지 센싱 장치.
  5. 제4항에 있어서,
    상기 가변 저항의 저항 값이 감소하면, 상기 ADC의 상기 입력 범위가 감소하고,
    상기 가변 저항의 상기 저항 값이 증가하면, 상기 ADC의 상기 입력 범위가 증가하는 이미지 센싱 장치.
  6. 제1항에 있어서,
    상기 복수의 모드들은, 입사광의 세기의 증가에 따른 응답의 증가량이 상대적으로 큰 HCG(high conversion gain) 모드 및 입사광의 세기의 증가에 따른 응답의 증가량이 상대적으로 작은 LCG(low conversion gain) 모드를 포함하는 이미지 센싱 장치.
  7. 제6항에 있어서,
    상기 제1 픽셀이 상기 HCG 모드로 동작하는 경우, 상기 ADC는 제1 입력 범위를 갖도록 설정되고,
    상기 제1 픽셀이 상기 LCG 모드로 동작하는 경우, 상기 ADC는 상기 제1 입력 범위보다 작은 제2 입력 범위를 갖도록 설정되는 이미지 센싱 장치.
  8. 제6항에 있어서,
    상기 제1 픽셀은,
    입사광의 세기에 대응하는 광전하를 축적하고 제1 캐패시터에 연결되는 플로팅 디퓨전 영역;
    상기 플로팅 디퓨전 영역과 제2 캐패시터 사이에 연결되는 제1 CG(conversion gain) 트랜지스터; 및
    상기 플로팅 디퓨전 영역과 제3 캐패시터 사이에 연결되는 제2 CG 트랜지스터를 포함하고,
    상기 HCG 모드에서 상기 제1 CG 트랜지스터와 상기 제2 CG 트랜지스터 각각은 턴오프되고,
    상기 LCG 모드에서 상기 제1 CG 트랜지스터와 상기 제2 CG 트랜지스터 각각은 턴온되는 이미지 센싱 장치.
  9. 제8항에 있어서,
    상기 복수의 모드들은, 입사광의 세기의 증가에 따른 응답의 증가량이 상기 HCG 모드보다 작고 상기 LCG 모드보다 큰 MCG(middle conversion gain) 모드를 더 포함하는 이미지 센싱 장치.
  10. 제9항에 있어서,
    상기 제1 픽셀이 상기 MCG 모드로 동작하는 경우, 상기 ADC는 상기 제1 입력 범위보다 작고 상기 제2 입력 범위보다 큰 제3 입력 범위를 갖도록 설정되는 이미지 센싱 장치.
  11. 제10항에 있어서,
    상기 MCG 모드에서 상기 제1 CG 트랜지스터는 턴온되고 상기 제2 CG 트랜지스터는 턴오프되는 이미지 센싱 장치.
  12. 제1항에 있어서,
    상기 복수의 모드들은, 상기 제1 픽셀이 출력하는 상기 픽셀 신호가 하나의 광전 변환 소자에서 생성 및 축적된 광전하에 대응하는 싱글 모드, 및 상기 제1 픽셀이 출력하는 상기 픽셀 신호가 복수의 광전 변환 소자들에서 생성 및 축적된 광전하에 대응하는 비닝 모드를 포함하는 이미지 센싱 장치.
  13. 제12항에 있어서,
    상기 제1 픽셀이 상기 싱글 모드로 동작하는 경우, 상기 ADC는 제4 입력 범위를 갖도록 설정되고,
    상기 제1 픽셀이 상기 비닝 모드로 동작하는 경우, 상기 ADC는 상기 제4 입력 범위보다 큰 제5 입력 범위를 갖도록 설정되는 이미지 센싱 장치.
  14. 복수의 모드들 중 선택된 모드로 동작하는 제1 픽셀이 생성한 픽셀 신호를, 상기 선택된 모드에 대응하는 입력 범위에 따라 픽셀 데이터로 변환하는 ADC(analog-digital converter); 및
    상기 제1 픽셀을 상기 선택된 모드로 동작하도록 제어하고, 상기 ADC의 입력 범위를 상기 선택된 모드에 대응되도록 제어하는 타이밍 컨트롤러를 포함하며,
    상기 입력 범위는 상기 픽셀 신호가 상기 픽셀 신호에 대응하는 픽셀 데이터로 변환 가능한 전압 범위인 이미지 센싱 장치.
KR1020210046554A 2021-04-09 2021-04-09 이미지 센싱 장치 KR20220140267A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210046554A KR20220140267A (ko) 2021-04-09 2021-04-09 이미지 센싱 장치
CN202210181123.4A CN115209069A (zh) 2021-04-09 2022-02-25 图像感测装置
US17/688,617 US11785357B2 (en) 2021-04-09 2022-03-07 Image sensing device operatable in a plurality of modes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210046554A KR20220140267A (ko) 2021-04-09 2021-04-09 이미지 센싱 장치

Publications (1)

Publication Number Publication Date
KR20220140267A true KR20220140267A (ko) 2022-10-18

Family

ID=83510996

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210046554A KR20220140267A (ko) 2021-04-09 2021-04-09 이미지 센싱 장치

Country Status (3)

Country Link
US (1) US11785357B2 (ko)
KR (1) KR20220140267A (ko)
CN (1) CN115209069A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220142737A (ko) * 2021-04-15 2022-10-24 삼성전자주식회사 Dram 커패시터를 포함하는 이미지 센서 및 이미지 센서의 동작 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090225207A1 (en) * 2002-12-23 2009-09-10 Atlab Inc. Optical pointing device and method of adjusting exposure time and comparison voltage range of the optical pointing device
JP4781013B2 (ja) 2005-05-30 2011-09-28 富士通セミコンダクター株式会社 画素信号処理装置、および画素信号処理方法
US20130147979A1 (en) 2010-05-12 2013-06-13 Pelican Imaging Corporation Systems and methods for extending dynamic range of imager arrays by controlling pixel analog gain
US8823850B2 (en) * 2010-12-30 2014-09-02 Hynix Semiconductor Inc. Image processing system with on-chip test mode for column ADCs
JP5862126B2 (ja) * 2011-09-06 2016-02-16 ソニー株式会社 撮像素子および方法、並びに、撮像装置
FR3012003B1 (fr) * 2013-10-14 2016-12-30 E2V Semiconductors Conversion analogique numerique a rampe, a multiples conversions ou unique conversion suivant le niveau de lumiere recu par un pixel
KR20160123708A (ko) * 2015-04-17 2016-10-26 에스케이하이닉스 주식회사 이미지 센싱 장치
US10246190B2 (en) * 2016-12-16 2019-04-02 Goodrich Corporation Adaptive optical sensor for container presence and motion
US10431608B2 (en) 2017-04-13 2019-10-01 Omnivision Technologies, Inc. Dual conversion gain high dynamic range readout for comparator of double ramp analog to digital converter

Also Published As

Publication number Publication date
US11785357B2 (en) 2023-10-10
US20220329745A1 (en) 2022-10-13
CN115209069A (zh) 2022-10-18

Similar Documents

Publication Publication Date Title
KR100871056B1 (ko) 듀얼 변환 이득 이미저
CN109769083B (zh) 固体摄像装置、固体摄像装置的驱动方法以及电子设备
US11089253B2 (en) Image sensor with controllable conversion gain
KR101754131B1 (ko) 샘플링 회로와 광감지 장치
US9019410B2 (en) Image sensors comprising photodiodes and image processing devices including the same
US9591245B2 (en) Image sensor pixels with adjustable body bias
JP4937380B2 (ja) Ｃｍｏｓイメージセンサー
US20170208273A1 (en) Image sensors having extended dynamic range
US8390712B2 (en) Image sensing pixels with feedback loops for imaging systems
US7157683B2 (en) Method, apparatus and system providing configurable current source device for image sensors
KR20160018506A (ko) 분할-게이트 조건부-재설정 이미지 센서
CN108337457B (zh) 图像传感器
CN111787250B (zh) 比较器电路、图像感测装置及方法
US7679663B2 (en) Photodetection apparatus
KR102017713B1 (ko) 시모스 이미지 센서
US11785357B2 (en) Image sensing device operatable in a plurality of modes
Bermak et al. A vision sensor with on-pixel ADC and in-built light adaptation mechanism
US9137432B2 (en) Backside illumination image sensor, operating method thereof, image processing system and method of processing image using the same
EP1874044B1 (en) Solid state imaging device
WO2020086287A1 (en) Ultra-high dynamic range cmos sensor
CN115665574A (zh) 一种新型像素电路及降噪方法
CN112040157B (zh) 具有减少的信号采样反冲的图像传感器
US8462245B2 (en) Image sensor for minimizing variation of control signal level
CN110830737B (zh) 像素设备、比较装置和使用该像素设备的cmos图像传感器
CN113301279A (zh) 图像传感器和包括图像传感器的成像设备

Legal Events

Date Code Title Description
A201 Request for examination