KR20150026954A - 적층 세라믹 콘덴서 - Google Patents

적층 세라믹 콘덴서 Download PDF

Info

Publication number
KR20150026954A
KR20150026954A KR20140113790A KR20140113790A KR20150026954A KR 20150026954 A KR20150026954 A KR 20150026954A KR 20140113790 A KR20140113790 A KR 20140113790A KR 20140113790 A KR20140113790 A KR 20140113790A KR 20150026954 A KR20150026954 A KR 20150026954A
Authority
KR
South Korea
Prior art keywords
composition
capacitor
lower protective
protective portion
thickness
Prior art date
Application number
KR20140113790A
Other languages
English (en)
Other versions
KR101647772B1 (ko
Inventor
류이치 시바사키
신이치 사사키
나오키 사이토
타카후미 스즈키
Original Assignee
다이요 유덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이요 유덴 가부시키가이샤 filed Critical 다이요 유덴 가부시키가이샤
Publication of KR20150026954A publication Critical patent/KR20150026954A/ko
Application granted granted Critical
Publication of KR101647772B1 publication Critical patent/KR101647772B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명은 실장 상태에서의 소리 울림 억제에 대하여 실용성이 높은 적층 세라믹 콘덴서를 제공한다.
적층 세라믹 콘덴서(10-1)의 콘덴서 본체(11)는 복수의 내부 전극층(11a1)이 유전체층(11a2)을 개재하여 높이 방향으로 적층된 용량부(11a); 복수의 내부 전극층(11a1) 중 최상위의 내부 전극층(11a1)의 상측에 위치하는 유전체제의 상측 보호부(11b); 및 복수의 내부 전극층(11a1) 중 최하위의 내부 전극층(11a1)의 하측에 위치하는 유전체제의 하측 보호부(11c);를 일체적으로 포함하고, 용량부(11a)가 콘덴서 본체(11)의 높이 방향 상측에 편향하여 위치되도록 하측 보호부(11c)의 두께(Tc)가 상측 보호부(11b)의 두께(Tb)보다 두껍게 이루어진다.

Description

적층 세라믹 콘덴서{MULTILAYER CERAMIC CAPACITOR}
본 발명은 적층 세라믹 콘덴서에 관한 것이다.
적층 세라믹 콘덴서는 일반적으로 길이, 폭 및 높이로 규정된 실질적으로 직방체(直方體) 형상의 콘덴서 본체와, 콘덴서 본체의 길이 방향 단부(端部)에 각각 설치된 외부 전극을 구비한다. 콘덴서 본체는 복수의 내부 전극층이 유전체층을 개재하여 높이 방향으로 적층된 용량부와, 복수의 내부 전극층 중 최상위(最上位)의 내부 전극층의 상측에 위치하는 유전체제의 상측 보호부와, 복수의 내부 전극층 중 최하위(最下位)의 내부 전극층의 하측에 위치하는 유전체제의 하측 보호부를 일체적으로 포함한다(예컨대 후술하는 특허문헌 1의 도 1을 참조).
이 적층 세라믹 콘덴서의 회로 기판에 대한 실장(實裝)은 적층 세라믹 콘덴서의 각 외부 전극의 피접합면(被接合面)을 회로 기판에 설치된 각 패드의 표면에 땜납을 이용하여 접합하는 것에 의해 이루어진다. 각 패드의 표면의 윤곽 형상은 일반적으로 각 외부 전극의 피접합면의 윤곽 형상보다 큰 직사각형[矩形]이기 때문에 실장 후의 각 외부 전극의 단면(端面)에는 용융 땜납의 자유로운 습윤(wetting)에 기초하는 땜납 필렛이 형성된다(예컨대 후술하는 특허문헌 1의 도 1 및 도 2를 참조).
이 실장 상태에서 각 패드를 통해서 양(兩) 외부 전극에 전압, 특히 교류 전압이 인가(印加)되면, 콘덴서 본체에 전왜(電歪) 현상에 기초하는 신축(주로 용량부가 길이 방향으로 축소되는 등의 수축 및 그 복원)이 발생하고, 이 신축에 따른 응력이 외부 전극, 땜납 및 패드를 통해서 회로 기판에 전달되어 진동(주로 패드 사이 부분이 오목해지는 등의 변형 및 그 복원)을 초래하고, 이 진동에 의해 가청역(可聽域)의 소리(이른바 소리 울림[音鳴])가 발생하는 경우가 있다.
또한 후술하는 특허문헌 1에는 상기 소리 울림을 억제하기 위해서 「패드의 표면을 기준으로 한 땜납 필렛의 높이」를 「패드의 표면과 콘덴서 본체의 간격」+「콘덴서 본체의 하측 보호부의 두께」보다 낮춘 실장 구조가 기재되어 있다(도 2를 참조).
하지만 땜납 필렛은 각 외부 전극의 단면에 대한 용융 땜납의 자유로운 습윤에 기초하여 형성되기 때문에, 각 외부 전극의 단면의 땜납 유성(濡性)이 양호한 것도 있어 특별한 방법을 이용하지 않는 한 상기 「패드의 표면을 기준으로 한 땜납 필렛의 높이」를 제어하는 것은 지극히 어렵다.
구체예를 들어 설명하면, 각 외부 전극의 단면의 높이가 500μm인 적층 세라믹 콘덴서에서는 땜납량이 같아도 사실상 각 외부 전극의 단면의 하단을 기준으로 한 경우의 땜납 필렛의 높이가 200μm을 충분히 넘거나 200μm에 미치지 않는 것이 비실장 불량으로서 발생한다.
즉 후술하는 특허문헌 1에 기재되는 실장 구조는 「패드의 표면을 기준으로 한 땜납 필렛의 높이」를 제어하는 특별한 방법을 채택한 것이 아니기 때문에 사실상 「패드의 표면을 기준으로 한 땜납 필렛의 높이」를 「패드의 표면과 콘덴서 본체의 간격」+「콘덴서 본체의 하측 보호부의 두께」보다 낮추는 것은 지극히 어렵고, 이 때문에 소리 울림 억제에 대한 실용성은 지극히 낮다.
1. 일본 특개 2013-046069호 공보
본 발명의 목적은 실장 상태에서의 소리 울림 억제에 대하여 실용성이 높은 적층 세라믹 콘덴서를 제공하는 데 있다.
상기 목적을 달성하기 위해서, 본 발명은 길이, 폭 및 높이로 규정된 실질적으로 직방체 형상의 콘덴서 본체; 및 상기 콘덴서 본체의 길이 방향 단부에 각각 설치된 외부 전극;을 구비한 적층 세라믹 콘덴서로서, 상기 콘덴서 본체는 복수의 내부 전극층이 유전체층을 개재하여 높이 방향으로 적층된 용량부; 상기 복수의 내부 전극층 중 최상위의 내부 전극층의 상측에 위치하는 유전체제의 상측 보호부; 및 상기 복수의 내부 전극층 중 최하위의 내부 전극층의 하측에 위치하는 유전체제의 하측 보호부;를 일체적으로 포함하고, 상기 용량부가 상기 콘덴서 본체의 높이 방향 상측에 편향하여 위치되도록 상기 하측 보호부의 두께가 상기 상측 보호부의 두께보다 두껍게 이루어진다.
본 발명에 의하면, 실장 상태에서의 소리 울림 억제에 대하여 실용성이 높은 적층 세라믹 콘덴서를 제공할 수 있다.
도 1은 본 발명을 적용한 적층 세라믹 콘덴서(제1 실시 형태)의 상면도(上面圖).
도 2는 도 1의 S-S선에 따른 종단면도(縱斷面圖).
도 3은 도 1 및 도 2에 도시한 적층 세라믹 콘덴서를 회로 기판에 실장한 구조를 도시하는 부분 종단면도.
도 4는 효과 확인용 샘플1 내지 샘플5의 사양과 특성을 도시하는 도면.
도 5는 본 발명을 적용한 적층 세라믹 콘덴서(제2 실시 형태)이며, 도 2에 대응하는 종단면도.
도 6은 효과 확인용 샘플6의 사양과 특성을 도시하는 도면.
도 7은 본 발명을 적용한 적층 세라믹 콘덴서(제3 실시 형태)이며, 도 2에 대응하는 종단면도.
도 8은 효과 확인용 샘플7의 사양과 특성을 도시하는 도면.
도 9는 본 발명을 적용한 적층 세라믹 콘덴서(제4 실시 형태)이며, 도 2에 대응하는 종단면도.
도 10은 효과 확인용 샘플8의 사양과 특성을 도시하는 도면.
도 11은 본 발명을 적용한 적층 세라믹 콘덴서(제5 실시 형태)이며, 도 2에 대응하는 종단면도.
도 12는 효과 확인용 샘플9의 사양과 특성을 도시하는 도면.
《제1 실시 형태》
도 1 및 도 2는 본 발명을 적용한 적층 세라믹 콘덴서(10-1)(제1 실시 형태)의 기본 구조를 도시한다. 이 적층 세라믹 콘덴서(10-1)는 길이(L), 폭(W) 및 높이(H)로 규정된 대략 직방체 형상의 콘덴서 본체(11)와, 콘덴서 본체(11)의 길이 방향 단부에 각각 설치된 외부 전극(12)을 구비한다.
콘덴서 본체(11)는 복수(도면은 총 32층)의 내부 전극층(11a1)이 유전체층(11a2)(도면은 총 31층)을 개재하여 높이 방향으로 적층된 용량부(11a)와, 복수의 내부 전극층(11a1) 중 최상위의 내부 전극층(11a1)의 상측에 위치하는 유전체제의 상측 보호부(11b)와, 복수의 내부 전극층(11a1) 중 최하위의 내부 전극층(11a1)의 하측에 위치하는 유전체제의 하측 보호부(11c)를 일체적으로 포함한다. 참고로 도 2에는 도시의 편의상 총 32층의 내부 전극층(11a1)을 도시하였지만, 내부 전극층(11a1)의 층수에 특단의 제한은 없다.
용량부(11a)에 포함되는 복수의 내부 전극층(11a1)은 각각의 윤곽 형상이 대략 동등한 직사각형이며, 각각의 두께도 대략 동등하다. 또한 용량부(11a)에 포함되는 복수의 유전체층(11a2)[인접하는 내부 전극층(11a1)에 개재된 부분과 개재되지 않는 주위 부분을 포함하는 층]은 각각의 윤곽 형상이 대략 동등하고, 또한 내부 전극층(11a1)의 윤곽 형상보다 큰 직사각형이며 각각의 두께도 대략 동등하다. 도 2로부터 알 수 있듯이 복수의 내부 전극층(11a1)은 길이 방향으로 교호(交互)적으로 어긋나있어 위에서 홀수 번째에 해당하는 내부 전극층(11a1)의 단연(端緣)은 좌측의 외부 전극(12)에 전기적으로 접속되고, 위에서 짝수 번째에 해당하는 내부 전극층(11a1)의 단연은 우측의 외부 전극(12)에 전기적으로 접속된다.
용량부(11a)에 포함되는 복수의 내부 전극층(11a1)은 각각의 조성이 같은 도체로 이루어지고, 상기 도체에는 바람직하게는 니켈, 구리, 팔라듐, 백금, 은, 금, 이들의 합금 등을 주성분으로 한 양질의 도체를 사용할 수 있다. 또한 용량부(11a)에 포함되는 복수의 유전체층(11a2)은 각각의 조성이 같은 유전체로 이루어지고, 상기 유전체에는 바람직하게는 티탄산 바륨, 티탄산 스트론튬, 티탄산 칼슘, 티탄산 마그네슘, 지르콘산 칼슘, 티탄산 지르콘산 칼슘, 지르콘산 바륨, 산화 티탄 등을 주성분으로 한 유전체 세라믹스, 보다 바람직하게는 ε>1000 또는 클래스2(고유전율계)의 유전체 세라믹스를 사용할 수 있다. 참고로 본 단락에서 설명한 「조성이 같은」은 구성 성분이 같다는 것을 의미하고, 구성 성분이 같고 각 성분의 함유량이 같다는 것을 의미하는 것이 아니다.
상측 보호부(11b)의 조성과 하측 보호부(11c)의 조성은 용량부(11a)에 포함되는 복수의 유전체층(11a2)의 조성과 같다. 이 경우, 상측 보호부(11b)의 유전율과 하측 보호부(11c)의 유전율은 용량부(11a)에 포함되는 복수의 유전체층(11a2)의 유전율과 동등해진다. 또한 용량부(11a)가 콘덴서 본체(11)의 높이 방향 상측에 편향하여 위치되도록 하측 보호부(11c)의 두께(Tc)는 상측 보호부(11b)의 두께(Tb)보다 두껍게 이루어진다. 참고로 본 단락에서 설명한 「조성이 같다」도 구성 성분이 같다는 것을 의미하고, 구성 성분이 같고 각 성분의 함유량이 같다는 것을 의미하는 것이 아니다.
상측 보호부(11b)의 두께(Tb)와 하측 보호부(11c)의 두께(Tc)의 각각을 콘덴서 본체(11)의 높이(H)의 비율로 나타내면, 두께(Tb)는 바람직하게는 Tb/H
Figure pat00001
0.06의 조건을 충족시키고, 또한 두께(Tc)는 바람직하게는 Tc/H
Figure pat00002
0.20의 조건을 충족시킨다. 또한 상측 보호부(11b)의 두께(Tb)와 하측 보호부(11c)의 두께(Tc)를 양자의 비율로 나타내면, 두께(Tb)와 두께(Tc)는 바람직하게는 Tc/Tb
Figure pat00003
4.6의 조건을 충족시킨다. 또한 콘덴서 본체(11)의 높이(H)와 폭(W)을 양자의 비율로 나타내면, 높이(H)와 폭(W)은 바람직하게는 H>W의 조건을 충족시킨다.
각 외부 전극(12)은 콘덴서 본체(11)의 길이 방향 단면과 상기 단면과 인접하는 4측면의 일부를 피복하고, 상기 4측면의 일부를 피복하는 부분의 하면(下面)이 실장 시의 피접합면으로서 이용된다. 도시되지 않지만 각 외부 전극(12)은 콘덴서 본체(11)의 외면(外面)에 밀착한 하지막(下地膜)과 상기 하지막의 외면에 밀착한 표면막의 2층 구조, 또는 하지막과 표면막의 사이에 적어도 1개의 중간막을 포함하는 다층 구조로 이루어진다. 하지막은 예컨대 소부(燒付) 도체막으로 이루어지고, 상기 도체에는 바람직하게는 니켈, 구리, 팔라듐, 백금, 은, 금, 이들의 합금 등을 주성분으로 한 양질의 도체를 사용할 수 있다. 또한 표면막은 예컨대 도금 도체막으로 이루어지고, 상기 도체에는 바람직하게는 주석, 팔라듐, 돈, 아연, 이들의 합금 등을 주성분으로 한 양질의 도체를 사용할 수 있다. 또한 중간막은 예컨대 도금 도체막으로 이루어지고, 상기 도체에는 바람직하게는 백금, 팔라듐, 돈, 구리, 니켈, 이들의 합금 등을 주성분으로 한 양질의 도체를 사용할 수 있다.
여기서 도 1 및 도 2에 도시한 적층 세라믹 콘덴서(10-1)의 바람직한 제조예에 대하여 설명한다. 용량부(11a)에 포함되는 복수의 내부 전극층(11a1)의 주성분이 니켈, 용량부(11a)에 포함되는 복수의 유전체층(11a2)의 주성분과 상측 보호부(11b)의 주성분과 하측 보호부(11c)의 주성분이 티탄산 바륨인 경우에는 우선 니켈 분말과 테르피네올(용제)과 에틸셀룰로오스(바인더)와 분산제 등의 첨가제를 포함하는 내부 전극층용 페이스트를 준비하는 것과 함께, 티탄산 바륨 분말과 에탄올(용제)과 폴리비닐부티랄(바인더)과 분산제 등의 첨가제를 포함하는 세라믹 슬러리를 준비한다.
그리고 다이 코터 등의 도공 장치와 건조 장치를 이용하여 캐리어 필름 상에 세라믹 슬러리를 도공하고 건조하여 제1 그린시트를 제작한다. 또한 스크린 인쇄기 등의 인쇄 장치와 건조 장치를 이용하여 제1 그린시트 상에 내부 전극층용 페이스트를 매트릭스 형상 또는 지그재그 형상[千鳥狀]으로 인쇄하고 건조하여 내부 전극층용 패턴군(群)이 형성된 제2 그린시트를 제작한다.
그리고 펀칭날 및 히터를 포함하는 흡착 헤드 등의 적층 장치를 이용하여 제1 그린시트로부터 펀칭한 단위 시트를 소정 매수에 달할 때까지 중첩하여 열압착하고 하측 보호부(11c)에 대응한 부위를 제작한다. 계속해서 제2 그린시트로부터 펀칭한 단위 시트(내부 전극층용 패턴군을 포함한다)를 소정 매수에 달할 때까지 중첩하여 열압착하고 용량부(11a)에 대응한 부위를 제작한다. 계속해서 제1 그린시트로부터 펀칭한 단위 시트를 소정 매수에 달할 때까지 중첩하여 열압착하고 상측 보호부(11b)에 대응한 부위를 제작한다. 계속해서 열간(熱間) 정수압(靜水壓) 프레스기 등의 본 압착 장치를 이용하여 각 부위를 중첩한 것을 최종적으로 본 열압착하여 미소성(未燒成) 적층 시트를 제작한다.
그리고 다이싱 머신 등의 절단 장치를 이용하여 미소성 적층 시트를 격자 형상[格子狀]으로 절단하여 콘덴서 본체(11)에 대응한 미소성 칩을 제작한다. 그리고 터널형 소성로(燒成爐) 등의 소성 장치를 이용하여 다수의 미소성 칩을 환원성 분위기 하, 또는 저산소 분압 분위기 하에서 니켈 및 티탄산 바륨에 따른 온도 프로파일로 소성(탈바인더 처리와 소성 처리를 포함한다)을 수행하여 소성 칩을 제작한다.
그리고 롤러 도포기 등의 도포 장치를 이용하여 소성 칩의 길이 방향 단부 각각에 전극 페이스트[내부 전극층용 페이스트를 유용(流用)]를 도포하고 건조하고 상기와 마찬가지의 분위기 하에서 소부 처리를 수행하여 하지막을 형성하고, 그 위에 표면막, 또는 중간막과 표면막을 전해 도금 등의 도금 처리로 형성하여 외부 전극(12)을 제작한다. 참고로 각 외부 전극의 하지막은 미소성 칩의 길이 방향 단부에 각각 전극 페이스트를 도포하고 건조한 후, 이를 미소성 칩과 동시 소성하는 것에 의해 제작해도 좋다.
도 3은 도 1 및 도 2에 도시한 적층 세라믹 콘덴서(10-1)를 회로 기판(21)에 실장한 구조를 도시한다. 회로 기판(21)은 각 외부 전극(12)에 대응한 도전성 패드(22)를 구비하고, 각 외부 전극(12)의 피접합면은 땜납(23)을 이용하여 각 패드(22)의 표면에 접합된다. 각 패드(22)의 표면의 윤곽 형상은 일반적으로 각 외부 전극(12)의 피접합면의 윤곽 형상보다 큰 직사각형이기 때문에 실장 후의 각 외부 전극(12)의 단면(12a)에는 용융 땜납의 자유로운 습윤에 기초하는 땜납 필렛(23a)이 형성된다. 참고로 도 3에 도시한 Hf는 콘덴서 본체(11)의 하면을 기준으로 한 땜납 필렛(23a)의 최상점(23a1)(最上点)의 높이다.
여기서 도 1 및 도 2에 도시한 적층 세라믹 콘덴서(10-1)의 바람직한 실장예에 대하여 설명한다. 우선 회로 기판(21)의 각 패드(22) 상에 적량의 크림 땜납을 도포한다. 그리고 도포된 크림 땜납에 각 외부 전극(12)의 피접합면이 접합되도록 적층 세라믹 콘덴서(10-1)를 탑재한다. 그리고 리플로우 납땜법 등의 열처리에 의해 크림 땜납을 일단 용융하고 나서 경화시키고, 각 외부 전극(12)의 피접합면을 땜납(23)을 개재하여 각 패드(22)의 표면에 접합한다.
도 4는 도 1 및 도 2에 도시한 적층 세라믹 콘덴서(10-1)에 의해 얻어지는 효과를 확인하기 위해서 준비한 샘플1 내지 샘플5의 사양과 특성을 도시한다.
도 4에 도시한 샘플1 내지 샘플5는 상기 제조예에 준거하여 제작된 것이며, 각각의 기본 사양은 다음과 같다.
<샘플1의 기본 사양>
콘덴서 본체(11)의 길이(L): 1,000μm, 폭(W): 500μm, 높이(H): 685μm.
용량부(11a)의 두께(Ta): 450μm, 상측 보호부(11b)의 두께(Tb): 25μm, 하측 보호부(11c)의 두께(Tc): 210μm.
용량부(11a)에 포함되는 내부 전극층(11a1)의 층수: 350층, 유전체층(11a2)의 층수: 349층, 각 내부 전극층(11a1)의 두께: 0.7μm, 각 유전체층(11a2)의 두께: 0.6μm.
용량부(11a)에 포함되는 각 내부 전극층(11a1)의 주성분: 니켈, 용량부(11a)에 포함되는 각 유전체층(11a2)과 상측 보호부(11b)와 하측 보호부(11c)의 주성분: 티탄산 바륨.
각 외부 전극(12)의 두께: 10μm, 4측면의 일부를 피복하는 부분의 길이: 250μm.
각 외부 전극(12)이 니켈을 주성분으로 하는 하지막과, 구리를 주성분으로 하는 중간막과, 주석을 주성분으로 하는 표면막의 3층 구조.
<샘플2의 기본 사양>
하측 보호부(11c)의 두께(Tc): 320μm, 콘덴서 본체(11)의 높이(H): 795μm. 그 외는 샘플1과 마찬가지다.
<샘플3의 기본 사양>
하측 보호부(11c)의 두께(Tc): 115μm, 콘덴서 본체(11)의 높이(H): 590μm. 그 외는 샘플1과 마찬가지다.
<샘플4의 기본 사양>
하측 보호부(11c)의 두께(Tc): 475μm, 콘덴서 본체(11)의 높이(H): 950μm. 그 외는 샘플1과 마찬가지다.
<샘플5의 기본 사양>
하측 보호부(11c)의 두께(Tc): 25μm, 콘덴서 본체(11)의 높이(H): 500μm. 그 외는 샘플1과 마찬가지다.
도 4의 「Tb/H」의 수치는 상측 보호부(11b)의 두께(Tb)를 콘덴서 본체(11)의 높이(H)와의 비율로 나타낸 수치(10개의 평균값)이며, 「Tc/H」의 수치는 하측 보호부(11b)의 두께(Tc)를 콘덴서 본체(11)의 높이(H)와의 비율로 나타낸 수치(10개의 평균값)이며, 「Tc/Tb」의 수치는 상측 보호부(11b)의 두께(Tb)와 하측 보호부(11c)의 두께(Tc)를 양자의 비율로 나타낸 수치(10개의 평균값)이다.
도 4의 「소리 울림」의 수치는 각 10개의 샘플1 내지 샘플5를 이용하여 하기(下記)의 실장 구조를 제작하고, 각 10개의 실장 구조에서 샘플1 내지 샘플5의 외부 전극(12)에 교류 전압 5V를 주파수를 0MHz 내지 1MHz로 높이면서 인가하고, 이 때에 발생한 가청역의 소리의 강도(단위는 db)를 브뤼엘 케아 재팬 제(製)의 TYPe-3560-B130을 이용하여 방음·무향실(SONORA TECHNOLOGY제)에서 개별로 측정한 결과(10개의 평균값)이다.
각 실장 구조는 상기 실장예에 준거하여 제작된 것이며, 각각의 기본 사양은 다음과 같다.
<실장 구조의 기본 사양>
회로 기판(21)의 두께: 150μm, 주성분: 에폭시 수지.
각 패드(22)의 길이: 400μm, 폭: 600μm, 길이 방향 간격: 400μm, 두께: 15μm, 주성분: 구리.
크림 땜납: 주석-안티몬계.
각 패드(22) 상으로의 크림 땜납의 도포량: 두께 환산으로 50μm.
각 외부 전극(12)의 피접합면의 폭 방향 중심이 각 패드(22)의 표면의 폭 방향 중심과 일치하고, 또한 각 외부 전극(12)의 단면이 각 패드(22)의 표면의 길이 방향 중심과 대략 일치하도록 각 샘플1 내지 샘플5를 탑재.
소리 울림의 이상적인 상한값은 대체로 25db인 것으로 알려져 있기 때문에 도 4에 도시한 샘플1 내지 샘플5 중 샘플5는 「소리 울림」의 수치가 25db 초과하여 소리 울림 억제에 효과적이라고는 할 수 없지만, 샘플1 내지 샘플4의 「소리 울림」의 수치는 모두 25db 미만이기 때문에 상기 샘플1 내지 샘플4, 즉 도 1 및 도 2에 도시한 적층 세라믹 콘덴서(10-1)는 소리 울림 억제에 효과적이라고 할 수 있다.
이하, 도 4에 도시한 샘플1 내지 샘플4의 「Tb/H」의 수치와 「Tc/H」의 수치와 「Tc/Tb」의 수치와 「소리 울림」의 수치를 고려한 후, 도 1 및 도 2에 도시한 적층 세라믹 콘덴서(10-1)에서 소리 울림 억제에 바람직한 「Tb/H」의 수치 범위와 「Tc/H」의 수치 범위와 「Tc/Tb」의 수치 범위에 대하여 설명한다.
<「Tb/H」의 수치 범위에 대하여>
용량부(11a)를 콘덴서 본체(11)의 높이 방향 상측에 편향하여 위치시키기 위해서는 상측 보호부(11b)의 두께(Tb)를 최대한 얇게 하는 것이 좋다. 하지만 상측 보호부(11b)에 원하는 보호 효과를 얻기 위해서는 실용상 적어도 20μm 내지 35μm의 두께가 필요해진다. 이 수치 범위의 상한값인 35μm을 샘플1 내지 샘플4에 적용하면 「Tb/H」의 최대값은 0.06이 되기 때문에 상측 보호부(11b)의 두께(Tb)는 Tb/H
Figure pat00004
0.06의 조건을 충족시키는 것이 바람직하다고 할 수 있다. 또한 상기 수치 범위의 하한값인 20μm을 샘플1 내지 샘플4에 적용하면 「Tb/H」의 최소값은 0.02가 되기 때문에 상측 보호부(11b)의 두께(Tb)는 0.02
Figure pat00005
Tb/H
Figure pat00006
0.06의 조건을 충족시키는 것이 보다 바람직하다고 할 수 있다.
<「Tc/H」의 수치 범위에 대하여>
외부 전극(12)에 교류 전압을 인가하였을 때에 발생하는 길이 방향의 신축은 도 3에 흰색 화살표로 도시한 바와 같이 높이 방향으로 균일하지 않고, 가장 높은 전계(電界) 강도가 발생하는 용량부(11a)에서 최대의 신축량(D11a)이 나타난다. 상측 보호부(11b)와 하측 보호부(11c)에 발생하는 전계 강도는 용량부(11a)의 전계 강도보다 훨씬 낮고, 양자를 단독으로 본 경우의 신축량(D11b 및 D11c)은 용량부(11a)의 신축량(D11a)보다 훨씬 작지만, 상측 보호부(11b)와 하측 보호부(11c)의 상부분(上部分)에는 용량부(11a)의 신축에 따른 응력이 쇠퇴하지 않고 전달된다. 그러나 하측 보호부(11c)에 그에 상응하는 두께(Tc)가 확보되면, 상기 하측 보호부(11c)의 상부분으로부터 하측에 전달되는 응력을 서서히 쇠퇴하여 신축량(D11c)를 서서히 저감할 수 있다.
한편, 외부 전극(12)의 단면에는 실장 시에서 도 3에 도시한 바와 같은 땜납 필렛(23a)이 형성된다. 이 땜납 필렛(23a)은 외부 전극(12)의 단면(12a)에 대한 용융 땜납의 자유로운 습윤에 기초하는 것이기 때문에 땜납량이 같아도 사실상 땜납 필렛(23a)의 최상점(23a1)의 높이(Hf)는 변화한다. 구체적으로는 비실장 불량이어도 땜납 필렛(23a)의 최상점(23a1)의 높이(Hf)가 하측 보호부(11c)의 상면과 대략 같아지는 경우(실선을 참조)나, 높이(Hf)가 하측 보호부(11c)의 상면보다 높아지는 경우(상측의 2점 쇄선을 참조)나, 높이(Hf)가 하측 보호부(11c)의 상면보다 낮아지는 경우(하측의 2점 쇄선을 참조)가 발생한다.
이들 경우 모두 공통적으로 땜납 필렛(23a)은 최상점(23a1)의 두께가 가장 얇고, 또한 하방을 향하여 두께가 서서히 두꺼워지는 단면 형상이 된다. 즉 땜납 필렛(23a)의 두께가 얇은 부분에는 가요성(可撓性)이 예상되기 때문에 땜납 필렛(23a)의 최상점(23a1)의 높이(Hf)가 하측 보호부(11c)의 상면보다 높아지는 경우(상측의 2점 쇄선을 참조)에도 용량부(11a)의 신축량(D11a)을 상기 가요성에 의해 흡수할 수 있고, 하측 보호부(11c)의 가장 큰 신축량(D11c)도 상기 가요성에 의해 흡수할 수 있다. 후자에 대해서는 땜납 필렛(23a)의 최상점(23a1)의 높이(Hf)가 하측 보호부(11c)의 상면과 대략 같아지는 경우(실선을 참조)와, 높이(Hf)가 하측 보호부(11c)의 상면보다 낮아지는 경우(하측의 2점 쇄선을 참조)에도 마찬가지다.
요컨대 도 3에 도시한 실장 구조에서 발생할 수 있는 소리 울림을 억제하기 위해서는 하측 보호부(11c)의 두께(Tc)로서 전술한 전달 응력의 쇠퇴와 신축량의 흡수가 가능한 두께가 확보되면 소리 울림의 억제에 공헌할 수 있다. 도 4에 도시한 샘플1 내지 샘플4의 「소리 울림」의 수치로 보면, 「Tc/H」가 0.20 이상이면 소리 울림을 25db 이하로 억제할 수 있기 때문에 도 1 및 도 2에 도시한 적층 세라믹 콘덴서(10-1)에서 하측 보호부(11c)의 두께(Tc)는 Tc/H
Figure pat00007
0.20의 조건을 충족시키는 것이 바람직하다고 할 수 있다. 또한 도 4에 도시한 샘플1 내지 샘플4의 「소리 울림」의 수치로부터 하면, 하측 보호부(11c)의 두께(Tc)를 최대한 두껍게 하는 것이 소리 울림 억제에 효과적이라고 할 수 있지만, 극단적으로 두께(Tc)를 두껍게 하면 콘덴서 본체(11)의 높이(H)와 폭(W)의 비율(H/W)이 커져 실장 시에 적층 세라믹 콘덴서(10-1)가 무너지기 쉬워진다는 등의 문제가 발생한다. 이 점을 근거로 도 4에 도시한 샘플1 내지 샘플4의 사양을 고려하면, 「Tc/H」의 상한값은 샘플2의 0.40이 타당하기 때문에 도 1 및 도 2에 도시한 적층 세라믹 콘덴서(10-1)에서 하측 보호부(11c)의 두께(Tc)는 0.20
Figure pat00008
Tc/H
Figure pat00009
0.40의 조건을 충족시키는 것이 보다 바람직하다고 할 수 있다.
<「Tc/Tb」의 수치 범위에 대하여>
도 4에 도시한 샘플1 내지 샘플4의 「소리 울림」의 수치로 보면, 「Tc/Tb」가 4.6 이상이라면 소리 울림을 25db 이하에 억제할 수 있기 때문에 상측 보호부(11b)의 두께(Tb)와 하측 보호부(11c)의 두께(Tc)는 Tc/Tb
Figure pat00010
4.6의 조건을 충족시키는 것이 바람직하다고 할 수 있다. 또한 전 단락에서 언급한 문제를 해소하기 위해서는 「Tc/Tb」의 상한값은 샘플2의 12.8이 타당하기 때문에 도 1 및 도 2에 도시한 적층 세라믹 콘덴서(10-1)에서 상측 보호부(11b)의 두께(Tb)와 하측 보호부(11c)의 두께(Tc)는 4.6
Figure pat00011
Tc/Tb
Figure pat00012
12.8의 조건을 충족시키는 것이 보다 바람직하다고 할 수 있다.
《제2 실시 형태》
도 5는 본 발명을 적용한 적층 세라믹 콘덴서(10-2)(제2 실시 형태)의 기본 구조를 도시한다. 이 적층 세라믹 콘덴서(10-2)는 도 1 및 도 2에 도시한 적층 세라믹 콘덴서(10-1)와는, (M1) 상측 보호부(11b)의 조성과 하측 보호부(11c)의 상부분(11c1)의 조성이 용량부(11a)에 포함되는 복수의 유전체층(11a2)의 조성과 같고 하측 보호부(11c)의 상부분(11c1)을 제외한 하부분(下部分)(11c2)의 조성이 용량부(11a)에 포함되는 복수의 유전체층(11a2)의 조성과 다르다는 점에서 상이한다. 하측 보호부(11c)의 상부분(11c1)의 두께(Tc1)는 상측 보호부(11b)의 두께(Tb)와 마찬가지이어도 좋고, 상측 보호부(11b)의 두께(Tb)보다 얇아도 두꺼워도 좋다. 참고로 도 5에는 도시의 편의상 총 32층의 내부 전극층(11a1)을 도시하였지만, 도 1 및 도 2에 도시한 적층 세라믹 콘덴서(10-1)와 마찬가지로 내부 전극층(11a1)의 층수에 특단의 제한은 없다.
전 단락에서 언급한 「조성이 같은」은 구성 성분이 같다는 것을 의미하고, 각 성분의 함유량이 같다는 것을 의미하는 것이 아니다. 또한 전 단락에서 언급한 「조성이 다르다」는 구성 성분이 다르다는 것을 의미하는 것 외에 구성 성분이 같고 함유량이 다르다는 것을 의미한다. 전 단락에서 언급한 「조성이 다르다」를 실현하는 기법으로서는 하측 보호부(11c)의 하부분(11c2)의 주성분(유전체 세라믹스)의 종류를 바꾸지 않고 부성분의 함유량 또는 종류를 바꾸는 기법과, 하측 보호부(11c)의 하부분(11c2)의 주성분(유전체 세라믹스)의 종류를 바꾸는 기법을 예시할 수 있다.
소리 울림 억제를 전제로 하면, 전 단락에서 언급한 전자의 기법에서는 하측 보호부(11c)의 하부분(11c2)에 이것이 저유전율화 할 수 있는 부성분, 예컨대 Mg, Ca, Sr 등의 알칼리 토류 금속 원소와 Mn, V, Mo, W, Cr 등의 전이[遷移] 금속 원소와 La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu 등의 희토류 원소로부터 선택한 1종 이상을 함유시키는 것이 바람직하다. 또한 전 단락에서 언급한 후자의 기법에서는 하측 보호부(11c)의 하부분(11c2)의 주성분(유전체 세라믹스)으로서 이것이 저유전율화 할 수 있는 유전체 세라믹스를 선택하는 것이 바람직하다. 이 경우, 상측 보호부(11b)의 유전율과 하측 보호부(11c)의 상부분(11c1)의 유전율은 용량부(11a)에 포함되는 복수의 유전체층(11a2)의 유전율과 동등해지고, 하측 보호부(11c)의 하부분(11c2)의 유전율은 용량부(11a)에 포함되는 복수의 유전체층(11a2)의 유전율보다 낮아진다.
여기서 도 5에 도시한 적층 세라믹 콘덴서(10-2)의 바람직한 제조예에 대하여 설명한다. 용량부(11a)에 포함되는 복수의 내부 전극층(11a1)의 주성분이 니켈, 용량부(11a)에 포함되는 복수의 유전체층(11a2)과 상측 보호부(11b)와 하측 보호부(11c)의 주성분이 티탄산 바륨인 경우에는 우선 니켈 분말과 테르피네올(용제)과 에틸셀룰로오스(바인더)와 분산제 등의 첨가제를 포함하는 내부 전극층용 페이스트를 준비하는 것과 함께 티탄산 바륨 분말과 에탄올(용제)과 폴리비닐부티랄(바인더)과 분산제 등의 첨가제를 포함하는 제1 세라믹 슬러리와, 제1 세라믹 슬러리에 MgO를 적량 첨가한 제2 세라믹 슬러리를 준비한다.
그리고 다이 코터 등의 도공 장치와 건조 장치를 이용하여 캐리어 필름 상에 제1 세라믹 슬러리를 도공하고 건조하여 제1 그린시트를 제작하는 것과 함께, 별도의 캐리어 필름 상에 제2 세라믹 슬러리를 도공하고 건조하여 제2 그린시트(MgO를 함유)를 제작한다. 또한 스크린 인쇄기 등의 인쇄 장치와 건조 장치를 이용하여 제1 그린시트 상에 내부 전극층용 페이스트를 매트릭스 형상 또는 지그재그 형상으로 인쇄하고 건조하여 내부 전극층용 패턴군이 형성된 제3 그린시트를 제작한다.
그리고 펀칭날 및 히터를 포함하는 흡착 헤드 등의 적층 장치를 이용하여 제2 그린시트(MgO를 함유)로부터 펀칭한 단위 시트를 소정 매수에 달할 때까지 중첩하여 열압착하고 하측 보호부(11c)의 하부분(11c2)에 대응한 부위를 제작한다. 계속해서 제1 그린시트로부터 펀칭한 단위 시트를 소정 매수에 달할 때까지 중첩하여 열압착하고 하측 보호부(11c)의 상부분(11c1)에 대응한 부위를 제작한다. 계속해서 제3 그린시트로부터 펀칭한 단위 시트(내부 전극층용 패턴군을 포함한다)를 소정 매수에 달할 때까지 중첩하여 열압착하고 용량부(11a)에 대응한 부위를 제작한다. 계속해서 제1 그린시트로부터 펀칭한 단위 시트를 소정 매수에 달할 때까지 중첩하여 열압착하고 상측 보호부(11b)에 대응한 부위를 제작한다. 계속해서 열간 정수압 프레스기 등의 본 압착 장치를 이용하여 각 부위를 순서대로 중첩한 것을 최종적으로 본 열압착하여 미소성 적층 시트를 제작한다.
그리고 다이싱 머신 등의 절단 장치를 이용하여 미소성 적층 시트를 격자 형상으로 절단하여 콘덴서 본체(11)에 대응한 미소성 칩을 제작한다. 그리고 터널형 소성로 등의 소성 장치를 이용하여 다수의 미소성 칩을 환원성 분위기 하, 또는 저산소 분압 분위기 하에서 니켈 및 티탄산 바륨에 따른 온도 프로파일로 소성(탈바인더 처리와 소성 처리를 포함한다)을 수행하여 소성 칩을 제작한다.
그리고 롤러 도포기 등의 도포 장치를 이용하여 소성 칩의 길이 방향 단부에 각각 전극 페이스트(내부 전극층용 페이스트를 유용)를 도포하고 건조하고 상기와 마찬가지의 분위기 하에서 소부 처리를 수행하여 하지막을 형성하고, 그 위에 표면막, 또는 중간막과 표면막을 전해 도금 등의 도금 처리로 형성하여 외부 전극(12)을 제작한다. 참고로 각 외부 전극의 하지막은 미소성 칩의 길이 방향 단부에 각각 전극 페이스트를 도포하고 건조한 후, 이를 미소성 칩과 동시 소성하는 것에 의해 제작해도 좋다.
또한 도 5에 도시한 적층 세라믹 콘덴서(10-2)를 회로 기판(21)에 실장한 구조와 그 바람직한 실장예는 상기 제1 실시 형태에서 설명한 실장 구조(도 3을 참조)와 바람직한 실장예와 마찬가지기 때문에 각각의 설명을 생략한다.
도 6은 도 5에 도시한 적층 세라믹 콘덴서(10-2)에 의해 얻어지는 효과를 확인하기 위해서 준비한 샘플6의 사양과 특성을 도시한다. 참고로 도 6에는 비교를 위해서 도 4에 도시한 샘플1의 사양과 특성이 병기되어 있다.
도 6에 도시한 샘플6은 상기 제조예에 준거하여 제작된 것이며, 그 기본 사양은 다음과 같다.
<샘플6의 기본 사양>
하측 보호부(11c)의 두께(Tc)(210μm) 중, 상부분(11c1)의 두께(Tc1): 25μm, 하부분(11c2)의 두께(Tc2): 185μm. 하부분(11c2)이 Mg를 함유하는 것 외에는 샘플1과 마찬가지.
또한 도 6의 「Tb/H」의 수치와 「Tc/H」의 수치와 「Tc/Tb」의 수치의 산출 방법과 「소리 울림」의 수치의 측정 방법과 측정을 위한 실장 구조의 기본 사양은 상기 제1 실시 형태에서 설명한 산출 방법과 측정 방법과 실장 구조의 기본 사양과 마찬가지기 때문에 각각의 설명을 생략한다.
전술한 바와 같이 소리 울림의 이상적인 상한값은 대체로 25db인 것으로 알려져 있기 때문에 도 6에 도시한 샘플6, 즉 도 5에 도시한 적층 세라믹 콘덴서(10-2)는 소리 울림 억제에 효과적이라고 할 수 있다. 물론, 도 5에 도시한 적층 세라믹 콘덴서(10-2)에도 상기 제1 실시예에서 설명한 소리 울림 억제에 바람직한 「Tb/H」의 수치 범위와 「Tc/H」의 수치 범위와 「Tc/Tb」의 수치 범위를 적용할 수 있다.
또한 하측 보호부(11c)의 하부분(11c2)의 유전율을 용량부(11a)에 포함되는 복수의 유전체층(11a2)의 유전율과 하측 보호부(11c)의 상부분(11c1)의 유전율보다 낮추는 것에 의해 실장 상태에서의 전압 인가 시에 하측 보호부(11c)에 발생하는 전계 강도를 저감하고, 상기 제1 실시 형태에서 설명한 전달 응력의 쇠퇴를 보다 확실하게 수행하여 소리 울림 억제에 공헌할 수 있다.
또한 하측 보호부(11c)의 하부분(11c2)의 조성이 용량부(11a)에 포함되는 복수의 유전체층(11a2)의 조성과 상측 보호부(11b)의 조성과 하측 보호부(11c)의 상부분(11c1)의 조성과 다르기 때문에 다른 부분과는 다른 하측 보호부(11c)의 하부분(11c2)의 외관색에 기초하여 적층 세라믹 콘덴서(10-2)를 실장할 때의 상하 방향을 쉽게 판별할 수 있다.
또한 전술의 제조예와 샘플6에서는 본 제2 실시 형태의 서두에서 설명한 요건(M1)을 충족시키기 위해서 하측 보호부(11c)의 하부분(11c2)에 Mg를 함유시킨 것을 예시하였지만, 상기 하부분(11c2)에 Mg 이외의 Ca, Sr 등의 알칼리 토류 금속 원소로부터 선택한 1종을 함유시켜도, 또는 2종 이상의 알칼리 토류 금속 원소(Mg를 포함한다)를 함유시켜도 상기와 마찬가지의 효과를 얻을 수 있다. 또한 하측 보호부(11c)의 하부분(11c2)에 알칼리 토류 금속 원소 대신에 Mn, V, Mo, W, Cr 등의 변이 금속 원소로부터 선택한 1종 이상을 함유시켜도, La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu 등의 희토류 원소로부터 선택한 1종 이상을 함유시켜도 상기와 마찬가지의 효과를 얻을 수 있다. 즉 하측 보호부(11c)의 하부분(11c2)에 상기 알칼리 토류 금속 원소와 상기 전이 금속 원소와 상기 희토류 원소로부터 선택한 1종 이상을 함유시키면 상기와 마찬가지의 효과를 얻을 수 있다. 물론, 용량부(11a)에 포함되는 복수의 유전체층(11a2)과 상측 보호부(11b)와 하측 보호부(11c)의 상부분(11c1)에 상기 알칼리 토류 금속 원소와 상기 전이 금속 원소와 상기 희토류 원소로부터 선택한 1종 이상을 포함하는 경우에는 상기 함유량보다 하측 보호부(11c)의 하부분(11c2)에 포함되는 함유량을 많게 하면, 상기와 마찬가지의 효과를 얻을 수 있다. 또한 본 제2 실시 형태의 서두에서 설명한 요건(M1)을 충족시키기 위해서 하측 보호부(11c)의 하부분(11c2)의 주성분(유전체 세라믹스)의 종류를 용량부(11a)에 포함되는 복수의 유전체층(11a2)과 상측 보호부(11b)와 하측 보호부(11c)의 상부분(11c1)의 주성분(유전체 세라믹스)과 다르게 해도 상기와 마찬가지의 효과를 얻을 수 있다.
《제3 실시 형태》
도 7은 본 발명을 적용한 적층 세라믹 콘덴서(10-3)(제3 실시 형태)의 기본 구조를 도시한다. 이 적층 세라믹 콘덴서(10-3)는 도 1 및 도 2에 도시한 적층 세라믹 콘덴서(10-1)와는, (M2) 상측 보호부(11b)의 조성과 하측 보호부(11c)의 조성이 같고 상측 보호부(11b)의 조성과 하측 보호부(11c)의 조성이 용량부(11a)에 포함되는 복수의 유전체층(11a2)의 조성과 다르다는 점에서 상이한다. 참고로 도 7에는 도시의 편의상 총 32층의 내부 전극층(11a1)을 도시하였지만, 도 1 및 도 2에 도시한 적층 세라믹 콘덴서(10-1)와 마찬가지로 내부 전극층(11a1)의 층수에 특단의 제한은 없다.
전 단락에서 언급한 「조성이 같은」은 구성 성분이 같다는 것을 의미하고, 각 성분의 함유량이 같다는 것을 의미하는 것이 아니다. 또한 전 단락에서 언급한 「조성이 다르다」는 구성 성분이 다르다는 것을 의미하는 것 외에 구성 성분이 같고 함유량이 다르다는 것을 의미한다. 전 단락에서 언급한 「조성이 다르다」를 실현하는 기법으로서는 상측 보호부(11b)와 하측 보호부(11c)의 주성분(유전체 세라믹스)의 종류를 바꾸지 않고 부성분의 함유량 또는 종류를 바꾸는 기법과, 상측 보호부(11b)와 하측 보호부(11c)의 주성분(유전체 세라믹스)의 종류를 바꾸는 기법을 예시할 수 있다.
소리 울림 억제를 전제로 하면, 전 단락에서 언급한 전자의 기법에서는 상측 보호부(11b)와 하측 보호부(11c)에 이들이 저유전율화 할 수 있는 부성분, 예컨대 Mg, Ca, Sr 등의 알칼리 토류 금속 원소와 Mn, V, Mo, W, Cr 등의 전이 금속 원소와 La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu 등의 희토류 원소로부터 선택한 1종 이상을 함유시키는 것이 바람직하다. 또한 전 단락에서 언급한 후자의 기법에서는 상측 보호부(11b)와 하측 보호부(11c)의 주성분(유전체 세라믹스)으로서 이들이 저유전율화 할 수 있는 유전체 세라믹스를 선택하는 것이 바람직하다. 이 경우, 상측 보호부(11b)의 유전율과 하측 보호부(11c)의 유전율은 동등해지고, 상측 보호부(11b)의 유전율과 하측 보호부(11c)의 유전율은 용량부(11a)에 포함되는 복수의 유전체층(11a2)의 유전율보다 낮아진다.
여기서 도 7에 도시한 적층 세라믹 콘덴서(10-3)의 바람직한 제조예에 대하여 설명한다. 용량부(11a)에 포함되는 복수의 내부 전극층(11a1)의 주성분이 니켈, 용량부(11a)에 포함되는 복수의 유전체층(11a2)과 상측 보호부(11b)와 하측 보호부(11c)의 주성분이 티탄산 바륨인 경우에는 먼저 니켈 분말과 테르피네올(용제)과 에틸셀룰로오스(바인더)와 분산제 등의 첨가제를 포함하는 내부 전극층용 페이스트를 준비하는 것과 함께, 티탄산 바륨 분말과 에탄올(용제)과 폴리비닐부티랄(바인더)과 분산제 등의 첨가제를 포함하는 제1 세라믹 슬러리와, 제1 세라믹 슬러리에 MgO를 적량 첨가한 제2 세라믹 슬러리를 준비한다.
그리고 다이 코터 등의 도공 장치와 건조 장치를 이용하여 캐리어 필름 상에 제1 세라믹 슬러리를 도공하고 건조하여 제1 그린시트를 제작하는 것과 함께, 별도의 캐리어 필름 상에 제2 세라믹 슬러리를 도공하고 건조하여 제2 그린시트(MgO를 함유)를 제작한다. 또한 스크린 인쇄기 등의 인쇄 장치와 건조 장치를 이용하여 제1 그린시트 상에 내부 전극층용 페이스트를 매트릭스 형상 또는 지그재그 형상으로 인쇄하고 건조하여 내부 전극층용 패턴군이 형성된 제3 그린시트를 제작하는 것과 함께, 제2 그린시트(MgO를 함유) 상에 내부 전극층용 페이스트를 매트릭스 형상 또는 지그재그 형상으로 인쇄하고 건조하여 내부 전극층용 패턴군이 형성된 제4 그린시트(MgO를 함유)를 제작한다.
그리고 펀칭날 및 히터를 포함하는 흡착 헤드 등의 적층 장치를 이용하여 제2 그린시트(MgO를 함유)로부터 펀칭한 단위 시트를 소정 매수에 달할 때까지 중첩하여 열압착하고 하측 보호부(11c)에 대응한 부위를 제작한다. 계속해서 제4 그린시트(MgO를 함유)로부터 펀칭한 단위 시트(내부 전극층용 패턴군을 포함한다) 상에 제3 그린시트로부터 펀칭한 단위 시트(내부 전극층용 패턴군을 포함한다)를 소정 매수에 달할 때까지 중첩하여 열압착하고 용량부(11a)에 대응한 부위를 제작한다. 계속해서 제2 그린시트(MgO를 함유)로부터 펀칭한 단위 시트를 소정 매수에 달할 때까지 중첩하여 열압착하고 상측 보호부(11b)에 대응한 부위를 제작한다. 계속해서 열간 정수압 프레스기 등의 본 압착 장치를 이용하여 각 부위를 순서대로 중첩한 것을 최종적으로 본 열압착하여 미소성 적층 시트를 제작한다.
그리고 다이싱 머신 등의 절단 장치를 이용하여 미소성 적층 시트를 격자 형상으로 절단하여 콘덴서 본체(11)에 대응한 미소성 칩을 제작한다. 그리고 터널형 소성로 등의 소성 장치를 이용하여 다수의 미소성 칩을 환원성 분위기 하, 또는 저산소 분압 분위기 하에서 니켈 및 티탄산 바륨에 따른 온도 프로파일로 소성(탈바인더 처리와 소성 처리를 포함한다)을 수행하여 소성 칩을 제작한다.
그리고 롤러 도포기 등의 도포 장치를 이용하여 소성 칩의 길이 방향 단부에 각각 전극 페이스트(내부 전극층용 페이스트를 유용)를 도포하고 건조하고 상기와 마찬가지의 분위기 하에서 소부 처리를 수행하여 하지막을 형성하고, 그 위에 표면막, 또는 중간막과 표면막을 전해 도금 등의 도금 처리로 형성하여 외부 전극(12)을 제작한다. 참고로 각 외부 전극의 하지막은 미소성 칩의 길이 방향 단부에 각각 전극 페이스트를 도포하고 건조한 후, 이를 미소성 칩과 동시 소성하는 것에 의해 제작해도 좋다.
또한 도 7에 도시한 적층 세라믹 콘덴서(10-3)를 회로 기판(21)에 실장한 구조와 그 바람직한 실장예는 상기 제1 실시 형태에서 설명한 실장 구조(도 3을 참조)와 바람직한 실장예와 마찬가지기 때문에 각각의 설명을 생략한다.
도 8은 도 7에 도시한 적층 세라믹 콘덴서(10-3)에 의해 얻어지는 효과를 확인하기 위해서 준비한 샘플7의 사양과 특성을 도시한다. 참고로 도 8에는 비교를 위해서 도 4에 도시한 샘플1의 사양과 특성이 병기되어 있다
도 8에 도시한 샘플7은 상기 제조예에 준거하여 제작된 것이며, 그 기본 사양은 다음과 같다.
<샘플7의 기본 사양>
상측 보호부(11b)와 하측 보호부(11c)가 Mg를 함유하는 것 외에는 샘플1과 마찬가지다.
또한 도 8의 「Tb/H」의 수치와 「Tc/H」의 수치와 「Tc/Tb」의 수치의 산출 방법과 「소리 울림」의 수치의 측정 방법과 측정을 위한 실장 구조의 기본 사양은 상기 제1 실시 형태에서 설명한 산출 방법과 측정 방법과 실장 구조의 기본 사양과 마찬가지기 때문에 각각의 설명을 생략한다.
전술한 바와 같이 소리 울림의 이상적인 상한값은 대체로 25db인 것으로 알려져 있기 때문에 도 8에 도시한 샘플7, 즉 도 7에 도시한 적층 세라믹 콘덴서(10-3)는 소리 울림 억제에 효과적이라고 할 수 있다. 물론, 도 7에 도시한 적층 세라믹 콘덴서(10-3)에도 상기 제1 실시예란에서 설명한 소리 울림 억제에 바람직한 「Tb/H」의 수치 범위와 「Tc/H」의 수치 범위와 「Tc/Tb」의 수치 범위를 적용할 수 있다.
또한 하측 보호부(11c)의 유전율을 용량부(11a)에 포함되는 복수의 유전체층(11a2)의 유전율보다 낮추는 것에 의해 실장 상태에서의 전압 인가 시에 하측 보호부(11c)에 발생하는 전계 강도를 저감하여 상기 제1 실시 형태에서 설명한 전달 응력의 쇠퇴를 보다 확실하게 소리 울림 억제에 공헌할 수 있다.
또한 상측 보호부(11b)의 조성과 하측 보호부(11c)의 조성이 용량부(11a)에 포함되는 복수의 유전체층(11a2)의 조성과 다르고 또한 하측 보호부(11c)의 두께(Tc)가 상측 보호부(11b)의 두께(Tb)보다 두껍기 때문에, 다른 부분과 다른 상측 보호부(11b)와 하측 보호부(11c)의 외관색과 하측 보호부(11c)의 두께(Tc)에 기초하여 적층 세라믹 콘덴서(10-3)를 실장할 때의 상하 방향을 쉽게 판별할 수 있다.
또한 전술의 제조예와 샘플7에서는 본 제3 실시 형태의 서두에서 설명한 요건(M2)을 충족하기 위해서 상측 보호부(11b)와 하측 보호부(11c)에 Mg를 함유시킨 것을 예시하였지만, 상기 상측 보호부(11b) 및 하측 보호부(11c)에 Mg 이외의 Ca, Sr 등의 알칼리 토류 금속 원소로부터 선택한 1종을 함유시켜도, 또는 2종 이상의 알칼리 토류 금속 원소(Mg를 포함한다)를 함유시켜도 상기와 마찬가지의 효과를 얻을 수 있다. 또한 상측 보호부(11b)와 하측 보호부(11c)에 알칼리 토류 금속 원소 대신에 Mn, V, Mo, W, Cr 등의 전이 금속 원소로부터 선택한 1종 이상을 함유시켜도, La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu 등의 희토류 원소로부터 선택한 1종 이상을 함유시켜도 상기와 마찬가지의 효과를 얻을 수 있다. 즉 상측 보호부(11b)와 하측 보호부(11c)에 상기 알칼리 토류 금속 원소와 상기 전이 금속 원소와 상기 희토류 원소로부터 선택한 1종 이상을 함유시키면 상기와 마찬가지의 효과를 얻을 수 있다. 물론, 용량부(11a)에 포함되는 복수의 유전체층(11a2)이 상기 알칼리 토류 금속 원소와 상기 전이 금속 원소와 상기 희토류 원소로부터 선택한 1종 이상을 포함하는 경우에는 상기 함유량보다 상측 보호부(11b)와 하측 보호부(11c)에 포함되는 함유량을 증가하면 상기와 마찬가지의 효과를 얻을 수 있다. 또한 본 제3 실시 형태의 서두에서 설명한 요건(M2)을 충족하기 위해서 상측 보호부(11b)와 하측 보호부(11c)의 주성분(유전체 세라믹스)의 종류를 용량부(11a)에 포함되는 복수의 유전체층(11a2)의 주성분(유전체 세라믹스)과 다르게 해도 상기와 마찬가지의 효과를 얻을 수 있다.
《제4 실시 형태》
도 9는 본 발명을 적용한 적층 세라믹 콘덴서(10-4)(제4 실시 형태)의 기본 구조를 도시한다. 이 적층 세라믹 콘덴서(10-4)는 도 1 및 도 2에 도시한 적층 세라믹 콘덴서(10-1)와는, (M3) 상측 보호부(11b)의 조성과 하측 보호부(11c)의 조성이 다르고 상측 보호부(11b)의 조성과 하측 보호부(11c)의 조성이 용량부(11a)에 포함되는 복수의 유전체층(11a2)의 조성과도 다르다는 점에서 상이한다. 참고로 도 9에는 도시의 편의상 총 32층의 내부 전극층(11a1)을 도시하였지만, 도 1 및 도 2에 도시한 적층 세라믹 콘덴서(10-1)와 마찬가지로 내부 전극층(11a1)의 층수에 특단의 제한은 없다.
전 단계에서 설명한 「조성이 다르다」는 구성 성분이 다르다는 것을 의미하는 것 외에 구성 성분이 같아서 함유량이 다르다는 것을 의미한다. 전 단락에서 언급한 「조성이 다르다」를 실현하는 기법으로서는 상측 보호부(11b)와 하측 보호부(11c)의 주성분(유전체 세라믹스)의 종류를 바꾸지 않고 부성분의 함유량 또는 종류를 바꾸는 기법과, 상측 보호부(11b)와 하측 보호부(11c)의 주성분(유전체 세라믹스)의 종류를 바꾸는 기법을 예시할 수 있다.
소리 울림 억제를 전제로 하면, 전 단락에서 언급한 전자의 기법에서는 상측 보호부(11b)와 하측 보호부(11c)에 이들이 저유전율화 할 수 있는 부성분, 예컨대 Mg, Ca, Sr 등의 알칼리 토류 금속 원소와 Mn, V, Mo, W, Cr 등의 전이 금속 원소와 La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu 등의 희토류 원소로부터 선택한 1종 이상을 함유시키고, 또한 하측 보호부(11c)의 함유량을 상측 보호부(11b)의 함유량보다 증가시키는 것이 바람직하다. 또한 전 단락에서 언급한 후자의 기법에서는 상측 보호부(11b)와 하측 보호부(11c)의 주성분(유전체 세라믹스)으로서 이들이 저유전율화 할 수 있는 2종류의 유전체 세라믹스를 선택하는 것이 바람직하다. 이 경우, 상측 보호부(11b)의 유전율과 하측 보호부(11c)의 유전율은 용량부(11a)에 포함되는 복수의 유전체층(11a2)의 유전율보다 낮아지고, 하측 보호부(11c)의 유전율은 상측 보호부(11b)의 유전율보다 낮아진다.
여기서 도 9에 도시한 적층 세라믹 콘덴서(10-4)의 바람직한 제조예에 대하여 설명한다. 용량부(11a)에 포함되는 복수의 내부 전극층(11a1)의 주성분이 니켈, 용량부(11a)에 포함되는 복수의 유전체층(11a2)과 상측 보호부(11b)와 하측 보호부(11c)의 주성분이 티탄산 바륨인 경우에는 먼저 니켈 분말과 테르피네올(용제)과 에틸셀룰로오스(바인더)와 분산제 등의 첨가제를 포함하는 내부 전극층용 페이스트를 준비하는 것과 함께, 티탄산 바륨 분말과 에탄올(용제)과 폴리비닐부티랄(바인더)과 분산제 등의 첨가제를 포함하는 제1 세라믹 슬러리와, 제1 세라믹 슬러리에 MgO를 적량 첨가한 제2 세라믹 슬러리와, 제1 세라믹 슬러리에 제2 세라믹 슬러리보다 조금 더 많은 MgO를 첨가한 제3 세라믹 슬러리를 준비한다.
그리고 다이 코터 등의 도공 장치와 건조 장치를 이용하여 캐리어 필름 상에 제1 세라믹 슬러리를 도공하고 건조하여 제1 그린시트를 제작하는 것과 함께, 별도의 캐리어 필름 상에 제2 세라믹 슬러리를 도공하고 건조하여 제2 그린시트(MgO를 함유)를 제작하고, 별도의 캐리어 필름 상에 제3 세라믹 슬러리를 도공하고 건조하여 제3 그린시트(MgO를 함유)를 제작한다. 또한 스크린 인쇄기 등의 인쇄 장치와 건조 장치를 이용하여 제1 그린시트 상에 내부 전극층용 페이스트를 매트릭스 형상 또는 지그재그 형상으로 인쇄하고 건조하여 내부 전극층용 패턴군이 형성된 제4 그린시트를 제작하는 것과 함께, 제3 그린시트(MgO를 함유) 상에 내부 전극층용 페이스트를 매트릭스 형상 또는 지그재그 형상으로 인쇄하고 건조하여 내부 전극층용 패턴군이 형성된 제5 그린시트(MgO를 함유)를 제작한다.
그리고 펀칭날 및 히터를 포함하는 흡착 헤드 등의 적층 장치를 이용하여 제3 그린시트(MgO를 함유)로부터 펀칭한 단위 시트를 소정 매수에 달할 때까지 중첩하여 열압착하고 하측 보호부(11c)에 대응한 부위를 제작한다. 계속해서 제5 그린시트(MgO를 함유)로부터 펀칭한 단위 시트(내부 전극층용 패턴군을 포함한다) 상에 제4 그린시트로부터 펀칭한 단위 시트(내부 전극층용 패턴군을 포함한다)를 소정 매수에 달할 때까지 중첩하여 열압착하고 용량부(11a)에 대응한 부위를 제작한다. 계속해서 제2 그린시트(MgO를 함유)로부터 펀칭한 단위 시트를 소정 매수에 달할 때까지 중첩하여 열압착하고 상측 보호부(11b)에 대응한 부위를 제작한다. 계속해서 열간 정수압 프레스기 등의 본 압착 장치를 이용하여 각 부위를 순서대로 중첩한 것을 최종적으로 본 열압착하여 미소성 적층 시트를 제작한다.
그리고 다이싱 머신 등의 절단 장치를 이용하여 미소성 적층 시트를 격자 형상으로 절단하여 콘덴서 본체(11)에 대응한 미소성 칩을 제작한다. 그리고 터널형 소성로 등의 소성 장치를 이용하여 다수의 미소성 칩을 환원성 분위기 하, 또는 저산소 분압 분위기 하에서 니켈 및 티탄산 바륨에 따른 온도 프로파일로 소성(탈바인더 처리와 소성 처리를 포함한다)을 수행하여 소성 칩을 제작한다.
그리고 롤러 도포기 등의 도포 장치를 이용하여 소성 칩의 길이 방향 단부에 각각 전극 페이스트(내부 전극층용 페이스트를 유용)를 도포하고 건조하고 상기와 마찬가지의 분위기 하에서 소부 처리를 수행하여 하지막을 형성하고, 그 위에 표면막, 또는 중간막과 표면막을 전해 도금 등의 도금 처리로 형성하여 외부 전극(12)을 제작한다. 참고로 각 외부 전극의 하지막은 미소성 칩의 길이 방향 단부에 각각 전극 페이스트를 도포하고 건조한 후, 이를 미소성 칩과 동시 소성하는 것에 의해 제작해도 좋다.
또한 도 9에 도시한 적층 세라믹 콘덴서(10-4)를 회로 기판(21)에 실장한 구조와 그 바람직한 실장예는 상기 제1 실시 형태에서 설명한 실장 구조(도 3을 참조)와 바람직한 실장예와 마찬가지기 때문에 각각의 설명을 생략한다.
도 10은 도 9에 도시한 적층 세라믹 콘덴서(10-4)에 의해 얻어지는 효과를 확인하기 위해서 준비한 샘플8의 사양과 특성을 도시한다. 참고로 도 10에는 비교를 위해서 도 4에 도시한 샘플1의 사양과 특성이 병기되어 있다
도 10에 도시한 샘플8은 상기 제조예에 준거하여 제작된 것이며, 그 기본 사양은 다음과 같다.
<샘플8의 기본 사양>
상측 보호부(11b)와 하측 보호부(11c)가 Mg를 함유하고, 하측 보호부(11c)의 Mg 함유량이 상측 보호부(11b)의 Mg 함유량보다 많은 것 외에는 샘플1과 마찬가지다.
또한 도 10의 「Tb/H」의 수치와 「Tc/H」의 수치와 「Tc/Tb」의 수치의 산출 방법과 「소리 울림」의 수치의 측정 방법과 측정을 위한 실장 구조의 기본 사양은 상기 제1 실시 형태에서 설명한 산출 방법과 측정 방법과 실장 구조의 기본 사양과 마찬가지기 때문에 각각의 설명을 생략한다.
전술한 바와 같이 소리 울림의 이상적인 상한값은 대체로 25db인 것으로 알려져 있기 때문에 도 10에 도시한 샘플8, 즉 도 9에 도시한 적층 세라믹 콘덴서(10-4)는 소리 울림 억제에 효과적이라고 할 수 있다. 물론, 도 9에 도시한 적층 세라믹 콘덴서(10-4)에도 상기 제1 실시예란에서 설명한 소리 울림 억제에 바람직한 「Tb/H」의 수치 범위와 「Tc/H」의 수치 범위와 「Tc/Tb」의 수치 범위를 적용할 수 있다.
또한 하측 보호부(11c)의 유전율을 용량부(11a)에 포함되는 복수의 유전체층(11a2)의 유전율보다 낮추는 것에 의해, 실장 상태에서의 전압 인가 시에 하측 보호부(11c)에 발생하는 전계 강도를 저감하고 상기 제1 실시 형태에서 설명한 전달 응력의 쇠퇴를 보다 확실하게 수행하여 소리 울림 억제에 공헌할 수 있다.
또한 상측 보호부(11b)의 조성과 하측 보호부(11c)의 조성이 용량부(11a)에 포함되는 복수의 유전체층(11a2)의 조성과 다르고 또한 하측 보호부(11c)의 두께(Tc)가 상측 보호부(11b)의 두께(Tb)보다 두껍기 때문에, 다른 부분과 다른 상측 보호부(11b)와 하측 보호부(11c)의 외관색과 하측 보호부(11c)의 두께(Tc)에 기초하여 적층 세라믹 콘덴서(10-4)를 실장할 때의 상하 방향을 쉽게 판별할 수 있다.
또한 전술의 제조예와 샘플8에서는 본 제4 실시 형태의 서두에서 설명한 요건(M3)을 충족시키기 위해서 상측 보호부(11b)와 하측 보호부(11c)에 Mg를 함유시킨 것을 예시하였지만, 상기 상측 보호부(11b) 및 하측 보호부(11c)에 Mg 이외의 Ca, Sr 등의 알칼리 토류 금속 원소로부터 선택한 1종을 함유시켜도, 또는 2종 이상의 알칼리 토류 금속 원소(Mg를 포함한다)를 함유시켜도 상기와 마찬가지의 효과를 얻을 수 있다. 또한 상측 보호부(11b)와 하측 보호부(11c)에 알칼리 토류 금속 원소 대신에 Mn, V, Mo, W, Cr 등의 전이 금속 원소로부터 선택한 1종 이상을 함유시켜도, La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu 등의 희토류 원소로부터 선택한 1종 이상을 함유시켜도 상기와 마찬가지의 효과를 얻을 수 있다. 즉 상측 보호부(11b)와 하측 보호부(11c)에 상기 알칼리 토류 금속 원소와 상기 전이 금속 원소와 상기 희토류 원소로부터 선택한 1종 이상을 함유시키면 상기와 마찬가지의 효과를 얻을 수 있다. 물론, 용량부(11a)에 포함되는 복수의 유전체층(11a2)이 상기 알칼리 토류 금속 원소와 상기 전이 금속 원소와 상기 희토류 원소로부터 선택한 1종 이상을 포함하는 경우에는 상기 함유량보다 상측 보호부(11b)와 하측 보호부(11c)에 포함되는 함유량을 증가하면 상기와 마찬가지의 효과를 얻을 수 있다. 또한 본 제4 실시 형태의 서두에서 설명한 요건(M3)을 충족시키기 위해서 상측 보호부(11b)와 하측 보호부(11c)의 주성분(유전체 세라믹스)의 종류를 용량부(11a)에 포함되는 복수의 유전체층(11a2)의 주성분(유전체 세라믹스)과 다르게 해도 상기와 마찬가지의 효과를 얻을 수 있다.
《제5 실시 형태》
도 11은 본 발명을 적용한 적층 세라믹 콘덴서(10-5)(제5 실시 형태)의 기본 구조를 도시한다. 이 적층 세라믹 콘덴서(10-5)는 도 1 및 도 2에 도시한 적층 세라믹 콘덴서(10-1)와는, (M4) 상측 보호부(11b)의 조성과 하측 보호부(11c)의 상부분(11c1)의 조성이 같고 상측 보호부(11b)의 조성과 하측 보호부(11c)의 상부분(11c1)의 조성이 용량부(11a)에 포함되는 복수의 유전체층(11a2)의 조성과 다르고 하측 보호부(11c)의 상부분(11c1)을 제외한 하부분(11c2)의 조성이 상측 보호부(11b)의 조성과 하측 보호부(11c)의 상부분(11c1)의 조성과 용량부(11a)에 포함되는 복수의 유전체층(11a2)의 조성과도 다르다는 점에서 상이한다. 참고로 도 11에는 도시의 편의상 총 32층의 내부 전극층(11a1)을 도시하였지만, 도 1 및 도 2에 도시한 적층 세라믹 콘덴서(10-1)와 마찬가지로 내부 전극층(11a1)의 층수에 특단의 제한은 없다.
전 단계에서 설명한 「조성이 다르다」는 구성 성분이 다르다는 것을 의미하는 것 외에 구성 성분이 같고 함유량이 다르다는 것을 의미한다. 전 단락에서 언급한 「조성이 다르다」를 실현하는 기법으로서는 상측 보호부(11b)와 하측 보호부(11c)의 주성분(유전체 세라믹스)의 종류를 바꾸지 않고 부성분의 함유량 또는 종류를 바꾸는 기법과, 상측 보호부(11b)와 하측 보호부(11c)의 주성분(유전체 세라믹스)의 종류를 바꾸는 기법을 예시할 수 있다.
소리 울림 억제를 전제로 하면, 전 단락에서 언급한 전자의 기법에서는 상측 보호부(11b)와 하측 보호부(11c)의 상부분(11c1) 및 하부분(11c2)에 이들이 저유전율화 할 수 있는 부성분, 예컨대 Mg, Ca, Sr 등의 알칼리 토류 금속 원소와 Mn, V, Mo, W, Cr 등의 전이 금속 원소와 La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu 등의 희토류 원소로부터 선택한 1종 이상을 함유시키고, 또한 하측 보호부(11c)의 하부분(11c2)의 함유량을 상측 보호부(11b)의 함유량과 하측 보호부(11c)의 상부분(11c1)의 함유량보다 증가시키는 것이 바람직하다. 또한 전 단락에서 언급한 후자의 기법에서는 상측 보호부(11b)와 하측 보호부(11c)의 상부분(11c1)과 하측 보호부(11c)의 하부분(11c2)의 주성분(유전체 세라믹스)으로서 이들이 저유전율화 할 수 있는 2종류의 유전체 세라믹스를 선택하는 것이 바람직하다. 이 경우, 상측 보호부(11b)의 유전율과 하측 보호부(11c)의 상부분(11c1)의 유전율은 동등해지고, 상측 보호부(11b)의 유전율과 하측 보호부(11c)의 상부분(11c1)의 유전율은 용량부(11a)에 포함되는 복수의 유전체층(11a2)의 유전율보다 낮아지고, 하측 보호부(11c)의 하부분(11c2)의 유전율은 상측 보호부(11b)의 유전율과 하측 보호부(11c)의 상부분(11c1)의 유전율보다 낮아진다.
여기서 도 11에 도시한 적층 세라믹 콘덴서(10-5)의 바람직한 제조예에 대하여 설명한다. 용량부(11a)에 포함되는 복수의 내부 전극층(11a1)의 주성분이 니켈, 용량부(11a)에 포함되는 복수의 유전체층(11a2)과 상측 보호부(11b)와 하측 보호부(11c)의 주성분이 티탄산 바륨인 경우에는 먼저 니켈 분말과 테르피네올(용제)과 에틸셀룰로오스(바인더)와 분산제 등의 첨가제를 포함하는 내부 전극층용 페이스트를 준비하는 것과 함께 티탄산 바륨 분말과 에탄올(용제)과 폴리비닐부티랄(바인더)과 분산제 등의 첨가제를 포함하는 제1 세라믹 슬러리와, 제1 세라믹 슬러리에 MgO를 적량 첨가한 제2 세라믹 슬러리와, 제1 세라믹 슬러리에 제2 세라믹 슬러리보다 조금 더 많은 MgO를 첨가한 제3 세라믹 슬러리를 준비한다.
그리고 다이 코터 등의 도공 장치와 건조 장치를 이용하여 캐리어 필름 상에 제1 세라믹 슬러리를 도공하고 건조하여 제1 그린시트를 제작하는 것과 함께 별도의 캐리어 필름 상에 제2 세라믹 슬러리를 도공하고 건조하여 제2 그린시트(MgO를 함유)를 제작하고, 별도의 캐리어 필름 상에 제3 세라믹 슬러리를 도공하고 건조하여 제3 그린시트(MgO를 함유)를 제작한다. 또한 스크린 인쇄기 등의 인쇄 장치와 건조 장치를 이용하여 제1 그린시트 상에 내부 전극층용 페이스트를 매트릭스 형상 또는 지그재그 형상으로 인쇄하고 건조하여 내부 전극층용 패턴군이 형성된 제4 그린시트를 제작하는 것과 함께, 제2 그린시트(MgO를 함유) 상에 내부 전극층용 페이스트를 매트릭스 형상 또는 지그재그 형상으로 인쇄하고 건조하여 내부 전극층용 패턴군이 형성된 제5 그린시트(MgO를 함유)를 제작한다
그리고 펀칭날 및 히터를 포함하는 흡착 헤드 등의 적층 장치를 이용하여 제3 그린시트(MgO를 함유)로부터 펀칭한 단위 시트를 소정 매수에 달할 때까지 중첩하여 열압착하고 하측 보호부(11c)의 하부분(11c2)에 대응한 부위를 제작한다. 계속해서 제2 그린시트(MgO를 함유)로부터 펀칭한 단위 시트를 소정 매수에 달할 때까지 중첩하여 열압착하고 하측 보호부(11c)의 상부분(11c1)에 대응한 부위를 제작한다. 계속해서 제5 그린시트(MgO를 함유)로부터 펀칭한 단위 시트(내부 전극층용 패턴군을 포함한다) 상에 제4 그린시트로부터 펀칭한 단위 시트(내부 전극층용 패턴군을 포함한다)를 소정 매수에 달할 때까지 중첩하여 열압착하고 용량부(11a)에 대응한 부위를 제작한다. 계속해서 제2 그린시트(MgO를 함유)로부터 펀칭한 단위 시트를 소정 매수에 달할 때까지 중첩하여 열압착하고 상측 보호부(11b)에 대응한 부위를 제작한다. 계속해서 열간 정수압 프레스기 등의 본 압착 장치를 이용하여 각 부위를 순서대로 중첩한 것을 최종적으로 본 열압착하여 미소성 적층 시트를 제작한다.
그리고 다이싱 머신 등의 절단 장치를 이용하여 미소성 적층 시트를 격자 형상으로 절단하여 콘덴서 본체(11)에 대응한 미소성 칩을 제작한다. 그리고 터널형 소성로 등의 소성 장치를 이용하여 다수의 미소성 칩을 환원성 분위기 하에서 또는 저산소 분압 분위기 하에서 니켈 및 티탄산 바륨에 따른 온도 프로파일로 소성(탈바인더 처리와 소성 처리를 포함한다)을 수행하여 소성 칩을 제작한다.
그리고 롤러 도포기 등의 도포 장치를 이용하여 소성 칩의 길이 방향 단부에 각각 전극 페이스트(내부 전극층용 페이스트를 유용)를 도포하고 건조하고 상기와 마찬가지의 분위기 하에서 소부 처리를 수행하여 하지막을 형성하고, 그 위에 표면막, 또는 중간막과 표면막을 전해 도금 등의 도금 처리로 형성하여 외부 전극(12)을 제작한다. 참고로 각 외부 전극의 하지막은 미소성 칩의 길이 방향 단부에 각각 전극 페이스트를 도포하고 건조한 후, 이를 미소성 칩과 동시 소성하는 것에 의해 제작해도 좋다.
또한 도 11에 도시한 적층 세라믹 콘덴서(10-5)를 회로 기판(21)에 실장한 구조와 그 바람직한 실장예는 상기 제1 실시 형태에서 설명한 실장 구조(도 3을 참조)와 바람직한 실장예와 마찬가지기 때문에 각각의 설명을 생략한다.
도 12는 도 11에 도시한 적층 세라믹 콘덴서(10-5)에 의해 얻어지는 효과를 확인하기 위해서 준비한 샘플9의 사양과 특성을 도시한다. 참고로 도 12에는 비교를 위해서 도 4에 도시한 샘플1의 사양과 특성이 병기되어 있다
도 12에 도시한 샘플9은 상기 제조예에 준거하여 제작된 것이며, 그 기본 사양은 다음과 같다.
<샘플9의 기본 사양>
하측 보호부(11c)의 두께(Tc)(210μm) 중, 상부분(11c1)의 두께(Tc1): 25μm, 하부분(11c2)의 두께(Tc2): 185μm. 상부분(11c1)과 하부분(11c2)과 상측 보호부(11b)가 Mg를 함유하고, 하측 보호부(11c)의 하부분(11c2)의 Mg 함유량이 상측 보호부(11b)와 하측 보호부(11c)의 상부분(11c1)의 Mg 함유량보다 많은 것 외에는 샘플1과 마찬가지다.
또한 도 12의 「Tb/H」의 수치와 「Tc/H」의 수치와 「Tc/Tb」의 수치의 산출 방법과 「소리 울림」의 수치의 측정 방법과 측정을 위한 실장 구조의 기본 사양은 상기 제1 실시 형태에서 설명한 산출 방법과 측정 방법과 실장 구조의 기본 사양과 마찬가지기 때문에 각각의 설명을 생략한다.
전술한 바와 같이 소리 울림의 이상적인 상한값은 대체로 25db인 것으로 알려져 있기 때문에 도 12에 도시한 샘플9, 즉 도 11에 도시한 적층 세라믹 콘덴서(10-5)는 소리 울림 억제에 효과적이라고 할 수 있다. 물론, 도 11에 도시한 적층 세라믹 콘덴서(10-5)에도 상기 제1 실시예란에서 설명한 소리 울림 억제에 바람직한 「Tb/H」의 수치 범위와 「Tc/H」의 수치 범위와 「Tc/Tb」의 수치 범위를 적용할 수 있다.
또한 상측 보호부(11b)의 유전율과 하측 보호부(11c)의 상부분(11c1)의 유전율을 용량부(11a)에 포함되는 복수의 유전체층(11a2)의 유전율보다 낮추고, 하측 보호부(11c)의 하부분(11c2)의 유전율을 하측 보호부(11c)의 상부분(11c1)의 유전율보다 낮추는 것에 의해, 실장 상태에서의 전압 인가 시에 하측 보호부(11c)에 발생하는 전계 강도를 저감하고, 상기 제1 실시 형태에서 설명한 전달 응력의 쇠퇴를 보다 확실하게 수행하여 소리 울림 억제에 공헌할 수 있다.
또한 상측 보호부(11b)의 조성과 하측 보호부(11c)의 상부분(11c1)의 조성과 하측 보호부(11c)의 하부분(11c2)의 조성이 용량부(11a)에 포함되는 복수의 유전체층(11a2)의 조성과 다르고 또한 하측 보호부(11c)의 두께(Tc)가 상측 보호부(11b)의 두께(Tb)보다 두껍기 때문에, 다른 부분과 다른 상측 보호부(11b)와 하측 보호부(11c)의 외관색과 하측 보호부(11c)의 두께(Tc)에 기초하여 적층 세라믹 콘덴서(10-5)를 실장할 때의 상하 방향을 쉽게 판별할 수 있다.
또한 전술의 제조예와 샘플9에서는 본 제5 실시 형태의 서두에서 설명한 요건(M4)을 충족시키기 위해서 상측 보호부(11b)와 하측 보호부(11c)의 상부분(11c1)과 하측 보호부(11c)의 하부분(11c2)에 Mg를 함유시킨 것을 예시하였지만, 상기 상측 보호부(11b), 하측 보호부(11c)의 상부분(11c1) 및 하측 보호부(11c)의 하부분(11c2)에 Mg 이외의 Ca, Sr 등의 알칼리 토류 금속 원소로부터 선택한 1종을 함유시켜도 또는 2종 이상의 알칼리 토류 금속 원소(Mg를 포함한다)를 함유시켜도 상기와 마찬가지의 효과를 얻을 수 있다. 또한 상측 보호부(11b)와 하측 보호부(11c)의 상부분(11c1)과 하측 보호부(11c)의 하부분(11c2)에 알칼리 토류 금속 원소 대신에 Mn, V, Mo, W, Cr 등의 전이 금속 원소로부터 선택한 1종 이상을 함유시켜도, La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu 등의 희토류 원소로부터 선택한 1종 이상을 함유시켜도 상기와 마찬가지의 효과를 얻을 수 있다. 즉 상측 보호부(11b)와 하측 보호부(11c)의 상부분(11c1)과 하측 보호부(11c)의 하부분(11c2)에 상기 알칼리 토류 금속 원소와 상기 전이 금속 원소와 상기 희토류 원소로부터 선택한 1종 이상을 함유시키면 상기와 마찬가지의 효과를 얻을 수 있다. 물론, 용량부(11a)에 포함되는 복수의 유전체층(11a2)이 상기 알칼리 토류 금속 원소와 상기 전이 금속 원소와 상기 희토류 원소로부터 선택한 1종 이상을 포함하는 경우에는 상기 함유량보다 상측 보호부(11b)와 하측 보호부(11c)의 상부분(11c1)과 하측 보호부(11c)의 하부분(11c2)에 포함되는 함유량을 증가하면 상기와 마찬가지의 효과를 얻을 수 있다. 또한 본 제5 실시 형태의 서두에서 설명한 요건(M4)을 충족시키기 위해서 상측 보호부(11b)와 하측 보호부(11c)의 상부분(11c1)과 하측 보호부(11c)의 하부분(11c2)의 주성분(유전체 세라믹스)의 종류를 용량부(11a)에 포함되는 복수의 유전체층(11a2)의 주성분(유전체 세라믹스)과 다르게 해도 상기와 마찬가지의 효과를 얻을 수 있다.
《다른 실시 형태》
(1) 제1 실시 형태 란 내지 제5 실시 형태 란에는 콘덴서 본체(11)의 높이(H)가 폭(W)보다 큰 적층 세라믹 콘덴서(10-1 내지 10-5)를 예시하였지만, 용량부(11a)의 두께(Ta)를 얇게 할 수 있는 경우에는 콘덴서 본체의 높이(H)가 폭(W)과 마찬가지이어도, 콘덴서 본체의 높이(H)가 폭(W)보다 작아도, 하측 보호부(11c)의 두께(Tc)를 상측 보호부(11b)의 두께(Tb)보다 두껍게 하여 용량부(11a)를 콘덴서 본체(11)의 높이 방향 상측에 편향하여 위치시키는 것은 가능하다.
(2) 제2 실시 형태와 제5 실시 형태에는 콘덴서 본체(11)의 하측 보호(11c)의 하부분(11c2)으로서 유전체 세라믹스를 주성분으로 하는 것을 예시하였지만, 상기 하부분(11c2)을 유전체 세라믹스 이외의 유전체, 예컨대 Li-Si계나 B-Si계나 Li-Si-Ba계나 B-Si-Ba계의 유리나, 이들에 실리카나 알루미나 등의 필러를 분산시킨 유리나, 에폭시 수지나 폴리이미드 등의 열경화성(熱硬化性) 플라스틱으로 형성해도 좋다. 이 경우에는 제2 실시 형태와 제5 실시 형태에서 설명한 제조예의 미소성 적층 시트 공정에서 하측 보호층(11c)의 하부분(11c2)을 제외한 것을 제작한 뒤, 이에 상기 하부분(11c2)에 대응하는 시트 형상물을 접착제 등을 이용하여 부착하는 기법을 바람직하게 채택할 수 있다.
10, 10-1, 10-2, 10-3, 10-4, 10-5: 적층 세라믹 콘덴서
11: 콘덴서 본체 L: 콘덴서 본체의 길이
W: 콘덴서 본체의 폭 H: 콘덴서 본체의 길이
11a: 용량부 11a1: 내부 전극층
11a2: 유전체층 11b: 상측 보호부
11c: 하측 보호부 11c1: 하측 보호부의 상부분
11c2: 하측 보호부의 하부분 Ta: 용량부의 두께
Tb: 상측 보호부의 두께 Tc: 하측 보호부의 두께
12: 외부 전극

Claims (9)

  1. 길이, 폭 및 높이로 규정된 실질적으로 직방체(直方體) 형상의 콘덴서 본체; 및 상기 콘덴서 본체의 길이 방향 단부(端部)에 각각 설치된 외부 전극;을 구비한 적층 세라믹 콘덴서로서,
    상기 콘덴서 본체는 복수의 내부 전극층이 유전체층을 개재하여 높이 방향으로 적층된 용량부; 상기 복수의 내부 전극층 중 최상위(最上位)의 내부 전극층의 상측에 위치하는 유전체제(誘電體製)의 상측 보호부; 및 상기 복수의 내부 전극층 중 최하위(最下位)의 내부 전극층의 하측에 위치하는 유전체제의 하측 보호부;를 일체적으로 포함하고,
    상기 용량부가 상기 콘덴서 본체의 높이 방향 상측에 편향하여 위치되도록 상기 하측 보호부의 두께가 상기 상측 보호부의 두께보다 두꺼운 적층 세라믹 콘덴서.
  2. 제1항에 있어서,
    상기 콘덴서 본체의 높이를 H, 상기 상측 보호부의 두께를 Tb, 상기 하측 보호부의 두께를 Tc라고 하였을 때, 상기 높이H와 상기 두께Tb는 Tb/H
    Figure pat00013
    0.06의 조건을 충족시키고, 또한 상기 높이H와 상기 두께Tc는 Tc/H
    Figure pat00014
    0.20의 조건을 충족시키는 적층 세라믹 콘덴서.
  3. 제1항에 있어서,
    상기 상측 보호부의 두께를 Tb, 상기 하측 보호부의 두께를 Tc라고 하였을 때, 상기 두께Tb와 상기 두께Tc는 Tc/Tb
    Figure pat00015
    4.6의 조건을 충족시키는 적층 세라믹 콘덴서.
  4. 제1항에 있어서,
    상기 콘덴서 본체의 높이를 H, 폭을 W라고 하였을 때, 상기 높이H와 상기 폭W는 H>W의 조건을 충족시키는 적층 세라믹 콘덴서.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 상측 보호부의 조성과 상기 하측 보호부의 조성은 상기 유전체층의 조성과 같은 적층 세라믹 콘덴서.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 상측 보호부의 조성과 상기 하측 보호부의 상부분(上部分)의 조성은 상기 유전체층의 조성과 같고,
    상기 하측 보호부의 상부분을 제외한 하부분(下部分)의 조성은 상기 유전체층의 조성과 다른 적층 세라믹 콘덴서.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 상측 보호부의 조성과 상기 하측 보호부의 조성은 같고,
    상기 상측 보호부의 조성과 상기 하측 보호부의 조성은 상기 유전체층의 조성과 다른 적층 세라믹 콘덴서.
  8. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 상측 보호부의 조성과 상기 하측 보호부의 조성은 다르고,
    상기 상측 보호부의 조성과 상기 하측 보호부의 조성은 상기 유전체층의 조성과도 다른 적층 세라믹 콘덴서.
  9. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 상측 보호부의 조성과 상기 하측 보호부의 상부분의 조성은 같고,
    상기 상측 보호부의 조성과 상기 하측 보호부의 상부분의 조성은 상기 유전체층의 조성과 다르고,
    상기 하측 보호부의 상부분을 제외한 하부분의 조성은 상기 상측 보호부의 조성과 상기 하측 보호부의 상부분의 조성과 상기 유전체층의 조성과도 다른 적층 세라믹 콘덴서.
KR1020140113790A 2013-08-30 2014-08-29 적층 세라믹 콘덴서 KR101647772B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013179361 2013-08-30
JPJP-P-2013-179361 2013-08-30
JP2014153566A JP5897661B2 (ja) 2013-08-30 2014-07-29 積層セラミックコンデンサ
JPJP-P-2014-153566 2014-07-29

Publications (2)

Publication Number Publication Date
KR20150026954A true KR20150026954A (ko) 2015-03-11
KR101647772B1 KR101647772B1 (ko) 2016-08-11

Family

ID=52582919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140113790A KR101647772B1 (ko) 2013-08-30 2014-08-29 적층 세라믹 콘덴서

Country Status (5)

Country Link
US (1) US20150062775A1 (ko)
JP (1) JP5897661B2 (ko)
KR (1) KR101647772B1 (ko)
CN (1) CN104425128B (ko)
TW (1) TWI541846B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102064008B1 (ko) * 2013-01-15 2020-02-17 삼성전기주식회사 적층 커패시터, 적층 커패시터가 실장된 기판
JP5854170B2 (ja) * 2013-03-28 2016-02-09 株式会社村田製作所 解析装置および解析方法
JP2016040816A (ja) * 2014-08-13 2016-03-24 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
KR102048094B1 (ko) * 2014-10-08 2019-11-22 삼성전기주식회사 전자 부품 및 이의 제조 방법
JP6955850B2 (ja) 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6955846B2 (ja) * 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6955848B2 (ja) 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6955849B2 (ja) 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6955847B2 (ja) 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6984999B2 (ja) 2016-06-20 2021-12-22 太陽誘電株式会社 積層セラミックコンデンサ
JP6955845B2 (ja) 2016-06-20 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6945972B2 (ja) 2016-06-20 2021-10-06 太陽誘電株式会社 積層セラミックコンデンサ
KR101823246B1 (ko) * 2016-06-21 2018-01-29 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
JP7019946B2 (ja) 2016-12-05 2022-02-16 株式会社村田製作所 積層コンデンサ内蔵基板
KR102029529B1 (ko) * 2016-12-19 2019-10-07 삼성전기주식회사 적층 세라믹 커패시터
US10461040B2 (en) * 2017-06-28 2019-10-29 Apple Inc. Matched ceramic capacitor structures
JP7347919B2 (ja) * 2017-12-15 2023-09-20 太陽誘電株式会社 積層セラミックコンデンサ
JP7145652B2 (ja) 2018-06-01 2022-10-03 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7446705B2 (ja) * 2018-06-12 2024-03-11 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
KR102620526B1 (ko) * 2018-08-14 2024-01-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP7308021B2 (ja) * 2018-10-12 2023-07-13 太陽誘電株式会社 セラミック電子部品、セラミック電子部品の製造方法およびセラミック電子部品実装回路基板
JP7374594B2 (ja) * 2019-02-25 2023-11-07 太陽誘電株式会社 セラミック電子部品、実装基板、セラミック電子部品の包装体、およびセラミック電子部品の製造方法
JP2021048261A (ja) 2019-09-18 2021-03-25 株式会社村田製作所 積層コンデンサおよび積層コンデンサ群
JP2021174829A (ja) 2020-04-22 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP2021174837A (ja) * 2020-04-23 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
KR20220084603A (ko) * 2020-12-14 2022-06-21 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
JP7459858B2 (ja) 2021-12-23 2024-04-02 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06215978A (ja) * 1993-01-21 1994-08-05 Murata Mfg Co Ltd 積層型コンデンサ
KR100674841B1 (ko) * 2005-01-20 2007-01-26 삼성전기주식회사 적층형 칩 커패시터
JP2013046069A (ja) 2011-08-22 2013-03-04 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタの回路基板実装構造
JP2013065820A (ja) * 2011-09-01 2013-04-11 Murata Mfg Co Ltd 実装構造

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0373420U (ko) * 1989-11-20 1991-07-24
JPH09320887A (ja) * 1996-06-03 1997-12-12 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサ及びその製造方法
JP3275818B2 (ja) * 1998-02-12 2002-04-22 株式会社村田製作所 積層コンデンサ
JP3734662B2 (ja) * 2000-02-16 2006-01-11 太陽誘電株式会社 積層セラミックコンデンサとその製造方法
JP2005080231A (ja) * 2003-09-03 2005-03-24 Mitsubishi Materials Corp Lc複合部品のアレイ化構造
JP2009200168A (ja) * 2008-02-20 2009-09-03 Tdk Corp セラミック電子部品、セラミック電子部品の製造方法、及びセラミック電子部品の梱包方法
KR101309326B1 (ko) * 2012-05-30 2013-09-16 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체
KR101474065B1 (ko) * 2012-09-27 2014-12-17 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06215978A (ja) * 1993-01-21 1994-08-05 Murata Mfg Co Ltd 積層型コンデンサ
KR100674841B1 (ko) * 2005-01-20 2007-01-26 삼성전기주식회사 적층형 칩 커패시터
JP2013046069A (ja) 2011-08-22 2013-03-04 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタの回路基板実装構造
JP2013065820A (ja) * 2011-09-01 2013-04-11 Murata Mfg Co Ltd 実装構造

Also Published As

Publication number Publication date
TW201523666A (zh) 2015-06-16
JP5897661B2 (ja) 2016-03-30
US20150062775A1 (en) 2015-03-05
CN104425128B (zh) 2017-07-28
TWI541846B (zh) 2016-07-11
KR101647772B1 (ko) 2016-08-11
JP2015065414A (ja) 2015-04-09
CN104425128A (zh) 2015-03-18

Similar Documents

Publication Publication Date Title
KR101647772B1 (ko) 적층 세라믹 콘덴서
KR101793004B1 (ko) 적층 세라믹 콘덴서
KR102004773B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판
KR102076145B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판과 제조 방법
KR101422938B1 (ko) 기판 내장용 적층 세라믹 전자부품 및 이의 제조방법, 기판 내장용 적층 세라믹 전자부품을 구비하는 인쇄회로기판
KR101565651B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR101812475B1 (ko) 적층 세라믹 콘덴서
US11239030B2 (en) Electronic component
KR101514559B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR20100084481A (ko) 세라믹 전자부품
JP2014130999A (ja) 積層セラミックキャパシタ及びその製造方法
JP6388809B2 (ja) セラミック電子部品及びその製造方法
JPH11340083A (ja) 積層セラミックコンデンサ
JP2012009556A (ja) セラミック電子部品及びその製造方法
KR102166588B1 (ko) 적층 세라믹 전자 부품의 제조 방법
JP6377957B2 (ja) 積層セラミックコンデンサ
JPH03136308A (ja) 積層セラミックコンデンサ
JP2000277381A (ja) 多連型積層セラミックコンデンサ
JP3464131B2 (ja) 積層セラミックコンデンサ
JP6527612B2 (ja) 積層セラミックコンデンサ
JP6616929B2 (ja) 積層セラミックコンデンサ
JP2020061433A (ja) セラミック電子部品及びその製造方法
WO2024075470A1 (ja) 積層セラミックコンデンサとその製造方法
JP6602925B2 (ja) セラミック電子部品及びその製造方法
KR20150012075A (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190722

Year of fee payment: 4