KR101793004B1 - 적층 세라믹 콘덴서 - Google Patents

적층 세라믹 콘덴서 Download PDF

Info

Publication number
KR101793004B1
KR101793004B1 KR1020150138454A KR20150138454A KR101793004B1 KR 101793004 B1 KR101793004 B1 KR 101793004B1 KR 1020150138454 A KR1020150138454 A KR 1020150138454A KR 20150138454 A KR20150138454 A KR 20150138454A KR 101793004 B1 KR101793004 B1 KR 101793004B1
Authority
KR
South Korea
Prior art keywords
layer
internal electrode
layers
capacitor
multilayer ceramic
Prior art date
Application number
KR1020150138454A
Other languages
English (en)
Other versions
KR20160079631A (ko
Inventor
신이치 사사키
아츠시 오조에
아츠시 마스다
Original Assignee
다이요 유덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이요 유덴 가부시키가이샤 filed Critical 다이요 유덴 가부시키가이샤
Publication of KR20160079631A publication Critical patent/KR20160079631A/ko
Application granted granted Critical
Publication of KR101793004B1 publication Critical patent/KR101793004B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • H01G2/06Mountings specially adapted for mounting on a printed-circuit support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/38Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385Single unit multiple capacitors, e.g. dual capacitor in one coil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Abstract

본 발명은 실장 상태에서 발생할 수 있는 소리 울림을 억제할 수 있는 것과 함께, 수백 MHz 이상의 고주파수 영역에서의 ESL을 저감할 수 있는 적층 세라믹 콘덴서를 제공한다.
적층 세라믹 콘덴서(10)의 콘덴서 본체(11)는 30층의 내부 전극층 중의 1층을 공용 내부 전극층(14co)으로 한 고용량부(CP1)와 저용량부(CP2)를 높이 방향에 연속해서 포함한다. 고용량부(CP1)는 23층의 내부 전극층(14-1)과 1층의 공용 내부 전극층(14co)을 포함하고, 저용량부(CP2)는 1층의 공용 내부 전극층(14co)과 6층의 내부 전극층(14-2)을 포함하고, 고용량부(CP1)에 포함되는 24층의 내부 전극층(14-1 및 14co)의 대향 간격(FI1)보다 저용량부(CP2)에 포함되는 7층의 내부 전극층(14co 및 14-2)의 대향 간격(FI2)이 넓다.

Description

적층 세라믹 콘덴서{MULTILAYER CERAMIC CAPACITOR}
본 발명은 적층 세라믹 콘덴서에 관한 것이다.
적층 세라믹 콘덴서는 일반적으로 길이, 폭 및 높이로 규정된 실질적으로 직방체(直方體) 형상의 콘덴서 본체; 콘덴서 본체의 길이 방향 일단부(一端部)에 설치된 제1 외부 전극; 및 콘덴서 본체의 길이 방향 타단부(他端部)에 설치된 제2 외부 전극;을 구비한다. 콘덴서 본체는 유전체로 구성된 제1 보호부; 복수층의 내부 전극층이 유전체층을 개재하여 적층된 용량부; 및 유전체로 구성된 제2 보호부;를 같은 순서로 높이 방향에 층 형상으로 배열되도록 포함한다. 또한 용량부에 포함되는 복수의 내부 전극층은 높이 방향 일방(一方)으로부터 홀수번째의 제1 외부 전극측의 단연(端緣)이 상기 제1 외부 전극에 전기적으로 접속되고, 높이 방향 일방으로부터 짝수번째의 제2 외부 전극측의 단연이 상기 제2 외부 전극에 전기적으로 접속된다.
전술한 적층 세라믹 콘덴서는 일반적으로 제1 외부 전극 및 제2 외부 전극의 높이 방향 하측면을 땜납을 이용하여 회로 기판의 2개의 도체 패드 각각 접속하는 것에 의해 원하는 실장(實裝)이 수행된다. 이 실장 상태에서 각 도체 패드를 통해서 제1 외부 전극 및 제2 외부 전극에 전압, 특히 교류 전압이 인가되면, 콘덴서 본체에 전왜(電歪) 현상에 기초하는 신축(주로 용량부가 길이 방향에 축소되는 수축과 그 복원)이 발생하고, 이 신축에 따른 응력이 회로 기판에 전달되어 진동(주로 도체 패드 사이 부분이 오목한 휘어짐과 그 복원)을 초래하고, 이 진동에 의해 가청(可聽) 주파수 대역(20Hz 내지 20kHz)의 소리가 발생하는 경우가 있다.
전술한 소리의 발생(이른바 소리 울림[音鳴])에 관해서는 각종 대책이 시도되고 있고, 그 중 1개로서 도 1에 도시하는 바와 같은 적층 세라믹 콘덴서(100)의 구조가 알려져 있다(예컨대 하기 특허문헌 1을 참조). 참고로 도 1 중의 부호(101)는 콘덴서 본체, 부호(102)는 제1 외부 전극, 부호(103)는 제2 외부 전극, 부호(PP1)는 제1 보호부, 부호(CP)는 용량부, 부호(PP2)는 제2 보호부, 부호(104)는 내부 전극층, 부호(105)는 유전체층이며, 구조의 상세는 전술한 바와 같다. 이 적층 세라믹 콘덴서(100)는 제1 보호부(PP1)의 두께보다 제2 보호부(PP2)의 두께를 두껍게 하는 것에 의해, 용량부(CP)의 높이 방향 위치를 상측에 시프트한 것이 구조 상의 특징이다.
도 1에 도시한 적층 세라믹 콘덴서(100)는 상기와 같이 제1 외부 전극(102) 및 제2 외부 전극(103)의 높이 방향 하측면을 땜납을 이용하여 회로 기판의 2개의 도체 패드 각각 접속하는 것에 의해 원하는 실장이 수행된다. 하지만 이 적층 세라믹 콘덴서(100)는 실장 상태에서 용량부(CP)가 각 도체 패드로부터 상측에 격리되기 때문에 전류 루트의 증장(增長)에 따라 ESL(등가 직렬 인덕턴스)이 증가한다.
전술한 ESL은 고주파수 영역, 특히 수백 MHz 이상의 고주파수 영역에서의 신호 전송에 악영향을 미치기 때문에, 도 1에 도시한 적층 세라믹 콘덴서(100)를 고주파 회로를 구성하는 부품으로서 이용하면, 고주파 신호가 흘렀을 때의 전송 손실이 높아져 콘덴서 본래의 능력을 발휘하기 어려워진다.
1. 일본 특개 2013-251551호 공보
본 발명의 과제는 실장 상태에서 발생할 수 있는 소리 울림을 억제할 수 있는 것과 함께, 수백 MHz 이상의 고주파수 영역에서의 ESL을 저감할 수 있는 적층 세라믹 콘덴서를 제공하는 데 있다.
상기 과제를 해결하기 위해서, 본 발명은 길이, 폭 및 높이로 규정된 대략 직방체 형상의 콘덴서 본체; 상기 콘덴서 본체의 대향(相對)하는 단부의 일방에 설치된 제1 외부 전극; 및 상기 콘덴서 본체의 대향하는 단부의 타방(他方)에 설치된 제2 외부 전극; 구비한 적층 세라믹 콘덴서로서, 상기 콘덴서 본체는 유전체로 구성된 제1 보호부; N층(N은 3 이상의 정수)의 내부 전극층이 유전체층을 개재하여 적층된 용량부; 및 유전체로 구성된 제2 보호부;를 동순서(同順序)로 높이 방향에 층 형상으로 배열되도록 포함하고, 상기 N층의 내부 전극층은 각각의 윤곽 형상이 동등하며 높이 방향 일방으로부터 홀수번째의 상기 제1 외부 전극측의 단연이 상기 제1 외부 전극에 전기적으로 접속되고, 높이 방향 일방으로부터 짝수번째의 상기 제2 외부 전극측의 단연이 상기 제2 외부 전극에 전기적으로 접속되고, 상기 용량부는 상기 N층의 내부 전극층 중의 최상위층(最上位層) 및 최하위층(最下位層)을 제외하는 1층을 공용 내부 전극층으로 한 고용량부와 저용량부를 높이 방향으로 연속해서 포함하고, 상기 고용량부에 포함되는 n1층(n1은 2 이상의 정수로 상기 공용 내부 전극층을 포함한다)의 내부 전극층의 대향 간격보다 상기 저용량부에 포함되는 n2층(n2은 2 이상의 정수로 상기 공용 내부 전극층을 포함한다)의 내부 전극층의 대향 간격이 넓다.
본 발명에 의하면, 실장 상태에서 발생할 수 있는 소리 울림을 억제할 수 있는 것과 함께, 수백 MHz 이상의 고주파수 영역에서의 ESL을 저감할 수 있는 적층 세라믹 콘덴서를 제공할 수 있다.
도 1은 종래의 적층 세라믹 콘덴서의 종단면도(縱斷面圖).
도 2의 (A)는 본 발명을 적용한 적층 세라믹 콘덴서를 높이 방향 일면(一面)으로부터 본 도면, 도 2의 (B)는 같은 적층 세라믹 콘덴서를 폭 방향 일면으로부터 본 도면.
도 3은 도 2의 (A)의 S-S선에 따른 확대 단면도.
도 4는 도 3에 도시한 X부분의 확대도.
도 5는 평가용 샘플 각각의 사양을 도시하는 도면.
도 6은 도 5에 도시한 평가용 샘플 각각의 ESL특성을 도시하는 도면.
《적층 세라믹 콘덴서의 기본 구조》
우선 도 2 내지 도 4를 이용하여 본 발명을 적용한 적층 세라믹 콘덴서(10)의 기본 구조에 대하여 설명한다. 참고로 도 3에는 후술하는 내부 전극층(14)이 30층 도시되지만, 이는 도시의 편의에 따른 것으로, 후술하는 내부 전극층(14)의 총 층수를 제한하는 것이 아니다.
도 2 내지 도 4에 도시한 적층 세라믹 콘덴서(10)는 길이 폭 및 높이로 규정된 대략 직방체 형상의 콘덴서 본체(11)와, 콘덴서 본체(11)의 길이 방향 일단부에 설치된 제1 외부 전극(12)과, 콘덴서 본체(11)의 길이 방향 타단부에 설치된 제2 외부 전극(13)을 구비한다. 이 적층 세라믹 콘덴서(10)는 기준 치수 하에서 길이(L)>높이(H)>폭(W)의 조건을 만족하는 대략 직방체 형상을 이룬다. 참고로 여기서의 「기준 치수」는 제조 공차를 포함하지 않는 설계상의 기준 치수를 가리키는 것이며, 이하의 기재에서 사용한 기준 치수도 마찬가지다.
도 3에 도시한 바와 같이 콘덴서 본체(11)는 유전체로 구성된 제1 보호부(PP1)와, 30층의 내부 전극층(14)이 유전체층(15)을 개재하여 적층된 용량부(CP)와, 유전체로 구성된 제2 보호부(PP2)를 같은 순서로 높이 방향에 층 형상으로 배열되도록 포함한다. 30층의 내부 전극층(15)은 각각의 윤곽 형상이 동등한 직사각형[矩形]이며, 각각의 길이 및 폭은 콘덴서 본체(11)의 길이 및 폭보다 작다. 또한 30층의 내부 전극층(15)은 높이 방향 일방(도 3에서는 위)으로부터 홀수번째의 제1 외부 전극(12)측의 단연이 상기 제1 외부 전극(12)에 전기적으로 접속되고, 높이 방향 일방(도 3에서는 위)으로부터 짝수번째의 제2 외부 전극(13)측의 단연이 상기 제2 외부 전극에 전기적으로 접속된다.
또한 도 3에 도시한 바와 같이 용량부(CP)는 30층의 내부 전극층(15) 중의 최상위층 및 최하위층을 제외하는 1층, 구체적으로는 높이 방향 일방(도 3에서는 위)으로부터 24번째의 1층을 공용 내부 전극층(14co)으로 한 고용량부(CP1)와 저용량부(CP2)를 높이 방향에(도 3에서는 위에서 아래로 향해) 연속해서 포함한다. 즉, 고용량부(CP1)는 23층의 내부 전극층(14-1)(도 4를 참조)과 1층의 공용 내부 전극층(14co)을 포함하고, 저용량부(CP2)는 1층의 공용 내부 전극층(14co)과 6층의 내부 전극층(14-2)(도 4를 참조)을 포함한다. 바꾸어 말하면, 고용량부(CP1)와 저용량부(CP2)는 공용 내부 전극층(14co)을 경계로 하여 높이 방향으로 연속되기 때문에 양자 사이에는 용량 비형성(非形成)의 극간(隙間)은 존재하지 않는다.
또한 도 3 및 도 4에 도시한 바와 같이 고용량부(CP1)에 포함되는 24층의 내부 전극층(14)[23층의 내부 전극층(14-1)과 1층의 공용 내부 전극층(14co)]의 대향 간격(FI1)보다 저용량부(CP2)에 포함되는 7층의 내부 전극층(14)[1층의 공용 내부 전극층(14co)과 6층의 내부 전극층(14-2)]의 대향 간격(FI2)이 넓다. 참고로 대향 간격(FI1)은 고용량부(CP1)에 포함되는 유전체층(15-1)(도 4를 참조)의 두께에 상당하고, 대향 간격(FI2)은 저용량부(CP2)에 포함되는 유전체층(15-2)(도 4를 참조)의 두께에 상당한다.
즉, 저용량부(CP2)에 포함되는 24층의 내부 전극층(14)의 대향 간격(FI2)이 고용량부(CP1)에 포함되는 내부 전극층(14)의 대향 간격(FI2)보다 넓고, 또한 저용량부(CP2)에 포함되는 7층의 내부 전극층(14)의 층수가 고용량부(CP1)에 포함되는 24층의 내부 전극층(14)의 층수보다 적기 때문에, 저용량부(CP2)의 용량(Ccp2)은 고용량부(CP1)의 용량(Ccp1)보다 작다.
또한 도 2 및 도 3에 도시한 바와 같이 제1 외부 전극(12) 및 제2 외부 전극(13)의 각각은 콘덴서 본체(11)의 길이 방향 단면을 피복하는 단면부와, 콘덴서 본체(11)의 길이 방향 단면과 인접하는 4면(폭 방향 양면과 높이 방향 양면)의 일부를 피복하는 회입부(回入部)를 연속해서 포함한다.
또한 제1 보호부(PP1)와 각 유전체층(15)과 제2 보호부(PP2)는 바람직하게는 조성이 대략 마찬가지이며 유전율도 대략 마찬가지의 유전체 세라믹스로 이루어진다. 여기서의 「조성이 대략 마찬가지이며 유전율도 대략 마찬가지의 유전체 세라믹스」는 조성과 유전율이 마찬가지인 유전체 세라믹스 외에 소결(燒結) 정도 등의 관계로 조성과 유전율의 적어도 일방이 허용 범위 내에서 약간 다른 유전체 세라믹스를 가리킨다. 이 유전체 세라믹스에는 바람직하게는 티탄산바륨, 티탄산스트론튬, 티탄산칼슘, 티탄산마그네슘, 지르콘산칼슘, 티탄산지르콘산칼슘, 지르콘산바륨, 산화티타늄 등을 주성분으로 한 유전체 세라믹스, 보다 바람직하게는 ε>1000 또는 클래스2(고유전율계)의 유전체 세라믹스를 사용할 수 있다. 또한 이 유전체 세라믹스는 바람직하게는 상기 주성분 외에 (1) 망간, 니오브, 몰리브덴, 바나듐, 텅스텐 등의 천이(遷移) 금속의 화합물, (2) 가돌리늄, 디스프로슘, 홀뮴, 에르븀, 이테르븀 등의 희토류 금속의 화합물, (3) 마그네슘 화합물, (4) 이산화규소 등의 규소 화합물, 중 적어도 1개를 부성분으로서 포함한다. 이 부성분의 함유량은 천이 금속화합물의 경우에는 주성분 100몰에 대하여 바람직하게는 0.1몰 내지 0.5몰, 희토류 금속화합물의 경우에는 주성분 100몰에 대하여 바람직하게는 0.1몰 내지 1.0몰, 마그네슘 화합물의 경우에는 주성분 100몰에 대하여 바람직하게는 0.1몰 내지 0.5몰, 규소화합물의 경우에는 주성분 100몰에 대하여 바람직하게는 0.1몰 내지 1.5몰이다.
또한 각 내부 전극층(14)은 바람직하게는 조성이 대략 마찬가지의 양도체(良導體)로 이루어진다. 여기서의 「조성이 대략 마찬가지의 양도체」는 조성이 마찬가지인 양도체 외에 소결 정도 등의 관계로 조성이 허용 범위 내에서 약간 다른 양도체를 가리킨다. 이 양도체에는 바람직하게는 니켈, 구리, 팔라듐, 백금, 은, 금, 이들 합금 등을 주성분으로 한 양도체를 사용할 수 있다.
또한 제1 외부 전극(12) 및 제2 외부 전극(13)은 콘덴서 본체(11)의 외면에 밀착한 하지막(下地膜)과, 상기 하지막의 외면에 밀착한 표면막의 2층 구조, 또는 하지막과 표면막 사이에 적어도 1개의 중간막을 포함하는 다층 구조를 가진다. 하지막은 예컨대 소부막(燒付膜)으로 이루어지고, 상기 소부막에는 바람직하게는 니켈, 구리, 팔라듐, 백금, 은, 금, 이들 합금 등을 주성분으로 한 양도체를 사용할 수 있다. 표면막은 예컨대 도금막으로 이루어지고, 상기 도금막에는 바람직하게는 주석, 팔라듐, 금, 아연, 이들 합금 등을 주성분으로 한 양도체를 사용할 수 있다. 중간막은 예컨대 도금막으로 이루어지고, 상기 도금막에는 바람직하게는 백금, 팔라듐, 금, 구리, 니켈, 이들 합금 등을 주성분으로 한 양도체를 사용할 수 있다.
《적층 세라믹 콘덴서의 기본 제조법》
다음으로 도 2 내지 도 4에 도시한 적층 세라믹 콘덴서(10)의 기본 제조법에 대하여 설명한다. 여기서는 제1 보호부(PP1)와 각 유전체층(15)과 제2 보호부(PP2)가 티탄산바륨을 주성분으로 한 유전체 세라믹스로 이루어지고, 각 내부 전극층(14)이 니켈을 주성분으로 한 양도체로 이루어지는 경우를 예로 들어 기본 제조법을 설명하지만, 이들 재질은 설명의 편의에 따른 것으로, 각각의 재질을 제한하는 것이 아니다.
제조 시에는 티탄산바륨 분말(주성분)과, 부성분과, 에탄올(용제)과, 폴리비닐부티랄(바인더)과, 분산제 등의 첨가제 등을 포함하는 세라믹 슬러리를 준비하는 것과 함께 니켈 분말과, 테르피네올(용제)과, 에틸셀룰로오스(바인더)와, 분산제 등의 첨가제를 포함하는 금속 페이스트를 준비한다. 세라믹 슬러리의 부성분은 티탄산바륨 100몰에 대하여 0.3몰의 산화망간과 0.5몰의 산화홀뮴과 1.0몰의 이산화규소다.
계속해서 다이코팅이나 그라비어코팅 등의 도공(塗工) 장치와 건조 장치를 이용하여 캐리어 필름의 표면에 세라믹 슬러리를 도공하고 건조하여, 제1 그린시트를 제작한다. 또한 스크린인쇄기나 그라비어인쇄기 등의 인쇄 장치와 건조 장치를 이용하여 제1 그린시트의 표면에 금속 페이스트를 매트릭스 형상 또는 지그재그 형상으로 인쇄하고 건조하여, 내부 전극층용 패턴군(群)이 형성된 제2 그린시트를 제작한다.
계속해서 펀칭 칼 및 히터를 포함하는 가동식 흡착 헤드 등의 적층 장치를 이용하여 제1 그린시트로부터 펀칭한 단위 시트를 소정 매수에 달할 때까지 중첩하고 열압착하여 제2 보호부(PP2)에 대응한 부위를 제작한다.
계속해서 상기와 같은 적층 장치를 이용하여 제2 그린시트로부터 펀칭한 단위 시트(내부 전극층용 패턴군을 포함한다) 상에 제1 그린시트로부터 펀칭한 단위 시트를 소정 매수에 달할 때까지 중첩하고 열압착하는 작업을 반복하여 저용량부(CP2)에 대응한 부위를 제작한다.
계속해서 상기와 같은 적층 장치를 이용하여 제2 그린시트로부터 펀칭한 단위 시트(내부 전극층용 패턴군을 포함한다)를 소정 매수에 달할 때까지 중첩하고 열압착하여 고용량부(CP1)에 대응한 부위를 제작한다.
계속해서 상기와 같은 적층 장치를 이용하여 제1 그린시트로부터 펀칭한 단위 시트를 소정 매수에 달할 때까지 중첩하고 열압착하여 제1 보호부(PP1)에 대응한 부위를 제작한다.
계속해서 열간 정수압 프레스기나 기계식 또는 유압식 프레스기 등의 본(本) 압착 장치를 이용하여 상기 각 부위를 중첩한 것을 본 열압착하고, 미소성 적층 시트를 제작한다.
계속해서 블레이드 다이싱기나 레이저 다이싱기 등의 절단 장치를 이용하여 미소성 적층 시트를 격자 형상으로 절단하여, 콘덴서 본체(11)에 대응한 미소성 칩을 제작한다.
계속해서 터널형 소성로(燒成爐)나 상자형 소성로 등의 소성 장치를 이용하여 다수의 미소성 칩을 환원성 분위기 하, 또는 저산소 분압 분위기 하에서, 티탄산바륨 및 니켈에 대응한 온도 프로파일로 소성[탈(脫) 바인더 처리와 소성처리를 포함한다]을 수행하여 콘덴서 본체(11)를 제작한다.
계속해서 롤러 도포기나 딥 도포기 등의 도포 장치와 건조 장치를 이용하여 콘덴서 본체(11)의 길이 방향 양단부(兩端部)에 금속 페이스트[상기 금속 페이스트를 유용(流用)]를 도포하고 건조하여, 상기와 같은 분위기 하에서 소부 처리를 수행하여 하지막을 형성한 후, 하지막을 피복하는 표면막, 또는 중간막과 표면막을 전해 도금 등의 도금 처리로 형성하고, 제1 외부 전극(12) 및 제2 외부 전극(13)을 제작한다. 참고로 하지막은 미소성 칩의 길이 방향 양단부에 전극 페이스트를 도포하고 건조한 후, 이를 미소성 칩과 동시 소성하는 것에 의해 제작해도 좋다.
또한 전술한 「저용량부(CP2)에 대응한 부위를 제작하는 스텝」에서는 대향 간격(FI1)보다 넓은 대향 간격(FI2)을 확보하기 위해서 제2 그린시트로부터 펀칭한 단위 시트(내부 전극층용 패턴군을 포함한다) 상에 제1 그린시트로부터 펀칭한 단위 시트를 소정 매수에 달할 때까지 중첩했지만, 제1 그린시트보다 두께가 두꺼운 별도의 그린시트의 표면에 내부 전극층용 패턴군이 형성된 제3 그린시트를 제작을 미리 작성해두면, 제3 그린시트로부터 펀칭한 단위 시트(내부 전극층용 패턴군을 포함한다)를 소정 매수에 달할 때까지 중첩하고 열압착하는 것에 의해 저용량부(CP2)에 대응한 부위를 제작할 수도 있다.
《평가용 샘플의 사양》
다음으로 도 5를 이용하여 효과를 확인하기 위해서 준비한 평가용 샘플(SA1, SA2, SA3 및 SAr)의 사양에 대하여 설명한다. 참고로 평가용 샘플(SA1, SA2 및 SA3)은 도 2 내지 도 4에 도시한 적층 세라믹 콘덴서(10)에 대응하고, 평가용 샘플(SAr)은 도 1에 도시한 종래의 적층 세라믹 콘덴서(100)에 대응하기 때문에 이하의 기재에서는 각 도면에 기재한 부호를 적절히 유용한다.
도 5에 도시되지 않지만, 평가용 샘플(SA1, SA2, SA3 및 SAr)의 제1 보호부(PP1)와 각 유전체층(15)(105)과 제2 보호부(PP2)는 티탄산바륨을 주성분으로 한 유전체 세라믹스로 이루어지고, 각 내부 전극층(14)(104)은 니켈을 주성분으로 한 양도체로 이루어진다. 또한 평가용 샘플(SA1, SA2, SA3 및 SAr)의 제1 외부 전극(12)(102) 및 제2 외부 전극(13)(103)의 두께(기준 치수)는 30μm으로 회입부의 길이(기준 치수)는 250μm이다.
도 5에 도시한 바와 같이 평가용 샘플(SA1, SA2 및 SA3)의 길이(L), 폭(W) 및 높이(H)(모두 기준 치수)는 마찬가지이며, 이들과 평가용 샘플(SAr)의 길이 폭 및 높이(모두 기준 치수)도 마찬가지다. 또한 평가용 샘플(SA1, SA2 및 SA3)의 고용량부(CP1)에 포함되는 내부 전극층(14)의 층수(NOL14)와 두께(T14)(기준 치수)와 대향 간격(FI1)(기준 치수)은 마찬가지이며, 이들과 평가용 샘플(SAr)의 용량부(CP)에 포함되는 내부 전극층(104)의 층수와 두께(기준 치수)와 대향 간격(기준 치수)도 같다.
평가용 샘플(SA1, SA2 및 SA3)의 사양상의 차이점은 각각의 저용량부(CP2)에 포함되는 내부 전극층(14)의 층수(NOL14)와 대향 간격(FI2)의 값이 다르다는 점이다. 구체적으로는 평가용 샘플(SA1, SA2 및 SA3)의 저용량부(CP2)에 포함되는 내부 전극층(14)의 두께(T14)(기준 치수)는 마찬가지이지만, 평가용 샘플(SA1)의 저용량부(CP2)에 포함되는 내부 전극층(14)의 층수(NOL14)와 대향 간격(FI2)(기준 치수)은 50층과 3.10μm, 평가용 샘플(SA2)의 저용량부(CP2)에 포함되는 내부 전극층(14)의 층수(NOL14)와 대향 간격(FI2)(기준 치수)은 42층과 4.10μm, 평가용 샘플(SA3)의 저용량부(CP2)에 포함되는 내부 전극층(14)의 층수(NOL14)와 대향 간격(FI2)(기준 치수)은 20층과 9.70μm로 이루어진다. 참고로 평가용 샘플(SAr)에는 평가용 샘플(SA1, SA2 및 SA3)과 같은 저용량부(CP2)는 존재하지 않는다.
또한 도 5에 도시한 「Ccp2/Ccp1」은 고용량부(CP1)의 용량(Ccp1)에 대한 저용량부(CP2)의 용량(Ccp2)의 비를 나타낸다. 구체적으로는 평가용 샘플(SA1, SA2 및 SA3)의 저용량부(CP2)는 모두 수치가 낮치만 용량을 형성하기 때문에, 평가용 샘플(SA1)의 Ccp2/Ccp1은 0.05, 평가용 샘플(SA2)의 Ccp2/Ccp1은 0.03, 평가용 샘플(SA3)의 Ccp2/Ccp1은 0.004로 이루어진다. 참고로 평가용 샘플(SAr)에는 평가용 샘플(SA1, SA2 및 SA3)과 같은 저용량부(CP2)는 존재하지 않기 때문에 「Ccp2/Ccp1」은 산출할 수 없다.
《소리 울림 억제의 평가》
다음으로 전술한 평가용 샘플(SA1, SA2, SA3 및 SAr)을 이용하여 소리 울림 억제의 평가를 수행한 결과에 대하여 설명한다.
평가 시에는 2개의 도체 패드가 형성된 기판을 필요 매수 준비하고, 평가용 샘플(SA1, SA2, SA3 및 SAr)의 제1 외부 전극(12)(102) 및 제2 외부 전극(13)(103)의 높이 방향 하측면을 땜납을 이용하여 기판의 2개의 도체 패드 각각에 접속한 평가용 기판을 평가용 샘플마다 10개씩 제작했다. 참고로 기판은 에폭시 수지제, 기판의 두께는 800μm, 각 도체 패드는 동제(銅製), 각 도체 패드의 두께는 35μm, 각 도체 패드는 폭이 500μm으로 길이가 550μm의 직사각형, 땜납은 주석-안티몬계 땜납, 땜납량은 크림 땜납의 도포 두께 환산으로 50μm이다.
계속해서 총 40개의 평가용 기판의 2개의 도체 패드에 교류 전압 5V를 주파수를 0MHz 내지 1MHz로 올리면서 인가하고, 이때 발생한 가청 주파수 대역(20Hz 내지 20kHz)의 최대 음량을 TYPe-3560-B130[브뤼엘 앤드 케아 재팬 제(製)]을 이용하여 방음·무향실(Sonora Technology 제) 중에서 개별로 측정하고, 평가용 샘플마다 최대 음량의 평균값을 산출했다.
산출한 결과, 평가용 샘플(SA1)의 최대 음량의 평균값은 18.6db, 평가용 샘플(SA2)의 최대 음량의 평균값은 18.3db, 평가용 샘플(SA3)의 최대 음량의 평균값은 18.4db, 평가용 샘플(SAr)의 최대 음량의 평균값은 18.7db이며, 모두 소리 울림의 이상 상한값인 25db를 하회(下回)한다는 사실을 확인할 수 있었다. 요컨대 도 2 내지 도 4에 도시한 적층 세라믹 콘덴서(10)에 대응하는 평가용 샘플(SA1, SA2 및 SA3)은 모두 소리 울림 억제에 유효하다고 할 수 있다.
《ESL저감의 평가》
다음으로 전술한 평가용 샘플(SA1, SA2, SA3 및 SAr)을 이용하여 ESL저감의 평가를 수행한 결과에 대하여 설명한다.
평가 시에는 상기와 같은 평가용 기판을 평가용 샘플마다 10개씩 제작하고, 각 평가용 기판의 2개의 도체 패드에 오실레이션 레벨을 0dbm으로 하여 주파수를 1MHz 내지 2GHz의 범위에서 인가하고, 이때 발생한 ESL(ESL특성)을 4991A(Agilent Technologies 제)을 이용하여 개별로 측정하고, 평가용 샘플마다 주파수별의 평균값을 산출했다.
도 6은 평가용 샘플마다의 주파수별의 평균값을 횡축이 주파수(MHz), 종축이 ESL(nH)의 그래프에 플롯하여 ESL특성선을 도시한 도면이다. 도 6으로부터 알 수 있듯이, 평가용 샘플(SA1)의 ESL은 7.5MHz 내지 2GHz의 주파수 범위에서 평가용 샘플(SAr)의 ESL보다 낮고, 평가용 샘플(SA2)의 ESL은 75MHz 내지 2GHz의 주파수 범위에서 평가용 샘플(SAr)의 ESL보다 낮고, 평가용 샘플(SA3)의 ESL은 4MHz 내지 100MHz의 주파수 범위와 550MHz 내지 2GHz의 주파수 범위에서 평가용 샘플(SAr)의 ESL보다 낮다.
평가용 샘플(SAr)의 ESL특성과의 비교에서 평가용 샘플(SA1, SA2 및 SA3)의 ESL특성에 기초하는 공통 우위점은 550MHz 내지 2GHz의 주파수 범위에서의 ESL이 평가용 샘플(SAr)의 같은 주파수 범위에서의 ESL보다 낮다는 데 있다. 요컨대 도 2 내지 도 4에 도시한 적층 세라믹 콘덴서(10)에 대응하는 평가용 샘플(SA1, SA2 및 SA3)은 모두 550MHz 이상의 고주파수 영역에서의 ESL저감에 유효하고, 이들을 고주파 회로를 구성하는 부품으로서 이용한 경우에도 콘덴서 본래의 능력을 발휘할 수 있다고 할 수 있다.
전술한 바와 같이 평가용 샘플(SA1, SA2 및 SA3)은 모두 고용량부(CP1)와 저용량부(CP2)가 공용 내부 전극층(14co)을 경계로 하여 높이 방향으로 연속한다는 점에서 평가용 샘플(SAr)과 구조가 다르고, 평가용 샘플(SAr)이 포함하지 않는 저용량부(CP2)는 도 5에 도시한 「Ccp2/Ccp1」의 값이나, 도 5에 도시한 「FI1」과 「FI2」의 값으로도 특징지을 수 있다.
즉, 도 5에 기재한 「Ccp2/Ccp1」의 값에 기초하여 바꿔 말하면, 고용량부(CP1)의 용량(Ccp1)과 저용량부(CP2)의 용량(Ccp2)이 0.004
Figure 112015095127318-pat00001
Ccp2/Ccp1
Figure 112015095127318-pat00002
0.05의 조건을 만족하면, ESL저감 효과를 마찬가지로 발휘할 수 있다고도 할 수 있다. 한편, 도 5에 도시한 「FI1」과 「FI2」의 값에 기초하여 바꿔 말하면, 고용량부(CP1)에 포함되는 내부 전극층(14)의 대향 간격(FI1)과 저용량부(CP2)에 포함되는 내부 전극층(14)의 대향 간격(FI2)이 4.0
Figure 112015095127318-pat00003
FI2/FI1
Figure 112015095127318-pat00004
12.6의 조건을 만족하면, ESL저감 효과를 마찬가지로 발휘할 수 있다고도 할 수 있다.
또한 평가용 샘플(SAr)의 ESL특성과의 비교에서 평가용 샘플(SA1, SA2 및 SA3)의 ESL특성에 기초하는 개별의 우위점은 평가용 샘플(SA1)의 ESL저감이 고주파수 영역을 포함하는 넓은 주파수 범위로 이루어지고, 평가용 샘플(SA3)의 ESL저감이 고주파수 영역으로 특화되어 이루어지고, 평가용 샘플(SA2)의 ESL저감이 평가용 샘플(SA1) 및 SA3의 중간적인 특색으로 이루어진다는 데 있다. 요컨대 도 2 내지 도 4에 도시한 적층 세라믹 콘덴서(10)에 대응하는 평가용 샘플(SA1, SA2 및 SA3)은 ESL저감에 유용한 주파수 범위가 다르기 때문에, 이들을 고주파 회로를 구성하는 부품으로서 이용할 때에 그 사용 주파수 범위를 고려하여 선택적으로 이용할 수 있고, 이에 의해 사용 주파수 범위에 적합한 ESL저감 효과를 적절하게 얻을 수 있다.
《평가용 샘플(SA1, SA2 및 SA3)에 관한 보충》
(1) 도 5를 이용하여 설명한 평가용 샘플(SA1, SA2 및 SA3)로서 길이(L)(기준 치수)이 1180μm, 폭(W)(기준 치수)이 680μm, 높이(H)(기준 치수)가 880μm인 것을 예시했지만, 기준 치수 하에서 길이(L)>높이(H)>폭(W)의 조건을 만족하면, 길이(L), 폭(W) 및 높이(H)의 값이 상기 값과 달라도 상기와 마찬가지의 소리 울림 억제 효과 및 ESL저감 효과를 얻을 수 있다. 물론, 고용량부(CP1)와 저용량부(CP2)가 공용 내부 전극층(14co)을 경계로서 높이 방향으로 연속되는 구조라면, 기준 치수 하에서 길이(L)>폭(W)=높이(H)의 조건 또는 길이(L)>폭(W)>높이(H)의 조건을 만족해도 상기와 마찬가지의 소리 울림 억제 효과 및 ESL저감 효과를 얻을 수 있다.
(2) 도 5를 이용하여 설명한 평가용 샘플(SA1, SA2 및 SA3)로서 고용량부(CP1)에 포함되는 내부 전극층(14)의 층수(NOL14)가 386층, 두께(T14)(기준 치수)가 0.70μm, 대향 간격(FI1)(기준 치수)이 0.77μm이며, 저용량부(CP2)에 내부 전극층(14)의 층수(NOL14)가 50층과 42층과 20층, 두께(T14)(기준 치수)가 0.70μm, 대향 간격(FI2)(기준 치수)이 3.10μm과 4.10μm과 9.70μm인 것을 도시했지만, 고용량부(CP1)와 저용량부(CP2)가 공용 내부 전극층(14co)을 경계로 하여 높이 방향으로 연속되는 구조라면, 고용량부(CP1)에 포함되는 내부 전극층(14)의 층수(NOL14)와 두께(T14)와 대향 간격(FI1)과 저용량부(CP2)에 내부 전극층(14)의 층수(NOL14)와 두께(T14)(기준 치수)와 대향 간격(FI2)이 상기 값과 달라도 상기와 마찬가지의 소리 울림 억제 효과 및 ESL저감 효과를 얻을 수 있다.
(3) 도 5를 이용하여 설명한 평가용 샘플(SA1, SA2 및 SA3)로서 티탄산바륨을 주성분으로서 포함하고, 또한 티탄산바륨100몰에 대하여 0.3몰의 산화망간과 0.5몰의 산화홀뮴과 1.0몰의 이산화규소를 부성분으로서 포함하는 유전체 세라믹스를 제1 보호부(PP1)와 각 유전체층(15)과 제2 보호부(PP2)에 이용한 것을 도시했지만, 각각에 사용되는 유전체 세라믹스가 ε>1000 또는 클래스2(고유전율계)의 유전체 세라믹스라면, 주성분과 부성분의 적어도 일방이 상기와 달라도 상기와 마찬가지의 소리 울림 억제 효과 및 ESL저감 효과를 얻을 수 있다. 또한 주성분과 부성분이 마찬가지인 유전체 세라믹스를 제1 보호부(PP1)와 각 유전체층(15)과 제2 보호부(PP2)에 이용한 것을 도시했지만, 제1 보호부(PP1)와 각 유전체층(15)과 제2 보호부(PP2)에 사용되는 유전체 세라믹스가 ε>1000 또는 클래스2(고유전율계)의 유전체 세라믹스라면, 각 유전체층(15)과 제1 보호부(PP1) 및 제2 보호부(PP2)에서 주성분과 부성분의 적어도 일방이 다른 경우에도, 상기와 마찬가지의 소리 울림 억제 효과 및 ESL저감 효과를 얻을 수 있다.
10: 적층 세라믹 콘덴서 11: 콘덴서 본체
P1: 제1 보호부 PP2: 제2 보호부
CP: 용량부 CP1: 고용량부
CP2: 저용량부 12: 제1 외부 전극
13: 제2 외부 전극 14, 14-1, 14-2: 내부 전극층
14co: 공용 내부 전극층
FI1: 고용량부의 내부 전극층의 대향 간격
FI2: 저용량부의 내부 전극층의 대향 간격
15, 15-1, 15-2: 유전체층 SA1, SA2, SA3: 평가용 샘플

Claims (4)

  1. 길이, 폭 및 높이로 규정된 실질적으로 직방체(直方體) 형상의 콘덴서 본체; 상기 콘덴서 본체가 대향하는 단부(端部)의 일방(一方)에 설치된 제1 외부 전극; 및 상기 콘덴서 본체가 대향하는 단부의 타방(他方)에 설치된 제2 외부 전극;을 구비한 적층 세라믹 콘덴서로서,
    상기 콘덴서 본체는 유전체로 구성된 제1 보호부;
    N층(N은 3이상의 정수)의 내부 전극층이 유전체층을 개재하여 적층된 용량부; 및
    유전체로 구성된 제2 보호부;
    를 동순서(同順序)로 높이 방향에 층 형상으로 배열되도록 포함하고,
    상기 N층의 내부 전극층은 각각의 윤곽 형상이 동등하며 높이 방향 일방으로부터 홀수번째의 상기 제1 외부 전극측의 단연(端緣)이 상기 제1 외부 전극에 전기적으로 접속되고, 높이 방향 일방으로부터 짝수번째의 상기 제2 외부 전극측의 단연이 상기 제2 외부 전극에 전기적으로 접속되고,
    상기 용량부는 상기 N층의 내부 전극층 중의 최상위층(最上位層) 및 최하위층(最下位層)을 제외하는 1층을 공용 내부 전극층으로 하여 상기 공용 내부 전극층으로부터 상기 최상위층까지를 포함하는 고용량부와 상기 최하위층으로부터 상기 공용 내부 전극층까지를 포함하는 저용량부를 높이 방향에 연속해서 포함하고,
    상기 고용량부에 포함되는 n1층(n1은 2 이상의 정수로 상기 공용 내부 전극층을 포함한다)의 내부 전극층의 대향 간격보다 상기 저용량부에 포함되는 n2층(n2는 2 이상의 정수로 상기 공용 내부 전극층을 포함한다)의 내부 전극층의 대향 간격이 넓고,
    상기 고용량부의 용량을 Ccp1로 하고, 상기 저용량부의 용량을 Ccp2로 했을 때, Ccp1과 Ccp2는 0.004
    Figure 112017039641364-pat00015
    Ccp2/Ccp1
    Figure 112017039641364-pat00016
    0.05의 조건을 만족하는 적층 세라믹 콘덴서.
  2. 삭제
  3. 제1항에 있어서,
    상기 고용량부에 포함되는 n1층의 내부 전극층의 대향 간격을 FI1로 하고, 상기 저용량부에 포함되는 n2층의 내부 전극층의 대향 간격을 FI2로 했을 때, FI1과 FI2는 4.0
    Figure 112015095127318-pat00007
    FI2/FI1
    Figure 112015095127318-pat00008
    12.6의 조건을 만족하는 적층 세라믹 콘덴서.
  4. 제1항 및 제3항 중 어느 한 항에 있어서,
    상기 적층 세라믹 콘덴서의 길이를 L로 하고, 폭을 W로 해 높이를 H로 했을 때, L과 W와 H는 L>H>W의 조건을 만족하는 적층 세라믹 콘덴서.
KR1020150138454A 2014-12-26 2015-10-01 적층 세라믹 콘덴서 KR101793004B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014264273A JP6218725B2 (ja) 2014-12-26 2014-12-26 積層セラミックコンデンサ
JPJP-P-2014-264273 2014-12-26

Publications (2)

Publication Number Publication Date
KR20160079631A KR20160079631A (ko) 2016-07-06
KR101793004B1 true KR101793004B1 (ko) 2017-11-02

Family

ID=56165019

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150138454A KR101793004B1 (ko) 2014-12-26 2015-10-01 적층 세라믹 콘덴서

Country Status (4)

Country Link
US (1) US9734950B2 (ko)
JP (1) JP6218725B2 (ko)
KR (1) KR101793004B1 (ko)
CN (1) CN105742054B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101762032B1 (ko) 2015-11-27 2017-07-26 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조 방법
KR101823246B1 (ko) * 2016-06-21 2018-01-29 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
JP6841611B2 (ja) * 2016-07-25 2021-03-10 太陽誘電株式会社 積層セラミックコンデンサ
JP6823976B2 (ja) 2016-09-06 2021-02-03 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP6823975B2 (ja) * 2016-09-06 2021-02-03 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7019946B2 (ja) 2016-12-05 2022-02-16 株式会社村田製作所 積層コンデンサ内蔵基板
KR102029529B1 (ko) * 2016-12-19 2019-10-07 삼성전기주식회사 적층 세라믹 커패시터
KR102516763B1 (ko) 2017-08-29 2023-03-31 삼성전기주식회사 복합 전자부품, 그 실장 기판
JP7089402B2 (ja) 2018-05-18 2022-06-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7145652B2 (ja) * 2018-06-01 2022-10-03 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7446705B2 (ja) * 2018-06-12 2024-03-11 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
KR102150551B1 (ko) * 2018-09-06 2020-09-01 삼성전기주식회사 전자 부품
JP2020096074A (ja) 2018-12-12 2020-06-18 太陽誘電株式会社 セラミック電子部品及び配線基板
JP7374594B2 (ja) 2019-02-25 2023-11-07 太陽誘電株式会社 セラミック電子部品、実装基板、セラミック電子部品の包装体、およびセラミック電子部品の製造方法
JP2020202220A (ja) * 2019-06-07 2020-12-17 株式会社村田製作所 積層セラミック電子部品
KR102273274B1 (ko) * 2019-11-21 2021-07-06 한국국토정보공사 지상 공간과 대칭되는 지하 공간에 관한 지하 공간 정보 생성 방법 및 장치
KR20220079232A (ko) * 2020-12-04 2022-06-13 삼성전기주식회사 적층형 커패시터

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012222290A (ja) * 2011-04-13 2012-11-12 Taiyo Yuden Co Ltd 積層セラミックコンデンサ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3085596B2 (ja) * 1991-11-29 2000-09-11 京セラ株式会社 積層セラミックコンデンサ
JPH07142285A (ja) * 1993-11-22 1995-06-02 Taiyo Yuden Co Ltd 積層セラミックコンデンサとその製造方法
JPH08162368A (ja) * 1994-12-02 1996-06-21 Murata Mfg Co Ltd 複合型積層コンデンサ
JPH1012475A (ja) * 1996-06-27 1998-01-16 Murata Mfg Co Ltd 積層型セラミック電子部品
JP2000124065A (ja) * 1998-10-15 2000-04-28 Matsushita Electric Ind Co Ltd 薄膜積層コンデンサ及び薄膜積層コンデンサの製造方法
US7075776B1 (en) * 2002-05-17 2006-07-11 Daniel Devoe Integrated broadband ceramic capacitor array
CN202120760U (zh) * 2011-06-08 2012-01-18 华新科技股份有限公司 抗噪声积层陶瓷电容器
KR101309479B1 (ko) 2012-05-30 2013-09-23 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체
US9330849B2 (en) * 2014-02-21 2016-05-03 Apple Inc. Non-uniform dielectric layer capacitor for vibration and acoustics improvement

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012222290A (ja) * 2011-04-13 2012-11-12 Taiyo Yuden Co Ltd 積層セラミックコンデンサ

Also Published As

Publication number Publication date
US20160189868A1 (en) 2016-06-30
JP6218725B2 (ja) 2017-10-25
JP2016127045A (ja) 2016-07-11
KR20160079631A (ko) 2016-07-06
CN105742054B (zh) 2019-05-28
US9734950B2 (en) 2017-08-15
CN105742054A (zh) 2016-07-06

Similar Documents

Publication Publication Date Title
KR101793004B1 (ko) 적층 세라믹 콘덴서
JP6382385B2 (ja) 積層セラミックキャパシタ
KR101452068B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터가 실장된 회로 기판
KR102076145B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판과 제조 방법
KR101647772B1 (ko) 적층 세라믹 콘덴서
KR101452054B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR101823246B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판
JP6000682B2 (ja) チップ型積層キャパシタ
EP2819134A2 (en) Laminated chip electronic component, board for mounting the same, and packing unit thereof
KR101532141B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품 실장 기판
KR101452057B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR101514559B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR20150084078A (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP2015026801A (ja) 積層セラミックキャパシタ、その製造方法及び積層セラミックキャパシタの実装基板
KR101462759B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR20190100857A (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP2016187036A (ja) 積層セラミックコンデンサ
KR101565643B1 (ko) 적층 세라믹 전자부품 및 그 실장 기판
KR101499726B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP6377957B2 (ja) 積層セラミックコンデンサ
JP6527612B2 (ja) 積層セラミックコンデンサ
JP6616929B2 (ja) 積層セラミックコンデンサ
JP2020061433A (ja) セラミック電子部品及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant