KR20080046603A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR20080046603A
KR20080046603A KR1020070119489A KR20070119489A KR20080046603A KR 20080046603 A KR20080046603 A KR 20080046603A KR 1020070119489 A KR1020070119489 A KR 1020070119489A KR 20070119489 A KR20070119489 A KR 20070119489A KR 20080046603 A KR20080046603 A KR 20080046603A
Authority
KR
South Korea
Prior art keywords
line
test
data
data line
electrostatic protection
Prior art date
Application number
KR1020070119489A
Other languages
English (en)
Other versions
KR100867307B1 (ko
Inventor
히로미츠 이시이
야요이 나카무라
Original Assignee
가시오게산키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가시오게산키 가부시키가이샤 filed Critical 가시오게산키 가부시키가이샤
Publication of KR20080046603A publication Critical patent/KR20080046603A/ko
Application granted granted Critical
Publication of KR100867307B1 publication Critical patent/KR100867307B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S345/00—Computer graphics processing and selective visual display systems
    • Y10S345/904—Display with fail/safe testing feature

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로서, 본 발명의 액정표시장치는 기판(1)과, 복수의 화소전극(4, 4R, 4G, 4B)과, 복수의 스위칭용 박막 트랜지스터(5)와, 복수의 주사라인(6)과, 복수의 데이터라인(7)을 갖는다. 또, 상기 기판(1)의 비표시영역 내에는 주사라인용 정전기 보호겸 테스트용 회로(14) 및 데이터라인용 정전기 보호겸 테스트용 회로(22)의 적어도 한쪽이 형성되어 있다. 상기 주사라인용 정전기 보호겸 테스트용 회로(14)는 상기 주사라인(6)에 접속되고, 발생하는 정전기에 의해 도통하는 보호소자(18)를 포함하는 정전기 보호회로 및 상기 주사라인(6)의 도통 상태를 검사하기 위한 검사회로를 구비하며, 상기 데이터라인용 정전기 보호겸 테스트용 회로(22)는 상기 데이터라인(7)에 접속되고, 발생하는 정전기에 의해 도통하는 보호소자(27)를 포함하는 정전기 보호회로 및 상기 데이터라인(7)의 도통 상태를 검사하기 위한 검사회로를 구비하고 있는 것을 특징으로 한다.
액티브기판, 표시영역, 주사라인, 화소전극, 데이터라인, 주사용 출력단자

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}
이 발명은 액정표시장치에 관한 것으로, 더욱 상세하게는, 정전기 보호회로 및 테스트용 회로를 구비한 액정표시장치에 관한 것이다.
종래의 액티브 매트릭스형의 액정표시장치는 정전기에 기인하는 스위칭용 박막 트랜지스터의 특성 시프트나 절연파괴 등의 불량을 방지할 필요가 있다. 특개 2005-93459호 공보에는, 이와 같은 정전기 보호회로를 갖는 액정표시장치가 개시되어 있다. 상기 선행문헌에 있어서, 정전기 보호회로는 매트릭스형상으로 설치된 복수의 주사라인과 복수의 데이터라인의 각 교점 근방에 화소전극 및 해당 화소전극에 접속된 스위칭용 박막 트랜지스터가 설치된 표시영역의 외측에, 주사라인용 정전기 보호라인 및 해당 주사라인용 정전기 보호라인과 각 주사라인의 사이에 설치된 주사라인용 정전기 보호용 박막 트랜지스터와, 데이터라인용 정전기 보호라인 및 해당 데이터라인용 정전기 보호라인과 각 데이터라인의 사이에 설치된 데이터라인용 정전기 보호용 박막 트랜지스터에 의해 구성되어 있다.
그러나, 상기 종래의 액정표시장치에서는, 표시영역의 외측에 주사라인용 정전기 보호라인 및 주사라인용 정전기 보호용 박막 트랜지스터와 데이터라인용 정전기 보호라인 및 데이터라인용 정전기 보호용 박막 트랜지스터를 설치하고 있으므로, 이들의 배치영역을 확보하기 위해, 액자 사이즈가 커져 버린다는 문제가 있었다. 여기에서, 액자 사이즈란, 환언하면, 액정표시장치의 표시패널에 있어서의 비표시영역의 사이즈인 것이며, 액정표시장치의 표시패널에 있어서의 표시영역을 제외하는 영역은 회화를 수납하는 액자형상인 것이기 때문에 이와 같이 불려진다.
또, 종래의 이와 같은 액정표시장치에 있어서, 선 결함 등의 검사를 실행하는 경우에는 표시영역의 외측에서 주사라인용 정전기 보호용 박막 트랜지스터 및 데이터라인용 정전기 보호용 박막 트랜지스터의 각 배치영역의 반대측에 테스트단자를 설치하는 것을 생각할 수 있다. 그 경우, 주사라인 및 데이터라인을 선택적으로 구동하는데는 테스트단자와 각 주사라인 및 각 데이터라인의 사이에 주사라인용 테스트용 박막 트랜지스터 및 데이터라인용 테스트용 박막 트랜지스터를 배치할 필요가 있으며, 이들의 배치영역을 확보하기 위해, 액자 면적이 보다 한층 커져 버린다는 문제가 있다.
그래서, 이 발명은 액자 면적을 작게 할 수 있는 액정표시장치를 제공하는 것을 목적으로 한다.
본 발명의 표시장치는, 표시영역(3)과 비표시영역이 책정된 기판(1)과, 상기 기판(1) 상에 배열된 복수의 화소전극(4, 4R, 4G, 4B)과, 상기 각 표시용 전극(4, 4R, 4G, 4B)에 접속되고 제어용 전극과 데이터용 전극을 갖는 복수의 스위칭용 박막 트랜지스터(5)와, 상기 각 스위칭용 박막 트랜지스터(5)의 게이트 전극에 접속된 복수의 주사라인(6)과, 상기 각 스위칭용 박막 트랜지스터(5)의 소스·드레인 전극에 접속된 복수의 데이터라인(7)을 갖는다. 또, 상기 기판(1)의 비표시영역 내에 형성되고, 주사라인용 정전기 보호겸 테스트용 회로(14) 및 데이터라인용 정전기 보호겸 테스트용 회로(22)의 적어도 한쪽을 갖는다. 상기 주사라인용 정전기 보호겸 테스트용 회로(14)는 상기 주사라인(6)에 접속되고, 발생하는 정전기에 의해 도통하는 보호소자(18)를 포함하는 정전기 보호회로 및 상기 주사라인(6)의 도통 상태를 검사하기 위한 검사회로를 구비하며, 상기 데이터라인용 정전기 보호겸 테스트용 회로(22)는 상기 데이터라인(7)에 접속되고, 발생하는 정전기에 의해 도통하는 보호소자(27)를 포함하는 정전기 보호회로 및 상기 데이터라인(7)의 도통 상태를 검사하기 위한 검사회로를 구비하고 있다.
청구항 제 1 항에 기재한 발명에 따르면, 기판상의 비표시영역 내에 주사라인용 정전기 보호겸 테스트용 회로를 설치하고 있으므로, 주사라인용 정전기 보호겸 테스트용 회로를 배치하기 위한 그것 전용의 배치영역이 불필요해지고, 그에 따라 액자 면적을 작게 할 수 있다.
청구항 제 13 항에 기재한 발명에 따르면, 기판상의 비표시영역 내에 데이터 라인용 정전기 보호겸 테스트용 회로를 설치하고 있으므로, 데이터라인용 정전기 보호겸 테스트용 회로를 배치하기 위한 그것 전용의 배치영역이 불필요해지고, 그에 따라 액자 면적을 작게 할 수 있다.
(제 1 실시형태)
도 1은 이 발명의 제 1 실시형태로서의 액정표시장치의 주요부의 등가회로적 평면도를 나타낸다. 이 액정표시장치는 액티브기판(1)과 해당 액티브기판(1)의 위쪽에 위치하는 대향기판(2)이 대략 사각형 틀형상의 시일재(도시하지 않음)를 통하여 서로 붙여지고, 시일재의 내측에 있어서의 양 기판(1, 2)간에 액정(도시하지 않음)이 봉입된 것으로 이루어져 있다. 이 경우, 액티브기판(1)의 하변부는 대향기판(2)으로부터 돌출되어 있다. 이하, 이 돌출된 부분을 돌출부(1a)라고 한다. 또, 도 1에 있어서, 일점쇄선으로 둘러싸여진 사각형상의 영역은 표시영역(3)으로 되어 있다.
액티브기판(1) 상의 표시영역(3)에는, 매트릭스형상으로 배치된 복수의 적, 녹, 청의 각 색 표시용의 화소전극(표시용 전극)(4R, 4G, 4B)과, 각 화소전극(4R, 4G, 4B)에 접속된 한쪽의 소스·드레인 전극을 갖는 스위칭용 박막 트랜지스터(5)와, 행방향으로 연장되고 각 스위칭용 박막 트랜지스터(5)의 게이트 전극(제어용 전극)에 주사신호를 공급하기 위한 주사라인(6)과, 각 스위칭용 박막 트랜지스터(5)의 다른쪽의 소스·드레인 전극(데이터용 전극)에 데이터 신호를 공급하기 위한 데이터라인(7)이 설치되어 있다.
여기에서, 도 1에 있어서, 화소전극(4R, 4G, 4B)은 겨우 4개×6개만 도시하고 있는 것은 도면의 명확화를 위한 것이며, 실제로는 수백개×수백개 혹은 그 이상의 개수가 배열되어 있다. 이 경우, 적색 표시용의 화소전극(4R)은 제(1＋3n)열(n는 0을 포함하는 플러스의 정수)에 배치되고, 녹색 표시용의 화소전극(4G)은 제(2＋3n)열에 배치되며, 청색 표시용의 화소전극(4B)은 제(3＋3n)열에 배치되어 있다.
주사라인(6)의 우단부는 표시영역(3)의 우측 및 하측에 설치된 주사용 드로잉선(8)을 통하여 액티브기판(1)의 돌출부(1a) 상의 우측의 점선으로 나타내는 주사라인 구동용 드라이버 탑재영역(9) 내의 상측에 설치된 주사용 출력단자(10)에 접속되어 있다. 데이터라인(7)의 하단부는 표시영역(3)의 하측에 설치된 데이터용 드로잉선(11)을 통하여 액티브기판(1)의 돌출부(1a) 상의 좌측의 점선으로 나타내는 데이터라인 구동용 드라이버 탑재영역(12) 내의 상측에 설치된 데이터용 출력단자(13)에 접속되어 있다.
주사라인 구동용 드라이버 탑재영역(9) 내에는 주사라인용 정전기 보호겸 테스트용 회로(14)가 설치되어 있다. 즉, 주사라인 구동용 드라이버 탑재영역(9) 내의 좌측에는 제 1, 제 2, 제 3 주사라인용 테스트단자(15, 16, 17)가 설치되어 있다. 주사라인 구동용 드라이버 탑재영역(9) 내에 있어서 각 주사용 출력단자(10)의 하측에는 주사라인용 정전기 보호겸 테스트용 박막 트랜지스터(18)가 설치되어 있다. 주사라인용 정전기 보호겸 테스트용 박막 트랜지스터(18)의 한쪽의 소스·드레인 전극은 그 상측의 주사용 출력단자(10)에 접속되어 있다. 주사라인용 정전 기 보호겸 테스트용 박막 트랜지스터(보호소자)(18)의 게이트 전극은 제 1 주사라인 테스트용 드로잉선(19)을 통하여 제 1 주사라인용 테스트단자(15)에 접속되어 있다.
도 1에 있어서, 주사라인용 정전기 보호겸 테스트용 회로(14)의 좌측에서부터 세어서 홀수번째의 주사라인용 정전기 보호겸 테스트용 박막 트랜지스터(18)의 다른쪽의 소스·드레인 전극은 제 2 주사라인 테스트용 드로잉선(20)을 통하여 제 2 주사라인용 테스트단자(16)에 접속되어 있다. 주사라인용 정전기 보호겸 테스트용 회로(14)의 좌측에서부터 세어서 짝수번째의 주사라인용 정전기 보호겸 테스트용 박막 트랜지스터(18)의 다른쪽의 소스·드레인 전극은 제 3 주사라인 테스트용 드로잉선(21)을 통하여 제 3 주사라인용 테스트단자(17)에 접속되어 있다.
데이터라인 구동용 드라이버 탑재영역(12) 내에는 데이터라인용 정전기 보호겸 테스트용 회로(22)가 설치되어 있다. 즉, 데이터라인 구동용 드라이버 탑재영역(12) 내의 좌측에는 제 1∼제 4 데이터라인용 테스트단자(23∼26)가 설치되어 있다. 데이터라인 구동용 드라이버 탑재영역(12) 내에 있어서 각 데이터용 출력단자(13)의 하측에는 데이터라인용 정전기 보호겸 테스트용 박막 트랜지스터(보호소자)(27)가 설치되어 있다. 데이터라인용 정전기 보호겸 테스트용 박막 트랜지스터(27)의 한쪽의 소스·드레인 전극은 그 상측의 데이터용 출력단자(13)에 접속되어 있다. 데이터라인용 정전기 보호겸 테스트용 박막 트랜지스터(27)의 게이트 전극은 제 1 데이터라인 테스트용 드로잉선(28)을 통하여 제 1 데이터라인용 테스트단자(23)에 접속되어 있다.
도 1에 있어서, 데이터라인용 정전기 보호겸 테스트용 회로(22)의 좌측에서부터 세어서 (1＋3n)번째의 데이터라인용 정전기 보호겸 테스트용 박막 트랜지스터(27)의 다른쪽의 소스·드레인 전극은 제 2 데이터라인 테스트용 드로잉선(29)을 통하여 제 2 데이터라인용 테스트단자(24)에 접속되어 있다. 데이터라인용 정전기 보호겸 테스트용 회로(22)의 좌측에서부터 세어서 (2＋3n)번째의 데이터라인용 정전기 보호겸 테스트용 박막 트랜지스터(27)의 다른쪽의 소스·드레인 전극은 제 3 데이터라인 테스트용 드로잉선(30)을 통하여 제 3 데이터라인용 테스트단자(25)에 접속되어 있다. 데이터라인용 정전기 보호겸 테스트용 회로(22)의 좌측에서부터 세어서 (3＋3n)번째의 데이터라인용 정전기 보호겸 테스트용 박막 트랜지스터(27)의 다른쪽의 소스·드레인 전극은 제 4 데이터라인 테스트용 드로잉선(31)을 통하여 제 4 데이터라인용 테스트단자(26)에 접속되어 있다.
주사라인 구동용 드라이버 탑재영역(9) 내의 하측에는 주사용 입력단자(32)가 설치되어 있다. 주사용 입력단자(32)는 그 하측에 설치된 주사용 드로잉선(33)을 통하여 그 하측에 설치된 주사용 외부접속단자(34)에 접속되어 있다. 데이터라인 구동용 드라이버 탑재영역(12) 내의 하측에는 데이터용 입력단자(35)가 설치되어 있다. 데이터용 입력단자(35)는 그 하측에 설치된 데이터용 드로잉선(36)을 통하여 그 하측에 설치된 데이터용 외부접속단자(37)에 접속되어 있다.
또한 도면의 명확화를 위해서, 도 1에서는 생략하고 있지만, 도 11에 도시되는 바와 같이, 액티브기판(1)의 주사라인 구동용 드라이버 탑재영역(9) 상에는 주사라인 구동 회로부를 내장하는 주사라인 구동용 드라이버 칩(101)이 탑재되어 있 다. 주사라인 구동용 드라이버 칩(101)의 외부전극은 땜납 볼(101a)에 의해, 주사용 출력단자(10), 제 1∼제 3 주사라인용 테스트단자(15∼17) 및 주사용 입력단자(32)에 COG(Chip On Glass)법에 의해 본딩되어 있다. 본딩방법은 납땜에 의하지 않고, 이방성 도전 접착재 등 다른 접합재에 의한 방법이라도 괜찮다.
또, 액티브기판(1)의 데이터라인 구동용 드라이버 탑재영역(12) 상에는 데이터라인 구동 회로부를 내장하는 데이터라인 구동용 드라이버 칩(102)이 탑재되어 있다. 데이터라인 구동용 드라이버 칩(102)의 외부전극은 땜납 볼(102a)에 의해 데이터용 출력단자(13), 제 1∼제 4 데이터라인용 테스트단자(23∼26) 및 데이터용 입력단자(35)에 COG법에 의해 본딩되어 있다. 이 경우도, 본딩방법은 납땜에 의한 방법에 따르지 않고, 이방성 도전 접착재 등 다른 접합재에 의한 방법이라도 괜찮다. 또, 상기에 있어서, 주사라인 구동용 드라이버 칩과 데이터라인 구동용 드라이버 칩은 각각 디스크리트가 아닌, 양자가 일체화된 원칩이어도 괜찮다.
다음으로, 이 액정표시장치의 일부의 구체적인 구조에 대해서 설명한다. 우선, 도 2는 도 1에 나타내는 스위칭용 박막 트랜지스터(5) 및 화소전극(4 (4R, 4G, 4B))의 부분 단면도를 나타낸다. 유리 등으로 이루어지는 액티브기판(1)의 상면의 소정 부분에는 크롬 등으로 이루어지는 게이트 전극(41), 해당 게이트 전극(41)에 접속된 주사라인(6) 및 해당 주사라인(6)에 접속된 주사용 드로잉선(8)(도 1 참조)이 설치되어 있다.
게이트 전극(41) 및 주사라인(6) 등을 포함하는 액티브기판(1)의 상면에는 질화실리콘으로 이루어지는 게이트 절연막(42)이 설치되어 있다. 게이트 전극(41) 상에 있어서의 게이트 절연막(42)의 상면의 소정 부분에는 진성 비정질실리콘으로 이루어지는 반도체 박막(43)이 설치되어 있다. 반도체 박막(43)의 상면 대략 중앙부에는 질화실리콘으로 이루어지는 채널 보호막(44)이 설치되어 있다.
채널 보호막(44)의 상면 양측 및 그 양측에 있어서의 반도체 박막(43)의 상면에는 n형 비정질실리콘으로 이루어지는 오믹컨택트층(45, 46)이 설치되어 있다. 한쪽의 오믹컨택트층(45)의 상면 및 그 근방의 게이트 절연막(42)의 상면의 소정 부분에는 크롬 등으로 이루어지는 한쪽의 소스·드레인 전극(47)이 설치되어 있다. 다른쪽의 오믹컨택트층(46)의 상면 및 게이트 절연막(42)의 상면의 소정 부분에는 크롬 등으로 이루어지는 다른쪽의 소스·드레인 전극(48), 해당 다른쪽의 소스·드레인 전극(48)에 접속된 데이터라인(7) 및 해당 데이터라인(7)에 접속된 데이터용 드로잉선(11)(도 1 참조)이 설치되어 있다.
여기에서, 스위칭용 박막 트랜지스터(5)는 게이트 전극(41), 게이트 절연막(42), 반도체 박막(43), 채널 보호막(44), 오믹컨택트층(45, 46) 및 소스·드레인 전극(47, 48)에 의해 구성되어 있다.
스위칭용 박막 트랜지스터(5) 및 데이터라인(7) 등을 포함하는 게이트 절연막(42)의 상면에는 질화실리콘으로 이루어지는 오버코트막(49)이 설치되어 있다. 오버코트막(49)의 상면의 소정 부분에는 ITO 등의 투명도전재료로 이루어지는 화소전극(4)이 설치되어 있다. 화소전극(4)은 오버코트막(49)의 소정 부분에 설치된 컨택트홀(50)을 통하여 한쪽의 소스·드레인 전극(47)에 접속되어 있다.
다음으로, 도 3은 도 1에 나타내는 주사라인 구동용 드라이버 탑재영역(9) 내의 좌측에서부터 세어서 홀수번째의 주사용 출력단자(10) 및 그것에 접속된 주사라인용 정전기 보호겸 테스트용 박막 트랜지스터(18) 등의 부분 단면도를 나타낸다. 주사라인용 정전기 보호겸 테스트용 박막 트랜지스터(18)는 도 2에 나타내는 스위칭용 박막 트랜지스터(5)와 대략 같은 구조이며, 게이트 전극(41), 게이트 절연막(42), 반도체 박막(43), 채널 보호막(44), 오믹컨택트층(45, 46) 및 소스·드레인 전극(47, 48)으로 이루어져 있다.
주사용 출력단자(10)는 액티브기판(1)의 상면에 설치된 크롬 등으로 이루어지는 하층 금속층(10a)과, 게이트 절연막(42)에 설치된 컨택트홀(51)을 통하여 노출된 하층 금속층(10a)의 상면 및 그 주위에 있어서의 게이트 절연막(42)의 상면에 설치된 크롬 등으로 이루어지는 상층 금속층(10b)의 2층 구조로 되어 있고, 오버코트막(49)에 설치된 개구부(52)를 통하여 노출되어 있다.
제 1 주사라인용 테스트단자(15)는 액티브기판(1)의 상면에 설치된 크롬 등의 금속층으로 이루어지고, 게이트 절연막(42) 및 오버코트막(49)에 설치된 개구부(53, 54)를 통하여 노출되어 있다. 제 2 주사라인용 테스트단자(16)는 액티브기판(1)의 상면에 설치된 크롬 등의 금속층으로 이루어지고, 게이트 절연막(42) 및 오버코트막(49)에 설치된 개구부(55, 56)를 통하여 노출되어 있다.
제 2 주사라인 테스트용 드로잉선(20)은 액티브기판(1)의 상면에 설치된 크롬 등으로 이루어지는 하층 드로잉선(20a)(도 1에 있어서 행방향으로 연장되는 선)과, 게이트 절연막(42)의 상면에 설치된 크롬 등으로 이루어지는 상층 드로잉선(20b)(도 1에 있어서 열방향으로 연장되는 선)으로 이루어지고, 상층 드로잉 선(20b)의 일단부는 게이트 절연막(42)에 설치된 컨택트홀(57)을 통하여 하층 드로잉선(20a)에 접속되어 있다.
그리고, 주사용 출력단자(10)의 하층 금속층(10b)은 액티브기판(1)의 상면에 설치된 크롬 등으로 이루어지는 주사용 드로잉선(8)에 접속되어 있다. 주사라인용 정전기 보호겸 테스트용 박막 트랜지스터(18)의 게이트 전극(41)은 액티브기판(1)의 상면에 설치된 크롬 등으로 이루어지는 제 1 주사라인 테스트용 드로잉선(19)을 통하여 제 1 주사라인용 테스트단자(15)에 접속되고, 한쪽의 소스·드레인 전극(47)은 주사용 출력단자(10)의 상층 금속층(10b)에 접속되며, 다른쪽의 소스·드레인 전극(48)은 상층 드로잉선(20b) 및 하층 드로잉선(20a)으로 이루어지는 제 2 주사라인 테스트용 드로잉선(20)을 통하여 제 2 주사라인용 테스트단자(16)에 접속되어 있다.
다음으로, 도 4는 도 1에 나타내는 주사라인 구동용 드라이버 탑재영역(9) 내의 좌측에서부터 세어서 짝수번째의 주사용 출력단자(10) 및 그것에 접속된 주사라인용 정전기 보호겸 테스트용 박막 트랜지스터(18) 등의 부분 단면도를 나타낸다. 도 4에 있어서, 도 3에 나타내는 경우와 다른 점에 대해서만 설명하면, 제 3 주사라인용 테스트단자(17)는 게이트 절연막(42)의 상면에 설치된 크롬 등의 금속층으로 이루어져 있다. 그리고, 주사라인용 정전기 보호겸 테스트용 박막 트랜지스터(18)의 다른쪽의 소스·드레인 전극(48)은 게이트 절연막(42)의 상면에 설치된 크롬 등으로 이루어지는 제 3 주사라인 테스트용 드로잉선(21)을 통하여 제 3 주사라인용 테스트단자(17)에 접속되어 있다.
이 경우, 제 3 주사라인 테스트용 드로잉선(21)은 도 1에 있어서 행방향으로 연장되는 부분(21a)도 열방향으로 연장되는 부분(21b)도 게이트 절연막(42)의 바로 위에 형성되어 있으며, 이 중, 열방향으로 연장되는 부분(21b)은 제 2 주사라인 테스트용 드로잉선(20) 중 도 1에 있어서 행방향으로 연장되는 부분(하층 드로잉선(20a))과 교차하지만, 그 사이에 게이트 절연막(42)이 개재되어 있기 때문에 쇼트하는 일은 없다.
다음으로, 도 5는 도 1에 나타내는 데이터라인 구동용 드라이버 탑재영역(12) 내의 좌측에서부터 세어서 (1＋3n)번째의 데이터용 출력단자(13) 및 그것에 접속된 데이터라인용 정전기 보호겸 테스트용 박막 트랜지스터(27) 등의 부분 단면도를 나타낸다. 데이터라인용 정전기 보호겸 테스트용 박막 트랜지스터(27)는 도 2에 나타내는 스위칭용 박막 트랜지스터(5)와 대략 같은 구조이며, 게이트 전극(41), 게이트 절연막(42), 반도체 박막(43), 채널 보호막(44), 오믹컨택트층(45, 46) 및 소스·드레인 전극(47, 48)으로 이루어져 있다.
데이터용 출력단자(13)는 게이트 절연막(42)의 상면에 설치된 크롬 등의 금속층으로 이루어지고, 오버코트막(49)에 설치된 개구부(61)를 통하여 노출되어 있다. 제 1 데이터라인용 테스트단자(23)는 액티브기판(1)의 상면에 설치된 크롬 등의 금속층으로 이루어지고, 게이트 절연막(42) 및 오버코트막(49)에 설치된 개구부(62, 63)을 통하여 노출되어 있다. 제 2 데이터라인용 테스트단자(24)는 액티브기판(1)의 상면에 설치된 크롬 등의 금속층으로 이루어지고, 게이트 절연막(42) 및 오버코트막(49)에 설치된 개구부(64, 65)를 통하여 노출되어 있다.
제 2 데이터라인 테스트용 드로잉선(29)은 액티브기판(1)의 상면에 설치된 크롬 등으로 이루어지는 하층 드로잉선(29a)(도 1에 있어서 행방향으로 연장되는 선)과, 게이트 절연막(42)의 상면에 설치된 크롬 등으로 이루어지는 상층 드로잉선(29b)(도 1에 있어서 열방향으로 연장되는 선)으로 이루어지며, 상층 드로잉선(29b)의 일단부는 게이트 절연막(42)에 설치된 컨택트홀(66)을 통하여 하층 드로잉선(29a)에 접속되어 있다.
그리고, 데이터용 출력단자(13)는 액티브기판(1)의 상면에 설치된 크롬 등으로 이루어지는 데이터용 드로잉선(11)에 접속되어 있다. 데이터라인용 정전기 보호겸 테스트용 박막 트랜지스터(27)의 게이트 전극(41)은 액티브기판(1)의 상면에 설치된 크롬 등으로 이루어지는 제 1 데이터라인 테스트용 드로잉선(28)을 통하여 제 1 데이터라인용 테스트단자(23)에 접속되고, 한쪽의 소스·드레인 전극(47)은 데이터용 출력단자(13)에 접속되며, 다른쪽의 소스·드레인 전극(48)은 상층 드로잉선(29b) 및 하층 드로잉선(29a)으로 이루어지는 제 2 데이터라인 테스트용 드로잉선(29)을 통하여 제 2 데이터라인용 테스트단자(24)에 접속되어 있다.
다음으로, 도 6은 도 1에 나타내는 데이터라인 구동용 드라이버 탑재영역(12) 내의 좌측에서부터 세어서 (2＋3n)번째의 데이터용 출력단자(13) 및 그것에 접속된 데이터라인용 정전기 보호겸 테스트용 박막 트랜지스터(27) 등의 부분 단면도를 나타낸다. 도 6에 있어서, 도 5에 나타내는 경우와 다른 점에 대해서만 설명하면, 제 3 데이터라인용 테스트단자(25)는 액티브기판(1)의 상면에 설치된 크롬 등의 금속층으로 이루어지고, 게이트 절연막(42) 및 오버코트막(49)에 설치된 개구 부(67, 68)를 통하여 노출되어 있다.
제 3 데이터라인 테스트용 드로잉선(30)은 액티브기판(1)의 상면에 설치된 크롬 등으로 이루어지는 하층 드로잉선(30a)(도 1에 있어서 행방향으로 연장되는 선)과, 게이트 절연막(42)의 상면에 설치된 크롬 등으로 이루어지는 상층 드로잉선(30b)(도 1에 있어서 열방향으로 연장되는 선)으로 이루어지며, 상층 드로잉선(30b)의 일단부는 게이트 절연막(42)에 설치된 컨택트홀(69)을 통하여 하층 드로잉선(30a)에 접속되어 있다.
그리고, 데이터라인용 정전기 보호겸 테스트용 박막 트랜지스터(27)의 다른쪽의 소스·드레인 전극(48)은 상층 드로잉선(30b) 및 하층 드로잉선(30a)으로 이루어지는 제 3 데이터라인 테스트용 드로잉선(30)을 통하여 제 3 데이터라인용 테스트단자(25)에 접속되어 있다. 이 경우, 제 3 데이터라인 테스트용 드로잉선(30) 중, 도 1에 있어서 열방향으로 연장되는 부분(상층 드로잉선(30b))은 제 2 데이터라인 테스트용 드로잉선(29) 중, 도 1에 있어서 행방향으로 연장되는 부분(하층 드로잉선(29a))과 교차하지만, 그 사이에 게이트 절연막(42)이 개재되어 있기 때문에 쇼트하는 일은 없다.
다음으로, 도 7은 도 1에 나타내는 데이터라인 구동용 드라이버 탑재영역(12) 내의 좌측에서부터 세어서 (3＋3n)번째의 데이터용 출력단자(13) 및 그것에 접속된 데이터라인용 정전기 보호겸 테스트용 박막 트랜지스터(27) 등의 부분 단면도를 나타낸다. 도 7에 있어서, 도 5에 나타내는 경우와 다른 점에 대해서만 설명하면, 제 4 데이터라인용 테스트단자(26)는 게이트 절연막(42)의 상면에 설치된 크 롬 등의 금속층으로 이루어지고, 오버코트막(49)에 설치된 개구부(70)를 통하여 노출되어 있다. 제 4 데이터라인 테스트용 드로잉선(31)은 게이트 절연막(42)의 상면에 설치된 크롬 등의 금속층으로 되어 있다.
그리고, 데이터라인용 정전기 보호겸 테스트용 박막 트랜지스터(27)의 다른쪽의 소스·드레인 전극(48)은 제 4 데이터라인 테스트용 드로잉선(31)을 통하여 제 4 데이터라인용 테스트단자(26)에 접속되어 있다. 이 경우, 제 4 데이터라인 테스트용 드로잉선(31) 중, 도 1에 있어서 열방향으로 연장되는 부분(31b)은 제 2 데이터라인 테스트용 드로잉선(29) 중, 도 1에 있어서 행방향으로 연장되는 부분(하층 드로잉선(29a)) 및 제 3 데이터라인 테스트용 드로잉선(30) 중, 도 1에 있어서 행방향으로 연장되는 부분(하층 드로잉선(30a))과 교차하지만, 그 사이에 게이트 절연막(42)이 개재되어 있기 때문에 쇼트하는 일은 없다.
다음으로, 상기 구성의 액정표시장치에 있어서, 액티브기판(1)의 제조공정 중에 있어서의 정전기 보호 동작에 대해서 설명한다. 실험결과에 따르면, 상기 구성의 액정표시장치에 있어서는 플러스의 정전기가 침입하며, 마이너스의 정전기가 침입하는 일은 없었다. 이 상황을 근거로 해서, 정전기에 대한 보호대책은 플러스의 정전기가 침입하는 경우에 대해서 강구했다. 이 때문에, 이하의 동작은 플러스의 정전기가 침입한 경우에 대해서 설명한다. 또, 액티브기판(1)의 제조공정 중에 있어서는, 제 1 주사라인용 테스트단자(15) 및 제 1 데이터라인용 테스트단자(23)에는 테스트용 프로브(도시하지 않음)가 접촉되어 있지 않다. 이 때문에, 주사라인용 정전기 보호겸 테스트용 박막 트랜지스터(18) 및 데이터라인용 정전기 보호겸 테스트용 박막 트랜지스터(27)는 플로팅(비도통) 상태로 되어 있다.
그런데, 도 1에 있어서 하측에서부터 세어서 홀수번째의 주사라인(61+2n) 중, 어느 1개의 주사라인(61)에 외부로부터 어떠한 이유에 의해 플러스의 정전기가 침입했다고 한다. 그러면, 해당 주사라인(61)에 주사용 드로잉선(8) 및 주사용 출력단자(10)를 통하여 접속된 주사라인용 정전기 보호겸 테스트용 박막 트랜지스터(18)가 온(도통) 상태로 되며, 해당 주사라인(61)으로부터 전류가 그것에 접속된 주사라인용 정전기 보호겸 테스트용 박막 트랜지스터(18)를 통하여 제 2 주사라인 테스트용 드로잉선(20)으로 흐르고, 제 2 주사라인 테스트용 드로잉선(20)이 고전위로 된다.
제 2 주사라인 테스트용 드로잉선(20)이 고전위가 되면, 도 1에 있어서 하측에서부터 세어서 홀수번째의 주사라인(61+2n) 중, 다른 모든 주사라인(61+2n)에 접속된 주사라인용 정전기 보호겸 테스트용 박막 트랜지스터(18)가 도통 상태로 되고, 제 2 주사라인 테스트용 드로잉선(20)으로부터 전류가 주사라인용 정전기 보호겸 테스트용 박막 트랜지스터(18)를 통하여 다른 모든 주사라인(61+2n)으로 흐르고, 도 1에 있어서 하측에서부터 세어서 홀수번째의 주사라인(61+2n)의 모든 것이 동전위로 된다. 이에 따라, 홀수번째의 주사라인(61+2n)에 접속된 각 스위칭용 박막 트랜지스터(5)에 인가되는 전하가 완화되고, 각 스위칭용 박막 트랜지스터(5) 및 각 절연막의 특성 변동이나 파괴를 방지할 수 있다.
도 1에 있어서 하측에서부터 세어서 짝수번째의 주사라인(62+2n) 중, 어느 1개의 주사라인(62)에 외부로부터 어떠한 이유에 의해 플러스의 정전기가 침입한 경우에는, 상기와 마찬가지의 정전기 보호 동작에 의해, 제 3 주사라인 테스트용 드로잉선(21)이 고전위가 되고, 도 1에 있어서 하측에서부터 세어서 짝수번째의 주사라인(62+2n)의 모든 것이 동전위로 된다. 이에 따라, 짝수번째의 주사라인(62+2n)에 접속된 각 스위칭용 박막 트랜지스터(5)에 인가되는 전하가 완화된다. 이렇게 해서, 주사라인(6)에 외부로부터 어떠한 이유에 의해 플러스의 정전기가 침입해도, 스위칭용 박막 트랜지스터(5) 및 각 절연막의 정전기에 기인하는 특성 변동이나 파괴 등의 불량이 방지된다.
한편, 도 1에 있어서 좌측에서부터 세어서 (1＋3n)번째의 적색 표시용의 데이터라인(71+3n) 중 어느 1개의 데이터라인(71)에 외부로부터 어떠한 이유에 의해 플러스의 정전기가 침입했다고 한다. 그러면, 해당 데이터라인(71)에 접속된 데이터라인용 정전기 보호겸 테스트용 박막 트랜지스터(27)가 도통 상태로 되고, 해당 데이터라인(71)으로부터 전류가 그것에 접속된 데이터라인용 정전기 보호겸 테스트용 박막 트랜지스터(27)를 통하여 제 2 데이터라인 테스트용 드로잉선(29)으로 흐르며, 제 2 데이터라인 테스트용 드로잉선(29)이 고전위로 된다.
제 2 데이터라인 테스트용 드로잉선(29)이 고전위가 되면, 적색 표시용의 데이터라인(7) 중 다른 모든 데이터라인(771+3n)에 접속된 데이터라인용 정전기 보호겸 테스트용 박막 트랜지스터(27)가 도통 상태로 되고, 제 2 데이터라인 테스트용 드로잉선(29)으로부터 전류가 데이터라인용 정전기 보호겸 테스트용 박막 트랜지스터(27)를 통하여 해당 나머지의 데이터라인(71+3n)으로 흐르고, 적색 표시용의 데이터라인(71+3n) 모두가 동전위로 된다.
도 1에 있어서 좌측에서부터 세어서 (2＋3n)번째 (또는 (3＋3n)번째)의 녹색 표시용(또는 청색 표시용)의 데이터라인(72+3n(73+3n))중 어느 1개의 데이터라인(72(73))에 외부로부터 어떠한 이유에 의해 플러스의 정전기가 침입한 경우에는, 상기와 마찬가지의 정전기 보호 동작에 의해, 제 3 데이터라인 테스트용 드로잉선(30)(또는 제 4 데이터라인 테스트용 드로잉선(31))이 고전위가 되고, 녹색 표시용(또는 청색 표시용)의 데이터라인(7) 모두가 동전위로 된다. 이렇게 해서, 데이터라인(72+3n(73+3n))에 외부로부터 어떠한 이유에 의해 플러스의 정전기가 침입해도, 스위칭용 박막 트랜지스터(5) 및 각 절연막의 정전기에 기인하는 특성 변동이나 파괴 등의 불량이 방지된다.
다음으로, 상기 구성의 액정표시장치의 점등검사방법에 대해서 설명한다. 우선, 모든 테스트단자(15∼17, 23∼26)에 검사장치에 접속된 테스트용 프로브(도시하지 않음)를 접촉시킨다. 그리고, 제 1에, 예를 들면, 제 2 주사라인용 테스트단자(16)에 구동전압을 공급하고, 또한, 제 2∼제 4 데이터라인용 테스트단자(24∼26)에 구동전압을 공급한 상태에서, 제 1 주사라인용 테스트단자(15) 및 제 1 데이 터라인용 테스트단자(23)에 게이트 전압을 공급하면, 도 1에 있어서, 하측에서부터 세어서 홀수번째의 행의 화소전극(4R, 4G, 4B)에 대응하는 화소가 점등한다. 이 때, 서로 인접하는 주사라인(6)간에서 쇼트가 발생하고 있는 경우에는, 이 쇼트가 발생하고 있는 부분에 대응하는 하측에서부터 세어서 짝수번째의 행의 화소전극(4R, 4G, 4B)에 대응하는 화소가 점등하고, 서로 인접하는 주사라인(6)간의 쇼트 불량이 검출된다. 또, 이때, 하측에서부터 세어서 홀수번째의 어느 행의 화소전극(4R, 4G, 4B)의 적어도 일부가 점등하지 않는 경우에는, 이것에 대응하는 행의 주사라인(6)이 단선하고 있게 되고, 주사라인(6)의 단선 불량이 검출된다. 마찬가지로 구동전압을 제 2 주사라인용 테스트단자(16)에 공급하지 않고, 제 2 주사라인용 테스트단자(17)에 공급함으로써, 하측에서부터 세어서 짝수번째의 행이 서로 인접하는 주사라인(6)과 쇼트하고 있는지 아닌지 및 하측에서부터 세어서 짝수번째의 행의 주사라인(6)이 단선하고 있는지 아닌지를 검출할 수 있다.
제 2에, 예를 들면, 제 1, 제 2 주사라인용 테스트단자(16, 17)에 구동전압을 공급하고, 또한, 제 2 데이터라인용 테스트단자(24)에 구동전압을 공급한 상태에 있어서, 제 1 주사라인용 테스트단자(15) 및 제 1 데이터라인용 테스트단자(23)에 게이트 전압을 공급하면, 모든 적색 표시용의 화소전극(4R)에 대응하는 화소가 점등한다. 이때, 서로 인접하는 데이터라인(7) 간에서 쇼트가 발생하고 있는 경우에는, 이 쇼트가 발생하고 있는 부분에 대응하는 녹색 표시용의 화소전극(4G) 혹은 청색 표시용의 화소전극(4B)에 대응하는 화소가 점등하며, 서로 인접하는 데이터라인(7) 간의 쇼트 불량이 검출된다. 또, 이때, 어느 열의 적색 표시용의 화소전 극(4R)의 적어도 일부가 점등하지 않는 경우에는, 이것에 대응하는 데이터라인(71+3n)이 단선하고 있게 되고, 데이터라인(71+3n)의 단선 불량이 검출된다. 녹색 표시용의 화소전극(4G) 및 청색 표시용의 화소전극(4B)에 대해서도, 구동전압을 제 2 데이터라인용 테스트단자(24)에 공급하지 않고, 제 2 데이터라인용 테스트단자(25 또는 26)에 공급함으로써, 적색 표시용의 화소전극(4R)과 마찬가지로 서로 인접한 데이터라인 간 (7)의 쇼트 및 해당 표시색의 표시용의 화소전극(4)이 접속된 데이터라인(72+3n 또는 73+3n)의 단선 불량을 검출할 수 있다.
그런데, 이 액정표시장치에서는, 도 1에 나타내는 바와 같이, 액티브기판(1)상의 표시영역(3)의 외측의 돌출부(1a) 상의 주사라인 구동용 드라이버 탑재영역(9) 내에, 주사라인용 정전기 보호겸 테스트용 회로(14), 즉, 주사라인용 정전기 보호겸 테스트용 박막 트랜지스터(18), 제 1∼제 3 주사라인 테스트용 드로잉선(19∼21) 및 제 1∼제 3 주사라인용 테스트단자(15∼17)를 설치하고 있으므로, 이들을 배치하기 위한 그들 전용의 배치영역이 불필요해지고, 그것에 따라서 액자 면적을 작게 할 수 있다.
또, 이 액정표시장치에서는, 도 1에 나타내는 바와 같이, 액티브기판 상(1)의 표시영역(3)의 외측의 돌출부(1a) 상의 데이터라인 구동용 드라이버 탑재영역(12) 내에, 데이터라인용 정전기 보호겸 테스트용 회로(22), 즉, 데이터라인용 정전기 보호겸 테스트용 박막 트랜지스터(27), 제 1∼제 4 데이터라인 테스트용 드로잉선(28∼31) 및 제 1∼제 4 데이터라인용 테스트단자(23∼26)를 설치하고 있으 므로, 이들을 배치하기 위한 그것 전용의 배치영역이 불필요해지며, 그것에 따라서 액자 면적을 작게 할 수 있다.
다음으로, 이 액정표시장치에 있어서, 주사라인 구동용 드라이버 탑재영역(9) 상에 주사라인 구동용 드라이버(도시하지 않음)를 탑재하고, 데이터라인 구동용 드라이버 탑재영역(12) 상에 데이터라인 구동용 드라이버(도시하지 않음)를 페이스 다운·본딩 등 적당한 방법에 의해 COG 실장하고, 실구동을 실행하는 경우의 일부에 대해서 설명한다. 이 경우, 주사라인 구동용 드라이버의 외부전극은 땜납, 이방도전성 재료, 금속 공정(共晶) 등 적절한 접속재료에 의해, 각각, 대응하는 주사용 출력단자(10), 제 1∼제 3 주사라인용 테스트단자(15∼17) 및 주사용 입력단자(32)에 접속되고, 데이터라인 구동용 드라이버의 외부전극은, 각각, 대응하는 데이터용 출력단자(13), 제 1∼제 4 데이터라인용 테스트단자(23∼26) 및 데이터용 입력단자(35)에 접속되어 있다.
그리고, 비선택 상태의 주사라인(6)에 주사라인 구동용 드라이버로부터 주사용 출력단자(10)를 통하여 전압 Vgl(예를 들면, Vgl=-20∼-15V)이 공급되어 있는 경우에는, 제 1 주사라인용 테스트단자(15)에도 주사라인 구동용 드라이버로부터 전압 Vgl이 공급되고, 모든 주사라인용 정전기 보호겸 테스트용 박막 트랜지스터(18)는 오프 상태로 홀딩되어 있다. 또, 제 2, 제 3 주사라인용 테스트단자(16, 17)에도 주사라인 구동용 드라이버로부터 전압 Vgl이 공급되며, 주사라인용 정전기 보호겸 테스트용 박막 트랜지스터(18)의 다른쪽의 소스·드레인 전극의 전위는 Vgl로 홀딩되어 있다.
이 상태에서, 주사라인 구동용 드라이버로부터, 주사용 출력단자(10) 및 주사용 드로잉선(8)을 통하여 전압 Vgh이 차례차례 공급되고, 각 주사라인(6) 주사된다.
그런데, 실구동 중에서는, 스위칭용 박막 트랜지스터(5)가 온 상태로 되는 시간은 그저 일순간이며, 대부분의 시간은 오프 상태이다. 따라서, 비선택 상태의 주사라인(6)에는 대부분의 시간 전압 Vgl이 공급되어 있다. 이 결과, 제 1 주사라인용 테스트단자(15)를 통하여 주사라인용 정전기 보호겸 테스트용 박막 트랜지스터(18)의 게이트 전극에 공급되는 전압 Vgl은 비선택 상태의 주사라인(6)에 공급되는 전압 Vgl과 마찬가지로 되고, 주사라인용 정전기 보호겸 테스트용 박막 트랜지스터(18)로부터의 리크전류를 저감할 수 있다.
또, 제 2, 제 3 주사라인용 테스트단자(16, 17)를 통하여 주사라인용 정전기 보호겸 테스트용 박막 트랜지스터(18)의 다른쪽의 소스·드레인 전극에 공급되는 전압 Vgl은 비선택 상태의 주사라인(6)에 접속된 주사용 출력단자(10)를 통하여 주사라인용 정전기 보호겸 테스트용 박막 트랜지스터(18)의 한쪽의 소스·드레인 전극에 공급되는 전압 Vgl과 같고, 주사라인용 정전기 보호겸 테스트용 박막 트랜지스터(18)로부터의 리크전류를 저감할 수 있다. 또한 제 2, 제 3 주사라인용 테스트단자(16, 17)에 공급되는 전압은 GND 전위 또는 그것 미만의 마이너스 전위라고 해도 좋다.
한편, 제 1 데이터라인용 테스트단자(23)에는 데이터라인 구동용 드라이버로부터 전압 Vgl이 공급되고, 모든 데이터라인용 정전기 보호겸 테스트용 박막 트랜 지스터(27)는 오프 상태로 홀딩되어 있다. 또, 제 2∼제 4 데이터라인용 테스트단자(24∼26)에는 데이터라인 구동용 드라이버로부터 그 베이스 전압(LSI-GND로 한다)이 공급되며, 제 2∼제 4 데이터라인 테스트용 드로잉선(29∼31)의 전위는 LSI-GND로 홀딩되어 있다.
이 상태에서 데이터라인 구동용 드라이버로부터, 화상데이터가 주사라인(6)의 주사 타이밍에 동기하여 출력되고, 데이터용 출력단자(13) 및 데이터용 드로잉선(11)을 통하여 각 데이터라인(7)에 공급된다.
이 경우, 모든 데이터라인용 정전기 보호겸 테스트용 박막 트랜지스터(27)가 오프 상태로 홀딩되어 있으면, 데이터라인(7)끼리는 고저항으로 분리되고, 데이터라인(7)에 데이터용 출력단자(13)를 통하여 공급되는 데이터신호가 서로 간섭하지 않도록 할 수 있으며, 또 데이터라인용 정전기 보호겸 테스트용 박막 트랜지스터(27)로부터의 리크전류를 저감할 수 있다.
여기에서, 도 5 및 도 6에 나타내는 바와 같이, 제 2, 제 3 데이터라인 테스트용 드로잉선(29, 30)은 상층 드로잉선(29b, 30b)의 일단부가 컨택트홀(66, 69)을 통하여 하층 드로잉선(29a, 30a)에 접속된 구조이며, 컨택트홀(66, 69)의 부분이 오버코트막(49)에 의해서 덮여져 있다. 그런데, 컨택트홀(66, 69)의 부분에 있어서의 오버코트막(49)에는 결함이 발생하기 쉽다.
한편, 컨택트홀(66, 69)의 부분에 있어서의 오버코트막(49) 상은 데이터라인 구동용 드라이버에 의해서 덮여지므로, 컨택트홀(66, 69)의 부분에 있어서의 오버코트막(49)에 결함이 있고, 또한, 컨택트홀(66, 69)의 부분에 있어서의 상층 드로 잉선(29b, 30b)과 데이터라인 구동용 드라이버의 사이에 전위차가 있으면, 이온의 이동에 의해, 컨택트홀(66, 69)의 부분에 있어서의 상층 드로잉선(29b, 30b)이 부식하는 원인으로 된다.
이것에 대해, 제 2∼제 4 데이터라인용 테스트단자(24∼26)에는 데이터라인 구동용 드라이버로부터 전압 LSI-GND가 공급되고, 제 2∼제 4 데이터라인 테스트용 드로잉선(29∼31)의 전위가 LSI-GND로 홀딩되어 있으면, 컨택트홀(66, 69)의 부분에 있어서의 상층 드로잉선(29b, 30b)과 데이터라인 구동용 드라이버의 사이에 전위차가 생기지 않으므로, 컨택트홀(66, 69)의 부분에 있어서의 오버코트막(49)에 결함이 있어도 상기와 같은 드로잉선의 부식이 발생하지 않도록 할 수 있다.
그런데, 도 3에 나타내는 바와 같이, 제 2 주사라인용 테스트단자(16)를 액티브기판(1)의 상면에 설치하면, 제 2 주사라인 테스트용 드로잉선(20)은 액티브기판(1)의 상면에 설치된 하층 드로잉선(20a)의 일단부를, 게이트 절연막(42)에 설치된 컨택트홀(57)을 통하여 게이트 절연막(42)의 상면에 설치된 하층 드로잉선(20a)에 접속시킨 구조로 할 필요가 있다. 따라서, 컨택트홀(57)이 필요하게 된다. 다음으로 설명하는 제 2 실시형태는 컨택트홀(57)을 필요로 하지 않는 것이다.
(제 2 실시형태)
도 8은 이 발명의 제 2 실시형태로서의 액정표시장치의 주사라인 구동용 드라이버 탑재영역(9)의 부분의 등가회로적 평면도를 나타내고, 도 9는 동일 제 2 실시형태로서의 액정표시장치의 도 3과 같은 단면도를 나타낸다. 이 액정표시장치에서는, 우선, 도 8에 나타내는 바와 같이, 제 2 주사라인용 테스트단자(16)는 제 1 주사라인용 테스트단자(15)의 상측에 배치되고, 제 2 주사라인 테스트용 드로잉선(20) 중 행방향으로 연장되는 공통된 부분은 주사라인 구동용 드라이버 탑재영역(9)의 위쪽측, 즉, 주사용 출력단자(10)측에 배치되어 있다.
또한 도 8에 있어서, 주사라인용 정전기 보호겸 테스트용 박막 트랜지스터(18)는 지그재그형상으로 배치하고 있지만, 이것은 좌측에서부터 세어서 짝수번째의 주사라인용 정전기 보호겸 테스트용 박막 트랜지스터(18)와 그 상측의 제 2 주사라인 테스트용 드로잉선(20)의 일부를 도면상 명확하게 하기 위함이다. 따라서, 주사라인용 정전기 보호겸 테스트용 박막 트랜지스터(18)는 도 8에 나타내는 바와 같이, 지그재그형상으로 배치해도 괜찮지만, 도 1에 나타내는 바와 같이, 동일 직선상에 배치하는 것이 바람직하다.
다음으로, 도 9에 나타내는 바와 같이, 제 2 주사라인용 테스트단자(16)는 게이트 절연막(42)의 상면에 설치된 크롬 등의 금속층으로 이루어지고, 오버코트막(49)에 설치된 컨택트홀(56)을 통하여 노출되어 있다. 그리고, 주사라인용 정전기 보호겸 테스트용 박막 트랜지스터(18)의 다른쪽의 소스·드레인 전극(19)은 게이트 절연막(42)의 상면에 설치된 크롬 등으로 이루어지는 제 2 주사라인 테스트용 드로잉선(20)을 통하여 제 2 주사라인용 테스트단자(16)에 접속되어 있다. 따라서, 도 3에 나타내는 컨택트홀(57)은 불필요해진다.
또한 도 10에 나타내는 바와 같이, 제 2 주사라인용 테스트단자(16)는 제 1 주사라인용 테스트단자(15)와 제 3 주사라인용 테스트단자(17)의 사이에 배치하고, 제 2 주사라인 테스트용 드로잉선(20)은 제 1 주사라인용 테스트단자(15)의 좌측을 통과하도록 배치하고, 제 2 주사라인 테스트용 드로잉선(20) 중 행방향으로 연장되는 공통된 부분은 주사라인 구동용 드라이버 탑재영역(9) 내에 있어서 주사용 출력단자(10)의 상측에 배치해도 괜찮다.
(그 외의 실시형태)
도 1에서는, 주사라인 구동용 드라이버 탑재영역(9)에 있어서, 주사라인용 정전기 보호겸 테스트용 박막 트랜지스터(18)를 좌측에서부터 세어서 홀수번째와 짝수번째로 나누고 있지만, 이것은, 상기한 바와 같이, 서로 인접하는 주사라인(6)간의 쇼트 불량을 검출할 수 있도록 하기 위함이다. 이와 같은 쇼트검사를 실행하지 않은 경우에는, 모든 주사라인용 정전기 보호겸 테스트용 박막 트랜지스터(18)의 다른쪽의 소스·드레인 전극을 제 3 주사라인 테스트용 드로잉선(21)을 통하여 제 3 주사라인용 테스트단자(17)에 접속하고, 제 2 주사라인 테스트용 드로잉선(20) 및 제 2 주사라인용 테스트단자(16)를 생략해도 괜찮다.
이와 같이 한 경우에는, 어느 1개의 주사라인(6)에 정전기가 침입했을 때의 전하 분산처를 나머지의 모든 주사라인(6)으로 할 수 있으므로, 정전기 내성을 향상할 수 있다. 또, 도 3에 나타내는 컨택트홀(57)이 불필요해지므로, 이와 같은 컨택트홀에 기인하는 드로잉선의 부식이 발생하지 않도록 할 수 있다.
또, 도 1에서는, 데이터라인 구동용 드라이버 탑재영역(12)에 있어서, 데이터라인 테스트용 박막 트랜지스터(18)를 적, 녹, 청의 각 색 표시용으로 나누고 있지만, 이것은, 상술한 바와 같이, 적, 녹, 청의 각 색별로 검사할 수 있도록 하기 위함이다. 이와 같은 각 색별의 검사를 실행하지 않는 경우에는, 또는 1개의 데이 터라인(6)에 스위칭용 박막 트랜지스터(5)를 통하여 복수색의 화소전극이 접속되어 있는 경우에는, 모든 데이터라인용 정전기 보호겸 테스트용 박막 트랜지스터(27)의 다른쪽의 소스·드레인 전극을 제 4 데이터라인 테스트용 드로잉선(31)을 통하여 제 4 데이터라인용 테스트단자(26)에 접속하고, 제 2, 제 3 데이터라인 테스트용 드로잉선(29, 30) 및 제 2, 제 3 데이터라인용 테스트단자(23, 24)를 생략해도 괜찮다.
이와 같이 한 경우에는, 어느 1개의 데이터라인(7)에 정전기가 침입했을 때의 전하 분산처를 나머지의 모든 데이터라인(6)으로 할 수 있으므로, 정전기 내성을 향상할 수 있다. 또, 도 5 및 도 6에 나타내는 컨택트홀(66, 69)이 불필요해지므로, 이러한 컨택트홀에 기인하는 드로잉선의 부식이 발생하지 않도록 할 수 있다. 이 경우, 실구동 중에 있어서 제 4 데이터라인용 테스트단자(26)에 공급하는 전압은 LSI-GND 전위 외에, Vsig 중심 또는 Vcom 중심의 전위로 해도 좋다. 실구동 중에 있어서 제 4 데이터라인용 테스트단자(26)에 공급하는 전압을 Vsig 중심 또는 Vcom 중심의 전위로 한 경우에는, 데이터라인용 정전기 보호겸 테스트용 박막 트랜지스터(27)의 양 소스·드레인 전극간의 전위차가 작아지므로, 리크전류를 보다 한층 저감할 수 있다.
또, 도 1에서는, 주사라인 구동용 드라이버 탑재영역(9)과 데이터라인 구동용 드라이버 탑재영역(12)을 분리하고 있지만, 주사라인 구동용 드라이버와 데이터라인 구동용 드라이버를 1칩화한 것이 시판되어 있고, 이와 같은 1칩 드라이버를 이용하는 경우에는, 주사라인 구동용 드라이버 탑재영역과 데이터라인 구동용 드라 이버 탑재영역은 연속해서 형성해도 좋다.
또, 도 1에서는, 주사라인 구동용 드라이버 탑재영역(9)과 데이터라인 구동용 드라이버 탑재영역(12)을 액티브기판(1)의 한 변인 돌출부(1a)에 형성한 것으로 하고 있지만, 액티브기판의 복수의 변을 돌출부로 하고, 각 돌출부에 주사라인 구동용 드라이버 탑재영역과 데이터라인 구동용 드라이버 탑재영역을 형성하도록 해도 괜찮다.
도 1은 이 발명의 제 1 실시형태로서의 액정표시장치의 주요부의 등가회로적 평면도.
도 2는 도 1에 나타내는 스위칭용 박막 트랜지스터 및 화소전극의 부분 단면도.
도 3은 도 1에 나타내는 주사라인 구동용 드라이버 탑재영역 내의 좌측에서부터 세어서 홀수번째의 주사용 출력단자 및 그것에 접속된 주사라인 테스트용 박막 트랜지스터 등의 부분 단면도.
도 4는 도 1에 나타내는 주사라인 구동용 드라이버 탑재영역 내의 좌측에서부터 세어서 짝수번째의 주사용 출력단자 및 그것에 접속된 주사라인 테스트용 박막 트랜지스터 등의 부분 단면도.
도 5는 도 1에 나타내는 데이터라인 구동용 드라이버 탑재영역 내의 좌측에서부터 세어서 (1＋3n)번째의 데이터용 출력단자 및 그것에 접속된 데이터라인 테스트용 박막 트랜지스터 등의 부분 단면도.
도 6은 도 1에 나타내는 데이터라인 구동용 드라이버 탑재영역 내의 좌측에서부터 세어서 (2＋3n)번째의 데이터용 출력단자 및 그것에 접속된 데이터라인 테스트용 박막 트랜지스터 등의 부분 단면도.
도 7은 도 1에 나타내는 데이터라인 구동용 드라이버 탑재영역 내의 좌측에서부터 세어서 (3＋3n)번째의 데이터용 출력단자 및 그것에 접속된 데이터라인 테스트용 박막 트랜지스터 등의 부분 단면도.
도 8은 이 발명의 제 2 실시형태로서의 액정표시장치의 주사라인 구동용 드라이버 탑재영역의 부분의 등가회로적 평면도.
도 9는 동일 제 2 실시형태로서의 액정표시장치의 도 3과 같은 단면도.
도 10은 도 8에 나타내는 경우의 변형예를 설명하기 위해 나타내는 바와 같은 등가회로적 평면도.
도 11은 도 1에 나타내는 액정표시장치를 정면 앞쪽측에서 본 측면도이다.
※도면의 주요부분에 대한 부호의 설명
1: 액티브기판
2: 대향기판
3: 표시영역
4, 4R, 4G, 4B: 화소전극
5: 스위칭용 박막 트랜지스터
6: 주사라인
7: 데이터라인
8: 주사용 드로잉선
9: 주사라인 구동용 드라이버 탑재영역
10: 주사용 출력단자
11: 데이터용 드로잉선
12: 데이터라인 구동용 드라이버 탑재영역
13: 데이터용 출력단자
14: 주사라인용 정전기 보호겸 테스트용 회로
15∼17: 제 1∼제 3 주사라인용 테스트단자
18: 주사라인용 정전기 보호겸 테스트용 박막 트랜지스터
19∼21: 제 1∼제 3 주사라인 테스트용 드로잉선
22: 데이터라인용 정전기 보호겸 테스트용 회로
23∼26: 제 1∼제 4 데이터라인용 테스트단자
27: 데이터라인용 정전기 보호겸 테스트용 박막 트랜지스터
28∼31: 제 1∼제 4 데이터라인 테스트용 드로잉선

Claims (23)

  1. 표시영역과 비표시영역을 갖는 기판과,
    상기 기판상에 배열된 복수의 표시용 전극과,
    상기 각 표시용 전극에 접속되고 제어용 전극과 데이터용 전극을 갖는 복수의 스위칭 소자와,
    상기 각 스위칭 소자의 제어용 전극에 접속된 복수의 주사라인과,
    상기 각 스위칭 소자의 데이터용 전극에 접속된 복수의 데이터라인과,
    상기 주사라인에 접속되고, 상시는 비도통 상태로 되며, 발생하는 정전기에 의해 도통 상태로 되는 보호소자를 포함하는 정전기 보호회로 및 상기 스위칭 소자를 통하여 상기 주사라인의 도통 상태를 검사하는 검사회로를 구비한 주사라인용 정전기 보호겸 테스트용 회로를 구비하고,
    상기 주사라인용 정전기 보호겸 테스트용 회로는 상기 기판의 비표시영역 내에 설치되어 있는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 기판상에 설치된 상기 주사라인용 정전기 보호겸 테스트용 회로는 주사라인 구동용 드라이버가 탑재되는 주사라인 구동용 드라이버 탑재영역 내에 설치되는 것을 특징으로 하는 액정표시장치.
  3. 제 2 항에 있어서,
    상기 주사라인 구동용 드라이버 탑재영역 내에 주사라인 구동용 드라이버 칩이 접속되는 복수의 주사용 출력단자 및 복수의 주사용 입력단자가 설치되어 있는 것을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서,
    상기 주사라인용 정전기 보호겸 테스트용 회로는 한쪽의 소스·드레인 전극을 상기 각 주사라인에 접속된 주사라인용 정전기 보호겸 테스트용 박막 트랜지스터와, 상기 각 주사라인용 정전기 보호겸 테스트용 박막 트랜지스터의 게이트 전극에 제 1 주사라인 테스트용 드로잉선을 통하여 접속된 제 1 주사라인용 테스트단자와, 상기 각 주사라인용 정전기 보호겸 테스트용 박막 트랜지스터의 다른쪽의 소스·드레인 전극에 다른 주사라인 테스트용 드로잉선을 통하여 접속된 다른 주사라인용 테스트단자를 갖는 것을 특징으로 하는 액정표시장치.
  5. 제 4 항에 있어서,
    주사라인 구동용 드라이버 탑재영역 내에 주사라인 구동용 드라이버 칩이 접속되는 복수의 주사용 출력단자 및 복수의 주사용 입력단자가 설치되고, 상기 주사라인 및 상기 주사라인용 정전기 보호겸 테스트용 박막 트랜지스터의 한쪽의 소스·드레인 전극은 상기 주사라인 구동용 드라이버 탑재영역 내에 설치된 주사용 출력단자에 접속되어 있는 것을 특징으로 하는 액정표시장치.
  6. 제 4 항에 있어서,
    상기 다른 주사라인 테스트용 드로잉선은 제 2, 제 3 주사라인 테스트용 드로잉선으로 이루어지고, 상기 다른 주사라인용 테스트단자는 제 2, 제 3 주사라인용 테스트단자로 이루어지며, 상기 주사라인 중 한쪽측에서부터 세어서 홀수번째의 주사라인은 그것에 대응하는 상기 주사라인용 정전기 보호겸 테스트용 박막 트랜지스터 및 상기 제 2 주사라인 테스트용 드로잉선을 통하여 상기 제 2 주사라인용 테스트단자에 접속되고, 상기 주사라인 중 한쪽측에서부터 세어서 짝수번째의 주사라인은 그것에 대응하는 상기 주사라인용 정전기 보호겸 테스트용 박막 트랜지스터 및 상기 제 3 주사라인 테스트용 드로잉선을 통하여 상기 제 3 주사라인용 테스트단자에 접속되어 있는 것을 특징으로 하는 액정표시장치.
  7. 제 6 항에 있어서,
    상기 제 2, 제 3 주사라인 테스트용 드로잉선은 동일 층 위에 서로 교차하지 않도록 배치되어 있는 것을 특징으로 하는 액정표시장치.
  8. 제 5 항에 있어서,
    모든 상기 주사라인용 정전기 보호겸 테스트용 박막 트랜지스터의 다른쪽의 소스·드레인 전극은 1개의 상기 주사라인 테스트용 드로잉선을 통하여 1개의 상기 주사라인용 테스트단자에 접속되어 있는 것을 특징으로 하는 액정표시장치.
  9. 제 4 항에 있어서,
    상기 기판상의 상기 주사라인 구동용 드라이버 탑재영역상에 주사라인 구동용 드라이버가 탑재되고, 실구동 중에, 상기 주사라인 구동용 드라이버로부터 상기 제 1 주사라인용 테스트단자에 전압 Vgl이 공급되도록 되어 있는 것을 특징으로 하는 액정표시장치.
  10. 제 1 항에 있어서,
    상기 기판상의 상기 비표시영역에, 상기 데이터라인에 접속되고, 상시는 오프상태로 되며, 발생하는 정전기에 의해 도통하는 정전기 보호회로 및 상기 데이터라인의 도통 상태 및 상기 표시용 전극의 점등상태를 검사하는 검사회로를 구비한 데이터라인용 정전기 보호겸 테스트용 회로가 설치되어 있는 것을 특징으로 하는 액정표시장치.
  11. 제 1 항에 있어서,
    상기 기판상에 설치된 상기 데이터라인용 정전기 보호겸 테스트용 회로는 데이터라인 구동용 드라이버가 탑재되는 데이터라인 구동용 드라이버 탑재영역 내에 설치되는 것을 특징으로 하는 액정표시장치.
  12. 제 11 항에 있어서,
    상기 데이터라인 구동용 드라이버 탑재영역 내에 데이터라인 구동용 드라이버 칩이 접속되는 복수의 데이터용 출력단자 및 복수의 데이터용 입력단자가 설치되어 있는 것을 특징으로 하는 액정표시장치.
  13. 표시영역과 비표시영역을 갖는 기판과,
    상기 기판상에 배열된 복수의 표시용 전극과,
    상기 각 표시용 전극에 접속되고, 제어용 전극과 데이터용 전극을 갖는 복수의 스위칭 소자와,
    상기 각 스위칭 소자의 제어용 전극에 접속된 복수의 주사라인과,
    상기 각 스위칭 소자의 데이터용 전극에 접속된 복수의 데이터라인과,
    상기 데이터라인에 접속되고, 상시는 비도통 상태로 되며, 발생하는 정전기에 의해 도통 상태로 되는 보호소자를 포함하는 정전기 보호회로 및 상기 스위칭 소자를 통하여 상기 데이터라인의 도통 상태를 검사하는 검사 회로를 구비한 데이터라인용 정전기 보호겸 테스트용 회로를 구비하고, 상기 데이터라인용 정전기 보호겸 테스트용 회로는 상기 기판의 비표시영역 내에 설치되어 있는 것을 특징으로 하는 액정표시장치.
  14. 제 13 항에 있어서,
    상기 기판상에 설치된 상기 데이터라인용 정전기 보호겸 테스트용 회로는 데이터라인 구동용 드라이버가 탑재되는 데이터라인 구동용 드라이버 탑재영역 내에 설치되는 것을 특징으로 하는 액정표시장치.
  15. 제 14 항에 있어서,
    상기 데이터라인 구동용 드라이버 탑재영역 내에 데이터라인 구동용 드라이버 칩이 접속되는 복수의 데이터용 출력단자 및 복수의 데이터용 입력단자가 설치되어 있는 것을 특징으로 하는 액정표시장치.
  16. 제 13 항에 있어서,
    상기 데이터라인용 정전기 보호겸 테스트용 회로는 한쪽의 소스·드레인 전극을 상기 각 데이터라인에 접속된 데이터라인용 정전기 보호겸 테스트용 박막 트랜지스터와, 상기 각 데이터라인용 정전기 보호겸 테스트용 박막 트랜지스터의 게이트 전극에 제 1 데이터라인 테스트용 드로잉선을 통하여 접속된 제 1 데이터라인용 테스트단자와, 상기 각 데이터라인용 정전기 보호겸 테스트용 박막 트랜지스터의 다른쪽의 소스·드레인 전극에 다른 데이터라인 테스트용 드로잉선을 통하여 접속된 다른 데이터라인용 테스트단자를 갖는 것을 특징으로 하는 액정표시장치.
  17. 제 16 항에 있어서,
    상기 데이터라인 구동용 드라이버 탑재영역 내에 데이터라인 구동용 드라이버 칩이 접속되는 복수의 데이터용 출력단자 및 복수의 데이터용 입력단자가 설치되고, 상기 데이터라인 및 상기 데이터라인용 정전기 보호겸 테스트용 박막 트랜지 스터의 한쪽의 소스·드레인 전극은 상기 기판상의 상기 데이터라인 구동용 드라이버 탑재영역 내에 설치된 상기 데이터용 출력단자에 접속되어 있는 것을 특징으로 하는 액정표시장치.
  18. 제 16 항에 있어서,
    상기 다른 데이터라인 테스트용 드로잉선은 제 2∼제 4 데이터라인 테스트용 드로잉선으로 이루어지고, 상기 다른 데이터라인용 테스트단자는 제 2∼제 4 데이터라인용 테스트단자로 이루어지며, 상기 데이터라인 중 제 1 색 표시용의 데이터라인은 그것에 대응하는 상기 데이터라인용 정전기 보호겸 테스트용 박막 트랜지스터 및 상기 제 2 데이터라인 테스트용 드로잉선을 통하여 상기 제 2 데이터라인용 테스트단자에 접속되고, 상기 데이터라인 중 제 2 색 표시용의 데이터라인은 그것에 대응하는 상기 데이터라인용 정전기 보호겸 테스트용 박막 트랜지스터 및 상기 제 3 데이터라인 테스트용 드로잉선을 통하여 상기 제 3 데이터라인용 테스트단자에 접속되며, 상기 데이터라인 중 제 3 색 표시용의 데이터라인은 그것에 대응하는 상기 데이터라인용 정전기 보호겸 테스트용 박막 트랜지스터 및 상기 제 4 데이터라인 테스트용 드로잉선을 통하여 상기 제 4 데이터라인용 테스트단자에 접속되어 있는 것을 특징으로 하는 액정표시장치.
  19. 제 16 항에 있어서,
    모든 상기 데이터라인용 정전기 보호겸 테스트용 박막 트랜지스터의 다른쪽 의 소스·드레인 전극은 1개의 상기 데이터라인 테스트용 드로잉선을 통하여 1개의 상기 데이터라인용 테스트단자에 접속되어 있는 것을 특징으로 하는 액정표시장치.
  20. 제 16 항에 있어서,
    상기 기판상의 상기 데이터라인 구동용 드라이버 탑재영역상에 데이터라인 구동용 드라이버가 탑재되고, 실구동 중에, 상기 데이터라인 구동용 드라이버로부터 상기 제 1 데이터라인용 테스트단자에 전압 Vgl이 공급되도록 되어 있는 것을 특징으로 하는 액정표시장치.
  21. 표시영역과 비표시영역이 책정된 기판과,
    상기 기판상에 배열된 복수의 표시용 전극과,
    상기 각 표시용 전극에 접속되고, 게이트 전극과 소스·드레인 전극을 갖는 복수의 스위칭용 박막 트랜지스터와,
    상기 각 스위칭용 박막 트랜지스터의 게이트 전극에 접속된 복수의 주사라인과,
    상기 각 스위칭용 박막 트랜지스터의 소스·드레인 전극에 접속된 복수의 데이터라인과,
    상기 주사라인에 접속되고, 발생하는 정전기에 의해 도통하는 보호소자를 포함하는 정전기 보호회로 및 상기 주사라인의 도통 상태를 검사하는 검사회로를 구비한 주사라인용 정전기 보호겸 테스트용 회로와,
    상기 데이터라인에 접속되고, 발생하는 정전기에 의해 도통하는 보호소자를 포함하는 정전기 보호회로 및 상기 데이터라인의 도통 상태를 검사하는 검사회로를 구비한 데이터라인용 정전기 보호겸 테스트용 회로를 구비하며,
    상기 주사라인용 정전기 보호겸 테스트용 회로 및 데이터라인용 정전기 보호겸 테스트용 회로는 상기 기판의 비표시영역 내에 설치되어 있는 것을 특징으로 하는 액정표시장치.
  22. 표시영역과 비표시영역이 책정된 기판과,
    상기 기판상에 배열된 복수의 표시용 전극과,
    상기 각 표시용 전극에 접속되고, 게이트 전극과 소스·드레인 전극을 갖는 복수의 스위칭용 박막 트랜지스터와,
    상기 각 스위칭용 박막 트랜지스터의 게이트 전극에 접속된 복수의 주사라인과,
    상기 각 스위칭용 박막 트랜지스터의 소스·드레인 전극에 접속된 복수의 데이터라인과,
    상기 기판의 비표시영역 내에 형성되고, 주사라인용 정전기 보호겸 테스트용 회로 및 데이터라인용 정전기 보호겸 테스트용 회로의 적어도 한쪽을 갖고,
    상기 주사라인용 정전기 보호겸 테스트용 회로는 상기 주사라인에 접속되며, 발생하는 정전기에 의해 도통하는 보호소자를 포함하는 정전기 보호회로 및 상기 주사라인의 도통 상태를 검사하기 위한 검사회로를 구비하고,
    상기 데이터라인용 정전기 보호겸 테스트용 회로는 상기 데이터라인에 접속되며, 발생하는 정전기에 의해 도통하는 보호소자를 포함하는 정전기 보호회로 및 상기 데이터라인의 도통 상태를 검사하기 위한 검사회로를 구비하고 있는 것을 특징으로 하는 액정표시장치.
  23. 표시영역과, 상기 표시영역의 외부에 배치되고 주사라인 구동용 드라이버 탑재영역 및 데이터라인 구동용 드라이버 탑재영역을 갖는 기판과,
    상기 기판상에 복수열×복수행으로 배열된 복수의 표시용 전극과,
    상기 각 표시용 전극에 접속되고, 게이트 전극과 소스·드레인 전극을 갖는 복수의 스위칭용 박막 트랜지스터와,
    상기 각 스위칭용 박막 트랜지스터의 게이트 전극에 접속된 복수행의 주사라인과,
    상기 각 스위칭용 박막 트랜지스터의 게이트 전극에 접속된 복수열의 데이터라인과,
    상기 각 주사라인에 접속되어 있고, 상기 주사라인을 접속하는 드로잉선과, 상기 주사라인과 상기 드로잉선의 사이에 배열된 주사라인용 정전기 보호겸 테스트용 박막 트랜지스터와, 주사라인용 정전기 보호겸 테스트용 박막 트랜지스터의 게이트 전극에 구동전압을 공급하기 위한 주사라인용 테스트단자를 포함하는 주사라인용 정전기 보호겸 테스트용 회로와,
    상기 각 데이터라인에 접속되어 있고, 상기 데이터라인을 접속하는 드로잉선 과, 상기 데이터라인과 상기 드로잉선의 사이에 배열된 데이터라인용 정전기 보호겸 테스트용 박막 트랜지스터와, 상기 데이터라인용 정전기 보호겸 테스트용 박막 트랜지스터의 게이트 전극에 구동전압을 공급하기 위한 데이터라인용 테스트단자를 포함하는 데이터라인용 정전기 보호겸 테스트용 회로를 구비하는 것을 특징으로 하는 액정표시장치.
KR1020070119489A 2006-11-22 2007-11-22 액정표시장치 KR100867307B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00315152 2006-11-22
JP2006315152A JP5140999B2 (ja) 2006-11-22 2006-11-22 液晶表示装置

Publications (2)

Publication Number Publication Date
KR20080046603A true KR20080046603A (ko) 2008-05-27
KR100867307B1 KR100867307B1 (ko) 2008-11-10

Family

ID=39416560

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070119489A KR100867307B1 (ko) 2006-11-22 2007-11-22 액정표시장치

Country Status (5)

Country Link
US (1) US8063865B2 (ko)
JP (1) JP5140999B2 (ko)
KR (1) KR100867307B1 (ko)
CN (1) CN101221330B (ko)
TW (1) TWI385453B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101143705B1 (ko) * 2009-09-28 2012-05-09 가시오게산키 가부시키가이샤 표시장치
KR20170026714A (ko) * 2015-08-26 2017-03-09 엘지디스플레이 주식회사 표시장치

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101458910B1 (ko) 2008-03-28 2014-11-10 삼성디스플레이 주식회사 표시 장치
TWI370310B (en) * 2008-07-16 2012-08-11 Au Optronics Corp Array substrate and display panel thereof
CN101630072B (zh) * 2008-07-18 2012-01-11 群康科技(深圳)有限公司 液晶显示面板
KR101592013B1 (ko) * 2008-10-13 2016-02-05 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
TWI393946B (zh) * 2009-05-21 2013-04-21 Au Optronics Corp 顯示裝置
JP5433309B2 (ja) * 2009-06-03 2014-03-05 株式会社ジャパンディスプレイ 表示装置
JP5585102B2 (ja) * 2010-02-01 2014-09-10 カシオ計算機株式会社 アクティブマトリクス型表示パネル用基板とこれを用いた液晶表示パネル
KR101113476B1 (ko) * 2010-03-10 2012-03-02 삼성모바일디스플레이주식회사 액정표시장치
CN102455553B (zh) * 2010-10-22 2016-05-04 京东方科技集团股份有限公司 Tft-lcd、阵列基板及其制造方法
TWI431388B (zh) 2010-12-15 2014-03-21 E Ink Holdings Inc 顯示裝置結構、電泳顯示器之顯示面板結構，以及顯示裝置製造方法
CN102540525B (zh) * 2010-12-30 2015-02-25 上海天马微电子有限公司 一种液晶显示装置
CN102692774A (zh) * 2012-05-23 2012-09-26 深圳市华星光电技术有限公司 液晶显示面板
US9520715B2 (en) 2012-09-25 2016-12-13 Shanghai Tianma Micro-electronics Co., Ltd. ESD protection device of touch panel
CN103294251B (zh) * 2012-09-25 2016-05-18 上海天马微电子有限公司 一种触摸屏的esd保护装置
WO2014073483A1 (ja) * 2012-11-08 2014-05-15 シャープ株式会社 アクティブマトリクス基板、及びこれを用いた表示装置
US9348182B2 (en) * 2012-11-08 2016-05-24 Sharp Kabushiki Kaisha Active matrix substrate and display device
CN103871354B (zh) * 2012-12-17 2016-03-02 上海中航光电子有限公司 一种用于显示器的切换装置、显示器
CN103018991B (zh) * 2012-12-24 2015-01-28 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
JP2014149429A (ja) 2013-02-01 2014-08-21 Japan Display Inc 液晶表示装置および液晶表示装置の製造方法
JP6173705B2 (ja) 2013-02-07 2017-08-02 株式会社ジャパンディスプレイ 表示装置
CN103345914B (zh) * 2013-07-19 2016-04-13 深圳市华星光电技术有限公司 一种用于显示面板的检测电路
KR102105369B1 (ko) * 2013-09-25 2020-04-29 삼성디스플레이 주식회사 표시 기판용 모기판, 이의 어레이 검사 방법 및 표시 기판
CN103926717B (zh) 2013-12-31 2016-09-14 上海中航光电子有限公司 显示面板的检测电路、显示面板及其检测方法
CN103913863B (zh) * 2014-03-18 2016-08-17 京东方科技集团股份有限公司 显示面板检测结构、显示面板及显示装置
CN103871341A (zh) * 2014-03-19 2014-06-18 深圳市华星光电技术有限公司 一种测试电路及显示面板
CN104021747A (zh) 2014-05-23 2014-09-03 京东方科技集团股份有限公司 面板功能测试电路、显示面板及功能测试、静电防护方法
CN104280970B (zh) * 2014-11-06 2017-12-22 上海天马微电子有限公司 阵列基板及液晶显示面板
TW201636690A (zh) 2015-04-01 2016-10-16 中華映管股份有限公司 主動元件陣列基板
CN104732947B (zh) * 2015-04-16 2017-02-22 京东方科技集团股份有限公司 一种驱动芯片、驱动板及其测试方法、显示装置
TWI588694B (zh) * 2015-06-12 2017-06-21 群創光電股份有限公司 觸控顯示裝置
CN105261317B (zh) * 2015-09-17 2018-05-29 京东方科技集团股份有限公司 数据线短接不良的检测方法和检测装置
CN105425492B (zh) * 2016-01-06 2018-12-11 京东方科技集团股份有限公司 阵列基板及其制备方法
KR102409881B1 (ko) * 2016-03-21 2022-06-17 삼성디스플레이 주식회사 표시 장치 및 쇼트 검사 방법
CN105789220B (zh) * 2016-03-24 2019-05-14 京东方科技集团股份有限公司 一种双栅线阵列基板、测试方法、显示面板和显示装置
WO2018043643A1 (ja) * 2016-09-02 2018-03-08 シャープ株式会社 アクティブマトリクス基板およびアクティブマトリクス基板を備えた表示装置
CN106444107B (zh) * 2016-10-27 2019-08-20 武汉华星光电技术有限公司 一种液晶盒测试电路、显示面板和装置
CN106601162B (zh) * 2016-12-23 2019-09-24 上海天马有机发光显示技术有限公司 显示面板及包含其的显示装置
KR102628756B1 (ko) * 2016-12-27 2024-01-24 삼성디스플레이 주식회사 표시 패널 및 표시 패널 크랙 검출 방법
CN106611089B (zh) * 2016-12-28 2019-11-19 北京华大九天软件有限公司 一种平行端口之间奇偶相间等电阻布线方法
CN106842749B (zh) * 2017-03-29 2019-11-15 武汉华星光电技术有限公司 液晶显示面板及液晶显示装置
CN107315293B (zh) * 2017-05-22 2020-08-11 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
JP7159536B2 (ja) * 2017-05-30 2022-10-25 凸版印刷株式会社 液晶表示装置
CN107402674B (zh) * 2017-07-28 2020-06-26 上海天马微电子有限公司 压力触控检测电路、方法和显示面板
US10923553B2 (en) * 2017-09-26 2021-02-16 Sharp Kabushiki Kaisha Display device
US10777107B2 (en) 2017-10-31 2020-09-15 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate, testing method and display apparatus
CN107578735A (zh) * 2017-10-31 2018-01-12 武汉华星光电技术有限公司 一种阵列基板、测试方法及显示装置
CN108766373B (zh) * 2018-05-08 2020-11-24 昆山龙腾光电股份有限公司 一种检测电路和液晶显示装置
CN108807492B (zh) * 2018-06-29 2021-12-28 京东方科技集团股份有限公司 显示面板及其制作方法、检测方法和显示装置
CN109584802B (zh) * 2019-01-04 2021-09-21 京东方科技集团股份有限公司 一种驱动电路及其工作方法、显示装置
CN109841535B (zh) * 2019-01-31 2022-04-15 合肥鑫晟光电科技有限公司 阵列基板及其制备方法、显示面板、显示装置
CN110111738B (zh) * 2019-05-31 2022-02-22 京东方科技集团股份有限公司 像素电路、显示基板、显示装置及驱动方法
CN113196159B (zh) * 2019-11-29 2023-07-14 京东方科技集团股份有限公司 显示基板和显示装置
CN111505854B (zh) 2020-04-29 2023-07-11 京东方科技集团股份有限公司 显示基板及显示装置
CN111489662B (zh) * 2020-05-15 2022-06-10 武汉华星光电技术有限公司 一种驱动基板、显示面板、显示屏及电子设备
CN111638617A (zh) 2020-06-05 2020-09-08 武汉华星光电技术有限公司 一种静电防护线路、静电防护线路制程方法及显示面板
US20240153417A1 (en) * 2021-07-20 2024-05-09 Chengdu Boe Optoelectronics Technology Co., Ltd. Array substrate, display panel, and method of testing array substrate
CN113690153B (zh) * 2021-08-10 2023-10-31 深圳市华星光电半导体显示技术有限公司 防止esd破坏tft的方法、tft的制备方法
CN115113446B (zh) * 2022-06-13 2023-08-08 武汉华星光电技术有限公司 显示模组、驱动方法及显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2792634B2 (ja) * 1991-06-28 1998-09-03 シャープ株式会社 アクティブマトリクス基板の検査方法
JP3247799B2 (ja) * 1994-06-09 2002-01-21 シャープ株式会社 液晶表示パネルおよびその検査方法
JPH09329796A (ja) * 1996-06-10 1997-12-22 Hitachi Ltd 液晶表示基板
KR100244182B1 (ko) * 1996-11-29 2000-02-01 구본준 액정표시장치
US5973658A (en) 1996-12-10 1999-10-26 Lg Electronics, Inc. Liquid crystal display panel having a static electricity prevention circuit and a method of operating the same
JP3667548B2 (ja) * 1998-03-27 2005-07-06 シャープ株式会社 アクティブマトリクス型液晶表示パネル及びその検査方法
JP3087730B2 (ja) * 1998-08-07 2000-09-11 株式会社日立製作所 液晶表示装置の製造方法
JP3718355B2 (ja) * 1998-11-26 2005-11-24 株式会社 日立ディスプレイズ 液晶表示装置
JP4141696B2 (ja) * 2002-01-31 2008-08-27 東芝松下ディスプレイテクノロジー株式会社 画像表示パネルとその製造方法、画像表示装置
JP4006304B2 (ja) * 2002-09-10 2007-11-14 株式会社 日立ディスプレイズ 画像表示装置
KR100956345B1 (ko) * 2003-07-02 2010-05-06 삼성전자주식회사 박막 트랜지스터 표시판
JP4385691B2 (ja) 2003-09-12 2009-12-16 カシオ計算機株式会社 表示パネルの静電気保護構造及び液晶表示パネル
JP2005115049A (ja) * 2003-10-08 2005-04-28 Sharp Corp アクティブマトリクス基板
JP4547957B2 (ja) 2004-03-24 2010-09-22 セイコーエプソン株式会社 電気光学装置および電子機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101143705B1 (ko) * 2009-09-28 2012-05-09 가시오게산키 가부시키가이샤 표시장치
US8477252B2 (en) 2009-09-28 2013-07-02 Casio Computer Co., Ltd. Display apparatus with gate leading lines of differing lengths
KR20170026714A (ko) * 2015-08-26 2017-03-09 엘지디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
JP2008129374A (ja) 2008-06-05
CN101221330B (zh) 2012-11-14
CN101221330A (zh) 2008-07-16
KR100867307B1 (ko) 2008-11-10
TWI385453B (zh) 2013-02-11
US8063865B2 (en) 2011-11-22
TW200832028A (en) 2008-08-01
US20080117345A1 (en) 2008-05-22
JP5140999B2 (ja) 2013-02-13

Similar Documents

Publication Publication Date Title
KR100867307B1 (ko) 액정표시장치
KR0160062B1 (ko) 플랫패널 표시장치용 어레이기판
US7675600B2 (en) Liquid crystal display panel and liquid crystal display apparatus having the same
KR100298995B1 (ko) 액정 표시 장치 및 그 검사 방법
CN101110443B (zh) 显示基板、其制造方法和具有显示基板的显示设备
US8228478B2 (en) Liquid crystal display device
US8203682B2 (en) Display substrate, method of manufacturing the same and display panel having the display substrate
US9097921B2 (en) Active matrix display device
KR20100130548A (ko) 표시 장치
KR20070028645A (ko) 박막트랜지스터 어레이 기판
JP2007226176A (ja) 薄膜トランジスタアレイ基板及び電子インク表示装置
US9405162B2 (en) Active matrix display device with auxiliary repair line
JP2010243524A (ja) 電気光学装置
KR20060116238A (ko) 어레이 기판을 검사하는 방법
KR20010015042A (ko) 액정표시장치
JP4921969B2 (ja) アレイ基板の製造方法
KR100576629B1 (ko) 액정표시장치의 ｔｆｔ어레이 기판 및 그 검사방법
KR20060024398A (ko) 기판의 검사 방법
KR101621560B1 (ko) 액정표시장치 테스트 패턴
JPWO2004109628A1 (ja) アレイ基板の検査方法
JPH08152652A (ja) フラットパネル表示装置用アレイ基板
KR20160090971A (ko) 표시장치용 표시패널 및 표시패널 검사 방법
US11971637B2 (en) Display device and method of inspection
JPH0359534A (ja) 液晶表示装置
US20240087492A1 (en) Display substrate, test method for the same and display device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141024

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151023

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161021

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171020

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181023

Year of fee payment: 11