KR101113476B1

KR101113476B1 - 액정표시장치

Info

Publication number: KR101113476B1
Application number: KR1020100021259A
Authority: KR
Inventors: 김정윤; 김철호; 이동훈; 박경순; 이승규
Original assignee: 삼성모바일디스플레이주식회사
Priority date: 2010-03-10
Filing date: 2010-03-10
Publication date: 2012-03-02
Also published as: US20110221719A1; KR20110101903A; US8937485B2

Abstract

본 발명의 액정표시장치는, 게이트라인들 및 데이터라인들의 교차부에 위치된 다수의 화소들을 구비한 화소부와, 상기 화소부의 일측에 위치되어 상기 게이트라인들 및 상기 데이터라인들로 구동신호를 공급하는 구동회로부와, 상기 데이터라인들과 연결되는 복수의 검사패드들을 포함하며,
상기 데이터라인들 각각은, 상기 화소부와 상기 구동회로부 사이에서 제1 레이어에 형성된 제1 라인 및 제2 레이어에 형성된 제2 라인 중 하나 이상의 라인을 경유하여 전기적으로 연결되며, 상기 제1 레이어 및 상기 제2 레이어 각각에서 이웃한 데이터라인들과 상이한 검사패드에 연결됨을 특징으로 한다.

Description

액정표시장치{Liquid Crystal Display}

본 발명은 액정표시장치에 관한 것으로, 특히 데이터라인의 안정성을 확보하면서 불량검사를 용이하게 할 수 있도록 한 액정표시장치에 관한 것이다.

액정표시장치는 소형화, 경량화 및 저전력 등의 이점을 가져 기존의 음극선관의 단점을 극복할 수 있는 대체 수단으로서 점차 주목받아 왔다. 이에 따라, 액정표시장치는 휴대폰 및 PDA(Portable digital assistor) 등의 휴대용 기기 뿐만 아니라 중대형 제품인 모니터 및 TV 등에도 장착되고 있다.

이와 같은 액정표시장치는 영상을 표시하는 방향에 따라 가로표시형 액정표시장치(Landscape type LCD)와 세로표시형 액정표시장치(Portrait type LCD)로 나뉠 수 있는데, 최근 영화감상 등에 적합한 표시장치가 주목받으면서 가로표시형 액정표시장치에 대한 수요가 급증하고 있다.

가로표시형 액정표시장치는 화면의 가로방향의 폭이 세로방향의 높이보다 크게 설정되는 것으로, 이와 같은 가로표시형 액정표시장치의 화소들을 구동하기 위한 구동회로부는 패널의 일측, 예컨대 화면의 우측에 구비될 수 있다.

단, 가로표시형 액정표시장치의 경우 가로 방향에 보다 많은 수의 화소들이 배치되므로 그만큼 많은 수의 데이터라인이 설계되게 된다.

이에 따라, 데이터라인들 간의 밀접도가 상승하게 되는데, 특히 구동회로부로부터 데이터라인들이 인출되는 영역은 협소한 영역에 많은 수의 데이터라인들이 설계되어야 하므로 인접한 데이터라인들 간의 이격거리가 충분히 확보되지 못하여 쇼트결함 등의 불량위험이 높다.

따라서, 본 발명의 목적은 데이터라인의 안정성을 확보하면서 불량검사를 용이하게 할 수 있도록 한 액정표시장치를 제공하는 것이다.

이와 같은 목적을 달성하기 위하여 본 발명은 게이트라인들 및 데이터라인들의 교차부에 위치된 다수의 화소들을 구비한 화소부와, 상기 화소부의 일측에 위치되어 상기 게이트라인들 및 상기 데이터라인들로 구동신호를 공급하는 구동회로부와, 상기 데이터라인들과 연결되는 복수의 검사패드들을 포함하며, 상기 데이터라인들 각각은, 상기 화소부와 상기 구동회로부 사이에서 제1 레이어에 형성된 제1 라인 및 제2 레이어에 형성된 제2 라인 중 하나 이상의 라인을 경유하여 전기적으로 연결되며, 상기 제1 레이어 및 상기 제2 레이어 각각에서 이웃한 데이터라인들과 상이한 검사패드에 연결됨을 특징으로 하는 액정표시장치를 제공한다.

여기서, 상기 데이터라인들 중, 상기 화소부와 상기 구동회로부 사이에서 연속적으로 배치되는 데이터라인들은 상기 검사패드들 중 제1 내지 제4 검사패드에 순차적으로 연결될 수 있다.

또한, 상기 데이터라인들 중 홀수 번째 컬럼라인의 화소들에 접속된 데이터선들과, 짝수 번째 컬럼라인의 화소들에 접속된 데이터선들은 상기 화소부의 상측 또는 하측 더미영역을 교번적으로 경유하여 상기 구동회로부에 접속될 수 있다.

여기서, 상기 복수의 검사패드들은 제1 내지 제4 검사패드를 포함하여 구성되고, 상기 데이터라인들 중 8k-7(k는 자연수) 또는 8k-6 번째 컬럼라인의 화소들에 접속된 데이터라인들은 상기 제1 검사패드에 접속되고, 상기 데이터라인들 중 8k-5 또는 8k-4 번째 컬럼라인의 화소들에 접속된 데이터라인들은 상기 제2 검사패드에 접속되며, 상기 데이터라인들 중 8k-3 또는 8k-2 번째 컬럼라인의 화소들에 접속된 데이터라인들은 상기 제3 검사패드에 접속되고, 상기 데이터라인들 중 8k-1 또는 8k 번째 컬럼라인의 화소들에 접속된 데이터라인들은 상기 제4 검사패드에 접속될 수 있다.

그리고, 상기 제1 검사패드 및 상기 제2 검사패드로 공급되는 검사신호의 전위는 상기 제3 검사패드 및 상기 제4 검사패드로 공급되는 검사신호의 전위와 상이하게 설정되거나, 상기 제1 검사패드 및 상기 제3 검사패드로 공급되는 검사신호의 전위는 상기 제2 검사패드 및 상기 제4 검사패드로 공급되는 검사신호의 전위와 상이하게 설정될 수 있다.

또한, 상기 데이터라인들은, 상기 화소부와 상기 구동회로부 사이에서, 상기 구동회로부로부터 인출되는 제1 영역(A 영역)에서는 상기 제1 레이어 및 상기 제2 레이어에 교번적으로 위치되고, 상기 화소들에 연결되는 제2 영역(B 영역)에서는 모두 상기 제2 레이어에 위치될 수 있다.

여기서, 상기 데이터라인들 중 상기 제1 영역에서 제1 레이어에 위치된 데이터라인들은, 상기 제1 영역과 상기 제2 영역 사이에 배치된 제3 영역(C 영역)에서 상기 제1 레이어에 위치된 제1 라인으로부터 컨택홀을 경유하여 상기 제2 레이어에 위치된 제2 라인으로 연결될 수 있다.

또한, 상기 데이터라인들 중 상기 제1 영역에서 제2 레이어에 위치된 데이터라인들은, 상기 제1 영역과 상기 제2 영역 사이에 배치된 제3 영역(C 영역)에서 상기 제2 레이어에 위치된 제2 라인으로부터 컨택홀을 경유하여 상기 제1 레이어에 위치된 제1 라인으로 연결된 후 상기 제1 라인으로부터 다른 컨택홀을 경유하여 상기 제2 레이어에 위치된 제2 라인으로 다시 연결될 수 있다.

또한, 상기 제2 영역에서 상기 제2 레이어에 위치되는 인접 데이터라인들 간의 이격거리는, 상기 제1 영역에서 상기 제1 레이어 및 상기 제2 레이어에 교번적으로 위치되는 인접 데이터라인들 간의 평면상 이격거리보다 크게 설계될 수 있다.

또한, 상기 화소들 각각은, 반도체층과, 게이트 절연막을 사이에 개재하고 상기 반도체층 상에 형성된 게이트 전극과, 층간 절연막을 사이에 개재하고 상기 게이트 전극 상에 형성되며 상기 반도체층과 연결되는 소스 및 드레인 전극을 구비한 박막 트랜지스터를 포함할 수 있다.

또한, 상기 제1 라인은 상기 게이트 전극과 동일한 레이어에 동일한 재료로 형성되고, 상기 제2 라인은 상기 소스 및 드레인 전극과 동일한 레이어에 동일한 재료로 형성될 수 있다.

또한, 상기 액정표시장치는 상기 화소부의 가로방향의 폭이 세로방향의 높이보다 크게 설정되어 가로표시형으로 구현될 수 있다.

이와 같은 본 발명에 의하면, 화소부와 구동회로부 사이에서 데이터라인들 각각이 제1 레이어에 형성된 제1 라인 및 제2 레이어에 형성된 제2 라인 중 하나 이상의 라인을 경유하여 전기적으로 연결되되, 제1 레이어 및 제2 레이어 모두에서 이웃한 데이터라인들은 상이한 검사패드에 연결된다. 이에 의해, 비주얼 인스펙션 등의 불량검사를 용이하게 할 수 있다.

또한, 인접한 데이터라인들 간의 이격거리를 충분히 확보하기 어려울만큼 협소한 영역에서는 데이터라인들을 제1 레이어 및 제2 레이어에 교번적으로 위치시킴에 의하여, 데이터라인들 간의 쇼트결함 등을 방지하여 데이터라인의 안정성을 확보할 수 있다.

도 1은 본 발명의 실시예에 의한 액정표시장치를 개략적으로 도시한 평면도이다.
도 2는 도 1의 화소들 각각에 포함된 박막 트랜지스터와 A, B, C 영역에 형성된 제1 및 제2 라인들을 개략적으로 도시한 요부 단면도이다.
도 3은 도 1에서 데이터라인들이 형성되는 배선영역을 확대 도시한 요부 평면도이다.
도 4a는 도 1 내지 도 3에 도시된 A 영역에서의 데이터라인들의 검사방법을 설명하기 위한 요부 평면도이다.
도 4b는 도 1 내지 도 3에 도시된 B 영역에서의 데이터라인들의 검사방법을 설명하기 위한 요부 평면도이다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.

도 1은 본 발명의 실시예에 의한 액정표시장치를 개략적으로 도시한 평면도로, 특히 액정표시패널을 도시한 것이다. 그리고, 도 2는 도 1의 화소들 각각에 포함된 박막 트랜지스터와 A, B, C 영역에 형성된 제1 및 제2 라인들을 개략적으로 도시한 요부 단면도이다.

우선, 도 1을 참조하면, 본 발명의 실시예에 의한 액정표시장치(100)는, 게이트라인들(G1 내지 Gn) 및 데이터라인들(D1 내지 Dm)의 교차부에 위치된 다수의 화소들(115)을 구비한 화소부(110)와, 화소들(115)로 구동신호를 공급하는 구동회로부(120)와, 데이터라인들(D1 내지 Dm)로 검사신호를 공급하는 복수의 검사패드들(TP)을 포함한다.

화소부(110)는 게이트라인들(G1 내지 Gn) 및 데이터라인들(D1 내지 Dm)의 교차부에 매트릭스 형태로 배치된 다수의 화소들(115)을 구비한다.

각각의 화소들(115)은 해당 게이트라인(G) 및 데이터라인(D)에 접속되는 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT)에 접속되는 스토리지 커패시터(Cst) 및 액정 커패시터(Clc)를 구비한다.

박막 트랜지스터(TFT)는 스토리지 커패시터(Cst) 및 액정 커패시터(Clc)의 접속노드와 데이터라인(D) 사이에 접속되고, 박막 트랜지스터(TFT)의 게이트 전극은 게이트라인(G)에 접속된다. 이와 같은 박막 트랜지스터(TFT)는 게이트라인(G)으로부터 주사신호가 공급될 때 턴-온되어, 데이터라인(D)으로부터 공급되는 데이터 신호를 스토리지 커패시터(Cst)로 공급한다.

스토리지 커패시터(Cst)는 박막 트랜지스터(TFT)를 경유하여 공급되는 데이터 신호에 대응되는 전압을 저장하고, 저장된 전압을 한 프레임 동안 유지한다.

액정 커패시터(Clc)는 박막 트랜지스터(TFT)와 접속되는 화소전극(미도시)과 공통전극(미도시) 사이의 액정을 등가적으로 표현한 것이다. 이와 같은 액정 커패시터(Clc)는 스토리지 커패시터(Cst)에 저장된 전압에 대응하여 액정의 광 투과율을 제어한다.

한편, 화소부(110)는, 일례로 가로방향의 폭이 세로방향의 높이보다 크게 설정될 수 있다. 즉, 본 실시예의 액정표시장치는 가로표시형으로 구현될 수 있다.

이 경우, 게이트라인들(G1 내지 Gn) 각각은 화소부(110)의 내부에서 장변방향을 따라 연결되어 동일한 로우라인에 위치된 화소들에 공통으로 접속되면서 구동회로부(120) 측으로 연장되어 연결된다.

그리고, 데이터라인들(D1 내지 Dm) 각각은 화소부(110)의 내부에서 단변방향을 따라 연결되어 동일한 컬럼라인의 화소들에 공통으로 접속되면서 화소부(110)의 상측 또는 하측 더미영역(배선영역)을 교번적으로 경유하여 구동회로부(120)에 접속된다.

이때, 가로표시형의 액정표시장치에서는 상대적으로 많은 수의 데이터라인들(D1 내지 Dm)이 배치되므로, 데이터라인들(D1 내지 Dm)은 화소부(110)의 상측 및 하측 더미영역에 분배되어 라우팅(routing)될 수 있다.

예컨대, 데이터라인들(D1 내지 Dm) 중 홀수 번째 컬럼라인의 화소들에 접속된 데이터라인들(D1, D3, ..., Dm-1)과 짝수 번째 컬럼라인의 화소들에 접속된 데이터라인들(D2, D4, ..., Dm)은 화소부(110)의 상측 또는 하측 더미영역을 교번적으로 경유하여 구동회로부(120)에 접속될 수 있다.

일례로, 도 1에 도시된 바와 같이, 홀수 번째 컬럼라인의 화소들에 접속된 데이터라인들(D1, D3, ..., Dm-1)은 화소부(110)의 상측 더미영역을 경유하여 구동회로부(120) 측으로 연장되어 구동회로부(120)에 접속되도록 설계되고, 짝수 번째 컬럼라인의 화소들에 접속된 데이터라인들(D2, D4, ..., Dm)은 화소부(110)의 하측 더미영역을 경유하여 구동회로부(120) 측으로 연장되어 구동회로부(120)에 접속될 수 있다.

구동회로부(120)는 화소부(110)의 일측에 위치되어 화소들(115)로 구동신호를 공급한다.

보다 구체적으로, 구동회로부(120)는 게이트라인들(G1 내지 Gn) 및 데이터라인들(D1 내지 Dm)을 통해 화소들(115)과 연결되어, 화소들(115)을 구동한다. 이를 위해, 구동회로부(120)는 게이트라인들(G1 내지 Gn)로 주사신호를 공급하는 게이트 구동회로(미도시)와 데이터라인들(D1 내지 Dm)로 데이터신호를 공급하는 데이터 구동회로(미도시)를 포함할 수 있다.

검사패드들(TP)은 패널의 일측에 구비될 수 있는 것으로, 데이터라인들(D1 내지 Dm)과 연결된다. 이와 같은 검사패드들(TP)은 비주얼 인스펙션(Visual Inspection, VI)과 같은 검사과정에서 데이터라인들(D1 내지 Dm)의 결함여부 및 결함영역을 검사하기 위한 검사신호를 공급받고, 이를 데이터라인들(D1 내지 Dm)로 인가한다.

단, 본 발명에서 데이터라인들(D1 내지 Dm)은, 구동회로부(120)부터 인출되는 제1 영역(이하, A 영역)에서는 인접한 데이터라인들끼리 상이한 레이어에 위치되고, 화소들에 연결되는 제2 영역(이하, B 영역)에서는 모두 동일한 레이어에 위치된다. 이때, 데이터라인들(D1 내지 Dm)은 A 영역과 B 영역 사이의 제3 영역(이하, C 영역)에서 컨택홀을 통해 상이한 레이어로 연결될 수 있다.

즉, 데이터라인들(D1 내지 Dm)은 화소부(110)와 구동회로부(120) 사이에서 연결될 때, 협소한 공간으로 인하여 인접한 데이터라인들 간의 충분한 이격거리를 확보하기 어려운 A 영역에서는 서로 다른 레이어, 예컨대 제1 레이어와 제2 레이어에 교번적으로 위치되도록 형성되고, A 영역에 비해 인접한 데이터라인들 간의 이격거리를 확보할 수 있는 B 영역에서는 모두 동일한 레이어, 예컨대 제2 레이어에 위치되도록 형성될 수 있다.

이때, A 영역, B 영역 및 C 영역은 패널의 설계구조에 따라 그 범위가 변경될 수 있는 것으로, 설명의 편의를 위하여 A 영역은 데이터라인들(D1 내지 Dm)의 안정성이 보장되는 이격거리가 확보되기 어려운 영역, 즉, 구동회로부(120)로부터 인출되는 구동회로부(120)의 인접 배선영역을 의미한다.

또한, B 영역은 화소들(115)과 연결되도록 화소부(110) 내부로 연장되는 영역으로, 데이터라인들(D1 내지 Dm)이 모두 동일한 레이어에 위치되더라도 충분한 이격거리가 확보될 수 있는 영역을 의미한다. 특히, 구동회로부(120)로부터 멀어질수록 연장되는 데이터라인들(D1 내지 Dm)의 수가 감소되어 배선들 간의 이격거리 확보를 위한 영역이 확보되므로, B 영역은 구동회로부(120)로부터 소정의 거리만큼 이격된 배선영역을 의미한다.

예컨대, 도 1에서는 화소부(110)의 상,하부에서 데이터라인들(D1 내지 Dm)이 수평으로 유지하면서 연장되는 것으로 도시하였지만, 연장되는 데이터라인들(D1 내지 Dm)의 수가 감소되는 B 영역에서는(혹은 C 영역을 포함하여) 적어도 일부의 데이터라인들(D1 내지 Dm)이 화소부(110) 측으로 소정의 기울기를 가지고 연장될 수 있다. 즉, B 영역에서는 감소된 일부 데이터라인들로 인해 확보된 영역을 활용하여 인접한 데이터라인들 간의 이격거리를 확보할 수 있다.

그리고, C 영역은 A 영역과 B 영역 사이에 배치되는 영역으로, B 영역만큼 데이터라인들(D1 내지 Dm) 간의 이격거리가 확보되지는 않더라도, 일부 데이터라인들이 중간에서 레이어를 변경하여 연장될 수 있는 컨택홀이 형성될 수 있는 정도의 영역이 확보되는 배선영역을 의미한다.

즉, 본 발명에서 데이터라인들(D1 내지 Dm)은 도 2에 도시된 바와 같이 공간이 협소한 A 영역에서는 서로 다른 레이어에 교번적으로 배치되고, 공간적 여유가 점차 확보되기 시작하는 C 영역에서는 중간에서 레이어를 변경하면서, 동일한 레이어에서도 인접한 데이터라인들 간의 이격거리가 확보되는 B 영역에서는 화소들(115) 각각의 박막 트랜지스터(TFT)와의 연결이 용이한 레이어에 나란히 형성될 수 있다.

이를 도 1 및 도 2를 결부하여 보다 상세히 설명하면, 데이터라인들(D1 내지 Dm)은 일례로 A 영역에서, 화소들(115)에 구비된 박막 트랜지스터(TFT)의 게이트 전극(230)이 형성되는 레이어와 동일한 제1 레이어와, 박막 트랜지스터(TFT)의 소스 및 드레인 전극(250, 260)이 형성되는 레이어와 동일한 제2 레이어에 교번적으로 배치될 수 있다.

여기서, 박막 트랜지스터(TFT)는 데이터라인들(D1 내지 Dm)의 단면적인 위치의 일례를 명확하게 개시하기 위하여 도시된 것으로, 기판(200) 상에 형성된 반도체층(210)과, 게이트 절연막(220)을 사이에 개재하고 반도체층(210) 상에 형성된 게이트 전극(230)과, 층간절연막(240)을 사이에 개재하고 게이트 전극(230) 상에 형성되며 반도체층(210)과 연결되는 소스 및 드레인 전극(250, 260)을 구비한다.

편의상, 이하에서는 데이터라인들(D1 내지 Dm) 각각의 일 영역을 구성하며 제1 레이어에 형성된 연결라인들을 제1 라인(SL1)이라 하고, 데이터라인들(D1 내지 Dm) 각각의 다른 일 영역을 구성하며 제2 레이어에 형성된 연결라인들을 제2 라인(SL2)이라 한다.

이때, 제1 라인(SL1)은 박막 트랜지스터(TFT)의 게이트 전극(230)과 동일한 레이어에 동일한 재료로 형성되고, 제2 라인(SL2)은 박막 트랜지스터(TFT)의 소스 및 드레인 전극(250, 260)과 동일한 레이어에 동일한 재료로 형성될 수 있다.

즉, 본 발명에 의한 데이터라인들(D1 내지 Dm) 각각은, 화소부(110)와 구동회로부(120) 사이에서 연결될 때 제1 레이어에 형성된 제1 라인(SL1) 및 제2 레이어에 형성된 제2 라인(SL2) 중 하나 이상의 라인을 경유하여 전기적으로 연결되되, 공간이 협소한 A 영역에서는 인접한 데이터라인들이 제1 레이어 및 제2 레이어에 교번적으로 위치되도록 형성된다. 이에 따라, 데이터라인들 간 쇼트결함 등에 의한 불량률을 저감할 수 있다.

이와 같은 데이터라인들(D1 내지 Dm)은 공간이 확보되기 시작하는 C 영역에서 층간절연막(240)을 관통하는 컨택홀(CH)에 의해 제1 라인(SL1)에서 제2 라인(SL2)으로, 혹은 제2 라인(SL2)에서 제1 라인(SL1)으로 연결된다. 한편, C 영역에서 데이터라인들(D1 내지 Dm) 각각의 레이어가 변경되는 위치나 그 횟수가 모두 동일한 것은 아니며, 이는 확보되는 공간이나 데이터라인들(D1 내지 Dm) 간의 저항편차 등에 따라 차등적용될 수 있다.

그리고, 데이터라인들(D1 내지 Dm)은 인접한 데이터라인들 간의 이격거리가 충분히 확보되는 B 영역에서는 각각 제2 라인(SL2)으로만 연결된 형태로 구현될 수 있다.

여기서, B 영역에서의 인접 데이터라인들 간의 이격거리(W4)는 A 영역에서 동일한 레이어에서 이웃하는 데이터라인들 간의 이격거리(W2)와 대략 동일 또는 유사하게 설계될 수 있다.

즉, B 영역에서 제2 레이어에 위치되는 인접 데이터라인들 간의 이격거리(W4)는, A 영역에서 제1 레이어 및 제2 레이어에 교번적으로 위치되는 인접 데이터라인들 간의 평면상 이격거리(W1)보다 크게 설계된다.

그리고, C 영역에서는 제1 레이어 및 제2 레이어에 교번적으로 위치되는 인접 데이터라인들 중 적어도 일부의 인접 데이터라인들 간의 이격거리(W3)가, A 영역에서의 인접 데이터라인들 간의 평면상 이격거리(W1) 보다는 크고, B 영역에서의 인접 데이터라인들 간의 이격거리(W4)보다는 작게 설계될 수 있다.

또한, 본 발명에서 데이터라인들(D1 내지 Dm)은, 제1 레이어 및 제2 레이어 각각에서 이웃한 데이터라인들과 상이한 검사패드(TP)에 연결된다.

이를 위해, 도 1에 도시된 바와 같이, 복수의 검사패드들(TP)은 제1 내지 제4 검사패드(TP1 내지 TP4)를 포함하여 구성되고, 화소부(110)의 상측 및 하측 더미영역 각각에서 연속적으로 배치되는 데이터라인들(D1 내지 Dm)은 제1 내지 제4 검사패드(TP1 내지 TP4)에 순차적으로 연결될 수 있다.

예컨대, 8k-7(k는 자연수) 또는 8k-6 번째 컬럼라인의 화소들에 접속된 데이터라인들(D1, D2, D9, D10, ...)은 제1 검사패드(TP1)에 접속되고, 8k-5 또는 8k-4 번째 컬럼라인의 화소들에 접속된 데이터라인들(D3, D4, D11, D12, ...)은 제2 검사패드(TP2)에 접속될 수 있다.

또한, 8k-3 또는 8k-2 번째 컬럼라인의 화소들에 접속된 데이터라인들(D5, D6, D13, D14, ...)은 제3 검사패드(TP3)에 접속되고, 8k-1 또는 8k 번째 컬럼라인의 화소들에 접속된 데이터라인(D7, D8, D15, D16, ...)들은 제4 검사패드(TP)에 접속될 수 있다.

이와 같이, 제1 레이어 및 제2 레이어 모두에서 이웃한 데이터라인들이 상이한 검사패드(TP)에 접속되면, A 영역 및 B 영역 모두에서 동일한 레이어에 위치된 인접 데이터라인들 간의 쇼트결함 등을 검출할 수 있을 뿐만 아니라 결함영역도 검출할 수 있는 장점을 가진다.

이에 대한 보다 상세한 설명은 도 3 내지 도 4b를 참조하여 후술하기로 한다.

도 3은 도 1에서 데이터라인들이 형성되는 배선영역을 확대 도시한 요부 평면도이다. 편의상, 도 3에서는 화소부의 상측 더미영역을 경유하여 연결되는 홀수 번째 데이터라인들 중 일부 데이터라인들만을 도시하기로 한다.

도 3을 참조하면, 데이터라인들(D1, D3, D5, D7, ...)은 A 영역에서 제1 레이어 및 제2 레이어에 교번적으로 위치된다.

예컨대, A 영역에서 8k-7 및 8k-3 번째 데이터라인들(D1, D5, D9, D13, ...)은 제2 레이어에 소스 및 드레인 금속으로 형성되는 제2 라인들(SL2)로 구현되고, 8k-5 및 8k-1 번째 데이터라인들(D3, D7, D11, D15, ...)은 제1 레이어에 게이트 금속으로 형성되는 제1 라인들(SL1)로 구현될 수 있다.

이에 따라, 도 1의 화소부(110)와 구동회로부(120) 사이의 배선영역에서 인접한 데이터라인들은 A 영역 내에서 상이한 레이어에 위치된다.

또한, 데이터라인들(D1, D3, D5, D7, ...)은 B 영역에서는 모두 동일한 레이어에 배치되며, 예컨대, B 영역에서는 모두 제2 레이어에 소스 및 드레인 금속으로 형성되는 제2 라인들(SL2)로 구현될 수 있다.

이 경우, A 영역에서 제1 레이어에 위치된 데이터라인들(D3, D7, D11, D15, ...)은 C 영역을 통과하는 동안 제1 레이어의 제1 라인(SL1)으로부터 컨택홀(CH)을 경유하여 제2 레이어의 제2 라인(SL2)으로 연결된다.

한편, 본 발명이 이에 한정되는 것은 아니나, A 영역에서 제2 레이어에 위치된 데이터라인들(D1, D5, D9, D13, ...) 중 적어도 일부는 A 영역에서 C 영역을 경유하여 B 영역으로 연결되는 동안 제2 라인(SL2)으로만 연결되지 않고, 중간에 제1 라인(SL1)을 경유하여 연결될 수도 있다.

즉, A 영역에서 제2 레이어에 위치된 데이터라인들(D3, D7, D11, D15, ...) 중 적어도 일부는 C 영역을 통과하는 동안, 제2 레이어의 제2 라인(SL2)으로부터 컨택홀(CH)을 경유하여 제1 레이어의 제1 라인(SL1)으로 연결된 후 다시 제1 라인(SL1)으로부터 다른 컨택홀(CH)을 경유하여 제2 레이어의 제2 라인(SL2)으로 연결될 수 있다.

이는 데이터라인들(D1, D3, D5, D7, ...) 간의 길이 편차로 인한 저항편차 또는 배선이 길어짐에 따른 안테나 효과 등을 저감하기 위하여 실험적으로 결정될 수 있는 것으로, 예컨대 C 영역에 진입하여 공간이 확보되는 대로 가장 긴 배선길이를 갖는 제1 데이터라인(D1)부터 배선이 형성되는 레이어를 변경하여 데이터라인들(D1, D3, D5, D7, ...) 간의 저항이 균일해지도록 설계할 수 있다.

단, 본 발명의 데이터라인들(D1, D3, D5, D7, ...)은 제1 레이어 및 제2 레이어를 통틀어 이웃한 데이터라인들과 상이한 검사패드(TP)에 연결된다.

예를 들어, 8k-7 번째 데이터라인들(D1, D9, ...)은 제1 검사패드(TP1)에 접속되고, 8k-5 번째 데이터라인들(D3, D11, ...)은 제2 검사패드(TP2)에 접속되며, 8k-3 번째 데이터라인들(D5, D13, ...)은 제3 검사패드(TP3)에 접속되고, 8k-1 번째 데이터라인들(D7, D15, ...)은 제4 검사패드(TP)에 접속될 수 있다.

이때, 데이터라인들(D1, D3, D5, D7, ...)과 제1 내지 제4 검사패드(TP1 내지 TP4)를 연결하는 연결라인들은 적어도 데이터라인들(D1, D3, D5, D7, ...)과의 교차부에서 제1 및 제2 레이어와 상이한 제3 레이어에 위치될 수 있다. 예컨대, 이들은 적어도 데이터라인들(D1, D3, D5, D7, ...)과의 교차부에서 화소전극과 동일한 레이어에 동일한 재료로 형성될 수 있다.

한편, 도 3에서는 화소부의 상측 더미영역을 경유하여 연결되는 홀수 번째 데이터라인들 중 일부 데이터라인들(D1, D3, ...)만을 도시하였으나, 화소부의 하측 더미영역을 경유하여 연결되는 짝수 번째 데이터라인들(D2, D4, ...)에도 본원발명의 기술사상이 동일하게 적용될 수 있음은 물론이다.

전술한 데이터라인들(D1, D3, D5, D7, ...)에 대한 비주얼 인스펙션 방법은 도 4a 내지 도 4b를 참조하여 후술하기로 한다.

도 4a는 도 1 내지 도 3에 도시된 A 영역에서의 데이터라인들의 검사방법을 설명하기 위한 요부 평면도이고, 도 4b는 도 1 내지 도 3에 도시된 B 영역에서의 데이터라인들의 검사방법을 설명하기 위한 요부 평면도이다.

우선, 도 4a를 참조하면, 제1 및 제2 검사패드(TP1, TP2)로 제1 전위를 갖는 검사신호를 공급하고, 제3 및 제4 검사패드(TP3, TP4)로는 제1 전위와 상이한 제2 전위를 갖는 검사신호를 공급한다.

예컨대, 제1 및 제2 검사패드(TP1, TP2)로는 플러스(+) 전위를 갖는 검사신호를 공급하고, 제3 및 제4 검사패드(TP3, TP4)로는 마이너스(-) 전위를 갖는 검사신호를 공급할 수 있다.

이 경우, A 영역 내에서 제1 레이어에 위치된 데이터라인들(D3, D7, D11, ...)은 교번적으로 플러스(+) 전위와 마이너스(-) 전위를 갖는 검사신호를 공급받는다. 따라서, 제1 레이어에서 이웃한 데이터라인들 간의 쇼트결함 등이 발생한 경우 이를 검출할 수 있을 뿐만 아니라, 상기 쇼트결함이 A 영역에서 발생한 것임을 알 수 있다.

이와 마찬가지로, A 영역 내에서 제2 레이어에 위치된 데이터라인들(D1, D5, D9, ...)도 교번적으로 플러스(+) 전위와 마이너스(-) 전위를 갖는 검사신호를 공급받는다. 따라서, 제2 레이어에서의 쇼트결함 여부 및 상기 쇼트결함이 발생된 영역을 확인할 수 있다.

한편, 제1 및 제3 검사패드(TP1, TP3)로 제1 전위를 갖는 검사신호를 공급하고, 제2 및 제4 검사패드(TP2, TP4)로는 제1 전위와 상이한 제2 전위를 갖는 검사신호를 공급하여 B 영역에서의 데이터라인들 간의 쇼트결함 여부 등을 검사할 수도 있다.

예컨대, 도 4b에 도시된 바와 같이 제1 및 제3 검사패드(TP1, TP3)로는 플러스(+) 전위를 갖는 검사신호를 공급하고, 제2 및 제4 검사패드(TP2, TP4)로는 마이너스(-) 전위를 갖는 검사신호를 공급할 수 있다.

이 경우, 데이터라인들(D1, D3, D5, D7, ...)이 모두 제2 레이어에 위치되는 B 영역 내에서 이웃한 데이터라인들은 서로 다른 전위의 검사신호를 공급받는다. 따라서, B 영역 내에서 인접하게 위치되는 데이터라인들 간에 쇼트결함이 발생한 경우, 쇼트결함의 발생여부를 검출할 수 있을 뿐만 아니라, 상기 쇼트결함이 B 영역(혹은 C 영역)에서 발생한 것임을 알 수 있다.

전술한 바와 같이, 본 발명에서는 데이터라인들 각각이, 화소부와 구동회로부 사이에서 제1 레이어에 형성된 제1 라인(SL1) 및 제2 레이어에 형성된 제2 라인(SL2) 중 하나 이상의 라인을 경유하여 전기적으로 연결되고, 제1 레이어 및 제2 레이어 모두에서 이웃한 데이터라인들과 상이한 검사패드에 연결된다. 이에 의해, 비주얼 인스펙션 등의 불량검사를 용이하게 할 수 있다.

한편, 전술한 실시예에서는 가로표시형 액정표시장치를 바람직한 실시예로 개시함과 아울러, 가로표시형 액정표시장치에서 배선영역에 조밀하게 배치되어야 하는 데이터라인들을 예로 들어 본 발명을 설명하였으나, 본 발명이 이에 한정되는 것은 아니다.

즉, 다수의 신호배선들이 협소한 영역 내에 조밀하게 배치됨과 아울러 상기 신호배선들에 대한 불량검사를 원활히 수행하기 위한 경우, 본 발명의 기술사상을 적용하여 협소한 영역 내에서 인접한 신호배선들을 상이한 레이어에 배치함과 아울러 신호배선들이 배치된 각각의 레이어에서 이웃한 신호배선들을 상이한 검사패드에 연결함에 의해, 불량검사를 원활히 수행할 수 있을 것이다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위 내에서 다양한 변형예가 가능함을 이해할 수 있을 것이다.

110: 화소부 120: 구동회로부
210: 반도체층 230: 게이트 전극
250, 260: 소스 및 드레인 전극 SL1: 제1 배선
SL2: 제2 배선 TP: 검사패드

Claims

게이트라인들 및 데이터라인들의 교차부에 위치된 다수의 화소들을 구비한 화소부와,
상기 화소부의 일측에 위치되어 상기 게이트라인들 및 상기 데이터라인들로 구동신호를 공급하는 구동회로부와,
상기 데이터라인들과 연결되는 복수의 검사패드들을 포함하며,
상기 데이터라인들 각각은, 상기 화소부와 상기 구동회로부 사이에서 제1 레이어에 형성된 제1 라인 및 제2 레이어에 형성된 제2 라인 중 하나 이상의 라인을 경유하여 전기적으로 연결되며, 상기 제1 레이어 및 상기 제2 레이어 각각에서 이웃한 데이터라인들과 상이한 검사패드에 연결되고,
상기 데이터라인들 중 홀수 번째 컬럼라인의 화소들에 접속된 데이터선들과, 짝수 번째 컬럼라인의 화소들에 접속된 데이터선들은 상기 화소부의 상측 또는 하측 더미영역을 교번적으로 경유하여 상기 구동회로부에 접속되는 것을 특징으로 하는 액정표시장치.
제1항에 있어서,
상기 데이터라인들 중, 상기 화소부와 상기 구동회로부 사이에서 연속적으로 배치되는 데이터라인들은 상기 검사패드들 중 제1 내지 제4 검사패드에 순차적으로 연결되는 액정표시장치.
삭제
제1항에 있어서,
상기 복수의 검사패드들은 제1 내지 제4 검사패드를 포함하여 구성되고,
상기 데이터라인들 중 8k-7(k는 자연수) 또는 8k-6 번째 컬럼라인의 화소들에 접속된 데이터라인들은 상기 제1 검사패드에 접속되고,
상기 데이터라인들 중 8k-5 또는 8k-4 번째 컬럼라인의 화소들에 접속된 데이터라인들은 상기 제2 검사패드에 접속되며,
상기 데이터라인들 중 8k-3 또는 8k-2 번째 컬럼라인의 화소들에 접속된 데이터라인들은 상기 제3 검사패드에 접속되고,
상기 데이터라인들 중 8k-1 또는 8k 번째 컬럼라인의 화소들에 접속된 데이터라인들은 상기 제4 검사패드에 접속되는 액정표시장치.
제4항에 있어서,
상기 제1 검사패드 및 상기 제2 검사패드로 공급되는 검사신호의 전위는 상기 제3 검사패드 및 상기 제4 검사패드로 공급되는 검사신호의 전위와 상이하게 설정되는 액정표시장치.
제4항에 있어서,
상기 제1 검사패드 및 상기 제3 검사패드로 공급되는 검사신호의 전위는 상기 제2 검사패드 및 상기 제4 검사패드로 공급되는 검사신호의 전위와 상이하게 설정되는 액정표시장치.
제1항에 있어서,
상기 데이터라인들은, 상기 화소부와 상기 구동회로부 사이에서, 상기 구동회로부로부터 인출되는 제1 영역(A 영역)에서는 상기 제1 레이어 및 상기 제2 레이어에 교번적으로 위치되고, 상기 화소들에 연결되는 제2 영역(B 영역)에서는 모두 상기 제2 레이어에 위치되는 액정표시장치.
제7항에 있어서,
상기 데이터라인들 중 상기 제1 영역에서 제1 레이어에 위치된 데이터라인들은, 상기 제1 영역과 상기 제2 영역 사이에 배치된 제3 영역(C 영역)에서 상기 제1 레이어에 위치된 제1 라인으로부터 컨택홀을 경유하여 상기 제2 레이어에 위치된 제2 라인으로 연결되는 액정표시장치.
제7항에 있어서,
상기 데이터라인들 중 상기 제1 영역에서 제2 레이어에 위치된 데이터라인들은, 상기 제1 영역과 상기 제2 영역 사이에 배치된 제3 영역(C 영역)에서 상기 제2 레이어에 위치된 제2 라인으로부터 컨택홀을 경유하여 상기 제1 레이어에 위치된 제1 라인으로 연결된 후 상기 제1 라인으로부터 다른 컨택홀을 경유하여 상기 제2 레이어에 위치된 제2 라인으로 다시 연결되는 액정표시장치.
제7항에 있어서,
상기 제2 영역에서 상기 제2 레이어에 위치되는 인접 데이터라인들 간의 이격거리는, 상기 제1 영역에서 상기 제1 레이어 및 상기 제2 레이어에 교번적으로 위치되는 인접 데이터라인들 간의 평면상 이격거리보다 크게 설계됨을 특징으로 하는 액정표시장치.
제1항에 있어서,
상기 화소들 각각은, 반도체층과, 게이트 절연막을 사이에 개재하고 상기 반도체층 상에 형성된 게이트 전극과, 층간 절연막을 사이에 개재하고 상기 게이트 전극 상에 형성되며 상기 반도체층과 연결되는 소스 및 드레인 전극을 구비한 박막 트랜지스터를 포함하는 액정표시장치.
제11항에 있어서,
상기 제1 라인은 상기 게이트 전극과 동일한 레이어에 동일한 재료로 형성되고, 상기 제2 라인은 상기 소스 및 드레인 전극과 동일한 레이어에 동일한 재료로 형성되는 액정표시장치.
제1항에 있어서,
상기 화소부의 가로방향의 폭이 세로방향의 높이보다 크게 설정되어 가로표시형으로 구현되는 액정표시장치.