JP2004212951A - 液晶表示素子及びその製造方法 - Google Patents

液晶表示素子及びその製造方法 Download PDF

Info

Publication number
JP2004212951A
JP2004212951A JP2003371883A JP2003371883A JP2004212951A JP 2004212951 A JP2004212951 A JP 2004212951A JP 2003371883 A JP2003371883 A JP 2003371883A JP 2003371883 A JP2003371883 A JP 2003371883A JP 2004212951 A JP2004212951 A JP 2004212951A
Authority
JP
Japan
Prior art keywords
line
insulating film
liquid crystal
gate
shorting bar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003371883A
Other languages
English (en)
Other versions
JP4064906B2 (ja
Inventor
Soon Young Park
巡 英 朴
Deok Won Lee
徳 遠 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of JP2004212951A publication Critical patent/JP2004212951A/ja
Application granted granted Critical
Publication of JP4064906B2 publication Critical patent/JP4064906B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract


【目的】 本発明の目的は、水平電界型液晶パネル内の残留直流成分を除去して画質を向上させることができる液晶表示素子及びその製造方法を提供することにある。
【解決手段】 本発明に係る液晶表示素子は、表示部と非表示部に定義された基板と、前記基板上に形成されたゲートラインと、前記ゲートラインと一直線に形成された共通ラインと、前記ゲートライン及び前記共通ラインと絶縁されるように交差して画素領域を決定するデータラインと、前記非表示部に位置して前記ゲートライン、前記共通ライン及び前記データラインのうちの少なくともいずれか一つと接続されて前記表示部の残留成分を蓄積して除去する少なくとも一つのキャパシタとを具備する。
【選択図】 図２

Description

本発明は液晶表示素子に関わり、特に、水平電界型液晶パネル内の残留直流成分を除去して画質を向上させることができる、液晶表示素子及びその製造方法に関するものである。
通常の液晶表示素子は、スイッチング素子として薄膜トランジスタ(Thin Film Transistor：以下”TFT”と言う)を利用して自然な動画像を表示している。このような液晶表示素子はブラウン管に比べて小型化が可能で、携帯用テレビ、ノートブック・コンピューター及びラップ−トップ型パーソナル・コンピューターなどのモニターとして商品化されている。
液晶表示素子は、画素がゲートラインとデータラインの交差部のそれぞれに配列された画素マトリクスに、テレビ信号のようなビデオ信号に該当する画像を表示する。画素のそれぞれは、データラインからのデータ信号の電圧レベルにより透過光量を調節する液晶セルを含む。TFTはゲートラインとデータラインの交差部に設置されて、ゲートラインからのスキャン信号(ゲートパルス)に応答して、液晶セルの方へ伝送されるデータ信号を切り換える。
このような液晶表示素子は、液晶を駆動させる電界の方向により垂直方向電界が印加される垂直電界型液晶表示素子と、水平電界が印加されて視野角が広くなる水平電界型液晶表示素子とに大別することができる。
水平電界型液晶表示素子は、垂直電界型液晶表示素子とは異なって、画素セル内の液晶が水平電界により水平方向を基準として回転することにより、視野角が広いという長所がある。
図１は、従来の水平電界型液晶表示素子の信号ラインを示す図面である。
図１を参照すると、TFTアレイが形成された下部基板(２)上には、共通電極に共通電圧(Vcom)を供給するための多数の共通ライン(CL１)〜(CLm)と、ゲート電極にゲート電圧を供給するための多数のゲートライン(GL１)〜(GLm)と、画素電極にデータ電圧を供給するための多数のデータライン(DL１)〜(DLn)を具備する。
共通ライン(CL１)〜(CLm)はゲートライン(GL１)〜(GLm)と並んだ方向にm個形成される。
ゲートライン(GL１)〜(GLm)は、共通ライン(CL１)〜(CLm)と並んだ方向に共通ライン(CL１)〜(CLm)と交番的にm個形成されて、TFTのゲート電極にゲート電圧を供給する。
データライン(DL１)〜(DLn)は、ゲートライン(GL１)〜(GLm)と垂直した方向にn個形成されて、データ信号をTFTのドレイン電極を通して画素電極に印加する。このようなデータライン(DL)と交差する共通ライン(CL)及びゲートライン(SL)の交差部には画素領域が形成されて、データライン(DL)とゲートライン(GL)の交差部には薄膜トランジスタが形成される。
供給ライン(SL)は共通ライン(CL)に共通電圧を供給する。この供給ライン(SL)は、少なくともゲートライン(GL１)〜(GLm)と垂直な方向に下部基板(２)の両側端に形成される。このような供給ライン(SL)と、ゲートライン(GL)、データライン(DL)及び共通ライン(CL)を含む信号ラインとの間には、静電気防止回路(４，８)が設置される。
従来、水平電界型液晶表示素子のゲートライン(GL１)〜(GLm)とデータライン(DL１)〜(DLn)は、TFTの製造誤差及び作業エラーにより断線する事故が時々発生した。ゲートライン(GL１)〜(GLm)が断線した場合、一部TFTが駆動しなくなり、またデータライン(DL１)〜(DLn)が断線した場合、一部TFTにデータ信号が供給されなくなる。このようなゲートライン(GL１)〜(GLm)及びデータライン(DL１)〜(DLn)が断線しているのかの可否は、図示しないテスト回路で検査する。テストが完了した後、テスト信号や液晶パネル内の残留直流成分は供給ライン(SL)を経由してバイパスすることにより除去される。
一方、TFTの動作をテストするために、それぞれのゲートショーティングバー(１２)とデータショーティングバー(１０)に電圧を加えて得た出力電圧値でTFTの正常的な動作可否を感知する。
ゲートショーティングバー(１２)は、ゲートライン(GL)及び共通ライン(CL)の中の少なくともいずれか一つと連結されており、データショーティングバー(１０)は、データライン(DL)に連結されている。ゲートショーティングバー(１２)に接続されたゲートライン(GL)及び共通ライン(CL)の中の少なくともいずれか一つは、静電気を防止することができる静電気防止回路(８)を通して供給ライン(SL)と接続されており、データショーティングバー(１０)に接続されたデータライン(DL)は、静電気を防止することができる静電気防止回路(４)を通して供給ライン(SL)に接続されている。供給ライン(SL)は下部基板(２)の表示領域の周囲を取り囲み、データライン(DL)、ゲートライン(GL)及び共通ライン(CL)のそれぞれの両縁端に形成された静電気防止回路(４、８)に連結されている。
このように、従来の液晶表示素子は、供給ライン(SL)を通してバイパスループ(bypass loop)が形成されていて、このバイパスループを通して液晶パネル内に残留する直流成分や電源オフ信号はバイパスされて自然放電することにより除去される。
しかし、バイパスループと信号ラインとの接触不良、あるいはバイパスループの欠陷が発生した場合、残留直流成分が液晶パネルの表示領域に加えられることにより、液晶パネル内の汚染物質が励起されて表示領域の画質が低下する。特に、図示しない液晶注入口の周辺を中心に染みなどが現われて画質が低下する問題点がある。
従って、本発明の目的は、水平電界型液晶パネル内の残留直流成分を除去して画質を向上させることができる液晶表示素子及びその製造方法を提供することにある。
上記の目的を達成するために、本発明に係る液晶表示素子は、表示部と非表示部に定義された基板と、前記基板上に形成されたゲートラインと、前記ゲートラインと平行に形成された共通ラインと、前記ゲートライン及び前記共通ラインと絶縁されるように交差して画素領域を決定するデータラインと、前記非表示部に位置して前記ゲートライン、前記共通ライン及び前記データラインのうちの少なくともいずれか一つと接続されて、前記表示部の残留成分を蓄積して除去する少なくとも一つのキャパシタを具備することを特徴とする。
前記液晶表示素子は、前記基板の表示部に形成されて前記共通ラインと接続された共通電極と、前記ゲートライン及び前記データラインの交差部に形成された薄膜トランジスタと、前記ゲートラインと前記データラインの間に形成されたゲート絶縁膜と、前記薄膜トランジスタを保護するために前記ゲート絶縁膜上に形成された保護膜と、前記薄膜トランジスタと接続されて前記共通電極と水平電界を生成する画素電極をさらに具備することを特徴とする。
前記キャパシタは、前記ゲートライン及び前記共通ラインのうちの少なくともいずれか一つと接続された第１キャパシタと、前記データラインと接続された第２キャパシタとを含むことを特徴とする。
前記液晶表示素子は、前記基板の非表示部に形成されて前記第１キャパシタに接続された第１静電気防止手段と、前記基板の非表示部に形成されて前記第２キャパシタに接続された第２静電気防止手段とをさらに具備することを特徴とする。
前記第１キャパシタは、前記第１静電気防止手段と接続された第１ショーティングバーと、前記第１ショーティングバー上に形成された少なくとも一層の絶縁膜と、前記少なくとも一層の絶縁膜上に前記第１ショーティングバーと重畳するように形成された第１ダミーラインとを含むことを特徴とする。
前記第１ショーティングバーは、前記ゲートライン及び前記データラインのうちのいずれか一つと同一な金属で形成されたことを特徴とする。
前記第１ダミーラインは、前記画素電極と同一な金属で形成されたことを特徴とする。
前記少なくとも一層の絶縁膜は、前記ゲート絶縁膜及び前記保護膜であることを特徴とする。
前記少なくとも一層の絶縁膜は、前記保護膜であることを特徴とする。
前記第２キャパシタは、前記第２静電気防止手段と接続された第２ショーティングバーと、前記第２ショーティングバー上に形成された少なくとも一層の絶縁膜と、前記少なくとも一層の絶縁膜上に前記第２ショーティングバーと重畳するように形成された第２ダミーラインとを含むことを特徴とする。
前記第２ショーティングバーは、前記ゲートライン及びデータラインのうちのいずれか一つと同一な金属で形成されたことを特徴とする。
前記第２ダミーラインは、前記画素電極と同一な金属で形成されたことを特徴とする。
前記少なくとも一層の絶縁膜は、前記ゲート絶縁膜及び前記保護膜であることを特徴とする。
前記少なくとも一層の絶縁膜は、前記保護膜であることを特徴とする。
上記の目的を達成するために、本発明に係る液晶表示素子の製造方法は、表示部と非表示部に定義された基板を用意する段階と、前記基板上にゲートラインを形成する段階と、前記ゲートラインと平行に共通ラインを形成する段階と、前記ゲートライン及び前記共通ラインと絶縁されるように交差して画素領域を決定するデータラインを形成する段階と、前記非表示部に位置して前記ゲートライン、前記共通ライン及び前記データラインのうちの少なくともいずれか一つと接続されて、前記表示部の残留成分を蓄積して除去する少なくとも一つのキャパシタを形成する段階とを含むことを特徴とする。
本発明に係る液晶表示素子は、液晶パネル内の信号ライン間の接触不良やバイパスループのオープンにより残留する直流成分を除去するためのバイパスキャパシタが形成されている。このバイパスキャパシタは、ゲート絶縁膜及び/あるいは保護膜を間に置いて形成されるショーティングバーとダミーラインを通して形成される。このバイパスキャパシタを通して残留直流成分が蓄積することにより液晶パネルの表示部で残留直流成分による画質低下を防止することができる。
前記目的以外の本発明の他の目的及び利点は、添付した図面を参照した本発明の好ましい実施例についての詳細な説明を通して明らかになる。
以下、発明の実施例を、添付した図２乃至図６Ｂを参照して詳しく説明する。
図２は本発明に係るIPS(In-Plane Switching)モードの液晶表示素子を示す平面図である。
図２を参照すると、本発明に係るIPSモードの液晶表示素子は、共通電極に共通電圧(Vcom)を供給する多数の共通ライン(CL１)〜(CLm)と、ゲート電圧をTFTのゲート電極に供給する多数のゲートライン(GL１)〜(GLm)と、データ電圧をTFTのドレイン電極を通して画素電極に供給する多数のデータライン(DL１)〜(DLn)と、データライン(DL１)〜(DLn)の終端に形成される第１バイパスキャパシタ(C１)と、ゲートライン(GL１)〜(GLm)の終端に形成される第２バイパスキャパシタ(C２)を具備する。ここで、共通ライン(CL)、ゲートライン(GL)及びデータライン(DL)は表示部(６２)に形成されていて、第１及び第２バイパスキャパシタ(C１、C２)は表示部(６２)を除いた非表示部に形成される。
共通ライン(CL１)〜(CLm)は、ゲートライン(GL１)〜(GLm)と並んだ方向にm個形成されており、共通ライン(CL１)〜(CLm)に共通電圧を供給するための供給ライン(SL)は、ゲートライン(GL１)〜(GLm)と垂直な方向に下部基板(３２)の両側端に形成される。共通ライン(CL)は、第２ショーティングバー(４２)と直接連結されるか、第２ショーティングバー(４２)と連結された第３静電気防止回路(３８)に接続される。
ゲートライン(GL１)〜(GLm)は、共通ライン(CL１)〜(CLm)と並んだ方向に共通ライン(CL１)〜(CLm)と交番的にm個形成されて、ゲート電圧をTFTのゲート電極に印加する。ゲートライン(GL)は、第２ショーティングバー(４２)と連結された第３静電気防止回路(３８)にそれぞれ接続されるか、第２ショーティングバー(４２)と直接連結される。
データライン(DL１)〜(DLn)は、ゲートライン(GL１)〜(GLm)と垂直な方向にn個形成されて、データ信号をTFTのドレイン電極を通して画素電極に印加する。データライン(DL)の中から奇数番目のデータライン(DL１、DL３、...DL(n-３)、DL(n-１))は、第１ショーティングバー(４０)と連結される。また、奇数番目のデータライン(DL１、DL３、...DL(n-３)、DL(n-１))のそれぞれと第１連結ライン(４４)との間には、第１静電気防止回路(３４)が位置する。データライン(DL)の中から偶数番目のデータライン(DL２、DL４、...DL(n-２)、DLn)は、第１ショーティングバー(４０)と連結される。また、偶数番目のデータライン(DL２、DL４、...DL(n-２)、DLn)のそれぞれと第２連結ライン(４６)との間には、第２静電気防止回路(３６)が位置する。
このようなゲートライン(GL)とデータライン(DL)の交差部の下部基板(３２)には、図３及び図４に図示したようにTFTが形成されていて、データライン(DL)とゲートライン(GL)及び共通ライン(CL)により定義された画素領域には、画素電極(７２)がマトリクス形態に配置される。また、前記画素領域には、画素電極(７２)と水平電界を生成するように画素電極(７２)と交番的にストライプ形態で共通電極(７６)が形成される。
TFTは、ゲートライン(GL)に接続されたゲート電極(６６)、データライン(DL)に接続されたソース電極(６８)及びコンタクトホール(７４)を通して画素電極(７２)に接続されたドレイン電極(７０)を具備する。また、TFTは、ゲート電極(６６)に供給されるゲート電圧により、ソース電極(６８)とドレイン電極(７０)の間に道通チャンネルを形成するための半導体層(７８、８０)をさらに具備する。この半導体層(７８、８０)は、ゲート絶縁膜(８２)上に形成される。このようなTFTは、ゲートライン(GL)からのゲート信号に応答してデータライン(DL)からのデータ信号を選択的に画素電極(７２)へ供給する。
画素電極(７２)は、データライン(DL)とゲートライン(GL)により分割された画素領域に位置しており、光透過率が高い透明伝導性物質で構成される。また、画素電極(７２)は、下部基板(３２)の全面に塗布される保護層(８４)上に形成されていて、保護層(８４)を貫通するコンタクトホール(７４)を通してドレイン電極(７０)と電気的に接続される。
共通電極(７６)は、データライン(DL)とゲートライン(GL)により分割された画素領域に画素電極(７２)と交番的に配置されている。共通電極(７６)は、下部基板(３２)上に、ゲートライン(GL)、データライン(DL)及び画素電極(７２)のうちの少なくともいずれか一つと同一な金属で形成される。
このように、TFT、画素電極(７２)及び共通電極(７６)が形成された下部基板(３２)は、図５に図示したように、液晶層(６０)を間に置いてブラックマトリクス(５４)、カラーフィルター(５６)及び平坦化層(５８)が形成された上部基板(３１)と対面的に配置される。
ブラックマトリクス(５４)は、上部基板(３１)上にマトリクス形態に形成されていて、上部基板(３１)の表面をカラーフィルター(５６)が形成される多数のセル領域に分けると同時に、隣接セル間の光干渉を防止する役目をする。このブラックマトリクス(５４)により、セル単位に区分された上部基板(３１)上に、赤、緑、青の三原色のカラーフィルター(５６)が順次的に形成される。このカラーフィルター(５６)は、顔料が分散されたアクリル、あるいはポリイミド系樹脂で形成されており、混色を防止するために、ブラックマトリクス(５４)上で互いに分離するように形成される。カラーフィルター(５６)の表面には、カラーフィルター(５６)の汚染防止と、分離して形成された赤、緑、青色のカラーフィルター(５６)間の段差を補償して上部基板(３１)を平坦化させるための平坦化層(５８)が形成される。
このような液晶表示素子は、TFTのゲート電極(６６)にゲートハイパルスが印加されると、ソース電極(６８)とドレイン電極(７０)の間にチャンネルが形成されるスキャニング期間の間、水平方向に対向している画素電極(７２)と共通電極(７６)の間に、ビデオデータ電圧と共通電圧との差の電圧に該当する水平電界が印加される。この水平電界により液晶層(６０)の液晶が駆動することにより、バックライトから入射される光の光量を調節する。
一方、本発明に係る液晶表示素子の第１バイパスキャパシタ(C１)は、データライン(DL)の終端と接続されるように非表示領域に形成される。この第１バイパスキャパシタ(C１)は、図６Ａに図示したように、ゲート絶縁膜(８２)及び保護膜(８４)を間に置いて形成される第１ショーティングバー(４０)と第１ダミーライン(５２)で構成される。あるいは、図６Ｂに図示したように、ゲート絶縁膜(８２)上に形成された第１ショーティングバー(４０)と、そのショーティングバー(４０)と保護膜(８４)を間に置いて重畳されるように形成される第１ダミーライン(５２)で構成される。すなわち、第１ショーティングバー(４０)は、ゲート電極(６６)と同一なゲート金属で同時に形成されるか、ソース及びドレイン電極(６８、７０)と同一なデータ金属で同時に形成される。第１ダミーライン(５２)は、画素電極(７２)と同一な金属である透明伝導性金属で画素電極(７２)と同時に形成され、第１ダミーライン(５２)には所定の電界を加えたり、または加えないこともある。ここで、透明伝導性金属としては、インジウム−スズ−酸化物(Indium-Tin-Oxide)、インジウム−亜鉛−酸化物(Indium-Zinc-Oxide)、あるいはインジウム−スズ−亜鉛−酸化物(Indium-Tin-Zinc-Oxide)などが利用される。
ゲート金属で第１ショーティングバー(４０)を形成する場合は、ゲート絶縁膜(８２)及び保護膜(８４)を間に置いて、第１ショーティングバー(４０)と第１ダミーライン(５２)で構成された第１バイパスキャパシタ(C１)が形成される。データ金属で第１ショーティングバー(４０)を形成する場合は、保護膜(８４)を間に置いて、第１ショーティングバー(４０)と第１ダミーライン(５２)で構成された第１バイパスキャパシタ(C１)が形成される。
第２バイパスキャパシタ(C２)は、ゲートライン(GL)の終端と接続されるように非表示領域に形成される。この第２バイパスキャパシタ(C２)は、保護膜(８４)、あるいはゲート絶縁膜(８２)及び保護膜(８４)を間に置いて形成される、第２ショーティングバー(４２)と第２ダミーライン(５０)で構成される。あるいは、図６Ｂに図示したように、ゲート絶縁膜(８２)上に形成された第２ショーティングバー(４２)と、そのショーティングバー(４２)と保護膜(８４)とを間に置いて、重畳されるように形成される第２ダミーライン(５０)で構成される。すなわち、第２ショーティングバ(４２)は、ゲート電極(６６)と同一なゲート金属で同時に形成されるか、ソース及びドレイン電極(６８、７０)と同一なデータ金属で同時に形成される。第２ダミーライン(５０)は、画素電極(７２)と同一な透明伝導性金属で画素電極(７２)と同時に形成される。このような第２ダミーライン(５０)には所定の電界を加えたり、または加えないこともある。
ゲート金属で第２ショーティングバー(４２)を形成する場合は、ゲート絶縁膜(８２)及び保護膜(８４)を間に置いて、第２ショーティングバー(４２)と第２ダミーライン(５０)で構成された第２バイパスキャパシタ(C２)が形成される。データ金属で第２ショーティングバー(４２)を形成する場合は、保護膜(８４)を間に置いて、第２ショーティングバー(４２)と第２ダミーライン(５０)で構成された第２バイパスキャパシタ(C２)が形成される。
このような第１及び第２バイパスキャパシタ(C１、C２)は、データライン(DL)に接続される第１ショーティングバー(４０)と、ゲートライン(GL)に接続される第２ショーティングバー(４２)と、等電位を成す共通ライン(CL)とで構成されたバイパスループの断線(open)が発生した際に、液晶パネル内に残留成分を蓄積して徐々に放電させる。このように、バイパスループの断線の時にも、液晶パネル内に残留する直流成分や電源オフ信号を、第１及び第２バイパスキャパシタ(C１、C２)に蓄積した後に除去することにより、液晶パネルの損傷を最小化して画質を向上させることができる。
以上説明した内容を通して当業者であれば本発明の技術思想を逸脱しない範囲で多様な変更及び修正が可能である。
従来の水平電界型液晶表示素子を示す平面図。 本発明に係る水平電界型液晶表示素子を示す平面図。 図２に図示したゲートラインとデータラインの交差部の間に形成される１画素の下部基板を示す平面図。 図３で線”Ｉ-Ｉ’”に沿って切り取った１画素の下部基板を示す断面図。 図２に図示した１画素の上部基板を示す断面図。 図２に図示した第１及び第２バイパスキャパシタを詳細に示す断面図。 図２に図示した第１及び第２バイパスキャパシタを詳細に示す断面図。
符号の説明
２、３２：下部基板
４，６，８，３４，３６，３８：静電気防止回路
１０，１２，４０，４２：ショーティングバー
１４、１６：連結ライン
５０、５２：ダミーライン
５４：ブラックマトリクス

Claims (28)

  1. 表示部と非表示部に定義された基板と、前記基板上に形成されたゲートラインと、前記ゲートラインと平行に形成された共通ラインと、前記ゲートライン及び共通ラインと絶縁されるように交差して画素領域を決定するデータラインと、前記非表示部に位置して前記ゲートライン、前記共通ライン及び前記データラインのうちの少なくともいずれか一つと接続されて、前記表示部の残留成分を蓄積して除去する少なくとも一つのキャパシタを具備することを特徴とする液晶表示素子。
  2. 前記基板の表示部に形成されて前記共通ラインと接続された共通電極と、前記ゲートライン及び前記データラインの交差部に形成された薄膜トランジスタと、前記ゲートラインと前記データラインの間に形成されたゲート絶縁膜と、前記薄膜トランジスタを保護するために前記ゲート絶縁膜上に形成された保護膜と、前記薄膜トランジスタと接続されて前記共通電極と水平電界を生成する画素電極をさらに具備することを特徴とする請求項１記載の液晶表示素子。
  3. 前記キャパシタは、前記ゲートライン及び前記共通ラインのうちの少なくともいずれか一つと接続された第１キャパシタと、前記データラインと接続された第２キャパシタとを含むことを特徴とする請求項２記載の液晶表示素子。
  4. 前記基板の非表示部に形成されて前記第１キャパシタに接続された第１静電気防止手段と、前記基板の非表示部に形成されて前記第２キャパシタに接続された第２静電気防止手段とをさらに具備することを特徴とする請求項３記載の液晶表示素子。
  5. 前記第１キャパシタは、前記第１静電気防止手段と接続された第１ショーティングバーと、前記第１ショーティングバー上に形成された少なくとも一層の絶縁膜と、前記少なくとも一層の絶縁膜上に前記第１ショーティングバーと重畳するように形成された第１ダミーラインとを含むことを特徴とする請求項４記載の液晶表示素子。
  6. 前記第１ショーティングバーは、前記ゲートライン及び前記データラインのうちのいずれか一つと同一な金属で形成されたことを特徴とする請求項５記載の液晶表示素子。
  7. 前記第１ダミーラインは、前記画素電極と同一な金属で形成されたことを特徴とする請求項５記載の液晶表示素子。
  8. 前記少なくとも一層の絶縁膜は、前記ゲート絶縁膜及び前記保護膜であることを特徴とする請求項５記載の液晶表示素子。
  9. 前記少なくとも一層の絶縁膜は、前記保護膜であることを特徴とする請求項５記載の液晶表示素子。
  10. 前記第２キャパシタは、前記第２静電気防止手段と接続された第２ショーティングバーと、前記第２ショーティングバー上に形成された少なくとも一層の絶縁膜と、前記少なくとも一層の絶縁膜上に前記第２ショーティングバーと重畳するように形成された第２ダミーラインとを含むことを特徴とする請求項４記載の液晶表示素子。
  11. 前記第２ショーティングバーは、前記ゲートライン及び前記データラインのうちのいずれか一つと同一な金属で形成されたことを特徴とする請求項１０記載の液晶表示素子。
  12. 前記第２ダミーラインは、前記画素電極と同一な金属で形成されたことを特徴とする請求項１０記載の液晶表示素子。
  13. 前記少なくとも一層の絶縁膜は、前記ゲート絶縁膜及び前記保護膜であることを特徴とする請求項１０記載の液晶表示素子。
  14. 前記少なくとも一層の絶縁膜は、前記保護膜であることを特徴とする請求項１０記載の液晶表示素子。
  15. 表示部と非表示部に定義された基板を用意する段階と、前記基板上にゲートラインを形成する段階と、前記ゲートラインと平行に共通ラインを形成する段階と、前記ゲートライン及び前記共通ラインと絶縁されるように交差して画素領域を決定するデータラインを形成する段階と、前記非表示部に位置して前記ゲートライン、前記共通ライン及び前記データラインのうちの少なくともいずれか一つと接続されて、前記表示部の残留成分を蓄積して除去する少なくとも一つのキャパシタを形成する段階とを含むことを特徴とする液晶表示素子の製造方法。
  16. 前記基板の表示部に前記共通ラインに接続された共通電極を形成する段階と、前記ゲートライン及び前記データラインの交差部に薄膜トランジスタを形成する段階と、前記ゲートラインと前記データラインの間にゲート絶縁膜を形成する段階と、前記薄膜トランジスタを保護するために前記ゲート絶縁膜上に保護膜を形成する段階と、前記薄膜トランジスタと接続されて前記共通電極と水平電界を生成する画素電極を形成する段階とをさらに含むことを特徴とする請求項１５記載の液晶表示素子の製造方法。
  17. 前記少なくとも一つのキャパシタは、前記ゲートライン及び前記共通ラインのうちの少なくともいずれか一つと接続された第１キャパシタと、前記データラインと接続された第２キャパシタとを含むことを特徴とする請求項１６記載の液晶表示素子の製造方法。
  18. 前記基板の非表示部に前記第１キャパシタに接続された第１静電気防止手段を形成する段階と、前記基板の非表示部に前記第２キャパシタに接続された第２静電気防止手段を形成する段階とをさらに含むことを特徴とする請求項１７記載の液晶表示素子の製造方法。
  19. 前記第１キャパシタは、前記第１静電気防止手段と接続された第１ショーティングバーと、前記第１ショーティングバー上に形成された少なくとも一層の絶縁膜と、前記少なくとも一層の絶縁膜上に前記第１ショーティングバーと重畳するように形成された第１ダミーラインとを含むことを特徴とする請求項１７記載の液晶表示素子の製造方法。
  20. 前記第１ショーティングバーは、前記ゲートライン及び前記データラインのうちのいずれか一つと同一な金属で形成されたことを特徴とする請求項１９記載の液晶表示素子の製造方法。
  21. 前記第１ダミーラインは、前記画素電極と同一な金属で形成されたことを特徴とする請求項１９記載の液晶表示素子の製造方法。
  22. 前記少なくとも一層の絶縁膜は、前記ゲート絶縁膜及び前記保護膜であることを特徴とする請求項１９記載の液晶表示素子の製造方法。
  23. 前記少なくとも一層の絶縁膜は、前記保護膜であることを特徴とする請求項１９記載の液晶表示素子の製造方法。
  24. 前記第２キャパシタは、前記第２静電気防止手段に接続された第２ショーティングバーと、前記第２ショーティングバー上に形成された少なくとも一層の絶縁膜と、前記少なくとも一層の絶縁膜上に前記第２ショーティングバーと重畳するように形成された第２ダミーラインとを含むことを特徴とする請求項１７記載の液晶表示素子の製造方法。
  25. 前記第２ショーティングバーは、前記ゲートライン及び前記データラインのうちのいずれか一つと同一な金属で形成されたことを特徴とする請求項２４記載の液晶表示素子の製造方法。
  26. 前記第２ダミーラインは、前記画素電極と同一な金属で形成されたことを特徴とする請求項２４記載の液晶表示素子の製造方法。
  27. 前記少なくとも一層の絶縁膜は、前記ゲート絶縁膜及び前記保護膜であることを特徴とする請求項２４記載の液晶表示素子の製造方法。
  28. 前記少なくとも一層の絶縁膜は、前記保護膜であることを特徴とする請求項２４記載の液晶表示素子の製造方法。
JP2003371883A 2002-12-31 2003-10-31 液晶表示素子及びその製造方法 Expired - Fee Related JP4064906B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0088203A KR100488156B1 (ko) 2002-12-31 2002-12-31 액정표시소자

Publications (2)

Publication Number Publication Date
JP2004212951A true JP2004212951A (ja) 2004-07-29
JP4064906B2 JP4064906B2 (ja) 2008-03-19

Family

ID=32653267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003371883A Expired - Fee Related JP4064906B2 (ja) 2002-12-31 2003-10-31 液晶表示素子及びその製造方法

Country Status (4)

Country Link
US (1) US7450189B2 (ja)
JP (1) JP4064906B2 (ja)
KR (1) KR100488156B1 (ja)
CN (1) CN100510910C (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007133399A (ja) * 2005-11-07 2007-05-31 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
JP2012108315A (ja) * 2010-11-17 2012-06-07 Hitachi Displays Ltd 表示装置
US8704967B2 (en) 2008-11-18 2014-04-22 Japan Display Inc. Display device

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101051012B1 (ko) * 2004-08-06 2011-07-21 삼성전자주식회사 표시 패널용 모기판 및 그의 제조 방법
JP2006065021A (ja) * 2004-08-27 2006-03-09 Seiko Epson Corp アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器
CN100367087C (zh) * 2005-03-15 2008-02-06 友达光电股份有限公司 可消除影像残留的方法及其液晶显示器
US7936344B2 (en) * 2005-05-03 2011-05-03 Hannstar Display Corporation Pixel structure with improved viewing angle
CN100437237C (zh) * 2005-12-16 2008-11-26 群康科技(深圳)有限公司 液晶显示面板
TWI641897B (zh) * 2006-05-16 2018-11-21 日商半導體能源研究所股份有限公司 液晶顯示裝置
KR101274037B1 (ko) * 2006-09-25 2013-06-12 삼성디스플레이 주식회사 표시 장치
KR101031713B1 (ko) * 2006-12-22 2011-04-29 엘지디스플레이 주식회사 박막트랜지스터 기판과 이의 제조방법
JP2009036794A (ja) * 2007-07-31 2009-02-19 Hitachi Displays Ltd 液晶表示装置
KR101782872B1 (ko) * 2010-12-15 2017-09-29 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
US9275932B2 (en) * 2011-05-24 2016-03-01 Sharp Kabushiki Kaisha Active matrix substrate, and display device
CN206074968U (zh) 2016-10-14 2017-04-05 京东方科技集团股份有限公司 阵列基板及显示装置
US11112553B2 (en) * 2018-04-26 2021-09-07 Coretronic Corporation Light source module and display device using the same
CN110346994B (zh) * 2019-07-23 2022-07-08 昆山国显光电有限公司 阵列基板和显示面板
CN113867060B (zh) * 2020-11-24 2022-09-02 惠科股份有限公司 一种显示面板和显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3316929B2 (ja) 1993-05-07 2002-08-19 三菱電機株式会社 マトリックス配線基板
JP3081474B2 (ja) * 1994-11-11 2000-08-28 三洋電機株式会社 液晶表示装置
JP3326673B2 (ja) 1995-11-17 2002-09-24 株式会社アドバンスト・ディスプレイ 液晶表示素子
JP4179483B2 (ja) * 1996-02-13 2008-11-12 株式会社半導体エネルギー研究所 表示装置の作製方法
JP3313282B2 (ja) 1996-06-24 2002-08-12 株式会社日立製作所 液晶表示装置
JP2000019556A (ja) * 1998-06-29 2000-01-21 Hitachi Ltd 液晶表示装置
JP2002122887A (ja) * 2000-06-12 2002-04-26 Nec Corp 液晶表示装置及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007133399A (ja) * 2005-11-07 2007-05-31 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
US8704967B2 (en) 2008-11-18 2014-04-22 Japan Display Inc. Display device
US9052556B2 (en) 2008-11-18 2015-06-09 Japan Display, Inc. Display device
US9620530B2 (en) 2008-11-18 2017-04-11 Japan Display Inc. Display device
US10025151B2 (en) 2008-11-18 2018-07-17 Japan Display Inc. Display device
JP2012108315A (ja) * 2010-11-17 2012-06-07 Hitachi Displays Ltd 表示装置
US9070335B2 (en) 2010-11-17 2015-06-30 Japan Display Inc. Display device

Also Published As

Publication number Publication date
CN1514294A (zh) 2004-07-21
US7450189B2 (en) 2008-11-11
US20040125256A1 (en) 2004-07-01
JP4064906B2 (ja) 2008-03-19
KR100488156B1 (ko) 2005-05-06
KR20040061901A (ko) 2004-07-07
CN100510910C (zh) 2009-07-08

Similar Documents

Publication Publication Date Title
US5657139A (en) Array substrate for a flat-display device including surge protection circuits and short circuit line or lines
US6747722B2 (en) Liquid crystal display device
US7129923B2 (en) Active matrix display device
JP4064906B2 (ja) 液晶表示素子及びその製造方法
US9030504B2 (en) Display panel and method of driving the same
EP2275861B1 (en) Active matrix substrate, display device, method for inspecting active matrix substrate, and method for inspecting display device
US8411232B2 (en) Liquid crystal display with a reduced flexoelectric effect
US7580022B2 (en) In-plane switching mode liquid crystal display device and method of fabricating the same
US6654075B1 (en) Liquid crystal display device and method for fabricating the same
US8054393B2 (en) Liquid crystal display device
US7576823B2 (en) In-plane switching mode liquid crystal display device
US7884910B2 (en) In-plane switching mode liquid crystal display device
JP2007310131A (ja) アクティブマトリクス基板及びアクティブマトリクス表示装置
US7518686B2 (en) Liquid crystal display
JP2005070541A (ja) 液晶表示装置及び携帯型電子機器
US11482144B2 (en) Display device including coupling arrangement of switches and driver terminals
JP4612100B2 (ja) 液晶表示装置及びこれの製造方法
KR101222979B1 (ko) 박막 트랜지스터 기판
KR20160082211A (ko) 게이트부하가 감소된 액정표시소자
WO2011135758A1 (ja) 液晶表示装置
CN101504502B (zh) 电光装置以及电子设备
KR20060036291A (ko) 표시장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070723

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071023

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071227

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4064906

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130111

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees