KR20070028645A - 박막트랜지스터 어레이 기판 - Google Patents

박막트랜지스터 어레이 기판 Download PDF

Info

Publication number
KR20070028645A
KR20070028645A KR1020050080149A KR20050080149A KR20070028645A KR 20070028645 A KR20070028645 A KR 20070028645A KR 1020050080149 A KR1020050080149 A KR 1020050080149A KR 20050080149 A KR20050080149 A KR 20050080149A KR 20070028645 A KR20070028645 A KR 20070028645A
Authority
KR
South Korea
Prior art keywords
data
gate
pad
terminal
thin film
Prior art date
Application number
KR1020050080149A
Other languages
English (en)
Other versions
KR101137863B1 (ko
Inventor
엄성열
강동우
김봉철
양기섭
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050080149A priority Critical patent/KR101137863B1/ko
Priority to US11/479,860 priority patent/US7999901B2/en
Publication of KR20070028645A publication Critical patent/KR20070028645A/ko
Priority to US13/180,287 priority patent/US8305542B2/en
Application granted granted Critical
Publication of KR101137863B1 publication Critical patent/KR101137863B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Abstract

본 발명은 복수개의 패드전극으로부터 인출된 검사단자에 대해 VAP 검사를 수행함으로써 패드 전극 사이의 협소한 거리와 패드 전극 자체의 작은 면적에 의해 검사장비의 프로브가 패드전극에 정확하게 콘택되지 않는 문제점을 방지하고자 하는 박막트랜지스터 어레이 기판에 관한 것으로, 종횡으로 교차되는 게이트 배선 및 데이터 배선에 의해 정의된 각 화소에 형성된 박막트랜지스터 및 화소전극과, 상기 게이트 배선으로부터 연장되는 복수개의 게이트 패드가 그룹지어 구성되는 복수개의 게이트 패드부와, 상기 데이터 배선으로부터 연장되는 복수개의 데이터 패드가 그룹지어 구성되는 복수개의 데이터 패드부와, 상기 게이트 패드부와 연결되어 상기 게이트 패드부의 사이드에 구비되는 복수개의 게이트 검사단자와, 상기 데이터 패드부와 연결되어 상기 데이터 패드부의 사이드에 구비되는 복수개의 데이터 검사단자를 포함하여 구성되는 것을 특징으로 한다.
VAP, 쇼팅바, 패드부

Description

박막트랜지스터 어레이 기판{Thin Film Transistor Array Substrate}
도 1은 종래 기술에 의한 액정표시소자의 평면도.
도 2는 본 발명의 제 1 실시예에 의한 액정표시소자의 평면도.
도 3은 도 2의 "A"의 확대평면도.
도 4는 본 발명의 제 2 실시예에 의한 액정표시소자의 평면도.
도 5는 도 4의 "B"의 확대평면도.
도 6은 본 발명에 의한 게이트 패드부의 평면도.
도 7은 본 발명에 의한 데이터 패드부의 평면도.
*도면의 주요 부분에 대한 부호설명
110 : 유리기판 161 : 게이트 배선
162 : 데이터 배선 170 : 화소전극
171 : 게이트 패드부 171a : 게이트 패드
172 : 데이터 패드부 172a : 데이터 패드
181 : 게이트 검사단자 182 : 데이터 검사단자
192 : 데이터 단자라인 201 : 제 1 콘택홀
본 발명은 액정표시소자(LCD ; Liquid Crystal Display Device)의 제조방법에 관한 것으로, 특히 VAP(Vision Auto Probe) 검사에서의 신호지연을 방지하기 위한 액정표시소자의 제조방법에 관한 것이다.
평판표시소자로서 최근 각광받고 있는 액정표시소자는 콘트라스트(contrast) 비가 크고, 계조 표시나 동화상 표시에 적합하며 전력소비가 작다는 장점 때문에 활발한 연구가 이루어지고 있다.
특히, 얇은 두께로 제작될 수 있어 장차 벽걸이 TV와 같은 초박형(超薄形) 표시장치로 사용될 수 있을 뿐만 아니라, 무게가 가볍고, 전력소비도 CRT 브라운관에 비해 상당히 적어 배터리로 동작하는 노트북 컴퓨터의 디스플레이로 사용되는 등, 차세대 표시장치로서 각광을 받고 있다.
이와 같은 액정표시소자는 일반적으로 게이트 배선 및 데이터 배선에 의해 정의된 각 화소 영역에 박막트랜지스터와 화소전극이 형성된 박막트랜지스터 어레이 기판과, 컬러필터층과 공통전극이 형성된 컬러필터 어레이 기판과, 상기 두 기판 사이에 개재된 액정층으로 구성되어, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하여 화상을 표시한다.
이 때, 상기 컬러필터 어레이 기판과 박막트랜지스터 어레이 기판은 에폭시 수지와 같은 씨일제에 의해 합착되며, PCB(Printed Circuit Board) 상의 구동회로는 박막트랜지스터 어레이 기판에 연결된다.
구체적으로, 상기 박막트랜지스터 어레이 기판(10)은, 도 1에 도시된 바와 같이, 화상이 표시되는 점선 안쪽의 액티브 영역과 점선 바깥쪽의 패드부 영역으로 구분되는바, 상기 액티브 영역 내에는 단위 픽셀을 정의하기 위해서 다수개의 게이트 배선(61)과 데이터 배선(62)이 수직 교차하여 형성되고, 상기 게이트 배선(61) 및 데이터 배선(62)이 교차하는 부분에는 박막트랜지스터(TFT: Thin Film Transistor)가 형성되고, 상기 각 단위 픽셀에는 상기 박막트랜지스터에 연결되는 화소전극(70)이 형성되어 상기 각 박막트랜지스터의 스위칭에 의해 화상이 표시된다.
그리고, 패드부 영역에는 게이트 배선(61) 및 데이터 배선(62)에서 연장 형성된 게이트 패드(61a) 및 데이터 패드(62a)가 형성되어 게이트 드라이브 IC 및 데이터 드라이브 IC를 매개로 하여 외부 구동회로에 각각 연결되어 각종 제어신호 및 비디오 신호를 제공받는다. 상기 인쇄회로기판(90)에는 기판 상에 집적회로와 같은 다수의 소자가 형성되어 있어, 액정표시소자를 구동시키기 위한 여러 가지 제어신호 및 데이터신호 등을 생성한다.
즉, 상기 게이트 패드(61a)를 통해 액티브 영역에 배치된 복수의 게이트 배선에 순차적으로 주사신호(Scan signal)를 인가하고, 데이터 패드(62a)를 통해 데이터 배선에 데이터 신호를 인가한다.
상기 게이트 패드로부터 주사신호를 받은 게이트 배선에 연결된 박막트랜지스터가 턴-온되면 데이터 패드로부터 인가된 데이터 신호가 각 화소전극으로 전달되어 화상을 표시하게 된다.
이와같이 구성된 박막트랜지스터 어레이 기판은 컬러필터 기판과 합착되기 전에, 라인 디펙트(line defect) 및 포인트 디펙트(point defect)등의 불량을 테스트하기 위해 MPS(Mass Production System) 테스트 공정을 거치게 된다.
테스트 검사는 액티브 영역의 게이트 배선과 연결된 게이트 패드와 데이터 배선과 연결된 데이터 패드를 통해 신호전압을 인가하여 기판의 불량 유무를 판정하는 형식으로 이루어진다.
일예로, 각 단위 픽셀의 불량을 테스트하기 위한 VAP(Vision Auto Probe) 검사을 수행하기 위해서, 일정한 신호가 인가되는 프로브를 게이트 패드 및 데이터 패드에 정확하게 얼라인되도록 한 다음, 게이트 패드에 일정한 신호를 인가하고 데이터 패드에 일정한 신호를 인가하여 각 단위 픽셀에 원하는 화상이 표시되는가의 여부를 확인한다. 이때, VAP 검사 장치는 게이트 패드에 일정한 신호를 인가하기 위한 프로브가 제작된 패널과 데이터 패드에 일정한 신호를 인가하기 위한 프로브가 제작된 패널로 구분되며, 각 프로브는 게이트 패드 및 데이터 패드에 정확하게 얼라인 될 수 있도록 제작된다.
그러나, 종래 기술에 의한 액정표시소자는 다음과 같은 문제점이 있다.
즉, 게이트 배선 및 데이터 배선으로부터 연장형성된 복수개의 게이트 패드 및 데이터 패드는 몇 그룹으로 분할되어 구성되므로 게이트 패드 사이의 거리 및 데이터 패드 사이의 거리가 협소하고, 게이트 패드 및 데이터 패드 자체의 면적이 작아서 프로브가 게이트 패드 및 데이터 패드에 정확하게 콘택되는게 쉽지 않다.
프로브가 정확한 위치에 콘택되지 않는 경우, 게이트 패드 및 데이터 패드에 일정한 신호가 인가되지 않아 픽셀 불량을 확인할 수가 없게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 복수개의 패드전극으로부터 인출된 검사단자에 대해 VAP 검사를 수행함으로써 패드 전극 사이의 협소한 거리와 패드 전극 자체의 작은 면적에 의해 검사장비의 프로브가 패드전극에 정확하게 콘택되지 않는 문제점을 방지하고자 하는 액정표시소자를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 박막트랜지스터 어레이 기판은 종횡으로 교차되는 게이트 배선 및 데이터 배선에 의해 정의된 각 화소에 형성된 박막트랜지스터 및 화소전극과, 상기 게이트 배선으로부터 연장되는 복수개의 게이트 패드가 그룹지어 구성되는 복수개의 게이트 패드부와, 상기 데이터 배선으로부터 연장되는 복수개의 데이터 패드가 그룹지어 구성되는 복수개의 데이터 패드부와, 상기 게이트 패드부와 연결되어 상기 게이트 패드부의 사이드에 구비되는 복수개의 게이트 검사단자와, 상기 데이터 패드부와 연결되어 상기 데이터 패드부의 사이드에 구비되는 복수개의 데이터 검사단자를 포함하여 구성되는 것을 특징으로 한다.
즉, 본 발명은 게이트 패드부 및 데이터 패드부에 VAP 검사장비의 프로브를 직접 콘택시키지 않고, 게이트 패드부 및 데이터 패드부와 연결되어 그 사이드에 각각 구비되는 게이트 검사단자 및 데이터 검사단자에 VAP 검사장비의 프로브를 콘택시켜 게이트 패드부 및 데이터 패드부로 테스트 신호를 흘려보내는 것을 특징으 로 한다.
이때, 상기 게이트 검사단자는 n개가 그룹지어 각 게이트 패드부에 연결되며, 상기 게이트 패드부의 (mn+1)번째, (mn+2)번째, ..., (mn+n)번째 게이트 패드는 각각 1, 2, ..., n번째 검사단차에 콘택된다.(단, n은 1이상의 자연수이고, m은 0이상의 자연수이다.)
그리고, 상기 데이터 검사단자는 f개가 그룹지어 각 데이터 패드부에 연결되며, 상기 데이터 패드부의 (kf+1)번째, (kf+2)번째, ..., (kf+f)번째 데이터 패드는 각각 1, 2, ..., f번째 데이터 검사단자에 콘택된다.(단, f는 1이상의 자연수이고, k는 0이상의 자연수이다.)
이하, 첨부된 도면을 참조하여 본 발명에 의한 액정표시소자를 구체적으로 살펴보면 다음과 같다.
도 2는 본 발명의 제 1 실시예에 의한 액정표시소자의 평면도이고, 도 3은 도 2의 "A"의 확대평면도이다.
본 발명에 의한 박막트랜지스터 어레이 기판(110)은, 도 2에 도시된 바와 같이, 화상이 표시되는 점선 안쪽의 액티브 영역과 점선 바깥쪽의 패드부 영역으로 구분되는바, 상기 액티브 영역 내에는 단위 픽셀을 정의하기 위해서 다수개의 게이트 배선(161)과 데이터 배선(162)이 수직 교차하여 형성되고, 상기 게이트 배선(161) 및 데이터 배선(162)이 교차하는 부분에는 박막트랜지스터(TFT: Thin Film Transistor)가 형성되고, 상기 각 단위 픽셀에는 상기 박막트랜지스터에 연결되는 화소전극(170)이 형성되어 상기 각 박막트랜지스터의 스위칭에 의해 화상이 표시된 다. 상기 박막트랜지스터는 상기 게이트 배선으로부터 분기된 게이트 전극과, 상기 게이트 전극을 포함한 전면에 형성된 게이트 절연막과, 게이트 전극 상부의 게이트 절연막 상에 형성된 액티브층과, 상기 액티브층 양끝단에 각각 형성되고 상기 데이터 배선으로부터 분기된 소스/드레인 전극으로 구성된다.
그리고, 패드부 영역에는 게이트 배선(161) 및 데이터 배선(162)에서 연장 형성된 게이트 패드 및 데이터 패드가 형성되어 있으며, 상기 게이트 패드 및 데이터 패드는 복수개씩 그룹지어 적어도 하나 이상의 게이트 패드부(171) 및 데이터 패드부(172)를 구성한다. 이때, 상기 게이트 패드부 및 데이터 패드부에 외부 구동회로가 연결되어 외부 구동회로로부터 생성된 각종 제어신호 및 비디오 신호가 액티브 영역으로 제공된다.
다만, 상기 외부 구동회로를 연결하기 이전에 액정패널에 대한 라인 디펙트(line defect) 및 포인트 디펙트(point defect) 등의 불량을 테스트하기 위해서, 게이트 패드 및 데이터 패드에 게이트 검사단자 및 데이터 검사단자를 각각 연결하여 일정한 전압을 흘려보내는 과정을 수행한다.
구체적으로, 상기 각 게이트 패드부(171) 일측에 n개(단, n은 1이상의 자연수)의 게이트 검사단자(181)를 구비하여, 상기 게이트 검사단자(181)를 통해 일정한 전압을 인가하여 픽셀 불량을 테스트한다. 이때, 게이트 검사단자는 그 끝단에 일체형으로 연장형성된 게이트 단자라인을 통해 상기 게이트 패드에 간접적으로 연결되는데, 상기 게이트 패드부의 (mn+1)번째 게이트 패드가 1번째 검사단자에 콘택되고, (mn+2)번째 게이트 패드가 2번째 검사단자에 콘택되고, (mn+3)번째 게이트 패드가 3번째 검사단자에 콘택되고, 결국 이와 같은 방법으로 (mn+n)번째 게이트 패드가 n번째 검사단차에 콘택되는 것을 특징으로 한다.(단, m은 0이상의 자연수)
그리고, 각 데이터 패드부(172) 일측에도 f개(단, f는 1이상의 자연수)의 데이터 검사단자(182)를 구비하여, 상기 데이터 검사단자(182)를 통해 일정한 전압을 인가하여 불량을 테스트한다. 이때, 데이터 검사단자는 그 끝단에 일체형으로 연장형성된 데이터 단자라인을 통해 상기 데이터 패드에 연결되는데, 상기 데이터 패드부의 (kf+1)번째 데이터 패드가 1번째 데이터 검사단자에 콘택되고, (kf+2)번째 데이터 패드가 2번째 데이터 검사단자에 콘택되고, (kf+3)번째 데이터 패드가 3번째 데이터 검사단자에 콘택되고, 결국 이와 같은 방법으로 (kf+f)번째 데이터 패드가 f번째 데이터 검사단차에 콘택되는 것을 특징으로 한다.(단, k는 0이상의 자연수)
일예로, 도 3에 도시된 바와 같이, 각 데이터 패드부 일측에 형성된 데이터 검사단자(182)가 6개이고 각 데이터 검사단자가 데이터 단자라인(192)에 연결된 경우, 각 데이터 패드는 제 1 콘택홀(201)을 통해 각 데이터 단자라인 및 데이터 검사단자에 전기적으로 연결되는데, 데이터 패드부의 1,2,3,4,5,6번째 데이터 패드(172a)가 6개의 데이터 검사단자에 차례대로 콘택되고, 7,8,9,10,11,12번째 데이터 패드가 6개의 데이터 검사단자에 또 차례대로 콘택되고, 13,14,15,16,17,18번째 데이터 패드가 6개의 데이터 검사단자에 또 차례로 콘택되며, 이러한 방법으로 데이터 패드부 내의 모든 데이터 패드(172a)를 데이터 검사단자(182)에 모두 콘택시킨다.
결국, 본 발명은 게이트 패드 및 데이터 패드에 VAP 검사장비의 프로브를 직 접 얼라인시키지 않고 게이트 검사단자부 및 데이터 검사단자부를 추가 구성하여 이에 프로브를 얼라인시키는 것을 특징으로 하는바, 프로브와 패드전극 사이의 미스-얼라인에 의한 테스트 불량을 미연에 방지할 수 있고, 게이트 검사단자 및 데이터 검사단자의 크기를 크게 할 수 있으므로 프로브가 콘택될 수 있는 마진을 충분히 확보할 수 있게 된다.
그러나, 검사단자부를 패드부 일측에만 구비하는 경우, 검사단자부로부터 멀리떨어진 패드전극일수록 거리에 따른 저항이 생겨 검사용 신호가 딜레이되어 테스트가 불완전해질 수 있다.
따라서, 패드부 양측에 검사단자부를 각각 구비하여 2개의 검사단자부를 통해 패드부에 테스트 전압을 인가할 수 있다. 도 4는 본 발명의 제 2 실시예에 의한 액정표시소자의 평면도이고, 도 5는 도 4의 "B"의 확대평면도이다.
즉, 도 4에 도시된 바와 같이, 복수개의 게이트 패드로 구성되는 복수개의 게이트 패드부에 대해서, 상기 게이트 패드부(171) 양측에 n개(단, n은 1이상의 자연수)로 이루어지는 제 1 게이트 검사단자(181a) 및 제 2 게이트 검사단자(181b)를 각각 구비하여, 상기 제 1 ,제 2 게이트 검사단자(181a,181b)를 통해 일정한 전압을 동시에 인가하여 픽셀 불량을 테스트한다. 이때, 제 1 ,제 2 게이트 검사단자는 일체형으로 형성된 게이트 단자라인을 매개로 하여 상기 게이트 패드에 연결되는데, 상기 게이트 패드부(171)의 (mn+1)번째 게이트 패드가 1번째 제 1 ,제 2 게이트 검사단자에 콘택되고, (mn+2)번째 게이트 패드가 2번째 제 1 ,제 2 게이트 검사단자에 콘택되고, (mn+3)번째 게이트 패드가 3번째 제 1 ,제 2 게이트 검사단자에 콘택되고, 결국 이와 같은 방법으로 (mn+n)번째 게이트 패드가 n번째 제 1 ,제 2 게이트 검사단자에 콘택되는 것을 특징으로 한다.(단, m은 0이상의 자연수) 다만, n번째 제 1 ,제 2 게이트 검사단자는 하나의 n번째 게이트 단자라인을 통해 서로 일체형으로 연결되는 것을 특징으로 한다.
그리고, 복수개의 데이터 패드로 구성되는 복수개의 데이터 패드부에 대해서, 데이터 패드부(172) 양측에도 f개(단, f는 1이상의 자연수)로 이루어지는 제 1 데이터 검사단자(182a) 및 제 2 데이터 검사단자(182b)를 각각 구비하여, 상기 제 1 ,제 2 데이터 검사단자(182a,182b)를 통해 동시에 일정한 전압을 인가하여 픽셀 불량을 테스트한다. 이때, 각 데이터 검사단자는 그 끝단에 일체형으로 연장형성되는 데이터 단자라인을 통해 상기 데이터 패드에 연결되는데, 상기 데이터 패드부의 (kf+1)번째 데이터 패드가 1번째 제 1 ,제 2 데이터 검사단자에 콘택되고, (kf+2)번째 데이터 패드가 2번째 제 1 ,제 2 데이터 검사단자에 콘택되고, (kf+3)번째 데이터 패드가 3번째 제 1 ,제 2 데이터 검사단자에 콘택되고, 결국 이와 같은 방법으로 (kf+f)번째 데이터 패드가 f번째 제 1 ,제 2 데이터 검사단자에 콘택되는 것을 특징으로 한다.(단, k는 0이상의 자연수) 다만, f번째 제 1 ,제 2 데이터 검사단자는 하나의 f번째 데이터 단자라인을 통해 서로 일체형으로 연결되는 것을 특징으로 한다.
일예로, 도 5에 도시된 바와 같이, 각 데이터 패드부 양측에 형성된 데이터 검사단자(182)가 각각 6개이고 각 데이터 검사단자가 데이터 단자라인(192)에 일체형으로 연결된 경우, 각 데이터 패드는 제 1 콘택홀(201)을 통해 각 데이터 단자라 인 및 데이터 검사단자에 전기적으로 연결되는데, 데이터 패드부의 1,2,3,4,5,6번째 데이터 패드(172a)가 제 1 콘택홀(201)을 통해 6개의 제 1 ,제 2 데이터 검사단자(182a,182b)에 차례대로 콘택되고, 7,8,9,10,11,12번째 데이터 패드가 6개의 제 1 ,제 2 데이터 검사단자에 또 차례대로 콘택되고, 13,14,15,16,17,18번째 데이터 패드가 6개의 제 1 ,제 2 데이터 검사단자에 또 차례대로 콘택되며, 이러한 방법으로 데이터 패드부 내의 모든 데이터 패드를 제 1 ,제 2 데이터 검사단자에 모두 콘택시킨다.
이때, 1번째 제 1 ,제 2 데이터 검사단자는 1번째 데이터 단자라인에 의해 서로 일체형으로 연결되고, 2번째 제 1 ,제 2 데이터 검사단자는 2번째 데이터 단자라인에 의해 서로 일체형으로 연결되며, 이와같은 방법으로 f번째 제 1 ,제 2 데이터 검사단자는 f번째 데이터 단자라인에 의해 서로 일체형으로 연결된다.
결국, 하나의 패드부에 연결되는 검사단자를 각각 2개로 하여 2개의검사단자를 통해 각 패드전극에 테스트 신호를 인가함으로써, 검사단자와 패드전극 사이의 거리에 따른 데스트 신호의 딜레이를 최소화할 수 있어, 테스트를 보다 완전하게 수행할 수 있다.
다만, TFT 어레이 기판 상에 드라이브 IC를 직접 실장하는 COG(Chip On Glass) 방식에 있어서, LOG배선을 박막트랜지스터 어레이 기판에 직접 실장하는 라인 온 글래스(LOG) 방식인 경우에는, 기판의 모서리부분("C")에 LOG배선을 형성하여야 하므로 "C"영역에는 게이트 검사단자 및 데이터 검사단자를 형성할 수 없을 것이다.
이와같은 게이트 검사단자 및 데이터 검사단자는 상기 게이트 패드 및 데이터 패드와의 쇼트를 방지하기 위해서 별도로 분리 형성한 뒤, 상부층에 형성되는 연결패턴에 의해 전기적으로 연결한다.
도 6은 본 발명에 의한 게이트 패드부의 평면도이고, 도 7은 본 발명에 의한 데이터 패드부의 평면도이다.
구체적으로, 도 6에 도시된 바와 같이, 게이트 배선(도 2의 161)의 끝단에 게이트 패드(171a)를 연장형성하고, 상기 게이트 패드의 외곽에 형성되고 그 끝단에 검사단자가 일체형으로 형성된 게이트 단자라인(191)을 구비한다. 이때, 상기 게이트 단자라인과 게이트 패드의 콘택을 위해 연결패턴(200)을 사용하여 전기적으로 연결시키는데, 제 2 콘택홀(202)을 통해 게이트 패드(171a)에 연결된 연결패턴(200)이 제 1 콘택홀(201)을 통해 게이트 단자라인(191)에 콘택시킨다. 상기 연결패턴(200)은 액티브 영역의 화소전극과 동일층에 구비된다.
한편, 상기 게이트 단자라인 외곽부에는 상기 게이트 패드와 전기적으로 연결되는 게이트 쇼팅바(204)가 더 구비되는데, 상기 게이트 패드와 게이트 쇼팅바를 연결하기 위해서 연결패턴(200)을 게이트 쇼팅바(204)에까지 연장형성하여 제 3 콘택홀(203)을 통해 콘택시킨다. 일반적으로 홀수번째의 게이트 패드에 연결되는 제 1 게이트 쇼팅바(204a)와 짝수번째의 게이트 패드에 연결되는 제 2 게이트 쇼팅바(204b)로 이루어져 제 1 ,제 2 게이트 쇼팅바를 통해 게이트 배선에 흐르는 전압차에 의해 배선의 단락유무를 검출한다.
이때, 상기 게이트 단자라인(191) 및 게이트 쇼팅바(204)는 게이트 패드 (171a)와 동일층에 형성될 수 있는데, 이 경우, 제 1 ,제 2 ,제 3 콘택홀(201,202,203)은 게이트 배선층과 연결패턴 사이에 개재된 절연막을 제거하여 형성한 것이다. 그리고, 게이트 배선층은 일반적으로 비저항이 낮은 AlNd를 사용하여 형성하므로 게이트 단자라인이 차지하는 면적을 최소화할 수 있다.
한편, 데이터 검사단자가 일체형으로 형성된 데이터 단자라인(192)도 연결패턴(200)에 의해 데이터 패드(172a)와 전기적으로 연결되는데, 도 7에 도시된 바와 같이, 데이터 배선(도 2의 162)의 끝단에 데이터 패드(172a)를 연장형성하고, 상기 데이터 패드의 외곽에 데이터 단자라인(192)을 구비한다. 이때, 상기 데이터 단자라인과 데이터 패드의 콘택을 위해 연결패턴(200)을 사용하여 전기적으로 연결시키는데, 제 2 콘택홀(202)을 통해 데이터 패드(172a)에 연결된 연결패턴(200)을 제 1 콘택홀(201)을 통해 데이터 단자라인(192)에 콘택시킨다. 상기 연결패턴(200)은 액티브 영역의 화소전극과 동일층에 구비된다.
한편, 상기 데이터 단자라인 외곽부에는 상기 데이터 패드와 전기적으로 연결되는 데이터 쇼팅바(304)가 더 구비되는데, 상기 데이터 패드와 데이터 쇼팅바를 연결하기 위해서 연결패턴(200)을 데이터 쇼팅바(304)에까지 연장형성하여 제 3 콘택홀(203)을 통해 콘택시킨다. 일반적으로 홀수번째의 데이터 패드에 연결되는 제 1 데이터 쇼팅바(304a)와 짝수번째의 데이터 패드에 연결되는 제 2 데이터 쇼팅바(304b)로 이루어져 제 1 ,제 2 데이터 쇼팅바를 통해 데이터 배선에 흐르는 전압차에 의해 배선의 단락유무를 검출한다.
이때, 상기 데이터 단자라인(192) 및 데이터 쇼팅바(304)는 데이터 패드 (172a)와 동일층에 형성될 수 있는데, 일반적으로 데이터 배선층은 0.15Ω/㎛의 몰리브덴(Mo)을 사용하므로 그 폭이 커질 수 밖에 없다. 따라서, 상기 데이터 단자라인 및 데이터 쇼팅바를 게이트 배선층과 동시에 형성하여 데이터 단자라인이 차지하는 면적을 최소화할 수 있다. 이때, 게이트 배선층은 0.05Ω/㎛의 AlNd를 사용하여 형성한다.
상기에서와 같이, 데이터 단자라인 및 데이터 쇼팅바를 게이트 배선층과 동시에 형성하는 경우에는, 데이터 쇼팅바는 50~60㎛의 폭으로 형성할 수 있고, 6개의 데이터 단자라인은 170㎛의 폭으로 형성할 수 있다.
참고로, 도 6 및 도 7의 미설명 부호 "500"은 게이트 패드(171a) 및 데이터 패드(172a)가 외부로 노출되는 영역을 커버하여 공기중에서 산화가 용이한 게이트 패드 및 데이터 패드를 보호하는 투명도전막으로서, 상기 연결패턴(200)과 동일층에 형성한다. 상기 투명도전막 및 연결패턴은 액티브 영역의 화소전극과 동일층에 구비되는 것으로, ITO(Indium Tin Oxide) 및 IZO(Indium Zinc Oxide)로 형성한다.
이와같이 구비된 박막트랜지스터 어레이 기판에 대해서, 게이트 쇼팅바 및 데이터 쇼팅바에 일정한 전압을 인가하여 게이트 배선과 데이터 배선의 단락유무를 검출한다. 즉, 짝수번째 배선이 연결된 쇼팅바와 홀수번째 배선이 연결된 쇼팅바에 일정한 전압을 인가한 후 각 배선에서의 저항치를 측정하여 배선의 쇼트와 단락 유무를 확인하는 것이다.
이후, 게이트 검사단자 및 데이터 검사단자에 일정한 전압을 인가하여 각 픽셀의 TFT가 정확하게 구동되는가의 유무를 검출한다. 즉, 각 게이트 패드 및 데이 터 패드에 대해서 프로브를 얼라인시켜 일정한 신호를 인가하였던 종래와 달리, 게이트 패드 및 데이터 패드에 연결된 검사단자에 프로브를 얼라인시켜 신호를 인가함으로써 각 픽셀의 불량 유무를 확인한다. 따라서, 게이트 패드보다 면적이 보다 넓은 검사단자에 프로브가 얼라인되므로 프로브가 미스-얼라인되는 확률을 줄일 수 있다.
여기서, 상기 게이트 쇼팅바와 데이터 쇼팅바가 형성되는 영역은 TFT 어레이 기판과 컬러필터 어레이 기판이 대향합착된 이후 제거되는 영역으로서, 게이트 검사단자 및 데이터 검사단자가 형성되는 영역 외곽에서 스크라이빙 및 그라인딩될 수 있다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
즉, 게이트 검사단자 및 데이터 검사단자의 수는 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능할 것이다.
상기와 같은 본 발명의 박막트랜지스터 어레이 기판은 다음과 같은 효과가 있다.
첫째, 게이트 패드 및 데이터 패드에 직접 프로브를 얼라인시키지 않고 게이 트 검사단자 및 데이터 검사단자를 추가 구성하여 이에 프로브를 얼라인시켜 테스트 신호를 인가하여 픽셀 불량 유무를 체크하는바, 프로브와 패드전극 사이의 미스-얼라인에 의한 테스트 불량을 미연에 방지할 수 있고, 게이트 검사단자 및 데이터 검사단자의 크기를 크게 할 수 있으므로 프로브가 콘택될 수 있는 마진을 충분히 확보할 수 있게 된다.
둘째, 검사단자부를 패드부 일측에만 구비하는 외에, 패드부 양측에 각각 구비하여 2개의 검사단자를 통해 하나의 패드전극에 테스트 전압을 인가함으로써, 검사단자로부터 멀리떨어진 패드전극일지라도 거리에 따른 테스트 신호의 딜레이를 최소화할 수 있다. 따라서, 픽셀 불량 유무를 보다 완전하게 테스트할 수 있다.

Claims (18)

  1. 종횡으로 교차되는 게이트 배선 및 데이터 배선에 의해 정의된 각 화소에 형성된 박막트랜지스터 및 화소전극;
    상기 게이트 배선으로부터 연장되는 복수개의 게이트 패드가 그룹지어 구성되는 복수개의 게이트 패드부;
    상기 데이터 배선으로부터 연장되는 복수개의 데이터 패드가 그룹지어 구성되는 복수개의 데이터 패드부;
    상기 게이트 패드부와 연결되어 그 사이드에 구비되는 복수개의 게이트 검사단자;
    상기 데이터 패드부와 연결되어 그 사이드에 구비되는 복수개의 데이터 검사단자를 포함하여 구성되는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
  2. 제 1 항에 있어서,
    상기 게이트 검사단자 및 데이터 검사단자를 통해 상기 게이트 패드 및 데이터 패드에 테스트 신호가 인가되는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
  3. 제 1 항에 있어서,
    상기 게이트 검사단자는 n개(단, n은 1이상의 자연수)가 그룹지어 각 게이트 패드부에 연결되는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
  4. 제 3 항에 있어서,
    상기 게이트 패드부의 (mn+1)번째, (mn+2)번째, ..., (mn+(n-1))번째, (mn+n)번째 게이트 패드는 각각 1, 2, ..., n번째 검사단차에 콘택되는 것을 특징으로 하는 박막트랜지스터 어레이 기판.(단, m은 0이상의 자연수)
  5. 제 1 항에 있어서,
    상기 게이트 검사단자는 상기 게이트 패드부 일측에 구비되는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
  6. 제 1 항에 있어서,
    상기 게이트 검사단자는 제 1 ,제 2 게이트 검사단자로 구성되어 상기 게이트 패드부 양측에 각각 구비되는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
  7. 제 6 항에 있어서,
    상기 제 1 게이트 검사단자의 n번째 검사단자와 제 2 게이트 검사단자의 n번째 검사단자는 서로 일체형으로 연결되어 동일한 각 게이트 패드에 콘택되는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
  8. 제 1 항에 있어서,
    상기 게이트 검사단자는 상기 게이트 배선과 동일층에 구비되는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
  9. 제 1 항에 있어서,
    상기 데이터 검사단자는 f개(단, f는 1이상의 자연수)가 그룹지어 각 데이터 패드부에 연결되는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
  10. 제 9 항에 있어서,
    상기 데이터 패드부의 (kf+1)번째, (kf+2)번째, ..., (kf+n)번째 데이터 패드는 각각 1, 2, ..., f번째 검사단차에 콘택되는 것을 특징으로 하는 박막트랜지스터 어레이 기판.(단, k는 0이상의 자연수)
  11. 제 1 항에 있어서,
    상기 데이터 검사단자는 상기 데이터 패드부 일측에 구비되는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
  12. 제 1 항에 있어서,
    상기 데이터 검사단자는 제 1 ,제 2 데이터 검사단자로 구성되어 상기 데이터 패드부 양측에 각각 구비되는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
  13. 제 12 항에 있어서,
    상기 제 1 데이터 검사단자의 f번째 검사단자와 제 2 데이터 검사단자의 f번째 검사단자는 서로 일체형으로 연결되어 동일한 각 게이트 패드에 콘택되는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
  14. 제 1 항에 있어서,
    상기 데이터 검사단자는 상기 게이트 배선과 동일층에 구비되는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
  15. 제 14 항에 있어서,
    상기 데이터 검사단자는 AlNd로 형성되는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
  16. 제 1 항에 있어서,
    상기 게이트 패드 및 데이터 패드 외곽부에 상기 게이트 검사단자 및 데이터 검사단자의 끝단으로부터 연장형성된 게이트 단자라인 및 데이터 단자라인이 더 구비되는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
  17. 제 16 항에 있어서,
    상기 게이트 패드 및 데이터 패드는 연결패턴에 의해 상기 게이트 단자라인 및 데이터 단자라인에 각각 콘택되는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
  18. 제 17 항에 있어서,
    상기 연결패턴은 상기 화소전극과 동일층에 구비되는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
KR1020050080149A 2005-08-30 2005-08-30 박막트랜지스터 어레이 기판 KR101137863B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050080149A KR101137863B1 (ko) 2005-08-30 2005-08-30 박막트랜지스터 어레이 기판
US11/479,860 US7999901B2 (en) 2005-08-30 2006-06-29 Thin film transistor array substrate with improved test terminals
US13/180,287 US8305542B2 (en) 2005-08-30 2011-07-11 Thin film transistor array substrate with improved test terminals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050080149A KR101137863B1 (ko) 2005-08-30 2005-08-30 박막트랜지스터 어레이 기판

Publications (2)

Publication Number Publication Date
KR20070028645A true KR20070028645A (ko) 2007-03-13
KR101137863B1 KR101137863B1 (ko) 2012-04-23

Family

ID=37803237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050080149A KR101137863B1 (ko) 2005-08-30 2005-08-30 박막트랜지스터 어레이 기판

Country Status (2)

Country Link
US (2) US7999901B2 (ko)
KR (1) KR101137863B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108364598A (zh) * 2018-03-26 2018-08-03 京东方科技集团股份有限公司 显示基板及其短路检测方法、显示装置
CN109887455A (zh) * 2019-04-26 2019-06-14 京东方科技集团股份有限公司 一种显示面板及显示装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101140575B1 (ko) * 2005-06-30 2012-05-02 엘지디스플레이 주식회사 액정표시장치 검사공정
KR101137863B1 (ko) * 2005-08-30 2012-04-23 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판
US20130082997A1 (en) * 2011-09-30 2013-04-04 Apple Inc. System and method for detection of dimensions of display panel or other patterned device
US9293073B2 (en) * 2011-12-14 2016-03-22 Shenzhen China Star Optoelectronics Technology Co., Ltd. Testing system
JP2014095797A (ja) * 2012-11-09 2014-05-22 Japan Display Inc 表示装置および表示装置の製造方法
KR20140095820A (ko) * 2013-01-25 2014-08-04 삼성디스플레이 주식회사 박막 트랜지스터 기판, 그것의 제조 방법 및 그것을 포함하는 표시 장치
CN103489875B (zh) * 2013-09-25 2015-09-09 京东方科技集团股份有限公司 阵列基板、显示装置及阵列基板的制作方法
CN104035217B (zh) * 2014-05-21 2016-08-24 深圳市华星光电技术有限公司 显示器阵列基板的外围测试线路以及液晶显示面板
KR102192227B1 (ko) * 2014-10-02 2020-12-17 엘지디스플레이 주식회사 패드 구조 및 이를 포함하는 표시장치
TWI518426B (zh) * 2014-11-28 2016-01-21 友達光電股份有限公司 顯示面板
JP2016122122A (ja) * 2014-12-25 2016-07-07 株式会社ジャパンディスプレイ 表示装置
CN105742199B (zh) * 2014-12-30 2018-09-21 震扬集成科技股份有限公司 导线架单元的电性测试方法
CN104656292B (zh) 2015-03-17 2018-04-17 京东方科技集团股份有限公司 阵列基板及制造方法、显示面板及其测试方法、显示装置
CN105469731A (zh) * 2016-01-28 2016-04-06 京东方科技集团股份有限公司 阵列基板、电学老化方法、显示装置及其制作方法
KR102484450B1 (ko) * 2018-03-19 2023-01-05 삼성디스플레이 주식회사 평판표시장치
WO2022051929A1 (en) * 2020-09-09 2022-03-17 Boe Technology Group Co., Ltd. Method of fabricating array substrate, array substrate, display apparatus, and probe unit

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100237670B1 (ko) * 1992-12-28 2000-01-15 윤종용 정전기 방지 기능을 구비한 액정 디스플레이 판넬의 신호라인 배선 구조체 및 이를 사용한 검사방법
KR960024609A (ko) * 1994-12-28 1996-07-20 구자홍 액정표시 소자의 테스트장치
KR19980015037A (ko) * 1996-08-14 1998-05-25 김광호 검사용 공통 선과 공통 패드를 갖는 액정 표시(liquid crystal display;LCD) 패널과 액정 표시 패널의 검사 방법 및 액정 표시 모듈 제조 방법
KR100271038B1 (ko) * 1997-09-12 2000-11-01 구본준, 론 위라하디락사 전기적 특성 검사를 위한 단락 배선의 제조 방법 및 그 단락 배선을 포함하는 액티브 기판의 구조(a method for manufacturing a shorting bar probing an electrical state and a structure of an lcd comprising the shorting bar)
KR100295309B1 (ko) * 1997-09-30 2001-09-17 구본준, 론 위라하디락사 박막트랜지스터기판
KR100462378B1 (ko) * 1997-12-22 2005-06-07 비오이 하이디스 테크놀로지 주식회사 액정표시소자 및 그의 콘택저항 측정방법
KR100293981B1 (ko) * 1998-08-21 2001-07-12 윤종용 액정표시장치
JP2001265248A (ja) * 2000-03-14 2001-09-28 Internatl Business Mach Corp <Ibm> アクティブ・マトリックス表示装置、及び、その検査方法
KR100769160B1 (ko) * 2000-12-29 2007-10-23 엘지.필립스 엘시디 주식회사 액정표시장치의 테스트 패드
KR100973803B1 (ko) * 2003-07-24 2010-08-03 삼성전자주식회사 액정 표시 장치
KR101137863B1 (ko) * 2005-08-30 2012-04-23 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108364598A (zh) * 2018-03-26 2018-08-03 京东方科技集团股份有限公司 显示基板及其短路检测方法、显示装置
CN109887455A (zh) * 2019-04-26 2019-06-14 京东方科技集团股份有限公司 一种显示面板及显示装置
CN109887455B (zh) * 2019-04-26 2023-03-10 京东方科技集团股份有限公司 一种显示面板及显示装置

Also Published As

Publication number Publication date
US8305542B2 (en) 2012-11-06
KR101137863B1 (ko) 2012-04-23
US20110287561A1 (en) 2011-11-24
US20070046336A1 (en) 2007-03-01
US7999901B2 (en) 2011-08-16

Similar Documents

Publication Publication Date Title
KR101137863B1 (ko) 박막트랜지스터 어레이 기판
US9835884B2 (en) Array substrate and method for manufacturing the same, a display panel and method for testing the same, and a display apparatus
CN101110443B (zh) 显示基板、其制造方法和具有显示基板的显示设备
EP2275861B1 (en) Active matrix substrate, display device, method for inspecting active matrix substrate, and method for inspecting display device
US20100006838A1 (en) Active matrix substrate, display device, and active matrix substrate inspecting method
WO2013011855A1 (ja) アクティブマトリクス型表示装置
JP5053479B2 (ja) マトリクスアレイ基板及びその製造方法
KR20060015201A (ko) 어레이 기판과, 이를 갖는 모기판 및 액정표시장치
KR102034069B1 (ko) 터치타입 액정표시장치 및 이의 검사방법
KR20040059670A (ko) 액정표시패널의 검사용 범프 구조
WO2013021992A1 (ja) アクティブマトリクス型表示装置
KR20140098937A (ko) 액정표시장치 및 그의 제조방법
US20160343279A1 (en) Display device
KR101271525B1 (ko) 액정표시장치용 어레이 기판
KR101174156B1 (ko) 평판 표시장치
KR101354317B1 (ko) 정전기 방지 구조를 구비한 표시장치
KR20000007737A (ko) 엘씨디 패널
JPH11119683A (ja) 液晶表示パネルの検査方法
KR101152491B1 (ko) 액정표시소자
KR20100041429A (ko) 씨오지 타입 액정표시장치용 어레이 기판
KR101924180B1 (ko) 횡전계방식 액정표시장치용 어레이기판
KR20060120328A (ko) 액정표시장치용 어레이기판
KR20060123019A (ko) 액정표시장치의 ｍｐｓ 검사배선 구조
KR101127837B1 (ko) 액정 표시 장치와 ｆｐｃ의 본딩 검사 장치 및 이의 검사방법
WO2023116106A1 (zh) 显示基板及其测试方法和显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 8