KR20070106047A - 쌍안정 저항값 취득장치 및 그 제조방법과 금속 산화물박막 및 그 제조방법 - Google Patents
쌍안정 저항값 취득장치 및 그 제조방법과 금속 산화물박막 및 그 제조방법 Download PDFInfo
- Publication number
- KR20070106047A KR20070106047A KR1020077023325A KR20077023325A KR20070106047A KR 20070106047 A KR20070106047 A KR 20070106047A KR 1020077023325 A KR1020077023325 A KR 1020077023325A KR 20077023325 A KR20077023325 A KR 20077023325A KR 20070106047 A KR20070106047 A KR 20070106047A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- voltage
- ferroelectric
- substrate
- current
- Prior art date
Links
- 229910044991 metal oxide Inorganic materials 0.000 title claims description 326
- 150000004706 metal oxides Chemical class 0.000 title claims description 326
- 239000010409 thin film Substances 0.000 title claims description 174
- 238000004519 manufacturing process Methods 0.000 title description 23
- 239000000758 substrate Substances 0.000 claims description 472
- 238000004544 sputter deposition Methods 0.000 claims description 266
- 229910052751 metal Inorganic materials 0.000 claims description 161
- 239000002184 metal Substances 0.000 claims description 161
- 239000010936 titanium Substances 0.000 claims description 159
- 230000005291 magnetic effect Effects 0.000 claims description 141
- 229910052760 oxygen Inorganic materials 0.000 claims description 137
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 131
- 239000001301 oxygen Substances 0.000 claims description 131
- 239000002245 particle Substances 0.000 claims description 114
- 238000000034 method Methods 0.000 claims description 103
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 71
- 229910001882 dioxygen Inorganic materials 0.000 claims description 71
- 239000000463 material Substances 0.000 claims description 71
- 229910052719 titanium Inorganic materials 0.000 claims description 70
- 239000000203 mixture Substances 0.000 claims description 51
- 229910052797 bismuth Inorganic materials 0.000 claims description 49
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 47
- 239000011261 inert gas Substances 0.000 claims description 32
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 28
- 230000015654 memory Effects 0.000 abstract description 184
- 230000008859 change Effects 0.000 abstract description 76
- 239000010410 layer Substances 0.000 description 1485
- 210000002381 plasma Anatomy 0.000 description 462
- 239000010408 film Substances 0.000 description 318
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 260
- 239000007789 gas Substances 0.000 description 193
- 235000012239 silicon dioxide Nutrition 0.000 description 134
- 229910052710 silicon Inorganic materials 0.000 description 112
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 110
- 239000010703 silicon Substances 0.000 description 110
- 229910052707 ruthenium Inorganic materials 0.000 description 104
- 239000000377 silicon dioxide Substances 0.000 description 104
- 230000015572 biosynthetic process Effects 0.000 description 100
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 98
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 95
- 238000012545 processing Methods 0.000 description 93
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 91
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 91
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 66
- 239000010931 gold Substances 0.000 description 58
- 238000000151 deposition Methods 0.000 description 46
- 229910052697 platinum Inorganic materials 0.000 description 44
- 229910052786 argon Inorganic materials 0.000 description 42
- 239000004020 conductor Substances 0.000 description 42
- 230000007423 decrease Effects 0.000 description 41
- 239000004065 semiconductor Substances 0.000 description 40
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 39
- 229910052737 gold Inorganic materials 0.000 description 39
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 38
- 230000008569 process Effects 0.000 description 38
- 230000008021 deposition Effects 0.000 description 37
- 230000010354 integration Effects 0.000 description 35
- 230000002829 reductive effect Effects 0.000 description 33
- 238000010438 heat treatment Methods 0.000 description 31
- 239000010453 quartz Substances 0.000 description 30
- 230000007704 transition Effects 0.000 description 30
- 150000002739 metals Chemical class 0.000 description 29
- 230000000694 effects Effects 0.000 description 28
- 230000010287 polarization Effects 0.000 description 24
- 150000004767 nitrides Chemical class 0.000 description 23
- -1 hafnium nitride Chemical class 0.000 description 22
- 150000002926 oxygen Chemical class 0.000 description 22
- 229910052814 silicon oxide Inorganic materials 0.000 description 22
- 229910052723 transition metal Inorganic materials 0.000 description 22
- 150000003624 transition metals Chemical class 0.000 description 22
- 150000001875 compounds Chemical class 0.000 description 21
- 230000003647 oxidation Effects 0.000 description 21
- 238000007254 oxidation reaction Methods 0.000 description 21
- 239000000243 solution Substances 0.000 description 21
- 229910052715 tantalum Inorganic materials 0.000 description 21
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 21
- 230000006870 function Effects 0.000 description 20
- 210000004027 cell Anatomy 0.000 description 19
- 238000005229 chemical vapour deposition Methods 0.000 description 19
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 18
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 18
- 239000011856 silicon-based particle Substances 0.000 description 18
- 229910052712 strontium Inorganic materials 0.000 description 18
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 17
- 239000013078 crystal Substances 0.000 description 17
- 239000011810 insulating material Substances 0.000 description 17
- 238000009413 insulation Methods 0.000 description 17
- 230000014759 maintenance of location Effects 0.000 description 17
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 17
- 229910001873 dinitrogen Inorganic materials 0.000 description 16
- 239000011521 glass Substances 0.000 description 16
- 239000003990 capacitor Substances 0.000 description 15
- 229910052735 hafnium Inorganic materials 0.000 description 15
- 150000002500 ions Chemical class 0.000 description 15
- 238000010030 laminating Methods 0.000 description 15
- 239000002356 single layer Substances 0.000 description 15
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 14
- 239000012212 insulator Substances 0.000 description 14
- 230000004888 barrier function Effects 0.000 description 13
- 239000007769 metal material Substances 0.000 description 13
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 12
- 229910052724 xenon Inorganic materials 0.000 description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 11
- 229910013641 LiNbO 3 Inorganic materials 0.000 description 11
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 11
- 229910004121 SrRuO Inorganic materials 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 10
- 230000001276 controlling effect Effects 0.000 description 10
- 230000001066 destructive effect Effects 0.000 description 10
- 230000001678 irradiating effect Effects 0.000 description 10
- 238000005259 measurement Methods 0.000 description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 9
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 9
- 229910018885 Pt—Au Inorganic materials 0.000 description 9
- 229910018557 Si O Inorganic materials 0.000 description 9
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 9
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 9
- 238000004891 communication Methods 0.000 description 9
- 239000002131 composite material Substances 0.000 description 9
- 238000005530 etching Methods 0.000 description 9
- 238000002474 experimental method Methods 0.000 description 9
- 230000005621 ferroelectricity Effects 0.000 description 9
- 239000012530 fluid Substances 0.000 description 9
- 239000011737 fluorine Substances 0.000 description 9
- 229910052731 fluorine Inorganic materials 0.000 description 9
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 9
- 230000006872 improvement Effects 0.000 description 9
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 9
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 9
- 230000001590 oxidative effect Effects 0.000 description 9
- 238000000059 patterning Methods 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 9
- 239000010970 precious metal Substances 0.000 description 9
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 9
- 229910052709 silver Inorganic materials 0.000 description 9
- 239000004332 silver Substances 0.000 description 9
- BYMUNNMMXKDFEZ-UHFFFAOYSA-K trifluorolanthanum Chemical compound F[La](F)F BYMUNNMMXKDFEZ-UHFFFAOYSA-K 0.000 description 9
- 238000001771 vacuum deposition Methods 0.000 description 9
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- 239000000969 carrier Substances 0.000 description 8
- 238000006073 displacement reaction Methods 0.000 description 8
- 150000002222 fluorine compounds Chemical class 0.000 description 8
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 8
- 238000000224 chemical solution deposition Methods 0.000 description 7
- 238000001816 cooling Methods 0.000 description 7
- 230000007547 defect Effects 0.000 description 7
- 239000010419 fine particle Substances 0.000 description 7
- 229910052747 lanthanoid Inorganic materials 0.000 description 7
- 150000002602 lanthanoids Chemical class 0.000 description 7
- 230000000007 visual effect Effects 0.000 description 7
- 229910052726 zirconium Inorganic materials 0.000 description 7
- 229910052790 beryllium Inorganic materials 0.000 description 6
- 229910052791 calcium Inorganic materials 0.000 description 6
- 239000011575 calcium Substances 0.000 description 6
- 230000001747 exhibiting effect Effects 0.000 description 6
- 230000004907 flux Effects 0.000 description 6
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 6
- 238000007737 ion beam deposition Methods 0.000 description 6
- 229910052749 magnesium Inorganic materials 0.000 description 6
- 239000011777 magnesium Substances 0.000 description 6
- 238000010295 mobile communication Methods 0.000 description 6
- 238000001451 molecular beam epitaxy Methods 0.000 description 6
- 229910052727 yttrium Inorganic materials 0.000 description 6
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 6
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 5
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 5
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 5
- 150000004645 aluminates Chemical class 0.000 description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 5
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 238000007667 floating Methods 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 229910052746 lanthanum Inorganic materials 0.000 description 5
- 229910052744 lithium Inorganic materials 0.000 description 5
- 230000006386 memory function Effects 0.000 description 5
- 229910052706 scandium Inorganic materials 0.000 description 5
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 5
- 150000004760 silicates Chemical class 0.000 description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 4
- 239000002033 PVDF binder Substances 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 4
- 238000013213 extrapolation Methods 0.000 description 4
- 229920002981 polyvinylidene fluoride Polymers 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- BQCIDUSAKPWEOX-UHFFFAOYSA-N 1,1-Difluoroethene Chemical compound FC(F)=C BQCIDUSAKPWEOX-UHFFFAOYSA-N 0.000 description 3
- 206010021143 Hypoxia Diseases 0.000 description 3
- 238000002441 X-ray diffraction Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000007613 environmental effect Effects 0.000 description 3
- 230000007774 longterm Effects 0.000 description 3
- 238000003754 machining Methods 0.000 description 3
- 238000001000 micrograph Methods 0.000 description 3
- 238000002294 plasma sputter deposition Methods 0.000 description 3
- 238000003980 solgel method Methods 0.000 description 3
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 3
- 229910000909 Lead-bismuth eutectic Inorganic materials 0.000 description 2
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000006399 behavior Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000012217 deletion Methods 0.000 description 2
- 230000037430 deletion Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 238000001652 electrophoretic deposition Methods 0.000 description 2
- 230000005294 ferromagnetic effect Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 229910052745 lead Inorganic materials 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000013081 microcrystal Substances 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 238000005086 pumping Methods 0.000 description 2
- 238000001552 radio frequency sputter deposition Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 230000002459 sustained effect Effects 0.000 description 2
- 238000004627 transmission electron microscopy Methods 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 229910052720 vanadium Inorganic materials 0.000 description 2
- MIZLGWKEZAPEFJ-UHFFFAOYSA-N 1,1,2-trifluoroethene Chemical compound FC=C(F)F MIZLGWKEZAPEFJ-UHFFFAOYSA-N 0.000 description 1
- 241000270730 Alligator mississippiensis Species 0.000 description 1
- 229910000906 Bronze Inorganic materials 0.000 description 1
- 241000282472 Canis lupus familiaris Species 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 229910003077 Ti−O Inorganic materials 0.000 description 1
- 229910009580 YMnO Inorganic materials 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 1
- 150000001342 alkaline earth metals Chemical class 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 239000010974 bronze Substances 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000002003 electron diffraction Methods 0.000 description 1
- 238000000635 electron micrograph Methods 0.000 description 1
- 239000003302 ferromagnetic material Substances 0.000 description 1
- 231100001261 hazardous Toxicity 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 238000013383 initial experiment Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 229910000464 lead oxide Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 230000003446 memory effect Effects 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 238000005272 metallurgy Methods 0.000 description 1
- 239000011859 microparticle Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000021715 photosynthesis, light harvesting Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 150000002910 rare earth metals Chemical class 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000002341 toxic gas Substances 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/08—Oxides
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
- C23C14/354—Introduction of auxiliary energy into the plasma
- C23C14/357—Microwaves, e.g. electron cyclotron resonance enhanced sputtering
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Power Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Plasma & Fusion (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Physical Vapour Deposition (AREA)
Abstract
본 발명의 금속 산화물 박막인 강유전체층(104)은 적어도 제 1 금속 및 산소로 구성되는 기저층(141) 및 상기 제 1 금속, 제 2 금속 및 산소로 구성되고 상기 기저층(141)에 분산되는 복수의 미립결정립들(142)로 구비되어 있으며, 이러한 강유전체층(104)의 금속 산화물층이 하부전극층 및 상부전극층 사이에 끼워져서 쌍안정 저항값 취득장치를 형성하는데 사용될 수 있다.
쌍안정 저항값 취득장치, 금속 산화물 박막, 스퍼터링
Description
본 발명은 쌍안정 저항치 취득장치 및 그 제조방법과 금속 산화물 박막 및 그 제조방법에 관한 것이다.
광범위한 멀티미디어 정보화 사회를 지향한 연구 및 개발과, 보다 구체적으로는, 유비쿼터스 서비스(ubiquitous services)의 구현이 번성하고 있다. 특히, 정보를 기록하기 위해 네트워크 장비 또는 정보 단말기에 탑재되는 (이하 메모리라고 하는) 장치가 중요한 핵심장치이다. 유비쿼터스 단말기에 탑재된 메모리는 고속 동작, 장기보유기간, 내환경성, 및 저소비전력을 충족시키는 것이 요구된다. 또한, 전원이 꺼진 상태에서도 어떤 저장된 정보의 삭제를 방지하는 기능, 즉, 비휘발성이 필수적이다.
종래, 반도체 장치는 메모리로서 광범위하게 사용되고 있다. 광범위하게 사용되는 메모리 중 하나는 동적 램(Dynamic Random Access Memory, DRAM)이다. DRAM의 (이하 메모리 셀이라고 하는) 단위기억소자는 하나의 축적용량(storage capacitor)과 하나의 모스 전계효과 트랜지스터(Metal-Oxide-Semicondoctor Field Effect Transistor, MOSFET)를 포함한다. 선택된 메모리 셀의 축적용량에 축적된 전하의 상태에 대응하는 전압이 전기 디지털 신호의 "온" 또는 "오프"로서 비트라인(bit line)으로부터 추출되며, 이에 의해 저장된 데이터를 읽어내게 된다(에스.엠. 스제(S.M. Sze), "Physics of Semiconductor Devices", John Wiley and Sons, Inc. 1981, 및 후지오 마수오카(Fujio Masuoka), "Applied Physics", Vol. 73, No. 9, p.1166, 2004).
그러나, 전원이 꺼진 상태에서, DRAM은 축적용량의 상태를 유지할 수 없어, 저장된 정보가 삭제된다. 달리 말하면, DRAM은 휘발성 메모리 소자이다. 또한, DRAM은 잘 알려진 바와 같이 데이터를 재기록하기 위해 리프레시(refresh) 동작을 필요로 하기 때문에, 동작속도가 느리다.
전원이 꺼진 상태에서도 데이터의 휘발성을 억제하는 기능을 갖는 비휘발성 메모리로서, 읽기용 기억장치(read only memory, ROM)가 잘 알려져 있다. 그러나, 이 메모리는 기록된 데이터를 삭제하거나 변경시킬 수 없다. 재기록가능한 비휘발성 메모리로서, 전기적 소거 및 프로그램 가능 읽기전용 기억장치(electrically erasable and programmable read only memory, EEPROM)를 사용하는 플래시 메모리가 개발되었다(일본특허공개공보 제8-031960호 및 후지오 마수오카, "Applied Physics", Vol. 73, No. 9, p.1166, 2004). 플래시 메모리는 실제 비휘발성 메모리로서 다양한 분야에 사용된다.
대표적인 플래시 메모리(flash memory)의 메모리 셀에서, MOSFET의 게이트 전극부는 제어 게이트 전극과 부유 게이트 전극(floating gate electrode)을 갖는 복수의 층들을 포함하는 적층된 게이트 구조(stacked gate structure)를 갖는다. 플래시 메모리는 MOSFET의 임계값이 부유 게이트에 축적된 전하량에 따라 변하는 현상을 이용함으로써 데이터의 기록을 가능하게 한다.
플래시 메모리의 데이터 쓰기(data write)는 고전압을 드레인 영역에 인가함 으로써 발생된 핫 캐리어(hot carrier)들을 게이트 절연막의 에너지 장벽 너머로 이동시키는 현상을 기초로 행해진다. 게이트 절연막에 고전계를 인가하고 F-N(Fowler-Nordheim) 터널 전류(tunnel current)를 공급함으로써 전하들(일반적으로, 전자들)이 반도체 기판으로부터 부유 게이트(floating gate)로 주입될 때, 데이터가 쓰여진다. 상기 데이터는 게이트 절연막에 반대방향의 고전계를 인가하여 전하들을 상기 부유전극으로부터 제거함으로써 삭제된다.
플래시 메모리는 DRAM과는 달리 어떠한 리프레시 동작을 필요로 하지 않는다. 그러나, F-N 터널 현상이 이용되므로, 데이터 쓰기 및 삭제에 걸리는 시간이 DRAM에 비해 훨씬 더 길다. 또한, 데이터 쓰기/삭제가 반복되는 경우, 게이트 절연막이 열화(劣化)된다. 따라서, 쓰기 회수가 어느 정도 제한된다.
상술한 플래시 메모리와는 다른 새로운 휘발성 메모리로서, 강유전체의 분극(polarization)을 이용한 (이하 FeRam(Ferroelectric RAM)이라고 하는) 강유전체 메모리 또는 강자성체의 자기저항(magnetoresistance)을 이용한 (이하 MRAM(Magnetoresist RAM)이라고 하는) 강자성체 메모리가 상당한 주목을 받고 있고 광범위하게 연구되고 있다. FeRAMs은 이미 실용화되어 있으며, 따라서 다양한 문제들이 해결될 수 있다면 휴대용 메모리 뿐만 아니라 로직(logic) DRAM을 대체할 것으로 기대된다.
강자성체들의 예로는 산화물 강유전체(또는 강유전체 세라믹이라 함), 폴리비닐리덴 불화물(polyvinylidene fluoride, PVDF)로 표현되는 고분자 강유전체, 및 BaMgF4와 같은 불화물 강유전체이다. 산화물 강유전체 및 불화물 강유전체에서, 분극을 초래하는 원자들의 약간의 변위로 인해 분극이 역전된다. 한편, 고분자 강유전체에서, 분극은 개개의 분자 체인(molecular chain)들이 회전함으로써 역전된다. 그 기본 과정은 공유결합에 의해 장기간 결합되는 분자 체인의 배열(결합 형태)에서의 변경이다.
산화물 강유전체는 BaTiO3 및 PbTiO3와 같은 페브로브스카이트(pebrovskite) 강유전체, LiNbO3 및 LiTaO3와 같은 쉐도우 일메나이트(pseudo-ilmenite) 강유전체, PbNb3O6 및 Ba2NaNb5O15와 같은 텅스텐-청동(tungsten-bronze, TB) 강유전체, SrBi2Ta2O9 및 Bi4Ti3O12와 같은 비스무스 층구조의 강유전체(BLSF), 및 La2Ti2O7와 같은 파이로클로어(pyrochlore) 강유전체로 분류된다.
폴리불화비닐리덴(polyvinylidene fluoride, PVDF)로 표현되는 고분자 강유전체는 또한 P(VDF/TrFF), 즉, 불화비닐리덴(PDV) 및 삼불화 에틸렌(ethylene trifluoride)의 공중합체(copolymer)를 포함하고 고분자의 중합반응에 의해 제조된다. 강유전체에 대한 또 다른 정보에 대해서는, 타다시 시오사키(Tadashi Shiosaki) CMC사가 출판한 "Development and Application of Ferroelectric Materials"를 참조하라.
상술한 강유전체 재료 중에, 산화물 강유전체는 주로 FeRAM용으로 사용된다. 산화물 강유전체 중에, 페로브스카이트 구조를 갖는 강유전체(이하 페로브스카이트 강유전체라 함) 및, 더 구체적으로는, Pb(Zr,Ti)O3(PZT)로 표현되는 연계(lead-based) 강유전체가 광범위하게 사용된다. 그러나, 연함유(lead-containing) 물질 및 연산화물(lead oxides)의 사용은 생태계에 끼치는 영향에 대한 우려와 환경부담의 증가로 인해 노동안전위생법에 의해 규제된다. 따라서, 이들은 생태학적 관점 및 공해방지 면에서 유럽 및 U.S.A에서 규제되고 있다.
연계 강유전체의 성능과 동일한 비연계(무연) 강유전체 재료가 최근 환경부담을 감소시키는 필요성으로 인해 전세계적 기반으로 상당한 주목을 받고 있다. 특히, 무연페로브스카이트 강유전체 및 비스무스 층구조의 강유전체(BLSF)가 가장 유망한 것으로 고려되고 있다. 실제로, 이들 재료들에서의 분극량은 연계 강유전체에서 보다 더 작고, 성막(film formation) 및 처리 모두에서 많은 미해결 문제들이 여전히 남아 있다.
플래시 메모리를 대체할 것으로 예상되는 FeRAMs은 주로 적층 메모리와 FET 메모리로 분류된다. 또한 적층 FeRAMs을 구조에 따라 도 127에 도시된 바와 같이 적층 커패시터를 갖는 FeRAMs, 평면 커패시터를 갖는 FeRAMs, 및 고체형 커패시터를 갖는 FeRAMs으로 분류되는 1-트랜지스트/1-커패시터 FeRAMs이라 한다. 적층 FeRAMs은 1-트랜지스트/1-커패시터 FeRAMs과 동작을 안정시키기 위해 2개의 1-트랜지스트/1-커패시터 FeRAMs을 적층함으로써 형성된 2-트랜지스트/2-커패시터 FeRAMs을 포함한다.
도 127에 도시된 적층 FeRAM은, 반도체 기판(12701)상에, 소스(12702), 드레 인(12703), 및 게이터 절연막(12704)상에 형성된 게이트 전극(12705)을 포함하는 MOS 트랜지스터를 구비한다. 하부전극(12711), 강유전체로 제조된 유전체층(12712), 및 상부전극(12713)을 포함하는 커패시터가 MOS 트랜지스터의 소스(12702)에 접속되어 있다. 도 127에 도시된 예에서, 커패시터는 소스 전극(12706)에 의해 소스(12702)에 접속되어 있다. 드레인 전극(12707)은 드레인(12703)에 접속되어 있다. 상기 드레인 전극(12707)에 전류계가 접속되어 있다.
이러한 구조는 소스와 드레인 사이에 흐르는 전류(채널(12721))로서 강유전체로 제조된 유전층(12721)의 분극 방향을 검출함으로써 "온" 또는 "오프" 데이터를 추출하는 기능을 갖는다. 상기 구조는 비휘발성인데 왜냐하면 강유전체의 분극은 심지어 전압 인가없이도 유지될 수 있기 때문이다. 그러나, 이 구조에서, 데이터는 데이터 읽기에서 파괴되므로, 상기 데이터는 다시 쓰여져야만 하며, 따라서 속도가 느리게 된다. 또한, 1개의 소자가 차지하는 면적이 크므로, 상기 구조는 집적을 높이는데 부적합하다.
상술한 적층 FeRAMs 이외에, FET FeRAMs이 차세대 FeRAMs으로서 기대된다. 또한 FET FeRAMs을 구조에 따라 강유전체막이 MOSFET의 게이트 전극과 채널 영역에 있는 게이트 절연막 대신에 배치되는 MFS(Metal-Ferroelectric-Semiconductor) FeRAMs, 강유전체막이 MOSFET의 게이트 전극상에 배치되는 MFMIS(Metal-Ferroelectric-Metal-Insulator-Semiconductor) FeRAMs, 및 강유전체막이 MOSFET의 게이트 전극과 게이트 절연막 사이에 배치되는 도 128에 도시된 바와 같은 MFIS(Metal-Ferroelectric-Insulator-Semiconductor) FeRAMs으로 분류되는 1-트랜 지스터 FeRAM이라 한다(코이히로 이노마타(Koichiro Inomata), 슈이치 타하라(Shuichi Tahara), 및 요시히로 아리모토(Yoshihiro Arimoto), "MRAM Technology-from Fundamentals to LSI Applications", SIPEC).
도 128에 도시된 MFIS에서, 소스(12802) 및 드레인(12803)이 반도체 기판(12801)상에 형성되어 있다. 상기 소스와 상기 드레인 사이에 배치된 게이트 절연막(12804)상에 강유전체로 제조된 유전체층(12805)이 형성되어 있다. 상기 유전체층(12805)상에 게이트 전극(12806)이 형성되어 있다. 소스 전압이 소스 전극(12807)을 통해 소스(12802)에 인가된다. 전류계가 드레인 전극(12808)을 통해 드레인(12803)에 접속되어 있다.
이 FeRAM에서, 강유전체의 분극이 MOSFET의 동작에 적용된다. FeRAM은 분극상태에 의해 채널(12821)이 게이트 절연막(12804) 바로 아래에 있는 반도체 표면에 형성되는 상태 및 어떠한 채널도 형성되지 않는 상태를 만들어, 소스와 드레인 사이의 전류값을 읽고 상기 상태를 전기적 디지털 신호의 "온" 또는 "오프"로서 추출하는 기능을 갖는다.
FET FeRAM에서, 강유전체의 분극량은 데이터가 읽어내어질 때에도 변경되지 않기 때문에 이 동작원리로 인해 비파괴적 읽기가 가능해진다. 따라서, 고속동작이 기대된다. 1-트랜지스터/1-커패시터 FeRAM에 비하여 점유면적이 줄어들 수 있기 때문에, FET FeRAM은 집적을 증가시키는데 이점적이다. 실제로, 1-트랜지스터 FeRAMs 중에, MFIS FeRAM(도 128)은 강유전체막과 반도체 사이에 게이트 절연막을 가지며, 이런 이유로, 강유전체의 분극양을 상쇄시키기 위한 분극감소전계가 발생된다.
상술한 구조를 구현하기 위해, 분극특성 및 배향성을 갖는 고품질의 고유전체박막이 일반적으로 비정질 재료로 제조된 절연막상에 형성된다. 그러나, 후술되는 기존의 성막방법을 사용하여서는 절연막상에 고배향성 강유전체를 형성하기가 어렵다. 이런 이유로, 종래 기술에 의해 제조된 MFIS FeRAM에서, 분극은 분극감소 전계로 인해 유지될 수 없고 데이터가 장시간동안 보유될 수 없다. 반도체상에 형성된 절연막의 품질이 열악한 경우, 강유전체의 분극량은 전기장에 의해 발생된 누설전류로 인해 더 감소된다. 이러한 이유로, 메모리로서 사용되는 당면한 MFIS FeRAM의 동작에 대한 데이터 보유기간(데이터 수명)은 약 10일 정도 유지된다. 이는 실용화하기에는 너무 멀다.
MFMIS FeRAM에서, 강유전체가 결정 금속전극(일반적으로 Pt 또는 SrRuO2)상에 형성될 수 있다. 따라서, 강유전체가 상기 MFIS FeRAM 구조와는 달리 절연막상에 형성될 필요가 없기 때문에, 고품질의 박막이 형성될 수 있다. 그러나, 금속에 강유전체를 안정적으로 형성하기 위한 어떠한 방법도 아직까지 제안되지 않고 있다. 반도체상에서 절연막에 의해 발생된 분극감소전계에 의한 분극의 저하가 이 경우에서도 문제를 제기하고 있기 때문에, 장기간 데이터 보유가 실현될 수 없다.
MFIS FeRAM에서는, 어떠한 절연막도 반도체상에 필요하지 않기 때문에, 분극감소전계에 의한 분극의 저하가 원칙적으로 방지될 수 있다. 그러나, 졸-겔 공정 또는 MOCVD와 같은 강유전체 성막방법은 높은 성막온도를 필요로 하므로, Si와 같은 반도체의 표면이 산화되거나 파괴되어, 경계면에 산화막 또는 많은 결함이 발생 하게 된다. 반도체와 강유전체 사이의 경계면에 산화막(경계면 산화막)이 결과적으로 형성되는 경우, MFIS FeRAM과 마찬가지로, 분극감소전계가 발생된다.
경계면 산화막이 형성되지 않고 많은 결함 준위들이 경계면에 형성되는 경우, 축적된 전하들의 영향이 커지게 되고, 정확한 메모리 동작이 수행되지 않게 된다. 형성된 강유전체막이 품질이 떨어지는 경우, 많은 보고서에서 지적한 바와 같이, 박막에 누설전류가 흐르게 되고 분극특성이 장시간동안 유지될 수 없다.
상술한 FeRAMs에서, 기판상에 산화물 강유전체의 형성이 중요하다. 다양한 형성장치 및 다양한 성막방법이 지금까지 시험되었다. 예로는 졸-겔 법(sol-gel process) 및 유기금속열분해(Metal-Organic Deposition, MOD)를 포함하는 화학적 용액침착법(Chemical Solution Deposition, CSD), 유기금속 화학기상증착법(Metal-Organic Chemical Vapor Deposition, MOCVD) 또는 MOVPE, 펄스 레이저 증착법(Pluse Laser Deposition, PLD), 액체 미스트 화학증착법(Liquid Soruce Misted Chemical Deposition, LSMCD), 전기영동 증착법(Electro-Phoretic Deposition,EPD), RF-스퍼터링(또는 RF sputtering 또는 마그네트론 스퍼터링(magnetron sputtering)이라 함), 및 ECR 스퍼터링(Electron Cyclotron Resonance sputtering)이 있다.
이들 성막방법의 주류는 졸-겔 법 또는 MOD라고 하는 CSD이다. CSD에서, 박막은 강유전체의 기재(matrix)를 유기용매에 용해시키고 반복적으로 기판에 합성용액을 도포하고 소결시킴으로써 형성된다. 특징으로서, 비교적 큰 면적을 갖는 강유전체막이 간단한 방법으로 제조될 수 있다. 많은 연구기관들로부터 보고된 바와 같 이, CSD는 도포되는 용액의 조성을 제어함으로써 임의의 조성을 갖는 강유전체막을 형성할 수 있다.
그러나, 용액이 도포되는 기판의 열악한 습윤성(wettablility)으로 인해 박막을 형성할 수 없고 용액을 제조하는데 사용된 용매가 형성된 박막에 남아 있을 수 있어, 어떠한 고품질의 박막도 얻을 수 없다는 문제가 있다. 또한, CSD에서, 소결온도는 강유전체막의 큐리 온도(Curie temperature)보다 더 높아야만 한다. 온도 또는 분위기가 잘 제어될 수 없으면, 고품질의 박막을 전혀 얻지 못하게 된다.
CSD 이외의 방법에 의한 강유전체막 형성도 또한 시험되었다. 예컨대, PLD가 주목을 끌었는데 상기 PLD에서는 고품질을 갖는 강유전체막이 엑시머 레이저(excimer laser)와 같은 강한 레이저 소스로 강유전체 재료의 타겟을 스퍼터링함으로써 형성될 수 있다. 그러나, 이 방법으로는, 레이저가 조사되는 부분의 면적이 타겟면에서 매우 작고, 상기 작은 조사면으로부터 스퍼터링되고 공급되는 재료는 큰 분포를 갖는다. 이런 이유로, PLD에서, 기판에 형성된 강유전체의 두께 또는 품질에 있어 큰 면내 분포가 발생된다. 또한 특성들이 동일 형성조건하에서도 변하기 때문에 재현성에 심각한 문제가 있다.
그러나, 이들 특성들은 상세한 검사조건에 적합하다. 상술한 특성들을 사용함으로써 성막특성을 검사하는 방법으로서 조합방법이 주목을 받고 있다. 그러나, 산업적 관점에서, 양호한 재현성을 갖는 큰 면적의 박막을 형성할 수 있는 방법이 필수적이다. 산업적으로 현재의 PLD를 사용하기가 어렵다.
상술한 다양한 성막방법 이외에, 스퍼터링 방법(이하 간단히 스퍼터링이라 함)이 강유전체 성막방법으로서 많은 주목을 받고 있다. 스퍼터링은 위험한 가스나 유독성 가스가 사용될 필요가 없기 때문에 유망한 성막장치/방법이며, 증착된 박막은 비교적 양호한 표면 거칠기(표면 모폴로지(morphology))를 가질 수 있다. 스퍼터링에서, 반응성 스퍼터링 장치/방법이 화학양론적 조성의 강유전체막을 얻는 유망한 장치/방법으로서 고려되며, 산소 가스 또는 질소 가스 공급에 의해 어떠한 산소 또는 질소 결함이 방지된다.
종래 사용된 RF 스퍼터링법(종래 스퍼터링)에서, 화합물 (소결체) 타겟이 산화물 강유전체를 증착시키는데 사용된다. 그러나, 종래 스퍼터링에서 산화물 강유전체가 불활성 가스로서 아르곤과 반응성 가스로서 산소를 사용하여 형성되는 경우, 기판에 형성된 강유전체막에 산소가 충분히 포획되지 않게 되어 고품질을 갖는 강유전체를 얻을 수 없게 된다.
이런 이유로, 강유전체가 증착된 후에, 기판에 형성된 강유전체막의 품질은 고로(furnace)를 사용하여 산소로 어닐링(annealing)이라고 하는 열처리를 실행함으로써 개선되는 것이 필요하다. 따라서, 종래 스퍼터링에서, 어닐링이라고 하는 공정이 추가되고, 제조공정이 복잡해진다. 어닐링 공정에서, 기설정된 품질을 얻기 위해 제어가 행해지므로, 온도와 같은 조건은 엄밀히 제어되어야만 한다. 더욱이, 어닐링은 형성된 박막의 재료에 따라 불가능할 수 있다.
스퍼터막의 품질을 향상시키는 방법의 예는 ECR(Electron Cyclotron Resonance) 스퍼터링이다. 이 방법으로, ECR에 의해 플라즈마가 만들어진다. 기판은 플라즈마의 발산 자기장을 사용하여 발생된 플라즈마류(plasma flow)로 조사된 다. 동시에, 고주파수 또는 음의 DC 전압이 타겟과 접지 사이에 인가된다. ECR에 의해 발생된 플라즈마류에 있는 이온들이 도입되고 스퍼터링을 실행하도록 타겟에 대하여 충돌하게 되며, 이에 의해 기판상에 박막이 증착된다.
종래 스퍼터링에서, 약 0.1Pa 이상의 가스압 없이는 어떠한 안정적인 플라즈마도 얻을 수 없다. ECR 스퍼터링에서, 안정적인 플라즈마는 0.01Pa 차수의 압력에서 얻어진다. ECR 스퍼터링에서, 고주파수 또는 높은 음의 DC 전압을 사용하여 ECR에 의해 발생된 입자들은 타겟을 타격하게 야기되어 스퍼터링이 실행되므로, 스퍼터링이 낮은 압력에서도 행해질 수 있다.
ECR 스퍼터링에서, 기판은 ECR 플라즈마류 및 스퍼터링된 입자들로 조사된다. ECR 플라즈마류에 있는 이온들은 발산 자기장에 의해 10eV 내지 수 십 eV의 에너지를 갖는다. 또한, 가스가 분자류로서 행동하는 이러한 낮은 압력에서 플라즈마가 발생되고 전달되므로, 기판에 도달하는 이온의 이온전류밀도도 또한 높게 보장될 수 있다. 따라서, ECR 플라즈마에서의 이온들이 기판에 스퍼터링되고 도착하는 원료 입자들에 에너지를 제공하고 또한 원료 입자들과 산소 간에 결합반응을 촉진시킨다. 따라서, 증착된 박막의 품질이 향상된다.
ECR 스퍼터링의 특징으로서, 고품질의 박막이 낮은 기판온도에서 형성될 수 있다. ECR 스퍼터링에 의한 고품질의 박막을 증착시키는 방법에 대한 또 다른 정보에 대해서는, 예컨대, 일본특허공보 제2814416호와 제2779997호, 및 아마카와 등(Amajawa et al.)"J.Vac.Sci.Technol." B 17, No. 5, 2222(1999)를 참조하라. ECR 스퍼터링은 게이트 절연막과 같은 매우 얇은 박막을 형성하는 한편 비교적 안 정적인 성막속도로 인해 두께를 잘 제어하는데 적합하다. ECR 스퍼터링에 의해 증착된 박막의 표면 모폴로지는 원자 크기 정도로 평평하다. 따라서, ECR 스퍼터링은 고투과율(high permittivity)을 갖는 게이트 절연막을 형성할 뿐만 아니라 상술한 FeRAM 또는 금속전극막에 필요한 강유전체막을 형성하는 유망한 방법으로서 간주될 수 있다.
몇몇 보고서에서, ECR 스퍼터링을 사용한 강유전체막이 또한 검사되었다. 예컨대, 일본특허공개공보 제10-152397호와 제10-152398호 및 마추오카 등의(Matsuoka et al.) "J.Appl.Phys.", 76(3), 1768(1994)는 바륨 또는 스트론튬을 함유한 강유전체의 보고서를 포함한다. 와타주 등(Watazu et al.)의 "Powder and Poweder Metallurgy", No. 44, p. 86, 1997은 Ba2NaNi5O15의 제조를 보고하고 있다[ 마수모토 등(Masumoto et al.) "Appl. Phys. Lett." 58, 243 (1991)].
선행자들은 ECR 스퍼터링을 종래의 스퍼터링과 유사한 것으로 간주함으로써 강유전체 재료로 제조된 박막을 형성하기 위한 조건들을 선택하려고 시도했다. 따라서, 강유전체 박막이 ECR 스퍼터링을 사용하여 형성되더라도, FeRAM에 적용가능한 만족스러운 강유전성을 여태껏 얻을 수 없었다.
메모리를 둘러싼 상술한 상황하에서, 강유전체의 분극량에 의해 (채널을 형성하는) 반도체의 상태를 변경시킴으로써 메모리를 구현하는 대신에, 도 129에 도시된 바와 같이, 반도체 기판(12901)상에 직접 형성된 강유전체층(12902)의 저항값이 변하여, 이에 의해 메모리 기능을 구현하는 기술이 제안되었다(일본특허공개공 보 제7-263646호). 전극(12903 및 12904) 사이에 전압을 인가함으로써 강유전체층(12902)의 저항값이 제어된다.
도 129에 도시된 특허 참조문헌 6에 제안된 구조는 상술한 MFS FeRAM의 게이트 전극 바로 아래에 있는 구조와 마찬가지로 반도체상에 강유전체층을 갖는다. 따라서, 도 129에 도시된 소자에서, MFS FeRAM의 제조공정에서의 가장 큰 도전과 같이, 반도체상에 고품질의 강유전체층을 형성하기가 어렵다. 또한, 반도체 산화물이 반도체와 강유전체층 사이에 형성된다. 분극감소전계 또는 많은 결함들이 특성에 영향을 크게 끼치게 되고 장시간 동안의 데이터 보유를 불가능하게 하는 것으로 생각될 수 있다. 실제로, 도 129에 도시된 소자는 단지 약 2분 정도의 보유시간을 달성할 수 있다. 즉, 데이터 재기록이 약 1분 내에 행해져야만 한다.
도 129에 도시된 소자에서 관찰된 전류-전압 히스테리시스(hysteresis)는 반도체 기판(12901)과 강유전체층(12902) 사이에 발생된 결함들이 전자들 또는 정공(hole)들을 포획하기(가두기) 때문에 발생되는 것으로 추정된다. 특허참조문헌 6에서, 전기 전도도와 관련된 작은 개수의 캐리어들을 갖는 재료가 바람직하고, 반도체 기판(12901)이 적합하다. 그러나, 경계면 결함의 캐리어 트랩(carrier trap) 현상이 이용되므로, 캐리어를 포획하기 위한 트랩의 개수에서의 증가는 누설전류를 발생시키고 따라서 데이터 보유시간을 단축시킨다. 누설전류를 줄이기 위해 어떠한 경계면 없이 반도체 기판(12901)상에 강유전체층(12902)이 형성되는 경우, 어떠한 캐리어 포획도 발생하지 않아, 메모리 효과가 상실된다. 이러한 모순으로 인해, 도 129에 도시된 소자는 원리적으로 장기간의 데이터 보유에 부적합하다.
본 발명은 상술한 문제를 해결하도록 이루어진 것으로, 보다 안정적으로 데이터를 유지할 수 있는 메모리 장치를 형성하는 등 금속 산화물을 사용하여 안정적인 동작을 얻을 수 있는 소자를 제공하는 것을 그 목적으로 한다.
본 발명에 따른 쌍안정 저항값 취득장치는 적어도 2개의 금속을 함유하는 금속 산화물로 제조되고, 기판상에 형성되며, 소정의 두께를 갖는 제 1 금속 산화물층; 상기 제 1 금속 산화물층의 일면에 형성되는 제 1 전극; 및 상기 제 1 금속 산화물층의 타면에 형성되는 제 2 전극을 적어도 구비한다.
상기 쌍안정 저항값 취득장치에서, 상기 제 2 전극으로부터 이격된 제 3 전극이 상기 제 1 금속 산화물층의 타면에 형성될 수 있다. 이 경우, 3단자 소자가 상기 제 1 전극으로부터 형성된 게이트 전극, 상기 제 2 전극으로부터 형성된 소스 전극, 및 상기 제 3 전극으로부터 형성된 드레인 전극에 의해 구성될 수 있다.
상기 쌍안정 저항값 취득장치는 금속 산화물로 제조되고, 기판상에 형성되며, 소정의 두께를 갖는 제 2 금속 산화물층과 상기 제 2 금속 산화물층상에 형성되는 제 4 전극을 적어도 더 구비할 수 있고, 상기 제 1 전극, 상기 제 1 금속 산화물층, 상기 제 2 금속 산화물층, 및 상기 제 4 전극들이 차례로 기술된 순서대로 접속될 수 있다.
상기 쌍안정 저항값 취득장치는 상기 제 1 금속 산화물층의 일면과 타면 중 적어도 한 면에 접촉하게 형성되는 절연층을 더 구비할 수 있다. 상기 쌍안정 저항값 취득장치는 상기 제 2 금속 산화물층의 일면과 타면 중 적어도 한 면에 접촉하게 형성되는 절연층을 더 구비할 수 있다. 상기 쌍안정 저항값 취득장치는 상기 기 판상에 형성되는 비정질 상태의 비정질층; 각각이 결정상태의 도전성 재료로 제조되고 상기 비정질층상에 형성되는 상기 제 1 전극, 상기 제 1 전극상에 형성되는 상기 제 1 금속 산화물층, 및 상기 제 1 금속 산화물층에 형성되는 상기 제 2 전극을 포함하는 복수의 소자들; 및 상기 금속 산화물로 제조되고 상기 소자들 사이의 상기 비정질층에 형성되는 절연층을 적어도 구비하고, 상기 복수의 소자들은 상기 절연층에 의해 분리될 수 있다. 이 경우, 제 1 금속 산화물층과 분리층은 일체로 형성될 수 있다.
상기 쌍안정 저항값 취득장치에서, 금속 산화물의 저항값은 상기 제 1 전극 및 상기 제 2 전극 사이에 인가된 전기 신호에 따라 변한다. 예컨대, 금속 산화물은 상기 금속 산화물은 제 1 전압값 이상의 전압 인가시에 제 1 저항값을 갖는 제 1 상태; 및 상기 제 1 전압값과는 다른 극성을 가지며 제 2 전압값 이하의 전압 인가시에 상기 제 1 저항값과는 다른 제 2 저항값을 갖는 제 2 상태로 변한다. 대안으로, 상기 금속 산화물은 제 1 전압값을 넘는 전압 인가시에 제 1 저항값을 갖는 제 1 상태; 및 상기 제 1 전압값을 넘지 않는 범위내에서 제 2 전압값을 넘는 전압 인가시에 상기 제 1 저항값보다 더 큰 제 2 저항값을 갖는 제 2 상태로 변한다.
상기 쌍안정 저항값 취득장치에서, 금속 산화물은 적어도 제 1 금속 및 산소로 구성된 기저층과, 상기 제 1 금속, 제 2 금속, 및 산소로 구성되고 상기 기저층에 분산되는 복수의 미립자들을 적어도 구비한다. 이 때, 상기 기저층은 상기 제 1 금속, 상기 제 2 금속, 및 산소로 구성될 수 있고 상기 제 2 금속의 함량이 화학양론적 조성이 비해 더 적다. 상기 기저층은 제 1 금속, 제 2 금속, 및 산소의 주상 결정(column crystal)을 포함할 수 있다. 상기 금속 산화물은 상기 기저층과 접촉하게 배열되고 적어도 상기 제 1 금속 및 산소로 구성되는 주상결정 상태 및 비정질 상태 중 적어도 하나에 금속 산화물 단일층을 구비할 수 있다. 상기 금속 산화물 단일층에서, 상기 제 2 금속의 함량이 상기 제 1 금속, 상기 제 2 금속, 및 산소의 화학양론적 조성에 비해 더 적다. 상기 금속 산화물 단층은 미립자를 포함하지 않는다. 상기 제 1 금속은 티타늄(titanium)이고, 상기 제 2 금속은 비스무스(bismuth)이며, 상기 기저층은 비정질 상태에 있고 화학양론적 조성에 비해 과도한 양의 티타늄을 함유하는 층으로부터 형성될 수 있다. 상기 쌍안정 저항값 취득장치에서, 상기 금속 산화물은 강유전체일 수 있다.
상기 쌍안정 저항값 취득장치에서, 상기 제 1 전극은 루테늄(ruthenium)과 백금(platinum) 중 적어도 하나로 구성되고, 단일 재료로 제조되는 단층 구조과 복수의 재료들로 제조되는 적층구조 중 적어도 하나를 가질 수 있다. 상기 기판은 도전성 재료로 제조될 수 있다. 상기 제 1 전극은 기판과 동일할 수 있다.
본 발명에 따른 쌍안정 저항값 취득장치 제조방법은 적어도 2개의 금속을 함유하는 금속 산화물로 제조되고, 기판상에 형성되며, 소정의 두께를 갖는 제 1 금속 산화물층; 상기 제 1 금속 산화물층의 일면에 형성되는 제 1 전극; 및 상기 제 1 금속 산화물층의 타면에 형성되는 제 2 전극을 적어도 구비하는 쌍안정 저항값 취득장치 제조방법에 있어서, 소정의 조성비로 공급되는 불활성 가스와 산소 가스로 이루어진 제 1 플라즈마를 생성하고, 적어도 제 1 금속과 제 2 금속으로 구성되 는 타겟에 음의 바이어스를 인가하여 상기 제 1 플라즈마로부터 발생된 입자들을 상기 타겟에 충돌시켜 스퍼터링 현상을 유발하게 하고, 상기 타겟의 재료를 증착시키며, 이에 의해 상기 제 1 금속, 상기 제 2 금속 및 산소를 함유하는 금속 산화물로 구성되는 상기 제 1 금속산화물을 형성하는 제 1 단계를 포함하고, 상기 제 1 플라즈마는 전자 싸이클로트론 공명(electron cyclotron resonance)에 의해 생성되고 발산 자기장으로부터 운동 에너지를 받는 전자 싸이클로트론 공명 플라즈마이며, 상기 기판은 소정의 온도로 가열된다.
상기 쌍안정 저항값 취득장치 제조방법은 소정의 조성비로 공급되는 불활성 가스와 산소 가스로 이루어지는 제 2 플라즈마를 사용하여 상기 금속 산화물로 구성된 층의 표면을 조사(照射)하는 제 2 단계를 더 포함하고, 상기 제 2 플라즈마는 전자 싸이클로트론 공명에 의해 생성되고 발산 자기장으로부터 운동 에너지를 받는 전자 싸이클로트론 공명 플라즈마일 수 있다. 반응성 가스는 산소 가스일 수 있다. 상기 제 1 단계에서, 상기 기판은 바람직하게는 상기 금속 산화물의 큐리온도(Curie temperature) 이하로 가열된다. 상기 플라즈마에 의해 발생된 이온 에너지를 제어하는 전압이 기판에 인가될 수 있다. 상기 제 1 금속은 티타늄일 수 있고, 상기 제 2 금속은 비스무스일 수 있다. 상기 타겟은 적어도 상기 제 1 금속, 상기 제 2 금속, 및 산소로 제조될 수 있다.
본 발명에 따른 금속 산화물 박막은 적어도 제 1 금속 및 산소로 구성되는 기저층과, 상기 제 1 금속, 제 2 금속, 및 산소로 구성되고 상기 기저층에 분산되는 복수의 미결정립들(microcrystallline grains)(예컨대, 화학양론적 조성을 갖는 미결정립들)을 적어도 구비한다.
본 발명에 따른 금속 산화물 성막방법은 소정의 조성비로 공급되는 불활성 가스와 산소 가스로 제조되는 제 1 플라즈마를 생성하고, 적어도 제 1 금속과 제 2 금속으로 구성되는 타겟에 음의 바이어스를 인가하여 상기 제 1 플라즈마로부터 발생된 입자들을 상기 타겟에 충돌시켜 스퍼터링 현상을 유발하게 하고, 기판상에 상기 타겟의 재료를 증착시키며, 이에 의해 상기 기판상에 적어도 상기 제 1 금속 및 산소로 구성되는 기저층, 및 상기 제 1 금속, 상기 제 2 금속 및 산소로 구성되고 상기 기저층에 분산되는 복수의 미결정립들을 적어도 포함하는 금속 산화물 박막을 형성하는 단계를 포함하고, 상기 제 1 플라즈마는 전자 싸이클로트론 공명에 의해 생성되고 발산 자기장으로부터 운동 에너지를 받는 전자 싸이클로트론 공명 플라즈마이며, 상기 기판은 소정의 온도로 가열된다. 상기 제 1 금속은 티타늄이고, 상기 제 2 금속은 비스무스이다.
상술한 바와 같이, 본 발명에 따르면, 적어도 2개의 금속을 함유하고 소정의 두께를 갖는 금속 산화물로 제조되는 제 1 금속 산화물층의 일면에 제 1 전극과 타면에 제 2 전극을 제조함으로써 소자가 형성된다. 따라서, 금속 산화물을 사용함으로써 안정적인 동작을 얻을 수 있는 소자가 형성될 수 있어, 예컨대, 보다 안정적으로 데이터를 보유할 수 있는 메모리 장치가 형성될 수 있다.
첨부도면을 참조로 아래에 본 발명의 실시예를 설명한다. 도 1a는 본 발명의 실시예에 따른 쌍안정 저항값 취득장치의 구성예를 도시한 개략적인 횡단면도이다. 도 1b는 부분 횡단면도이다. 강유전체 특성을 나타내는 금속 산화물층(강유전체층(104))을 사용하는 강유전체 소자에 대한 적용을 아래에 설명한다. 도 1a에 도시된 소자는, 예컨대, 단결정 실리콘으로 제조된 기판(101)상에, 절연층(102), 하부전극층(103), 예를 들어, 비스무스(Bi) 및 티타늄(Ti)을 함유하고 두께가 약 30 내지 200㎚인 강유전체층(104), 및 상부전극(105)을 구비한다.
기판(101)은 반도체, 절연체 및 금속과 같은 도전성 재료 중 어느 하나로 제조될 수 있다. 기판(101)이 절연재료로 제조되는 경우, 절연층(102)이 생략될 수 있다. 기판(101)이 도전성 재료로 제조되는 경우, 절연층(102)과 하부전극층(103)이 생략될 수 있다. 이 경우, 도전성 재료로 제조되는 기판(101)은 하부전극으로서 사용된다.
하부전극층(103)과 상부전극(105)은 백금(Pt), 루테늄(Ru), 금(Au) 및 은(Ag)과 같은 귀금속을 함유하는 전이금속으로 제조될 수 있다. 하부전극층(103)과 상부전극(105)은 질화 티타늄(TiN), 질화 하프늄(hafnium nitride, HfN), 루테늄산 스트론튬(strontium ruthenate, SrRuO2), 산화아연(ZnO), 산화인듐주석(indium tin oxide,ITO) 또는 불화 란탄(lanthanum fluoride, LaF3)과 같은 전이금속의 질화물, 산화물, 또는 불화물 등의 화합물, 또는 이들을 적층함으로써 형성된 복합막으로 제조될 수 있다.
강유전체층(104)은 산화물 강유전체로 제조된다. 강유전체층(104)은 예컨대 페로브스카이트 구조를 갖는 재료, 쉐도우-일메나이트 구조를 갖는 재료, 텅스텐-청동 구조를 갖는 재료, 비스무스 적층구조를 갖는 재료 또는 파이로클로어 구조를 갖는 재료로 제조될 수 있다. 예로는 BaTiO3, Pb(Zr,Ti)O3, (Pb,La)(Zr, Ti)O3, LiNbO3, LiTaO3, PbNb3O6, PbNaNb5O15, Cd2Nb2O7, Pb2Nb2O7, Bi4Ti3O12, (Bi,La)4Ti3O12, 및 SrBi2Ta2O9이다.
강유전체층(104)은 적어도 2개의 금속을 함유하고 일반적으로 강유전체 특성을 나타내는 산화물, 질화물 또는 불화물과 같은 재료로 제조된다. 박막두께조건에 따라 어떠한 강유전체 특성도 나타내지 않는 상태도 또한 포함된다. 상술한 "강유전체"는 또한 적어도 2개의 금속을 함유하고 일반적으로 강유전체 특성을 나타내는 금속 화합물을 가리킨다.
도 1a 및 도 1b에 도시된 강유전체 소자의 상세한 예를 설명한다. 예컨대, 하부전극층(103)은 두께가 10㎚인 루테늄 박막이다. 강유전체층(104)은 두께가 40㎚인 Bi4Ti3O12이다. 상부전극(105)은 금으로 제조된다. 기판(101)과 절연층(102)의 구조는 상술한 구조에 국한되지 않으며, 전기적 특성에 어떠한 영향도 끼치지 않는다면 임의의 다른 재료도 또한 적절하게 선택될 수 있다.
다음으로 강유전체층(104)을 더 상세하게 설명한다. 도 1b의 확대도면에 도시된 바와 같이, 강유전체층(104)은 기저층(141), 즉, Bi4Ti3O12의 화학양론적 조성에 비해 과도한 양의 티타늄을 함유한 층에 약 3 내지 15㎚의 입자(grain) 크기를 갖는 Bi4Ti3O12 결정의 복수의 미결정립(microcrystalline grain)(142)을 분산시킴으로써 형성된다. 이는 투과전자 현미경을 사용한 관찰에 의해 확인된다. 기저층(141)은 비스무스 함량이 거의 0인 TiOx일 수 있다. 다르게 말하면, 기저층(141)은 2개의 금속을 함유하며 어느 한 금속의 함량이 화학양론적 조성에 비해 더 작은 금속 산화물로 제조된다. 도 1b는 강유전체층(104)의 근사 상태를 개략적으로 도시한 횡단면도이다.
강유전체층(104)을 사용한 강유전체 소자에 따르면, 후술되는 2개의 상태를 보유하는 기능 소자가 구현될 수 있다. 도 1a 및 도 1b에 도시된 강유전체 소자의 특성을 설명한다. 하부전극층(103)과 상부전극(105) 사이에 전압을 인가하여 특성들을 조사하였다. 전원장치로부터 전압이 상기 하부전극층(103)과 상기 상부전극(105) 사이에 인가되고, 상기 전압이 인가되었을 때 흐르는 전류가 전류계에 의해 측정되었을 때, 도 2에 도시된 결과를 얻었다. 도 2를 참조하면, 세로좌표는 전류값을 면적으로 나눔으로써 구한 전류밀도를 나타낸다.
도 2와 도 1a 및 도 1b에 도시된 강유전체 소자의 동작 원리를 아래에서 설명한다. 본 명세서에서 기술되는 전압값과 전류값은 단지 실제로 소자에서 측정된 예이다. 따라서, 현상은 아래의 수치에 국한되지 않는다. 다른 수치들도 또한 소자에 실제로 사용되는 각 박막의 재료와 두께 및 다른 조건들에 따라 측정될 수 있다.
도 2는 상부전극(105)에 인가되는 전압이 0으로부터 양의 방향으로 증가되다 가, 0으로 복귀하여 음의 방향으로 감소되다가 최종적으로 다시 0으로 복귀하는 경우에 강유전체층(104)에 흐르는 전류값의 히스테리시스 특성을 도시한 것이다. 상부전극(105)에 인가된 전압이 점차적으로 0V로부터 양의 방향으로 증가하는 경우, 강유전체층(104)에 흐르는 양의 전류는 비교적 작다(0.1V에서 약 0.014A/㎠).
전압이 0.5V를 초과하는 경우, 양의 전류값은 급격히 증가하기 시작한다. 전압은 약 1V까지 증가한 후에, 양의 전압은 감소된다. 전압이 1V에서 약 0.7V로 감소하더라도, 양의 전류값은 더 증가한다. 전압이 약 0.7V 미만인 경우, 전류값도 또한 감소하기 시작한다. 이 때, 양의 전류는 이전 상태에 비해 쉽게 흐른다. 전류값은 0.1V에서 약 1.3A/㎠이다(이전 전류 값의 100배). 인가된 전압이 0으로 다시 복귀하면, 전류값도 또한 0이 된다.
다음, 음의 전압이 상부전극(105)에 인가된다. 이 상태에서, 음의 전압이 낮은 경우, 비교적 큰 음의 전류가 이전 히스테리시스를 따라 흐른다. 인가된 음의 전압이 약 -0.5V까지 변하는 경우, 음의 전류는 갑자기 감소하기 시작한다. 인가된 음의 전압이 약 -1V까지 변하는 경우, 음의 전류값은 연속적으로 감소한다. 최종적으로, 인가된 음의 전압이 -1V에서 0V로 감소되고, 음의 전류값도 함께 더 감소하여 0으로 복귀한다. 이 경우, 음의 전류는 거의 흐르지 못하고 -0.1V에서 약 0.035A/㎠이다.
강유전체층(104)에 흐르는 전류의 상술한 히스테리시스는 강유전체층(104)의 저항값이 상부전극(105)에 인가된 전압에 따라 변하기 때문에 발생하는 것으로 여 겨진다. 소정 크기 이상의 양의 전압(Vw1)이 인가되는 경우, 강유전체층(104)은 전류가 쉽게 흐르는 "낮은 저항상태"(데이터 "1")로 변한다. 소정 크기의 음의 전압(Vw0)이 인가되는 경우, 강유전체층(104)은 전류가 흐르기 힘든 "높은 저항상태"(데이터 "0")으로 변한다.
강유전체층(104)은 2개의 안정적인 상태, 즉, 낮은 저항상태와 높은 저항상태를 갖는다. 각 상태는 소정 크기 이상의 상술한 양 또는 음의 전압이 인가되지 않는 한 유지된다. Vw1의 값은 약 +1V이다. Vw0 값은 약 -1V이다. 높은 저항상태 대 낮은 저항상태의 비는 약 10 대 100이다. 강유전체층(104)의 저항이 전압에 의해 전환되는 상술한 현상이 이용되는 경우, 도 1a 및 도 1b에 도시된 강유전체 소자에 의해 비파괴적인 읽기 동작을 할 수 있는 비휘발성 기능 소자가 구현될 수 있다.
DC 전압이 사용되는 경우, 도 1a에 도시된 강유전체 소자의 메모리 동작은 하기의 방식으로 실행된다. 먼저, 크기 Vw1 이상의 양의 전압이 강유전체층(104)을 낮은 저항상태로 변하게 인가된다. 이 순서는 메모리에 데이터 "1"을 쓰게하는 것에 해당한다. 데이터 "1"은 리드 전압 VR에서 전류값 JR1을 측정함으로써 읽어낼 수 있다. 충분한 저항비를 얻어내고 상태천이를 야기하지 않도록, VR로서, 이러한 작은 값을 선택하는 것이 중요하다(상기 예에서 약 0.1V). 따라서 읽기는 낮은 저항상태, 즉, 데이터 "1"을 파괴하지 않고도 여러 번 행해질 수 있다.
한편, Vw0를 갖는 음의 전압이 인가되는 경우, 강유전체층(104)은 데이터 "0"을 쓸수 있도록 높은 저항상태로 변한다. 이 상태는 리드 전압 VR(JR1/JR9≒10 대 100)에서 전류값 JR0를 측정함으로써 읽어낼 수 있다. 전극들에 전압이 인가되지 않는 경우, 강유전체층(104)은 각 상태를 유지하도록 비휘발성을 갖는다. 쓰기 및 읽기 이외에, 어떠한 전압도 인가될 필요가 없다. 이 소자는 또한 전류를 제어하기 위한 스위칭 소자로서 사용될 수 있다.
도 3은 도 1a에 도시된 강유전체층의 데이터 보유 특성을 도시한 것이다. 예컨대, 양의 전압 Vw1이 상부전극(105)에 인가되어 강유전체층을 도 2에 도시된 낮은 저항상태(데이터 "1")로 변하게 한다. 그런 후, 리드 전압 VR이 인가되고, 전류값 JR1이 측정된다. 다음, 음의 전압 Vw0이 상부전극(105)에 인가되어 강유전체층을 높은 저항상태(데이터 "0")로 변하게 한다. 그런 후, 리드 전압 VR이 일정 시간마다 상부전극(105)에 인가되고, 전류값 JR0이 측정된다. 강유전체 소자의 온/오프비는 값 JR1/JR0으로 표현될 수 있다. 도 3은 값 JR1/JR0을 세로좌표를 따라 나타내고, 상술한 측정에 의해 얻은 값 JR1/JR0의 시간율 변화를 도시한 것이다.
계산된 온/오프비는 시간을 자나면서 점차적으로 감소되는 경향이 있으나 데이터 판별이 충분히 가능한 범위내에 있게 된다. 도 3에서 점으로 표시된 계산결과에 의해 외삽선(파선)으로부터 예측된 1,000분 후의 온/오프비는 약 21이다. 판별은 이 지점에서도 가능하다. 명백한 바와 같이, 도 1a에 도시된 강유전체 소자는 적어도 1,000분의 보유시간을 갖는다. 상술한 실시예에서, DC 전압이 인가된다. 그러나, 심지어 적절한 폭과 크기를 갖는 펄스 전압을 인가함으로써 동일한 효과를 얻을 수 있다.
다음으로 도 1a에 도시된 강유전체 소자를 제조하는 방법의 예를 설명한다. ECR 플라즈마 스퍼터링을 사용하여 각각의 박막을 형성하는 방법을 아래에 설명한다. 그러나, 본 발명은 이에 국한되지 않으며, 임의의 다른 성막기술 또는 방법도 당연히 사용될 수 있다.
도 4a에 도시된 바와 같이, 주평면상에 (100)의 면 방위와 1 내지 2Ω㎝의 저항률을 갖는 p형 실리콘 기판(101)이 제조된다. 기판(101)의 표면은 황산 및 과산화수소의 혼합물 용액, 순수한 물, 및 불화수소 용액에 의해 세정되고 건조된다. 상기 세정되고 건조된 기판(101)상에 절연층(102)이 형성된다. 절연층(102)을 형성하는데 있어, 상술한 ECR 스퍼터링 장치 및 타겟으로서 순수한 실리콘(Si)이 사용된다. Si-O 분자에 의한 메탈모드(metal mode)에서 절연층(102)이 플라즈마 가스로서 아르곤(Ar)과 산소 가스를 사용한 ECR 스퍼터링에 의해 그 표면을 덮을 정도의 두께로 기판(101)상에 형성된다.
예컨대, Ar 가스가 내부 압력이 10-5Pa 크기로 설정되어 있는 플라즈마 생성챔버에 20sccm의 유량으로 공급된다. 내부압력은 약 10-3 내지 10-2Pa로 설정된다. 2.45GHz(약 500W)의 마이크로파와 0.0875T의 자기장이 전자 싸이클로트론 공명 조건을 설정하도록 공급되고, 이에 의해 생성챔버에 Ar 플라즈마를 생성한다. sccm은 유량단위로서 0℃, 1기압의 유체가 1분에 1㎤로 흐르는 것을 나타내는 것에 유의하라. T(테슬라)는 자속밀도 단위이고, 1T=10,000가우스이다.
상술한 방법에 의해 생성된 플라즈마는 자기 코일의 발산 자기장에 의해 플라즈마 생성챔버에서 처리챔버로 방출된다. 또한, 13.56MHz(예컨대, 500W)의 고주파수 전력이 고주파수 전원장치로부터 플라즈마 생성챔버의 출구에 배치된 실리콘 타겟으로 공급된다. Ar 입자들이 실리콘 타겟에 대해 충돌하는 경우, Si 입자들을 튀겨내도록 스퍼터링 현상이 발생된다. 실리콘 타겟으로부터 튀겨진 Si 입자들이 플라즈마 생성챔버로부터 방출된 플라즈마와 도입되어 상기 플라즈마에 의해 활성화된 산소 가스와 함께 기판(101)의 표면에 도달하게 되고 활성화된 산소에 의해 산화되어 이산화 실리콘이 된다. 상기 처리로, 이산화 실리콘으로 제조되고 두께가 약 100㎚인 절연층(102)이 기판(101)에 형성될 수 있다(도 4a).
절연층(102)은 전압이 나중에 형성되는 하부전극층(103)과 상부전극(105) 사이에 인가될 때 전압이 기판(101)으로 새어나가 소정의 전기적 특성에 영향을 끼치는 것을 방지하도록 절연을 보장한다. 예컨대, 열산화법에 의해 실리콘 기판의 면을 산화시킴으로써 형성된 산화 실리콘막이 절연층(102)으로서 사용될 수 있다. 절연층(102)은 절연성이 보장될 수 있다면 산화 실리콘 이외의 임의의 다른 절연재료로도 제조될 수 있다. 절연층(102)의 두께는 항상 100㎚일 필요가 없으며 더 작거나 더 클 수 있다. ECR 스퍼터링에 의한 상술한 절연층(102) 형성에서, 기판(101)은 가열되지 않는다. 그러나, 기판(101)을 가열하면서 동시에 박막이 형성될 수 있다.
상술한 방식으로 절연층(102)이 형성된 후에, 타겟으로서 순수한 루테늄(Ru)을 사용한 동일한 ECR 스퍼터링에 의해 상기 절연층(102)상에 류테늄막이 형성되고, 이에 의해 도 4b에 도시된 하부전극층(103)을 형성한다. Ru 막의 형성을 상세히 설명한다. Ru 타겟을 사용하는 ECR 스퍼터링 장치에서, 예컨대, 형성된 절연층과 함께 실리콘 기판이 400℃로 가열된다. 희귀가스로서 Ar 가스가 플라즈마 생성챔버에 예컨대 7sccm의 유량으로 공급된다. 또한, Xe 가스가 예컨대 5sccm의 유량으로 공급되어 플라즈마 생성챔버의 내부압력을 10-2 내지 10-3Pa의 크기로 설정하게 된다.
전자 싸이클로트론 공명조건의 자기장이 플라즈마 생성챔버에 주어진다. 그런 후, 2.45GHz(약 500W)의 마이크로파가 상기 챔버내에 Ar 및 Xe의 ECR 플라즈마를 생성하도록 플라즈마 생성챔버에 도입된다. 생성된 ECR 플라즈마는 플라즈마 생성챔버로부터 자기 코일의 발산 자기장에 의해 처리챔버 측으로 방출된다. 또한, 13.56MHz(약 500W)의 고주파수 전력이 플라즈마 생성챔버의 출구에 위치된 루테늄 타겟에 공급된다. 루테늄 타겟으로부터 Ru 입자를 튀겨내기 위해 스퍼터링 현상이 발생된다. 루테늄 타겟으로부터 튀겨나온 Ru 입자들이 기판(101)상의 절연층(102) 표면에 도달하여 증착된다.
상기 처리로, 예컨대, 두께가 약 10㎚인 하부전극층(103)이 절연층(102)상에 형성될 수 있다(도 4b). 하부전극층(103)은 전압이 하부전극층(103)과 나중에 형성되는 상부전극(105) 사이에 인가될 때 강유전체층(104)에 전압 인가를 가능하게 한 다. 하부전극층(103)은 전도성이 보장될 수 있다면 루테늄 이외의 임의의 다른 재료로도 제조될 수 있다. 하부전극층(103)은, 예컨대, 백금으로 제조될 수 있다. 이산화 실리콘상에 형성된 백금막은 공지된 바와 같이 박리가 용이하다. 이를 방지하기 위해, 티타늄층, 질화 티타늄층, 또는 백금층 아래에 루테늄층을 삽입함으로써 적층 구조가 형성된다. 하부전극층(103)의 두께는 항상 10㎚ 일 필요는 없으며 더 작거나 더 클 수 있다.
상술한 바와 같이, ECR 스퍼터링에 의해 Ru 박막을 형성하는데 있어, 기판(101)은 400℃로 가열된다. 그러나, 기판이 가열되지 않은 경우, 이산화 실리콘에 루테늄의 밀착성이 낮아지게 되고 박막이 박리될 수 있다. 박리를 방지하기 위해, 박막은 기판을 가열하는 동시에 형성되는 것이 바람직하다.
하부전극층(103)이 상술한 방식으로 형성된 후에, Bi 대 Ti의 비가 4:3인 산화물 소결체(Bi-Ti-O)로부터 형성된 타겟과 플라즈마가스로서 아르곤(Ar)과 산소 가스를 사용한 ECR 스퍼터링에 의해, 도 4c에 도시된 바와 같이, 표면을 덮을 정도의 두께로 강유전체층(104)이 하부전극층(103)상에 형성된다.
강유전체층(104)의 형성을 상세히 설명한다. 기판(101)은 300℃ 내지 700℃로 가열된다. 희귀가스로서 Ar 가스가 예컨대 20sccm의 유량으로 플라즈마 생성챔버내에 공급되어 예컨대 10-3 내지 10-2Pa 크기의 압력을 설정하게 된다. 이 상태에서, 전자 싸이클로트론 공명조건의 자기장이 플라즈마 생성챔버에 주어진된다. 그런 후, 2.45GHz(약 500W)의 마이크로파가 상기 챔버내에서 ECR 플라즈마를 생성하 도록 플라즈마 생성챔버내에 도입된다.
생성된 ECR 플라즈마는 상기 플라즈마 생성챔버에서 자기 코일의 발산 자기장에 의해 처리챔버측으로 방출된다. 또한, 13.56MHz(약 500W)의 고주파수 전력이 플라즈마 생성챔버의 출구에 위치된 소결체 타겟에 공급된다. Ar 입자들이 소결체 타겟에 대하여 충돌될 때 Bi 입자들 및 Ti 입자들을 튀겨내기 위해 스퍼터링 현상이 발생된다.
소결체 타겟으로부터 튀겨나온 Bi 입자들 및 Ti 입자들이 플라즈마 생성챔버로부터 방출된 ECR 플라즈마와 방출된 ECR 플라즈마에 의해 활성화된 산소 가스와 함께 가열된 하부전극층(103)의 표면에 도달하여 활성화된 산소에 산화된다. 반응성 가스로서 사용되는 산소(O2) 가스는 후술되는 Ar 가스와는 별도로 예컨대 1sccm의 유량으로 도입된다. 소결체 타겟은 산소를 함유하지만, 산소를 공급함으로써 증착된 박막에서의 산소부족이 방지될 수 있다. ECR 스퍼터링에 의한 상술한 성막으로, 예컨대, 약 40㎚의 두께를 갖는 강유전체층(104)이 형성될 수 있다(도 4c).
박막품질은 불활성 가스 및 반응성 가스의 ECR 플라즈마를 사용하여 형성된 강유전체층(104)을 조사(照射)함으로써 향상될 수 있다. 반응성 가스로서, 산소 가스가 아니라 질소 가스, 불소 가스(fluorine gas), 또는 수소 가스가 사용될 수 있다. 박막품질향상은 또한 절연층(102)의 형성에도 적용될 수 있다. 강유전체층(104)은 300℃ 이하의 낮은 기판온도에서 형성되고 그런 후 박막의 성질을 크게 향상시키기 위해 산소 분위기와 같이 적절한 가스 분위기에서 어닐링(열처리)될 수 있다.
강유전체층(104)이 상술한 방식으로 형성된 후에, 각각이 Au로 제조되고 소정의 면적을 갖는 상부전극(105)이 도 4d에 도시된 바와 같이 강유전체층(104)상에 형성되고, 이에 의해 본 실시예에 따른 금속 산화물 박막으로부터 형성된 층을 사용한 소자를 얻게된다. 상부전극(105)은 잘 알려진 리프트 오프(lift-off) 방법과 저항가열 진공증착에 의한 금증착에 의해 형성될 수 있다. 상부전극(105)은 Ru, Pt, 또는 TiN과 같은 또 다른 금속재료 또는 도전성 재료로 제조될 수 있다. Pt가 사용되는 경우, 밀착성이 나빠지고, 박막은 박리될 수 있다. 따라서, 상부전극(105)은 거의 박리되지 않는 Ti-Pt-Au와 같은 구조를 사용하여 그 기판상에 포토리소그라피 또는 리프트 오프와 같은 패터닝 공정을 실행함으로써 소정의 면적을 갖는 전극으로 형성되어야 한다.
ECR 스퍼터링에 의한 상술한 층형성은 도 5에 도시된 ECR 스퍼터링 장치를 사용하여 행해진다. 도 5에 도시된 ECR 스퍼터링 장치를 설명한다. ECR 스퍼터링 장치는 처리챔버(501) 및 상기 처리챔버(501)와 소통하는 플라즈마 생성챔버(502)를 구비한다. 처리챔버(501)는 진공펌핑장치(미도시)와 소통한다. 진공펌핑장치는 처리챔버(501)와 플라즈마 생성챔버(502)를 진공으로 만든다. 성막 타겟으로서 기판(101)을 고정시키기 위한 기판 홀더(504)가 상기 처리챔버(501)내에 형성된다. 기판 홀더(504)는 경사/회전 장치(미도시)에 의해 소정의 각도로 경사지고 회전될 수 있다. 기판 홀더(504)가 경사지고 회전되는 경우, 증착된 재료의 평면내 박막 균일성과 단차피복성(step coverage)이 향상될 수 있다.
링형태의 타겟(505)이 플라즈마 생성챔버(502)로부터 플라즈마가 공급되는 처리챔버(501)의 개구영역을 둘러싸고 있다. 타겟(505)은 절연체로 제조된 용기(505a)내에 배치된다. 타겟(505)의 내면은 처리챔버(501)의 내부에 노출되어 있다. 고주파수 전원장치(522)가 매칭유닛(matching unit)(521)을 통해 타겟(505)과 접속되어 예컨대 13.56MNz의 고주파수가 인가될 수 있다. 타겟(505)이 도전성 재료로 제조되는 경우, 음의 DC 전압이 인가될 수 있다. 타겟(505)은 상부측에서 볼 때 원형형태가 아니라 다각형 형태일 수도 있다.
플라즈마 생성챔버(502)는 진공도파관(506)과 소통한다. 진공도파관(506)은 석영 윈도우(507)를 통해 도파관(508)에 접속된다. 자기 코일(자기장 형성수단)(510)이 플라즈마 생성챔버(502) 주위에 그리고 플라즈마 생성챔버(502)의 상부에 형성된다. 마이크로파 발생부, 도파관(508), 석영 윈도우(507), 및 진공 도파관(506)이 마이크로파 공급수단을 형성한다. 모드 변환기(mode converter)가 도파관(508)의 중간에 형성될 수 있다.
도 5에 도시된 ECR 스퍼터링 장치의 동작예를 설명한다. 처리챔버(501)과 플라즈마 생성챔버(502)는 10-5 내지 10-4Pa로 진공이 된다. 불활성 가스로서 Ar가스가 불활성 가스 도입부(511)로부터 공급되고 산소 가스로서 반응성 가스가 반응성 가스 도입부(512)로부터 공급되어 플라즈마 생성챔버(502)의 내부 압력이 약 10-3 내지 10-2Pa로 설정되게 한다. 이 상태에서, 0.0875T의 자기장이 자기 코일(510)에 의해 플라즈마 생성챔버(502)내에 발생된다. 그런 후, 2.45GHz의 마이크로파가 도파 관(508)과 석영 윈도우(507)를 통해 플라즈마 생성챔버(502)내로 공급되어 전자 싸이클로트론 공명(ECR) 플라즈마를 생성한다.
ECR 플라즈마는 자기 코일(510)로부터의 발산 자기장에 의해 기판 홀더(504)의 방향으로 플라즈마 흐름을 형성한다. 생성된 플라즈마 중에, 전자들이 타겟(505)을 지나 자기 코일(510)에 의해 형성된 발산 자기장에 의해 기판(101)의 면에 이끌려져 전자들이 기판(101)의 표면을 조사하게 된다. 동시에, ECR 플라즈마에서 양이온들이 기판(101)의 면으로 이끌려져 전자들에 의해 음전하들을 중성화시켜, 즉, 전기장을 약화시켜 형성된 층은 양이온들로 조사되어 진다. 입자들의 조사동안, 양이온들 중 일부는 중성 입자를 형성하도록 전자들과 결합된다.
도 5에 도시된 성막장치에서, 마이크로파 발생부(미도시)로부터 공급된 마이크로파가 일시적으로 도파관(508)에 의해 분기되어, 플라즈마 생성챔버(502)의 상부에 있는 진공도파관(506)에 플라즈마 생성챔버(502) 측으로부터의 석영 윈도우(507)를 통해 결합되어 있다. 이 구조로, 타겟(505)으로부터 석영 윈도우(507)로의 산란 입자들의 부착이 방지될 수 있고, 실행시간이 크게 연장될 수 있다.
다음으로, ECR 스퍼터링에 의해 형성된 강유전체층(104)으로서 Bi4Ti3O12 박막의 특성을 보다 상세하게 설명한다. 본 발명자는 ECR 스퍼터링을 사용하여 Bi4Ti3O12 성막을 주의깊게 반복해서 관찰하였고 형성되는 Bi4Ti3O12 박막의 조성이 온도 및 도입되는 산소의 유량에 의해 제어될 수 있음을 알았다. 이러한 스퍼터링 성막에서, 비스무스 대 티타늄의 조성비가 4:3인 산화물 소결체 타겟(Bi4Ti3OX)이 사용된다. 도 6은 ECR 스퍼터링에 의해 Bi4Ti3O12 박막이 형성되는 경우 도입된 산소의 유량에 대한 성막속도의 변화를 도시한 그래프이다. 도 6은 단결정 실리콘이 기판으로서 사용되고, 기판 온도는 420℃로 설정된 경우의 결과를 도시한 것이다.
도 6에서 명백한 바와 같이, 0 내지 0.5 sccm의 낮은 산소 유량에 해당하는 범위, 0.5 내지 0.8 sccm의 산소 유량에 해당하는 범위, 및 0.8 sccm 이상의 산소 유량에 해당하는 범위가 있다. 이 특성에 대해, 특히 형성된 박막을 검사하기 위해 산업적으로 결합된 플라즈마(ICP) 원자방출 분광분석(atomic emission spectrochemical analysis) 및 투과전자 현미경에 의해 단면관찰을 실행하였다. 검사 결과, 산소 유량이 0 내지 0.5sccm 정도로 낮은 경우, Bi-Ti-O 소결된 타겟이 타겟(205)으로서 사용되었으나, Bi가 거의 없고 주로 Ti-O인 결정막이 형성되었다. 이 산소영역은 산소영역 A로서 정의된다.
산소 유량이 0.8 내지 3sccm 정도로 낮은 경우, Bi4Ti3O12의 화학양론적 조성을 갖는 단결정막 또는 주상결정막이 형성되었다. 이 산소영역은 산소영역 C로서 정의된다. 산소 유량이 3sccm 이상인 경우, 많은 양의 Bi를 갖는 박막이 형성되었고, 조성은 Bi4Ti3O12의 화학양론적 조성으로부터 벗어났다. 이 산소영역은 산소영역 D로서 정의된다. 산소 유량이 0.5 내지 0.8sccm인 경우, 산소영역 A 및 산소영역 C 사이의 중간특성을 갖는 박막이 형성되었다. 이 산소영역은 산소영역 B로서 정의된다.
지금까지도 도입된 산소 유량의 4개 범위들 간에 조성이 변하는 것이 규명되 지 않았다. 이는 Bi-Ti-O 소결된 타겟을 사용한 ECR 스퍼터링에 의해 Bi4Ti3O12막을 형성하는데 있어 특성이다. 성막이 이들 범위를 고려하여 제어되는 경우, 소정의 조성과 품질을 갖는 박막을 얻을 수 있다. 또한 얻어낸 막이 확실히 강유전성을 나타내게 하는 성막조건은 화학양론적 조성이 구현된 산소영역 C였음을 또 다른 엄밀한 측정결과로부터 확인되었다.
다음의 도 7의 A 내지 도 7의 d를 참조로 다양한 산소 유량 조건, 즉, 도 6에 도시된 산소영역 A에 있는 α, 산소영역 B에 있는 β, 및 산소영역 C에 있는 γ하에 형성된 Bi4Ti3O12막의 상태를 설명한다. 도 7의 A 내지 도 7의 d는 투과전자 현미경을 사용하여 형성된 박막의 단면을 관찰함으로써 얻은 결과를 도시한 것이다. 도 7의 A 내지 도 7의 D는 마이크로 사진이고, 도 7의 a 내지 도 7의 d는 각각의 상태를 도시한 개략도이다. 0sccm의 산소 유량에 따른 조건 α하에, 도 7의 A 및 도 7의 a에 도시된 바와 같이, 주상결정으로부터 전체 박막이 형성된다. 조건 α하에 형성된 박막 원소들의 조성이 EDS(에너지 분산형 X선 분광, Energy, Dispersive X-ray Spectroscopy)에 의해 분석한 경우, 이 박막은 산화 티타늄으로 제조되며 어떠한 비스무스도 포함하지 않는다.
0.5sccm의 산소 유량에 따른 조건 β하에서, 도 7의 B 및 도 7의 b에 도시된 바와 같이, 형성된 박막은 2개의 층들, 즉, Bi4Ti3O12의 화학양론적 조성에 비해 과도한 양의 티타늄을 함유하는 금속 산화물 단일층(144) 및 Bi4Ti3O12의 화학양론적 조성에 비해 과도한 양의 티타늄을 함유하는 기저층(141)을 포함한다. 약 3 내지 15㎚의 입자 크기를 갖는 복수의 Bi4Ti3O12의 미결정립들(142)이 기저층(141)에 분산되어 있다. 기저층(141)은 비정질이다.
1sccm의 산소 유량에 따른 조건 γ하에서, 도 7의 C 및 도 7의 c에 도시된 바와 같이, 미결정립들(142)이 기저층(141)에 분산되어 있다. 기저층(141)과 금속 산화물 단일층(144) 모두는 비스무스를 거의 함유하지 않는다. 도 7의 C에 도시된 마이크로 사진은 도 1B에 도시된 마이크로 사진과 동일한 상태를 나타낸다. 성막 온도가 420℃인 경우 상술한 상태들이 얻어진다. 도 7의 D 및 도 7의 d는 산소 유량이 1sccm이나, 후술되는 바와 같이, 성막온도조건이 다른 경우에 형성된 박막의 관찰결과를 도시한 것이다.
ECR 스퍼터링에 의해 형성된 Bi4Ti3O12막의 특성들도 또한 성막온도에 따른다. 도 8은 기판온도에 대한 성막속도와 굴절률의 변화를 도시한 것이다. 도 8은 도 6에 도시된 산소영역 A, 산소영역 C, 및 산소영역 D에 해당하는 산소 유량에 대한 성막속도와 굴절률의 변화를 도시한 것이다. 도 8에 도시된 바와 같이, 성막속도와 굴절률 모두가 온도에 대해 변한다.
굴절률은 산소영역 A, 산소영역 C, 및 산소영역 D 모두에서 유사하게 행동한다. 보다 상세하게, 약 250℃까지의 저온에서, 굴절률은 약 2 정도로 작고, 비정질 상태의 특성이 나타난다. 300℃ 내지 600℃의 중간온도범위에서, 굴절률은 약 2.6으로서, 즉, 논문에 보고된 벌크에 가깝다. Bi4Ti3O12의 결정이 진행되는 것이 명백해진다. 이들 수치들에 대한 또 다른 정보에 대해서는, 예컨대, 야마구치 등(Yamaguchi et al.)의 "Jpn, J. Appl. Phys." No. 37, p. 5166(1988)을 참조하라.
그러나, 약 600℃ 이상의 온도범위에서, 굴절률은 높아지고, 표면 모폴로지(표면 거칠기)가 커지게 된다. 이는 결정성(crystallinity)이 변하는 것으로 보인다. 온도는 Bi4Ti3O12의 큐리온도(675℃)보다 낮다. 그러나, 성막동안 기판표면상에 ECR 플라즈마의 조사로 에너지가 공급되어 기판온도를 증가시키고 산소부족과 같은 결정성의 악화를 발생시키는 경우, 상술한 결과에는 어떠한 모순도 있지 않게된다. 온도에 따른 성막속도의 의존성에 대해, 산소영역은 동일한 경향의 행동을 나타낸다. 더 구체적으로, 약 200℃ 까지, 성막속도는 온도와 함께 증가한다. 그러나, 약 200℃ 내지 300℃의 범위에서, 성막속도는 급격하게 감소된다.
온도가 약 300℃에 도달하는 경우, 성막속도는 600℃ 까지 일정하다. 성막속도는 산소영역 A에서 약 1.5㎚/분, 산소영역 C에서 약 3㎚/분, 그리고 산소영역 D에서 약 2.5㎚/분이었다. 상술한 결과로부터, Bi4Ti3O12의 결정막을 형성하는데 적합한 온도는 굴절률이 벌크에 가까운 범위내에 있는 것으로, 성막속도는 300℃ 내지 600℃에서 일정해진다.
강유전체층(104)의 상태는 성막에서 상술한 온도조건에 따라 변한다. 성막온도가 도 7의 C에 도시된 상태를 얻기 위해 산소 유량 조건하에서 450℃ 정도로 높게 설정되는 경우, 약 3 내지 15㎚의 크기를 갖는 미결정립들(142)이 도 7의 D 및 도 7의 d에 도시된 바와 같이 약 20 내지 40㎚의 크기를 갖는 Bi4Ti3O12의 주상결정 의 복수의 부상결정부(143)에서 관찰된다. 이 상태에서, 주상결정부(143)는 도 7의 C 및 도 7의 c에 도시된 기저층(141)에 해당한다. 도 7에 도시된 모든 박막에서, XRD(X선 회절)에 의해 Bi4Ti3O12의 (117) 축의 피크가 측정된다. 투과전자 현미경에 의한 상술한 관찰에서, Bi4Ti3O12의 (117)면을 갖는 미결정립들(142)의 전자회절에 의해 확인되었다.
일반적으로, 강유전성을 띠는 재료는 큐리온도 이상에서 결정성을 유지할 수 없어 어떠한 강유전성도 나타나지 않는다. 예컨대, Bi, Ti, 및 산소를 함유하는 Bi4Ti3O12와 같은 강유전체 재료의 큐리온도는 약 675℃이다. 이런 이유로, 약 600℃ 이상의 온도에서, ECR 플라즈마로부터 주어진 에너지도 또한 추가되고, 산소부족이 쉽게 발생된다. 따라서, 결정성이 악화되고, 강유전성이 거의 나타나지 않게 된다.
상술한 온도범위(450℃)의 산소 유량 C에서 형성된 Bi4Ti3O12막이 (117) 배향막인 것을 X선 회절분석에 의해 발견되었다. 이들 조건하에서 형성된 Bi4Ti3O12막은 두께가 약 100㎚이고, 2MV/㎝를 초과한 충분한 파열전압이 얻어진다. 상술한 바와 같이, Bi4Ti3O12막이 ECR 스퍼터링에 의해 도 6 또는 도 8에 도시된 범위에서 형성되는 경우, 막의 조성 및 성질이 제어될 수 있다.
강유전체층(104)에서, 도 9에 도시된 상태도 또한 관찰된다. 도 9에 도시된 강유전체층(104)은 Bi4Ti3O12의 화학양론적 조성에 비해 초과량의 티타늄을 함유하는 금속 산화물 단일층(144)과 복수의 미결정립들(142)이 분산되어 있는 기저층(141) 을 포함하는 적층구조를 갖는다. 도 9에 도시된 상태는 또한 도 1b 및 도 7에 도시된 상태들과 같이 투과전자 현미경을 사용한 관찰에 의해 확인된다. 강유전체층(104)의 상술한 상태는 강유전체층(104)이 형성되는 하층의 상태, 성막온도 및 성막에서의 산소 유량에 따라 변한다. 예컨대, 막이 도 8에 도시된 β에 따른 산소 유량에서 금속 재료로 제조된 하부층상에 형성되는 경우, 도 7의 B 또는 도 9에 도시된 상태가 얻어진다.
상술한 바와 같이, 미결정립들이 관찰되는 성막조건범위에서, 기저층은 비정질 상태를 갖거나 주상결정을 포함한다. 어느 한 경우, 미결정립들의 상태는 동일하고, 관찰된 미결정립들은 크기가 약 3 내지 15㎚이다. 미결정립들이 관찰되는 강유전체층(104)은 2개의 안정적인 상태, 즉, 낮은 저항상태와 높은 저항상태를 갖는다. 도 7의 A 및 도 7의 a에 도시된 상태를 갖는 박막에서, 2개의 상태는 상당히 조악하다.
도 1b, 도 7의 B, 도 7의 d, 및 도 9에 도시된 상태를 갖는 금속 산화물막에 따르면, 상태를 유지하는 기능을 갖는 강유전체 소자는 도 2를 참조로 설명된 바와 같이 구현될 수 있다. 상술한 ECR 스퍼터링에 의해 막이 형성되는 경우, 도 6에서 산소영역 B 또는 C에 형성된 막에 의해 이 특성이 얻어진다. 도 8에 도시된 성막온도조건에 대해, 성막속도가 감소되어 안정적이고, 굴절률이 증가되어 약 2.6에서 안정적인 온도범위에서 상술한 특성을 갖는 박막이 형성될 수 있다.
2원 금속(binary metal), 즉, 비스무스와 티타늄을 함유하는 산화물을 상기에서 예를 들었다. 2개 상태를 유지하는 특성은 적어도 2개의 금속 및 산소를 함유 하는 임의의 다른 금속 산화물막에 의해 얻어질 수 있다. 화학양론적 조성을 갖는 복수의 미결정립들이 적어도 2개의 금속들과 산소를 함유하고 어느 한 금속의 함량이 상기 화학양론적 조성에 비해 더 적은 층에 분산되는 경우, 도 2를 참조로 설명된 특성이 나타날 수 있다.
예컨대, 화학양론적 조성을 갖는 복수의 미결정립들이 어느 한 금속의 함량이 화학양론적 조성에 비해 더 적은 층에 분산되는 경우, 심지어 BaTiO3, Pb(Zr,Ti)O3, (Pb,La)(Zr,Ti)O3, LiNbO3, LiTaO3, PbNb3O6, PbNaNb5O15, Cd2Nb2O7, Pb2Nb2O7, (Bi,La)4Ti3O12, 또는 SrBi2Ta2O9로 제조된 금속 산화물막도 상술한 실시예에서와 동일한 기능 및 효과를 얻을 수 있다. 또한, 비스무스와 티타늄과 같은 2원금속을 함유하는 산화물에 대해, 금속 산화물막에 란타늄(lanthanum, La) 또는 스트론튬(strontium, Sr)을 도핑하여 (La,Bi)TiO 또는 (SrTi)TiO가 형성되는 경우, 각각의 저항값의 상태가 가변제어될 수 있다.
상술한 실시예에서, 각각의 실리콘 기판상의 절연층, 상기 절연층 상의 하부전극층, 및 상기 하부전극층상의 강유전체층이 ECR 스퍼터링에 의해 형성된다. 그러나, 각 층을 형성하는 방법은 ECR 스퍼터링에 국한되지 않는다. 예컨대, 실리콘 기판상에 형성되는 절연층은 열산화 또는 CVD(화학기상증착) 또는 종래의 스퍼터링 방법에 의해 형성될 수 있다.
하부전극층은 EB 증착, CVD, MBE, IBD, 또는 고온증착과 같은 임의의 다른 성막방법에 의해 형성될 수 있다. 강유전층은 또한 상술한 MOD, 종래의 스퍼터링 방법, 또는 PLD에 의해 형성될 수 있다. 그러나, ECR 스퍼터링 사용되는 경우, 평평하고 우수한 절연막, 금속막, 및 강유전체막이 용이하게 얻어질 수 있다.
각각의 층들을 형성하기 위해 ECR 스퍼터링을 구현하는 처리챔버를 진공반송챔버를 통해 연결시키는 장치를 사용함으로써 구성물을 대기로 꺼내지 않고도 연이은 처리에 의해 층들이 형성될 수 있다. 이 장치로, 피처리 기판이 진공상태에 반송되고 따라서 수분부착과 같은 장애에 의한 영향이 방지된다. 따라서, 박막품질과 경계면 특성이 향상될 수 있다.
소자들을 배열하고 메모리에 동시에 복수의 데이터를 저장하는 것을 "집적"이라고 한다. 소자들을 집적시키는 정도를 집적도라 한다. 도 1a에 도시된 구조는 매우 단순하고 종래의 메모리 셀에 비해 집적도를 크게 증가시킬 수 있다. 게이트, 소스, 및 드레인 영역을 확보해야하는 MOSFETs에 기초한 DRAMs, SRAMs, 또는 플래시 메모리에 대한 집적 한계가 최근에 지적되었다. 그러나, 도 1a에 도시된 소자는 단순한 구조를 사용하고 따라서 현재의 집적 한계에 의해 영향받지 않으며 집적도를 증가시킬 수 있다.
본 발명의 기본 개념은 도 1a에 도시된 바와 같이 강유전체층(104)을 2개의 전극들에 끼우게 하는 것이다. 이 구조로, 소정의 전압(DC 또는 펄스)이 2개의 전극들 사이에 인가되어 강유전체층의 저항값을 변화시키고 안정적인 높은 저항상태와 낮은 저항상태로 전환시키는 경우, 이에 따라 메모리 기능이 구현될 수 있다.
예컨대, 도 10a에 도시된 바와 같이, 절연기판(101a)이 사용될 수 있고, 적층된 하부전극층들(103a 및 103b)이 사용될 수 있다. 도 10b에 도시된 바와 같이, 절연기판(101a)이 사용될 수 있고, 접촉전극(103c)이 하부전극층(103)상에 형성될 수 있다. 도 10c에 도시된 바와 같이, 절연기판(101a)이 사용될 수 있고, 적층된 상부전극들(105a 및 105b)이 사용될 수 있다. 도 10d에 도시된 바와 같이, 적층된 하부전극층들(103a 및 103b)과 적층된 상부전극들(105a 및 105b)이 사용될 수 있다.
도 11a에 도시된 바와 같이, 유리 및 석영으로 제조된 절연기판(1101)이 사용될 수 있다. 이 구조로, 본 발명은 처리를 용이하게 하기 위해 예컨대 유리기판에 적용될 수 있다. 이 경우, 도 11b에 도시된 바와 같이, 관통구멍이 플러그(plug)를 형성하도록 기판(101)에 형성될 수 있고, 기판(1101)의 하부면(하부전극층(103)이 형성되는 표면에 마주보는 면)에 전기접촉이 이루어질 수 있다. 632.8㎚의 파장에서 측정된 약 2.6의 굴절률을 갖는 강유전체층(104)은 광학적으로 투명하므로, 도 11a 및 도 11b에 도시된 구성은 디스플레이에 적용될 수 있다. 강유전체층(104)은 간섭색이 발생되는 10 내지 200㎚의 범위의 두께로 형성되는 경우, 착색된 상태의 시상효과(visual effect)가 얻어질 수 있다.
도 11c에 도시된 바와 같이, 예컨대, 금속으로 제조된 도전성 기판(1111)이 사용될 수 있다. 도 11d에 도시된 바와 같이, 기판(1111)에 접촉한 하부전극(1102)이 형성될 수 있고, 강유전체층(1103) 및 상부전극(1104)이 상기 하부전극상에 형성될 수 있다. 도 11d에 도시된 구조에서, 소정의 전기신호가 기판(1111)과 상부전극(1104) 사이에 인가될 수 있다.
도 11e에 도시된 바와 같이, 강유전체층(1112) 및 상부전극(1113)이 금속 판(1121)상에 형성될 수 있다. 이 구조에서, 금속판(1121)은 하부전극층으로서 사용된다. 구성요소들이 높은 열전도도를 갖는 금속판(1121)상에 형성되는 도 11e에 도시된 구조로, 더 큰 냉각효과를 얻을 수 있고, 안정적인 소자 동작이 기대될 수 있다.
강유전체층(104, 1103, 또는 1112)이 두꺼워짐에 따라, 전류가 더욱 더 흐르기 어려워지고, 저항이 증가된다. 저항값에서의 변화를 사용하여 메모리가 구현되는 경우, 각각의 낮은 저항상태와 높은 저항상태에서의 저항값이 중요해진다. 예컨대, 강유전체층(104, 1103, 또는 1112)이 두꺼워지는 경우, 낮은 저항상태에서의 저항값이 증가된다. 큰 S/N비를 확보하는 것이 어렵기 때문에, 메모리의 상태를 판단하기가 어렵다. 한편, 강유전체층(104, 1103, 또는 1112)이 얇고, 누설전류가 지배적인 경우, 메모리 정보가 거의 유지될 수 없고, 높은 저항상태의 저항값이 감소된다. 따라서, 높은 S/N 비를 확보하기가 어렵다.
따라서, 강유전체층(104, 1103, 또는 1112)은 바람직하기로는 최적의 두께를 갖는다. 예컨대, 누설전류의 문제가 고려되는 경우, 강유전체층(104, 1103, 또는 1112)은 두께가 적어도 10㎚일 수 있다. 낮은 저항상태에서의 저항값이 고려되는 경우, 강유전체층(104, 1103, 또는 1112)은 바람직하게는 300㎚ 미만이다. 본 발명자에 의해 행해진 실험에서, 강유전체층(104, 1103, 또는 1112)의 두께가 30 내지 200㎚인 경우에, 메모리 동작이 확인되었다.
상기 설명에서, 하나의 강유전체 소자를 예로 들었다. 그러나, 복수의 강유전체 소자들이 후술되는 바와 같이 배열되고 집적될 수 있다. 예컨대, 도 12a에 도 시된 바와 같이, 공통 하부전극층(602)과 강유전체층(603)이 절연기판(601)상에 형성된다. 소정의 거리만큼 서로 이격된 복수의 상부전극들(604)이 강유전체층(603)상에 형성된다. 즉, 복수의 강유전체 소자들이 복수의 상부전극들(604)에 일치하게 배열된다. 상부전극들(604)에 대응하는 소자들 사이의 거리가 예컨대 전도도를 고려하여 설정되는 경우, 안정적인 동작이 기대될 수 있다.
도 12b에 도시된 바와 같이, 공통 하부전극층(602)이 절연기판(601)상에 형성될 수 있고, 강유전체층(613)과 상부전극(614)을 각각 포함하는 복수의 소자들이 하부전극층(602)상에 배열될 수 있다. 예컨대, 금속 산화물막이 RIE, ICP 에칭, ECR 에칭과 같은 방법을 사용하여 형성되고 처리되는 경우, 각각의 강유전체층(613)이 형성될 수 있다. 소자들이 이런 식으로 분리되는 경우, 소자들 사이의 거리가 더 단축될 수 있고, 집적도가 더 높아지게 할 수 있다.
도 12c에 도시된 바와 같이, 각 소자의 강유전체층(613)의 측면이 절연측벽(615)으로 덮여질 수 있다. 도 12d에 도시된 바와 같이, 복수의 강유전체층(613)이 소자들에 대응하여 형성될 수 있고, 절연층(625)이 서로 이격된 복수의 강유전체층(613)의 측면상의 공간을 채우도록 형성될 수 있다. 소자들에 대응하여 별개로 형성된 복수의 강유전체층들(613) 사이 부분들이 절연체로 덮여지는 경우, 소자들 사이의 누설전류가 감소될 수 있고, 안정성이 증가될 수 있다.
도 13에 도시된 바와 같이, 본 발명의 실시예에 따른 복수의 소자들이 배열되어 있다. 더 구체적으로, n개 소자들은 X 방향으로 배열되어 있고, m개 소자들은 Y 방향으로 배열되어 있다. X 방향 버스들은 하부전극층들에 접속되어 있고, Y 방 향버스들은 상부전극들에 접속되어 있다. 선택신호 스위칭 기능을 갖는 프로세서 유니트(processor unit)가 각각의 X 방향 버스 및 Y 방향 버스에 접속되어 있다. 이 구조로, 각 소자에 접속할 수 있는 메모리가 무작위적으로 구현될 수 있다.
예컨대, 도 14의 사시도에 도시된 바와 같이, 하부전극(801), 강유전체층(802), 및 상부전극(803)을 각각 포함하는 소자들이 배열되어 있다. Y 방향 버스(812)는 각 열의 하부전극(801)에 공통으로 접속되어 있고, X 방향 버스(811)는 각 행의 상부전극(803)에 공통으로 접속되어 있다. 소정의 전압이 상술한 바와 같이 선택된 소자에서 교차되는 X 방향 버스(811)와 Y 방향 버스(812)에 인가되는 경우, 데이터가 쓰여지거나 읽어질 수 있다. 이 구조에서, 메모리 셀은 임의의 메모리 셀 선택 트랜지스터를 사용하지 않고도 상술한 구조를 갖는 강유전체 소자만에 의해 형성될 수 있다. 따라서, 집적도가 증가될 수 있다.
강유전체층(104)의 저항값에서의 변화가 또한 전류에 의해 제어될 수 있다. 소정의 전압이 강유전체층(104)에 인가되어 소정의 전류가 흐르고, 그런 후, +0.5V의 전압이 인가될 때 흐르는 전류의 값을 관찰하였다. 도 15에 도시된 바와 같이, 1×10-5A의 전류가 강유전체층(104)에 공급된 후에 관찰된 전류값은 거의 0A 이다. 1×10-4A의 전류가 강유전체층(104)에 공급된 후에 관찰된 전류값은 약 0.02A 이하이다.
반대로, 1×10-4A의 이상의 전류가 강유전체층(104)에 공급된 후에 관찰된 전류값은 대략 0.7A로 변하였다. 이로부터 명백한 바와 같이, 강유전체층(104)의 저항도 또한 상기 강유전체층에 흐르는 전류에 따라 변한다. 즉, 높은 저항상태와 낮은 저항상태를 나타내는 2개의 저항값이 있다. 따라서, 도 1, 도 10, 도 11, 또는 도 12에 도시된 강유전체 소자가 전압 및 전류 모두에 의해 구동될 수 있다.
강유전체층(104)에서의 저항변화도 또한 펄스 전압에 의해 제어될 수 있다. 예컨대, 도 16에 도시된 바와 같이, +0.3V의 DC 전압이 초기상태에서 상술한 소자에 인가되는 경우에 흐르는 전류값을 측정하였다. 하부전극층(103)과 상부전극(105) 사이에 전압 또는 전류가 인가된다. 다음으로, 10㎲의 폭을 갖는 -4V의 펄스 전압이 하부전극층(103)과 상부전극(105) 사이에 한번 인가되고, 그 후 +0.3V의 DC 전압이 인가되는 경우에 흐르는 전류값을 측정하였다. 10㎲의 폭을 갖는 +5V의 펄스 전압이 상부전극(105)과 하부전극층(103) 사이에 4번 인가되고, 그 후 +0.3V의 DC 전압이 인가되는 경우에 흐르는 전류값을 측정하였다.
10㎲의 폭을 갖는 -4V의 펄스 전압이 상부전극(105)과 하부전극층(103) 사이에 한번 인가되고, 그 후 +0.3V의 DC 전압이 인가되는 경우에 흐르는 전류값을 측정하였다. 그리고 나서, 10㎲의 폭을 갖는 +5V의 펄스 전압이 상부전극(105)과 하부전극층(103) 사이에 4번 인가되고, +0.3V의 DC 전압이 인가되는 경우에 흐르는 전류값을 측정하였다. 이들 측정치는 소정의 회수로 반복되었다. 그 후, 1㎲의 폭을 갖는 -4V의 펄스 전압이 상부전극(105)과 하부전극층(103) 사이에 10번 인가되고, 그 후 +0.3V의 DC 전압이 인가되는 경우에 흐르는 전류값을 측정하였다. 1㎲의 폭을 갖는 +5V의 펄스 전압이 상부전극(105)과 하부전극층(103) 사이에 100번 인가되고, 그 후 +0.3V의 DC 전압이 인가되는 경우에 흐르는 전류값을 측정하였다. 최 종적으로, 100㎲의 폭을 갖는 -3V의 펄스 전압이 상부전극(105)과 하부전극층(103) 사이에 100번 인가되고, 그 후 +0.3V의 DC 전압이 인가되는 경우에 흐르는 전류값을 측정하였다.
상술한 펄스 전압 인가후에 측정된 전류값은 도 17에 도시된 바와 같이 변한다. 도 17에 도시된 바와 같이, 초기 상태에서, 10-5A 이하의 전류값을 나타내는 높은 저항상태가 얻어진다. 10㎲의 폭을 갖는 -4V의 펄스 전압이 한번 인가되는 경우, 상태는 10-5A 이상의 전류값을 나타내는 낮은 저항상태로 변하게 된다. 또한, 10㎲의 폭을 갖는 +5V의 펄스 전압이 이 상태에서 4번 인가되는 경우, 10-5A 이하의 전류값을 나타내는 높은 저항상태가 얻어진다. 이는 양의 전압 펄스 또는 음의 전압 펄스가 인가되는 경우 강유전체층(104)의 저항값이 변하는 것을 의미한다. 따라서, 예컨대, 양의 전압 펄스 또는 음의 전압 펄스가 인가되는 경우, 소자의 메모리 상태가 "온" 상태에서 "오프" 상태로 또는 "오프" 상태에서 "온" 상태로 변하도록 메모리 동작이 실행될 수 있다.
강유전체층(104)의 저항상태를 변경시킬 수 있는 전압 펄스의 전압 및 시간은 상황에 따라 변경될 수 있다. 예컨대, 10㎲의 폭을 갖는 +5V의 펄스 전압이 4번 인가되어 높은 저항상태를 설정하고, 1㎲의 폭을 갖는 -4V의 짧은 펄스가 10번 인가되는 경우, 상태는 낮은 저항상태로 변경될 수 있다. 1㎲의 폭을 갖는 +5V의 짧은 펄스가 이 상태에서 100번 인가되는 경우, 상태는 높은 저항상태로 변경될 수 있다. 100㎲의 폭을 갖는 -3V의 낮은 전압 펄스가 이 상태에서 100번 인가되는 경 우, 상태는 낮은 저항상태로 변경될 수 있다.
도 1에 도시된 강유전체 소자에 따르면, 다단 메모리 동작이 또한 가능하다. 예컨대, DC 전압이 상부전극(105)과 하부전극(103) 사이에 인가되는 전류-전압 특성에서, 양의 측에 인가된 전압이 변하면, 도 18에 도시된 바와 같이, 낮은 저항상태가 다른 낮은 저항상태로 변경된다. 도 18에서, 도 18에 도시된 리드 전압에서의 전류값은 0.5V까지 전압이 인가된 후에 낮은 저항상태, 1.0V까지 전압이 인가된 후에 낮은 저항상태, 및 1.5V까지 전압이 인가된 후에 낮은 저항상태 사이에서 변한다. 각 상태의 리드 전압에서 전류에 따른 3개 상태들(3개의 값들) "0", "1", 및 "2"을 가질 수 있는 메모리가 구현될 수 있다.
도 1에 도시된 소자에 따르면, 다단 메모리는 펄스 전압값에서의 차에 의해 구현될 수 있다. 도 19에 도시된 바와 같이, 소정의 펄스 폭을 갖는 소정의 펄스 전압이 소정 회수로 인가될 때마다, 삼각형으로 표시된 지점에서 -0.2V의 리드 전압으로 전류값을 읽을 수 있다. 그런 후, 도 20에 도시된 바와 같이, 3개 상태들(3개의 값들) "0", "1", 및 "2"이 얻어진다. 이 예에서, 메모리는 상태 "2"에 의해 리셋된다.
도 1에 도시된 소자의 각 전극에 사용될 수 있는 다른 금속 재료들을 다음에 설명한다. 강유전체층(104)이 도 1에 도시된 강유전체 소자에 접촉되는 하부전극층(103)이 백금으로 제조되는 경우를 먼저 설명한다. 이 경우, 하부전극층(103)은 루테늄과 백금을 절연층(102)의 측면으로부터 이 순서대로 적층함으로써 형성된 다층막이다. 하부전극층(103)은 티타늄과 백금을 이 순서대로 절연층(102)의 측면으 로부터 적층함으로써 형성된 다층막일 수 있다. 루테늄 또는 티타늄 층이 절연층(102)의 측면에 형성되는 경우, 절연층(102)에 대한 밀착성이 증가된다.
강유전체층(104)이 백금으로 제조된 하부전극층(103)과 접촉하게 형성된 강유전체 소자는 도 21에 도시된 전류-전압 특성을 갖는다. 도 21은 상부전극(105)에 인가된 전압이 0에서 양의 방향으로 증가하다가 0으로 복귀하고, 음의 방향으로 감소되다가 최종적으로 다시 0으로 복귀하는 경우 강유전체층(104)에 흐르는 전류값의 히스테리시스 특성을 도시한 것이다. 상부전극(105)에 인가된 전압이 점차적으로 0V에서 양의 방향으로 증가되는 경우, 강유전체층(104)에 흐르는 양의 전류는 비교적 작다(높은 저항상태).
전압이 1V를 초과하면, 양의 전류값은 급격히 증가하기 시작한다. 전압이 약 1.6V까지 증가한 후에, 양의 전압은 약 0.5 이하의 전압값으로 감소된다. 그런 후, 전류값이 감소하기 시작한다(낮은 저항상태). 이 때, 양의 전류는 상술한 높은 저항상태에 비해 쉽게 흐른다. 전류값은 0.2V에서 약 50㎂이다. 인가된 전압이 0으로 복귀하는 경우, 전류값도 또한 0이 된다.
다음, 음의 전압이 상부전극(105)에 인가된다. 이 상태에서, 음의 전압이 낮은 경우, 비교적 큰 음의 전류가 이전의 히스테리시스에 따라 흐른다. 인가된 전압이 약 -0.3V까지 변하면, 음의 전류가 갑자기 감소하기 시작한다. 인가된 음의 전압이 약 -0.4V까지 변하는 경우, 음의 전류값이 연속적으로 감소되어 0으로 복귀한다. 그 후, 심지어 상부전극(105)에 인가된 전압이 약 -0.1V까지 변하고 그런 후 0V로 변하는 경우, 전류는 거의 흐르지 않는다.
상술한 바와 같이, 심지어 백금으로 제조된 하부전극층(103)이 사용되더라도, 강유전체층(104)은 2개의 안정적인 상태, 즉, 낮은 저항상태와 높은 저항상태를 갖는다. 각 상태는 소정 크기 이상을 갖는 상술한 양의 전압 또는 음의 전압이 인가되지 않는 한 유지된다. 따라서, 심지어 도 1에 도시된 강유전체 소자의 하부전극층(103)이 백금으로 제조되더라도, 도 1에 도시된 강유전체 소자에 의해 비휘발성 읽기 동작을 할 수 있는 비휘발성 기능의 소자가 구현될 수 있다.
강유전체층(104)이 도 1에 도시된 강유전체 소자에 접촉하는 하부전극층(103)이 질화 티타늄으로 제조되는 경우를 다음에 설명한다. 이 경우, 하부전극층(103)은 질화 티타늄 단층막으로부터 형성된다. 강유전체층(104)이 질화 티타늄으로 제조되는 하부전극층(103)과 접촉하게 형성되는 강유전체 소자는 도 22에 도시된 전류-전압 특성을 갖는다.
하부전극층(103)이 질화 티타늄으로 제조되고 상부전극(105)에 인가된 양의 전압이 0V로부터 VW0까지 변하는 경우, 도 22에서 검은색 원으로 표시된 바와 같이, 높은 저항상태가 유지된다. 상부전극(105)에 인가된 양의 전압이 VW0보다 더 높은 VW1으로 증가되는 경우, 상태는 도 22에서 흰색 원으로 표시되는 낮은 저항상태로 변한다. 전압 VW0이 상부전극(105)에 인가되는 경우, 상태는 높은 저항상태로 변하게 된다.
상술한 바와 같이, 심지어 질화 티타늄으로 제조되는 하부전극층(103)이 사용되더라도, 강유전체층(104)은 2개의 안정적인 상태, 즉, 낮은 저항상태 및 높은 저항상태를 갖는다. 각 상태는 소정 크기 이상을 갖는 상술한 양의 전압 또는 음의 전압이 인가되지 않는 한 유지된다. 따라서, 도 1에 도시된 강유전체 소자의 하부전극층(103)이 질화 티타늄으로 제조되더라도, 비파괴적 읽기 동작을 할 수 있는 비휘발성 기능의 소자가 도 1에 도시된 강유전체 소자에 의해 구현될 수 있다.
도 11에 도시된 강유전체 소자에서 석영으로 제조된 절연기판(1101)상에 형성된 하부전극층(103)이 루테늄으로 제조되고, 상부전극(105)이 질화 티타늄으로 제조되는 경우를 설명한다. 질화 티타늄으로 제조되는 상부전극(105)이 강유전체층(104)상에 형성되는 경우, 도 23에 도시된 전류-전압특성이 얻어지며, 이는 도 21에서와 동일한 경향을 나타낸다. 따라서, 심지어 상부전극(105)이 질화 티타늄으로 제조되더라도, 강유전체층(104)은 2개의 안정적인 상태, 즉, 낮은 저항상태 및 높은 저항상태를 갖는다. 각 상태는 소정 크기 이상을 갖는 상술한 양의 전압 또는 음의 전압이 인가되지 않는 한 유지된다.
따라서, 도 11a에 도시된 강유전체 소자의 상부전극(105)이 질화 티타늄으로 제조되더라도, 비파괴적 읽기 동작을 할 수 있는 비휘발성 기능의 소자가 도 11a에 도시된 강유전체 소자에 의해 구현될 수 있다. 상술한 구조를 갖는 강유전체 소자에서도, 각 상태는 도 24에서 명백한 바와 같이 장시간동안 유지된다.
일반적으로, Bi4Ti3O12 결정은 쉐도우 페로브스카이트 구조를 갖는 비스무스 적층구조의 강유전체이다. 박막 두께가 40㎚ 이하로 감소되는 경우, 어떠한 명확한 강유전성도 관찰되지 않는데, 왜냐하면 알려진 바와 같이 누설전류가 흐르기 때문 이다. 심지어 Bi4Ti3O12로 제조되고 도 1b에 도시된 구조를 갖는 이 실시예의 강유전체층(금속 산화물막)에서도, 박막의 두께가 40㎚ 이하인 경우, 큰 전류가 흐르고(측정값), 어떠한 명확한 강유전성도 관찰되지 않는다. 반대로, 금속 산화물막이 40㎚를 초과하는 경우, 흐르는 전류(측정값)는 성막 직후 상태에서 작아져서 강유전성이 약간 관찰된다.
누설 전류(측정값)가 너무 작아서 강유전성이 관찰되는 경우, 도 1에 도시된 강유전층체(104)의 금속 산화물막은 도 25a에 도시된 전류-전압 특성을 나타낸다. 도 25a에 도시된 상태를 설명한다. 전압이 0A에서 0V인 초기상태에서 양의 DC 전압이 인가되는 경우, 양의 전류가 흐르기 시작한다. 흐르는 전류값이 먼저 원만하게 증가한다. +4V 이상의 전압이 인가되는 경우, 전류값은 커지게 된다. +5.3V에서 +2.5nA의 전류가 흐른다.
인가된 전압이 연이어 이 상태로부터 감소된다. 초기값으로부터의 전류-전압특성과는 달리, 특성은 전류를 흐르게 하지 않는 경향을 나타낸다. 이는 전압이 소인되고 감소됨으로 인해 커패시터들 간에 축적된 전하량이 시간을 통해 감소되기 때문이며, 이러한 감소는 음의 변위전류로서 나타난다. 따라서, 본 명세서에서 측정된 누설전류는 상술한 변위전류를 박막에 실제로 흐르는 누설전류에 더함으로써 얻어진 값과 동일하다. 예컨대, 전압이 +4V까지 감소하는 경우, 전압이 증가되는 경우(+1nA)와는 달리, 단지 약 +0.1nA의 전류가 흐른다. 인가된 전압이 0V로 감소하는 경우, -0.5nA의 전류가 흐른다.
음의 전압이 더 인가되는 경우, 예컨대, -4V에서 약 -2.3nA의 음의 전류가 흐르고, -5.3V에서 약 -2.8nA의 음의 전류가 흐른다. 음의 전압을 0에 더 가깝게 만들기 위해 양의 방향으로 소인되는 경우, 상기 경우와는 반대의 변위전류가 흐른다. 상술한 양의 변위전류는 누설전류 뿐만 아니라 박막을 통해 실제로 흐르는 누설전류로서 관찰되므로, 전압이 음의 방향으로 소인되는 경우에 관찰된 전류-전압 특성과는 다른 전류-전압 특성이 얻어진다. 예컨대, 단지 -4V에서 약 -0.5nA만의 전류가 흐른다. 인가된 전압이 0V로 설정되더라도, +1nA의 양의 전류가 흐른다.
상술한 바와 같이, 누설전류가 작은 경우, 변위전류의 행동이 지배적이다. 이런 이유로, 전압 소인방향(전압의 증가 또는 감소)에서의 차로 인해 발생된 전류-전압특성에서의 변화가 현저하게 관찰된다. 그러나, 이러한 현상은 커패시터들 간의 전하량에서의 시간율 변화가 소인방향에 따라 변하는 양 또는 음의 변위전류로서 나타나기 때문에 발생한다. 따라서, 전압소인이 느려지는 경우 이 현상은 사라진다. 예컨대, 전류-전압특성이 상술한 바와 동일한 소자에서 다른 소인속도(sweep rate)로 측정되는 경우, 도 25b에 도시된 바와 같이 특성이 변한다. 도 25b로부터 명백한 바와 같이, 소인속도가 느려지는 경우, 전류-전압특성은 소인방향에서의 차로 인해 크게 변한다. 준정적 소인(quasi-static sweep)이 소인속도를 더 느리게 함으로써 실행되는 경우, 소인방향과는 무관하게 동일한 전류-전압 특성이 얻어지고, 단지 박막에 실제 흐르는 누설전류의 특성만이 관찰된다.
도 25a에 도시된 전류-전압 특성의 히스테리시스와 동일한 현상이 관찰되는데, 왜냐하면 단지 전압소인에 따라 변하는 양 또는 음의 변위전류가 박막에 실제 흐르는 누설전류에 중첩되기 때문이다. 이 현상은 소자의 저항에서의 변화(박막에 실제 흐르는 누설전류 값에서의 변화)와는 무관하게 발생되고 일반적인 강유전체를 포함하는 유전체 커패시터에서 관찰될 수 있다. 이러한 전류-전압 특성의 변화는 물론 원칙적으로 메모리 동작으로서 사용될 수 없다.
일반적으로 공지된 바와 같이, 내전압(breakdown voltage)이 큰 절연막 또는 강유전체막은 5V 이상의 고전압의 인가시에 절연 파괴(dielectric breakdown)를 초래한다. 예컨대, 내전압이 큰 강유전체로 제조되고, 예를 들어, 두께가 200㎚ 이상인 강유전체 박막에 고전압이 인가되는 경우를 아래에서 설명한다. 도 26에 도시된 바와 같이, 인가된 전압이 +15V까지 증가되더라도, 단지 약 10-9A의 매우 작은 전류만이 흐른다. 그러나, 더 높은 전압이 인가되는 경우, 전류가 갑자기 흘러 절연 파괴를 초래하여 박막 자체가 손상된다. 그러고 나면, 절연 파괴가 발생한 박막에 더 큰 전류가 항상 흘러 2 이상의 저항값을 갖는 어떠한 상태도 얻어질 수 없다.
강유전체의 상술한 특성과는 반대로, 도 1b, 도 7 및 도 9에 도시된 바와 같이 Bi4Ti3O12의 화학양론적 조성에 비해 과도한 양의 티타늄을 함유한 기저층에 입자 크기가 약 3 내지 15㎚인 상기 Bi4Ti3O12의 복수의 미결정립들을 분산시킴으로써 형성된 금속 산화물막(강유전체층(104))이 두께가 약 40㎚인 경우의 도 27에 도시된 전류-전압특성을 나타낸다. 도 4a 내지 도 4d 및 도 5를 참조로 설명한 바와 같이, 강유전체층(104)이 ECR 스퍼터링에 의해 형성되고, 도 4d에 도시된 소자가 형성된 후 초기단계에서, 소자는 높은 내전압을 띠므로 전압이 14V까지 인가되더라도 단지 약 10-9A의 매우 작은 전류만이 흐른다.
15V 이상의 전압이 인가된 경우, 도 26에 도시된 특성과 같이, 전류가 급격히 흐른다. 고전압이 전류를 쉽게 흐르게 하도록 인가된 후에 음의 전압이 강유전체층(104)에 인가되는 경우, 약 -10-2A의 전류가 흐른다. 그러나, 인가된 음의 전압이 약 -2V인 경우, 전류가 흐르지 않고도 높은 저항상태가 급격히 설정된다. 양의 전압이 이 상태로부터 인가되는 경우, 양의 높은 저항상태에서의 전류-전압 특성이 얻어진다. 전류값은 약 +2.5V에서 급격히 증가되어 양의 높은 저항상태를 설정하게 된다. 이는 도 21에 도시된 특성과 동일한 특성이다.
상술한 바와 같이, 높은 내전압을 가지며 성막 초기상태에서 두께가 약 40㎚ 이상인 강유전체층(104)에 약 +15V의 고전압이 인가되는 경우, 도 2에 도시된 전류-전압특성이 얻어진다. 성막 초기상태를 저항변화특성을 나타내는 상태로 바꾸기 위한 초기 처리를 전기적 초기화(Electrical Orientation, EO) 처리라고 한다. 두껍게 형성되고 높은 내전압을 확보하는 이 실시예에 따른 금속 산화물막이 EO 처리되는 경우, 상술한 특성이 얻어지고, 강유전체 소자가 구현될 수 있다.
상술한 EO 처리에서, 10V 이상의 전압이 소자에 인가된다. 이런 이유로, 도 1에 도시된 소자들이 반도체 소자들과 함께 집적되고 EO 처리되는 경우, 반도체 소자들은 파괴될 수 있다. 이를 억제하기 위해, EO 처리는 ECR 플라즈마를 사용하여 행해질 수 있다. 예컨대, ECR 플라즈마 장치에서, 플라즈마류(plasma flow)가 발산 자기장에 의해 발생될 수 있고, 피처리 기판은 20 내지 30eV의 에너지를 갖는 플라 즈마류로 조사될 수 있다. 플라즈마류의 발산 방향에 수직한 횡단면에서, 자기장의 분포가 반영되기 때문에 플라즈마류는 중심에서 외주로 에너지 분산을 갖게된다.
이 에너지 분산은 발산 자기장의 발산정도에 의해 수 eV 내지 수십 eV 사이에서 제어될 수 있어 수 V 내지 수십 V의 전위차가 중심과 외주사이에서 발생될 수 있다. 따라서, 도 1에 도시된 소자의 하부전극층(103)에 접속된 상호접속부의 일단이 플라즈마류의 외주부에 노출되고 상부전극(105)이 플라즈마류의 중심부에 노출되는 경우, 플라즈마류에서의 분포로부터 발생된 전위차에 의해 2개의 전극들 사이에 EO 처리에 필요한 전압이 인가될 수 있다. 예컨대, 소자가 Ar을 주로 함유하는 플라즈마로 조사되는 경우, EO 처리는 1초 내지 수십 초의 짧은 시간에 행해질 수 있다.
플라즈마가 상술한 바와 같이 사용되는 경우, 도 28에 도시된 바와 같이, 복수의 소자들이 EO 처리를 받을 수 있다. 도 28은 도 12a에 도시된 공통 강유전체층(603)상에 있는 복수의 상부전극들(604)에 의해 복수의 소자들이 집적되는 장치가 EO 처리를 수행하도록 ECR 플라즈마류로 조사되는 상태를 도시한 것이다. ECR 플라즈마류의 분포로부터 발생된 전위차가 복수의 소자들의 EO 처리에 필요한 전위차를 초과하는 값으로 제어되는 경우, 장치에 집적된 복수의 소자들이 EO 처리될 수 있다.
강유전체층(104)의 저항값을 전환(변경)시키는 전압값은 도 29에 도시된 바와 같이 전압인가시간을 변경시킴으로써 제어될 수 있다. 도 29는 +1V의 전압이 +1.6V에서 낮은 저항상태로 원만하게 변하는 소자에 인가되는 경우 소자의 저항값 에서의 변화를 도시한 설명도이다. 도 29를 참조하면, 가로좌표는 전압인가시간을 나타내고 세로좌표는 소자의 저항값을 나타낸다. 통상적인 1.6V의 동작전압이 인가되는 경우, 소자는 짧은 시간 tL1(약 150ms)내에 낮은 저항상태로 변할 수 있다. 통상적인 동작전압보다 약간 더 낮은 1V의 전압이 인가되더라도, 소자는 적절한 시간을 tL2(약 3.7초)로 지연시킴으로서 낮은 저항상태로 변할 수 있다. 상술한 바와 같이, 동작전압이 전압인가시간을 제어함으로써 변경되는 경우, 소자는 메모리로서 구동될 수 있다.
다단 동작이 아래의 방식으로 구현될 수 있다. 도 30을 참조로 다단 메모리(3원 메모리) 동작을 아래에 설명한다. 도 30은 소정의 전압(예컨대, 1.2V)이 상부전극과 하부전극층 사이에 인가되는 경우 소자의 저항값에서의 시간율 변화를 도시한 것이다. 예컨대, 상부전극과 하부전극층 사이에 연이어 소정의 전압을 인가하는 시간이 변하는 경우, 2개의 낮은 저항상태들이 얻어질 수 있다. 도 30에 도시된 바와 같이, 전압이 높은 저항상태로부터 t1초(예컨대, 250ms)동안 인가되는 경우, 상태는 낮은 저항상태 1 (데이터 "1")로 변할 수 있다. 전압이 더 긴 시간 t2 동안 인가 경우, 상태는 낮은 저항상태 2 (데이터 "2")로 변할 수 있다. 상태는 소자를 리셋시키기 위해 약 -1.2V에서 높은 저항상태(데이터 "0")로 변할 수 있다. 리셋 상태로부터 t1 및 t2로 전압인가시간을 변경시킴으로써 3원 메모리가 구현될 수 있다.
첨부도면을 참조로 본 발명의 또 다른 실시예를 아래에 설명한다. 도 31은 본 발명의 또 다른 실시예에 따른 쌍안정 저항값 취득장치의 구성예를 개략적으로 도시한 횡단면도이다. 강유전체 특성을 띠는 금속 산화물층(강유전체층(3104))을 사용한 강유전체 소자에 대한 적용을 아래에 설명한다. 도 31에 도시된 소자는, 예컨대, 단결정 실리콘으로 제조된 기판(3101)상에, 절연층(3102), 하부전극층(3103), 강유전체층(3104), 절연층(3105), 및 상부전극(3106)을 구비한다. 기판(3101)은 반도체, 절연체, 및 금속과 같은 도전재료 중 어느 하나로 제조될 수 있다. 기판(3101)이 절연재료로 제조되는 경우, 절연층(3102)이 생략될 수 있다. 기판(3101)이 도전성 재료로 제조되는 경우, 절연층(3102)과 하부전극층(3103)이 생략될 수 있다. 이 경우, 도전성 재료로 제조되는 기판(3101)은 하부전극으로서 사용된다.
하부전극층(3103)과 상부전극(3106)은 백금(Pt), 루테늄(Ru), 금(Au), 및 은(Ag)과 같은 귀금속을 포함하는 전이금속으로 제조될 수 있다. 하부전극층(3103)과 상부전극(3106)은 질화 티타늄(TiN), 질화 하프늄(HfN), 루테늄산 스트론튬(SrRuO2), 산화아연(ZnO), 산화인듐주석(ITO) 또는 불화 란탄(LaF3)과 같은 전이금속의 질화물, 산화물, 또는 불화물 등의 화합물, 또는 이들을 적층함으로써 형성된 복합막으로 제조될 수 있다.
절연층(3105)은 이산화 실리콘, 실리콘 산질화물(silicon oxynitride), 알루미나(alumina), 또는 리튬(lithium), 베릴륨(beryllium), 마그네슘 또는 칼슘과 같 은 경금속을 함유하는 LiNbO3, 또는 LiCaAlF6, LiSrAlF6, LiYF4, LiLuF4, 또는 KMgF3와 같은 불화물로 제조될 수 있다. 대안으로, 절연층(3105)은 스칸듐(scandium), 티타늄, 스트론튬, 이트륨(yttrium), 지르코늄(zirconum), 하프늄, 탄탈륨, 또는 란탄 계열과 같은 전이금속의 산화물 또는 질화물, 상술한 원소들을 함유하는 실리케이트(silicate)(금속, 실리콘, 및 산소의 3원 화합물), 이들 원소들을 함유하는 알루미네이트(aluminate)(금속, 실리콘, 및 산소의 3원 화합물), 또는 상기 원소들 중 적어도 2개를 함유하는 산화물 또는 질화물로 제조될 수 있다.
강유전체층(3104)은 예컨대 상술한 강유전체층(104)과 같은 산화물 강유전체로 제조될 수 있다. 강유전체층(3104)은 적어도 2개의 금속을 함유하고 일반적으로 강유전체 특성을 띠는 산화물, 질화물, 또는 불화물과 같은 재료로 제조될 수 있다. 박막두께 조건에 따라 어떠한 강유전체 특성도 띠지 않는 상태도 또한 상술한 바와 같이 포함된다.
도 31에 도시된 강유전체 소자의 상세한 예를 설명한다. 예컨대, 하부전극층(3103)은 두께가 10㎚인 루테늄막이다. 강유전체층(3104)은 두께가 40㎚인 Bi4Ti3O12막이다. 절연층(3105)은 오산환 탄탈륨 및 이산화 실리콘으로 제조되고 두께가 5㎚인 다층막이다. 상부전극(3106)은 금으로 제조된다. 상부전극(3106)은 절연층(3105)의 측면으로부터 티타늄층, 티타늄 질화물층, 및 금층을 이 순서대로 연이어 적층함으로써 형성된 다층구조를 가질 수 있다. 절연층(3105)에 대한 접촉면이 티타늄층으로 형성되는 경우, 밀착성이 증가될 수 있다. 상술한 바와 같이, 기 판(3101) 및 절연층(3102)의 구성은 상술한 구성에 국한되지 않으며, 전기적 특성에 어떠한 영향도 끼치지 않는다면 임의의 다른 재료도 또한 적절하게 선택될 수 있다.
상술한 절연층(3102), 하부전극층(3103), 강유전체층(3104), 절연층(3105) 및 상부전극(3106)을 형성하는 상세한 방법을 후술한다. 이들은 도 5에 도시된 ECR 스퍼터링 장치를 사용하여 아르곤 가스, 산소 가스, 또는 질소 가스로 구성된 ECR 플라즈마에 금속 타겟 또는 소결체를 스퍼터링시킴으로써 형성될 수 있다.
도 31에 도시된 강유전체 소자를 제조하는 방법의 예를 도 32a 내지 도 32e를 참조로 다음에 설명한다. 도 32a에 도시된 바와 같이, 주표면상에 (100) 면 방위를 가지며 1 내지 2 Ω㎝의 저항률을 갖는 p형 실리콘 기판(3101)이 황산 및 과산화수소수의 혼합용액, 순수한 물, 및 불화수소용액으로 세정되고 건조되었다.
절연층(3102)은 세정되고 건조된 기판(3101)에 형성된다. 절연층(3102)을 형성하는데 있어, 도 5에 도시된 ECR 스퍼터링 장치가 사용된다. 기판(3101)은 처리챔버(501)내의 기판 홀더(504)상에 고정된다. 순수한 실리콘(Si)이 타겟(505)으로서 사용된다. Si-O 분자에 의한 메탈모드의 절연층(3102)이 플라즈마 가스로서 아르곤(Ar)과 산소 가스를 사용한 ECR 스퍼터링에 의해 그 표면을 덮을 정도의 두께로 기판(3101)상에 형성된다.
도 5에 도시된 ECR 스퍼터링에서, 플라즈마 생성챔버(502)는 10-5Pa의 크기의 고진공상태로 진공이 된다. 예컨대, 희귀가스와 같은 Ar 가스가 예컨대, 불활성 가스 도입부(511)로부터 플라즈마 생성챔버(502)로 약 20sccm의 유량으로 도입되어 플라즈마 생성챔버(502)의 내부압력을 10-2 내지 10-3 Pa의 크기로 설정되게 한다. 예컨대, 28A의 코일 전류가 자기 코일(510)에 공급되어 전자 싸이클로트론 공명조건의 자기장을 플라즈마 생성챔버(502)에 제공한다. 플라즈마 생성챔버(502)에서의 자속밀도는 예컨대 약 87.5mT(테슬라)로 설정된다.
예컨대, 2.45 GHz(예컨대, 500W)의 마이크로파가 마이크로파 발생부(미도시)로부터 도파관(508), 석영 윈도우(507), 및 진공 도파관(506)을 통해 플라즈마 생성챔버(502)로 도입된다. 마이크로파의 도입으로, Ar 플라즈마가 플라즈마 생성챔버(502)에서 생성된다. sccm은 유량단위이고 0℃, 1기압의 유체가 1분에 1㎤로 흐르는 것을 나타내는 것에 유의하라.
상술한 방법으로 생성된 플라즈마는 플라즈마 생성챔버(502)로부터 자기 코일(510)의 발산 자기장에 의해 처리챔버(501)측으로 방출된다. 또한, 고주파수 전력(예컨대, 13.56MHz 또는 500W)이 고주파수 전원장치(522)로부터 플라즈마 생성챔버(502)의 출구에 배치된 타겟(505)으로 공급된다. Ar 입자들이 타겟(505)에 대해 충돌하는 경우, 타겟(505)으로부터 Si 입자들을 튀겨내도록 스퍼터링 현상이 발생된다.
이 상태가 얻어진 후에, 처리챔버(501)와 기판(3101) 사이의 셔터(shutter)(미도시)가 개방된다. 타겟(505)으로부터 튀겨진 Si 입자들이 플라즈마 생성챔버(502)로부터 방출된 플라즈마와 반응성 가스 도입부(512)로부터 도입되고 상기 플라즈마에 의해 활성화된 산소 가스와 함께 기판(3101)의 표면에 도달하여 활성화된 산소에 의해 산화되어 이산화 실리콘이 된다.
상기 처리로, 이산화 실리콘으로 제조되고 예컨대 두께가 약 100㎚인 절연층(3102)이 기판(3101)상에 형성될 수 있다(도 32a). 절연층이 소정의 두께로 형성되는 경우, 튀겨진 재료가 기판(3101)에 도달하지 않도록 상술한 셔터가 닫혀지며, 이에 의해 성막이 중단된다. 그 후, 예컨대, 마이크로파 전력공급을 중단함으로써 플라즈마 조사(照射)가 중단된다. 가스의 공급이 중단된다. 기판온도가 소정의 값으로 감소되고, 처리챔버(501)의 내부압력이 대기압까지 증가하면, 성막된 기판(3101)이 처리챔버(501)로부터 꺼내진다.
절연층(3102)은 전압이 기판(3101)으로 누설되는 것을 방지하고 전압이 나중에 형성되는 하부전극층(3103)과 상부전극(3106) 사이에 인가되는 경우 소정의 전기적 특성에 영향을 끼치는 것을 방지하도록 절연을 보장한다. 예컨대, 열산화에 의해 실리콘 기판의 표면을 산화시킴으로써 형성된 실리콘 산화물막이 절연층(3102)로서 사용될 수 있다. 절연층(3102)은 절연성이 보장될 수 있다면 산화 실리콘 이외의 임의의 다른 절연재료로도 제조될 수 있다. 절연층(3102)의 두께가 항상 100㎚일 필요는 없으며 더 작거나 더 클 수 있다. ECR 스퍼터링에 의한 상술한 절연층(3102)의 형성에서, 기판(3101)은 가열되지 않는다. 그러나, 박막은 기판(3101)을 가열시키면서 동시에 형성될 수 있다.
절연층(3102)이 상술한 방식으로 형성된 후에, 기판(3101)은 장치로부터 대기로 꺼내진다. 순수한 루테늄(Ru)이 타겟(505)으로서 사용되는 도 5에서와 동일한 ECR 스퍼터링 장치의 기판 홀더(504)상에 기판(3101)이 고정된다. 플라즈마 가스로서 아르곤(Ar)과 크세논(Xe) 가스를 사용한 ECR 스퍼터링이 표면을 덮을 정도의 두께로 절연층(3102)상에 Ru 박막을 형성하도록 실행되어, 이에 의해 도 32b에 도시된 바와 같은 하부전극층(3103)을 형성한다.
Ru 박막의 형성을 상세히 설명한다. 도 5에 도시된 ECR 스퍼터링 장치에서, 기판(3101)은 예컨대 약 400℃로 가열된다. 다음으로, 희귀가스로서 Ar가스가 불활성 가스 도입부(511)로부터 플라즈마 생성챔버로 예컨대 7sccm의 유량으로 공급되고, Xe 가스가 예컨대 5sccm의 유량으로 공급되어, 플라즈마 생성챔버(502)의 내부압력을 예를 들어 10-2 내지 10-3Pa의 크기로 설정하게 된다. 예컨대, 26A의 코일전류가 자기 코일(510)에 공급되어 플라즈마 생성챔버(502)에 전자 싸이클로트론 공명조건의 자기장을 제공한다.
예컨대, 2.45 GHz(예컨대, 500W)의 마이크로파가 마이크로파 발생부(미도시)로부터 도파관(508), 석영 윈도우(507), 및 진공 도파관(506)을 통해 플라즈마 생성챔버(502)로 도입된다. 마이크로파의 도입으로, Ar 및 Xe 플라즈마가 플라즈마 생성챔버(502)에서 생성된다. 생성된 플라즈마는 플라즈마 생성챔버(502)로부터 자기 코일(510)의 발산 자기장에 의해 처리챔버(501)측으로 방출된다. 또한, 고주파수 전력(예컨대, 500W)이 고주파수 전극 공급부로부터 플라즈마 생성챔버(502)의 출구에 배치된 타겟(505)에 공급된다. Ar 입자들이 타겟(505)에 대해 충돌하는 경우, 타겟(505)으로부터 Ru 입자들을 튀겨내도록 스퍼터링 현상이 발생된다. 타 겟(505)으로부터 튀겨진 Ru 입자들은 기판(3101)상의 절연층(3102)의 표면에 도달하여 증착된다.
상기 처리로, 예컨대 두께가 약 10㎚인 하부전극층(3103)이 절연층(3102)상에 형성된다(도 32b). 하부전극층(3103)은 전압이 하부전극층(3103)과 나중에 형성되는 상부전극(3105) 사이에 인가될 때 강유전체층(3104)과 절연층(3105)에 전압인가를 할 수 있다. 하부전극층(3103)은 전도도가 보장될 수 있다면 루테늄 이외에 임의의 다른 재료로 제조될 수 있다. 하부전극층(3103)의 두께는 항상 10㎚일 필요는 없으며 더 작거나 더 클 수 있다.
상술한 바와 같이, ECR 스퍼터링에 의해 Ru 박막을 형성하는데 있어, 기판(3101)은 400℃로 가열된다. 그러나, 기판이 항상 가열될 필요는 없다. 그러나, 기판이 가열되지 않는 경우, 이산화 실리콘에 대한 루테늄의 밀착성이 낮아지게 되고, 박막이 박리될 수 있다. 박리를 방지하기 위해, 박막은 기판을 가열하는 동시에 형성되는 것이 바람직하다. Ru가 상술한 방식으로 소정의 두께로 증착된 후에, 최종 처리는 예컨대 셔터를 닫고 마이크로파 전력의 공급을 중단시켜 플라즈마 조사를 중단시킴으로써 성막을 중단시키게 실행된다. 그런 후, 기판(3101)이 꺼내질 수 있다.
하부전극층(3103)이 상술한 방식으로 형성된 후에, 기판(3101)이 장치로부터 대기로 꺼내진다. 기판(3101)은 4:3의 Bi-Ti비를 갖는 소결체(Bi-Ti-O)가 타겟(505)으로서 사용되는 도 5에 도시된 장치와 동일한 ECR 스퍼터링 장치의 기판 홀더(504)상에 고정된다. 플라즈마 가스로서 아르곤(Ar)과 산소 가스를 사용하는 ECR 스퍼터링이 도 32c에 도시된 바와 같이 표면을 덮을 정도의 두께로 하부전극층(3103)상에 강유전체층(3104)을 형성하도록 실행된다.
강유전체층(3104)의 형성을 상세히 설명한다. Bi-Ti-O로 제조된 타겟(505)이 사용되는 도 5에 도시된 ECR 스퍼터링 장치에서, 기판(3101)은 예컨대 300℃ 내지 700℃로 가열된다. 다음으로, 희귀가스로서 Ar 가스가 불활성 가스 도입부(511)로부터 플라즈마 생성챔버(502)로 예컨대 20sccm의 유량으로 공급되고, 반응성 가스로서 사용되는 O2 가스가, 예컨대, 1sccm의 유량으로 공급되어, 예컨대, 10-2 내지 10-3Pa의 크기의 압력을 설정하게 된다. 예컨대, 27A의 코일 전류가 자기 코일(510)에 공급되어 플라즈마 생성챔버(502)로 전자 싸이클로트론 공명조건의 자기장을 제공한다.
예컨대, 2.45GHz(예컨대, 500W)의 마이크로파가 마이크로파 발생부(미도시)로부터 도파관(508), 석영 윈도우(507), 및 진공 도파관(506)을 통해 플라즈마 생성챔버(502)로 도입된다. 마이크로파의 도입으로, Ar 플라즈마가 플라즈마 생성챔버(502)에서 생성된다. 생성된 ECR 플라즈마는 플라즈마 생성챔버(502)로부터 자기 코일(510)의 발산 자기장에 의해 처리챔버(501)측으로 방출된다. 또한, 고주파수 전력(예컨대, 500W)이 고주파수 전극 공급부로부터 플라즈마 생성챔버(502)의 출구에 배치된 타겟(505)에 공급된다. Ar 입자들이 타겟(505)에 대해 충돌하는 경우, 타겟(505)으로부터 Bi 및 Ti 입자들을 튀겨내도록 스퍼터링 현상이 발생된다.
타겟(505)으로부터 튀겨진 Bi 및 Ti 입자들은 플라즈마 생성챔버(502)로부터 방출된 플라즈마와 반응성 가스 도입부(512)로부터 공급되고 상기 플라즈마에 의해 활성화된 산소 가스와 함께 하부전극층(3103)의 절연층(3102) 표면에 도달하여 상기 활성화된 산소에 의해 산화된다. 타겟(505)은 소결체이고 산소를 함유하고 있으나, 산소를 공급함으로써 박막에서의 산소부족이 방지될 수 있다.
ECR 스퍼터링에 의한 상술한 성막으로, 예컨대, 두께가 약 40㎚인 강유전체층(304)이 형성될 수 있다(도 32c). 그 후, 상술한 바와 같이 기판을 꺼낼 수 있게 동일한 최종처리가 실행된다. 박막품질은 불활성 가스와 반응성 가스의 ECR 플라즈마로 형성된 강유전체층(3104)을 조사(照射)함으로써 향상될 수 있다. 반응성 가스로서, 산소 가스가 아니라 질소 가스, 불소 가스 또는 수소 가스가 사용될 수 있다. 박막품질 향상은 절연층(3102)의 형성 또는 후술되는 절연층(3105)의 형성에도 적용될 수 있다.
강유전체층(3104)이 상술한 방식으로 형성된 후에, 기판(3101)이 장치로부터 대기로 꺼내진다. 기판(3101)은 순수한 탄탈륨(Ta)이 타겟(505)으로서 사용되는 도 5에서와 동일한 ECR 스퍼터링 장치의 기판 홀더(504)에 고정된다. 절연층(3105)은 플라즈마 가스로서 Ar과 산소 가스를 사용하는 ECR 스퍼터링에 의해 도 32d에 도시된 바와 같이 그 표면을 덮을 정도의 두께로 강유전체층(3104)상에 형성된다. Ta-O 분자에 의한 메탈모드 박막이 하기에 설명되는 절연층(3105)으로서 형성된다.
Ta-O 분자에 의한 메탈모드 박막의 형성을 상세히 설명한다. 탄탈륨으로 제조된 타겟(505)이 사용되는 도 5에 도시된 ECR 스퍼터링 장치에서, 희귀가스로서 Ar 가스가 불활성 가스 도입부(511)로부터 플라즈마 생성챔버(502)로 예컨대 25sccm의 유량으로 도입되어 플라즈마 생성챔버(502)의 내부 압력을 예컨대 10-3Pa의 크기로 설정하게 된다. 예컨대, 28A의 코일 전류가 자기 코일(510)에 공급되어 플라즈마 생성챔버(502)에 전자 싸이클로트론 공명조건의 자기장을 제공한다.
예컨대, 2.45 GHz(예컨대, 500W)의 마이크로파가 마이크로파 발생부(미도시)로부터 도파관(508), 석영 윈도우(507), 및 진공 도파관(506)을 통해 플라즈마 생성챔버(502)로 도입된다. 마이크로파의 도입으로, Ar 플라즈마가 플라즈마 생성챔버(502)에서 생성된다. 생성된 플라즈마는 플라즈마 생성챔버(502)로부터 자기 코일(510)의 발산 자기장에 의해 처리챔버(501)측으로 방출된다. 또한, 고주파수 전력(예컨대, 500W)이 고주파수 전극 공급부로부터 플라즈마 생성챔버(502)의 출구에 배치된 타겟(505)에 공급된다.
Ar 입자들이 타겟(505)에 대해 충돌하는 경우, 타겟(505)으로부터 Ta 입자들을 튀겨내도록 스퍼터링 현상이 발생된다. 타겟(505)으로부터 튀겨진 Ta 입자들은 플라즈마 생성챔버(502)로부터 방출된 플라즈마와 반응성 가스 도입부(512)로부터 공급되고 상기 플라즈마에 의해 활성화된 산소 가스와 함께 기판(3101)의 강유전체층(3104) 표면에 도달하여 상기 활성화된 산소에 의해 산화되어 오산화 탄탈륨이 된다.
상기 처리로, 오산화 탄탈륨막이 강유전체층(3104)상에 형성된다. 연이어, 이산화 실리콘막이 도 32a를 참조로 설명된 이산화 실리콘 증착과 같이 순수한 실리콘으로 만들어진 타겟(505)을 사용한 ECR 스퍼터링에 의해 오산화 탄탈륨막에 형 성된다. 상술한 오산화 탄탈륨막과 이산화 실리콘막의 형성은 상기 오산화 탄탈륨막과 상기 이산화 실리콘막을 포함하는 다층막이 예컨대 약 5㎚로 형성되도록 반복되며, 이에 의해 절연층(3105)이 얻어진다(도 32d).
상기 오산화 탄탈륨막과 상기 이산화 실리콘막을 포함하는 절연층(3105)은 강유전체층(3104)에 전압 인가시에 상기 강유전체막에 인가되는 전압을 제어하는데 사용된다. 절연층(3105)은 강유전체층(3104)에 인가되는 전압을 제어할 수 있다면 상기 오산화 탄탈륨막과 상기 이산화 실리콘막의 다층구조를 제외한 임의의 다른 구조를 가질 수 있다. 절연층(3105)은 단일층일 수 있다. 두께도 또한 5㎚에 국한되지 않는다. 상술한 ECR 스퍼터링 공정에서, 기판(3101)은 가열되지 않으나 가열될 수도 있다.
금(Au)으로 제조되고 소정의 면적을 갖는 상부전극(3106)이 도 32e에 도시된 바와 같이 절연층(3105)에 형성되는 경우, 강유전체로부터 형성된 층을 사용하는 소자들을 얻을 수 있다. 상부전극(3106)은 잘 알려진 리프트 오프 방법 및 저항가열 진공증착에 의한 금증착에 의해 형성될 수 있다. 상부전극(3106)은 Ru, Pt, 또는 TiN과 같은 또 다른 금속재료 또는 도전성 재료로 제조될 수 있다. Pt가 사용되는 경우, 밀착성이 나빠, 박막이 박리될 수 있다. 따라서, 상부전극(3106)은 가열에 의한 성막을 수행하거나 거의 박리되지 않는 Ti-Pt-Au와 같은 구조를 사용하여 상기 구조상에 포토리소그라피 또는 리프트 오프와 같은 패터닝 공정을 실행함으로써 소정의 면적을 갖는 전극으로서 형성되어야만 한다.
상술한 바와 같이, 예컨대, ECR 스퍼터링에 의해 형성된 고품질의 Bi4Ti3O12가 약 50㎚ 이하로 얇아지는 경우, 강유전성이 작아지는 경향이 있다. 또한, Bi4Ti3O12막이 소정의 누설전류가 흐를 정도의 두께로 제조되는 경우, 고유의 히스테리시스가 측정된 전류-전압 특성에 나타난다. 이들 발견을 기초로, 이들 현상들이 현저하게 사용되는 경우, 2개의 상태를 유지하는 소자는 도 1a에 도시된 소자와 같이 도 31에 도시된 소자에 의해 구현될 수 있다.
다음으로 도 31에 도시된 강유전체 소자의 특성을 설명한다. 하부전극층(3103)과 상부전극(3106) 사이에 전압을 인가함으로써 특성을 조사하였다. 전원장치로부터 전압을 하부전극층(3103)과 상부전극(3106) 사이에 인가하고, 상기 전압을 인가했을 때 흐르는 전류를 전류계로 측정한 경우, 도 33에 도시된 결과를 얻었다. 도 33을 참조로 본 발명의 메모리 동작원리를 하기에 설명한다. 본 명세서에 설명된 전압값과 전류값은 단지 실제 소자에서 측정된 예이다. 따라서, 현상은 다음의 수치에 한정되지 않는다. 다른 수치들도 또한 소자 및 다른 조건에 실제로 사용된 각 박막의 두께 및 재료에 따라 측정될 수 있다.
음의 전압이 상부전극(3106)에 인가되는 경우, 도 33에서 (1)로 표시된 바와 같이, 흐르는 전류는 -0.8V 까지 매우 작다. 그러나, (2)로 표시된 바와 같이, 전압이 -0.8V를 초과하는 경우, 음의 전류가 급격히 흐르게 된다. 실제로, -15㎂보다 큰 전류가 또한 흐른다. 그러나, 측정장치를 보호하기 위해 더 큰 전류의 흐름은 저지되므로, 전류가 측정되지 않는다. (1)로 표시된 0V에서 -0.8V까지의 범위에서, (2)로 표시된 큰 전류의 흐름을 억제시킴으로써 높은 저항상태가 보유(유지)된다.
음의 전압이 상부전극(3106)에 또한 인가되는 경우, (3)으로 표시된 바와 같이 -10㎂ 이상의 음의 전류를 흐르게 하는 궤적이 -0.5V에서 구해진다. 음의 전압이 상부전극(3106)에 더 인가되는 경우, (3)으로 표시된 바와 같이 -10㎂ 이상의 전류가 약 -0.5V에서 흐른다. 양의 전압이 상부전극(3106)에 인가되는 경우, (4)로 표시된 바와 같이 양의 전류는 약 +0.2V까지 흐른다. 전류는 최대 3㎂까지 증가한다. 전압의 절대값이 감소하는 경우, 전류는 (4)로 표시된 궤적을 따른다.
양의 전압이 0.2V까지 인가되는 경우, 전류는 (4)로 표시된 궤적을 따른다. 그 후, (5)로 표시된 바와 같이, 흐르는 전류의 값이 감소하고, 어떠한 양의 전류도 흐르지 않게 된다. 양의 전압이 상부전극(3106)에 더 인가되는 경우, (6)으로 표시된 바와 같이 거의 전류를 흐르게 하지 않는 궤적이 얻어진다. 전압의 절대값이 감소되더라도, (6)으로 표시된 바와 같이 전류는 거의 흐르지 않는다. 음의 전압이 상부전극(3106)에 인가되는 경우, (1)로 표시된 바와 같이, 전류는 약 0 내지 -0.8V까지 거의 흐르지 않는다. 따라서, (2)에서와 같이 어떤 갑작스러운 전류흐름을 방지하기 위해 -0.8V 이상의 전압이 상부전극(3106)에 인가되지 않는 한 (1)에서와 같이 어떠한 전류도 흐르지 않는 높은 저항상태가 유지된다. 상태(1)을 "음의 높은 저항모드"라고 한다.
예컨대, (2)로 표시된 바와 같이, -0.8V 이상의 전압이 전류를 급격하게 흐르게 하도록 인가되는 경우, (3)으로 표시된 바와 같이 전류가 쉽게 흐르는 낮은 저항상태가 얻어진다. 이 상태는 또한 음의 전압이 상부전극(3106)에 인가되는 동 안 유지된다. 상태(3)을 "음의 낮은 저항모드"라고 한다.
그러나, 양의 전압이 상부전극(3106)에 인가되는 경우, (4)로 표시된 바와 같이, 전류가 0 내지 0.2V의 양의 전압범위에서 흐르는 낮은 저항상태가 얻어진다. 이 상태도 또한 0 내지 0.2V 범위의 양의 전압이 인가되는 동안 유지된다. 상태(4)를 "양의 낮은 저항모드"라고 한다.
0.2V 이상의 양의 전압이 인가되는 경우, 어떠한 전류도 흐르지 않게 되며, (5)로 표시된 바와 같이, 상태는 높은 저항모드로 변하게 된다. 이 상태에서, (6)으로 표시되는 바와 같이, 0 내지 2V 범위의 양의 전압이 인가되는 동안 전류값이 높은 저항을 갖는 상태가 유지된다. 상태(6)을 "양의 높은 저항모드"라고 한다.
상술한 바와 같이, 도 31에 도시된 강유전체층을 사용한 소자는 명백히 4개의 안정적인 모드, 즉, "양의 높은 저항모드", "양의 낮은 저항모드", "음의 높은 저항모드", 및 "음의 낮은 저항모드"를 갖는다. 더 구체적으로, "양의 높은 저항모드" 및 "음의 높은 저항모드"는 동일한 높은 저항상태를 나타내는 "높은 저항모드"이다. "양의 낮은 저항모드" 및 "음의 낮은 저항모드"는 동일한 낮은 저항상태를 나타내는 "낮은 저항모드"이다. 즉, 2개의 모드들이 있게 된다. "높은 저항모드"의 상태에서, "높은 저항모드"는 -0.8V 내지 +0.8V의 전압범위에서 유지된다. -0.8V 이상의 전압이 "낮은 저항모드"로 상태를 바꾸게 인가되는 경우, "낮은 저항모드"는 -0.5V 내지 +2.0V의 전압범위에서 유지된다. 2개 상태들, 즉, "높은 저항모드" 및 "낮은 저항모드" 사이의 전환이 발생된다. 이는 또한 음의 저항모드, 즉, "음의 높은 저항모드" 및 "음의 낮은 저항모드"에도 적용된다.
-0.5V의 전압이 인가되는 경우 각각의 "음의 모드"의 실제 전류값에 대해, "음의 높은 저항모드"에서의 전류값은 -5×10-8A이고, "음의 낮은 저항모드"에서의 전류는 -1×10-5A이다. 상기 비는 200배 정도 높다. 이는 각 모드 식별을 용이하게 한다. 본 발명자는 인가된 전압의 방향 및 크기에 따라 강유전체막의 저항값이 극적으로 변할 때 상술한 현상이 발생되는 것으로 추정한다.
절연층(3105)이 강유전체층(3104)과 상부전극(3106) 사이에 형성되므로, 캐리어들이 절연층(3105)의 밴드구조에 의해 제어될 수 있다. 더 구체적으로, 예컨대, 오산화 탄탈륨은 약 4.5eV의 밴드갭을 갖는다. 페르미 레벨(Fermi level)로부터의 에너지 차는 전도대에서 약 1.2eV이고 가전자대에서는 약 2.3eV이다. 즉, 장벽이 가전자대측에서 더 크다. 따라서, 장벽효과는 가전자대에 있는 홀들(holes)에 대해서는 크나 전도대에 있는 전자들에 대해서는 작다. 더 상세한 정보를 위해, 윌크 등(Wilk et al.)의 논문 "J.Appl.Phys.", No, 87, p.484(2000)을 참조하라.
상술한 특성으로부터, 예컨대, 오산화 탄탈륨막이 전극과 강유전체층 사이에 절연층으로서 사용되는 경우, 전자들은 쉽게 흐르지만 홀들은 흐르기가 어려운 현상이 기대될 수 있다. 실제로, 도 33에 도시된 바와 같이, 흐르는 전류의 값이 양의 전압이 상부전극(3106)에 인가되는 경우와 음의 전압이 인가되는 경우 사이에서 크게 변한다. 메모리를 판별하는데 있어, 이는 신호 대 잡음비(S/N비)를 증가시키고 데이터 판별을 용이하게 하는데 효과가 크다. 이는 절연층(3105)을 사용한 효과이다.
도 33에 도시된 상술한 "낮은 저항모드"와 "높은 저항모드"가 메모리 동작으로 인가되는 경우, 도 31에 도시된 소자는 비휘발성 비파괴 메모리로서 사용될 수 있음을 발견하였다. 더 구체적으로, 소자의 초기화 및 데이터의 삭제, 즉, 도 33에서 (4) 또는 (5)로 표시된 바와 같이 상부전극(3106)에 음의 전압을 인가하여 "낮은 저항모드"에서 "높은 저항모드"로 모드를 변경시킴으로써, 데이터 "오프"의 쓰기가 행해진다.
도 33에서 (2)로 표시된 바와 같이 상부전극(3106)에 -0.8V의 음의 전압을 인가하여 전류를 급격하게 흐르게 함으로써 데이터 "온"의 쓰기가 행해진다. 이 동작으로, 모드는 "높은 저항모드"에서 "낮은 저항모드"로 변하고, 데이터 "온"이 쓰여진다. 상술한 바와 같이, 전압이 상부전극(3106)에 인가되어 "높은 저항모드" 또는 "낮은 저항모드"를 설정하는 경우, "오프" 또는 "온" 데이터(상태)가 쓰여질 수 있다.
상술한 방식으로 쓰여진 데이터의 읽기는 -0.8V 내지 +0.8V의 적절한 전압이 상부전극(3106)에 인가되는 경우 전류값을 읽음으로써 쉽게 행해질 수 있다. 예를 들어, 도 31에 도시된 소자의 모드상태가 "오프", 즉, "높은 저항모드"인 경우, -0.8V 내지 +0.8V의 적절한 전압이 인가될 때, 도 33에서 (1)로 표시된 바와 같이, 전류가 거의 흐르지 않는 것에서 판단될 수 있다.
도 31에 도시된 소자의 모드상태가 "온", 즉, "낮은 저항모드"인 경우, -0.5V 내지 +0.2V의 적절한 전압이 인가될 때, 도 33에서 (2)로 표시된 바와 같이, 전류가 급격히 흐르는 것에서 판단될 수 있다. "음의 높은 저항모드"와 "음의 낮은 저항모드", 즉, "오프" 및 "온" 사이의 전류값에서의 차가 200배 이상이므로, "오프" 및 "온"이 쉽게 판단될 수 있다. 심지어 양의 전압범위에서도, "오프" 및 "온"이 0 내지 +0.2V의 전압범위에서 판단될 수 있다.
상술한 메모리의 리드동작은 도 31에 도시된 소자가 "높은 저항모드" 또는 "낮은 저항모드"에 있는지 여부를 단지 검사함으로써 용이하게 행해질 수 있다. 다르게 말하면, 도 31에 도시된 소자는 2개의 모드를 유지할 수 있으면서 동시에 데이터가 유지된다. 심지어 양의 전압이 모드를 검사하기 위해 전극에 인가되는 경우에도, 유지된 모드는 변경되지 않고 데이터는 파괴되지 않는다. 따라서, 도 31에 도시된 강유전체 소자에 따르면, 비파괴 읽기가 가능해진다. 도 31에 도시된 소자는 강유전체층(3105)의 저항값이 하부전극층(3103)과 상부전극(3106) 사이에 인가된 전압에 따라 변하므로 비휘발성 메모리 소자로서 기능을 한다. 이 소자는 또한 전류를 제어하기 위해 스위칭 소자로서 사용될 수 있다.
"음의 낮은 저항모드"를 설정하기 위한 쓰기에서, 도 31에 도시된 소자를 동작시키기 위해 전압이 최대가 된다. 그러나, 도 33에 도시된 바와 같이, 전압은 약 -0.8V이며, 소비전력도 매우 낮다. 저소비전력은 장치에 매우 이점적이다. 메모리를 사용하는 장치, 예컨대, 이동통신장치, 디지털 일반용 장치, 디지털 이미지 감지장치, 노트북, 개인용 컴퓨터, 및 개인 휴대 정보 단말기(Personal, Digital Appliance, PDA) 뿐만 아니라 모든 컴퓨터, 개인용 컴퓨터, 워크스테이션, 사무용 컴퓨터, 메인프레임(mainframes), 통신유니트, 및 복합기가 소비전력을 줄일 수 있다.
도 34는 도 31에 도시된 소자의 데이터 보유시간을 도시한 것이다. 양의 전압이 도 33에 도시된 "양의 높은 저항모드", 즉, "높은 저항모드"를 설정하도록 상부전극(3106)에 인가된 후에, -0.8V 이상의 전압이 "음의 낮은 저항모드"("낮은 저항모드"), 즉, 데이터 "온" 작성 상태를 설정하도록 상부전극(3106)에 인가된다. -0.3V의 전압이 소정 시간마다 상부전극(3106)에 인가되고, 전압인가시에 흐르는 전류값이 측정된다. 도 34는 관찰결과를 도시한 것이다.
측정된 전류는 약 10분 후에 최대가 되고 그 후 완만하게 1,000분 까지 감소된다. 그러나, 이 때 전류값은 최대값의 86%이므로, 데이터는 어떠한 문제없이 판별될 수 있다. 도 34에 도시된 10년에 해당하는 10,000,000분의 외삽선으로부터 예측되는 바와 같이, 10년후의 전류값은 최대값의 66%(2/3)에 해당되고, 데이터가 판별될 수 있다. 상기 설명으로부터 명백한 바와 같이, 도 31에 도시된 소자를 사용하는 메모리는 10년의 데이터 보유주기를 갖는다.
본 발명의 상술한 예에서, 실리콘 기판상의 절연층, 상기 절연층상의 하부전극층, 및 상기 하부전극층 상의 강유전체층 각각이 ECR 스퍼터링에 의해 형성된다. 그러나, 각 층을 형성하는 방법은 ECR 스퍼터링에 국한되지 않는다. 예컨대 실리콘 기판상에 형성되는 절연층은 열산화 또는 CVD(화학기상증착) 또는 종래의 스퍼터링 방법에 의해 형성될 수 있다.
하부전극층은 EB 증착, CVD, MBE, 또는 IBD와 같은 임의의 다른 성막방법에 의해 형성될 수 있다. 강유전체층은 또한 상술한 MOD, 종래의 스퍼터링 방법, 또는 PLD에 의해서도 형성될 수 있다. 그러나, ECR 스퍼터링이 사용되는 경우, 평평하고 우수한 절연막, 금속막, 및 강유전체막을 쉽게 얻을 수 있다.
상술한 실시예에서, 각 층이 형성된 후에, 기판은 일시적으로 대기로 꺼내어진다. 그러나, 각 층들을 형성하기 위해 ECR 스퍼터링을 구현하는 처리챔버를 진공반송챔버를 통해 연결시키는 장치를 사용함으로써 상기 구조를 대기로 꺼내지 않고도 연이은 처리에 의해 층들이 형성될 수 있다. 이 장치로, 피처리 기판은 진공으로 반송되고 따라서 수분부착과 같은 장애에 의한 영향이 방지된다. 따라서, 박막품질과 경계면 특성이 향상될 수 있다.
일본특허 공개공보 제2003-77911호에 도시된 바와 같이, 각 층이 형성된 후에, 형성된 층이 표면은 특성을 향상시키기 위해 ECR 플라즈마로 조사(照射)될 수 있다. 각 층이 형성된 후에, 형성된 층은 각 층의 특성을 크게 향상시키기 위해 수소 분위기와 같은 적절한 가스 분위기에서 어닐링(열처리)될 수 있다.
소자들을 배열하고 복수의 데이터를 동시에 메모리에 저장하는 것을 "집적"이라고 한다. 소자를 집적시키는 정도를 집적도라 한다. 도 31에 도시된 구조는 매우 단순하고 종래의 메모리 셀에 비하면 집적도를 크게 향상시킬 수 있다. 게이트, 소스 및 드레인 영역을 확보해야만 하는 MOSFETs에 기초한 DRMAs, SRAMs 또는 플래시 메모리에 대해, 집적 한계가 최근에 지적되었다. 그러나, 도 31에 도시된 소자는 간단한 구조를 사용하고 따라서 현재의 집적 한계에 의해 영향받지 않고 집적도를 증가시킬 수 있다.
상술한 실시예에서, DC 전압이 인가된다. 그러나, 적절한 전압 폭과 크기를 갖는 펄스 전압이 인가되더라도, 상술한 바와 같은 동일한 효과가 얻어질 수 있다. 본 발명의 기본 개념은 도 31에 도시된 바와 같이 강유전체층과 접촉하는 절연층을 배열하고 2개의 전극들에 의해 이들 층들을 끼우는 것이다. 이 구조로, 소정의 전압(DC 또는 펄스)이 2개의 전극들 사이에 인가되어 강유전체층의 저항값을 변경시키고 높은 저항모드 및 낮은 저항모드를 전환시키는 경우, 결과적으로 메모리 기능이 구현될 수 있다.
예컨대, 도 35a에 도시된 바와 같이, 절연기판(3101a)이 사용될 수 있고 적층된 하부전극층(3103a 및 3103b)이 사용될 수 있다. 도 35b에 도시된 바와 같이, 절연기판(3101a)이 사용될 수 있고, 접촉전극(3103c)이 하부전극층(3103)상에 형성될 수 있다. 도 35c에 도시된 바와 같이, 절연기판(3101a)이 사용될 수 있고, 적층된 상부전극(3106a 및 3106b)이 사용될 수 있다. 도 35d에 도시된 바와 같이, 적층된 하부전극층(3103a 및 3103b)과 적층된 상부전극(3106a 및 3106b)이 사용될 수 있다.
도 36a에 도시된 바와 같이, 유리 또는 석영으로 제조된 절연기판(3601)이 사용될 수 있다. 이 경우, 도 37에 도시된 바와 같이, 관통구멍이 기판(3601)에 형성되어 플러그를 형성할 수 있고, 전기접촉이 기판(3601)의 하부면(하부전극층(3103)이 형성되는 면에 마주보는 면)에 형성될 수 있다. 이 구조로, 본 발명은 예컨대, 처리를 쉽게 하기 위해 유리 기판에 적용될 수 있다. 광학적으로 투명한 기판이 사용되는 경우, 구조는 디스플레이에 적용될 수 있다.
도 38a에 도시된 바와 같이, 예컨대, 금속으로 제조된 도전성 기판(3801)이 사용될 수 있다. 도 38b에 도시된 바와 같이, 기판(3801)과 접촉한 하부전극 층(3802)이 형성될 수 있고, 강유전체층(3805), 절연층(3804), 및 상부전극(3805)이 하부전극층에 형성될 수 있다. 도 38b에 도시된 구조에서, 소정의 전기신호가 기판(3801) 및 상부전극(3805) 사이에 인가될 수 있다.
도 38c에 도시된 바와 같이, 강유전체층(3902), 절연층(3903), 및 상부전극(3904)이 금속판(3901)상에 형성될 수 있다. 구성원소들이 큰 열전도도를 갖는 금속판(3901)상에 형성되는 도 38c에 도시된 구조로, 더 큰 냉각효과를 얻을 수 있고 안정적인 소자 동작이 기대될 수 있다.
강유전체층이 두꺼워지면, 전류가 흐르기 더 어렵고, 저항이 증가한다. 저항값의 변화를 이용함으로써 메모리가 구현되는 경우, 각각의 온 상태 및 오프 상태에서의 저항값이 중요해 진다. 예컨대, 강유전체층이 두꺼워지는 경우, 온 상태에서의 저항값이 증가된다. 높은 S/N비를 확보하기가 어려우므로, 메모리의 상태를 판단하기가 어렵다. 한편, 강유전체층이 얇게 되어 누설전류가 지배적인 경우, 메모리 정보가 거의 유지될 수 없고, 오프 상태에서의 저항값이 증가한다. 따라서 높은 S/N비를 확보하기가 어렵다.
따라서, 강유전체층은 최적의 두께를 갖는 것이 바람직하다. 예컨대, 누설전류의 문제를 고려하는 경우, 강유전체층은 적어도 10㎚의 두께를 가질 수 있다. 온 상태에서의 저항값을 고려하는 경우, 강유전체층은 200㎚ 미만인 것이 바람직하다. 본 발명자에 의해 행해진 실험에서, 강유전체층의 두께가 30 내지 100㎚인 경우에 메모리 동작이 확인되었다. 강유전체층의 두께가 50㎚인 경우에 가장 만족스러운 상태를 얻었다.
심지어 강유전체층상의 절연층에도 더 바람직한 두께가 있다. Al 타겟, Si 타겟, 및 Ta 타겟을 사용한 ECR 스퍼터링에 의해 실리콘 기판상에 Al2O3막, SiO2막 및 Ta2O3막이 형성되는 예를 사용하여 두께를 설명한다. 각각의 막은 소정의 두께로 형성되어 있다. Al으로 제조된 상부전극이 각 박막에 형성된다. 실리콘 기판과 상부전극 사이에 전압을 인가함으로써 전류-전압특성을 측정하였다. -1V에서 각 박막에 관찰된 전류밀도를 관찰하였다. 도 39는 전류밀도의 결과를 도시한 것이다.
도 39에 도시된 바와 같이, 전류밀도는 절연층의 재료에 따라 변한다. 두께가 더 작게 될 수록, 누설전류가 더 많이 흘러 전류밀도를 증가시킨다. 한편, 두께가 증가하는 경우, 전류밀도는 감소된다. 이는 두께가 너무 작은 경우, 절연층의 특성을 얻을 수 없음을 나타낸다. 두께가 너무 크면, 강유전체에 인가되는 전압이 작아져서 높은 S/N비를 확보하기가 어렵고 메모리 상태를 판단하기 어렵다. 따라서, 절연층은 강유전체층과 결합하여 최적의 두께를 갖는 것이 바람직하다.
예컨대, 누설전류의 문제가 고려되고 Al2O3막 및 SiO2막이 사용되는 경우, 두께는 약 1 내지 3㎚인 것이 바람직하다. Ta2O3막은 두께가 적어도 3㎚일 수 있다. 저항값의 크기 문제가 고려되는 경우, 절연층은 두께가 20㎚ 이상인 것이 바람직하다. 본 발명자에 의해 행해진 실험에서, SiO2 및 Ta2O3로 제조된 절연층이 3 내지 5㎚의 두께를 가지는 경우에 상술한 메모리 동작이 확인되었다.
상기 설명에서, 한 강유전체층을 예로 들었다. 그러나, 후술되는 바와 같이, 복수의 강유전체층들이 배열되고 집적될 수 있다. 예컨대, 도 40a에 도시된 바와 같이, 절연기판(4001)상에 공통 하부전극층(4002), 강유전체층(4003), 절연층(4004)이 형성된다. 소정거리로 서로 이격된 복수의 상부전극들(4005)이 절연층(4004)상에 형성되어 있다. 즉, 복수의 강유전체 소자들이 복수의 상부전극들(4005)에 대응하여 배열되어 있다.
강유전체막 또는 절연막은 금속과 같은 도체보다 훨씬 낮은 전도도를 가지며 따라서 공통으로 사용될 수 있다. 이 경우, 가공 공정이 생략될 수 있기 때문에, 생산성이 증가될 수 있어, 산업적인 관점에서 큰 이점이 발생한다. 복수의 상부전극들(4005)에 대응하는 강유전체 소자들 사이의 거리가 예컨대 전도도를 고려하여 설정되는 경우, 안정적인 동작이 기대될 수 있다.
도 40b에 도시된 바와 같이, 공통 하부전극층(4002)이 절연기판(4001)상에 형성될 수 있고, 강유전체층(4013), 절연층(4014), 및 상부전극(4015)을 각각 포함하는 복수의 소자들이 하부전극층(4002)상에 배열될 수 있다. 예컨대, RIE, ICP 에칭 또는 ECR 에칭과 같은 방법을 사용하여 강유전체막이 형성되고 처리되는 경우, 개개의 강유전체층(4103)이 형성될 수 있다. 소자들이 이런 식으로 분리되는 경우, 소자들 사이의 거리가 더 단축될 수 있고, 집적도가 더 높아질 수 있다.
도 40c에 도시된 바와 같이, 각 소자의 강유전체층(4103)과 절연층(4014)의 측면은 절연측벽(4016)으로 덮여질 수 있다. 도 40d에 도시된 바와 같이, 소자에 공통인 절연층(4024)이 강유전체층(4103)의 측면을 덮도록 형성될 수 있다. 이 경우, 도 40b에 도시된 절연층(4014)이 절연층(4024)의 일부분에 의해 형성된다.
도 40e에 도시된 바와 같이, 복수의 강유전체층(4013)이 소자들에 대응하여 형성될 수 있고 공통의 절연층(4014)이 형성될 수 있으며, 절연층(4026)이 서로 이격되어 있는 복수의 강유전체층들(4013)의 측면 공간을 채우도록 형성될 수 있다. 소자들에 대응하여 별개로 형성되는 복수의 강유전체층들(4013) 사이 부분들이 절연체로 덮여지는 경우, 강유전체들 사이의 누설전류가 감소될 수 있고, 이들의 안정성도 증가될 수 있다.
도 13에 도시된 바와 같이, 도 31에 도시된 소자에서도, 복수의 소자들이 배열된다. 더 구체적으로, n개 소자들은 X 방향으로 배열되고 m개의 소자들은 Y 방향으로 배열된다. X 방향 버스들은 하부전극층에 접속되고, Y 방향 버스들은 상부전극에 접속된다. 선택신호 전환기능을 갖는 프로세서부가 각각의 X 방향 및 Y 방향 버스에 접속된다. 이 구조로, 각 소자에 무작위로 접속할 수 있는 메모리가 구현될 수 있다.
강유전체층(3104)의 저항값에서의 변화는 또한 전류에 의해 제어될 수 있다. 소정의 전압이 소정의 전류를 흐르게 하도록 강유전체층(3104)에 인가된다. 바로 그 후에, 소정의 전압(예컨대, -0.8V)이 상부전극(3106) 및 하부전극층(3013) 사이에 인가된다. 그런 후 전류값은 도 41에 도시된 바와 같이 변한다. 도 41의 세로좌표는 전류검출전압이 전극들 사이에 인가될 때 측정된 전류를 나타낸다.
예컨대, 1×10-9A 으로부터 1×10-6A 까지 전류가 전극들 사이에 인가된 후에, 전류값은 작아지고, 높은 저항상태가 얻어진다. 1×10-6A 이상의 전류가 전극들 사이에 공급된 후에, 흐르는 전류의 값은 커지게 되고(예컨대, 10㎂), 상태는 낮은 저항상태로 변하게 된다. 이로부터 명백한 바와 같이, 강유전체층(3104)의 저항도 또한 상기 강유전체에 흐르는 전류에 따라 변한다. 즉, 높은 저항상태와 낮은 저항상태를 나타내는 2개의 저항값이 있다. 따라서, 도 31에 도시된 소자는 전압 및 전류 모두에 의해 구동될 수 있다.
강유전체층(3104)에서의 저항변화는 또한 펄스 전압에 의해 제어될 수 있다. 예를 들어, 도 42에 도시된 바와 같이, 강유전체층(3104)이 초기 상태에서 높은 저항상태에 있는 도 31에 도시된 소자의 상부전극(3106)과 하부전극층(3103) 사이에 음의 펄스 전압(예컨대, -4V 및 10㎲)이 한번 인가된다. 그런 후, 상태는 낮은 저항상태로 변하게 된다. 그 후, 양의 펄스 전압(예컨대 +5V 및 10㎲)이 여러 회수(예컨대, 4번)로 전극들 사이에 인가되는 경우, 상태는 높은 저항상태로 변하게 된다.
상술한 펄스 전압 인가가 반복된다. 각 펄스 전압 인가후에 측정된 전류는 도 43에 도시된 바와 같이 변한다. 도 43에 도시된 바와 같이, 높은 저항상태가 초기상태에 설정된다. 음의 펄스 전압이 인가된 후에, 상태는 낮은 저항상태로 변하게 된다. 양의 펄스 전압이 이 상태에서 여러 회수로 인가되는 경우, 상태는 높은 저항상태로 변하게 된다. 양의 전압 펄스 또는 음의 전압 펄스가 인가되는 경우에 강유전체층(3104)의 저항값이 변한다. 따라서, 예컨대, 양의 전압 펄스 또는 음의 전압 펄스가 인가되는 경우, 메모리 동작이 실행될 수 있어 소자의 메모리 상태가 "온" 상태 에서 "오프" 상태로 또는 "오프" 상태에서 "온" 상태로 변하게 된다.
강유전체층(3104)의 저항상태를 변경시킬 수 있는 전압 펄스의 전압 및 시간은 상황에 따라 변할 수 있다. 예컨대, 10㎲의 폭을 갖는 +5V의 전압 펄스가 4회 인가되어 높은 저항상태가 설정되고, 그 후 1㎲의 폭을 갖는 -4V의 전압 펄스가 10회 인가되는 경우, 상태는 낮은 저항상태로 변할 수 있다. 1㎲의 폭을 갖는 +5V의 짧은 펄스가 이 상태에서 100회 인가되는 경우, 상태는 높은 저항상태로 변할 수 있다. 100㎲의 폭을 갖는 -3V의 낮은 전압 펄스가 이 상태에서 100회 인가되는 경우, 상태는 낮은 저항상태로 변할 수 있다.
전류를 제어하기 위해 도 31에 도시된 소자가 스위칭 소자로서 사용되는 경우를 설명한다. 도 44a에 도시된 소자에서, 상부전극(3106) 및 하부전극층(3103) 사이에 흐르는 전류는 도 44b에 도시된 바와 같이 강유전체층(3104)이 높은 저항상태에 있는 경우 오프상태로 또는 강유전체층(3104)이 낮은 저항상태에 있는 경우 온 상태로 설정된다. 예컨대, 도 45의 시퀀스(sequence)에 도시된 바와 같이, 음의 펄스와 양의 펄스가 상부전극(3106)과 하부전극층(3103) 사이에 번갈아 인가되는 경우, 상기 상부전극(3106)과 상기 하부전극층(3103) 사이에 흐르는 전류의 온 상태 및 오프 상태가 번갈아 전환될 수 있다.
이 실시예의 강유전체층(3104)을 사용하는 도 31에 도시된 소자에 따르면, DC 전압이 하부전극층(3103)과 상부전극(3106) 사이에 인가되는 경우 전류-전압 특성은 도 46에 도시된 바와 같이 양의 측 인가 전압을 변경시킴으로써 다른 낮은 저항상태로 변하게 된다. 이들은 각각의 상태에서 리드 전압에서의 전류값에 대응한다. 따라서, 3상태(3개의 값)를 갖는 메모리가 구현될 수 있다. 예컨대, 리드 전압 이 약 0.5V인 경우, 3원 메모리가 구현될 수 있다. 각 상태로 변하기 전에, -2V의 전압이 하부전극층(3103)에 인가되어 상기 상태를 높은 저항상태로 되돌린다(리셋).
도 31에 도시된 소자에서도, 약 +15V의 고전압이 인가되는 경우, 도 33에 도시된 전류-전압특성이 도 1에 도시된 소자에서와 같이 얻어진다. 도 31에 도시된 소자에서도, EO(전기적 초기화) 처리로, 상술한 특성이 얻어지고 메모리 소자가 구현될 수 있다.
상술한 EO 처리에서, 10V 이상의 전압이 소자에 인가된다. 이런 이유로, 복수의 소자들이 도 40에 도시된 바와 같이 반도체 소자들과 집적해서 형성되고 EO 처리되는 경우, 반도체 소자들은 파괴될 수 있다. 이 경우에서도, 반도체 소자들의 파괴를 억제하기 위해, EO 처리는 상술한 바와 같은 ECR 플라즈마를 사용하여 행해질 수 있다. 예컨대, 도 15에 도시된 소자의 하부전극층(4002)에 접속된 상호접속부의 일단이 플라즈마류의 외주부에 노출되고, 상부전극(4005)이 플라즈마류의 중심부에 노출되는 경우, EO 처리에 필요한 전압이 플라즈마류에서의 분산으로부터 발생된 전위차에 의해 2개 전극들 사이에 인가될 수 있다. 예컨대, 소자가 주로 Ar을 함유하는 플라즈마로 조사(照射)되는 경우, 1초 내지 수십 초의 짧은 시간에 EO 처리가 행해질 수 있다.
아래의 첨부도면을 참조로 본 발명의 또 다른 실시예를 설명한다. 도 47은 본 발명의 또 다른 실시예에 따른 쌍안정 저항값 취득장치의 구성예를 개략적으로 도시한 횡단면도이다. 강유전체 특성을 띠는 금속 산화물로 제조된 강유전체 층(4705)을 포함하는 강유전체 소자를 아래에 설명한다. 도 47에 도시된 소자는, 예컨대, 단결정 실리콘으로 제조된 기판(4701)상에, 절연층(4702), 하부전극층(4703), 절연층(4704), 강유전체층(4705), 및 상부전극(4706)을 구비한다. 기판(4701)은 반도체, 절연체, 및 금속과 같은 도전성 재료 중 어느 하나로 제조될 수 있다. 기판(4701)이 절연재료로 제조되는 경우, 절연층(4702)은 생략될 수 있다. 기판(4701)이 도전성 재료로 제조되는 경우, 절연층(4702)과 하부전극층(4703)이 생략될 수 있다. 이 경우, 도전성 재료로 제조되는 기판(4701)이 하부전극으로서 사용된다.
하부전극층(4703)과 상부전극(4706)은 백금(Pt), 루테늄(Ru), 금(Au) 및 은(Ag)과 같은 귀금속을 함유하는 전이금속으로 제조될 수 있다. 하부전극층(4703)과 상부전극(4706)은 질화 티타늄(TiN), 질화 하프늄(HfN), 루테늄산 스트론튬(SrRuO2), 산화아연(ZnO), 산화인듐주석(ITO) 또는 불화 란탄(LaF3)과 같은 전이금속의 질화물, 산화물, 또는 불화물 등의 화합물, 또는 이들을 적층함으로써 형성된 복합막으로 제조될 수 있다.
절연층(4704)은 이산화 실리콘, 실리콘 산질화물, 알루미나, 또는 리튬, 베릴륨, 마그네슘 또는 칼슘과 같은 경금속을 함유하는 LiNbO3와 같은 산화물, 또는 LiCaAlF6, LiSrAlF6, LiYF4, 또는 KMgF3와 같은 불화물로 제조될 수 있다. 대안으로, 절연층(4704)은 스칸튬, 티타늄, 스트론튬, 이트륨, 지르코늄, 하프늄, 탄탈륨, 또는 란탄 계열과 같은 전이금속의 산화물 또는 질화물, 상술한 원소들을 함유하는 (금속, 실리콘, 및 산소의 3원 화합물) 실리케이트, 이들 원소들을 함유하는 (금속, 알루미늄, 및 산소의 3원 화합물) 알루미네이트, 또는 상기 원소들 중 적어도 2개를 함유하는 산화물 또는 질화물로 제조될 수 있다.
강유전체층(4705)은 상술한 강유전체층(104) 및 강유전체층(3104)과 동일하다. 강유전체층(4705)은 적어도 2개의 금속을 함유하고 일반적으로 강유전체 특성을 띠는 금속 산화물과 같은 재료로 제조된다. 상술한 바와 같이, 박막두께 조건에 따라 어떠한 강유전체 특성도 띠지 않는 상태도 또한 포함된다.
도 47에 도시된 소자의 상세한 예를 설명한다. 예컨대, 하부전극층(4703)은 두께가 10㎚인 루테늄막이다. 절연층(4704)은 오산화 탄탈륨 및 이산화 실리콘으로 제조되고 두께가 약 5㎚인 다층막이다. 강유전체층(4705)은 두께가 40㎚인 Bi4Ti3O12이다. 상부전극(4706)은 금으로 제조된다. 상술한 바와 같이, 기판(4701)과 절연층(4702)의 구조는 상술한 구조에 국한되지 않으며, 전기적 특성에 어떠한 영향을 끼치지 않는다면 임의의 다른 재료도 또한 적절하게 선택될 수 있다.
상술한 절연층(4702), 하부전극층(4703), 절연층(4704), 강유전체층(4705), 및 상부전극(4706)을 형성하는 상세한 방법을 후술한다. 이들은 도 5에 도시된 ECR 스퍼터링을 사용하여 아르곤 가스, 산소 가스, 또는 질소 가스로 구성된 ECR 플라즈마에 금속 타겟 또는 소결체를 스퍼터링시킴으로서 형성될 수 있다.
도 47에 도시된 소자 제조방법의 예를 도 48을 참조로 설명한다. 도 48a에 도시된 바와 같이, 주평면상의 (100) 면 방위와 1 내지 2Ω㎝의 저항률을 갖는 p형 실리콘 기판(4701)이 제조된다. 기판(4701)의 표면은 황산 및 과산화수소의 혼합물용액, 순수한 물, 및 불화수소 용액에 의해 세정되고 건조된다.
상기 세정되고 건조된 기판(4701)상에 절연층(4702)이 형성된다. 절연층(4702)을 형성하는데 있어, 상술한 ECR 스퍼터링 장치가 사용된다. 기판(4701)이 처리챔버(501)내에 있는 기판 홀더(504)상에 고정된다. 순수한 실리콘(Si)이 타겟(505)으로서 사용된다. Si-O 분자에 의한 메탈모드에서 절연층(4702)이 플라즈마 가스로서 아르곤(Ar)과 산소 가스를 사용한 ECR 스퍼터링에 의해 그 표면을 덮을 정도의 두께로 기판(4701)상에 형성된다.
도 5에 도시된 ECR 스퍼터링에서, 플라즈마 생성챔버(502)는 10-5Pa 크기의 고진공상태로 진공이 된다. 예컨대, 희귀가스로서 Ar 가스가 불활성 가스 도입부(511)로부터 플라즈마 생성챔버(502)로 약 20sccm의 유량으로 도입되어 플라즈마 생성챔버(502)의 내부 압력이 예컨대 10-2 내지 10-3Pa 크기로 설정되게 한다. 예컨대, 28A의 코일 전류가 자기 코일(510)에 도입되어 전자 싸이클로트론 공명조건의 지기장을 플라즈마 생성챔버(502)에 제공한다. 플라즈마 생성챔버(502)에서의 자속밀도는 예컨대 약 87.5mT(테슬라)로 설정된다.
예컨대, 2.45GHz(예컨대, 500W)의 마이크로파가 마이크로파 발생부(미도시)로부터 도파관(508), 석영 윈도우(507), 및 진공 도파관(506)을 통해 플라즈마 생성챔버(502)로 도입된다. 마이크로파의 도입으로, Ar 플라즈마가 플라즈마 생성챔버(502)에서 생성된다. sccm은 유량단위로서 0℃, 1기압의 유체가 1분에 1㎤로 흐 르는 것을 나타내는 것에 유의하라.
상술한 방법에 의해 생성된 플라즈마는 자기 코일의 발산 자기장에 의해 플라즈마 생성챔버(502)에서 처리챔버(501)측로 방출된다. 또한, 고주파수 전력(예컨대, 500W)이 고주파수 전원장치(522)로부터 플라즈마 생성챔버(502)의 출구에 배치된 타겟(505)으로 도입된다. Ar 입자들이 타겟(505)에 대해 충돌하는 경우, 타겟(505)으로부터 Si 입자들을 튀겨내도록 스퍼터링 현상이 발생된다.
이 상태가 얻어진 후, 처리챔버(501)와 기판(4701) 사이에 셔터(미도시)가 개방된다. 타겟(505)으로부터 튀겨진 Si 입자들이 플라즈마 생성챔버로부터 방출된 플라즈마와 반응성 가스 도입부(512)로부터 도입되어 플라즈마에 의해 활성화된 산소 가스와 함께 기판(4701)의 표면에 도달하게 되고 활성화된 산소에 의해 산화되어 이산화 실리콘이 된다.
상기 처리로, 이산화 실리콘이 제조되고 두께가, 예컨대, 약 100㎚인 절연층(4702)이 기판(4701)에 형성될 수 있다(도 48a). 절연층이 소정의 두께로 형성되는 경우, 상술한 셔터는 튀겨진 재료들이 기판(4701)에 도달하지 않게 닫혀져, 성막을 중단시키게 한다. 그 후, 예컨대, 마이크로파 전력공급을 중단함으로써, 플라즈마 조사(照射)가 중단된다. 가스의 도입이 중단된다. 기판 온도가 소정값으로 감소되고 처리챔버(501)의 내부 압력이 대기압까지 증가하면, 성막된 기판(4701)이 처리챔버(501)로부터 꺼내어진다.
절연층(4702)은 전압이 후술되는 하부전극층(4703)과 상부전극(4706) 사이에 인가되는 경우에 전압이 기판(4701)으로 새어 소정의 전기적 특성에 영향을 끼치는 것을 방지하기 위해 절연을 보장한다. 예컨대, 열산화에 의한 실리콘 기판의 표면을 산화시킴으로써 형성된 산화 실리콘막이 절연층(4702)으로서 사용될 수 있다. 절연층(4702)은 절연성이 보장될 수 있다면 실리콘을 제외한 임의의 다른 절연재료로도 제조될 수 있다. 절연층의 두께는 항상 100㎚일 필요는 없으며 더 작거나 더 클 수 있다. ECR 스퍼터링에 의한 상술한 절연층(4702)의 형성에서, 기판(4701)은 가열되지 않는다. 그러나, 박막은 기판(4701)을 가열하는 동시에 형성될 수 있다.
절연층(4702)이 상술한 방식으로 형성된 후에, 기판(4701)은 장치로부터 대기로 꺼내어진다. 기판(4701)은 순수한 루테늄(Ru)이 타겟(505)으로서 사용되는 도 5에 도시된 장치와 동일한 ECR 스퍼터링 장치의 기판 홀더(504)에 고정된다. 플라즈마 가스로서 아르곤(Ar)과 크세논(Xe)을 사용한 ECR 스퍼터링이 그 표면을 덮을 정도의 두께로 절연층(4702)상에 Ru 막을 형성하도록 수행되며, 이에 의해 도 48b에 도시된 하부전극층(4703)을 형성하게 된다.
Ru 막의 형성을 상세히 설명한다. 도 5에 도시된 ECR 스퍼터링 장치에서, 기판(4701)은 예컨대 약 400℃로 가열된다. 다음으로, 희귀가스로서 Ar 가스가 불활성 가스 도입부(511)로부터 플라즈마 생성챔버(502)로 예컨대 7sccm의 유량으로 공급되고, Xe 가스는 예컨대 5sccm의 유량으로 공급되어 플라즈마 생성챔버(502)의 내부 압력이 예컨대 10-2 내지 10-3Pa 크기로 설정되게 한다. 예컨대, 26A의 코일 전류가 자기 코일(510)에 도입되어 전자 싸이클로트론 공명조건의 지기장을 플라즈마 생성챔버(502)에 제공한다.
예컨대, 2.45GHz(예컨대, 500W)의 마이크로파가 마이크로파 발생부(미도시)로부터 도파관(508), 석영 윈도우(507), 및 진공 도파관(506)을 통해 플라즈마 생성챔버(502)로 도입된다. 마이크로파의 도입으로, Ar 및 Xe 플라즈마가 플라즈마 생성챔버(502)에서 생성된다. 생성된 플라즈마는 플라즈마 생성챔버(502)로부터 자기 코일(510)의 발산 자기장에 의해 처리챔버(501)측으로 방출된다. 또한, 고주파수 전력(예컨대, 500W)이 고주파수 전원장치로부터 플라즈마 생성챔버(502)의 출구에 배치된 타겟(505)으로 도입된다. Ar 입자들이 타겟(505)에 대해 충돌하는 경우, 타겟(505)으로부터 Ru 입자들을 튀겨내도록 스퍼터링 현상이 발생된다. 타겟(505)으로부터 튀겨진 Ru 입자들은 기판(4701)의 절연층(4702) 표면에 도달하여 증착된다.
상기 처리로, 두께가 예컨대 약 10㎚인 하부전극층(4703)이 절연층(4702)에 형성될 수 있다(도 48b). 하부전극층(4703)은 상기 하부전극층(4703)과 후술되는 상부전극(4706) 사이에 전압이 인가되는 경우 강유전체층(4705)과 절연층(4704)에 전압인가를 가능하게 한다. 하부전극층(4703)은 전도성이 보장될 수 있는 경우 루테늄을 제외한 임의의 다른 재료로도 제조될 수 있다. 하부전극층(4703)의 두께는 항상 10㎚일 필요는 없으며 더 작거나 더 클 수 있다.
상술한 바와 같이, ECR 스퍼터링에 의한 Ru 막을 형성하는데 있어, 기판(4701)은 400℃로 가열된다. 그러나, 기판이 항상 가열될 필요는 없다. 그러나, 기판이 가열되지 않는 경우에는, 이산화 실리콘에 대한 루테늄의 밀착성이 낮아지게 되어, 박막이 박리될 수 있다. 박리를 방지하기 위해, 박막은 기판을 가열하면 서 동시에 형성되는 것이 바람직하다. Ru가 상술한 방식으로 소정의 두께로 증착된 후에, 최종처리는 예컨대 셔터를 닫고 마이크로파 전력의 공급을 중단시킴으로써 플라즈마 조사(照射)를 중단하여 성막을 중단시킴으로써 수행된다. 그런 후, 기판(4701)이 꺼내질 수 있다.
하부전극층(4703)이 상술한 방식으로 형성된 후에, 기판(4701)이 장치로부터 대기로 꺼내어진다. 기판(4701)은 순수한 탄탈륨(Ta)이 타겟(505)으로서 사용되는 도 5에 도시된 장치와 동일한 ECR 스퍼터링 장치의 기판 홀더(504)에 고정된다. 플라즈마 가스로서 아르곤(Ar)과 산소 가스를 사용한 ECR 스퍼터링에 의해 도 48c에 도시된 바와 같이 그 표면을 덮을 정도의 두께로 하부전극층(4703)상에 절연층(4702)이 형성된다. Ta-O 분자에 의한 메탈모드가 후술되는 바와 같이 절연층(4704)으로서 형성된다.
Ta-O 분자에 의한 메탈모드 박막의 형성을 상세히 설명한다. 탄탈륨으로 제조된 타겟(505)이 사용되는 도 5에 도시된 ECR 스퍼터링 장치에서, 희귀가스로서 Ar 가스가 불활성 가스 도입부(511)로부터 플라즈마 생성챔버(502)로 예컨대 25sccm의 유량으로 공급되어 플라즈마 생성챔버(502)의 내부 압력이 예컨대 10-2 내지 10-3Pa 크기로 설정되게 한다. 예컨대, 27A의 코일 전류가 자기 코일(510)에 도입되어 전자 싸이클로트론 공명조건의 지기장을 플라즈마 생성챔버(502)에 제공한다.
예컨대, 2.45GHz(예컨대, 500W)의 마이크로파가 마이크로파 발생부(미도시) 로부터 도파관(508), 석영 윈도우(507), 및 진공 도파관(506)을 통해 플라즈마 생성챔버(502)로 도입된다. 마이크로파의 도입으로, Ar 플라즈마가 플라즈마 생성챔버(502)에서 생성된다. 생성된 플라즈마는 플라즈마 생성챔버(502)로부터 자기 코일(510)의 발산 자기장에 의해 처리챔버(501)측으로 방출된다. 또한, 고주파수 전력(예컨대, 500W)이 고주파수 전극 공급부로부터 플라즈마 생성챔버(502)의 출구에 배치된 타겟(505)으로 공급된다. Ar 입자들이 타겟(505)에 대해 충돌하는 경우, 타겟(505)으로부터 Ta 입자들을 튀겨내도록 스퍼터링 현상이 발생된다.
타겟(505)으로부터 튀겨진 Ta 입자들은 플라즈마 생성챔버(502)로부터 방출된 플라즈마와 반응성 가스 도입부(512)로부터 도입되어 상기 플라즈마에 의해 활성화된 산소 가스와 함께 기판(4701)의 하부전극층(4703) 표면에 도달하게 되고 활성화된 산소에 의해 산화되어 오산화 탄탈륨이 된다.
상기 처리로, 하부전극층(4703)상에 오산화 탄탈륨막이 형성된다. 연이어, 도 48a를 참조로 설명된 이산화 실리콘 증착과 같이, 순수한 실리콘으로 제조된 타겟(505)을 사용한 ECR 스퍼터링에 의해 오산화 탄탈륨막에 이산화 실리콘막이 형성된다. 상술한 오산화 탄탈륨막과 이산화 실리콘막의 형성은 상기 오산화 탄탈륨막과 상기 이산화 실리콘막을 포함하는 다층막을 예컨대 약 5㎚로 형성하도록 반복되어, 이에 의해 절연층(4704)을 얻게 된다(도 48d).
오산화 탄탈륨막과 이산화 실리콘막을 포함하는 절연층(4704)이 강유전체층(4705)에 전압인가시 강유전체막에 인가되는 전압을 제어하는데 사용될 수 있다. 절연층(4704)은 강유전체층(4705)에 인가된 전압을 제어할 수 있다면 오산화 탄탈 륨막과 이산화 실리콘막의 다층구조를 제외한 임의의 다른 구조를 가질 수 있다. 절연층(4704)은 단일층일 수 있다. 두께도 또한 5㎚에 제한되지 않는다. 상술한 ECR 스프터링에서, 기판(4701)은 가열되지 않으나 가열될 수도 있다.
절연층(4704)이 상술한 방식으로 형성된 후에, 기판(4701)은 장치로부터 대기로 꺼내어진다. 기판(4701)이 4:3의 Bi-Ti비를 갖는 소결체(Bi-Ti-O)가 타겟(505)으로서 사용되는 도 5에 도시된 바와 동일한 ECR 스퍼터링 장치의 기판 홀더(504)상에 고정된다. 플라즈마 가스로서 아르곤(Ar)과 산소 가스를 사용한 ECR 스퍼터링이 도 48d에 도시된 바와 같이 그 표면을 덮을 정도의 두께로 절연층(4704)상에 강유전체층(4705)을 형성하도록 수행된다.
강유전체층(4705)의 형성을 상세히 설명한다. Bi-Ti-O로 제조된 타겟(505)이사용되는 도 5에 도시된 ECR 스퍼터링 장치에서, 기판(4701)은 300℃ 내지 700℃로 가열된다. 다음으로, 희귀가스로서 Ar 가스가 불활성 가스 도입부(511)로부터 플라즈마 생성챔버(502)로 예컨대 20sccm의 유량으로 공급되어 내부 압력이 예컨대 10-2 내지 10-3Pa 크기로 설정되게 한다. 예컨대, 27A의 코일 전류가 자기 코일(510)에 도입되어 전자 싸이클로트론 공명조건의 지기장을 플라즈마 생성챔버(502)에 제공한다.
예컨대, 2.45GHz(예컨대, 500W)의 마이크로파가 마이크로파 발생부(미도시)로부터 도파관(508), 석영 윈도우(507), 및 진공 도파관(506)을 통해 플라즈마 생성챔버(502)로 도입된다. 마이크로파의 도입으로, 플라즈마가 플라즈마 생성챔 버(502)에서 생성된다. 생성된 플라즈마는 플라즈마 생성챔버(502)로부터 자기 코일(510)의 발산 자기장에 의해 처리챔버(501)측으로 방출된다. 또한, 고주파수 전력(예컨대, 500W)이 고주파수 전극 공급부로부터 플라즈마 생성챔버(502)의 출구에 배치된 타겟(505)으로 공급된다. Ar 입자들이 타겟(505)에 대해 충돌하는 경우, 타겟(505)으로부터 Bi 입자들과 Ti 입자들을 튀겨내도록 스퍼터링 현상이 발생된다.
타겟(505)으로부터 튀겨진 Bi 입자들과 Ti 입자들은 플라즈마 생성챔버(502)로부터 방출된 플라즈마와 반응성 가스 도입부(512)로부터 도입되어 플라즈마에 의해 활성화된 산소 가스와 함께 절연층(4704)의 표면에 도달하게 되고 활성화된 산소에 의해 산화된다. 산소(O2) 가스는 예컨대 약 1sccm의 유량으로 도입부(matching unit)(521)로부터 도입될 수 있다. 타겟(505)이 소결체이고 산소를 함유하더라도, 산소를 공급함으로써 박막에서 산소부족이 방지될 수 있다.
ECR 스퍼터링에 의한 상술한 성막으로, 예컨대, 약 40㎚의 두께를 갖는 강유전체층(4705)이 형성될 수 있다(도 48d). 그 후, 기판을 꺼낼 수 있게 상술한 바와 같이 동일한 최종처리가 수행된다. 박막품질은 불활성 가스와 반응성 가스의 ECR 플라즈마로 형성된 강유전체층(4705)을 조사(照射)함으로써 향상될 수 있다. 반응성 가스로서, 산소 가스가 아니라 질소 가스, 불소 가스 또는 수소 가스가 사용될 수 있다. 박막품질향상은 또한 절연층(4702) 또는 절연층(4704)의 형성에도 적용될 수 있다.
금(Au)으로 제조되고 소정의 면적을 갖는 상부전극(4706)이 도 48e에 도시된 바와 같이 강유전체층(4705)상에 형성되는 경우, 강유전체로부터 형성된 층을 사용하는 소자가 얻어질 수 있다. 상부전극(4706)은 공지된 리프트 오프 방법과 저항가열 진공증착에 의한 금증착에 의해 형성될 수 있다. 상부전극(4706)은 Ru, Pt, 또는 TiN과 같은 또 다른 금속재료 또는 도전성 재료로 제조될 수 있다. Pt가 사용되는 경우, 밀착성이 나빠지고, 박막은 박리될 수 있다. 따라서, 상부전극(4706)은 가열에 의한 성막을 수행하거나 거의 박리되지 않는 Ti-Pt-Au와 같은 구조를 사용하여 그 기판상에 포토리소그라피 또는 리프트 오프와 같은 패터닝 공정을 실행함으로써 소정의 면적을 갖는 전극으로 형성되어야 한다.
이 실시예에 따라, 절연층(4704)이 형성되고, 이 상태에서, 강유전체층(4705)이 상기 절연층 상에 형성된다. 그 결과, 상술한 ECR 스퍼터링에 의한 강유정체층(4705)을 형성하는데 있어, 하층 금속막의 표면 또는 강유전체막의 표면의 모폴로지를 열화시킴이 없이 강유전체막이 형성될 수 있다. 예컨대, 하층이 쉽게 산화되는 금속재료로 제조되는 경우, 하층의 표면은 강유전체층(4705)의 상술한 형성에서 부분적으로 산화되어, 모폴로지에서 열화가 발생한다. 그러나, 이 실시예에 따르면, 강유전체층(4705)은 하층의 양호한 표면 모폴로지를 유지하면서 형성될 수 있다. 따라서, 더 높은 품질을 갖는 강유전체층(4705)을 얻을 수 있다.
다음으로 도 47에 도시된 소자의 특성을 설명한다. 하부전극층(4703)과 상부전극(4706) 사이에 전압을 인가함으로써 특성을 조사하였다. 전원장치로부터의 전압을 하부전극층(4703)과 상부전극(4706) 사이에 인가하고, 상기 전압이 인가되었을 때 흐르는 전류를 전류계로 측정하여, 도 49에 도시된 결과를 얻었다. 도 49에 서, 세로좌표는 전류값을 면적으로 나누어 얻은 전류밀도를 나타낸다. 도 49 및 본 발명의 메모리 동작원리를 하기에 설명한다. 본 명세서에 설명된 전압값과 전류값은 단지 실제 소자에서 측정한 예이다. 따라서, 현상은 아래의 수치들에 제한되지 않는다. 다른 수치들도 또한 소자 및 다른 조건에서 실제로 사용된 각 박막의 재료 및 두께에 따라 측정될 수 있다.
양의 전압이 상부전극(4706)에 인가되는 경우에, 흐르는 전류는 도 49에서 (1)로 표시된 바와 같이 0 내지 1.0V의 범위에서 매우 작다. 그러나, (2)로 표시된 바와 같이, 전압이 1.1V를 초과하는 경우, 양의 전류가 급격히 흐르게 된다. 실제로, 0.1A/㎠ 이상의 전류가 또한 흐른다. 그러나, 더 큰 전류의 흐름은 측정장치를 보호하기 위해 억제되므로, 전류는 측정되지 않는다. (1)로 표시된 0 내지 1.0V의 범위에서, (2)로 표시된 바와 같이, 큰 전류의 흐름을 억제시킴으로써 높은 저항상태가 보유(유지)된다.
양의 전압이 상부전극(4706)에 또한 인가되는 경우, (3)으로 표시된 바와 같이 0.1A/㎠ 이상의 양의 전류를 흐르게하는 궤적이 약 0.8V에서 얻어진다. 양의 전압이 상부전극(4706)에 더 인가되는 경우, (3)으로 표시된 바와 같이 0.1A/㎠ 이상의 전류가 약 0.8V에서 흐른다.
음의 전압이 상부전극(3106)에 인가되는 경우, (4)로 표시된 바와 같이 음의 전류는 약 -0.2V까지 흐른다. 전류는 최대 -1.5×10-2A/㎠ 로 증가한다. 전압의 절대값이 감소하는 경우, 전류는 (4)로 표시된 궤적을 따른다.
음의 전압이 -0.2V까지 인가되는 경우, 전류는 (4)로 표시된 궤적을 따른다. 그 후, (5)로 표시된 바와 같이, 흐르는 전류의 값이 감소하고, 어떠한 음의 전류도 흐르지 않게 된다. 음의 전압이 상부전극(4706)에 더 인가되는 경우, (6)으로 표시된 바와 같이, 거의 전류를 흐르게 하지 않는 궤적이 얻어진다. 전압의 절대값이 감소되더라도, (6)으로 표시된 바와 같이, 전류는 거의 흐르지 않는다. 양의 전압이 상부전극(4706)에 인가되는 경우, (1)로 표시된 바와 같이, 전류는 약 0 내지 1.0V까지 거의 흐르지 않는다.
따라서, (2)에서와 같이 어떤 갑작스러운 전류흐름을 방지하기 위해 1.1V 이상의 전압이 상부전극(4706)에 인가되지 않는 한 (1)에서와 같이 어떠한 전류도 흐르지 않는 높은 저항상태가 유지된다. 상태(1)을 "양의 높은 저항모드"라고 한다.
예컨대, (2)로 표시된 바와 같이, 1.1V 이상의 전압이 인가되어 전류를 급격하게 흐르게 하는 경우, (3)로 표시된 바와 같이, 전류가 쉽게 흐르는 낮은 저항상태가 얻어진다. 이 상태는 또한 양의 전압이 상부전극(4706)에 인가되는 동안 유지된다. 상태(3)을 "양의 낮은 저항모드"라고 한다.
그러나, 음의 전압이 상부전극(4706)에 인가되는 경우, (4)로 표시된 바와 같이, 적은 전류가 0 내지 -0.2V의 음의 전압 범위에서 초기단계에 흐르는 낮은 저항상태가 얻어진다. 이 상태는 또한 0 내지 -0.2V 범위의 음의 전압이 인가되는 동안 유지된다. 상태(4)를 "음의 낮은 저항모드"라고 한다.
-0.2V 이상의 음의 전압이 인가되는 경우, 어떠한 전류도 흐르지 않게되며, (5)로 표시된 바와 같이, 상태는 높은 저항상태로 변하게 된다. 이 상태에서, (6) 으로 표시되는 바와 같이, 0 내지 -1.0V 범위의 음의 전압이 인가되는 동안 전류값은 높은 저항을 갖는 상태가 유지된다. 상태(6)을 "음의 높은 저항모드"라고 한다.
상술한 바와 같이, 도 47에 도시된 강유전체층을 사용하는 소자는 명백히 4개의 안정적인 모드, 즉, "양의 높은 저항모드", "양의 낮은 저항모드", "음의 높은 저항모드", 및 "음의 낮은 저항모드"를 갖는다. 더 구체적으로, "양의 높은 저항모드" 및 "음의 높은 저항모드"는 동일한 높은 저항상태를 나타내는 "높은 저항모드"이다. "양의 낮은 저항모드" 및 "음의 낮은 저항모드"는 동일한 낮은 저항상태를 나타내는 "낮은 저항모드"이다. 즉, 2개의 모드들이 있게 된다. "높은 저항모드"의 상태에서, "높은 저항모드"는 -1.5V 내지 +1.0V의 전압범위에서 유지된다. +1.0V 이상의 전압이 "낮은 저항모드"로 상태를 변하게 인가되는 경우, "낮은 저항모드"는 -0.2V 내지 +0.8V의 전압범위에서 유지된다. 2개 상태들, 즉, "높은 저항모드" 및 "낮은 저항모드" 사이의 전환이 발생된다. 이는 또한 음의 저항모드, 즉, "음의 높은 저항모드" 및 "음의 낮은 저항모드"에도 적용된다.
0.5V의 전압이 인가되는 경우 각각의 "양의 모드"에서의 실제 전류값에 대해, "양의 높은 저항모드"에서의 전류값은 1.0×10-5A/㎠이고, "양의 낮은 저항모드"에서의 전류값은 5×10-2A/㎠이다. 상기 비는 5,000배 정도 높다. 이는 각 모드 판별을 용이하게 한다. 본 발명자는 인가된 전압의 방향 및 크기에 따라 강유전체막의 저항값이 극적으로 변할 때 상술한 현상이 발생되는 것으로 추정한다.
절연층(4704)이 강유전체층(4705)과 상부전극(4706) 사이에 형성되므로, 캐 리어들이 절연층(4704)의 밴드구조에 의해 제어될 수 있다. 더 구체적으로, 예컨대, 오산화 탄탈륨은 약 4.5eV의 밴드갭을 갖는다. 페르미 레벨(Fermi level)로부터의 에너지 차는 전도대에서 약 1.2eV이고 가전자대에서는 약 2.3eV이다. 즉, 장벽이 가전자대측에서 더 크다. 따라서, 장벽효과는 가전자대에 있는 홀들에 대해서는 크나 전도대에 있는 전자들에 대해서는 작다. 더 상세한 정보를 위해, 윌크 등(Wilk et al.)의 논문 "J.Appl.Phys.", No, 87, p.484(2000)을 참조하라.
상술한 특성으로부터, 예컨대, 오산화 탄탈륨막이 전극과 강유전체층 사이의 절연층으로서 사용되는 경우, 전자들은 쉽게 흐르지만 홀들은 흐르기가 어려운 현상이 기대될 수 있다. 실제로, 도 49에 도시된 바와 같이, 흐르는 전류의 값이 양의 전압이 상부전극(4706)에 인가되는 경우와 음의 전압이 인가되는 경우 사이에서 크게 변한다. 메모리를 판별하는데 있어, 이는 신호 대 잡음비(S/N비)를 증가시키고 데이터 판별을 용이하게 하는데 큰 효과를 갖는다. 이는 절연층(4704)을 사용한 효과이다.
도 49에 도시된 상술한 "낮은 저항모드"와 "높은 저항모드"가 메모리 동작으로 적용되는 경우, 도 47에 도시된 소자는 비휘발성 비파괴 메모리로서 사용될 수 있음을 발견하였다. 더 구체적으로, 소자의 초기화 및 데이터의 삭제, 즉, 도 49에서 (4) 또는 (5)로 표시된 바와 같이 상부전극(4706)에 음의 전압을 인가함으로써 "낮은 저항모드"에서 "높은 저항모드"로 모드를 변경시킴으로써, 데이터 "오프" 쓰기가 행해진다.
도 49에서 (2)로 표시된 바와 같이 상부전극(4706)에 1.1V 이상의 양의 전압 을 인가하여 전류를 급격하게 흐르게 함으로써 데이터 "온" 쓰기가 행해진다. 이 동작으로, 모드는 "높은 저항모드"에서 "낮은 저항모드"로 변하고, 데이터 "온"이 쓰여진다. 상술한 바와 같이, 전압이 "높은 저항모드" 또는 "낮은 저항모드"를 설정하기 위해 상부전극(3106)에 인가되는 경우, "오프" 또는 "온" 데이터(상태)가 쓰여질 수 있다.
상술한 방식으로 쓰여진 데이터의 읽기는 0V 내지 1.0V의 적절한 전압이 상부전극(4706)에 인가되는 경우 전류값을 읽음으로써 쉽게 행해질 수 있다. 예를 들어, 도 47에 도시된 소자의 모드상태가 "오프", 즉, "높은 저항모드"인 경우, 0V 내지 1.0V의 적절한 전압이 인가될 때, 도 49에서 (1)로 표시된 바와 같이, 전류가 거의 흐르지 않는 것에서 판단될 수 있다.
도 47에 도시된 소자의 모드상태가 "온", 즉, "낮은 저항모드"인 경우, 0V 내지 0.8V의 적절한 전압이 인가될 때, 도 49에서 (2)로 표시된 바와 같이, 전류가 급격히 흐르는 것에서 판단될 수 있다. "양의 높은 저항모드"와 "양의 낮은 저항모드", 즉, "오프" 및 "온" 사이의 전류값에서의 차가 5,000배 이상이므로, "오프" 및 "온"이 쉽게 판단될 수 있다. 심지어 양의 전압범위에서도, "오프" 및 "온"이 0 내지 -0.2V의 전압범위에서 판단될 수 있다.
상술한 메모리의 리드동작은 단지 도 47에 도시된 소자가 "높은 저항모드" 또는 "낮은 저항모드"에 있는지 여부를 검사함으로써 용이하게 행해질 수 있다. 다르게 말하면, 도 47에 도시된 소자가 2개의 모드를 유지할 수 있으면서 동시에 데이터 유지된다. 심지어 양의 전압이 모드를 검사하기 위해 전극에 인가되는 경우에 도, 유지된 모드는 변경되지 않고 데이터는 파괴되지 않는다. 따라서, 도 47에 도시된 강유전체 소자에 따르면, 비파괴 읽기가 가능해진다. 도 47에 도시된 소자는 강유전체층(4705)의 저항값이 하부전극층(4703)과 상부전극(4706) 사이에 인가된 전압에 따라 변하므로 비휘발성 메모리 소자로서 기능을 한다. 이 소자는 또한 전류를 제어하기 위해 스위칭 소자로서 사용될 수 있다.
"음의 낮은 저항모드"를 설정하기 위한 쓰기에서, 도 47에 도시된 소자를 동작시키기 위해 전압이 최대가 된다. 그러나, 도 49에 도시된 바와 같이, 전압은 약 1.1V이며, 소비전력도 매우 낮다. 저소비전력은 장치에 매우 이점적이다. 메모리를 사용하는 장치, 예컨대, 이동통신장치, 디지털 일반용 장치, 디지털 이미지 감지장치, 노트북, 개인용 컴퓨터, 및 개인 휴대 정보 단말기(PDA) 뿐만 아니라 모든 컴퓨터, 개인용 컴퓨터, 워크스테이션, 사무용 컴퓨터, 메인프레임(mainframes), 통신유니트, 및 복합기가 소비전력을 줄일 수 있다. 도 47에 도시된 소자를 사용하는 메모리도 또한 상술한 소자와 같이 10년의 보유주기를 갖는다.
본 발명의 상술한 예에서, 실리콘 기판상에 있는 절연층, 상기 절연층상의 하부전극층, 및 상기 하부전극층상의 강유전체층 각각이 ECR 스퍼터링에 의해 형성된다. 그러나, 각 층을 형성하는 방법은 ECR 스퍼터링에 국한되지 않는다. 예컨대, 실리콘 기판상에 형성되는 절연층은 열산화 또는 CVD(화학기상증착) 또는 종래의 스퍼터링 방법에 의해 형성될 수 있다.
하부전극층은 EB 증착, CVD, MBE, 또는 IBD와 같은 임의의 다른 성막방법에 의해 형성될 수 있다. 하부전극층상의 절연층은 ALD, MOCVD, 또는 종래 스프터링에 의해 형성될 수 있다. 강유전체층은 또한 상술한 MOD, 종래의 스퍼터링 방법, PLD 또는 MOCVD에 의해서도 형성될 수 있다. 그러나, ECR 스퍼터링이 사용되는 경우, 평평하고 우수한 절연막, 금속막, 및 강유전체막을 쉽게 얻을 수 있다.
상술한 실시예에서, 각 층이 형성된 후에, 기판은 일시적으로 대기로 꺼내어진다. 그러나, 각 층들을 형성하기 위해 ECR 스퍼터링을 구현하는 처리챔버를 진공반송챔버를 통해 연결시키는 장치를 사용함으로써 상기 구조를 대기로 꺼내지 않고도 연이은 처리에 의해 층들이 형성될 수 있다. 이 장치로, 피처리 기판은 진공으로 반송되고 따라서 수분 부착과 같은 장애에 의한 영향이 방지된다. 따라서, 박막품질과 경계면 특성이 향상될 수 있다.
특허참조문헌 7에 도시된 바와 같이, 각 층이 형성된 후에, 형성된 층의 표면은 특성을 향상시키기 위해 ECR 플라즈마로 조사(照射)될 수 있다. 각 층이 형성된 후에, 형성된 층은 각 층의 특성을 크게 향상시키기 위해 수소 분위기와 같은 적절한 가스 분위기에서 어닐링(열처리)될 수 있다.
소자들을 배열하고 복수의 데이터를 동시에 메모리에 저장하는 것을 "집적"이라고 한다. 소자를 집적시키는 정도를 집적도라 한다. 도 47에 도시된 구조는 매우 단순하고 종래의 메모리 셀에 비하면 집적도를 크게 향상시킬 수 있다. 게이트, 소스 및 드레인 영역을 확보해야만 하는 MOSFETs에 기초한 DRMAs, SRAMs 또는 플래시 메모리에 대해, 집적 한계가 최근에 지적되었다. 그러나, 도 47에 도시된 소자는 간단한 구조를 사용하고 따라서 현재의 집적 한계에 의해 영향받지 않고 집적도를 증가시킬 수 있다.
상술한 실시예에서, DC 전압이 인가된다. 그러나, 적절한 전압 폭과 크기를 갖는 펄스 전압이 인가되더라도, 상술한 바와 같은 동일한 효과가 얻어질 수 있다. 본 발명의 기본 개념은 도 47에 도시된 바와 같이 절연층과 접촉하는 강유전체층을 배열하고 2개의 전극들에 의해 이들 층들을 끼우는 것이다. 이 구조로, 소정의 전압(DC 또는 펄스)이 2개의 전극들 사이에 인가되어 강유전체층의 저항값을 변경시키고 안정적인 높은 저항모드와 낮은 저항모드를 전환시키는 경우, 결과적으로 메모리 기능이 구현될 수 있다.
예컨대, 도 50a에 도시된 바와 같이, 절연기판(4701a)이 사용될 수 있고 적층된 하부전극층들(4703a 및 4703b)이 사용될 수 있다. 도 50b에 도시된 바와 같이, 절연기판(4701a)이 사용될 수 있고, 접촉전극(4703c)이 하부전극층(4703)상에 형성될 수 있다. 도 50c에 도시된 바와 같이, 절연기판(4701a)이 사용될 수 있고, 적층된 상부전극들(4706a 및 4706b)이 사용될 수 있다. 도 50d에 도시된 바와 같이, 적층된 하부전극층들(4703a 및 4703b)과 적층된 상부전극들(4706a 및 4706b)이 사용될 수 있다.
도 51에 도시된 바와 같이, 유리 또는 석영으로 제조된 절연기판(5101)이 사용될 수 있다. 이 경우, 도 52에 도시된 바와 같이, 관통구멍이 기판(5101)에 형성되어 플러그를 형성할 수 있고, 전기접촉이 기판(5101)의 하부면(하부전극층(4703)이 형성되는 면에 마주보는 면)에 형성될 수 있다. 이 구조로, 본 발명은 예컨대 처리를 용이하게 하기 위해 유리 기판에 적용될 수 있다. 632.8㎚의 파장에서 측정된 약 2.6의 굴절률을 갖는 강유전체층(4705)은 광학적으로 투명하므로, 도 51에 도시된 구조가 디스플레이에 적용될 수 있다. 강유전체층(4705)은 간섭색이 발생되는 10 내지 200㎚의 범위의 두께로 형성되는 경우, 착색된 상태의 시상효과(visual effect)가 얻어질 수 있다.
도 53a에 도시된 바와 같이, 예컨대, 금속으로 제조된 도전성 기판(5201)이 사용될 수 있다. 도 53b에 도시된 바와 같이, 기판(5201)에 접촉한 하부전극층(5202)이 형성될 수 있고, 절연층(5203), 강유전체층(5204), 및 상부전극(5305)이 상기 하부전극층상에 형성될 수 있다. 도 53b에 도시된 구조에서, 소정의 전기신호가 기판(5201)과 상부전극(5205) 사이에 인가될 수 있다.
도 53c에 도시된 바와 같이, 절연층(5302), 강유전체층(5303) 및 상부전극(5304)이 금속판(5301)상에 형성될 수 있다. 이 구조에서, 금속판(5301)은 하부전극층으로 사용될 수 있다. 구성원소들이 높은 열전도도를 갖는 금속판(5301)상에 형성되는 도 53c에 도시된 구조로, 더 큰 냉각효과를 얻을 수 있고, 안정적인 소자동작이 기대될 수 있다.
강유전체층이 두꺼워지면, 전류가 흐르기 더 어렵고, 저항이 증가한다. 저항값에서의 변화를 이용함으로써 메모리가 구현되는 경우, 각각의 온 상태 및 오프 상태에서의 저항값이 중요해 진다. 예컨대, 강유전체층이 두꺼워지는 경우, 온 상태에서의 저항값이 증가된다. 높은 S/N비를 확보하기가 어려우므로, 메모리의 상태를 판단하기가 어렵다. 한편, 강유전체층이 얇게 되어 누설전류가 지배적인 경우, 메모리 정보가 거의 유지될 수 없고, 오프 상태에서의 저항값이 증가한다. 따라서 높은 S/N비를 확보하기가 어렵다.
따라서, 강유전체층은 바람직하게는 최적의 두께를 갖는다. 예컨대, 누설전류의 문제를 고려하는 경우, 강유전체층은 적어도 10㎚의 두께를 가질 수 있다. 온 상태에서의 저항값을 고려하는 경우, 강유전체층은 200㎚ 미만인 것이 바람직하다. 본 발명자에 의해 행해진 실험에서, 강유전체층의 두께가 30 내지 100㎚인 경우에 메모리 동작이 확인되었다. 강유전체층의 두께가 50㎚인 경우에 가장 만족스러운 상태를 얻었다.
심지어 하부전극층상의 절연층에도 더 바람직한 두께가 있다. Al 타겟, Si 타겟, 및 Ta 타겟을 사용하는 ECR 스퍼터링에 의해 실리콘 기판상에 Al2O3막, SiO2막 및 Ta2O3막이 형성되는 예를 사용하여 두께를 설명한다. 각각의 막은 소정의 두께로 형성되어 있다. Al으로 제조된 상부전극이 각 박막에 형성된다. 실리콘 기판과 상부전극 사이에 전압을 인가함으로써 전류-전압특성을 측정하였다. -1V에서 각 박막에 관찰된 전류밀도를 관찰하였다. 전류밀도의 결과는 도 39에서와 동일하다.
도 39에 도시된 바와 같이, 전류밀도는 절연층의 재료에 따라 변한다. 두께가 더 작아질 수록, 누설전류가 더 많이 흘러 전류밀도를 증가시킨다. 한편, 두께가 증가하는 경우, 전류밀도는 감소된다. 이는 두께가 너무 작은 경우, 절연층의 특성을 얻을 수 없음을 나타낸다. 두께가 너무 크면, 강유전체막에 인가되는 전압이 작아져서 높은 S/N비를 확보하기가 어렵고 메모리 상태를 판단하기 어렵다. 따라서, 절연층은 강유전체층과 결합하여 최적의 두께를 갖는 것이 바람직하다.
예컨대, 누설전류의 문제가 고려되고 Al2O3막 및 SiO2막이 사용되는 경우, 두 께는 약 1 내지 3㎚인 것이 바람직하다. Ta2O3막은 두께가 적어도 3㎚일 수 있다. 저항값의 크기 문제가 고려되는 경우, 절연층은 두께가 20㎚ 이상인 것이 바람직하다. 본 발명자에 의해 행해진 실험에서, SiO2 및 Ta2O3로 제조된 절연층이 3 내지 5㎚의 두께를 가지는 경우에 상술한 메모리 동작이 확인되었다.
상기 설명에서, 한 강유전체층을 예로 들었다. 그러나, 후술되는 바와 같이, 복수의 강유전체층들이 배열되고 집적될 수 있다. 예컨대, 도 54a에 도시된 바와 같이, 공통 하부전극층(5402), 절연층(5403), 및 강유전체층(5404)이 절연기판(5401)상에 형성된다. 소정거리로 서로 이격된 복수의 상부전극들(5405)이 강유전체층(5404)상에 형성된다. 즉, 복수의 강유전체 소자들이 복수의 상부전극들(5405)에 대응하여 배열된다.
강유전체막 또는 절연막은 금속과 같은 도체보다 훨씬 낮은 전도도를 가지며 따라서 공통으로 사용될 수 있다. 이 경우, 가공 공정이 생략될 수 있기 때문에, 생산성이 증가될 수 있어, 산업적인 관점에서 큰 이점이 발생한다. 복수의 상부전극들(5405)에 대응하는 강유전체 소자들 사이의 거리가 예컨대 전도도를 고려하여 설정되는 경우, 안정적인 동작이 기대될 수 있다.
도 54b에 도시된 바와 같이, 공통 하부전극층(5402)이 절연기판(5401)상에 형성될 수 있고, 절연층(5413), 강유전체층(5414), 및 상부전극(5415)을 각각 포함하는 복수의 소자들이 하부전극층(5402)상에 배열될 수 있다. 예컨대, RIE, ICP 에칭 또는 ECR 에칭과 같은 방법을 사용하여 강유전체막이 형성되고 처리되는 경우, 개개의 강유전체층(5414)이 형성될 수 있다. 소자들이 이런 식으로 분리되는 경우, 소자들 사이의 거리가 더 단축될 수 있고, 집적도가 더 높아질 수 있다.
도 54c에 도시된 바와 같이, 공통 하부전극층(5402)과 절연층(5403)이 절연기판(5401)상에 형성될 수 있고, 강유전체층(5414) 및 상부전극(5415)을 각각 포함하는 복수의 소자들이 절연층(5403)상에 배열될 수 있다. 도 54d에 도시된 바와 같이, 각 소자의 절연층(5413)과 강유전체층(4514)의 측면은 절연측벽(5416)으로 덮여질 수 있다. 도 54e에 도시된 바와 같이, 공통 하부전극층(5402)과 절연층(5403)이 절연기판(5401)상에 형성될 수 있고, 강유전체층(5414) 및 상부전극(5415)을 각각 포함하는 복수의 소자들이 절연층(5403)상에 배열될 수 있으며, 각 소자의 강유전체층(5414)의 측면은 절연측벽(5417)으로 덮여질 수 있다.
도 55에 도시된 바와 같이, 공통 하부전극층(5402)이 절연기판(5401)상에 형성될 수 있고, 절연층(5413), 강유전체층(5414), 및 상부전극(5415)을 각각 포함하는 복수의 소자들이 하부전극층(5402)상에 배열될 수 있으며, 절연층(5426)이 서로 이격되어 있는 복수의 강유전체층들(5414)의 측면 공간을 채우도록 형성될 수 있다. 소자들에 대응하여 별개로 형성되는 복수의 강유전체층들(4013) 사이 부분들이 절연체로 덮여지는 경우, 강유전체들 사이의 누설전류가 감소될 수 있고, 이들의 안정성도 증가될 수 있다.
도 13에 도시된 바와 같이, 본 발명의 실시예에 따른 복수의 소자들이 배열된다. 더 구체적으로, n개 소자들은 X 방향으로 배열되고 m개의 소자들은 Y 방향으로 배열된다. X 방향 버스들은 하부전극층에 접속되고, Y 방향 버스들은 상부전극 에 접속된다. 선택신호 전환기능을 갖는 프로세서부가 각각의 X 방향 및 Y 방향 버스에 접속된다. 이 구조로, 각 소자에 무작위로 접속할 수 있는 메모리가 실현될 수 있다.
강유전체층(4705)의 저항값에서의 변화는 또한 전류에 의해 제어될 수 있다. 소정의 전압이 소정의 전류를 흐르게 하도록 "높은 저항모드"에서 강유전체층(4705)에 인가된다. 바로 그 후에, 소정의 전압(예컨대, +0.5V)이 상부전극(4706) 및 하부전극층(4703) 사이에 인가된다. 그런 후 전류값은 도 41에 도시된 바와 같이 변한다.
예컨대, 1×10-5A 으로부터 1×10-4A 까지 전류가 전극들 사이에 인가된 후에, 전류값은 작아지고, 높은 저항상태가 얻어진다. 1×10-4A 이상의 전류가 전극들 사이에 공급된 후에, 흐르는 전류의 값이 커지게 되고(예컨대, 0.7㎃), 상태는 낮은 저항상태로 변하게 된다. 이로부터 명백한 바와 같이, 강유전체층(4705)의 저항도 또한 상기 강유전체에 흐르는 전류에 따라 변한다. 즉, 높은 저항상태와 낮은 저항상태를 나타내는 2개의 저항값이 있다. 따라서, 도 1에 도시된 소자는 전압 및 전류 모두에 의해 구동될 수 있다.
도 47에 도시된 소자에서, 강유전체층(4705)에서의 저항변화는 상술한 소자에서와 같이 펄스 전압에 의해 제어될 수 있다. 소자는 또한 전류를 제어하기 위한 스위칭 소자로서 사용될 수 있다. 심지어 도 47에 도시된 소자는 상술한 소자와 같이 3원 메모리를 구현할 수 있다.
오산화 탄탈륨 및 이산화 실리콘을 포함하고 두께가 5㎚인 강유전체층으로부터 절연층(4705)을 형성하는 방법을 다음에 설명한다. 절연층(4704)이 오산화 탄탈륨막, 이산화 실리콘막, 및 오산화 탄탈륨막을 이 순서대로 적층함으로써 형성된 3층 구조를 갖는 경우를 설명한다. 초기 실험에서, 본 발명자는 세정된 실리콘 기판상에 강유전체층(4705)으로서 사용되는 금속 산화물층을 형성하였다. 실험결과의 상세한 검사 결과, 실리콘 기판과 금속 산화물층 사이에 경계면층의 형성이 관찰되었다.
관찰결과를 설명한다. 기판온도는 420℃로 설정하였고, 실리콘 기판상에 비스무스 및 탄탈륨을 함유하는 금속 산화물층이 형성되었다. 투과전자 현미경에 의해 부분의 상태를 관찰했을 때, 도 56에 개략적으로 도시된 상태가 관찰되었다. 도 56에 도시된 바와 같이, 강유전체층(4705)이 이산화 실리콘층(4721)과 Bi, Ti, 및 Si를 함유하는 산화물층(4722)을 포함하는 경계면층을 통해 실리콘으로 제조된 기판(4701)상에 형성된다.
강유전체층(4705)이 이에 따라 실리콘 기판상에 형성되는 경우, 상술한 2종류의 산화물층이 그 사이의 경계면에 형성된다. 강유전체층(4705)이 의도적으로 형성된 산화 실리콘층상에 형성되더라도, Bi, Ti, 및 Si를 함유하는 산화물층도 또한 상기 경계면에 관찰된다. 경계면에 형성된 층들 중에, 산화 실리콘층(4721)은 3.8정도로 작은 비유전상수(relative dielectric constant)를 갖는 것으로 추정된다. 전압이 강유전체층(4705)에 인가되는 경우, 전압은 대부분 산화 실리콘층(4721)에 인가될 수 있고, 어떠한 전압도 강유전체층(4705)에 분산될 수 없다. 산화물 층(4722)은 경계면 제어성(interface controllablility)이 요구되는 경우에 문제가 된다. 따라서, 강유전체층(4705)이 형성되는 경우, 실리콘과의 반응을 억제시켜 비유전상수가 작은 산화 실리콘의 형성을 방지함으로써 더 바람직한 상태가 얻어질 수 있다.
강유전체층(4705)이 예컨대 루테늄으로 제조되는 하부 금속층상에 직접 형성될 수 있는 경우가 검사된다. 잘 알려진 바와 같이, 루테늄은 산화물을 형성한다. 따라서, 강유전체층이 류테늄으로 제조된 금속층상에 형성되는 경우, 금속층의 표면은 산화되어 모폴로지가 저하되는 것이 예상된다.
예컨대, 열산화에 의해 실리콘 기판상에 이산화 실리콘층을 형성하였다. 상술한 ECR 스퍼터링에 의해 상기 실리콘층상에 두께가 약 20㎚인 루테늄 전극층을 형성하였다. 기판온도는 450℃로 설정하였고, 상기 루테늄층상에 비스무스와 티타늄을 함유하는 금속 산화물층을 형성하였다. 투과전자 현미경으로 한 부분의 상태를 관찰한 경우, 도 57에 도시된 상태가 관찰되었다. 도 58은 도 57의 전자 현미경사진의 상태를 개략적으로 도시한 것이다.
도 58에 도시된 바와 같이, 이산화 실리콘층(4702a)에 루테늄으로 제조된 하부전극층(4703)을 형성하였다. Bi, Ti, 및 Ru를 함유하는 산화물로 제조된 경계면층(4723)을 통해 상기 하부전극층(4703)상에 강유전체층(4705)을 형성하였다. 경계면층(4723)은 Ru, Ti, 및 Bi 를 함유하는 산화물인 것이 EDS(에너지 분산형 X선 분광)에 의해 확인되었다. 강유전체층(4705)의 표면은 경계면층(4723)의 영향으로 인해 10 내지 20㎚의 모폴로지를 갖는다. 이로부터 명백한 바와 같이, 강유전체 층(4705)이 금속층상에 바로 형성되지 않는 경우에 더 바람직한 상태를 얻을 수 있다.
상술한 실험 및 관찰결과로부터, 본 발명자는 오산화 탄탈륨층들 사이에 이산화 실리콘층을 끼워 형성된 다층구조를 갖는 절연층에 관심을 기울였다. 오산화 탄탈륨층이 하부전극층(4703)과 강유전체층(4705)에 접촉하는 경우, 하부전극층(4703)의 경계면에 산화가 방지될 수 있다. 또한, 강유전체층(4705)의 경계면에서의 반응으로 인해 경계면층의 형성이 억제될 수 있다. 이산화 실리콘층이 형성되는 경우, 절연성이 보장될 수 있다. 따라서, 오산화 탄탈륨 대신에 하부전극층(4703)과 강유전체층(4705) 사이의 경계면에 경계면층의 형성을 방지할 수 있는 임의의 다른 재료도 사용될 수 있다. 이산화 실리콘층이 항상 형성될 필요는 없다. 필요한 절연성의 상태에 따라 단지 오산화 탄탈륨층만으로도 충분하다.
다음으로 오산화 탄탈륨으로부터 형성된 절연층(절연층(4702))을 사용하는 소자의 특성을 설명한다. 열산화에 의해 실리콘 기판상에 이산화 실리콘층이 형성된다. 상술한 ECR 스퍼터링에 의해 상기 이산화 실리콘층에 두께가 약 20㎚인 루테늄 전극층이 형성된다. 오산화 탄탈륨층, 이산화 실리콘층, 및 오산화 탄탈륨층이 이 순서대로 상기 형성된 루테늄 전극층상에 적층되어 두께가 약 5㎚인 절연층을 형성한다. 이들 층들은 도 48c를 참조로 설명된 ECR 스퍼터링에 의해 형성된다.
투과전자 현미경에 의해 상술한 루테늄 전극층상에 형성된 절연층의 한 부분의 상태를 관찰하였다. 비정질 상태의 오산화 탄탈륨층, 이산화 실리콘층, 및 오산화 탄탈륨층이 결정상태의 루테늄 전극층상에 두께가 약 5㎚인 매우 얇은 박막으로 서 관찰되었다. 층들 사이의 경계면상에는 어떠한 간섭층들도 관찰되지 않았고, 층들이 매우 평평하게 형성되었음이 확인되었다.
다음으로, 상술한 적층구조의 절연층의 전기적 특성에 대한 조사 결과를 설명한다. 4개의 샘플 A, B, C, 및 D를 제조하여 전기적 특성을 조사하였다. 샘플 A에서, 두께가 약 3㎚이고 오산화 탄탈륨층, 이산화 실리콘층, 및 오산화 탄탈륨층이 이 순서대로 적층된 절연층이 세정된 p-형 실리콘 기판상에 형성된다. 샘플 B에서, 두께가 약 3㎚이고 이산화 실리콘층, 오산화 탄탈륨층, 및 이산화 실리콘층이 이 순서대로 적층된 절연층이 세정된 p-형 실리콘 기판상에 형성된다. 샘플 C에서, 두께가 약 3㎚인 이산화 실리콘 절연층이 세정된 p-형 실리콘 기판상에 형성된다. 샘플 D에서, 두께가 약 3㎚인 오산화 탄탈륨 절연층이 세정된 p-형 실리콘 기판상에 형성된다.
각 샘플에서, 알루미늄으로 제조된 상부전극이 절연층상에 형성된다. 소정의 전압이 실리콘 기판과 상부전극 사이에 인가되고, 이에 의해 전류밀도를 측정한다. 음의 전압이 상부전극에 인가되어 실리콘 기판이 반도체의 저장상태에 있게 설정하는 경우, 전압은 절연층에만 인가된다.
도 59는 상술한 샘플을 사용하여 얻은 측정결과를 도시한 것이다. 도 59에서 c로 표시된 바와 같이, 이산화 실리콘 절연층은 높은 절연성을 갖는다. 반대로, d로 표시된 바와 같이, 오산화 탄탈륨 절연층은 매우 낮은 인가된 전압에서 낮은 절연성과 높은 전류밀도를 갖는다. 샘플 a 및 b는 샘플 c 및 d 사이의 중간 특성을 갖는다. 이 결과로부터 명백한 바와 같이, 오산화 탄탈륨층들 사이에 이산화 실리 콘층을 끼워 형성된 다층구조를 갖는 절연층은 하나의 오산화 탄탈륨층을 포함하는 절연층에 비하면 더 큰 절연성을 얻을 수 있다.
다음으로는, 도 47에서와 동일한 구조를 갖는 소자, 즉, 오산화 탄탈륨층들 사이에 끼워진 이산화 실리콘층을 포함하는 다층구조를 갖는 절연층을 사용하는 소자의 관찰결과를 설명한다. 관찰을 위해 사용된 소자의 형성을 간략히 설명한다. 열산화에 의해 실리콘 기판상에 이산화 실리콘층이 형성된다. 상술한 ECR 스퍼터링에 의해 상기 이산화 실리콘층에 두께가 약 20㎚인 루테늄 전극층이 형성된다. 상술한 바와 같이, 오산화 탄탈륨층, 이산화 실리콘층, 및 오산화 탄탈륨층을 이 순서대로 적층함으로써 루테늄 전극층상에 두께가 약 5㎚인 절연층이 형성된다. 두께가 약 40㎚이고 비스무스와 티타늄을 함유하는 금속 산화물층이 420℃의 기판온도와 1sccm의 산소 유량으로 절연층상에 형성된다.
도 60은 투과전자 현미경을 사용하여 상술한 방식으로 형성된 소자의 한 부분을 관찰함으로써 얻은 결과를 도시한 것이다. 도 61은 이 상태를 개략적으로 도시한 것이다. 관찰결과, 오산화 탄탈륨층(4724), 이산화 실리콘층(4725), 및 오산화 탄탈륨층(4736)이 이 순서대로 적층된 절연층(4704)이 하부전극층(4703)상에 형성되었다. 상기 절연층(4704)상에 강유전체층(4705)이 형성되었다. 층들 사이의 경계면에는 어떠한 경계층들도 관찰되지 않았다. 층들 사이의 경계면들은 ㎚의 크기로 평평하였다. 상술한 바와 같이, 오산화 탄탈륨층들 사이에 끼워진 이산화 실리콘층을 포함하는 절연층이 도 47에 도시된 소자를 형성하는데 사용되는 경우, 산화후에 예상된 반응에 의한 경계면층의 형성이 억제되고, 강유전체층의 표면 모폴로 지가 향상된다.
첨부도면을 참조로 본 발명의 또 다른 실시예를 아래에 설명한다. 도 62는 본 발명의 또 다른 실시예에 따른 쌍안정 저항값 취득장치의 구성예를 개략적으로 도시한 횡단면도이다. 금속 산화물층을 사용하는 소자(기능 소자)를 아래에 설명한다. 도 62에 도시된 소자는 예컨대, 단결정 실리콘으로 제조된 기판(6201)상에, 절연층(6202), 하부전극층(6203), 절연층(제 1 절연층)(6204), 금속 산화물층(6205), 절연층(제 2 절연층)(6206), 및 상부전극(6207)을 구비한다. 기판(6201)은 반도체, 절연체, 및 금속과 같은 도전재료 중 어느 하나로 제조될 수 있다. 기판(6201)이 도전성 재료로 제조되는 경우, 절연층(6202)이 생략될 수 있다. 이 경우, 도전성 재료로 제조된 기판(6201)은 하부전극층으로서 사용된다.
하부전극층(6203)과 상부전극(6207)은 백금(Pt), 루테늄(Ru), 금(Au), 및 은(Ag)과 같은 귀금속을 포함하는 전이금속으로 제조될 수 있다. 하부전극층(6203)과 상부전극(6207)은 질화 티타늄(TiN), 질화 하프늄(HfN), 루테늄산 스트론튬(SrRuO2), 산화아연(ZnO), 산화인듐주석(ITO) 또는 불화 란탄(LaF3)과 같은 전이금속의 질화물, 산화물, 또는 불화물 등의 화합물, 또는 이들을 적층함으로써 형성된 복합막으로 제조될 수 있다.
절연층(6204)은 이산화 실리콘, 실리콘 산질화물(silicon oxynitride), 알루미나, 또는 리튬, 베릴륨, 마그네슘 또는 칼슘과 같은 경금속을 함유하는 LiNbO3, 또는 LiCaAlF6, LiSrAlF6, LiYF4, LiLuF4, 또는 KMgF3와 같은 불화물로 제조될 수 있 다. 대안으로, 절연층(6204)은 스칸듐, 티타늄, 스트론튬, 이트륨, 지르코늄, 하프늄, 탄탈륨, 또는 란탄 계열과 같은 전이금속의 산화물 또는 질화물, 상술한 원소들을 함유하는 실리케이트(silicate)(금속, 실리콘, 및 산소의 3원 화합물), 이들 원소들을 함유하는 알루미네이트(aluminate)(금속, 실리콘, 및 산소의 3원 화합물), 또는 상기 원소들 중 적어도 2개를 함유하는 산화물 또는 질화물로 제조될 수 있다.
금속 산화물층(6205)은 도 1에 도시된 강유전체층(104)과 같고, 적어도 2개의 금속을 함유하는 금속 산화물로 제조된다. 예컨대, 금속 산화물층(6205)은 기저층, 즉, Bi4Ti3O12의 화학양론적 조성에 비해 과도한 양의 티타늄을 함유한 층에 약 3 내지 15㎚의 입자 크기를 갖는 Bi4Ti3O12 결정의 복수의 미결정립들 또는 미립자들을 분산시킴으로써 형성된다. 기저층은 비스무스 함량이 거의 0인 TiOx일 수 있다. 다르게 말하면, 기저층은 2개의 금속을 함유하고 어느 한 금속의 함량이 화학양론적 조성에 비해 더 작은 금속 산화물로 제조된다. 금속 산화물층(6205)은 예컨대 페로브스카이트 구조를 갖는 재료, 쉐도우-일메나이트 구조를 갖는 재료, 텅스텐-청동 구조를 갖는 재료, 비스무스층-구조를 갖는 재료 또는 파이로클로어 구조를 갖는 재료로 제조될 수 있다.
더 구체적으로는, Bi4Ti3O12, La2Ti2O7, BaTiO3, PbTiO3, Pb(Zr1 - xTix)O3, (Pb1 -yLay)(Zr1-xTix)O3, LiNbO3, LiTaO3, KNbO3, YMnO3, PbNb3O6, Ba2NaNb5O15, (Ba1 - xSrx)2NaNb5O15, Ba2Na1 - xBix /3Nb5O15, 또는 (Bi2O2)2+(Am -1BmO3m +1)2-로 표현되는 비스무스 층구조(여기서, A는 1가 이온, 2가 이온, 3가 이온 및 그 조합 중 적어도 하나를 나타내고, B는 4가 이온, 5가 이온, 6가 이온 및 그 조합 중 적어도 하나를 나타내며, O는 산소를 나타내고, Bi는 비스무스를 나타내며, m은 1 내지 5를 나타낸다)를 갖는 금속 산화물(예컨대, 강유전체)이 사용될 수 있다.
(Bi2O2)2+(Am -1BmO3m +1)2-로 표현되는 비스무스 층구조를 갖는 금속 산화물의 예로는 SrBi2Ta2O9, SrBi2Nb2O9, BaBi2Nb2O9, BaBi2Ta2O9, PbBi2Nb2O9, PbBi2Ta2O9, BiO4Ta3O12, CaBi4Ti4O15, SrBi4Ti4O15, BaBi4Ti4O15, Na0 .5Bi4 .5Ti4O15, K0 .5Bi4 .5Ti4O15, Sr2Bi4Ta5O18, Ba2Bi4Ta5O18, 및 Pb2Bi4Ta5O18이다.
금속 산화물층(6205)은 Ln1 - xAexTrO3 또는 LnAe1 - xTrxO3로 표현되는 재료로 제조될 수 있으며, 여기서 Ln은 란탄 계열로부터 선택된 적어도 하나의 희토류 금속원소를 나타내고, Ae는 Ⅱ족 경금속(Be, Mg, 및 알카리토류 금속의 Ca, Sr, Ba, Ra)으로부터 선택되는 적어도 하나의 재료를 나타내며, Tr은 Ⅲ족, Ⅳ족, Ⅴ족, Ⅵ족, Ⅶ족, Ⅷ족, Ⅰ족, 및 Ⅱ족의 중금속(전이금속)으로부터 선택되는 적어도 하나의 재료를 나타내고, O는 산소를 나타낸다. x는 용해도 한계범위내에 유효한 숫자임에 유의하라.
금속 산화물층(6205)은 적어도 2개의 금속을 함유하는 금속 산화물로 제조되 고 종종 강유전체 특성을 띤다. 그러나, 어떤 경우에서는, 박막두께 조건에 따라 어떠한 강유전체 특성도 보이지 않는다.
도 62에 도시된 기능 소자의 상세한 예를 설명한다. 예컨대, 하부전극층(6203)은 두께가 10㎚인 루테늄 박막이다. 절연층(6204)은 오산화 탄탈륨 및 이산화 실리콘으로 제조되고 두께가 약 5㎚인 다층막이다. 금속 산화물층(6205)은 두께가 40㎚인 Bi4Ti3O12막이다. 절연층(6206)은 두께가 3㎚인 오산화 탄탈륨층이다. 상부전극(6207)은 금으로 제조된다. 상술한 바와 같이, 기판(6201)과 절연층(6202)의 구조는 상술한 구조에 국한되지 않으며, 전기적 특성에 어떠한 영향도 끼치지 않는다면 임의의 다른 재료도 또한 적절하게 선택될 수 있다.
상술한 절연층(6202), 하부전극층(6203), 절연층(6204), 금속 산화물층(6205), 절연층(6206), 및 상부전극(6207)을 형성하는 상세한 방법이 아래에 설명된다. 이들은 도 5에 도시된 ECR 스퍼터링 장치를 사용하여 아르곤 가스, 산소 가스 또는 질소 가스로 제조된 ECR 플라즈마에내 금속 타겟 또는 소결체 타겟을 스퍼터링시켜 형성될 수 있다.
도 62에 도시된 기능 소자를 제조하는 방법의 예를 도 63을 참조로 다음에 설명한다. 도 63a에 도시된 바와 같이, 주평면상에 (100)의 평면 방위와 1 내지 2Ω㎝의 저항률을 갖는 p형 실리콘 기판(6201)이 제조된다. 기판(6201)의 표면은 황산 및 과산화수소의 혼합물 용액, 순수한 물, 및 불화수소 용액에 의해 세정되고 건조된다.
상기 세정되고 건조된 기판(6201)상에 절연층(6202)이 형성된다. 절연층(6202)을 형성하는데 있어, 상술한 ECR 스퍼터링이 사용된다. 기판(6201)이 처리챔버(501)내의 기판 홀더(504)에 고정된다. 순수한 실리콘(Si)이 타겟(505)으로서 사용된다. Si-O 분자에 의한 메탈모드에서 절연층(6202)이 플라즈마 가스로서 아르곤(Ar)과 산소 가스를 사용한 ECR 스퍼터링에 의해 그 표면을 덮을 정도의 두께로 기판(6201)상에 형성된다.
도 5에 도시된 ECR 스퍼터링에서, 플라즈마 생성챔버(502)는 10-5 내지 10-4Pa 크기로 고진공으로 진공이 된다. 예컨대, 희귀가스로서 Ar 가스가 불활성 가스 도입부(511)로부터 플라즈마 생성챔버(502)로 약 20sccm의 유량으로 도입되어 플라즈마 생성챔버(502)의 내부 압력이 약 10-3 내지 10-2Pa의 크기로 설정되게 한다. sccm은 유량단위로서 0℃, 1기압의 유체가 1분에 1㎤로 흐르는 것을 나타내는 것에 유의하라.
예컨대, 28A의 코일 전류가 자기 코일(510)에 공급되어 전자 싸이클로트론 공명조건의 자기장을 플라즈마 생성챔버(502)에 제공한다. 플라즈마 생성챔버(502)에서의 자속밀도는 예컨대 약 87.5mT(테슬라)로 설정된다.
예컨대, 2.45 GHz(예컨대, 500W)의 마이크로파가 마이크로파 발생부(미도시)로부터 도파관(508), 석영 윈도우(507), 및 진공 도파관(506)을 통해 플라즈마 생성챔버(502)로 도입된다. 마이크로파의 도입으로, Ar 플라즈마가 플라즈마 생성챔버(502)에서 생성된다.
상술한 방법으로 생성된 플라즈마는 플라즈마 생성챔버(502)로부터 자기 코일(510)의 발산 자기장에 의해 처리챔버(501)측으로 방출된다. 또한, 고주파수 전력(예컨대, 500W)이 고주파수 전원장치(522)로부터 플라즈마 생성챔버(502)의 출구에 배치된 타겟(505)으로 공급된다. Ar 입자들이 타겟(505)에 대해 충돌하는 경우, 스퍼터링 현상이 타겟(505)으로부터 Si 입자들을 튀겨내기 위해 발생된다.
이 상태가 얻어진 후에, 처리챔버(501)와 기판(6201) 사이의 셔터(미도시)가 개방된다. 타겟(505)으로부터 튀겨진 Si 입자들이 플라즈마 생성챔버(502)로부터 방출된 플라즈마와 반응성 가스 도입부(512)로부터 도입되고 플라즈마에 의해 활성화된 산소 가스와 함께 기판(6201)의 표면에 도달하여 활성화된 산소에 의해 산화되어 이산화 실리콘이 된다.
상기 처리로, 이산화 실리콘으로 제조되고 예컨대 두께가 약 100㎚인 절연층(6202)이 기판(6201)상에 형성될 수 있다(도 63a). 절연층이 소정의 두께로 형성되는 경우, 튀겨진 재료가 기판(6201)에 도달하지 않도록 상술한 셔터가 닫혀지며, 이에 의해 성막이 중단된다. 그 후, 예컨대, 마이크로파 전력공급을 중단함으로써 플라즈마 조사(照射)가 중단된다. 가스의 공급이 중단된다. 기판온도가 소정의 값으로 감소되고, 처리챔버(501)의 내부압력이 대기압까지 증가하면, 성막된 기판(6201)이 처리챔버(501)로부터 꺼내진다.
절연층(6202)은 전압이 기판(6201)으로 누설되는 것을 방지하고 전압이 나중에 형성되는 하부전극층(6203)과 상부전극(6207) 사이에 인가되는 경우 소정의 전기적 특성에 영향을 끼치는 것을 방지하도록 절연을 보장한다. 예컨대, 열산화에 의해 실리콘 기판의 표면을 산화시킴으로써 형성된 실리콘 산화물막이 절연층(6202)로서 사용될 수 있다. 절연층(6202)은 절연성이 보장될 수 있다면 산화 실리콘 이외의 임의의 다른 절연재료로도 제조될 수 있다. 절연층(6202)의 두께가 항상 100㎚일 필요는 없으며 더 작거나 더 클 수 있다. ECR 스퍼터링에 의한 상술한 절연층(6202)의 형성에서, 기판(6201)은 가열되지 않는다. 그러나, 박막은 기판(6201)을 가열시키면서 동시에 형성될 수 있다. 대안으로, 실리콘으로 제조된 기판(6201)의 표면은 열산화에 의해 산화될 수 있어 실리콘 산화물로 제조된 절연층(6202)을 형성한다.
절연층(6202)이 상술한 방식으로 형성된 후에, 기판(6201)은 장치로부터 대기로 꺼내진다. 순수한 루테늄(Ru)이 타겟(505)으로서 사용되는 도 5에서와 같이 동일한 ECR 스퍼터링 장치의 기판 홀더(504)상에 기판(6201)이 고정된다. 플라즈마 가스로서 아르곤(Ar)과 크세논(Xe) 가스를 사용한 ECR 스퍼터링이 표면을 덮을 정도의 두께로 절연층(6202)상에 Ru 박막을 형성하도록 실행되어, 이에 의해 도 63b에 도시된 바와 같은 하부전극층(6203)을 형성한다.
Ru 박막의 형성을 상세히 설명한다. 도 5에 도시된 ECR 스퍼터링 장치에서, 기판(6201)은 예컨대 약 400℃로 가열된다. 다음으로, 희귀가스로서 Ar가스가 불활성 가스 도입부(51)로부터 플라즈마 생성챔버로 예컨대 7sccm의 유량으로 공급되고, Xe 가스가 예컨대 5sccm의 유량으로 공급되어, 예컨대, 플라즈마 생성챔버(502)의 내부압력을 10-3 내지 10-2Pa의 크기로 설정하게 한다. 예컨대, 26A의 코 일전류가 자기 코일(510)에 공급되어 플라즈마 생성챔버(502)에 전자 싸이클로트론 공명조건의 자기장을 제공한다.
예컨대, 2.45 GHz(예컨대, 500W)의 마이크로파가 마이크로파 발생부(미도시)로부터 도파관(508), 석영 윈도우(507), 및 진공 도파관(506)을 통해 플라즈마 생성챔버(502)로 도입된다. 마이크로파의 도입으로, Ar 및 Xe의 플라즈마가 플라즈마 생성챔버(502)에서 생성된다. 생성된 플라즈마는 플라즈마 생성챔버(502)로부터 자기 코일(510)의 발산 자기장에 의해 처리챔버(501)측으로 방출된다. 또한, 고주파수 전력(예컨대, 500W)이 고주파수 전극 공급부로부터 플라즈마 생성챔버(502)의 출구에 배치된 타겟(505)에 공급된다. Ar 입자들이 타겟(505)에 대해 충돌하는 경우, 타겟(505)으로부터 Ru 입자들을 튀겨내도록 스퍼터링 현상이 발생된다. 타겟(505)으로부터 튀겨진 Ru 입자들은 기판(6201)상의 절연층(6202)의 표면에 도달하여 증착된다.
상기 처리로, 예컨대, 두께가 약 10㎚인 하부전극층(6203)이 절연층(6202)상에 형성될 수 있다(도 62b). 하부전극층(6203)은 전압이 하부전극층(6203)과 나중에 형성되는 상부전극(6207) 사이에 인가될 때 금속 산화물층(6205)과 절연층(6204)에 전압 인가를 가능하게 한다. 하부전극층(6203)은 전도성이 보장될 수 있는 경우 루테늄 이외의 임의의 다른 재료로도 제조될 수 있다. 하부전극층(6203)의 두께는 항상 10㎚ 일 필요는 없으며 더 작거나 더 클 수 있다.
상술한 바와 같이, ECR 스퍼터링에 의해 Ru 박막을 형성하는데 있어, 기판(6201)은 400℃로 가열된다. 그러나, 기판이 가열되지 않은 경우, 이산화 실리콘 에 대한 루테늄의 밀착성이 낮아지게 되고 박막이 박리될 수 있다. 박리를 방지하기 위해, 박막은 기판을 가열하는 동시에 형성되는 것이 바람직하다. Ru가 상술한 방식으로 소정 두께로 증착된 후에, 최종처리는 예컨대 셔터를 닫고 마이크로파 전력의 공급을 중단시킴으로써 플라즈마 조사를 중단하여 성막을 중단시킴으로써 수행된다. 그런 후, 기판(6201)이 꺼내질 수 있다.
하부전극층(6203)이 상술한 방식으로 형성된 후에, 기판(6201)은 장치로부터 대기로 꺼내어진다. 기판(6201)은 순수한 탄탈륨(Ta)이 타겟(505)으로서 사용되는 도 5에 도시된 장치와 동일한 ECR 스퍼터링 장치의 기판 홀더(504)에 고정된다. 플라즈마 가스로서 아르곤(Ar)과 산소 가스를 사용한 ECR 스퍼터링에 의해 도 63c에 도시된 바와 같이, 그 표면을 덮을 정도의 두께로 하부전극층(6203)상에 절연층(6202)이 형성된다. Ta-O 분자에 의한 메탈모드가 후술되는 바와 같이 절연층(6204)으로서 형성된다.
Ta-O 분자에 의한 메탈모드 박막의 형성을 상세히 설명한다. 탄탈륨으로 제조된 타겟(505)이 사용되는 도 5에 도시된 ECR 스퍼터링 장치에서, 플라즈마 생성챔버(502)는 10-5 내지 10-4Pa 크기의 고진공으로 진공이 된다. 그런 후, 희귀가스로서 Ar 가스가 불활성 가스 도입부(511)로부터 플라즈마 생성챔버(502)로 예컨대 25sccm의 유량으로 도입되어 플라즈마 생성챔버(502)의 내부 압력이 예컨대 10-3 내지 10-2Pa 크기로 설정되게 한다. 예컨대, 27A의 코일 전류가 자기 코일(510)에 공급되어 전자 싸이클로트론 공명조건의 지기장을 플라즈마 생성챔버(502)에 제공한 다.
예컨대, 2.45GHz(예컨대, 500W)의 마이크로파가 마이크로파 발생부(미도시)로부터 도파관(508), 석영 윈도우(507), 및 진공 도파관(506)을 통해 플라즈마 생성챔버(502)로 도입된다. 마이크로파의 도입으로, Ar 플라즈마가 플라즈마 생성챔버(502)에서 생성된다. 생성된 플라즈마는 플라즈마 생성챔버(502)로부터 자기 코일(510)의 발산 자기장에 의해 처리챔버(501)측으로 방출된다. 또한, 고주파수 전력(예컨대, 500W)이 고주파수 전극 공급부로부터 플라즈마 생성챔버(502)의 출구에 배치된 타겟(505)으로 공급된다. Ar 입자들이 타겟(505)에 대해 충돌하는 경우, 타겟(505)으로부터 Ta 입자들을 튀겨내도록 스퍼터링 현상이 발생된다.
타겟(505)으로부터 튀겨진 Ta 입자들은 플라즈마 생성챔버(502)로부터 방출된 플라즈마와 반응성 가스 도입부(512)로부터 공급되고 상기 플라즈마에 의해 활성화된 산소 가스와 함께 기판(6201)의 하부전극층(6203) 표면에 도달하여 상기 활성화된 산소에 의해 산화되어 오산화 탄탈륨이 된다.
상기 처리로, 오산화 탄탈륨막이 하부전극층(6203)상에 형성된다. 연이어, 이산화 실리콘막이 도 63a를 참조로 설명된 이산화 실리콘 증착과 같이 순수한 실리콘으로 만들어진 타겟(505)을 사용한 ECR 스퍼터링에 의해 오산화 탄탈륨막에 형성된다. 상술한 오산화 탄탈륨막과 이산화 실리콘막의 형성은 상기 오산화 탄탈륨막과 상기 이산화 실리콘막을 포함하는 다층막이 예컨대 약 5㎚로 형성되도록 반복되며, 이에 의해 절연층(6204)이 얻어진다(도 63d).
상기 오산화 탄탈륨막과 상기 이산화 실리콘막을 포함하는 절연층(6204)은 금속 산화물층(6205)에 전압 인가시에 상기 금속 산화물층(6205)에 인가되는 전압을 제어하는데 사용된다. 절연층(6204)은 금속 산화물층(6205)에 인가되는 전압을 제어할 수 있다면 상기 오산화 탄탈륨막과 상기 이산화 실리콘막의 다층구조를 제외한 임의의 다른 구조를 가질 수 있다. 절연층(6204)은 단일층일 수 있다. 두께도 또한 5㎚에 국한되지 않는다. 상술한 ECR 스퍼터링 공정에서, 기판(6201)은 가열되지 않으나 가열될 수도 있다.
절연층(6204)이 상술한 방식으로 형성된 후에, 기판(6201)이 장치로부터 대기로 꺼내진다. 기판(6201)은 4:3의 Bi-Ti비를 갖는 소결체(Bi-Ti-O)가 타겟(3104)으로서 사용되는 도 5에 도시된 장치와 동일한 ECR 스퍼터링 장치의 기판 홀더(504)상에 고정된다. 플라즈마 가스로서 아르곤(Ar)과 산소 가스를 사용하는 ECR 스퍼터링이 도 63d에 도시된 바와 같이 표면을 덮을 정도의 두께로 절연층(6204)상에 금속 산화물층(6205)을 형성하도록 실행된다.
금속 산화물층(6205)의 형성을 상세히 설명한다. Bi-Ti-O로 제조된 타겟(505)이 사용되는 도 5에 도시된 ECR 스퍼터링 장치에서, 처리챔버(501)와 플라즈마 생성챔버(502)는 10-5 내지 10-4Pa 크기의 압력을 설정하게 진공이 된다. 그런 후, 기판(6201)은 예컨대 300℃ 내지 700℃로 가열된다. 다음으로, 희귀가스로서 Ar가스가 불활성 가스 도입부(511)로부터 플라즈마 생성챔버(502)로 예컨대 20sccm의 유량으로 공급되어 압력이, 예컨대, 10-3 내지 10-2Pa 크기로 되게 한다. 예컨대, 27A의 코일전류가 자기 코일(510)에 공급되어 플라즈마 생성챔버(502)에 전자 싸이 클로트론 공명조건의 자기장을 제공한다.
예컨대, 2.45GHz(예컨대, 500W)의 마이크로파가 마이크로파 발생부(미도시)로부터 도파관(508), 석영 윈도우(507), 및 진공 도파관(506)을 통해 플라즈마 생성챔버(502)로 도입된다. 마이크로파의 도입으로, 플라즈마가 플라즈마 생성챔버(502)에서 생성된다. 생성된 플라즈마는 플라즈마 생성챔버(502)로부터 자기 코일(510)의 발산 자기장에 의해 처리챔버(501)측으로 방출된다. 또한, 고주파수 전력(예컨대, 500W)이 고주파수 전극 공급부로부터 플라즈마 생성챔버(502)의 출구에 배치된 타겟(505)에 공급된다. Ar 입자들이 타겟(505)에 대해 충돌하는 경우, 타겟(505)으로부터 Bi 및 Ti 입자들을 튀겨내도록 스퍼터링 현상이 발생된다.
타겟(505)으로부터 튀겨진 Bi 및 Ti 입자들은 플라즈마 생성챔버(502)로부터 방출된 플라즈마와 반응성 가스 도입부(512)로부터 공급되고 상기 플라즈마에 의해 활성화된 산소 가스와 함께 절연층(6204)의 표면에 도달하여 상기 활성화된 산소에 의해 산화된다. 산소(O2) 가스는 예컨대 약 1sccm의 유량으로 도입부(matching unit)(521)로부터 도입될 수 있다. 타겟(505)이 소결체이고 산소를 함유하더라도, 산소를 공급함으로써 박막에서 산소부족이 방지될 수 있다.
ECR 스퍼터링에 의한 상술한 성막으로, 예컨대, 약 40㎚의 두께를 갖는 금속 산화물층(6205)이 형성될 수 있다(도 63d). 그 후, 상술한 바와 같이 동일한 최종처리가 기판을 꺼낼 수 있게 수행된다.
금속 산화물층(6205)이 상술한 방식으로 형성된 후에, 기판(6201)이 장치로 부터 대기로 꺼내어진다. 기판(6201)은 순수한 탄탈륨(Ta)이 타겟(505)으로서 사용되는 도 5에서와 동일한 ECR 스퍼터링 장치의 기판 홀더(504)에 고정된다. 아르곤 가스와 반응성 가스로서 산소 가스를 사용한 ECR 스퍼터링에 의해 도 63e에 도시된 바와 같이, 그 표면을 덮을 정도의 두께로 금속 산화물층(6205)상에 오산화 탄탈륨막이 형성되고, 이에 의해 절연층(6206)이 형성된다. 오산화 탄탈륨막은 상술한 바와 같이 Ta-O 분자에 의한 메탈모드 박막이다.
Ta-O 분자에 의한 메탈모드 박막의 형성이 상세히 설명된다. 탄탈륨으로 제조된 타겟(505)이 사용되는 도 5에 도시된 ECR 스퍼터링 장치에서, 플라즈마 생성챔버(502)는 10-5 내지 10-4Pa 크기의 고진공으로 진공이 된다. 그런 후, Ar 가스가 불활성 가스 도입부(511)로부터 플라즈마 생성챔버(502)로 예컨대 25sccm의 유량으로 도입되어 플라즈마 생성챔버(502)의 내부 압력이 10-3 내지 10-2Pa 크기로 설정되게 한다. 예컨대, 27A의 코일 전류가 자기 코일(510)에 공급되어 플라즈마 생성챔버(502)에 전자 싸이클로트론 공명조건의 자기장을 제공한다.
예컨대, 2.45GHz(예컨대, 500W)의 마이크로파가 마이크로파 발생부(미도시)로부터 도파관(508), 석영 윈도우(507), 및 진공 도파관(506)을 통해 플라즈마 생성챔버(502)로 도입된다. 마이크로파의 도입으로, Ar 플라즈마가 플라즈마 생성챔버(502)에서 생성된다. 생성된 플라즈마는 플라즈마 생성챔버(502)로부터 자기 코일(510)의 발산 자기장에 의해 처리챔버(501)측으로 방출된다. 또한, 고주파수 전력(예컨대, 500W)이 고주파수 전극 공급부로부터 플라즈마 생성챔버(502)의 출구에 배치된 타겟(505)에 공급된다. Ar 입자들이 타겟(505)에 대해 충돌하는 경우, 타겟(505)으로부터 Ta 입자들을 튀겨내도록 스퍼터링 현상이 발생된다.
타겟(505)으로부터 튀겨진 Ta 입자들은 플라즈마 생성챔버(502)로부터 방출된 플라즈마와 반응성 가스 도입부(512)로부터 공급되고 상기 플라즈마에 의해 활성화된 산소 가스와 함께 기판(6201)의 하부전극층(6203) 표면에 도달하여 상기 활성화된 산소에 의해 산화되어 오산화 탄탈륨이 된다.
상기 처리로, 두께가 약 3㎚인 오산화 탄탈륨막이 금속 산화물층(6205)상에 형성되어 도 63e에 도시된 바와 같이 절연층(6206)이 형성된다. 오산화 탄탈륨으로 제조된 절연층(6206)이 금속 산화물층(6205)에 전압 인가시 금속 산화물층(6205)에 인가되도록 전압을 제어하는데 사용된다. 절연층(6206)은 금속 산화물층(6205)에 인가된 전압을 제어할 수 있다면 오산화 탄탈륨을 제외한 임의의 다른 재료로 제조될 수 있다. 절연층(6206)은 단일층일 수 있다. 두께도 또한 3㎚에 국한되지 않는다.
상술한 ECR 스퍼터링에서, 기판(6201)은 가열되지 않으나 가열될 수도 있다. 불활성 가스 및 반응성 가스의 ECR 플라즈마로 형성된 절연층(6206)의 표면을 조사함으로써 특성이 향상될 수 있다. 반응성 가스로서, 산소 가스, 질소 가스, 불소 가스, 또는 수소 가스가 사용될 수 있다. 박막품질 향상이 또한 절연층(6204) 또는 금속 산화물층(6205)에도 적용될 수 있다.
금(Au)으로 제조되고 소정의 면적을 갖는 상부전극(6207)이 도 63f에 도시된 바와 같이 절연층(6206)상에 형성되는 경우, 적어도 2개의 금속을 함유하는 금속 산화물층을 사용하는 소자를 얻을 수 있다. 상부전극(6207)은 잘 알려진 리프트 오프 방법과 저항가열 진공증착에 의한 금증착에 의해 형성될 수 있다. 상부전극(6207)은 Ru, Pt, 또는 TiN과 같은 또 다른 금속재료 또는 도전성 재료로 제조될 수 있다. Pt가 사용되는 경우, 밀착성이 나빠지고, 박막은 박리될 수 있다. 따라서, 상부전극(6207)은 가열에 의한 성막을 수행하거나 거의 박리되지 않는 Ti-Pt-Au와 같은 구조를 사용하여 그 구조상에 포토리소그라피 또는 리프트 오프와 같은 패터닝 공정을 실행함으로써 소정의 면적을 갖는 전극으로 형성되어야 한다.
이 실시예에 따라, 절연층(6204)이 형성되고, 이 상태에서, 금속 산화물층(6205)이 상기 절연층상에 형성된다. 그 결과, 상술한 ECR 스퍼터링에 의해 금속 산화물층(6205)을 형성하는데 있어, 금속 산화물층(6205)의 표면 또는 하부 금속막의 표면의 모폴로지가 열화되지 않는다. 예컨대, 하층이 쉽게 산화되는 금속재료로 제조되는 경우, 하층의 표면은 금속 산화물층(6205)의 상술한 형성으로 부분적으로 산화될 수 있어, 모폴로지가 열화된다. 그러나, 이 실시예에 따르면, 금속 산화물층(6205)은 하층의 양호한 표면 모폴로지를 유지하면서 동시에 형성될 수 있다. 따라서, 고품질의 금속 산화물층(6205)을 얻을 수 있다.
다음으로, 도 62에 도시된 기능 소자의 특성을 설명한다. 하부전극층(6203)과 상부전극(6207) 사이에 전압을 인가하여 특성을 조사하였다. 전원장치로부터의 전압이 하부전극층(6203)과 상부전극(6207) 사이에 인가되고, 전압이 인가되었을 때 흐르는 전류를 전류계로 측정했을 때, 도 64에 도시된 결과를 얻었다. 도 64에서, 세로좌표는 로그로서 전류값의 절대값을 나타낸다. 이런 이유로, 전류값은 인 가된 전압이 양 또는 음인지 여부에 무관하게 양의 전류값으로서 나타내어 진다. 실제로, 양의 전압이 인가되는 경우, 양의 전류값이 관찰된다. 음의 전압이 인가되는 경우, 음의 전압이 관찰된다. 도 64 및 본 발명의 메모리 동작 원리를 아래에 설명한다. 본 명세서에서 설명된 전압값 및 전류값은 실제 소자에서 측정된 예이다. 따라서, 현상은 다음의 수치들에 제한되지 않는다. 다른 수치들도 또한 소자 및 다른 조건에 실제로 사용된 각 막의 재료 및 두께에 따라 측정될 수 있다.
양의 전압이 상부전극(6207)에 인가되는 경우, 흐르는 전류는 도 64에서 (1)로 표시되는 바와 같이 0 내지 1.6V의 범위에서 매우 작다. 그러나, (2)로 표시된 바와 같이, 전압이 1.6V를 초과하는 경우, 양의 전류가 급격히 흐른다. 실제로, 5×10-3A/㎠ 보다 더 큰 전류가 또한 흐른다. 그러나, 더 큰 전류의 흐름은 측정장치를 보호하기 위해 억제되므로, 전류는 측정되지 않는다. 0 내지 1.6V의 전압이 (2)로 표시된 바와 같이 급격한 전류흐름을 억제하도록 인가되는 경우, (1)로 표시된 바와 같이, 저항이 높은 상태가 유지된다.
양의 전압이 상부전극(6207)에 다시 인가되는 경우, 1×10-3A/㎠ 이상의 양의 전류를 흐르게하는 궤적이 (3)으로 표시된 바와 같이 약 0.5V에서 얻어진다. 양의 전압이 상부전극(6207)에 또한 인가되는 경우, 1×10-3A/㎠ 이상의 전류가 (3)으로 표시된 바와 같이 약 0.5V에서 흐른다. 0 내지 0.5V의 전압이 인가되는 경우, (3)으로 표시된 바와 같이, 저항이 낮은 상태가 유지된다.
음의 전압이 상부전극(6207)에 인가되는 경우, (4)로 표시된 바와 같이 음의 전류는 약 -0.5V까지 흐른다. 전류는 최대 -1.5×10-3A/㎠ 로 증가한다. 0 내지 -0.5V의 전압이 인가되는 경우, (4)로 표시된 바와 같이, 저항이 낮은 상태가 유지된다.
음의 전압이 -0.5V 내지 -1.6V 까지 인가되는 경우, 전류값은 감소하고, (5)로 표시된 바와 같이 어떠한 음의 전류도 흐르지 않게 된다. -1.6V에서 0V까지 전압의 절대값이 감소되더라도, (6)으로 표시된 바와 같이, 전류가 거의 흐르지 않는다. 음의 전압이 상부전극(6207)에 인가되는 경우, (6)으로 표시된 바와 같이, 전류를 거의 흐르게 하지 않는 궤적이 얻어진다.
양의 전압이 상부전극(6207)에 인가되는 경우, 0 내지 1.6V까지 전류 t를 거의 흐르게 하지 않는 궤적이 (1)로 표시된 바와 같이 얻어진다. 1.6V 이상의 전압이 인가되는 경우, (3)으로 표시된 낮은 저항을 나타내는 상태가 얻어진다.
따라서, (2)에서와 같이 어떤 갑작스러운 전류흐름을 방지하기 위해 1.6V 이상의 전압이 상부전극(6207)에 인가되지 않는다면, (1)에서와 같이 어떠한 전류도 흐르지 않는 높은 저항상태가 유지된다. 상태(1)을 "양의 높은 저항모드"라고 한다.
예컨대, (2)로 표시된 바와 같이, 1.6V 이상의 전압이 전류를 급격하게 흐르게 하도록 인가되는 경우, (3)으로 표시된 바와 같이 전류가 쉽게 흐르는 낮은 저항상태가 얻어진다. 이 상태는 또한 양의 전압이 상부전극(6207)에 인가되는 동안 유지된다. 상태(3)을 "양의 낮은 저항모드"라고 한다.
그러나, 음의 전압이 상부전극(6207)에 인가되는 경우, (4)로 표시된 바와 같이, 전류가 0 내지 -0.5V의 음의 전압에서 적은 전류가 초기 상태에 흐르는 낮은 저항상태가 얻어진다. 이 상태도 또한 0 내지 -0.5V 범위의 음의 전압이 인가되는 동안 유지된다. 상태(4)를 "음의 낮은 저항모드"라고 한다.
-0.5V를 초과하는 음의 전압이 인가되는 경우, 어떠한 전류도 흐르지 않게되며, (5)로 표시된 바와 같이, 상태는 높은 저항모드로 변하게 된다. 이 상태에서, (6)으로 표시되는 바와 같이, 0 내지 -1.6V 범위의 음의 전압이 인가되는 동안 전류값이 높은 저항을 갖는 상태가 유지된다. 상태(6)을 "음의 높은 저항모드"라고 한다.
상술한 바와 같이, 도 62에 도시된 금속 산화물층을 사용한 소자는 명백히 4개의 안정적인 모드, 즉, "양의 높은 저항모드", "양의 낮은 저항모드", "음의 높은 저항모드", 및 "음의 낮은 저항모드"를 갖는다. 더 구체적으로, "양의 높은 저항모드" 및 "음의 높은 저항모드"는 동일한 높은 저항상태를 나타내는 "높은 저항모드"이다. "양의 낮은 저항모드" 및 "음의 낮은 저항모드"는 동일한 낮은 저항상태를 나타내는 "낮은 저항모드"이다. 즉, 2개의 모드들이 있게 된다. "높은 저항모드"의 상태에서, "높은 저항모드"는 -1.6V 내지 +1.6V의 전압범위에서 유지된다. 1.6V 이상의 전압이 "낮은 저항모드"로 상태를 변하게 인가되는 경우, "낮은 저항모드"는 -0.5V 내지 +0.5V의 전압범위에서 유지된다. 2개 상태들, 즉, "높은 저항모드" 및 "낮은 저항모드" 사이의 전환이 발생된다. 이는 또한 음의 저항모드, 즉, "음의 높은 저항모드" 및 "음의 낮은 저항모드"에도 적용된다.
0.5V의 전압이 인가되는 경우 각각의 "양의 모드"에서의 실제 전류값에 대해, "양의 높은 저항모드"에서의 전류값은 5.0×10-6A/㎠이고, "양의 낮은 저항모드"에서의 전류는 5×10-3A/㎠이다. 상기 비는 1,000배 정도 높다. 이는 각 모드 판별을 용이하게 한다. 본 발명자는 인가된 전압의 방향 및 크기에 따라 금속 산화물층(6205)의 저항값이 극적으로 변할 때 상술한 현상이 발생되는 것으로 추정한다.
절연층(6204)이 금속 산화물층(6205)과 상부전극(6207) 사이에 형성되므로, 캐리어들이 절연층(6204)의 밴드구조에 의해 제어될 수 있다. 더 구체적으로, 예컨대, 오산화 탄탈륨은 약 4.5eV의 밴드갭을 갖는다. 페르미 레벨(Fermi level)로부터의 에너지 차는 전도대에서 약 1.2eV이고 가전자대에서는 약 2.3eV이다. 즉, 장벽이 가전자대측에서 더 크다. 따라서, 장벽효과는 가전자대에 있는 홀들에 대해서는 크나 전도대에 있는 전자들에 대해서는 작다. 더 상세한 정보를 위해, 윌크 등(Wilk et al.)의 논문 "J.Appl.Phys.", No, 87, p.484(2000)을 참조하라.
도 64에 도시된 상술한 "낮은 저항모드"와 "높은 저항모드"가 메모리 동작으로서 적용될 때, 도 62에 도시된 소자는 비휘발성 비파괴 메모리로서 사용될 수 있음을 알았다. 더 구체적으로, 소자의 초기화 및 데이터의 삭제, 즉, 도 64에서 (4) 또는 (5)로 표시된 바와 같이 상부전극(6207)에 음의 전압을 인가하여 "낮은 저항모드"에서 "높은 저항모드"로 모드를 변경시킴으로써, 데이터 "오프" 쓰기가 행해진다.
도 64에서 (2)로 표시된 바와 같이, 상부전극(6207)에 1.6V의 양의 전압을 인가하여 전류를 급격하게 흐르게 함으로써 데이터 "온" 쓰기가 행해진다. 이 동작으로, 모드는 "높은 저항모드"에서 "낮은 저항모드"로 변하고, 데이터 "온"이 쓰여진다. 상술한 바와 같이, 전압이 "높은 저항모드" 또는 "낮은 저항모드"를 설정하기 위해 상부전극(6207)에 인가되는 경우, "오프" 또는 "온" 데이터(상태)가 쓰여질 수 있다.
상술한 방식으로 쓰여진 데이터의 읽기는 0V 내지 1.6V의 적절한 전압이 상부전극(6207)에 인가되는 경우 전류값을 읽음으로써 쉽게 행해질 수 있다. 예를 들어, 도 62에 도시된 소자의 모드상태가 "오프", 즉, "높은 저항모드"인 경우, 0.5V 내지 1.6V의 적절한 전압이 인가될 때, 도 64에서 (1)로 표시된 바와 같이, 전류가 거의 흐르지 않는 것에서 판단될 수 있다.
도 62에 도시된 소자의 모드상태가 "온", 즉, "낮은 저항모드"인 경우, 1V 내지 0.6V의 적절한 전압이 인가될 때, 도 64에서 (2)로 표시된 바와 같이, 전류가 급격히 흐르는 것에서 판단될 수 있다. "높은 저항모드"와 "낮은 저항모드", 즉, "오프" 및 "온" 사이의 전류값에서의 차가 1,000배 이상이므로, "오프" 및 "온"이 용이하게 판단될 수 있다. 심지어 음의 전압범위에서도, "오프" 및 "온"이 0 내지 -1.6V의 전압범위에서 판단될 수 있다.
상술한 메모리의 읽기 동작은 도 62에 도시된 소자가 "높은 저항모드" 또는 "낮은 저항모드"에 있는지 여부를 검사함으로써만 용이하게 행해질 수 있다. 다르게 말하면, 도 62에 도시된 소자가 2개의 모드를 유지할 수 있으면서 동시에 데이터 유지된다. 심지어 양의 전압이 모드를 검사하기 위해 전극에 인가되는 경우에 도, 유지된 모드는 변경되지 않고 데이터는 파괴되지 않는다. 따라서, 도 62에 도시된 기능 소자에 따라, 비파괴 읽기가 가능해진다. 도 62에 도시된 소자는 금속 산화물층(6205)의 저항값이 하부전극층(6203)과 상부전극(6207) 사이에 인가된 전압에 따라 변하므로 비휘발성 메모리 소자로서 기능을 한다. 이 소자는 또한 전류를 제어하기 위해 스위칭 소자로서 사용될 수 있다.
"양의 낮은 저항모드"를 설정하기 위해 쓰기에서, 도 62에 도시된 소자를 동작시키기 위해 전압이 최대가 된다. 그러나, 도 64에 도시된 바와 같이, 전압은 약 기껏해야 1.6V이며, 소비전력도 매우 낮다. 저소비전력은 장치에 매우 이점적이다. 메모리를 사용하는 장치, 예컨대, 이동통신장치, 디지털 일반용 장치, 디지털 이미지 감지장치, 노트북, 개인용 컴퓨터, 및 개인 휴대 정보 단말기(PDA) 뿐만 아니라 모든 컴퓨터, 개인용 컴퓨터, 워크스테이션, 사무용 컴퓨터, 메인프레임(mainframes), 통신유니트, 및 복합기가 소비전력을 줄일 수 있다. 도 62에 도시된 소자를 사용하는 메모리는 또한 10년의 보유주기를 갖는다.
본 발명의 상술한 예에서, 실리콘 기판상에 절연층, 상기 절연층 상에 하부전극층, 상기 하부전극층상에 절연층, 상기 절연층상에 금속 산화물층 및 상기 금속 산화물층 상에 절연층 각각이 ECR 스퍼터링에 의해 형성된다. 그러나, 각 층을 형성하는 방법은 ECR 스퍼터링에 국한되지 않는다. 예컨대, 실리콘 기판상에 형성되는 절연층은 열산화 또는 CVD(화학기상증착) 또는 종래 스퍼터링방법에 의해 형성될 수 있다.
하부전극층은 EB증착, CVD, MBE 또는 IBD와 같은 임의의 다른 성막방법에 의 해 형성될 수 있다. 하부전극층상의 절연층은 ALD, MOCVD, 또는 종래의 스퍼터링에 의해 형성될 수 있다. 금속 산화물층은 또한 상술한 MOD, 종래 스퍼터링방법, PLD, 또는 MOCVD에 의해 형성될 수 있다. 그러나, ECR 스퍼터링이 사용되는 경우, 예컨대, 강유전체의 평평하고 우수한 절연막, 금속막, 및 금속 산화물막을 쉽게 얻을 수 있다.
상술한 실시예에서, 각 층이 형성된 후에, 기판은 일시적으로 대기로 꺼내어진다. 그러나, 각각의 층을 형성하기 위해 ECR 스퍼터링을 구현하도록 진공반송챔버를 통해 처리챔버를 연결시키는 장치를 사용함으로써 구조물을 대기로 꺼내지 않고도 연속 처리에 의해 층들이 형성될 수 있다. 이 장치로, 피처리 기판이 진공상태에 반송되고 따라서 수분부착과 같은 장애에 의한 영향이 방지된다. 따라서, 박막품질과 경계면 특성들이 향상될 수 있다.
일본특허 공개공보 제2003-77911호에 도시된 바와 같이, 각 층이 형성된 후에, 형성된 층의 표면은 특성을 향상시키기 위해 ECR 플라즈마로 조사(照射)될 수 있다. 각 층이 형성된 후에, 형성된 층은 각 층의 특성을 크게 향상시키기 위해 수소 분위기와 같은 적절한 가스 분위기에서 어닐링(열처리)될 수 있다.
소자들을 배열하고 복수의 데이터를 동시에 메모리에 저장하는 것을 "집적"이라고 한다. 소자를 집적시키는 정도를 집적도라 한다. 도 62에 도시된 구조는 매우 단순하고 종래의 메모리 셀에 비하면 집적도를 크게 향상시킬 수 있다. 게이트, 소스 및 드레인 영역을 확보해야만 하는 MOSFETs에 기초한 DRMAs, SRAMs 또는 플래시 메모리에 대해, 집적 한계가 최근에 지적되었다. 그러나, 도 62에 도시된 소자 는 간단한 구조를 사용하고 따라서 현재의 집적 한계에 의해 영향받지 않고 집적도를 증가시킬 수 있다.
상술한 실시예에서, DC 전압이 인가된다. 그러나, 적절한 전압 폭과 크기를 갖는 펄스 전압이 인가되더라도, 상술한 바와 같은 동일한 효과가 얻어질 수 있다. 본 발명의 기본 개념은 도 62에 도시된 바와 같이 절연층과 접촉하는 금속 산화물층을 배열하고 2개의 전극들에 의해 이들 층들을 끼우는 것이다. 이 구조로, 소정의 전압(DC 또는 펄스)이 2개의 전극들 사이에 인가되어 금속 산화물층의 저항값을 변경시키고 높은 저항모드 및 낮은 저항모드를 전환시키는 경우, 결과적으로 메모리 기능이 구현될 수 있다.
예컨대, 도 65a에 도시된 바와 같이, 절연기판(6201a)이 사용될 수 있고 적층된 하부전극층(6203a 및 6203b)이 사용될 수 있다. 도 65b에 도시된 바와 같이, 절연기판(6201a)이 사용될 수 있고, 접촉전극(6203c)이 하부전극층(6203)상에 형성될 수 있다. 도 65c에 도시된 바와 같이, 절연기판(6201a)이 사용될 수 있고, 적층된 상부전극(6207a 및 6207b)이 사용될 수 있다. 도 65d에 도시된 바와 같이, 적층된 하부전극층(6203a 및 6203b)이 사용될 수 있고 적층된 상부전극(6207a 및 6207b)이 사용될 수 있다.
도 66a에 도시된 바와 같이, 유리 또는 석영으로 제조된 절연기판(6601)이 사용될 수 있다. 이 경우, 도 66b에 도시된 바와 같이, 관통구멍이 기판(6601)에 형성되어 플러그를 형성할 수 있고, 전기접촉이 기판(6601)의 하부면(하부전극층(6103)이 형성되는 면에 마주보는 면)에 형성될 수 있다. 이 구조로, 본 발명은 예컨대, 처리를 용이하게 하기 위해 유리 기판에 적용될 수 있다. 632.8㎚의 파장에서 측정된 약 2.6의 굴절률을 갖는 금속 산화물층(6205)은 광학적으로 투명하므로, 도 66a 및 도 66b에 도시된 구조가 디스플레이에 적용될 수 있다. 금속 산화물층(6205)은 간섭색이 발생되는 10 내지 200㎚의 범위의 두께로 형성되는 경우, 착색된 상태의 시상효과(visual effect)가 얻어질 수 있다.
도 67a에 도시된 바와 같이, 예컨대 금속으로 제조된 도전성 기판(6701)이 사용될 수 있다. 도 67b에 도시된 바와 같이, 기판(6701)에 접촉한 하부전극(6702)이 형성될 수 있고, 절연층(6703), 금속 산화물층(6204), 절연층(6705) 및 상부전극(6706)이 하부전극상에 형성될 수 있다. 도 67b에 도시된 구조에서, 소정의 전기신호가 기판(6701)과 상부전극(6706) 사이에 인가될 수 있다.
도 68에 도시된 바와 같이, 절연층(6802), 금속 산화물층(6803), 절연층(6804), 및 상부전극(6805)이 금속판(6801)상에 형성될 수 있다. 이 구조에서, 금속판(6801)은 하부전극층으로서 사용된다. 구성원소들이 높은 열전도도를 갖는 금속판(6801)상에 형성되는 도 68에 도시된 구조로, 더 큰 냉각효과를 얻을 수 있고, 안정적인 소자동작이 기대될 수 있다.
금속 산화물층이 두꺼워짐에 따라, 전류가 더욱 더 흐르기 어려워지고, 저항이 증가된다. 저항값에서의 변화를 사용하여 메모리가 구현되는 경우, 각각의 온 상태 및 오프 상태에서의 저항값이 중요하다. 예컨대, 금속 산화물층이 두꺼워지는 경우, 온 상태에서의 저항값이 증가된다. 큰 S/N비를 확보하는 것이 어렵기 때문에, 메모리의 상태는 판단하기가 어렵다. 한편, 금속 산화물층이 얇고, 누설전류가 지배적인 경우, 메모리 정보가 거의 유지될 수 없고 오프 상태의 저항값이 증가된다. 따라서, 높은 S/N 비를 확보하기가 어렵다.
따라서, 금속 산화물층은 바람직하기로는 최적의 두께를 갖는다. 예컨대, 누설전류의 문제가 고려되는 경우, 금속 산화물층은 두께가 적어도 10㎚일 수 있다. 온 상태에서의 저항값이 고려되는 경우, 금속 산화물층은 바람직하게는 200㎚ 미만이다. 본 발명에 의해 행해진 실험에서, 금속 산화물층의 두께가 30 내지 100㎚인 경우에, 메모리 동작이 확인되었다. 금속 산화물층의 두께가 50㎚인 경우에 가장 만족스러운 상태를 얻었다.
심지어 하부전극층상의 절연층에도 더 바람직한 두께가 있다. 더 구체적으로, ECR 스퍼터링에 의한 절연층을 형성하는데 있어, 두께가 더 작아질수록, 누설전류가 더 많이 흘러 전류밀도를 증가시킨다. 한편, 두께가 증가하는 경우, 전류밀도는 감소된다. 이는 두께가 너무 작은 경우, 절연층의 특성을 얻을 수 없음을 나타낸다. 두께가 너무 크면, 금속 산화물층에 인가되는 전압이 작아져서 높은 S/N비를 확보하기가 어렵고 메모리 상태를 판단하기 어렵다. 상술한 바와 같이, 절연층은 금속 산화물층과 결합하여 최적의 두께를 갖는 것이 바람직하다.
예컨대, 누설전류의 문제가 고려되고 SiO2막이 사용되는 경우, 두께는 약 1 내지 3㎚인 것이 바람직하다. Ta2O3막은 두께가 적어도 3 내지 5㎚일 수 있다. 저항값의 크기 문제가 고려되는 경우, 절연층은 두께가 20㎚ 이상인 것이 바람직하다. 본 발명자에 의해 행해진 실험에서, SiO2 및 Ta2O3로 제조된 절연층이 3 내지 5㎚의 두께를 가지는 경우에 상술한 메모리 동작이 확인되었다.
상기 설명에서, 한 기능 소자를 예로 들었다. 그러나, 후술되는 바와 같이, 복수의 기능 소자들이 배열되고 집적될 수 있다. 예컨대, 도 69a에 도시된 바와 같이, 공통 하부전극층(6902), 절연층(6903), 금속 산화물층(6904), 절연층(6905)이 절연기판(6901)상에 형성된다. 소정거리로 서로 이격된 복수의 상부전극들(6906)이 절연층(6905)상에 형성되어 있다. 즉, 복수의 기능 소자들이 복수의 상부전극들(6906)에 대응하여 배열되어 있다.
금속 산화물층(6904) 또는 절연층(6903 또는 6095)은 금속과 같은 도체보다 훨씬 낮은 전도도를 가지며 따라서 공통으로 사용될 수 있다. 이 경우, 가공 공정이 생략될 수 있기 때문에, 생산성이 증가될 수 있어, 산업적인 관점에서 큰 이점이 발생한다. 복수의 상부전극들(6906)에 대응하는 기능 소자들 사이의 거리가 예컨대 전도도를 고려하여 설정되는 경우, 안정적인 동작이 기대될 수 있다.
도 69b에 도시된 바와 같이, 공통 하부전극층(6902)이 절연기판(6901)상에 형성될 수 있고, 절연층(6913), 금속 산화물층(6914), 절연층(6915), 및 상부전극(6916)을 각각 포함하는 복수의 소자들이 하부전극층(6902)상에 배열될 수 있다. 예컨대, 금속 산화물막이 RIE, ICP 에칭 또는 ECR 에칭과 같은 방법을 사용하여 형성되고 처리되는 경우, 개개의 금속 산화물층(6914)이 형성될 수 있다. 소자들이 이런 식으로 분리되는 경우, 소자들 사이의 거리가 더 단축될 수 있고, 집적도가 더 높아질 수 있다.
도 69c에 도시된 바와 같이, 공통 하부전극층(6902)과 절연층(6903)이 절연 기판(6901)상에 형성될 수 있고, 금속 산화물층(6914), 절연층(6915), 및 상부전극(6916)을 각각 포함하는 복수의 소자들이 절연층(6903)상에 배열될 수 있다. 도 69d에 도시된 바와 같이, 절연층(6913), 금속 산화물층(6914), 및 각 소자의 절연층(6915)의 측면은 절연측벽(6917)으로 덮여질 수 있다. 도 69e에 도시된 바와 같이, 공통 하부전극층(6902)과 절연층(6903)이 절연기판(6901)상에 형성될 수 있고, 금속 산화물층(6914), 절연층(6915), 및 상부전극(6916)을 각각 포함하는 복수의 소자들이 절연층(6903)상에 배열될 수 있으며, 각 소자의 금속 산화물층(6914)의 측면은 절연측벽(6918)으로 덮여질 수 있다.
도 70에 도시된 바와 같이, 공통 하부전극층(6902)이 절연기판(6901)상에 형성될 수 있고, 절연층(6913), 금속 산화물층(6914), 절연층(6915), 및 상부전극(6916)을 각각 포함하는 복수의 소자들이 하부전극층(6902)상에 배열될 수 있고, 절연층(6926)은 서로 이격되어 있는 복수의 금속 산화물층(6914)의 측면 공간을 채우도록 형성될 수 있다. 소자들에 대응하여 개별적으로 형성된 복수의 금속 산화물층(6194)들 사이 부분이 절연체로 덮여지는 경우, 기능 소자들 사이의 누설전류가 줄어들 수 있고, 소자의 안정성이 증가될 수 있다.
복수의 기능 소자들이 배열되어 있으며, 더 구체적으로, n개 소자들은 X 방향으로 배열되어 있고, m개 소자들은 Y 방향으로 배열되어 있다. X 방향 버스들은 하부전극층들에 접속되어 있고, Y 방향버스들은 상부전극들에 접속되어 있다. 선택신호 스위칭 기능을 갖는 프로세서 유니트가 각각의 X 방향 버스 및 Y 방향 버스에 접속되어 있다. 이 구조로, 각 소자를 접속할 수 있는 메모리가 무작위적으로 구현 될 수 있다.
금속 산화물층(6205)에서의 저항변화도 또한 상술한 소자와 같이 전류에 의해 제어될 수 있다. 금속 산화물층(6205)에서의 저항변화는 전압 펄스에 의해 제어될 수 있다. 소자는 또한 스위칭 소자로서 사용될 수 있다.
이 실시예의 금속 산화물층(6205)을 사용하는 도 62에 도시된 소자에 따르면, DC 전압이 하부전극층(6703)과 상부전극(6207) 사이에 인가될 때 전류-전압 특성은 도 71에 도시된 바와 같이 양의 측 인가전압을 변경함으로써 다른 낮은 저항상태로 변하게 된다. 이들은 각각의 상태의 리드 전압에서의 전류값에 해당한다. 따라서, 사각형, 원 및 삼각형으로 표시된 3개의 상태(3개의 값)를 갖는 메모리가 구현될 수 있다. 예컨대, 리드 전압이 약 0.5V인 경우, 3원 메모리가 구현될 수 있다. 각 상태를 바꾸기 전에, -2V의 전압이 하부전극층(6203)에 인가되어 상태를 높은 저항상태로 되돌린다(리셋).
도 1에 도시된 소자의 강유전체층(104)이 실온(약 20℃ 내지 24℃)에서 형성되는 경우를 다음에 설명한다. 하부전극층(103)은 Pt-Ti로 제조된다. 이에 따라 형성된 소자에서, 전원장치로부터의 전압을 하부전극층(103)과 상부전극(105) 사이에 인가하였을 때, 전압 인가시에 흐르는 전류를 전류계로 측정하였고, 도 72에 도시된 바와 같은 결과를 얻었다. 인가된 전압이 0V로 높아진 경우, 도 72에 (1)로 표시된 바와 같이, 양의 높은 저항모드가 먼저 얻어진다. 인가된 전압이 1.6V를 초과하는 경우, (2)로 표시된 바와 같이, 급격한 전류흐름이 측정된다. 전압인가가 일시적으로 중단된다. 그런 후 양의 전압이 다시 인가되는 경우, (3)으로 표시된 바 와 같이, 양의 낮은 저항모드가 얻어진다.
(3)으로 표시된 바와 같이, 양의 낮은 저항모드에서 상부전극(105)에 음의 전압을 인가하는 경우, (4)로 표시된 바와 같이, 음의 낮은 저항모드가 얻어진다. 음의 전압을 상부전극(105)에 인가한다. 인가된 전압이 -0.8V를 초과하는 경우, (5)로 표시된 전이상태가 얻어지고, 저항값이 급격히 증가된다. 이 상태 후에, (6)으로 표시된 음의 높은 저항모드가 얻어진다. 상태 (1) 내지 (6)을 반복해서 관찰하였다.
상술한 바와 같이 동일한 ECR 스퍼터링에 의한 낮은 온도에서 형성된 강유전체층(104)을 투과전자 현미경으로 관찰하였을 때, 도 73에서의 관찰결과에 도시된 바와 같이 전체 박막이 비정질 상태에 있는 것을 확인하였다. 약 3 내지 10㎚의 입자크기를 갖는 복수의 미립자들이 전체 박막에 분산되는 것이 또한 확인되었다. 그러나, 약 10㎚ 크기를 갖는 부분도 또한 복수의 더 미세한 입자들의 응집으로서 간주될 수 있다. 미립자들의 비스무스 함량은 티타늄 또는 산소보다 더 큰 것이 또한 확인된다. 이 상태는 ECR 스퍼터링에 의해 형성된 금속 산화물막의 특징이고 성막과정에서 박막이 ECR 플라즈마로 조사(照射)됨에 따라 막표면에서 원자의 이동이 조장되었기 때문에 발생된 것으로 추정된다.
도 1에 도시된 소자의 강유전체층(104)이 약 150℃에서 형성되는 경우를 다음에 설명한다. 하부전극층(103)은 Pt-Ti로 제조된다. 기판(101)은 플라스틱으로 제조된다. 이에 따라 형성된 소자에서, 전원장치로부터 전압을 하부전극층(103)과 상부전극(105) 사이에 인가하고(음의 전압이 상부전극(105)에 인가되고), 전압인가 시에 흐르는 전류를 전류계로 측정한 경우, 도 74에 도시된 결과를 얻었다. 먼저, 도 74에서 (1)로 표시된 바와 같이, 음의 높은 저항모드를 얻었다. 인가된 전압이 -2V를 초과하는 경우, (2)로 표시된 바와 같이, 급격한 전류흐름이 측정된다. 전압인가가 일시적으로 중단된다. 그런 후 양의 전압이 인가되는 경우, (3)으로 표시된 바와 같이, 음의 낮은 저항모드를 얻었다.
(3)으로 표시된 바와 같이, 음의 낮은 저항모드에서 상부전극(105)에 양의 전압을 인가하는 경우, (4)로 표시된 바와 같이, 양의 낮은 저항모드를 얻었다. 양의 전압을 상부전극(105)에 인가한다. 인가된 전압이 0.8V를 초과하는 경우, (5)로 표시된 전이상태가 얻어지고, 저항값이 급격히 증가한다. 이 상태 후에, (6)으로 표시된 바와 같이, 양의 높은 저항모드가 얻어진다. 상태 (1) 내지 (6)이 반복해서 관찰된다. 상술한 조건에서, 강유전체층(104)은 거의 투명하다. 투명한 재료가 기판에 사용되고 전극들이 예컨대 ITO로 제조된 투명 전극으로서 형성되는 경우, 광학적으로 투명한 소자가 형성될 수 있다.
도 31에 도시된 소자의 강유전체층(3104)이 약 450℃에서 형성되는 경우를 다음에 설명한다. 하부전극층(3103)은 Ru로 제조된다. 이에 따라 형성된 소자에서, 전원장치로부터 전압을 하부전극층(3103)과 상부전극(3106)사이에 인가하고(음의 전압이 상부전극(3106)에 인가되고), 전압인가시에 흐르는 전류를 전류계로 측정한 경우, 도 75에 도시된 결과를 얻었다. 먼저, 도 75에서 (1)로 표시된 바와 같이, 음의 높은 저항모드를 얻었다. 인가된 전압이 -3V를 초과하는 경우, (2)로 표시된 바와 같이, 급격한 전류흐름이 측정된다. 그런 후 양의 전압을 인가한 경우, (3)으 로 표시된 바와 같이, 음의 낮은 저항모드를 얻었다.
(3)으로 표시된 바와 같이, 음의 낮은 저항모드에서 상부전극(3106)에 양의 전압을 인가하는 경우, (4)로 표시된 바와 같이, 양의 낮은 저항모드를 얻었다. 양의 전압을 상부전극(105)에 인가한다. 인가된 전압이 9V를 초과하는 경우, (5)로 표시된 전이상태가 얻어지고, 저항값이 급격히 증가한다. 이 상태 후에, (6)으로 표시된 바와 같이, 양의 높은 저항모드가 얻어진다. 상태 (1) 내지 (6)이 반복해서 관찰된다.
상술한 도 74에 도시된 특성을 띠는 소자의 데이터 보유특성을 아래에 설명한다. 도 76에 도시된 바와 같이, 먼저, 높은 저항모드에서 상부전극(3106)에 양의 전압을 인가하는 경우, 약 10-6A의 전류값이 측정된다. 이 상태에서, -4V 이상의 음의 전압이 상부전극(3106)에 인가되는 경우, 약 2×10-3A의 전류가 흐르는 낮은 저항모드가 설정된다. 상술한 소자에 따르면, 이러한 낮은 저항모드는 도 76에서의 외삽선으로부터 명백한 바와 같이 10년 이상의 안정성을 갖는다.
도 1에 도시된 소자의 강유전체층(104)이 약 430℃에서 형성되는 경우를 다음에 설명한다. 하부전극층(103)은 Ru로 제조된다. 상부전극(105)은 티타늄으로 제조된 상층과 백금으로 제조된 하층을 갖는다. 이에 따라 형성된 소자에서, 전원장치로부터 전압을 하부전극(103)과 상부전극(105) 사이에 인가하고, 전압인가시에 흐르는 전류를 전류계로 측정한 경우, 도 77에 도시된 결과를 얻었다. 인가된 전압이 0V로 높아진 경우, 먼저, 도 77에서 (1)로 표시된 바와 같이, 양의 높은 저항모 드가 얻어진다. 인가된 전압이 2.5V를 초과하는 경우, (2)로 표시된 바와 같이, 급격한 전류흐름이 측정된다. 전압인가가 일시적으로 중단된다. 그런 후 양의 전압을 다시 인가한 경우, (3)으로 표시된 바와 같이, 양의 낮은 저항모드를 얻었다.
(3)으로 표시된 바와 같이, 양의 낮은 저항모드에서 상부전극(105)에 음의 전압을 인가하는 경우, (4)로 표시된 바와 같이, 음의 낮은 저항모드를 얻었다. 음의 전압을 상부전극(105)에 인가한다. 인가된 전압이 -1.8V를 초과하는 경우, (5)로 표시된 전이상태가 얻어지고, 저항값이 급격히 증가한다. 이 상태 후에, (6)으로 표시된 바와 같이, 음의 높은 저항모드가 얻어진다. 상태 (1) 내지 (6)이 반복해서 관찰된다.
상술한 강유전체층(104) 또는 강유전체층(3104)과 같은 금속 산화물층에 2개의 상태를 보유하는 것이 다음에 검사된다. 도 7의 C, 도 7의 c 및 도 73에 도시된 상태가 관찰되는 금속 산화물층에서, 개략적으로 실선으로 표시된 도전경로(7802)가 도 78에 도시된 바와 같이 복수의 분산된 미립자들(7801) 사이에 형성되므로, 낮은 저항모드가 발생하는 것으로 추정된다. 도전경로(7802)는 나노크기의 미립자들(7801) 사이의 양자 터널링, 홀이나 전자가 호핑, 또는 산소결함들에 의해 형성되는 것으로 추정된다. 많은 경우, 단지 하나의 도전경로(7802)만이 형성될 수 있지만 또한 복수의 도전경로들(7802)이 형성된다. 소정 개수의 도전경로(7802)가 형성되는 경우, 전압이 인가되는 전극 사이의 저항값이 감소되고, 도 79에 도시된 낮은 저항모드가 얻어진다.
도 80에 도시된 바와 같이, 인가된 전압의 극성이 변하면, 일부 또는 모든 도전경로들(7802)이 사라지고, 전극들 사이의 저항값이 급격히 증가한다. 도 81에 도시된 바와 같이, 낮은 저항모드가 높은 저항모드로 변한다. 전극들 사이에 전류를 흐르게 하는 전압이 이 높은 저항모드에서 인가되는 경우, 복수의 도전경로들(7802)이 도 82에서와 같이 다시 형성된다. 따라서, 전류가 급격히 흐르고, 도 83에 도시된 바와 같이, 상기 모드는 낮은 저항모드로 변하게 된다.
상술한 예에서, 다른 극성을 갖는 전압을 인가함으로써 높은 저항모드와 낮은 저항모드 사이의 전환이 행해진다. 그러나, 본 발명은 이에 국한되지 않는다. 높은 저항상태와 낮은 저항상태 사이의 전환은 또한 후술되는 바와 같이 동일한 극성을 갖는 다른 전압을 인가함으로써도 행해질 수 있다. 아래의 경우에서는, 금속 산화물층이 450℃에서 형성된다. 예컨대, 도 84에 도시된 바와 같이, -3.5V 이상의 전압이 (1)로 표시된 바와 같이 음의 낮은 저항상태에서 상부전극에 인가되는 경우, (2)로 표시된 바와 같이 급격한 전류 흐름이 발생된다. 그런 후, 음의 전압이 다시 인가되는 경우, (3)으로 표시된 바와 같이, 음의 낮은 저항상태가 얻어지고 유지된다.
-1V 이상의 음의 전압이 음의 낮은 저항상태에 인가되는 경우, 천이가 발생하고, (5)로 표시된 바와 같이, 상기 상태는 낮은 저항상태로 변하게 된다. -3.5V 이하의 전압에서, 이 상태는 유지된다. -3.5V 이상의 전압이 인가되는 경우, (6)으로 표시된 급격한 전류 흐름이 발생되고, 상기 상태는 음의 낮은 저항상태로 변하게 된다. 인가된 전압의 방향(전압이 인가되는 전극)이 바뀌면, 상술한 전압들이 양의 값을 갖는 것을 제외하고는 상술한 바와 같은 동일한 상태를 얻을 수 있다.
동일한 극성을 갖는 전압을 인가함으로써 펄스 구동이 또한 실행될 수 있다. 소자의 상태가 -0.1V의 관찰전압으로 확인되는 경우, 도 85에 도시된 바와 같이, 소자는 약 10-8A의 전류를 갖는 높은 저항상태에 있다. 심지어 측정이 -0.1V의 관찰전압에서 4번 실행되더라도, 높은 저항상태가 유지된다. 이 상태에서, 빈 화살표로 표시된 바와 같이, 500㎲의 폭을 갖는 -5.0V의 펄스 전압이 한번 인가되고, -0.1V의 관찰전압으로 측정이 행해진다. 약 10-4A의 전류가 측정된다. 즉, 낮은 저항상태가 설정된다. 심지어 측정이 -0.1V의 관찰전압에서 4번 행해지더라도, 낮은 저항상태가 유지된다. 이 상태에서, 검은색 화살표로 표시된 바와 같이, 1㎲의 폭을 갖는 3.0V의 펄스 전압이 10번 인가되고, -0.1V의 관찰전압으로 측정이 행해진다. 약 10-9A의 전류가 측정된다. 즉, 높은 저항상태가 설정된다. 적절한 펄스 전압이 동일한 방식으로 인가되는 경우, 높은 상태 및 낮은 상태가 반복해서 관찰된다.
본 발명의 또 다른 실시예를 첨부도면을 참조로 설명한다. 도 86a 및 도 86b는 본 발명의 실시예에 따른 3단자 소자의 구성예를 개략적으로 도시한 개략적인 횡단면도이다. 도 86a 및 도 86b에 도시된 3단자 소자는 예컨대 단결정 실리콘으로 제조된 기판(8601)상에, 절연층(8602), 게이트 전극(8603), Bi, Ti, 및 O를 함유하고 두께가 약 10 내지 200㎚인 금속 산화물층(8604), 소스 전극(8605), 및 드레인 전극(8606)을 구비한다. 상술한 구조를 갖는 3단자 소자에서, 도 86a에 도시된 바와 같이 전위가 인가되는 상태를 쓰기 상태로 정의하고, 도 86b에 도시된 바와 같 이 전위가 인가되는 상태를 읽기 상태로 정의한다.
기판(8601)은 반도체, 절연체, 및 금속과 같은 도전성 재료 중 어느 하나로 제조될 수 있다. 기판(8601)이 절연재료로 제조되는 경우, 절연층(8602)은 생략될 수 있다. 기판(8601)이 도전성 재료로 제조되는 경우, 절연층(8602)과 게이트 전극(8603)은 생략될 수 있다. 이 경우, 도전성 재료로 제조된 기판(8601)은 게이트 전극으로서 사용된다. 게이트 전극(8603), 소스 전극(8604), 및 드레인 전극(8605)은 백금(Pt), 루테늄(Ru), 금(Au) 및 은(Ag)과 같은 귀금속을 함유하는 전이금속으로 제조될 수 있다. 전극은 질화 티타늄(TiN), 질화 하프늄(HfN), 루테늄산 스트론튬(SrRuO2), 산화아연(ZnO), 산화인듐주석(ITO) 또는 불화 란탄(LaF3)과 같은 전이금속의 질화물, 산화물, 또는 불화물 등의 화합물, 또는 이들을 적층함으로써 형성된 복합막으로 제조될 수 있다.
도 86a 및 도 86b에 도시된 3단자 소자의 상세한 구성예를 설명한다. 예컨대, 게이트 전극(8503)은 두께가 10㎚인 루테늄막이다. 금속 산화물층(8604)은 Bi 및 Ti를 함유하고 두께가 40㎚인 금속 산화물로 제조된다. 소스 전극(8605)과 드레인 전극(8606)은 금으로 제조된다. 금속 산화물층(8604)은 층의 상태, 전기적 특성 및 전기적 초기화 관점을 포함하여 상술한 강유전체층(104), 강유전체층(3104), 강유전체층(4705), 금속 산화물층(6205)의 특성과 동일한 특성을 갖는다. 소스 전극(8605)과 드레인 전극(8606) 사이의 간격은 예컨대 1㎜이다. 상술한 바와 같이, 기판(8601)과 절연층(8602)의 구조는 상술한 구조에 국한되지 않으며, 임의의 다른 재료도 또한 전기적 특성에 영향을 끼치지 않는다면 적절하게 선택될 수 있다.
본 발명에 따른 3단자 소자에 포함된 금속 산화물층(8604)을 다음에 상세히 설명한다. 상술한 강유전체층(104) 또는 금속 산화물층(6205)과 같이, 금속 산화물층(8604)은 기저층, 즉, Bi4T3O12의 화학양론적 조성에 비해 과도한 양의 티타늄을 함유한 층에 약 3 내지 15㎚의 입자 크기를 갖는 Bi4T3O12 결정의 복수의 미결정립들 또는 미립자들을 분산시킴으로써 형성된다. 기저층은 비스무스 함량이 거의 0인 TiOx일 수 있다. 다르게 말하면, 기저층은 2개의 금속을 함유하고 한 금속의 함량이 화학양론적 조성에 비하여 적은 금속 산화물로 제조된다.
금속 산화물층(8604)을 사용하는 3단자 소자에 따르면, 상술한 바와 같이, 2개의 상태(온 및 오프)가 유지될 수 있다. 도 86a 및 도 86b에 도시된 3단자 소자의 특성을 설명한다. 게이트 전극(8603), 소스 전극(8605), 및 드레인 전극(8606) 사이에 전압을 인가함으로써 특성들을 조사하였다. 전원장치로부터 전압을 게이트전극(8606), 소스 전극(8605), 및 드레인 전극(8606) 사이에 전압을 인가하고, 게이트 전극(8606)으로부터 소스 전극(8605)과 드레인 전극(8606)으로 흐르는 전류를 전류계로 측정한 경우, 도 86c에 도시된 결과를 얻었다. 도 86c를 참조하면, 세로좌표는 양의 방향이 게이트 전극(8603)으로부터 소스 전극(8605)과 드레인 전극(8606)의 방향으로 설정되어 있는 전류의 값을 나타낸다.
도 86c 및 본 발명의 3단자 실시예의 동작원리를 아래에 설명한다. 본 명세서에 기술된 전압값과 전류값은 단지 실제 소자에서 측정된 예이다. 따라서, 현상 은 아래의 수치에 한정되지 않는다. 다른 수치들도 또한 재료, 소자에 실제로 사용된 각 박막의 두께, 및 다른 조건에 따라 측정될 수 있다.
도 86c는 게이트 전극(8603)에 인가된 전압(게이트 전압)이 0으로부터 음의 방향으로 감소되다가, 0으로 다시 복귀하여 양의 방향으로 증가되다가, 최종적으로 다시 0으로 복귀하는 경우, 금속 산화물층(8604)에 흐르는 전류값의 히스테리시스 특성을 도시한 것이다. 게이트 전극(8603)에 인가된 게이트 전압이 점차적으로 음의 방향으로 0V로부터 감소되는 경우, 금속 산화물층(8604)에 흐르는 음의 전류는 비교적 작다(0.1V에서 약 -0.12㎃).
전압이 -0.4V를 초과하는 경우, 음의 전류값이 증가하기 시작한다. 전압이 약 -1V까지 감소된 후에, 음의 전압이 감소된다. 음의 전류값은 이전 전류값보다 더 큰 절대값을 갖는 음의 전류가 흐르는 상태를 유지하면서 감소된다. 이 때, 전류값은 -0.1V에서 약 -0.63㎃이다. 저항값은 이전 상태보다 약 5배 더 낮아지고, 전류가 쉽게 흐른다. 인가된 게이트 전압이 0으로 복귀하면, 전류값도 또한 0이 된다.
다음으로, 양의 게이트 전압이 게이트 전극(8603)에 인가된다. 이 상태에서, 양의 게이트 전압이 낮은 경우, 비교적 큰 양의 전류가 이전 히스테리시스(0.1V에서 약 0.63㎃)에 따라 흐른다. 양의 게이트 전압이 약 0.7V까지 인가되는 경우, 양의 전류가 갑자기 감소된다. 최종적으로, 인가된 양의 게이트 전압은 +1V에서 0V까지 감소되고, 전류가 거의 흐르지 않는 상태를 유지하면서 양의 전류값도 또한 감소되고 0으로 복귀하게 된다. 이 때, 양의 전류는 0.1V에서 약 0.12㎃이다.
금속 산화물층(8604)에 흐르는 전류의 상술한 히스테리시스는 금속 산화물층(8604)의 저항값이 게이트 전극(8603)에 인가된 게이트 전압에 따라 변하기 때문에 발생하는 것으로 여겨진다. 소정 크기 이상의 음의 게이트 전압(Vw1)이 인가되는 경우, 금속 산화물층(8604)은 전류가 쉽게 흐르는 "낮은 저항상태"(온 상태)로 변한다. 소정 크기의 양의 게이트 전압(Vw0)이 인가되는 경우, 금속 산화물층(8604)은 전류가 흐르기 힘든 "높은 저항상태"(오프 상태)로 변한다.
금속 산화물층(8604)은 2개의 안정적인 상태, 즉, 낮은 저항상태와 높은 저항상태를 갖는다. 온 상태 또는 오프 상태는 소정 크기 이상의 상술한 양 또는 음의 전압이 인가되지 않는 한 유지된다. 상술한 Vw0의 값은 약 +1V이다. Vw1 값은 약 -1V이다. 높은 저항상태 대 낮은 저항상태의 비는 약 10 대 100이다. 금속 산화물층(8604)의 저항이 게이트 전압에 의해 전환되는 상술한 현상이 이용되는 경우, 비파괴적인 읽기 동작을 할 수 있는 비휘발성 기능 소자가 도 86a 및 도 86b에 도시된 3단자 소자에 의해 실현될 수 있다.
DC 전압을 사용하여 도 86a 및 도 86b에 도시된 3단자 소자가 동작되는 경우를 다음에 설명한다. 먼저, 낮은 저항 천이전압 Vw1 보다 더 크거나 같은 음의 게이트 전압이 금속 산화물층(8604)을 낮은 저항상태로 변하게 인가된다. 전류가 소스 및 드레인 사이에 쉽게 흐르는 온 상태가 얻어진다. 온 상태는 리드 전압 VR에서 소스오 드레인 사이에 전류값 JR1을 측정함으로써 읽어낼 수 있다. 충분한 저항비를 얻어내고 상태천이를 야기하지 않도록, 리드 전압 VR로서, 이러한 적은 값을 선택하는 것이 중요하다(상기 예에서 약 0.1V). 따라서 읽기는 낮은 저항상태, 즉, 온 상태를 파괴하지 않고도 여러번 행해질 수 있다.
한편, 높은 저항 천이전압 Vw0 이상의 양의 게이트 전압이 인가되는 경우, 금속 산화물층(8604)은 높은 저항상태, 즉, 전류가 소스와 드레인 사이에 거의 흐르지 않는 오프 상태로 변한다. 오프 상태는 또한 리드 전압 VR(JR1/JR9≒10 대 100)에서 소스와 드레인 사이에 전류값 JR0를 측정함으로써 읽어낼 수 있다. 전극들에 전압이 인가되지 않는 경우, 금속 산화물층(8604)은 각 상태를 유지하기 위해 비휘발성을 갖는다. 쓰기 및 읽기 이외에, 어떠한 전압도 인가될 필요가 없다. 이 소자는 또한 전류를 제어하기 위한 스위칭 소자로서 사용될 수 있다.
다른 전압들이 게이트 전극(8603)에 인가되는 경우 소스 전극(8605)과 드레인 전극(8606) 사이에 흐르는 전류(소스-드레인 전류)에서의 변화를 설명한다. 도 87에 도시된 바와 같이, +1V의 게이트 전압이 오프 상태로 설정된 후에, 소스와 드레인 사이에 인가된 리드 전압이 0 내지 0.15V 범위내에 있을 때 소스-드레인 전류는 거의 흐르지 않는다. 한편, -1V의 게이트 전압이 온 상태를 설정하도록 인가되는 경우, 소스와 드레인 사이에 인가된 리드 전압은 0V에서 0.15V 로 높아지고, 소스-드레인 전류는 리드 전압에서 증가에 거의 비례하여 더 큰 양으로 흐른다. 온 상태에서, 0.15V에서 약 0.5㎃의 소스-드레인 전류가 측정된다. 상술한 바와 같이, 도 86a 및 86b에 도시된 3단자 소자에 따르면, 소스-드레인 전류는 게이트 전압에 의해 제어될 수 있다.
양 또는 음의 게이트 전압이 단지 한번만 인가되는 경우, 상태는 대응하는 온 또는 오프 상태로 변하고, 도 99에 도시된 바와 같이, 그 상태가 유지된다. 도 88은 +1V 또는 -1V의 전압이 게이트 전극(8603)에 인가되고, 그런 후 0.15V의 리드 전압이 소스 전극(8605)과 드레인 전극(8606) 사이에 인가되는 경우 소스와 드레인 사이에 흐르는 전류에서의 변화를 나타낸 것이다.
소스 전극(8605)이 개방으로 설정되고, 이 상태에서, 게이트 전압이 온 또는 오프 상태를 설정하도록 인가되는 경우를 설명한다. 이 경우, 게이트 전압이 게이트 전극(8603)과 드레인 전극(8606) 사이에 인가된다. 상태는 소스 전극(8605)과 드레인 전극(8606) 사이에 0.2V까지 리드 전압을 인가하고, 이 상태에서, 소스와 드레인 사이에 흐르는 전류를 측정함으로써 읽어내진다.
도 89에 도시된 바와 같이, +1V의 게이트 전압이 오프상태를 설정하도록 인가된다. 그 후, 소스와 드레인 사이에 인가된 리드 전압이 0V 내지 0.2V까지 감소된다. 그런 후 어느 정도의 전류가 소스와 드레인 사이에 흐른다. 0.2V의 리드 전압에서, 약 0.1㎃의 전류가 소스와 드레인 사이에 흐른다. 반대로, -1V의 게이트 전압이 온 상태를 설정하도록 인가된다. 그 후, 소스와 드레인 사이에 인가된 리드 전압은 0V 내지 0.2V까지 증가한다. 그런 후, 더 큰 소스-드레인 전류가 리드 전압에서의 증가에 거의 비례하여 흐른다. 온 상태에서, 약 0.4㎃의 소스-드레인 전류가 0.2V의 리드 전압에서 측정된다. 따라서, 소스 전극(8605)이 오픈으로 설정되고, 게이트 전압이 이 상태에 인가되더라도, 도 86a 및 도 86b에 도시된 3단자 소 자가 온/오프 동작을 수행할 수 있다.
그러나, 소스 전극(8605)이 개방으로 설정되고, 이 상태에서, 게이트 전압이 오프상태를 설정하도록 인가되는 경우, 리드 전압이 증가될 때, 상술한 바와 같이, 어느 정도의 전류가 소스와 드레인 사이에 흐른다. 소스 전극(8605)이 개방으로 설정되고, 게이트 전압이 이 상태에서 인가되는 경우, 인가된 전압은 선택적으로 드레인 전극(8606) 아래 영역에 따라 선택적으로 작동된다. 상술한 결과는 이런 이유로 인해 관찰되는 것으로 추정된다. 이 결과로부터 알 수 있는 바와 같이, 소스-드레인 전류가 소스 전극(8605), 상기 소스 전극(8605)의 아래 영역에 있는 금속 산화물층(8604), 게이트 전극(8603), 드레인 전극(8606)의 아래 영역에 있는 금속 산화물층(8604) 및 드레인 전극(8606)으로부터 형성된 경로를 통해 흐르는 것으로 추정된다.
도 86a 및 도 86b에 도시된 3단자 소자에서 온 및 오프 상태의 특성을 보유하는 것에 대해, 도 1에 도시된 상술한 소자와 같이, 적어도 1,000분의 보유시간이 보장된다. 상기 설명에서, 인가된 게이트 전압은 DC 전압이다. 그러나, 적절한 폭과 크기를 갖는 펄스 전압을 인가함으로써도 동일한 효과를 얻을 수 있다.
도 86a 및 도 86b에 도시된 3단자 소자를 제조하는 방법의 예를 다음에 설명한다. ECR 플라즈마 스퍼터링을 사용하여 각각이 박막을 형성하는 방법을 아래에 설명한다. 그러나, 본 발명은 이에 국한되지 않으며 임의의 다른 성막기술이나 방법도 물론 사용될 수 있다.
도 90a에 도시된 바와 같이, 주평면 상의 (100) 면 방위와 1 내지 2 Ω㎝의 저항률을 갖는 p형 실리콘 기판(8601)이 제조된다. 기판(8601)의 표면은 황산 및 과산화수소의 혼합물용액, 순수한 물, 및 불화수소 용액에 의해 세정되고 건조된다. 상기 세정되고 건조된 기판(8601)상에 절연층(8602)이 형성된다. 절연층(8602)을 형성하는데 있어, 예컨대, 상술한 ECR 스퍼터링 장치 및 타겟으로서 순수한 실리콘(Si)이 사용된다. Si-O 분자에 의한 메탈모드(metal mode)에서 절연층(8602)이 플라즈마 가스로서 아르곤(Ar)과 산소 가스를 사용한 ECR 스퍼터링에 의해 그 표면을 덮을 정도의 두께로 실리콘 기판(8601)상에 형성된다.
예컨대, Ar 가스는 내부 압력이 10-5Pa 크기로 설정되어 있는 플라즈마 생성챔버에 20sccm의 유량으로 공급된다. 내부압력은 약 10-3 내지 10-2Pa로 설정된다. 2.45GHz(약 500W)의 마이크로파와 0.0875T의 자기장이 전자 싸이클로트론 공명 조건을 설정하도록 공급되고, 이에 의해 플라즈마 생성챔버에 Ar 플라즈마를 생성한다. sccm은 유량단위로서 0℃, 1기압의 유체가 1분에 1㎤로 흐르는 것을 나타내는 것에 유의하라. T(테슬라)는 자속밀도 단위이고, 1T=10,000가우스이다.
상술한 방법에 의해 생성된 플라즈마는 자기 코일의 발산 자기장에 의해 플라즈마 생성챔버에서 처리챔버로 방출된다. 또한, 13.56MHz(예컨대, 500W)의 고주파수 전력이 고주파수 전원장치로부터 플라즈마 생성챔버의 출구에 배치된 실리콘 타겟으로 공급된다. Ar 입자들이 실리콘 타겟에 대해 충돌하는 경우, Si 입자들을 튀겨내도록 스퍼터링 현상이 발생된다. 실리콘 타겟으로부터 튀겨진 Si 입자들이 플라즈마 생성챔버로부터 방출된 플라즈마와 도입되어 플라즈마에 의해 활성화된 산소 가스와 함께 기판(8601)의 표면에 도달하게 되고 활성화된 산소에 의해 산화되어 이산화 실리콘이 된다. 상기 처리로, 이산화 실리콘으로 제조되고 두께가 약 100㎚인 절연층(8602)이 기판(8601)에 형성될 수 있다(도 90a).
절연층(8602)은 전압이 나중에 형성되는 전극들 사이에 인가될 때 전압이 기판(8601)에서 새어나가 소정의 전기적 특성에 영향을 끼치는 것을 방지하도록 절연을 보장한다. 예컨대, 열산화법에 의해 실리콘 기판의 면을 산화시킴으로써 형성된 산화 실리콘막이 절연층(102)으로서 사용될 수 있다. 절연층(102)은 절연성이 보장될 수 있다면 산화 실리콘 이외의 임의의 다른 절연재료로도 제조될 수 있다. 절연층(8602)의 두께는 항상 100㎚일 필요가 없으며 더 작거나 더 클 수 있다. ECR 스퍼터링에 의한 상술한 절연층(8602) 형성에서, 기판(8601)은 가열되지 않는다. 그러나, 기판(8601)을 가열하면서 동시에 박막이 형성될 수 있다.
상술한 방식으로 절연층(8602)이 형성된 후에, 타겟으로서 순수한 루테늄(Ru)을 사용한 동일한 ECR 스퍼터링에 의해 절연층(102)에 류테늄막이 형성되고, 이에 의해 도 90b에 도시된 바와 같이 게이트 전극(8603)을 형성한다. Ru 막의 형성을 상세히 설명한다. Ru 타겟을 사용하는 ECR 스퍼터링 장치에서, 예컨대, 형성된 절연층과 함께 실리콘 기판은 400℃로 가열된다. 희귀가스로서 Ar 가스가 플라즈마 생성챔버에 예컨대 7sccm의 유량으로 공급된다. 또한, Xe 가스가 예컨대 5sccm의 유량으로 공급되어 플라즈마 생성챔버의 내부압력을 10-2 내지 10-3Pa의 크기로 설정하게 된다.
전자 싸이클로트론 공명조건의 자기장이 플라즈마 생성챔버에 주어진다. 그런 후, 2.45GHz(약 500W)의 마이크로파가 상기 챔버내에 Ar 및 Xe의 ECR 플라즈마를 생성하기 위해 플라즈마 생성챔버에 제공된다. 생성된 ECR 플라즈마는 플라즈마 생성챔버로부터 자기 코일의 발산 자기장에 의해 처리챔버 측으로 방출된다. 또한, 13.56MHz(약 500W)의 고주파수 전력이 플라즈마 생성챔버의 출구에 위치된 루테늄 타겟에 공급된다. 루테늄 타겟으로부터 Ru 입자를 튀겨내기 위해 스퍼터링 현상이 발생된다. 루테늄 타겟으로부터 튀겨나온 Ru 입자들이 기판(8601)에 있는 절연층(8602)의 표면에 도달하여 증착된다.
상기 처리로, 예컨대, 두께가 약 10㎚인 게이트 전극(8603)이 절연층(8602)상에 형성될 수 있다(도 90b). 게이트 전극(8603)은 전압이 나중에 형성되는 소스 전극(8605)과 드레인 전극(8606) 사이에 인가될 때 금속 산화물층(8604)에 전압 인가를 가능하게 한다. 게이트 전극(8603)은 전도성이 보장될 수 있는 경우 루테늄 이외의 임의의 다른 재료로도 제조될 수 있다. 게이트 전극(8603)은, 예컨대, 백금으로 제조될 수 있다. 이산화 실리콘상에 형성된 백금막은 공지된 바와 같이 박리가 용이하다. 이를 방지하기 위해, 티타늄층, 질화 티타늄층, 또는 백금층 아래에 루테늄층을 삽입함으로써 적층 구조가 형성된다. 게이트 전극(8603)의 두께는 항상 10㎚ 일 필요는 없으며 더 작거나 더 클 수 있다.
상술한 바와 같이, ECR 스퍼터링에 의해 Ru 박막을 형성하는데 있어, 기판(8601)은 400℃로 가열된다. 그러나, 기판이 가열되지 않은 경우, 이산화 실리콘에 루테늄의 밀착성이 낮아지게 되고 박막이 박리될 수 있다. 박리를 방지하기 위 해, 박막은 기판을 가열하는 동시에 형성되는 것이 바람직하다.
게이트 전극(8603)이 상술한 방식으로 형성된 후에, 금속 산화물층(8604)이 Bi 대 Ti의 비가 4:3인 산화물 소결체(Bi-Ti-O)로부터 형성된 타겟과 플라즈마 가스로서 아르곤(Ar)과 산소 가스를 사용한 ECR 스퍼터링에 의해, 도 90c에 도시된 바와 같이, 표면을 덮을 정도의 두께로 게이트 전극(8603)상에 형성된다.
금속 산화물층(8604)의 형성을 상세히 설명한다. 기판(8101)은 300℃ 내지 700℃로 가열된다. 희귀가스로서 Ar 가스가 예컨대 20sccm의 유량으로 플라즈마 생성챔버내에 공급되어 예컨대 10-3 내지 10-2Pa 크기의 압력을 설정하게 된다. 이 상태에서, 전자 싸이클로트론 공명조건의 자기장이 플라즈마 생성챔버에 주어진다. 그런 후, 2.45GHz(약 500W)의 마이크로파가 상기 챔버내에서 ECR 플라즈마를 생성하도록 플라즈마 생성챔버내에 도입된다.
생성된 ECR 플라즈마는 상기 플라즈마 생성챔버에서 자기 코일의 발산 자기장에 의해 처리챔버측으로 방출된다. 또한, 13.56MHz(약 500W)의 고주파수 전력이 플라즈마 생성챔버의 출구에 위치된 소결체 타겟에 공급된다. Ar 입자들이 소결체 타겟에 대하여 충돌될 때, Bi 입자들 및 Ti 입자들을 튀겨내기 위해 스퍼터링 현상이 발생된다.
소결체 타겟으로부터 튀겨나온 Bi 입자들 및 Ti 입자들이 플라즈마 생성챔버로부터 방출된 ECR 플라즈마와 방출된 ECR 플라즈마에 의해 활성화된 산소 가스와 함께 가열된 게이트 전극(8603)의 표면에 도달하여 활성화된 산소에 산화된다. 반 응성 가스로서 사용되는 산소(O2) 가스는 후술되는 Ar 가스와는 별도로 예컨대 1sccm의 유량으로 도입된다. 소결체 타겟은 산소를 함유하지만, 산소를 공급함으로써 증착된 박막에서의 산소부족이 방지될 수 있다. ECR 스퍼터링에 의한 상술한 성막으로, 예컨대, 약 40㎚의 두께를 갖는 금속 산화물층(8604)이 형성될 수 있다(도 90c).
박막품질은 불활성 가스 및 반응성 가스의 ECR 플라즈마를 사용하여 형성된 금속 산화물층(8604)을 조사함으로써 향상될 수 있다. 반응성 가스로서, 산소 가스가 아니라 질소 가스, 불소 가스(fluorine gas), 또는 수소 가스가 사용될 수 있다. 박막품질향상은 또한 절연층(8602)의 형성에도 적용될 수 있다. 금속 산화물층(8604)이 300℃ 이하의 낮은 기판온도에서 형성되고 그런 후 박막의 성질을 크게 향상시키기 위해 산소 분위기와 같이 적절한 가스 분위기에서 어닐링(열처리)될 수 있다.
금속 산화물층(8604)이 상술한 방식으로 형성된 후에, 각각이 금(Au)으로 제조되고 소정의 면적을 갖는 소스 전극(8605)과 드레인 전극(8606)이 도 90d에 도시된 바와 같이 금속 산화물층(8604)상에 형성되고, 이에 의해 도 86a 및 도 86b에 도시된 3단자 소자를 얻게 된다. 소스 전극(8605)과 드레인 전극(8606)은 공지된 리프트 오프 방법과 저항가열 진공증착에 의한 금증착에 의해 형성될 수 있다. 소스 전극(8605)과 드레인 전극(8606)은 Ru, Pt, 또는 TiN과 같은 또 다른 금속재료 또는 도전성 재료로 제조될 수 있다. Pt가 사용되는 경우, 밀착성이 나빠지고, 박 막은 박리될 수 있다. 따라서, 각 전극은 거의 박리되지 않는 Ti-Pt-Au와 같은 구조를 사용하여 그 구조상에 포토리소그라피 또는 리프트 오프와 같은 패터닝 공정을 실행함으로써 소정의 면적을 갖는 전극으로 형성되어야 한다.
ECR 스퍼터링에 의한 상술한 층형성은 도 89에 도시된 ECR 스퍼터링 장치를 사용하여 행해진다.
이 실시예에 따른 3단자 소자는 도 86a 및 도 86b에 도시된 구성예에 국한되지 않는다. 예를 들어, 도 91에 도시된 바와 같이, 소스 전극(8605)과 드레인 전극(8606)이 절연층(8602)상에 형성되고 금속 산화물층(8604)으로 덮여질 수 있으며, 게이트 전극(8613)이 상기 금속 산화물층(8604)상에 형성될 수 있다. 도 92a 및 도 92b에 도시된 바와 같이, 절연기판(8601a)이 물론 사용될 수 있다. 이 경우, 절연층(8602)은 생략될 수 있다. 대안으로, 도 86a 및 도 86b에 도시된 금속 산화물층(8604), 소스 전극(8605), 및 드레인 전극(8606)이 도전성 기판상에 배열될 수 있다. 이 경우, 기판은 또한 게이트 전극으로서 사용될 수 있다.
상술한 예에서, 단결정 실리콘 기판(8601)이 사용된다. 그러나, 유리 또는 석영으로 제조된 절연기판이 사용될 수 있다. 이 구조로, 본 발명은 예컨대 처리를 용이하게 하기 위해 유리기판에 적용될 수 있다. 632.8㎚의 파장에서 측정된 약 2.6의 굴절률을 갖는 금속 산화물층(8604)은 광학적으로 투명하다. 이런 이유로, 투명한 기판이 사용되는 경우, 이 실시예의 3단자 소자가 디스플레이에 적용될 수 있다. 금속 산화물층(8604)은 간섭색이 발생되는 10 내지 200㎚의 범위의 두께로 형성되는 경우, 착색된 상태의 시상효과(visual effect)가 얻어질 수 있다.
금속 산화물층이 두꺼워지면, 전류가 흐르기 더 어렵고, 저항이 증가한다. 저항값에서의 변화를 이용함으로써 3단자 소자가 구현되는 경우, 각각의 낮은 저항상태 및 높은 저항상태에서의 저항값이 중요하다. 예컨대, 금속 산화물층이 두꺼워지는 경우, 낮은 저항상태에서의 저항값이 증가된다. 높은 S/N비를 확보하기가 어려우므로, 온 또는 오프 상태를 판단하기가 어렵다. 한편, 금속 산화물층이 얇게되어 누설전류가 지배적인 경우, 온 또는 오프 상태가 거의 유지될 수 없고, 높은 저항상태에서의 저항값이 감소된다. 따라서 높은 S/N비를 확보하기가 어렵다.
따라서, 금속 산화물층은 바람직하게는 최적의 두께를 갖는다. 예컨대, 누설전류의 문제가 고려되는 경우, 금속 산화물층은 적어도 10㎚의 두께를 가질 수 있다. 낮은 저항상태에서의 저항값이 고려되는 경우, 금속 산화물층은 300㎚ 미만인 것이 바람직하다. 본 발명자에 의해 행해진 실험에서, 금속 산화물층의 두께가 30 내지 200㎚인 경우에 3단자 소자의 동작이 확인되었다.
상기 설명에서, 하나의 금속 산화물층 소자를 예로 들었다. 그러나, 복수의 금속 산화물층 소자들이 후술되는 바와 같이 배열되고 집적될 수 있다. 도 93a의 횡단면도 및 도 93b의 평면도에 도시된 예에서, 게이트 전극으로서 사용되는 워드라인(word lines)(9303)이 기판(9301)상의 절연층(9302)에 배열된다. 소정의 간격으로 배열된 섬형태의 금속 산화물층(9304)이 워드라인(9303)상에 배열된다. 복수의 소스 전극(9305)과 드레인 전극(9306)이 각각의 금속 산화물층(9304)상에 배열된다. 또한, 플레이트 라인(plate lines)(9315)이 워드 라인(9303)에 수직한 방향으로 배열된 소스 전극(9305)에 공통으로 접속된다. 비트 라인(9316)은 배열된 드 레인 전극(9306)에 공통으로 접속된다. 상술한 바와 같이, 이 실시예에 따른 3단자 소자가 집적될 수 있다. 도 93a 및 도 93b에서, 금속 산화물층(9304)은 플레이트 라인들 또는 비트 라인들 사이의 간섭을 줄이기 위해 서로 이격되어 있다. 그러나, 본 발명은 이에 국한되지 않는다. 집적된 금속 산화물층이 형성될 수 있다.
도 86a 및 도 86b에 도시된 3단자 소자에 따르면, 다단동작이 또한 가능하다. 예컨대, DC 게이트 전압이 게이트 전극(8603)에 인가되고, 인가된 게이트 전압이 변하는 경우 금속 산화물층(8604)의 전류-전압 특성에 있어서, 도 94에 도시된 바와 같이, 낮은 저항상태가 다른 낮은 저항상태로 변한다. 도 94에서, 도 94에 도시된 리드 전압에서 전류값은 -0.5V까지 전압이 인가된 후에 낮은 저항상태, -1.0V까지 전압이 인가된 후에 낮은 저항상태, 및 -1.5V까지 전압이 인가된 후에 낮은 저항상태 사이에서 변한다. 이들 상태는 소스와 드레인 사이에 리드 전압을 인가하고 소스와 드레인 사이에 흐르는 전류를 측정함으로써 읽어내어 질 수 있다. 3개의 상태(3개의 값) "0", "1", 및 "2"이 소정의 리드 전압에 의해 얻어진 소스-드레인 전류에 대응하여 구현될 수 있다.
도 86a 및 도 86b에 도시된 소자에 따르면, 펄스 전압값에서의 차에 의해 다단상태가 구현될 수 있다. 도 95에 도시된 바와 같이, 소정의 펄스 폭을 갖는 소정의 펄스 전압이 소정의 회수로 인가될 때마다, 소스와 드레인 사이의 전류값이 삼각형으로 표시된 지점에서 0.2V의 리드 전압으로 읽어내어 진다. 그런 후, 도 96에 도시된 바와 같이, 3개의 상태(3개의 값) "0", "1", 및 "2"가 얻어진다. 이 예에서, 메모리는 상태 "2"로 리셋된다.
본 발명의 또 다른 실시예를 첨부도면을 참조로 설명한다. 도 97a 및 도 97b는 본 발명의 또 다른 실시예에 따른 3단자 소자의 구성예를 개략적으로 도시한 개략횡단면도이다. 도 97a 및 도 97b에 도시된 3단자 소자는, 예컨대, 단결정 실리콘으로 제조된 기판(9701)상에, 절연층(9702), 게이트 전극(9703), Bi, Ti, 및 O를 함유하고 두께가 약 30 내지 200㎚인 금속 산화물층(9704), 소스 전극(9706), 및 드레인 전극(9707)을 구비한다. 또한, 게이트 전극(9703)과 금속 산화물층(9704) 사이에 절연층(9705)이 형성된다. 상술한 구조를 갖는 3단자 소자에서, 전위가 도 97a에 도시된 바와 같이 전위가 인가되는 상태를 쓰기 상태로 정의하고, 전위가 도 97b에 도시된 바와 같이 인가되는 상태를 읽기 상태로 정의한다.
기판(9701)은 반도체, 절연체, 및 금속과 같은 도전성 재료 중 어느 하나로 제조될 수 있다. 기판(9701)이 절연재료로 제조되는 경우, 절연층(9702)은 생략될 수 있다. 기판(9701)이 도전성 재료로 제조되는 경우, 절연층(9702)과 게이트 전극(9703)은 생략될 수 있다. 이 경우, 도전성 재료로 제조되는 기판(9701)이 게이트 전극으로서 사용된다. 게이트 전극(9703), 소스 전극(9706), 및 드레인 전극(9707)은 백금(Pt), 루테늄(Ru), 금(Au), 은(Ag) 및 티타늄(Ti)과 같은 귀금속을 함유하는 전이금속으로 제조될 수 있다. 전극은 질화 티타늄(TiN), 질화 하프늄(HfN), 루테늄산 스트론튬(SrRuO2), 산화아연(ZnO), 산화인듐주석(ITO) 또는 불화 란탄(LaF3)과 같은 전이금속의 질화물, 산화물, 또는 불화물 등의 화합물, 또는 이들을 적층함으로써 형성된 복합막으로 제조될 수 있다.
절연층(9705)은 이산화 실리콘, 실리콘 산질화물(silicon oxynitride), 알루미나, 또는 리튬, 베릴륨, 마그네슘 또는 칼슘과 같은 경금속을 함유하는 LiNbO3, 또는 LiCaAlF6, LiSrAlF6, LiYF4, LiLuF4, 또는 KMgF3와 같은 불화물로 제조될 수 있다. 대안으로, 절연층(9705)은 스칸듐(scandium), 티타늄, 스트론튬, 이트륨(yttrium), 지르코늄(zirconum), 하프늄, 탄탈륨, 또는 란탄 계열과 같은 전이금속의 산화물 또는 질화물, 상술한 원소들을 함유하는 실리케이트(silicate)(금속, 실리콘, 및 산소의 3원 화합물), 이들 원소들을 함유하는 알루미네이트(aluminate)(금속, 실리콘, 및 산소의 3원 화합물), 또는 상기 원소들 중 적어도 2개를 함유하는 산화물 또는 질화물로 제조될 수 있다.
상술한 강유전체층(104) 등과 같이, 금속 산화물층(9704)은 기저층, 즉, Bi4Ti3O12의 화학양론적 조성에 비해 과도한 양의 티타늄을 함유한 층에 Bi4Ti3O12 결정 및 비스무스를 과도하게 함유하는 부분을 포함하고 약 3 내지 15㎚의 입자 크기를 갖는 복수의 미결정립들 및 미립자들을 분산시킴으로써 형성된다. 이는 투과전자 현미경을 사용한 관찰에 의해 확인된다. 기저층은 비스무스 함량이 거의 0인 TiOx일 수 있다. 다르게 말하면, 기저층은 2개의 금속을 함유하고 하나의 금속의 함량이 화학양론적 조성에 비하여 더 적은 금속 산화물로 제조된다.
도 97a 및 도 97b에 도시된 3단자 소자의 상세한 예를 설명한다. 예컨대, 게이트 전극(9703)은 두께가 10㎚인 루테늄 박막이다. 금속 산화물층(9704)은 상술한 조성을 갖는 금속 산화물로 제조되고 두께가 40㎚이다. 절연층(9705)은 오산화 탄 탈륨 및 이산화 실리콘으로 제조되고 두께가 약 5㎚인 다층막이다. 소스 전극(9706)과 드레인 전극(9707)은 금으로 제조된다. 소스 전극(9706)과 드레인 전극(9707)은 금속 산화물층(9704)의 면으로부터 티타늄층, 질화 티타늄층, 및 금층을 이런 순으로 연이어 적층함으로써 형성된 다층구조를 가질 수 있다. 금속 산화물층(9704)의 접촉면이 티타늄층으로 형성되는 경우, 밀착성이 증가될 수 있다. 소스 전극(9706)과 드레인 전극(9706) 사이의 간격은 예컨대 1㎜이다. 상술한 바와 같이, 기판(9701)과 절연층(9702)의 구조는 상술한 구조에 국한되지 않으며, 전기적 특성에 어떠한 영향도 끼치지 않는다면 임의의 다른 재료도 또한 적절하게 선택될 수 있다.
상술한 절연층(9702), 게이트 전극(9703), 절연층(9705), 금속 산화물층(9704), 소스 전극(9706), 및 드레인 전극(9707)을 형성하는 세부방법을 후술한다. 이들은 도 5에 도시된 ECR 스퍼터링 장치를 사용하여 아르곤 가스, 산소 가스, 또는 질소 가스로 이루어진 ECR 플라즈마에 금속 타겟 또는 소결체를 스퍼터링시킴으로써 형성될 수 있다.
도 97a 및 도 97b에 도시된 3단자 소자의 제조방법의 예를 설명한다. 도 98a에 도시된 바와 같이, 주평면상의 (100) 면 방위와 1 내지 2Ω㎝의 저항률을 갖는 p형 실리콘 기판(9701)이 제조된다. 기판(9701)의 표면은 황산 및 과산화수소의 혼합물용액, 순수한 물, 및 불화수소 용액에 의해 세정되고 건조된다. 상기 세정되고 건조된 기판(9701)상에 절연층(9702)이 형성된다. 절연층(9702)을 형성하는데 있어, 상술한 ECR 스퍼터링 장치와 타겟(505)으로서 순수한 실리콘(Si)이 사용된다. Si-O 분자에 의한 메탈모드에서 절연층(9702)이 플라즈마 가스로서 아르곤(Ar)과 산소 가스를 사용한 ECR 스퍼터링에 의해 그 표면을 덮을 정도의 두께로 기판(9701)상에 형성된다.
예컨대, Ar 가스가 내부 압력이 10-5Pa 크기로 설정되어 있는 플라즈마 생성챔버에 20sccm의 유량으로 공급된다. 내부압력은 약 10-3 내지 10-2Pa로 설정된다. 2.45GHz(약 500W)의 마이크로파와 0.0875T의 자기장이 전자 싸이클로트론 공명 조건을 설정하도록 공급되고, 이에 의해 생성챔버에 Ar 플라즈마를 생성한다. sccm은 유량단위로서 0℃, 1기압의 유체가 1분에 1㎤로 흐르는 것을 나타내는 것에 유의하라.
상술한 방법에 의해 생성된 플라즈마는 자기 코일의 발산 자기장에 의해 플라즈마 생성챔버에서 처리챔버로 방출된다. 또한, 13.56MHz(예컨대, 500W)의 고주파수 전력이 고주파수 전원장치로부터 플라즈마 생성챔버의 출구에 배치된 실리콘 타겟으로 공급된다. Ar 입자들이 실리콘 타겟에 대해 충돌하는 경우, Si 입자들을 튀겨내도록 스퍼터링 현상이 발생된다. 실리콘 타겟으로부터 튀겨진 Si 입자들이 플라즈마 생성챔버로부터 방출된 플라즈마와 도입되어 플라즈마에 의해 활성화된 산소 가스와 함께 기판(9701)의 표면에 도달하게 되고 활성화된 산소에 의해 산화되어 이산화 실리콘이 된다. 상기 처리로, 이산화 실리콘으로 제조되고 두께가 약 100㎚인 절연층(9702)이 기판(9701)에 형성될 수 있다(도 98a).
절연층(9702)은 전압이 나중에 형성되는 전극들 사이에 인가될 때 전압이 기 판(9701)에서 새어나가 소정의 전기적 특성에 영향을 끼치는 것을 방지하도록 절연을 보장한다. 예컨대, 열산화법에 의해 실리콘 기판의 면을 산화시킴으로써 형성된 산화 실리콘막이 절연층(9702)으로서 사용될 수 있다. 절연층(9702)은 절연성이 보장될 수 있다면 산화 실리콘 이외의 임의의 다른 절연재료로도 제조될 수 있다. 절연층(9702)의 두께는 항상 100㎚일 필요가 없으며 더 작거나 더 클 수 있다. ECR 스퍼터링에 의한 상술한 절연층(9702) 형성에서, 기판(9701)은 가열되지 않는다. 그러나, 기판(9701)을 가열하면서 동시에 박막이 형성될 수 있다.
상술한 방식으로 절연층(9702)이 형성된 후에, 타겟으로서 순수한 루테늄(Ru)을 사용한 동일한 ECR 스퍼터링에 의해 절연층(9702)에 류테늄막이 형성되고, 이에 의해 도 98b에 도시된 게이트 전극(9703)을 형성한다. Ru 막의 형성을 상세히 설명한다. Ru 타겟을 사용하는 ECR 스퍼터링 장치에서, 예컨대, 형성된 절연층과 함께 실리콘 기판이 400℃로 가열된다. 희귀가스로서 Ar 가스가 플라즈마 생성챔버에 예컨대 7sccm의 유량으로 공급된다. 또한, Xe 가스가 예컨대 5sccm의 유량으로 공급되어 플라즈마 생성챔버의 내부압력을 10-2 내지 10-3Pa의 크기로 설정하게 된다.
전자 싸이클로트론 공명조건의 자기장이 플라즈마 생성챔버에 주어진다. 그런 후, 2.45GHz(약 500W)의 마이크로파가 상기 챔버내에 Ar 및 Xe의 ECR 플라즈마를 생성하기 위해 플라즈마 생성챔버에 도입된다. 생성된 ECR 플라즈마는 플라즈마 생성챔버로부터 자기 코일의 발산 자기장에 의해 처리챔버 측으로 방출된다. 또한, 13.56MHz(약 500W)의 고주파수 전력이 플라즈마 생성챔버의 출구에 위치된 루테늄 타겟에 공급된다. 루테늄 타겟으로부터 Ru 입자를 튀겨내기 위해 스퍼터링 현상이 발생된다. 루테늄 타겟으로부터 튀겨나온 Ru 입자들이 기판(9701)에 있는 절연층(9702)의 표면에 도달하여 증착된다.
상기 처리로, 예컨대, 두께가 약 10㎚인 게이트 전극(9703)이 절연층(9702)상에 형성될 수 있다(도 98b). 게이트 전극(9703)은 전압이 게이트 전극(9703)과 나중에 형성되는 소스 전극(9706) 및 드레인 전극(9707) 사이에 인가될 때 금속 산화물층(9704)에 전압 인가를 가능하게 한다. 게이트 전극(9703)은 전도성이 보장될 수 있는 경우 루테늄 이외의 임의의 다른 재료로도 제조될 수 있다. 게이트 전극(9703)은, 예컨대, 백금으로 제조될 수 있다. 이산화 실리콘상에 형성된 백금막은 공지된 바와 같이 박리가 용이하다. 이를 방지하기 위해, 티타늄층, 질화 티타늄층, 또는 백금층 아래에 루테늄층을 삽입함으로써 적층 구조가 형성된다. 게이트 전극(9703)의 두께는 항상 10㎚ 일 필요는 없으며 더 작거나 더 클 수 있다.
상술한 바와 같이, ECR 스퍼터링에 의해 Ru 박막을 형성하는데 있어, 기판(9701)은 400℃로 가열된다. 그러나, 기판이 항상 가열될 필요는 없다. 그러나, 기판이 가열되지 않게 되면, 이산화 실리콘에 대한 루테늄의 밀착성이 낮아지게 되고 박막이 박리될 수 있다. 박리를 방지하기 위해, 박막은 기판을 가열하는 동시에 형성되는 것이 바람직하다.
게이트 전극(9703)이 상술한 방식으로 형성된 후에, 기판(9701)은 장치로부터 대기로 꺼내어진다. 기판(9701)은 순수한 탄탈륨(Ta)이 타겟으로서 사용되는 도 5에서와 동일한 ECR 스퍼터링 장치의 기판 홀더에 고정된다. 절연층(9705)은 플라즈마 가스로서 Ar과 산소 가스를 사용하는 ECR 스퍼터링에 의해 도 98c에 도시된 바와 같이 그 표면을 덮을 정도의 두께로 게이트 전극(9703)상에 형성된다. Ta-O 분자에 의한 메탈모드 박막이 하기에 설명되는 절연층(9705)으로서 형성된다.
Ta-O 분자에 의한 메탈모드 박막의 형성을 상세히 설명한다. 탄탈륨으로 제조된 타겟(505)이 사용되는 도 5에 도시된 ECR 스퍼터링 장치에서, 희귀가스로서 Ar 가스가 불활성 가스 도입부로부터 플라즈마 생성챔버로 예컨대 25sccm의 유량으로 도입되어 플라즈마 생성챔버의 내부 압력을 예컨대 10-3Pa의 크기로 설정하게 된다. 예컨대, 28A의 코일 전류가 자기 코일에 공급되어 플라즈마 생성챔버에 전자 싸이클로트론 공명조건의 자기장을 제공한다.
예컨대, 2.45 GHz(예컨대, 500W)의 마이크로파가 마이크로파 발생부(미도시)로부터 도파관, 석영 윈도우, 및 진공 도파관을 통해 플라즈마 생성챔버로 도입된다. 마이크로파의 도입으로, Ar 플라즈마가 플라즈마 생성챔버에서 생성된다. 생성된 플라즈마는 플라즈마 생성챔버로부터 자기 코일의 발산 자기장에 의해 처리챔버측으로 방출된다. 또한, 고주파수 전력(예컨대, 500W)이 고주파수 전극 공급부로부터 플라즈마 생성챔버의 출구에 배치된 타겟에 공급된다.
Ar 입자들이 타겟에 대해 충돌하는 경우, 타겟으로부터 Ta 입자들을 튀겨내도록 스퍼터링 현상이 발생된다. 타겟으로부터 튀겨진 Ta 입자들은 플라즈마 생성챔버로부터 방출된 플라즈마와 반응성 가스 도입부로부터 공급되고 상기 플라즈마 에 의해 활성화된 산소 가스와 함께 기판(9701)의 게이트 전극(9703) 표면에 도달하여 상기 활성화된 산소에 의해 산화되어 오산화 탄탈륨이 된다.
상기 처리로, 오산화 탄탈륨막이 게이트 전극(9703)상에 형성된다. 연이어, 이산화 실리콘막이 도 98a를 참조로 설명된 이산화 실리콘 증착과 같이 순수한 실리콘으로 만들어진 타겟을 사용한 ECR 스퍼터링에 의해 오산화 탄탈륨막에 형성된다. 상술한 오산화 탄탈륨막과 이산화 실리콘막의 형성은 상기 오산화 탄탈륨막과 상기 이산화 실리콘막을 포함하는 다층막이 예컨대 약 5㎚로 형성되도록 반복되며, 이에 의해 절연층(9705)이 얻어진다(도 98c).
상기 오산화 탄탈륨막과 상기 이산화 실리콘막을 포함하는 절연층(9705)은 금속 산화물층(9704)에 전압 인가시에 강유전체막에 인가되는 전압을 제어하는데 사용된다. 절연층(9705)은 금속 산화물층(9704)에 인가되는 전압을 제어할 수 있다면 상기 오산화 탄탈륨막과 상기 이산화 실리콘막의 다층구조를 제외한 임의의 다른 구조를 가질 수 있다. 절연층(9705)은 단일층일 수 있다. 두께도 또한 5㎚에 국한되지 않는다. 상술한 ECR 스퍼터링에서, 기판(9701)은 가열되지 않으나 가열될 수도 있다.
절연층(9705)이 상술한 방식으로 형성된 후에, 금속 산화물층(9704)이 Bi-Ti비가 4:3인 산화물 소결체(Bi-Ti-O)로 형성된 타겟과 플라즈마 가스로서 아르곤(Ar)과 산소 가스를 사용하는 ECR 스퍼터링에 의해 도 98d에 도시된 바와 같이 표면을 덮을 정도의 두께로 절연층(9705)상에 형성된다.
금속 산화물층(9704)의 형성을 상세히 설명한다. 기판(9701)은 300℃ 내지 700℃로 가열된다. 희귀가스로서 Ar가스가 플라즈마 생성챔버에 예컨대 20sccm의 유량으로 공급되어, 예컨대, 10-2 내지 10-3Pa의 크기의 압력을 설정하게 된다. 이 상태에서, 전자 싸이클로트론 공명조건의 자기장이 플라즈마 생성챔버에 제공된다. 그런 후, 2.45GHz(예컨대, 500W)의 마이크로파가 ECR 플라즈마를 생성하기 위해 플라즈마 생성챔버에 도입된다.
생성된 ECR 플라즈마는 플라즈마 생성챔버로부터 자기 코일의 발산 자기장에 의해 처리챔버측으로 방출된다. 또한, 고주파수 전력(예컨대, 500W)이 플라즈마 생성챔버의 출구에 배치된 타겟에 공급된다. Ar 입자들이 소결체 타겟에 대해 충돌하는 경우, Bi 및 Ti 입자들을 튀겨내도록 스퍼터링 현상이 발생된다.
소결체 타겟으로부터 튀겨진 Bi 및 Ti 입자들은 플라즈마 생성챔버로부터 방출된 플라즈마와 상기 방출된 ECR 플라즈마에 의해 활성화된 산소 가스와 함께 가열된 절연층(9705)의 표면에 도달하여 상기 활성화된 산소에 의해 산화된다. 반응성 가스로서 산소 가스(O2)가 후술되는 Ar 가스와는 별도로 예컨대 1sccm의 유량으로 공급된다. 소결체 타겟은 산소를 함유하고 있으나, 산소를 공급함으로써 증착된 박막에서의 산소부족이 방지될 수 있다. ECR 스퍼터링에 의한 상술한 성막으로, 예컨대, 두께가 약 40㎚인 금속 산화물층(9704)이 형성될 수 있다(도 98d).
박막품질은 불활성 가스와 반응성 가스의 ECR 플라즈마로 형성된 금속 산화물층(9704)을 조사(照射)함으로써 향상될 수 있다. 반응성 가스로서, 산소 가스가 아니라 질소 가스, 불소 가스 또는 수소 가스가 사용될 수 있다. 박막품질 향상은 절연층(9702)의 형성에도 적용될 수 있다. 금속 산화물층(9704)은 300℃ 이하의 낮은 기판 온도에서 형성될 수 있고 그런 후 박막의 특성을 크게 향상 시키기 위해 산소 분위기와 같은 적절한 가스 분위기에서 어닐링(열처리)된다.
도 98e에 도시된 바와 같이, 각각 금(Au)으로 제조되고 소정의 면적을 갖는 소스 전극(9706) 및 드레인 전극(9707)이 금속 산화물층(9704)상에 형성되고, 이에 의해 도 97a 및 도 97b에 도시된 3단자 소자가 얻어진다. 소스 전극(9706) 및 드레인 전극(9707)은 공지된 리프트 오프 방법 및 저항가열 진공증착에 의한 금증착에 의해 형성될 수 있다. 소스 전극(9706) 및 드레인 전극(9707)은 Ru, Pt, 또는 TiN과 같은 또 다른 금속재료 또는 도전성 재료로 제조될 수 있다. Pt가 사용되는 경우, 밀착성이 나빠지고, 박막은 박리될 수 있다. 따라서, 각 전극은 거의 박리되지 않는 Ti-Pt-Au와 같은 구조를 사용하여 그 기판상에 포토리소그라피 또는 리프트 오프와 같은 패터닝 공정을 실행함으로써 소정의 면적을 갖는 전극으로 형성되어야 한다.
도 97a 및 도 97b에 도시된 3단자 소자의 특성을 다음에 설명한다. 게이트 전극(9703)과 드레인 전극(9707)(소스 전극(9706)) 사이에 전압을 인가하여 특성들을 조사하였다. 전원장치로부터의 전압이 게이트 전극(9703)과 드레인 전극(9707) 사이에 인가되고, 전압이 인가될 때 흐르는 전류가 전류계에 의해 측정되었을 때, 도 33에 도시된 결과를 얻었다. 상술한 바와 같이, 도 33에서, 세로좌표계는 전류값을 면적으로 나눔으로써 얻은 전류밀도를 나타낸다. 도 33 및 본 발명의 메모리 동작원리를 설명한다. 본 명세서에서 설명되는 전압값과 전류값은 단지 실제 소자 에서 측정된 예이다. 따라서, 현상은 아래의 수치들에 국한되지 않는다. 소자 및 다른 조건에서 실제로 사용된 각 박막의 재료와 두께에 따라 다른 수치들도 또한 측정될 수 있다.
음의 전압이 게이트 전극(9703)에 인가되는 경우, 흐르는 전류는 도 33에서 (1)로 표시된 바와 같이, -0.8V까지 매우 작다. 그러나, (2)로 표시된 바와 같이, 전압이 -0.8V를 초과하는 경우, 음의 전류가 급격히 흐른다. 실제로, -15㎂ 이상의 전류가 또한 흐른다. 그러나, 더 큰 전류의 흐름이 측정장치를 보호하기 위해 억제되기 때문에, 전류가 측정되지 않는다. (1)로 표시된 0V 내지 -0.8V의 범위에서, (2)로 표시된 큰 전류의 흐름을 억제함으로써 높은 저항상태가 보유(유지)된다.
음의 전압이 다시 게이트 전극(9703)에 인가되는 경우, (3)으로 표시된 바와 같이, -10㎂ 이상의 음의 전류를 흐르게 하는 궤적이 -0.5V에서 구해진다. 음의 전압이 게이트 전극(9703)에 더 인가되는 경우, (3)으로 표시된 바와 같이, -10㎂ 이상의 전류가 약 -0.5V에서 흐른다. 양의 전압이 게이트 전극(9703)에 인가되는 경우, (4)로 표시된 바와 같이 양의 전류는 약 +0.2V까지 흐른다. 전류는 최대 3㎂로 증가한다. 전압의 절대값이 감소하는 경우, 전류는 (4)로 표시된 궤적을 따른다.
양의 전압이 0.2V까지 다시 인가되는 경우, 전류는 (4)로 표시된 궤적을 따른다. 그 후, (5)로 표시된 바와 같이, 흐르는 전류의 값이 감소하고, 어떠한 양의 전류도 흐르지 않게 된다. 양의 전압이 게이트 전극(9703)에 더 인가되는 경우, (6)으로 표시된 바와 같이 거의 전류를 흐르게 하지 않는 궤적이 얻어진다. 전압의 절대값이 감소되더라도, (6)으로 표시된 바와 같이 전류는 거의 흐르지 않는다. 음 의 전압이 게이트 전극(9703)에 인가되는 경우, (1)로 표시된 바와 같이, 전류는 약 0 내지 -0.8V까지 거의 흐르지 않는다. 따라서, (2)에서와 같이 어떤 갑작스러운 전류흐름을 방지하기 위해 -0.8V 이상의 전압이 게이트 전극(9703)에 인가되지 않는 한 (1)에서와 같이 어떠한 전류도 흐르지 않는 높은 저항상태가 유지된다. 상태(1)을 "음의 높은 저항모드"라고 한다.
예컨대, (2)로 표시된 바와 같이, -0.8V 이상의 전압이 전류를 급격하게 흐르게 하도록 게이트 전극(9703)에 인가되는 경우, (3)으로 표시된 바와 같이 전류가 쉽게 흐르는 낮은 저항상태가 얻어진다. 이 상태는 또한 음의 전압이 게이트 전극(9703)에 인가되는 동안 유지된다. 상태(3)을 "음의 낮은 저항모드"라고 한다.
그러나, 양의 전압이 게이트 전극(9703)에 인가되는 경우, (4)로 표시된 바와 같이, 전류가 0 내지 0.2V의 양의 전압범위에서 흐르는 낮은 저항상태가 얻어진다. 이 상태도 또한 0 내지 0.2V 범위의 양의 전압이 게이트 전극(9703)에 인가되는 동안 유지된다. 상태(4)를 "양의 낮은 저항모드"라고 한다.
0.2V 이상의 양의 전압이 게이트 전극(9703)에 인가되는 경우, 어떠한 전류도 흐르지 않게 되며, (5)로 표시된 바와 같이, 상태는 높은 저항모드로 변하게 된다. 이 상태에서, (6)으로 표시되는 바와 같이, 0 내지 0.2V 범위의 양의 전압이 게이트 전극(9703)에 인가되는 동안 전류값이 높은 저항을 갖는 상태가 유지된다. 상태(6)을 "양의 높은 저항모드"라고 한다.
상술한 바와 같이, 금속 산화물층을 사용한 소자는 명백히 4개의 안정적인 모드, 즉, "양의 높은 저항모드", "양의 낮은 저항모드", "음의 높은 저항모드", 및 "음의 낮은 저항모드"를 갖는다. 더 구체적으로, "양의 높은 저항모드" 및 "음의 높은 저항모드"는 동일한 높은 저항상태를 나타내는 "높은 저항모드"이다. "양의 낮은 저항모드" 및 "음의 낮은 저항모드"는 동일한 낮은 저항상태를 나타내는 "낮은 저항모드"이다. 즉, 2개의 모드들이 있게 된다. "높은 저항모드"의 상태에서, "높은 저항모드"는 -0.8V 내지 +0.8V의 전압범위에서 유지된다. -0.8V 이상의 전압이 "낮은 저항모드"로 상태를 변경하게 인가되는 경우, "낮은 저항모드"는 -0.5V 내지 +2.0V의 전압범위에서 유지된다. 2개 상태들, 즉, "높은 저항모드" 및 "낮은 저항모드" 사이의 전환이 발생된다. 이는 또한 음의 저항모드, 즉, "음의 높은 저항모드" 및 "음의 낮은 저항모드"에도 적용된다.
-0.5V의 전압이 인가되는 경우 각각의 "음의 모드"에서 실제 전류값에 대해, "음의 높은 저항모드"에서의 전류값은 -5×10-8A이고, "음의 낮은 저항모드"에서의 전류는 -1×10-5A이다. 상기 비는 200배 정도 높다. 이는 각 모드 식별을 용이하게 한다. 본 발명자는 인가된 전압의 방향 및 크기에 따라 금속 산화물층(9704)의 저항값이 극적으로 변할 때 상술한 현상이 발생되는 것으로 추정한다.
절연층(9705)이 금속 산화물층(9704)과 게이트 전극(9703) 사이에 형성되므로, 캐리어들이 절연층(9705)의 밴드구조에 의해 제어될 수 있다. 더 구체적으로, 예컨대, 오산화 탄탈륨은 약 4.5eV의 밴드갭을 갖는다. 페르미 레벨(Fermi level)로부터의 에너지 차는 전도대에서 약 1.2eV이고 가전자대에서는 약 2.3eV이다. 즉, 장벽이 가전자대측에서 더 크다. 따라서, 장벽효과는 가전자대에 있는 홀들에 대해 서는 크나 전도대에 있는 전자들에 대해서는 작다. 더 상세한 정보를 위해, 윌크 등(Wilk et al.)의 논문 "J.Appl.Phys.", No, 87, p.484(2000)을 참조하라.
상술한 특성으로부터, 예컨대, 오산화 탄탈륨막이 전극과 금속 산화물층 사이의 절연층으로서 사용되는 경우, 전자들은 쉽게 흐르지만 홀들은 흐르기가 어려운 현상이 기대될 수 있다. 실제로, 도 33에 도시된 바와 같이, 흐르는 전류의 값이 양의 전압이 드레인 전극(9707)으로부터 게이트 전극(9703)에 인가되는 경우와 음의 전압이 인가되는 경우 사이에서 크게 변한다. 금속 산화물층(9704)의 상태를 판별하는데 있어, 이는 신호 대 잡음비(S/N비)를 증가시키고 데이터 판별을 용이하게 하는데 큰 효과를 갖는다. 이는 절연층(9705)을 사용한 효과이다.
도 33에 도시된 상술한 "낮은 저항모드"와 "높은 저항모드"가 메모리 동작으로 적용되는 경우, 도 97a 및 도 97b에 도시된 소자는 비휘발성 비파괴 3단자 소자로서 사용될 수 있음을 발견하였다. 더 구체적으로, 도 33에서 (4) 또는 (5)로 표시된 바와 같이, 게이트 전극(9703)에 양의 전압을 인가하고 드레인 전극(9707)에 음의 전압을 인가하여 "낮은 저항모드"에서 "높은 저항모드"로 모드를 변경시킴으로써, 소스와 드레인 사이에서 전류가 거의 흐르지 않는 오프 상태가 설정된다.
도 33에서 (2)로 표시된 바와 같이, 게이트 전극(9703)에 음의 전압을 인가하고 드레인 전극(9707)에 1.1V 이상의 양의 전압을 인가함으로써, 소스와 드레인 사이에서 전류가 용이하게 흐르는 온 상태로의 변경이 행해진다. 이 동작으로, 모드는 "높은 저항모드"에서 "낮은 저항모드"로 변경되고, 온 상태가 얻어진다. 상술한 바와 같이, 전압이 "높은 저항모드" 또는 "낮은 저항모드"를 설정하기 위해 게 이트 전극(9703)(드레인 전극(9707))에 인가되는 경우, 오프 상태 및 온 상태 간에 전환이 행해질 수 있다.
상술한 방식으로 제어된 소스 및 드레인 사이의 온/오프 상태는 0V 내지 1.0V의 적절한 전압이 소스와 드레인 사이에 인가되는 경우 전류값을 읽음으로써 쉽게 인식될 수 있다. 예를 들어, 도 97a 및 도 97b에 도시된 3단자 소자의 모드상태가 "오프", 즉, "높은 저항모드"인 경우, 0V 내지 1.0V의 적절한 전압이 인가될 때, 도 33에서 (1)로 표시된 바와 같이, 전류가 거의 흐르지 않는 것에서 판단될 수 있다.
도 97a 및 도 97b에 도시된 소자의 모드상태가 "온", 즉, "낮은 저항모드"인 경우, 0V 내지 0.8V의 적절한 전압이 인가될 때, 도 33에서 (2)로 표시된 바와 같이, 전류가 급격히 소스와 드레인 사이에 흐르는 것에서 판단될 수 있다. "양의 높은 저항모드"와 "양의 낮은 저항모드", 즉, "오프" 및 "온" 사이의 전류값에서의 차가 5,000배 이상이므로, "오프" 및 "온"이 용이하게 판단될 수 있다. 심지어 음의 전압범위에서도, "오프" 및 "온"이 0 내지 -0.2V의 전압범위에서 판단될 수 있다.
상술한 3단자 소자의 온/오프 상태는 도 97a 및 도 97b에 도시된 소자가 "높은 저항모드" 또는 "낮은 저항모드"에 있는지 여부를 검사함으로써만 용이하게 행해질 수 있다. 다르게 말하면, 도 97a 및 도 97b에 도시된 3단자 소자는 2개의 모드를 유지할 수 있으면서 동시에 데이터 유지된다. 심지어 전압이 모드를 검사하기 위해 전극에 인가되는 경우에도, 유지된 모드는 변경되지 않고 데이터는 파괴되지 않는다. 따라서, 도 97a 및 도 97b에 도시된 3단자 소자에 따르면, 비파괴 동작이 가능해진다. 도 97a 및 도 97b에 도시된 3단자 소자는 금속 산화물층(9704)의 저항값이 게이트 전극(9703)과 드레인 전극(9707)(또는 소스 전극(9706)) 사이에 인가된 전압에 따라 변하므로 소스와 드레인 사이의 온/오프를 제어하기 위한 3단자 소자로서 기능을 한다. 이 소자는 또한 전류를 제어하기 위해 스위칭 소자로서 사용될 수 있다.
소스 전극(9706)이 개방으로 설정되더라도, 온 상태 및 오프 상태는 게이트 전압에 의해 제어될 수 있다. 소스 전극(9706)이 개방으로 설정되는 경우에 있어서, 리드 전압이 증가되면, 게이트 전압이 오프 상태를 설정하도록 인가되더라도 소정의 전류가 소스와 드레인 사이에 흐른다. 소스 전극(9706)이 개방으로 설정되고, 게이트 전압이 이 상태에서 인가되는 경우, 인가된 전압은 드레인 전극(9707) 아래의 영역에 따라 선택적으로 동작한다. 상술한 바와 같이, 소정의 소스-드레인 전류는 리드 전압이 높은 경우에 흐르는 것으로 추정된다. 따라서, 소스-드레인 전류는 소스 전극(9706), 상기 소스 전극(9706) 아래 영역에 있는 금속 산화물층(9704), 게이트 전극(9703), 상기 게이트 전극(9707) 아래 영역에 있는 금속 산화물층(9704), 및 드레인 전극(9707)으로부터 형성된 경로를 통해 흐르는 것으로 추정된다.
"양의 낮은 저항모드"를 설정하기 위해 게이트 전압(9703)이 인가되는 경우, 도 97a 및 도 97b에 도시된 3단자 소자를 동작시키기 위해 전압이 최대가 된다. 그러나, 도 33에 도시된 바와 같이, 전압은 약 1.1V이며, 소비전력도 매우 낮다. 저 소비전력이 장치들에 매우 이점적이다. 3단자 소자를 사용하는 장치는, 예컨대, 이동통신장치, 디지털 일반용 장치, 디지털 이미지 감지장치, 노트북, 개인용 컴퓨터, 및 개인 휴대 정보 단말기(PDA) 뿐만 아니라 모든 컴퓨터, 개인용 컴퓨터, 워크스테이션, 사무용 컴퓨터, 메인프레임(mainframes), 통신유니트, 및 복합기가 소비전력을 줄일 수 있다.
도 34는 도 97a 및 도 97b에 도시된 3단자 소자의 온 또는 오프 상태를 유지하는 시간을 도시한 것이다. 음의 전압이 도 33에 도시된 "음의 높은 저항모드", 즉, "높은 저항모드"를 설정하도록 드레인 전극(9707)으로부터 게이트 전극(9703)에 인가된 후에, 1.1V 이상의 전압이 "양의 낮은 저항모드"("낮은 저항모드"), 즉, 온 상태를 설정하도록 드레인 전극(9707)으로부터 게이트 전극(9703)에 인가된다. +0.5V의 전압이 소정시간마다 드레인 전극(9707)으로부터 게이트 전극(9703)에 인가되고, 전압 인가가 측정된 후에 소스와 드레인 사이에 흐르는 전류의 값이 측정된다. 도 34는 관찰결과를 도시한 것이다.
측정된 전류는 약 10분 후에 최대가 되고 그 후 완만하게 1,000분 까지 감소된다. 그러나, 이 때 전류값은 최대값의 97%이므로, 데이터는 어떠한 문제없이 판별될 수 있다. 도 34에 도시된 10년에 해당하는 10,000,000분의 외삽선으로부터 예측되는 바와 같이, 10년후의 전류값은 최대값의 66%(2/3)에 해당되고, 데이터가 식별될 수 있다. 상기 설명으로부터 명백한 바와 같이, 도 97a 및 도 97b에 도시된 3단자 소자는 10년의 데이터 보유주기를 가질 수 있다.
본 발명의 상술한 예에서, 각각의 실리콘 기판상에 있는 절연층, 상기 절연 층상의 게이트 전극, 및 상기 게이트 전극 상의 금속 산화물층이 ECR 스퍼터링에 의해 형성된다. 그러나, 각 층을 형성하는 방법은 ECR 스퍼터링에 국한되지 않는다. 예컨대, 실리콘 기판상에 형성되는 절연층은 열산화 또는 CVD(화학기상증착) 또는 종래의 스퍼터링 방법에 의해 형성될 수 있다.
게이트 전극층은 EB 증착, CVD, MBE, 또는 IBD와 같은 임의의 다른 성막방법에 의해 형성될 수 있다. 금속 산화물층은 또한 상술한 MOD, 종래의 스퍼터링 방법, PLD, 또는 MOCVD에 의해서도 형성될 수 있다. 그러나, ECR 스퍼터링이 사용되는 경우, 평평하고 우수한 절연막, 금속막, 및 금속 산화물막을 쉽게 얻을 수 있다.
상술한 실시예에서, 각 층이 형성된 후에, 기판은 일시적으로 대기로 꺼내어진다. 그러나, 각각의 층들을 형성하기 위해 ECR 스퍼터링을 구현하는 처리챔버를 진공반송챔버를 통해 연결시키는 장치를 사용함으로써 상기 구조를 대기로 꺼내지 않고도 연이은 처리에 의해 층들이 형성될 수 있다. 이 장치로, 피처리 기판은 진공으로 반송되고 따라서 수분 부착과 같은 장애에 의한 영향이 방지된다. 따라서, 박막품질과 경계면 특성이 향상될 수 있다.
특허 참조문헌 7에 도시된 바와 같이, 각 층이 형성된 후에, 형성된 층의 표면은 특성을 향상시키기 위해 ECR 플라즈마로 조사(照射)될 수 있다. 각 층이 형성된 후에, 형성된 층은 각 층의 특성을 크게 향상시키기 위해 수소 분위기와 같은 적절한 가스 분위기에서 어닐링(열처리)될 수 있다.
본 발명의 기본 개념은 도 97a 및 도 97b에 도시된 바와 같이 금속 산화물층 과 접촉하는 절연층을 배열하고 게이트 전극과 소스 및 드레인 전극에 의해 이들 층들을 사이에 끼우는 것이다. 이 구조로, 소정의 전압(DC 또는 펄스)이 게이트 전극에 인가되어 금속 산화물층의 저항값을 변경시키고 높은 저항모드 및 낮은 저항모드를 전환시키는 경우, 결과적으로 3단자 소자로서의 동작이 구현될 수 있다.
예컨대, 도 99에 도시된 바와 같이, 소스 전극(9716)과 드레인 전극(9717)은 절연층(9702)상에 형성되고 금속 산화물층(9704)으로 덮여질 수 있으며, 게이트 전극(9713)은 절연층(9715)을 통해 금속 산화물층(9704)상에 형성될 수 있다. 도 100a 및 도 100b에 도시된 바와 같이, 절연 기판(9701a)이 사용될 수 있다. 이 경우, 도 97a 및 도 97b에 도시된 절연층(9702)이 생략될 수 있다. 대안으로, 도 97a 및 도 97b에 도시된 절연층(9705), 금속 산화물층(9704), 소스 전극(9706), 및 드레인 전극(9707)을 포함하는 구조가 도전 기판상에 배열될 수 있다. 이 경우, 기판은 또한 게이트 전극으로서 사용된다. 높은 열전도도를 갖는 금속 기판이 도전 기판으로서 사용되는 경우, 더 큰 냉각효과가 달성될 수 있고, 안정적인 소자동작이 기대될 수 있다.
유리 또는 석영으로 제조되는 절연기판이 사용될 수 있다. 이 구조로, 본 발명은 처리를 용이하게 하기 위해, 예컨대, 유리 기판에 적용될 수 있다. 632.8㎚의 파장에서 측정된 약 2.6의 굴절률을 갖는 금속 산화물층(9704)은 광학적으로 투명하다. 이러한 이유로, 투명기판이 사용되는 경우, 이 실시예의 3단자 소자가 디스플레이에 적용될 수 있다. 금속 산화물층(9704)이 간섭색이 발생되는 10 내지 200㎚의 범위의 두께로 형성되는 경우, 착색된 상태의 시상효과(visual effect)가 얻 어질 수 있다.
본 발명의 3단자 소자의 또 다른 형태를 다음에 설명하다. 상기 설명에서, 강유전체 소자를 예로 들었다. 그러나, 도 93a 및 도 93b를 참조로 기술한 바와 같이, 복수의 3단자 소자들이 교차점 패턴(cross point pattern)으로 배열되고 집적될 수 있다.
금속 산화물층(9704)의 저항값에서의 변화도 상술한 바와 같이 또한 전류에 의해 제어될 수 있다. 소정의 전압이 소정의 전류를 흐르게 하도록 금속 산화물층(9704)에 인가된다. 바로 그 후에, 소정의 전압(예컨대, +0.5V)이 드레인 전극(9707)과 게이트 전극(9703) 사이에 인가된다. 그런 후, 전류값이 변한다.
예컨대, 1×10-9A 로부터 1×10-6A 까지 전류가 전극들 사이에 인가된 후에, 전류값은 작아지고, 높은 저항상태가 얻어진다. 1×10-6A 이상의 전류가 전극들 사이에 공급된 후에, 흐르는 전류의 값이 커지게 되고(예컨대, 0.7㎃), 상태는 낮은 저항상태로 변하게 된다. 이로부터 명백한 바와 같이, 금속 산화물층(9704)의 저항도 또한 상기 금속 산화물층에 흐르는 전류에 따라 변한다. 즉, 높은 저항상태와 낮은 저항상태를 나타내는 2개의 저항값이 있다. 따라서, 도 97a 및 도 97b에 도시된 3단자 소자는 전압 및 전류 모두에 의해 온/오프 제어될 수 있다.
상술한 바와 같이, 금속 산화물층(9704)에서의 저항변화는 펄스 전압에 의해 제어될 수 있다. 예컨대, 도 42에 도시된 바와 같이, 음의 펄스 전압(예컨대, -4V 및 10㎲)이 금속 산화물층(9704)이 초기상태에서 높은 저항상태에 있는 도 97a 및 도 97b에 도시된 3단자 소자의 게이트 전극(9703)(양의 전극측)과 드레인 전극(9707)(음의 전극측) 사이에 한번 인가된다. 그러면, 상기 상태는 낮은 저항상태로 변하게 된다. 그 후, 양의 펄스 전압(예컨대, +5V 및 10㎲)이 수 회(예컨대, 4번) 전극들 사이에서 인가되는 경우, 상기 상태는 높은 저항상태로 변하게 된다.
상술한 펄스 전압인가가 반복된다. 각 펄스 전압 인가후에 측정된 전류는 도 43에 도시된 바와 같이 변한다. 도 43에 도시된 바와 같이, 높은 저항상태가 초기상태에서 설정된다. 음의 펄스 전압이 인가된 후에, 상기 상태는 낮은 저항상태로 변하게 된다. 양의 펄스 전압이 수 회 이 상태에 인가되는 경우, 상기 상태는 높은 저항상태로 변하게 된다. 금속 산화물층(9704)의 저항값은 양의 전압 펄스 또는 음의 전압 펄스가 인가되는 경우에 변한다. 따라서, 예컨대, 양의 전압 펄스 또는 음의 전압 펄스가 인가되는 경우, 도 97a 및 도 97b에 도시된 3단자 소자도 또한 "온" 상태 에서 "오프"로 또는 "오프" 상태에서 "온" 상태로 변할 수 있다.
금속 산화물층(9704)의 저항상태를 변경시킬 수 있는 전압 펄스의 전압 및 시간은 상황에 따라 변할 수 있다. 예컨대, 10㎲의 폭을 갖는 +5V의 전압 펄스가 4번 인가되어 높은 저항상태로 설정되고, 1㎲의 폭을 갖는 -4V의 짧은 펄스가 10번 인가되는 경우, 상기 상태는 낮은 저항상태로 변경될 수 있다. 1㎲의 폭을 갖는 +5V의 짧은 펄스가 이 상태에서 100번 인가되는 경우, 상기 상태는 높은 저항상태로 변경될 수 있다. 100㎲의 폭을 갖는 -3V의 낮은 전압 펄스가 이 상태에서 100회 인가되는 경우, 상기 상태는 낮은 저항상태로 변경될 수 있다.
도 97a 및 도 97b에 도시된 3단자 소자가 펄스 전압인가에 의해 제어되는 경 우를 다음에 설명한다. 예컨대, 도 101의 시퀀스에 도시된 바와 같이, 음의 펄스와 양의 펄스가 번갈아 게이트 전극(9703)에 인가되는 경우, 소스 전극(9706)과 게이트 전극(9703) 사이의 저항모드 및 드레인 전극(9707)과 게이트 전극(9703) 사이의 저항모드가 바뀐다. 이에 따라, 소스 전극(9706)과 드레인 전극(9707) 사이에 흐르는 전류의 온 상태 및 오프 상태도 번갈아 전환될 수 있다.
이 실시예의 금속 산화물층(9704)을 사용하는 도 97a 및 도 97b에 도시된 3단자 소자에서 조차도, DC 전압이 게이트 전극(9703)과 드레인 전극(9707)(소스 전극(9706)) 사이에 인가되는 경우 전류-전압 특성은 도 46에 도시된 바와 같이 양의 측 인가전압을 변경시켜 다른 낮은 저항상태로 변하게 된다. 이들 상태에 따라, 3 상태(3개의 값)가 소스와 드레인 사이에 흐르는 전류값에서 구현될 수 있다. 예컨대, 리드 전압이 약 0.5V인 경우, 소스와 드레인 사이에 흐르는 전류값에서 3원 상태가 구현될 수 있다. 각 상태를 바꾸기 전에, -2V의 전압이 게이트 전극(9703)에 인가되어 상기 상태를 높은 저항상태로 복귀시킨다(리셋).
첨부도면을 참조로 본 발명의 또 다른 실시예를 설명한다. 도 102a 및 도 102b는 본 발명의 또 다른 실시예에 따른 3단자 소자의 구성예를 개략적으로 도시한 개략횡단면도이다. 도 102a 및 도 102b에 도시된 3단자 소자는, 예컨대, 단결정 실리콘으로 제조된 기판(10201)상에, 절연층(10202), 게이트 전극(10203), Bi, Ti, 및 O를 함유하고 두께가 약 30 내지 200㎚인 금속 산화물층(10204), 절연층(10205), 소스 전극(10206), 및 드레인 전극(10207)을 구비한다. 상술한 구조를 갖는 3단자 소자에서, 도 102a에 도시된 바와 같이 전위가 인가되는 상태를 쓰기 상태로 정의하고, 도 102b에 도시된 바와 같이 전위가 인가되는 상태를 읽기 상태로 정의한다.
기판(10201)은 반도체, 절연체, 금속과 같은 도체 중 어느 하나로 제조될 수 있다. 기판(10201)이 절연재료로 제조되는 경우, 절연층(10202)은 생략될 수 있다. 기판(10201)이 도전성 재료로 제조되는 경우, 절연층(10202)과 게이트 전극(10203)은 생략될 수 있다. 이 경우, 도전성 재료로 제조되는 기판(10201)은 게이트 전극으로서 사용된다. 게이트 전극(10203), 소스 전극(10206), 및 드레인 전극(10207)은 백금(Pt), 루테늄(Ru), 금(Au), 은(Ag), 및 티타늄(Ti)과 같은 귀금속을 포함하는 전이금속으로 제조될 수 있다. 전극은 질화 티타늄(TiN), 질화 하프늄(HfN), 루테늄산 스트론튬(SrRuO2), 산화아연(ZnO), 산화인듐주석(ITO) 또는 불화 란탄(LaF3)과 같은 전이금속의 질화물, 산화물, 또는 불화물 등의 화합물, 또는 이들을 적층함으로써 형성된 복합막으로 제조될 수 있다.
절연층(10205)은 이산화 실리콘, 실리콘 산질화물(silicon oxynitride), 알루미나, 또는 리튬, 베릴륨, 마그네슘 또는 칼슘과 같은 경금속을 함유하는 LiNbO3, 또는 LiCaAlF6, LiSrAlF6, LiYF4, LiLuF4, 또는 KMgF3와 같은 불화물로 제조될 수 있다. 대안으로, 절연층(10205)은 스칸듐(scandium), 티타늄, 스트론튬, 이트륨(yttrium), 지르코늄(zirconum), 하프늄, 탄탈륨, 또는 란탄 계열과 같은 전이금속의 산화물 또는 질화물, 상술한 원소들을 함유하는 실리케이트(silicate)(금속, 실리콘, 및 산소의 3원 화합물), 이들 원소들을 함유하는 알루미네이 트(aluminate)(금속, 실리콘, 및 산소의 3원 화합물), 또는 상기 원소들 중 적어도 2개를 함유하는 산화물 또는 질화물로 제조될 수 있다.
상술한 강유전체층(104)과 같이, 금속 산화물층(10204)은 기저층, 즉, Bi4Ti3O12의 화학양론적 조성에 비해 과도한 양의 티타늄을 함유한 층에 약 3 내지 15㎚의 입자 크기를 갖는 Bi4Ti3O12 결정의 복수의 미결정립을 분산시킴으로써 형성된다. 이는 투과전자 현미경을 사용한 관찰에 의해 확인된다. 기저층은 거의 0의 비스무스 함량을 갖는 TiOx일 수 있다. 다르게 말하면, 기저층은 2개의 금속을 함유하고 하나의 금속의 함량이 화학양론적 조성에 비하여 더 작은 금속 산화물로 제조된다.
도 102a 및 도 102b에 도시된 3단자 소자의 상세한 예를 설명한다. 예컨대, 게이트 전극(10203)은 두께가 10㎚인 루테늄막이다. 금속 산화물층(10204)은 상술한 조성을 갖는 금속 산화물로 제조되고 두께가 40㎚인 금속 산화물을 갖는다. 절연층(10205)은 오산화 탄탈륨과 이산화 실리콘으로 제조되고 두께가 5㎚인 다층막이다. 소스 전극(10206)과 드레인 전극(10207)은 금으로 제조된다. 소스 전극(10206)과 드레인 전극(10207)은 티타늄층, 질화 티타늄층, 및 금층을 이 순서로 절연층(10205)의 측면으로부터 순차적으로 적층함으로써 형성된 다층구조를 가질 수 있다. 절연층(10205)에 대한 접촉면이 티타늄층으로 형성되는 경우, 밀착성이 증가될 수 있다. 소스 전극(10206)과 드레인 전극(10207) 사이의 간격은 예컨대 1㎜이다. 상술한 바와 같이, 기판(10201)과 절연층(10202)의 구조는 상술한 구조에 국한되지 않으며, 임의의 다른 재료도 또한 전기적 특성에 영향을 끼치지 않는다면 적절하게 선택될 수 있다.
상술한 절연층(10202), 게이트 전극(10203), 금속 산화물층(10204), 절연층(10205), 소스 전극(10206), 및 드레인 전극(10207)을 형성하는 상세한 방법을 후술한다. 이 층들은 도 5에 도시된 ECR 스퍼터링 장치를 사용하여 아르곤 가스, 산소 가스 또는 질소 가스로 이루어진 ECR 플라즈마에 금속 타겟 또는 소결체 타겟을 스퍼터링시킴으로써 형성될 수 있다.
도 102a 및 도 102b에 도시된 3단자 소자 제조방법의 예를 도 103을 참조로 다음에 설명한다. 도 103a에 도시된 바와 같이, 주평면상에 (100)의 면 방위와 1 내지 2Ω㎝의 저항률을 갖는 p형 실리콘 기판(10201)이 제조된다. 기판(10201)의 표면은 황산 및 과산화수소의 혼합물 용액, 순수한 물, 및 불화수소 용액에 의해 세정되고 건조된다. 상기 세정되고 건조된 기판(10201)상에 절연층(10202)이 형성된다. 절연층(10202)을 형성하는데 있어, 상술한 ECR 스퍼터링 장치 및 타겟으로서 순수한 실리콘(Si)이 사용된다. Si-O 분자에 의한 메탈모드(metal mode)에서 절연층(10202)이 플라즈마 가스로서 아르곤(Ar)과 산소 가스를 사용한 ECR 스퍼터링에 의해 그 표면을 덮을 정도의 두께로 기판(10201)상에 형성된다.
예컨대, Ar 가스가 내부 압력이 10-5Pa 크기로 설정되는 플라즈마 생성챔버에 20sccm의 유량으로 공급된다. 내부압력은 약 10-3 내지 10-2Pa로 설정된다. 2.45GHz(약 500W)의 마이크로파와 0.0875T의 자기장이 전자 싸이클로트론 공명 조 건을 설정하도록 공급되고, 이에 의해 생성챔버에 Ar 플라즈마를 생성한다. sccm은 유량단위로서 0℃, 1기압의 유체가 1분에 1㎤로 흐르는 것을 나타내는 것에 유의하라.
상술한 방법에 의해 생성된 플라즈마는 자기 코일의 발산 자기장에 의해 플라즈마 생성챔버에서 처리챔버로 방출된다. 또한, 13.56MHz(예컨대, 500W)의 고주파수 전력이 고주파수 전원장치로부터 플라즈마 생성챔버의 출구에 배치된 실리콘 타겟으로 공급된다. Ar 입자들이 실리콘 타겟에 대해 충돌하는 경우, Si 입자들을 튀겨내도록 스퍼터링 현상이 발생된다. 실리콘 타겟으로부터 튀겨진 Si 입자들이 플라즈마 생성챔버로부터 방출된 플라즈마와 도입되어 플라즈마에 의해 활성화된 산소 가스와 함께 기판(10201)의 표면에 도달하게 되고 활성화된 산소에 의해 산화되어 이산화 실리콘이 된다. 상기 처리로, 이산화 실리콘으로 제조되고 두께가 약 100㎚인 절연층(10202)이 기판(10201)에 형성될 수 있다(도 103a).
절연층(10202)은 전압이 나중에 형성되는 전극들 사이에 인가될 때 전압이 기판(10201)에서 새어나가 소정의 전기적 특성에 영향을 끼치는 것을 방지하도록 절연을 보장한다. 예컨대, 열산화법에 의해 실리콘 기판의 면을 산화시킴으로써 형성된 산화 실리콘막이 절연층(10202)으로서 사용될 수 있다. 절연층(10202)은 절연성이 보장될 수 있다면 산화 실리콘 이외의 임의의 다른 절연재료로도 제조될 수 있다. 절연층(10202)의 두께는 항상 100㎚일 필요가 없으며 더 작거나 더 클 수 있다. ECR 스퍼터링에 의한 상술한 절연층(10202) 형성에서, 기판(10201)은 가열되지 않는다. 그러나, 기판(10201)을 가열하면서 동시에 박막이 형성될 수 있다.
상술한 방식으로 절연층(10202)이 형성된 후에, 타겟으로서 순수한 루테늄(Ru)을 사용한 동일한 ECR 스퍼터링에 의해 절연층(10202)에 류테늄막이 형성되고, 이에 의해 도 103b에 도시된 게이트 전극(1203)을 형성한다. Ru 막의 형성을 상세히 설명한다. Ru 타겟을 사용하는 ECR 스퍼터링 장치에서, 예컨대, 형성된 절연층과 함께 실리콘 기판이 400℃로 가열된다. 희귀가스로서 Ar 가스가 플라즈마 생성챔버에 예컨대 7sccm의 유량으로 공급된다. 또한, Xe 가스가 예컨대 5sccm의 유량으로 공급되어 플라즈마 생성챔버의 내부압력을 10-2 내지 10-3Pa의 크기로 설정하게 된다.
전자 싸이클로트론 공명조건의 자기장이 플라즈마 생성챔버에 주어진다. 그런 후, 2.45GHz(약 500W)의 마이크로파가 상기 챔버내에 Ar 및 Xe의 ECR 플라즈마를 생성하기 위해 플라즈마 생성챔버에 제공된다. 생성된 ECR 플라즈마는 플라즈마 생성챔버로부터 자기 코일의 발산 자기장에 의해 처리챔버 측으로 방출된다. 또한, 13.56MHz(약 500W)의 고주파수 전력이 플라즈마 생성챔버의 출구에 위치된 루테늄 타겟에 공급된다. 루테늄 타겟으로부터 Ru 입자를 튀겨내기 위해 스퍼터링 현상이 발생된다. 루테늄 타겟으로부터 튀겨나온 Ru 입자들이 기판(10201)에 있는 절연층(10202)의 표면에 도달하여 증착된다.
상기 처리로, 예컨대, 두께가 약 10㎚인 게이트 전극(10203)이 절연층(10202)상에 형성될 수 있다(도 103b). 게이트 전극(10203)은 전압이 나중에 형성되는 소스 전극(10206)과 드레인 전극(10207) 사이에 인가될 때 금속 산화물 층(10204)에 전압 인가를 가능하게 한다. 게이트 전극(10203)은 전도성이 보장될 수 있 다면 루테늄 이외의 임의의 다른 재료로도 제조될 수 있다. 게이트 전극(10203)은, 예컨대, 백금으로 제조될 수 있다. 이산화 실리콘상에 형성된 백금막은 공지된 바와 같이 박리가 용이하다. 이를 방지하기 위해, 티타늄층, 질화 티타늄층, 또는 백금층 아래에 루테늄층을 삽입함으로써 적층 구조가 형성된다. 게이트 전극(10203)의 두께는 항상 10㎚ 일 필요는 없으며 더 작거나 더 클 수 있다.
상술한 바와 같이, ECR 스퍼터링에 의해 Ru 박막을 형성하는데 있어, 기판(10201)은 400℃로 가열된다. 그러나, 기판이 가열되지 않은 경우, 이산화 실리콘에 대한 루테늄의 밀착성이 낮아지게 되고 박막이 박리될 수 있다. 박리를 방지하기 위해, 박막은 기판을 가열하는 동시에 형성되는 것이 바람직하다.
게이트 전극(10203)이 상술한 방식으로 형성된 후에, 금속 산화물층(10204)이 Bi 대 Ti의 비가 4:3인 산화물 소결체(Bi-Ti-O)로부터 형성된 타겟과 플라즈마 가스로서 아르곤(Ar)과 산소 가스를 사용한 ECR 스퍼터링에 의해, 도 103c에 도시된 바와 같이, 표면을 덮을 정도의 두께로 게이트 전극(10203)상에 형성된다.
금속 산화물층(10204)의 형성을 상세히 설명한다. 기판(10201)은 300℃ 내지 700℃로 가열된다. 희귀가스로서 Ar 가스가 예컨대 20sccm의 유량으로 플라즈마 생성챔버내에 공급되어 예컨대 10-3 내지 10-2Pa 크기의 압력을 설정하게 된다. 이 상태에서, 전자 싸이클로트론 공명조건의 자기장이 플라즈마 생성챔버에 주어진다. 그런 후, 2.45GHz(약 500W)의 마이크로파가 상기 챔버내에서 ECR 플라즈마를 생성 하도록 플라즈마 생성챔버내에 도입된다.
생성된 ECR 플라즈마는 상기 플라즈마 생성챔버에서 자기 코일의 발산 자기장에 의해 처리챔버측으로 방출된다. 또한, 13.56MHz(약 500W)의 고주파수 전력이 플라즈마 생성챔버의 출구에 위치된 소결체 타겟에 공급된다. Ar 입자들이 소결체 타겟에 대하여 충돌될 때, Bi 입자들 및 Ti 입자들을 튀겨내기 위해 스퍼터링 현상이 발생된다.
소결체 타겟으로부터 튀겨나온 Bi 입자들 및 Ti 입자들이 플라즈마 생성챔버로부터 방출된 ECR 플라즈마와 방출된 ECR 플라즈마에 의해 활성화된 산소 가스와 함께 가열된 게이트 전극(10203)의 표면에 도달하여 활성화된 산소에 산화된다. 반응성 가스로서 사용되는 산소(O2) 가스는 후술되는 Ar 가스와는 별도로 예컨대 1sccm의 유량으로 도입된다. 소결체 타겟은 산소를 함유하지만, 산소를 공급함으로써 증착된 박막에서의 산소부족이 방지될 수 있다. ECR 스퍼터링에 의한 상술한 성막으로, 예컨대, 약 40㎚의 두께를 갖는 금속 산화물층(10204)이 형성될 수 있다(도 103c).
박막품질은 불활성 가스 및 반응성 가스의 ECR 플라즈마를 사용하여 형성된 금속 산화물층(10204)을 조사(照射)함으로써 향상될 수 있다. 반응성 가스로서, 산소 가스가 아니라 질소 가스, 불소 가스(fluorine gas), 또는 수소 가스가 사용될 수 있다. 박막품질향상은 또한 절연층(10202)의 형성에도 적용될 수 있다. 금속 산화물층(10204)이 300℃ 이하의 낮은 기판온도에서 형성되고 그런 후 박막의 성질을 크게 향상시키기 위해 산소 분위기와 같이 적절한 가스 분위기에서 어닐링(열처리)될 수 있다.
금속 산화물층(10204)이 상술한 방식으로 형성된 후에, 기판(10201)이 장치로부터 대기로 꺼내어진다. 기판(10201)은 순수한 탄탈륨(Ta)이 타겟으로서 사용되는 도 5에 도시된 바와 같은 동일한 ECR 스퍼터링 장치의 기판 홀더상에 고정된다. 절연층(10205)이, 도 103d에 도시된 바와 같이, 플라즈마 가스로서 아르곤(Ar) 가스와 산소 가스를 사용한 ECR 스퍼터링에 의해 그 표면을 덮을 정도의 두께로 금속 산화물층(10204)상에 형성된다. Ta-O 분자에 의한 메탈모드 박막이 하기에 설명되는 절연층(10205)으로서 형성된다.
Ta-O 분자에 의한 메탈모드 박막의 형성을 상세히 설명한다. 탄탈륨으로 제조된 타겟이 사용되는 도 5에 도시된 ECR 스퍼터링 장치에서, 희귀가스로서 Ar 가스가 불활성 가스 도입부로부터 플라즈마 생성챔버로 예컨대 25sccm의 유량으로 도입되어 플라즈마 생성챔버의 내부 압력을 예컨대 10-3Pa의 크기로 설정하게 된다. 예컨대, 28A의 코일 전류가 자기 코일에 공급되어 플라즈마 생성챔버에 전자 싸이클로트론 공명조건의 자기장을 제공한다.
예컨대, 2.45 GHz(예컨대, 500W)의 마이크로파가 마이크로파 발생부(미도시)로부터 도파관, 석영 윈도우, 및 진공 도파관을 통해 플라즈마 생성챔버로 도입된다. 마이크로파의 도입으로, Ar 플라즈마가 플라즈마 생성챔버에서 생성된다. 생성된 플라즈마는 플라즈마 생성챔버로부터 자기 코일의 발산 자기장에 의해 처리챔버 측으로 방출된다. 또한, 고주파수 전력(예컨대, 500W)이 고주파수 전극 공급부로부터 플라즈마 생성챔버의 출구에 배치된 타겟에 공급된다.
Ar 입자들이 타겟에 대해 충돌하는 경우, 타겟으로부터 Ta 입자들을 튀겨내도록 스퍼터링 현상이 발생된다. 타겟으로부터 튀겨진 Ta 입자들은 플라즈마 생성챔버로부터 방출된 플라즈마와 반응성 가스 도입부로부터 공급되고 상기 플라즈마에 의해 활성화된 산소 가스와 함께 기판(10201)상의 금속 산화물층(10204) 표면에 도달하여 상기 활성화된 산소에 의해 산화되어 오산화 탄탈륨이 된다.
상기 처리로, 오산화 탄탈륨막이 금속 산화물층(10204)상에 형성된다. 연이어, 이산화 실리콘막이 도 103a를 참조로 설명된 이산화 실리콘 증착과 같이 순수한 실리콘으로 만들어진 타겟을 사용한 ECR 스퍼터링에 의해 오산화 탄탈륨막에 형성된다. 상술한 오산화 탄탈륨막과 이산화 실리콘막의 형성은 상기 오산화 탄탈륨막과 상기 이산화 실리콘막을 포함하는 다층막이 예컨대 약 5㎚로 형성되도록 반복되며, 이에 의해 절연층(10205)이 얻어진다(도 103d).
상기 오산화 탄탈륨막과 상기 이산화 실리콘막을 포함하는 절연층(10205)은 금속 산화물층(10204)에 전압 인가시에 상기 강유전체막에 인가되는 전압을 제어하는데 사용된다. 절연층(10205)은 금속 산화물층(10204)에 인가되는 전압을 제어할 수 있다면 상기 오산화 탄탈륨막과 상기 이산화 실리콘막의 다층구조를 제외한 임의의 다른 구조를 가질 수 있다. 절연층(10205)은 단일층일 수 있다. 두께도 또한 5㎚에 국한되지 않는다. 상술한 ECR 스퍼터링 공정에서, 기판(10201)은 가열되지 않으나 가열될 수도 있다.
금(Au)으로 제조되고 소정의 면적을 갖는 소스 전극(10206)과 드레인 전극(10207)이 도 103e에 도시된 바와 같이 절연층(10205)에 형성되며, 이에 의해 102a 및 102b에 도시된 3단자 소자를 얻게 된다. 소스 전극(10206)과 드레인 전극(10207)은 잘 알려진 리프트 오프 방법 및 저항가열 진공증착에 의한 금증착에 의해 형성될 수 있다. 소스 전극(10206)과 드레인 전극(10207)은 Ru, Pt, 또는 TiN과 같은 또 다른 금속재료 또는 도전성 재료로 제조될 수 있다. Pt가 사용되는 경우, 밀착성이 나빠, 박막이 박리될 수 있다. 따라서, 각 전극은 거의 박리되지 않는 Ti-Pt-Au와 같은 구조를 사용하여 상기 구조상에 포토리소그라피 또는 리프트 오프와 같은 패터닝 공정을 실행함으로써 소정의 면적을 갖는 전극으로서 형성되어야만 한다.
금속 산화물층(10204)을 사용하는 소자의 특성을 다음에 설명한다. 게이트 전극(10203)과 드레인 전극(10207) 사이에 전압을 인가함으로써 그 특성을 조사하였다. 전원장치로부터 전압을 게이트 전극(10203)과 드레인 전극(10207) 사이에 인가하고, 상기 전압을 인가했을 때 흐르는 전류를 전류계로 측정한 경우, 도 49에 도시된 결과를 얻었다. 도 49 및 본 발명에 따른 소자의 동작원리를 후술한다. 본 명세서에서 설명되는 전압값 및 전류값은 단지 실제 소자에서 측정된 예이다. 따라서, 따라서, 현상은 다음의 수치들에 제한되지 않는다. 다른 수치들도 또한 소자 및 다른 조건에 실제로 사용된 각 막의 재료 및 두께에 따라 측정될 수 있다.
양의 전압이 게이트 전극(10203)에 인가되는 경우, 흐르는 전류는 도 49에서 (1)로 표시되는 바와 같이 0 내지 1.0V의 범위에서 매우 작다. 그러나, (2)로 표시 된 바와 같이, 전압이 1.1V를 초과하는 경우, 양의 전류가 급격히 흐른다. 실제로, 0.1A/㎠ 보다 더 큰 전류가 또한 흐른다. 그러나, 더 큰 전류의 흐름은 측정장치를 보호하기 위해 억제되므로, 전류는 측정되지 않는다. (1)로 표시되는 0 내지 1.0V범위에서, (2)로 표시된 바와 같이, 큰 전류의 흐름을 억제함으로써 높은 저항상태가 보유(유지)된다.
양의 전압이 게이트 전극(10203)에 다시 인가되는 경우, 0.1A/㎠ 이상의 양의 전류를 흐르게 하는 궤적이 (3)으로 표시된 바와 같이 약 0.8V에서 얻어진다. 양의 전압이 게이트 전극(10203)에 또한 인가되는 경우, 0.1A/㎠ 이상의 전류가 (3)으로 표시된 바와 같이 약 0.8V에서 흐른다.
음의 전압이 게이트 전극(10203)에 인가되는 경우, (4)로 표시된 바와 같이 음의 전류는 약 -0.2V까지 흐른다. 전류는 최대 -1.5×10-2A/㎠ 로 증가한다. 전압의 절대값이 감소하는 경우, 전류는 (4)로 표시된 바와 같은 궤적을 따른다.
음의 전압이 -0.2V 까지 인가되는 경우, 전류는 (4)로 표시된 궤적을 따른다. 그런 후, (5)로 표시된 바와 같이, 흐르는 전류의 값은 감소되고, 어떠한 음의 전류도 흐르지 않게 된다. 음의 전압이 게이트 전극(10203)에 인가되는 경우, (6)으로 표시된 바와 같이, 전류를 거의 흐르게 하지 않는 궤적이 얻어진다. 전압의 절대값이 그런 후에 감소하는 경우, (6)으로 표시된 바와 같이, 전류는 거의 흐르지 않는다. 양의 전압이 게이트 전극(10203)에 인가되는 경우, (1)로 표시된 바와 같이, 전류는 0 내지 1.0V까지 거의 흐르지 않는다.
따라서, (2)에서와 같이 어떠한 갑작스러운 전류흐름을 방지하도록 1.1V 이상의 전압이 게이트 전극(10203)에 인가되지 않는 한, (1)에서와 같이 어떠한 전류도 흐르지 않는 높은 저항상태가 유지된다. 상태(1)을 "양의 높은 저항모드"라고 한다.
예컨대, (2)로 표시된 바와 같이, 1.1V 이상의 전압이 전류를 급격하게 흐르게 하도록 인가되는 경우, (3)으로 표시된 바와 같이 전류가 쉽게 흐르는 낮은 저항상태가 얻어진다. 이 상태는 또한 양의 전압이 게이트 전극(10203)에 인가되는 동안 유지된다. 상태(3)을 "양의 낮은 저항모드"라고 한다.
그러나, 음의 전압이 게이트 전극(10203)에 인가되는 경우, (4)로 표시된 바와 같이, 전류가 0 내지 -0.2V의 음의 전압범위에서 적은 전류가 초기 상태에서 흐르는 낮은 저항상태가 얻어진다. 이 상태도 또한 0 내지 -0.2V 범위의 음의 전압이 인가되는 동안 유지된다. 상태(4)를 "음의 낮은 저항모드"라고 한다.
-0.2V 이상의 음의 전압이 인가되는 경우, 어떠한 전류도 흐르지 않게 되며, (5)로 표시된 바와 같이, 상태는 높은 저항모드로 변하게 된다. 이 상태에서, (6)으로 표시되는 바와 같이, 0 내지 -1.0V 범위의 음의 전압이 인가되는 동안 전류값이 높은 저항을 갖는 상태가 유지된다. 상태(6)을 "음의 높은 저항모드"라고 한다.
상술한 바와 같이, 금속 산화물층(10204)은 명백히 4개의 안정적인 모드, 즉, "양의 높은 저항모드", "양의 낮은 저항모드", "음의 높은 저항모드", 및 "음의 낮은 저항모드"를 갖는다. 더 구체적으로, "양의 높은 저항모드" 및 "음의 높은 저항모드"는 동일한 높은 저항상태를 나타내는 "높은 저항모드"이다. "양의 낮은 저항모드" 및 "음의 낮은 저항모드"는 동일한 낮은 저항상태를 나타내는 "낮은 저항모드"이다. 즉, 2개의 모드들이 있게 된다. "높은 저항모드"의 상태에서, "높은 저항모드"는 -1.5V 내지 +1.0V의 전압범위에서 유지된다. +1.0V 이상의 전압이 "낮은 저항모드"로 상태를 변하게 인가되는 경우, "낮은 저항모드"는 -0.2V 내지 +0.8V의 전압범위에서 유지된다. 2개 상태들, 즉, "높은 저항모드" 및 "낮은 저항모드" 사이의 전환이 발생된다. 이는 또한 음의 저항모드, 즉, "음의 높은 저항모드" 및 "음의 낮은 저항모드"에도 적용된다.
0.5V의 전압이 인가되는 경우 각각의 "양의 모드"에서의 실제 전류값에 대해, "양의 높은 저항모드"에서의 전류값은 1.0×10-8A/㎠이고, "양의 낮은 저항모드"에서의 전류값은 5×10-2A/㎠이다. 상기 비는 5,000배 정도 높다. 이는 각 모드 판별을 용이하게 한다. 본 발명자는 인가된 전압의 방향 및 크기에 따라 금속 산화물층(10204)의 저항값이 극적으로 변할 때 상술한 현상이 발생되는 것으로 추정한다.
절연층(10205)이 금속 산화물층(10204)과 드레인 전극(10207)(소스 전극(10206)) 사이에 형성되므로, 캐리어들이 절연층(10205)의 밴드구조에 의해 제어될 수 있다. 더 구체적으로, 예컨대, 오산화 탄탈륨은 약 4.5eV의 밴드갭을 갖는다. 페르미 레벨(Fermi level)로부터의 에너지 차는 전도대에서 약 1.2eV이고 가전자대에서는 약 2.3eV이다. 즉, 장벽이 가전자대측에서 더 크다. 따라서, 장벽효과는 가전자대에 있는 홀들에 대해서는 크나 전도대에 있는 전자들에 대해서는 작다. 더 상세한 정보를 위해, 윌크 등(Wilk et al.)의 논문 "J.Appl.Phys.", No, 87, p.484(2000)을 참조하라.
상술한 특성으로부터, 예컨대, 오산화 탄탈륨막이 전극과 금속 산화물층(10204) 사이의 절연층으로서 사용되는 경우, 전자들은 쉽게 흐르지만 홀들은 흐르기가 어려운 현상이 기대될 수 있다. 실제로, 도 49에 도시된 바와 같이, 흐르는 전류의 값이 양의 전압이 드레인 전극(10207)에 인가되는 경우와 음의 전압이 인가되는 경우 사이에서 크게 변한다. 금속 산화물층(10204)의 상태를 판별하는데 있어, 이는 신호 대 잡음비(S/N비)를 증가시키고 데이터 판별을 용이하게 하는데 매우 효과적이다. 이는 절연층(10205)을 사용한 효과이다.
도 49에 도시된 상술한 "낮은 저항모드"와 "높은 저항모드"가 적용되는 경우, 도 102a 및 도 102b에 도시된 소자는 비파괴적인 읽기를 할 수 있는 비휘발성 3단자 소자로서 사용될 수 있음을 발견하였다. 더 구체적으로, 소스와 드레인 사이에 전류가 거의 흐르지 않는 오프 상태는, 도 49에서 (4) 또는 (5)로 표시된 바와 같이, 게이트 전극(10203)에 음의 전압을 인가하고 드레인 전극(10207)에 양의 전압을 인가하여 "낮은 저항모드"에서 "높은 저항모드"로 모드를 변경시킴으로써 설정된다.
소스와 드레인 사이에 전류가 쉽게 흐르는 온 상태는 도 49에서 (2)로 표시된 바와 같이 게이트 전극(10203)에 양의 전압을 인가하고 드레인 전극(10207)에 -0.8V 이상의 음의 전압을 인가하여 전류를 급격하게 흐르게 함으로써 설정된다. 이 동작으로, 모드는 "높은 저항모드"에서 "낮은 저항모드"로 변하고, 온 상태가 얻어진다. 상술한 바와 같이, 전압이 게이트 전극(10203)(드레인 전극(10207))에 인가되어 "높은 저항모드" 또는 "낮은 저항모드"를 설정하는 경우, 오프 상태 또는 온 상태 사이의 전환이 행해질 수 있다.
상술한 방식으로 제어되는 소스와 드레인 사이의 온/오프 상태는 -0.8V 내지 +0.8V의 적절한 전압이 소스와 드레인 사이에 인가되는 경우 전류값을 읽음으로써 쉽게 인식될 수 있다. 예를 들어, 도 102a 및 도 102b에 도시된 소자의 모드상태가 "오프", 즉, "높은 저항모드"인 경우, -0.8V 내지 +0.8V의 적절한 전압이 인가될 때, 도 49에서 (1)로 표시된 바와 같이, 전류가 거의 흐르지 않는 것에서 판단될 수 있다.
도 102a 및 도 102b에 도시된 소자의 모드상태가 "온", 즉, "낮은 저항모드"인 경우, 도 49에서 (2)로 표시된 바와 같이, -0.5V 내지 +0.2V의 적절한 전압이 인가될 때, 전류가 급격히 흐르는 것에서 판단될 수 있다. "음의 높은 저항모드"와 "음의 낮은 저항모드", 즉, "오프" 및 "온" 사이의 전류값에서의 차가 200배 이상이므로, "오프" 및 "온"이 쉽게 판별될 수 있다. 양의 전압범위에서도, "오프" 및 "온"이 0 내지 0.2V의 전압범위에서 판단될 수 있다.
상술한 온/오프 상태는 도 102a 및 도 102b에 도시된 소자가 "높은 저항모드" 또는 "낮은 저항모드"에 있는지 여부를 검사함으로써만 용이하게 판별될 수 있다. 심지어 양의 전압이 모드를 검사하기 위해 전극에 인가되더라도, 유지된 모드는 변경되지 않는다. 따라서, 도 102a 및 도 102b에 도시된 3단 소자에 따르면, 비파괴적인 리드 동작이 가능하다. 금속 산화물층(10204)의 저항값이 게이트 전 극(10203)과 드레인 전극(10207)(또는 소스 전극(10206)) 사이에 인가된 전압에 따라 변하므로도 102a 및 도 102b에 도시된 소자는 소스와 드레인 사이에서 온/오프를 제어하는 3단자 소자로서 기능을 한다. 이 소자는 또한 전류를 제어하는 소자로서 사용될 수 있다.
소스 전극(10206)이 개방상태로 설정되더라도, 게이트 전압을 인가함으로써 온 상태 및 오프 상태가 제어될 수 있다. 소스 전극(10206)이 개방상태로 설정되는 경우, 리드 전압이 증가될 때, 게이트 전압이 오프 상태를 설정하게 인가되더라도 소정의 전류가 소스와 드레인 사이에 흐른다. 소스 전극(10206)이 개방상태로 설정되고, 게이트 전압이 이 상태에 인가되는 경우, 인가된 전압은 드레인 전극(10207) 아래의 영역에 따라 선택적으로 동작한다. 상술한 바와 같이, 리드 전압이 높은 경우에 소정의 소스-드레인 전류가 흐르는 것으로 추정된다. 따라서, 소스-드레인 전류가 소스 전극(10206), 상기 소스 전극(10206)의 아래 영역에 있는 금속 산화물층(10204), 게이트 전극(10203), 드레인 전극(10207)의 아래 영역에 있는 금속 산화물층(10204) 및 드레인 전극(10207)으로부터 형성된 경로를 통해 흐르는 것으로 추정된다.
도 102a 및 도 102b에 도시된 소자를 동작시키기 위한 전압은 "음의 낮은 저항모드"에서 최대가 된다. 그러나, 도 49에 도시된 바와 같이, 전압은 약 -0.8V이고, 소비전력은 매우 낮다. 매우 낮은 소비전력은 장치에 매우 이점적이다. 3단자 소자를 사용하는 장치, 예컨대, 이동통신장치, 디지털 일반용 장치, 디지털 이미지 감지장치, 노트북, 개인용 컴퓨터, 및 개인 휴대 정보 단말기(PDA) 뿐만 아니라 모 든 컴퓨터, 개인용 컴퓨터, 워크스테이션, 사무용 컴퓨터, 메인프레임(mainframes), 통신유니트, 및 복합기가 소비전력을 줄일 수 있다.
상술한 실시예와 같이, 도 102a 및 도 102b에 도시된 3단자 소자는 또한 10년동안 온 또는 오프 상태를 보유할 수 있다.
본 발명의 상술한 예에서, 실리콘 기판상에 각각의 절연층, 상기 절연층 상에 게이트 전극, 및 상기 게이트 전극상에 금속 산화물층이 ECR 스퍼터링에 의해 형성된다. 그러나, 각 층을 형성하는 방법은 ECR 스퍼터링에 국한되지 않는다. 예컨대, 실리콘 기판상에 형성된 절연층은 열산화 또는 CVD(화학기상증착) 또는 종래 스퍼터링 방법에 의해 형성될 수 있다.
게이트 전극층은 EB 증착, CVD, MBE, 또는 IBD와 같은 임의의 다른 성막방법에 의해 형성될 수 있다. 금속 산화물층은 또한 상술한 MOD, 종래의 스퍼터링 방법, PLD, 또는 MOCVD에 의해 형성될 수 있다. 그러나, ECR 스퍼터링 사용되는 경우, 평평하고 우수한 절연막, 금속막, 및 강유전체막이 용이하게 얻어질 수 있다.
상술한 실시예에서, 각 층이 형성된 후에, 기판이 일시적으로 대기로 꺼내어진다. 그러나, 각 층들을 형성하도록 ECR 스퍼터링을 구현하기 위해 처리챔버를 진공반송챔버를 통해 접속시키는 장치를 사용함으로써 상기 구조를 대기로 꺼내지 않고도 연이은 처리에 의해 층들이 형성될 수 있다. 이 장치로, 피처리 기판은 진공으로 반송되고 따라서 수분 부착과 같은 장애에 의한 영향이 방지된다. 따라서, 박막품질과 경계면 특성이 향상될 수 있다.
특허 참조문헌 7에 도시된 바와 같이, 각 층이 형성된 후에, 형성된 층은 특 성을 향상시키기 위해 ECR 플라즈마로 조사(照射)될 수 있다. 각 층이 형성된 후에, 형성된 층은 각 층의 특성을 크게 향상시키기 위해 수소 분위기와 같은 적절한 가스 분위기에서 어닐링(열처리)될 수 있다.
본 발명의 기본 개념은 도 102a 및 도 102b에 도시된 바와 같이 금속 산화물층과 접촉하는 절연층을 배열하고 게이트 전극과 소스 및 드레인 전극에 의해 이들 층들을 사이에 끼우는 것이다. 이 구조로, 소정의 전압(DC 또는 펄스)이 게이트 전극에 인가되어 금속 산화물층의 저항값을 변경시키고 안정적인 높은 저항모드 및 낮은 저항모드를 전환시키는 경우, 결과적으로 3단자 소자로서의 동작이 구현될 수 있다.
예컨대, 도 104에 도시된 바와 같이, 소스 전극(10216)과 드레인 전극(10217)은 절연층(10202)상에 형성되고 절연층(10215)상에 금속 산화물층(10204)으로 덮여질 수 있으며, 게이트 전극(10213)이 금속 산화물층(10204)상에 형성될 수 있다. 도 105a 및 도 105b에 도시된 바와 같이, 절연 기판(10201a)이 사용될 수 있다. 이 경우, 도 102a 및 도 102b에 도시된 절연층(10204)이 생략될 수 있다. 대안으로, 도 102a 및 도 102b에 도시된 금속 산화물층(10204), 절연층(10205), 소스 전극(10206), 및 드레인 전극(10207)을 포함하는 구조가 도전 기판상에 배열될 수 있다. 이 경우, 기판은 또한 게이트 전극으로서 사용된다. 높은 열전도도를 갖는 금속 기판이 도전 기판으로서 사용되는 경우, 더 큰 냉각효과가 달성될 수 있고, 안정적인 소자동작이 기대될 수 있다.
유리 또는 석영으로 제조되는 절연기판이 사용될 수 있다. 이 구조로, 본 발 명은 처리를 용이하게 하기 위해, 예컨대, 유리 기판에 적용될 수 있다. 632.8㎚의 파장에서 측정된 약 2.6의 굴절률을 갖는 금속 산화물층(10204)은 광학적으로 투명하다. 이러한 이유로, 투명기판이 사용되는 경우, 이 실시예의 3단자 소자가 디스플레이에 적용될 수 있다. 금속 산화물층(10204)이 간섭색이 발생되는 10 내지 200㎚의 범위의 두께로 형성되는 경우, 착색된 상태의 시상효과(visual effect)가 얻어질 수 있다.
상기 설명에서, 하나의 금속 산화물층 소자를 예로 들었다. 그러나, 도 93을 참조로 설명한 바와 같이, 복수의 3단자 소자가 교차점 패턴으로 배열되고 집적될 수 있다. 도 102a 및 도 120b에 도시된 3단자 소자의 금속 산화물층(10204)의 저항값에서의 변화는 또한 상술한 3단자 소자와 같이 전류에 의해 제어될 수 있다. 금속 산화물층(10204)의 저항 변화는 또한 펄스 전압에 의해 제어될 수 있다. 도 102a 및 도 120b에 도시된 3단자 소자는 소스와 드레인 사이에 흐르는 전류의 값에서 3상태(3개의 값)를 구현할 수 있다.
첨부도면을 참조로 본 발명의 또 다른 실시예를 하기에 설명한다. 도 106a 및 도 106b는 본 발명의 또 다른 실시예에 따른 3단자 소자의 구성예를 개략적으로 도시한 개략횡단면도이다. 도 106에 도시된 3단자 소자는, 예컨대, 단결정 실리콘으로 제조된 기판(10601)상에, 절연층(10602), 게이트 전극(10603), Bi, Ti, 및 O를 함유하고 두께가 약 30 내지 200㎚인 금속 산화물층(10604), 소스 전극(10607), 및 드레인 전극(10608)을 구비한다. 또한, 절연층(제 1 절연층)(10605)은 게이트 전극(10603)과 금속 산화물층(10604) 사이에 형성된다. 절연층(제 2 절연층 )(10606)은 금속 산화물층(10604)과 소스 전극(10605), 드레인 전극(8606) 사이에 형성된다. 상술한 구조를 갖는 3단자 소자에서, 도 106a에 도시된 바와 같이 전위가 인가되는 상태를 쓰기 상태로 정의하고, 도 106b에 도시된 바와 같이 전위가 인가되는 상태를 읽기 상태로 정의한다.
기판(10601)은 반도체, 절연체, 및 금속과 같은 도전성 재료 중 어느 하나로 제조될 수 있다. 기판(10601)이 절연재료로 제조되는 경우, 절연층(10602)은 생략될 수 있다. 기판(10601)이 도전성 재료로 제조되는 경우, 절연층(10602)과 게이트 전극(10603)은 생략될 수 있다. 이 경우, 도전성 재료로 제조되는 기판(10601)은 게이트 전극으로서 사용된다. 게이트 전극(10603), 소스 전극(10604), 및 드레인 전극(10605)은 백금(Pt), 루테늄(Ru), 금(Au), 은(Ag) 및 티타늄(Ti)과 같은 귀금속을 함유하는 전이금속으로 제조될 수 있다. 전극은 질화 티타늄(TiN), 질화 하프늄(HfN), 루테늄산 스트론튬(SrRuO2), 산화아연(ZnO), 산화인듐주석(ITO) 또는 불화 란탄(LaF3)과 같은 전이금속의 질화물, 산화물, 또는 불화물 등의 화합물, 또는 이들을 적층함으로써 형성된 복합막으로 제조될 수 있다.
절연층(10605 및 10606)은 이산화 실리콘, 실리콘 산질화물(silicon oxynitride), 알루미나, 또는 리튬, 베릴륨, 마그네슘 또는 칼슘과 같은 경금속을 함유하는 LiNbO3, 또는 LiCaAlF6, LiSrAlF6, LiYF4, LiLuF4, 또는 KMgF3와 같은 불화물로 제조될 수 있다. 대안으로, 절연층(10605 및 10606)은 스칸듐(scandium), 티타늄, 스트론튬, 이트륨(yttrium), 지르코늄(zirconum), 하프늄, 탄탈륨, 또는 란 탄 계열과 같은 전이금속의 산화물 또는 질화물, 상술한 원소들을 함유하는 실리케이트(silicate)(금속, 실리콘, 및 산소의 3원 화합물), 이들 원소들을 함유하는 알루미네이트(aluminate)(금속, 실리콘, 및 산소의 3원 화합물), 또는 상기 원소들 중 적어도 2개를 함유하는 산화물 또는 질화물로 제조될 수 있다.
금속 산화물층(10604)은 상술한 강유전체층(10604), 강유전체층(310604), 강유전체층(4705), 강유전체층(6205), 금속 산화물층(8604), 금속 산화물층(9704), 및 금속 산화물층(10204)과 동일하다.
도 106에 도시된 3단자 소자의 상세한 예를 설명한다. 예컨대, 게이트 전극(10603)은 두께가 10㎚인 루테늄막이다. 금속 산화물층(10604)은 상술한 조성을 갖는 금속 산화물로 제조되고 두께는 40㎚이다. 각각의 절연층(10605 및 106)은 오산환 탄탈륨 및 이산화 실리콘으로 제조되며 두께가 5㎚인 다층막이다. 소스 전극(10607)과 드레인 전극(10608)은 금으로 제조된다. 소스 전극(10607)과 드레인 전극(10608)은 금속 산화물층(10604)의 면으로부터 티타늄층, 질화 티타늄층, 및 금층을 이런 순으로 연이어 적층함으로써 형성된 다층구조를 가질 수 있다. 금속 산화물층(10604)의 접촉면이 티타늄층으로 형성되는 경우, 밀착성이 증가될 수 있다. 소스 전극(10607)과 드레인 전극(10608) 사이의 간격은 예컨대 1㎜이다. 상술한 바와 같이, 기판(10601)과 절연층(10602)의 구조는 상술한 구조에 국한되지 않으며, 전기적 특성에 어떠한 영향도 끼치지 않는다면 임의의 다른 재료도 또한 적절하게 선택될 수 있다.
상술한 절연층(10602), 게이트 전극(10603), 절연층(10605), 금속 산화물 층(10604), 절연층(10606), 소스 전극(10607), 및 드레인 전극(10608)을 형성하는 상세한 방법을 후술한다. 이들은 도 5에 도시된 ECR 스퍼터링 장치를 사용하여 아르곤 가스, 산소 가스, 또는 질소 가스로 만들어진 ECR 플라즈마에 금속 타겟 또는 소결체를 스퍼터링시킴으로써 형성될 수 있다.
도 106에 도시된 3단자 소자 제조방법의 예를 도 107a 내지 도 107f를 참조로 설명한다. 도 107a에 도시된 바와 같이, 주평면 상의 (100) 면 방위와 1 내지 2 Ω㎝의 저항률을 갖는 p형 실리콘 기판(10601)이 제조된다. 기판(10601)의 표면은 황산 및 과산화수소의 혼합물용액, 순수한 물, 및 불화수소 용액에 의해 세정되고 건조된다. 상기 세정되고 건조된 기판(10601)상에 절연층(10602)이 형성된다. 절연층(10602)을 형성하는데 있어, 예컨대, 상술한 ECR 스퍼터링 장치 및 타겟으로서 순수한 실리콘(Si)이 사용된다. Si-O 분자에 의한 메탈모드(metal mode)에서 절연층(10602)이 플라즈마 가스로서 아르곤(Ar)과 산소 가스를 사용한 ECR 스퍼터링에 의해 그 표면을 덮을 정도의 두께로 실리콘 기판(10601)상에 형성된다.
예컨대, Ar 가스는 내부 압력이 10-5Pa 크기로 설정되어 있는 플라즈마 생성챔버에 20sccm의 유량으로 공급된다. 내부압력은 약 10-3 내지 10-2Pa로 설정된다. 2.45GHz(약 500W)의 마이크로파와 0.0875T의 자기장이 전자 싸이클로트론 공명 조건을 설정하도록 공급되고, 이에 의해 플라즈마 생성챔버에 Ar 플라즈마를 생성한다. sccm은 유량단위로서 0℃, 1기압의 유체가 1분에 1㎤로 흐르는 것을 나타내는 것에 유의하라.
상술한 방법에 의해 생성된 플라즈마는 자기 코일의 발산 자기장에 의해 플라즈마 생성챔버에서 처리챔버로 방출된다. 또한, 13.56MHz(예컨대, 500W)의 고주파수 전력이 고주파수 전원장치로부터 플라즈마 생성챔버의 출구에 배치된 실리콘 타겟으로 공급된다. Ar 입자들이 실리콘 타겟에 대해 충돌하는 경우, Si 입자들을 튀겨내도록 스퍼터링 현상이 발생된다. 실리콘 타겟으로부터 튀겨진 Si 입자들이 플라즈마 생성챔버로부터 방출된 플라즈마와 도입되어 플라즈마에 의해 활성화된 산소 가스와 함께 기판(10601)의 표면에 도달하게 되고 활성화된 산소에 의해 산화되어 이산화 실리콘이 된다. 상기 처리로, 이산화 실리콘으로 제조되고 두께가 약 100㎚인 절연층(10602)이 기판(10601)에 형성될 수 있다(도 107a).
절연층(10602)은 전압이 나중에 형성되는 전극들 사이에 인가될 때 전압이 기판(10601)에서 새어나가 소정의 전기적 특성에 영향을 끼치는 것을 방지하도록 절연을 보장한다. 예컨대, 열산화법에 의해 실리콘 기판의 면을 산화시킴으로써 형성된 산화 실리콘막이 절연층(10602)으로서 사용될 수 있다. 절연층(10602)은 절연성이 보장될 수 있다면 산화 실리콘 이외의 임의의 다른 절연재료로도 제조될 수 있다. 절연층(10602)의 두께는 항상 100㎚일 필요가 없으며 더 작거나 더 클 수 있다. ECR 스퍼터링에 의한 상술한 절연층(10602) 형성에서, 기판(10601)은 가열되지 않는다. 그러나, 기판(10601)을 가열하면서 동시에 박막이 형성될 수 있다.
상술한 방식으로 절연층(10602)이 형성된 후에, 타겟으로서 순수한 루테늄(Ru)을 사용한 동일한 ECR 스퍼터링에 의해 절연층(10602)에 류테늄막이 형성되고, 이에 의해 도 107b에 도시된 게이트 전극(10603)을 형성한다. Ru 막의 형성을 상세히 설명한다. Ru 타겟을 사용하는 ECR 스퍼터링 장치에서, 예컨대, 형성된 절연층과 함께 실리콘 기판이 400℃로 가열된다. 희귀가스로서 Ar 가스가 플라즈마 생성챔버에 예컨대 7sccm의 유량으로 공급된다. 또한, Xe 가스가 예컨대 5sccm의 유량으로 공급되어 플라즈마 생성챔버의 내부압력을 10-2 내지 10-3Pa의 크기로 설정하게 된다.
전자 싸이클로트론 공명조건의 자기장이 플라즈마 생성챔버에 주어진다. 그런 후, 2.45GHz(약 500W)의 마이크로파가 상기 챔버내에 Ar 및 Xe의 ECR 플라즈마를 생성하기 위해 플라즈마 생성챔버에 제공된다. 생성된 ECR 플라즈마는 플라즈마 생성챔버로부터 자기 코일의 발산 자기장에 의해 처리챔버 측으로 방출된다. 또한, 13.56MHz(약 500W)의 고주파수 전력이 플라즈마 생성챔버의 출구에 위치된 루테늄 타겟에 공급된다. 루테늄 타겟으로부터 Ru 입자를 튀겨내기 위해 스퍼터링 현상이 발생된다. 루테늄 타겟으로부터 튀겨나온 Ru 입자들이 기판(10601)에 있는 절연층(10602)의 표면에 도달하여 증착된다.
상기 처리로, 예컨대, 두께가 약 10㎚인 게이트 전극(10603)이 절연층(10602)상에 형성될 수 있다(도 107b). 게이트 전극(10603)은 전압이 나중에 형성되는 소스 전극(10605)과 드레인 전극(10606) 사이에 인가될 때 금속 산화물층(10604)에 전압 인가를 가능하게 한다. 게이트 전극(10603)은 전도성이 보장될 수 있는 경우 루테늄 이외의 임의의 다른 재료로도 제조될 수 있다. 게이트 전극(10603)은, 예컨대, 백금으로 제조될 수 있다. 이산화 실리콘상에 형성된 백금막 은 공지된 바와 같이 박리가 용이하다. 이를 방지하기 위해, 티타늄층, 질화 티타늄층, 또는 백금층 아래에 루테늄층을 삽입함으로써 적층 구조가 형성된다. 게이트 전극(10603)의 두께는 항상 10㎚ 일 필요는 없으며 더 작거나 더 클 수 있다.
상술한 바와 같이, ECR 스퍼터링에 의해 Ru 박막을 형성하는데 있어, 기판(10601)은 400℃로 가열된다. 그러나, 기판이 가열되지 않은 경우, 이산화 실리콘에 루테늄의 밀착성이 낮아지게 되고 박막이 박리될 수 있다. 박리를 방지하기 위해, 박막은 기판을 가열하는 동시에 형성되는 것이 바람직하다.
게이트 전극(10603)이 상술한 방식으로 형성된 후에, 기판(10601)은 장치로부터 대기로 꺼내어진다. 기판(10601)은 순수한 탄탈륨(Ta)이 타겟으로서 사용되는 도 5에서와 동일한 ECR 스퍼터링 장치의 기판 홀더에 고정된다. 절연층(10605)은 플라즈마 가스로서 Ar과 산소 가스를 사용하는 ECR 스퍼터링에 의해 도 107c에 도시된 바와 같이 그 표면을 덮을 정도의 두께로 게이트 전극(10603)상에 형성된다. Ta-O 분자에 의한 메탈모드 박막이 하기에 설명되는 절연층(10605)으로서 형성된다.
Ta-O 분자에 의한 메탈모드 박막의 형성을 상세히 설명한다. 탄탈륨으로 제조된 타겟이 사용되는 도 5에 도시된 ECR 스퍼터링 장치에서, 희귀가스로서 Ar 가스가 불활성 가스 도입부로부터 플라즈마 생성챔버로 예컨대 25sccm의 유량으로 도입되어 플라즈마 생성챔버의 내부 압력을 예컨대 10-3Pa의 크기로 설정하게 된다. 예컨대, 28A의 코일 전류가 자기 코일에 공급되어 플라즈마 생성챔버에 전자 싸이 클로트론 공명조건의 자기장을 제공한다.
예컨대, 2.45 GHz(예컨대, 500W)의 마이크로파가 마이크로파 발생부(미도시)로부터 도파관, 석영 윈도우, 및 진공 도파관을 통해 플라즈마 생성챔버로 도입된다. 마이크로파의 도입으로, Ar 플라즈마가 플라즈마 생성챔버에서 생성된다. 생성된 플라즈마는 플라즈마 생성챔버로부터 자기 코일의 발산 자기장에 의해 처리챔버측으로 방출된다. 또한, 고주파수 전력(예컨대, 500W)이 고주파수 전극 공급부로부터 플라즈마 생성챔버의 출구에 배치된 타겟에 공급된다.
Ar 입자들이 타겟에 대해 충돌하는 경우, 타겟으로부터 Ta 입자들을 튀겨내도록 스퍼터링 현상이 발생된다. 타겟으로부터 튀겨진 Ta 입자들은 플라즈마 생성챔버로부터 방출된 플라즈마와 반응성 가스 도입부로부터 공급되고 상기 플라즈마에 의해 활성화된 산소 가스와 함께 기판(10601)의 게이트 전극(10603) 표면에 도달하여 상기 활성화된 산소에 의해 산화되어 오산화 탄탈륨이 된다.
상기 처리로, 오산화 탄탈륨막이 게이트 전극(10603)상에 형성된다. 연이어, 이산화 실리콘막이 도 107a를 참조로 설명된 이산화 실리콘 증착과 같이 순수한 실리콘으로 만들어진 타겟을 사용한 ECR 스퍼터링에 의해 오산화 탄탈륨막에 형성된다. 상술한 오산화 탄탈륨막과 이산화 실리콘막의 형성은 상기 오산화 탄탈륨막과 상기 이산화 실리콘막을 포함하는 다층막이 예컨대 약 5㎚로 형성되도록 반복되며, 이에 의해 절연층(10605)이 얻어진다(도 107c).
상기 오산화 탄탈륨막과 상기 이산화 실리콘막을 포함하는 절연층(10605)은 금속 산화물층(10604)에 전압 인가시에 강유전체막에 인가되는 전압을 제어하는데 사용된다. 절연층(10605)은 금속 산화물층(10604)에 인가되는 전압을 제어할 수 있다면 상기 오산화 탄탈륨막과 상기 이산화 실리콘막의 다층구조를 제외한 임의의 다른 구조를 가질 수 있다. 절연층(10605)은 단일층일 수 있다. 두께도 또한 5㎚에 국한되지 않는다. 상술한 ECR 스퍼터링에서, 기판(10601)은 가열되지 않으나 가열될 수도 있다.
절연층(10605)이 상술한 방식으로 형성된 후에, 금속 산화물층(10604)이 Bi-Ti비가 4:3인 산화물 소결체(Bi-Ti-O)로 형성된 타겟과 플라즈마 가스로서 아르곤(Ar)과 산소 가스를 사용하는 ECR 스퍼터링에 의해 도 107d에 도시된 바와 같이 표면을 덮을 정도의 두께로 절연층(10605)상에 형성된다.
금속 산화물층(10604)의 형성을 상세히 설명한다. 기판(10601)은 300℃ 내지 700℃로 가열된다. 희귀가스로서 Ar 가스가 예컨대 20sccm의 유량으로 플라즈마 생성챔버내에 공급되어 예컨대 10-3 내지 10-2Pa 크기의 압력을 설정하게 된다. 이 상태에서, 전자 싸이클로트론 공명조건의 자기장이 플라즈마 생성챔버에 주어진다. 그런 후, 2.45GHz(약 500W)의 마이크로파가 상기 챔버내에서 ECR 플라즈마를 생성하도록 플라즈마 생성챔버내에 도입된다.
생성된 ECR 플라즈마는 상기 플라즈마 생성챔버에서 자기 코일의 발산 자기장에 의해 처리챔버측으로 방출된다. 또한, 13.56MHz(약 500W)의 고주파수 전력이 플라즈마 생성챔버의 출구에 위치된 소결체 타겟에 공급된다. Ar 입자들이 소결체 타겟에 대하여 충돌될 때, Bi 입자들 및 Ti 입자들을 튀겨내기 위해 스퍼터링 현상 이 발생된다.
소결체 타겟으로부터 튀겨나온 Bi 입자들 및 Ti 입자들이 플라즈마 생성챔버로부터 방출된 ECR 플라즈마와 방출된 ECR 플라즈마에 의해 활성화된 산소 가스와 함께 가열된 절연층(10605)의 표면에 도달하여 활성화된 산소에 산화된다. 반응성 가스로서 사용되는 산소(O2) 가스는 후술되는 Ar 가스와는 별도로 예컨대 1sccm의 유량으로 도입된다. 소결체 타겟은 산소를 함유하지만, 산소를 공급함으로써 증착된 박막에서의 산소부족이 방지될 수 있다. ECR 스퍼터링에 의한 상술한 성막으로, 예컨대, 약 40㎚의 두께를 갖는 금속 산화물층(10604)이 형성될 수 있다(도 107d).
박막품질은 불활성 가스 및 반응성 가스의 ECR 플라즈마를 사용하여 형성된 금속 산화물층(10604)을 조사(照射)함으로써 향상될 수 있다. 반응성 가스로서, 산소 가스가 아니라 질소 가스, 불소 가스(fluorine gas), 또는 수소 가스가 사용될 수 있다. 박막품질향상은 또한 절연층(10602)의 형성에도 적용될 수 있다. 금속 산화물층(10604)이 300℃ 이하의 낮은 기판온도에서 형성되고 그런 후 박막의 성질을 크게 향상시키기 위해 산소 분위기와 같이 적절한 가스 분위기에서 어닐링(열처리)될 수 있다.
금속 산화물층(10604)이 상술한 방식으로 형성된 후에, 절연층(10605)이, 도 107e에 도시된 바와 같이, 상술한 절연층(10605)의 형성에서 처럼, 그 표면을 덮을 정도의 두께로 금속 산화물층(10604)상에 형성된다.
각각이 금(Au)로 제조되고 소정의 면적을 갖는 소스 전극(10607)과 드레인 전극(10608)이 도 107f에 도시된 바와 같이 절연층(10606)상에 형성되며, 이에 의해 도 106에 도시된 3단자 소자를 얻게 된다. 소스 전극(10607)과 드레인 전극(10608)은 잘 알려진 리프트 오프 방법 및 저항가열 진공증착에 의한 금증착에 의해 형성될 수 있다. 소스 전극(10607)과 드레인 전극(10608)은 Ru, Pt, 또는 TiN과 같은 또 다른 금속재료 또는 도전성 재료로 제조될 수 있다. Pt가 사용되는 경우, 밀착성이 나빠지고, 박막은 박리될 수 있다. 따라서, 각 전극은 거의 박리되지 않는 Ti-Pt-Au와 같은 구조를 사용하여 그 기판상에 포토리소그라피 또는 리프트 오프와 같은 패터닝 공정을 실행함으로써 소정의 면적을 갖는 전극으로 형성되어야 한다.
도 106에 도시된 3단자 소자의 특성을 다음에 설명한다. 게이트 전극(10603)과 드레인 전극(10608)(소스 전극(10607)) 사이에 전압을 인가하여 특성들을 조사하였다. 전원장치로부터의 전압이 게이트 전극(10603)과 드레인 전극(10608) 사이에 인가되고, 전압이 인가될 때 흐르는 전류가 전류계에 의해 측정하였을 때, 도 64에 도시된 결과를 얻었다. 도 64에서, 세로좌표계는 전류값을 면적으로 나눔으로써 얻은 전류밀도를 나타낸다. 도 64 및 본 발명의 메모리 동작원리를 설명한다. 본 명세서에서 설명되는 전압값과 전류값은 단지 실제 소자에서 측정된 예이다. 따라서, 현상은 아래의 수치들에 국한되지 않는다. 소자 및 다른 조건에서 실제로 사용된 각 박막의 재료와 두께에 따라 다른 수치들도 또한 측정될 수 있다.
양의 전압이 드레인 전극(10608)에 인가되는 경우, 흐르는 전류는 도 64에서 (1)로 표시된 바와 같이, 0 내지 1.6V까지 매우 작다. 그러나, (2)로 표시된 바와 같이, 전압이 1.6V를 초과하는 경우, 양의 전류가 급격히 흐른다. 실제로, 5×10-3A/㎠ 이상의 전류가 또한 흐른다. 그러나, 더 큰 전류의 흐름이 측정장치를 보호하기 위해 억제되기 때문에, 전류가 측정되지 않는다. 0V 내지 1.6V의 전압이 (2)로 표시된 바와 같이 급격한 전류의 흐름을 억제하도록 인가되는 경우에, (1)로 표시된 바와 같이 저항이 큰 상태가 보유(유지)된다.
양의 전압이 다시 드레인 전극(10608)에 인가되는 경우, (3)으로 표시된 바와 같이, 1×10-3A/㎠ 의 양의 전류가 약 0.5V에서 구해진다. 양의 전압이 드레인 전극(10608)에 더 인가되는 경우, (3)으로 표시된 바와 같이 1×10-3A/㎠ 이상의 전류가 약 0.5V에서 흐른다. 0V 내지 0.5V의 전압이 인가되는 경우, (3)으로 표시된 바와 같이, 저항이 낮은 상태가 유지된다.
음의 전압이 드레인 전극(10608)에 인가되는 경우, (4)로 표시된 바와 같이 음의 전류는 약 -0.5V까지 흐른다. 전류는 최대 -1.5×10-3A/㎠로 증가한다. 0V 내지 -0.5V의 전압이 인가되는 경우, (4)으로 표시된 바와 같이, 저항이 낮은 상태가 유지된다.
음의 전압이 -0.5V 내지 -1.6V까지 인가되는 경우, (5)로 표시된 바와 같이, 전류는 감소하고, 어떠한 음의 전류도 흐르지 않는다. 그 후, -1.6V 에서 0V까지의 전압의 절대값이 감소하더라도, (6)으로 표시된 바와 같이, 전류는 거의 흐르지 않는다. 음의 전압이 드레인 전극(10608)에 인가되는 경우, (6)으로 표시된 바와 같 이, 거의 전류를 흐르게 하지 않는 궤적이 얻어진다.
양의 전압이 드레인 전극(10608)에 인가되는 경우, (1)로 표시된 바와 같이, 전류는 약 0 내지 1.6V까지 전류 t를 거의 흐르게 하지 않는 궤적이 얻어진다. 1.6V 이상의 전압이 인가되는 경우, (3)으로 표시된 낮은 저항상태를 나타내는 상태가 얻어진다.
따라서, (2)에서와 같이 어떤 갑작스러운 전류흐름을 방지하기 위해 1.6V 이상의 전압이 드레인 전극(10608)에 인가되지 않는다면 (1)에서와 같이 어떠한 전류도 흐르지 않는 높은 저항상태가 유지된다. 상태(1)을 "양의 높은 저항모드"라고 한다.
예컨대, (2)로 표시된 바와 같이, 1.6V 이상의 전압이 전류를 급격하게 흐르게 하도록 인가되는 경우, (3)으로 표시된 바와 같이 전류가 쉽게 흐르는 낮은 저항상태가 얻어진다. 이 상태는 또한 양의 전압이 드레인 전극(10608)에 인가되는 동안 유지된다. 상태(3)을 "양의 낮은 저항모드"라고 한다.
그러나, 음의 전압이 드레인 전극(10608)에 인가되는 경우, (4)로 표시된 바와 같이, 0 내지 -0.5V 범위의 음의 전압에서 적은 전류가 초기 상태에 흐르는 낮은 저항상태가 얻어진다. 이 상태도 또한 0 내지 -0.5V 범위의 음의 전압이 인가되는 동안 유지된다. 상태(4)를 "음의 낮은 저항모드"라고 한다.
-0.5V 이상의 음의 전압이 인가되는 경우, 어떠한 전류도 흐르지 않게되며, (5)로 표시된 바와 같이, 상태는 높은 저항모드로 변하게 된다. 이 상태에서, (6)으로 표시되는 바와 같이, 0 내지 -1.6V 범위의 음의 전압이 인가되는 동안 전류값 이 높은 저항을 갖는 상태가 유지된다. 상태(6)을 "음의 높은 저항모드"라고 한다.
상술한 바와 같이, 금속 산화물층(10604)은 명백히 4개의 안정적인 모드, 즉, "양의 높은 저항모드", "양의 낮은 저항모드", "음의 높은 저항모드", 및 "음의 낮은 저항모드"를 갖는다. 더 구체적으로, "양의 높은 저항모드" 및 "음의 높은 저항모드"는 동일한 높은 저항상태를 나타내는 "높은 저항모드"이다. "양의 낮은 저항모드" 및 "음의 낮은 저항모드"는 동일한 낮은 저항상태를 나타내는 "낮은 저항모드"이다. 즉, 2개의 모드들이 있게 된다. "높은 저항모드"의 상태에서, "높은 저항모드"는 -1.6V 내지 +1.6V의 전압범위에서 유지된다. +1.6V 이상의 전압이 "낮은 저항모드"로 상태를 변경하게 인가되는 경우, "낮은 저항모드"는 -0.5V 내지 +0.5V의 전압범위에서 유지된다. 2개 상태들, 즉, "높은 저항모드" 및 "낮은 저항모드" 사이의 전환이 발생된다. 이는 또한 음의 저항모드, 즉, "음의 높은 저항모드" 및 "음의 낮은 저항모드"에도 적용된다.
0.5V의 전압이 인가되는 경우 각각의 "양의 모드"에서 실제 전류값에 대해, "양의 높은 저항모드"에서 전류값은 5.0×10-6A/㎠이고, "양의 낮은 저항모드"에서 전류값은 5×10-3A/㎠이다. 그 비가 1,000배 정도 크다. 이는 각 모드의 식별을 용이하게 한다. 본 발명자는 인가된 전압의 방향 및 크기에 따라 금속 산화물층(6205)의 저항값이 극적으로 변할 때 상술한 현상이 발생되는 것으로 추정된다. 이는 또한 "음의 낮은 저항모드"에도 적용된다.
절연층(10605)이 금속 산화물층(10604)과 게이트 전극(10604) 사이에 형성되 고, 절연층(10606)이 금속 산화물층(10604)과 드레인 전극(10608)(소스 전극(10607)) 사이에 형성되므로, 캐리어들이 절연층(10605 및 10606)의 밴드구조에 의해 제어될 수 있다. 더 구체적으로, 예컨대, 오산화 탄탈륨은 약 4.5eV의 밴드갭을 갖는다. 페르미 레벨(Fermi level)로부터의 에너지 차는 전도대에서 약 1.2eV이고 가전자대에서는 약 2.3eV이다. 즉, 장벽이 가전자대측에서 더 크다. 따라서, 장벽효과는 가전자대에 있는 홀들에 대해서는 크나 전도대에 있는 전자들에 대해서는 작다. 더 상세한 정보를 위해, 윌크 등(Wilk et al.)의 논문 "J.Appl.Phys.", No, 87, p.484(2000)을 참조하라.
상술한 특징들로부터, 예컨대, 오산화 탄탈륨막이 전극과 금속 산화물층 사이에 절연층으로서 사용되는 경우, 전자들은 쉽게 흐르나, 홀들은 거의 흐르지 않는 현상이 기대될 수 있다. 실제로, 도 64에 도시된 바와 같이, 흐르는 전류값은 양의 전압이 드레인 전극(10608)에서 게이트 전극(10603)으로 인가되는 경우 및 음의 전압이 인가되는 경우 사이에서 크게 변한다. 금속 산화물층(10604)의 상태를 식별하는데 있어, 이는 신호 대 잡음비(S/N비)를 증가시키고 상태 식별을 용이하게 하는데 효과가 크다. 이는 절연층(10605 및 10606)의 사용 효과이다.
도 64에 도시된 상술한 "낮은 저항모드"와 "높은 저항모드"가 적용될 때, 도 106에 도시된 소자는 비휘발성 비파괴 3단자 소자로서 사용될 수 있음을 알았다. 더 구체적으로, 소스와 드레인 사이에 전류가 거의 흐르지 않는 오프 상태는 도 64에서 (4) 또는 (5)로 표시된 바와 같이 게이트 전극(10603)에 양의 전압을 인가하고 드레인 전극(10608)에 음의 전압을 인가하여 "낮은 저항모드"에서 "높은 저항모 드"로 모드를 변경시킴으로써 설정된다.
소스와 드레인 사이에 전류가 쉽게 흐르는 온 상태는 도 64에서 (2)로 표시된 바와 같이, 게이트 전극(10603)에 음의 전압과 드레인 전극(10608)에 1.6V 이상의 양의 전압을 인가하여 전류를 급격하게 흐르게 함으로써 설정된다. 이 동작으로, 모드는 "높은 저항모드"에서 "낮은 저항모드"로 변경되고, 온 상태가 얻어진다. 상술한 바와 같이, 전압이 "높은 저항모드" 또는 "낮은 저항모드"를 설정하기 위해 게이트 전극(10603)(드레인 전극(10608))에 인가되는 경우, 오프 상태 또는 온 상태 사이의 전환이 행해질 수 있다.
상술한 방식으로 소스와 드레인 사이의 온/오프 상태는 0V 내지 1.6V의 적절한 전압이 소스와 드레인에 인가되는 경우 전류값을 읽음으로써 쉽게 인식될 수 있다. 예를 들어, 도 106에 도시된 3단자 소자의 모드상태가 "오프", 즉, "높은 저항모드"인 경우, 0.5V 내지 1.6V의 적절한 전압이 인가될 때, 도 64에서 (1)로 표시된 바와 같이, 전류가 거의 흐르지 않는 것에서 판단될 수 있다.
도 106에 도시된 소자의 모드상태가 "온", 즉, "낮은 저항모드"인 경우, 1V 내지 0.6V의 적절한 전압이 인가될 때, 도 64에서 (2)로 표시된 바와 같이, 전류가 급격히 흐르는 것에서 판단될 수 있다. "양의 높은 저항모드"와 "양의 낮은 저항모드", 즉, "오프" 및 "온" 사이의 전류값에서의 차가 1,000배 이상이므로, "오프" 및 "온"이 용이하게 판단될 수 있다. 심지어 음의 전압범위에서도, "오프" 및 "온"이 0 내지 -2.6V의 전압범위에서 판단될 수 있다.
상술한 3단자 소자의 온/오프 상태는 도 106에 도시된 소자가 "높은 저항모 드" 또는 "낮은 저항모드"에 있는지 여부를 검사함으로써만 용이하게 식별될 수 있다. 다르게 말하면, 도 106에 도시된 3단자 소자가 2개의 모드를 유지할 수 있으면서 동시에 데이터 유지된다. 심지어 양의 전압이 모드를 검사하기 위해 전극에 인가되는 경우에도, 유지된 모드는 변경되지 않고 데이터는 파괴되지 않는다. 따라서, 도 106에 도시된 3단자 소자에 따라, 비파괴 동작이 가능해진다. 도 106에 도시된 3단자 소자는 금속 산화물층(10604)의 저항값이 게이트 전극(10603)과 드레인 전극(10608)(또는 소스 전극(10607)) 사이에 인가된 전압에 따라 변하므로 소스와 드레인 사이의 온/오프를 제어하기 위한 3단자 소자로서 기능을 한다. 이 소자는 또한 전류를 제어하기 위한 스위칭 소자로서 사용될 수 있다.
소스 전극(10607)이 오픈으로 설정되더라도, 온 상태와 오프 상태는 게이트 전압을 인가함으로써 제어될 수 있다. 소스 전극(10607)이 개방으로 설정되는 경우, 리드 전압이 증가될 때, 게이트 전압이 오프 상태를 설정하게 인가되더라도 소정의 전류가 소스와 드레인 사이에 흐른다. 소스 전극(10607)이 개방으로 설정되고, 게이트 전압이 이 상태에서 인가되는 경우, 인가된 전압은 드레인 전극(10608) 아래 영역에 따라 선택적으로 작동된다. 상술한 바와 같이, 리드 전압이 높을 때 소정의 소스-드레인 전류가 흐르는 것으로 추정된다. 따라서, 소드-드레인 전류는 소스 전극(10607), 상기 소스 전극(10607)의 아래 영역에 있는 금속 산화물층(10604), 게이트 전극(10603), 드레인 전극(10608)의 아래 영역에 있는 금속 산화물층(10604) 및 드레인 전극(10608)으로부터 형성된 경로를 통해 흐르는 것으로 추정된다.
도 106에 도시된 3단자 소자를 동작시키기 위한 전압은 "양의 낮은 저항모드"를 설정하기 위한 게이트 전압이 인가될 때 최대가 된다. 그러나, 도 64에 도시된 바와 같이, 전압은 약 기껏해야 1.6V이며, 소비전력도 매우 낮다. 낮은 소비전력은 장치에 매우 이점적이다. 3단자 소자를 사용하는 장치, 예컨대, 이동통신장치, 디지털 일반용 장치, 디지털 이미지 감지장치, 노트북, 개인용 컴퓨터, 및 개인 휴대 정보 단말기(PDA) 뿐만 아니라 모든 컴퓨터, 개인용 컴퓨터, 워크스테이션, 사무용 컴퓨터, 메인프레임(mainframes), 통신유니트, 및 복합기가 소비전력을 줄일 수 있다. 도 106에 도시된 3단자 소자는 또한 10년간의 온 상태 또는 오프 상태를 보유할 수 있다.
도 106에 도시된 3단자 소자의 기본 개념은 금속 산화물층과 접촉하는 절연층을 배열하고, 게이트 전극과 소스 및 드레인 전극에 의해 이들 층들을 사이에 끼우는 것이다. 이 구조로, 소정의 전압(DC 또는 펄스)이 게이트 전극에 인가되어 금속 산화물층의 저항값을 변경시키고 안정적인 높은 저항모드와 낮은 저항모드를 전환시키며, 결과적으로 3단자 소자로서의 동작이 구현될 수 있다.
예컨대, 도 108에 도시된 바와 같이, 소스 전극(10617)과 드레인 전극(10618)은 절연층(10602)상에 형성되고 절연층(10616)상에 금속 산화물층(10604)으로 덮여질 수 있으며, 게이트 전극(10613)이 절연층(10615)을 통해 금속 산화물층(10604)상에 형성될 수 있다. 도 109a 및 도 109b에 도시된 바와 같이, 절연기판(10601a)이 사용될 수 있다. 이 경우, 도 106에 도시된 절연층(10602)은 생략될 수있다. 대안으로, 도 106에 도시된 절연층(10605), 금속 산화물층(10604), 절연 층(10606), 소스 전극(10607), 및 드레인 전극(10608)을 포함하는 구조가 도전성 기판에 배열될 수 있다. 이 경우, 기판은 또한 게이트 전극으로서 사용된다. 높은 열전도도를 갖는 금속 기판이 도전성 기판으로서 사용되는 경우, 더 큰 냉각효과가 얻어질 수 있고, 안정적인 소자 동작이 기대될 수 있다.
유리 또는 석영으로 제조되는 절연기판이 사용될 수 있다. 이 구조로, 본 발명은 처리를 용이하게 하기 위해, 예컨대, 유리 기판에 적용될 수 있다. 632.8㎚의 파장에서 측정된 약 2.6의 굴절률을 갖는 금속 산화물층(10604)은 광학적으로 투명하다. 이러한 이유로, 투명기판이 사용되는 경우, 이 실시예의 3단자 소자가 디스플레이에 적용될 수 있다. 금속 산화물층(10604)이 간섭색이 발생되는 10 내지 200㎚의 범위의 두께로 형성되는 경우, 착색된 상태의 시상효과(visual effect)가 얻어질 수 있다.
도 106에 도시된 3단자 소자에서도, 복수의 3단자 소자들이 교차점 패턴으로 배열되고 집적될 수 있다. 금속 산화물층(10604)의 저항값에서의 변화는 또한 전류에 의해 제어될 수 있다. 금속 산화물층(10604)에서의 저항값은 또한 펄스 전압에 의해 제어될 수 있다. 도 106에 도시된 3단자 소자는 소스 및 드레인 사이에 흐르는 전류의 값에서 3상태(3개의 값)을 구현할 수 있다.
본 발명의 또 다른 실시예를 첨부도면을 참조로 아래에 설명한다. 도 110은 본 발명의 실시예에 따른 메모리 소자의 구성예를 도시한 개략횡단면도이다. 도 110에 도시된 메모리 소자는, 예컨대, 단결정 실리콘으로 제조된 기판(11001)상에, 절연층(11002), 게이트 전극(11003), Bi, Ti, 및 O를 함유하고 두께가 약 30 내지 200㎚인 스위칭층(11004), 비트 전극(11005), Bi, Ti, 및 O를 함유하고 두께가 약 30 내지 200㎚인 메모리층(11006), 및 워드 전극(word eletrode)(11007)을 구비한다. 이 메모리 소자에서, 접지전극(11003), 스위칭층(11004), 메모리층(11006), 및 워드 전극(11007)은 이 순으로 순서대로 접속되고, 비트 전극(11005)이 스위칭층(11004)상에 형성된다. 도 110은, 예컨대, 매트릭스로 배열된 복수의 비트 라인들과 복수의 워드 라인들 사이의 각 교차점에 접속된 하나의 메모리셀 부를 도시한 것이다.
기판(11001)은 반도체, 절연체, 및 금속과 같은 도전성 재료 중 어느 하나로 제조될 수 있다. 기판(11001)이 절연재료로 제조되는 경우, 절연층(11002)은 생략될 수 있다. 기판(11001)이 도전성 재료로 제조되는 경우, 절연층(11002)과 접지 전극(11003)은 생략될 수 있다. 이 경우, 도전성 재료로 제조되는 기판(11001)은 접지 전극으로서 사용된다. 접지 전극(11003), 비트 전극(11005), 및 워드 전극(11007)은 백금(Pt), 루테늄(Ru), 금(Au), 은(Ag) 및 티타늄(Ti)과 같은 귀금속을 함유하는 전이금속으로 제조될 수 있다. 전극은 질화 티타늄(TiN), 질화 하프늄(HfN), 루테늄산 스트론튬(SrRuO2), 산화아연(ZnO), 산화인듐주석(ITO) 또는 불화 란탄(LaF3)과 같은 전이금속의 질화물, 산화물, 또는 불화물 등의 화합물, 또는 이들을 적층함으로써 형성된 복합막으로 제조될 수 있다.
도 110에 도시된 메모리 소자의 상세한 예를 설명한다. 예컨대, 접지 전극(11003)은 두께가 10㎚인 루테늄막이다. 비트 전극(11005)이 두께가 20㎚인 티타 늄(Ti)막상에 두께가 10㎚인 루테늄막을 형성함으로써 얻은 적층막이다. 각각의 스위칭층(11004)과 메모리층(11006)은 Bi 및 Ti를 함유하고 두께가 40㎚인 금속 산화물로 제조된다. 워드 전극(11007)은 금(Au)으로 제조된다.
스위칭층(11004)과 메모리층(11006)은 상술한 강유전체층(10604), 강유전체층(310604), 강유전체층(6205), 금속 산화물층(8604), 금속 산화물층(9704), 금속 산화물층(10204), 및 금속 산화물층(10604)과 같다.
금속 산화물층(메모리층(11006))을 사용하는 메모리 소자에 따르면, 2개의 상태(온 및 오프)가 후술되는 바와 같이 유지될 수 있다. 비트 전극(11005)과 워드 전극(11007) 사이에 전압을 인가함으로써 상술한 구조를 갖는 금속 산화물층의 특성을 조사하였다. 전원장치로부터 전압을 비트 전극(11005)과 워드 전극(11007) 사이에 인가하고, 비트 전극(11005)에서 워드 전극(11007)으로 흐르는 전류를 전류계로 측정하였을 때, 도 33에 도시된 동일한 결과를 얻었다. 도 33을 참조하면, 세로좌표는 양의 방향이 비트 전극(11005)에서 워드 전극(11007)의 방향으로 설정되는 전류값을 나타낸다.
도 33 및 본 발명의 메모리 소자의 동작원리를 설명한다. 본 명세서에서 설명되는 전압값과 전류값은 단지 실제 소자에서 측정된 예이다. 따라서, 현상은 아래의 수치들에 국한되지 않는다. 소자 및 다른 조건에서 실제로 사용된 각 박막의 재료와 두께에 따라 다른 수치들도 또한 측정될 수 있다.
도 33은 비트 전극(11005)에 인가된 전압이 0으로부터 음의 방향으로 감소되다가, 0으로 다시 복귀하여 양의 방향으로 증가되다가, 최종적으로 다시 0으로 복 귀하는 경우 메모리층(11006)에 흐르는 전류값의 히스테리시스 특성을 도시한 것이다. 비트 전극(11005)에 인가된 전압이 점차적으로 0V로부터 음의 방향으로 감소되는 경우, 메모리층(11006)에 흐르는 음의 전류는 비교적 작다(-0.1V에서 약 -0.12㎃).
전압이 -0.4V를 초과하는 경우, 음의 전류값이 증가하기 시작한다. 전압이 약 -1V까지 감소한 후에, 음의 전압이 감소된다. 음의 전류값은 이전보다 더 큰 절대값을 갖는 음의 전류가 흐르는 상태를 유지하면서 감소된다. 이 때, 전류값은 -0.1V에서 약 -0.63㎃이다. 저항값은 이전 상태보다 약 5배 만큼 낮고, 전류가 쉽게 흐른다. 인가된 전압이 0으로 복귀하는 경우, 전류값도 또한 0이 된다.
다음으로, 양의 전압이 비트 전극(11005)에 인가된다. 이 상태에서, 인가된 양의 전압이 낮은 경우, 비교적 큰 양의 전류가 이전 히스테리시스에 따라 흐른다(0.1V에서 약 0.63㎃). 양의 전압이 약 0.7V까지 인가되는 경우, 양의 전류는 급격히 감소된다. 최종적으로, 인가된 양의 전압은 -1V 내지 0V로 감소되고, 양의 전류값도 또한 거의 전류가 흐르지 않는 상태를 유지하면서 감쇠되고 0으로 다시 복귀하게 된다. 이 때, 양의 전류는 0.1V에서 약 0.12㎃이다.
메모리층(11006)에 흐르는 전류의 상술한 히스테리시스는 메모리층(11006)에 인가된 전압에 따라 메모리층(11006)의 저항값이 변하기 때문에 발생되는 것으로 여겨질 수 있다. 전압이 워드전극(11007)에 인가되는 경우를 조사한다. 소정 크기 이상을 갖는 양의 전압 VW1이 인가되는 경우, 메모리층(11006)은 전류가 쉽게 흐르 는 "낮은 저항모드"(온 상태)로 변한다. 소정의 크기를 갖는 음의 전압 VW0이 인가되는 경우, 메모리층(11006)은 전류가 거의 흐르지 않는 "높은 저항모드"(오프 상태)로 변한다.
메모리층(11006)은 2개의 안정적인 상태, 즉, 낮은 저항모드와 높은 저항모드를 갖는다. 온 또는 오프 상태는 소정 크기 이상을 갖는 상술한 양 또는 음의 전압이 인가되지 않는 한 유지된다. 상술한 VW0의 값은 약 -1V이다. VW1의 값은 약 +1V이다. 높은 저항모드 대 낮은 저항모드의 비는 약 10 내지 100이다. 스위칭층(11004)과 메모리층(11006)의 저항이 전압에 의해 전환(변경)되는 상술한 현상이 이용되는 경우, 도 110에 도시된 메모리 소자에 의해 비파괴적 읽기 동작을 할 수 있는 비휘발성 기능 소자가 구현될 수 있다.
상술한 2개 상태들이 DC 전압을 사용하여 제어되는 경우를 다음에 설명한다. 먼저, 낮은 저항 천이전압 VW1 이상의 양의 전압이 워드 전극(11007)에 인가되어 메모리층(11006)을 낮은 저항모드로 변경시킨다. 전류가 쉽게 흐르는 온 상태가 얻어진다. 온 상태는 리드 전압 VR에서 전극들 사이의 전류값 JR1을 측정함으로써 읽어낼 수 있다. 충분한 저항비를 얻고 (상기 예에서 약 0.1V) 상태 천이를 초래하지 않게 하기 위해 이러한 작은 값을 리드 전압 VR으로서 선택하는 것이 중요하다. 따라서, 낮은 저항모드, 즉, 온 상태를 파괴하지 않고도 읽기가 수회 행해질 수 있다.
한편, 높은 저항 천이전압 VW0 이상의 음의 전압이 워드 전극(11007)에 인가되는 경우, 메모리층(11006)은 높은 저항모드, 즉, 전류가 전극들 사이에서 거의 흐르지 않는 오프 상태로 변경된다. 오프 상태는 또한 리드 전압 VR에서 전극들 사이에 전류값 JR0를 측정함으로써 읽어낼 수 있다(JR1/JR0 ≒ 10 대 100). 전극들이 전압인가되지 않는 경우, 메모리층(11006)은 각 상태를 보유하게 비휘발성을 갖는다. 쓰기 및 읽기 이외에, 어떠한 전압도 인가될 필요가 없다.
2개의 상태를 갖는 상술한 특징은 스위칭층(11004)에도 또한 적용될 수 있다. 스위칭층(11004)과 메모리층(11006)을 갖는 도 110에 도시된 메모리 소자의 동작을 아래에 설명한다. 읽기 동작을 먼저 설명한다. 초기 상태에서, 모든 메모리 셀의 스위칭층(11004)은 높은 저항상태로 설정되어 있다. 이 상태에서, 워드전극(11007)(워드 라인)이 개방되고, 낮은 저항모드에 대응하는 메모리 셀의 스위칭층(11004)을 변경하기 위해 전기신호가 (비트 라인에 대응하는) 비트 전극(11005)에 인가되어 스위치로서 사용되는 스위칭층(11004)를 온 시킨다. 다음으로, 비트전극(11005)(비트 라인)이 개방되고, 리드 전압이 워드 전극(11007)(워드 라인)에 인가된다. 메모리층(11006)의 저항값이 이 상태에서 측정되면, 데이터가 읽어내진다. 최종적으로, 워드 전극(11007)(워드 라인)이 개방되고, 스위칭층(11004)을 높은 저항모드로 변경시키는 전기신호가 비트 전극(11005)에 인가되어 스위치로서 사용되는 스위칭층(11004)를 턴 오프(turn off)시킨다.
쓰기 동작을 다음에 설명한다. 메모리층(11006)을 높은 저항모드 또는 낮은 저항모드로 변경시키는 전기신호가 쓰기 타겟으로서 메모리 셀에 대응하는 워드 라인 및 비트 라인에 인가된다. 이 때 비트 라인측에 인가된 신호는 스위칭층(11004)의 저항상태를 변경시키지 않는 전압에 해당한다. 이 동작으로, 쓰기 타겟으로서 메모리 셀(메모리 소자)의 메모리층(11006)이 소정의 높은 저항모드 또는 낮은 저항모드로 변경되고, 이에 의해 데이터가 쓰여진다.
상술한 읽기 및 쓰기 동작은 예컨대 도 111에 도시된 흐름도에 따라 실행된다. 먼저, 워드 전극(11007)이 개방되고, 낮은 저항 천이전압 VW1이 비트 전극(11005)에 인가되어 메모리 소자의 스위칭층(11004)을 "온" 상태, 즉, 읽기가능한 상태로 변경시킨다. 다음, 비트 전극이 개방되고, 리드 전압 VR이 워드 전극(11007)에 인가되는 경우, 메모리층(11006)의 상태를 읽어낼 수 있다. 그 후, 워드 전극(11007)이 개방되고, 높은 저항 천이전압 VW0이 비트 전극(11005)에 인가되어 메모리 소자의 스위칭층(11004)을 "오프" 상태, 즉, 읽을 수 없는 상태로 변경시킨다.
그 후, 낮은 저항 천이전압 VW1의 약 1/2의 전압을 갖는 쓰기 워드신호가 워드전극(11007)에 인가되고, 낮은 저항 천이전압 VW1의 약 1/2의 전압과 상술한 신호에 반대되는 극성을 갖는 쓰기 비트신호가 비트전극(11005)에 인가되는 경우, "1"의 "쓰기 상태"가 얻어진다. 신호가 상술한 바와 같이 워드전극(11007)과 비트 전극(11005)에 인가되는 경우, 낮은 저항 천이전압 VW1과 동일한 전압이 메모리 층(1006)에 인가된다. 메모리층(11006)은 낮은 저항모드로 설정된다. 따라서, "1"은 이러한 "쓰기 상태"에서 쓰여진다. 반대로, 높은 저항 천이전압 VW0의 약 1/2의 전압을 갖는 쓰기 워드신호가 워드 전극(11007)에 인가되고, 높은 저항 천이전압 VW0의 약 1/2의 전압과 상술한 신호에 반대되는 극성을 갖는 쓰기 비트신호가 비트전극(11005)에 인가되는 경우, 메모리층(11006)은 "0"의 "쓰기 상태"로 설정된다. 어느 한 "쓰기 상태"에서, 각 천이전압의 약 1/2 전압만이 스위칭층(11004)에 인가되므로, 저항상태는 변하지 않는다.
상술한 바와 같이, 도 110에 도시된 메모리 소자에 따르면, 메모리 셀의 "온" 상태 및 "오프" 상태는 스위칭층(11004)을 사용하여 전환된다. 스위칭층(11004)이 메모리층(11006)의 저항상태와는 무관하게 "오프" 상태로 설정되는 경우, 선택되지 않은 메모리 셀로부터의 누설전류(간섭 전류)가 억제될 수 있다. 도 110에 도시된 소자에 따르면, "온" 및 "오프" 의 상술한 전환은 메모리층(11006)과 같은 금속 산화물층으로 제조된 스위칭층(11004)에 의해 행해진다. 실리콘과 같이 반도체를 사용하는 MOS 트랜지스터와 같은 또 다른 재료로 제조되는 어떠한 소자도 사용될 필요가 없기 때문에, 기판(11001)에 적용될 수 있는 재료는 제한되지 않는다.
상술한 실시예에서, 인가된 게이트 전압은 DC 전압이다. 그러나, 적절한 폭과 크기를 갖는 펄스 전압을 인가함으로써 동일한 효과를 얻을 수 있다. 도 110에 도시된 메모리 소자의 온 또는 오프 상태 유지시간에 대해, 소자는 상술한 소자와 같이 적어도 1,000분의 보유시간을 갖는다.
도 110에 도시된 메모리 소자를 제조하는 방법의 예를 다음에 설명한다. ECR 플라즈마 스퍼터링을 사용하여 각각의 얇은 박막을 형성하는 방법을 아래에 설명한다. 그러나, 본 발명은 이에 국한되지 않으며, 임의의 다른 성막기술이나 방법도 물론 사용될 수 있다.
도 112a에 도시된 바와 같이, 주평면상에 (100)의 면 방위와 1 내지 2Ω㎝의 저항률을 갖는 p형 실리콘 기판(11001)이 제조된다. 기판(11001)의 표면은 황산 및 과산화수소의 혼합물 용액, 순수한 물, 및 불화수소 용액에 의해 세정되고 건조된다. 상기 세정되고 건조된 기판(110001)상에 절연층(11002)이 형성된다. 절연층(11002)을 형성하는데 있어, 상술한 ECR 스퍼터링 장치 및 타겟으로서 순수한 실리콘(Si)이 사용된다. Si-O 분자에 의한 메탈모드(metal mode)에서 절연층(11002)이 플라즈마 가스로서 아르곤(Ar)과 산소 가스를 사용한 ECR 스퍼터링에 의해 그 표면을 덮을 정도의 두께로 기판(110001)상에 형성된다.
예컨대, Ar 가스가 내부 압력이 10-5Pa 크기로 설정되어 있는 플라즈마 생성챔버에 20sccm의 유량으로 공급된다. 내부압력은 약 10-3 내지 10-2Pa로 설정된다. 2.45GHz(약 500W)의 마이크로파와 0.0875T의 자기장이 전자 싸이클로트론 공명 조건을 설정하도록 공급되고, 이에 의해 생성챔버에 Ar 플라즈마를 생성한다. sccm은 유량단위로서 0℃, 1기압의 유체가 1분에 1㎤로 흐르는 것을 나타내는 것에 유의하라. T(테슬라)는 자속밀도 단위이고, 1T=10,000가우스이다.
상술한 방법에 의해 생성된 플라즈마는 자기 코일의 발산 자기장에 의해 플라즈마 생성챔버에서 처리챔버로 방출된다. 또한, 13.56MHz(예컨대, 500W)의 고주파수 전력이 고주파수 전원장치로부터 플라즈마 생성챔버의 출구에 배치된 실리콘 타겟으로 공급된다. Ar 이온들이 실리콘 타겟에 대해 충돌하는 경우, Si 입자들을 튀겨내도록 스퍼터링 현상이 발생된다. 실리콘 타겟으로부터 튀겨진 Si 입자들이 플라즈마 생성챔버로부터 방출된 플라즈마와 도입되어 플라즈마에 의해 활성화된 산소 가스와 함께 기판(11001)의 표면에 도달하게 되고 활성화된 산소에 의해 산화되어 이산화 실리콘이 된다. 상기 처리로, 이산화 실리콘으로 제조되고 두께가 약 100㎚인 절연층(11002)이 기판(11001)에 형성될 수 있다(도 112a).
절연층(11002)은 전압이 나중에 형성되는 전극 사이에 인가될 때 전압이 기판(11001)에서 새어나가 소정의 전기적 특성에 영향을 끼치는 것을 방지하도록 절연을 보장한다. 예컨대, 열산화법에 의해 실리콘 기판의 면을 산화시킴으로써 형성된 산화 실리콘막이 절연층(11002)으로서 사용될 수 있다. 절연층(11002)은 절연성이 보장될 수 있다면 산화 실리콘 이외의 임의의 다른 절연재료로도 제조될 수 있다. 절연층(11002)의 두께는 항상 100㎚일 필요가 없으며 더 작거나 더 클 수 있다. ECR 스퍼터링에 의한 상술한 절연층(11002) 형성에서, 기판(11001)은 가열되지 않는다. 그러나, 기판(11001)을 가열하면서 동시에 박막이 형성될 수 있다.
상술한 방식으로 절연층(11002)이 형성된 후에, 타겟으로서 순수한 루테늄(Ru)을 사용한 동일한 ECR 스퍼터링에 의해 절연층(11002)에 류테늄막이 형성되고, 이에 의해 도 112b에 도시된 접지 전극(11003)을 형성한다. Ru 막의 형성을 상 세히 설명한다. Ru 타겟을 사용하는 ECR 스퍼터링 장치에서, 예컨대, 형성된 절연층과 함께 실리콘 기판이 400℃로 가열된다. 희귀가스로서 Ar 가스가 플라즈마 생성챔버에 예컨대 7sccm의 유량으로 공급된다. 또한, Xe 가스가 예컨대 5sccm의 유량으로 공급되어 플라즈마 생성챔버의 내부압력을 10-2 내지 10-3Pa의 크기로 설정하게 된다.
전자 싸이클로트론 공명조건의 자기장이 플라즈마 생성챔버에 주어진다. 그런 후, 2.45GHz(약 500W)의 마이크로파가 상기 챔버내에 Ar 및 Xe의 ECR 플라즈마를 생성하기 위해 플라즈마 생성챔버에 제공된다. 생성된 ECR 플라즈마는 플라즈마 생성챔버로부터 자기 코일의 발산 자기장에 의해 처리챔버 측으로 방출된다. 또한, 13.56MHz(약 500W)의 고주파수 전력이 플라즈마 생성챔버의 출구에 위치된 루테늄 타겟에 공급된다. 루테늄 타겟으로부터 Ru 입자를 튀겨내기 위해 스퍼터링 현상이 발생된다. 루테늄 타겟으로부터 튀겨나온 Ru 입자들이 기판(11001)에 있는 절연층(11002)의 표면에 도달하여 증착된다.
상기 처리로, 예컨대, 두께가 약 10㎚인 접지 전극(11003)이 절연층(11002)상에 형성될 수 있다(도 112b). 접지 전극(11003)은 전압이 나중에 형성되는 비트 전극(11005)에 인가될 때 스위칭층(11004)에 전압 인가를 가능하게 한다. 접지 전극(11003)은 전도성이 보장될 수 있는 경우 루테늄 이외의 임의의 다른 재료로도 제조될 수 있다. 접지 전극(11003)은, 예컨대, 백금으로 제조될 수 있다. 이산화 실리콘상에 형성된 백금막은 공지된 바와 같이 박리가 용이하다. 이를 방지하기 위 해, 티타늄층, 질화 티타늄층, 또는 백금층 아래에 루테늄층을 삽입함으로써 적층 구조가 형성된다. 접지 전극(11003)의 두께는 항상 10㎚ 일 필요는 없으며 더 작거나 더 클 수 있다.
상술한 바와 같이, ECR 스퍼터링에 의해 Ru 박막을 형성하는데 있어, 기판(11001)은 400℃로 가열된다. 그러나, 기판이 항상 가열될 필요는 없다. 그러나, 기판이 가열되지 않은 경우, 이산화 실리콘에 루테늄의 밀착성이 낮아지게 되고 박막이 박리될 수 있다. 박리를 방지하기 위해, 박막은 기판을 가열하는 동시에 형성되는 것이 바람직하다.
접지 전극(11003)이 상술한 방식으로 형성된 후에, 스위칭층(110004)이 Bi 대 Ti의 비가 4:3인 산화물 소결체(Bi-Ti-O)로부터 형성된 타겟과 플라즈마 가스로서 아르곤(Ar)과 산소 가스를 사용한 ECR 스퍼터링에 의해, 도 112c에 도시된 바와 같이, 표면을 덮을 정도의 두께로 접지 전극(11003)상에 형성된다.
스위칭층(11004)의 형성을 상세히 설명한다. 기판(11001)은 300℃ 내지 700℃로 가열된다. 희귀가스로서 Ar 가스가 예컨대 20sccm의 유량으로 플라즈마 생성챔버내에 공급되어 예컨대 10-3 내지 10-2Pa 크기의 압력을 설정하게 된다. 이 상태에서, 전자 싸이클로트론 공명조건의 자기장이 플라즈마 생성챔버에 주어진다. 그런 후, 2.45GHz(약 500W)의 마이크로파가 상기 챔버내에서 ECR 플라즈마를 생성하도록 플라즈마 생성챔버내에 공급된다.
생성된 ECR 플라즈마는 상기 플라즈마 생성챔버에서 자기 코일의 발산 자기 장에 의해 처리챔버측으로 방출된다. 또한, 13.56MHz(약 500W)의 고주파수 전력이 플라즈마 생성챔버의 출구에 위치된 소결체 타겟에 공급된다. Ar 입자들이 소결체 타겟에 대하여 충돌될 때, Bi 입자들 및 Ti 입자들을 튀겨내기 위해 스퍼터링 현상이 발생된다.
소결체 타겟으로부터 튀겨나온 Bi 입자들 및 Ti 입자들이 플라즈마 생성챔버로부터 방출된 ECR 플라즈마와 상기 방출된 ECR 플라즈마에 의해 활성화된 산소 가스와 함께 가열된 접지 전극(11003)의 표면에 도달하여 활성화된 산소에 산화된다. 반응성 가스로서 사용되는 산소(O2) 가스는 후술되는 Ar 가스와는 별도로 예컨대 1sccm의 유량으로 도입된다. 소결체 타겟은 산소를 함유하지만, 산소를 공급함으로써 증착된 박막에서의 산소부족이 방지될 수 있다. ECR 스퍼터링에 의한 상술한 성막으로, 예컨대, 약 40㎚의 두께를 갖는 스위칭층(11004)이 형성될 수 있다(도 112c).
박막품질은 불활성 가스 및 반응성 가스의 ECR 플라즈마를 사용하여 형성된 스위칭층(11004)을 조사(照射)함으로써 향상될 수 있다. 반응성 가스로서, 산소 가스가 아니라 질소 가스, 불소 가스(fluorine gas), 또는 수소 가스가 사용될 수 있다. 박막품질향상은 또한 절연층(11002)의 형성에도 적용될 수 있다. 스위칭층(11004)이 300℃ 이하의 낮은 기판온도에서 형성되고 그런 후 박막의 성질을 크게 향상시키기 위해 산소 분위기와 같이 적절한 가스 분위기에서 어닐링(열처리)될 수 있다.
스위칭층(11004)이 상술한 방식으로 형성된 후에, 두께가 약 20㎚인 Ti막이 ECR 스퍼터링에 의해 형성된다. 다음으로, 두께가 약 10㎚인 루테늄막이 타겟으로서 순수한 루테늄(Ru)을 사용하여 상술한 바와 같이 동일한 ECR 스퍼터링에 의해 다시 형성되고, 이에 의해 도 112d에 도시된 바와 같이 스위칭층(11004)상에 적층구조를 갖는 비트 전극(11005)을 형성하게 된다. 루테늄막의 형성은 접지전극(11003)의 상술한 형성과 동일하다. 다음으로, 메모리층(11006)이 Bi 대 Ti의 비가 4:3인 산화물 소결체(Bi-Ti-O)로부터 형성된 타겟과 플라즈마 가스로서 아르곤(Ar)과 산소 가스를 사용한 ECR 스퍼터링에 의해, 도 112e에 도시된 바와 같이, 표면을 덮을 정도의 두께로 비트 전극(11005)상에 형성된다. 메모리층(1106)의 형성은 스위칭층(11004)의 상술한 형성과 동일하다.
메모리층(11006)이 상술한 방식으로 형성된 후에, 금(Au)으로 제조된 워드 전극(11007)이 메모리층(11006)상에 형성되고, 이에 의해 도 110에 도시된 메모리 소자를 얻게된다. 워드 전극(11007)은 저항가열 진공증착에 의한 금증착에 의해 형성될 수 있다. 워드 전극(11007)은 Ru, Pt, 또는 TiN과 같은 또 다른 금속재료 또는 도전성 재료로 제조될 수 있다. Pt가 사용되는 경우, 밀착성이 나빠, 박막이 박리될 수 있다. 따라서, 거의 박리되지 않는 Ti-Pt-Au와 같은 구조가 사용될 수 있다. 스위칭층(11004), 비트 전극(11005), 메모리층(11006), 및 워드 전극(11007)은 적층구조를 형성하고 상기 구조를 잘 알려진 포토리소그라피 및 에칭에 의해 패터닝 공정을 실행함으로써 메모리 셀 구조로 형성된다.
ECR 스퍼터링에 의한 상술한 층형성은 도 112에 도시된 ECR 스퍼터링 장치를 사용하여 행해진다.
이 실시예에 따른 메모리 소자는 도 110에 도시된 구성예에 국한되지 않는다. 예컨대, 도 113a에 도시된 바와 같이, 스위칭층과 메모리층(11016)이 하나의 메모리 셀에서 기판(11001)의 면 방위로 배열될 수 있다. 도 113a에 도시된 메모리 소자에서, 접지 전극(11013)과 이로부터 이격된 접속 전극(11015b)이 절연층(11002)상에 배열되어 있다. 스위칭층(11014)이 접지전극(11013)과 접속전극(11015b)을 가로질러 형성된다. 메모리층(11016)은 접속전극(11015b)과 접촉되게 형성된다. 비트 전극(11015a)은 스위칭층(11014)상에 형성된다. 워드 전극(11017)은 메모리층(11016)상에 형성된다.
상술한 바와 같이, 제 1 방향으로 스위칭층(11014)의 표면에 접속된 접속 전극(11015b)이 새로 형성된다. 접속 전극(11015b)은 메모리층(11016)의 제 1 방향면에 접속된다. 접지 전극(11013)은 스위칭층(11014)의 제 1 방향면에 접속되는 한편 접속 전극(11015b)으로부터 이격된다. 비트 전극(11015a)은 제 1 방향과는 다른 제 2 방향으로 스위칭층(11014)의 표면에 접속되어 있다. 워드 전극(11017)이 메모리층(11016)의 제 2 방향면에 접속되어 있다. 이 구조에서도, 접지 전극(11013), 스위칭층(11014), 메모리층(11016), 및 워드 전극(11017)이 차례로 이 순서대로 접속되어 있다. 따라서, 성분들은 도 113a의 도시된 면의 기판(11001)에 수직방향으로 역전되어 있다.
도 113a에 도시된 메모리 소자의 동작예를 설명한다. 읽기에서, 스위칭층(11014)은 높은 저항 "오프" 상태로 설정된다. 이러한 초기상태에서, 접속 전 극(11015b)은 접지되어 있고, 낮은 저항 천이전압(예컨대, 펄스 전압)이 해당하는 메모리 셀의 비트 전극(11015a)에 인가되어 스위칭층(11014)을 턴온(turn on) 시킨다. 다음으로, 접속 전극(11015b)과 비트 전극(11015a)(대응하는 비트 라인)이 개방된다. 리드 전압이 워드 전극(11017)(대응하는 워드 라인)에 인가된다. 메모리층(11016)의 저항값이 측정되는 경우, 데이터가 읽어내어 진다. 최종적으로, 접속 전극(11015b)이 접지되고, 스위칭층(11014)을 높은 저항모드로 변경시키는 전기신호(예컨대, 펄스 전압)가 비트 전극(11015a)에 인가되어 스위치로서 사용되는 스위칭층(11014)을 턴오프 시킨다.
도 113a에 도시된 메모리 소자의 쓰기 동작에서, 접속 전극(11015b)은 접지되고, 쓰기 전압이 쓰기 타겟으로서 메모리 셀에 대응하는 워드 라인에 인가된다. 예컨대, "1"의 "쓰기 상태"를 설정하기 위해, 낮은 저항 천이전압이 워드전극(11017)에 인가된다. "0"의 "쓰기 상태"를 설정하기 위해, 높은 저항 천이전압이 워드 전극(11017)에 인가된다.
본 발명의 메모리 소자는 도 113b에 도시된 구조를 가질 수 있다. 도 113b에 도시된 메모리 소자에서, 비트 전극(11025a)이 절연층(11002)상에 배열된다. 스위칭층(11024)이 비트 전극(11025a)에 형성된다. 접지 전극(11023)과 이로부터 이격된 접속 전극(11025b)이 스위칭층(11024)상에 배열된다. 메모리층(11026)은 접속 전극(11025b)상에 형성된다. 워드 전극(11027)이 메모리층(11026)상에 형성된다.
상술한 바와 같이, 제 1 방향으로 스위칭층(11024)의 표면에 접속된 접속 전극(11025b)이 새로이 형성된다. 접속 전극(11025b)은 제 1 방향과는 다른 제 2 방 향으로 메모리층(11026)의 표면에 접속된다. 접지 전극(11023)이 스위칭층(11024)의 제 1 방향표면에 접속된다. 비트 전극(11025a)이 스위칭층(11024)의 제 2 방향표면에 접속된다. 워드 전극(11027)이 메모리층(11026)의 제 1 방향표면에 접속된다. 이 구조에서도, 접지 전극(11023), 스위칭층(11024), 메모리층(11026), 및 워드 전극(11027)이 도 110에 도시된 소자와 같이 차례로 이 순서대로 접속된다. 따라서, 성분들은 도 113b의 도시된 표면의 기판(11001)상에 수직방향으로 역전될 수있다.
본 발명의 메모리 소자는 도 114에 도시된 바와 같이 전극과 금속 산화물층 사이의 절연층을 가질 수 있다. 도 114a에 도시된 메모리 소자는 비트 전극(11005)과 메모리층(11006) 사이에 절연층(11008)을 구비한다. 도 114b에 도시된 메모리 소자는 접지 전극(11003)과 스위칭층(11004) 사이에 절연층(11009)을 구비한다. 도 114c에 도시된 메모리 소자는 절연층(11008 및 11009) 모두를 구비한다.
절연층(11008 또는 11009)으로부터 메모리층(11006) 또는 스위칭층(11004)으로 전압을 인가하는데 있어, 각 층에 인가된 전압은 제어될 수 있다. 절연층이 형성되고, 스위칭층(11004) 또는 메모리층(11006)이 절연층상에 형성되는 경우, 상기 스위칭층(11004) 또는 상기 메모리층(11006)은 상술한 ECR 스퍼터링에 의한 형성에서 금속 산화물층의 표면 또는 아래의 금속막의 표면의 모폴로지를 열화시킴이 없이 형성될 수 있다. 예컨대, 하층이 쉽게 산화되는 금속 재료로 제조되는 경우, 하층의 표면은 특히 스위칭층(11004)의 형성에 있어 산화될 수 있어 모폴로지에서의 열화가 발생한다. 그러나, 절연층이 삽입되는 경우, 스위칭층(11004)은 하층의 양 호한 모폴로지를 유지하면서 형성될 수 있다. 따라서, 더 좋은 품질을 갖는 스위칭층(11004)이 얻어질 수 있다.
도 115에 도시된 바와 같이, 절연층(11018), 절연층(11019), 절연층(11028), 및 절연층(11029)이 형성될 수 있다. 도 115a에 도시된 메모리 소자는 접속 전극(11015b) 및 메모리층(11016) 사이에 절연층(11018)을 구비한다. 도 115b에 도시된 메모리 소자는 스위칭층(11014)과 비트 전극(11015) 사이에 절연층(11019)을 구비한다. 도 115c에 도시된 메모리 소자는 접속 전극(11015b)과 메모리층(11016) 사이에 절연층(11018)과, 스위칭층(11014))과 비트 전극(11015a) 사이에 절연층(11019)을 구비한다. 도 115d에 도시된 메모리 소자는 스위칭층(11024)과 접속 전극(11025b) 사이에 절연층(11028)을 구비한다. 도 115e에 도시된 메모리 소자는 비트 전극(11025a)과 스위칭층(11024) 사이에 절연층(11029)를 구비한다. 도 115f에 도시된 메모리 소자는 스위칭층(11024)과 접속 전극(11025b) 사이에 절연층(11028)을 구비하고 비트 전극(11025a)과 스위칭층(11024) 사이에 절연층(11029)을 구비한다.
도 114 및 도 115는 절연층을 포함하는 형태의 예를 도시하고 있으며, 본 발명은 이에 국한되지 않는다. 상술한 절연층은 스위칭층 및 메모리층과 접촉하게 형성될 수 있다. 절연층은 스위칭층 및 메모리층 중 한 면 또는 스위칭층 및 메모리층의 양면과 접촉하게 형성될 수 있다. 절연층은 스위칭층 또는 메모리층의 금속 산화물층과 상기 산화물층에 접속된 전극들 중 하나 사이에 형성될 수 있다.
스위칭층(11004) 또는 메모리층(11006)의 금속 산화물층이 두꺼워짐에 따라, 전류는 더 흐르기 어렵고, 저항이 증가한다. 메모리 소자가 저항값에서의 변화를 사용하여 구현되는 경우, 각각의 낮은 저항모드와 높은 저항모드에서의 저항값이 중요해진다. 예컨대, 금속 산화물층이 두꺼워지는 경우, 낮은 저항모드에서의 저항값이 증가된다. 높은 S/N비를 보장하기가 어렵기 때문에, 온 또는 오프 상태를 판단하기 어렵다. 한편, 금속 산화물층이 얇아지고, 누설전류가 지배적인 경우, 온 또는 오프 상태를 유지하기 어려울 수 있고 높은 저항모드의 저항값이 감소된다. 따라서, 높은 S/N비를 보장하기가 어렵다.
따라서, 금속 산화물층은 최적의 두께를 갖는 것이 바람직하다. 예컨대, 누설 전류 문제가 고려되는 경우, 금속 산화물층은 두께가 적어도 10㎚일 수 있다. 낮은 저항모드의 저항값이 고려되는 경우, 금속 산화물층은 바람직하게는 300㎚ 보다 더 얇다. 본 발명자에 의해 행해진 실험에서, 금속 산화물층의 두께가 30 내지 200㎚일 때 메모리 소자의 동작이 확인되었다.
도 110에 도시된 메모리 소자에 따르면, 다단 동작이 또한 가능하다. 예컨대, 전압이 비트 전극(11005)(및 워드 전극(11007)) 사이에 인가되는 경우 전류-전압특성에서, 인가된 전압이 변할 때, 낮은 저항모드는 도 116에 도시된 바와 같이 다른 낮은 저항상태로 변한다. 도 116에서, 상기 도 116에 도시된 리드 전압에서 전류값이 -0.5V까지의 전압이 인가된 후에 낮은 저항모드, -1.0V까지의 전압이 인가된 후에 낮은 저항모드, 및 -1.5V까지의 전압이 인가된 후에 낮은 저항모드 사이에서 변한다. 이들 상태는 전극들 사이의 리드 전압을 인가하고 전극들 사이에 흐르는 전류를 측정함으로써 읽어낼 수 있다. 3개의 상태(3개의 값) "0", "1", 및 "2"가 소정의 리드 전압에 의해 얻은 전극간 전류에 대응하여 구현될 수 있다.
도 110에 도시된 소자에 따르면, 다단 상태가 펄스 전압값에서의 차에 의해 구현될 수 있다. 도 117에 도시된 바와 같이, 소정의 펄스 폭을 갖는 소정의 펄스 전압이 소정 회수로 인가될 때마다, 전극들 사이의 전류값이 삼각형으로 표시된 지점에서 0.2V의 리드 전압으로 읽어내어진다. 그런 후, 도 118에 도시된 바와 같이, 3개의 상태(3개의 값) "0", "1", 및 "2"가 얻어진다. 이 예에서, 메모리는 상태"2"에 의해 리셋된다.
예컨대, 도 114a에 도시된 바와 같이, 절연층(11008)이 비트 전극(11005)과 메모리층(11006) 사이에 형성되는 경우, 메모리층(11006)의 전류-전압특성은 워드 전극(11007)에 인가된 전압을 변경시킴으로써 도 46에 도시된 바와 같이 변한다. 이 경우, 예컨대, 리드 전압이 약 0.5V인 경우, 3원 상태가 구현될 수 있다.
많은 경우, 상술한 바와 같이 금속 산화물로 제조된 박막을 사용하는 복수의 소자들이 단일 기판상에 하나의 형태로 집적된다. 복수의 소자들이 이런 식으로 집적되는 경우, 예컨대, 도 12d에 도시된 바와 같이, 인접한 소자들이 분리된다. 소자 분리구조는 아래의 방식으로 형성된다. 도 119a에 도시된 바와 같이, 절연층(1602)이 기판(1601)에 형성된다. 도 119b에 도시된 바와 같이, 강유전체 박막(1614)이 금속막(1623)상에 형성된다. 도 119c에 도시된 바와 같이, 금속막(1615)이 강유전체 박막(1614)상에 형성된다.
도 119d에 도시된 바와 같이, 복수의 마스크 패턴(1620)이 금속막(1615)상에 형성된다. 금속막(1615)과 강유전체 박막(1614)은, 도 119e에 도시된 바와 같이, 하부전극층(1613)상에 강유전체층(1604)과 상부전극(1606)을 각각 포함하는 복수의 소자들을 형성하기 위해 마스크로서 마스크 패턴(1620)을 사용하여 에칭시켜 선택적으로 제거된다. 그 후, 마스크 패턴(1620)이 제거된다. 절연재료는, 도 119f에 도시된 바와 같이, 소자들 사이에 소자분리 절연층(1605)을 형성하도록 소자들 사이에 배치된다.
상술한 바와 같이, 종래의 소자 분리에서, 강유전체층으로서 사용되는 박막이 형성되고, 복수의 소자 부분들이 상기 박막을 처리함으로써 형성되며, 소자 분리용 절연층이 상기 소자들 사이에 형성된다. 종래, 소자 분리구조를 얻기 위해, 다수의 성막단계들과 박막처리 단계들이 필요로 하며, 단계들의 수에서 증가가 발생된다. 특히, 처리 단계에서, 포토리소그라피 및 에칭이 일반적으로 사용된다. 이런 이유로, 한가지 패턴은 다수의 단계들을 사용하여 형성된 것임이 분명하다.
상술한 상황과는 달리, 소자들이 하기에 설명되는 식으로 분리되는 경우, 소자 분리구조는 많은 단계들을 필요로 하지 않고도 형성될 수 있다.
첨부도면을 참조로 소자 분리를 설명한다. 도 120은 본 발명의 실시예에 따른 소자 분리구조의 구성예를 도시한 개략횡단면도이다. 도 120에 도시된 바와 같이, 도 120에 도시된 소자 분리구조에서, 절연층(102)이 기판(101)상에 형성되고, 절연층(102)상에 형성된 하부전극(103), 두께가 약 30 내지 200㎚인 강유전체층(104), 및 상부전극(136)을 각각 포함하는 복수의 소자들이 절연층(135)에 의해 분리된다. 강유전체층(104)은 결정재료로 제조된 하부전극(103)상에 형성된다. 절연층(135)은 비정질 재료로 제조된 절연층(102)상에 형성된다.
절연층(104)과 절연층(135)은 예컨대, Bi, Ti, 및 O로 제조되고 화학양론적 조성과 약 3 내지 15㎚의 입자 크기를 갖는 Bi4Ti3O12 결정의 복수의 미결정립들을 함유한다. 강유전체층(104)은 또한 미결정립 이외에 화학양론적 조성을 갖는 주상결정(column crystal)을 포함한다. 상술한 구조를 갖는 분리층(135)은 강유전체층(104)보다 전기저항이 더 크므로 내전압에 대한 절연층 분리(dielectric isolation)가 크다. 한편, 강유전체층(104)은 2개의 안정적인 상태, 즉, 후술되는 바와 같이, 낮은 저항상태와 높은 저항상태를 갖는다. 강유전체층(104)을 사용하는 소자는 2개의 상태를 보유하는 기능 소자이다.
도 120에 도시된 소자분리구조를 제조하는 방법의 예를 다음에 설명한다. 도 121a에 도시된 바와 같이, 주평면상의 (100) 면 방위와 1 내지 2Ω㎝의 저항률을 갖는 p형 실리콘 기판(101)이 제조된다. 기판(101)의 표면은 황산 및 과산화수소의 혼합물용액, 순수한 물, 및 불화수소 용액에 의해 세정되고 건조된다. 상기 세정되고 건조된 기판(101)상에 절연층(102)이 형성된다. 절연층(102)을 형성하는데 있어, 예컨대 상술한 ECR 스퍼터링 장치와 타겟으로서 순수한 실리콘(Si)이 사용된다. 플라즈마 가스로서 아르곤(Ar)과 산소 가스를 사용하여 ECR 스퍼터링이 행해진다. Si-O 분자에 의한 메탈모드에서 절연층(102)이 ECR 스퍼터링에 의해 그 표면을 덮을 정도의 두께로 기판(101)상에 형성된다.
예컨대, Ar 가스가 내부 압력이 10-5Pa 크기로 설정되어 있는 플라즈마 생성챔버에 20sccm의 유량으로 공급된다. 내부압력은 약 10-3 내지 10-2Pa로 설정된다. 2.45GHz(약 500W)의 마이크로파와 0.0875T의 자기장이 전자 싸이클로트론 공명 조건을 설정하도록 공급되고, 이에 의해 생성챔버에 Ar 플라즈마를 생성한다. sccm은 유량단위로서 0℃, 1기압의 유체가 1분에 1㎤로 흐르는 것을 나타내는 것에 유의하라. T(테슬라)는 자속밀도 단위이고, 1T=10,000가우스이다.
상술한 방법에 의해 생성된 플라즈마는 자기 코일의 발산 자기장에 의해 플라즈마 생성챔버에서 처리챔버로 방출된다. 또한, 13.56MHz(예컨대, 500W)의 고주파수 전력이 고주파수 전원장치로부터 플라즈마 생성챔버의 출구에 배치된 실리콘 타겟으로 공급된다. Ar 이온들이 실리콘 타겟에 대해 충돌하는 경우, Si 입자들을 튀겨내도록 스퍼터링 현상이 발생된다. 실리콘 타겟으로부터 튀겨진 Si 입자들이 플라즈마 생성챔버로부터 방출된 플라즈마와 도입되어 플라즈마에 의해 활성화된 산소 가스와 함께 기판(101)의 표면에 도달하게 되고 활성화된 산소에 의해 산화되어 이산화 실리콘이 된다. 상기 처리로, 이산화 실리콘으로 제조되고 두께가 약 100㎚인 절연층(102)이 기판(101)에 형성될 수 있다.
절연층(102)은 전압이 나중에 형성되는 전극들 사이에 인가될 때 전압이 기판(101)에서 새어나가 소정의 전기적 특성에 영향을 끼치는 것을 방지하도록 절연을 보장한다. 예컨대, 열산화법에 의해 실리콘 기판의 면을 산화시킴으로써 형성된 산화 실리콘막이 절연층(102)으로서 사용될 수 있다. 절연층(102)은 절연성이 보장될 수 있다면 산화 실리콘 이외의 임의의 다른 절연재료로도 제조될 수 있다. 절연층(102)의 두께는 항상 100㎚일 필요가 없으며 더 작거나 더 클 수 있다. ECR 스퍼터링에 의한 상술한 절연층(102) 형성에서, 기판(101)은 가열되지 않는다. 그러나, 기판(101)을 가열하면서 동시에 박막이 형성될 수 있다.
상술한 방식으로 절연층(102)이 형성된 후에, 타겟으로서 순수한 루테늄(Ru)을 사용한 동일한 ECR 스퍼터링에 의해 절연층(102)에 류테늄막이 형성된다. Ru 막의 형성을 상세히 설명한다. Ru 타겟을 사용하는 ECR 스퍼터링 장치에서, 예컨대, 형성된 절연층과 함께 실리콘 기판이 400℃로 가열된다. 희귀가스로서 Ar 가스가 플라즈마 생성챔버에 예컨대 7sccm의 유량으로 공급된다. 또한, Xe 가스가 예컨대 5sccm의 유량으로 공급되어 플라즈마 생성챔버의 내부압력을 10-2 내지 10-3Pa의 크기로 설정하게 된다.
전자 싸이클로트론 공명조건의 자기장이 플라즈마 생성챔버에 주어진다. 그런 후, 2.45GHz(약 500W)의 마이크로파가 상기 챔버내에 Ar 및 Xe의 ECR 플라즈마를 생성하기 위해 플라즈마 생성챔버에 도입된다. 생성된 ECR 플라즈마는 플라즈마 생성챔버로부터 자기 코일의 발산 자기장에 의해 처리챔버 측으로 방출된다. 또한, 13.56MHz(약 500W)의 고주파수 전력이 플라즈마 생성챔버의 출구에 위치된 루테늄 타겟에 공급된다. 루테늄 타겟으로부터 Ru 입자를 튀겨내기 위해 스퍼터링 현상이 발생된다. 루테늄 타겟으로부터 튀겨나온 Ru 입자들이 기판(101)에 있는 절연층(102)의 표면에 도달하여 증착된다.
상기 처리로, Ru로 제조되고, 예컨대, 두께가 약 10㎚인 금속막이 절연층(102)상에 형성될 수 있다. 금속막이 공지된 리소그라피 및 에칭에 의해 패턴화되는 경우, 도 121a에 도시된 바와 같이, 서로 이격되면서 배열되는 복수의 하부전 극들(103)이 형성된다. 루테늄은 산소 플라즈마, 오존, 또는 산소 래디컬(oxygeb radicals)들로 조사되는 경우, 높은 증기압을 갖는 루테늄 산화물(예컨대, RuO2 또는 RuO4)이 공지된 바와 같이 형성된다. 상기 성질을 사용하여 마스크를 통해 조사(照射)함으로써 루테늄이 산화되는 경우, 선택적 에칭이 행해질 수 있다.
산소 플라즈마, 오존 또는 산소 래디컬들을 사용한 건식 에칭은 등방성 에칭처리(isotropic etching process)이어서 소위 언더컷(undercuts)이 에칭 후에 횡단면 형태로 형성될 수 있다. 이를 방지하기 위해, 루테늄막은 아르곤을 산소에 추가함으로써 만들어진 가스의 플라즈마로 조사될 수 있다. 이런 식으로 이방성(anisotropic)이 에칭에 부여되는 경우, 언더컷 없는 패턴이 형성될 수 있다.
전압이 나중에 형성되는 하부전극(103)과 상부전극(136) 사이에 인가되는 경우 하부전극(103)은 강유전체층(104)에 전압 인가를 가능하게 한다. 하부전극(103)은 전도성이 보장될 수 있다면 루테늄을 제외한 임의의 다른 재료로도 제조될 수 있다. 하부전극(103)은 예컨대 백금으로 제조될 수 있다. 이산화 실리콘상에 형성된 백금막은 알려진 바와 같이 박리가 용이하다. 이를 방지하기 위해, 티타늄층, 질화 티타늄층, 또는 백금층 아래에 루테늄층을 삽입함으로써 적층 구조가 형성된다. 백금은 루테늄과는 달리 산소 플라즈마에 의해 에칭될 수 없다. 전극 형성을 위한 패터닝은 공지된 리프트 오프 방법을 사용하여 행해질 수 있다. 하부전극(103)의 두께는 항상 10㎚ 일 필요는 없으며 더 작거나 더 클 수 있다.
상술한 바와 같이, ECR 스퍼터링에 의해 Ru 박막을 형성하는데 있어, 기 판(101)은 400℃로 가열된다. 그러나 기판은 항상 가열될 필요는 없다. 그러나, 기판이 가열되지 않은 경우, 이산화 실리콘에 대한 루테늄의 밀착성이 낮아지게 되고 박막이 박리될 수 있다. 박리를 방지하기 위해, 박막은 기판을 가열하는 동시에 형성되는 것이 바람직하다.
하부전극(103)이 상술한 방식으로 형성된 후에, 강유전체층(104)이 상기 하부전극(103)상에 형성되고, 절연층(135)이 Bi 대 Ti의 비가 4:3인 산화물 소결체(Bi-Ti-O)로부터 형성된 타겟과 플라즈마가스로서 아르곤(Ar)과 산소 가스를 사용한 ECR 스퍼터링에 의해, 도 121b에 도시된 바와 같이, 절연층(102)상에 형성된다. 강유전체층(104)과 절연층(135)의 형성을 설명한다. 기판(101)은 400℃ 내지 450℃로 가열된다. 희귀가스로서 Ar 가스가 예컨대 20sccm의 유량으로 플라즈마 생성챔버내에 공급되어 예컨대 10-3 내지 10-2Pa 크기의 압력을 설정하게 된다. 이 상태에서, 전자 싸이클로트론 공명조건의 자기장이 플라즈마 생성챔버에 주어진다. 그런 후, 2.45GHz(약 500W)의 마이크로파가 상기 챔버내에서 ECR 플라즈마를 생성하도록 플라즈마 생성챔버내에 공급된다.
생성된 ECR 플라즈마는 상기 플라즈마 생성챔버에서 자기 코일의 발산 자기장에 의해 처리챔버측으로 방출된다. 또한, 13.56MHz(약 500W)의 고주파수 전력이 플라즈마 생성챔버의 출구에 위치된 소결체 타겟에 공급된다. Ar 입자들이 소결체 타겟에 대하여 충돌될 때 Bi 입자들 및 Ti 입자들을 튀겨내기 위해 스퍼터링 현상이 발생된다. 소결체 타겟으로부터 튀겨나온 Bi 입자들 및 Ti 입자들이 플라즈마 생성챔버로부터 방출된 ECR 플라즈마와 방출된 ECR 플라즈마에 의해 활성화된 산소 가스와 함께 가열된 절연층(102) 및 하부전극층(103)의 표면에 도달하여 활성화된 산소에 산화된다.
반응성 가스로서 사용되는 산소(O2) 가스는 후술되는 Ar 가스와는 별도로 예컨대 1sccm의 유량으로 도입된다. 소결체 타겟은 산소를 함유하지만, 산소를 공급함으로써 증착된 박막에서의 산소부족이 방지될 수 있다. ECR 스퍼터링에 의한 상술한 성막으로, 예컨대, 약 40㎚의 두께를 갖는 강유전체층(104)과 절연층(135)이 형성될 수 있다(도 121b). 비정질 상태에 있는 절연층(102)상에 형성된 절연층(135)은 예컨대, 화학양론적 조성과 약 3 내지 15㎚의 입자 크기를 갖는 Bi4Ti3O12 결정의 복수의 미결정립들을 함유한다. 결정상태에서 하부전극(103)상에 형성된 강유전체층(104)은 또한 미결정립들 이외에 Bi4Ti3O12의 화학양론적 조성을 갖는 주상결정을 포함한다.
도 121c에 도시된 바와 같이, 예컨대, 금(Au)으로 제조된 금속막(146)이 강유전체층(104)과 절연층(135)상에 형성된다. 도 121d에 도시된 바와 같이, 레지스트 패턴(resist patterns)(150)은 잘 알려진 리소그라피에 의해 소자가 되는 부분들 위에 형성된다. 금속막(146)은 도 121e에 도시된 바와 같이 강유전체층(104)상에 상부전극(136)을 형성하도록 마스크로서 레지스트 패턴(150)을 사용한 건식 에칭에 의해 패턴화된다. 그런 후 레지스트 패턴(150)이 제거되는 경우, 도 120에 도시된 소자 절연구조가 얻어진다. 상부전극(136)은 Ru, Pt, 또는 TiN과 같은 또 다 른 금속 재료나 도전성 재료로 제조될 수 있다. Pt가 사용되는 경우, 밀착성이 나빠지고 박막이 박리될 수 있다. 따라서, 상부전극(136)은 거의 박리되지 않는 Ti-Pt-Au와 같은 구조를 형성하고 상기 구조상에 포토리소그라피에 의한 패터닝 공정을 실행함으로써 전극으로서 형성되어야 한다.
ECR 스퍼터링에 의한 상술한 층형성은 도 5에 도시된 ECR 스퍼터링 장치를 사용하여 행해진다.
도 7의 B 및 도 7의 b에 도시된 바와 같이, 미결정립들이 관찰되는 성막조건에서, 기저층은 비정질이거나, 주상결정이 기정층에 관찰된다. 어느 한 경우, 미결정립들의 상태는 변하지 않는다. 관찰된 미결정립들의 크기는 약 3 내지 15㎚이다. 미결정립들이 관찰되는 성막범위에서, 도 122에 도시된 바와 같이, 하층조건 및 형성되는 층의 온도상태에 따라 다른 의존성들이 나타난다. "비정질" 상태, "미결정립들이 분산되는" 상태, "분산된 미결정립과 주상결정이 혼합되는" 상태, 그리고 "주상결정 또는 단결정 강유전체" 상태를 만드는 온도는 산화 실리콘과 같은 비정질 재료상의 성막과 루테늄과 같은 결정 재료상의 성막 사이에서 변한다.
도 122에 도시된 바와 같이, 비정질 재료상에서, "비정질" 상태는 350℃까지의 성막조건하에서, "미결정립들이 분산되는" 상태는 350℃ 내지 550℃의 성막조건하에서, "분산된 미결정립들과 주상결정이 혼합되는" 상태는 500℃ 내지 540℃의 성막조건하에서, 그리고 "주상결정 또는 단결정 강유전체" 상태는 540℃ 이상의 성막조건하에서 얻어진다. 한편, 결정재료상에서, "비정질" 상태는 300℃까지의 성막조건하에서, "미결정립들이 분산되는" 상태는 300℃ 내지 450℃의 성막조건하에서, "분산된 미결정립들과 주상결정이 혼합되는" 상태는 450℃ 내지 530℃의 성막조건하에서, 그리고 "주상결정 또는 단결정 강유전체" 상태는 530℃ 이상의 성막조건하에서 얻어진다.
따라서, 성막조건이 도 122에 도시된 온도범위 T에서 450℃ 내지 500℃로 설정되는 경우, 비정질 재료상에는 "미결정립들이 분산되어 있는" 박막이 형성되고, 결정 재료상에는 "분산된 미결정립들과 주상결정이 혼합되어 있는" 박막이 형성된다.
"미결정립들이 분산되어 있는" 박막과 "분산된 미결정립들과 주상결정이 혼합되어 있는" 박막을 다음에 설명한다. 샘플소자 A는 450℃ 미만 온도에서 루테늄으로 제조된 하부전극상에 "미결정립들이 분산되어 있는" 박막(두께: 약 50㎚)을 형성하고 상기 박막상에 금으로 제조된 상부전극을 형성함으로써 제조된다. 샘플소자 B는 450℃ 내지 500℃의 온도에서 루테늄으로 제조된 하부전극상에 "분산된 미결정립들과 주상결정이 혼합되어 있는" 박막(두께: 약 50㎚)을 형성하고 상기 박막상에 금으로 제조된 상부전극을 형성함으로써 제조된다.
도 123은 전압이 각각의 상술한 샘플소자 A 및 B에 있는 상부전극과 하부전극에 인가되고 상기 상부전극과 상기 하부전극 사이에 흐르는 전류의 상태가 측정되었을 때 얻은 결과를 도시한 것이다. 도 123에 도시된 바와 같이, 샘플소자 A에서, 약 10V의 전압이 인가되더라도, 어떠한 큰 전류도 흐르지 않는다. 반대로, 샘플 소자 B에서, 약 2V의 전압이 인가되는 경우에, 큰 전류가 흐른다. 즉, 내전압에 대한 절연층 분리는 "분산된 미결정립들과 주상결정이 혼합되어 있는" 박막보다 " 미결정립들이 분산되어 있는" 박막에서 더 크다.
성막 초기상태에서 높은 전압을 인가하는 EO 처리가 도 123에 도시된 바와 같이 전류를 흐르게 하도록 실행된 후에, 이들 박막들은 후술되는 바와 같이 인가된 전압에 따라 높은 저항상태와 낮은 저항상태를 반복하는 전류-전압특성을 나타낸다(저항변경 특성).
"미결정립들이 분산되어 있는" 박막과 "분산된 미결정립들과 주상결정이 혼합되어 있는" 박막이 EO 처리되는 경우, 이들은 도 124에 도시된 저항변화특성을 나타낸다. 도 123에 도시된 바와 같이, "미결정립들이 분산되어 있는" 박막은 EO 처리를 위해 10V 이상의 전압 인가를 필요로 하지만, "분산된 미결정립들과 주상결정이 혼합되어 있는" 박막의 EO 처리는 약 2V의 전압 인가에 의해 실행될 수 있다. "분산된 미결정립들과 주상결정이 혼합되어 있는" 박막은 저항변화특성을 얻기 위해 약 2V의 전압을 인가함으로써 EO 처리될 수 있으나, "미결정립들이 분산되어 있는" 박막은 동일한 전압 인가에 의해서는 EO 처리되지 않으며 어떠한 저항변화특성도 나타내지 않는다.
"분산된 미결정립들과 주상결정이 혼합되어 있는" 박막이 강유전체층(104)으로서 사용되고, "미결정립들이 분산되어 있는" 박막이 절연층(135)으로서 사용되는 경우, 저항변화특성을 갖는 강유전체층(104)을 사용하는 복수의 소자들이 높은 저항을 갖는 절연층들(135)에 의해 분리될 수 있는 소자 분리구조가 달성될 수 있다. 상술한 바와 같이, 하층조건을 변경시킴으로써, 강유전체층(104)과 절연층(135)은 동일한 온도범위 T에서 동일한 스퍼터링 성막조건하에서 동시에 형성될 수 있다.
상술한 저항변화특성을 다음에 설명한다. 하부전극(103)과 상부전극(136) 사이에 전압을 인가함으로써 특성들을 조사하였다. 상술한 EO 처리후에 하부전극(103)과 상부전극(136) 사이에 전원장치로부터의 전압을 인가하고, 전압이 인가되었을 때 흐르는 전류를 전류계로 측정한 경우, 도 124에 도시된 결과를 얻었다. 도 124를 참조하면, 세로좌표는 전류값을 면적으로 나눔으로써 얻은 전류밀도를 나타낸다. 도 124 및 도 120에 도시된 소자분리구조에 의해 분리된 각 소자의 동작원리를 아래에 설명한다. 본 명세서 설명되는 전압값과 전류값은 단지 실제 소자에서 측정된 예들이다. 따라서, 현상은 아래의 수치들에 국한되지 않는다. 실제로 소자에 사용되는 재료와 각 박막의 두께 및 다른 조건들에 따라 다른 수치들도 또한 측정될 수 있다.
도 124는 상부전극(136)에 인가된 전압이 0로부터 양의 방향으로 증가하다가 0으로 복귀하고, 음의 방향으로 감소하다가 최종적으로 다시 0으로 복귀할 때 강유전체(104)에 흐르는 전류값의 히스테리시스 특성을 도시한 것이다. 상부전극(136)에 인가된 전압이 점차적으로 0V로부터 양의 방향으로 증가하는 경우, 강유전체층(104)에 흐르는 양의 전류는 비교적 작다(0.1V에서 약 0.4㎂).
전압이 0.5V를 초과하면, 양의 전류값이 급격히 증가하기 시작한다. 전압이 약 1V까지 증가된 후에, 양의 전압이 감소된다. 전압이 1V에서 약 0.7V까지 감소되더라도, 양의 전류값은 더 증가한다. 전압이 약 0.7V 미만인 경우, 전류값도 또한 감소하기 시작한다. 이 때, 이전 상태에 비하면 양의 전류가 쉽게 흐른다. 전류값 은 0.1V에서 약 4㎂이다(이전 전류값의 10배). 인가된 전압이 0으로 복귀하는 경우, 전류값도 또한 0이 된다.
다음으로, 음의 전압이 상부전극(136)에 인가된다. 이 상태에서, 음의 전압이 낮은 경우, 비교적 큰 음의 전류가 이전 히스트레리시스에 따라 흐른다. 인가된 음의 전압이 약 -0.5V까지 변하는 경우, 음의 전류가 갑자기 감소하기 시작한다. 인가된 음의 전압이 약 -1V까지 변하더라도, 음의 전류값은 연속적으로 감소한다. 최종적으로, 인가된 음의 전압이 -1V에서 0V까지 감소되고, 음의 전류값도 또한 함께 감소되며 0으로 복귀한다. 이 경우, 음의 전류는 거의 흐르지 않고 -0.1V에서 약 -0.5㎂이다.
강유전체층(104)에 흐르는 전류의 상술한 히스테리시스는 강유전체층(104)의 저항값이 상술한 바와 같이 상부전극(136)에 인가된 전압에 따라 변하기 때문에 발생되는 것으로 여겨진다. 소정 크기 이상을 갖는 양의 전압 VW1이 인가되는 경우, 강유전체층(104)은 전류가 쉽게 흐르는 "낮은 저항상태"(데이터 "1")로 변한다. 소정 크기를 갖는 음의 전압 VW0가 인가되는 경우, 강유전체층(104)은 전류가 거의 흐르지 않는 "높은 저항상태"(데이터 "0")로 변한다.
소자분리구조에서 강유전체층(104)은 또한 2개의 안정적인 상태, 즉, 낮은 저항상태와 높은 저항상태를 갖는다. 각 상태는 소정 크기 이상을 갖는 상술한 양의 전압 또는 음의 전압이 인가되지 않는 한 여전히 유지된다. VW1의 값은 약 +1V이다. VW0의 값은 약 -1V이다. 높은 저항상태 대 낮은 저항상태의 저항비는 약 10 내 지 100이다. 강유전체층(104)의 저항이 전압에 의해 전환되는 상술한 현상이 이용되는 경우, 상술한 기능 소자와 같이 소자분리구조에서도 비파괴적 읽기동작을 할 수 있는 비휘발성 기능 소자가 구현될 수 있다.
본 발명의 실시예에 따른 또 다른 소자분리구조를 다음에 설명한다. 도 125는 본 발명의 실시예에 따른 소자분리구조의 또 다른 구성예를 도시한 개략횡단면도이다. 도 125에 도시된 소자분리구조에서, 절연층(102)은 예컨대 단결정 실리콘으로 제조된 기판(101)상에 형성되고, 상기 절연층(102)에 형성된 공통전극(113), 하부전극(103), 두께가 약 30 내지 200㎚인 강유전체층(104), 및 상부전극(136)을 각각 포함하는 복수의 소자들이 절연층(135)에 의해 분리된다.
강유전체층(104)과 절연층(135)은 예컨대 Bi, Ti, 및 O로 제조되고 화학양론적 조성과 약 3 내지 15㎚의 입자 크기를 갖는 Bi4Ti3O12 결정의 복수의 미결정립들을 함유한다. 강유전체층(104)은 또한 미결정립 이외에 Bi4Ti3O12의 화학양론적 조성을 갖는 주상결정을 포함한다. 상술한 구조를 갖는 분리층(135)은 강유전체층(104)보다 전기저항이 더 크므로 내전압에 대한 절연층 분리가 크다. 한편, 강유전체층(104)은 2개의 안정적인 상태, 즉, 후술되는 바와 같이, 낮은 저항상태와 높은 저항상태를 갖는다. 강유전체층(104)을 사용하는 소자는 2개의 상태를 보유하는 기능 소자이다. 이는 도 120에 도시된 구조에서와 동일하다.
도 125에 도시된 소자분리구조는 하부전극(103)이 공통전극층(113)에 의해 접속되어 있다는 점에서 도 120에 도시된 소자분리구조와는 다르다. 도 125에 도시 된 소자분리구조에서, 공통전극층(113)은 비정질 상태의 도전성 재료로 제조된다. 공통전극층(113)은 예컨대, 비정질 상태의 질화 티타늄, 산화 아연, 또는 ITO(산화인듐주석)로 제조된다. 따라서, 도 125에 도시된 소자분리구조에서도, 절연층(135)이 비정질층에 형성된다.
도 125에 도시된 소자분리구조를 제조하는 방법의 예를 다음에 설명한다. 도 126a에 도시된 바와 같이, 주평면상의 (100) 면 방위와 1 내지 2Ω㎝의 저항률을 갖는 p형 실리콘 기판(101)이 제조된다. 기판(101)의 표면은 황산 및 과산화수소의 혼합물용액, 순수한 물, 및 불화수소 용액에 의해 세정되고 건조된다. 상기 세정되고 건조된 기판(101)상에 절연층(102)이 형성된다. 예컨대, 질화 티타늄으로 제조된 공통전극층(113)이 절연층(102)상에 형성된다. 예컨대, Ru로 제조되고 두께가 약 10㎚인 금속막이 상기 공통전극층(113)상에 형성된다. 금속막이 공지된 리소그라피 및 에칭에 의해 패턴화되는 경우, 도 126a에 도시된 바와 같이, 서로 이격된 복수의 하부전극들(103)이 형성된다.
하부전극(103)이 상술한 방식으로 형성된 후에, 강유전체층(104)이 하부전극(103)상에 형성되고, 절연층(135)이 Bi 대 Ti의 비가 4:3인 산화물 소결체(Bi-Ti-O)로부터 형성된 타겟과 플라즈마가스로서 아르곤(Ar)과 산소 가스를 사용한 ECR 스퍼터링에 의해, 도 126b에 도시된 바와 같이, 공통전극층(143)에 형성된다. 강유전체층(104)과 절연층(135)의 형성을 설명한다. 기판(101)은 400℃ 내지 450℃로 가열된다. 희귀가스로서 Ar 가스가 플라즈마 생성챔버에 예컨대 20sccm의 유량 으로 공급되어, 내부압력을 10-2 내지 10-3Pa의 크기로 설정하게 된다. 이 상태에서, 전자 싸이클로트론 공명조건의 자기장이 플라즈마 생성챔버에 주어진다. 그런 후, 2.45GHz(약 500W)의 마이크로파가 ECR 플라즈마를 생성하기 위해 플라즈마 생성챔버에 도입된다.
생성된 ECR 플라즈마는 플라즈마 생성챔버로부터 자기 코일의 발산 자기장에 의해 처리챔버 측으로 방출된다. 또한, 13.56MHz(약 500W)의 고주파수 전력이 플라즈마 생성챔버의 출구에 위치된 소결체 타겟에 공급된다. Ar 입자들이 소결체 타겟에 대하여 충돌될 때 Bi 입자들 및 Ti 입자들을 튀겨내기 위해 스퍼터링 현상이 발생된다. 소결체 타겟으로부터 튀겨나온 Bi 입자들 및 Ti 입자들이 플라즈마 생성챔버로부터 방출된 ECR 플라즈마와 상기 방출된 ECR 플라즈마에 의해 활성화된 산소 가스와 함께 가열된 공통전극층(143)과 하부전극(103)의 표면에 도달하여 활성화된 산소에 산화된다.
반응성 가스로서 사용되는 산소(O2) 가스는 후술되는 Ar 가스와는 별도로 예컨대 1sccm의 유량으로 도입된다. 소결체 타겟은 산소를 함유하지만, 산소를 공급함으로써 증착된 박막에서의 산소부족이 방지될 수 있다. ECR 스퍼터링에 의한 상술한 성막으로, 예컨대, 약 40㎚의 두께를 갖는 강유전체층(104)과 절연층(135)이 형성될 수 있다(도 126b). 비정질 상태의 공통전극층(143)상에 형성된 절연층(135)은 화학양론적 조성과 약 3 내지 15㎚의 입자 크기를 갖는 Bi4Ti3O12 결정의 복수의 미결정립들을 함유한다. 결정상태의 하부전극(103)상에 형성된 강유전체층(104)은 또한 미결정립들 이외에 Bi4Ti3O12의 화학양론적 조성을 갖는 주상결정을 포함한다.
도 126c에 도시된 바와 같이, 예컨대 금(Au)으로 제조된 금속막(146)이 강유전체층(104)과 절연층(135)상에 형성된다. 도 126d에 도시된 바와 같이, 레지스트 패턴(150)이 잘 알려진 리소그라피에의해 소자가 되는 부분에 형성된다. 금속막(146)은 도 126e에 도시된 바와 같이 강유전체층(104)상에 상부전극(136)을 형성하는 마스크로서 레지스트 패턴(150)을 사용한 건식 에칭에 의해 패턴화된다. 그런 후, 레지스트 패턴(150)이 제거된 경우, 도 125에 도시된 소자분리구조가 얻어진다.
기판(101)은 반도체, 절연체, 및 금속과 같은 도전성 재료 중 어느 하나로 제조될 수 있다. 기판(101)이 절연재료로 제조되는 경우, 절연층(102)이 생략될 수 있다. 절연층(102)과 상부전극(136)은 금(Au) 및 은(Ag)과 같은 귀금속을 포함하는 전이금속으로 제조될 수 있다. 상술한 전극들은 질화 티타늄(TiN), 질화 하프늄(HfN), 루테늄산 스트론튬(SrRuO2), 산화아연(ZnO), 산화인듐주석(ITO) 또는 불화 란탄(LaF3)과 같은 전이금속의 질화물, 산화물, 또는 불화물 등의 화합물, 또는 이들을 적층함으로써 형성된 복합막으로 제조될 수 있다. 공통전극층(143)은 질화 하프늄(HfN), 루테늄산 스트론튬(SrRuO2), 또는 불화 란탄(LaF3)과 같은 전이금속의 질화물, 산화물, 또는 불화물 등의 화합물, 또는 이들을 적층함으로써 형성된 복합막으로 제조될 수 있다.
도 120 및 도 125는 3개 소자부분들을 도시한 것이다. 복수의 소자들이 2차 원적으로 배열되고 집적될 수 있다. 예컨대, 섬형태의 금속 산화물층들이 소정의 간격으로 기판에 배열되고 전극에 의해 접속되는 경우, 집적도가 용이하게 높아질 수 있다.
도 1a는 본 발명의 실시예에 따른 쌍안정 저항값 취득장치(강유전체 소자)의 구성예를 도시한 횡단면도이다;
도 1b는 도 1a에 도시된 소자의 일 부분을 도시한 횡단면도이다;
도 2는 도 1a에 도시된 소자의 전류-전압 특성을 도시한 그래프이다;
도 3은 도 1a에 도시된 소자의 데이터 보유를 도시한 그래프이다;
도 4a 내지 도 4d는 도 1a에 도시된 소자를 제조하는데 있어 단계들을 설명하기 위한 도면들이다;
도 5는 ECR 스퍼터링 장치의 구성예를 도시한 개략적인 횡단면도이다;
도 6은 ECR 스퍼터링을 사용하여 Bi4Ti3O12 박막이 형성되는 경우 공급된 산소의 유량에 대한 성막속도의 변화를 도시한 그래프이다;
도 7의 A 내지 도 7의 d는 투과전자 현미경을 사용하여 강유전체층(104)의 구성예로서 형성된 박막의 단면들을 관찰함으로써 얻은 결과를 도시한 것으로, 도 7의 A 내지 도 7의 d는 마이크로사진(microphotograph)이고, 도 7의 a 내지 도 7의 d는 각각의 상태를 도시한 개략도이다;
도 8은 박막을 형성하는데 있어 기판온도조건에 대한 성막속도와 굴절률의 변화를 도시한 그래프이다;
도 9는 강유전체층(104)의 또 다른 구성예를 도시한 개략적인 횡단면도이다;
도 10a 내지 도 10d는 본 발명의 실시예에 따른 또 다른 강유전체 소자의 구 성예를 도시한 개략적인 횡단면도이다;
도 11a 내지 도 11e는 실시예에 따른 또 다른 강유전체 소자의 구성예를 도시한 개략적인 횡단면도이다;
도 12a 내지 도 12d는 실시예에 따른 또 다른 강유전체 소자의 구성예를 도시한 개략적인 횡단면도이다;
도 13은 실시예에 따른 또 다른 강유전체 소자의 구성예를 도시한 개략적인 횡단면도이다;
도 14는 실시예에 따른 또 다른 강유전체 소자의 구성예를 도시한 개략적인 횡단면도이다;
도 15는 소정의 전압이 도 1에 도시된 소자의 강유전체층(104)에 인가되어 소정의 전류를 흐르게 하고, 그런 후, +0.5V의 전압이 인가되는 경우에 흐르는 전류값을 관찰함으로써 얻은 결과를 도시한 그래프이다;
도 16은 도 1에 도시된 소자가 펄스 전압에 의해 구동되는 동작예를 도시한 타이밍 차트이다;
도 17은 도 16에 도시된 구동 제어에 의한 전류값의 변화를 도시한 그래프이다;
도 18은 도 1에 도시된 소자의 다단 동작을 설명하기 위한 도면이다;
도 19는 도 1에 도시된 소자의 다단 동작을 설명하기 위한 도면이다;
도 20은 도 1에 도시된 소자의 다단 동작을 설명하기 위한 도면이다;
도 21은 전극이 또 다른 금속 재료로 제조되는 경우 전류-전압 특성을 도시 한 그래프이다;
도 22는 전극이 또 다른 금속 재료로 제조되는 경우 전류-전압 특성을 도시한 그래프이다;
도 23은 전극이 또 다른 금속 재료로 제조되는 경우 전류-전압 특성을 도시한 그래프이다;
도 24는 전극이 또 다른 금속 재료로 제조되는 경우 데이터 보유를 도시한 그래프이다;
도 25a 및 도 25b는 적어도 2개의 재료를 함유하는 산화물로 제조된 강유전체(박막)의 일반적인 전류-전압 특성을 각각 도시한 그래프이다;
도 26은 유전체의 절연파괴(breakdown) 과정을 도시한 그래프이다;
도 27은 소정의 두께 이상을 갖는 강유전체층(104)의 전류-전압 특성을 도시한 그래프이다;
도 28은 ECR 플라즈마를 사용하여 복수의 소자들을 조사함으로써 EO 처리가 실행되는 상태를 설명하기 위한 도면이다;
도 29는 +1.6V에서 낮은 저항상태로 적당히 변하는 소자에 +1V의 전압이 인가되는 경우 소자의 저항값에서의 변화를 도시한 설명도이다;
도 30은 소정의 전압(예컨대, 1.2V)이 상부전극과 하부전극층 사이에 인가되는 경우 소자의 저항값에서의 시간율 변화를 도시한 그래프이다;
도 31은 본 발명의 실시예에 따른 또 다른 소자의 구성예를 개략적으로 도시한 횡단면도이다;
도 32a 내지 32e는 도 31에 도시된 소자를 제조하는데 있어 단계들을 도시한 도면들이다;
도 33은 전압이 도 31에 도시된 소자의 하부전극층(3103)과 상부전극(3106) 사이에 인가되는 경우 전류밀도의 변화를 도시한 그래프이다;
도 34는 도 31에 도시된 소자의 데이터 보유시간을 설명하기 위한 도면이다;
도 35a 내지 도 35d는 본 발명의 실시예에 따른 또 다른 소자의 구성예를 개략적으로 도시한 횡단면도들이다;
도 36은 본 발명의 실시예에 따른 또 다른 소자의 구성예를 개략적으로 도시한 횡단면도이다;
도 37은 본 발명의 실시예에 따른 또 다른 소자의 구성예를 개략적으로 도시한 횡단면도이다;
도 38a 내지 도 38c는 본 발명의 실시예에 따른 또 다른 소자의 구성예들을 개략적으로 도시한 횡단면도들이다;
도 39는 강유전체층(3104)상에 절연층(3105)의 재료 및 두께와 전류밀도 사이의 관계를 도시한 그래프이다;
도 40a 및 도 40e는 본 발명의 실시예에 따른 또 다른 소자의 구성예를 개략적으로 도시한 횡단면도이다;
도 41은 하부전극층(3103)과 상부전극(3106) 사이에 흐르는 전류값 및 전류 검출용 전압이 상기 전극들 사이에 인가되는 경우에 측정된 전류 간의 관계를 도시한 그래프이다;
도 42는 도 31에 도시된 소자가 펄스 전압에 의해 구동되는 동작예를 도시한 타이밍 차트이다;
도 43은 도 42에 도시된 구동 제어에 의한 전류값의 변화를 도시한 그래프이다;
도 44a 및 도 44b는 도 31에 도시된 소자가 전류를 제어하기 위한 스위칭 소자로서 사용되는 경우를 설명하기 위한 도면들이다;
도 45는 도 31에 도시된 소자가 전류를 제어하기 위한 스위칭 소자로서 사용되는 경우 제어순서를 도시한 타이밍 차트이다;
도 46은 도 31에 도시된 소자의 다단 동작을 설명하기 위한 도면이다;
도 47은 본 발명의 실시예에 따른 또 다른 소자의 구성예를 개략적으로 도시한 횡단면도이다;
도 48a 내지 도 48e는 본 발명의 실시예에 따른 소자를 제조하는데 있어 단계들을 도시한 도면들이다;
도 49는 전압이 도 47에 도시된 소자의 하부전극층(4703)과 상부전극(4706) 사이에 인가되는 경우 전류에서의 변화를 도시한 그래프이다;
도 50a 내지 도 50d는 본 발명의 실시예에 따른 또 다른 소자의 구성예를 개략적으로 도시한 횡단면도들이다;
도 51은 본 발명의 실시예에 따른 또 다른 소자의 구성예를 개략적으로 도시한 횡단면도이다;
도 52는 본 발명의 실시예에 따른 또 다른 소자의 구성예를 개략적으로 도시 한 횡단면도이다;
도 53a 내지 도 53c는 본 발명의 실시예에 따른 또 다른 소자의 구성예를 개략적으로 도시한 횡단면도이다;
도 54a 내지 도 54e는 본 발명의 실시예에 따른 또 다른 소자의 구성예들을 개략적으로 도시한 횡단면도들이다;
도 55는 본 발명의 실시예에 따른 또 다른 소자의 구성예를 개략적으로 도시한 횡단면도이다;
도 56은 실리콘 기판상에 형성되고 비스무스와 티타늄을 함유하는 금속 산화물층의 횡단면 상태를 투과전자 현미경을 사용하여 관찰함으로써 얻은 결과를 개략적으로 도시한 횡단면도이다;
도 57은 루테늄(ruthenium) 전극층상에 형성되고 비스무스와 티타늄을 함유하는 금속 산화물층의 횡단면 상태를 투과전자 현미경을 사용하여 관찰함으로써 얻은 결과를 개략적으로 도시한 마이크로 사진이다;
도 58은 루테늄 전극층상에 형성되고 비스무스와 티타늄을 함유하는 금속산화물층의 횡단면 상태를 투과전자 현미경을 사용하여 관찰함으로써 얻은 결과를 개략적으로 도시한 횡단면도이다;
도 59는 적층구조를 갖는 절연층의 전기적 특성을 도시한 그래프이다;
도 60은 루테늄 전극층상에 오산화 탄탈륨(tantalum pentoxide)층, 이산화 실리콘층, 및 오산화 탄탈륨층이 이 순서대로 적층되어 형성된 절연층을 통해 형성되고 비스무스와 티타늄을 함유하는 금속 산화물층의 횡단면 상태를 투과전자 현미 경을 사용하여 관찰함으로써 얻은 결과를 개략적으로 도시한 마이크로 사진이다;
도 61은 루테늄 전극층상에 오산화 탄탈륨(tantalum pentoxide)층, 이산화 실리콘층, 및 오산화 탄탈륨층이 이 순서대로 적층되어 형성된 절연층을 통해 형성되고 비스무스와 티타늄을 함유하는 금속산화물층의 횡단면 상태를 투과전자 현미경을 사용하여 관찰함으로써 얻은 결과를 개략적으로 도시한 도시한 횡단면도이다;
도 62는 본 발명의 실시예에 따른 금속 산화물층을 사용한 소자의 구성예를 개략적으로 도시한 횡단면도이다;
도 63a 내지 도 63f는 도 62에 도시된 기능 소자를 제조하는데 있어 단계들을 도시한 도면들이다;
도 64는 전압이 도 62에 도시된 소자의 하부전극층(6203) 및 상부전극(6207) 사이에 인가되는 경우 전류의 변화를 도시한 그래프이다;
도 65a 및 도 65b는 본 발명의 실시예에 따른 또 다른 소자의 구성예를 개략적으로 도시한 횡단면도이다;
도 66a 및 도 66b는 본 발명의 실시예에 따른 또 다른 소자의 구성예를 개략적으로 도시한 횡단면도이다;
도 67a 및 도 67b는 본 발명의 실시예에 따른 또 다른 소자의 구성예를 개략적으로 도시한 횡단면도이다;
도 68은 본 발명의 실시예에 따른 또 다른 소자의 구성예를 개략적으로 도시한 횡단면도이다;
도 69a 내지 도 69e는 본 발명의 실시예에 따른 또 다른 소자의 구성예를 개 략적으로 도시한 횡단면도이다;
도 70은 본 발명의 실시예에 따른 또 다른 소자의 구성예를 개략적으로 도시한 횡단면도이다;
도 71은 도 62에 도시된 소자의 다단 동작을 설명하기 위한 도면이다;
도 72는 도 1a에 도시된 소자의 또 다른 전류-전압 특성을 도시한 그래프이다;
도 73은 강유전체층(104)의 구성예로서 형성된 박막의 횡단면을, 투과전자 현미경을 사용하여, 관찰함으로써 얻은 결과를 도시한 마이크로 사진이다;
도 74는 도 1a에 도시된 소자의 또 다른 전류-전압 특성을 도시한 그래프이다;
도 75는 도 31에 도시된 소자의 또 다른 전류-전압 특성을 도시한 그래프이다;
도 76은 도 75에 도시된 전류-전압 특성을 나타내는 소자의 데이터 보유를 도시한 그래프이다;
도 77은 도 1a에 도시된 소자의 또 다른 전류-전압 특성을 도시한 그래프이다;
도 78은 낮은 저항상태를 설명하기 위한 도면이다;
도 79는 낮은 저항상태를 설명하기 위한 도면이다;
도 80은 낮은 저항상태를 설명하기 위한 도면이다;
도 81은 낮은 저항상태를 설명하기 위한 도면이다;
도 82는 낮은 저항상태를 설명하기 위한 도면이다;
도 83은 낮은 저항상태를 설명하기 위한 도면이다;
도 84는 도 1a에 도시된 소자의 또 다른 전류-전압 특성을 도시한 그래프이다;
도 85는 펄스 구동으로 도 1a에 도시된 소자의 또 다른 전류-전압 특성을 도시한 그래프이다;
도 86a 내지 도 86c는 본 발명의 실시예에 따른 3단자 소자의 구성예를 개략적으로 도시한 횡단면도들과 그래프이다;
도 87은 다른 게이트 전압들이 게이트 전극(8603)을 통해 인가되는 경우 소스 전극(8605)과 드레인 전극(8606) 사이에 흐르는 전류의 변화를 도시한 그래프이다;
도 88은 게이트 전압에 의한 각각의 온 및 오프 상태에서의 변화를 도시한 설명도이다;
도 89는 +1V의 게이트 전압이 오프 상태를 설정하도록 인가되고, 그런 후, 소스와 드레인 사이에 인가된 리드 전압이 0V 내지 0.2V로 승압되는 경우에 흐르는 전류의 상태를 도시한 그래프이다;
도 90a 내지 도 90d는 도 86a 및 도 86b에 도시된 3단자 소자를 제조하는데 있어 단계들을 설명하기 위한 도면들이다;
도 91은 본 발명의 실시예에 따른 또 다른 3단자 소자의 구성예를 도시한 개략적인 횡단면도이다;
도 92a 및 도 92b는 본 발명의 실시예에 따른 또 다른 3단자 소자의 구성예를 도시한 개략적인 횡단면도이다;
도 93a 및 도 93b는 본 발명의 실시예에 따른 또 다른 3단자 소자의 구성예를 도시한 개략적인 횡단면도이다;
도 94는 DC 게이트 전압이 게이트 전극(8603)에 인가되는 경우 금속 산화물층(8604)의 전류-전압특성을 도시한 그래프이다;
도 95는 도 86a 및 도 86b에 도시된 3단자 소자에 인가되고 소정의 펄스 폭을 갖는 소정의 펄스 전압의 상태를 설명하기 위한 도면들이다;
도 96은 소정의 펄스 폭을 갖는 소정의 펄스 전압이 소정의 회수로 인가될 때마다 소스-드레인 경로로부터 읽혀지는 전류값의 변화를 도시한 그래프이다;
도 97a 및 도 97b는 본 발명의 실시예에 따른 3단자 소자의 구성예를 도시한 개략적인 횡단면도이다;
도 98a 내지 도 98e는 도 97a 및 도 97b에 도시된 3단자 소자를 제조하는데 있어 단계들을 설명하기 위한 도면들이다;
도 99는 본 발명의 실시예에 따른 또 다른 3단자 소자의 구성예를 도시한 개략적인 횡단면도이다;
도 100a 및 도 100b는 본 발명의 실시예에 따른 또 다른 3단자 소자의 구성예들을 도시한 개략적인 횡단면도들이다;
도 101은 도 97a 및 도 97b에 도시된 3단자 소자가 펄스 전압에 의해 구동되는 동작예를 도시한 타이밍 차트이다;
도 102a 및 도 102b는 본 발명의 실시예에 따른 또 다른 3단자 소자의 구성예를 도시한 개략적인 횡단면도이다;
도 103a 및 도 103b는 도 102a 및 도 102b에 도시된 3단자 소자를 제조하는데 있어 단계들을 설명하기 위한 도면들이다;
도 104는 본 발명의 실시예에 따른 또 다른 3단자 소자의 구성예를 도시한 개략적인 횡단면도이다;
도 105a 및 도 105b는 본 발명의 실시예에 따른 또 다른 3단자 소자의 구성예들을 도시한 개략적인 횡단면도들이다;
도 106a 및 도 106b는 본 발명의 실시예에 따른 또 다른 3단자 소자의 구성예들을 도시한 개략적인 횡단면도들이다;
도 107a 내지 도 107f는 도 106a 및 도 106b에 도시된 3단자 소자를 제조하는데 있어 단계들을 설명하기 위한 도면들이다;
도 108은 본 발명의 실시예에 따른 또 다른 3단자 소자의 구성예를 도시한 개략적인 횡단면도이다;
도 109a 및 도 109b는 본 발명의 실시예에 따른 또 다른 3단자 소자의 구성예들을 도시한 개략적인 횡단면도들이다;
도 110은 본 발명의 실시예에 따른 메모리의 구성예를 도시한 개략적인 횡단면도이다;
도 111은 읽기 및 쓰기 동작을 도시한 타이밍 차트이다;
도 112a 내지 도 112f는 도 110에 도시된 메모리 소자를 제조하는데 있어 단 계들을 설명하기 위한 도면이다;
도 113a 및 도 113b는 본 발명의 실시예에 따른 또 다른 메모리 소자의 구성예들을 도시한 개략적인 횡단면도들이다;
도 114a 내지 도 114c는 본 발명의 실시예에 따른 또 다른 메모리 소자의 구성예들을 도시한 개략적인 횡단면도들이다;
도 115a 내지 도 115f는 본 발명의 실시예에 따른 또 다른 메모리 소자의 구성예들을 도시한 개략적인 횡단면도들이다;
도 116은 DC 전압이 비트 전극(11005)에 인가되는 경우 메모리층(11006)의 전류-전압 특성을 도시한 그래프이다;
도 117은 도 110에 도시된 메모리 소자에 인가되고 소정의 펄스 폭을 갖는 소정의 펄스 전압의 상태를 설명하기 위한 도면이다;
도 118은 소정의 펄스 폭을 갖는 소정의 펄스 전압이 소정의 회수로 인가될 때마다 전극-전극 경로로부터 읽혀지는 전류값의 변화를 도시한 그래프이다;
도 119a 내지 도 119f는 소자분리구조를 제조하는데 있어 단계들을 도시한 도면들이다;
도 120은 본 발명의 실시예에 따른 소자분리구조의 구성예를 도시한 횡단면도이다;
도 121a 내지 도 121e는 본 발명의 실시예에 따른 소자분리구조를 제조하는데 있어 단계들을 설명하기 위한 도면들이다;
도 122는 기판 온도와 형성된 금속 산화물층의 상태 사이의 관계를 도시한 설명도이다;
도 123은 전원장치로부터 전압이 하부전극층(103)과 상부전극(106) 사이에 인가되고 전압이 인가되는 경우에 흐르는 전류가 전류계에 의해 측정된 결과를 도시한 그래프이다;
도 124는 전원장치로부터 전압이 하부전극층(103)과 상부전극(106) 사이에 인가되고 전압이 인가되는 경우에 흐르는 전류가 전류계에 의해 측정된 결과를 도시하는 그래프이다.
도 125는 본 발명의 실시예에 따른 또 다른 소자분리구조의 구성예를 도시한 횡단면도이다;
도 126a 내지 도 126e은 본 발명의 실시예에 따른 또 다른 소자분리구조를 제조하는데 있어 단계들을 설명하기 위한 도면들이다;
도 127은 종래 소자의 구성예를 도시한 도면이다;
도 128은 종래 소자의 구성예를 도시한 도면이다; 그리고
도 129는 종래 소자의 구성예를 도시한 도면이다.
Claims (3)
- 적어도 제 1 금속 및 산소로 구성되는 기저층; 및상기 제 1 금속, 제 2 금속, 및 산소로 구성되고 상기 기저층에 분산되는 복수의 미결정립들을 적어도 구비하는 것을 특징으로 하는 금속 산화물 박막.
- 소정의 조성비로 공급되는 불활성 가스와 산소 가스로 제조되는 제 1 플라즈마를 생성하고, 적어도 제 1 금속과 제 2 금속으로 구성되는 타겟에 음의 바이어스를 인가하여 상기 제 1 플라즈마로부터 발생된 입자들을 상기 타겟에 충돌시켜 스퍼터링 현상을 유발하게 하고, 기판상에 상기 타겟의 재료를 증착시키며, 이에 의해 상기 기판상에 적어도 상기 제 1 금속 및 산소로 구성되는 기저층, 및 상기 제 1 금속, 상기 제 2 금속 및 산소로 구성되고 상기 기저층에 분산되는 복수의 미결정립들을 적어도 포함하는 금속 산화물 박막을 형성하는 단계를 포함하고,상기 제 1 플라즈마는 전자 싸이클로트론 공명에 의해 생성되고 발산 자기장으로부터 운동 에너지를 받는 전자 싸이클로트론 공명 플라즈마이며,상기 기판은 소정의 온도로 가열되는 것을 특징으로 하는 금속 산화물 박막 형성방법.
- 제 2 항에 있어서,상기 제 1 금속은 티타늄이고, 상기 제 2 금속은 비스무스인 것을 특징으로 하는 금속 산화물 박막 형성방법.
Applications Claiming Priority (34)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2004-00214851 | 2004-07-22 | ||
| JP2004214851 | 2004-07-22 | ||
| JPJP-P-2004-00214849 | 2004-07-22 | ||
| JPJP-P-2004-00214858 | 2004-07-22 | ||
| JP2004214858 | 2004-07-22 | ||
| JP2004214849 | 2004-07-22 | ||
| JPJP-P-2004-00214863 | 2004-07-22 | ||
| JP2004214863 | 2004-07-22 | ||
| JP2004319088 | 2004-11-02 | ||
| JPJP-P-2004-00319088 | 2004-11-02 | ||
| JPJP-P-2004-00357429 | 2004-12-09 | ||
| JP2004357429 | 2004-12-09 | ||
| JP2004361152 | 2004-12-14 | ||
| JPJP-P-2004-00361152 | 2004-12-14 | ||
| JP2004361199 | 2004-12-14 | ||
| JPJP-P-2004-00361199 | 2004-12-14 | ||
| JP2005006254 | 2005-01-13 | ||
| JPJP-P-2005-00006254 | 2005-01-13 | ||
| JPJP-P-2005-00010202 | 2005-01-18 | ||
| JP2005010202 | 2005-01-18 | ||
| JPJP-P-2005-00052655 | 2005-02-28 | ||
| JP2005052655 | 2005-02-28 | ||
| JPJP-P-2005-00068853 | 2005-03-11 | ||
| JPJP-P-2005-00068839 | 2005-03-11 | ||
| JP2005068839 | 2005-03-11 | ||
| JP2005068853 | 2005-03-11 | ||
| JPJP-P-2005-00070723 | 2005-03-14 | ||
| JP2005070723 | 2005-03-14 | ||
| JP2005091097 | 2005-03-28 | ||
| JPJP-P-2005-00091097 | 2005-03-28 | ||
| JP2005097714 | 2005-03-30 | ||
| JPJP-P-2005-00097714 | 2005-03-30 | ||
| JPJP-P-2005-00111756 | 2005-04-08 | ||
| JP2005111756 | 2005-04-08 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020067007366A Division KR100892967B1 (ko) | 2004-07-22 | 2005-07-21 | 쌍안정 저항값 취득장치 및 그 제조방법과 금속 산화물박막 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070106047A true KR20070106047A (ko) | 2007-10-31 |
| KR100781737B1 KR100781737B1 (ko) | 2007-12-03 |
Family
ID=35785326
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020067007366A KR100892967B1 (ko) | 2004-07-22 | 2005-07-21 | 쌍안정 저항값 취득장치 및 그 제조방법과 금속 산화물박막 및 그 제조방법 |
| KR1020077023325A KR100781737B1 (ko) | 2004-07-22 | 2005-07-21 | 쌍안정 저항값 취득장치 및 그 제조방법과 금속 산화물박막 및 그 제조방법 |
| KR1020087025627A KR100932477B1 (ko) | 2004-07-22 | 2005-07-21 | 쌍안정 저항값 취득장치 및 그 제조방법과 금속 산화물 박막 및 그 제조방법 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020067007366A KR100892967B1 (ko) | 2004-07-22 | 2005-07-21 | 쌍안정 저항값 취득장치 및 그 제조방법과 금속 산화물박막 및 그 제조방법 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020087025627A KR100932477B1 (ko) | 2004-07-22 | 2005-07-21 | 쌍안정 저항값 취득장치 및 그 제조방법과 금속 산화물 박막 및 그 제조방법 |
Country Status (7)
| Country | Link |
|---|---|
| US (3) | US7696502B2 (ko) |
| EP (2) | EP2348555B9 (ko) |
| JP (2) | JP4559425B2 (ko) |
| KR (3) | KR100892967B1 (ko) |
| CN (1) | CN1860609A (ko) |
| TW (1) | TWI375273B (ko) |
| WO (1) | WO2006009218A1 (ko) |
Families Citing this family (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070024196A (ko) * | 2005-08-26 | 2007-03-02 | 삼성전자주식회사 | 실리콘 박막 형성방법 |
| KR101176543B1 (ko) * | 2006-03-10 | 2012-08-28 | 삼성전자주식회사 | 저항성 메모리소자 |
| JP2007335472A (ja) * | 2006-06-12 | 2007-12-27 | Nippon Telegr & Teleph Corp <Ntt> | 金属酸化物素子及びその製造方法 |
| JP2007335502A (ja) * | 2006-06-13 | 2007-12-27 | Nippon Telegr & Teleph Corp <Ntt> | 金属酸化物素子及びその製造方法 |
| JP4795873B2 (ja) * | 2006-07-03 | 2011-10-19 | 日本電信電話株式会社 | メモリ装置 |
| JP2008021750A (ja) * | 2006-07-11 | 2008-01-31 | Matsushita Electric Ind Co Ltd | 抵抗変化素子およびその製造方法、ならびにそれを用いた抵抗変化型メモリ |
| JP5048350B2 (ja) * | 2007-01-26 | 2012-10-17 | 日本電信電話株式会社 | メモリ装置 |
| KR100859587B1 (ko) * | 2007-03-07 | 2008-09-23 | 삼성전자주식회사 | 강유전체 기록매체 및 그의 제조 방법과 이를 이용한정보저장장치 |
| US8006114B2 (en) * | 2007-03-09 | 2011-08-23 | Analog Devices, Inc. | Software programmable timing architecture |
| WO2008117494A1 (ja) * | 2007-03-22 | 2008-10-02 | Panasonic Corporation | 記憶素子及び記憶装置 |
| JPWO2008149605A1 (ja) * | 2007-06-04 | 2010-08-19 | 日本電気株式会社 | 抵抗変化素子およびこれを備えた半導体装置 |
| JP2008306004A (ja) * | 2007-06-07 | 2008-12-18 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US20110006278A1 (en) * | 2008-01-28 | 2011-01-13 | Kensuke Takahashi | Variable resistance non-volatile memory device and method for manufacturing the same |
| JP5386374B2 (ja) * | 2008-01-31 | 2014-01-15 | パナソニック株式会社 | 光学的情報記録媒体及びその製造方法 |
| FR2928663A1 (fr) * | 2008-03-17 | 2009-09-18 | Centre Nat Rech Scient | Procede d'elaboration d'un film mince d'oxyde ou de silicate d'hafnium nitrure, compose de coordination utilise dans ce procede et procede de realisation d'un circuit electronique integre. |
| WO2010029645A1 (ja) * | 2008-09-12 | 2010-03-18 | 株式会社 東芝 | 不揮発性記憶装置及びその製造方法 |
| US20100102369A1 (en) * | 2008-10-29 | 2010-04-29 | Seagate Technology Llc | Ferroelectric memory with magnetoelectric element |
| US20100135061A1 (en) * | 2008-12-02 | 2010-06-03 | Shaoping Li | Non-Volatile Memory Cell with Ferroelectric Layer Configurations |
| CN102136835B (zh) * | 2010-01-22 | 2013-06-05 | 清华大学 | 温控开关、其应用方法及使用该温控开关的报警系统 |
| CN102136836B (zh) * | 2010-01-22 | 2013-02-13 | 清华大学 | 压控开关、其应用方法及使用该压控开关的报警系统 |
| WO2011091709A1 (zh) * | 2010-01-28 | 2011-08-04 | 复旦大学 | 铁电阻变存储器及其操作方法、制备方法 |
| US8362477B2 (en) * | 2010-03-23 | 2013-01-29 | International Business Machines Corporation | High density memory device |
| JP5282176B1 (ja) | 2011-10-12 | 2013-09-04 | パナソニック株式会社 | 不揮発性半導体記憶装置およびその製造方法 |
| US8569104B2 (en) * | 2012-02-07 | 2013-10-29 | Intermolecular, Inc. | Transition metal oxide bilayers |
| US8866118B2 (en) * | 2012-12-21 | 2014-10-21 | Intermolecular, Inc. | Morphology control of ultra-thin MeOx layer |
| JP6367035B2 (ja) * | 2014-07-23 | 2018-08-01 | 国立研究開発法人産業技術総合研究所 | 不揮発性メモリ素子とその製造方法 |
| US9754945B2 (en) | 2014-08-06 | 2017-09-05 | Globalfoundries Inc. | Non-volatile memory device employing a deep trench capacitor |
| EP3304558B1 (en) | 2015-06-05 | 2023-09-06 | Australian Advanced Materials Pty Ltd | A memory structure for use in resistive random access memory devices and method for use in manufacturing a data storage device |
| JP2019012711A (ja) * | 2015-11-19 | 2019-01-24 | 国立大学法人 東京大学 | 不揮発性メモリ素子、不揮発性メモリおよび不揮発性メモリの制御方法 |
| US10109350B2 (en) * | 2016-07-29 | 2018-10-23 | AP Memory Corp., USA | Ferroelectric memory device |
| GB201620835D0 (en) * | 2016-12-07 | 2017-01-18 | Australian Advanced Mat Pty Ltd | Resistive switching memory |
| US10396085B2 (en) * | 2017-03-06 | 2019-08-27 | Xerox Corporation | Circular printed memory device with rotational detection |
| KR101912286B1 (ko) | 2017-03-27 | 2018-10-29 | 삼성전기 주식회사 | 커패시터 부품 |
| US10038092B1 (en) * | 2017-05-24 | 2018-07-31 | Sandisk Technologies Llc | Three-level ferroelectric memory cell using band alignment engineering |
| US11107919B2 (en) * | 2017-08-31 | 2021-08-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of manufacturing semiconductor device including ferroelectric layer having columnar-shaped crystals |
| DE102018108152A1 (de) * | 2017-08-31 | 2019-02-28 | Taiwan Semiconductor Manufacturing Co. Ltd. | Halbleiterbauelement und herstellungsverfahren davon |
| KR20190067668A (ko) * | 2017-12-07 | 2019-06-17 | 에스케이하이닉스 주식회사 | 저항 변화 소자 |
| CN109545959A (zh) * | 2018-10-16 | 2019-03-29 | 叶建国 | 一种存储器件及其制造方法 |
| KR102146419B1 (ko) * | 2018-10-18 | 2020-08-20 | 성균관대학교산학협력단 | 2 차원 소재를 포함하는 선택 소자 |
| RU2700901C1 (ru) * | 2019-02-07 | 2019-09-23 | Федеральное государственное автономное образовательное учреждение высшего образования "Санкт-Петербургский государственный электротехнический университет "ЛЭТИ" им. В.И. Ульянова (Ленина) | Способ получения сегнетоэлектрических пленок Βа1-хSrхTiO3 |
| KR102305342B1 (ko) * | 2019-11-14 | 2021-09-24 | 울산과학기술원 | 2차원 강유전성 물질을 이용한 비휘발성 3진 메모리 소자 및 이의 제조 방법 |
| KR102334601B1 (ko) | 2020-01-03 | 2021-12-02 | 한남대학교 산학협력단 | 윷놀이를 이용한 언어 학습용 보드게임 |
| KR102351336B1 (ko) | 2020-01-29 | 2022-01-13 | 한남대학교 산학협력단 | 교육용 보드게임 |
| US11903218B2 (en) | 2020-06-26 | 2024-02-13 | Sandisk Technologies Llc | Bonded memory devices and methods of making the same |
| US11538817B2 (en) | 2020-06-26 | 2022-12-27 | Sandisk Technologies Llc | Bonded memory devices and methods of making the same |
| EP4055629A4 (en) * | 2020-06-26 | 2024-02-14 | Sandisk Technologies Llc | RELATED MEMORY DEVICES AND METHODS OF MANUFACTURING THEREOF |
| JPWO2022084802A1 (ko) * | 2020-10-20 | 2022-04-28 | ||
| US20220199631A1 (en) * | 2020-12-22 | 2022-06-23 | Advanced Nanoscale Devices | Ferroelectric semiconducting floating gate field-effect transistor |
| KR20230117966A (ko) | 2022-02-03 | 2023-08-10 | 동서울대학교 산학협력단 | 윷놀이를 이용한 언어 학습용 보드게임 |
Family Cites Families (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4934390B1 (ko) | 1970-10-02 | 1974-09-13 | ||
| US3796926A (en) | 1971-03-29 | 1974-03-12 | Ibm | Bistable resistance device which does not require forming |
| US3795977A (en) * | 1971-12-30 | 1974-03-12 | Ibm | Methods for fabricating bistable resistors |
| JPS5637486B2 (ko) | 1972-07-27 | 1981-09-01 | ||
| JP2779997B2 (ja) | 1993-03-22 | 1998-07-23 | 日本電信電話株式会社 | プラズマ処理装置 |
| JP2814416B2 (ja) | 1992-06-23 | 1998-10-22 | 日本電信電話株式会社 | プラズマ処理装置 |
| JPH07263646A (ja) | 1994-03-25 | 1995-10-13 | Mitsubishi Chem Corp | 強誘電体ダイオード素子、並びにそれを用いたメモリー装置、フィルター素子及び疑似脳神経回路 |
| JP3460095B2 (ja) | 1994-06-01 | 2003-10-27 | 富士通株式会社 | 強誘電体メモリ |
| JP2991931B2 (ja) | 1994-07-12 | 1999-12-20 | 松下電器産業株式会社 | 半導体装置およびそれらの製造方法 |
| JP3651932B2 (ja) * | 1994-08-24 | 2005-05-25 | キヤノン株式会社 | 光起電力素子用裏面反射層及びその形成方法並びに光起電力素子及びその製造方法 |
| US5519235A (en) * | 1994-11-18 | 1996-05-21 | Bell Communications Research, Inc. | Polycrystalline ferroelectric capacitor heterostructure employing hybrid electrodes |
| JP3476932B2 (ja) * | 1994-12-06 | 2003-12-10 | シャープ株式会社 | 強誘電体薄膜及び強誘電体薄膜被覆基板並びに強誘電体薄膜の製造方法 |
| JPH08306806A (ja) * | 1995-04-28 | 1996-11-22 | Asahi Chem Ind Co Ltd | 半導体装置及びその製造方法 |
| JP3541331B2 (ja) | 1995-09-27 | 2004-07-07 | 富士通株式会社 | 強誘電体メモリセル |
| JPH10152397A (ja) | 1996-11-18 | 1998-06-09 | Nippon Telegr & Teleph Corp <Ntt> | 常誘電体薄膜の形成方法 |
| JPH10152398A (ja) | 1996-11-18 | 1998-06-09 | Nippon Telegr & Teleph Corp <Ntt> | 強誘電体薄膜の形成方法 |
| JPH10341002A (ja) | 1997-06-06 | 1998-12-22 | Oki Electric Ind Co Ltd | 強誘電体トランジスタ、半導体記憶装置、強誘電体トランジスタの取扱い方法および強誘電体トランジスタの製造方法 |
| JP3335303B2 (ja) | 1998-02-10 | 2002-10-15 | シャープ株式会社 | 非線形素子及び表示装置 |
| WO2000049659A1 (en) * | 1999-02-17 | 2000-08-24 | International Business Machines Corporation | Microelectronic device for storing information and method thereof |
| KR20010030023A (ko) * | 1999-08-20 | 2001-04-16 | 마츠시타 덴끼 산교 가부시키가이샤 | 유전체막 및 그 제조방법 |
| JP2001237387A (ja) | 2000-02-24 | 2001-08-31 | Matsushita Electric Ind Co Ltd | 強誘電体ゲートデバイスとその駆動方法 |
| DE10104611A1 (de) * | 2001-02-02 | 2002-08-14 | Bosch Gmbh Robert | Vorrichtung zur keramikartigen Beschichtung eines Substrates |
| JP3593049B2 (ja) * | 2001-03-19 | 2004-11-24 | 日本電信電話株式会社 | 薄膜形成方法 |
| US6676811B1 (en) * | 2001-08-13 | 2004-01-13 | The United States Of America As Represented By The Secretary Of The Air Force | Method of depositing nanoparticles for flux pinning into a superconducting material |
| JP3571679B2 (ja) | 2001-09-06 | 2004-09-29 | 日本電信電話株式会社 | 薄膜形成方法 |
| US6623485B2 (en) * | 2001-10-17 | 2003-09-23 | Hammill Manufacturing Company | Split ring bone screw for a spinal fixation system |
| US6759249B2 (en) * | 2002-02-07 | 2004-07-06 | Sharp Laboratories Of America, Inc. | Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory |
| JP4323156B2 (ja) * | 2002-06-19 | 2009-09-02 | 株式会社日本触媒 | 微粒子含有金属酸化物膜およびその形成方法 |
| EP1628352A4 (en) * | 2003-05-08 | 2009-07-22 | Panasonic Corp | ELECTRIC SWITCH AND MEMORY BLOCK WITH THIS |
| US6990008B2 (en) * | 2003-11-26 | 2006-01-24 | International Business Machines Corporation | Switchable capacitance and nonvolatile memory device using the same |
| JP2005167064A (ja) | 2003-12-04 | 2005-06-23 | Sharp Corp | 不揮発性半導体記憶装置 |
| US7833256B2 (en) * | 2004-04-16 | 2010-11-16 | Biedermann Motech Gmbh | Elastic element for the use in a stabilization device for bones and vertebrae and method for the manufacture of such elastic element |
| JP2005347468A (ja) | 2004-06-02 | 2005-12-15 | Matsushita Electric Ind Co Ltd | 不揮発性メモリ |
| JP4365737B2 (ja) | 2004-06-30 | 2009-11-18 | シャープ株式会社 | 可変抵抗素子の駆動方法及び記憶装置 |
| US7099141B1 (en) * | 2005-06-06 | 2006-08-29 | The United States Of America As Represented By The United States Department Of Energy | Ceramic capacitor exhibiting graceful failure by self-clearing, method for fabricating self-clearing capacitor |
| US7942910B2 (en) * | 2007-05-16 | 2011-05-17 | Ortho Innovations, Llc | Polyaxial bone screw |
-
2005
- 2005-07-21 EP EP11160411.2A patent/EP2348555B9/en not_active Expired - Fee Related
- 2005-07-21 WO PCT/JP2005/013413 patent/WO2006009218A1/ja active Application Filing
- 2005-07-21 EP EP05766330A patent/EP1770778B1/en not_active Expired - Fee Related
- 2005-07-21 KR KR1020067007366A patent/KR100892967B1/ko not_active IP Right Cessation
- 2005-07-21 KR KR1020077023325A patent/KR100781737B1/ko not_active IP Right Cessation
- 2005-07-21 JP JP2006524553A patent/JP4559425B2/ja not_active Expired - Fee Related
- 2005-07-21 US US10/566,522 patent/US7696502B2/en not_active Expired - Fee Related
- 2005-07-21 CN CNA2005800011575A patent/CN1860609A/zh active Pending
- 2005-07-21 KR KR1020087025627A patent/KR100932477B1/ko not_active IP Right Cessation
- 2005-07-22 TW TW094124810A patent/TWI375273B/zh not_active IP Right Cessation
-
2010
- 2010-02-24 US US12/712,024 patent/US7875872B2/en not_active Expired - Fee Related
- 2010-03-23 JP JP2010066138A patent/JP5189613B2/ja not_active Expired - Fee Related
- 2010-11-24 US US12/954,316 patent/US8088644B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1770778B1 (en) | 2012-03-14 |
| EP2348555B1 (en) | 2013-01-23 |
| KR100892967B1 (ko) | 2009-04-10 |
| US20100190033A1 (en) | 2010-07-29 |
| JP2010187004A (ja) | 2010-08-26 |
| KR100932477B1 (ko) | 2009-12-17 |
| TW200614375A (en) | 2006-05-01 |
| KR20060061381A (ko) | 2006-06-07 |
| JP5189613B2 (ja) | 2013-04-24 |
| KR100781737B1 (ko) | 2007-12-03 |
| JPWO2006009218A1 (ja) | 2008-05-01 |
| EP2348555A1 (en) | 2011-07-27 |
| EP1770778A4 (en) | 2010-06-02 |
| US20070107774A1 (en) | 2007-05-17 |
| EP1770778A1 (en) | 2007-04-04 |
| US20110097843A1 (en) | 2011-04-28 |
| US7875872B2 (en) | 2011-01-25 |
| US7696502B2 (en) | 2010-04-13 |
| EP2348555B9 (en) | 2013-05-08 |
| WO2006009218A1 (ja) | 2006-01-26 |
| CN1860609A (zh) | 2006-11-08 |
| US8088644B2 (en) | 2012-01-03 |
| JP4559425B2 (ja) | 2010-10-06 |
| KR20080098083A (ko) | 2008-11-06 |
| TWI375273B (en) | 2012-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100781737B1 (ko) | 쌍안정 저항값 취득장치 및 그 제조방법과 금속 산화물박막 및 그 제조방법 | |
| CN104471702B (zh) | 半导体铁电存储晶体管及其制造方法 | |
| KR100996191B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| WO2021112247A1 (ja) | 不揮発性記憶装置、不揮発性記憶素子及びその製造方法 | |
| JP4978988B2 (ja) | 金属酸化物素子 | |
| Han et al. | Nonvolatile memory characteristics associated with oxygen ion exchange in thin-film transistors with indium-zinc oxide channel and HfO2-x gate oxide | |
| KR100379245B1 (ko) | 산화지르코늄타이타늄 박막을 이용한 전계형 트랜지스터및 그 제조방법 | |
| JP2008277827A (ja) | 不揮発性メモリ素子及びその製造方法 | |
| JP2007335472A (ja) | 金属酸化物素子及びその製造方法 | |
| JP2007042784A (ja) | 金属酸化物素子及びその製造方法 | |
| JP2007332397A (ja) | 導電薄膜及びその製造方法 | |
| Yang et al. | Fabrication of one-transistor-capacitor structure of nonvolatile TFT ferroelectric RAM devices using Ba (Zr 0.1 Ti 0.9) O 3 gated oxide film | |
| Gonzalez Hernandez | Impact of oxygen on the conduction mechanism through hf0. 5zr0. 5o2 for ReRAM memory applications. | |
| Hernandez | Impact of Oxygen on the Conduction Mechanism Through Hf 0.5 zr 0.5 o 2 For Reram Memory Applications | |
| KR101485507B1 (ko) | 비휘발성 메모리 소자 | |
| JPH11145385A (ja) | 電子素子及び電極形成方法 | |
| JP2007335502A (ja) | 金属酸化物素子及びその製造方法 | |
| Wang | Point defect distributions and their electrical effects on perovskite titanate thin films | |
| Kang et al. | Memory Retention Charateristics of MFMIS Structure Using SBT and Al 2 O 3 Buffer Layer | |
| KR20050038298A (ko) | 강유전 반도체를 기반으로 한 트랜지스터 구조 | |
| KR19980079121A (ko) | 반도체장치의 커패시터 제조방법 | |
| KR20050038658A (ko) | 강유전 반도체를 이용한 비휘발성 메모리 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121005 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20130924 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140923 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20151014 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20161118 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20171116 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |