KR20070074826A - 게이트 드라이버와 이를 구비한 박막 트랜지스터 기판 및액정 표시 장치 - Google Patents

게이트 드라이버와 이를 구비한 박막 트랜지스터 기판 및액정 표시 장치 Download PDF

Info

Publication number
KR20070074826A
KR20070074826A KR1020060002843A KR20060002843A KR20070074826A KR 20070074826 A KR20070074826 A KR 20070074826A KR 1020060002843 A KR1020060002843 A KR 1020060002843A KR 20060002843 A KR20060002843 A KR 20060002843A KR 20070074826 A KR20070074826 A KR 20070074826A
Authority
KR
South Korea
Prior art keywords
signal
pull
gate
control signal
thin film
Prior art date
Application number
KR1020060002843A
Other languages
English (en)
Other versions
KR101115026B1 (ko
Inventor
강신택
안병재
이종혁
김유진
김범준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060002843A priority Critical patent/KR101115026B1/ko
Priority to US11/620,393 priority patent/US20070171115A1/en
Priority to CN2010105118425A priority patent/CN102117607B/zh
Priority to JP2007002111A priority patent/JP5630937B2/ja
Priority to CNA2007100014818A priority patent/CN101000417A/zh
Publication of KR20070074826A publication Critical patent/KR20070074826A/ko
Application granted granted Critical
Publication of KR101115026B1 publication Critical patent/KR101115026B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements

Abstract

본 발명은 콘택 불량을 방지할 수 있는 구조를 갖는 비정질 실리콘 TFT를 이용한 게이트 드라이버에 관한 것으로서, 액정 패널 상에 형성된 복수의 게이트 라인을 구동하기 위하여, 액정 패널의 일 측 상에 내장된 게이트 드라이버로서, 게이트 드라이버는 게이트 구동 신호를 출력하는 복수의 스테이지로 이루어진 쉬프트 레지스터를 포함하며, 복수의 스테이지 각각은, 제1 및 제2 클럭 신호에 따라 게이트 구동 신호를 출력 단자에 제공하기 위한 풀업 회로와, 게이트 오프 신호를 출력 단자에 제공하기 위한 풀다운 회로와, 제1 제어 신호에 따라 풀업 회로를 구동시키는 풀업 구동 회로 및 제2 제어 신호에 따라 풀다운 회로를 구동시키는 풀다운 구동 회로를 포함하며, 스테이지는 복수의 스위칭 소자를 포함하며, 제1 클럭 신호, 제2 클럭 신호, 제1 제어 신호 또는 제2 제어 신호가 인가되는 신호 라인과 스위칭 소자가 전기적으로 연결되는 노드들 중 소정 노드는 복수의 콘택을 포함하는 것을 특징으로 하는 게이트 드라이버와 이를 구비한 박막 트랜지스터 기판 및 액정 표시 장치가 제공된다.
비정질 실리콘, 게이트 드라이버, 콘택, 부식, 방지

Description

게이트 드라이버와 이를 구비한 박막 트랜지스터 기판 및 액정 표시 장치 {Gate driver, thin film transistor substrate and liquid crystal display having the same}
도 1은 일반적인 게이트 드라이버가 내장된 액정 패널의 개략 구성도이다.
도 2는 게이트 드라이버의 구조를 설명하기 위한 개략 구성도이다.
도 3a는 종래 기술에 따른 게이트 드라이버의 개략적인 회로도이며, 도 3b는 게이트 드라이버 노드들의 전류 측정값을 나타낸 그래프이다.
도 4는 본 발명에 따른 게이트 드라이버의 쉬프트 레지스터의 기능 블록도이다.
도 5는 본 발명의 일 실시예에 따른 게이트 드라이버의 개략적인 회로도이다.
도 6은 도 5에 도시된 콘택의 개략적인 단면도이다.
도 7은 본 발명의 다른 실시예에 따른 게이트 드라이버의 개략적인 회로도이다.
도 8은 본 발명에 따른 게이트 드라이버를 구비한 액정 표시 장치의 개략적인 단면도이다.
*도면의 주요 부분에 대한 부호의 설명*
500; 게이트 드라이버
본 발명은 게이트 드라이버와 이를 구비한 박막 트랜지스터 기판 및 액정 표시 장치에 관한 것으로, 보다 상세하게는 비정질 실리콘 박막 트랜지스터를 이용한 게이트 드라이버의 콘택 불량을 방지할 수 있는 구조를 구비한 게이트 드라이버와 이를 구비한 박막 트랜지스터 기판 및 액정 표시 장치에 관한 것이다.
액정 표시 장치는 종래의 CRT(Cathode Ray Tube)와 비교하여 소형, 경량화 및 대화면화의 장점을 갖고 있어, 이의 개발이 활발히 이루어지고 있으며, 랩탑형 컴퓨터뿐만 아니라 데스크탑형 컴퓨터의 모니터, 대형 표시장치 및 이동 통신 단말기의 디스플레이장치에도 사용되고 있어 그의 사용범위가 급속도로 확대되고 있으며, 이러한 액정 표시 장치는 매트릭스 형태로 배열된 다수의 제어용 스위치들에 인가되는 영상신호에 따라 광의 투과량이 조절되어 액정 표시 장치의 패널에 원하는 화상을 표시한다.
한편, 액정 표시 장치는 비정질 실리콘 박막 트랜지스터(이하 TFT 라함) 액정 표시 장치와 폴리 실리콘 박막 트랜지스터 액정 표시 장치로 구분된다. 비정질 실리콘 TFT는 TFT의 주요 특성인 이동도가 폴리 실리콘 TFT보다 100 내지 200배 정도 낮으나, 대면적에서 소자제작이 간단하며, 소자 특성은 낮지만 균일한 특성을 보이며, 화소의 스위칭 소자로서 비정질 실리콘 TFT 정도면 충분하기 때문에, 액정 표시 장치는 주로 비정질 실리콘 TFT로 제작한다. 반면, 폴리 실리콘 TFT는 비정질 실리콘 TFT가 가질 수 없는 높은 이동도와 소자 특성을 보인다. 비정질 실리콘 TFT 액정 표시 장치의 경우 액정 패널에서 화소부만 제작하고, 나중에 구동 회로를 TAB(Tape Automated Bonding)이나 COG(Chip On Glass)로 연결시키데 반하여, 폴리 실리콘 TFT 액정 표시 장치에서는 화소부를 제작할 때, 데이터 구동 회로와 게이트 드라이버를 동시에 집적하여, 별도의 구동 회로가 필요치 않게 된다. 한편, 최근에는 비정질 실리콘 기술의 발달로 인하여 비정질 실리콘 TFT를 이용한 게이트 드라이버를 액정 패널에 내장하는 기술이 개발되었다.
도 1은 일반적인 게이트 드라이버가 내장된 액정 패널의 개략 구성도이다. 상기 도 1을 참조하면, 상기 액정 패널(100)은 데이터 라인을 구동하기 위한 소스 드라이버(110)와 게이트 라인을 구동하기 위한 게이트 드라이버(120)를 포함한다. 상기 게이트 드라이버(120)는 외부 클록 신호와 게이트 라인을 연결하는 스위칭 소자인 TFT와 이를 제어하는 회로로 구성되는데, 상기 TFT는 비정질 실리콘 TFT를 이용하여, 기판 상에 내장함으로써, 외부 부품을 감소시킨다.
도 2는 게이트 드라이버의 구조를 설명하기 위한 개략 구성도이다. 상기 도 2를 참조하면, 상기 게이트 드라이버는 클럭 신호(CKV)와 반전 클럭 신호(CKVB)에 응답하여, 게이트 라인(G1, G2, G3, G4)을 순차적으로 턴 온 시키기 위한 복수개의 종속 연결된 스테이지(SR1, SR2, SR3, SR4)로 구성된 쉬프트 레지스터를 포함한다. 개시 신호(STV)가 제1 스테이지(SR1)를 구동시키면, 제1 스테이지는 클럭 신호(CKV)에 응답하여, 제1 게이트 라인(G1)을 턴 온 시킨다. 턴 온된 제1 게이트 라인(G1)은 제2 스테이지(SR2)를 구동시키고, 제2 스테이지는 반전 클럭 신호(CKVB)에 응답하여 제2 게이트 라인(G2)을 턴 온 시킨다. 턴 온 된 제2 게이트 라인(G2)은 제3 스테이지(SR3)를 구동시킴과 동시에 제1 스테이지(SR1)를 턴 오프시킨다. 이와 같은 방식으로 게이트 라인들은 순차적으로 턴 온 된다.
이러한 게이트 드라이버가 내장된 기판을 고온 다습한 조건 예를 들면, 섭씨 60도, 습도 95%에서 500 내지 1000 시간 동안 신뢰성 평가를 수행할 경우, 상기 게이트 드라이버를 구성하는 회로 배선 노드들을 전기적으로 연결시키는 콘택들 중 일부 콘택들은 수분 침투로 인하여 부식되어, 변색 및 박리되어, 노드간의 전기적 연결이 제대로 이루어지지 않게 된다. 그 결과, 액정 패널의 게이트 라인에 게이트 구동 신호가 제대로 인가되지 못하여 디스플레이 불량이 발생하게 된다.
본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명이 이루고자 하는 기술적 과제는 게이트 드라이버가 내장된 기판을 고온 다습한 조건에서 사용하더라도, 수분 침투로 인하여 발생하는 콘택의 변색 및 박리로 인한 콘택 불량을 방지할 수 있는 구조를 갖는 게이트 드라이버와 이를 구비한 박막 트랜지스터 기판 및 액정 표시 장치를 제공하기 위한 것이다.
상기 본 발명의 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 액정 패널 상에 형성된 복수의 게이트 라인을 구동하기 위하여, 상기 액정 패널의 일 측 상에 내장된 게이트 드라이버로서, 상기 게이트 드라이버는 게이트 구동 신호를 출력하는 복수의 스테이지로 이루어진 쉬프트 레지스터를 포함하며, 상기 복수의 스테이지 각각은, 제1 및 제2 클럭 신호에 따라 게이트 구동 신호를 출력 단자에 제공하기 위한 풀업 회로; 게이트 오프 신호를 상기 출력 단자에 제공하기 위한 풀다운 회로; 제1 제어 신호에 따라 상기 풀업 회로를 구동시키는 풀업 구동 회로; 및 제2 제어 신호에 따라 상기 풀다운 회로를 구동시키는 풀다운 구동 회로를 포함하며, 상기 스테이지는 복수의 스위칭 소자를 포함하며, 상기 제1 클럭 신호, 제2 클럭 신호, 제1 제어 신호 또는 제2 제어 신호가 인가되는 신호 라인과 상기 스위칭 소자가 전기적으로 연결되는 노드들 중 소정 노드는 복수의 콘택을 포함하는 것을 특징으로 하는 게이트 드라이버가 제공된다.
상기 스위칭 소자는 비정질 실리콘으로 이루어진 활성층을 포함하는 박막 트랜지스터인 것을 특징으로 한다.
상기 복수의 콘택을 포함하는 노드에 인가되는 전류는 나머지 노드에 인가되는 전류보다 큰 것을 특징으로 한다.
상기 복수의 콘택을 포함하는 노드는 상기 제2 제어 신호가 인가되는 신호 라인과 상기 스위칭 소자가 전기적으로 연결되는 노드인 것을 특징으로 한다.
상기 제2 제어 신호는 이전 스테이지의 게이트 구동 신호인 것을 특징으로 한다.
상기 콘택은 투명 도전체를 포함하는 것을 특징으로 한다.
상기 콘택은 ITO(Indium Tin Oxide)를 포함하는 것을 특징으로 한다.
상기 본 발명의 목적을 달성하기 위한 본 발명의 다른 측면에 따르면, 액정 패널 상에 형성된 복수의 게이트 라인을 구동하기 위하여, 상기 액정 패널의 일 측 상에 내장된 게이트 드라이버로서, 상기 게이트 드라이버는 게이트 구동 신호를 출력하는 복수의 스테이지로 이루어진 쉬프트 레지스터를 포함하며, 상기 복수의 스테이지 각각은, 제1 및 제2 클럭 신호에 따라 게이트 구동 신호를 출력 단자에 제공하기 위한 풀업 회로; 게이트 오프 신호를 상기 출력 단자에 제공하기 위한 풀다운 회로; 제1 제어 신호에 따라 상기 풀업 회로를 구동시키는 풀업 구동 회로; 및 제2 제어 신호에 따라 상기 풀다운 회로를 구동시키는 풀다운 구동 회로를 포함하며, 상기 스테이지는 복수의 스위칭 소자 및 상기 복수의 스위칭 소자 중 소정 스위칭 소자에 연결된 리던던트 스위칭 소자를 포함하는 것을 특징으로 하는 게이트 드라이버가 제공된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.
도 3a는 종래 기술에 따른 게이트 드라이버의 개략적인 회로도이며, 도 3b는 게이트 드라이버 노드들의 전류 측정값을 나타낸 그래프이다.
상기 도 3a에는 쉬프트 레지스터를 구성하는 복수개의 종속 연결된 스테이지 중 개별 스테이지의 개략적인 회로도가 도시되며, 상기 스테이지는 복수개의 비정 질 실리콘 TFT(TFT1~TFT7)와 커패시터(C)로 구성된다. 이때, 신호 입력 단자 예를 들면, 클럭 신호(CKV), 반전 클럭 신호(CKVB), 전단의 캐리신호(CR(n-1)) 등을 인가하기 위한 신호 라인들은 비정질 실리콘 TFT의 게이트 전극과 동일 평면 상에 형성되기 때문에, 이러한 신호 라인들을 비정질 실리콘 TFT의 소스/드레인 전극과 전기적으로 연결시키기 위하여, 다수의 콘택들이 형성된다.
한편, 상기 도 3a에 도시된 스테이지가 종속 연결되어 구성된 쉬프트 레지스트를 구비한 게이트 드라이버를 내장한 기판의 신뢰성 평가 시, 일부 콘택에서만 콘택 불량이 나타나는 이유를 검출하기 위하여, 게이트 드라이버의 각 노드에 흐르는 전류를 측정하였다. 상기 도 3a에는 신호 라인과 비정질 실리콘 TFT가 연결되는 노드 및 TFT 상호간 연결되는 노드가 표시되며, 상기 노드에서는 콘택에 의해서 서로 전기적으로 연결된다.
상기 도 3b에는 각 노드에 흐르는 전류를 측정한 그래프가 도시된다. 제1 노드(N1) 및 제2 노드(N2)에 흐르는 전류는 약 75 마이크로암페어 정도로, 다른 노드들 예를 들면 제3 노드 및 제4 노드(N3, N4)에 비하여 약 2배 이상 높은 전류가 흐른다. 이때, 제2 노드(N2)는 전단의 캐리신호(CR(n-1)) 입력 단자와 비정질 실리콘 TFT6가 전기적으로 연결되는 노드이다.
한편, 비정질 실리콘 TFT를 이용한 게이트 드라이버가 내장된 기판을 고온 다습한 조건에서 신뢰성 평가를 수행하면, 상기에서 살펴본 바와 같이, 높은 전류 가 흐르는 노드 즉, 제1 노드(N1) 및 제2 노드(N2)에 연결된 콘택들만 부식되어, 변색 및 박리된다. 그 이유는 상기 콘택들에 수분 침투로 인한 변색 시, 다른 노드에 비하여 높은 전류가 흐르기 때문에, 그 만큼 높은 열이 발생하고, 그 열로 인하여 부식된 콘택이 박리되는 것이다.
따라서, 이와 같이 높은 전류가 흐르는 노드들에 연결된 콘택들이 부식으로 인하여 변색 및 박리되더라도, 상기 노드들의 전기적 연결이 끊어지지 않도록 하는 것이 중요한데. 이를 위하여 본 발명에서는 상기 노드에 연결된 콘택을 단일로 구성하는 것이 아니라, 적어도 2개 이상의 콘택을 구성하여, 이 중 하나의 콘택이 부식으로 인하여 변색 및 박리되더라도, 나머지 콘택에 의해서 노드의 전기적 연결이 끊어지지 않도록 한다. 이와 같은 콘택 불량을 방지할 수 있는 구조를 갖는 게이트 드라이버를 이하의 실시예들을 참조하여 더욱 상세히 살펴본다.
도 4는 본 발명에 따른 게이트 드라이버의 쉬프트 레지스터의 기능 블록도이다.
도 4를 참조하면, 게이트 구동 신호(G1, G2, ..., Gn)를 출력하는 게이트 드라이버(500)는 쉬프트 레지스터를 포함하며, 상기 쉬프트 레지스터는 복수의 스테이지들(SRC1, SRC2, ..., SRCn)를 포함한다. 상기 스테이지들(SRC1, SRC2, ..., SRCn) 각각은 S-R(Set-Reset) 래치와 앤드 게이트로 구성된다. S-R 래치는 전단의 캐리 신호 즉, 게이트 출력 신호에 의해 세트되고, 다음 단 캐리 신호 즉, 게이트 출력 신호에 의해 리셋된다. 상기 래치가 세트 상태이고, 클럭 신호가 하이 신호일 때, 게이트 구동 신호가 출력된다.
홀수 번째 스테이지들(SRC1, SRC3,...)에는 제1 클럭 신호(CKV)가 제공되고, 짝수 번째 스테이지들(SRC2, SRC4,...)에는 제2 클럭 신호(CKVB)가 제공된다. 제1 클럭 신호(CKV)와 제2 클럭 신호(CKVB)는 서로 반대되는 위상을 가진다. 각 스테이지의 출력단자(Gn)가 다음 스테이지의 입력 단자와 이전 스테이지의 입력 단자에 각각 연결된다.
제1 스테이지( SRC1)는 개시 신호(STV)를 제공 받아 제1 게이트 라인을 선택하는 제1 게이트 구동 신호(G1)를 출력한다. 또한, 상기 제1 게이트 구동 신호(G1)는 제2 스테이지(SRC2)의 입력 단자로 인가되며, 제2 스테이지(SRC2)는 상기 신호들과 함께 이전 스테이지로부터 제공되는 제1 게이트 구동 신호(G1)와 제3 게이트 구동 신호(G3)를 제공 받아 제2 게이트 라인을 선택하는 제2 게이트 신호(G2)를 출력한다. 상기와 같은 방식으로 n번째 스테이지(SRCn)는 제n 게이트 구동 신호(Gn)를 출력단자를 통해 출력한다. 한편, 상기와 같이 종속 연결된 복수의 스테이지로 구성된 쉬프트 레지스터를 포함한 게이트 드라이버는 비정질 실리콘 TFT를 이용하여 액정 표시 장치의 하부 기판 즉, 박막 트랜지스터 기판의 일 측 상에 내장된다.
도 5는 본 발명의 일 실시예에 따른 게이트 드라이버의 개략적인 회로도이 다.
상기 도 5를 참조하면, 쉬프트 레지스터의 각 스테이지는 풀업 회로(510), 풀다운 회로(520), 풀업 구동 회로(530), 풀다운 구동 회로(540) 및 인버터(550)를 포함한다.
상기 풀업 회로(510)은 클럭 신호(CKV) 또는 이와 반대 위상을 갖는 클럭 반전 신호(CKVB)를 출력 단자(Gn)에 제공한다. 본 실시예에서, 상기 풀업 회로(510)은 TFT1을 포함하며, 상기 TFT1 은 클럭 신호(CKV) 입력 단자와 연결되어, 게이트 구동 신호를 출력한다.
상기 풀업 회로(510)은 상기 풀업 구동 회로(530)에 의해서 구동되는데, 상기 풀업 구동 회로(530)은 TFT4 와 커패시터(C)로 구성된다. 상기 커패시터(C)는 T1 노드와 출력 단자(Gn)간에 연결되며, 상기 TFT4는 전단의 캐리 신호 즉, 전단의 게이트 구동 신호가 입력되는 제어 신호 입력 단자(CR(n-1))와 연결된다. 상기 제어 신호 입력 단자(CR(n-1))에 하이 신호가 입력되면, 상기 커패시터(C)에 전하가 충전되어, 상기 TFT1 이 턴 온되어, 클럭 신호(CKV)가 출력 단자(Gn)로 출력되어, 게이트 라인 상에 연결된 모든 비정질 TFT를 턴 온 시키게 된다.
상기 풀다운 회로(520)은 출력 단자(Gn)에 게이트 오프 신호를 출력하며, 상기 풀다운 구동 회로(540)에 의해서 구동된다.
상기 풀다운 회로(520)은 TFT2 및 TFT3을 포함하며, 상기 TFT2는 게이트 오프 신호가 입력되는 게이트 오프 신호 입력 단자(Vss)와 연결되며, 다음 단 게이트 구동 신호(Gn +1)가 입력되면, 게이트 구동 신호를 게이트 오프 신호로 방전시키며, 상기 TFT3 는 클록 신호(CKV)에 의해 동기되어, 게이트 오프 신호 레벨을 유지시킨다.
상기 풀다운 구동 회로(540)은 풀다운 회로(520)을 구동하며, 4개의 TFT(TFT5, TFT9,TFT10,TFT11)로 구성된다. 상기 TFT5 는 클럭 반전 신호(CKVB)에 의해 동기되어, 게이트 오프 신호 레벨을 유지시키며, TFT9 은 게이트 구동 신호를 게이트 오프 신호로 방전시키며, TFT10 및 TFT11 는 각각 클럭 신호(CKV)와 클럭 반전 신호(CKVB)에 의해서, T1 노드를 오프 레벨로 유지시킨다. 상기 인버터(550)는 상기 TFT3 를 구동시키기 위한 것으로서, 4개의 TFT(TFT7 ,TFT8,TFT12,TFT13)를 포함한다.
한편, 상기에서 살펴본 바와 같이, 타 노드에 흐르는 전류에 비하여, 높은 전류가 흐르는 제1 노드(N1) 및 제2 노드(N2) 중 본 실시예에서는 제2 노드(N2)를 2개의 콘택(CNT1, CNT2)으로 연결시킨다. 콘택의 개수가 이에 한정되는 것은 아니며, 2개 이상의 콘택으로 연결시킬 수도 있다.
또한, 본 실시예에서는 제2 노드(N2) 즉, 전단의 게이트 구동 신호가 입력되는 제어 신호 입력 단자(CR(n-1))와 TFT11 간의 노드를 2개의 콘택으로 연결시키는 것을 설명하고 있으나, 다른 노드에도 2개 이상의 콘택을 형성시킬 수도 있다. 이때, 콘택은 ITO와 같은 투명 도전체를 사용하는 것이 바람직하다.
상기에서 살펴본 바와 같이, 높은 전류가 흐르는 노드에 콘택을 적어도 2개 이상 형성함으로써, 이 중 하나의 콘택이 수분 침투로 인하여, 변색 및 박리되어, 콘택 불량이 발생하더라도, 나머지 여분의 콘택에 의해서 노드가 연결되기 때문에, 정상적으로 게이트 구동 신호를 출력할 수 있게 된다.
도 6은 도 5에 도시된 콘택의 개략적인 단면도이다. 상기 도 6에는 상기 제어 신호 입력 단자(CR(n-1))와 TFT11 간의 노드 간에 형성된 2개의 콘택(CNT1, CNT2)의 개략적인 단면도가 도시된다.
기판(610) 상에 제1 도전성막을 형성한 다음 감광막 마스크를 이용한 패터닝 공정을 통해 게이트 전극(620) 및 제어 신호 입력 단자(CR(n-1))와 연결되는 신호 라인(625)이 형성된다.
그 상부에, 게이트 절연막(630), 활성층(640) 및 오믹 접촉층(650)을 순차적으로 형성한 다음, 감광막 마스크 패턴을 이용한 식각공정을 실시하여 박막 트랜지스터의 활성영역을 형성한다. 이때, 활성층(640)으로는 액정 패널 상의 TFT의 활성층과 동일한 재료인 비정질 실리콘층을 사용하고, 오믹 접촉층(650)으로는 실리사이드 또는 N형 불순물이 고농도로 도핑된 비정질 실리콘층을 사용한다.
다음으로, 전면에 제2 도전성막을 형성한 다음, 이를 감광막 마스크 패턴을 이용한 식각공정을 실시하여 소스 및 드레인 전극(660, 665) 및 소스 라인을 형성된다.
그 상부에, 절연막(670)이 형성되며, 상기 드레인 전극(665) 상부의 절연막 일부가 제거되어, 콘택홀이 형성되고, 상기 제어 신호 입력 단자(CR(n-1))와 연결되는 신호 라인(625) 상의 게이트 절연막(630)과 절연막(670)의 일부가 제거되어 2개의 콘택홀이 형성된다. 그 상부에 도전성층(680)이 형성되어, 이중 콘택(CNT1, CNT2)을 형성하게 된다. 이때, 상기 도전성층(680)은 투명 도전체 예를 들면 ITO(Indium Tin Oxide) 등이 사용될 수 있다.
도 7은 본 발명의 다른 실시예에 따른 게이트 드라이버의 개략적인 회로도이다.
상기 도 7에는 본 발명의 다른 실시예에 따른 상기 쉬프트 레지스터의 각 스테이지에 대한 개략적인 회로도가 도시되는데, 상기 도 5의 실시예와 비교하여, 소정의 TFT에 추가적인 리던던트 TFT를 연결한다는 점이 상이하며, 임의의 노드에 복수개의 콘택을 형성함으로써, 콘택 불량을 방지하는 구조는 거의 유사하므로, 이하에서는 상이한 부분에 대해서만 설명한다.
상기 도 7을 참조하면, 쉬프트 레지스터의 각 스테이지는 풀업 회로(510), 풀다운 회로(520), 풀업 구동 회로(530), 풀다운 구동 회로(540) 및 인버터(550)를 포함한다.
상기 풀다운 구동 회로(540)은 풀다운 회로(520)을 구동하며, 4개의 TFT(TFT5, TFT9,TFT10,TFT11 -1)와 1개의 리던던트 TFT(TFT11 -2)로 구성된다. 상기 TFT5 는 클럭 반전 신호(CKVB)에 의해 동기되어, 게이트 오프 신호 레벨을 유지시키며, TFT9 은 게이트 구동 신호를 게이트 오프 신호로 방전시키며, TFT10 및 TFT11 -1 는 각각 클럭 신호(CKV)와 클럭 반전 신호(CKVB)에 의해서, T1 노드를 오프 레벨로 유지시킨다. 또한, 상기 리던던트 TFT(TFT11 -2)는 상기 TFT11 -1 가 불량되는 경우를 대비하여, TFT11 -1 에 연결된다. 그 결과, 상기 TFT중 어느 하나의 TFT가 콘택 불량으로 구동되지 않더라도, 나머지 TFT에 동작될 수 있다.
한편, 상기에서 살펴본 바와 같이, 타 노드에 흐르는 전류에 비하여, 높은 전류가 흐르는 제1 노드(N1) 및 제2 노드(N2) 중 본 실시예에서는 제2 노드(N2)를 2개의 콘택(CNT1, CNT2)으로 연결시킨다. 콘택의 개수가 이에 한정되는 것은 아니며, 2개 이상의 콘택으로 연결시킬 수도 있다.
도 8은 본 발명에 따른 게이트 드라이버를 구비한 액정 표시 장치의 개략적인 단면도이다.
상기 도 8을 참조하면, 상기 액정 표시 장치의 컬러 필터 기판(110)에는 순차적으로 블랙 매트릭스(320)와 컬러 필터(300) 및 공통 전극(280)이 형성된다.
상기 블랙 매트릭스(320)는 컬러 필터와 화소 사이에 형성되어 새어 나오는 빛을 차광시키며, 상기 컬러 필터(300)는 세 가지 기본 색(적색, 녹색, 청색)의 염료나 안료를 포함하는 수지 필름으로 형성되며, 상기 공통 전극(280)은 투명한 전기 전도체인 ITO 등으로 형성된 전극으로서, 액정셀에 전압을 인가한다.
박막 트랜지스터 기판(10)에는 액정에 신호 전압을 인가하고 차단하는 스위칭 소자인 박막 트랜지스터(240), 투명하고 전기 전도성을 갖는 ITO로 형성되어, 박막 트랜지스터에 인가된 신호 전압을 액정셀에 가해주는 화소 전극(220)과, 상기 화소 전극에 인가된 신호 전압을 일정시간 이상 유지시켜주는 스토리지 커패시터(미도시)가 형성된다. 상기 컬러 필터 기판(110)과 박막 트랜지스터 기판(10)의 최상층에는 폴리이미드로 구성된 얇은 유기막으로서, 액정을 배향하기 위한 배향막(400)이 형성되며, 상기 컬러 필터 기판(110)과 박막 트랜지스터 기판(10) 사이의 공간을 확보하기 위한 스페이서(260)가 상기 컬러 필터 기판과 박막 트랜지스터 기판 사이에 배치되며, 스페이서에 의해 마련된 공간에 액정층(260)이 주입된다. 실 패턴(40)은 상기 기판의 주변부에 형성되어, 상기 컬러 필터 기판과 박막트랜지스터 기판을 접착시킨다.
한편, 상기 박막 트랜지스터 기판의 일 측 상부에는 상기 박막 트랜지스터(240)를 턴 온 또는 턴 오프하기 위한 게이트 구동 신호를 출력하기 위한 게이트 드라이버(500)가 내장된다. 상기 게이트 드라이버(500) 내에 포함된 스위칭 소자인 박막 트랜지스터 역시 상기 화소 내에 포함된 박막 트랜지스터와 동일한 비정질 실리콘 TFT로 구성되므로, 동일한 제조 공정으로 제조가 가능하여, 폴리 실리콘 TFT를 이용하는 경우보다 제조 공정이 훨씬 단순화된다. 또한, 상기에서 살펴본 바와 같이, 상기 게이트 드라이버의 노드들 중 전류가 많이 흐르는 노드에 연결되는 콘택은 단일 콘택이 아닌 이중 콘택으로 구성하여, 둘 중 어느 하나의 콘택이 박리되더라도, 게이트 구동 신호를 출력하는데 지장이 없도록 한다.
이러한 액정 표시 장치의 구동 원리를 살펴보면, 상기 게이트 드라이버(500)로부터 1 프레임에 대한 각 게이트 라인이 선택되고, 선택된 게이트 라인에는 게이트 구동 신호가 인가되면, 박막 트랜지스터(240)에 위치하는 게이트 전극에 게이트 구동 신호가 인가되어, 선택된 게이트 라인에 위치하는 박막 트랜지스터의 채널은 열리게 되며, 이 때, 소스 드라이버(미도시)에서는 영상 정보에 따른 화상 신호 전압을 데이터 라인에 전달하게 되며, 데이터 라인에 전달된 신호 전압은 열려진 박막 트랜지스터를 통하여 액정 캐패시터와 스토리지 캐패시터에 충전된다. 박막 트랜지스터 채널이 닫히게 되면, 액정 캐패시터와 스토리지 캐패시터에 충전된 전압은 유지되며, 전압 충전을 위해 구성된 스토리지 캐패시터에 의해 화소에는 충전된 전압이 다음 번 프레임까지 유지된다.
이상에서 설명한 것은 본 발명에 따른 게이트 드라이버와 이를 구비한 박막 트랜지스터 기판 및 액정 표시 장치의 예시적인 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이, 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
전술한 바와 같이 본 발명에 따르면, 소정 노드에 연결된 콘택을 적어도 2개 이상의 콘택으로 구성함으로써, 이 중 하나의 콘택이 부식으로 인하여 변색 및 박리되더라도, 나머지 콘택에 의해서 노드를 연결하여, 콘택 불량을 방지할 수 있게 된다.

Claims (26)

  1. 액정 패널 상에 형성된 복수의 게이트 라인을 구동하기 위하여, 상기 액정 패널의 일 측 상에 내장된 게이트 드라이버로서, 상기 게이트 드라이버는 게이트 구동 신호를 출력하는 복수의 스테이지로 이루어진 쉬프트 레지스터를 포함하며,
    상기 복수의 스테이지 각각은,
    제1 및 제2 클럭 신호에 따라 게이트 구동 신호를 출력 단자에 제공하기 위한 풀업 회로; 게이트 오프 신호를 상기 출력 단자에 제공하기 위한 풀다운 회로; 제1 제어 신호에 따라 상기 풀업 회로를 구동시키는 풀업 구동 회로; 및 제2 제어 신호에 따라 상기 풀다운 회로를 구동시키는 풀다운 구동 회로를 포함하며,
    상기 스테이지는 복수의 스위칭 소자를 포함하며, 상기 제1 클럭 신호, 제2 클럭 신호, 제1 제어 신호 또는 제2 제어 신호가 인가되는 신호 라인과 상기 스위칭 소자가 전기적으로 연결되는 노드들 중 적어도 하나의 노드는 복수의 콘택을 포함하는 것을 특징으로 하는 게이트 드라이버.
  2. 제1항에 있어서,
    상기 스위칭 소자는 비정질 실리콘으로 이루어진 활성층을 포함하는 박막 트랜지스터인 것을 특징으로 하는 게이트 드라이버.
  3. 제1항에 있어서,
    상기 복수의 콘택을 포함하는 노드는 상기 제2 제어 신호가 인가되는 신호 라인과 상기 스위칭 소자가 전기적으로 연결되는 노드인 것을 특징으로 하는 게이트 드라이버.
  4. 제3항에 있어서,
    상기 제2 제어 신호는 이전 스테이지의 게이트 구동 신호인 것을 특징으로 하는 게이트 드라이버.
  5. 제1항에 있어서,
    상기 콘택은 투명 도전체를 포함하는 것을 특징으로 하는 게이트 드라이버.
  6. 제5항에 있어서,
    상기 콘택은 ITO(Indium Tin Oxide)를 포함하는 것을 특징으로 하는 게이트 드라이버.
  7. 액정 패널 상에 형성된 복수의 게이트 라인을 구동하기 위하여, 상기 액정 패널의 일 측 상에 내장된 게이트 드라이버로서, 상기 게이트 드라이버는 게이트 구동 신호를 출력하는 복수의 스테이지로 이루어진 쉬프트 레지스터를 포함하며,
    상기 복수의 스테이지 각각은,
    제1 및 제2 클럭 신호에 따라 게이트 구동 신호를 출력 단자에 제공하기 위 한 풀업 회로; 게이트 오프 신호를 상기 출력 단자에 제공하기 위한 풀다운 회로; 제1 제어 신호에 따라 상기 풀업 회로를 구동시키는 풀업 구동 회로; 및 제2 제어 신호에 따라 상기 풀다운 회로를 구동시키는 풀다운 구동 회로를 포함하며,
    상기 스테이지는 복수의 스위칭 소자 및 상기 복수의 스위칭 소자 중 소정 스위칭 소자에 연결된 리던던트 스위칭 소자를 포함하는 것을 특징으로 하는 게이트 드라이버.
  8. 제7항에 있어서,
    상기 리던던트 스위칭 소자는 상기 풀다운 구동 회로에 포함된 적어도 하나의 스위칭 소자에 연결된 것을 특징으로 하는 게이트 드라이버.
  9. 제7항에 있어서,
    상기 제1 클럭 신호, 제2 클럭 신호, 제1 제어 신호 또는 제2 제어 신호가 인가되는 신호 라인과 상기 스위칭 소자가 전기적으로 연결되는 노드들 중 소정 노드는 복수의 콘택을 포함하는 것을 특징으로 하는 게이트 드라이버.
  10. 제7항에 있어서,
    상기 스위칭 소자는 비정질 실리콘으로 이루어진 활성층을 포함하는 박막 트랜지스터인 것을 특징으로 하는 게이트 드라이버.
  11. 제9항에 있어서,
    상기 복수의 콘택을 포함하는 노드는 상기 제2 제어 신호가 인가되는 신호 라인과 상기 스위칭 소자가 전기적으로 연결되는 노드인 것을 특징으로 하는 게이트 드라이버.
  12. 제11항에 있어서,
    상기 제2 제어 신호는 이전 스테이지의 게이트 구동 신호인 것을 특징으로 하는 게이트 드라이버.
  13. 제9항에 있어서,
    상기 콘택은 투명 도전체를 포함하는 것을 특징으로 하는 게이트 드라이버.
  14. 제13항에 있어서,
    상기 콘택은 ITO(Indium Tin Oxide)를 포함하는 것을 특징으로 하는 게이트 드라이버.
  15. 액정에 신호전압을 인가하고 차단하는 스위칭 소자인 박막 트랜지스터와, 상기 박막 트랜지스터에 인가된 신호전압을 액정에 가해주기 위한 화소 전극 및 상기 화소 전극에 인가된 신호전압을 일정시간 이상 유지시켜주는 스토리지 커패시터를 포함한 화소가 매트릭스 형태로 배열된 기판 및
    상기 기판 상에 형성된 복수의 게이트 라인을 구동하기 위하여, 상기 기판의 일 측 상에 내장된 게이트 드라이버를 포함하며, 상기 게이트 드라이버는 게이트 구동 신호를 출력하는 복수의 스테이지로 이루어진 쉬프트 레지스터를 포함하고, 상기 복수의 스테이지 각각은,
    제1 및 제2 클럭 신호에 따라 게이트 구동 신호를 출력 단자에 제공하기 위한 풀업 회로; 게이트 오프 신호를 상기 출력 단자에 제공하기 위한 풀다운 회로; 제1 제어 신호에 따라 상기 풀업 회로를 구동시키는 풀업 구동 회로; 및 제2 제어 신호에 따라 상기 풀다운 회로를 구동시키는 풀다운 구동 회로를 포함하며,
    상기 스테이지는 복수의 스위칭 소자를 포함하며, 상기 제1 클럭 신호, 제2 클럭 신호, 제1 제어 신호 또는 제2 제어 신호가 인가되는 신호 라인과 상기 스위칭 소자가 전기적으로 연결되는 노드들 중 적어도 하나의 노드는 복수의 콘택을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
  16. 제15항에 있어서,
    상기 복수의 콘택을 포함하는 노드는 상기 제2 제어 신호가 인가되는 신호 라인과 상기 스위칭 소자가 전기적으로 연결되는 노드인 것을 특징으로 하는 박막 트랜지스터 기판.
  17. 제16항에 있어서,
    상기 제2 제어 신호는 이전 스테이지의 게이트 구동 신호인 것을 특징으로 하는 박막 트랜지스터 기판.
  18. 제15항에 있어서,
    상기 화소의 박막 트랜지스터는 비정질 실리콘 박막 트랜지스터인 것을 특징으로 하는 박막 트랜지스터 기판.
  19. 액정에 신호전압을 인가하고 차단하는 스위칭 소자인 박막 트랜지스터와, 상기 박막 트랜지스터에 인가된 신호전압을 액정에 가해주기 위한 화소 전극 및 상기 화소 전극에 인가된 신호전압을 일정시간 이상 유지시켜주는 스토리지 커패시터를 포함한 화소가 매트릭스 형태로 배열된 기판 및
    상기 기판 상에 형성된 복수의 게이트 라인을 구동하기 위하여, 상기 기판의 일 측 상에 내장된 게이트 드라이버를 포함하며, 상기 게이트 드라이버는 게이트 구동 신호를 출력하는 복수의 스테이지로 이루어진 쉬프트 레지스터를 포함하며, 상기 복수의 스테이지 각각은,
    제1 및 제2 클럭 신호에 따라 게이트 구동 신호를 출력 단자에 제공하기 위한 풀업 회로; 게이트 오프 신호를 상기 출력 단자에 제공하기 위한 풀다운 회로; 제1 제어 신호에 따라 상기 풀업 회로를 구동시키는 풀업 구동 회로; 및 제2 제어 신호에 따라 상기 풀다운 회로를 구동시키는 풀다운 구동 회로를 포함하며,
    상기 스테이지는 복수의 스위칭 소자 및 상기 복수의 스위칭 소자 중 소정 스위칭 소자에 연결된 리던던트 스위칭 소자를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
  20. 제19항에 있어서,
    상기 리던던트 스위칭 소자는 상기 풀다운 구동 회로에 포함된 적어도 하나의 스위칭 소자에 연결된 것을 특징으로 하는 박막 트랜지스터 기판.
  21. 제19항에 있어서,
    상기 제1 클럭 신호, 제2 클럭 신호, 제1 제어 신호 또는 제2 제어 신호가 인가되는 신호 라인과 상기 스위칭 소자가 전기적으로 연결되는 노드들 중 소정 노드는 복수의 콘택을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
  22. 제21항에 있어서,
    상기 복수의 콘택을 포함하는 노드는 상기 제2 제어 신호가 인가되는 신호 라인과 상기 스위칭 소자가 전기적으로 연결되는 노드인 것을 특징으로 하는 박막 트랜지스터 기판.
  23. 제22항에 있어서,
    상기 제2 제어 신호는 이전 스테이지의 게이트 구동 신호인 것을 특징으로 하는 박막 트랜지스터 기판.
  24. 제19항에 있어서,
    상기 화소의 박막 트랜지스터는 비정질 실리콘 박막 트랜지스터인 것을 특징으로 하는 박막 트랜지스터 기판.
  25. 액정에 신호전압을 인가하고 차단하는 스위칭 소자인 박막 트랜지스터와, 상기 박막 트랜지스터에 인가된 신호전압을 액정에 가해주기 위한 화소 전극 및 상기 화소 전극에 인가된 신호전압을 일정시간 이상 유지시켜주는 스토리지 커패시터를 포함한 화소가 매트릭스 형태로 배열된 기판과,
    상기 기판 상에 형성된 복수의 게이트 라인을 구동하기 위하여, 상기 기판의 일 측 상에 내장된 게이트 드라이버를 포함한 박막 트랜지스터 기판 및
    컬러 필터 및 상기 액정에 전압을 인가하기 위한 공통 전극을 포함하는 컬러 필터 기판을 포함하며,
    상기 게이트 드라이버는 게이트 구동 신호를 출력하는 복수의 스테이지로 이루어진 쉬프트 레지스터를 포함하고, 상기 복수의 스테이지 각각은,
    제1 및 제2 클럭 신호에 따라 게이트 구동 신호를 출력 단자에 제공하기 위한 풀업 회로; 게이트 오프 신호를 상기 출력 단자에 제공하기 위한 풀다운 회로; 제1 제어 신호에 따라 상기 풀업 회로를 구동시키는 풀업 구동 회로; 및 제2 제어 신호에 따라 상기 풀다운 회로를 구동시키는 풀다운 구동 회로를 포함하며,
    상기 스테이지는 복수의 스위칭 소자를 포함하며, 상기 제1 클럭 신호, 제2 클럭 신호, 제1 제어 신호 또는 제2 제어 신호가 인가되는 신호 라인과 상기 스위칭 소 자가 전기적으로 연결되는 노드들 중 적어도 하나의 노드는 복수의 콘택을 포함하는 것을 특징으로 하는 액정 표시 장치.
  26. 액정에 신호전압을 인가하고 차단하는 스위칭 소자인 박막 트랜지스터와, 상기 박막 트랜지스터에 인가된 신호전압을 액정에 가해주기 위한 화소 전극 및 상기 화소 전극에 인가된 신호전압을 일정시간 이상 유지시켜주는 스토리지 커패시터를 포함한 화소가 매트릭스 형태로 배열된 기판과,
    상기 기판 상에 형성된 복수의 게이트 라인을 구동하기 위하여, 상기 기판의 일 측 상에 내장된 게이트 드라이버를 포함한 박막 트랜지스터 기판 및
    컬러 필터 및 상기 액정에 전압을 인가하기 위한 공통 전극을 포함하는 컬러 필터 기판을 포함하며,
    상기 게이트 드라이버는 게이트 구동 신호를 출력하는 복수의 스테이지로 이루어진 쉬프트 레지스터를 포함하며, 상기 복수의 스테이지 각각은,
    제1 및 제2 클럭 신호에 따라 게이트 구동 신호를 출력 단자에 제공하기 위한 풀업 회로; 게이트 오프 신호를 상기 출력 단자에 제공하기 위한 풀다운 회로; 제1 제어 신호에 따라 상기 풀업 회로를 구동시키는 풀업 구동 회로; 및 제2 제어 신호에 따라 상기 풀다운 회로를 구동시키는 풀다운 구동 회로를 포함하며,
    상기 스테이지는 복수의 스위칭 소자 및 상기 복수의 스위칭 소자 중 소정 스위칭 소자에 연결된 리던던트 스위칭 소자를 포함하는 것을 특징으로 하는 액정 표시 장치.
KR1020060002843A 2006-01-10 2006-01-10 게이트 드라이버와 이를 구비한 박막 트랜지스터 기판 및액정 표시 장치 KR101115026B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060002843A KR101115026B1 (ko) 2006-01-10 2006-01-10 게이트 드라이버와 이를 구비한 박막 트랜지스터 기판 및액정 표시 장치
US11/620,393 US20070171115A1 (en) 2006-01-10 2007-01-05 Gate driver, and thin film transistor substrate and liquid crystal display having the same
CN2010105118425A CN102117607B (zh) 2006-01-10 2007-01-10 栅极驱动器和薄膜晶体管衬底及其液晶显示器
JP2007002111A JP5630937B2 (ja) 2006-01-10 2007-01-10 ゲートドライバー
CNA2007100014818A CN101000417A (zh) 2006-01-10 2007-01-10 栅极驱动器和薄膜晶体管衬底及其液晶显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060002843A KR101115026B1 (ko) 2006-01-10 2006-01-10 게이트 드라이버와 이를 구비한 박막 트랜지스터 기판 및액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20070074826A true KR20070074826A (ko) 2007-07-18
KR101115026B1 KR101115026B1 (ko) 2012-03-06

Family

ID=38285007

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060002843A KR101115026B1 (ko) 2006-01-10 2006-01-10 게이트 드라이버와 이를 구비한 박막 트랜지스터 기판 및액정 표시 장치

Country Status (4)

Country Link
US (1) US20070171115A1 (ko)
JP (1) JP5630937B2 (ko)
KR (1) KR101115026B1 (ko)
CN (2) CN101000417A (ko)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8310432B2 (en) 2008-08-01 2012-11-13 Samsung Electronics Co., Ltd. Gate driving circuit, display device having the same, and method for manufacturing the display device
KR101301500B1 (ko) * 2010-10-29 2013-08-29 청두 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 쉬프트 레지스터 유닛, 게이트 구동 장치 및 액정 디스플레이
KR101301556B1 (ko) * 2010-10-29 2013-09-04 청두 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 쉬프트 레지스터 유닛, 게이트 구동 장치 및 액정 디스플레이
US9053677B2 (en) 2011-07-05 2015-06-09 Samsung Display Co., Ltd. Gate driving circuit and display panel having the same
US9136316B2 (en) 2012-08-24 2015-09-15 Samsung Display Co., Ltd. Thin-film transistor array substrate with connection node and display device including the same
US9515647B2 (en) 2014-06-09 2016-12-06 Samsung Display Co., Ltd. Gate circuit and display device using the same
KR20160141132A (ko) * 2015-05-28 2016-12-08 삼성디스플레이 주식회사 게이트 구동 회로 및 표시 장치
KR20170030609A (ko) * 2014-10-22 2017-03-17 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 산화물 반도체 박막 트랜지스터용 행 구동회로
US9672782B2 (en) 2009-11-26 2017-06-06 Samsung Display Co., Ltd. Display panel
US9837036B2 (en) 2015-01-20 2017-12-05 Samsung Display Co., Ltd. Gate driving circuit, driving method for gate driving circuit and display panel using the same

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101399086B (zh) * 2007-09-27 2010-09-15 北京京东方光电科技有限公司 移位寄存器及其栅极驱动装置
TWI328788B (en) * 2008-03-11 2010-08-11 Au Optronics Corp Gate driver-on-array and method of making the same
JP2009222777A (ja) 2008-03-13 2009-10-01 Toppoly Optoelectronics Corp 表示装置、電子装置、システム
CN101556832B (zh) * 2008-04-10 2012-05-30 北京京东方光电科技有限公司 移位寄存器及液晶显示器栅极驱动装置
CN101556833B (zh) * 2008-04-11 2011-12-28 北京京东方光电科技有限公司 移位寄存器及液晶显示器栅极驱动装置
US8314765B2 (en) * 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
JP4595008B2 (ja) * 2008-08-12 2010-12-08 ティーピーオー ディスプレイズ コーポレイション 表示装置、電子装置、電子システム
KR101471553B1 (ko) * 2008-08-14 2014-12-10 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 갖는 표시 장치
CN101677021B (zh) * 2008-09-19 2013-07-17 北京京东方光电科技有限公司 移位寄存器的级、栅线驱动器、阵列基板和液晶显示装置
TWI406218B (zh) * 2009-01-09 2013-08-21 Chunghwa Picture Tubes Ltd 高可靠度閘極驅動電路
KR101544051B1 (ko) * 2009-02-17 2015-08-13 삼성디스플레이 주식회사 게이트 라인 구동 방법, 이를 수행하는 게이트 라인 구동회로 및 이를 포함하는 표시장치
CN101847445B (zh) * 2009-03-27 2012-11-21 北京京东方光电科技有限公司 移位寄存器及其栅线驱动装置
CN101552040B (zh) * 2009-04-28 2011-04-13 友达光电股份有限公司 液晶显示器的移位寄存器
TWI404036B (zh) * 2009-06-04 2013-08-01 Au Optronics Corp 液晶顯示器
CN101593561B (zh) * 2009-06-19 2011-11-09 友达光电股份有限公司 液晶显示器
CN101957525B (zh) * 2009-07-13 2013-07-24 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
TWI402817B (zh) * 2009-09-07 2013-07-21 Au Optronics Corp 移位暫存器電路與其閘極訊號產生方法
BR112012017629A2 (pt) * 2010-02-25 2016-04-12 Sharp Kk dispositivo de exibição
KR101773136B1 (ko) 2010-12-24 2017-08-31 삼성디스플레이 주식회사 게이트 구동회로 및 이를 구비한 표시 장치
CN102708776B (zh) * 2011-06-13 2014-12-24 京东方科技集团股份有限公司 移位寄存器、液晶显示器栅极驱动装置及液晶显示器
KR20130003249A (ko) * 2011-06-30 2013-01-09 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
TWI469150B (zh) * 2011-09-02 2015-01-11 Au Optronics Corp 移位暫存器電路
KR101917765B1 (ko) * 2012-02-13 2018-11-14 삼성디스플레이 주식회사 표시장치를 위한 주사 구동 장치 및 그 구동 방법
CN202443728U (zh) * 2012-03-05 2012-09-19 京东方科技集团股份有限公司 移位寄存器、栅极驱动器及显示装置
CN102750062B (zh) 2012-06-29 2016-02-10 京东方科技集团股份有限公司 一种电容式内嵌触摸屏及显示装置
CN102800289B (zh) * 2012-08-10 2015-02-18 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动装置与显示装置
CN103151011B (zh) * 2013-02-28 2016-04-27 北京京东方光电科技有限公司 一种移位寄存器单元及栅极驱动电路
CN103280200B (zh) 2013-04-22 2015-01-21 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路与显示器件
CN103400559B (zh) * 2013-07-31 2015-05-13 京东方科技集团股份有限公司 显示装置
CN103489422B (zh) * 2013-09-12 2016-02-24 昆山龙腾光电有限公司 栅极驱动电路
JP6128046B2 (ja) 2014-03-31 2017-05-17 ソニー株式会社 実装基板および電子機器
JP2015197543A (ja) 2014-03-31 2015-11-09 ソニー株式会社 実装基板および電子機器
JP2015197544A (ja) 2014-03-31 2015-11-09 ソニー株式会社 実装基板および電子機器
CN103985369B (zh) * 2014-05-26 2017-02-15 深圳市华星光电技术有限公司 阵列基板行驱动电路及液晶显示装置
CN104392701B (zh) * 2014-11-07 2016-09-14 深圳市华星光电技术有限公司 用于氧化物半导体薄膜晶体管的扫描驱动电路
CN104464596A (zh) * 2014-12-22 2015-03-25 合肥鑫晟光电科技有限公司 一种栅极集成驱动电路、显示面板及显示装置
CN104700801B (zh) * 2015-03-24 2016-11-02 深圳市华星光电技术有限公司 Pmos栅极驱动电路
CN105070263B (zh) * 2015-09-02 2017-06-27 深圳市华星光电技术有限公司 Cmos goa电路
CN105096891B (zh) * 2015-09-02 2017-03-29 深圳市华星光电技术有限公司 Cmos goa电路
CN105161063B (zh) 2015-09-14 2018-05-11 深圳市华星光电技术有限公司 一种液晶显示装置的栅极驱动电路
CN105185333B (zh) 2015-09-14 2018-05-11 深圳市华星光电技术有限公司 一种液晶显示装置的栅极驱动电路
TWI556221B (zh) * 2015-10-08 2016-11-01 友達光電股份有限公司 具有靜電放電功能的閘極驅動電路及具有靜電放電功能的閘極驅動方法
CN105161045B (zh) * 2015-10-21 2018-06-29 京东方科技集团股份有限公司 栅极集成驱动电路、其修复方法、显示面板及显示装置
KR20170077941A (ko) 2015-12-28 2017-07-07 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시장치
CN105575329B (zh) * 2016-03-16 2017-12-01 京东方科技集团股份有限公司 移位寄存器及驱动方法、驱动电路、阵列基板及显示装置
CN105609040A (zh) * 2016-03-22 2016-05-25 京东方科技集团股份有限公司 移位寄存单元、移位寄存器及方法、驱动电路、显示装置
CN106097978B (zh) * 2016-08-19 2018-08-03 京东方科技集团股份有限公司 移位寄存单元、移位寄存器、栅极驱动电路和显示装置
CN108428425B (zh) * 2017-02-15 2022-03-08 上海和辉光电股份有限公司 一种扫描驱动电路、移位寄存器及其驱动方法
CN107221295B (zh) * 2017-06-27 2019-04-05 南京中电熊猫平板显示科技有限公司 栅极扫描驱动电路及液晶显示装置
CN109903729B (zh) * 2017-12-08 2024-04-16 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及驱动方法、显示装置
KR102525226B1 (ko) * 2018-07-25 2023-04-25 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시장치
CN108957814B (zh) * 2018-08-29 2021-08-13 南京京东方显示技术有限公司 一种液晶显示装置及电路补偿方法
TWI688928B (zh) * 2019-01-21 2020-03-21 友達光電股份有限公司 閘極驅動電路
CN112997239B (zh) * 2019-08-12 2023-04-18 京东方科技集团股份有限公司 栅极驱动方法、栅极驱动电路和显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2206721A (en) * 1987-07-03 1989-01-11 Philips Electronic Associated Active matrix display device
US5210045A (en) 1987-10-06 1993-05-11 General Electric Company Dual dielectric field effect transistors for protected gate structures for improved yield and performance in thin film transistor matrix addressed liquid crystal displays
JP3501893B2 (ja) * 1996-02-23 2004-03-02 株式会社 沖マイクロデザイン 半導体記憶装置
JP2000155532A (ja) * 1998-11-20 2000-06-06 Hitachi Ltd 表示装置および液晶表示装置
TW466773B (en) * 2000-12-15 2001-12-01 Acer Display Tech Inc Manufacturing method of thin film transistor liquid crystal display
TW543145B (en) * 2001-10-11 2003-07-21 Samsung Electronics Co Ltd A thin film transistor array panel and a method of the same
KR100846464B1 (ko) * 2002-05-28 2008-07-17 삼성전자주식회사 비정질실리콘 박막 트랜지스터-액정표시장치 및 그 제조방법
TWI298478B (en) * 2002-06-15 2008-07-01 Samsung Electronics Co Ltd Method of driving a shift register, a shift register, a liquid crystal display device having the shift register
JP4051237B2 (ja) * 2002-07-30 2008-02-20 株式会社 日立ディスプレイズ 液晶表示装置
TW589612B (en) * 2003-04-16 2004-06-01 Au Optronics Corp Display driving circuit
JP4801329B2 (ja) * 2003-06-18 2011-10-26 株式会社半導体エネルギー研究所 発光装置
KR20050079718A (ko) * 2004-02-06 2005-08-11 삼성전자주식회사 시프트 레지스터와 이를 갖는 표시 장치
KR101080349B1 (ko) * 2004-05-24 2011-11-04 삼성전자주식회사 액정 표시 장치 및 그 제조 방법

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101482635B1 (ko) * 2008-08-01 2015-01-21 삼성디스플레이 주식회사 게이트 구동 회로, 이를 갖는 표시 장치 및 표시 장치의제조 방법
US8310432B2 (en) 2008-08-01 2012-11-13 Samsung Electronics Co., Ltd. Gate driving circuit, display device having the same, and method for manufacturing the display device
US10770020B2 (en) 2009-11-26 2020-09-08 Samsung Display Co., Ltd. Display panel
US9672782B2 (en) 2009-11-26 2017-06-06 Samsung Display Co., Ltd. Display panel
US11900894B2 (en) 2009-11-26 2024-02-13 Samsung Display Co., Ltd. Display panel
US11580926B2 (en) 2009-11-26 2023-02-14 Samsung Display Co., Ltd. Display panel having a gate driver integrated therein
US11100881B2 (en) 2009-11-26 2021-08-24 Samsung Display Co., Ltd. Display panel
US10403221B2 (en) 2009-11-26 2019-09-03 Samsung Display Co., Ltd. Display panel
KR101301500B1 (ko) * 2010-10-29 2013-08-29 청두 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 쉬프트 레지스터 유닛, 게이트 구동 장치 및 액정 디스플레이
US8614661B2 (en) 2010-10-29 2013-12-24 Boe Technology Group Co., Ltd. Shift register unit, gate driving device and liquid crystal display
KR101301556B1 (ko) * 2010-10-29 2013-09-04 청두 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 쉬프트 레지스터 유닛, 게이트 구동 장치 및 액정 디스플레이
US8737560B2 (en) 2010-10-29 2014-05-27 Boe Technology Group Co., Ltd. Shift register unit, gate driving device and liquid crystal display
US9053677B2 (en) 2011-07-05 2015-06-09 Samsung Display Co., Ltd. Gate driving circuit and display panel having the same
US9941307B2 (en) 2012-08-24 2018-04-10 Samsung Display Co., Ltd. Thin-film transistor array substrate with connection node and display device including the same
US9136316B2 (en) 2012-08-24 2015-09-15 Samsung Display Co., Ltd. Thin-film transistor array substrate with connection node and display device including the same
US11264412B2 (en) 2012-08-24 2022-03-01 Samsung Display Co., Ltd. Thin-film transistor array substrate with connection node and display device including the same
US9515647B2 (en) 2014-06-09 2016-12-06 Samsung Display Co., Ltd. Gate circuit and display device using the same
KR20170030609A (ko) * 2014-10-22 2017-03-17 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 산화물 반도체 박막 트랜지스터용 행 구동회로
US9837036B2 (en) 2015-01-20 2017-12-05 Samsung Display Co., Ltd. Gate driving circuit, driving method for gate driving circuit and display panel using the same
KR20160141132A (ko) * 2015-05-28 2016-12-08 삼성디스플레이 주식회사 게이트 구동 회로 및 표시 장치

Also Published As

Publication number Publication date
CN101000417A (zh) 2007-07-18
JP5630937B2 (ja) 2014-11-26
US20070171115A1 (en) 2007-07-26
CN102117607A (zh) 2011-07-06
JP2007188079A (ja) 2007-07-26
CN102117607B (zh) 2013-04-24
KR101115026B1 (ko) 2012-03-06

Similar Documents

Publication Publication Date Title
KR101115026B1 (ko) 게이트 드라이버와 이를 구비한 박막 트랜지스터 기판 및액정 표시 장치
US11598992B2 (en) Active matrix substrate and a liquid crystal display
KR101326246B1 (ko) 표시 장치
KR101201068B1 (ko) 액정 표시 장치 및 그 제조방법
US7129923B2 (en) Active matrix display device
EP0321073A2 (en) Liquid crystal display device
US20040169781A1 (en) Repair method for defects in data lines and flat panel display incorporating the same
TWI546598B (zh) 液晶顯示面板及其製造方法
US8314912B2 (en) Liquid crystal display device
JP2006065327A (ja) 表示基板、これの製造方法及びこれを有する液晶表示装置
KR20050009110A (ko) 표시 장치
KR101696393B1 (ko) 표시 패널
US10254604B2 (en) Liquid crystal display device
US6304305B1 (en) Active matrix liquid crystal display
US8106875B2 (en) Display device
KR20070077680A (ko) 게이트 드라이버 및 이를 포함한 액정 표시 장치
KR100914782B1 (ko) 박막트랜지스터 기판과 이를 이용한 액정표시장치
WO2018181264A1 (ja) アクティブマトリクス基板、及びそれを備えた表示装置
KR20080044073A (ko) 박막 트랜지스터 표시판
KR100965586B1 (ko) 듀얼 게이트 구동방식 액정표시장치 및 이의 제조방법
KR20070079615A (ko) 액정표시장치 및 이의 리페어 방법
KR100897503B1 (ko) 액정표시장치
JPH05150230A (ja) 液晶表示装置
KR20050001777A (ko) 액정표시장치의 ｉｐｔ 검사패드 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 9