TWI556221B - 具有靜電放電功能的閘極驅動電路及具有靜電放電功能的閘極驅動方法 - Google Patents
具有靜電放電功能的閘極驅動電路及具有靜電放電功能的閘極驅動方法 Download PDFInfo
- Publication number
- TWI556221B TWI556221B TW104133200A TW104133200A TWI556221B TW I556221 B TWI556221 B TW I556221B TW 104133200 A TW104133200 A TW 104133200A TW 104133200 A TW104133200 A TW 104133200A TW I556221 B TWI556221 B TW I556221B
- Authority
- TW
- Taiwan
- Prior art keywords
- pull
- electrostatic discharge
- signal
- gate driving
- voltage level
- Prior art date
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
本發明係關於一種具有靜電放電功能的閘極驅動電路及具有靜電放電功能的閘極驅動方法,尤其係關於一種顯示器的具有靜電放電功能的閘極驅動電路及具有靜電放電功能的閘極驅動方法。
在主動式矩陣液晶顯示器(Active Matrix Liquid Crystal Display)中,每個畫素(pixel)單元具有一個薄膜電晶體,其閘極(gate)連接至掃描線,其汲極(drain)與源極(source)則分別連接至資料線與畫素電極。若在某一條掃描線上施加足夠的電壓,會導通那一條掃描線上所有的薄膜電晶體,此時資料線上的信號電壓被寫入對應的畫素中,以控制不同液晶的透光度以控制色彩,從而改變顯示器的顯示畫面。
一般來說,閘極驅動電路可以由面板外連接積體電路(integrated circuit, IC)來完成,或者藉由陣列基板行驅動技術(Gate Driver on Array, GOA)而直接將閘極驅動電路(gate driver circuit)製作在陣列基板上。但是,在實際應用上,顯示器的驅動積體電路(driver integrated circuit, driver IC)往往會受到靜電的影響,而提供錯誤的資料給畫素。一般的閘極驅動電路並無法判斷顯示器是否受到靜電的影響,而照常循序驅動對應掃描線上的薄膜電晶體以更新顯示畫面,使得靜電放電事件發生的下一幀顯示畫面明顯與上一幀不同,而讓使用者察覺到錯誤的畫面。
鑑於上述,本發明旨在揭露一種具有靜電放電功能的閘極驅動電路及具有靜電放電功能的閘極驅動方法以在靜電事件發生於顯示器時,避免讓使用者察覺錯誤的畫面。
本發明提供了一種具有靜電放電功能的閘極驅動電路,包含多個閘極驅動子電路。每一閘極驅動子電路用以產生閘極驅動訊號。每一閘極驅動子電路包含上拉控制模組、上拉模組、下拉控制模組與下拉模組。上拉模組耦接上拉控制模組。下拉模組耦接下拉控制模組。上拉控制模組用以產生上拉控制訊號,並依據第一觸發訊號調整上拉控制訊號的電壓準位。上拉模組依據上拉控制訊號與時脈訊號產生閘極驅動訊號。當上拉控制訊號為高電壓準位時,上拉模組將閘極驅動訊號上拉至高電壓準位。下拉控制模組用以產生下拉控制訊號,並依據第二觸發訊號調整下拉控制訊號的電壓準位。下拉模組依據下拉控制訊號的電壓準位而選擇性地將上拉控制訊號調整至低電壓準位。其中下拉模組更受控於靜電放電訊號。當靜電放電訊號指示靜電放電事件發生時,在靜電放電事件開始後至下一個訊框開始前,下拉模組將上拉控制訊號調整至低電壓準位,而令上拉模組以低電壓準位輸出閘極驅動訊號。
在本發明的一實施例中,下拉模組更包含靜電放電單元。靜電放電單元耦接至上拉控制訊號及靜電放電訊號。當靜電放電訊號指示靜電放電事件發生時,靜電放電單元受控於靜電放電訊號而在發生靜電放電事件的至少一訊框中將上拉控制訊號耦接至低電壓準位。另外,靜電放電單元例如為一N型薄膜電晶體。N型薄膜電晶體包含汲極端、源極端與閘極端。汲極端耦接於上拉控制模組與上拉模組之間,源極端耦接至低電壓準位,閘極端耦接至靜電放電訊號。而且當靜電放電事件發生時,在發生靜電放電事件的至少一訊框中,靜電放電訊號為高電壓準位。靜電放電單元受控於靜電放電訊號而將汲極端導通至源極端。
本發明更提供了一種具有靜電放電功能的閘極驅動方法,適用於閘極驅動電路。所述的閘極驅動電路用以產生多個閘極驅動訊號。閘極驅動電路包含多個閘極驅動子電路,每一閘極驅動子電路包含上拉控制模組、上拉模組、下拉控制模組與下拉模組。上拉控制模組以上拉控制訊號控制上拉模組產生其中一閘極驅動訊號。當上拉控制訊號為高電壓準位,對應的其中一閘極驅動訊號為高電壓準位。閘極驅動方法包含判斷靜電放電訊號是否指示靜電放電事件發生。且當判斷靜電放電訊號指示靜電放電事件發生時,於靜電放電事件開始後至下一個訊框前,調整上拉控制訊號至低電壓準位,以使閘極驅動訊號為低電壓準位。
在本發明的一實施例中,在靜電放電事件結束後的下一個訊框,重送發生靜電放電事件的訊框,以顯示相同的畫面。
綜上所述,本發明提供了一種具有靜電放電功能的閘極驅動電路及閘極驅動方法,在靜電事件發生時停止循序掃描更新畫素,以防止寫入錯誤的畫面資料於畫素單元。並且,在下一個訊框時間中,重送相同的畫面以使顯示畫面不閃爍。藉此,在顯示器發生靜電放電事件的時候,讓使用者無法察覺畫面發生變化。
以上關於本發明的內容及以下關於實施方式的說明係用以示範與闡明本發明的精神與原理,並提供對本發明的申請專利範圍更進一步的解釋。
以下在實施方式中敘述本發明之詳細特徵,其內容足以使任何熟習相關技藝者瞭解本發明之技術內容並據以實施,且依據本說明書所揭露之內容、申請專利範圍及圖式,任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。以下實施例係進一步說明本發明之諸面向,但非以任何面向限制本發明之範疇。
請參照圖1A,圖1A係本發明一實施例中具有靜電放電功能的閘極驅動電路的功能方塊示意圖。具有靜電放電功能的閘極驅動電路1耦接至時脈訊號CLK、靜電放電訊號ESDON與啟動訊號STV,且具有靜電放電功能的閘極驅動電路1係依據時脈訊號CLK、靜電放電訊號ESDON與啟動訊號STV產生閘極驅動訊號G(1)~G(n)。其中,n為一大於1的正整數,啟動訊號STV例如來自閘極驅動積體電路(gate driver integrate circuit, gate driver IC),靜電放電訊號ESDON例如亦來自閘極驅動積體電路,時脈訊號CLK例如來自計數控制暫存器(timer control register, TCON),但均不以此為限。
請再參照圖1B以說明具有靜電放電功能的閘極驅動電路1的實施態樣,圖1B係本發明一實施例中閘極驅動電路的細部功能方塊示意圖。具有靜電放電功能的閘極驅動電路1包含閘極驅動子電路,在圖1A中係繪示有閘極驅動子電路10a、10b,閘極驅動子電路10a、10b分別用以產生閘極驅動訊號G(n)、G(n+2)。所屬技術領域具有通常知識者當可理解具有靜電放電功能的閘極驅動電路1實際上可具有任意多個閘極驅動子電路,以產生任意數量個閘極驅動訊號來驅動對應數量掃描線上的畫素單元。在此並不限制閘極驅動子電路的數量。以下係以閘極驅動子電路10a進行說明閘極驅動子電路的實施態樣。此外,如圖1B所示,圖1B的實施例採用的是1傳2的架構,但實際上本發明所揭露之具有靜電放電功能的閘極驅動電路1亦可適用於單驅動積體電路或雙驅動積體電路的架構。上述僅為舉例示範,實際上並不以此為限。
閘極驅動子電路10a包含上拉控制模組12a、上拉模組14a、下拉控制模組16a與下拉模組18a。上拉模組14a耦接上拉控制模組12a。下拉模組18a耦接下拉控制模組16a。
上拉控制模組12a用以產生上拉控制訊號Q(n),且上拉控制模組12a依據第一觸發訊號選擇性地調整上拉控制訊號Q(n)的電壓準位。如圖所示,對上拉控制模組12a而言,其對應的第一觸發訊號為啟動訊號STV。而對上拉控制模組12b來說,其對應的第一觸發訊號係為閘極驅動訊號G(n)。後續係直接以第一觸發訊號為啟動訊號STV與閘極驅動訊號G(n)的例子進行相關敘述,但並不限制第一觸發訊號的實際來源。在一實施例中,當啟動訊號STV為高電壓準位時,上拉控制模組12a調整上拉控制訊號Q(n)為高電壓準位。在另一實施例中,當啟動訊號STV為低電壓準位時,上拉控制模組12a調整上拉控制訊號Q(n)為高電壓準位。而如圖1B所示,在閘極驅動子電路10b中,上拉控制模組12b係依據閘極驅動訊號G(n)調整上拉控制訊號Q(n+2)的電壓準位。
實際上,上拉控制模組12a、12b依據啟動訊號STV或閘極驅動訊號G(n+2)的何種形態調整上拉控制訊號Q(n)的電壓準位係為所屬技術領域具有通常知識者經詳閱本說明書後可自由設計,在此並不以此為限。
上拉模組14a依據上拉控制訊號Q(n)與時脈訊號CLK產生閘極驅動訊號G(n)。當上拉控制訊號Q(n)為高電壓準位時,上拉模組14a據以將閘極驅動訊號G(n)上拉至高電壓準位,以導通對應掃描線上的薄膜電晶體,從而寫入資料進對應掃描線上的畫素單元。對應地,上拉模組14b依據上拉控制訊號Q(n+2)與時脈訊號CLK產生閘極驅動訊號G(n+2),於此不再重複贅述相關內容。其中,時脈訊號CLK例如來自計數控制暫存器(timer control register, TCON),但並不以此為限。
下拉控制模組16a用以產生下拉控制訊號R(n),並依據第二觸發訊號來調整下拉控制訊號R(n)的電壓準位。在此及後續的實施例中,第二觸發訊號係為隔一級的子閘極驅動電路所產生的閘極驅動訊號G(n+2),然在此並不限制第二觸發訊號的實施態樣。在一實施例中,當閘極驅動訊號G(n+2)為高電壓準位時,下拉控制模組16a調整下拉控制訊號R(n)為高電壓準位。
下拉模組18a依據下拉控制訊號R(n)的電壓準位而選擇性地將上拉控制訊號Q(n)調整至低電壓準位。另一方面,下拉模組18a更受控於靜電放電訊號ESDON。當靜電放電訊號ESDON指示靜電放電事件發生時,在靜電放電事件開始後至下一個訊框開始前,下拉模組18a將上拉控制訊號Q(n)調整至低電壓準位,而令上拉模組14a以低電壓準位輸出閘極驅動訊號G(n)。在一實施例中,當靜電放電訊號ESDON指示靜電放電事件發生時,靜電放電訊號ESDON為高電壓準位。
請參照圖1C以說明下拉模組18a的一種實施態樣,圖1C係本發明圖1B中閘極驅動電路之下拉模組的電路示意圖。在此同樣係舉閘極驅動子電路10a進行說明。在圖1C所對應的實施例中,下拉模組18a具有靜電放電單元182a,靜電放電單元182a耦接至上拉控制訊號Q(n)及靜電放電訊號ESDON。當靜電放電訊號ESDON指示有靜電放電事件發生時,靜電放電單元182a受控於靜電放電訊號ESDON而在發生靜電放電事件的至少一訊框的時間區間中,將上拉控制訊號Q(n)耦接至低電壓準位VGL。藉此,以使上拉模組14a以相應的低電壓準位輸出閘極驅動訊號G(n)。
在圖1C所對應的實施例中,靜電放電單元182a係為一N型薄膜電晶體。其閘極端NG耦接至靜電放電訊號ESDON。其汲極端ND耦接於上拉控制模組與上拉模組之間。換言之,汲極端ND耦接至上拉控制訊號Q(n)。其源極端NS耦接至低電壓準位VGL。當靜電放電訊號ESDON指示有靜電放電事件發生時,靜電放電訊號ESDON為高電壓準位,靜電放電單元182a將汲極端ND導通至源極端NS,而將上拉控制訊號Q(n)導通至低電壓準位VGL。
於實務上上拉控制模組12a、上拉模組14a、下拉控制模組16a、下拉模組18a與靜電放電單元182a可以由多個不同種類的薄膜電晶體以適當的方式連接而成。薄膜電晶體的類型除了如前述的N型薄膜電晶體,亦可為P型薄膜電晶體、氧化銦鎵鋅(indium gallium zinc oxide,IGZO)製成的薄膜電晶體或其他可行之氧化物(Oxide)製成的薄膜電晶體。然上述僅為舉例示範,實際上並不以此為限。
請一併參照圖1A至圖3以說明具有靜電放電功能的閘極驅動電路1的作動方式,圖3係本發明一實施例中閘極驅動電路的時序示意圖。在此係以圖1A~圖1C中的具有靜電放電功能的閘極驅動電路1配合圖2中所繪示的時序示意圖進行說明。在圖1C所對應的實施例中,閘極驅動電路2具有多個閘極驅動子電路以分別產生多個閘極驅動訊號。如圖所示,從第一訊框F1開始以至於靜電放電時間點TESD,閘極驅動訊號G(n)~G(n+2)係依序被調整至高電壓準位,以寫入資料於對應掃描線上的畫素單元。
接著,在靜電放電事件時間點TESD時有靜電放電事件發生,因此原本在第一訊框F1中靜電放電事件時間點TESD後欲寫入畫素單元的資料可能有誤。靜電放電訊號ESDON對應地被調整為高電壓準位,此時具有靜電放電功能的閘極驅動電路1中所有的閘極驅動子電路受控於靜電放電訊號ESDON而分別將閘極驅動訊號G(n)、G(n+1)、G(n+2)…調整至低電壓準位,以防止寫入錯誤資料於畫素單元中。
更詳細地來說,在靜電放電事件時間點TESD的那一刻,閘極驅動訊號G(n+1)、G(n+2)為高電壓準位。具有靜電放電功能的閘極驅動電路1收到靜電放電訊號ESDON而將閘極驅動電壓G(n+1)~G(n+2)及後續的閘極驅動電壓調整至低電壓準位。此時,閘極驅動訊號G(n+1)、G(n+2)係由高電壓準位被拉低至低電壓準位。在圖3中,係以虛線表示閘極驅動訊號G(n+1)、G(n+2)原本應該為高電壓準位的部份。後續的閘極驅動訊號G(n+3)~G(n+7)亦被調整至低電壓準位,更確切地來說,閘極驅動訊號G(n+3)~G(n+7)以及後續的閘極驅動電壓的電壓準位並未被拉高。在圖3中,同樣以虛線表示閘極驅動訊號G(n+6)、G(n+7)原本應為高電壓準位的部份。而在第二訊框F2中,閘極驅動訊號G(n)~G(n+7)又重新依序被調整至高電壓準位。
從顯示畫面的角度來說,由於所述的多個閘極驅動訊號分別對應至不同的掃描線,且如第2圖所示,在靜電放電事件時間點TESD之後,後續的閘極驅動訊號並不再被調整為高電壓準位。因此顯示畫面係更新至閘極驅動訊號G(n+2)所對應掃描線上的畫素單元,而不再繼續更新。換言之,在第一訊框F1中,在閘極驅動訊號G(n+2)後續的閘極驅動訊號所對應的掃描線上的畫素單元並未被更新。直到第二訊框F2,也就是發生靜電放電事件後的下一個訊框,具有靜電放電功能的閘極驅動電路1再重新依序驅動每一掃描線上的畫素單元重新寫入資料。於一實施例中,在第二訊框F2中係將原本在第一訊框F1欲寫入各畫素單元中的資料重新寫入每一畫素單元中。於另一實施例中,在第二訊框F2中係直接寫入原本第二訊框F2的資料於每一畫素單元中。
而於實務上,靜電放電訊號ESDON的高電壓準位可能持續多個訊框。以圖2來說,靜電放電訊號ESDON可能開始於第一訊框F1而結束於第二訊框F2。在這樣的情況中,具有靜電放電功能的閘極驅動電路1直至第二訊框F2結束前都將所述的多個閘極驅動訊號分別調整至低電壓準位。換句話說,顯示畫面在接收到高電壓準位的靜電放電訊號ESDON以至第二訊框F2結束前都未被更新。
對應於上述的閘極驅動電路,本發明更提供了一種閘極驅動方法。所述的閘極驅動方法適用閘極驅動電路,閘極驅動電路用以產生多個閘極驅動訊號。閘極驅動電路包含多個閘極驅動子電路,每一閘極驅動子電路包含上拉控制模組、上拉模組、下拉控制模組與下拉模組。上拉控制模組以上拉控制訊號控制上拉模組產生其中一個閘極驅動訊號。當上拉控制訊號為高電壓準位,對應的其中一個閘極驅動訊號為高電壓準位。所述的閘極驅動方法包含步驟S301、S303。在步驟S301中係判斷靜電放電訊號是否指示靜電放電事件發生。然後在步驟S303中,當判斷靜電放電訊號指示靜電放電事件發生時,於靜電放電事件開始後至下一個訊框前,調整上拉控制訊號至一低電壓準位,以使閘極驅動訊號為低電壓準位。
而在一實施例中,當靜電放電訊號持續多個訊框時,在最後一個訊框結束前,調整上拉控制訊號至低電壓準位。在另一實施例中,在靜電放電事件結束後的下一個訊框,重送發生靜電放電事件的訊框,以顯示相同的畫面。
綜上所述,本發明提供了一種具有靜電放電功能的閘極驅動電路及具有靜電放電功能的閘極驅動方法。在靜電事件發生的任意時間點,停止循序掃描更新畫素,以防止寫入錯誤的畫面資料於畫素單元,從而防止顯示畫面因為靜電放電事件而產生明顯的變化。並且,在靜電放電事件結束後的下一個訊框時間中,重送相同的畫面,以使顯示畫面有延續性而不閃爍。藉此,在顯示器發生靜電放電事件的時候,讓顯示畫面受到靜電放電事件的影響極小,並讓使用者無法察覺顯示畫面發生變化。
雖然本發明以前述之實施例揭露如上,然其並非用以限定本發明。在不脫離本發明之精神和範圍內,所為之更動與潤飾,均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。
1‧‧‧具有靜電放電功能的閘極驅動電路
10a、10b‧‧‧閘極驅動子電路
12a、12b‧‧‧上拉控制模組
14a、14b‧‧‧上拉模組
16a、16b‧‧‧下拉控制模組
18a、18b‧‧‧下拉模組
182a‧‧‧靜電放電單元
CLK‧‧‧時脈訊號
ESDON‧‧‧靜電放電訊號
F1‧‧‧第一訊框
F2‧‧‧第二訊框
G(1)、G(2)、G(n-1)、G(n)、G(n+1)、G(n+2)、G(n+4)、G(n+6)、G(n+7) ‧‧‧閘極驅動訊號
ND‧‧‧汲極端
NG‧‧‧閘極端
NS‧‧‧源極端
Q(n)、Q(n+2)‧‧‧上拉控制訊號
R(n)、R(n+2)‧‧‧下拉控制訊號
STV‧‧‧啟動訊號
TESD‧‧‧靜電放電事件時間點
VGL‧‧‧低電壓準位
10a、10b‧‧‧閘極驅動子電路
12a、12b‧‧‧上拉控制模組
14a、14b‧‧‧上拉模組
16a、16b‧‧‧下拉控制模組
18a、18b‧‧‧下拉模組
182a‧‧‧靜電放電單元
CLK‧‧‧時脈訊號
ESDON‧‧‧靜電放電訊號
F1‧‧‧第一訊框
F2‧‧‧第二訊框
G(1)、G(2)、G(n-1)、G(n)、G(n+1)、G(n+2)、G(n+4)、G(n+6)、G(n+7) ‧‧‧閘極驅動訊號
ND‧‧‧汲極端
NG‧‧‧閘極端
NS‧‧‧源極端
Q(n)、Q(n+2)‧‧‧上拉控制訊號
R(n)、R(n+2)‧‧‧下拉控制訊號
STV‧‧‧啟動訊號
TESD‧‧‧靜電放電事件時間點
VGL‧‧‧低電壓準位
圖1A係本發明一實施例中具有靜電放電功能的閘極驅動電路的功能方塊示意圖。 圖1B係本發明一實施例中具有靜電放電功能的閘極驅動電路的細部功能方塊示意圖。 圖1C係本發明圖1B中具有靜電放電功能的閘極驅動電路之下拉模組的電路示意圖。 圖2係本發明一實施例中具有靜電放電功能的閘極驅動電路的時序示意圖。 圖3係本發明一實施例中具有靜電放電功能的閘極驅動方法的流程示意圖。
1‧‧‧具有靜電放電功能的閘極驅動電路
10a、10b‧‧‧閘極驅動子電路
12a、12b‧‧‧上拉控制模組
14a、14b‧‧‧上拉模組
16a、16b‧‧‧下拉控制模組
18a、18b‧‧‧下拉模組
CLK‧‧‧時脈訊號
ESDON‧‧‧靜電放電訊號
G(n)、G(n+2)、G(n+4)‧‧‧閘極驅動訊號
Q(n)、Q(n+2)‧‧‧上拉控制訊號
R(n)、R(n+2)‧‧‧下拉控制訊號
STV‧‧‧第一觸發訊號
Claims (8)
- 一種具有靜電放電功能的閘極驅動電路,包含多個閘極驅動子電路,每一該閘極驅動子電路用以產生一閘極驅動訊號,每一該閘極驅動子電路包含:一上拉控制模組,用以產生一上拉控制訊號,並依據一第一觸發訊號調整該上拉控制訊號的電壓準位;一上拉模組,耦接該上拉控制模組,依據該上拉控制訊號與一時脈訊號產生該閘極驅動訊號,當該上拉控制訊號為一高電壓準位時,該上拉模組據以將該閘極驅動訊號上拉至該高電壓準位; 一下拉控制模組,用以產生一下拉控制訊號,並依據一第二觸發訊號調整該下拉控制訊號的電壓準位;以及一下拉模組,耦接該下拉控制模組,依據該下拉控制訊號的電壓準位而選擇性地將該上拉控制訊號調整至一低電壓準位;其中該下拉模組更受控於一靜電放電訊號,當該靜電放電訊號指示一靜電放電事件發生時,在該靜電放電事件開始後至下一個訊框開始前,該下拉模組將該上拉控制訊號調整至該低電壓準位,而令該上拉模組以該低電壓準位輸出該閘極驅動訊號。
- 如請求項1所述的具有靜電放電功能的閘極驅動電路,其中當該靜電放電訊號持續多個訊框時,在最後一個訊框結束前,該下拉模組將該上拉控制訊號調整至該低電壓準位。
- 如請求項1所述的具有靜電放電功能的閘極驅動電路,其中該下拉模組更包含一靜電放電單元,該靜電放電單元耦接至該上拉控制訊號及該靜電放電訊號,當該靜電放電訊號指示該靜電放電事件發生時,該靜電放電單元受控於該靜電放電訊號而在發生該靜電放電事件的該至少一訊框中將該上拉控制訊號耦接至該低電壓準位。
- 如請求項3所述的具有靜電放電功能的閘極驅動電路,其中該靜電放電單元係為一N型薄膜電晶體,該N型薄膜電晶體包含一汲極端、一源極端與一閘極端,該汲極端耦接於該上拉控制模組與該上拉模組之間,該源極端耦接至該低電壓準位,該閘極端耦接至該靜電放電訊號。
- 如請求項4所述的具有靜電放電功能的閘極驅動電路,其中當該靜電放電事件發生時,在發生該靜電放電事件的該至少一訊框中,該靜電放電訊號為該高電壓準位,該靜電放電單元受控於該靜電放電訊號而將該汲極端導通至該源極端。
- 一種具有靜電放電功能的閘極驅動方法,適用於一閘極驅動電路,該閘極驅動電路用以產生多個閘極驅動訊號,該閘極驅動電路包含多個閘極驅動子電路,每一該閘極驅動子電路包含一上拉控制模組、一上拉模組、一下拉控制模組與一下拉模組,該上拉控制模組以一上拉控制訊號控制該上拉模組產生其中一該閘極驅動訊號,當該上拉控制訊號為一高電壓準位,對應的其中一該閘極驅動訊號為該高電壓準位,該閘極驅動方法包含:判斷一靜電放電訊號是否指示一靜電放電事件發生;以及當判斷該靜電放電訊號指示該靜電放電事件發生時,於該靜電放電事件開始後至下一個訊框前,調整該上拉控制訊號至一低電壓準位,以使該些閘極驅動訊號為該低電壓準位。
- 如請求項6所述的具有靜電放電功能的閘極驅動方法,其中當該靜電放電訊號持續多個訊框時,在最後一個訊框結束前,調整該上拉控制訊號至該低電壓準位。
- 如請求項6所述的具有靜電放電功能的閘極驅動方法,其中在該靜電放電事件結束後的下一個訊框,重送發生該靜電放電事件的訊框,以顯示相同的畫面。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104133200A TWI556221B (zh) | 2015-10-08 | 2015-10-08 | 具有靜電放電功能的閘極驅動電路及具有靜電放電功能的閘極驅動方法 |
CN201510873483.0A CN105304054B (zh) | 2015-10-08 | 2015-12-02 | 具有静电放电功能的栅极驱动电路及栅极驱动方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104133200A TWI556221B (zh) | 2015-10-08 | 2015-10-08 | 具有靜電放電功能的閘極驅動電路及具有靜電放電功能的閘極驅動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI556221B true TWI556221B (zh) | 2016-11-01 |
TW201714159A TW201714159A (zh) | 2017-04-16 |
Family
ID=55201229
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104133200A TWI556221B (zh) | 2015-10-08 | 2015-10-08 | 具有靜電放電功能的閘極驅動電路及具有靜電放電功能的閘極驅動方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN105304054B (zh) |
TW (1) | TWI556221B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI688930B (zh) * | 2019-02-11 | 2020-03-21 | 友達光電股份有限公司 | 電子裝置與驅動方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105869601B (zh) * | 2016-06-22 | 2019-05-03 | 京东方科技集团股份有限公司 | 栅极驱动方法和电路以及包括栅极驱动电路的显示装置 |
CN107452350B (zh) * | 2017-08-17 | 2019-12-03 | 京东方科技集团股份有限公司 | 栅极驱动装置和显示面板 |
CN109559688A (zh) * | 2017-09-26 | 2019-04-02 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极驱动电路以及控制方法 |
CN209401289U (zh) * | 2019-01-23 | 2019-09-17 | 北京京东方技术开发有限公司 | 驱动单元、栅极驱动电路、阵列基板及显示装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007188079A (ja) * | 2006-01-10 | 2007-07-26 | Samsung Electronics Co Ltd | ゲートドライバー、これを備えた薄膜トランジスター基板及び液晶表示装置 |
TW201035940A (en) * | 2009-03-17 | 2010-10-01 | Au Optronics Corp | High-reliability gate driving circuit |
TW201218632A (en) * | 2010-10-27 | 2012-05-01 | Au Optronics Corp | Shift register and touch device |
TW201301229A (zh) * | 2011-06-17 | 2013-01-01 | Au Optronics Corp | 顯示面板及其閘極驅動電路以及閘極驅動電路驅動方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103226981B (zh) * | 2013-04-10 | 2015-09-16 | 京东方科技集团股份有限公司 | 一种移位寄存器单元及栅极驱动电路 |
-
2015
- 2015-10-08 TW TW104133200A patent/TWI556221B/zh not_active IP Right Cessation
- 2015-12-02 CN CN201510873483.0A patent/CN105304054B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007188079A (ja) * | 2006-01-10 | 2007-07-26 | Samsung Electronics Co Ltd | ゲートドライバー、これを備えた薄膜トランジスター基板及び液晶表示装置 |
TW201035940A (en) * | 2009-03-17 | 2010-10-01 | Au Optronics Corp | High-reliability gate driving circuit |
TW201218632A (en) * | 2010-10-27 | 2012-05-01 | Au Optronics Corp | Shift register and touch device |
TW201301229A (zh) * | 2011-06-17 | 2013-01-01 | Au Optronics Corp | 顯示面板及其閘極驅動電路以及閘極驅動電路驅動方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI688930B (zh) * | 2019-02-11 | 2020-03-21 | 友達光電股份有限公司 | 電子裝置與驅動方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201714159A (zh) | 2017-04-16 |
CN105304054B (zh) | 2017-11-21 |
CN105304054A (zh) | 2016-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10572038B2 (en) | Shift register unit, drive method thereof, gate drive device, and display device | |
TWI552130B (zh) | 顯示裝置及其閘極移位暫存器的初始化方法 | |
CN108766380B (zh) | Goa电路 | |
TWI556221B (zh) | 具有靜電放電功能的閘極驅動電路及具有靜電放電功能的閘極驅動方法 | |
US8232941B2 (en) | Liquid crystal display device, system and methods of compensating for delays of gate driving signals thereof | |
TWI536353B (zh) | Liquid crystal display device and driving method thereof | |
TWI483236B (zh) | 液晶顯示器及其驅動方法 | |
KR101622896B1 (ko) | 표시 장치 및 그 구동 방법 | |
US9666140B2 (en) | Display device and method for driving same | |
KR101264709B1 (ko) | 액정표시장치 및 이의 구동방법 | |
US20100109996A1 (en) | Method of driving a gate line, gate drive circuit for performing the method and display apparatus having the gate drive circuit | |
TW200405235A (en) | Shift register and liquid crystal display having the same | |
KR20060097819A (ko) | 쉬프트 레지스터 및 이를 구비한 표시 장치 | |
US10706804B2 (en) | Shift register, image display including the same, and method of driving the same | |
US10825414B2 (en) | Scanning signal line drive circuit, display device provided with same, and drive method for scanning signal line | |
KR20150069317A (ko) | 중첩된 펄스들을 출력하는 게이트 드라이버 회로 | |
US20120176359A1 (en) | Driving device and driving method for liquid crystal display | |
KR20130107912A (ko) | 액정표시장치의 레벨 시프터 | |
US20160343291A1 (en) | Array substrate and driving method thereof and display apparatus | |
JP2011085680A (ja) | 液晶表示装置、走査線駆動回路および電子機器 | |
KR20180057975A (ko) | 쉬프트 레지스터, 이를 포함한 영상 표시장치 및 그 구동방법 | |
TWI559279B (zh) | 移位暫存器電路及其操作方法 | |
US10796655B2 (en) | Display device | |
KR102015848B1 (ko) | 액정표시장치 | |
JP2010002812A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |