JP2010002812A - 液晶表示装置 - Google Patents

Abstract

【課題】走査信号の波形を改善した液晶表示装置。
【解決手段】走査線駆動回路は、走査線ｇ１〜ｇｍの前部入力端Ｖ１〜Ｖｍからオン電圧Ｖｐを選択期間に供給しオフ電圧Ｖｃを非選択期間に供給する。走査線の末端部Ｅ１〜Ｅｍには補助駆動回路１００が設けられる。補助走査線は、オン電圧に対応する第１の電圧Ｖ１とオフ電圧に対応する第２の電圧Ｖ２からなる方形波交流電圧信号を補助駆動回路に供給する。そして、補助駆動回路が選択期間に方形波交流電圧信号の第１の電圧を末端部から走査線に印加する。このような構成によれば、走査線の末端部に補助駆動回路を設けて方形波交流電圧信号を供給するだけの簡単な構成で走査信号の立ち上がりの波形を改善することができる。また、補助駆動回路が、走査信号がオン電圧からオフ電圧に遷移するタイミングで第２の電圧を走査線に印加することで走査信号の立ち下がりの波形を改善することができる。
【選択図】図２

Description

本発明は、液晶表示装置の走査信号の波形を改善する技術に関する。

液晶表示装置は、アレイ・セル基板とこれを駆動する走査線駆動回路およびデータ線駆動回路などを含んで構成される。アクティブ・マトリクス方式の液晶表示装置は、アレイ基板に複数の走査線とデータ線が直交する方向に配置され、それぞれの交差部分に薄膜トランジスタ（ＴＦＴ）および画素電極が配置される。ＴＦＴのドレインは画素電極に接続され、ソースはデータ線に接続され、ゲートは走査線に接続される。また、画素電極と所定の間隔で対向電極（共通電極）が設けられ、画素電極と対向電極との間に液晶層が配置されて画素容量が形成される。

データ線が画素容量に所定量の電荷を蓄積してデータを書き込む際には、選択された１つの走査線に所定のパルス幅の走査信号が供給されてそこに接続された複数のＴＦＴが同時にオン状態になり、それぞれのデータ線から対応する画素容量に階調電圧が供給される。ＴＦＴは走査信号が閾値を越えている間だけオン状態になり、その間にデータ線から流れ込んだ電荷が画素容量に蓄積される。線順次走査方式では、走査線駆動回路が同様の手順で隣接する走査線に順番に走査信号を供給して各画素容量にデータを書き込む。

そして画素容量に蓄積した電荷により液晶層には電界が発生し、液晶層の光透過率が変化して所定の画像を表示することができるようになる。ここで、走査線に供給する走査信号を走査線の一端に設けた走査線駆動回路から供給する方法がある。その場合、走査線の抵抗および浮遊容量などで構成される分布定数回路に基づいて、走査線の末端部ではパルス波形の立ち上がり時間および立ち下がり時間に遅れが生じる。結果として、１つの走査線に接続された複数のＴＦＴの中で、走査線駆動回路に近い部分に接続されたＴＦＴと末端部に近い部分に接続されたＴＦＴの間に、選択期間に対してオン状態になっている時間および位相に差が生じて、画素容量にデータ線から供給された階調電圧に対応した電荷が均一に蓄積されなくなり画像品質が低下する。

このような問題は、液晶パネルが大型化して走査線の長さが長くなるほど、また、画素の開口率を大きくするために走査線のパターンを細くするほど顕著になる。走査信号の波形の鈍りまたは歪みに起因する問題を解決するために、特許文献１は、走査線左駆動回路と走査線右駆動回路を設けて、走査線の両側から同時に駆動することで横方向輝度差を解消した両端同時駆動方式の液晶パネルを開示する。しかし、この技術では、走査線駆動回路を１つ追加する必要があるため、そのコストが２倍になるという問題があり、さらに、追加した走査線駆動回路のためのスペースが必要となる。

特許文献２は、走査線駆動回路を片側にだけ設け、走査線に選択電圧が印加されたことを検知する微分回路と、走査線の終端に接続されたＦＥＴを含んだ電気光学装置を開示する。ＦＥＴには、選択電圧が供給されており、走査線駆動回路から走査線に選択電圧が印加されると微分回路がそれを検知してＦＥＴをオン状態にすることで擬似的に両端給電を実現する。その結果走査線には、終端側からも選択電圧が供給されるため走査線駆動回路から選択電圧が印加される際の波形鈍りを改善することができる。
特開平１１−２９５６９６号公報 特開２００６−１６２８２８号公報

特許文献２に記載の発明では、走査線駆動回路から選択電圧を印加する際の波形鈍りは改善されるが、走査線の終端に配置したＦＥＴが選択電圧と同期してオフ状態にならないため、必ずしもデータ信号通りの表示画像を得ることができなかった。また、微分回路や終端の電源回路にｎチャネル形のトランジスタとｐチャネル形のトランジスタを使用するために、画素トランジスタにアモルファス・シリコン（非結晶シリコン）形のＴＦＴ（ａ−Ｓｉ形ＴＦＴ）を採用するアレイ基板の中に、同じフォトリソグラフィの半導体プロセスで必要な回路を形成することができなかった。

そこで本発明の目的は、走査線駆動回路を片側にだけ配置して走査信号の波形を改善した液晶表示装置を提供することにある。さらに本発明の目的は、簡単な回路で走査信号の波形を改善した液晶表示装置を提供することにある。さらに本発明の目的は、画素トランジスタと同じ半導体製造プロセスでアレイ基板に形成することができる補助駆動回路で走査信号の波形を改善した液晶表示装置を提供することにある。さらに本発明の目的は、そのような液晶表示装置における走査線への走査信号の供給方法およびそのような液晶表示装置を含む画像表示システムを提供することにある。

本発明は、アクティブ・マトリクス駆動方式の液晶表示装置において片側駆動方式を維持しながら走査信号の波形を改善する。走査線駆動回路は、走査線の前部入力端から画素トランジスタをオン状態にするオン電圧を選択期間に供給し、画素トランジスタをオフ状態にするオフ電圧を非選択期間に供給する。走査線駆動回路が接続される走査線の前部入力端に対して反対側に位置する末端部には補助駆動回路が設けられる。補助走査線は、オン電圧に対応する第１の電圧とオフ電圧に対応する第２の電圧からなる方形波交流電圧信号を補助駆動回路に供給する。そして、補助駆動回路が選択期間に方形波交流電圧信号の第１の電圧を末端部から走査線に印加する。このような構成によれば、走査線の末端部に補助駆動回路を設けて方形波交流電圧信号を供給するだけの簡単な構成で走査信号の立ち上がりの波形を改善することができる。また、補助駆動回路が、走査信号がオン電圧からオフ電圧に遷移するタイミングで第２の電圧を走査線に印加することで走査信号の立ち下がりの波形を改善することができる。

補助駆動回路には非選択期間にも、方形波交流電圧信号が印加される。補助駆動回路は、非選択期間に第１の電圧により走査線の電圧が画素トランジスタの閾値を超えないように方形波交流電圧信号が走査線に与える電圧の影響を抑制することで、非選択期間における画像品質の劣化を防ぐことができる。方形波交流電圧信号の周期は、選択期間の２倍が望ましい。また、補助走査線は、奇数行の走査線と偶数行の走査線に対して位相が半周期シフトした方形波交流電圧信号を供給することで簡単に線順次走査方式に対応することができる。方形波交流電圧信号の第１の電圧は走査信号のオン電圧と同じであっても、それ以上であってもよい。第１の電圧が高いほど走査信号の立ち上がり時の波形改善効果が高くなる。方形波交流電圧信号の第２の電圧は、オフ電圧に等しくすることができる。補助駆動回路および補助走査線を、画素トランジスタが形成されるアレイ基板に形成すれば、波形改善のためにアレイ・セル基板の周囲に追加のスペースを設ける必要がなくなりさらに製造コストも低下する。

補助駆動回路をゲートが走査線に接続されたｎチャネル形のＴＦＴだけで構成すれば、ａ−Ｓｉ形ＴＦＴのアレイ基板に同一の半導体プロセスで形成することができる。複数個のＴＦＴが直列になるように相互のドレインとソースを接続して方形波交流電圧信号を走査線に印加することで、走査信号の波形を改善するとともに、非選択期間において走査線が画素トランジスタの閾値を越える電圧に到達することを抑制することができる。直列に接続するＴＦＴの個数は好ましくは２個である。補助駆動回路は、ＴＦＴのオフ電流またはリーク電流を利用することで、画素トランジスタがｎチャネル形の場合にも適用することができる。

補助駆動回路は、走査信号がオン電圧に遷移することに応答してオン状態になり、走査信号がオフ電圧に遷移することに応答してオフ状態になるスイッチ素子で構成することができる。この場合は、スイッチ素子の抵抗はオン状態のときに小さくなり、オフ状態のときに大きくなるので、方形波交流電圧信号を走査線に有効に印加することができるため一層の波形改善効果を得ることができ、かつ、非選択期間に走査線の電圧が方形波交流電圧信号の影響で変動することがなくなる。補助駆動回路は、画素トランジスタがｎチャネル形の薄膜トランジスタのときには、ｐチャネル形の薄膜トランジスタを含んで構成することができる。

本発明により、走査線駆動回路を片側にだけ配置して走査信号の波形を改善した液晶表示装置を提供することができた。さらに本発明により、簡単な回路で走査信号の波形を改善した液晶表示装置を提供することができた。さらに本発明により、画素トランジスタと同じ半導体製造プロセスでアレイ基板に形成することができる補助駆動回路で走査信号の波形を改善した液晶表示装置を提供することができた。さらに本発明により、そのような液晶表示装置における走査線への走査信号の供給方法およびそのような液晶表示装置を含む画像表示システムを提供することができた。

［液晶表示装置の構成］
図１は、本実施形態にかかるアクティブ・マトリクス方式の液晶表示装置の全体構成を示すブロック図である。液晶表示装置１０は、アレイ・セル基板１１、データ線駆動回路１３、走査線駆動回路１５、電源回路１７、および信号処理回路１９を含み、さらに図示しないバックライトおよびバックライト駆動回路を含んで構成されている。信号処理回路１９は、ライン６５を通じて画像表示システムの画像データ生成回路から入力された画像信号から、データ線駆動回路１３、走査線駆動回路１５を制御する信号を生成してそれらに転送し、電源回路に共通電極線６３および蓄積容量線６１の電圧を制御する信号を転送する。電源回路１７は、データ線駆動回路１３、走査線駆動回路１５、および信号処理回路１９などに電源を供給する。電源回路１７は、さらに蓄積容量線６１および共通電極線６３を所定の電圧に設定する。

アレイ・セル基板１１は、アレイ基板と、アレイ基板に対向して所定の間隔で配置されたカラー・フィルタ基板と、アレイ基板とカラー・フィルタ基板との間に挟まれた液晶層で構成されている。アレイ基板には、所定の間隔で隣接するｎ本のデータ線ｄ１〜ｄｎとｍ本の走査線ｇ１〜ｇｍが直交して配置され、データ線と走査線が交差する領域の近くにはそれぞれ同一構造の画素領域が形成されており、アレイ基板はｎ×ｍの画素マトリクスを構成している。１つの画素領域は、画素トランジスタ５１、画素容量５３、および蓄積容量５５で構成されている。

データ線ｄｎと走査線ｇ１が直交する近辺の画素領域で画素マトリクスの全体を代表して説明すると、画素トランジスタ５１は、ゲートが走査線ｇ１に接続され、ドレインがデータ線ｄｎに接続されている。画素トランジスタ５１は、ｎチャネルのａ−Ｓｉ形ＴＦＴである。画素トランジスタ５１のソースは、画素容量５３を形成する一方の画素電極と蓄積容量５５の一方の電極に接続される。画素電極は、インジウム・スズ酸化物(ITO:Indium-tin-oxide) で形成された透明な電極である。蓄積容量５５はアレイ基板に形成されて他方の電極がアレイ基板に形成された蓄積容量線６１に接続される。画素容量５３を形成する他方の共通電極はＩＴＯで形成され、カラー・フィルタ基板の表面全体に渡って形成される。図１では共通電極を共通電極線６３で表している。

各走査線ｇ１〜ｇｍの末端には、補助駆動回路１００が接続されている。補助駆動回路１００の構成については後に詳しく説明する。補助駆動回路１００および補助走査線５７、５９は、アレイ基板に形成される。奇数行の走査線に接続された補助駆動回路１００は補助走査線５７を通じて走査線駆動回路１５に接続され、偶数行の走査線に接続された補助駆動回路１００は補助走査線５９を通じて走査線駆動回路１５に接続される。データ線ｄ１〜ｄｎはデータ線駆動回路１３に接続され、走査線ｇ１〜ｇｍは走査線駆動回路１５に接続される。データ線駆動回路１３と走査線駆動回路１５は、ＴＡＢ（Tape Automated Bonding）法によりＦＰＣ（Flexible Printed Circuit）上にパターン形成されたリード線で、データ線ｄ１〜ｄｎ、走査線ｇ１〜ｇｍ、電源回路１７、および信号処理回路１９に接続される。

液晶表示装置１０は線順次走査方式を採用している。走査線駆動回路１５は画素トランジスタ５１をオン状態にするために、１水平走査期間ごとに順番に走査線ｇ１〜ｇｍにパルス状の走査信号を印加して選択する。選択された特定の走査線に走査信号が印加されている１水平走査期間を選択期間Ｈｔということにする。走査線駆動回路１５は、選択期間Ｈｔの間、走査線に画素トランジスタ５１をオン状態にするオン電圧の走査信号を印加する。そしてオン電圧の走査信号が印加された走査線に接続された画素トランジスタは、それぞれのゲート・ソース間の電圧が閾値電圧を超えた時点でオン状態になる。走査線駆動回路１５は、ある走査線に対する選択期間が終了すると、当該走査線の電圧をオフ電圧に遷移させて画素トランジスタ５１をオフ状態にする。走査線ｇ１〜ｇｍがオフ電圧の状態になっている期間を非選択期間Ｈｎということにする。

データ線駆動回路１３は、走査線駆動回路１５と同期して動作し、１水平走査期間の間各画素容量５３に輝度値に対応するデータ電圧を印加する。データ電圧は、選択期間Ｈｔの間だけ選択された走査線に接続された画素トランジスタ５１のドレインに印加され、データ電圧の値をデータ電圧が印加されている時間に応じた量の電荷画素容量５３に蓄積される。したがって、もし、ひとつの走査線に接続される複数の画素トランジスタがオン状態になる期間が選択期間Ｈｔに対してバラツキがあると、画像データを忠実に表示することができなくなり走査線方向に輝度ムラが生じてしまう。

［補助駆動回路と補助走査信号］
図２は、走査線ｇ１〜ｇｍにおける走査信号の電圧波形の歪みを改善する方法を説明する図である。図３は、走査線の電圧波形の歪みを説明する図である。図２（Ａ）は走査線および補助駆動回路１００の等価回路で、図２（Ｂ）は走査線の前部入力端および後部入力端に印加する走査信号と補助走査信号の波形を示す図である。図２（Ａ）に示すように、走査線ｇ１〜ｇｍは抵抗Ｒｇと浮遊容量Ｃｇの分布定数回路で表すことができる。各走査線ｇ１〜ｇｍの前部入力端Ｖ１〜Ｖｍは走査線駆動回路１５に接続されている。各前部入力端Ｖ１〜Ｖｍの反対側に位置する走査線ｇ１〜ｇｍの末端部Ｅ１〜Ｅｍには、それぞれ補助駆動回路１００が接続されている。大型の液晶表示装置では走査線ｇ１〜ｇｍの長さが長くなり、また、画素密度を向上させるときには走査線ｇ１〜ｇｍの幅も狭くなる。その結果、走査線の抵抗Ｒｇは一層大きくなる。浮遊容量Ｃｇは、画素トランジスタ５１のゲート・ドレイン間容量、ゲート・ソース間容量を含み画素密度の増大や画素マトリクスの大型化により大きくなる。

いま、走査線駆動回路１５は、図２（Ｂ）に示すように走査線ｇ１〜ｇｍの前部入力端Ｖ１〜Ｖｍから線順次走査方式で、選択期間Ｈｔに相当するパルス幅の走査信号Ｐ１〜Ｐｍを順番に印加していく。走査信号の大きさは、オフ電圧Ｖｃとオン電圧Ｖｐの電位差に相当する。走査線ｇ１が選択されたときに走査信号Ｐ１はオフ電圧Ｖｃからオン電圧Ｖｐに遷移し、選択期間Ｈｔの間オン電圧Ｖｐを維持し、その後オフ電圧Ｖｃに遷移する。走査信号Ｐ１がオフ電圧に遷移するタイミングでは走査線ｇ２が選択されてオン電圧Ｖｐに遷移するといったように順番に走査線ｇ１〜ｇｍが選択される。

走査線ｇｍに対する走査信号Ｐｍの印加が終了すると、走査線ｇ１に対して走査信号Ｐ１が印加されるといったように同じ動作が繰り返される。走査線ｇ１から走査線ｇｍまで走査信号が印加される期間をフレーム期間または垂直走査期間Ｖｔという。ある走査線について選択期間Ｈｔの終了のタイミングからつぎのフレーム期間における新たな選択期間Ｈｔの開始のタイミングまでの期間は、当該走査線に走査信号が印加されない非選択期間Ｈｎである。

図２（Ａ）に示したような分布定数回路の走査線ｇ１にオン電圧Ｖｐとオフ電圧Ｖｃのパルス状の走査信号Ｐ１を印加すると、抵抗と浮遊容量の影響を受けない前部入力端Ｖ１には、図３（Ａ）に示すように走査線駆動回路１５から供給された走査信号Ｐ１によりパルス状の電圧が発生する。前部入力端Ｖ１では走査信号Ｐ１と同じ時刻ｔ０で走査線ｇ１の電位がオン電圧Ｖｐまで遷移し、選択期間Ｈｔが終了すると走査信号Ｐ１とほぼ同じ時刻ｔで走査線ｇ１の電位がオフ電圧Ｖｃまで遷移する。

しかし、前部入力端Ｖ１から遠いデータ線ｄｎの近くの末端部Ｅ１では、走査信号Ｐ１が時刻ｔ０でオン電圧Ｖｐに遷移する立ち上がり時に電位が上昇するまでの時間に遅れが生じ、時刻ｔ１でオフ電圧Ｖｃに遷移する立ち下がり時に電位が下降するまでの時間にも遅れが生じるために図３（Ｂ）に示すような波形になる。このような波形の歪みは、前部入力端Ｖ１から遠い末端部Ｅ１に近い位置ほど大きくなる。

ｎチャネル型の画素トランジスタ５１は、ゲートとソースの間の電圧が閾値電圧を超えた時点でオン状態になり、閾値より下がった時点でオフ状態になるため、画素トランジスタ５１は末端部Ｅ１に近づくほど走査信号Ｐ１の位相が遅れた動作をするようになる。データ線ｄ１〜ｄｎには、選択期間Ｈｔに同期してデータ電圧が印加されるが、走査信号の歪みによりデータ電圧が印加されている期間に画素トランジスタ５１がオンになっていなかったり、選択期間Ｈｔが終了してデータ信号がゼロになっても画素トランジスタ５１がオフになっていなかったりして、データ電圧を正しく反映した画素容量５３の充電が行われなくなる。別の見方をすれば、１水平走査期間内に、走査信号の位相のズレがない前部入力端Ｖ１側の画素トランジスタ５１と、位相のズレがある末端部Ｅ１側の画素トランジスタ５１のスイッチングを行う必要があるが、位相のズレの分だけ１水平走査期間よりも画素トランジスタ５１のオン期間を短くしなければならない。このオン期間短縮の影響は画面サイズの大型化や高精細化につれて増大する。

この問題を解消するために、本実施の形態では、各走査線ｇ１〜ｇｍの末端部Ｅ１〜Ｅｍに、それぞれ後部入力端Ｖａ１〜Ｖａｍに連絡した補助駆動回路１００を接続する。代表的な奇数行の走査線ｇ１、ｇ３に連絡する後部入力端Ｖａ１、Ｖａ３は、補助走査線５７を通じて走査線駆動回路１５に接続され、代表的な偶数行の走査線ｇ２、ｇｍに連絡する後部入力端Ｖａ２、Ｖａｍは、補助走査線５９を通じて走査線駆動回路１５に接続される。走査線駆動回路１５は、走査信号Ｐ１の立ち上がりのタイミングと位相が一致した補助走査信号Ｖｏ、Ｖｅを生成する。

補助駆動回路１５が生成する補助走査信号Ｖｏ、Ｖｅは、それぞれ第１の電圧Ｖ１と第２の電圧Ｖ２からなる交流の方形波交流電圧信号である。第１の電圧Ｖ１および第２の電圧の周期はそれぞれ選択期間Ｈｔに等しく、方形波交流電圧信号の周期は選択期間Ｈｔの２倍になっている。第１の電圧Ｖ１はオン電圧Ｖｐに対応し、第２の電圧Ｖ２はオフ電圧Ｖｃに対応する。本実施の形態では、第１の電圧Ｖ１とオン電圧Ｖｐの大きさを等しくし、第２の電圧Ｖ２とオフ電圧Ｖｃの大きさを等しくしている。補助走査信号Ｖｏ、Ｖｅは、奇数行の走査線ｇ１、ｇ３に印加する補助走査信号Ｖｏと、偶数行の走査線ｇ２、ｇｍに印加する補助走査信号Ｖｅで構成されている。補助走査信号Ｖｏと補助走査信号Ｖｅは、位相が相互に半周期シフトしている。そして、図１、図２（Ｂ）に示すように、後部入力端子Ｖａ１、Ｖａ３には補助走査線５７から補助走査信号Ｖｏが印加され、後部入力端子Ｖ２、Ｖｍには補助走査線５９から補助走査信号Ｖｅが印加される。その結果、図２（Ｂ）に示すように、線順次走査方式により各走査線ｇ１〜ｇｍに走査信号Ｐ１〜Ｐｍが印加される選択期間Ｈｔには、後部入力端Ｖａ１〜Ｖａｍから方形波交流電圧信号の第１の電圧が印加されることになる。

このとき補助駆動回路１００が各走査線ｇ１〜ｇｍに対して、選択期間Ｈｔの間にオン状態になるように動作または機能すれば、選択期間Ｈｔには各走査線ｇ１〜ｇｍには後部入力端Ｖａ１〜Ｖａｍから第１の電圧Ｖ１が印加されるので、末端部Ｅ１〜Ｅｍにおける走査信号Ｐ１の立ち上がり時の波形が改善される。また、選択期間Ｈｔが終了すると、それに続く半周期の間は、後部入力端Ｖａ１〜Ｖａｍから方形波交流電圧信号の第２の電圧が印加されることになる。このとき、補助駆動回路１００が、走査信号Ｐ１〜Ｐｍがオン電圧Ｖｐからオフ電圧Ｖｃに遷移するタイミングで方形波交流電圧信号の第２の電圧が後部入力端Ｖａ１〜Ｖａｍから印加されるように動作または機能すれば、末端部Ｅ１〜Ｅｍにおける走査信号Ｐ１の立ち下がり時の波形が改善される。

したがって、走査線ｇ１〜ｇｍの電位は末端部Ｅ１〜Ｅｍにおいても走査信号Ｐ１〜Ｐｍの電圧波形と同じように変化し、同一走査線に接続された画素トランジスタ５１の動作にバラツキがなくなる。非選択期間Ｈｎには、周期的に後部入力端Ｖａ１〜Ｖａｍから第１の電圧Ｖ１が印加される。したがって、補助駆動回路１００は非選択期間Ｈｎの間に、方形波交流電圧信号の第１の電圧Ｖ１が走査線ｇ１〜ｇｍに与える影響を抑制して走査線の電圧が画素トランジスタの閾値を超えないようにする必要がある。

［実装方法１］
アレイ・セル基板１１をガラス基板で製作する際には、ガラス基板は高温に耐えることができないため通常の半導体回路の形成に使用する単結晶シリコンを使用することはできない。アレイ基板を製造するために、ガラス基板にアモルファス・シリコン（非結晶シリコン）またはポリシリコン（多結晶シリコン）の薄膜を蒸着技術によって形成し、その領域にＴＦＴを形成している。ａ−Ｓｉ形ＴＦＴは、大面積の液晶パネルの製造に適し、かつ、製造コストが低いため多くの液晶表示装置に採用されている。しかし、ａ−Ｓｉ形ＴＦＴでは、安定した性能を発揮できるのはｎチャネル形ＴＦＴだけであり、安定した抵抗素子を形成することも困難である。

図４（Ａ）は、アレイ・セル基板１１をａ−Ｓｉ形ＴＦＴで形成し、補助駆動回路１００として、ｎチャネル形の３つのＴＦＴ１１１、１１３、１１５を走査線ｇ１の末端部Ｅ１に直列に接続した図である。また、走査線ｇ２〜ｇｍについても走査線補助回路１００の構成は同一となる。ＴＦＴ１１１、１１３、１１５およびそれらが接続される補助走査線５７、５９は、アレイ・セル基板１１の半導体プロセスにおいて同じガラス基板に形成される。ＴＦＴ１１１のドレインは後部入力端Ｖａ１に連絡し、ＴＦＴ１１１のソースとＴＦＴ１１３のドレインが接続され、ＴＦＴ１１３のソースとＴＦＴ１１５のドレインが接続され、ＴＦＴ１１５のソースが走査線ｇ１の末端部Ｅ１に接続されている。

また、ＴＦＴ１１１、１１３、１１５のゲートはそれぞれ走査線ｇ１の末端部Ｅ１に接続されている。図４（Ｂ）は、ａ−Ｓｉ形ＴＦＴのゲート・ソース間電圧（Ｖｇｓ）に対するドレイン・ソース間電流（Ｉｄｓ）の特性を示す図である。ａ−Ｓｉ形ＴＦＴは、オフ領域でもわずかな電流が流れるという特性を備えている。本実施の形態では、ａ−Ｓｉ形ＴＦＴのこの性質を利用して、図２、図３で説明した原理に基づいて走査信号の立ち上がり時および立ち下がり時の波形を改善する。前部入力端Ｖ１に走査信号Ｐ１を印加し、後部入力端Ｖａ１に補助走査信号Ｖｏを印加した場合には、ＴＦＴ１１１、１１３、１１５はフレーム期間Ｖｔにおいて、ゲート・ソース間電圧Ｖｇｓがゼロ以下になり閾値電圧を超えることはなくオフ状態を維持する。

しかし、オフ状態でのＴＦＴ１１１、１１３、１１５のリーク電流により、走査信号Ｖｏの立ち上がり時は、走査線ｇ１に後部入力端Ｖａ１から第１の電圧Ｖ１による電流が流れ込んで走査線ｇ１の末端部Ｅ１の電圧が上昇し、立ち下がり時は第２の電圧Ｖ２により後部入力端Ｖａ１から電流が流れ出すため走査線ｇ１の末端部Ｅ１の電位は走査信号Ｐ１の波形に一致するように遷移して波形が改善される。

図４（Ａ）の補助駆動回路１００により補助走査信号Ｖｏ、Ｖｅによる波形の歪みが改善される様子を、図５を参照して説明する。走査線ｇ１に走査信号Ｐ１が印加されたとき、図２（Ｂ）の補助走査信号Ｖｏ１のオン電圧Ｖ１の印加がなければ走査線ｇ１の電圧はライン１０１のように遷移する。しかし、補助走査信号Ｖｏ１は走査信号Ｐ１と同じタイミングで第１の電圧Ｖ１（オン電圧Ｖｐに等しい）に遷移するので、後部入力端Ｖａ１と走査線ｇ１の末端部Ｅ１との間に生じた電圧差が走査線ｇ１を充電して末端部Ｅ１の電位を上昇させる。そして末端部Ｅ１と後部入力端Ｖａ１との間の抵抗値が小さいほど末端部Ｅ１の電位の上昇速度は速くなる。

走査信号Ｐ１がオン電圧Ｖｐからオフ電圧Ｖｃに遷移するときに、図２（Ｂ）の補助走査信号Ｖｏの第２の電圧Ｖ１（オフ電圧Ｖｃに等しい）の印加がなければ走査線ｇ１の電圧はライン１０３のように遷移する。しかし、時刻ｔ１で走査信号Ｐ１がオフ電圧Ｖｃに遷移するときは、同じタイミング補助走査信号Ｖｏは第２の電圧に遷移するので、走査線ｇ１の末端部Ｅ１と後部入力端Ｖａ１との間に生じた電圧差で走査線ｇ１は放電され急速に電位が下降する。そして、末端部Ｅ１と後部入力端Ｖａ１との間の抵抗値が小さいほど末端部Ｅ１の電位の下降速度は速くなる。時刻ｔ１以降は、フレーム期間Ｖｔが到来するまで非選択期間Ｈｎであるが、時刻ｔ２では後部入力端Ｖａ１に第１の電圧Ｖ１の補助走査信号Ｖｏ３が印加される。このとき後部入力端Ｖａ１と走査線ｇ１の末端部Ｅ１との間には電圧差が生じているので、ＴＦＴ１１１、１１３、１１５を通じて末端部Ｅ１に電流が流れ込み時刻ｔ３まで走査線ｇ１の電位を上昇させる。このときＴＦＴの数が少ないほど補助駆動回路１００の抵抗値が小さくなり末端部Ｅ１の電位は高くなる。

補助駆動回路１００に直列接続して使用するＴＦＴの数は、時刻ｔ２と時刻ｔ３の間で走査線ｇ１の末端部Ｅ１の電位が補助走査信号Ｖｏにより画素トランジスタ５１の閾値電圧Ｖｔｈを超えないように選択する。ＴＦＴの数は少ないほど抵抗が小さくなって立ち上がり時も立ち下がり時も波形歪みの改善には効果があるが、非選択期間Ｈｎの間に補助走査信号Ｖｏにより走査線ｇ１が画素トランジスタ５１の閾値電圧Ｖｔｈを超えない範囲で選択する必要がある。時刻ｔ３では、補助走査信号Ｖｏの電圧はオフ電圧Ｖｃに遷移するのでこれ以上電位が上昇することはなく、つぎの選択期間Ｈｔまで補助走査信号Ｖｏの第１の電圧Ｖ１が複数回印加されても画素トランジスタ５１が誤動作することはない。

ここでは、３つのＴＦＴ１１１、１１３、１１５を例示しているが好適にはＴＦＴの数は２個にする。なお補助走査信号Ｖｏのオン電圧Ｖ１を走査信号Ｐ１のオン電圧Ｖｐと一致させる場合を例にして説明したが、本発明では、補助走査信号の第１の電圧Ｖ１を走査信号のオン電圧Ｖｐよりも大きな値に設定してもよい。その場合は、立ち上がり時の波形を一層改善することができる。なお、補助走査信号Ｖｅにつても同様に理解することができる。

［実装方法２］
実装方法１の説明で明らかなように、補助駆動回路１００は、各走査線ｇ１〜ｇｍの選択期間Ｈｔの間だけ補助走査信号Ｖｏ、Ｖｅの第１の電圧Ｖ１を末端部Ｅ１〜Ｅｍに印加し、末端部Ｅ１〜Ｅｍがオフ電圧Ｖｃに遷移したあとの非選択期間Ｈｎの間は補助走査信号Ｖｏ、Ｖｅの第１の電圧Ｖ１を末端部Ｅ１〜Ｅｍに印加しないことが望ましい。実装方法１では、ｎチャネル形のＴＦＴを前提にしたａ−Ｓｉ形ＴＦＴの半導体プロセスでアレイ基板を形成する場合の例を説明したが、本発明は、ａ−Ｓｉ形ＴＦＴのアレイ基板に限定する必要はなく、低温プロセスで形成した多結晶Ｓｉ形ＴＦＴ（ＬＴＰＳ−ＴＦＴ）または高温プロセスで形成した多結晶Ｓｉ形ＴＦＴ（ＨＴＰＳ−ＴＦＴ）でアレイ基板を形成することもできる。また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ形ＴＦＴなどの酸化物半導体薄膜トランジスタでアレイ基板を形成することもできる。このようなアレイ基板では、ガラス基板または石英基板にｎチャネルのＴＦＴとｐチャネルのＴＦＴを混在して形成することも可能である。

実装方法２では、画素トランジスタ５１にｎチャネル形のＴＦＴを採用し、補助駆動回路１００にｐチャネル形のＴＦＴとインバータを採用して波形改善を行う。図６は走査線ｇ１および補助駆動回路１００の等価回路で、図７は、図６の補助駆動回路による走査線ｇ１における走査信号の波形改善の様子を説明する図である。図６において、走査線ｇ１の末端部Ｅ１には、インバータ１５１の入力を接続し、インバータ１５１の出力はｐチャネル形のＴＦＴ１５３のゲートに接続する。ＴＦＴ１５３のドレインは走査線ｇ１の末端部Ｅ１に接続しソースは後部入力端Ｖａ１に連絡している。他の走査線ｇ２〜ｇｍの補助駆動回路１００も同じ構造である。

図７（Ａ）は走査信号Ｐ１の波形を示し、図７（Ｂ）は補助駆動回路１００がない場合に走査信号Ｐ１が前部入力端Ｖ１に印加されたときの末端部Ｅ１の電圧１５５を示している。図７（Ｃ）は、補助駆動回路１００を設けた場合に走査信号Ｐ１が前部入力端Ｖ１に印加されたときの末端部Ｅ１の電圧１５７を示している。図７（Ｄ）は、補助走査信号Ｖｏを示している。つぎに、図６の補助駆動回路１００の動作を説明する。時刻ｔ０において走査線ｇ１の前部入力端Ｖ１に走査信号Ｐ１が印加され、同時に後部入力端Ｖａ１にも補助走査信号Ｖｏの第１の電圧Ｖ１が印加される。走査線ｇ１の電圧はインバータ１５１の閾値電圧Ｔｈ１以下であるため、時刻ｔ０ではソース・ゲート間の電圧はプラスになりＴＦＴ１５３はオフ状態になっている。

時間が経過すると走査線ｇ１の末端部Ｅ１の電圧１５７は走査信号Ｐ１より時間が遅れて電圧１５５と同様に上昇する。やがて電圧１５７がインバータ１５１の閾値Ｔｈ１を越えるとインバータ１５１が反転動作をしてＴＦＴ１５３はゲート電圧がアース電位まで下がり時刻ｔ１でオン状態になる。そして走査線ｇ１には補助走査信号Ｖｏの第１の電圧Ｖ１により後部入力端Ｖａ１から電流が流れ込んで、末端部Ｅ１の電圧１５７は急激にオン電圧Ｖｐまで上昇する。選択期間Ｈｔが経過して時刻ｔ３で走査信号Ｐ１がオフ電圧Ｖｃに遷移すると、位相が合致している補助走査信号Ｖｏも第２の電圧Ｖ２に遷移するため、末端部Ｅ１の電圧１５７は急激に低下する。

電圧１５７がインバータ１５１の閾値を下回るとインバータ１５１が反転動作をしてＴＦＴ１５３はゲート電圧が電源電圧まで上がり時刻ｔ４でオフ状態になる。時刻ｔ４以降は、電圧１５７は電圧１５５と同様にオフ電圧Ｖｃまで低下する。つぎのフレーム期間Ｖｔまでは走査線ｇ１には走査信号Ｐ１が印加されないので、ＴＦＴ１５３はオフ状態を維持し、走査線ｇ１の末端部Ｅ１の電位は補助走査信号Ｖｏの影響を受けない。図６の補助駆動回路１００によれば、走査線ｇ１に走査信号Ｐ１が印加される選択期間Ｈｔの間にＴＦＴ１５３がオン状態になって後部入力端Ｖａ１から補助走査信号Ｖｏの第１の電圧Ｖ１が印加され、走査信号Ｐ１がオフ電圧に遷移するタイミングに補助走査信号Ｖｏの第２の電圧Ｖ２が印加されるので、走査信号Ｐ１の波形を立ち上がり時および立ち下がり時のいずれにおいても良好に改善することができる。図６の補助駆動回路１００は、画素トランジスタ５１がｐチャネル形のＴＦＴの場合は、ＴＦＴ１５３をｎチャネル形にして同様に構成することができる。

本発明は、特に走査線の長さが長くなる大型の液晶表示装置に適している。このような液晶表示装置は、画像信号を生成するテレビ受像機、またはコンピュータ・システムなどの画像表示システムに採用することができる。これまで本発明について図面に示した特定の実施の形態をもって説明してきたが、本発明は図面に示した実施の形態に限定されるものではなく、本発明の効果を奏する限り、これまで知られたいかなる構成であっても採用することができることはいうまでもないことである。

アクティブ・マトリクス方式の液晶表示装置の全体構成を示すブロック図である。 走査線における走査信号の電圧波形の歪みを改善する方法を説明する図である。 走査線の電圧波形の歪みを説明する図である。 第１の実装方法にかかる補助駆動回路の例を示す図である。 第１の実装方法による波形改善の様子を説明する図である。 第２の実装方法にかかる補助駆動回路の例を示す図である。 第２の実装方法による波形改善の様子を説明する図である。

符号の説明

１０…液晶表示装置
１１…アレイ・セル基板
ｄ１〜ｄｎ…データ線
ｇ１〜ｇｎ…走査線
５１…画素トランジスタ
５３…画素容量
５５…蓄積容量
５７、５９…補助走査線
６１…蓄積容量線
６３…共通電極線
１００…補助駆動回路
Ｅ１〜Ｅｍ…末端部
Ｖ１〜Ｖｍ…前部入力端
Ｖａ１〜Ｖａｍ…後部入力端
Ｐ１〜Ｐｍ…走査信号
Ｖｏ、Ｖｅ…補助走査信号
Ｖｐ…走査信号のオン電圧
Ｖｃ…走査信号のオフ電圧
Ｖ１…補助走査信号の第１の電圧
Ｖ２…補助走査信号の第２の電圧
Ｈｔ…選択期間（１水平走査期間）
Ｈｎ…非選択期間
Ｖｔ…フレーム期間（垂直走査期間）

Claims (17)

1. アクティブ・マトリクス駆動方式の液晶表示装置であって、
   複数の走査線と、
   前記複数の走査線と直交するように配置された複数のデータ線と、
   各走査線と各データ線が交差する位置に対応して配置され対応する走査線と対応するデータ線に接続された複数の画素トランジスタと、
   選択期間に印加するオン電圧と非選択期間に印加するオフ電圧からなる走査信号を前記複数の走査線のそれぞれの前部入力端から印加する走査線駆動回路と、
   前記オン電圧に対応する第１の電圧と前記オフ電圧に対応する第２の電圧からなる方形波交流電圧信号を供給する補助走査線と、
   前記複数の走査線のそれぞれの末端部と前記補助走査線に接続され、前記選択期間に前記第１の電圧を前記走査線に印加する補助駆動回路と
   を有する
   液晶表示装置。
2. 前記補助駆動回路は、前記走査信号が前記オン電圧から前記オフ電圧に遷移するタイミングで前記第２の電圧を前記走査線に印加する請求項１に記載の液晶表示装置。
3. 前記補助駆動回路は、前記非選択期間に前記第１の電圧により前記走査線の電圧が前記画素トランジスタの閾値を超えないように前記方形波交流電圧信号が前記走査線に与える電圧の影響を抑制する請求項１または請求項２に記載の液晶表示装置。
4. 前記方形波交流電圧信号の周期は、前記選択期間の２倍である請求項１に記載の液晶表示装置。
5. 前記補助走査線は、奇数行の前記走査線と偶数行の前記走査線に対して相互に位相が半周期シフトした前記方形波交流電圧信号を供給する請求項１ないし請求項３のいずれかに記載の液晶表示装置。
6. 前記方形波交流電圧信号の第１の電圧が前記走査信号のオン電圧以上である請求項１ないし請求項４のいずれかに記載の液晶表示装置。
7. 前記方形波交流電圧信号の第２の電圧が前記走査信号のオフ電圧に等しい請求項１ないし請求項５のいずれかに記載の液晶表示装置。
8. 前記補助駆動回路および前記補助走査線は、前記画素トランジスタが形成されるアレイ・セル基板に形成されている請求項１ないし請求項６のいずれかに記載の液晶表示装置。
9. 前記補助駆動回路は、ゲートが前記走査線に接続されたｎチャネル形の薄膜トランジスタで構成されている請求項１ないし請求項７のいずれかに記載の液晶表示装置。
10. 前記薄膜トランジスタは、前記走査線と前記補助走査線との間に複数直列に接続されている請求項８に記載の液晶表示装置。
11. 前記薄膜トランジスタの個数は２である請求項９に記載の液晶表示装置。
12. 前記画素トランジスタがｎチャネル形であり、前記薄膜トランジスタは前記選択期間と前記非選択期間においてオフ状態で使用される請求項８ないし請求項１０のいずれかに記載の液晶表示装置。
13. 前記補助駆動回路は、前記走査信号がオン電圧に遷移することに応答してオン状態になり前記走査信号がオフ電圧に遷移することに応答してオフ状態になるスイッチ素子で構成されている請求項１ないし請求項７のいずれかに記載の液晶表示装置。
14. 前記画素トランジスタがｎチャネル形の薄膜トランジスタであり、前記補助駆動回路がｐチャネル形の薄膜トランジスタを含む請求項１２に記載の液晶表示装置。
15. 請求項１ないし請求項１２のいずれかに記載の液晶表示装置を含む画像表示システム。
16. 走査線に画素トランジスタが接続されたアクティブ・マトリクス駆動方式の液晶表示装置に走査信号を供給する方法であって、
    いずれかの走査線を選択するステップと、
    前記選択した走査線の前部入力端から前記画素トランジスタをオン状態にするオン電圧を供給するステップと、
    それぞれ前記オン電圧の周期に等しい第１の電圧と第２の電圧からなる方形波交流電圧信号を生成し、前記オン電圧を供給するタイミングで前記第１の電圧を前記走査線の後部入力端から供給するステップと、
    前記走査線の前部入力端から前記画素トランジスタをオフ状態にするオフ電圧を供給するステップと、
    前記オフ電圧を供給するタイミングで前記第２の電圧を前記走査線の後部入力端から供給するステップと
    を有する供給方法。
17. 前記走査線の後部入力端から奇数行の走査線と偶数行の走査線に対して相互に位相が半周期シフトした前記方形波交流電圧信号を供給するステップを有する請求項１５に記載の供給方法。

Images