KR20070012257A - 고체 전해 커패시터 - Google Patents

고체 전해 커패시터 Download PDF

Info

Publication number
KR20070012257A
KR20070012257A KR1020060068451A KR20060068451A KR20070012257A KR 20070012257 A KR20070012257 A KR 20070012257A KR 1020060068451 A KR1020060068451 A KR 1020060068451A KR 20060068451 A KR20060068451 A KR 20060068451A KR 20070012257 A KR20070012257 A KR 20070012257A
Authority
KR
South Korea
Prior art keywords
anode
cathode
terminal
frame
positive electrode
Prior art date
Application number
KR1020060068451A
Other languages
English (en)
Other versions
KR101018679B1 (ko
Inventor
히데토 야마구치
카츠히사 이시자키
Original Assignee
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시키가이샤 filed Critical 마쯔시다덴기산교 가부시키가이샤
Publication of KR20070012257A publication Critical patent/KR20070012257A/ko
Application granted granted Critical
Publication of KR101018679B1 publication Critical patent/KR101018679B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/008—Terminals
    • H01G9/012—Terminals specially adapted for solid capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/08—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/15—Solid electrolytic capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

고체 전해 커패시터로서, 커패시터 소자(1)의 음극부(5)에 접합되는 음극 프레임(12)과, 음극 프레임(12)을 사이에 두고 양측에 형성되고, 커패시터 소자(1)의 양극부(4)에 접합되는 양극 프레임(11a, 11b)을 갖는 커패시터 유닛(10)을 구비하고, 양극 단자(15a, 15b)의 양단에 설치한 평탄부(17a, 17b)와 양극 프레임(11a, 11b)이 접합되고, 음극 단자(19)의 중앙에 설치된 평탄부(20a)와 음극 프레임(12)이 접합되고, 커패시터 유닛(10)을 외장 수지(23)를 이용하여 피복한 고체 전해 커패시터이다. 구조가 간소화되어 낮은 ESL화가 가능한 고체 전해 커패시터이다.
고체 전해 커패시터

Description

고체 전해 커패시터{SOLID ELECTROLYTIC CAPACITOR}
도 1은 본 발명의 제1 실시예에 따른 고체 전해 커패시터의 구성을 나타낸 측면 단면도.
도 2는 본 발명의 제1 실시예에 따른 고체 전해 커패시터의 구성을 나타낸 저면도.
도 3은 도 1의 A-A 단면을 나타내는 단면도.
도 4는 도 1의 B-B 단면을 나타내는 단면도.
도 5는 본 발명의 제1 실시예에 따른 커패시터 소자의 단면도.
도 6은 본 발명의 제1 실시예에 따른 커패시터 유닛의 측면도.
도 7은 본 발명의 제1 실시예에 따른 커패시터 유닛의 저면도.
도 8은 본 발명의 제2 실시예에 따른 고체 전해 커패시터의 구성을 나타낸 측면 단면도.
도 9는 본 발명의 제2 실시예에 따른 고체 전해 커패시터의 구성을 나타낸 저면도.
도 10은 도 8의 A-A 단면을 나타낸 단면도.
도 11은 도 8의 B-B 단면을 나타낸 단면도.
도 12는 본 발명의 제2 실시예에 따른 커패시터 소자의 단면도.
도 13은 본 발명의 제2 실시예에 따른 커패시터 유닛의 측면도.
도 14는 본 발명의 제2 실시예에 따른 커패시터 유닛의 저면도.
도 15는 본 발명의 제3 실시예에 따른 고체 전해 커패시터의 구성을 나타낸 측면 단면도.
도 16은 본 발명의 제3 실시예에 따른 고체 전해 커패시터의 구성을 나타낸 저면도.
도 17은 본 발명의 제4 실시예에 따른 고체 전해 커패시터의 구성을 나타낸 측면 단면도.
도 18은 본 발명의 제4 실시예에 따른 고체 전해 커패시터의 구성을 나타낸 저면도.
도 19는 본 발명의 제5 실시예에 따른 고체 전해 커패시터의 구성을 나타낸 측면 단면도.
도 20은 본 발명의 제5 실시예에 따른 고체 전해 커패시터의 구성을 나타낸 저면도.
도 21은 본 발명의 제1 및 제2 실시예에 사용되는 양극 단자와 음극 단자의 구성을 나타낸 요부 사시도.
도 22는 본 발명의 제3 및 제6 실시예에 사용되는 양극 단자와 음극 단자의 구성을 나타낸 요부 사시도.
도 23은 본 발명의 제4 및 제7 실시예에 사용되는 양극 단자와 음극 단자의 구성을 나타낸 요부 사시도.
도 24는 본 발명의 제5 및 제8 실시예에 사용되는 양극 단자와 음극 단자의 구성을 나타낸 요부 사시도.
도 25는 본 발명의 제9 실시예에 사용되는 양극 단자와 음극 단자의 구성을 나타낸 요부 사시도.
도 26은 종래의 고체 전해 커패시터의 구성을 나타낸 측면 단면도.
도 27은 종래의 고체 전해 커패시터의 구성을 나타낸 사시도.
도 28은 종래의 커패시터 소자의 구성을 나타낸 일부 절단 사시도.
본 발명은 각종 전자 기기에 사용되는 커패시터에 관한 것으로서, 특히 전도성 고분자를 고체 전해질로서 이용한 고체 전해 커패시터에 관한 것이다.
전자 기기의 고주파화에 수반하여 전자 부품의 하나인 커패시터에 있어서도, 종래보다 고주파 영역에서의 임피던스 특성이 우수한 커패시터가 요구되고 있다. 이와 같은 요구에 대응하기 위하여 전기 전도도가 높은 전도성 고분자를 고체 전해질로서 이용한 고체 전해 커패시터가 여러 가지로 검토되고 있다.
도 26은 종래의 이러한 종류의 고체 전해 커패시터의 구성을 나타낸 측면 단면도, 도 27은 상기 고체 전해 커패시터의 사시도, 도 28은 상기 고체 전해 커패시터에 사용되는 커패시터 소자의 구성을 나타낸 일부 절단 사시도이다.
커패시터 소자(100)는, 밸브 금속인 알루미늄박으로 이루어지는 양극(anode) 체(101)의 표면에 형성된 유전체 산화 피막층(도시하지 않음)을 가진다. 유전체 산화 피막층을 형성한 양극체(101) 상에 설치된 절연체(102)에 의해, 양극부(103)와 음극(cathod)부(104)를 분리하고 있다. 이 음극부(104) 측의 상기 유전체 산화 피막층의 표면에는, 전도성 고분자로 이루어지는 고체 전해질층(105)과, 카본 및 은(silver) 페이스트로 이루어지는 음극층(106)이 순차 적층 형성되어 있다.
고체 전해 커패시터는, 양극 단자(107), 음극 단자(108), 및 음극 단자(108)의 접속면의 일부를 굽혀 세움으로써 형성한 가이드부(108a)를 포함한다. 양극부(103)를 양극 단자(107)의 접속면에 접속하고, 음극부(104)를 음극 단자(108)의 접속면에 접속한다. 양극부(103)는 양극 단자(107)의 접속면의 굽혀진 접속부(107a)에 저항 용접에 의해 접합되고, 음극부(104)는 음극 단자(108)의 접속면에 전도성 은 페이스트를 통해 접합된다.
절연성의 외장 수지(109)는, 커패시터 소자(100)를 접합한 양극 단자(107)와 음극 단자(108)의 일부가 각각 외장 수지의 표면으로 노출된 상태로 커패시터 소자(100)를 피복한다.
외장 수지(109)로부터 노출된 양극 단자(107)와 음극 단자(108)는, 각각 외장 수지(109)를 따라 측면으로부터 저면으로 굽혀짐으로써 외부 단자가 된다.
또한 상기 종래의 커패시터는, 예를 들면 일본 특허 공개 공보 2000-340463호에 개시되어 있다.
그러나 상기 종래의 고체 전해 커패시터는, 커패시터 소자(100)의 양극 부(103)와 양극 단자(107), 및 음극부(104)와 음극 단자(108)와의 접촉면으로부터 실장면까지의 거리가 모두 멀기 때문에, ESL(등가 직렬 인덕턴스) 특성이 나쁘다는 문제점이 있다. 특히, 최근 퍼스널 컴퓨터의 CPU 주변 등에 사용되는 전해 커패시터에는 소형 및 대용량화가 강하게 요구되고 있으며, 또한 고주파화에 대응하여 낮은 ESR(등가 직렬 저항)화뿐만 아니라 노이스 제거성이나 과도(過渡) 응답성이 우수하고 더욱 낮은 ESL화가 요구되고 있는 상황하에서는, 종래의 고체 전해 커패시터는 이용하기 어렵다는 과제를 가지고 있다.
본 발명은, 커패시터 소자로부터 단자까지의 인출 거리를 짧게 함으로써 낮은 ESL화를 달성하는 것이 가능한 고체 전해 커패시터를 제공하고자 하는 것을 목적으로 한다.
본 발명의 고체 전해 커패시터는, 커패시터 소자의 음극부에 접합되는 음극 프레임과, 음극 프레임을 사이에 두고 양측에 형성되며 커패시터 소자의 양극부에 접합되는 양극 프레임을 갖는 커패시터 유닛을 구비하고, 양극 단자의 양단(兩端)에 설치한 평탄부와 양극 프레임이 접합되며 음극 단자의 중앙에 설치된 평탄부와 음극 프레임이 접합되고, 이와 같은 구성의 커패시터 유닛이 외장 수지로 피복되어 이루어지는 고체 전해 커패시터이다. 구조가 간소화되어 낮은 ESL화가 가능해진다.
본 발명의 추가적인 목적 및 장점은, 첨부한 도면을 참조하는 바람직한 실시예에 대한 이하의 상세한 설명에 의해 명백해질 것이다.
(제1 실시예)
이하, 제1 실시예를 참조하여 본 발명의 일 양태에 대하여 설명한다.
도 1 내지 도 4는 본 발명의 제1 실시예에 따른 고체 전해 커패시터의 구성을 나타내는 도면이다. 도 5는 상기 고체 전해 커패시터에 사용되는 커패시터 소자의 구성을 나타낸 단면도이다. 도 6 및 도 7은 커패시터 유닛의 구성을 나타낸 도이고, 도 21은 상기 고체 전해 커패시터에 사용되는 양극 단자 및 음극 단자의 구성을 나타낸 요부 사시도이다.
도 5에 도시한 바와 같이, 커패시터 소자(1)는 밸브 금속인 알루미늄박으로 이루어지는 평판 형상의 양극체(2)의 표면에 절연체층(3)을 설치함으로써, 일방의 양극부(4)와 타방의 음극부(5)의 2개로 구분되어 있다. 음극부(5) 측으로 연장된 부분의 양극체(2)의 표면에는, 유전체 산화 피막층(6), 전도성 고분자로 이루어지는 고체 전해질층(7), 카본층 및 은 페이스트층으로 이루어지는 음극층(8)이 순차 적층 형성되어 있다.
다음으로, 이상과 같이 구성된 제1 실시예의 커패시터 소자(1)의 제조 방법에 대하여 설명한다.
우선, 두께 100㎛의 알루미늄의 금속박을 전기 화학적으로 에칭 처리함으로써 금속박의 표면을 조면화한다(roughen).
다음으로, 조면화된 알루미늄박을 3% 아디프산 암모늄 수용액(aqueous ammonium adipate solution)에 침지하고, 인가 전압 12V, 수용액 온도 70℃의 조건에서 60분간 양극 산화시킨다(anodize). 이에 따라 유전체 산화 피막층(6)의 일부가 되는 산화 알루미늄층이 형성된다.
다음으로, 유전체 산화 피막층(6)의 일부가 형성된 알루미늄박을 폭 6mm의 띠 형상으로 가공하고, 이 띠를 따라 폴리이미드 점착 테이프로 절연체층(3)을 형성하고, 또한 띠 형상의 알루미늄박을 빗살 형상으로 프레스 성형한다.
이 빗살 형상에서 빗의 살에 해당하는 부분은 유전체 산화 피막층(6)이 형성된 양극체(2)이고, 빗의 살의 근원 부근의 양극체(2)에는 절연체층(3)이 설치되어 있다. 또한 양극체(4)의 단부끼리는 띠 방향을 따라 연결되어 있다.
다음으로, 상기한 조건으로 다시 양극 산화시킴으로써, 알루미늄박의 단면부에 산화 알루미늄층을 형성한다. 이에 의해, 상기 빗살 형상의 돌출부의 알루미늄박의 조면화부와 단면부의 표면에는, 산화 알루미늄층으로 이루어지는 유전체 산화 피막층(6)이 형성된다.
다음으로, 고체 전해질층(7)의 제조 방법에 대하여 설명한다.
먼저, 음극부(5) 측(즉, 빗의 살 부분)의 양극체(2)를 질산 망간 30% 수용액에 침지하고 자연 건조시킨 후, 300℃, 10분간의 조건에서 열 분해 처리를 수행함으로써, 고체 전해질층(7)의 일부를 구성하는 전도층으로서의 산화 망간층이 형성된다.
이어서, 먼저 피롤 모노머 0.5mol/L와 프로필나프탈렌술폰산 나트륨 0.1mol/L을 미리 혼합한다. 이 혼합액에, 용매인 물과 pH 조정제인 프로필 인산 에스테르를 첨가하여 pH를 2로 조정함으로써, 고체 전해질 형성용 중합액을 제작한다.
이 고체 전해질 형성용 중합액 속에, 산화 망간층이 형성된 음극부(5) 측의 양극체(2)를 침지하고, 중합 개시용 전극을 양극체(2)의 표면에 근접시켜, 중합 전압 1.5V에서 전해 산화 중합을 수행한다. 전해 산화 중합에 의해, 전도층의 표면에 전도성 고분자층이 적층된 고체 전해질층(7)이 제작된다.
다음으로, 음극층(8)의 제조 방법에 대하여 설명한다.
고체 전해질층(7)이 제작된 음극부(5) 측(즉, 빗의 살 부분)의 양극체(2)를, 콜로이달카본 현탁액에 음극부(5) 측의 양극체(2)를 침지함으로써 콜로이달카본 현탁액을 고체 전해질층(7) 상에 도포하고, 그 후, 건조시켜서 카본층을 형성한다.
이어서, 은 페이스트에 음극부(5) 측의 양극체(2)를 침지하여 도포하고, 120~200℃의 온도에서 경화하여 상기 카본층 상에 은 페이스트층을 형성하고, 카본층과 은 페이스트 층으로 이루어지는 음극층(8)을 형성한다.
또한 띠 형상으로 연결된 양극부(4)의 단부를, 빗의 살마다 분리함으로써 커패시터 소자(1)가 제작된다.
제1 실시예에서는, 고체 전해질층(7)이 폴리피롤을 주성분으로 하는 구성으로 하였지만, 이를 대신하여 폴리티오펜, 폴리아닐린의 전도성 고분자, 또는 이산화 망간을 포함하는 망간 산화물을 주성분으로 하는 구성으로 해도 무방하다.
다음으로, 도 6 및 도 7에 도시한 커패시터 유닛(10)의 구성에 대하여 설명한다. 커패시터 유닛(10)은, 양극 프레임(11a, 11b)과 음극 프레임(12) 상에, 커패시터 소자(1)를 탑재하고 5매 적층하여 접합한 후, 양극 프레임(11a, 11b)과 음극 프레임(12)을 상기 판 형상의 기재로부터 분리하여 일체화한 것이다.
여기에서, 양극 프레임(11a, 11b)과 음극 프레임(12)은, 구리 합금으로 이루 어지며 두께 0.1mm를 갖는 판 형상의 기재를 뚫고 굽힘으로써 일정한 간격으로 복수 연속하도록 후프 형상의 기재에 일체로 설치되어 있다. 또한 제1 실시예에서는 커패시터 소자(1)를 5매 적층하고 있으나, 2매 이상 5매 이하라도, 5매 이상이라도 무방하다.
제1 양극 전극부(13a) 및 제2 양극 전극부(13b)는, 양극 프레임(11a, 11b)상에 커패시터 소자(1)를, 양극부(4)가 1매마다 역방향으로 돌출하는 양태로, 복수매 적층한 상태로 탑재된 것이다. 적층 후에는, 도 4에 도시한 바와 같이, 양단의 가이드부(11c)를 굽혀서 양극부(4)를 에워싸고, 접합부(11d)에서 레이저 용접을 행함으로써 일체로 접합된다.
음극 전극부(14)는 커패시터 소자(1)를 페이스트 상태의 전도성 은 접착제를 통해 복수매 적층하고, 또한 페이스트 상태의 전도성 은 접착제를 통해 적층한 음극부(5)를 음극 프레임(12)의 저부(12b)에 얹어 놓고, 그 후, 음극부(5) 양단의 음극 프레임(12)의 가이드부(12a)에 의해 위치 결정 고정되어 일체로 접합된 것이다. 또한 음극층(8)과 가이드부(12a)를 전도성 은 접착제로 접합해도 무방하다.
도 1 내지 도 4 및 도 21에 도시한 바와 같이, 제1 양극 단자(15a)와 제2 양극 단자(15b) 간을 연결하는 방향(도 2 또는 도 21의 X-X선의 방향)을 길이 방향이라고 칭하고, 이에 교차하는 방향(도 2 또는 도 21의 Y-Y선 방향)을 이하 폭 방향이라고 칭한다. 제1 양극 단자(15a)와 제2 양극 단자(15b)의 폭 방향의 단부에는, 제1 평탄부(17a, 17b)가 각각 설치된다. 평탄부(17a, 17b)는, 제1 양극 단자(15a) 및 제2 양극 단자(15b)의 폭 방향의 양단에 설치되고, 하면(16a, 16b)으로부터 상 방으로 향하는 계단 형상의 단차를 형성하고 있다.
제1 평탄부(17a, 17b) 상에 커패시터 유닛(10)의 한 쌍의 양극 프레임(11a, 11b)을 얹어 놓고 접합부(18)에 레이저 용접을 수행한다. 레이저 용접에 의해, 제1 양극 프레임(11a)은 제1 평탄부(17a)와 접합되고, 제2 양극 프레임(11b)은 제1 평탄부(17b)와 접합된다. 그 결과, 제1 및 제2 양극 단자(15a, 15b)와 양극 전극부(13a, 13b)가 각각 접합된다.
음극 단자(19)는, 이 음극 단자(19)의 폭 방향의 중앙부에, 길이 방향의 전체 길이에 걸쳐 하면(19c)으로부터 상방으로 융기하는 제2 평탄부(20)를 포함한다. 제2 평탄부(20)는 음극 프레임(12)과 접합된다.
제2 평탄부(20) 상에 커패시터 유닛(10)의 음극 프레임(12)을 얹어 놓고, 전도성 접착제로 음극 프레임(12)의 저부(12b)와 제2 평탄부(20)를 접합하여, 음극 단자(19)와 음극 전극부(14)를 접합한다.
음극 단자(19)는, 제2 평탄부(20)를 사이에 두고 길이 방향(도 2의 X-X선의 방향)으로 대향하는 한 쌍의 개구부(19b)를 포함하고, 또한 제2 평탄부(20)를 사이에 두고 폭 방향(도 2의 Y-Y선의 방향)으로 대향하는 한 쌍의 벽면(19a)을 포함한다. 벽면(19a)은 음극 단자(18)의 폭 전체에 형성된다.
실장면이 되는 음극 단자(19)의 하면(19c)의 단부와 인접하는 제1 및 제2 양극 단자(15a, 15b)를 가능한 근접시키도록 해도 무방하다.
제1 및 제2 양극 단자(15a, 15b)와 음극 단자(19)가 가능한 근접하는 구성으로 함으로써, ESL이 더 작아지는 효과가 얻어진다.
또한 제1 및 제2 양극 단자(15a, 15b) 및 음극 단자(19)에는, 하면(16a) 및 (16b)와, 하면(19c)이 근접한 부분에, 각각 양극 단자의 차폐부(21a, 21b)와, 음극 단자의 차폐부(29)를 설치해도 무방하다. 차폐부(21a, 21b)는, 하면(16a, 16b)으로부터 음극 단자(19) 측을 향해 상방으로 연장되는 형상을 하고 있다. 또한 차폐부(29)는, 하면(19c)의 단부로부터 제1 및 제2 양극 단자(15a, 15b) 측으로 연장되는 형상을 하고 있다.
외장 수지(23)로서, 본 실시예에서는 절연성의 에폭시계 수지를 이용하고 있다. 외장 수지(23)는, 제1 및 제2 양극 단자(15a, 15b)의 실장면이 되는 하면(16a, 16b)과, 음극 단자(19)의 실장면이 되는 (19c)를 노출시킨 상태에서, 제1 및 제2 양극 단자(15a, 15b), 음극 단자(19), 커패시터 유닛(10)을 일체로 피복한다.
또한 외장 수지(23)는, 제1 및 제2 양극 단자(15a, 15b)와 음극 단자(19)에 설치한 제1 평탄부(17a, 17b), 제2 평탄부(20)와, 차폐부(21a, 21b, 29), 커패시터 유닛(10)이, 외장 수지의 외부로 노출되지 않도록 이들 전체를 피복한다.
본 실시예의 고체 전해 커패시터는, 이와 같이 차폐부(21a, 21b, 29)를 포함하고, 이 차폐부(21a, 21b, 29)를 외장 수지(23)로 피복한 구성이다. 이러한 구성에 의해, 외장 수지(23)와 양극 단자(15a, 15b), 음극 단자(19)와의 계면으로부터 침입하는 산소, 수분이 커패시터 소자(1)에 도달하여 ESR 특성, 누설 전류 특성의 성능을 열화시키는 것을 감소시킬 수 있다.
또한 이와 같이 구성된 제1 및 제2 양극 단자(15a, 15b)와 음극 단자(19)는, 구리 합금으로 이루어지는 두께 0.1mm를 갖는 판 형상의 기재를 뚫은 후, 굽힘 가 공함으로써 일체로 형성된다. 일정한 간격으로 복수개 연속하여 후프 형상 기재에 설치되고, 이 제1 및 제2 양극 단자(15a, 15b)와 음극 단자(19) 상에 커패시터 유닛(10)을 탑재하여 접합하고, 외장 수지(23)로 일체로 피복한 후에 제1 및 제2 양극 단자(15a, 15b)와 음극 단자(19)를 기재로부터 분리하여 개별 조각으로 하는 것이다.
또한 상기 분리 후에, 제1 및 제2 양극 단자(15a, 15b)에, 이들 양극 단자의 하면의 일단을 외장 수지(23)의 측면을 따라 상방으로 연장하여 구부러지는 돌출부(15d)를 각각 형성해도 무방하다. 또한 상기 분리 후에, 음극 단자의 하면의 일단을 외장 수지(23)의 측면을 따라 상방으로 연장하여 구부러지는 돌출부(19d)를 형성해도 무방하다.
돌출부(15d) 또는 돌출부(19d)를 형성함으로써 기판 실장시에 땜납 필렛(fillet)이 형성되기 쉽도록 할 수 있다.
또한 외장 수지(23)의 측면을 따라 상방으로 구부러지는 돌출부(15d, 19d)가 끼워지는 각각의 오목부(23a, 23b)를 외장 수지(23)에 설치해도 무방하다.
이에 따라 돌출부(15d, 19d)가 외장 수지(23)로부터 튀어나오지 않게 되어, 소형화를 도모할 수 있다.
제1 실시예의 고체 전해 커패시터에서는, 커패시터 소자(1)의 양극부(4)를 제1 및 제2 양극 프레임(11a, 11b)에 접합하고, 이 제1 및 제2 양극 프레임(11a, 11b)을 통해 제1 및 제2 양극 단자(15a, 15b)의 양단부의 하면(16a, 16b)으로부터 계단 형상의 단차를 형성한 제1 평탄부(17a, 17b)에 접합하고 있다. 또한 커패시터 소자(1)의 음극부(5)를 음극 프레임(12)에 접합하고, 이 음극 프레임(12)을 통해 음극 단자(19)의 하면(19c)으로부터 중앙부로 융기한 제2 평탄부(20)에 접합하고 있다. 이러한 구성에 의해, 각각 커패시터 소자(1)의 양극부(4)와 음극부(5)로부터 양극 단자(15a, 15b) 및 음극 단자(19)의 실장면까지의 인출 거리를 짧게 할 수 있다. 이에 더하여, 전도 저항을 작게 할 수 있으므로 ESL 및 ESR을 작게 할 수 있다.
또한 대향 배치한 제1 및 제2 양극 전극부(13a, 13b)를 포함하고, 이 양극 전극부(13a, 13b) 사이에 음극 전극부(14)를 배치한 구성의 커패시터 유닛(10)이다. 이러한 구성에 의해, 커패시터 유닛(10)의 제1 양극 전극부(13a)로부터 음극 전극부(14)로의 전류 경로와 제2 양극 전극부(13b)로부터 음극 전극부(14)로의 전류 경로가 근접하고, 양극 전극부(13a, 13b) 사이를 연결하는 방향상에서 역이 되기 때문에, 이 전류 경로에 기인하는 자계가 상쇄되어 ESL을 작게 할 수 있는 효과가 얻어진다.
또한 이와 같은 음극 프레임(12)과 제2 평탄부(20)를 접속하고, 이 제2 평탄부(20)를 외장 수지(23)로 피복하는 구성으로 하고 있다. 이러한 구성에 의해, 개구부(19b)로부터 퍼져 들어간 외장 수지(23)가 벽면(19a)과 제2 평탄부(20)를 에워싸기 때문에, 음극 단자(19)와 외장 수지(23)의 접합 강도, 커패시터 유닛(10)과 제2 평탄부(20)의 접합 강도를 높일 수 있다.
또한 음극 단자(19)와 외장 수지(23)와의 접합 강도를 높임으로써, 외장 수지(23)와 음극 단자(19)와의 계면으로부터 침입하는 산소, 수분이 커패시터 소 자(1)에 도달하여 ESR 특성, 누설 전류 특성의 성능을 열화시킬 가능성을 감소시킬 수 있다.
또한 본 실시예에 있어서는 커패시터 소자(1)를 구성하는 양극체(2)는 알루미늄박으로 이루어지는 구성을 예로 하여 설명했으나, 본 발명은 이에 한정되는 것은 아니고, 탄탈이나 니오브의 금속박, 혹은 소결체, 또한 이들 재료의 조합이라도 무방하다.
(제2 실시예)
이하, 제2 실시예를 참조하여 본 발명의 다른 양태에 대하여 설명한다.
제2 실시예는, 상기 제1 실시예에 있어서, 커패시터 소자와 커패시터 유닛의 구조를 일부 다르게 한 것이다. 이 이외의 구성은 제1 실시예와 동일하므로 동일 부분에는 동일한 부호를 부여하여 그 상세한 설명은 생략하고, 다른 부분에 대해서만 이하에 도면을 참조하여 설명한다.
도 8 내지 도 11은 본 발명의 제2 실시예에 따른 고체 전해 커패시터의 구성을 나타내는 도면이다. 도 12는 상기 고체 전해 커패시터에 사용되는 커패시터 소자의 구성을 나타내는 단면도이다. 도 13 및 도 14는 커패시터 유닛의 구성을 나타낸 측면도와 저면도이고, 도 21은 상기 고체 전해 커패시터에 사용되는 양극 단자와 음극 단자의 구성을 나타낸 요부 사시도이다.
도 12에 있어서, 커패시터 소자(21)는 밸브 금속인 알루미늄박으로 이루어지는 평판 형상의 양극체(22)의 표면에 절연체층(63)을 형성하고 있다. 절연체층(63)은, 제1 양극부(24a)와 음극부(25)와의 사이, 및 제2 양극부(24b)와 음극부(25)와 의 사이에 설치된다. 즉, 양극체(22)의 양단에 제1 양극부(24a)와 제2 양극부(24b)가 형성되고, 제1 양극부(24a)와 제2 양극부(24b)와의 사이에 음극부(25)가 설치된 구성이다. 따라서 양극부(24a, 24b) 사이는 양극체(22)를 통해 도통된다.
음극부(25)는, 음극부(25) 부분의 양극체(22)의 표면에, 유전체 산화 피막층(26), 전도성 고분자로 이루어지는 고체 전해질층(27), 카본층과 은 페이스트층으로 이루어지는 음극층(28)을 순차 적층 형성함으로써 구성된 것이다.
다음으로, 이상과 같이 구성된 제2 실시예의 커패시터 소자(21)의 제조 방법에 대하여 설명한다.
먼저 두께 100㎛의 알루미늄의 금속박의 표면을 전기 화학적으로 에칭 처리함으로써 조면화한다.
다음으로, 조면화된 알루미늄박을 3% 아디프산 알루미늄 수용액에 침지하고 인가 전압 12V, 수용액 온도 70℃에서 60분간의 조건에서 양극 산화한다. 이에 따라 유전체 산화 피막층(26)의 일부가 되는 산화 알루미늄층을 형성한다.
이어서 유전체 산화 피막층(26)의 일부가 형성된 알루미늄박을 폭 6mm의 띠 형상으로 가공하고, 이 띠를 따라 폴리이미드 점착 테이프로 절연체층(63)을 형성하고, 또한 띠 형상의 알루미늄박을 사다리형 형상으로 프레스 성형한다.
이 사다리형 형상이라는 것은, 중앙 부분에, 띠의 방향을 따라 가교부와 관통홀이 등간격으로 설치되어 있고, 양단이 띠의 방향을 따라 연결된 연결부를 갖는 형상이다.
커패시터 소자(21)는 상기 가교부에 형성된다. 즉 가교부에서는, 중앙부에 음극부(25)가 형성되고, 양단에 절연체층(63)과 제1 및 제2 양극부(24a, 24b)가 설치된다. 또한 가교부로부터 연장되는 연결부에는, 제1 및 제2 양극부(24a, 24b)의 단부가 각각 연결하여 형성된다.
다음으로 상기 연결부와 제1 및 제2 양극부(24a, 24b)와 절연체층(63)을 테이프 형상의 레지스트재에 의해 피복하고, 상기 사다리형 형상의 가교부의 알루미늄박의 단면부를 포함하는 양극체(22)를 양극 산화한다. 양극 산화에 의해 산화 알루미늄층을 형성하고, 사다리형 형상의 가교부의 알루미늄박의 조면화부와 단면부의 표면에 산화 알루미늄층으로 이루어지는 유전체 산화 피막층(26)이 형성된다.
이어서 고체 전해질층(27)의 제조 방법에 대하여 설명한다.
우선, 음극부(25) 영역의 양극체(22)를 질산 망간 30% 수용액에 침지하고 자연 건조시킨 후, 300℃, 10분간의 조건에서 열 분해 처리를 수행함으로써, 고체 전해질층(27)의 일부가 되는 전도층으로서의 산화 망간층이 형성된다.
다음으로, 피롤 모노머 0.5mol/L와 프로필나프탈렌술폰산 나트륨 0.1mol/L을 미리 혼합한다. 이 혼합액에, 용매인 물과 pH 조정제인 프로필 인산 에스테르를 첨가하고 pH를 2로 조정하여 고체 전해질 형성용 중합액을 제작한다.
이 고체 전해질 형성용 중합액 속에, 산화 망간층이 형성된 음극부(25) 측의 양극체(22)를 침지하고, 중합 개시용 전극을 양극체(22)의 표면에 근접시켜 중합 전압 1.5V로 전해 산화 중합을 수행한다. 전도층의 표면에는 전도성 고분자층이 적층됨으로써, 고체 전해질층(27)을 형성한다.
다음으로, 음극층(28)의 제조 방법에 대하여 설명한다.
먼저, 절연체층(63)을 남기고 상기 레지스트재를 벗겨 제거한다. 다음으로,음극부(25)의 영역에 속하는 양극체(22)의 부분에, 콜로이달 카본 현탁액을 전사 도포한다. 그 후, 고체 전해질층(27) 상에 도포된 콜로이달 카본 현탁액을 건조시킴으로써 카본층이 형성된다.
다음으로, 은 페이스트를 음극부(25) 측의 양극체(22)에 전사 도포하고, 120~200℃의 온도에서 경화시켜 상기 카본층 상에 은 페이스트층을 형성하고, 카본층과 은 페이스트층으로 이루어지는 음극층(28)을 형성한다.
또한 연결되어 있는 제1 및 제2 양극부(24a, 24b)의 단부를 절단하여 커패시터 소자(21)를 제작한다.
도 13 및 도 14에 도시한 커패시터 유닛(30)은, 제1 및 제2 양극 프레임(31a, 31b)과 음극 프레임(32) 상에 커패시터 소자(21)를 탑재하고, 5매 적층하여 접합한 후, 제1 및 제2 양극 프레임(31a, 31b)과 음극 프레임(32)을 상기 판 형상의 기재로부터 분리하여 일체화한 것이다.
여기에서, 제1 및 제2 양극 프레임(31a, 31b)과 음극 프레임(32)은, 구리 합금으로 이루어지는 두께 0.1mm을 갖는 판 형상의 기재를 뚫고, 굽힘 가공함으로써, 일정한 간격으로 복수 연속하여 후프 형상 기재에 일체로 설치되어 있다. 또한 제2 실시예에서는 커패시터 소자(21)를 5매 적층하고 있으나, 5매 이하라도, 5매 이상이라도 상관없다. 예를 들면 커패시터 유닛(30)이 커패시터 소자(21)를 1매만 이용하여 제1 및 제2 양극 프레임(31a, 31b) 및 음극 프레임(32)에 의해 일체화한 것이라도 무방하다.
제1 양극 전극부(33a) 및 제2 양극 전극부(33b)는, 제1 및 제2 양극 프레임(31a, 31b) 상에, 커패시터 소자(21)의 제1 및 제2 양극부(24a, 24b)를 각각 얹어 놓은 것이다. 도 11에 도시한 바와 같이, 양단의 가이드부(31c, 31d)가 굽혀져서 제1 및 제2 양극부(24a, 24b)를 에워싼 상태에서, 접합부(31e)가 레이저 용접된다. 그에 따라 제1 양극 전극부(33a), 제2 양극 전극부(33b)는 일체로 접합되어 있다.
음극 전극부(34)는, 음극 프레임(32) 상에 커패시터 소자(21)를 페이스트 상태의 전도성 은 접착체를 통해 복수매 적층하고, 또한 페이스트 상태의 전도성 은 접착제를 통해 음극부(25)를 음극 프레임(32)의 저부(32b)에 얹어 놓고, 음극부(25) 양단의 가이드부(32a)에 의해 위치 결정 고정하여 일체로 접합하고 있다. 또한 음극층(28)과 가이드부(32a)를 전도성 은 접착제로 접합해도 무방하다.
제2 실시예의 도 8 내지 도 11에 도시한 바와 같이, 커패시터 유닛(30)은, 제1 실시예와 동일한 구성의 양극 단자(15a, 15b), 음극 단자(19)에 동일한 방법을 이용하여, 제1 및 제2 양극 프레임(31a, 31b)과 제1 평탄부(17a, 17b)를 접합하고, 음극 프레임(32)과 제2 평탄부(20)를 접합하고 있는 것이다.
제1 실시예와 마찬가지로 양극 단자와 음극 단자의 실장면이 되는 하면(16a, 16b, 19c)을 외장 수지(23)로부터 노출시키고, 또한 제1 평탄부(17a, 17b), 제2 평탄부(20)와 차폐부(21a, 21b, 29), 커패시터 유닛(30)이 노출되지 않도록, 일체로 외장 수지(23)에 의해 피복한다.
또한 제1 및 제2 양극 단자(15a, 15b)와 음극 단자(19)에, 이 양극 단 자(15a, 15b), 음극 단자(19)의 하면(16a, 16b, 19c)의 일단을 외장 수지(23)의 측면을 따라 상방으로 연장하여 굽힘으로써 돌출부(15d, 19d)를 형성해도 무방하다. 이에 따라 기판 실장시에 땜납 필렛이 형성되기 쉽도록 한다.
또한 외장 수지(23)에는, 외장 수지(23)의 측면을 따라 상방으로 굽혀진 상기 돌출부(15d, 19d)가 끼워지는 각각의 오목부(23a, 23b)를 외장 수지(23)에 설치해도 무방하다. 이에 따라 소형화를 도모할 수 있다.
제2 실시예의 고체 전해 커패시터는, 제1 및 제2 양극부(24a, 24b)를 제1 및 제2 양극 프레임(31a, 31b)에 접합하고, 이 제1 및 제2 양극 프레임(31a, 31b)을 통해, 제1 및 제2 양극 단자(15a, 15b)의 양단부의 하면(16a, 16b)으로부터 계단 형상의 단차를 형성한 제1 평탄부(17a, 17b)에 접합하고 있다. 또한 음극부(25)를 음극 프레임(32)에 접합하고, 이 음극 프레임(32)을 통해 음극 단자(19)의 하면(19c)으로부터 중앙부로 융기한 제2 평탄부(20)에 접합하고 있다 .이와 같은 구성에 의해, 제1 및 제2 양극부(24a, 24b) 또는 음극부(25)로부터, 양극 단자(15a, 15b) 또는 음극 단자(19)의 실장면까지의 인출 거리를 짧게 할 수 있다. 그 결과, 전도 저항을 작게 할 수 있으므로 ESL 및 ESR이 작아 진다는 효과가 얻어진다.
또한 양단에 제1 및 제2 양극부(24a, 24b)를 배치하고, 이들 양극부 사이의 도통하는 표면에 음극부(25)를 배치한 커패시터 소자로 하는 구성으로 하고 있다. 이러한 구성에 의해, 양극부(24a, 24b)로부터 이 양극부 사이의 중심을 향하여 외관상의 전류량(apparent current)이 감소하므로, 이 전류 경로에 기인하는 자계가 작아 ESL이 작아지는 효과가 얻어진다.
또한 이와 같은 음극 프레임(32)을 제2 평탄부(20)에 접속하고, 그리고 나서 제2 평탄부(20)를 외장 수지(23)로 피복하고 있다. 이러한 구성에 의해, 개구부(19b)로부터 퍼져 들어간 외장 수지(23)가 벽면(19a)과 제2 평탄부(20)를 에워싸기 때문에, 음극 단자(19)와 외장 수지(23)와의 접합 강도, 커패시터 유닛(30)과 제2 평탄부(20)와의 접합 강도를 높일 수 있다.
이하에 설명하는 제3 내지 제5 실시예는, 제1 실시예에 있어서의 음극 단자의 구조를 일부 다르게 한 것으로서, 이 이외의 구성은 제1 실시예와 동일하므로 동일 부분에는 동일한 부호를 부여하여 그 상세한 설명은 생략하고, 다른 부분에 대해서만 도면을 참조하여 설명한다.
(제3 실시예)
도 15, 16은 본 발명의 제3 실시예에 따른 고체 전해 커패시터의 구성을 나타내는 도면이고, 도 22는 상기 고체 전해 커패시터에 사용되는 양극 단자와 음극 단자의 구성을 나타낸 요부 사시도이다.
제3 실시예에 있어서, 음극 단자(40)는, 이 음극 단자(40)의 중앙부의 폭 전체를 하면(42c)으로부터 상방으로 융기시킨 제2 평탄부(41)를 가진다. 제2 평탄부(41)는, 음극 프레임(12)의 저부(12b)와 접합된다.
이 제2 평탄부(41)로 융기하는 부분에는, 제1 양극 단자(15a)와 제2 양극 단자(15b)를 연결하는 방향(도 16의 X-X선의 방향으로, 이하, 길이 방향이라고 칭함) 상으로, 음극 단자(40)의 폭 전체에 대향하는 한 쌍의 벽면(42a)을 포함한다. 한 쌍의 벽면(42a)은 제2 평탄부(41)를 사이에 두고 서로 대향한다. 또한 길이 방향으 로 교차하는 방향(도 16의 Y-Y선 방향으로, 이하, 폭 방향이라고 칭함) 상으로는 대향하는 한 쌍의 개구부(42b)가 형성된다. 한 쌍의 개구부(42b)는 제2 평탄부(41)를 사이에 두고 서로 대향한다.
음극 단자(40)의 제2 평탄부(41)는, 제1 실시예의 커패시터 유닛(10)의 음극 프레임(12)과 접합하고, 제1 및 제2 양극 단자(15a, 15b)의 제1 평탄부(17a, 17b)는, 상기 양극 프레임(11a, 11b)과 접합되는 것이다.
이 음극 단자(40)의 하면(42c)의 단부를, 인접하는 제1 및 제2 양극 단자(15a, 15b)에 가능한 한 근접시키도록 해도 무방하다.
또한 음극 단자(40)에는, 하면(42c)이 제1 및 제2 양극 단자(15a, 15b)의 하면에 근접한 부분에, 하면(42c)의 단부로부터 제1 및 제2 양극 단자(15a, 15b) 측을 향해 상방으로 연장되는 차폐부(44)를 설치해도 무방하다.
제1 실시예와 마찬가지로, 제1 및 제2 양극 단자(15a, 15b)와 음극 단자(40)의 실장면이 되는 하면(16a, 16b, 42c)을 외장 수지(23)로부터 노출시키고, 또한 제1 및 제2 평탄부(17a, 17b, 41)와 차폐부(21a, 21b, 44), 커패시터 유닛(10)이 노출되지 않도록, 일체로 외장 수지(23)에 의해 피복한다.
(제4 실시예)
도 17, 도 18은 본 발명의 제4 실시예에 따른 고체 전해 커패시터의 구성을 나타내는 도면이고, 도 23은 상기 고체 전해 커패시터에 사용되는 양극 단자와 음극 단자의 구성을 나타낸 요부 사시도이다.
제4 실시예에 있어서, 음극 단자(45)는, 이 음극 단자(45)의 중앙부의 내측 의 일부를 하면(47c)으로부터 상방으로 융기시킨 제2 평탄부(46)를 가진다. 제2 평탄부(46)는, 음극 프레임(12)의 저부(12b)와 접합된다.
제2 평탄부(46)를 향해 융기하는 부분에는, 제1 양극 단자(15a)와 제2 양극 단자(15b)를 연결하는 길이 방향으로는, 제2 평탄부(46)를 사이에 두고 대향하는 한 쌍의 개구부(47b)가 형성되어 있다. 또한 길이 방향에 대하여 교차하는 폭 방향으로는, 제2 평탄부(46)를 사이에 두고 대항하는 한 쌍의 벽면(47a)이 형성되어 있다. 벽면(47a)은 음극 단자(45)의 폭의 일부에 형성된다.
제2 평탄부(46)는, 제1 실시예에서 설명한 커패시터 유닛(10)의 음극 프레임(12)과 접합하고, 한편 제1 평탄부(17a, 17b)는 제1 및 제2 양극 프레임(11a, 11b)과 접합된다.
또한 음극 단자(45)의 하면(47c)의 단부를, 인접하는 제1 및 제2 양극 단자(15a, 15b)에 가능한 한 근접시키도록 해도 무방하다.
또한 음극 단자(45)에는, 하면(47c)이 제1 및 제2 양극 단자(15a, 15b)의 하면에 근접한 부분에, 하면(47c)의 단부로부터 제1 및 제2 양극 단자(15a, 15b) 측을 향해 상방으로 연장되는 차폐부(49)를 설치해도 무방하다.
제1 실시예와 마찬가지로, 제1 및 제2 양극 단자(15a, 15b)와 음극 단자(45)의 실장면이 되는 하면(16a, 16b, 47c)을 외장 수지(23)로부터 노출시키고, 또한 제1 및 제2 평탄부(17a, 17b, 46)와 차폐부(21a, 21b, 49), 커패시터 유닛(10)이 노출되지 않도록, 일체로 외장 수지(23)에 의해 피복한다.
이와 같이 구성된 제1 및 제2 양극 단자(15a, 15b)와 음극 단자(45)는, 구리 합금으로 이루어지는 두께 0.1mm을 갖는 판 형상의 기재를 뚫고 굽힘으로써 일체로 형성된다. 벽면(47a)과 주위가 막힌 개구부(47b)를 갖는 음극 단자(45)는, 판 형상의 기재에 개구부(47b)가 되는 부분에 펀칭홀을 뚫고 융기시킴으로써 제작된 것이다.
(제5 실시예)
도 19 및 도 20은 본 발명의 제5 실시예에 따른 고체 전해 커패시터의 구성을 나타낸 도면이고, 도 24는 상기 고체 전해 커패시터에 사용되는 양극 단자와 음극 단자의 구성을 나타낸 요부 사시도이다.
제5 실시예에 있어서, 음극 단자(50)는, 중앙부의 내측의 일부를 하면(52c)으로부터 상방으로 융기시킨 제2 평탄부(51)를 포함한다. 제2 평탄부(51)는 음극 프레임(12)의 저부(12b)와 접합된다.
제2 평탄부(51)를 향해 융기하는 부분에는, 제1 양극 단자(15a)와 제2 양극 단자(15b)를 연결하는 길이 방향으로, 제2 평탄부(51)를 사이에 두고 대향하는 한 쌍의 벽면(52a)이 형성된다. 한 쌍의 벽면(52a)은 음극 단자(18)의 폭의 일부에 형성된다. 또한 길이 방향으로 교차하는 폭 방향으로는, 제2 평탄부(51)를 사이에 두고 대향하는 한 쌍의 개구부(52b)가 형성되어 있다.
제2 평탄부(51)는 제1 실시예의 커패시터 유닛(10)의 음극 프레임(12)과 접합되고, 제1 평탄부(17a, 17b)는 제1 및 제2 양극 프레임(11a, 11b)과 접합된다.
이 음극 단자(50)의 하면(52c)의 단부를, 인접하는 제1 및 제2 양극 단자(15a, 15b)에 가능한 한 근접시키도록 해도 무방하다.
또한 음극 단자(50)에는, 하면(52c)이 제1 및 제2 양극 단자(15a, 15b)의 하면에 근접한 부분에, 하면(52c)의 단부로부터 제1 및 제2 양극 단자(15a, 15b) 측을 향해 상방으로 연장되는 차폐부(54)를 설치해도 무방하다.
제1 실시예와 마찬가지로, 제1 및 제2 양극 단자(15a, 15b)와 음극 단자(50)의 실장면이 되는 하면(16a, 16b, 53)을 외장 수지(23)로부터 노출시키는 한편, 제1 및 제2 평탄부(17a, 17b, 51)와 차폐부(21a, 21b, 54), 커패시터 유닛(10)이 노출되지 않도록, 일체로 외장 수지(23)에 의해 피복한다.
이와 같이 구성된 제1 및 제2 양극 단자(15a, 15b)와 음극 단자(50)는, 구리 합금으로 이루어지는 두께 0.1mm을 갖는 판 형상의 기재를 뚫고, 또한 굽힘 가공함으로써 일체로 형성된 것이다. 벽면(52a) 및 주위가 막힌 개구부(52b)를 갖는 음극 단자(50)는, 판 형상의 기재에 개구부(52b)가 되는 부분에 펀칭홀을 뚫고 융기시킴으로써 제작된 것이다.
(제6 내지 제8 실시예)
제6 내지 제8 실시예 및 제2 실시예의 커패시터 유닛(30)을 제3, 제4 및 제5 실시예의 양극 단자(15a, 15b) 및 음극 단자(40, 45, 50)에 접합한 구성이다. 그 이외의 부분은 제3, 제4 및 제5 실시예와 동일하게 하여 고체 전해 커패시터를 제작한 것이다.
즉 커패시터 유닛(30)의 제1 및 제2 양극 프레임(31a, 31b)을 제1 및 제2 양극 단자(15a, 15b)의 제1 평탄부(17a, 17b)에 접합하고, 음극 프레임(32)의 저부(32b)를 제2, 제3, 제4 및 제5 실시예의 제2 평탄부(41, 46, 51)에 접합한 구성 이다.
(제9 실시예)
제9 실시예는, 제1 실시예의 음극 단자의 제2 평탄부에 절단부를 설치한 것으로, 다른 구성은 제1 실시예와 동일하다.
도 25는, 제9 실시예의 고체 전해 커패시터에 사용되는 음극 단자의 제2 평탄부에 절단부를 설치한 요부 사시도이다.
제9 실시예에 있어서, 음극 단자(19)는 제2 평탄부(20)에 형성된 절단부(20b)를 포함하고, 절단부(20b)는 개구부(19b)들과 연결된다.
절단부(20b)는 개구부(19b)들의 적어도 어느 하나에 형성된다. 또한 제2 평탄부(20)를 횡단하도록 절단부(20b)를 설치함으로써, 절단부(20b)가 대향하는 개구부(19b)끼리를 연결하는 형태로 해도 무방하다.
이러한 구성에 의해, 외장 수지(23)가 개구부(19b)와 절단부(20b)를 통과하여 퍼져 들어갈 수 있다. 퍼져 들어간 외장 수지(23)가 제2 평탄부(20)를 에워싸기 때문에, 음극 단자(19)와 외장 수지(23)와의 접합 강도, 및 커패시터 유닛(10)과 제2 평탄부(20)와의 접합 강도를 더 높일 수 있다.
또한 제2 내지 제8 실시예의 음극 단자의 제2 평탄부에 절단부를 설치할 수도 있다.
상기와 같이 구성된 제3 내지 제9 실시예에 따른 고체 전해 커패시터는, 제1 및 제2 실시예와 마찬가지로, 커패시터 소자의 양극부와 음극부로부터 양극 단자 및 음극 단자의 실장면까지의 인출 거리를 짧게 할 수 있다. 그에 따라, 전도 저항 을 작게 할 수 있으므로, ESL 및 ESR이 작아 진다는 효과가 얻어진다. 또한 개구부로부터 퍼져 들어간 외장 수지가 벽면과 평탄부를 에워 싸기 때문에, 음극 단자와 외장 수지와의 접합 강도, 커패시터 유닛과 평탄부와의 접합 강도를 높일 수 있다.
이상과 같이 본 발명의 고체 전해 커패시터는, 커패시터 소자의 양극부를 제1 및 제2 양극 프레임에 접합하고, 이 제1 및 제2 양극 프레임을, 양극 단자의 양쪽 단부의 하면으로부터 계단 형상의 단차를 형성한 제1 평탄부에 접합하고 있다. 또한 커패시터 소자의 음극부를 음극 프레임에 접합하고, 이 음극 프레임을 음극 단자의 하면으로부터 융기한 제2 평탄부에 접합하고 있다. 이러한 구성에 의해, 커패시터 소자의 양극부와 음극부로부터 각각 양극 단자, 음극 단자의 실장면까지의 인출 거리가 짧아, ESR 및 ESL이 작아지는 효과가 얻어진다.
또한 양극부가 교대로 역방향으로 돌출하도록 커패시터 소자를 적층하고, 양방향의 양극부를 각각 제1 및 제2 양극 프레임과 접합하여 제1 및 제2 양극 전극부로 하고, 한편, 음극부를 음극 프레임과 접합하여 음극 전극부로 하는 커패시터 유닛을 구비한다. 인접하는 커패시터 소자간에서 제1 양극 전극부로부터 음극부로의 전류 경로와, 제2 양극 전극부로부터 음극부로의 전류 경로가 근접하고 양극 전극간 방향상에서 역이 되므로, ESL이 작아지는 효과가 얻어진다.
또한 음극 단자는 상방으로 융기한 제2 평탄부를 가지고 있고, 제2 평탄부를 사이에 두고 대향하는 벽면과, 제2 평탄부를 사이에 두고 대향하는 개구부를 포함한다. 음극 단자의 제2 평탄부가 음극 프레임에 접속되고, 제2 평탄부를 외장 수지로 피복하는 구성으로 함으로써, 음극 단자와 음극 프레임의 접합 강도를 안정적으 로 할 수 있다.
본 발명에 따른 고체 전해 커패시터는, 커패시터 소자로부터 단자까지의 인출 거리를 가능한 한 짧게 하는 구성에 의해 ESR 특성 및 ESL 특성이 우수하며, 또한 양극 단자, 음극 단자와 외장 수지와의 접합 강도를 향상시킬 수 있다. 그에 따라, 고성능, 고신뢰성의 고체 전해 커패시터를 안정적으로 제공할 수 있다는 탁월한 효과를 가지며, 특히 퍼스널 컴퓨터의 CPU 주변에 사용되는 커패시터 등으로서 유용하다.
본 발명의 상술한 실시예에 있어서의 다양한 변경은 본 발명의 당업자에 있어서 자명한 것이다. 또한, 본 발명의 범위는 첨부한 청구범위에 의해서 한정되어야 할 것이다.

Claims (7)

  1. 고체 전해 커패시터로서,
    양극부와 음극부를 갖는 커패시터 소자와,
    상기 음극부에 접합되는 음극 프레임과,
    상기 양극부에 접합되고, 또한 상기 음극 프레임의 양측에 설치되는 제1 양극 프레임 및 제2 양극 프레임과,
    상기 음극 프레임에 접합되는 음극 단자와,
    상기 제1 양극 프레임에 접합되는 제1 양극 단자와,
    상기 제2 양극 프레임에 접합되는 제2 양극 단자와,
    상기 제1 및 제2 양극 단자와 상기 음극 단자의 실장면이 되는 하면을 노출시키고, 또한 상기 커패시터 소자를 피복하는 외장 수지를 포함하는 고체 전해 커패시터로서,
    상기 고체 전해 커패시터는, 상기 제1 양극 단자와 상기 제2 양극 단자를 연결하는 길이 방향과, 상기 길이 방향에 교차하는 폭 방향을 갖고,
    상기 제1 및 제2 양극 단자는, 상기 폭 방향의 양단이고 또한 상기 제1 및 제2 양극 단자의 하면에 대하여 소정 높이의 위치에, 한 쌍의 제1 평탄부를 포함하고,
    상기 제1 및 제2 양극 프레임이 한 쌍의 상기 제1 평탄부에 각각 접합되고,
    상기 음극 단자는, 상기 길이 방향의 중앙부이고 상기 음극 단자의 하면에 대하여 소정 높이의 위치에 제2 평탄부를 포함하고,
    상기 음극 프레임이 상기 제2 평탄부에 접합되고,
    상기 제1 평탄부 및 상기 제2 평탄부가 외장 수지에 피복되는 고체 전해 커패시터.
  2. 제1 항에 있어서,
    상기 커패시터 소자는, 일방의 단부를 상기 양극부로 하고, 타방의 단부를 상기 음극부로 하는 커패시터 소자로서,
    2 이상의 상기 커패시터 소자가, 상기 음극부에 대하여 상기 양극부가 교대로 역방향으로 돌출되도록 적층되고,
    상기 제1 양극 프레임은, 일방의 상기 양극부에 접합되고,
    상기 제2 양극 프레임은, 타방의 상기 양극부에 접합되는 고체 전해 커패시터.
  3. 제1 항에 있어서,
    상기 커패시터 소자는,
    밸브 금속판과,
    상기 밸브 금속판의 양단에 설치된 제1 양극부 및 제2 양극부와,
    상기 제1 양극부 및 제2 양극부와의 사이에서 상기 밸브 금속판상에 형성된 상기 음극부를 포함하고,
    상기 제1 양극부는 상기 제1 양극 프레임과 접합되고, 상기 제2 양극부는 상기 제2 양극 프레임과 접합되는 고체 전해 커패시터.
  4. 제1 항에 있어서,
    상기 제1 및 제2 양극 단자 및 상기 음극 단자 중 적어도 하나는, 상기 음극 단자의 하면과 상기 양극 단자의 하면이 근접하는 단부에 차폐부를 포함하고,
    상기 차폐부는 상기 제1 및 제2 양극 단자 또는 상기 음극 단자의 하면으로부터 상방으로 연장되는 부분으로서,
    상기 차폐부가 상기 외장 수지에 피복되는 고체 전해 커패시터.
  5. 제1 항에 있어서,
    상기 음극 프레임은, 상기 길이 방향으로 상기 제2 평탄부를 사이에 두고 한 쌍의 개구부를 포함하고,
    상기 제2 평탄부에는, 상기 개구부에 연결되는 절단부가 설치되는 고체 전해 커패시터.
  6. 고체 전해 커패시터로서, 커패시터 유닛을 포함하고,
    상기 커패시터 유닛은,
    일방에 양극부와 타방에 음극부를 갖는 커패시터 소자를 복수개 포함하고, 상기 커패시터 소자는 상기 양극부가 교대로 역방향이 되도록 배치하여 복수 적층 되고,
    상기 음극부가 음극 프레임과 접합되는 음극 전극부와,
    상기 양극부가 양극 프레임에 접합되는 제1 양극 전극부 및 제2 양극 전극부를 포함하는 커패시터 유닛으로서,
    상기 고체 전해 커패시터는,
    상기 음극 프레임을 통해 상기 음극 전극부와 접합되는 음극 단자와,
    상기 양극 프레임을 통해, 상기 제1 양극 전극부 및 상기 제2 양극 전극부에 각각 접합되는 제1 양극 단자 및 제2 양극 단자와,
    상기 제1 및 제2 양극 단자와 상기 음극 단자의 실장면이 되는 하면을 노출시켜 상기 커패시터 유닛을 피복하는 외장 수지를 더 포함하고,
    상기 제1 및 제2 양극 단자는, 상기 제1 및 제2 양극 단자 간을 연결하는 방향과 교차하는 방향의 양단에, 상기 제1 및 제2 양극 단자의 하면으로부터 상방을 향하는 계단 형상의 단차로서 형성되는 평탄부를 포함하고,
    상기 양극 단자의 상기 평탄부는 상기 양극 프레임과 접합되고,
    상기 음극 단자는 상기 음극 단자의 중앙에 평탄부를 포함하고,
    상기 음극 단자의 상기 평탄부는, 상기 음극 단자의 하면으로부터 상방으로 융기하여 형성되는 평탄부이고,
    상기 음극 단자의 상기 평탄부는 상기 음극 프레임과 접합되고,
    상기 음극 단자의 상기 평탄부를 사이에 두고, 한 쌍의 벽면이 대향하고, 또한 한 쌍의 개구부가 대향하며,
    상기 양극 단자의 상기 평탄부와 상기 음극 단자의 상기 평탄부가 상기 외장 수지에 피복되는 고체 전해 커패시터.
  7. 고체 전해 커패시터로서, 커패시터 유닛을 포함하고,
    상기 커패시터 유닛은,
    양극체의 중앙에 음극부를 포함하고, 상기 음극부를 사이에 두고 양단에 제1 및 제2 양극부를 포함하는 커패시터 소자와,
    상기 음극부가 음극 프레임과 접합되는 음극 전극부와,
    상기 제1 및 제2 양극부가 양극 프레임과 접합된 제1 및 제2 양극 전극부를 포함하는 커패시터 유닛으로서,
    상기 고체 전해 커패시터는,
    상기 음극 프레임을 통해 상기 음극 전극부와 접합되는 음극 단자와,
    상기 양극 프레임을 통해, 상기 제1 양극 전극부 및 상기 제2 양극 전극부에 각각 접합되는 제1 양극 단자 및 제2 양극 단자와,
    상기 제1 및 제2 양극 단자와 상기 음극 단자의 실장면이 되는 하면을 노출시켜 상기 커패시터 유닛을 피복하는 외장 수지를 더 포함하고,
    상기 제1 및 제2 양극 단자는, 상기 제1 및 제2 양극 단자 간을 연결하는 방향과 교차하는 방향의 양단에, 상기 제1 및 제2 양극 단자의 하면으로부터 상방을 향하는 계단 형상의 단차로서 형성되는 평탄부를 포함하고,
    상기 양극 단자의 상기 평탄부는 상기 양극 프레임과 접합되고,
    상기 음극 단자는, 상기 음극 단자의 중앙에 평탄부를 포함하고,
    상기 음극 단자의 상기 평탄부는, 상기 음극 단자의 하면으로부터 상방으로 융기하여 형성되는 평탄부이고,
    상기 음극 단자의 평탄부는 상기 음극 프레임과 접합되고,
    상기 음극 단자의 상기 평탄부를 사이에 두고, 한 쌍의 벽면이 대향하고, 또한 한 쌍의 개구부가 대향하며,
    상기 양극 단자의 상기 평탄부와 상기 음극 단자의 상기 평탄부가 상기 외장 수지에 피복되는 고체 전해 커패시터.
KR1020060068451A 2005-07-22 2006-07-21 고체 전해 커패시터 KR101018679B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00212497 2005-07-22
JP2005212497A JP4802585B2 (ja) 2005-07-22 2005-07-22 固体電解コンデンサ

Publications (2)

Publication Number Publication Date
KR20070012257A true KR20070012257A (ko) 2007-01-25
KR101018679B1 KR101018679B1 (ko) 2011-03-04

Family

ID=37656948

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060068451A KR101018679B1 (ko) 2005-07-22 2006-07-21 고체 전해 커패시터

Country Status (5)

Country Link
US (1) US7277271B2 (ko)
JP (1) JP4802585B2 (ko)
KR (1) KR101018679B1 (ko)
CN (1) CN1901114B (ko)
TW (1) TWI378481B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100919337B1 (ko) * 2005-05-18 2009-09-25 파나소닉 주식회사 디지털 신호 처리 장치
JP2007116064A (ja) * 2005-10-24 2007-05-10 Nichicon Corp 積層型固体電解コンデンサ
TWI320191B (en) * 2006-12-29 2010-02-01 Solid electrolytic capacitor and lead frame thereof
CN101101815B (zh) * 2007-08-09 2010-09-15 威盛电子股份有限公司 电容器及具有其的电子组件
JP5121472B2 (ja) * 2008-01-23 2013-01-16 三洋電機株式会社 固体電解コンデンサ
JP4994277B2 (ja) * 2008-03-17 2012-08-08 ニチコン株式会社 積層型固体電解コンデンサの製造方法
JP5132374B2 (ja) * 2008-03-18 2013-01-30 三洋電機株式会社 固体電解コンデンサ及びその製造方法
JP2009260235A (ja) * 2008-03-25 2009-11-05 Nec Tokin Corp 固体電解コンデンサおよびその製造方法
KR20090120845A (ko) * 2008-05-21 2009-11-25 삼성전기주식회사 고체전해 커패시터 및 그 제조방법
US7706132B2 (en) 2008-06-02 2010-04-27 Panasonic Corporation Solid electrolytic capacitor
JP5176697B2 (ja) * 2008-06-02 2013-04-03 パナソニック株式会社 固体電解コンデンサ
CN102379016A (zh) * 2009-03-31 2012-03-14 日本贵弥功株式会社 固体电解电容器
JP2011044682A (ja) * 2009-07-21 2011-03-03 Panasonic Corp キャパシタ
TWI492254B (zh) 2010-12-28 2015-07-11 Ind Tech Res Inst 去耦合元件
US8663752B2 (en) * 2011-03-14 2014-03-04 Jeng-Kuang Lin Manufacturing method of carbon coated aluminum foil as cathode of solid aluminum electrolytic capacitor
US9214289B2 (en) 2011-04-14 2015-12-15 Panasonic Intellectual Property Management Co., Ltd. Electrolytic capacitor
US20130258555A1 (en) * 2012-04-02 2013-10-03 Apaq Technology Co., Ltd. Capacitor unit and stacked solid electrolytic capacitor having the same
WO2014174833A1 (ja) 2013-04-26 2014-10-30 パナソニックＩｐマネジメント株式会社 固体電解コンデンサ及びそれを用いた実装体
US9293263B2 (en) * 2014-01-29 2016-03-22 Kemet Electronics Corporation Solid electrolytic capacitor
CN107527741B (zh) * 2016-06-15 2019-12-13 株式会社村田制作所 固体电解电容器
US10903017B2 (en) 2016-06-15 2021-01-26 Murata Manufacturing Co., Ltd. Solid electrolytic capacitor
CN115298776A (zh) * 2020-03-23 2022-11-04 松下知识产权经营株式会社 电解电容器
WO2022080148A1 (ja) * 2020-10-16 2022-04-21 株式会社指月電機製作所 フィルムコンデンサ
WO2022138223A1 (ja) * 2020-12-25 2022-06-30 パナソニックＩｐマネジメント株式会社 電解コンデンサ
WO2022163644A1 (ja) * 2021-01-28 2022-08-04 パナソニックＩｐマネジメント株式会社 電解コンデンサ
US20240097637A1 (en) * 2021-02-24 2024-03-21 Panasonic Intellectual Property Management Co., Ltd. Filter circuit
WO2022202189A1 (ja) * 2021-03-22 2022-09-29 パナソニックＩｐマネジメント株式会社 固体電解コンデンサおよびその製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0267629U (ko) * 1988-11-10 1990-05-22
JPH04277608A (ja) * 1991-03-06 1992-10-02 Matsushita Electric Ind Co Ltd チップ形固体電解コンデンサ
JP3199871B2 (ja) * 1992-09-30 2001-08-20 ニチコン株式会社 チップ型固体電解コンデンサ
JPH06232014A (ja) * 1993-02-02 1994-08-19 Nec Toyama Ltd ヒューズ入りチップ型固体電解コンデンサおよびその製造方法
US5638253A (en) * 1994-04-28 1997-06-10 Rohm Co. Ltd. Package-type solid electrolytic capacitor
JP3426859B2 (ja) 1996-06-27 2003-07-14 三洋電機株式会社 二次電池
JP3536722B2 (ja) * 1998-06-18 2004-06-14 松下電器産業株式会社 チップ形固体電解コンデンサおよびその製造方法
JP3755336B2 (ja) * 1998-08-26 2006-03-15 松下電器産業株式会社 固体電解コンデンサおよびその製造方法
JP3134867B2 (ja) * 1999-02-25 2001-02-13 日本電気株式会社 非水電解液二次電池
JP2001006653A (ja) * 1999-06-25 2001-01-12 Nec Corp 非水電解液二次電池
JP2001110676A (ja) * 1999-10-05 2001-04-20 Matsuo Electric Co Ltd チップコンデンサ
JP2000340463A (ja) 2000-01-01 2000-12-08 Matsushita Electric Ind Co Ltd 固体電解コンデンサ
JP3532519B2 (ja) * 2000-11-22 2004-05-31 Ｎｅｃトーキン株式会社 チップ型コンデンサの製造方法およびその製造装置
KR20030084256A (ko) * 2002-04-26 2003-11-01 삼화전기주식회사 고체 전해 콘덴서 및 그에 사용되는 리드 프레임
JP2004095816A (ja) * 2002-08-30 2004-03-25 Matsushita Electric Ind Co Ltd チップ形コンデンサ
JP2004228424A (ja) * 2003-01-24 2004-08-12 Nec Tokin Corp チップ電解コンデンサおよびその製造方法
JP2004253615A (ja) * 2003-02-20 2004-09-09 Nec Tokin Corp 固体電解コンデンサ及びその製造方法
JP2004289142A (ja) * 2003-03-04 2004-10-14 Nec Tokin Corp 積層型固体電解コンデンサ及び積層型伝送線路素子
JP4166112B2 (ja) * 2003-04-09 2008-10-15 三洋電機株式会社 固体電解コンデンサ及び固体電解コンデンサの取り付け方法
JP4083091B2 (ja) * 2003-07-04 2008-04-30 Ｎｅｃトーキン株式会社 チップ型固体電解コンデンサ及びその製造方法並びにそれに用いるリードフレーム
JP2006128343A (ja) * 2004-10-28 2006-05-18 Rohm Co Ltd 固体電解コンデンサ
JP4513811B2 (ja) * 2005-01-24 2010-07-28 パナソニック株式会社 チップ型固体電解コンデンサ

Also Published As

Publication number Publication date
US7277271B2 (en) 2007-10-02
TW200710895A (en) 2007-03-16
CN1901114B (zh) 2010-11-03
JP4802585B2 (ja) 2011-10-26
KR101018679B1 (ko) 2011-03-04
JP2007035691A (ja) 2007-02-08
US20070019366A1 (en) 2007-01-25
TWI378481B (en) 2012-12-01
CN1901114A (zh) 2007-01-24

Similar Documents

Publication Publication Date Title
KR101018679B1 (ko) 고체 전해 커패시터
KR100356194B1 (ko) 고체 전해 콘덴서 및 그 제조방법
US5377073A (en) Stacked type solid electrolytic capacitor
KR100724227B1 (ko) 박형 표면실장형 고체 전해 커패시터
EP3226270B1 (en) Solid electrolytic capacitor
JP4688675B2 (ja) 積層型固体電解コンデンサ
JP4830875B2 (ja) 固体電解コンデンサ
KR100623804B1 (ko) 고체 전해질 캐패시터 및 그 제조방법
US8344735B2 (en) Solid electrolytic capacitor
JP2006190929A (ja) 固体電解コンデンサ及びその製造方法
JP5020432B2 (ja) チップ型積層コンデンサ
JP4688676B2 (ja) 積層型固体電解コンデンサおよびコンデンサモジュール
JP2003178933A (ja) コンデンサ
JP4986230B2 (ja) 積層型固体電解コンデンサ
JP2008078312A (ja) 固体電解コンデンサ
JP4867667B2 (ja) 固体電解コンデンサ
JPH08273983A (ja) アルミ固体コンデンサ
JP2006190925A (ja) 固体電解コンデンサ及びその製造方法
JP2008021774A (ja) チップ形固体電解コンデンサ及びその製造方法
WO2014038203A1 (ja) 固体電解コンデンサ
JPH09312240A (ja) 積層型固体チップコンデンサ
WO2019058535A1 (ja) 固体電解コンデンサおよびその製造方法
JP5176697B2 (ja) 固体電解コンデンサ
JP5051851B2 (ja) 積層型固体電解コンデンサ
JP2003168627A (ja) コンデンサ、積層型コンデンサおよびコンデンサ内蔵基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee