KR20030089447A - 발광 장치 및 그의 제조 방법 - Google Patents

발광 장치 및 그의 제조 방법 Download PDF

Info

Publication number
KR20030089447A
KR20030089447A KR10-2003-0030122A KR20030030122A KR20030089447A KR 20030089447 A KR20030089447 A KR 20030089447A KR 20030030122 A KR20030030122 A KR 20030030122A KR 20030089447 A KR20030089447 A KR 20030089447A
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
insulating film
emitting device
organic compound
Prior art date
Application number
KR10-2003-0030122A
Other languages
English (en)
Other versions
KR100968512B1 (ko
Inventor
야마자키순페이
무라카미사토시
오사메미츠아키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20030089447A publication Critical patent/KR20030089447A/ko
Application granted granted Critical
Publication of KR100968512B1 publication Critical patent/KR100968512B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/856—Arrangements for extracting light from the devices comprising reflective means

Abstract

유기 화합물을 포함하는 발광 소자는 여러 요인에 의해 쉽게 열화된다는 점에 단점이 있고, 따라서 이러한 발광 소자의 최대 과제는 신뢰성을 증대(수명을 연장)시키는 것이다. 본 발명은 액티브 매트릭스형 발광 장치의 제조 방법을 제공하고, 신뢰성이 높은 액티브 매트릭스형 발광 장치의 구조를 제공한다. 본 방법에서는 소스 영역 또는 드레인 영역까지 연장되는 콘택홀을 형성하고, 이어서 층간 절연막상에 감광성 유기 절연 재료로 이루어진 층간 절연막을 형성한다. 이 절연막은 상단부상에 곡면을 가지고 있다. 이 후, RF 전원을 이용한 스퍼터법에 의해 20 내지 50nm의 막 두께를 갖는 질화 규소막으로 마련된 층간 절연막을 형성한다.

Description

발광 장치 및 그의 제조 방법{LIGHT EMITTING DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 한쌍의 전극 사이에 유기 화합물을 포함하는 층(이하, 유기 화합물 포함 층이라 함)을 가지어 전계가 인가될 시 형광 또는 인광을 얻게 되어 있는 발광 소자를 이용한 발광 장치 및 그의 제조 방법에 관한 것이다. 여기서, 본 명세서에서 사용하는 "발광 장치"는 화상 표시 장치, 발광 장치, 및 광원(조명 장치 포함)을 나타낸다. 또한, 상기 발광 장치는 FPC(Flexible Printed Circuit), TAB(Tape Automate Bonding), TCP(Tape Carrier Package)가 부착된 모듈; TAB 테이프 또는 TCP의 팁상에 인쇄 배선판이 실장되어 있는 모듈; COG(Chip-On-Glass) 시스템에 의해 집적 회로(IC)를 발광 소자상에 직접 장착하고 있는 모듈 등의 모든 종류의 발광 장치일 수 있다.
근년 들어 절연면을 갖는 기판상에 형성된 반도체 박막(수 나노미터 내지 수백 나노미터의 두께를 갖는)을 이용한 박막 트랜지스터(TFT)를 구성하기 위한 기술에 주목이 집중되어 왔다. 이러한 박막 트랜지스터는 IC 및 전기 광학 장치 등의 전자 장치에 폭 넓게 적용되어 왔다. 특히, 이러한 박막 트랜지스터는 화상 표시장치의 스위칭 소자를 제공하기 위해 개발에 박차를 이루어 왔다.
박형, 경량, 고속 응답성, 직류 저 전압 구동 등을 특징으로 하는, 유기 화합물을 발광체로서 이용하는 발광 소자는 차세대 평판 디스플레이에의 적용이 기대되어 왔다. 또한, 발광 소자가 매트릭스 형태로 배치되어 있는 표시 장치는 종래의 액정 표시 장치에 비해 넓은 시야각에 따른 시인성이 우수하기 때문에 이점이 있는 것으로 인정되어 왔다.
유기 화합물을 포함하는 발광 소자는 전계가 인가될 시 전계 발광(electro luminescence)을 이룰 수 있는 유기 화합물을 포함하는 층(이하, EL층이라 함)과, 양극 및 음극을 포함하고 있다. 이러한 발광 소자의 발광 기구는 다음과 같다. 즉, 한쌍의 전극 사이에 개재되어 있는 유기 화합물에 전압이 인가되면 음극으로부터 주입되는 전자와 양극으로부터 주입되는 정공들이 유기 화합물의 발광 중심에서 서로 재결합하여 분자 여기를 형성하게 된다. 이 후, 분자 여기가 기저 상태로 복귀되면 에너지가 방출되어 발광이 이루어진다. 당해 기술 분야에서 알려진 여기 상태는 2가지가 있는데, 하나는 1중항 여기상태이고, 다른 하나는 3중항 여기 상태로서, 어느 상태에서나 발광이 가능하다.
매트릭스 형태로 배치된 복수의 발광 소자로 구성된 발광 장치는 패시브 매트릭스 구동(단순 매트릭스형) 및 액티브 매트릭스 구동(액티브 매트릭스형) 등의 공지의 구동 시스템을 이용하여 구동가능하다. 그러나, 화소 밀도가 높은 경우에는 각 화소(또는 각 도트)마다 스위치가 구비되어 있는 액티브 매트릭스형 시스템을 사용하는 것이 저 전압에서 구동가능하다는 점에서 바람직하다.
액티브 매트릭스형 발광 장치는 광 출사 방향에 따라 2가지 방식으로 설계할 수 있다. 그 중 하나는 EL 소자로부터 발생된 광이 대향 기판을 투과한 후 관측자의 눈에 입사되는 구성(즉, 하면 출사형)인데, 이 경우 관측자는 대향 기판측으로부터의 화상을 인식할 수 있게 되어 있다. 다른 하나는 EL 소자로부터 발생된 광이 소자 기판을 투과한 후 관측자의 눈에 입사되는 구성(즉, 상면 출사형)인데, 이 경우 관측자는 EL 소자측으로부터의 화상을 인식할 수 있게 되어 있다.
또한, 발광 소자의 중앙부라 할 수 있는 유기 화합물층(엄밀히 말하자면, 발광층)의 유기 화합물으로서는 저분자계 재료 및 고분자계 재료가 연구되어 왓다. 그 중 고분자계 재료에 관심이 집중되었는데, 그 이유는 고분자계 재료의 경우 저분자계 재료에 비해 열 안정성이 높고 취급에 편이성이 있기 때문이다.
유기 화합물의 성막 방법으로는 증착법, 스핀 코팅법, 잉크젯법이 공지되어 있는데, 그 중 고분자계 재료를 이용하여 풀 컬러 화상 형성을 실현하기 위한 방법으로는 특히 스핀 코팅법과 잉크젯법이 공지되어 있다.
유기 화합물을 포함하는 발광 소자는 여러 요인에 의해 쉽게 열화된다는 점에 단점이 있고, 따라서 이러한 발광 소자의 최대 과제는 신뢰성을 증대(수명을 연장)시키는 것이다.
이상과 같은 문제점을 해결할 수 있도록 본 발명은 액티브 매트릭스형 발광 장치의 제조 방법을 제공하고, 신뢰성이 높은 액티브 매트릭스형 발광 장치의 구조를 제공하는 것이다.
도 1(A)는 본 발명의 일 실시 형태로서의 발광 장치를 도시하는 상면도이고, 도 1(B)는 구동 회로와 화소부의 단면도(실시예 1),
도 2는 본 발명의 실시 형태들 중 하나로서의 발광 장치의 화소부와 접속부의 단면도(실시예 1),
도 3은 실시예 1을 예시하는 단면도,
도 4(A) 및 도 4(B)는 실시예 2를 예시하는 단면도,
도 5(A) 및 도 5(B)는 실시예 1을 예시하는 단면도,
도 6(A) 및 도 6(B)는 실시예 3을 예시하는 단면도,
도 7(A) 및 도 7(B)는 실시예 3을 예시하는 단면도,
도 8(A) 및 도 8(B)는 실시예 3을 예시하는 단면도,
도 9(A) 및 도 9(B)는 실시예 4를 예시하는 단면도,
도 10(A) 및 도 10(B)는 실시예 5를 예시하는 단면도,
도 11(A) 및 도 11(B)는 실시예 5를 예시하는 단면도,
도 12(A)는 화소의 일부분의 상면도(실시예 4)이고, 도 12(B)는 도 12(A)의 단면도,
도 13(A) 내지 도 13(C)는 제조 공정을 예시하는 단면도(실시예 4),
도 14는 실시예 6을 예시하는 단면도,
도 15(A) 및 도 15(B)는 실시예 7을 예시하는 단면도,
도 16은 실시예 8을 예시하는 단면도,
도 17(A) 및 도 17(B)는 실시예 8을 예시하는 단면도,
도 18(A)는 화소의 상면도이고, 도 18(B)는 등가 회로도(실시예 8),
도 19는 TEM 관찰 사진(실시예 4),
도 20(A) 내지 도 20(C)는 실시예 9를 예시하는 도면,
도 21(A) 내지 도 21(F)는 전자 기기의 예를 도시하는 도면(실시예 10),
도 22(A) 내지 도 22(C)는 전자 기기의 예를 도시하는 도면(실시예 10).
*** 도면의 주요 부분에 대한 부호의 설명 ***
1: 소스 신호선 구동 회로2: 화소부
3: 게이트 신호선 구동 회로4: 봉지 기판
5: 씰재6: FPC
7: 발광 소자8: n채널형 TFT
9: p채널형 TFT10: 기판
12b: 고농도 불순물 영역13a, 14a: 채널 형성 영역
12c, 12d, 13c, 14c, 13d, 14d: 저농도 불순물 영역
15: 게이트 절연막16a, 16b, 17, 18: 게이트 전극
20, 21, 22: 층간 절연막24: 접속 전극
25, 26, 27: 소스 전극 또는 드레인 전극
28a: 제 1 전극40: 스위칭용 TFT
41: 용량42: 반도체막
44: 게이트 전극47, 48: 소스 배선 또는 드레인 배선
본 명세서에 기재된 본 발명의 제 1 양상에 따르면, 각기 절연면을 가지고 있는 제 1 기판과 제 2 기판사이에 설치된 복수의 발광 소자와, 복수의 박막 트랜지스터를 가지고 있는 화소부를 포함하고, 상기 발광 소자는 제 1 전극, 그 제 1 전극상의 유기화합물 포함 층, 및 그 유기 화합물 포함 층상의 제 2 전극을 갖게 구성되어 있는 발광 소자에 있어서,
상기 박막 트랜지스터는 유기 절연막과 그 유기 절연막을 덮는 무기 절연막으로 구성되는 층간 절연막으로 도포되어 있고,
상기 층간 절연막의 개구부에는 상기 무기 절연막의 측면과 상기 유기 절연막의 측면에 의해 계단부가 형성되어 있고,
상기 무기 절연막은 상기 유기 절연막의 상단부를 따라 곡면을 가지고 있으며,
상기 제 1 전극의 단부에는 상단부에 곡면을 가지고 있는 절연 재료로 도포되어 있는 것을 특징으로 하는 발광 장치가 제공된다.
본 발명의 제 1 양상에 의한 발광 장치의 구성에 따르면, 유기 절연막의 표면이 평탄하게 되어 EL 소자의 단락이 방지된다. 상기 유기 절연막의 형성에 따라 EL 소자로부터의 불순물의 확산이 방지되어 TFT의 보호가 가능하고, 유기 절연막으로부터 가스의 누출을 방지할 수 있다. 또한, 무기 절연막이 마련됨에 따라 제 1 전극의 에칭시 유기 절연막의 에칭이 방지된다. 또한, 무기 절연막이 소정의 곡률 반경을 갖는 곡면을 가지고 있기 때문에 소스 전극 드레인 전극의 커버리지가 우수하게 된다. 또한, 에칭 공정을 수회 실시함에 따라 층간 절연막의 개구부에서 무기 절연막의 측면과 유기 절연막의 측면상에 계단부가 형성되게 된다. 따라서, TFT는 콘택홀의 형성시 데미지를 받지 않게 된다. 소정의 곡률 반경을 갖는 곡면이 제 1 전극을 덮는 절연 재료상에 마련되기 때문에, EL층의 커버리지가 우수하게 되어 수축 등의 발생을 방지할 수 있다.
또한, 박막 트랜지스터를 덮는 무기 절연막상에 유기 절연막을 형성하는 것도 가능하다. 따라서, 본 발명의 제 2 양상은 각기 절연면을 가지고 있는 제 1 기판과 제 2 기판사이에 설치된 복수의 발광 소자와, 복수의 박막 트랜지스터를 가지고 있는 화소부를 포함하고, 상기 발광 소자는 제 1 전극, 그 제 1 전극상의 유기화합물 포함 층, 및 그 유기 화합물 포함 층상의 제 2 전극을 갖게 구성되어 있는 발광 소자에 있어서,
상기 박막 트랜지스터는 무기 절연막과 유기 절연막의 적층 구조로 구성되는 층간 절연막으로 도포되어 있고,
상기 층간 절연막의 개구부에는 상기 무기 절연막의 측면과 상기 유기 절연막의 측면에 의해 계단부가 형성되어 있고,
상기 유기 절연막은 상단부에 소정의 곡률 반경을 가지고 있는 곡면을 가지고 있고,
상기 제 1 전극의 단부에는 상단부에 곡면을 가지고 있는 절연 재료로 도포되어 있는 것을 특징으로 하는 발광 장치를 제공하는 것이다.
본 발명의 제 2 양상에 의한 발광 장치의 구성에 따르면, 유기 절연막의 표면이 평탄하게 되어 제 1 전극의 표면이 평탄하게 되고, 이에 따라 EL 소자의 단락이 방지된다. 또한, 상기 무기 절연막은 EL 소자로부터의 불순물의 확산을 차단하여 TFT를 효과적으로 보호할 수 있도록 TFT의 활성층 부근에 형성된다. 이 경우에는 수소 원자를 확산시키기 위한 무기 절연막과 EL 소자로부터의 불순물의 확산을 차단하기 위한 무기 절연막을 서로 접촉하는 상태로 적층한다.
상기한 본 발명의 각 양상에 따르면 화소부는 도 1 내지 도 5에 도시된 바와 같이 제 1 전극에 전기 접속되는 박막 트랜지스터를 가질 수 있다. 제 1 전극상에는 상기 박막 트랜지스터의 소스 영역 또는 드레인 영역과 접촉하는 배선을 제 1 전극의 일부와 접촉되게 마련할 수 있다. 이 경우, 제 1 전극은 배선의 형성 후 형성한다. 이와는 다른 실시예로서 도 6 내지 도 8에 도시된 바와 같이 화소부를 제 1 전극에 전기 접속되는 박막 트랜지스터로 구성할 수 있고, 이 제 1 전극을 상기 박막 트랜지스터의 소스 영역 또는 드레인 영역과 접촉하는 배선의 일부와 접촉하는 상태로 그 배선상에 마련할 수 있다. 이 경우, 제 1 전극은 배선의 형성에 앞서 형성한다.
본 발명의 제 3 양상에 따르면 각기 절연면을 가지고 있는 제 1 기판과 제 2 기판사이에 설치된 복수의 발광 소자와, 복수의 박막 트랜지스터를 가지고 있는 화소부를 포함하고, 상기 발광 소자는 제 1 전극, 그 제 1 전극상의 유기화합물 포함 층, 및 그 유기 화합물 포함 층상의 제 2 전극을 갖게 구성되어 있는 발광 소자에 있어서,
상기 박막 트랜지스터는 유기 절연막과 그 유기 절연막을 덮는 무기 절연막의 적층 구조로 구성되는 층간 절연막으로 도포되어 있고,
상기 층간 절연막의 개구부에는 상기 무기 절연막의 측면과 상기 유기 절연막의 측면에 의해 계단부가 형성되어 있고,
상기 무기 절연막은 상기 유기 절연막의 상단부를 따라 소정의 곡률 반경을 갖는 곡면을 가지고 있고,
상기 제 1 전극의 단부에는 상단부에 소정의 곡률 반경을 갖는 곡면을 가지고 있는 절연 재료로 도포되어 있고,
상기 제 1 전극은 단부에 그 제 1 전극의 중앙부까지 연장되는 경사면을 가지고 있고, 상기 경사면은 상기 유기 화합물 포함 층으로부터 발광되는 광을 반사하는 것을 특징으로 하는 발광 장치를 제공하는 것이다.
또한, 본 발명의 또 다른 영상은 도 16 및 도 17에 도시된 실시예와 같이 구성될 수 있는 것으로, 따라서 본 발명의 제 4 양상은 각기 절연면을 가지고 있는 제 1 기판과 제 2 기판사이에 설치된 복수의 발광 소자와, 복수의 박막 트랜지스터를 가지고 있는 화소부를 포함하고, 상기 발광 소자는 제 1 전극, 그 제 1 전극상의 유기화합물 포함 층, 및 그 유기 화합물 포함 층상의 제 2 전극을 갖게 구성되어 있는 발광 소자에 있어서,
상기 박막 트랜지스터는 무기 절연막과 유기 절연막의 적층 구조로 구성되는 층간 절연막으로 도포되어 있고,
상기 층간 절연막의 개구부에는 상기 무기 절연막의 측면과 상기 유기 절연막의 측면에 의해 계단부가 형성되어 있고,
상기 유기 절연막은 상단부에 소정의 곡률 반경을 갖는 곡면을 가지고 있고,
상기 제 1 전극의 단부에는 상단부에 소정의 곡률 반경을 갖는 곡면을 가지고 있는 절연 재료로 도포되어 있고,
상기 제 1 전극은 단부에 그 제 1 전극의 중앙부까지 연장되는 경사면을 가지고 있고, 상기 경사면은 상기 유기 화합물 포함 층으로부터 발광되는 광을 반사하는 것을 특징으로 하는 발광 장치를 제공하는 것이다.
상기한 본 발명의 제 3 및 제 4 양상에 따르면 제 1 전극은 그의 중앙부까지 연장되는 경사면을 갖는 것이 바람직하고, 그 경사각은 30°보다는 크고 70°보다는 작게 하는 것이 바람직하다.
상기한 본 발명의 제 3 및 제 4 양상에 따르면 제 1 전극의 단부를 덮는 절연 재료는 상단부에 소정의 곡률 반경을 갖는 곡면을 갖는 것이 바람직하고, 그 곡률 반경은 0.2 내지 3㎛로 되는 것이 바람직하다. 제 1 전극의 단부를 덮는 절연 재료의 상단부상에 소정의 곡률 반경을 갖는 곡면이 형성됨에 따라 제 1 전극의 표면은 그의 세정시 제 1 전극의 바닥에 이물질(먼지 등)이 잔재하는 것을 방지시킬 수 있다.
본 발명의 상기한 각 양상에 따르면 유기 화합물 포함 층은 적색을 발광하는 재료, 녹색을 발광하는 재료, 또는 청색을 발광하는 재료로 구성할 수 있다. 이와는 다른 실시예로서, 유기 화합물 포함 층을 백색을 발광하는 재료로 구성하고, 제 1 기판 또는 제 2 기판상에 마련된 컬러 필터와 조합하여 사용할 수 있다. 또한, 다른 실시예로서, 상기 유기 화합물 포함 층을 단색을 발광하는 재료로 구성하고,제 1 기판 또는 제 2 기판상에 형성된 색변환층 또는 착색층과 조합하여 사용할 수 있다.
또한, 상기한 신규의 발광 장치를 제조하기 위한 본 발명의 일 양상은 절연면을 갖는 기판상에 형성된 박막 트랜지스터, 그 박막 트랜지스터에 전기 접속된 제 1 전극, 그 제 1 전극과 접촉하는 유기 화합물 포함 층, 그 유기 화합물 포함 층과 접촉하는 제 2 전극을 포함하는 발광 소자를 구비하는 발광 장치를 제조하는 방법에 있어서,
상기 박막 트랜지스터의 소스 영역과 드레인 영역을 덮는 무기 절연막을 에칭하여 상기 박막 트랜지스터의 소스 영역 또는 드레인 영역까지 연장되는 콘택홀을 형성하고, 유기 절연막을 형성하고, 그 유기 절연막을 에칭하여 상기 드레인 영역상에 상기 소스 영역까지 연장되는 콘택홀을 다시 형성하는 공정과,
상기 박막 트랜지스터의 소스 영역 또는 드레인 영역과의 접촉을 위한 접속 전극을 형성하는 공정과,
상기 접속 전극과 접촉되는 제 1 전극을 형성하는 공정과,
상기 제 1 전극의 단부를 덮는 절연 재료를 형성하는 공정과,
상기 절연 재료의 측면과 상기 제 1 전극과 접촉하는 유기 화합물 포함 층을 형성하는 공정과,
상기 유기 화합물 포함 층상에 제 2 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 발광 장치의 제조 방법이다.
본 발명의 제 3 및 제 4 양상의 각각에 따른 발광 장치를 제조하기 위한 본발명의 또 다른 양상은 절연면을 갖는 기판상에 형성된 박막 트랜지스터, 그 박막 트랜지스터에 전기 접속된 제 1 전극, 그 제 1 전극과 접촉하는 유기 화합물 포함 층, 그 유기 화합물 포함 층과 접촉하는 제 2 전극을 포함하는 발광 소자를 구비하는 발광 장치를 제조하는 방법에 있어서,
상기 박막 트랜지스터를 덮는 질화 규소막과 산화 질화 규소막의 적층 구조로 구성되는 무기 절연막을 형성한 후 그 무기 절연막을 수소화시키는 공정과,
상기 무기 절연막을 에칭하여 상기 전극까지 연장되는 콘택홀과, 소스 영역 또는 드레인 영역까지 연장되는 콘택홀을 형성하는 공정과,
상기 소스 영역 또는 드레인 영역과 접속하는 전극을 형성하는 공정과,
상기 전극들을 덮는 층간 절연막을 형성하는 공정과,
상기 층간 절연막을 에칭하여 상기 전극까지 연장되는 콘택홀과 상기 소스 영역 또는 드레인 영역까지 연장되는 콘택홀을 형성하는 공정과,
상기 소스 영역 또는 드레인 영역에 접속되는 금속층들의 적층 구조로 구성되는 제 1 전극을 형성하는 공정과,
상기 전극을 덮는 층간 절연막을 형성하는 공정과,
상기 제 1 전극의 단부를 덮는 절연 재료를 형성하는 공정과,
상기 절연 재료를 마스크로 사용하여 상기 제 1 전극의 가장자리를 따라 경사면이 노출되게 상기 제 1 전극의 중앙부를 에칭하여 얇게 하는 공정과,
유기 화합물 포함 층을 형성하는 공정과,
상기 유기 화합물 포함 층상에 투광성의 금속 박막으로 구성되는 제 2 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 발광 장치의 제조 방법이다.
수소화는 상기 산화 질화막의 형성 후 실시하는 것이 바람직하다. 따라서, 본 발명의 제 3 및 제 4 양상에 따른 발광 장치를 얻기 위한 본 발명의 또 다른 양상은 절연면을 갖는 기판상에 형성된 박막 트랜지스터, 그 박막 트랜지스터에 전기 접속된 제 1 전극, 그 제 1 전극과 접촉하는 유기 화합물 포함 층, 그 유기 화합물 포함 층과 접촉하는 제 2 전극을 포함하는 발광 소자를 구비하는 발광 장치를 제조하는 방법에 있어서,
상기 박막 트랜지스터를 덮는 산화 질화 규소막을 형성한 후 수소화시키는 공정과,
상기 산화 질화 규소막상에 스퍼터법에 의해 질화 규소막을 형성하는 공정과,
상기 산화 질화 규소막과 질화 규소막을 에칭하여 소스 영역 또는 드레인 영역까지 연장되는 콘택홀을 형성하는 공정과,
상기 소스 영역 또는 드레인 영역과 접속하는 전극을 형성하는 공정과,
상기 전극을 덮는 층간 절연막을 형성하는 공정과,
상기 층간 절연막을 에칭하여 상기 전극까지 연장되는 콘택홀과 상기 소스 영역 또는 드레인 영역까지 연장되는 콘택홀을 형성하는 공정과,
상기 소스 영역 또는 드레인 영역에 접속되는 금속층들의 적층 구조로 구성되는 제 1 전극을 형성하는 공정과,
상기 제 1 전극의 단부를 덮는 절연 재료를 형성하는 공정과,
상기 절연 재료를 마스크로 사용하여 상기 제 1 전극의 가장자리를 따라 경사면이 노출되게 상기 제 1 전극의 중앙부를 에칭하여 얇게 하는 공정과,
유기 화합물 포함 층을 형성하는 공정과,
상기 유기 화합물 포함 층상에 투광성의 금속 박막으로 구성되는 제 2 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 발광 장치의 제조 방법이다.
본 발명의 제 3 및 제 4 양상에 따른 발광 장치를 얻기 위한 본 발명의 또 다른 양상은 절연면을 갖는 기판상에 형성된 박막 트랜지스터, 그 박막 트랜지스터에 전기 접속된 제 1 전극, 그 제 1 전극과 접촉하는 유기 화합물 포함 층, 그 유기 화합물 포함 층과 접촉하는 제 2 전극을 포함하는 발광 소자를 구비하는 발광 장치를 제조하는 방법에 있어서,
상기 박막 트랜지스터를 덮는 산화 질화 규소막을 형성한 후 수소화시키는 공정과,
상기 산화 질화 규소막을 에칭하여 소스 영역 또는 드레인 영역까지 연장되는 콘택홀을 형성하는 공정과,
상기 소스 영역 또는 드레인 영역과 접속하는 전극을 형성하는 공정과,
상기 전극 및 상기 산화 질화 규소막상에 스퍼터법에 의해 질화 규소막을 형성하는 공정과,
상기 질화 규소막상에 층간 절연막을 형성하는 공정과,
상기 층간 절연막과 상기 질화 규소막을 에칭하여 상기 전극까지 연장되는 콘택홀과 상기 소스 영역 또는 드레인 영역까지 연장되는 콘택홀을 형성하는 공정과,
상기 소스 영역 또는 드레인 영역에 접속되는 금속층들의 적층 구조로 구성되는 제 1 전극을 형성하는 공정과,
상기 제 1 전극의 단부를 덮는 절연 재료를 형성하는 공정과,
상기 절연 재료를 마스크로 사용하여 상기 제 1 전극의 가장자리를 따라 경사면이 노출되게 상기 제 1 전극의 중앙부를 에칭하여 얇게 하는 공정과,
유기 화합물 포함 층을 형성하는 공정과,
상기 유기 화합물 포함 층상에 투광성의 금속 박막으로 구성되는 제 2 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 발광 장치의 제조 방법이다.
본 발명의 상기한 양상들의 각각에 따른 제조 방법에 있어서, 제 1 전극은 발광 소자의 양극 또는 음극이 되는 것이 바람직하다.
또한, 본 발명의 상기한 양상들의 각각에 따른 제조 방법에 있어서, 유기 수지 재료는 상단부에 소정의 곡률 반경을 갖는 곡면을 갖는 것이 바람직하고, 그 곡률 반경은 0.2 내지 3㎛로 되는 것이 바람직하다.
또한, 본 발명의 상기한 양상들의 각각에 따른 제조 방법에 있어서, 제 1 전극의 단부를 덮는 절연 재료도 상단부에 소정의 곡률 반경을 갖는 곡면을 갖는 것이 바람직하고, 그 곡률 반경은 0.2 내지 3㎛로 되는 것이 바람직하다.
또한, 발광 소자(EL 소자)는 전계의 인가시 전자 발광을 발생시킬 수 있는 유기 화합물을 포함하는 층(이하, EL층이라 칭함), 양극, 음극을 포함한다. 유기 화합물의 발광 여기 상태는 2종류가 있다. 하나는 일중항 여기 상태로부터 기저 상태로 복귀할 시의 발광(형광)이고, 다른 하나는 3중항 여기 상태로부터 기저 상태로 복귀할 시의 발광(인광)이다. 이 두 종류의 발광은 모두 본 발명에 의해 제조된 발광 장치에 인가될 수 있다. 또한, 유기화합물 포함 층(EL층)도 규소 등의 무기 재료를 포함할 수 있다.
본 발명의 발광 장치에 대한 영상 표시를 위한 구동 방법은 특정의 것으로 한정되지 않는다. 일례로, 도트 순차 구동 시스템, 라인 순차 구동 시스템, 위상 순차 구동 시스템 등을 적용할 수 있다. 전형적으로는 라인 순차 구동 시스템이 적용된다. 필요하다면 시분할 계조 구동 방법 또는 면적 계조 구동 방법을 적절한 방식으로 사용하는 것도 가능하다. 또한, 발광 장치의 소스선에 인가될 영상 신호는 아날로그 신호이어도 되고 디지털 신호이어도 된다. 또한, 구동 회로 등은 영상 신호에 맞게 적절히 설계가능하다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다.
먼저, 도 1(A), 도 1(B), 도 2를 참조하여 본 발명의 바람직한 일 실시 형태로서의 액티브 매트릭스형 발광 장치의 구조를 설명한다. 도 1(A)는 상기 발광 장치의 상면도이고, 도 1(B)는 도 1(A)의 점선 A-A' 및 점선 B-B'를 따라 취한 장치의 두 부분의 단면도이다.
도 1(A) 및 도 1(B)에서, 부호"1"은 소스 신호선 구동 회로, "2"는 화소부, "3"은 게이트 신호선 구동 회로이다. 또한, 부호"4"는 봉지 기판, "5"는 씰재이다. 씰재(5)에 의해 둘러싸여 정해지는 내부영역은 빈 공간이다. 또한, 부호"7"은 발광 소자들의 공통 전극인 상부 전극과 기판상의 배선간의 접속을 이루게 하기 위한 접속 영역이다.
또한, 본 실시 형태의 발광 장치는 외부 입력 단자로서 설치되어 있는 가요성 인쇄 회로(FPC)(6)로부터 비디오 신호 및 클록 신호를 수신할 수 있게 설계되어 있다. 도면에는 도시하고 있지 않으나, FPC상에는 인쇄 배선반(PWB)을 부착하는 것도 가능하다. 본 명세서에서 사용하는 "발광 장치"란 용어는 발광 장치 자체뿐만 아니라 FPC 또는 PWB를 갖는 FPC가 부착되어 있는 것도 포함한다.
그러면 도 1(B)를 참조하여 상기 발광 장치의 단면 구조를 설명한다. 기판(10)상에는 구동 회로들과 화소부가 형성되어 있다. 본 도면에서는 구동 회로로서의 소스 신호선 구동 회로(1)와 화소부가 도시되어 있다.
또한, 소스 신호선 구동 회로(1)에는 n채널형 TFT(8)와 p채널형 TFT(9)의 조합 형태의 CMOS 회로가 형성되어 있다. n채널형 TFT(8)는 게이트 전극(17)의 상부층이 게이트 절연막(15)을 개재하여 적층되어 있는 채널 형성 영역(13a)과, 게이트 전극(17)의 하부층이 게이트 절연막(15)을 개재하여 적층되어 있는 저농도 불순물 영역(13d)과, 게이트 전극(17)의 하부층이 적층되어 있지 않은 저농도 불순물 영역(13c)과, 소스 영역 또는 드레인 영역으로서 마련되어 있는 고농도 불순물 영역(13b)을 포함하고 있다. p채널형 TFT(9)는 게이트 전극(18)의 상부층이 게이트 절연막(15)을 개재하여 적층되어 있는 채널 형성 영역(14a)과, 게이트 전극(18)의 하부층이 게이트 절연막(15)을 개재하여 적층되어 있는 저농도 불순물 영역(14d)과, 게이트 전극(18)의 하부층이 적층되어 있지 않은 저농도 불순물 영역(14c)과, 소스 영역 또는 드레인 영역으로서 마련되어 있는 고농도 불순물 영역(14b)을 포함하고 있다. 부호"25", "26", "27"은 소스 전극 또는 드레인 전극을 나타낸다. 상기 구동 회로를 형성하는 TFT는 공지의 CMOS 회로, PMOS 회로, 또는 NMOS 회로를 사용하여 형성할 수 있을 것이다. 본 실시 형태의 경우에는 기판상에 구동 회로가 형성되어 있는 드라이버 일체형을 사용하고 있지만, 본 발명에 따르면 이러한 구성으로 한정되는 것은 아니며, 기판상이 아닌 외부에 형성하는 것도 가능하다.
화소부(2)는 스위칭용 TFT와, 제 1 전극(양극)을 포함하는 복수의 화소, 및 전류 제어용 TFT를 포함하고, 이에 있어서 제 1 전극(28a)은 전류 제어용 TFT의 드레인 영역 또는 소스 영역(12b)(고농도 불순물 영역)에 전기 접속된 하부 전극으로서 마련된다. 각 화소에는 복수의 TFT들이 형성되어 있다. 전류 제어용 TFT는 게이트 전극(16a, 16b)의 상부층(16b)이 게이트 절연막(15)을 개재하여 적층되어 있는 채널 형성 영역(12a)과, 게이트 전극(16a, 16b)의 하부층(16a)이 게이트 절연막(15)을 개재하여 적층되어 있는 저농도 불순물 영역(12d)과, 게이트 전극(16a, 16b)의 하부층(16a)이 적층되어 있지 않은 저농도 불순물 영역(12c)을 포함하고 있다. 여기서, 부호"23"은 소스 전극 또는 드레인 전극을 나타내며, "24"는 제 1 전극(28a)과 고농도 불순물 영역(12b)간의 접속을 위한 접속 전극을 나타낸다.
도 1(B)에는 전류 제어용 TFT만이 도시되어 있다. 그러나, 도 2의 단면도에는 스위칭용 TFT(40) 및 화소부(2)상에 배열된 용량(41)이 도시되어 있다. 도 2에 있어서, 스위칭용 TFT(40)는 게이트 전극(44)이 게이트 절연막(15)을 개재하여 적층되어 있는 복수의 채널 형성 영역(50a)을 가지고 있는 n채널형 TFT를 이용한 것으로서 예시되어 있다. 여기서, 부호"47","48"은 소스 배선 또는 드레인 배선을 나타내며, "50b"는 스소 영역 또는 드레인 영역을 나타내며, "50c"는 게이트 전극(44)이 적층되어 있지 않은 저농도 불순물 영역을 나타내며, "50d"는 게이트 전극(44)이 적층되어 있는 저농도 불순물 영역을 나타낸다. 용량(41)에는 유전재료로서 층간 절연막(22, 20)이 마련되어 있고, 전극(46)과 전극(43)에 의해 유지 용량이 형성된다. 또한, 게이트 절연막(15)은 유전 재료로서 마련되며, 전극(43)과 반도체막(42)에 의해 유지 용량이 또한 형성된다. 도 2에 있어서 도 1(A) 및 도 1(B)와 동일한 구성 요소들은 동일 부호로 표시하였다.
층간 절연막(20, 21, 22)의 각각은 일례로 감광성 또는 비감광성의 유기 재료(폴리이미드, 아크릴레이트, 폴리아미드, 폴리이미드 아미드, 레지스트 또는 벤조시클로부텐 등), 스퍼터법, CVD법, 또는 코팅법으로 코팅된 무기 재료(산화 규소, 질화 규소, 또는 산화 질화 규소 등), 또는 이들의 적층구조일 수 있다. 도 1(A), 도 1(B), 도 2의 경우, 무기 절연막(20)은 질화 규소막으로 이루어진 것으로서, 게이트 전극과 게이트 절연막(15)상에 형성되어 있다. 무기 절연막(20)은 그 내부로 수소가 도입되게 하여 가열 처리시 반도체 층의 댕글링 본드를 종단시키는 수소화를 이룰수 있게 형성된다. 산화 규소막으로 구성된 게이트 절연막(15)의 존재와 무관하게 하부에 형성된 반도체를 수소화시키는 것이 가능하다. 또한, 층간 절연막(21)은 감광성 유기 재료를 도포한 후 그의 상부가 소정의 곡률 반경을 갖는 곡면을 형성할 수 있게 습식 에칭법 또는 건식 에칭법을 이용하여 선택적으로 에칭시킴으로써 형성된다. 층간 절연막(21)으로서 유기 재료를 사용하는 경우에는 그층간 절연막(21)로부터 수분, 가스 또는 불순물이 확산되어 추후 형성할 발광 소자를 열화시킬 수 있다. 이러한 단점을 방지시킬 수 있게 하기 위해서는 층간 절연막(21)을 질화 규소막, 산화 질화 규소막, 산화된 질화 알루미늄막, 또는 이들의 적층구조 등으로 된 층간 절연막(22)을 도포하는 것이 바람직하다. 층간 절연막(22)은 기판(10)으로부터 발광 소자로의 불순물의 확산 또는 발광 소자로부터 TFT로의 불순물의 확산을 방지할 수 있다. 또한, 층간 절연막(21)으로서 흡습성을 갖는 유기 재료를 사용하는 경우, 이 막은 후속 공정에서의 기타 패터닝시 사용하는 박리액 등의 용액에 노출될 때 부풀어 오르게 된다. 따라서, 층간 절연막(21)이 부풀어 오르는 것을 방지할 수 있도록 층간 절연막(21)을 재차 소성하거나 층간 절연막(22)으로 도포할 필요가 있다.
본 발명은 도 1(A), 도 1(B), 및 도 2에 도시된 층간 절연막들의 적층 순서로 또는 성막 및 수소화의 공정 순서로 한정되지 않는다. 일례로, 도 3에 도시된 바와 같이 수소화를 위한 층간 절연막상에 불순물의 확산을 방지하기 위한 층간 절연막(221)을 형성한 후, 이를 수소화시키고, 이어서 코팅법에 의해 유기 수지 재료를 성막할 수 있다. 이 경우, 층간 절연막(222)을 습식 또는 건식 에칭하여 상단부에 소정의 곡률 반경을 갖는 곡면을 형성시킬 수 있다. 유기 수지막을 건식 에칭하는 경우에는 전하가 발생할 수 있고, 그 결과 TFT 특성의 변화가 초래될 가능성이 있다. 따라서, 상기 막은 습식 에칭하는 것이 바람직하다. 무기 절연막과 유기 수지막의 적층 구조로 이루어진 층간 절연막을 에칭하는 경우, 습식 에칭은 유기 수지막에 대해서만 실시하는 것이 좋고, 또는 무기 절연막의 건식 에칭을 실시한 후유기 수지막을 형성하고, 이어서 습식 에칭을 실시하는 것이 좋다.
층간 절연막(21)으로서 감광성 유기 수지막을 사용하는 경우에는 그 층간 절연막(21)의 상단부가 소정의 곡률 반경을 갖는 곡면을 이루게 되는 경향이 있다. 한편, 비감광성 유기 수지 재료 또는 무기 재료를 층간 절연막(222)으로서 사용하는 경우의 결과 막의 구조는 도 4(A) 및 도 4(B)의 단면도에 도시된 바와 같다.
하면 출사형 디스플레이를 제조하는 경우에는 층간 절연막(20 내지 22)으로서 투명한 재료를 사용하는 것이 바람직하다.
또한, 제 1 전극(양극)(28a)의 양단부상에는 절연 재료(뱅크, 격벽, 장벽, 둑 등으로도 지칭)(30)가 형성되고, 제 1 전극(양극)(28a)상에는 유기 화합물을 포함하는 층(EL층으로 지칭)이 형성된다. EL층(31)의 형성 전 또는 후에 진공에서 열을 인가하여 탈기를 실시하는 것이 바람직하다. 유기 화합물(31)을 포함하는 층은 매우 얇고, 따라서 제 1 전극의 표면을 평탄하게 하는 것이 바람직하다. 일례로, 제 1 전극(28a)의 패터닝 전 또는 후에 화학적 또는 기계적 연마 처리(전형적으로, CMP 기술 등)에 의해 막을 평탄하게 하는 것이 좋다. CMP를 실시하는 경우에는 전극(24) 또는 절연 재료(30)를 박막으로서 마련하고, 전극(24)의 단부를 테이퍼지게 하는 것이 제 1 전극의 평탄성을 향상시키는 점에서 바람직하다. 그 이유는 CMP가 실시되지 않는 면적이 감소하기 때문이다. 제 1 전극의 표면의 청결성을 향상시키기 위해서는 이물질(먼지 등)을 제거하기 위한 세정(솔 세정 등)을 실시하는 것이 좋다. 세정을 하는 경우에는 이물질(먼지 등)이 제 1 전극의 단부에 잔재되는 것을 방지할 수 있도록 전극(24)의 단부를 테이퍼지게 하는 것이 좋다.
절연 재료(30)는 감광성 또는 비감광성 유기 재료(폴리이미드, 아크릴레이트, 폴리아미드, 폴리이미드 아미드, 레지스트, 또는 벤조시클로부텐 등), 스퍼터법, CVD법, 또는 코팅법으로 코팅된 무기 재료(산화 규소, 질화 규소, 또는 산화 질화 규소 등), 또는 이들의 적층구조일 수 있다. 절연 재료(30)로서 감광성 유기 재료를 사용하는 경우 유용한 감광성 유기 재료는 크게 2가지 형태로 집약할 수 있다. 즉, 한 형태는 감광성 광 조사시 사용되는 에천트에 용해되지 않는 네거티브형이고, 다른 한 형태는 감광성 광 조사시 사용되는 에천트에 용해되는 포지티브형이다. 본 발명에 따르면 두 형태 모두를 적절히 사용할 수 있다.
절연 재료(30)로서 감광성 유기 재료를 사용하는 경우, 이 절연 재료(30)는 도 1(A), 도 1(B), 및 도 2에 도시된 바와 같이 그의 상단부상에 소정의 곡률 반경을 갖는 곡면을 이루는 형태로 되는 경향이 있다. 비감광성 유기 재료 또는 무기 재료를 사용하는 경우, 절연 재료(330, 430)는 도 4(A) 및 도 4(B)에 도시된 단면을 갖는 형태로 된다.
또한, 절연 재료(30)로서 또는 층간 절연막(20 내지 22)의 각각으로서 유기 재료를 사용하는 경우에는 진공에서 가열 처리를 하여 재료를 탈기시킴으로써 막으로부터 가스 또는 수분을 제거하는 것이 중요하다. 따라서, 탈기 후 유기 화합물을 포함하는 층(31)을 형성하는 것이 바람직하다.
유기 화합물을 포함하는 층(31)상에는 상부 전극으로서 마련할 제 2 전극(음극)(32)을 형성한다. 결과적으로 제 1 전극(양극)(28a), 유기 화합물을 포함하는 층(31), 제 2 전극(음극)(32)으로 구성되는 발광 소자가 형성된다. 발광 소자가 백색 발광을 위해 마련되는 경우에는 착색층 및 컬러 필터(도해의 간명함을 위해 도면에는 도시 안됨)을 기판(10)에 설치한다.
제 2 전극(32)은 모든 화소에 공통인 배선으로서 작용할 수 있으며, 배선을 통해 FPC(6)에 전기 접속된다. 도 2에는 또한 제 2 전극(32)과 배선(45)간의 전기 접속을 이루게 하기 위한 접속 영역(7)이 도시되어 있다. 배선(45)은 FPC(6)와의 접속을 이룰수 있게 연장되어 있다.
또한, 도 1(B)에 도시된 단자부상에서는 게이트 전극과 동일한 공정에 의해 형성된 전극(19a, 19b), 소스 전극 또는 드레인 전극과 동일한 공정에 의해 형성된 전극, 그리고 제 1 전극(28a)과 동일한 공정에 의해 형성한 전극(28b)의 적층 구조로서 형성된 단자 전극을 도전성 접착제 등의 접착제를 사용하여 FPC(6)상에 접착한다. 단자부의 구성은 도 1(B)에 도시된 구조로 한정되지 않고, 적절히 변경하여 형성하는 것이 가능하다.
또한, 기판(10)상에 형성된 발광 소자를 봉지시킬 수 있도록 봉지 기판(4)을 씰재를 시용하여 적층한다. 또한, 봉지 기판(4)과 발광 소자사이에 소정의 간격을 확보할 수 있도록 수지막으로 된 스페이서를 설치하는 것이 좋다. 이 후, 씰재(5)의 내부 공간에는 질소 등의 불활성 가스를 충진한다. 씰재(5)는 에폭시 수지로 구성하는 것이 바람직하다. 또한, 씰재(5)는 수분 및 산소의 투과성이 가능한 한 적은 재료로 구성하는 것이 바람직하다. 또한, 씰재(5)는 산소 및 수분을 공간 내부로 흡수하는 효과를 갖는 물질을 포함하는 것이 좋다.
본 실시 형태의 경우 봉지 기판(4)은 유기 기판, 석영 기판, 또는FRP(Fiberglass-Reinforced Plastics), PVF(폴리비닐플로라이드), 마일라, 폴리에스테르, 아크릴 등으로 된 플라스틱 기판 등의 재료로 이루어 질 수 있다. 또한, 씰재(5)를 이용하여 봉지 기판(4)을 접착한 후 추가로 측면(노출면)을 덮도록 씰재(5)로 봉지하는 것도 가능하다.
이상과 같이 하여 발광 소자를 폐쇄 공간에 봉입함으로써 발광 소자를 외부로부터 완전히 차단할 수 있어 외부에서 수분이나 산소 등 유기 화합물층의 열화를 촉진하는 물질이 침입하는 것을 방지할 수 있다. 따라서 신뢰성이 높은 발광장치를 얻을 수 있다.
또한, 본 발명은 도 2에 도시된 화소부의 스위칭용 TFT의 구조로 한정되지 않는다. 일례로, 도 5(A)에 도시된 바와 같이 게이트 전극상에 적층되지 않은 LDD 영역(60c)을 채널 형성 영역(60a)과 드레인 영역(또는 소스 영역)(60b)사이에만 게이트 전극상에 게이트 절연막을 개재하여 형성하는 것도 가능하다. 여기서, 게이트 전극의 형상에는 제한이 없다. 일례로, 도 5(B)에 도시된 바와 같이 단층 구조의 게이트 전극으로서 형성하는 것이 가능하다.
또한, 상기한 설명에서는 예로서 톱게이트형 TFT를 설명하고 있다. 그러나, 본 발명은 TFT의 구조와 무관하게 적용가능하다. 일례로, 보톰게이트형(역 스태거형) TFT 또는 순방향 스태거형 TFT에 적용할 수 있을 것이다.
도 1(B)에는 또한 소스 영역 또는 드레인 영역에 접속할 접속 전극(24)의 형성 후 제 1 전극(28a)을 형성한 구조가 도시되어 있다. 그러나, 본 발명은 이러한 구조로 한정되지 않는다. 일례로, 소스 영역 또는 드레인 영역에 접속할 접속전극(624)을 도 6(A)에 도시된 바와 같이 제 1 전극(628a)의 형성 후 형성하는 것도 가능하다.
또한, 도 9(A)에 도시된 바와 같이 마스크로서 절연 재료(30)를 마련한 후 그 마스크를 에칭하여 전극을 준비하는 것도 가능하다. 즉, 제 1 전극(1024a), 그리고 유기 화합물을 포함하는 층(1031)으로부터 광을 반사하는 경사면을 가지고 있는 전극(1024b)으로 구성되게 전극을 형성하는 것도 가능하다. 도 9(A)의 경우에는 도면에 도시한 화살표로 표시된 방향으로 광을 출사할 수 있도록 금속 박막, 투명 도전막 또는 이들의 적층구조로서 제 2 전극(1032)을 마련한다.
또한, 도 15(A)에 도시된 바와 같이 전극(1424)를 덮는 층간 절연막(1431)을 스스 영역 또는 드레인 영역과 접촉되게 형성한 후 그 층간 절연막(1431)상에 제 1 전극(1428a)을 형성하는 것도 가능하다.
또한, 도 16에 도시된 바와 같이, 층간 절연막(20)상에 배선(1525 내지 1527)을 형성한 후 구동 회로의 배선을 인출하여 다른 요소들과 접촉되게 하는 것도 가능하다. 또한, 상기 배선상에 도포된 층간 절연막(1521)상에는 제 1 전극(1524a) 및 단부에 경사면을 갖도록 제조되어 유기 화합물을 포함하는 층(1531)로부터의 광을 반사하는 전극(1524b)으로 구성되는 전극을 형성하는 것도 가능하다. 도 16(A)에는 그 도면에 도시된 화살표로 표시된 방향으로 광을 출사하는 구조(상면 출사형)가 도시되어 있다.
이하, 상술한 바와 같이 구성된 본 발명을 다음의 실시예들을 참조하여 보다 구체적으로 설명한다.
[실시예 1]
본 실시예에서는 EL 소자를 갖는 발광 장치를 제조할 수 있도록 동일 기판상에 화소부와 그 화소부의 주변에 형성하는 구동 회로의 TFT(n채널형 TFT 및 p채널형 TFT)를 동시에 제조하는 방법을 도 1(B) 및 도 2를 참조하여 구체적으로 설명한다.
우선 0.7mm의 두께를 갖는 열저항성 유리 기판(제 1 기판(10))상에 플라즈마 CVD법을 통해 성막 온도 400℃, 원료 가스 SiH4, NH3, N20로 제조되는 산화 질화 규소막(조성비: Si=32%, O=27%, N=24%, H=17%)을 하지 절연막(11)의 하부층으로서 50nm(바람직하게는 10 내지 200nm)의 두께로 형성한다. 이어서 표면을 오존수로 세정한 후 표면의 산화막을 희불산(1/100으로 희석)으로 제거한다. 이어서 플라즈마 CVD법을 통해 성막 온도 400℃, 원료가스 SiH4, N2O로 제조되는 산화 질화 수산화 규소막((조성비: Si=32%, O=59%, N=7%, H=2%)을 하지 절연막(11)의 상부층으로서 100nm(바람직하게는 50 내지 200nm)의 두께로 적층 형성하고, 추가로 대기에 노출시키지 않고 플라즈마 CVD법을 통해 성막 온도 300℃, 성막 가스 SiH4에 의해 비정질 구조를 갖는 반도체막(여기서는 비정질 규소막)을 54nm의 두께(바람직하게는 25 내지 80nm)로 형성한다.
본 실시예에서는 하지막(11)을 2층 구조로 형성하였으나 상기 절연막의 단층막 또는 2층 이상 적층시킨 구조로 형성할 수도 있다. 또한 반도체막의 재료에 제한은 없으나 바람직하게는 규소 또는 규소 게르마늄(Si1-xGex(X=0.0001 내지 0.02))합금 등을 이용하고 공지의 수단(스퍼터법, LPCVD법, 또는 플라즈마 CVD법 등)에 의해 형성하면 된다. 플라즈마 CVD 장치는 매엽식(枚葉式) 장치일 수도 배치식 장치일 수도 있다. 또한, 동일한 성막실에서 대기에 접하지 않고 하지 절연막과 반도체막을 연속적으로 성막할 수도 있다.
이어서 비정질 구조를 갖는 반도체막의 표면을 세정한 후 오존수로 표면에 약 2nm의 초박막의 산화막을 형성한다. 이어서 TFT의 문턱 전압을 제어하기 위해 상기 반도체막에 미량의 불순물 원소(붕소 또는 인)의 도핑을 실시한다. 여기서는 디보란(B2H6)을 질량 분리하지 않고 플라즈마 여기한 이온 도핑법을 이용하고 가속 전압 15kV, 디보란을 수소로 1% 희석한 가스 유량 30sccm, 도즈량 2×1012원자/㎠의 도핑 조건에서 비정질 규소막에 붕소를 첨가했다.
이어서 중량 환산으로 10ppm의 니켈을 포함하는 초산 니켈염 용액을 스피너로 도포한다. 도포 대신에 스퍼터법으로 니켈 원소를 전면에 산포하는 방법을 이용할 수도 있다.
이어서 가열 처리에 의해 결정화를 실시하여 결정 구조를 갖는 반도체막을 형성한다. 이 가열처리는 전기로의 열처리 또는 강광(强光)의 조사를 이용하면 된다. 전기로의 열처리로 수행하는 경우 500 내지 650℃에서 4 내지 24시간동안 처리하면 된다. 여기서는 탈수소화를 위한 열처리(500℃, 1 시간) 후 결정화를 위한 열처리(550℃, 4시간)를 실시하여 결정 구조를 갖는 규소막을 얻는다. 또한 여기서는 전기로를 이용한 열처리를 이용하여 결정화를 실시했으나 단시간에 결정화가 가능한 램프 어닐 장치로 결정화를 실시할 수도 있다. 또한 여기서는 규소의 결정화를 촉진하는 금속 원소로서 니켈을 이용한 결정화 기술을 채용했으나 다른 공지의 결정화 기술, 예를 들어 고상 성장법이나 레이저 결정화법을 채용할 수도 있다.
이어서 결정 구조를 갖는 규소막 표면의 산화막을 희불산 등으로 제거한 후 결정화율을 높이고 결정립 내에 남게되는 결함을 보수하기 위한 레이저광(XeCI:파장 308nm)의 조사를 대기중 또는 산소 분위기에서 수행한다. 레이저광으로는 400nm이하의 파장을 갖는 엑시머 레이저광, 또는 YAG 레이저의 제 2 고조파 또는 제 3 고조파를 사용한다. 어느 경우나 반복 주파수가 10 내지 1,000Hz 정도인 펄스 레이저광을 이용하고, 그 레이저광을 광학계로 100 내지 500mJ/㎠로 집광하여 90 내지 95%의 오버랩율로써 조사하여 규소막 표면을 주사시키면 된다. 여기서는 반복 주파수 30Hz, 에너지 밀도 470mJ/㎠로 제 1 레이저광의 조사를 대기중에서 실시한다. 제 1 레이저광의 조사는 대기중 또는 산소 분위기에서 수행하므로 그러한 제 1 레이저광의 조사에 의해 표면에 산화막이 형성된다. 본 실시예에서는 펄스 레이저를 사용하는 예를 도시하고 있으나, 연속 발진 레이저를 사용하는 것도 가능하다. 비정질 반도체막의 결정화시 대입경으로 결정을 얻기 위해서는 연속 발진이 가능한 고체 레이저를 이용하고 기본파인 제 2 고조파 내지 제 4 고조파를 적용하는 것이 바람직하다. 대표적으로는 Nd:YVO4레이저(기본파 1,064nm)의 제 2 고조파(532nm)나 제 3 고조파(355nm)를 적용하는 것이 바람직하다. 구체적으로는 출력 10W의 연속발진 YVO4레이저로부터 방출된 레이저광을 비선형 광학소자에 의해 고조파로 변환시킨다. 또한 공진기 중에 YVO4결정과 비선형 광학소자를 도입하여 고조파를 방출하는 방법도 있다. 그리고 보다 바람직하게는 광학계에 의해 조사면에서 직사각형 또는 타원형의 레이저광으로 성형하여 피처리체에 조사한다. 이때의 에너지 밀도는 약 0.01 내지 100MW/cm2정도(바람직하게는 0.1 내지 10WM/cm2)가 필요하다. 그리고 약 10 내지 2,000cm/s정도의 속도로 레이저광에 대해 상대적으로 반도체막을 이동시켜 조사한다.
본 실시예에서는 결정화를 촉진시키기 위한 금속 원소로서 니켈을 사용한 열처리 후 레이저광을 조사하는 기술을 실시하고 있으나, 니켈을 도핑시킴이 없이 연속 발진 레이저(YVO4레이저의 제 2 고조파)를 이용하여 비정질 규소막의 결정화를 실시하는 것도 가능하다.
이어서 레이저광의 조사에 의해 형성된 산화막과 더불어 오존수로 표면을 120초 처리하여 총 두께 1 내지 5nm의 산화막으로 이루어지는 베리어층을 형성한다. 본 실시예에서는 오존수를 사용하여 베리어층을 형성하고 있으나 결정 구조를 갖는 반도체막의 표면을 산화시킬 수 있도록 산소 분위기에서 실시하는 자외선광 조사 또는 또는 산화물 플라즈마 처리 등의 다른 방법을 사용하는 것도 가능하다. 또한, 베리어층을 형성하기 위한 또 다른 방법으로서 플라즈마 CVD법, 스퍼터법, 증착법 등에 의해 산화막을 1 내지 10nm 정도의 두께로 형성하는 것도 가능하다. 본 실시예서, 베리어층이란 게터링 공정시 금속 원소의 투과를 가능하게 하는 막질 또는 막두께를 가지며, 게터링 사이트로서 작용하는 층을 제거하는 공정시 에칭 스토퍼로서 작용하는 층을 의미한다.
이어서 베리어층 상에 스퍼터법으로 게터링 사이트가 되는 아르곤 원소를 포함하는 비정질 규소막을 막두께 50 내지 400nm, 일례로 150nm으로 형성한다. 본 실시예의 스퍼터법에 의한 성막 조건으로서는 성막 압력을 0.3Pa로 하고, 가스(Ar)유량을 50sccm으로 하고, 성막 파워를 3kW로 하고, 기판 온도를 150℃로 한다. 또한 상기 조건에서의 비정질 규소막에 포함되는 아르곤 원소의 원자 농도는 3×1020내지 6×1020원자/㎤, 산소의 원자 농도는 1×1019내지 3×1019원자/㎤이다. 이 후, 전기로를 이용하여 550℃, 4시간동안 열처리를 실시하여 게터링함으로써 결정 구조를 갖는 반도체막의 니켈 농도를 감소시킨다.
이어서 베리어층을 에칭 스토퍼로 하여 게터링 사이트인 아르곤 원소를 포함하는 비정질 규소막을 선택적으로 제거한 후 베리어층을 희불산으로 선택적으로 제거한다. 게터링시 니켈은 산소 농도가 높은 영역으로 쉽게 이동하는 경향이 있으므로 산화막으로 이루어지는 베리어층을 게터링 후에 제거하는 것이 바람직하다.
이어서 얻어진 결정 구조를 갖는 규소막(폴리실리콘막이라고도 칭함)의 표면에 오존수로 얇은 산화막을 형성한 후 레지스트 마스크를 형성하고 원하는 형상으로 에칭 처리하여 섬형으로 분리된 반도체층을 형성한다. 이 반도체층을 형성한 후 레지스트 마스크를 제거한다.
이어서 불산을 포함하는 에천트로 산화막을 제거함과 동시에 규소막의 표면을 세정한 후, 게이트 절연막(15)으로서 규소를 주성분으로 하는 절연막을 형성한다. 본 실시예에서는 플라즈마 CVD법에 의해 115nm의 두께로 산화 질화 규소막(조성비: Si=32%, O=59%, N=7%, H=2%)을 형성한다.
이어서 게이트 절연막(15) 상에 막두께 20 내지 100nm의 제 1 도전막과 막 두께 100 내지 400nm의 제 2 도전막을 적층 형성한다. 본 실시예에서는 게이트 절연막(15)상에 막 두께 50nm의 질화 탄탈막, 막 두께 370nm의 텅스텐 막을 순차 적층한 후, 패터닝하여 각 게이트 전극과 각 배선을 후술하는 순서로 형성한다.
제 1 도전막 및 제 2 도전막을 형성하는 도전성 재료로서는 Ta, W, Ti,Mo, Al, Cu에서 선택된 원소 또는 상기 원소를 주성분으로 하는 합금 재료 혹은 화합물 재료로 형성한다. 또한 제 1 도전막 및 제 2 도전막으로서 인 등의 불순물 원소를 도핑한 다결정 규소막으로 대표되는 반도체막이나 Ag:Pd:Cu합금막을 이용할 수도 있다. 또한 본 발명은 2층 구조에 한정되지 않고 예를 들어 막두께 50nm의 텅스텐막, 막 두께 500nm의 알루미늄과 규소의 합금(Al-Si)막, 막두께 30nm의 질화 티탄막을 순차 적층한 3층 구조로 할 수도 있다. 또한 3층 구조로 하는 경우 제 1 도전막의 텅스텐 대신에 질화 텅스텐을 이용할 수도 있으며, 제 2 도전막의 알루미늄과 규소의 합금(Al-Si)막 대신에 알루미늄과 티탄의 합금막(Al-Ti)을 이용할 수도 있으며, 제 3 도전막의 질화 티탄막 대신에 티탄막을 이용할 수도 있다. 또한 단층 구조도 가능하다.
이어서 상기한 제 1 및 제 2 도전막의 에칭 공정으로는 ICP(Inductively Coupled Plasma:유도 결합형 플라즈마) 에칭법을 이용하는 것이 바람직하다. ICP 에칭법을 이용하고, 에칭 조건(코일형 전극에 인가되는 전기 에너지, 기판측 전극에 인가되는 전기 에너지, 기판측 전극의 온도 등)을 적절히 조정하면 도전막이 요구되는 테이퍼 형상을 갖게 에칭될 수 있다. 에칭용 가스로서는 Cl2, BCl3, SiCl4, CCl4등을 대표로 하는 염소계 가스 또는 CF4, SF6, NF3등을 대표로 하는 불소계 가스, 또는 02를 적절히 이용할 수 있다.
본 실시예에서는 레지스트 마스크의 형성 후, 제 1 에칭 조건으로서 1Pa의 압력에서 코일형 전극에 700W의 RF(13.56MHz) 전력을 인가하고, 에칭 가스로서 CF4, SF6, NF3, 및 O2를 적절히 사용할 수 있다. 가스들의 각 유량은 25/25/10(sccm)으로 설정되고, 기판측(시료 스테이지)에도 150W의 RF(13.56MHz) 전력을 인가한다. 기판측의 전극 면적 크기는 12.5cm×12.5cm이며, 코일형 전극(본 실시예에서는 코일이 마련된 석영 기판)은 직경 25cm의 디스크이다. 이 제 1 에칭 조건에 의해 W막을 에칭하여 제 1 도전층의 단부를 테이퍼 형상으로 한다. 이 테이퍼부의 각도는 15 내지 45°이다. 이 후, 레지스트 마스크를 제거하고, 제 2 에칭 조건을 채용한다. 제 2 에칭 조건에 따라 에칭 가스로서 CF4및 Cl2를 사용하고, 가스들의 각 유량을 30/30(sccm)으로 설정하고, 1Pa의 압력에서 코일형 전극에 500W의 RF(13.56MHz) 전력을 인가하여 에칭을 30초간 실시한다. 기판측(시료 스테이지)에도 20W의 RF(13.56MHz) 전력을 인가하여 실질적으로 음의 자기 바이어스 전압을 인가한다. CF4및 Cl2의 혼합 가스를 이용하는 제 2 에칭 조건에 따르면 W막과 TaN막이 동일한 정도로 에칭된다. 본 실시예의 제 1 에칭 조건 및 제 2 에칭 조건은 제 1 에칭 처리로서 칭한다.
또한, 막두께 50nm의 텅스텐막, 막 두께 500nm의 알루미늄과 규소의 합금(Al-Si)막, 막두께 30nm의 질화 티탄막을 순차 적층한 3층 구조를 채용하는 경우에는 제 1 에칭 공정의 제 1 에칭 조건에 따라 에칭 가스로서 BCl2, Cl2, O2를 사용하고, 가스들의 각 유량을 65/10/5(sccm)로 설정하고, 1.2Pa의 압력에서 코일형 전극에 450W의 RF(13.56MHz) 전력을 인가하여 에칭을 117초간 실시한다. 또한, 제 1 에칭 공정의 제 2 에칭 조건에 따라 에칭 가스로서 CF4, Cl2, O2를 사용하고, 가스들의 각 유량을 25/25/10(sccm)로 설정하고, 1Pa의 압력에서 코일형 전극에 500W의 RF(13.56MHz) 전력을 인가하여 플라즈마를 발생시킨다. 이러한 조건을 이용하여 에칭을 30초 정도 실시하면 충분하다.
이어서 레지스트 마스크를 제거하지 않고 게이트 전극들을 마스크로서 사용하여 제 1 도핑 처리를 실시하여 전면을 도핑시킨다. 제 1 도핑 처리로는 이온 도핑법 또는 이온 주입법을 사용한다. n형 도전성을 부여하는 불순물 원소로서 전형적으로는 인(P) 또는 비소(As)를 사용한다. 이에 따라, 자기 정합적으로 제 1 불순물 영역(n+영역)(13b, 50b)이 형성된다. 제 1 불순물 영역에는 1×1020내지 1×1021원자/㎤의 농도 범위로 n형 도전성을 부여하는 불순물 원소를 첨가한다.
이 후, 레지스트 마스크를 제거하지 않은 상태에서 제 2 에칭 처리를 실시한다. 본 실시예에서는 에칭용 가스로서 CF4및 Cl2를 이용하고, 각각의 가스 유량비를 30/30(sccm)으로 하고, 1Pa의 압력으로 코일형의 전극에 500W의 RF(13.56MHz)전력을 공급하여 플라즈마를 생성하여 60초 정도 에칭을 실시한다. 또한, 기판측(시료 스테이지)에도 20W의 RF(13.56MHz) 전력을 공급하여 실질적으로 음의 자기 바이어스 전압을 인가한다. 이 후, 레지스트 마스크를 제거하지 않은 상태에서 에칭 가스로서 CF4, Cl2, O2를 사용하고, 가스들의 각 유량을 20/20/20(sccm)으로 설정하고, 1Pa의 압력에서 코일형 전극에 500W의 RF(13.56MHz) 전력을 인가하여 플라즈마를 발생시켜 에칭 처리를 20초 정도 실시한다. 또한, 기판측(시료 스테이지)에도 20W의 RF(13.56MHz) 전력을 공급하여 실질적으로 음의 자기 바이어스 전압을 인가한다. 여기서, 제 3 에칭 조건과 제 4 에칭 조건은 제 2 에칭 처리로서 칭한다. 제 2 에칭 처리를 이용하여 W막과 TaN막에 대해 비등방성 에칭을 실시한다. 에칭 가스에 산소를 첨가하면 W막과 TaN막간의 에칭 속도에 차이가 발생한다. 도시하지는 않았지만 제 1 도전층으로 덮혀 있지 않은 게이트 절연막이 더욱 에칭되어 더욱 얇아지게 된다. 이 단계에서 제 1 도전층(16a)을 하부층으로, 그리고 제 2 도전층(16b)을 상부층으로 하여 구성되는 게이트 전극(16) 및 전극(17, 18)들이 형성된다.
이 후, 레지스트 마스크를 제거하지 않은 상태에서 게이트 전극들을 마스크로서 사용하여 제 2 도핑 처리를 실시함으로써 전면을 도핑시킨다. 게이트 전극(12c, 13c, 14c)들의 일부와 중첩하는 불순물 영역(n-영역)과 게이트 영역(12d, 13d, 14d, 50d)과 중첩하지 않는 불순물 영역들이 형성된다. 제 2 도핑 처리에서는 이온 도핑법 또는 이온 주입법이 사용된다. 본 실시예에서는 도즈량을 1.5 x 1013원자/cm2으로 하고 가속전압을 90 keV로 하고, 포스핀(PH3) 5% 수소희석가스를 30 sccm의 유속으로 공급하여 이온 도핑을 실시한다. 레지스트 마스크와 제 2 도전막은 n형 도핑 불순물 원소에 대한 마스크로서 작용하고, 이에 따라 제 2 불순물 영역(12d, 13d, 14d, 50d)들이 형성된다. 불순물 영역(13d, 14d)에는 n형 불순물 원소가 1 x 1016내지 1 x 1017원자/cm2의 농도로 첨가된다. 본 실시예에서 제 2 불순물 영역(13d, 14d)와 동일한 농도 범위의 영역은 n-영역으로 칭한다.
레지스트 마스크의 제거 후, 새로운 레지스트 마스크를 형성하여 제 3 도핑 처리를 실시한다. 제 3 도핑 처리에 의해 p채널형 TFT를 형성하는 반도체를 형성하는 반도체층에 p형 불순물 원소(붕소 등)를 첨가하여 제 3 불순물 영역, 제 4 불순물 영역, 제 5 불순물 영역을 형성한다.
제 3 불순물 영역(12b, 14b)에는 p형 불순물 원소가 1 x 1020내지 1 x 1021원자/cm2의 농도로 첨가된다. 제 3 불순물 영역에는 이전 공정에서 인(P)이 첨가되어 있으나(n- -영역), p형 불순물 원소는 인의 농도의 10배 이상의 농도로 첨가된다. 따라서, 제 3 불순물 영역은 p형 도전성을 갖는다. 본 실시예에서 제 3 불순물 영역과 동일한 농도 범위의 영역은 p+영역으로 칭한다.
제 4 불순물 영역(12c, 14c)는 제 2 도전층의 테이퍼부와 중첩되지 않는 영역에 형성되며, p형 불순물 원소가 1 x 1018내지 1 x 1020원자/cm2의 농도로 첨가된다. 여기서, 이전 공정에서 인(P)이 첨가되고 제 4 불순물 영역과 동일한 농도 범위를 갖는 영역(n-영역)은 p-영역으로 칭한다. 또한, 이전 공정에서 인(P)이 첨가된 영역(n- -영역)과, 제 2 도전층의 테이퍼부와 중첩하는 제 5 불순물 영역(12d, 14d)은 p- -영역으로 칭한다.
이상과 같은 공정들에 의해 n형 또는 p형 불순물 원소가 도핑되어 있는 불순물 영역들이 각 반도체층에 형성된다.
이 후, 레지스트 마스크를 제거하고, 세정을 행한 후 각 반도체층에 첨가된 불순물 원소를 활성화시키는 공정을 실시한다. 본 활성화 공정에서는 레이저 어닐법, 램프 광원을 이용하는 급속 열어닐(RTA: Rapid Thermal Annealing)법, YAG 레이저 또는 엑시머 레이저로부터 배면 출사되는 광을 조사하는 방법, 로를 이용한 열처리, 또는 이들의 조합을 이용한다.
이 후, 대체로 전면을 덮는 층간 절연막(20)을 형성한다. 본 실시예에서는 플라즈마 CVD법에 의해 50nm 두께의 산화 질화 규소막을 형성한다. 물론, 층간 절연막(20)은 산화 질화 규소막으로 한정되지 않고, 규소를 포함하는 다른 절연막을 단층 또는 적층 구조로 하여 사용하는 것도 가능하다. 본 실시예에서는 층간 절연막에 수소를 포함시키는 조건으로 성막을 실시한다. 이 후, 열처리(300 내지 550℃에서 1 내지 12시간)를 실시하여 반도체층을 수소화시키는 공정을 행한다. 이 공정은 층간 절연막(20)에 포함된 수소에 의해 반도체층의 댕글링 본드를 종식시키는 공정이다. 반도체층은 산화 규소막으로 형성된 절연막(도시 안됨)의 존재와 무관하게 수소화될 수 있다. 다른 수소화 수단으로는 플라즈마 수소화(플라즈마에 의해 여기된 수소를 이용)를 실시할 수 있다.
이 후, 층간 절연막(20)상에 유기 절연 재료로 층간 절연막을 형성한다. 본 실시예에서는 1.6㎛의 두께를 갖는 포지티브형 감광성 아크릴 수지막을 코팅법에 의해 형성하여 콘택홀의 상단부상에 곡면을 갖는 층간 절연막(21)을 형성한다. 또한, 이 층간 절연막(21)상에 20 내지 50nm의 두께를 갖는 질화 규소막으로 이루어진 층간 절연막(22)을 RF 전원을 사용한 스퍼터법을 이용하여 적층한다. 특히, 질소 분위기에서 규소 타겟과 RF 전원을 사용한 스퍼터법에 의해 형성한 질화 규소막이 밀도, 수분 및 산소 차단 능력, 확산되기 쉬운 Li 등의 금속 원소를 20nm 정도의 막두께로 충분히 차단할 수 있는 능력면에서 바람직하다. 층간 절연막(22)은 복수의 층으로 된 적층 구조, 일례로, 20 내지 50nm 두께의 산화 질화 알루미늄막과 20 내지 50nm 두께의 질화 규소막의 적층 구조를 가질 수 있다. 본 실시예에서는 아크릴 수지막상에 질화 규소막이 적층되어 있는 예를 도시하고 있으나, 이것으로 한정되는 것은 아니다. 유기 절연막과 무기 절연막의 총 두께는 0.5 내지 2.0㎛으로 설정된다.
이 후, 게이트 절연막(15)과 층간 절연막(20, 22)을 제거하여 각 불순물 영역에 도달하는 콘택홀을 형성한다. 층간 절연막(20, 21, 22)의 형성, 콘택홀의 형성, 수소화의 실시 순서에는 특별한 제한이 없다.
이 후, Al, Ti, Mo, W 등을 사용하여 전극(23 내지 27 및 46 내지 48)을 형성한다. 특히, 소스 배선, 전원 공급선, 인출 전극, 용량 배선, 접속 전극을 형성한다. 전극 및 배선의 재료로는 규소막(350nm 두께), Ti막(100nm 두께), Ti막(50nm 두께)을 포함하는 Al을 갖는 적층막을 사용한다. 이 후, 패터닝을 실시하여 소스 전극, 소스 배선, 접속 전극, 인출 전극, 전원 공급선들을 적절히 형성한다. 또한, 층간 절연막과 중첩하는 게이트 배선과 접촉하는 인출 전극을 게이트 배선의 일측 가장자리부에 마련한다. 각 배선의 타측 가장자리부에는 외부 회로와 외부 전원과의 접속을 위한 복수의 전극들이 마련되어 있는 입출력 단자부들이 형성되어 있다.
전류 제어를 위해 제 1 전극(28a)이 p채널형 TFT로 이루어진 TFT의 드레인 영역(12b)와 접속되는 접속 전극(24)와 접속 및 중첩하도록 형성된다. 본 실시예에 있어서 제 1 전극(28a)은 EL 소자의 양극으로서 작용하고, EL 소자는 제 1 전극(28a)를 통해 광을 출사해야 하기 때문에 일 함수가 큰 투명한 도전막(ITO:Indium Tin Oxide: 산화 인듐 주석 합금), 산화 인듐-산화 아연 합금(In2O3-ZnO) 등)으로 이루어지는 것이 좋다. 일례로, 제 1 전극으로서 ITO를 사용하는 경우 스퍼터법에 의해 대기로 수소 가스 또는 수증기가 취입되어 대기 상태에서 ITO막을 얻을 수 있으며, 이 후 ITO막에 대해 200 내지 225℃의 온도에서 열처리를 실시한다.
제 1 전극의 표면을 평탄화시키기 위해 CMP 등의 평탄화 처리를 제 1 전극(28a)의 형성 후 또는 절연 재료(30)의 형성 후 실시할 수 있다. 절연재료(30)의 형성 후 CMP 처리를 실시하는 경우에는 절연 재료(30)와 층간 절연막(21)간의 접착력을 증대시킬 수 있도록 층간 절연막(22)을 형성시키는 것이 바람직하다.
상술한 바와 같이, n채널형 TFT(8), p채널형 TFT(9), 그 n채널형 TFT(8)및 p채널형 TFT(9)를 보상적으로 조합하는 CMOS 회로를 구비하는 소스 구동 회로(1)와, 각 화소마다 복수의 n채널형 TFT(40) 또는 복수의 p채널형 TFT가 마련되어 있는 화소부(2)를 형성한다.
이 후, 뱅크로 불리우는 절연 재료(30)를 제 1 전극(28a)의 양 단부에 형성하여, 그 단부들을 덮는다. 뱅크(30)는 유기 수지막 또는 규소를 포함하는 절연 재료에 의해 형성할 수 있다. 본 실시예에 있어서는 절연 재료(30)로서 포지티브형 감광성 아크릴 수지막을 사용하여 도 1(B)에 도시된 형상을 갖는 뱅크를 형성한다.
이 후, 단부가 뱅크(30)로 덮힌 제 1 전극(28a)상에 EL층(31) 및 제 2 전극(32)(EL소자의 음극)을 형성한다.
EL층(31)(발광 및 그러한 발광을 야기시키는 캐리어의 이동을 위한 층)은 발광층, 잔하수송층 및 전하 주입층을 자유롭게 조합하여 형성한다. 일례로, 저분자계 유기 EL 재료 또는 고분자계 유기 EL 재료를 사용하여 EL층을 형성한다. 일중항 여기에 의해 발광(형광)하는 발광 재료(1중항 화합물)로 형성되는 박막 또는 3중항 여기에 의해 발광(인광)하는 발광 재료(3중항 화합물)로 형성되는 박막일 수 있다. 전하 수송층 및 전하 주입층용으로는 탄화 규소 등의 무기 재료를 사용할 수 있다. 공지된 유기 EL 재료 및 무기 재료를 사용할 수 있다.
음극(32)의 바람직한 재료로는 일 함수가 작은 금속(대표적으로, 주기율표의 1족 또는 2족에 속하는 금속 원소) 또는 이러한 금속의 합금을 들 수 있다. 일 함수가 작으면 작을 수록 발광 효율은 향상된다. 따라서, 음극 재료로는 알칼리 금속인 Li(리튬)을 포함하는 합금 재료가 특히 바람직하다. 음극은 또한 모든 화소의 공통 배선으로서 작용하고, 접속 배선을 통해 입력 단자부의 단자 전극(19a, 19b, 28b)에 접속된다.
이 후, 적어도 음극, 유기 화합물층, 양극을 가지고 있는 EL을 유기 수지, 보호막(도시 안됨), 봉지 기판 또는 봉지관에 의해 봉지하여 EL 소자를 외부로부터 완전히 차단하여 EL층의 산화에 기인한 열화를 촉진시키는 수분 및 산소 등의 외부 물질의 침입을 방지시킬 수 있게 하는 것이 바람직하다. 그러나, FPC가 추후 접속되어야 할 입출력 단자부에 보호막 등을 제공할 필요는 없다. 필요하다면 봉지된 내부 공간에 수분을 제거하기 위한 건조제를 설치할 수도 있다.
입출력 단자부의 전극(28b)에는 비등방성 도전 재료를 사용하여 FPC(6)(가요성 인쇄 회로)를 부착한다. 전극(28b)은 제 1 전극(28a)과 동시에 형성한다. 상기 비등방성 도전 재료는 수지와 표면상에 Au 등이 도금되어 있는 수십 내지 수백㎛의 직경을 갖는 도전 입자로 구성된다. 도전입자는 입출력 단자부의 전극들을 FPC에 형성되어 있는 배선과 전기 접속시킨다.
필요하다면, 변색층, 컬러 필터, 편광판 및 위상차판으로 구성되는 원형 편광판 등의 광학막을 마련하고, IC 칩을 장착할 수 있다.
상기한 공정들에 따르면 FPC와 접속된 모듈형 발광 장치가 완성된다(도1(A)).
본 발명은 도 1(A), 도 1(B) 및 도 2에 도시된 TFT 구조로 한정되지 않고, 비록 도 1(A), 도 1(B) 및 도 2에 도시된 TFT용의 마스크의 총 갯수가 한개 더 증가되기 하지만 도 5(A)에 도시된 바와 같이 TFT의 OFF 전류를 더욱 감소시킬 수 있도록 게이트 전극상에 적층된 불순물 영역이 없도록 설계하는 것도 가능하다.
이하, 도 5(A)에 도시된 TFT에 대한 제조 방법을 설명한다. 간명화를 위해 도 1(B) 및 도 2에 도시된 단면 구조를 얻기 위한 방법과는 다른 점(게이트 전극들의 에칭 및 도핑 순서)에 대해서만 설명을 한다. 도 5(A)에 있어서 도 1(A), 도 1(B), 도 2와 동일한 구조 요소들은 동일한 부호로 표시하였다.
도 1(B)의 제조 방법에 따르면 먼저 게이트 절연막(15)상에 제 1 도전막(TaN막)과 제 2 도전막(W막)을 형성하고, 레지스트 마스크를 형성한 후 제 1 에칭 조건으로서 1Pa의 압력으로 코일형 전극에 700W의 RF(13.56MHz)의 전력을 인가하고, 에칭 가스로서 CF4, SF6, NF3, O2를 적절히 사용할 수 있다. 또한, 가스들의 각 유량을 25/25/10(sccm)으로 설정하고, 기판측(시료 스테이지)에도 150W의 RF(13.56MHz) 전력을 인가하여 실질적으로 음의 자기 바이어스 전압을 인가한다. 이 후, 레지스트 마스크를 제거하고, 제 2 에칭 조건을 채용한다. 즉, 에칭 가스로서 CF4및 Cl2를 사용하고, 가스들의 각 유량을 30/30(sccm)으로 설정하고, 1Pa의 압력에서 코일형 전극에 500W의 RF(13.56MHz) 전력을 인가하여 에칭을 30초간 실시한다. 기판측(시료 스테이지)에도 20W의 RF(13.56MHz) 전력을 인가하여 실질적으로 음의 자기 바이어스 전압을 인가한다. CF4및 Cl2의 혼합 가스를 이용하는 제 2 에칭 조건에 따르면 W막과 TaN막이 동일한 정도로 에칭된다. 본 실시예의 제 1 에칭 조건 및 제 2 에칭 조건은 제 1 에칭 처리로서 칭한다.
이 후, 레지스트 마스크를 제거하지 않은 상태에서 제 2 에칭 처리를 실시한다. 이에 있어서는 에칭용 가스로서 CF4및 Cl2를 이용하고, 각각의 가스 유량비를 30/30(sccm)으로 하고, 1Pa의 압력으로 코일형의 전극에 500W의 RF(13.56MHz) 전력을 공급하여 플라즈마를 생성하여 60초 정도 에칭을 실시한다. 또한, 기판측(시료 스테이지)에도 20W의 RF(13.56MHz) 전력을 공급하여 실질적으로 음의 자기 바이어스 전압을 인가한다. 이 후, 레지스트 마스크를 제거하지 않은 상태에서 에칭 가스로서 CF4, Cl2, O2를 사용하고, 가스들의 각 유량을 20/20/20(sccm)으로 설정하고, 1Pa의 압력에서 코일형 전극에 500W의 RF(13.56MHz) 전력을 인가하여 플라즈마를 발생시켜 에칭 처리를 20초 정도 실시한다. 또한, 기판측(시료 스테이지)에도 20W의 RF(13.56MHz) 전력을 공급하여 실질적으로 음의 자기 바이어스 전압을 인가한다. 여기서, 제 3 에칭 조건과 제 4 에칭 조건은 제 2 에칭 처리로서 칭한다. 이 단계에서 제 1 도전층(66a)을 하부층으로, 그리고 제 2 도전층(66b)을 상부층으로 하여 구성되는 게이트 전극 및 전극(64, 63)들을 형성한다. 상기 에칭 조건들은 도 1(B)의 에칭 조건들과는 다르기 때문에 실제의 경우 게이트 전극들은 서로 약간 다르게 된다.
이어서 레지스트 마스크를 제거한 후 게이트 전극(304 내지 307)들을 마스크로서 사용하여 제 1 도핑 처리를 실시함으로서 전면을 도핑시킨다. 이온 도핑시에는 도즈량을 1.5 x 1014원자/cm2으로 설정하고, 가속 전압을 60 내지 100 kV로 설정한다. n-형 도전성을 부여하는 불순물 원소로는 전형적으로는 인(P) 또는 비소(As)를 사용한다. 이에 따라, 자기 정합적으로 불순물 영역(n- -영역)(60c)이 형성된다.
이 후, 새로운 마스크를 형성하고, TFT(70)의 OFF 전류값을 낮출 수 있도록 채널 형성 영역(60a) 또는 화소부의 스위칭용 TFT를 형성하기 위한 반도체층의 부분을 덮도록 마스크를 형성한다. 이 마스크들은 채널 형성 영역 또는 구동 회로의 p채널형 TFT(도시 안됨)를 형성하기 위한 반도체층의 부분을 보호할 수 있도록 형성된다. 또한, 화소부의 전류 제어용 TFT를 형성하기 위한 반도체층의 채널 형성 영역(62a) 또는 그의 주변부를 덮도록 마스크를 형성한다.
이 후, 레지스트 마스크를 사용하여 제 2 도핑 처리를 선택적으로 실시함으로써 구동 회로의 n채널형 TFT(도시 안됨)의 게이트 전극의 일부와 중첩하는 불순물 영역(n-영역)을 형성한다. 제 2 도핑 처리는 이온 도핑법 또는 이온 주입법을 이용하여 실시할 수 있다. 본 실시예에서는 도즈량을 1.5 x 1013원자/cm2으로 하고 가속전압을 90 keV로 하고, 포스핀(PH3) 5% 수소희석가스를 30 sccm의 유속으로 공급하여 이온 도핑을 실시한다. 레지스트 마스크와 제 2 도전막은 n형 도핑 불순물 원소에 대한 마스크로서 작용하고, 이에 따라 제 2 불순물 영역들이 형성된다. 불순물 영역에는 n형 불순물 원소가 1 x 1016내지 1 x 1017원자/cm2의 농도로 첨가된다.
이 후, 레지스트 마스크를 제거하지 않은 상태에서 제 3 도핑 처리를 실시한다. 제 3 도 처리는 이온 도핑법 또는 이온 주입법을 이용하여 실시할 수 있다. n-형 도핑 불순물 원소로는 전형적으로는 인(P) 또는 비소(As)를 사용한다. 본 실시예에서는 도즈량을 2 x 1013원자/cm2으로 하고 가속전압을 80 keV로 하고, 포스핀(PH3) 5% 수소희석가스를 40 sccm의 유속으로 공급하여 이온 도핑을 실시한다. 이 경우, 레지스트 마스크, 제 1 도전층, 제 2 도전층은 n-형 도핑 불순물 원소에 대한 마스크로서 작용하고, 이에 따라 불순물 영역(60b)이 형성된다. 불순물 영역(60b)에는 n형 도핑 불순물 원소가 1 x 1020내지 1 x 1021원자/cm2의 농도로 첨가된다.
상술한 바와 같이 도 1(B)에 도시된 제조 공정에서는 p채널형 TFT에도 고농도의 n형 불순물 원소가 첨가되나 한개 더 추가된 마스크를 이용하여 도핑을 선택적으로 실시함으로써 도 5(A)의 제조 공정은 그러한 첨가 없이 행할 수 있다.
레지스트 마스크를 제거한 후 레지스트로 이루어진 마스크를 형성하여 제 4 도핑 처리를 실시한다. 제 4 도핑 처리에 의해 p형 도핑 불순물 원소가 첨가되어 있는 p채널형 TFT를 형성하는 반도체층을 형성하는 반도체층에 제 4 불순물 영역(62c, 62d)과 불순물 영역(62b)을 형성한다.
제 4 불순물 영역(62b)에는 p형 도핑 불순물 원소를 1 x 1020내지 1 x 1021원자/cm2의 농도로 첨가한다. 불순물 영역(62b, 62c)에는 이전 공정에서 인(P)이 첨가되어 있으나(n- -영역), p형 도핑 불순물 원소는 인의 농도의 10배 이상의 농도로 첨가된다. 따라서, 불순물 영역(62b, 62c)은 p형 도전성을 갖는다.
불순물 영역(62c, 62d)은 제 2 도전층의 테이퍼부와 중첩되게 형성되며, p형 불순물 원소가 1 x 1018내지 1 x 1020원자/cm2의 농도로 첨가된다.
상술한 공정을 통해 n형 도전성을 갖는 불순물 영역(60 내지 60c)과 p형 도전성을 갖는 불순물 영역이 각 반도체층에 형성된다.
후속 제조 공정들은 도 1(B)와 도 2에 도시된 제조 공정들과 동일하므로 이에 대한 설명은 생략한다.
또한, 게이트 전극은 단층 구조를 갖거나 도 5(B)에 도시된 구조를 실현하기 위한 게이트 전극의 향상된 미세화를 용이하게 할 수 있게 하는 TFT 구조를 가질 수도 있다.
도 5(B)에 도시된 구조를 얻는 경우, 저농도 불순물 영역(12c, 13c, 14c)의 각각은 게이트 전극의 형성에 앞서 레지스트로 이루어진 마스크를 이용하여 n형 또는 p형 도전성을 제공하는 불순물 원소를 도핑하여 적절히 형성하고, 게이트 전극(516 내지 518)과 전극(519)를 형성한 후 고농도 불순물 영역(13b, 14b, 12b)들을 레지스트 마스크를 사용하여 자기 정합적으로 또는 도핑에 의해 형성한다. 도5(B)에 있어서, 도 1(B)와 동일한 구조 요소들은 동일 부호로 표시하였다.
또한, 도 3에 도시된 바와 같이, 층간 절연막(20)상에 무기 절연막으로 이루어진 층간 절연막(221)을 형성한 후 유기 수지로 이루어진 층간 절연막을 형성한다. 도 3에 도시된 구조의 경우에는 단지 하나의 마스크를 이용하여 콘택홀들을 형성하고, 따라서 마스크의 총 갯수가 감소된다. 여기서, 층간 절연막(20)은 플라즈마 CVD법에 의해 막 두께 50nm의 산화 질화 규소막으로 층간 절연막(20)을 준비하고, 이어서 RF 전원을 사용한 스퍼터법에 의해 막 두께 20 내지 50nm의 질화 규소막으로 이루어진 층간 절연막(221)을 적층한다. 이 후, 300 내지 550℃에서 1 내지 12시간동안 열처리를 실시하여 반도체층을 수소화시키는 공정을 행한다. 이 후, 게이트 절연막(15)과 층간 절연막(20, 221)을 제거하여 각각의 불순물 영역까지 도달하는 콘택홀을 형성한 후, 감광성 유기 절연 재료로 이루어진 층간 절연막을 형성한다. 코팅법에 의해 포지티브형 감광성 아크릴 수지막을 형성하여 상단부상에 곡면을 가지고 있는 층간 절연막(221)으로서 마련할 수 있다.
층간 절연막(20, 221, 222)의 형성, 콘택홀의 형성, 수소화의 실시 순서에는 특별한 제한이 없다. 일례로, 층간 절연막(20)의 형성 후 수소화를 실시하고, 이어서 층간 절연막(221)을 형성할 수 있다. 도 3에서 도 1(B)와 동일한 구조 요소는 동일 부호로 표시하였다.
본 실시예는 실시 형태와 제한없이 임의로 조합가능하다.
[실시예 2]
실시예 1에서는 상단부상에 곡면을 가지고 있는 층간 절연막과 절연 재료를형성한 예를 설명하였다. 본 실시예에서는 실시예 1과는 다른 예를 도 4(A) 및 도 4(B)에 도시하고 있다. 도 4(A) 및 도 4(B)에 있어서 도 1(B)와 동일한 구조 요소들은 동일 부호로 표시하였다.
본 실시예에서는 층간 절연막의 형성 후 콘택홀을 동일한 마스크를 사용하여 에칭에 의해 형성하는 예를 도시하고 있다.
먼저 실시예 1에 따라 층간 절연막(20)의 형성까지의 공정을 실시한 후 수소화를 실시한다. 이 후, 도 4(A)에 도시된 바와 같이 폴리이미드, 아크릴레이트, 폴리아미드, 폴리이미드 아미드, 레지스트 또는 벤조시클로부텐등의 유기 재료 또는 산화 규소, 질화 규소, 또는 산화 질화 규소 등의 무기 재료를 사용하여 코팅법에 의해 층간 절연막(321)을 형성한다. 또한, 스퍼터법에 의해 무기 재료로 된 층간 절연막(322)을 형성한다. 본 실시예에서는 층간 절연막(321)의 재료로서 비감광성 아크릴 수지를 사용하고, 층간 절연막(322)의 재료로서는 질화 규소막을 사용한다. 이 후, 레지스트로 이루어진 마스크를 형성하고, 건식 식각을 한번에 또는 여러 단계에 걸쳐 실시하여 각 불순물 영역에 도달하는 콘택홀을 형성한다. 이어서, 배선 또는 전극(323 내지 327)을 형성한다. 또한, 실시예 1의 경우와 마찬가지로 제 1 전극(28a)을 그의 일부가 전극(324)에 적층되어 그와 접촉하게끔 형성한다. 이 후, 절연 재료(330)를 제 1 전극(28a)의 단부를 덮게끔 형성한다. 본 실시예에서는 절연 재료(330)로서 비감광성 아크릴 수지를 사용한다. 후속 공정에서, EL층(31), 제 2 전극(32) 등을 실시예 1에 따라 형성하여 도 4(A)에 도시된 단면 구조를 갖는 발광 장치를 완성한다.
본 실시예는 실시예 1과 조합가능하다. 본 실시예의 경우 층간 절연막(321)과 절연 재료(330)의 각각으로서는 비감광성 유기 수지 재료를 사용하고 있다. 그러나, 2이상의 조합도 고려할 수 있다. 일례로, 층간 절연막(321)을 비감광성 유기 수지 재료로 형성하고, 절연 재료(330)를 감광성 유기 수지 재료를 사용한 구조로서 마련하는 것도 가능하다.
또한, 도 4(B)에 도시된 바와 같이, 층간 절연막(20)상에 무기 재료로 된 층간 절연막(421)을 형성하여 각 불순물 영역에 도달하는 콘택홀을 형성한다. 이 후, 폴리이미드, 아크릴레이트, 폴리아미드, 폴리이미드 아미드, 레지스트 또는 벤조시클로부텐등의 유기 재료 또는 산화 규소, 질화 규소, 또는 산화 질화 규소 등의 무기 재료를 사용하여 코팅법에 의해 층간 절연막(422)을 형성한다. 이 후, 에칭을 실시하여 콘택홀을 형성한다. 또한, 층간 절연막의 적층 후, 수지로 이루어진 층간 절연막(422)상에만 에칭을 실시하고, 이어서 무기 재료로 된 층간 절연막(421, 20)과 게이트 절연막(15)을 레지스트 마스크를 사용하여 에칭함으로써 콘택홀을 형성한다.
이 후, 각 불순물 영역에 도달하는 배선 또는 전극(423 내지 427)의 각각을 형성할 수 있다. 후속 공정에서 EL층(31), 제 2 전극(32) 등을 실시예 1에 따라 형성하여 도 4(B)에 도시된 단면 구조를 갖는 발광 장치를 완성한다.
[실시예 3]
본 실시예에서는 도 6(A)에 도시된 바와 같이, 제 1 전극, 콘택홀, 그리고 접속 전극의 형성 순서가 실시예 1과는 다르게 되어 있다. 도 6(A)에 도시된 구조는 제 1 전극을 평탄화시키기 위한 CMP 공정을 쉽게 행할 수 있게 하는 공정을 예시하기 위한 것이다. 그러나, 접속 전극을 제 1 전극과 접촉되게 형성하기 위한 패터닝시 에칭 또는 세정을 에칭 잔재부가 제 1 전극상에 존재하지 않게 하게끔 실시하는 것이 바람직하다. 간명화를 위해 실시예 1과 다른 점들만을 설명한다. 도 6(A)에 있어서 도 1(B)와 동일한 구조 요소들은 동일 부호로 표시한다.
먼저 실시예 1에 따라 층간 절연막(20, 21, 22)의 각각에 콘택홀을 형성한 후, 제 1 전극(628a)을 형성한다. 이 후, 접속 전극(624)과 배선(23 내지 27)을 제 1 전극(628a)에 적층하여 그 제 1 전극(628a)과 접촉되게 형성한다. 이 후, 제 1 전극(628a)의 단부를 덮는 절연 재료(30)를 형성한다. 후속 공정들은 실시예 1에 따라 실시하여 도 6(A)에 도시된 상태를 얻는다. 본 실시예에서는 단자부에서 게이트 전극과 동시에 형성된 전극(19a, 19b)상에 제 1 전극(628a)과 동시에 전극(628b)을 형성하고, 이의 상부에 FPC(6)를 접착한다.
제 1 전극(628a)의 표면을 평탄화 시키기 위해 CMP 등의 평탄화 공정을 제 1 전극(628a)의 형성 후 또는 절연 재료(30)의 형성 후 실시할 수 있다. 절연 재료(30)의 형성 후 CMP 공정을 실시하는 경우에는 절연 재료(30)와 층간 절연막(21)간의 접착력을 증대시킬 수 있도록 층간 절연막(22)을 형성하는 것이 바람직하다.
또한, 도 6(B)는 층간 절연막의 구성이 도 6(A)와는 다르게 되어 있는 예를 도시하고 있다. 도 6(B)에 도시된 바와 같이 층간 절연막(20)상에 무기 절연막으로 이루어진 층간 절연막(621)을 형성한 후 유기 수지로 이루어진 층간 절연막(622)을형성할 수 있다. 본 실시예에서는 층간 절연막(20)을 플라즈마 CVD법에 의해 막 두께 50nm의 산화 질화 규소막으로 마련한 후, RF 전원을 사용한 스퍼터법에 의해 막 두께 20 내지 50nm의 질화 규소막으로 이루어진 층간 절연막(621)을 적층한다. 이 후, 300 내지 550℃에서 1 내지 12시간동안 열처리를 실시하여 반도체층을 수소화시키는 공정을 행한다. 이 후, 게이트 절연막(15)과 층간 절연막(20, 621)을 제거하여 각각의 불순물 영역까지 도달하는 콘택홀을 형성한 후, 감광성 유기 절연 재료로 이루어진 층간 절연막(622)을 형성한다. 코팅법에 의해 포지티브형 감광성 아크릴 수지막을 형성하여 상단부상에 곡면을 가지고 있는 층간 절연막(621)으로서 마련할 수 있다.
층간 절연막(20, 621, 622)의 형성, 콘택홀의 형성, 수소화의 실시 순서에는 특별한 제한이 없다. 일례로, 층간 절연막(20)의 형성 후 수소화를 실시하고, 이어서 층간 절연막(621)을 형성할 수 있다. 도 6(B)에서 도 1(B)와 동일한 구조 요소는 동일 부호로 표시하였다.
또한, 층간 절연막의 형성 후 콘택홀을 동일한 마스크를 사용하여 에칭에 의해 형성할 수 있다.
먼저 실시예 1에 따라 층간 절연막(20)의 형성까지의 공정을 실시한 후 수소화를 실시한다. 이 후, 도 7(A)에 도시된 바와 같이 폴리이미드, 아크릴레이트, 폴리아미드, 폴리이미드 아미드, 레지스트 또는 벤조시클로부텐등의 유기 재료 또는 산화 규소, 질화 규소, 또는 산화 질화 규소 등의 무기 재료를 사용하여 코팅법에 의해 층간 절연막(721)을 형성한다. 또한, 스퍼터법에 의해 무기 재료로 된 층간절연막(722)을 형성한다. 본 실시예에서는 층간 절연막(721)의 재료로서 비감광성 아크릴 수지를 사용하고, 층간 절연막(722)의 재료로서는 질화 규소막을 사용한다. 이 후, 레지스트로 이루어진 마스크를 형성하고, 건식 식각을 한번에 또는 여러 단계에 걸쳐 실시하여 각 불순물 영역에 도달하는 콘택홀을 형성한다. 이어서, 배선 또는 전극(723 내지 727)을 형성한다. 또한, 제 1 전극(728a)을 그의 일부가 전극(724)에 적층되어 그와 접촉하게끔 형성한다. 이 후, 절연 재료(730)를 제 1 전극(728a)의 단부를 덮게끔 형성한다. 본 실시예에서는 절연 재료(730)로서 비감광성 아크릴 수지를 사용한다. 후속 공정에서, EL층(31), 제 2 전극(32) 등을 실시예 1에 따라 형성하여 도 7(A)에 도시된 단면 구조를 갖는 발광 장치를 완성한다.
본 실시예는 실시예 1과 조합가능하다. 본 실시예의 경우 층간 절연막(721)과 절연 재료(730)의 각각으로서는 비감광성 유기 수지 재료를 사용하고 있다. 그러나, 2이상의 조합도 고려할 수 있다. 일례로, 층간 절연막(721)을 비감광성 유기 수지 재료로 형성하고, 절연 재료(730)를 감광성 유기 수지 재료를 사용한 구조로서 마련하는 것도 가능하다.
또한, 도 7(B)에 도시된 바와 같이, 층간 절연막(20)상에 무기 재료로 된 층간 절연막(821)을 형성하여 각 불순물 영역에 도달하는 콘택홀을 형성한다. 이 후, 폴리이미드, 아크릴레이트, 폴리아미드, 폴리이미드 아미드, 레지스트 또는 벤조시클로부텐등의 유기 재료 또는 산화 규소, 질화 규소, 또는 산화 질화 규소 등의 무기 재료를 사용하여 코팅법에 의해 층간 절연막(822)을 형성한다. 이 후, 에칭을 실시하여 콘택홀을 형성한다. 또한, 층간 절연막의 적층 후, 수지로 이루어진 층간절연막(822)상에만 에칭을 실시하고, 이어서 무기 재료로 된 층간 절연막(821, 20)과 게이트 절연막(15)을 레지스트 마스크를 사용하여 에칭함으로써 콘택홀을 형성한다.
이 후, 각 불순물 영역에 도달하는 배선 또는 전극(723 내지 727)의 각각을 형성할 수 있다. 후속 공정에서 EL층(31), 제 2 전극(32) 등을 실시예 1에 따라 형성하여 도 7(B)에 도시된 단면 구조를 갖는 발광 장치를 완성한다.
또한, 도 8(A)에 도시된 바와 같이 제 1 전극(928), 접속 전극(624), 절연 재료(30)의 형성 후 큰 일 함수를 갖는 투명 도전막(929a)을 형성한다. 전류 제어용 TFT와 접속되는 제 1 전극(928)은 반사 특성이 우수한 금속막(Ag 또는 Al을 주성분으로 포함하는 금속 재료)으로 형성하는 것이 바람직하다. 제 1 전극(928)은 유기 화합물을 포함하는 층(도시 안됨)으로부터 출사되는 광을 반사한다. 간명화를 위해 도 8(A)에는 EL층과 제 2 전극을 도시하지 않았다.
또한, 절연 재료(30)의 형성후 형성할 전극을 적층 구조로 마련하는 것도 가능하다. 도 8(B)에는 반사 특성을 갖는 금속막(Ag 또는 Al을 주성분으로 포함하는 금속 재료)(929c)과 도전막(929a)을 적층한 예가 도시되어 있다. 도 8(B)에 도시된 구조는 절연 재료(30)의 측면을 따라 연장되는 금속막을 가지고 있고, 그 결과 기판 표면에 평행한 방향으로 출사되는 광이 금속막(929c)상에서 반사될 수 있다.
또한, 도 5(A) 또는 도 5(B)에 도시된 TFT 구조는 도 6(A), 도 6(B), 도 7(A), 도 7(B), 도 8(A), 도 8(B)의 각각에 도시된 TFT 구조대신으로 사용가능하다.
[실시예 4]
도 9(A) 및 도 9(B)는 상술한 실시예들과는 구성이 다르게 되어 있는 또 다른 예를 도시하고 있다.
유기 화합물을 포함하는 층상에서 발생되는 광은 투명 전극인 음극으로부터 TFT들로 모두 취출되지 않고, 일례로 횡방향(기판면에 평행한 방향)으로도 발광되고, 그 결과 횡방향으로 발광된 광은 취출되지 않게 되어 손실이 발생하게 된다. 따라서, 본 실시예는 발광 소자의 소정 방향으로 취출되는 광량을 증대시킬 수 있게 구성된 발광 장치 및 그의 제조 방법을 예시하고 있다.
본 실시예는 금속층들의 적층 구조로 이루어진 제 1 전극을 형성하고, 제 1 전극의 단부를 덮는 절연체(뱅크, 격벽으로 불리움)를 형성하고, 이 후 상기 절연체를 마스크로 하여 상기 절연체의 일부에 대해 자기 정합적으로 에칭을 실시하고, 제 1 전극의 소정 부분의 에칭을 실시하여 그 영역을 얇아지게 함과 동시에 단부에 계단부를 형성하도록 구성되어 있다. 이러한 에칭에 의해 제 1 전극의 소정 부분이 평면 형태로 얇아지게 되고, 절연체로 덮힌 제 1 전극의 단부가 두꺼운 형상으로 되어, 제 1 전극은 오목 형상(요부)을 이루게 된다. 제 1 전극상에는 유기 화합물을 포함하는 층과 제 2 전극이 형성되어 발광 소자가 완성되게 된다.
본 실시예의 구성에 따르면 제 1 전극의 계단부에 형성된 경사면에 의해 횡방향 발광이 반사 또는 집광되어 소정 방향(제 2 전극을 통과하는 방향)으로 취출되는 광량의 증가가 이루어진다.
따라서, 상기 경사면을 형성하는 부분은 광반사성 금속, 일례로 알루미늄,은 등을 주성분으로 하는 재료로 이루게 하는 것이 바람직하며, 유기 화합물을 포함하는 층과 접촉하는 상기 소정 부분은 일 함수가 큰 양극 재료 또는 일 함수가 작은 음극 재료로 이루게 하는 것이 바람직하다.
도 12(A) 및 도 12(B)는 액티브 매트릭스형 발광 장치(화소 부분)를 도시하고 있다. 도 12(B)는 도 12(A)의 점선 A-A'의 단면도이다.
우선 절연면을 갖는 절연 기판(1230)상에 하지 절연막(1231)을 형성한다. 하지 절연막(1231)은 적층 구조를 가진 것으로, 제 1 층은 SiH4, NH3, N20를 반응 가스로서 사용하여 플라즈마 CVD법을 통해 10 내지 200nm(바람직하게는 50 내지 100nm)의 두께로 형성된 산화 질화 규소막이다. 본 실시예의 경우에는 50nm의 두께를 갖는 산화 질화 규소막(조성비: Si=32%, O=27%, N=24%, H=17%)을 형성한다. 하지 절연막(1231)의 제 2 층은 SiH4, N20를 반응 가스로서 사용하여 플라즈마 CVD법을 통해 50 내지 200nm(바람직하게는 100 내지 150nm)의 두께로 형성된 산화 질화 규소막이다. 본 실시예의 경우에는 100nm의 두께를 갖는 산화 질화 규소막(조성비: Si=32%, O=59%, N=7%, H=2%)을 형성한다. 본 실시예에서는 하지 절연막(1231)을 2층 구조로 형성하였으나 상기 절연막의 단층막 또는 2층 이상 적층시킨 구조로 형성할 수도 있다.
이 후, 기저막상에 반도체층을 형성한다. TFT의 활성층으로서 작용할 상기 반도체층은 공지의 방법(스퍼터법, LPCVD법, 플라즈마 CVD법 등)에 의해 비정질구조를 갖는 반도체막을 형성한 후 이 반도체막을 공지의 결정화 처리(레이저 결정화법, 열 결정화법, 니켈 등의 촉매를 이용한 열결정화법)에 의해 처리하여 결정성 반도체막을 형성하고, 이 결정성 반도체막을 소정 형태로 패턴화 시킴으로써 형성한다. 상기 반도체층은 25 내지 80 nm (바람직하게는 30 내지 60 nm)의 두께로 형성한다. 상기 결정성 반도체막의 재료에 대해서는 특별한 제한은 없으나, 규소 또는 규소 게르마늄 합금 등을 사용하여 형성하는 것이 바람직하다.
상기 결정성 반도체막을 레이저 결정화법에 의해 제조하는 경우에는 펄스발진형 또는 연속 발광형의 엑시머 레이저, YAG 레이저, 또는 YVO4레이저를 사용할 수 있다. 이러한 종류의 레이저를 사용하는 경우에는 레이저 발진기로부터 발광되는 레이저광을 광학계에 의해 선형 빔으로 집광시킨 상태에서 반도체막에 조사하는 방법을 이용하는 것이 바람직하다. 비록 결정화 조건은 작업자가 적절히 선택할 수 있지만 엑시머 레이저를 사용하는 경우에는 펄스 발진 주파수를 30 Hz로 설정하고, 레이저 에너지 밀도를 100 내지 400 mJ/cm2(전형적으로는 200 내지 300mJ/cm2)로 설정한다. YAG 레이저를 사용하는 경우에는 1 내지 10 kHz의 펄스 발진 주파수와 300 내지 600 mJ/cm2(전형적으로는 350 내지 500 mJ/cm2)의 레이저 에너지 밀도를 갖는 2차 고조파를 사용하는 것이 바람직하다. 100 내지 1,000 ㎛, 일례로 400 ㎛의 폭을 갖게 선형으로 집광된 레이저 광을 기판의 전체 표면에 조사하고, 이 때 선형 레이저광의 중복비는 80 내지 98%로 설정한다.
이 후, 상기 반도체층의 표면을 불산을 포함하는 에천트를 사용하여 세정하여 상기 반도체층을 덮는 게이트 절연막(1233)을 형성한다. 게이트 절연막(1233)은플라즈마 CVD법 또는 스퍼터법을 통해 40 내지 150 nm의 두께를 갖게 형성된 규소 포함 절연막이다. 본 실시예의 경우에는 플라즈마 CVD법을 이용하여 115 nm의 두께로 질화 산화 규소막(조성비: Si = 32%, O = 59%, N = 7%, H = 2%)을 형성한다. 물론, 상기 게이트 절연막은 상기한 질화 산화 규소막으로 한정되는 것은 아니며, 단층 또는 적층구조를 갖는 다른 규소 포함 절연막을 사용하는 것도 가능하다.
이 후, 게이트 절연막(1233)의 표면을 세정하고, 이어서 게이트 전극을 형성한다.
이 후, 상기 반도체층에 p형 도전성을 부여하는 불순물 원소, 여기서는 붕소(B)를 적절히 도핑하여 소스 영역(1232)과 드레인 영역(1232)을 형성한다. 도핑 후, 반도체층에 대해 가열 처리, 강광 조사 또는 레이저광 조사를 실시하여 불순물 원소를 활성화시킨다. 불순물 원소의 활성화와 동시에 게이트 절연막에 대한 플라즈마 데미지 및 게이트 절연막과 반도체층간의 계면에 대한 플라즈마 데미지를 보수한다. 실온 내지 300℃의 온도에서 YAG 레이저의 제 2 고조파를 사용하여 기판을 그의 전면 또는 배면으로부터 조사하여 불순물을 활성화시키는 것이 특히 효과적이다. YAG 레이저가 유지 보수를 거의 요하지 않기 때문에 바람직한 활성화 수단이다.
후속 공정은 유기 또는 무기 재료(도포된 산화 규소막, PSG(인 도핑 유리), BPSG(붕소 및 인 도핑 유리) 등)으로 층간 절연막(1235)을 형성하고, 반도체층을 수소화시키고, 소스 영역 또는 드레인 영역에 도달하는 콘택홀을 형성하는 공정을 포함한다. 이 후, 소스 전극(배선) 및 제 1 전극(드레인 전극)(1236)을 형성하여TFT(p채널형 TFT)를 완성한다.
본 실시예에서는 p채널형 TFT를 사용하는 것으로 설명하였으나, p형 불순물 원소 대신 n형 불순물 원소(P 또는 As)를 사용하는 경우에는 n채널형 TFT를 형성할 수 있다.
이상의 공정에 의해 TFT(도면에는 드레인 영역(1232)만이 도시됨), 게이트 절연막(1233), 층간 절연막(1235), 제 1 전극의 층(1236a 내지 1236d)이 형성된다(도 13(A)).
본 실시예에 있어서 제 1 전극의 층(1236a 내지 1236d)의 각각은 Ti, TiN, TiSiXNY, Al, Ag, Ni, W, WSiX, WNX, WSiXNY, Ta, TaNX, TaSiXNY, NbN, MoN, Cr, Pt, Zn, Sn, In, Mo로 구성되는 군에서 선택된 원소를 주성분으로 포함하는 막 또는 상기한 원소들의 합금 또는 화합물 재료를 주성분으로 포함하는 막, 또는 이러한 막들의 적층 구조로 되어 있다. 층(1236a 내지 1236d)의 총 두께는 100 내지 800nm이다.
특히, 드레인 영역(1232)과 접촉하는 제 1 전극의 층(1236a)은 규소와의 오믹 콘택을 형성할 수 있는 재료, 전형적으로 티탄으로 형성하는 것이 바람직하고, 10 내지 100nm의 두께를 갖는다. 제 1 전극의 층(1236b)용으로는 박막으로 형성시 일 함수가 큰 재료(TiN, TaN, MoN, Pt, Cr, W, Ni, Zn, Sn)가 바람직하고, 이 층의 두께는 10 내지 100nm으로 설정된다. 제 1 전극의 층(1236c)용으로는 광반사성을 가지고 있는 금속 재료, 전형적으로 Al 또는 Ag를 주성분으로 포함하고 있는 금속재료가 바람직하며, 이 층의 두께는 100 내지 600nm으로 설정된다. 제 1 전극의 층(1236b)은 또한 제 1 전극의 층(1236c, 1236a)가 서로 합금되는 것을 방지하기 위한 차단층으로서 작용한다. 제 1 전극의 층(1236d)용으로는 제 1 전극의 층(1236c)의 산화 및 부식을 방지할 수 있고 힐록 등을 배제시킬 수 있는 재료(전형적으로 TiN 또는 WN 등의 금속 질화물)가 바람직하고, 이 층의 두께는 20 내지 100nm으로 설정된다.
제 1 전극의 층(1236a 내지 1236d)은 다른 배선, 일례로 소스 배선(1234) 및 전원 공급선과 동시에 형성될 수 있다. 따라서, 상기 공정에는 감소된 갯수의 포토 마스크(총 7개의 마스크: 반도체층용의 패터닝 마스크(마스크 1), 게이트 배선용의 패터닝 마스크(마스크 2), n형 불순물 원소를 선택적으로 도핑시키기 위한 도핑 마스크(마스크 3), p형 불순물 원소를 선택적으로 도핑시키기 위한 도핑 마스크(마스크 4), 반도체층에 도달하는 콘택홀을 형성하기 위한 마스크(마스크 5), 제 1 전극, 소스 배선, 및 전원 공급선용의 패터닝 마스크(마스크 6), 절연 재료를 형성하기 위한 마스크(마스크 7))를 필요로 한다. 종래의 경우에는 소스 배선과 전원 공급선이 형성되어 있는 층과는 다른 층상에 제 1 전극이 형성되고, 이에 따라 제 1 전극을 단독 형성하기 위한 마스크가 필요하고, 그 결과 필요한 마스크의 총 갯수가 8개가 된다. 제 1 전극의 층(1236a 내지 1236d) 및 배선들을 동시에 형성하는 경우에는 총 배선 전기 저항을 낮게 설정하는 것이 바람직하다.
이 후, 절연 재료(뱅크, 격벽, 장벽 등으로 불리움)를 제 1 전극의 가장자리(그리고 드레인 영역(1232)과 접촉되는 부분)를 덮도록 형성한다 (도13(B)). 이 절연 재료는 무기 재료(산화 규소, 질화 규소 및 산화 질화 규소 등)와 감광성 또는 비감광성 유기 재료(폴리이미드, 아크릴 수지, 폴리아미드, 플리이미드 아미드, 레지스트, 벤조시클로부텐 등)의 막 또는 적층 구조로 이루어진다. 절연 재료로서 포지티브형 감광성 아크릴 수지를 사용하는 경우에는 일례로 절연 재료의 상측 가장자리부만을 소정의 곡률 반경을 갖게 만곡시키는 것이 바람직하다. 절연 재료용으로는 광하에서 에천트에 용해되지 않는 네거티브형 감광성 재료 및 광하에서 에천트에 용해되는 포지티브형 감광성 재료 모두를 사용할 수 있다.
절연 재료는 도 13(C)에 도시된 바와 같이 에칭되고, 이와 동시에 제 1 전극의 층(1236a 내지 1236d)들이 부분적으로 제거된다. 이 에칭은 제 1 전극의 층(1236c)의 노출면에 경사면이 형성되고 제 1 전극의 층(1236b)에 평탄한 노출면이 형성되게 실시하는 것이 중요하다. 상기 에칭은 건식 에칭법 또는 습식 에칭법을 사용하며, 1 공정으로 실시하거나, 여러 공정으로 나누어 실시한다. 제 1 전극의 층(1236b)과 제 1 전극의 층(1236c)간의 선택비를 결정하는 에칭 조건을 선택한다. 일례로, 에칭 조건으로 ICP 에칭 장치를 사용하고, 반응 가스로서 BCl3와 Cl2를 60(sccm):20(sccm)의 비로 사용하며, 1.9Pa의 압력으로 코일형 전극에 450W의 RF(13.56MHz) 전력을 인가한다. 이와 동시에 기판측(시료 스테이지)에도 100W의 RF(13.56MHz) 전력을 인가하여 도 13(C)에 도시된 형상을 얻을 수 있다. 기판측의 전극 면적 크기는 12.5cm×12.5cm이며, 코일형 전극(본 실시예에서는 코일이 마련된 석영 기판)은 직경 25cm의 디스크이다. 도 19에는 실제로 얻은 제 1 전극의 TEM관찰 사진이 도시되어 있다. 절연 재료의 상측 가장자리부의 곡률 반경은 0.2 내지 3㎛가 바람직하다. 제 1 전극의 중앙부쪽으로 하향 경사진 경사면의 최종 각도는 30° 보다는 크고 70°보다는 작게 되어 있고, 이에 따라 경사면은 추후 형성되는 유기 화합물 포함 층으로부터 발광되는 광을 반사한다. 제 1 전극(1236b)의 노출면을 조사하여 제 1 전극(1236b)의 일 함수를 증대시킬 수 있도록 UV 광을 사용하는 것이 바람직하다. TiN 박막상에 UV 고아을 조사하면 일 함수를 5eV까지 증가시킬 수 있다.
이 후, 도 12(B)에 도시된 바와 같이 증착법 또는 도포법에 의해 유기 화합물 포함 층(1238)을 형성한다. 이러한 유기 화합물 포함 층(1238)의 형성에 앞서 진공에서 열을 인가하여 탈기를 실시하는 것이 바람직하다. 증착법을 선택한 경우에는 성막실에 대해 일례로 진공도가 5 x 10-3Torr(0.655Pa)이하, 바람직하게는 10-4내지 10-6Pa에 이를 때까지 진공배기를 실시한다. 증착에 앞서 유기 화합물을 저항 가열법에 의해 증발시킨다. 유기 화합물 증기는 증착을 위해 셔터가 열리게 되면 기판으로 비산되게 된다. 유기 화합물 증기는 상측으로 비산하면서 금속 마스크에 형성된 개구부를 통해 기판상에 증착되게 된다. 유기 화합물 포함 층은 발광 소자 전체가 백색 광을 발광할 수 있게 하도록 증착법에 의해 형성된다.
일례로, Alq3막, 적색 발광 안료인 나일 레드가 부분적으로 도핑된 Alq3막, Alq3막, p-EtTAZ막, TPD(방향족 디아민)막을 이 순서로 적층하여 백색광을 얻을 수있게 한다.
한편, 스핀 코팅법을 이용한 도포법에 의해 유기 화합물 포함 층을 형성하는 경우에는 도포 후 층을 진공 가열법에 의해 소성하는 것이 바람직하다. 일례로, 전면에 폴리(에틸렌 디옥시티오펜)/폴리(스틸렌 술폰산)(PEDOT/PSS)의 수용액을 도포한 후 소성하여 정공 주입층으로서 작용하는 막을 형성한다. 이 후, 발광 중심색소(1,1,4,4-테트라페닐-1,3-부타디엔(TPB), 4-디시아노메틸렌-2-메틸-6-(p-디메틸아미노-스티릴)-4H-피란(DCM1), 나일 레드, 크마린6 등)가 도핑된 폴리비닐카바졸(PVK)을 전면에 도포, 소성하여 발광 소자로서 작용하는 막을 형성한다.
상기한 실시예에서는 상기 유기 화합물층을 적층 구조로 하고 있으나, 단층 구조의 막을 사용하는 것도 가능하다. 일례로, 정공 수송성의 폴리비닐카바졸(PVK)에 전자 수송성의 1,3,4-옥사디아졸 유도체(PBD)를 분산시킬 수도 있다. 또한 30중량%의 PBD를 전자 수송제로 하여 분산하고 4 종류의 색소(TPB, 크마린6, DCM1, 나일 레드)를 적당량 분산함으로써 백색 발광을 얻을 수 있다. 또한, 유기 화합물층을 고분자 재료 층들과 저분자 재료 층들의 적층 구조로 하는 것도 가능하다.
이 후의 공정은 일 함수가 작은 금속을 포함하는 박막(MgAg, MgIn, AlLi, CaF2, 또는 CaN 등의 합금 막 또는 주기율표의 1족 또는 2족에 속하는 원소와 알루미늄의 공증착에 의해 형성된 막)을 형성하는 공정과, 그 박막상에 증착법에 의해 얇은 도전막(본 실시예에서는 알루미늄막)(1239)을 형성하는 공정이다. 알루미늄막은 발광 장치의 신뢰성의 향상을 위한 도전막(1239)의 바람직한 재료이다. 이 적층 구조는 광이 투과할 수 있을 정도로 충분히 얇고, 본 실시예에서는 음극으로서 작용한다. 상기 얇은 도전막은 투명 도전막(ITO(산화 인듐-산화 주석 합금) 등), In2O3-ZnO(산화 인듐-산화 아연 합금)막, ZnO(산화 아연)막으로 대치가 가능하다. 도전막(1239)상에는 음극의 저항을 낮추기 위해 보조 전극을 형성하는 것이 좋다. 상기 음극은 증착 마스크를 이용한 증착법을 통해 저항 가열에 의해 선택적으로 형성된다.
이상과 같이 하여 얻어진 발광 소자는 도 12(B)에서 화살표로 표시된 방향으로 백색 광을 발광한다. 횡방향으로 발광하는 광은 제 1 전극의 층(1236c)의 경사면에 의해 반사되고, 이에 따라 화살표 방향으로 발광되는 광량이 증가하게 된다.
제 2 전극(도전막(1239))의 형성으로 제조 공정이 완료되면 기판(1230)상에 형성된 발광 소자를 씰재를 사용하여 봉지 기판(투명 기판)을 접합하여 봉지시킨다. 또한, 봉지 기판과 발광 소자사이에 간격을 확보할 수 있도록 수지막으로된 스페이서를 마련하는 것이 좋다. 씰재로 에워 싸인 공간은 질소 또는 기타 불활성 가스로 충전한다. 씰재용으로는 에폭시계 수지가 바람직하다. 씰재의 재료는 수분과 산소를 가능한 한 적게 투과시키는 것이 바람직하다. 씰재로 에워 싸인 공간에는 산소와 수분을 흡수하는 효과를 가지고 있는 물질(일례로, 건조제)을 설치하는 것이 좋다.
상술한 바와 같이 발광 소자를 소정의 공간내에 봉입시킴으로써, 그 발광 소자는 외부와 완전히 차단되고, 유기 화합물층의 열화를 촉진시키는 수분 및 산소등의 외부 물질이 발광 소자로 유입되는 것을 방지시킬 수 있다. 따라서, 신뢰성이높은 발광 장치가 얻어진다.
도 9(A)에는 상기 발광 장치의 단면도의 일례가 도시되어 있다. 도 9(A)에 도시된 구조는 상술한 공정들 및 실시예 1에 따라 얻을 수 있다. 간명화를 위해 도 9(A)에서는 도 1(B)와 동일한 구조 요소들은 동일 부호로 표시하였다. 도 12(B)에서 "1236a", "1236b"에 대응하는 전극은 도 9(A)에서 부호"1024a"에 해당하고, "1236c"에 대응하는 전극은 도 9(A)에서 부호"1024b"에 해당한다. 층간 절연막(20, 21, 22)상에 콘택홀을 형성하기 까지의 공정은 실시예 1에 따라 실시할 수 있고, 그 후속 공정은 배선(1023 내지 1027)을 형성하고, 절연 재료를 형성하고, 전극(1024b)의 경사면과 절연 재료(1030)의 경사면을 자기 정합적으로 형성하기 위해 비등방성 에칭을 실시하고, EL층(1031)과 제 2 전극(1032)을 형성하는 순서로 상술한 공정들에 따라 실시할 수 있다. 또한, 도 12(B)에서 도전막(1239)에 대응하는 전극은 도 9(A)에서 부호"1032"에 해당한다.
도 9(B)에 도시된 바와 같이, 층간 절연막(20)상에 무기 절연막으로 된 층간 절연막(221)을 형성한 후 유기 수기로 된 층간 절연막(222)을 형성한다. 본 실시예에 있어서, 층간 절연막(20)은 플라즈마 CVD법에 의해 막 두께 50nm의 산화 질화 규소막으로 준비하고, 이어서 RF 전원을 사용한 스퍼터법에 의해 막 두께 20 내지 50nm의 질화 규소막으로 이루어진 층간 절연막(221)을 적층한다. 이 후, 300 내지 550℃에서 1 내지 12시간동안 열처리를 실시하여 반도체층을 수소화시키는 공정을 행한다. 이 후, 게이트 절연막(15)과 층간 절연막(20, 221)을 제거하여 각각의 불순물 영역까지 도달하는 콘택홀을 형성한 후, 감광성 유기 절연 재료로 이루어진층간 절연막을 형성한다. 코팅법에 의해 포지티브형 감광성 아크릴 수지막을 형성하여 상단부상에 곡면을 가지고 있는 층간 절연막(222)으로서 마련할 수 있다.
층간 절연막(20, 221, 222)의 형성, 콘택홀의 형성, 수소화의 실시 순서에는 특별한 제한이 없다. 일례로, 층간 절연막(20)의 형성 후 수소화를 실시하고, 이어서 층간 절연막(221)을 형성할 수 있다. 도 9(B)에서 도 1(B), 도 3, 도 9(A)와 동일한 구조 요소는 동일 부호로 표시하였다.
본 실시예는 본 발명의 실시 형태 또는 실시예 1 내지 실시예 3 중 하나와 제한없이 임의로 조합가능하다.
[실시예 5]
실시예 4에서는 상단부에 곡면이 형성된 층간 절연막과 절연 재료를 형성한 예를 설명하였다. 본 실시예에서는 실시예 4와는 다른 예를 도 10에 도시하고 있다. 도 10(A) 및 도 10(B)에 있어서 도 4(B)와 동일한 구조 요소들은 동일 부호로 표시하였다.
본 실시예에서는 층간 절연막의 형성 후 동일 마스크를 사용한 에칭에 의해 콘택홀을 형성하는 예가 도시되어 있다.
먼저 실시예 1에 따라 층간 절연막(20)의 형성까지의 공정을 실시한 후 수소화를 실시한다. 이 후, 도 10(A)에 도시된 바와 같이 폴리이미드, 아크릴레이트, 폴리아미드, 폴리이미드 아미드, 레지스트 또는 벤조시클로부텐등의 유기 재료 또는 산화 규소, 질화 규소, 또는 산화 질화 규소 등의 무기 재료를 사용하여 코팅법에 의해 층간 절연막(321)을 형성한다. 또한, 스퍼터법에 의해 무기 재료로 된 층간 절연막(322)을 형성한다. 본 실시예에서는 층간 절연막(321)의 재료로서 비감광성 아크릴 수지를 사용하고, 층간 절연막(322)의 재료로서는 질화 규소막을 사용한다. 이 후, 레지스트로 이루어진 마스크를 형성하고, 건식 식각을 한번에 또는 여러 단계에 걸쳐 실시하여 각 불순물 영역에 도달하는 콘택홀을 형성한다. 이어서, 긱 불순물 영역에 도달하는 배선 또는 전극(1123 내지 1127)을 형성한다. 또한, 실시예 4의 경우와 마찬가지로 절연 재료(1130)를 제 1 전극의 단부를 덮게끔 형성한다. 이 후, 절연 재료(1130)을 마스크로 사용하여 전극들의 일부를 제거하여 제 1 전극(1124a)을 노출시키고, 이에 따라 경사면을 갖는 전극(1124b)을 중앙부쪽에 형성한다. 본 실시예에서는 절연 재료(1130)으로서 비감광성 아크릴 수지를 사용한다. 후속 공정에서, EL층(1131), 제 2 전극(1132) 등을 실시예 4에 따라 형성하여 도 10(A)에 도시된 단면 구조를 갖는 발광 장치를 완성한다.
본 실시예는 실시예 4와 조합가능하다. 본 실시예의 경우 층간 절연막(321)과 절연 재료(1130)의 각각으로서는 비감광성 유기 수지 재료를 사용하고 있다. 그러나, 2이상의 조합도 고려할 수 있다. 일례로, 층간 절연막(321)을 비감광성 유기 수지 재료로 형성하고, 절연 재료(1130)를 감광성 유기 수지 재료를 사용한 구조로서 마련하는 것도 가능하다.
또한, 도 10(B)에 도시된 바와 같이, 층간 절연막(20)상에 무기 재료로 된 층간 절연막(421)을 형성하여 각 불순물 영역에 도달하는 콘택홀을 형성한다. 이 후, 폴리이미드, 아크릴레이트, 폴리아미드, 폴리이미드 아미드, 레지스트 또는 벤조시클로부텐등의 유기 재료 또는 산화 규소, 질화 규소, 또는 산화 질화 규소 등의 무기 재료를 사용하여 코팅법에 의해 층간 절연막(422)을 형성한다. 이 후, 에칭을 실시하여 콘택홀을 형성한다. 또한, 층간 절연막의 적층 후, 수지로 이루어진 층간 절연막(422)상에만 에칭을 실시하고, 이어서 무기 재료로 된 층간 절연막(421, 20)과 게이트 절연막(15)을 레지스트 마스크를 사용하여 에칭함으로써 콘택홀을 형성한다.
이 후, 각 불순물 영역에 도달하는 배선 또는 전극(1123 내지 1127)의 각각을 형성할 수 있다. 후속 공정에서 EL층(1131), 제 2 전극(1132) 등을 실시예 4에 따라 형성하여 도 10(B)에 도시된 단면 구조를 갖는 발광 장치를 완성한다.
본 발명은 도 9(A) 내지 도 10(B)에 도시된 TFT 구조로 한정되지 않는다. 도 11(A)에 도시된 바와 같이, 화소부의 스위칭용 TFT(70)가 게이트 전극에 적층된 불순물 영역을 갖지 않게 설계를 하는 것도 가능하다.
또한, 도 11(A)에 도시된 TFT를 준비하는 과정은 실시예 1의 도 5(A)에 도시된 공정에 따라 실시가 가능하고, 따라서 그에 대한 구체적인 설명은 생략한다. 또한, 도 11(A)에 있어서 도 1(A), 도 1(B), 도 2, 도 5(A), 도 9(A)와 동일한 구조 요소들은 동일 부호로 표시하였다.
게이트 전극은 단층으로 마련하는 것도 가능하고, 또한 도 11(B)에 도시된 바와 같은 TFT 구조를 갖는 것도 가능하다. 도 11(B)에 도시된 구조를 얻는 경우에는 레지스트로 이루어진 마스크를 사용하여 n형 또는 p형 도전성을 부여하는 불순물 원소를 도핑하여 저농도 불순물 영역(12c, 13c, 14c)을 각기 적절히 형성한 후, 게이트 전극(516 내지 518)과 전극(519)를 형성하며, 이어서 레지스트로 이루어진마스크를 사용하여 고농도 불순물 영역(13b, 14b, 12b)을 자기 정합방식으로 또는 도핑에 의해 형성한다. 도 11(B)에 있어서 도 1(B), 도 5(B), 도 9(A)와 동일한 구조 요소들은 동일 부호로 표시하였다.
또한, 본 실시예는 본 발명의 실시 형태 또는 실시예 1 내지 실시예 4 중 하나와 제한없이 임의로 조합가능하다.
[실시예 6]
본 실시예에서는 상면 출사형을 예시하고 있는 실시예 5와는 다른 예를 도 14에 도시하고 있다.
도 14의 경우에는 하면 출사형으로서의 액티브 매트릭스형 발광 장치가 마련되는데, 이 발광 장치는 소정 방향으로 취출될 발광의 세기를 증대시킬 수 있게 설계되어 있다. 이하, 이 발광 장치 및 이의 제조 방법을 설명한다.
본 실시예에 있어서는 투명 도전막 또는 투광성을 갖는 금속 박막에 의해 제 1 전극막(1336a)을 형성한다. 이어서, 제 1 전극(1336a)과 TFT간의 접속을 위한 배선(1336b, 1336c) 또는 제 1 전극의 주위에 배치된 배선(1334)을 형성한다. 제 1 전극의 주변에 배치될 배선(1334)을 형성하는 경우에는 건식 에칭 조건 또는 습식 에칭 조건을 적절히 조정하여 배선(1334)의 단면 형상이 도 14에 도시된 바와 같이 역 테이퍼 형상으로 되게 한다. 배선(1334, 1336b)의 각 가장자리에 형성된 경사면의 각도는 기판의 표면을 기준으로 120°보다는 크고 160°보다는 작게 되어 있다. 상기 경사면은 추후 형성할 유기 화합물 포함 층(1338)로부터 발광되는 광을 반사하게 될 것이다.
본 실시예의 구조에서는 제 1 전극의 주변에 형성된 각 배선(1334, 1336b)의 경사면이 횡방향으로 발광되는 광을 반사 또는 집광하여 일 방향(제 1 전극을 통과하는 방향)으로 취출될 발광의 세기를 증대시키게 된다.
이 후, 코팅법에 의해 유기 재료 또는 무기 재료를 사용하여 역 테이퍼형 배선(1334)과 제 1 전극(1336a)의 단부를 덮는 절연 재료(1337)(뱅크 또는 격벽으로 칭함)를 형성하고, 제 1 전극(1336a)상에 유기 화합물 포함 층(1338)을 형성하고, 제 2 전극(1339)을 형성하여 발광 소자를 완성한다.
결론적으로, 알루미늄 또는 은 등의 광 반사 금속을 주성분으로 하는 재료를 사용하여 경사면을 갖는 전극(1336b, 1336c) 또는 배선(1334)의 각각을 형성하는 것이 바람직하다. 또한, 전극(1336c)은 접촉 전극의 상부층으로서 마련되고, 전극(1336b)은 접촉 전극의 하부층으로서 마련된다. 따라서, 전극(1336c)은 전극(1336b)을 산화 부식 또는 힐록 등의 발생으로부터 보호할 수 있는 재료, 전형적으로 20 내지 100nm의 막 두께를 갖는 금속 질화물(일례로, TiN, WN)로 구성하는 것이 바람직할 수 있다. 또한, 경사면을 갖는 전극 또는 배선은 3층 구조를 가질 수 있고, 드레인 영역(1332)과 접촉가능하고 규소(전형적으로, 티탄)와의 오믹 콘택을 형성할 수 있는 재료를 사용하여 10 내지 100nm의 두께로 형설할 수 있다.
도 14에 있어서, 부호"1330"은 절연면을 가지고 있는 기판이고, "1331"은 소스 영역 또는 드레인 영역이고, "1333"은 게이트 절연막이고, "1335"는 유기 또는 무기 재료(도포된 산화 규소막, PSG(인 도핑 유리), BPSG(붕소 및 인 도핑 유리) 등)으로 형성된 층간 절연막이고, "1338"은 유기 화합물 포함 층이고, "1339"는 일함수가 작은 금속을 포함하는 박막(MgAg, MgIn, AlLi, CaF2, 또는 CaN 등의 합금 막 또는 주기율표의 1족 또는 2족에 속하는 원소와 알루미늄의 공증착에 의해 형성된 막)과, 그 박막상에 형성된 도전막(본 실시예에서는 알루미늄막)으로 구성되는 제 2 전극이다.
또한, 제 1 전극(1336a)은 투명 도전막(ITO(산화 인듐-산화 주석 합금) 등), In2O3-ZnO(산화 인듐-산화 아연 합금)막, ZnO(산화 아연)막일 수 있다. 이와는 달리, 제 1 전극(1336a)은 일 함수가 큰 금속 재료(TiN, Pt, Cr, W, Ni, Zn, 또는 Sn)의 박막, 일례로 투광성을 가지고 있는 막 두께 10 내지 100nm의 금속 박막일 수도 있다.
본 실시예는 본 발명의 실시 형태 또는 실시예 1 내지 실시예 5 중 하나와 제한없이 임의로 조합가능하다.
[실시예 7]
본 실시예에서는 도 15(A) 및 도 15(B)를 참조하여 제 1 전극과 접속 전극을 서로 다르게 형성할 수 있도록 추가 층간 절연막을 마련하는 예를 설명한다. 설명의 간략화를 위해 도 1(B)에 도시된 단면 구조를 얻는 과정과 다른 점만을 설명한다. 도 15(A) 및 도 15(B)에 있어서, 도 1(A) 및 도 1(B)와 동일한 구조 요소들은 도 1(A) 및 도 1(B)와 동일한 부호로 표시하였다.
먼저 실시예 1에 따라 층간 절연막(20, 21, 22)의 각각에 콘택홀을 형성한다. 이 후, Al, Ti, Mo, W 등을 사용하여 전극(23, 1424, 25 내지 27)(즉, 소스 배선, 전원 공급선, 인출 전극, 용량 배선, 접속 전극)을 형성한다.
이 후, 층간 절연막(1431)을 형성한다. 이러한 층간 절연막(1431)으로서는 감광성 또는 비감광성 유기 재료(폴리이미드, 아크릴레이트, 폴리아미드, 폴리이미드 아미드, 레지스트, 또는 벤조시클로부텐 등), 스퍼터법, CVD법, 또는 코팅법으로 코팅된 무기 재료(산화 규소, 질화 규소, 또는 산화 질화 규소 등), 또는 이들의 적층구조 등을 사용할 수 있다.
본 실시예에서는 먼저 코팅법에 의해 포지티브형 감광성 아크릴 수지막을 형성하고, 이어서 그 아크릴 수지막의 상단부상에 곡면을 갖는 층간 절연막(1431)을 형성한다. 또한, 도면에 도시하지는 않았으나 RF 전원을 사용하는 스퍼터법을 이용하여 20 내지 50nm의 막 두께를 갖는 무기 절연막(일례로, 질화 규소막)을 형성하여, 층간 절연막(1431)을 덮는다.
이 후, 제 1 전극(1428a)을 형성한다. 본 실시예에 있어서는 제 1 전극(1428a)을 EL 소자의 양극으로서 작용케 할 수 있도록, 그 제 1 전극(1428a)을 일 함수가 큰 투명 도전막(ITO(산화 인듐-산화 주석 합금), In2O3-ZnO(산화 인듐-산화 아연 합금), ZnO(산화 아연))막일 수 있다. 이와는 달리, 제 1 전극(1428a)을 일 함수가 큰 금속 재료로 형성할 수도 있다.
EL층(31)으로부터 발광되는 광이 제 2 전극(1432)을 투과하게 되어 있는 상면 출사형으로 발광 장치를 설계하는 경우에는 제 2 전극(1432)은 투광성을 가질 수 있게 그의 재료 및 막 두께를 적절히 선택 및 조정하여 마련한다. 이와는 달리,EL층(31)으로부터 발광되는 광이 제 1 전극(1428a)을 투과하게 되어 있는 하면 출사형으로 발광 장치를 설계하는 경우에는 제 1 전극(1428a)은 투광성을 가질 수 있게 그의 재료 및 막 두께를 적절히 선택 및 조정하여 마련한다. 또한, 하면 출사형의 경우에는 층간 절연막(1431, 21)용으로 투명 재료를 사용하는 것이 바람직하다.
또한, 제 1 전극(1428a)의 표면을 평탄화시킬 수 있도록 CMP 등의 평탄화 처리를 제 1 전극(1428a)의 형성 전 또는 후, 또는 절연 재료(1430)의 형성 후 실시할 수 있다. CMP 처리를 실시하는 경우에는 접착력을 증대시킬 수 있도록 층간 절연막(1431)상에 무기 층간 절연막(도시 안됨)을 형성시키는 것이 바람직하다.
이 후, 뱅크로 지칭된된 절연 재료(1430)을 제 1 전극(1428a)의 양 단부에 형성하여, 그 단부들을 덮는다. 뱅크(1430)는 유기 수지막 또는 규소 포함 절연막으로 형성하는 것이 좋다. 본 실시예에서는 도 15(A)에 도시된 형상의 배면부를 형성할 수 있도록 포지티브형 감광성 아크릴 수지막을 사용한다.
또한, 양 단부가 뱅크(1430)으로 도포된 제 1 전극(1428a)상에 EL층(31) 및 제 2 전극(EL 소자의 음극)을 형성한다. 이 후, 일 함수가 작은 금속을 포함하는 박막(MgAg, MgIn, AlLi, CaF2, 또는 CaN 등의 합금 막 또는 주기율표의 1족 또는 2족에 속하는 원소와 알루미늄의 공증착에 의해 형성된 막)을 형성하고, 그 박막상에 도전막(본 실시예에서는 알루미늄막)을 증착하여 적층막을 형성한다. 이 적층막은 광이 투과할 수 있을 정도로 충분히 얇고, 본 실시예에서는 음극으로서 작용한다. 또한, 상기 얇은 도전막 대신에 투명 도전막(ITO(산화 인듐-산화 주석 합금)등), In2O3-ZnO(산화 인듐-산화 아연 합금)막, ZnO(산화 아연)막을 사용하는 것도 가능하다.
이와 같이 하여 얻은 발광 소자는 제 1 전극(1428a)과 제 2 전극(1432)의 재료를 적절히 선택함으로써 상면 출사형 또는 하면 출사형으로서 마련할 수 있다. 후속 공정에서는 EL층(31)과 기타 구조 요소들을 실시예 1에 따라 형성하여 도 15(A)에 도시된 바와 같은 단면 구조를 갖는 발광 장치를 얻는다.
본 실시예에 있어서 단자부에는 게이트 전극과 동시에 형성된 전극(19a, 19b)상에 전극(1428b)이 제 1 전극(1428a)과 동시에 형성되게 되고, 그 상부에 FPC(6)가 접착되게 된다.
또한, 도 15(B)에 도시된 바와 같이 층간 절연막(20)상에 무기 절연막으로 이루어진 층간 절연막(621)을 형성한 후 유기 수지로 이루어진 층간 절연막(622)을 형성한다. 본 실시예의 경우, 층간 절연막(20)은 플라즈마 CVD법에 의해 막 두께 50nm의 산화 질화 규소막으로 준비하고, 이어서 RF 전원을 사용한 스퍼터법에 의해 막 두께 20 내지 50nm의 질화 규소막으로 이루어진 층간 절연막(621)을 적층한다. 이 후, 300 내지 550℃에서 1 내지 12시간동안 열처리를 실시하여 반도체층을 수소화시키는 공정을 행한다. 이 후, 게이트 절연막(15)과 층간 절연막(20, 621)을 제거하여 각각의 불순물 영역까지 도달하는 콘택홀을 형성한 후, 감광성 유기 절연 재료로 이루어진 층간 절연막(622)을 형성한다. 코팅법에 의해 포지티브형 감광성 아크릴 수지막을 형성하여 상단부상에 곡면을 가지고 있는 층간 절연막(622)으로서마련할 수 있다.
층간 절연막(20, 621, 622)의 형성, 콘택홀의 형성, 수소화의 실시 순서에는 특별한 제한이 없다. 일례로, 층간 절연막(20)의 형성 후 수소화를 실시하고, 이어서 층간 절연막(621)을 형성할 수 있다. 도 15(B)에서 도 1(B), 도 15(A)와 동일한 구조 요소는 동일 부호로 표시하였다.
본 실시예에서는 층간 절연막(21, 1431)과 절연 재료(1430)의 각각용으로 감광성 유기 수지를 사용하며, 상단부에 곡면을 가지고 있다. 그러나, 본 발명은 이러한 구조로 특별히 한정되지는 않는다. 일례로, 이러한 층들 중 하나를 무기 절연막을 사용하여 형성하는 것도 가능하다. 또한, 이러한 층들 중 하나를 상단부가 테이퍼지게 비감광성 유기 수지로 형성하는 것도 가능하다. EL층(31)의 형성에 앞서 세정을 하는 경우에는 절연 재료(1430)의 테이퍼 단부에 의해 이물질(먼지 등)이 그 단부에 잔재하는 것을 방지할 수 있다.
본 실시예는 본 발명의 실시 형태 또는 실시예 1 내지 실시예 6 중 하나와 제한없이 임의로 조합가능하다.
[실시예 8]
본 실시예에서는 실시예 4와 일부가 다른 예를 도 16에 도시하고 있다. 도 16에 있어서, 도 1(B)와 동일한 구조 요소들은 간명화를 위해 동일 부호로 표시하였다.
본 실시예에서는 층간 절연막(20)과 게이트 절연막(15)의 각각에 콘택홀을 형성하고, 이어서 소스 영역 또는 드레인 영역(12b) 또는 구동 회로의 TFT의 소스전극 또는 드레인 전극 중 하나를 접속시키기 위한 배선(1525, 1526, 1527)을 형성하는 예를 설명한다. 이러한 전극들의 형성 후, 층간 절연막(1521)을 형성하고, 소스 영역 또는 드레인 영역(12b)에 도달하는 콘택홀을 형성한다. 이 후, 실시예 1에 따라 소스 영역 또는 드레인 영역(12b)에 접촉하는 제 1 전극(1524a, 1524b)을 형성한다. 이어서, 제 1 전극(1524a, 1524b)의 단부를 덮는 절연 재료(1530)(뱅크 또는 격벽으로 칭함)를 형성한 후 절연 재료(1530)를 마스크로 사용하여 절연 재료(1530)의 일부를 자기 정합방식으로 에칭함과 동시에 제 1 전극(1524b)의 중앙부를 얇게 에칭하여, 제 1 전극(1524b)의 단부에 계단부를 형성한다.
본 실시예에서는 제 1 전극(1524b)과 배선(1525 내지 1527)을 서로 다른 층상에 형성하여 제 1 전극(1524b)의 평면 면적을 확대시킴과 동시에 집적도를 증대시킬 수 있게 하고 있다.
본 실시예에서는 발광 소자를 상면 출사형으로 설계하는 것이 바람직하다. 도 18(A)은 화소의 일례에 대한 상면도이고, 도 18(B)는 도 18(A)의 등가 회로도이다. 도 18(A) 및 도 18(B)에 도시된 화소의 구성에 대한 구체적인 설명은 미국 특허 출원 제 10/245,711 호에 기재되어 있다. 각 화소는 전원 회로, 스위칭부, 발광 소자를 포함하고 있다. 발광 소자, 전류원 회로, 및 스위칭부는 전원기준선과 전원선사이에 직렬로 접속되어 있다. 스위칭부는 디지털 영상 신호를 이용하여 온(ON), 오프(OFF) 절환될 수 있다. 또한, 전류원 회로를 통해 흐르는 일정 전류의 세기는 화소의 외부로부터 유입되는 제어 신호에 따라 정해진다. 스위칭부가 ON 상태에 있게 될 때 전류원 회로에 의해 정해지는 일정 전류는 발광 소자로 공급되어 발광 소자로부터 발광이 이루어지게 된다. 스위칭부가 OFF 상태에 있게 될 때는 발광 소자로의 전류의 흐름이 발생되지 않고, 이에 따라 발광 소자로부터의 발광이 발생하지 않게 된다. 결과적으로 영상 신호를 이용하여 스위칭부의 ON 상태 및 OFF 상태를 제어함으로써 계조를 표시할 수 있다. 그 결과, 도 18(A) 및 도 18(B)에 도시된 바와 같은 화소의 구성에 의해 다음의 이점을 갖는 표시 장치를 얻을 수 있다. 즉, 표시 장치는 발광 소자가 열화 등으로 인한 전류 특성의 변화에 의존함이 없이 일정 휘도로 발광이 이루어질 수 있게 할 수 있다. 또한, 각 화소에 신호를 고속의 기입 속도로 기입하여 정확한 계조를 표시할 수 있다. 또한, 표시 장치를 저렴한 비용으로 제조할 수 있고, 소형화시킬 수 있다.
도 18에 있어서, 부호"1851"은 신호선, "1852"는 선택 게이트선, "1853"은 전류선, "1854"는 전원선, "1855"는 소거 게이트선, "1856"은 전류 게이트선, "1857"은 선택 트랜지스터, "1858"은 구동 트랜지스터, "1859"는 비디오 용량, "1860"은 소거 트랜지스터, "1861"은 전류원 트랜지스터, "1862"는 입력 트랜지스터, "1863" 유지 트랜지스터, "1864"는 전류원 용량, "1865"는 발광 소자이다.
도 18(A) 및 도 18(B)의 경우, 제한되는 것은 아니지만 구동 트랜지스터(1858)는 p채널형 트랜지스터이고, 선택 트랜지스터(1857)와 소거 트랜지스터(1855)는 n채널형 트랜지스터이다. 이와는 달리, 선택 트랜지스터(1857), 구동 트랜지스터(1858), 소거 트랜지스터(1855)을 모두 n채널형 트랜지스터 또는 p채널형 트랜지스터로 할 수도 있다.
선택 게이트선(1852)에는 선택 트랜지스터(1857)의 게이트 전극이 접속되어있다. 선택 트랜지스터(1857)의 소스 전극과 드레인 전극 중 하나는 신호선(1851)에 접속되고, 다른 하나는 구동 트랜지스터(1858)의 게이트 전극에 접속되어 있다. 구동 트랜지스터(1858)의 소스 전극과 드레인 전극 중 하나는 발광 소자(1865)의 단자에 접속되고, 다른 하나는 소거 트랜지스터(1860)에 접속되어 있다. 또한, 비디오 용량(1859)의 전극들 중 하나는 구동 트랜지스터(1858)의 게이트 전극에 접속되고, 다른 하나는 전원선(1854)에 접속되어 있다. 소거 트랜지스터(1860)의 소스 전극과 드레인 전극 중 하나는 전류원 트랜지스터(1861)의 게이트 전극에 접속되고, 다른 하나는 구동 트랜지스터(1858)에 접속되어 있다. 소거 트랜지스터(1860)의 게이트 전극은 소거 게이트선(1855)에 접속되어 있다.
어쨋든 소거 트랜지스터(1860)의 소스 단자 및 드레인 단자는 상기한 접속 구조로 한정되지는 않는다. 일례로 소거 트랜지스터를 ON 절환시킴으로써 유지 용량에 유지되어 있는 전하를 방전시키는 접속 구조 등의 다양한 종류의 접속 구조가 가능하다.
또한, 본 발명은 도 16에 도시된 TFT 구조로 한정되지 않는다. 일례로, 도 17(A)에 도시된 바와 같이 화소부의 스위칭용 TFT(70)가 게이트 전극상에 적층된 불순물 영역을 갖지 않게 설계를 하는 것도 가능하다.
또한, 도 17(A)에 도시된 TFT를 준비하는 과정은 도 5(A)에 도시된 공정에 따라 실시가 가능하고, 따라서 그에 대한 구체적인 설명은 생략한다. 또한, 도 17(A)에 있어서 도 2, 도 5(A), 도 16과 동일한 구조 요소들은 동일 부호로 표시하였다.
게이트 전극은 단층으로 마련하는 것도 가능하고, 또한 도 17(B)에 도시된 바와 같은 TFT 구조를 갖는 것도 가능하다. 도 17(B)에 도시된 구조를 얻는 경우에는 게이트 전극의 형성에 앞서 레지스트로 이루어진 마스크를 사용하여 n형 또는 p형 도전성을 부여하는 불순물 원소를 도핑하여 저농도 불순물 영역(12c, 13c, 14c)을 각기 적절히 형성한 후, 게이트 전극(516 내지 518)과 전극(519)을 형성하며, 이어서 레지스트로 이루어진 마스크를 사용하여 고농도 불순물 영역(13b, 14b, 12b)을 자기 정합방식으로 또는 도핑에 의해 형성한다. 도 17(B)에 있어서 도 1(B), 도 5(B), 도 16과 동일한 구조 요소들은 동일 부호로 표시하였다.
또한, 본 실시예는 본 발명의 실시 형태 또는 실시예 1 내지 실시예 5 중 하나와 제한없이 임의로 조합가능하다.
[실시예 9]
이하, 백색 발광 소자와 컬러 필터를 조합하는 방법(이하, 컬러 필터 방법이라 칭함)을 도 20(A)를 참조하여 설명한다.
컬러 필터 방법은 백색 발광을 표시하는 유기 화합물막을 갖는 발광소자를 형성하고, 얻은 백색 발광을 컬러 필터를 통과시킴으로써 적색, 녹색, 청색 발광을 얻는 시스템이다.
백색 발광을 얻을 수 있는 방법으로는 공지된 다양한 종류의 방법이 있다. 본 실시예에서는 코팅법에 의해 형성할 수 있는 고분자 재료로 된 발광층을 사용하는 경우에 대해 설명한다. 이 경우, 발광층으로 형성할 고분자 재료에의 색소의 도핑은 용액을 조절하여 행할 수 있을 것이다. 다시 말하자면, 이는 복수의 색소를도핑하기 위한 공증착을 실시하는 증착법과 비교하여 매우 쉽게 얻을 수 있다.
특히, 일 함수가 큰 금속(Pt, Cr, W, Ni, Zn, Sn, In)으로 이루어지는 양극의 전면에 정공주입층으로서 작용하는 폴리(에틸렌디옥시티오펜)/폴리(스틸렌 술폰산)(PEDOT/PSS) 수용액을 도포한 후, 발광층으로서 작용하는 발광 중심색소(1,1,4,4-테트라페닐-1,3-부타디엔(TPB), 4-디시아노메틸렌-2-메틸-6-(p-디메틸아미노스티릴)-4H-피란(DCM1), 나일 레드, 크마린6 등)를 도핑한 폴리비닐카바졸(PVK) 용액을 전면에 도포하고, 이어서 일 함수가 작은 금속(Li, Mg, Cs)을 포함하는 박막과, 그 위에 적층한 투명 도전막(ITO(산화 인듐 산화 주석 합금), 산화 인듐 산화 아연 합금(In2O3-ZnO), 산화 아연(ZnO) 등)과의 적층으로 이루어지는 음극을 형성한다. 또한, PEDOT/PSS는 용매로 물을 이용하고 있으며 유기 용제에는 녹지 않는다. 따라서 그 위에 PVK를 도포하는 경우에도 재 용해의 우려는 없다. 또한 PEDOT/PSS와 PVK는 용매가 다르기 때문에 성막실은 동일한 것을 사용하지 않는 것이 바람직하다.
또한, 상기 예에서는 유기 화합물층을 적층한 예를 도시하였으나 유기 화합물층을 단층으로 할 수도 있다. 일례로, 정공 수송성의 폴리비닐카바졸(PVK)에 전자수송성의 1,3,4-옥사디아졸 유도체(PBD)를 분산시킬 수도 있다. 또한 30중량%의 PBD를 전자 수송제로 하여 분산하고 4종류의 색소(TPB, 크마린6, DCM1, 나일 레드)를 적당량 분산함으로써 백색 발광을 얻을 수 있다.
또한, 유기 화합물막은 양극과 음극사이에 형성되어 있으며, 양극에서 주입된 정공과 음극에서 주입된 전자가 유기 화합물막에서 재결합함으로써 유기 화합물막에서 백색 발광을 얻을 수 있다.
또한, 적색 발광하는 유기 화합물막이나 녹색 발광하는 유기 화합물막 또는 청색 발광하는 유기화합물막을 적절히 선택하고 중첩하여 혼색시킴으로써 전체적으로 백색발광을 얻는 것도 가능하다.
이상에 의해 형성되는 유기화합물막은 전체적으로 백색 발광을 얻을 수 있다.
상기 유기 화합물막이 백색 발광하는 방향으로 적색 발광을 제외한 나머지를 흡수하는 착색층(R), 녹색 발광을 제외한 나머지를 흡수하는 착색층(G), 청색 발광을 제외한 나머지를 흡수하는 착색층(B)을 각각 마련한 컬러 필터를 형성함으로써 발광 소자로부터의 백색 발광을 각각 분리하여 적색 발광, 녹색 발광, 청색 발광으로서 얻을 수가 있다. 또한 액티브 매트릭스형의 발광 장치의 경우에는 기판과 컬러 필터사이에 TFT가 형성되는 구조로 된다.
또한, 착색층(R, G, B)에는 가장 단순한 스트라이프 패턴을 비롯하여 경사 모자이크 배열, 삼각 모자이크 배열, RGBG 4화소 배열 또는 RGBW 4화소 배열 등을 이용할 수 있다.
컬러 필터를 구성하는 착색층은 안료를 분산한 유기 감광재료로 이루어지는 컬러 레지스트를 이용하여 형성된다. 백색 발광의 색도 좌표는 (x,y)=(0.34, 0.35)이다. 백색 발광을 컬러 필터와 조합하면 컬러 필터로서의 색재현성이 충분히 확보된다는 것은 이미 공지되어 있다.
또한, 이 경우에는 얻어진 백색광이 서로 달라도 모두 백색 발광을 나타내는 유기 화합물막으로 형성되어 있으므로 발광색마다 유기 화합물막을 각각 도포하여 형성할 필요가 없다. 또한, 경면 반사를 방지하는 원형 편광판도 특별히 필요로 하지 않는다.
이어서, 청색 발광성의 유기 화합물막을 갖는 청색 발광 소자와 형광성의 색변환층을 조합함으로써 실현되는 CCM(color changing mediums; 색변환 매체)법에 대해 도 20(B)를 참조하여 설명한다.
CCM법에서는 청색 발광 소자로부터 출사된 청색 발광에 의해 형광성의 색변환층을 여기하고 각각의 색변환층에서 색변환을 수행한다. 구체적으로, 색변환층에서 청색에서 적색으로의 변환(B→R), 색변환층에서 청색에서 녹색으로의 변환(B→G), 색변환층에서 청색에서 청색으로의 변환(B→B)(청색에서 청색으로의 변환은 수행하지 않아도 무방)을 수행하여 적색, 녹색 및 청색의 발광을 얻는 것이다. CCM법의 경우에도 액티브 매트릭스형의 발광장치에 있어서는 기판과 색변환층 사이에 TFT가 형성되는 구조가 된다.
또한, 이 경우에도 유기 화합물막을 분리 도포하여 형성할 필요가 없다. 또한, 경면반사를 방지하는 원형 편광판도 특별히 필요로 하지 않는다.
또한 CCM법을 이용하는 경우에는 색변환층이 형광성이므로 외광에 의해 여기되어 콘트라스트를 저하시키는 문제가 있으므로 도 20(C)에 도시한 바와 같이 컬러필터를 장착하는 등의 방법을 통해 콘트라스트를 증대시키는 것이 바람직하다.
또한, 본 실시예는 본 발명의 실시 형태 또는 실시예 1 내지 실시예 8 중 하나와 제한없이 임의로 조합가능하다.
[실시예 10]
본 발명을 실시함으로써 EL 소자를 갖는 모듈(액티브 매트릭스형 EL 모듈)을 장착한 모든 전자기기가 완성된다.
그와 같은 전자 기기로서는 비디오 카메라, 디지털 카메라, 헤드 장착형 디스플레이(고글형 디스플레이), 카 네비게이션 시스템, 프로젝터, 카 스테레오, 퍼스널 컴퓨터, 전자 게임기, 휴대 정보 단말(모바일 컴퓨터, 휴대 전화, 전자 서적 등)을 들 수 있다. 그 예들을 도 21(A) 내지 도 21(C)에 도시했다.
도 21(A)는 퍼스널 컴퓨터로서, 본체(2001), 화상 입력부(2002), 표시부(2003), 키보드(2004) 등을 포함한다.
도 21(B)는 비디오 카메라로서, 본체(2101), 표시부(2102), 음성 입력부(2103), 조작 스위치(2104), 밧데리(2105), 수상부(2106) 등을 포함한다.
도 21(C)는 모바일 컴퓨터로서, 본체(2201), 카메라부(2202), 수상부(2203), 조작 스위치(2204), 표시부(2205) 등을 포함한다.
도 21(D)는 고글형 디스플레이로서, 본체(2301), 표시부(2302), 아암부(2303) 등을 포함한다.
도 21(E)는 프로그램을 기록한 기록 매체(이하 기록 매체라 칭함)를 이용하는 플레이어로서, 본체(2401), 표시부(2402), 스피커부(2403), 기록매체(2404), 조작스위치(2405) 등을 포함한다. 상기 플레이어는 기록매체로서 DVD(Digital Versitile Disc;디지털 다목적 디스크), CD 등을 이용하여 음악감상, 영화감상, 게임이나 인터넷을 즐길 수 있다.
도 21(F)는 디지털 카메라로서, 본체(2501), 표시부(2502), 접안부(2503), 조작 스위치(2504), 수상부(미도시) 등을 포함한다.
도 22(A)는 휴대 전화로서, 본체(2901), 음성 출력부(2902), 음성 입력부(2903), 표시부(2904), 조작 스위치(2905), 안테나(2906), 화상입력부(CCD, 이미지센서 등)(2907) 등을 포함한다.
도 22(B)는 휴대 서적(전자 서적)으로서, 본체(3001), 표시부(3002, 3003), 기억 매체(3004), 조작 스위치(3005), 안테나(3006) 등을 포함한다.
도 22(C)는 디스플레이로서, 본체(3101), 지지대(3102), 표시부(3103) 등을 포함한다.
또한, 도 22(C)에 도시한 디스플레이는 중소형 또는 대형의 것, 예를 들어 5 내지 20인치의 화상 사이즈의 것이다. 또한, 이와 같은 사이즈의 표시부를 형성하기 위해서는 기판의 한 변이 1m인 것을 이용하고 다중패턴을 실시하여 양산하는 것이 바람직하다.
이상과 같이 본 발명의 적용범위는 매우 광범위하여 모든 분야의 전자 기기의 제조 방법에 적용하는 것이 가능하다. 또한, 본 실시예의 전자기기는 실시 형태 및 실시예 1 내지 실시예 9의 어떠한 조합으로 이루어지는 구성을 통해서도 실현 가능하다.
본 발명에 따르면 신뢰성이 높은 액티브 매트릭스형 발광 장치를 실현할 수있다.

Claims (57)

  1. 제 1 기판과 제 2 기판사이에 발광 소자와 제 1 박막 트랜지스터를 가지고 있는 화소부와,
    복수의 제 2 박막 트랜지스터를 가지고 있는 구동 회로를 포함하며,
    상기 발광 소자는 제 1 전극, 그 제 1 전극상의 유기화합물 포함 층, 및 그 유기 화합물 포함 층상의 제 2 전극을 가지고 있으며,
    상기 제 1 박막 트랜지스터는 유기 절연막과 그 유기 절연막을 덮는 무기 절연막으로 구성되는 층간 절연층으로 도포되어 있고,
    개구부에 계단부가 형성되어 있고,
    상기 무기 절연막은 상기 유기 절연막의 상단부를 따라 곡면을 가지고 있으며,
    상기 제 1 전극의 단부에는 상단부에 곡면을 가지고 있는 절연 재료로 도포되어 있는 것을 특징으로 하는 발광 장치.
  2. 제 1 항에 있어서, 상기 제 1 박막 트랜지스터는 상기 제 1 전극과 전기 접속되며,
    상기 제 1 전극상에는 상기 박막 트랜지스터의 소스 영역과 드레인 영역 중 하나에 접속되고 상기 제 1 전극의 일부와 접촉하는 배선이 마련되어 있는 것을 특징으로 하는 발광 장치.
  3. 제 1 항에 있어서, 상기 제 1 박막 트랜지스터는 제 1 전극에 전기 접속되어 있고,
    상기 제 1 전극은 상기 박막 트랜지스터의 소스 영역과 드레인 영역 중 하나와 접속된 배선의 일부와 접촉하고, 상기 배선상에 마련되어 있는 것을 특징으로 하는 발광 장치.
  4. 제 1 항에 있어서, 상기 제 1 전극은 경사면을 가지고 있고, 그 경사각은 30° 내지 70°인 것을 특징으로 하는 발광 장치.
  5. 제 1 항에 있어서, 상기 절연 재료는 상단부에 소정의 곡률 반경을 갖는 곡면을 가지고 있고, 그 곡률 반경은 0.2 내지 3㎛인 것을 특징으로 하는 발광 장치.
  6. 제 1 항에 있어서, 상기 유기 화합물 포함 층은 적색을 발광하는 재료, 녹색을 발광하는 재료, 청색을 발광하는 재료 중 하나인 것을 특징으로 하는 발광 장치.
  7. 제 1 항에 있어서, 상기 유기 화합물 포함 층은 백색을 발광하는 재료이고, 컬러 필터와 조합하여 사용되는 것을 특징으로 하는 발광 장치.
  8. 제 1 항에 있어서, 상기 유기 화합물 포함 층은 단색을 발광하는 재료이고, 컬러 필터와 조합하여 사용되는 것을 특징으로 하는 발광 장치.
  9. 제 1 항에 있어서, 상기 발광 장치는 비디오 카메라, 디지털 카메라, 고글형 디스플레이, 카 네비게이션 시스템, 퍼스널 컴퓨터, DVD 플레이어, 전자 놀이 기구, 휴대 정보 단말로 구성되는 군에서 선택되는 것을 특징으로 하는 발광 장치.
  10. 제 1 기판과 제 2 기판사이에 발광 소자와 제 1 박막 트랜지스터를 가지고 있는 화소부와,
    복수의 제 2 박막 트랜지스터를 가지고 있는 구동 회로를 포함하며,
    상기 발광 소자는 제 1 전극, 그 제 1 전극상의 유기화합물 포함 층, 및 그 유기 화합물 포함 층상의 제 2 전극을 가지고 있으며,
    상기 제 1 박막 트랜지스터는 유기 절연막과 무기 절연막의 적층 구조로 구성되는 층간 절연층으로 도포되어 있고,
    상기 무기 절연막의 측면과 상기 유기 절연막의 측면사이의 개구부에 계단부가 형성되어 있고,
    상기 유기 절연막은 상단부에 곡면을 가지고 있고,
    상기 제 1 전극의 단부에는 상단부에 곡면을 가지고 있는 절연 재료로 도포되어 있는 것을 특징으로 하는 발광 장치.
  11. 제 10 항에 있어서, 상기 제 1 박막 트랜지스터는 상기 제 1 전극과 전기 접속되며,
    상기 제 1 전극상에는 상기 박막 트랜지스터의 소스 영역과 드레인 영역 중 하나에 접속되고 상기 제 1 전극의 일부와 접촉하는 배선이 마련되어 있는 것을 특징으로 하는 발광 장치.
  12. 제 10 항에 있어서, 상기 제 1 박막 트랜지스터는 제 1 전극에 전기 접속되어 있고,
    상기 제 1 전극은 상기 박막 트랜지스터의 소스 영역과 드레인 영역 중 하나와 접속된 배선의 일부와 접촉하고, 상기 배선상에 마련되어 있는 것을 특징으로 하는 발광 장치.
  13. 제 10 항에 있어서, 상기 제 1 전극은 경사면을 가지고 있고, 그 경사각은 30° 내지 70°인 것을 특징으로 하는 발광 장치.
  14. 제 10 항에 있어서, 상기 절연 재료는 상단부에 소정의 곡률 반경을 갖는 곡면을 가지고 있고, 그 곡률 반경은 0.2 내지 3㎛인 것을 특징으로 하는 발광 장치.
  15. 제 10 항에 있어서, 상기 유기 화합물 포함 층은 적색을 발광하는 재료, 녹색을 발광하는 재료, 청색을 발광하는 재료 중 하나인 것을 특징으로 하는 발광 장치.
  16. 제 10 항에 있어서, 상기 유기 화합물 포함 층은 백색을 발광하는 재료이고, 컬러 필터와 조합하여 사용되는 것을 특징으로 하는 발광 장치.
  17. 제 10 항에 있어서, 상기 유기 화합물 포함 층은 단색을 발광하는 재료이고, 컬러 필터와 조합하여 사용되는 것을 특징으로 하는 발광 장치.
  18. 제 10 항에 있어서, 상기 발광 장치는 비디오 카메라, 디지털 카메라, 고글형 디스플레이, 카 네비게이션 시스템, 퍼스널 컴퓨터, DVD 플레이어, 전자 놀이 기구, 휴대 정보 단말로 구성되는 군에서 선택되는 것을 특징으로 하는 발광 장치.
  19. 제 1 기판과 제 2 기판사이에 발광 소자와 제 1 박막 트랜지스터를 가지고 있는 화소부와,
    복수의 제 2 박막 트랜지스터를 가지고 있는 구동 회로를 포함하며,
    상기 발광 소자는 제 1 전극, 그 제 1 전극상의 유기화합물 포함 층, 및 그 유기 화합물 포함 층상의 제 2 전극을 가지고 있으며,
    상기 제 1 박막 트랜지스터는 유기 절연막과 그 유기 절연막을 덮는 무기 절연막으로 구성되는 층간 절연층으로 도포되어 있고,
    개구부에 계단부가 형성되어 있고,
    상기 무기 절연막은 상기 유기 절연막의 상단부를 따라 곡면을 가지고 있으며,
    상기 제 1 전극은 단부에 경사면을 가지고 있고, 그 경사면은 상기 유기 화합물 포함 층으로부터 발광되는 광을 반사하는 것을 특징으로 하는 발광 장치.
  20. 제 19 항에 있어서, 상기 제 1 박막 트랜지스터는 상기 제 1 전극과 전기 접속되며,
    상기 제 1 전극상에는 상기 박막 트랜지스터의 소스 영역과 드레인 영역 중 하나에 접속되고 상기 제 1 전극의 일부와 접촉하는 배선이 마련되어 있는 것을 특징으로 하는 발광 장치.
  21. 제 19 항에 있어서, 상기 제 1 박막 트랜지스터는 제 1 전극에 전기 접속되어 있고,
    상기 제 1 전극은 상기 박막 트랜지스터의 소스 영역과 드레인 영역 중 하나와 접속된 배선의 일부와 접촉하고, 상기 배선상에 마련되어 있는 것을 특징으로 하는 발광 장치.
  22. 제 19 항에 있어서, 상기 제 1 전극은 경사면을 가지고 있고, 그 경사각은 30° 내지 70°인 것을 특징으로 하는 발광 장치.
  23. 제 19 항에 있어서, 상기 절연 재료는 상단부에 소정의 곡률 반경을 갖는 곡면을 가지고 있고, 그 곡률 반경은 0.2 내지 3㎛인 것을 특징으로 하는 발광 장치.
  24. 제 19 항에 있어서, 상기 유기 화합물 포함 층은 적색을 발광하는 재료, 녹색을 발광하는 재료, 청색을 발광하는 재료 중 하나인 것을 특징으로 하는 발광 장치.
  25. 제 19 항에 있어서, 상기 유기 화합물 포함 층은 백색을 발광하는 재료이고, 컬러 필터와 조합하여 사용되는 것을 특징으로 하는 발광 장치.
  26. 제 19 항에 있어서, 상기 유기 화합물 포함 층은 단색을 발광하는 재료이고, 컬러 필터와 조합하여 사용되는 것을 특징으로 하는 발광 장치.
  27. 제 19 항에 있어서, 상기 발광 장치는 비디오 카메라, 디지털 카메라, 고글형 디스플레이, 카 네비게이션 시스템, 퍼스널 컴퓨터, DVD 플레이어, 전자 놀이 기구, 휴대 정보 단말로 구성되는 군에서 선택되는 것을 특징으로 하는 발광 장치.
  28. 제 1 기판과 제 2 기판사이에 발광 소자와 제 1 박막 트랜지스터를 가지고 있는 화소부와,
    복수의 제 2 박막 트랜지스터를 가지고 있는 구동 회로를 포함하며,
    상기 발광 소자는 제 1 전극, 그 제 1 전극상의 유기화합물 포함 층, 및 그 유기 화합물 포함 층상의 제 2 전극을 가지고 있으며,
    상기 제 1 박막 트랜지스터는 무기 절연막과 유기 절연막의 적층 구조로 구성되는 층간 절연층으로 도포되어 있고,
    상기 무기 절연막의 측면과 상기 유기 절연막의 측면 사이의 개구부에 계단부가 형성되어 있고,
    상기 유기 절연막은 상단부에 곡면을 가지고 있고,
    상기 제 1 전극은 단부에 경사면을 가지고 있고, 그 경사면은 상기 유기 화합물 포함 층으로부터 발광되는 광을 반사하는 것을 특징으로 하는 발광 장치.
  29. 제 28 항에 있어서, 상기 제 1 박막 트랜지스터는 상기 제 1 전극과 전기 접속되며,
    상기 제 1 전극상에는 상기 박막 트랜지스터의 소스 영역과 드레인 영역 중 하나에 접속되고 상기 제 1 전극의 일부와 접촉하는 배선이 마련되어 있는 것을 특징으로 하는 발광 장치.
  30. 제 28 항에 있어서, 상기 제 1 박막 트랜지스터는 제 1 전극에 전기 접속되어 있고,
    상기 제 1 전극은 상기 박막 트랜지스터의 소스 영역과 드레인 영역 중 하나와 접속된 배선의 일부와 접촉하고, 상기 배선상에 마련되어 있는 것을 특징으로하는 발광 장치.
  31. 제 28 항에 있어서, 상기 제 1 전극은 경사면을 가지고 있고, 그 경사각은 30° 내지 70°인 것을 특징으로 하는 발광 장치.
  32. 제 28 항에 있어서, 상기 절연 재료는 상단부에 소정의 곡률 반경을 갖는 곡면을 가지고 있고, 그 곡률 반경은 0.2 내지 3㎛인 것을 특징으로 하는 발광 장치.
  33. 제 28 항에 있어서, 상기 유기 화합물 포함 층은 적색을 발광하는 재료, 녹색을 발광하는 재료, 청색을 발광하는 재료 중 하나인 것을 특징으로 하는 발광 장치.
  34. 제 28 항에 있어서, 상기 유기 화합물 포함 층은 백색을 발광하는 재료이고, 컬러 필터와 조합하여 사용되는 것을 특징으로 하는 발광 장치.
  35. 제 28 항에 있어서, 상기 유기 화합물 포함 층은 단색을 발광하는 재료이고, 컬러 필터와 조합하여 사용되는 것을 특징으로 하는 발광 장치.
  36. 제 28 항에 있어서, 상기 발광 장치는 비디오 카메라, 디지털 카메라, 고글형 디스플레이, 카 네비게이션 시스템, 퍼스널 컴퓨터, DVD 플레이어, 전자 놀이기구, 휴대 정보 단말로 구성되는 군에서 선택되는 것을 특징으로 하는 발광 장치.
  37. 박막 트랜지스터의 소스영역과 드레인 영역을 덮는 무기 절연막을 형성하는 공정과,
    상기 무기 절연막을 에칭하여 상기 소스 영역과 드레인 영역 중 한 영역까지 연장되는 제 1 콘택홀을 형성하는 공정과,
    상기 무기 절연막상에 유기 절연막을 형성하는 공정과,
    상기 유기 절연막을 에칭하여 상기 소스 영역과 드레인 영역 중의 상기 한 영역까지 연장되는 제 2 콘택홀을 형성하는 공정과.
    상기 소스 영역과 드레인 영역 중의 상기 한 영역과의 접속을 위한 접속 전극을 형성하는 공정과,
    상기 접속 전극과 접촉하는 제 1 전극을 형성하는 공정과,
    상기 제 1 전극상에 유기 화합물 포함 층을 형성하는 공정과,
    상기 유기 화합물 포함 층상에 제 2 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 발광 장치의 제조 방법.
  38. 제 37 항에 있어서, 상기 제 1 전극은 발광 소자의 양극과 음극 중 하나로서 작용하는 것을 특징으로 하는 발광 장치의 제조 방법.
  39. 제 37 항에 있어서, 상기 유기 절연막은 상단부에 소정의 곡률 반경을 갖는곡면을 가지고 있고, 그 곡률 반경은 0.2 내지 3㎛인 것을 특징으로 하는 발광 장치의 제조 방법.
  40. 제 37 항에 있어서, 상기 발광 장치는 비디오 카메라, 디지털 카메라, 고글형 디스플레이, 카 네비게이션 시스템, 퍼스널 컴퓨터, DVD 플레이어, 전자 놀이 기구, 휴대 정보 단말로 구성되는 군에서 선택되는 것을 특징으로 하는 발광 장치의 제조 방법.
  41. 박막 트랜지스터의 소스영역과 드레인 영역을 덮는 무기 절연막을 형성하는 공정과,
    상기 무기 절연막을 에칭하여 상기 소스 영역과 드레인 영역까지 각기 연장되는 적어도 2개의 제 1 콘택홀을 형성하는 공정과,
    상기 소스 영역과 드레인 영역 중 한 영역과 접속을 이루는 배선을 형성하는 공정과,
    상기 무기 절연막과 상기 배선상에 유기 절연막을 형성하는 공정과,
    상기 유기 절연막상에 하나는 상기 배선까지 연장되고 다른 하나는 상기 소스 영역과 드레인 영역 중 다른 한 영역까지 연장되게 되어 있는 적어도 2개의 제 2 콘택홀을 형성하고,
    하나는 상기 배선에 접속되고 다른 하나는 상기 소스 영역과 드레인 영역 중의 상기 다른 한 영역에 접속되게 되어 있는 적어도 2개의 접속 전극을 형성하는공정과,
    상기 접속 전극들 중 적어도 하나와 접속하는 제 1 전극을 형성하는 공정과,
    상기 제 1 전극상에 유기 화합물 포함 층을 형성하는 공정과,
    상기 유기 화합물 포함 층상에 제 2 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 발광 장치의 제조 방법.
  42. 제 41 항에 있어서, 상기 제 1 전극은 발광 소자의 양극과 음극 중 하나로서 작용하는 것을 특징으로 하는 발광 장치의 제조 방법.
  43. 제 41 항에 있어서, 상기 유기 절연막은 상단부에 소정의 곡률 반경을 갖는 곡면을 가지고 있고, 그 곡률 반경은 0.2 내지 3㎛인 것을 특징으로 하는 발광 장치의 제조 방법.
  44. 제 41 항에 있어서, 상기 발광 장치는 비디오 카메라, 디지털 카메라, 고글형 디스플레이, 카 네비게이션 시스템, 퍼스널 컴퓨터, DVD 플레이어, 전자 놀이 기구, 휴대 정보 단말로 구성되는 군에서 선택되는 것을 특징으로 하는 발광 장치의 제조 방법.
  45. 박막 트랜지스터의 소스영역과 드레인 영역을 덮는 무기 절연막을 형성하는 공정과,
    상기 무기 절연막을 에칭하여 상기 소스 영역과 드레인 영역 중 한 영역까지 연장되는 제 1 콘택홀을 형성하는 공정과,
    상기 무기 절연막상에 유기 절연막을 형성하는 공정과,
    상기 유기 절연막을 에칭하여 상기 소스 영역과 드레인 영역 중의 상기 한 영역까지 연장되는 제 2 콘택홀을 형성하는 공정과.
    상기 소스 영역과 드레인 영역 중의 상기 한 영역과 접속되는 금속층들의 적층 구조로 구성되는 제 1 전극을 형성하는 공정과,
    상기 제 1 전극의 단부를 덮는 절연 재료를 형성하는 공정과,
    상기 절연 재료를 마스크로 사용하여 상기 제 1 전극의 가장자리를 따르 경사면이 노출되게 상기 제 1 전극의 중앙부를 에칭하여 얇게 하는 공정과,
    상기 제 1 전극상에 유기 화합물 포함 층을 형성하는 공정과,
    상기 유기 화합물 포함 층상에 제 2 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 발광 장치의 제조 방법.
  46. 제 45 항에 있어서, 상기 제 1 전극은 발광 소자의 양극과 음극 중 하나로서 작용하는 것을 특징으로 하는 발광 장치의 제조 방법.
  47. 제 45 항에 있어서, 상기 유기 절연막은 상단부에 소정의 곡률 반경을 갖는 곡면을 가지고 있고, 그 곡률 반경은 0.2 내지 3㎛인 것을 특징으로 하는 발광 장치의 제조 방법.
  48. 제 45 항에 있어서, 상기 절연 재료는 상단부에 소정의 곡률 반경을 갖는 곡면을 가지고 있고, 그 곡률 반경은 0.2 내지 3㎛인 것을 특징으로 하는 발광 장치의 제조 방법.
  49. 제 45 항에 있어서, 상기 발광 장치는 비디오 카메라, 디지털 카메라, 고글형 디스플레이, 카 네비게이션 시스템, 퍼스널 컴퓨터, DVD 플레이어, 전자 놀이 기구, 휴대 정보 단말로 구성되는 군에서 선택되는 것을 특징으로 하는 발광 장치의 제조 방법.
  50. 박막 트랜지스터의 소스영역과 드레인 영역을 덮는 무기 절연막을 형성하는 공정과,
    상기 무기 절연막상에 스퍼터법에 의해 질화 규소막을 형성하는 공정과,
    상기 무기 절연막과 상기 질화 규소막을 에칭하여 상기 소스 영역과 드레인 영역 중 한 영역까지 연장되는 제 1 콘택홀을 형성하는 공정과,
    상기 질화 규소막상에 유기 절연막을 형성하는 공정과,
    상기 유기 절연막을 에칭하여 상기 소스 영역과 드레인 영역 중의 상기 한 영역까지 연장되는 제 2 콘택홀을 형성하는 공정과.
    상기 소스 영역과 드레인 영역 중의 상기 한 영역과의 접속을 위한 접속 전극을 형성하는 공정과,
    상기 접속 전극과 접속되는 제 1 전극을 형성하는 공정과,
    상기 제 1 전극상에 유기 화합물 포함 층을 형성하는 공정과,
    상기 유기 화합물 포함 층상에 제 2 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 발광 장치의 제조 방법.
  51. 제 50 항에 있어서, 상기 제 1 전극은 발광 소자의 양극과 음극 중 하나로서 작용하는 것을 특징으로 하는 발광 장치의 제조 방법.
  52. 제 50 항에 있어서, 상기 유기 절연막은 상단부에 소정의 곡률 반경을 갖는 곡면을 가지고 있고, 그 곡률 반경은 0.2 내지 3㎛인 것을 특징으로 하는 발광 장치의 제조 방법.
  53. 제 50 항에 있어서, 상기 발광 장치는 비디오 카메라, 디지털 카메라, 고글형 디스플레이, 카 네비게이션 시스템, 퍼스널 컴퓨터, DVD 플레이어, 전자 놀이 기구, 휴대 정보 단말로 구성되는 군에서 선택되는 것을 특징으로 하는 발광 장치의 제조 방법.
  54. 박막 트랜지스터의 소스영역과 드레인 영역을 덮는 무기 절연막을 형성하는 공정과,
    상기 무기 절연막을 에칭하여 상기 소스 영역과 드레인 영역 중 한 영역까지연장되는 제 1 콘택홀을 형성하는 공정과,
    상기 무기 절연막상에 유기 절연막을 형성하는 공정과,
    상기 유기 절연막상에 스퍼터법에 의해 질화 규소막을 형성하는 공정과,
    상기 유기 절연막과 상기 질화 규소막을 에칭하여 상기 소스 영역과 드레인 영역 중 한 영역까지 연장되는 제 2 콘택홀을 형성하는 공정과,
    상기 소스 영역과 드레인 영역 중의 상기 한 영역과의 접속을 위한 접속 전극을 형성하는 공정과,
    상기 접속 전극과 접속되는 제 1 전극을 형성하는 공정과,
    상기 제 1 전극상에 유기 화합물 포함 층을 형성하는 공정과,
    상기 유기 화합물 포함 층상에 제 2 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 발광 장치의 제조 방법.
  55. 제 54 항에 있어서, 상기 제 1 전극은 발광 소자의 양극과 음극 중 하나로서 작용하는 것을 특징으로 하는 발광 장치의 제조 방법.
  56. 제 54 항에 있어서, 상기 유기 절연막은 상단부에 소정의 곡률 반경을 갖는 곡면을 가지고 있고, 그 곡률 반경은 0.2 내지 3㎛인 것을 특징으로 하는 발광 장치의 제조 방법.
  57. 제 54 항에 있어서, 상기 발광 장치는 비디오 카메라, 디지털 카메라, 고글형 디스플레이, 카 네비게이션 시스템, 퍼스널 컴퓨터, DVD 플레이어, 전자 놀이 기구, 휴대 정보 단말로 구성되는 군에서 선택되는 것을 특징으로 하는 발광 장치의 제조 방법.
KR1020030030122A 2002-05-15 2003-05-13 발광장치 및 그의 제조방법 KR100968512B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002139934 2002-05-15
JPJP-P-2002-00139934 2002-05-15

Publications (2)

Publication Number Publication Date
KR20030089447A true KR20030089447A (ko) 2003-11-21
KR100968512B1 KR100968512B1 (ko) 2010-07-07

Family

ID=29544911

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030030122A KR100968512B1 (ko) 2002-05-15 2003-05-13 발광장치 및 그의 제조방법

Country Status (4)

Country Link
US (2) US6992332B2 (ko)
KR (1) KR100968512B1 (ko)
CN (2) CN100392691C (ko)
TW (1) TWI263339B (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100667064B1 (ko) * 2004-06-30 2007-01-10 삼성에스디아이 주식회사 유기 전계 발광 소자 형성 방법
KR100710351B1 (ko) * 2004-06-28 2007-04-23 엘지전자 주식회사 접착형 유기 ｅｌ 디스플레이
KR100974479B1 (ko) * 2007-06-12 2010-08-10 캐논 가부시끼가이샤 유기 발광 장치
US7915821B2 (en) 2004-10-11 2011-03-29 Samsung Mobile Display Co., Ltd. OLED comprising an organic insulating layer with grooves and an inorganic layer filling the grooves
KR101233348B1 (ko) * 2010-06-09 2013-02-14 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US9004972B2 (en) 2006-01-20 2015-04-14 Samsung Display Co., Ltd. Organic light-emitting display device with frit seal and reinforcing structure
CN107004617A (zh) * 2014-12-10 2017-08-01 乐金显示有限公司 具有桥接配线迹线的柔性显示装置
KR20170115148A (ko) * 2016-04-04 2017-10-17 삼성디스플레이 주식회사 유기발광 디스플레이 장치
US10622580B2 (en) 2004-09-17 2020-04-14 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6613620B2 (en) * 2000-07-31 2003-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP3989763B2 (ja) * 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
KR100968496B1 (ko) * 2002-04-15 2010-07-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 제조방법
US7579771B2 (en) * 2002-04-23 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
US7242021B2 (en) * 2002-04-23 2007-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display element using semiconductor device
JP2003317971A (ja) * 2002-04-26 2003-11-07 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
TWI269248B (en) 2002-05-13 2006-12-21 Semiconductor Energy Lab Display device
TWI263339B (en) * 2002-05-15 2006-10-01 Semiconductor Energy Lab Light emitting device and method for manufacturing the same
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
US7897979B2 (en) 2002-06-07 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP3690380B2 (ja) * 2002-08-02 2005-08-31 セイコーエプソン株式会社 材料の配置方法、電子装置の製造方法、電気光学装置の製造方法
US7452257B2 (en) * 2002-12-27 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a display device
US7161184B2 (en) * 2003-06-16 2007-01-09 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP4058764B2 (ja) * 2003-06-26 2008-03-12 住友電気工業株式会社 通信モジュール
KR101246247B1 (ko) * 2003-08-29 2013-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전계발광소자 및 그것을 구비한 발광장치
US7598961B2 (en) * 2003-10-21 2009-10-06 Samsung Electronics Co., Ltd. method and apparatus for converting from a source color space to a target color space
US6980219B2 (en) * 2003-10-21 2005-12-27 Clairvoyante, Inc Hue angle calculation system and methods
US7176935B2 (en) * 2003-10-21 2007-02-13 Clairvoyante, Inc. Gamut conversion system and methods
JP3994994B2 (ja) * 2003-10-23 2007-10-24 セイコーエプソン株式会社 有機ｅｌ装置の製造方法、有機ｅｌ装置、電子機器
KR100581903B1 (ko) 2004-03-09 2006-05-22 삼성에스디아이 주식회사 전계 발광 디스플레이 장치
US7301543B2 (en) * 2004-04-09 2007-11-27 Clairvoyante, Inc. Systems and methods for selecting a white point for image displays
US8217396B2 (en) 2004-07-30 2012-07-10 Semiconductor Energy Laboratory Co., Ltd. Display device comprising electrode layer contacting wiring in the connection region and extending to pixel region
US8148895B2 (en) * 2004-10-01 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
US8772783B2 (en) * 2004-10-14 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Display device
US7563658B2 (en) * 2004-12-27 2009-07-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4595565B2 (ja) * 2005-01-31 2010-12-08 株式会社デンソー 自発光表示装置
US8030643B2 (en) 2005-03-28 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Memory device and manufacturing method the same
JP4708934B2 (ja) * 2005-09-14 2011-06-22 ローム株式会社 有機ｅｌパネル
TWI460851B (zh) 2005-10-17 2014-11-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5046521B2 (ja) 2006-01-18 2012-10-10 株式会社半導体エネルギー研究所 発光装置
KR100635514B1 (ko) * 2006-01-23 2006-10-18 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법
KR100645706B1 (ko) * 2006-01-27 2006-11-15 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그 제조방법
US20070287209A1 (en) * 2006-04-28 2007-12-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting device
JP5207670B2 (ja) * 2006-07-19 2013-06-12 キヤノン株式会社 表示装置
US7968382B2 (en) 2007-02-02 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
CN101617319B (zh) * 2007-02-20 2012-09-26 Nxp股份有限公司 具有背面破坏防护的半导体装置
KR100883075B1 (ko) * 2007-03-02 2009-02-10 엘지전자 주식회사 전계발광소자
JP5512931B2 (ja) * 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5512930B2 (ja) * 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2003713A3 (en) * 2007-06-12 2011-07-20 Canon Kabushiki Kaisha Organic light-emitting apparatus
KR101386194B1 (ko) * 2007-06-22 2014-04-18 삼성디스플레이 주식회사 표시패널 및 이의 제조방법
TWI363577B (en) * 2007-11-21 2012-05-01 Chimei Innolux Corp Display device, method of the same and electronic device including the same
WO2009146461A1 (en) * 2008-05-30 2009-12-03 The Regents Of The University Of California (al,ga,in)n diode laser fabricated at reduced temperature
JP2010257957A (ja) * 2009-04-01 2010-11-11 Seiko Epson Corp 有機エレクトロルミネッセンス装置
JP5564331B2 (ja) * 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI412685B (zh) * 2010-05-24 2013-10-21 Delta Electronics Inc 提高輸出色彩演色性之單一封裝發光二極體光源
CN108987416B (zh) 2012-07-20 2023-07-04 株式会社半导体能源研究所 显示装置及具有该显示装置的电子设备
JP6142151B2 (ja) 2012-07-31 2017-06-07 株式会社Ｊｏｌｅｄ 表示装置および電子機器
KR101972169B1 (ko) * 2012-10-05 2019-04-26 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR102360783B1 (ko) * 2014-09-16 2022-02-10 삼성디스플레이 주식회사 디스플레이 장치
JP6476449B2 (ja) * 2014-12-16 2019-03-06 株式会社Ｊｏｌｅｄ 表示パネル、および表示パネルの製造方法
KR101747264B1 (ko) * 2015-11-30 2017-06-15 엘지디스플레이 주식회사 표시 장치와 그의 제조 방법
KR101797018B1 (ko) 2015-11-30 2017-11-13 엘지디스플레이 주식회사 유기발광 표시장치와 그를 포함한 헤드 장착형 디스플레이
KR102651136B1 (ko) * 2016-04-12 2024-03-25 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20180020091A (ko) * 2016-08-17 2018-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR20180062228A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 유기 발광층을 포함하는 유기 발광 표시 장치
KR102449131B1 (ko) * 2017-12-06 2022-09-28 엘지디스플레이 주식회사 유기발광 표시장치
KR20190070380A (ko) * 2017-12-12 2019-06-21 삼성디스플레이 주식회사 표시 장치
CN111837458B (zh) * 2018-03-02 2023-06-13 夏普株式会社 显示装置及其制造方法
CN113013356B (zh) * 2021-02-22 2023-02-03 京东方科技集团股份有限公司 显示装置、显示面板及其制作方法

Family Cites Families (102)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US70382A (en) * 1867-10-29 Improvement in machines foe making blind-slats
JPH01156725A (ja) 1987-12-15 1989-06-20 Seiko Epson Corp 表示装置
JPH0239541A (ja) 1988-07-29 1990-02-08 Ricoh Co Ltd 半導体装置
JPH02234134A (ja) 1989-03-07 1990-09-17 Nec Corp 液晶表示装置用アクティブマトリクス基板
JPH0824104B2 (ja) 1991-03-18 1996-03-06 株式会社半導体エネルギー研究所 半導体材料およびその作製方法
US5946561A (en) 1991-03-18 1999-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US6562672B2 (en) 1991-03-18 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor material and method for forming the same and thin film transistor
JP3071851B2 (ja) 1991-03-25 2000-07-31 株式会社半導体エネルギー研究所 電気光学装置
US5414442A (en) 1991-06-14 1995-05-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
JPH0527996A (ja) 1991-07-24 1993-02-05 Nec Corp 多重系コンピユータ故障分離方式
CN1052568C (zh) 1992-07-06 2000-05-17 株式会社半导体能源研究所 形成半导体器件的方法
EP0592063A3 (en) 1992-09-14 1994-07-13 Toshiba Kk Active matrix liquid crystal display device
JP3587537B2 (ja) 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
JP3158749B2 (ja) 1992-12-16 2001-04-23 ヤマハ株式会社 半導体装置
JPH06296023A (ja) 1993-02-10 1994-10-21 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3355181B2 (ja) 1993-02-10 2002-12-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6150692A (en) 1993-07-13 2000-11-21 Sony Corporation Thin film semiconductor device for active matrix panel
JPH07273191A (ja) 1994-03-28 1995-10-20 Toyota Motor Corp 半導体装置及びその製造方法
JP3240858B2 (ja) 1994-10-19 2001-12-25 ソニー株式会社 カラー表示装置
JP2900229B2 (ja) 1994-12-27 1999-06-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法および電気光学装置
JP3665095B2 (ja) 1995-01-27 2005-06-29 沖電気工業株式会社 パターン形成方法
US5706064A (en) 1995-03-31 1998-01-06 Kabushiki Kaisha Toshiba LCD having an organic-inorganic hybrid glass functional layer
US5641974A (en) * 1995-06-06 1997-06-24 Ois Optical Imaging Systems, Inc. LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween
KR0171102B1 (ko) 1995-08-29 1999-03-20 구자홍 액정표시장치 구조 및 제조방법
US6294799B1 (en) 1995-11-27 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
TW309633B (ko) 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
US6037712A (en) 1996-06-10 2000-03-14 Tdk Corporation Organic electroluminescence display device and producing method thereof
JP3126661B2 (ja) 1996-06-25 2001-01-22 株式会社半導体エネルギー研究所 液晶表示装置
US6288764B1 (en) 1996-06-25 2001-09-11 Semiconductor Energy Laboratory Co., Ltd. Display device or electronic device having liquid crystal display panel
JPH1039334A (ja) 1996-07-24 1998-02-13 Toshiba Corp アレイ基板および液晶表示装置
KR100225097B1 (ko) 1996-10-29 1999-10-15 구자홍 액정표시장치 및 그 제조방법
JP3123450B2 (ja) 1996-11-26 2001-01-09 日本電気株式会社 半導体装置およびその製造方法
JP3457819B2 (ja) * 1996-11-28 2003-10-20 カシオ計算機株式会社 表示装置
JP3463971B2 (ja) * 1996-12-26 2003-11-05 出光興産株式会社 有機アクティブｅｌ発光装置
JPH10229197A (ja) 1997-02-17 1998-08-25 Sanyo Electric Co Ltd 薄膜トランジスタ、薄膜トランジスタの製造方法
JPH10307305A (ja) 1997-03-07 1998-11-17 Toshiba Corp アレイ基板、液晶表示装置及びそれらの製造方法
TW477907B (en) 1997-03-07 2002-03-01 Toshiba Corp Array substrate, liquid crystal display device and their manufacturing method
JPH10268360A (ja) 1997-03-26 1998-10-09 Semiconductor Energy Lab Co Ltd 表示装置
JP2869721B2 (ja) 1997-05-12 1999-03-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH113048A (ja) * 1997-06-10 1999-01-06 Canon Inc エレクトロ・ルミネセンス素子及び装置、並びにその製造法
US6069443A (en) 1997-06-23 2000-05-30 Fed Corporation Passive matrix OLED display
JPH1068972A (ja) 1997-07-04 1998-03-10 Semiconductor Energy Lab Co Ltd 電気光学装置
JP3156765B2 (ja) 1997-08-29 2001-04-16 日本電気株式会社 半導体装置、および半導体装置の製造方法
US6274516B1 (en) 1997-10-27 2001-08-14 Canon Kabushiki Kaisha Process for manufacturing interlayer insulating film and display apparatus using this film and its manufacturing method
JP3980156B2 (ja) 1998-02-26 2007-09-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
JP3080071B2 (ja) * 1998-06-12 2000-08-21 日本電気株式会社 半導体装置及びその製造方法
US6372558B1 (en) 1998-08-18 2002-04-16 Sony Corporation Electrooptic device, driving substrate for electrooptic device, and method of manufacturing the device and substrate
JP2000111952A (ja) 1998-10-07 2000-04-21 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
WO2000031714A1 (fr) * 1998-11-26 2000-06-02 Seiko Epson Corporation Dispositif optronique et son procede de production, et materiel optronique
WO2000033285A1 (en) 1998-11-30 2000-06-08 Seiko Epson Corporation Electro-optical device and its manufacturing method
TW439387B (en) * 1998-12-01 2001-06-07 Sanyo Electric Co Display device
JP3399432B2 (ja) * 1999-02-26 2003-04-21 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
US7821065B2 (en) 1999-03-02 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same
US6306694B1 (en) * 1999-03-12 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device
US6281552B1 (en) * 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
TW517260B (en) 1999-05-15 2003-01-11 Semiconductor Energy Lab Semiconductor device and method for its fabrication
US6466401B1 (en) * 1999-06-02 2002-10-15 Read-Rite Corporation Thin film write head with interlaced coil winding and method of fabrication
JP4730994B2 (ja) * 1999-06-04 2011-07-20 株式会社半導体エネルギー研究所 電気光学装置及びその作製方法並びに電子装置
TWI232595B (en) * 1999-06-04 2005-05-11 Semiconductor Energy Lab Electroluminescence display device and electronic device
JP4337171B2 (ja) * 1999-06-14 2009-09-30 ソニー株式会社 表示装置
TW480554B (en) 1999-07-22 2002-03-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2001066632A (ja) * 1999-08-25 2001-03-16 Alps Electric Co Ltd Ｔｆｔ型液晶表示装置
JP3538084B2 (ja) * 1999-09-17 2004-06-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6573162B2 (en) 1999-12-24 2003-06-03 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus and method of fabricating a semiconductor device
US20010053559A1 (en) * 2000-01-25 2001-12-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating display device
US6639265B2 (en) 2000-01-26 2003-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US7023021B2 (en) * 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
WO2001062275A1 (en) * 2000-02-24 2001-08-30 The Board Of Trustees Of The Leland Stanford Junior University Adjuvant treatment by in vivo activation of dendritic cells
US6881501B2 (en) * 2000-03-13 2005-04-19 Seiko Epson Corporation Organic electro-luminescence element and the manufacturing method thereof
JP3991605B2 (ja) 2000-03-13 2007-10-17 セイコーエプソン株式会社 有機エレクトロルミネッセンス素子およびその製造方法
TWI226205B (en) 2000-03-27 2005-01-01 Semiconductor Energy Lab Self-light emitting device and method of manufacturing the same
US7525165B2 (en) * 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
TW531901B (en) 2000-04-27 2003-05-11 Semiconductor Energy Lab Light emitting device
JP2001351787A (ja) 2000-06-07 2001-12-21 Sharp Corp 有機ｌｅｄ素子とその製造方法および有機ｌｅｄディスプレイ
JP4581187B2 (ja) * 2000-06-13 2010-11-17 ソニー株式会社 表示装置の製造方法
JP2002083689A (ja) 2000-06-29 2002-03-22 Semiconductor Energy Lab Co Ltd 発光装置
US6528824B2 (en) * 2000-06-29 2003-03-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US6828950B2 (en) * 2000-08-10 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Display device and method of driving the same
JP4884609B2 (ja) 2000-08-10 2012-02-29 株式会社半導体エネルギー研究所 表示装置及びその駆動方法、並びに電子機器
US6822629B2 (en) 2000-08-18 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US6605826B2 (en) * 2000-08-18 2003-08-12 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and display device
US6739931B2 (en) * 2000-09-18 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the display device
US6774578B2 (en) 2000-09-19 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Self light emitting device and method of driving thereof
US6599818B2 (en) 2000-10-10 2003-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device manufacturing method, heat treatment apparatus, and heat treatment method
US6664732B2 (en) 2000-10-26 2003-12-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP4831874B2 (ja) * 2001-02-26 2011-12-07 株式会社半導体エネルギー研究所 発光装置及び電子機器
JP2002258810A (ja) * 2001-03-05 2002-09-11 Hitachi Ltd 液晶表示装置
US6830994B2 (en) 2001-03-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a crystallized semiconductor film
US6737653B2 (en) 2001-03-12 2004-05-18 Lg. Philips Lcd Co., Ltd. X-ray detector and method of fabricating therefore
JP2003017273A (ja) 2001-07-05 2003-01-17 Sony Corp 表示装置および表示装置の製造方法
JP4876341B2 (ja) 2001-07-13 2012-02-15 日本電気株式会社 アクティブマトリクス基板及びその製造方法
WO2003027997A1 (fr) * 2001-09-21 2003-04-03 Semiconductor Energy Laboratory Co., Ltd. Ecran et procede de fonctionnement associe
CN100380673C (zh) 2001-11-09 2008-04-09 株式会社半导体能源研究所 发光设备及其制造方法
JP4091304B2 (ja) * 2002-01-07 2008-05-28 セイコーインスツル株式会社 半導体集積回路の製造方法及び半導体集積回路
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
KR100968496B1 (ko) * 2002-04-15 2010-07-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 제조방법
JP3989763B2 (ja) 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7242021B2 (en) * 2002-04-23 2007-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display element using semiconductor device
TWI269248B (en) 2002-05-13 2006-12-21 Semiconductor Energy Lab Display device
TWI263339B (en) * 2002-05-15 2006-10-01 Semiconductor Energy Lab Light emitting device and method for manufacturing the same
US7256421B2 (en) * 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100710351B1 (ko) * 2004-06-28 2007-04-23 엘지전자 주식회사 접착형 유기 ｅｌ 디스플레이
KR100667064B1 (ko) * 2004-06-30 2007-01-10 삼성에스디아이 주식회사 유기 전계 발광 소자 형성 방법
US10622580B2 (en) 2004-09-17 2020-04-14 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US11711936B2 (en) 2004-09-17 2023-07-25 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US11417856B2 (en) 2004-09-17 2022-08-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US10971697B2 (en) 2004-09-17 2021-04-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US10673011B2 (en) 2004-09-17 2020-06-02 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US7915821B2 (en) 2004-10-11 2011-03-29 Samsung Mobile Display Co., Ltd. OLED comprising an organic insulating layer with grooves and an inorganic layer filling the grooves
US9004972B2 (en) 2006-01-20 2015-04-14 Samsung Display Co., Ltd. Organic light-emitting display device with frit seal and reinforcing structure
KR100974479B1 (ko) * 2007-06-12 2010-08-10 캐논 가부시끼가이샤 유기 발광 장치
US8481998B2 (en) 2010-06-09 2013-07-09 Samsung Display Co., Ltd. Display device and method for manufacturing the same
KR101233348B1 (ko) * 2010-06-09 2013-02-14 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN107004617A (zh) * 2014-12-10 2017-08-01 乐金显示有限公司 具有桥接配线迹线的柔性显示装置
US10896948B2 (en) 2014-12-10 2021-01-19 Lg Display Co., Ltd. Flexible display device with bridged wire traces
KR20170115148A (ko) * 2016-04-04 2017-10-17 삼성디스플레이 주식회사 유기발광 디스플레이 장치

Also Published As

Publication number Publication date
KR100968512B1 (ko) 2010-07-07
US20060084213A1 (en) 2006-04-20
US20040072380A1 (en) 2004-04-15
TW200401455A (en) 2004-01-16
CN1458640A (zh) 2003-11-26
CN100392691C (zh) 2008-06-04
CN101017797B (zh) 2012-01-11
CN101017797A (zh) 2007-08-15
US7723179B2 (en) 2010-05-25
US6992332B2 (en) 2006-01-31
TWI263339B (en) 2006-10-01

Similar Documents

Publication Publication Date Title
KR100968512B1 (ko) 발광장치 및 그의 제조방법
US10497755B2 (en) Light emitting device, method of manufacturing the same, and manufacturing apparatus therefor
US9653519B2 (en) Light emitting device, method of preparing the same and device for fabricating the same
JP4391126B2 (ja) 発光装置の作製方法
JP2004214010A (ja) 発光装置
US20050221545A1 (en) Method for manufacturing semiconductor device
JP4704006B2 (ja) 表示装置及びその作製方法、並びに電子機器
JP4754795B2 (ja) 表示装置及び表示装置の作製方法
JP4785339B2 (ja) 表示装置の作製方法
JP4583797B2 (ja) 半導体装置の作製方法
JP4408114B2 (ja) 発光装置の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130603

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160526

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180529

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 10