KR100667064B1 - 유기 전계 발광 소자 형성 방법 - Google Patents
유기 전계 발광 소자 형성 방법 Download PDFInfo
- Publication number
- KR100667064B1 KR100667064B1 KR1020040050866A KR20040050866A KR100667064B1 KR 100667064 B1 KR100667064 B1 KR 100667064B1 KR 1020040050866 A KR1020040050866 A KR 1020040050866A KR 20040050866 A KR20040050866 A KR 20040050866A KR 100667064 B1 KR100667064 B1 KR 100667064B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- film
- forming
- substrate
- inorganic insulating
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 238000005401 electroluminescence Methods 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 150000004767 nitrides Chemical class 0.000 claims abstract description 9
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 239000010408 film Substances 0.000 claims description 133
- 239000010410 layer Substances 0.000 claims description 76
- 239000011229 interlayer Substances 0.000 claims description 15
- 238000002161 passivation Methods 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 11
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 239000010409 thin film Substances 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 230000008569 process Effects 0.000 abstract description 19
- 239000012535 impurity Substances 0.000 abstract description 16
- 239000007789 gas Substances 0.000 abstract description 11
- 230000015572 biosynthetic process Effects 0.000 abstract description 9
- 230000002411 adverse Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 4
- 230000008859 change Effects 0.000 abstract description 2
- 230000000704 physical effect Effects 0.000 abstract description 2
- 230000005684 electric field Effects 0.000 abstract 1
- 239000012044 organic layer Substances 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 238000010292 electrical insulation Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000006356 dehydrogenation reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000004925 denaturation Methods 0.000 description 1
- 230000036425 denaturation Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/844—Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/10—Transparent electrodes, e.g. using graphene
- H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
- H10K2102/103—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명은 화소 전극인 ITO막 상부에 유기 절연막을 대신하여 질화막과 같은 무기 절연막을 형성할 때, 일반적으로 상기 무기 절연막의 형성 온도는 300 내지 400℃의 공정 온도에서 진행되는데, 상기의 온도 범위에서는 ITO막의 물리적 특성의 변화가 발생하게 되어 ITO막의 특성이 나빠지게 되는데 이러한 문제점을 해결하기 위해 상기 질화막을 250℃ 이하의 온도에서 형성하는 유기 전계 발광 소자 형성 방법에 관한 것이다.
본 발명의 유기 전계 발광 소자 형성 방법은 절연 기판을 준비하는 단계; 기판상에 제1전극인 투명 전극을 형성하는 단계; 상기 기판상에 15 내지 250℃의 온도로 무기 절연막을 적층한 후 투명 전극이 개구되는 개구부를 갖도록 패턴하는 단계; 및 상기 기판상에 유기 발광층 및 제2전극을 형성하는 단계를 포함하여 이루어진 유기 전계 발광 소자 형성 방법에 기술적 특징이 있다.
따라서, 본 발명의 유기 전계 발광 소자 형성 방법은 ITO막 상부에 질화막과 같은 무기 절연막을 15 내지 250℃의 온도 범위에서 형성함으로서, 공정 온도에 의한 영향을 최소화하여 상기 ITO막의 특성이 변화하지 않는 안정적인 공정을 제공할 수 있을 뿐만 아니라, 무기 절연막을 낮은 온도에서 형성함으로서, 유기 전계 발광 소자에 악영향을 주는 불순물 및 가스를 다량 함유하고 있는 유기 절연막을 무기 절연막으로 대체할 수 있어 우수한 특성을 갖는 유기 전계 발광 소자 형성 방법을 제공하는 효과가 있다.
ITO, 유기 절연막, 무기 절연막, 질화막
Description
도 1은 종래 기술에 의한 유기 전계 발광 소자의 단면도.
도 2a 및 도 2b는 본 발명에 의해 ITO막상에 무기 절연막을 형성하는 공정의 단면도.
도 3a 및 도 3b는 본 발명에 의한 ITO막상에 무기 절연막을 형성하는 방법을 이용하여 유기 전계 발광 소자를 형성하는 두가지 실시 예의 공정을 보여주는 단면도.
도 4a 내지 도 4c는 ITO막상에 무기 절연막을 형성할 때 온도가 280℃, 300℃ 및 320℃일 때, 상기 ITO막이 변성됨을 보여 주는 사진.
도 5는 ITO막상에 무기 절연막을 형성할 때 온도가 230℃일 때, 상기 ITO막이 변화가 없음을 보여 주는 사진.
<도면의 주요부분에 대한 부호의 설명>
208, 310 : ITO막 209, 311 : 무기 절연막
210, 312 : 유기 발광층 211, 313 : 공통 전극
본 발명은 유기 전계 발광 소자 형성 방법에 관한 것으로, 보다 자세하게는 ITO막이 형성된 기판상에 질화막과 같은 무기 절연막을 형성할 때, 15 내지 250℃의 온도 범위에서 형성하는 유기 전계 발광 소자 형성 방법에 관한 것이다.
최근에 음극선관(cathode ray tube)과 같이 무겁고, 크기가 크다는 종래의 표시 소자의 단점을 해결하는 액정 표시 장치(liquid crystal display device), 유기 전계 발광 표시 장치(organic electroluminescence display device) 또는 PDP(plasma display plane) 등과 같은 평판형 표시 장치(plat panel display device)가 주목 받고 있다.
이때, 상기 액정 표시 장치는 자체 발광 소자가 아니라 수광 소자이기 때문에 밝기, 콘트라스트, 시야각 및 대면적화 등에 한계가 있고, 상기 PDP는 자체 발광 소자이기는 하지만, 다른 평판형 표시 장치에 비해 무게가 무겁고, 소비 전력이 높을 뿐만 아니라 제조 방법이 복잡하다는 문제점이 있는 반면, 상기 유기 전계 발광 소자는 자체 발광 소자이기 때문에 시야각, 콘트라스트 등이 우수하고, 백라이트가 필요하지 않기 때문에 경량박형이 가능하고, 소비 전력 측면에서도 유리하다. 그리고, 직류 저전압 구동이 가능하고 응답속도가 빠르며 전부 고체이기 때문에 외부 충격에 강하고 사용 온도 범위도 넓을 뿐만 아니라 제조 방법이 단순하고 저렴 하다는 장점을 가지고 있다.
도 1은 종래 기술에 의한 유기 전계 발광 소자의 단면도이다. 도에서 보는 바와 같이 플라스틱 또는 유리와 같은 투명한 절연 기판(11)상에 버퍼층(12)을 형성하고, 상기 버퍼층 상부에 다결정 실리콘 또는 단결정 실리콘으로 반도체층(13)을 형성한 후, 게이트 절연막(14)을 형성한다.
이어서, 상기 기판 전면에 게이트 전극 형성 물질을 증착한 후, 패터닝하여 게이트 전극(15)을 형성하고, 기판 전면에 층간절연막(16)을 형성한다. 이때, 상기 게이트 전극을 형성한 후, 불순물 주입 공정을 진행하여 소오스/드레인 영역을 형성하는 공정을 더 진행할 수 있다.
이어서, 상기 층간절연막 및 게이트 절연막을 식각하여 콘택홀을 형성하고, 상기 콘택홀이 형성된 기판상에 소오스/드레인 전극 형성 물질을 증착한 후, 패터닝하여 소오스/드레인 전극(17)을 형성한다.
이어서, 상기 기판 전면에 패시베이션층(18)을 형성하고, 상기 패시베이션층상에 평탄화층(19)을 형성한다. 이때 일반적으로 상기 패시베이션층은 실리콘 질화막 또는 산화막과 같은 무기 절연막으로 형성하고, 상기 평탄화층은 유기 절연막으로 형성하게 되는데, 상기 유기 절연막은 다량의 불순물 및 가스를 함유하고 있다는 문제점이 있는 반면 기판 전면에 걸쳐 평탄화를 쉽게 이룰수 있다는 장점이 있고, 상기 패시베이션층은 상기 평탄화층에서 발생하거나 외부에서 침투하는 불순물 및 가스를 차단하는 특성과 전기적 절연이 우수하다는 장점이 있다.
이어서, 상기 평탄화층 및 패시베이션층을 식각하여 비아홀을 형성하고, 상 기 기판상에 화소 전극인 투명 전극(20)을 형성한 후, 유기 절연막인 PDL(21)을 형성하고, 유기 발광층(22) 및 공통 전극(23)을 형성하여 유기 전계 발광 소자를 형성한다. 이때 상기 PDL은 상기 유기 전계 발광 소자의 픽셀을 정의해주는 역활을 하게 되는데, 유기막으로 형성하는 이유는 하부의 투명 전극이 상기 PDL의 형성 온도에 민감하게 반응하기 때문이다.
그러나, 상기의 종래의 유기 전계 발광 소자의 평탄화층 및 PDL은 유기막으로 형성되어, 유기물내에 포함되어 있는 불순물과 가스가 확산 또는 방출되어 다른 소자들에게 악영향을 줄 뿐만 아니라, 유기막의 특성상 전기적 절연성이 나빠 두껍게 형성해야하는 단점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, ITO막상에 질화막과 같은 무기 절연막을 형성할 때, 15 내지 250℃의 온도 범위에서 형성함으로서, 상기 ITO막 특성의 손상없이 무기 절연막을 형성하는 유기 전계 발광 소자 형성 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 절연 기판을 준비하는 단계; 기판상에 제1전극인 투명 전극을 형성하는 단계; 상기 기판상에 15 내지 250℃의 온도로 무기 절연막을 적층한 후 투명 전극이 개구되는 개구부를 갖도록 패턴하는 단계; 및 상기 기판상 에 유기 발광층 및 제2전극을 형성하는 단계로 이루어진 유기 전계 발광 소자 형성 방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 2a 및 도 2b는 본 발명에 의해 ITO막상에 무기 절연막을 형성하는 공정의 단면도이다.
먼저, 도 2a는 기판상에 ITO막을 형성하는 공정의 단면도이다. 도에서 보는 바와 같이 플라스틱 또는 유리와 같은 투명한 절연 기판(101)상에 투명한 도체인 ITO(Indium Tin Oxide)막을 형성한다. 이때 상기 기판에는 박막트랜지스터와 같은 소자가 형성되어 있을 수 있다.
상기 ITO막은 스퍼터링(sputtering) 장치와 같은 증착 장치로 형성되는데, 상기 스퍼터링 장치 내부에 ITO막이 형성될 기판을 약 200℃의 온도로 가열하고, 불활성 가스를 이용하여 스퍼터링 장치내에 장착되어 있는 타겟(target)에서 상기 ITO를 이탈시켜서, 상기 절연 기판상에 증착하여 ITO막을 형성한다. 상기와 같이 형성된 ITO막은 일반적으로 일함수(work function)가 5eV 이상의 높은 값을 갖게된다.
상기 절연 기판상에 형성된 ITO막은 표시 소자에서 많이 이용되는데, 특히 유기 전계 발광 소자에서는 상기 ITO막의 특성 중 일함수가 유기 발광층의 발광 효율에 많은 영향을 미치게 된다. 즉, 유기 전계 발광 소자에서 상기 ITO막의 일함수 는 ITO막, 유기 발광층 및 공통 전극에서의 전자 및 정공의 이동을 좌우하게 되는데 상기 ITO막의 일함수는 높을 수록, 상기 공통 전극의 일함수가 낮을 수록, 상기 유기 발광층에서 빛이 발생하는 정도, 즉, 발광 효율이 높아진다.
따라서, 유기 전계 발광 소자의 형성에 있어서, 상기 ITO막의 형성 및 특성의 유지 또는 증가시키는 것이 매우 중요하다.
다음, 도 2b는 상기 ITO막이 형성된 기판상에 무기 절연막을 형성하는 공정의 단면도이다. 도에서 보는 바와 같이 상기 ITO막이 형성된 기판상에 무기 절연막(103)을 형성한다. 이때 상기 무기 절연막은 실리콘 산화막 또는 실리콘 질화막으로 형성될 수 있는데, 바람직하게는 실리콘 질화막으로 형성한다.
상기 무기 절연막을 형성할 때는 화학적 기상 증착(Chemical Vapor Deposition)법을 이용하여 증착하게 되는데, 이때 공정 온도를 15 내지 250℃으로 진행한다. 상기와 같이 공정 온도를 15 내지 250℃로 설정하는 이유는 상기 무기 절연막 하부에 형성된 ITO막이 상기 온도 범위보다 높은 온도에 노출되게 되면 물리적 특성이 변화하게 되어, 상기 ITO막을 유기 전계 발광 소자와 같은 표시 소자에서 사용하지 못하게 되는 문제점이 발생하기 때문이다.
즉, 도 4a 내지 도 4c에서 보는 바와 같이 상기 ITO막상에 무기 절연막을 형성할 때 온도가 280℃(도 4a), 300℃(도 4b) 및 320℃(도 4c)로 증가함에 따라, ITO막이 변성되는 영역(104)이 증가함을 볼 수 있다.
그리고, 상기 하한 온도 범위인 15℃는 상온의 온도를 가르키는 것으로 실제 상기 무기 절연막이 형성되는 온도가 15℃ 이하에서 형성하면 문제가 발생하는 것 이 아니라, 상기 무기 절연막을 형성할 때, 화학적 기상 증착 장치를 냉각하여 상온 이하에서 상기 무기 절연막을 형성할 이유가 없기 때문이다. 즉, 상기 하한 온도 범위인 15℃는 상기 무기 절연막이 형성될 때 상기 기판에 열을 가하거나, 열이 발생되지 않는 것을 의미한다. 따라서, 15℃ 보다 낮은 온도에서 상기 무기 절연막을 형성하여도 무방하다.
따라서, 상기 ITO막이 형성된 기판상에 무기 절연막을 형성할 때 15 내지 250℃의 온도 범위에서 형성하게 되면, 230℃에서 형성한 것을 보여 주는, 도 5에서 보는 바와 같이 ITO막이 아무런 손상 없이 형성된 것을 볼 수 있다.
도 3a 및 도 3b는 본 발명에 의한 ITO막상에 무기 절연막을 형성하는 방법을 이용하여 유기 전계 발광 소자를 형성하는 두가지 실시 예의 공정을 보여주는 단면도이다.
먼저, 도 3a는 본 발명에 의한 ITO막상에 무기 절연막을 형성하는 방법을 이용하여 유기 전계 발광 소자를 형성하는 첫 번째 실시 예의 공정을 보여주는 단면도이다. 도에서 보는 바와 같이 플라스틱 또는 유리와 같은 절연 기판(201)상에 버퍼층(202)을 형성한다. 상기 버퍼층은 하부 기판에서 발생하는 수분 또는 불순물의 확산을 방지하거나, 결정화시 열의 전달의 속도를 조절함으로서, 반도체층의 결정화가 잘 이루어질 수 있도록 하는 역활을 한다.
이어서, 상기 버퍼층상에 비정질 실리콘을 형성하고, 상기 비정질 실리콘층을 결정화하여 다결정 또는 단결정 실리콘을 형성한 후, 패터닝하여 반도체층(203)을 형성한다. 이때 상기 비정질 실리콘은 화학적 기상 증착법 또는 물리적 기상 증 착법(Physical Vapor Deposition)을 이용할 수 있다. 또한 상기 비정질 실리콘을 형성할 때 또는 형성한 후에 탈수소처리하여 수소의 농도를 낮추는 공정을 진행할 수 있다.
이어서, 상기 반도체층이 형성된 기판 전면에 게이트 절연막(204)을 형성하고, 상기 게이트 절연막상에 게이트 전극 형성 물질을 형성한 후, 패터닝하여 게이트 전극(205)을 형성한다. 게이트 전극을 형성한 후, 상기 게이트 전극을 마스크로 이용하여 불순물 이온 주입 공정을 진행하여 상기 반도체층에 소오스/드레인 및 채널 영역을 정의하는 공정을 진행할 수 있다.
이어서, 상기 기판 전면에 층간절연막(206)을 형성하는데, 상기 층간절연막은 하부에 형성된 소자들을 보호하는 역활 또는 전기적 절연을 위해 형성된다. 이때, 상기 버퍼층, 게이트 절연막 및 층간절연막은 실리콘 산화막 또는 실리콘 질화막과 같은 산화막 또는 질화막을 이용하여 형성한다.
이어서, 상기 기판상에 형성된 층간절연막 및 게이트 절연막을 식각하여 콘택홀을 형성한 후, 상기 기판 전면에 소오스/드레인 전극 물질을 형성하고, 패터닝하여 소오스/드레인 전극(207)을 형성한다.
이어서, 상기 기판 전면에 ITO막을 증착하고, 패터닝하여 화소 전극인 제1전극(208)을 형성한다. 이때 상기 제1전극은 상기 소오스 드레인 전극과 자연스럽게 콘택하게 되는데, 이는 상기 소오스/드레인 전극이 노출된 상태에서 상기 ITO막을 형성함으로서 가능하다.
상기 소오스/드레인 전극 및 제1전극을 형성하는 다른 방법으로, 상기 층간 절연막 및 게이트 절연막을 식각하여 콘택홀을 형성한 후, 소오스/드레인 전극을 형성하지 않고, 기판 전면뿐만 아니라 상기 콘택홀 내부에도 ITO막이 형성되도록 증착한 후, 패터닝하여 소오스/드레인 전극과 화소 전극인 제1전극을 동시에 형성하는 방법으로도 형성할 수 있다.
이어서, 상기 기판 전면에 무기 절연막(209)을 본 발명에서와 같이 15 내지 250℃의 온도 범위에서 증착한 후, 패터닝하여 상기 제1전극의 소정의 영역을 오픈(개구)시켜 픽셀 영역을 설정하고, 이후, 유기 발광층을 포함하고, 정공 주입층, 정공 수송층, 전자 수송층 또는 전자 주입층 중 어느 한 층 이상을 더 포함하는 유기층(210)을 형성하고, 상기 기판 전면에 공통 전극인 제2전극(211)을 형성하여 유기 전계 발광 소자를 형성한다.
이때 상기 무기 절연막은 단차 도포성을 낮추고(즉, 하부의 모폴로지를 따르지 않고, 상부가 평평하게 형성됨) 두껍게 형성하여 종래의 패시베이션층과 평탄화층의 역활을 동시에 수행하도록 하거나, 단차 도포성을 높이고 얇게 형성하여 하부의 모폴로지를 따라 상기 무기 절연막을 형성하여 패시베이션층의 역활을 하도록 형성할 수 있다. 따라서, 단차 도포성이 낮게 형성된 무기 절연막은 수 내지 수십㎛의 두께로 두껍게 형성되지만, 단차 도포성이 높은 무기 절연막은 수백 내지 수천Å의 두께로 얇게 형성될 수 있다. 즉, 상기 무기 절연막의 단차 도포성을 조절하여 절연막의 두께와 평탄화 정도를 조절하여 형성할 수 있다.
따라서, 상기 유기 전계 발광 소자는 박막트랜지스터를 형성한 후, 패시베이션층 및 평탄화층을 형성하지 않고, 상기 무기 절연막층을 이용하여 픽셀 영역을 설정함으로서, 상기 패시베이션층 및 평탄화층을 형성하는 공정 및 상기 제1전극과 소오스/드레인 전극을 콘택하는 비아홀을 형성하는 공정을 생략함으로서, 공정이 단순화되고, 마스크를 감소(특히, 소오스/드레인 전극과 제1전극을 동시에 형성하면 마스크를 더 감소 시킬수 있다)시킬 수 있고, 불순물과 가스를 다량 함유하고 있는 유기물로 형성된 평탄화층을 형성하지 않음으로서, 불순물과 가스에 의한 악영향이 감소하게 된다.
다음, 도 3b는 본 발명에 의한 ITO막상에 무기 절연막을 형성하는 방법을 이용하여 유기 전계 발광 소자를 형성하는 두 번째 실시 예의 공정을 보여주는 단면도이다. 도에서 보는 바와 같이 플라스틱 또는 유리와 같은 절연 기판(301)상에 버퍼층(302)을 형성한다. 상기 버퍼층은 하부 기판에서 발생하는 수분 또는 불순물의 확산을 방지하거나, 결정화시 열의 전달의 속도를 조절함으로서, 반도체층의 결정화가 잘 이루어질 수 있도록 하는 역활을 한다.
이어서, 상기 버퍼층상에 비정질 실리콘을 형성하고, 상기 비정질 실리콘층을 결정화하여 다결정 또는 단결정 실리콘을 형성한 후, 패터닝하여 반도체층(303)을 형성한다. 이때 상기 비정질 실리콘은 화학적 기상 증착법 또는 물리적 기상 증착법(Physical Vapor Deposition)을 이용할 수 있다. 또한 상기 비정질 실리콘을 형성할 때 또는 형성한 후에 탈수소처리하여 수소의 농도를 낮추는 공정을 진행할 수 있다.
이어서, 상기 반도체층이 형성된 기판 전면에 게이트 절연막(304)을 형성하고, 상기 게이트 절연막상에 게이트 전극 형성 물질을 형성한 후, 패터닝하여 게이 트 전극(305)을 형성한다. 게이트 전극을 형성한 후, 상기 게이트 전극을 마스크로 이용하여 불순물 이온 주입 공정을 진행하여 상기 반도체층에 소오스/드레인 및 채널 영역을 정의하는 공정을 진행할 수 있다.
이어서, 상기 기판 전면에 층간절연막(306)을 형성하는데, 상기 층간절연막은 하부에 형성된 소자들을 보호하는 역활 또는 전기적 절연을 위해 형성된다. 이때, 상기 버퍼층, 게이트 절연막 및 층간절연막은 실리콘 산화막 또는 실리콘 질화막과 같은 산화막 또는 질화막을 이용하여 형성한다.
이어서, 상기 기판상에 형성된 층간절연막 및 게이트 절연막을 식각하여 콘택홀을 형성한 후, 상기 기판 전면에 소오스/드레인 전극 물질을 형성하고, 패터닝하여 소오스/드레인 전극(307)을 형성한다.
이어서, 상기 기판 전면에 패시베이션층(308) 및 평탄화층(309)을 순차적으로 형성하고, 상기 평탄화층 및 패시베이션층을 순차적으로 식각하여 비아홀을 형성한다.
이어서, 상기 기판 전면에 ITO를 증착하고 패턴하여 화소 전극인 제1전극(310)을 형성하고, 상기 ITO막인 제1전극상에 본 발명에서와 같이 15 내지 250℃의 온도 범위에서 무기 절연막(311)을 형성하여 PDL(pixcel defined layer)을 형성하고, 상기 무기 절연막의 소정의 영역을 식각하여 상기 제1전극의 소정의 영역이 오픈(개구)되도록 한다. 이때 상기 무기 절연막으로 상기 PDL을 형성하게 되는 경우 종래의 유기 절연막에 비해 더 우수한 절연막으로서의 특성(가스 및 불순물을 차단하는 역활, 전기적인 절연 또는 소자를 보호하는 보호막으로서의 성질 등 등)이 더 우수함으로서 더 얇게 형성할 수 있고, 상기 무기 절연막이 얇게 형성됨으로서, 이후 형성되는 유기층의 단차가 적어져 단차에 의한 문제점(유기층이 단락되는 현상)이 발생하지 않게 된다.
이어서, 상기 기판 전면에 유기 발광층을 포함하고, 정공 주입층, 정공 수송층, 전자 수송층, 전자 주입층 중 어느 한 층 이상을 더 포함하는 유기층(312)을 형성한 후, 상기 기판상에 공통 전극인 제2전극(313)을 형성하여 유기 전계 발광 소자를 형성한다.
따라서, 상기 두 번째 실시 예의 유기 전계 발광 소자의 PDL은 무기 절연막으로 형성됨으로서, 종래의 유기 절연막에서 발생하는 불순물 및 가스에 의한 문제점을 원천적으로 해결할 수 있을 뿐만 아니라, 상기 무기 절연막이 유기 절연막보다 더 우수한 절연막으로서의 성질 때문에 더 얇게 형성할 수 있어, 상기 유기층을 형성할 때의 단차가 적어져 유기층의 형성이 쉽게되는 장점이 있다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
따라서, 본 발명의 유기 전계 발광 소자 형성 방법은 ITO상부에 15 내지 250℃의 온도에서 무기 절연막을 형성함으로서, 상기 무기 절연막의 형성에 의해 상기 ITO막이 변형을 일으키지 않을 뿐만 아니라, 공정이 단순화되고, 마스크를 감소시킬 수 있고, 불순물과 가스를 다량 함유하고 있는 유기물로 형성된 평탄화층을 형성하지 않음으로서, 불순물과 가스에 의한 악영향이 감소시키거나 유기 절연막에서 발생하는 불순물 및 가스에 의한 문제점을 원천적으로 해결할 수 있을 뿐만 아니라, 상기 무기 절연막이 유기 절연막보다 더 우수한 절연막으로서의 성질 때문에 더 얇게 형성할 수 있어, 상기 유기층을 형성할 때의 단차가 적어져 유기층의 형성이 쉽게되는 효과가 있다.
Claims (8)
- 절연 기판을 준비하는 단계;기판상에 제1전극인 투명 전극을 형성하는 단계;상기 기판상에 15 내지 250℃의 온도로 무기 절연막을 적층한 후 투명 전극이 개구되는 개구부를 갖도록 패턴하는 단계; 및상기 기판상에 유기 발광층 및 제2전극을 형성하는 단계를 포함하고,상기 무기절연막을 적층하는 것은 화학적 기상 증착법으로 형성함을 특징으로 하는 유기 전계 발광 소자 형성 방법.
- 제 1항에 있어서,상기 절연 기판을 준비하는 단계는기판상에 반도체층, 게이트 절연막, 게이트 전극, 층간절연막 및 소오스/드레인 전극을 포함하는 박막트랜지스터를 형성하는 단계임를 포함하는 것을 특징으로 하는 유기 전계 발광 소자 형성 방법.
- 제 1항에 있어서,상기 절연 기판을 준비하는 단계는기판상에 반도체층, 게이트 절연막, 게이트 전극, 층간절연막 및 소오스/드 레인 전극을 포함하는 박막트랜지스터를 형성하는 단계; 및상기 박막트랜지스터가 형성된 기판상에 패시베이션층 및 평탄화층을 형성하는 단계를 포함하는 것을 특징으로 하는 유기 전계 발광 소자 형성 방법.
- 제 1항에 있어서,상기 투명 전극은 ITO막임을 특징으로 하는 유기 전계 발광 소자 형성 방법.
- 제 1항에 있어서,상기 투명 전극을 형성하는 단계는 스퍼터링법으로 형성함을 특징으로 하는 유기 전계 발광 소자 형성 방법.
- 제 1항에 있어서,상기 무기 절연막은 PDL임을 특징으로 하는 유기 전계 발광 소자 형성 방법.
- 제 1항에 있어서,상기 무기 절연막은 패시베이션층 또는 평탄화층 중 어느 하나 이상의 층임 을 특징으로 하는 유기 전계 발광 소자 형성 방법.
- 제 1항에 있어서,상기 무기 절연막은 질화막임을 특징으로 하는 유기 전계 발광 소자 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040050866A KR100667064B1 (ko) | 2004-06-30 | 2004-06-30 | 유기 전계 발광 소자 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040050866A KR100667064B1 (ko) | 2004-06-30 | 2004-06-30 | 유기 전계 발광 소자 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060001709A KR20060001709A (ko) | 2006-01-06 |
| KR100667064B1 true KR100667064B1 (ko) | 2007-01-10 |
Family
ID=37104809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040050866A KR100667064B1 (ko) | 2004-06-30 | 2004-06-30 | 유기 전계 발광 소자 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100667064B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101097318B1 (ko) | 2009-11-25 | 2011-12-21 | 삼성모바일디스플레이주식회사 | 유기 발광 소자 및 이의 제조 방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002260846A (ja) | 2001-02-27 | 2002-09-13 | Tdk Corp | 有機ｅｌ素子ディスプレイパネルとその製造方法 |
| KR20030014062A (ko) * | 2001-08-10 | 2003-02-15 | 씨엘디 주식회사 | 유기 el 소자의 격벽 제조방법 |
| KR20030057408A (ko) * | 2001-12-27 | 2003-07-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광장치 및 그 제조방법 |
| KR20030089447A (ko) * | 2002-05-15 | 2003-11-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 및 그의 제조 방법 |
| KR20040054437A (ko) * | 2002-12-18 | 2004-06-25 | 한국전자통신연구원 | 능동 유기 전계 발광소자 및 그 제조 방법 |
-
2004
- 2004-06-30 KR KR1020040050866A patent/KR100667064B1/ko active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002260846A (ja) | 2001-02-27 | 2002-09-13 | Tdk Corp | 有機ｅｌ素子ディスプレイパネルとその製造方法 |
| KR20030014062A (ko) * | 2001-08-10 | 2003-02-15 | 씨엘디 주식회사 | 유기 el 소자의 격벽 제조방법 |
| KR20030057408A (ko) * | 2001-12-27 | 2003-07-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광장치 및 그 제조방법 |
| KR20030089447A (ko) * | 2002-05-15 | 2003-11-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 및 그의 제조 방법 |
| KR20040054437A (ko) * | 2002-12-18 | 2004-06-25 | 한국전자통신연구원 | 능동 유기 전계 발광소자 및 그 제조 방법 |
Non-Patent Citations (1)
| Title |
|---|
| 1020030057408 * |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060001709A (ko) | 2006-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10283529B2 (en) | Method of manufacturing thin-film transistor, thin-film transistor substrate, and flat panel display apparatus | |
| JP4236150B2 (ja) | 製造工程が単純化されたアクティブマトリックス型有機電界発光素子及びその製造方法 | |
| US20060113900A1 (en) | Organic electroluminescence display device having auxiliary electrode line and method of manufacturing the same | |
| CN108493195B (zh) | 柔性tft背板的制作方法及柔性tft背板 | |
| US20140361284A1 (en) | Organic light emitting diode display and method for manufacturing the same | |
| JP4640690B2 (ja) | アクティブマトリクス有機ｅｌ表示装置の製造方法 | |
| WO2015103837A1 (zh) | 薄膜晶体管及其制作方法、阵列基板及有机发光显示面板 | |
| WO2019080252A1 (zh) | Oled背板的制作方法 | |
| TWI557894B (zh) | 有機發光顯示裝置及其製造方法 | |
| JP4315902B2 (ja) | 有機電界発光装置 | |
| TWI239790B (en) | Organic light-emitting device and fabrication method thereof | |
| KR100752378B1 (ko) | 유기 전계 발광 장치 및 그 제조 방법 | |
| JP2008047862A (ja) | 表示装置とその製造方法 | |
| US20050218798A1 (en) | Active matrix organic electroluminescent device and fabrication method thereof | |
| CN1259807C (zh) | 光发射器以及其制造方法 | |
| KR100796592B1 (ko) | 박막트랜지스터 및 그 제조 방법 | |
| KR20060001753A (ko) | 유기 전계 발광 소자 및 그 제조 방법 | |
| KR100570998B1 (ko) | 유기 전계 발광 소자 및 그 형성 방법 | |
| KR100667064B1 (ko) | 유기 전계 발광 소자 형성 방법 | |
| KR20080102665A (ko) | 박막 트랜지스터 및 이를 포함하는 표시장치 | |
| KR100825384B1 (ko) | 백색 유기 전계 발광 표시 장치 및 그 제조 방법 | |
| KR100635062B1 (ko) | 유기전계발광 표시장치 | |
| KR100579196B1 (ko) | 유기 전계 발광 소자 및 그 제조 방법 | |
| KR100943953B1 (ko) | 표시 장치의 제조방법 | |
| KR100685416B1 (ko) | 유기 전계 발광 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130102 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140102 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141231 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20151230 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180102 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190102 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20191223 Year of fee payment: 14 |