KR20030057408A - 발광장치 및 그 제조방법 - Google Patents

발광장치 및 그 제조방법 Download PDF

Info

Publication number
KR20030057408A
KR20030057408A KR1020020084828A KR20020084828A KR20030057408A KR 20030057408 A KR20030057408 A KR 20030057408A KR 1020020084828 A KR1020020084828 A KR 1020020084828A KR 20020084828 A KR20020084828 A KR 20020084828A KR 20030057408 A KR20030057408 A KR 20030057408A
Authority
KR
South Korea
Prior art keywords
insulating film
film
atomic
electrode
forming
Prior art date
Application number
KR1020020084828A
Other languages
English (en)
Other versions
KR100945468B1 (ko
Inventor
무라카미사토시
타카야마토루
아키모토켄고
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20030057408A publication Critical patent/KR20030057408A/ko
Application granted granted Critical
Publication of KR100945468B1 publication Critical patent/KR100945468B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/873Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/873Encapsulations
    • H10K59/8731Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은, TFT와 발광소자의 사이에 형성된 층간절연막에 포함되는 물과 산소에 의해 발광소자가 열화하는 것을 막는 구조를 갖는 발광장치를 제공한다. 기판 상에 형성된 TFT 위에 무기재료로 이루어진 무기절연막으로 제 1 절연막을 형성하고, 제 1 절연막 상에 유기재료로 이루어진 유기절연막으로 제 2 절연막을 형성하고, 제 2 절연막 상에 무기재료로 이루어진 무기절연막으로 제 3 절연막을 적층하여, 제 2 절연막으로부터 수분 및 산소의 방출을 막는 구조를 형성한다. 또한, 막형성시의 불량을 방지하기 위해서 콘택홀이 형성된 부분의 제 3 절연막의 일부만 제거한다. 그 후, 제 3 절연막 상에 양극, 유기화합물층 및 음극으로 이루어진 발광소자를 형성한다. 또한, 본원의 발광장치에서의 TFT와 발광소자는, 콘택홀에 형성된 배선을 통해 서로 접속되어 있다.

Description

발광장치 및 그 제조방법{LIGHT EMITTING DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은, 한 쌍의 전극사이에 유기 화합물을 포함하는 막(이하, "유기 화합물층"이라고 칭함)을 설치한 소자에 전계를 가함으로써, 형광 또는 인광이 얻어지는 발광소자를 사용한 발광장치 및 그 제조방법에 관한 것이다. 이때, 본 명세서에서의 발광장치란, 화상표시장치, 발광장치 또는 광원을 가리킨다. 또한, 발광장치에 커넥터, 예를 들면 FPC(Flexible printed circuit), TAB(Tape Automated Bonding) 테이프 또는 TCP(Tape Carrier Package)가 부착된 모듈, TAB 테이프나 TCP의 끝에 프린트 배선판이 설치된 모듈 및 유기발광장치에 COG(Chip On Glass)방식에 의해 IC(집적회로)가 직접 실장된 모듈도 모두 발광장치에 포함하는 것으로 한다.
최근, 기판 상에 TFT를 형성하는 기술이 대폭 진보하고, 액티브 매트릭스형표시장치로의 응용개발이 진행되고 있다. 특히, 폴리실리콘막을 사용한 TFT는, 종래의 비결정질 실리콘막을 사용한 TFT보다도 전계 효과 이동도(모빌리티라고도 한다)가 높기 때문에 고속동작이 가능하다.
이러한 액티브 매트릭스형 표시장치는, 동일 기판 상에 여러 가지 회로와 소자를 형성함으로써 제조비용의 감소, 표시장치의 소형화, 수율의 상승, 스루풋의 저감 등 여러 가지 이점을 얻을 수 있어서 주목받고 있다.
그 중에서도, 양극, 유기 화합물 및 음극으로 이루어진 발광소자를 매트릭스형으로 배치한 발광장치(이하, 액티브 매트릭스형 발광장치라고 부른다)는, 각 화소의 각각에 TFT로 이루어진 스위칭 소자(이하, 스위칭용 TFT라 한다)를 설치하고, 그 스위칭용 TFT에 의해서 전류를 제어하는 구동소자(이하, 전류제어용 TFT라 한다)를 동작시켜 발광소자를 발광시키는 것이다.
이때, 발광소자는, 전계를 가할 때 발광하는 소자이다. 그 발광기구는, 전극사이에 유기 화합물막을 삽입하여 전압을 인가하는 것에 의해, 음극으로부터 주입된 전자 및 양극으로부터 주입된 정공이 유기 화합물막 속에서 재결합하여, 여기상태의 분자(이하, 분자 여기자라고 한다)를 형성하고, 그 분자 여기자가 기저상태로 되돌아갈 때에 에너지를 방출해서 발광한다고 한다.
이러한 발광소자에서, 통상 유기 화합물층은 1㎛ 미만의 박막으로 형성된다. 또한, 발광소자는, 유기 화합물층 그 자체가 빛을 방출하는 자발광형의 소자이기 때문에, 종래의 액정디스플레이에 사용되고 있는 것과 같은 백라이트도 필요하지 않다. 따라서, 발광소자는 매우 박형경량으로 제조할 수 있는 것이 큰 이점이다.
이와 같은 박형경량, 고속응답성, 직류 저전압 구동 등의 특성으로부터, 발광소자는 차세대의 플랫 패널 디스플레이소자로서 주목되고 있다. 또한, 자발광형이고 시야각이 넓어서, 시감도도 비교적 양호하고, 전기기구의 표시화면에 사용하는 소자로서 유효하다고 생각되어지고 있다. 하지만, 이하의 점이 문제가 되고 있다.
통상, 기판 상에 TFT가 각 화소에 대하여 적어도 1개 또는 2개 설치된다.또한, TFT를 선택하여, 그 장치를 ON하기 위해서 소스 신호선 및 게이트 신호선이 형성된다. 그리고, TFT와 발광소자를 절연하기 위해서, TFT상에 산화실리콘 및 질화실리콘 등의 절연재료로 이루어진 층간절연막이 형성된다. 그리고, TFT의 두께는 0.2∼1㎛로 요철이 있기 때문에, 이것을 피하여 화소전극을 형성해야만 했다. 이때, 이러한 경우에는, 실질적으로 화소전극을 형성하는 영역이 작아지므로, 화소부의 개구율이 저하한다고 하는 문제가 있었다.
이에 대하여, 일본특개평 10-189252호 공보에는 다음 기술이 개시되어 있다. 스핀코팅법에 의해 형성한 폴리아미드 코팅막이나, 실리카에 폴리머코팅을 행한 후, 에치백법에 의해 형성된 막을 사용하여 TFT 상에 층간절연막을 형성하여서 평탄화를 행한다. 또한, 그 위에 발광소자를 형성하여서, 발광장치의 개구율을 향상시킨다.
그런데, 이러한 발광장치는, 기판 상에 형성된 TFT와 층간절연막을 통해 전기적으로 접속되는 구조를 가진다. 이때, 층간절연막을 형성하는 재료로서는, 산화실리콘, 질화실리콘, 산화질화실리콘(silicon oxynitride)이라는 실리콘을 포함하는 무기재료, 또는 폴리이미드, 폴리아미드, 아크릴이라는 유기수지 등의 유기재료로 형성된다.
무기재료는, 산소와 수분을 투과시키지 않는 특성을 갖지만, 막두께가 두껍게 되면 크랙을 발생시키는 등의 결점을 가진다.
이에 반해, 유기재료는, 막두께를 두껍게 형성할 수 있음과 동시에, 평탄성이 우수하기 때문에 TFT 상을 평탄화하기 위한 막으로서는 대단히 적합하다. 하지만, 산소를 투과하고, 수분을 투과 또는 흡수한다고 하는 결점을 가지고 있다.
이때, 발광소자를 형성하는 유기 화합물층은, 산소와 수분에 대단히 약하기 때문에, 쉽게 열화한다. 산소와 물은 발광소자의 열화의 원인이 되어 다크 스폿(dark spot) 또는 발광장치의 열화의 원인이 된다.
또한, 유기재료로 이루어진 제 2 층간절연막과, 무기재료로 이루어진 제 3 층간절연막을 적층한 경우에, 적층막을 패터닝하는데 기술적인 어려움이 있다. 구체적으로는, 콘택홀의 단부에서, 제 1 층간절연막과 제 2 층간절연막이 겹치고 그 단면이 노출되어 있는 부분에서, 제 3 층간절연막이 막박리(필링(peeling))를 일으킨다는 문제가 있다. 상기 콘택홀은, 상기 적층막을 형성하고서, TFT와 발광소자의 전극을 접속하는 배선형성을 위한 것이다.
그래서, 본 발명에서는, TFT와 발광소자의 사이에 형성되는 층간절연막에 포함되는 물과 산소에 의해 발광소자가 열화하는 것을 막는 구조를 제공함과 동시에,무기재료로 이루어진 절연막과 유기재료로 이루어진 절연막을 적층했을 때에 생기는 문제를 해결하는 것을 목적으로 한다.
도 1은 본 발명의 발광장치의 소자구조를 설명하는 도면,
도 2는 본 발명의 발광장치의 소자구조를 설명하는 도면,
도 3은 본 발명의 발광장치의 소자구조를 설명하는 도면,
도 4는 본 발명의 발광장치의 소자구조를 설명하는 도면,
도 5는 본 발명의 발광장치의 제조공정을 설명하는 도면,
도 6은 본 발명의 발광장치의 제조공정을 설명하는 도면,
도 7은 본 발명의 발광장치의 소자구조를 설명하는 도면,
도 8은 본 발명에 사용할 수 있는 화소부의 구성을 설명하는 도면,
도 9는 본 발명의 발광장치의 외관을 설명하는 도면,
도 10은 전기기구의 일례를 도시한 도면.
*도면의 주요 부분에 대한 부호의 설명*
101 : 기판102 : 채널형성영역
103 : 소스영역104 : 드레인 영역
105 : 게이트 절연막106 : 게이트전극
108 : 제 1 층간절연막109 : 제 2 층간절연막
110 : 제 3 층간절연막111 : 제 1 전극
112∼115 : 배선116, 119 : 절연층
117 : 제 2 전극118 : 발광소자
120 : 유기 화합물층201 : 스위칭용 TFT
202 : 전류제어용 TFT
본 발명에서는, 기판 상에 형성된 TFT의 위에 무기재료로 이루어진 무기절연막으로 제 1 절연막을 형성하고, 제 1 절연막 상에 유기재료로 이루어진 유기절연막으로 제 2 절연막을 형성하고, 제 2 절연막 상에 무기재료로 이루어진 무기절연막으로 제 3 절연막을 형성하고, 제 3 절연막 상에 양극, 유기 화합물층 및 음극으로 이루어진 발광소자를 형성하는 것을 특징으로 한다.
또한, 본 발명에서는 제 2 절연막과 제 3 절연막을 적층하여, 제 2 절연막에서의 수분 및 산소의 방출을 막는 구조로 할 뿐만 아니라, 콘택홀이 형성되는 부분에는, 제 3 절연막이 형성되지 않는 구조로 하는 것을 특징으로 한다.
구체적으로는, 위 구조는 다음과 같이 얻어진다: 제 1 절연막, 제 2 절연막 및 제 3 절연막을 적층하여 형성한 후, 발광소자의 제 1 전극이 되는 도전막을 형성하고, 도전막을 패터닝하여 제 1 전극을 형성함과 동시에, 제 3 절연막도 부분적으로 식각하고, 식각에 의해 표면이 노출되어 있는 제 2 절연막, 제 1 절연막, 게이트 절연막에 콘택홀이 형성된다.
본 발명에서 개시된 발명의 구성은, 절연표면상에 형성된 TFT와, 상기 TFT 상에 형성된 무기재료로 이루어진 제 1 절연막과, 상기 제 1 절연막 상에 형성된 유기재료로 이루어진 제 2 절연막과, 제 1 전극, 유기 화합물층 및 제 2 전극으로이루어진 발광소자를 갖는 발광장치에 있어서, 상기 제 1 전극과 겹치는 위치에 무기재료로 이루어진 제 3 절연막을 갖는 것을 특징으로 하는 발광장치이다.
또한, 본 발명의 다른 구성은, 절연표면상에 형성된 TFT와, 상기 TFT 상에 형성된 무기재료로 이루어진 제 1 절연막과, 상기 제 1 절연막 상에 형성된 유기재료로 이루어진 제 2 절연막과, 상기 제 1 절연막과 상기 제 2 절연막에 형성된 콘택홀과, 제 1 전극, 유기 화합물층 및 제 2 전극으로 이루어진 발광소자와, 상기 제 2 절연막과 상기 제 1 전극 사이에 삽입되고, 또한 상기 제 1 전극과 겹치는 위치에 형성된 무기재료로 이루어진 제 3 절연막을 갖는 발광장치에 있어서, 상기 TFT는, 상기 콘택홀에 형성된 배선을 통해 상기 제 1 전극과 전기적으로 접속되는 것을 특징으로 하는 발광장치이다.
또한, 본 발명의 또 다른 구성은, 절연표면상에 형성된 TFT와, 상기 TFT 상에 형성된 무기재료로 이루어진 제 1 절연막과, 상기 제 1 절연막 상에 형성된 유기재료로 이루어진 제 2 절연막과, 상기 TFT가 갖는 게이트 절연막, 상기 제 1 절연막 및 상기 제 2 절연막에 형성된 콘택홀과, 제 1 전극, 유기 화합물층 및 제 2 전극으로 이루어진 발광소자와, 상기 제 2 절연막과 상기 제 1 전극 사이에 삽입되고, 또한 상기 제 1 전극과 겹치는 위치에 형성된 무기재료로 이루어진 제 3 절연막을 갖는 발광장치에 있어서, 상기 콘택홀에, 상기 제 1 절연막, 상기 제 2 절연막 및 게이트 절연막과 접하여 형성된 배선을 가지고, 상기 배선은, 상기 TFT와 상기 제 1 전극을 전기적으로 접속하는 것을 특징으로 하는 발광장치이다.
이때, 상기 각 구성에 있어서, 무기재료로서는, 질화산화실리콘막, 질화실리콘막을 사용할 수 있고, 그 막의 실리콘 함유비율이 25.0 atomic% 이상 및 35.0 atomic% 이하이며, 그 막의 질소 함유비율이 35.0 atomic% 이상 65.0 atomic% 이하인 것이 바람직하다. 이때, 산화실리콘막을 사용할 수도 있지만, 알칼리금속 등의 블록킹성 면을 고려하면 질화산화실리콘막 또는 질화실리콘막을 사용하는 것이 바람직하다.
이때, 상기 각 구성에 있어서, 유기재료로서는, 열경화형 또는 광경화형의 유기수지재료를 사용할 수 있고, 아크릴, 폴리이미드, 폴리아미드, 폴리이미드아미드 및 BCB(벤조시클로부텐) 등을 사용할 수 있다.
또한, 본 발명의 또 다른 구성은, 절연표면 상에 TFT를 형성하고, 상기 TFT 상에 무기재료로 이루어진 제 1 절연막을 형성하고, 상기 제 1 절연막 상에 도포법에 의해 유기재료로 이루어진 제 2 절연막을 형성하고, 상기 제 2 절연막 상에 스퍼터링법에 의해 무기재료로 이루어진 제 3 절연막을 형성하고, 상기 제 3 절연막 상에 발광소자의 제 1 전극이 되는 도전막을 형성하고, 마스크를 사용한 제 1 식각에 의해, 상기 도전막으로부터 제 1 전극을 형성하고, 제 2 식각에 의해 상기 제 1 전극과 겹치는 부분을 남기고 상기 제 3 절연막을 제거하는 것을 특징으로 하는 발광장치의 제조방법이다.
또한, 본 발명의 또 다른 구성은, 절연표면상에 TFT를 형성하고, 상기 TFT 상에 무기재료로 이루어진 제 1 절연막을 형성하고, 상기 제 1 절연막 상에 도포법에 의해 유기재료로 이루어진 제 2 절연막을 형성하고, 상기 제 2 절연막 상에 스퍼터링법에 의해 무기재료로 이루어진 제 3 절연막을 형성하고, 상기 제 3 절연막상에 발광소자의 제 1 전극이 되는 도전막을 형성하고, 마스크를 사용한 제 1 식각에 의해, 상기 도전막으로부터 제 1 전극을 형성하고, 제 2 식각에 의해 상기 제 1 전극과 겹치는 부분을 남기고 상기 제 3 절연막을 제거하며, 상기 제 1 절연막, 상기 제 2 절연막 및 상기 TFT가 갖는 게이트 절연막에, 콘택홀을 형성하고, 상기 콘택홀에 배선을 형성하고, 상기 배선을 상기 TFT 및 상기 제 1 전극과 접하여 형성하고, 상기 제 1 전극 상에 유기 화합물층을 형성하고, 상기 유기 화합물층 상에 발광소자의 제 2 전극을 형성하는 것을 특징으로 하는 발광장치의 제조방법이다.
상기 각 구성에 있어서, 무기재료의 막형성법으로서, 스퍼터링법, 반응성 스퍼터링법, 이온빔 스퍼터링법, ECR(전자 사이클로트론 공명) 스퍼터링법, 이온화 증착법 등의 기상 막형성법을 사용할 수 있다. 이때, 이들 막형성법은, 어느 것이나 물리적으로 원자 또는 분자를 기판 상에 피착시키는 방법이다. 이 때문에, 이전에 형성되어 있는 유기재료로 이루어진 층간절연막과 거의 반응하지 않고, 화학적으로 변질시켜 버릴 우려가 없다. 또한, 이 방법은, 실온∼300℃의 온도범위에서도 치밀한 막을 형성할 수 있다는 특징이 있다. 그리고, 이 막은, 산소와 수분을 방출하는 것을 방지하는 특징이 있다.
상술한 스퍼터링법중 하나를 사용하면, 투광성이 만족스럽고 실리콘 또는 질소를 주로 포함하는 무기 절연막은, 실온∼300℃의 범위의 기판 온도에서 형성될 수 있다. 유기재료로 형성된 층간절연막과, 양극, 음극 및 유기화합물층으로 이루어진 발광소자 사이에 무기 절연막이 삽입된다. 이것은, 유기재료로 형성된 층간절연막이 산소와 수분을 방출하는 것을 방지하기 때문에, 발광소자의 열화를 피할 수있다.
이때, 상기 실리콘 및 질소를 주성분으로 하는 무기 절연막을 스퍼터링법에 의해 형성하는 경우에는, 실리콘을 주성분으로 하는 타겟을 사용하고, 스퍼터링 가스로서, 아르곤, 질소, 산소, 질소 산화물을 사용하여 형성한다. 이때, 상기 실리콘 및 질소를 주성분으로 하는 무기 절연막은, 막 형성시의 가스유량에 따라 질소와 산소의 조성비가 변한다. 그래서, 본 명세서에서는, 상기 조성비에서, 실리콘 이외의 주성분이 질소인 막을 질화실리콘막이라고 부르고, 한편, 상기 조성비에서, 실리콘 이외의 주성분이 산소 및 질소인 막을 산화질화실리콘막이라고 부른다.
또한, 상기 실리콘 및 질소를 주성분으로 하는 무기 절연막을 상기 스퍼터링법에 의해 형성하는 경우에는, 실리콘을 타겟으로 해서, 비활성 가스와 질소를 함유하는 가스를 사용하여 막을 형성함으로써, 그 막의 실리콘 함유비율이 25.0 atomic% 이상 35.0 atomic% 이하이고, 그 막의 질소 함유비율이 35.0 atomic% 이상 65.0 atomic% 이하인 막을 형성할 수 있다.
이상의 공정에서는, 기판을 300℃ 이상으로 가열하는 경우가 없기 때문에, 수지기판, 또는 플렉시블(플라스틱) 기판 상에 TFT를 형성하는 경우에도 똑같이 적용할 수 있다.
또한, 상기 각 구성에 있어서, 무기재료로 이루어진 무기 절연막을 형성한 후, 무기 절연막 상에 투명도전막을 형성하고, 이것을 포토리소그래피에 의해 마스크를 형성하고, 제 1 식각을 행하는 것에 의해 제 1 전극이 형성된다. 또한, 마스크를 제거하지 않고 제 2 식각을 행하는 것에 의해 마스크와 겹치지 않는 위치에있는 무기 절연막이 식각된다. 이때, 식각방법으로서는, 습식식각법과 건식식각법이 있지만, 본 발명에서는, 제 1 식각에는 습식식각법을 사용하고, 제 2 식각에는 건식식각법을 사용한다.
본 발명의 발광장치로부터 얻어진 발광은, 단일항 여기상태 또는 3중항 여기상태 중 어느 한쪽, 또는 그 양자에 의한 발광을 포함한다.
[발명의 실시예]
(실시예 1)
본 발명의 실시예에 대해서 도 1을 참조하여 설명한다. 이때, 도 1에는, 본 발명에서 발광장치의 화소부에 형성되는 발광소자의 단면구조를 나타낸다. 또한, 여기서 나타내는 발광소자는, 유기 화합물층에서 생긴 빛을 기판측(이하에 나타낸, 제 1 전극측)으로부터 추출하는 구조(소위, 하방 출사형)의 경우에 관해서 설명한다.
도 1에서, 기판(101) 상에 박막 트랜지스터(TFT)가 형성되어 있다. 이때, 여기서는, 발광소자(118)의 제 1 전극(111)과 전기적으로 접속되고, 발광소자(118)에 공급되는 전류를 제어하는 기능을 가지는 전류제어용 TFT(202)와, 전류제어용 TFT(202)의 게이트 전극(106)에 인가되는 비디오 신호를 제어하기 위한 스위칭용 TFT(201)를 나타내고 있다. 본 실시예의 경우에는, 전류제어용 TFT(202)는, p 채널형 TFT로 형성되고, 스위칭용 TFT(201)은, n 채널형 TFT로 형성되어 있다.
기판(101)으로서는, 투광성을 가지는 기판으로서 유리기판을 사용하지만, 석영기판이나 수지기판, 또는 플렉시블 기판재료(플라스틱)를 사용해도 된다. 또한, 각 TFT의 활성층은, 적어도 채널형성영역(102), 소스영역(103), 드레인 영역(104)을 구비하고 있다.
또한, 각 TFT의 활성층은, 게이트 절연막(105)으로 덮어지고, 게이트 절연막(105)을 통해 채널형성영역(102)과 겹치는 게이트 전극(106)이 형성되어 있다. 또한, 게이트 전극(106)을 덮는 제 1 층간절연막(108)이 설치되고, 그 제 1 층간절연막(108) 상에 제 2 층간절연막(109)이 형성되고, 또한, 제 2 층간절연막(109) 상에 제 3 층간절연막(110)이 형성되어 있다.
이때, 제 1 층간절연막(108)은, 산화실리콘, 질화실리콘, 질화산화실리콘 및 도포된 실리콘산화막(SOG:Spin On Glass) 등의 실리콘을 포함하는 무기재료에 의해 형성되고, 제 2 층간절연막(109)은, 폴리이미드, 폴리아미드, 아크릴(감광성 아크릴을 포함한다) 또는 BCB(벤조시클로부텐) 등의 유기재료를 사용하여 형성된다. 또한, 제 3 층간절연막(110)은, 산화실리콘, 질화실리콘, 질화산화실리콘 또는 SOG 등의 실리콘을 포함하는 무기재료로 형성된다.
그리고, 제 3 층간절연막(110)을 형성한 후, 투명도전막을 형성하고, 이것을 패터닝함에 의해 광 추출전극인 제 1 전극(111)이 형성된다.
이때, 본 실시예에서는 제 1 전극(111)을 양극으로서 기능하는 전극으로 하기 때문에, 여기서 사용하는 투명도전막으로서는, 일함수가 4.5eV 이상인 일함수가 큰 재료를 사용한다. 구체적으로는, 산화인듐주석(ITO:indium tin oxide)막, 산화인듐에 2∼20[%]의 산화아연(ZnO)을 혼합한 (IZO:indium zinc oxide)막 등의 투광성 도전막 이외에, 금(Au), 백금(Pt), 니켈(Ni), 텅스텐(W), 티타늄(Ti) 등 장주기형 주기표에서 3∼11족에 속하는 원소를 도전성 재료로서 사용할 수 있다.
한편, 후에 형성되는 제 2 전극이 광 추출전극이 되는 경우에는, 제 1 전극(111)을 투광성의 양극재료로 형성한다. 이 경우에는, 금(Au), 백금(Pt), 니켈(Ni), 텅스텐(W), 티타늄(Ti) 등의 장주기형 주기표에서 3∼11족에 속하는 원소를 가시광에 대한 투과율이 10% 이하로 되도록 하는 막두께로 형성함으로써 사용할 수 있다.
이때, 제 3 층간절연막(110) 및 투명도전막(120)이 형성된 상태를 도 2a에 나타낸다. 또한, 도 1과 동일한 소자에 관해서는, 공통의 부호를 사용하기로 한다.
다음에, 투명도전막(120) 상에 포토리소그래피에 의해 마스크(121)를 형성하고, 투명도전막(120)을 식각한다. 이때, 투명도전막(120)의 식각에는 습식식각법을 사용한다. 이에 따라, 제 1 전극(111)이 패터닝에 의해 형성된다(도 2b).
마스크(121)를 제거하지 않고 건식식각법에 의해, 제 3 층간절연막(110)을 식각한다. 이때, 마스크(121)로 덮여지고, 제 1 전극(111)과 겹치는 위치에 형성되어 있는 제 3 층간절연막(110)은 식각되지 않고 남으며, 그 이외의 부분이 식각된다(도 2c).
마스크(121)를 제거한 후, 제 2 층간절연막(109), 제 1 층간절연막(108) 및 게이트절연막(105)에 각 TFT의 소스 또는 드레인에 도달하는 콘택홀을 형성한다. 그리고, 콘택홀 형성 후에 각 TFT의 소스영역 또는 드레인영역을 전기적으로 접속하는 배선(112∼115)이 형성된다(도 2d).
이러한 공정을 거쳐, 도 1에 나타낸 것과 같은 구조의 제 3 층간절연막(110)을 제 2 층간절연막(109)과 제 1 전극(111)의 사이에 형성함으로써, 유기재료로 이루어진 제 2 층간절연막(109)으로부터 수분과 산소가 발광소자(118)측으로 방출되는 것을 무기재료로 이루어진 제 3 층간절연막(110)에 의해 막을 수 있음과 동시에, 제 3 층간절연막이 제거된 제 1 층간절연막 및 제 2 층간절연막에서, 각 TFT의 소스영역 또는 드레인영역에 도달하는 콘택홀이 형성된다. 이 때문에, 제 2 층간절연막과 제 3 층간절연막이 적층부분에 콘택홀이 형성된 경우에 문제가 되는 막박리를 막을 수 있다.
이때, 제 1 전극(111)은, 배선(114)을 통해 전류제어용 TFT(202)의 드레인영역(104)과 접속되어 있고, 전류제어용 TFT(202)로부터 제 1 전극(111)으로 공급되는 전류값에 의해 발광소자(118)에서의 발광휘도가 제어된다.
또한, 도 1에 나타낸 바와 같이, 제 1 전극(111)의 단부 및 배선(112∼115)은 절연층(116)으로 덮여 있다. 이때, 절연층(116)을 형성하는 재료로서는, 산화실리콘, 질화실리콘, 질화산화실리콘 및 도포된 실리콘산화막(SOG:Spin On Glass) 등의 실리콘을 포함하는 무기재료 외에, 폴리이미드, 폴리아미드, 아크릴(감광성 아크릴 포함) 또는 BCB(벤조시클로부텐)라고 하는 유기재료로 이루어진 절연막을 사용한다. 이때, 막두께는 0.1∼2μm로 형성할 수 있다. 특히 산화실리콘, 질화실리콘 또는 질화산화실리콘 등의 실리콘을 포함하는 재료로 형성된 경우에는, 상기 절연층(116)은 0.1∼0.3μm의 두께를 갖는 것이 바람직하다.
그리고, 이 절연막의 제 1 전극(111)과 겹치는 위치에 개구부를 형성하여,절연층(116)이 형성되어, 절연층(119)을 얻는다.
또한, 제 1 전극(111)(양극)상에는 유기 화합물층(120)이 형성되어 있고, 유기 화합물층(120)상에 형성된 제 1 전극(111), 유기 화합물층(120) 및 제 2 전극(음극)(117)으로 발광소자(118)가 형성된다. 이때, 유기 화합물층(120)을 형성하는 재료로서는, 저분자계의 재료이어도 되고, 고분자계의 재료이어도 된다. 또한, 제 2 전극(음극)(117)에 사용하는 일함수가 작은(구체적으로는, 일함수가 3.8eV이하)재료로서는, 주기표 1족 또는 2족에 속하는 원소, 즉 알칼리금속 및 알칼리토류 금속, 및 이들을 포함하는 합금이나 화합물 외, 희토류 금속을 포함하는 천이금속을 사용할 수 있다. 제 2 전극(음극)(117)은, 증착법 또는 스퍼터링법에 의해 형성할 수 있다.
본 실시예 1에서, 제 1 전극(111)에 양극이 되는 투명도전막을 사용하고 나서, 유기 화합물층(120)에서의 캐리어의 재결합에 의해 생긴 빛이, 제 1 전극(111)측으로부터 출사되는 구조가 된다. 이때, 제 2 전극(117)은, 차광성의 재료에 의해 형성되는 것이 바람직하다.
또한, 본 실시예에서는, 유기 화합물층(120)과 제 2 전극(117)과의 계면에 버퍼층(도시하지 않음)을 설치한 구조로 한다. 또한, 버퍼층을 형성하는 재료로서는, 플루오르화바륨(BaF2), 플루오르화칼슘(CaF2), 플루오르화세슘(CsF) 등을 사용할 수 있지만, 막두께를 1nm 정도로 형성할 필요가 있다. 그 외에도 세슘(Cs), 바륨(Ba), 칼슘(Ca), 마그네슘합금(Mg:Ag) 및 란타노이드계의 재료를 사용할 수 있다. 여기서는, 플루오르화바륨(BaF2)을 1nm의 막두께로 막형성하여 버퍼층을 형성한다. 그리고, 버퍼층 상에 제 2 전극(117)이 되는 Al을 100nm의 막두께로 막형성한다. 이때, 본 실시예에서는, 버퍼층을 제 2 전극(117)에 포함시킨다.
이상에 의해, 제 1 전극(111), 유기 화합물층(120) 및 제 2 전극(117)으로 이루어진 발광소자(118)를 갖는 발광장치를 형성할 수 있다.
(실시예 2)
다음에, 본 실시예 2에서는, 도 3a∼도 6c를 참조하여 동일기판 상에 화소부와, 화소부의 주변에 설치하는 구동회로의 TFT(n채널형 TFT 및 p채널형 TFT)을 동시에 제조하는 방법에 대해서 상세히 설명한다.
우선, 기판(600)상에 하지절연막(601)을 형성하고, 결정구조를 갖는 제 1 반도체막을 얻은 후, 원하는 형상으로 식각처리하여 섬 형상으로 분리된 반도체층(602∼605)을 형성한다.
기판(600)으로서는, 유리기판, 석영기판 또는 세라믹기판 등을 사용할 수 있다. 또한, 하지절연막(601)으로서는, 플라즈마 CVD법으로 막형성온도 400℃, 원료가스 SiH4, NH3, N2O로 제조되는 산화질화실리콘막(601a)을 50nm(바람직하게는 10∼200nm)형성한다. 이어서, 플라즈마 CVD법으로 막형성온도 400℃, 원료가스 SiH4, N2O로 제조되는 산화질화실리콘막(601b)을 100nm(바람직하게는 50∼200nm)의 두께로 적층형성한다. 그 후, 플라즈마 CVD 법으로 막형성온도 300℃, 막형성가스SiH4로 비정질구조를 갖는 반도체막(여기서는 비결정질 실리콘막)을 54nm의 두께(바람직하게는 25∼80nm)로 형성한다.
본 실시예에서는 하지막(601)을 2층 구조로서 나타내었지만, 상기 절연막의 단층막 또는 2층 이상 적층시킨 구조로 형성해도 된다. 또한, 반도체막의 재료에 한정은 없지만, 바람직하게는 실리콘 또는 실리콘게르마늄(SiXGe1-X(X=0.0001∼0.02))합금 등을 사용하고, 공지한 수단(스퍼터링법, LPCVD법, 또는 플라즈마 CVD 법 등)으로 형성하여도 된다.
이어서, 비정질구조를 갖는 반도체막을 결정화시켜 결정구조를 갖는 반도체막을 형성한다. 이때, 여기서의 결정화로서는, 공지한 결정화 기술, 예를 들면 고상성장법이나 레이저결정화법을 사용할 수 있다.
이때, 레이저결정화를 행하는 경우에는, 펄스발진형 또는 연속발진형의 엑시머레이저나 YAG레이저, YVO4레이저 또는 YLF레이저를 사용할 수 있다. YAG레이저, YVO4레이저 또는 YLF레이저를 사용하는 경우에는, 그 제 2 고조파∼제 4 고조파를 이용한다. 이들 레이저를 사용하는 경우에는, 레이저발진기로부터 방출된 레이저광을 광학계에서 선형으로 집광하여 반도체막에 조사하는 방법을 사용하여도 된다. 결정화의 조건은, 실시자가 적절히 선택하여도 된다.
그 밖의 결정화법으로서, 니켈 등의 반도체 결정화에 대하여 촉매작용이 있는 금속원소를 첨가하여 결정화시켜도 된다. 예를 들면, 니켈을 함유하는 용액을 비정질 실리콘막 상에 유지시킨 후, 탈수소화(500℃, 1시간)를 계속하여열결정화(550℃, 4시간)를 행하고, 결정성을 더 향상시키기 위해서 YAG레이저, YVO4레이저, YLF레이저로부터 선택된 연속발진 레이저광의 제 2 고조파를 조사한다.
계속해서, 얻어진 결정구조를 갖는 실리콘막(폴리실리콘막이라고도 칭함)의 표면에 레지스트 마스크를 형성하고, 원하는 형상으로 식각처리하여 섬 형상으로 분리된 반도체층(602∼605)을 형성한다. 반도체층을 형성한 후, 레지스트 마스크를 제거한다.
또한, 반도체층을 형성한 후, TFT의 임계값(Vth)을 제어하기 위해서 p형 또는 n형 도전성을 부여하는 불순물원소를 첨가해도 된다. 이때, 반도체에 대하여 p형 도전성을 부여하는 불순물원소에는, 붕소(B), 알루미늄(Al), 갈륨(Ga) 등 주기율 제 13족 원소가 알려져 있다. 이때, 반도체에 대해 n형 도전성을 부여하는 불순물원소로서는 주기율 15족에 속하는 원소, 전형적으로는 인(P) 또는 비소(As)가 알려져 있다.
이어서, 반도체층(602∼605)을 덮는 게이트절연막(607)을 형성한다. 게이트절연막(607)은 플라즈마 CVD 법이나 스퍼터링법으로, 산화실리콘 또는 산화질화실리콘 등의 무기절연체 재료를 사용하여 형성하고, 그 두께를 40∼150nm으로서 실리콘을 포함하는 절연막으로 형성한다. 물론, 이 게이트절연막은, 실리콘을 포함하는 절연막을 단층 혹은 적층구조로서 사용할 수 있다.
이어서, 도 3a에 나타낸 바와 같이, 게이트절연막(607) 상에 막두께 20∼100nm의 제 1 도전막(608)과, 막두께 100∼400nm의 제 2 도전막(609)을 적층형성한다. 본 실시예에서는, 게이트절연막(607)상에 막두께 30nm의 질화탄탈막, 막두께370nm의 텅스텐막을 순차적으로 적층한다.
제 1 도전막 및 제 2 도전막을 형성하는 도전성재료로서는 Ta, W, Ti, Mo, Al, Cu로부터 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금재료 또는 화합물재료로 형성한다. 이때, 제 1 도전막 및 제 2 도전막으로 인 등의 불순물원소를 도핑한 다결정실리콘막으로 대표되는 반도체막이나, Ag-Pd-Cu 합금막을 사용해도 된다.
다음에, 도 3b에 나타낸 바와 같이, 광 노광공정에 의해 레지스트 마스크(610∼613)를 형성하고, 게이트전극 및 배선을 형성하기 위한 제 1 식각처리를 행한다. 제 1 식각처리는 제 1 및 제 2 식각조건으로 한다. 식각에는 ICP(Inductively Coupled Plasma:유도결합형 플라즈마)식각법을 사용하여도 된다. ICP 식각법을 사용하여, 식각조건(코일형의 전극으로 인가되는 전력량, 기판측의 전극에 인가되는 전력량, 기판측의 전극온도 등)을 적절히 조절함으로써 원하는 테이퍼 형상으로 막을 식각할 수 있다. 이때, 식각용 가스로서는, Cl2, BCl3, SiCl4또는 CCl4등을 대표로 하는 염소계 가스 또는 CF4, SF6또는 NF3등을 대표로 하는 불소계 가스 또는 O2를 적절히 사용할 수 있다.
본 실시예에서는, 기판측(시료스테이지)에도 150W의 RF(13.56 MHz)전력을 투입하고, 실질적으로 부의 자기바이어스전압을 인가한다. 이때, 기판측의 전극면적사이즈는 12.5cm×12.5cm이고, 코일형의 전극면적 사이즈(여기에서는 코일이 설치된 석영원판)는 직경 25cm의 원판이다.
본 실시예에서는 제 1 식각조건으로서, ICP(Inductively Coupled Plasma) 식각법을 사용하고, 식각용 가스로 CF4, Cl2및 O2를 사용하며, 각각의 가스유량비를 25:25:10(sccm)으로 하고, 1Pa의 압력으로 코일형의 전극에 500W의 RF(13.56 MHz)전력을 투입하여 플라즈마를 생성하여 식각을 행한다. 기판측(시료스테이지)에도 150W의 RF(13.56 MHz)전력을 투입하고, 실질적으로 부의 자기바이어스전압을 인가한다. 이 제 1 식각조건에 의해 W막을 식각하여 제 1 도전층의 단부를 테이퍼 형상으로 한다.
이 후, 레지스트 마스크(610∼613)를 제거하지 않고 제 2 식각조건으로 바꾸고, 식각용 가스로 CF4와 Cl2를 사용하며, 각각의 가스유량비를 30:30(sccm)으로 하고, 1Pa의 압력으로 코일형의 전극에 500W의 RF(13.56 MHz)전력을 투입하여 플라즈마를 생성하여 약 30초 정도의 식각을 행하였다. 기판측(시료스테이지)에도 20W의 RF(13.56 MHz)전력을 투입하고, 실질적으로 부의 자기바이어스전압을 인가한다. CF4와 Cl2를 혼합한 제 2 식각조건에서는 W막 및 TaN막 모두 같은 정도로 식각된다.
이렇게 해서, 제 1 식각처리에 의해 제 1 도전층과 제 2 도전층으로 이루어진 제 1 형상의 도전층(615∼618)(제 1 도전층(615a∼618a)과 제 2 도전층(615b∼618b))을 형성한다. 게이트절연막이 되는 절연막(607)은, 10∼20nm 정도로 식각되고, 제 1 형상의 도전층(615∼618)으로 덮이지 않은 영역이 얇아진 게이트절연막(620)이 된다.
이어서, 레지스트 마스크를 제거하지 않고 제 2 식각처리를 행한다. 여기에서는, 식각용 가스로 SF6, Cl2및 O2를 사용하고, 각각의 가스유량비를 24:12:24(sccm)로 하고, 1.3Pa의 압력으로 코일형의 전극에 700W의 RF(13.56MHz)전력을 투입하여 플라즈마를 생성하여 식각을 행한다. 기판측(시료스테이지)에도 10W의 RF(13.56MHz)전력을 투입하고, 실질적으로 부의 자기바이어스전압을 인가한다.
이 제 2 식각처리에 의해 제 2 도전층(621b∼624b)을 형성한다. 한편, 제 1 도전층은 거의 식각되지 않고, 제 1 도전층(621a∼624a)이 된다. 이때, 제 1 도전층(621a∼624a)은 제 1 도전층(615a∼618a)과 거의 동일 사이즈이다.
계속해서, 레지스트 마스크를 제거한 후, 제 1 도핑처리를 하여 도 4a의 상태를 얻는다. 도핑처리는, 이온도핑법 또는 이온주입법으로 행하여도 된다. 이온도핑법의 조건은, 도우즈량을 6.0×1013atoms/cm2로 하고, 가속전압을 60∼100keV로서 행한다. n형 도전성을 부여하는 불순물원소로서, 전형적으로는 인(P) 또는 비소(As)를 사용한다. 이 경우, 제 1 도전층 및 제 2 도전층(621∼624)이 n형 도전성을 부여하는 불순물원소에 대한 마스크가 되고, 자기정합적으로 제 1 불순물영역(626∼629)이 형성된다. 제 1 불순물영역(626∼629)에는 1×1016∼1×1017/cm3의 농도범위에서 n형 도전성을 부여하는 불순물원소를 첨가한다. 여기에서는, 제 1 불순물영역과 같은 농도범위의 영역을 n--영역이라고도 부른다.
이어서, 도 4b에 나타낸 바와 같이, 레지스트 마스크(631∼633)를 형성하여제 2 도핑처리를 행한다. 마스크(631)는, 구동회로의 p채널형 TFT을 형성하는 반도체층의 채널형성영역 및 그 주변의 영역을 보호하는 마스크이다. 마스크(632)는, 화소부의 TFT를 형성하는 반도체층의 채널형성영역 및 그 주변 영역을 보호하는 마스크이다.
제 2 도핑처리에서의 이온도핑법의 조건은, 도우즈량을 3.0×1015atoms/cm2로 하고, 가속전압을 60∼100keV로서 인(P)을 도핑한다. 여기서는, 제 2 도전층(621b)을 마스크로서 각 반도체층에 불순물영역이 자기정합적으로 형성된다. 물론, 마스크(631∼633)로 덮인 영역에는 첨가되지 않는다. 이렇게 해서, 제 2 불순물영역(634, 635)과, 제 3 불순물영역(637)이 형성된다. 제 2 불순물영역(634, 635)에는 1×1020∼1×1021/cm3의 농도범위에서 n형 도전성을 부여하는 불순물원소가 첨가되어 있다. 여기서는, 제 2 불순물영역과 같은 농도범위의 영역을 n+영역이라고도 부른다.
또한, 제 3 불순물영역은 제 1 도전층에 의해 제 2 불순물영역보다도 저농도로 형성되고, 1×1018∼1×1019/cm3의 농도범위에서 n형 도전성을 부여하는 불순물원소를 첨가하는 것으로 한다. 이때, 제 3 불순물영역은, 테이퍼형상인 제 1 도전층의 부분을 통과시켜 도핑을 행하기 때문에, 테이퍼부의 단부를 향해 불순물 농도가 증가하는 농도경사를 가지고 있다. 여기서는, 제 3 불순물영역과 같은 농도범위의 영역을 n-영역이라고도 부른다. 또한, 마스크(632)로 덮인 영역은, 제 2 도핑처리에서 불순물원소가 첨가되지 않고, 제 1 불순물영역(638)이 된다.
이어서, 레지스트 마스크(631∼633)를 제거한 후, 새롭게 레지스트 마스크(639, 640)를 형성하여 도 4c에 나타낸 바와 같이 제 3 도핑처리를 행한다.
구동회로에서, 상기 제 3 도핑처리에 의해, p채널형 TFT을 형성하는 반도체층 및 저장용량을 형성하는 반도체층에 p형의 도전성을 부여하는 불순물원소가 첨가된 제 4 불순물영역(641, 642) 및 제 5 불순물영역(643, 644)을 형성한다.
또한, 제 4 불순물영역(641, 642)에는 1×1020∼1×1021/cm3의 농도범위에서 p형 도전성을 부여하는 불순물원소가 첨가되도록 한다. 또한, 제 4 불순물영역(641, 642)에는 이전 공정에서 인(P)이 첨가된 영역(n--영역)이지만, p형 도전성을 부여하는 불순물원소의 농도가 그 1.5∼3배 첨가되어 있고 도전형은 p형으로 되어 있다. 여기서는, 제 4 불순물영역과 같은 농도범위의 영역을 p+영역이라고도 부른다.
또한, 제 5 불순물영역(643, 644)은 제 2 도전층(125a)의 테이퍼부와 겹치는 영역에 형성되는 것이고, 1×1018∼1×1020/cm3의 농도범위에서 p형 도전성을 부여하는 불순물원소가 첨가되도록 한다. 여기서는, 제 5 불순물영역과 같은 농도범위의 영역을 p-영역이라고도 부른다.
이상까지의 공정에서 각각의 반도체층에 n형 또는 p형의 도전형을 갖는 불순물영역이 형성된다. 도전층(621∼624)은 TFT의 게이트전극이 된다.
이어서, 거의 전체면을 덮는 절연막을 형성한다. 본 실시예에서는, 무기재료로 이루어진 절연막을 형성하고, 이것을 제 1 층간절연막(645)이라고 부른다. 구체적으로는, 플라즈마 CVD법에 의해 막두께 100nm의 질화실리콘막을 형성한다. 물론, 이 절연막은 질화실리콘막으로 한정되는 것이 아니고, 다른 실리콘을 포함하는 절연막을 단층 또는 적층구조로서 사용해도 된다.
이어서, 각각의 반도체층에 첨가된 불순물원소를 활성화 처리하는 공정을 행한다. 이 활성화공정은, 램프광원을 사용한 급속 열 어닐링법(RTA법), 또는 YAG레이저 또는 엑시머레이저를 이면으로부터 조사하는 방법, 또는 퍼니스를 사용한 열처리, 또는 이들 방법 중 어느 하나와 조합한 방법에 의해서 행한다.
이어서, 열처리(300∼550℃로 1∼12시간의 열처리)를 행하고, 반도체층을 수소화하는 공정을 행한다(도 5a). 이 공정은 제 1 층간절연막(645)에 포함되는 수소에 의해 반도체층의 댕글링 본드를 종단하는 공정이다. 산화실리콘막으로 이루어진 게이트절연막(620)의 존재에 관계없이 반도체층을 수소화할 수 있다.
이어서, 제 1 층간절연막(645)상에 유기절연재료로 이루어진 제 2 층간절연막(646)을 형성한다. 본 실시예에서는, 도포법에 의해 아크릴로 이루어진 막을 1.0∼2.0μm의 막두께로 형성한다. 유기절연재료로서는, 아크릴, 폴리이미드, 폴리아미드, 폴리이미드아미드, BCB(벤조시클로부텐) 등을 사용할 수 있다.
이와 같이, 제 2 층간절연막(646)을 유기재료로 형성함으로써, 표면을 양호하게 평탄화 시킬 수 있다. 또한, 유기재료는, 일반적으로 유전율이 낮기 때문에, 기생용량을 감소할 수 있다. 그러나, 유기재료는, 흡습성이 있어 보호막으로서는적당하지 않다. 따라서, 본 실시예서처럼, 제 1 층간절연막(645)으로서 형성한 산화실리콘막, 산화질화실리콘막 또는 질화실리콘막을 조합하여 사용하여도 된다.
제 2 층간절연막(646)상에 무기재료로 이루어진 제 3 층간절연막(647)을 형성한다.
그 후, 스퍼터링법에 의해, 질화실리콘막 또는 산화질화실리콘막을 형성하고, 제 3 층간절연막(647)을 형성한다. 본 실시예에서는, 질화실리콘막을 막두께를 100nm로 형성하고 있다. 타겟은 실리콘을 사용하고, 스퍼터링 가스로 N2및 Ar를 사용하며, 각각의 가스 유량비를 20:20(sccm)으로 한다. 또한, 막형성시의 압력은 0.4Pa, 막형성 전력은 800W에서, 반경 6인치의 원형 타겟을 사용한다. 이때, 막형성 온도는 실온∼200℃ 정도로 할 수 있지만, 본 실시예에서는, 200℃에서 막을 형성한다.
다음으로, 제 3 층간절연막(647) 상에 투광성의 투명도전막(648)이 형성된다. 투명도전막(648)을 형성하는 재료로서는, 산화인듐주석(ITO)막이나 산화인듐에 2∼20[%]의 산화아연(ZnO)을 혼합한 투명도전막을 사용하여, 스퍼터링법에 의해 110nm의 막두께로 형성된다.
그리고, 투명도전막(648)상에 레지스트 마스크를 형성한 후, 이것을 산계(acid-based) 에쳔트를 사용한 습식식각법에 의해 식각하여 제 1 전극(649)을 형성한다.
게다가, 마스크를 제거하지 않은 상태에서, 건식식각법에 의해 제 3 층간절연막(647)을 식각한다. 이 경우의 식각조건으로서는, CF4, O2, He를 원료가스로 사용하고, 각각의 가스유량비를 60:40:35(sccm)로 하고, 기판측(시료스테이지)에 400W의 RF(13.56MHz)전력을 투입하고, 53.2Pa의 압력으로 코일형의 전극에 450W의 RF(13.56MHz)전력을 투입하여 플라즈마를 생성하고, 제 3 층간절연막(647)을 식각한다.
이상에 의해, 제 1 전극(649)과 겹쳐져 있는 부분을 제외하고 제 3 층간절연막(647)을 식각할 수 있으므로, 도 5c에 나타낸 바와 같이, 제 1 전극(649)과 겹쳐 있는 부분에만 제 3 층간절연막(647)을 갖는 구조를 형성할 수 있다.
그 후, 각각의 TFT가 갖는 소스영역 또는 드레인영역에 달하는 콘택홀을 형성한다. 이때, 콘택홀의 형성에는 건식식각법을 사용하여, 이하에 나타내는 조건으로 제 2 층간절연막(646), 제 1 층간절연막(645) 및 게이트절연막(620)을 식각함으로써 형성한다.
먼저, 제 2 층간절연막(646)을 식각한다. 이 경우의 식각조건으로서는, CF4, O2, He를 원료가스로 사용하고, 각각의 가스유량비를 5:95:40(sccm)으로 하며, 기판측(시료스테이지)에 500W의 RF(13.56MHz)전력을 투입하고, 66.5Pa의 압력으로 코일형의 전극에 450W의 RF(13.56MHz)전력을 투입하여 플라즈마를 생성하고, 제 2 층간절연막(646)을 식각한다.
이어서, 제 1 층간절연막(645)을 식각한다. 이 경우의 식각조건으로서는, CF4, O2, He를 원료가스로 사용하고, 각각의 가스유량비를 40:60:35(sccm)로 하고,기판측(시료스테이지)에 400W의 RF(13.56MHz)전력을 투입하고, 40Pa의 압력으로 코일형의 전극에 450W의 RF(13.56MHz)전력을 투입하여 플라즈마를 생성하고 제 1 층간절연막(645)을 식각한다.
게이트절연막(620)을 식각한다. 이 경우의 식각조건으로서는, CHF3을 원료가스로 사용하고, 각각의 가스유량비를 35(sccm)로 하여 게이트절연막(620)을 식각한다.
그 후, Al, Ti, Mo, W 등을 사용하여 배선을 형성한다. 이들 전극 및 화소전극의 재료는, Al 또는 Ag을 주성분으로 하는 막 또는 그들 적층막 등의 반사성이 뛰어난 재료를 사용하는 것이 바람직하다. 이렇게 해서, 배선(651∼658)이 형성된다(도 6a).
다음에, 유기재료로 이루어진 제 1 절연층(670)을 형성한다. 이때, 여기서는 제 1 절연층(670)을 형성하는 재료로서 감광성 아크릴막을 사용하지만, 폴리이미드, 폴리아미드, 아크릴 또는 BCB(벤조시클로부텐)라고 한 재료를 사용할 수도 있다.
구체적으로는, 감광성 아크릴막을 사용하여 스핀코팅법에 의해 막두께 1.45μm로 막형성한 후, 포토리소그래피법에 의해 패터닝을 행한 후에, 제 1 전극(양극)(649)과 겹치는 위치에 개구부를 형성하도록 식각처리를 행함으로써 제 1 절연층(670)을 형성한다(도 6b).
이때, 이 경우의 식각조건으로서는, CF4, O2, He를 원료가스로 사용하고, 각각의 가스유량비를 10:90:40(sccm)로 하여, 66.5Pa의 압력하에서 식각을 행한다.
다음으로, 무기재료로 이루어진 제 2 절연막(671)을 형성한다. 이때, 여기서는 제 2 절연막(671)을 형성하는 재료로서 질화실리콘으로 이루어진 막을 사용하고 있지만, 산화실리콘, 산화질화실리콘 또는 SOG라고 하는 실리콘을 포함하는 재료를 사용할 수도 있다.
구체적으로는, 스퍼터링법에 의해, 질화실리콘막을 막두께 100nm으로 형성한다. 타겟으로는 실리콘을 사용하고, 막형성 가스로 N2및 Ar를 원료가스로 사용하며, 각각의 가스 유량비를 20:20(sccm)으로 한다. 또한, 막형성시의 압력은 0.4Pa, 막형성 전력은 800W에서, 반경 6인치의 원형 타겟을 사용한다. 이때, 막형성온도는, 실온∼200℃ 정도로 행할 수 있지만, 본 실시예에서는, 200℃에서 막형성을 행한다. 그리고, 그 형성된 질화실리콘을 포토리소그래피법에 의해 패터닝을 행한 후에, 제 1 전극(양극)(649)과 겹치는 위치에 개구부를 형성하도록 식각처리를 행함으로써 제 2 절연막(671)을 형성한다(도 6b).
이때, 이 경우의 식각조건으로서는, CF4, O2, He를 원료가스로 사용하고, 각각의 가스유량비를 60:40:35(sccm)로 하여 53.2Pa의 압력하에서 식각을 행한다.
다음에, 제 2 절연막(671)의 개구부에 노출되어 있는 제 1 전극(양극)(649)상에 유기 화합물층(672)을 증착법에 의해 형성한다(도 6b).
여기서는, 1화소밖에 나타내지 않았지만, 본 실시예에서 화소부에 복수로 형성되는 각 화소에는 적색, 녹색, 청색의 3종류의 발광을 나타내는 유기 화합물층중 어느 하나가 형성되고, 풀 컬러화가 가능해지므로, 3종류의 발광색을 나타내는 유기 화합물층을 형성하는 유기 화합물의 조합에 관해서, 도 7a-도 7d에 의해 설명한다.
이때, 도 7a에 나타낸 발광소자는, 제 1 전극(양극)(701), 유기 화합물층(702) 및 제 2 전극(음극)(703)으로 이루어지고, 그 유기 화합물층(702)은, 정공수송층(704), 발광층(705), 블록킹층(706) 및 전자수송층(707)의 적층구조를 가지고 있고, 또한, 제 2 전극(703)은 유기 화합물층(702)(여기서는, 전자수송층(707))과 접하여 형성된 음극 버퍼층(708)을 가지고 있다. 이때, 적색발광을 나타낸 발광소자를 구성하는 재료 및 막두께에 관해서 도 7b에 나타낸다. 녹색발광을 나타낸 발광소자를 구성하는 재료 및 막두께에 관해서 도 7c에 나타낸다. 청색발광을 나타낸 발광소자를 구성하는 재료 및 막두께에 관해서 도 7d에 각각 나타낸다.
먼저, 적색발광을 나타낸 유기 화합물층을 형성한다. 구체적으로는, 먼저 형성된 제 1 전극(양극)(701)상에 정공수송층(704)으로서, 정공수송성의 유기 화합물인, 4, 4'-비스[N-(1-나프틸)-N-페닐-아미노]-비페닐(이하, α-NPD로 나타낸다)을 40nm의 막두께로 형성하고, 발광층(705)으로서, 발광성의 유기 화합물인, 2, 3, 7, 8, 12, 13, 17, 18-옥타에틸(octaethyl)-21H, 23H-포르피린-백금(이하, PtOEP로 나타낸다)을 호스트로 하는 유기 화합물(이하, 호스트재료로 나타낸다)인 4, 4'-디카바졸-비페닐(이하, CBP로 나타낸다)과 동시에, 공증착시켜 30nm의 막두께로 형성한다. 블록킹층(706)으로서, 블록킹성의 유기 화합물인, 바소큐프로인(이하, BCP로 나타낸다)을 10nm의 막두께로 형성한다. 전자수송층(707)으로서, 전자수송성의 유기 화합물인, 트리스(8-퀴노리노레이트)알루미늄(이하, Alq3으로 나타낸다)을 40nm의 막두께로 형성함으로써 적색발광의 유기 화합물층을 형성한다.
이때, 여기서는 적색발광의 유기 화합물층으로서, 5종류의 기능이 다른 유기 화합물을 사용하여 형성하는 경우에 관해서 설명하였다. 하지만, 본 발명은, 이것에 한정되는 것은 아니고, 적색발광을 나타낸 유기 화합물로서 공지의 재료를 사용할 수 있다.
다음에, 녹색발광을 나타낸 유기 화합물층을 형성한다. 구체적으로는, 미리 형성된 제 1 전극(양극)(701)상에 정공수송층(704)으로서, 정공수송성의 유기 화합물인, α-NPD를 40nm의 막두께로 형성한다. 발광층(705)으로서, 정공수송성의 호스트재료로서 CBP를 사용하여, 발광성의 유기 화합물인 트리스(2-페닐피리딘)이리듐(이하, Ir(ppy)3로 나타낸다)과 동시에, 공증착함으로써 300nm의 막두께로 형성한다. 블록킹층(706)으로서, 블록킹성의 유기 화합물인 BCP를 10nm의 막두께로 형성한다. 전자수송층(707)으로서, 전자수송성의 유기 화합물인, Alq3을 40nm의 막두께로 형성함으로써 녹색발광의 유기 화합물을 형성할 수 있다.
이때, 여기서는 녹색발광의 유기 화합물층으로서, 4종류의 기능이 다른 유기 화합물을 사용하여 형성하는 경우에 관해서 설명하였지만, 본 발명은 이것에 한정되는 것은 아니고, 녹색발광을 나타낸 유기 화합물로서 공지의 재료를 사용할 수 있다.
다음에, 청색발광을 나타낸 유기 화합물층을 형성한다. 구체적으로는, 미리형성된 제 1 전극(양극)(701)상에 발광층(705)으로서, 발광성 및 정공수송성의 유기 화합물인, α-NPD를 40nm의 막두께로 형성한다. 블록킹층(706)으로서, 블록킹성의 유기 화합물인, BCP를 10nm의 막두께로 형성한다. 전자수송층(707)으로서, 전자수송성의 유기 화합물인, Alq3을 40nm의 막두께로 형성함으로써 청색발광의 유기 화합물층을 형성할 수 있다.
이때, 여기서는 청색발광의 유기 화합물층으로서, 3종류의 기능이 다른 유기 화합물을 사용하여 형성하는 경우에 관해서 설명하였지만, 본 발명은 이것에 한정되는 것은 아니고, 청색발광을 나타낸 유기 화합물로서 공지의 재료를 사용할 수 있다.
이상에서 나타낸 유기 화합물을 제 1 전극(양극)상에 형성함으로써, 화소부에서, 적색발광, 녹색발광 및 청색발광을 나타낸 유기 화합물층을 형성할 수 있다.
다음에, 도 6c에 나타낸 바와 같이, 유기 화합물층(672) 및 제 2 절연막(671)을 덮어, 제 2 전극(음극)(673)을 형성한다. 이때, 본 실시예에서 제 2 전극(673)은, 전자의 주입성을 향상시키기 위해서 일함수가 작은 재료로 형성하는 것이 바람직하다. 이때, 본 실시예에서, 유기 화합물층(672)과 접하여 형성되는 플루오르화칼슘(CaF2) 또는 플루오르화바륨(BaF2)으로 형성된 음극 버퍼층(도시하지 않음)과 알루미늄으로 이루어진 도전막을 적층함으로써 제 2 전극(음극)(672)을 형성한다. 이때, 본 실시예에서는, 음극 버퍼층으로서 플루오르화칼슘으로 이루어진 막을 1nm의 막두께로 형성하고, 그 위에 알루미늄막을 100nm의 두께로 형성함으로써, 제 2 전극(음극)(672)을 형성할 수 있다.
이때, 제 2 전극(673)을 형성하기 위한 음극재료로서는, 일함수가 작은 도전막이면, 공지의 다른 재료를 사용할 수 있다.
이상과 같이 하여, n 채널형 TFT(1701)와 p 채널형 TFT(1702)를 갖는 구동회로(1705)와, n 채널형 TFT로 이루어진 스위칭용 TFT(1703), p 채널형 TFT로 이루어진 전류제어용 TFT(1704)를 갖는 화소부(1706)를 동일 기판 상에 형성할 수 있다(도 6c).
이때, 도 1에 나타낸 발광장치의 화소부는, 도 6c에 나타낸 화소부(1706)에 해당한다. 여기서, 그 화소부(1706)와 구동회로(1705)는 동시에 형성된다.
화소부(1706)에서, 스위칭용 TFT(1703)(n 채널형 TFT)에는, 채널형성영역(503)과, 게이트전극을 형성하는 도전층(623)의 외측에 형성되는 제 1 불순물영역(n--영역)(638)과, 소스영역 또는 드레인영역으로서 기능하는 제 2 불순물영역(n+영역)(635)을 가지고 있다.
또한, 화소부(1706)에서, 전류제어용 TFT(1704)(p 채널형 TFT)에는, 채널형성영역(504)과, 게이트전극을 형성하는 도전층(624)의 외측에 형성되는 제 4 불순물영역(n--영역)(644)과, 소스영역 또는 드레인영역으로서 기능하는 제 5 불순물영역(n+영역)(642)을 가지고 있다. 이때, 본 발명에서는, 제 5 불순물영역(n+영역)(642)과 전기적으로 접속된 배선(657)을 통해, 발광소자의 전극과 접속된다. 본 실시예의 경우에서는, 전류제어용 TFT(1704)가 p 채널형 TFT으로 형성되어 있기 때문에, 발광소자의 양극이 형성되는 것이 바람직하다.
또한, 구동회로(1705)에서, n 채널형 TFT(1701)는 채널형성영역(501)과, 게이트전극을 형성하는 도전층(621)의 일부와 절연막을 통해 겹치는 제 3 불순물영역(n_영역)(637)과, 소스영역 또는 드레인영역으로서 기능하는 제 2 불순물영역(n+영역)(634)을 가지고 있다.
이때, 구동회로(1705)에서, p 채널형 TFT(1702)에는 채널형성영역(502)과, 게이트전극을 형성하는 도전층(622)의 일부와 절연막을 통해 겹치는 제 5 불순물영역(p_영역)(643)과, 소스영역 또는 드레인영역으로서 기능하는 제 4 불순물영역(p+영역)(641)을 가지고 있다.
이것들의 TFT(1701, 1702)를 적절히 조합하여, 시프트 레지스터회로, 버퍼회로, 레벨 시프터회로, 래치회로 등을 형성하고, 구동회로(1705)를 형성하여도 된다. 예를 들면, CMOS 회로를 형성하는 경우에는, n 채널형 TFT(1701)과 p 채널형 TFT(1702)를 상보적으로 접속하여 형성하여도 된다.
이때, 신뢰성이 최우선시 되는 회로에는, 게이트절연막을 통해 LDD(LDD:Lightly Doped Drain)영역을 게이트전극과 겹쳐서 배치시킨, 소위 GOLD(Gate-drain Overlapped LDD)구조인 n 채널형 TFT(1701)의 구조가 적합하다.
이때, 구동회로(1705)에서의 TFT(n 채널형 TFT와 p 채널형 TFT)는, 높은 구동능력(온 전류:Ion) 및 핫 캐리어 효과에 의한 열화를 막아 신뢰성을 향상시키는것이 요구되고 있다. 따라서, 본 실시예에서는, 핫 캐리어에 의한 온 전류값의 열화를 막는데 유효한 구조로서, 게이트전극이 게이트절연막을 통해 저농도 불순물영역과 겹치는 영역(GOLD 영역)을 갖는 TFT를 사용하고 있다.
이에 대하여, 화소부(1706)에서의 스위칭용 TFT(1703)은, 낮은 오프전류(Ioff)가 요구되고 있다. 따라서, 본 실시예에서는 오프전류를 감소하기 위한 TFT 구조로서, 게이트전극이 게이트절연막을 통해 저농도 불순물영역과 겹치지 않는 영역(LDD 영역)을 갖는 TFT를 사용하고 있다.
이때, 본 실시예에서의 발광장치의 제조공정에서는, 회로의 구성 및 공정의 관계상, 게이트전극을 형성하고 있는 재료를 사용하여 소스신호선을 형성하고, 소스, 드레인전극을 형성하고 있는 배선재료를 사용하여 게이트신호선을 형성하였지만, 각각 다른 재료를 사용할 수 있다.
여기서, 본 실시예에서 설명된 발광장치의 화소부의 상세한 평면구조를 도 8a에 나타내고, 회로도를 도 8b에 나타낸다. 도 8a 및 도 8b는 공통의 부호를 사용하기 때문에 서로 참조하여도 된다.
도 8a에서, 기판 상에 설치된 스위칭용 TFT(800)은, 도 6a-도 6c의 스위칭용(n 채널형) TFT(1703)을 사용하여 형성된다. 따라서, 구조의 설명은 스위칭용(n 채널형) TFT(1703)의 설명을 참조하여도 된다. 또한, 도면부호 802로 나타낸 배선은, 스위칭용 TFT(800)의 게이트전극(801)(801a, 801b)을 전기적으로 접속하는 게이트배선이다.
이때, 본 실시예에서는 채널형성영역이 두개 형성되는 더블 게이트구조로 하고 있지만, 채널형성영역이 하나 형성되는 싱글 게이트구조 또는 세 개 형성되는 트리플 게이트구조이어도 된다.
또한, 스위칭용 TFT(800)의 소스는, 소스배선(803)에 접속되고, 드레인은 드레인배선(804)에 접속된다. 또한, 드레인배선(804)은 전류제어용 TFT(805)의 게이트전극(806)에 전기적으로 접속된다. 이때, 전류제어용 TFT(805)는 도 6a-도 6c의 전류제어용(p 채널형) TFT(1704)를 사용하여 형성된다. 따라서, 구조의 설명은 전류제어용(p 채널형) TFT(1704)의 설명을 참조하여도 된다. 이때, 본 실시예에서는 싱글 게이트구조로 하고 있지만, 더블 게이트구조 또는 트리플 게이트구조이어도 된다.
또한, 전류제어용 TFT(805)의 소스는 전류공급선(807)에 전기적으로 접속되고, 드레인은 드레인배선(808)에 전기적으로 접속된다. 또한, 드레인배선(808)은 점선으로 표시되는 제 1 전극(양극)(809)에 전기적으로 접속된다.
또한, 도면부호 810으로 표시된 배선은, 소거용 TFT(811)의 게이트전극(812)과 전기적으로 접속하는 게이트배선이다. 이때, 소거용 TFT(811)의 소스는, 전류공급선(807)에 전기적으로 접속되고, 드레인은 드레인배선(804)에 전기적으로 접속된다.
이때, 소거용 TFT(811)은, 도 6a-도 6c의 전류제어용(p 채널형) TFT(1704)와 마찬가지로 하여 형성된다. 따라서, 소거용 TFT(811) 구조에 대한 설명은, 전류제어용(p 채널형) TFT(1704)의 설명을 참조하여도 된다. 이때, 본 실시예에서는 싱글 게이트구조로 하였지만, 더블 게이트구조 또는 트리플 게이트구조이어도 된다.
또한, 도면부호 813으로 표시된 영역에는 저장용량(콘덴서)이 형성된다. 콘덴서(813)는, 전류공급선(807)과 전기적으로 접속된 반도체막(814), 게이트절연막과 동일층의 절연막(도시하지 않음) 및 게이트전극(806)과의 사이에 형성된다. 또한, 게이트전극(806), 제 1 층간절연막 및 제 2 층간절연막과 동일한 층(도시하지 않음) 및 전류공급선(807)으로 형성된 용량도 저장용량으로서 사용하는 것이 가능하다.
이때, 도 8b의 회로도에 나타낸 발광소자(815)는, 제 1 전극(양극)(809)과, 제 1 전극(양극)(809)상에 형성되는 유기 화합물층(도시하지 않음)과 유기 화합물층상에 형성되는 제 2 전극(음극)(도시하지 않음)으로 이루어진다. 본 발명에서, 제 1 전극(양극)(809)은, 전류제어용 TFT(805)의 소스영역 또는 드레인영역과 접속된다.
발광소자(815)의 제 2 전극(음극)에는 대향전위가 공급된다. 또한, 전류공급선 V에는 전원전위가 공급되고 있다. 그리고, 대향전위와 전원전위의 전위차는, 전원전위가 양극에 공급되었을 때에 발광소자가 발광하는 정도의 전위차로 항상 유지되고 있다. 전원전위와 대향전위는, 본 발명의 발광장치에, 외부부착의 IC 등에 의해 설치된 전원에 의해서 공급된다. 또한, 대향전위를 공급하는 전원을, 본 명세서에서는 특히 대향전원(816)이라고 부른다.
이때, 본 실시예에서, TFT의 구동전압은, 1.2∼10V이고, 바람직하게는, 2.5∼5.5V 이다.
또한, 동화상 표시의 경우, 발광소자가 발광하고 있는 화소에 의해 배경을표시하고, 발광소자가 비발광으로 되는 화소에 의해 문자표시를 하여도 되지만, 화소부의 동화상표시가 어느 일정기간이상 정지하고 있는 경우(본 명세서에서는, 스탠바이라고 부른다)에는, 전력을 절약하기 위해서 표시방법이 바뀌(반전하)도록 해두면 된다. 구체적으로는, 발광소자가 발광하고 있는 화소에 의해 문자를 표시하고(문자표시라고도 한다), 발광소자가 비발광으로 되는 화소에 의해 배경을 표시(배경표시라고도 한다)하도록 한다.
(실시예 3)
본 실시예에서는, 본 발명의 액티브 매트릭스형 발광장치의 외관도에 관해서 도 9a 및 도 9b를 사용하여 설명한다. 이때, 도 9a는 발광장치를 나타낸 평면도, 도 9b는 도 9a를 A-A'로 절단한 단면도이다. 점선으로 표시된 영역 901은 소스신호선 구동회로, 902는 화소부, 903은 게이트신호선 구동회로이다. 또한, 도면부호 904는 밀봉기판, 905는 밀봉제이다. 밀봉제(905)로 공간(907)을 둘러싼다.
이때, 도면부호 908은 소스신호선 구동회로(901) 및 게이트신호선 구동회로(903)에 입력되는 신호를 전송하기 위한 배선으로, 외부입력단자가 되는 FPC(플렉시블 프린트 회로)(909)로부터 비디오신호나 클록신호를 받아들인다. 이때, 여기서는 FPC밖에 도시되어 있지 않지만, 이 FPC에는 프린트 배선판(PWB)이 부착되어 있어도 된다. 본 명세서에서의 발광장치에는, 발광장치 본체뿐만 아니라, 그것에 FPC 및/또는 PWB가 부착된 상태도 포함하는 것으로 한다.
다음에, 단면구조에 관해서 도 9b를 사용하여 설명한다. 기판(910)상에는 구동회로 및 화소부가 형성되어 있지만, 여기서는, 구동회로로서 소스신호선 구동회로(901)와 화소부(902)만이 도시되어 있다.
이때, 소스신호선 구동회로(901)는 n 채널형 TFT(913)과 p 채널형 TFT(914)를 조합한 CMOS 회로가 형성된다. 또한, 구동회로를 형성하는 TFT는, 공지의 CMOS회로, PMOS 회로 또는 NMOS 회로로 형성하여도 된다. 또한, 본 실시예에 도시된 발광장치는, 기판 상에 구동회로를 형성한 드라이버 일체형을 나타낸다. 하지만, 구동회로는, 기판 상에 반드시 형성할 필요는 없고 외부에 형성하여도 된다.
또한, 화소부(902)는 전류제어용 TFT(911)과 그 드레인에 전기적으로 접속된 제 1 전극(양극)(912)을 포함하는 복수의 화소로 구성된다.
또한, 제 1 전극(양극)(912)의 양단에는 절연층(913)이 형성되고, 제 1 전극(양극)(912)상에는 유기 화합물층(914)이 형성된다. 유기 화합물층(914)상에는 제 2 전극(음극)(916)이 형성된다. 이에 따라, 제 1 전극(양극)(912), 유기 화합물층(914) 및 제 2 전극(음극)(916)으로 이루어진 발광소자(918)가 형성된다.
제 2 전극(음극)(916)은 모든 화소에 공통의 배선으로서도 기능하고, 접속배선(908)을 경유하여 FPC(909)에 전기적으로 접속되어 있다.
또한, 기판(910)상에 형성된 발광소자(918)를 밀봉하기 위해서 밀봉제(905)에 의해 밀봉기판(904)을 접합한다. 이때, 밀봉기판(904)과 발광소자(918)의 간격을 확보하기 위해서 수지막으로 이루어진 스페이서를 설치하여도 된다. 그리고, 밀봉제(905) 내측의 공간(907)에는 질소 등의 불활성 기체가 충전되어 있다. 이때, 밀봉제(905)로서는 에폭시계 수지를 사용하는 것이 바람직하다. 또한, 밀봉제(905)는 될 수 있는 한 수분과 산소를 투과하지 않는 재료인 것이 바람직하다. 공간(907)의 내부에 산소와 물을 흡수하는 효과를 갖는 물질을 함유시켜도 된다.
또한, 본 실시예에서는 밀봉기판(904)을 구성하는 재료로서 유리기판 또는 석영기판 외에, FRP(Fiberglass-Reinforced Plastics), PVF(폴리비닐 풀루오르화물), 마일러, 폴리에스테르 또는 아크릴 등으로 이루어진 플라스틱기판을 사용할 수 있다. 또한, 밀봉제(905)를 사용하여 밀봉기판(904)을 접착한 후, 측면(노출면)을 덮도록 밀봉제로 밀봉하여도 된다.
이상과 같이 하여 발광소자를 공간(907)에 봉입함으로써, 발광소자를 외부로부터 완전히 차단할 수 있고, 외부로부터 수분과 산소라고 한 유기 화합물층의 열화를 촉진하는 물질이 침입하는 것을 막을 수 있다. 따라서, 신뢰성이 높은 발광장치를 얻을 수 있다.
이때, 본 실시예의 구성은, 실시예 1 또는 실시예 2에 나타낸 어느 한 구성과 자유롭게 조합하여 실시하는 것이 가능하다.
(실시예 4)
발광소자를 사용한 발광장치는 자발광형이기 때문에, 액정표시장치에 비해, 밝은 장소에서의 시감도가 뛰어나고, 시야각이 넓다. 따라서, 본 발명의 발광장치를 사용하여 여러 가지 전기기구를 완성시킬 수 있다.
본 발명에 의해 제조한 발광장치를 사용하여 제조된 전기기구로서, 비디오 카메라, 디지털 카메라, 고글형 디스플레이(헤드 마운트 디스플레이), 네비게이션시스템, 음향재생장치(카오디오, 오디오 콤포넌트 스테레오 등), 노트형 퍼스널 컴퓨터, 게임기기, 휴대정보단말(모바일 컴퓨터, 휴대전화, 휴대형 게임기 또는 전자서적 등), 기록매체를 구비한 화상재생장치(구체적으로는 디지털 비디오 디스크(DVD) 등의 기록매체를 재생하여, 그 화상을 표시할 수 있는 표시장치를 구비한 장치) 등을 들 수 있다. 특히, 경사방향으로부터 화면을 보는 기회가 많은 휴대정보단말은, 시야각의 넓이가 중요시되기 때문에, 발광소자를 갖는 발광장치를 사용하는 것이 바람직하다. 그 전기기구들의 구체예를 도 10에 나타낸다.
도 10a는 표시장치로, 프레임(2001), 지지대(2002), 표시부(2003), 스피커부(2004), 비디오 입력단자(2005) 등을 포함한다. 본 발명에 의해 제조한 발광장치는 그 표시부(2003)에 사용됨으로써 제조된다. 발광소자를 갖는 발광장치는, 자발광형이기 때문에 백라이트가 필요없고, 액정표시장치보다도 얇은 표시부로 할 수 있다. 이때, 표시장치는, 퍼스널 컴퓨터용, TV 방송수신용, 광고표시용 등의 모든 정보표시용 표시장치가 포함된다.
도 10b는 디지털 스틸 카메라로, 본체(2101), 표시부(2102), 화상 수신부(2103), 조작키(2104), 외부접속포트(2105), 셔터(2106) 등을 포함한다. 본 발명에 의해 제조한 발광장치는 그 표시부(2102)에 사용됨으로써 제조된다.
도 10c는 노트형 퍼스널 컴퓨터로, 본체(2201), 프레임(2202), 표시부(2203), 키보드(2204), 외부접속포트(2205), 포인팅 마우스(2206) 등을 포함한다. 본 발명에 의해 제조한 발광장치는, 그 표시부(2203)에 사용됨으로써 제조된다.
도 10d는 모바일 컴퓨터로, 본체(2301), 표시부(2302), 스위치(2303), 조작키(2304), 적외선 포트(2305) 등을 포함한다. 본 발명에 의해 제조한 발광장치는 그 표시부(2302)에 사용됨으로써 제조된다.
도 10e는 기록매체를 구비한 휴대형 화상재생장치(구체적으로는, DVD 재생장치)로, 본체(2401), 프레임(2402), 표시부A(2403), 표시부B(2404), 기록매체(DVD 등) 판독부(2405), 조작키(2406), 스피커부(2407) 등을 포함한다. 표시부A(2403)는 주로 화상정보를 표시하고, 표시부B(2404)는 주로 문자정보를 표시하지만, 본 발명에 의해 제조한 발광장치는, 이들 표시부A, B(2403, 2404)에 사용됨으로써 제조된다. 이때, 기록매체를 구비한 화상재생장치에는 가정용 게임기기 등도 포함된다.
도 10f는 고글형 디스플레이(헤드 마운트 디스플레이)로, 본체(2501), 표시부(2502), 아암부(2503) 등을 포함한다. 본 발명에 의해 제조한 발광장치는, 그 표시부(2502)에 사용됨으로써 제조된다.
도 10g는 비디오 카메라로, 본체(2601), 표시부(2602), 프레임(2603), 외부접속포트(2604), 리모트 콘트롤 수신부(2605), 화상 수신부(2606), 배터리(2607), 음성입력부(2608), 조작키(2609), 접안부(2610) 등을 포함한다. 본 발명에 의해 제조한 발광장치는 그 표시부(2602)에 사용됨으로써 제조된다.
여기서, 도 10h는 휴대전화로, 본체(2701), 프레임(2702), 표시부(2703), 음성입력부(2704), 음성출력부(2705), 조작키(2706), 외부접속포트(2707), 안테나(2708) 등을 포함한다. 본 발명에 의해 제조한 발광장치는, 그 표시부(2703)에 사용됨으로써 제조된다. 이때, 표시부(2703)는 흑색의 배경에 백색의 문자를 표시함으로써 휴대전화의 소비전력을 억제할 수 있다.
이때, 앞으로 유기재료의 발광휘도가 높아지면, 출력된 화상정보를 포함하는 빛을 렌즈 등으로 확대 투영하여 프론트형 또는 리어형 프로젝터에 사용하는 것도 가능해진다.
또한, 상기 전기기구는 인터넷이나 CATV(케이블 텔레비젼) 등의 전자통신회선을 통하여 분배된 정보를 표시하는 것이 많아지고, 특히 동화상정보를 표시하는 기회가 늘어나고 있다. 유기재료의 응답속도는 대단히 높기 때문에, 발광장치는 동화상표시에 바람직하다.
또한, 발광장치는 발광하고 있는 부분이 전력을 소비하기 때문에, 발광부분이 매우 적게 되도록 정보를 표시하는 것이 바람직하다. 따라서, 휴대정보단말, 특히 휴대전화나 음향재생장치와 같은 문자정보를 주로 하는 표시부에 발광장치를 사용하는 경우에는, 비발광 부분을 배경으로 하여 문자정보를 발광부분으로 형성하도록 구동하는 것이 바람직하다.
이상과 같이, 본 발명의 제조방법을 사용하여 제조된 발광장치의 적용범위는 매우 넓고, 본 발명의 발광장치를 사용하여 모든 분야의 전기기구를 제조하는 것이 가능하다. 또한, 본 실시예의 전기기구는 실시예 1∼실시예 3을 실시함으로써 제조된 발광장치를 사용하는 것에 의해 완성시킬 수 있다.
본 발명에서, 유기재료로 이루어진 막에, 무기재료로 이루어진 막을 적층시켜 층간절연막을 형성함으로써, 무기재료가 갖는 산소와 수분을 투과시키지 않는다고 하는 특성과, 유기재료가 갖는 후막화가 가능하고, 또한 평탄성이 뛰어나다고 하는 양자의 특성을 더불어 갖는 층간절연막을 형성할 수 있다. 이에 따라, 발광소자를 산소와 수분으로부터 막을 수 있기 때문에, 발광소자의 열화를 방지할 수 있다.
또한, 본 발명의 발광장치는, 유기재료로 이루어진 막이 제거된 부분에 콘택홀이 형성되는 구조를 갖기 때문에, 유기재료로 이루어진 막이 존재하는 부분에 콘택홀을 형성할 경우에 생기는 문제를 해결할 수 있다.

Claims (20)

  1. 절연표면 상에 형성된 박막 트랜지스터와,
    상기 박막 트랜지스터 상에 형성된 무기재료로 이루어진 제 1 절연막과,
    상기 제 1 절연막 상에 형성된 유기재료로 이루어진 제 2 절연막과,
    상기 제 1 절연막 및 상기 제 2 절연막에 형성된 콘택홀과,
    상기 제 2 절연막 상에 형성된 무기재료로 이루어진 제 3 절연막과,
    상기 제 3 절연막 상에 형성된 제 1 전극, 유기 화합물층 및 제 2 전극으로 이루어진 발광소자와,
    상기 콘택홀에 형성된 배선을 구비하고,
    상기 배선은 상기 제 2 절연막의 일부와 상기 제 3 절연막의 일부 상에서 연장되고, 상기 박막 트랜지스터는 상기 배선을 통해 상기 제 1 전극과 전기적으로 접속된 것을 특징으로 하는 발광장치.
  2. 절연표면 상에 형성된 박막 트랜지스터와,
    상기 박막 트랜지스터 상에 형성된 무기재료로 이루어진 제 1 절연막과,
    상기 제 1 절연막 상에 형성된 유기재료로 이루어진 제 2 절연막과,
    상기 박막 트랜지스터가 갖는 게이트 절연막, 상기 제 1 절연막 및 상기 제 2 절연막에 형성된 콘택홀과,
    상기 제 2 절연막 상에 형성된 무기재료로 이루어진 제 3 절연막과,
    상기 제 3 절연막 상에 형성된 제 1 전극, 유기 화합물층 및 제 2 전극으로 이루어진 발광소자와,
    상기 콘택홀에 형성되고, 상기 박막 트랜지스터가 갖는 게이트 절연막, 제 1 절연막 및 제 2 절연막과 접한 배선을 구비하고,
    상기 배선은 상기 제 2 절연막의 일부와 상기 제 3 절연막의 일부 상에서 연장되고, 상기 박막 트랜지스터는 상기 배선을 통해 상기 제 1 전극과 전기적으로 접속된 것을 특징으로 하는 발광장치.
  3. 제 1 항에 있어서,
    상기 무기재료는 질화산화실리콘막 또는 질화실리콘막이고,
    그 막의 실리콘 함유비율이 25.0 atomic% 이상 35.0 atomic% 이하이고, 그 막의 질소 함유비율이 35.0 atomic% 이상 65.0 atomic% 이하인 것을 특징으로 하는 발광장치.
  4. 제 2 항에 있어서,
    상기 무기재료는 질화산화실리콘막 또는 질화실리콘막이고,
    그 막의 실리콘 함유비율이 25.0 atomic% 이상 35.0 atomic% 이하이고, 그막의 질소 함유비율이 35.0 atomic% 이상 65.0 atomic% 이하인 것을 특징으로 하는 발광장치.
  5. 제 1 항에 있어서,
    상기 유기재료는 아크릴, 폴리이미드, 폴리아미드, 폴리이미드아미드 또는 벤조시클로부텐인 것을 특징으로 하는 발광장치.
  6. 제 2 항에 있어서,
    상기 유기재료는 아크릴, 폴리이미드, 폴리아미드, 폴리이미드아미드 또는 벤조시클로부텐인 것을 특징으로 하는 발광장치.
  7. 제 1 항에 있어서,
    상기 발광장치는, 표시장치, 디지털 스틸 카메라, 노트북 컴퓨터, 모바일 컴퓨터, 기록매체를 구비한 휴대형 화상재생장치, 고글형 디스플레이, 비디오 카메라, 휴대전화로부터 선택된 일종인 것을 특징으로 하는 발광장치.
  8. 제 2 항에 있어서,
    상기 발광장치는, 표시장치, 디지털 스틸 카메라, 노트북 컴퓨터, 모바일 컴퓨터, 기록매체를 구비한 휴대형 화상재생장치, 고글형 디스플레이, 비디오 카메라, 휴대전화로부터 선택된 일종인 것을 특징으로 하는 발광장치.
  9. 절연표면상에 박막 트랜지스터를 형성하는 단계와,
    상기 박막 트랜지스터 상에 무기재료로 이루어진 제 1 절연막을 형성하는 단계와,
    상기 제 1 절연막 상에 도포법에 의해 유기재료로 이루어진 제 2 절연막을 형성하는 단계와,
    상기 제 2 절연막 상에 스퍼터링법에 의해 무기재료로 이루어진 제 3 절연막을 형성하는 단계와,
    상기 제 3 절연막 상에 발광소자의 제 1 전극이 되는 도전막을 형성하는 단계와,
    마스크를 사용하여 제 1 식각에 의해, 상기 도전막으로부터 제 1 전극을 형성하는 단계와,
    제 2 식각에 의해 제 3 절연막을 패터닝하여, 패터닝된 제 3 절연막을 형성하고, 상기 제 2 절연막의 일부를 노출시키는 단계와,
    상기 제 1 절연막, 상기 제 2 절연막, 상기 박막 트랜지스터가 갖는 게이트절연막에 콘택홀을 형성하되, 그 콘택홀을 상기 제 2 절연막의 노출된 부분에 설치하는 단계와,
    상기 콘택홀에 상기 박막 트랜지스터 및 상기 제 1 전극과 접하여 배선을 형성하는 단계와,
    상기 제 1 전극 상에 유기 화합물층을 형성하는 단계와,
    상기 유기 화합물층 상에 발광소자의 제 2 전극을 형성하는 단계를 포함한 것을 특징으로 하는 발광장치의 제조방법.
  10. 절연표면상에 박막 트랜지스터를 형성하는 단계와,
    상기 박막 트랜지스터 상에 무기재료로 이루어진 제 1 절연막을 형성하는 단계와,
    상기 제 1 절연막 상에 도포법에 의해 유기재료로 이루어진 제 2 절연막을 형성하는 단계와,
    상기 제 2 절연막 상에 스퍼터링법에 의해 무기재료로 이루어진 제 3 절연막을 형성하는 단계와,
    상기 제 3 절연막 상에 발광소자의 제 1 전극이 되는 도전막을 형성하는 단계와,
    마스크를 사용하여 습식식각법에 의해, 상기 도전막으로부터 제 1 전극을 형성하는 단계와,
    건식식각법에 의해 제 3 절연막을 패터닝하여, 패터닝된 제 3 절연막을 형성하고, 상기 제 2 절연막의 일부를 노출시키는 단계를 포함한 것을 특징으로 하는 발광장치의 제조방법.
  11. 절연표면상에 박막 트랜지스터를 형성하는 단계와,
    상기 박막 트랜지스터 상에 무기재료로 이루어진 제 1 절연막을 형성하는 단계와,
    상기 제 1 절연막 상에 도포법에 의해 유기재료로 이루어진 제 2 절연막을 형성하는 단계와,
    상기 제 2 절연막 상에 스퍼터링법에 의해 무기재료로 이루어진 제 3 절연막을 형성하는 단계와,
    상기 제 3 절연막 상에 발광소자의 제 1 전극이 되는 도전막을 형성하는 단계와,
    마스크를 사용하여 습식식각법에 의해, 상기 도전막으로부터 제 1 전극을 형성하는 단계와,
    건식식각법에 의해 제 3 절연막을 패터닝하여, 패터닝된 제 3 절연막을 형성하고, 상기 제 2 절연막의 일부를 노출시키는 단계와,
    상기 제 1 절연막, 상기 제 2 절연막, 상기 박막 트랜지스터가 갖는 게이트 절연막에 콘택홀을 형성하되, 그 콘택홀을 상기 제 2 절연막의 노출된 부분에 설치하는 단계와,
    상기 콘택홀에 상기 박막 트랜지스터 및 상기 제 1 전극과 접하여 배선을 형성하는 단계와,
    상기 제 1 전극 상에 유기 화합물층을 형성하는 단계와,
    상기 유기 화합물층 상에 제 2 전극을 형성하는 단계를 포함한 것을 특징으로 하는 발광장치의 제조방법.
  12. 제 9 항에 있어서,
    상기 층간절연막은, 스퍼터링법에 의해 형성되는 것을 특징으로 하는 발광장치의 제조방법.
  13. 제 10 항에 있어서,
    상기 층간절연막은, 스퍼터링법에 의해 형성되는 것을 특징으로 하는 발광장치의 제조방법.
  14. 제 11 항에 있어서,
    상기 층간절연막은, 스퍼터링법에 의해 형성되는 것을 특징으로 하는 발광장치의 제조방법.
  15. 제 9 항에 있어서,
    상기 스퍼터링법에 의해 무기재료로 형성된 막은, 실리콘을 타겟으로 사용하고 비활성 가스와 질소를 함유하는 가스를 사용하여 형성되고,
    상기 막의 실리콘 함유비율이 25.0 atomic% 이상 35.0 atomic% 이하이고, 그 막의 질소 함유비율이 35.0 atomic% 이상 65.0 atomic% 이하인 것을 특징으로 하는 발광장치의 제조방법.
  16. 제 10 항에 있어서,
    상기 스퍼터링법에 의해 무기재료로 형성된 막은, 실리콘을 타겟으로 사용하고 비활성 가스와 질소를 함유하는 가스를 사용하여 형성되고,
    상기 막의 실리콘 함유비율이 25.0 atomic% 이상 35.0 atomic% 이하이고, 그 막의 질소 함유비율이 35.0 atomic% 이상 65.0 atomic% 이하인 것을 특징으로 하는 발광장치의 제조방법.
  17. 제 11 항에 있어서,
    상기 스퍼터링법에 의해 무기재료로 형성된 막은, 실리콘을 타겟으로 사용하고 비활성 가스와 질소를 함유하는 가스를 사용하여 형성되고,
    상기 막의 실리콘 함유비율이 25.0 atomic% 이상 35.0 atomic% 이하이고, 그 막의 질소 함유비율이 35.0 atomic% 이상 65.0 atomic% 이하인 것을 특징으로 하는 발광장치의 제조방법.
  18. 제 12 항에 있어서,
    상기 스퍼터링법에 의해 무기재료로 형성된 막은, 실리콘을 타겟으로 사용하고 비활성 가스와 질소를 함유하는 가스를 사용하여 형성되고,
    상기 막의 실리콘 함유비율이 25.0 atomic% 이상 35.0 atomic% 이하이고, 그 막의 질소 함유비율이 35.0 atomic% 이상 65.0 atomic% 이하인 것을 특징으로 하는 발광장치의 제조방법.
  19. 제 13 항에 있어서,
    상기 스퍼터링법에 의해 무기재료로 형성된 막은, 실리콘을 타겟으로 사용하고 비활성 가스와 질소를 함유하는 가스를 사용하여 형성되고,
    상기 막의 실리콘 함유비율이 25.0 atomic% 이상 35.0 atomic% 이하이고, 그 막의 질소 함유비율이 35.0 atomic% 이상 65.0 atomic% 이하인 것을 특징으로 하는발광장치의 제조방법.
  20. 제 14 항에 있어서,
    상기 스퍼터링법에 의해 무기재료로 형성된 막은, 실리콘을 타겟으로 사용하고 비활성 가스와 질소를 함유하는 가스를 사용하여 형성되고,
    상기 막의 실리콘 함유비율이 25.0 atomic% 이상 35.0 atomic% 이하이고, 그 막의 질소 함유비율이 35.0 atomic% 이상 65.0 atomic% 이하인 것을 특징으로 하는 발광장치의 제조방법.
KR1020020084828A 2001-12-27 2002-12-27 발광장치 및 그 제조방법 KR100945468B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001398624A JP4101511B2 (ja) 2001-12-27 2001-12-27 発光装置及びその作製方法
JPJP-P-2001-00398624 2001-12-27

Publications (2)

Publication Number Publication Date
KR20030057408A true KR20030057408A (ko) 2003-07-04
KR100945468B1 KR100945468B1 (ko) 2010-03-05

Family

ID=19189371

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020084828A KR100945468B1 (ko) 2001-12-27 2002-12-27 발광장치 및 그 제조방법

Country Status (3)

Country Link
US (3) US6861710B2 (ko)
JP (1) JP4101511B2 (ko)
KR (1) KR100945468B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100667064B1 (ko) * 2004-06-30 2007-01-10 삼성에스디아이 주식회사 유기 전계 발광 소자 형성 방법
KR100683685B1 (ko) * 2004-10-28 2007-02-15 삼성에스디아이 주식회사 유기박막 트랜지스터를 구비한 유기전계 발광표시장치 및그의 제조방법
KR100683684B1 (ko) * 2004-10-28 2007-02-20 삼성에스디아이 주식회사 유기박막 트랜지스터를 구비한 유기전계 발광표시장치
KR100927383B1 (ko) * 2007-03-15 2009-11-19 미쓰비시덴키 가부시키가이샤 박막 트랜지스터, 그것을 사용한 표시장치 및 그것들의제조 방법
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7038377B2 (en) 2002-01-16 2006-05-02 Seiko Epson Corporation Display device with a narrow frame
JP2003317971A (ja) 2002-04-26 2003-11-07 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
AU2003280850A1 (en) * 2002-11-27 2004-06-18 Semiconductor Energy Laboratory Co., Ltd. Display apparatus and electronic device
KR100503129B1 (ko) * 2002-12-28 2005-07-22 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그 제조방법
US20050037240A1 (en) * 2003-03-31 2005-02-17 Daisaku Haoto Protective coat and method for manufacturing thereof
US7557779B2 (en) * 2003-06-13 2009-07-07 Semiconductor Energy Laboratory Co., Ltd. Display device
US7161185B2 (en) * 2003-06-27 2007-01-09 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR100544123B1 (ko) * 2003-07-29 2006-01-23 삼성에스디아이 주식회사 평판표시장치
US20050057154A1 (en) * 2003-07-30 2005-03-17 Optrex Corporation Organic EL display device and method for fabricating the same
US8937580B2 (en) * 2003-08-08 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Driving method of light emitting device and light emitting device
JP4683883B2 (ja) * 2003-08-29 2011-05-18 株式会社半導体エネルギー研究所 発光装置
JP4741177B2 (ja) * 2003-08-29 2011-08-03 株式会社半導体エネルギー研究所 表示装置の作製方法
US7928654B2 (en) * 2003-08-29 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US7291967B2 (en) * 2003-08-29 2007-11-06 Semiconductor Energy Laboratory Co., Ltd. Light emitting element including a barrier layer and a manufacturing method thereof
KR101172467B1 (ko) 2003-08-29 2012-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP4754795B2 (ja) * 2003-09-19 2011-08-24 株式会社半導体エネルギー研究所 表示装置及び表示装置の作製方法
US7520790B2 (en) * 2003-09-19 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
CN100499035C (zh) * 2003-10-03 2009-06-10 株式会社半导体能源研究所 半导体器件的制造方法
US7205716B2 (en) * 2003-10-20 2007-04-17 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US7902747B2 (en) * 2003-10-21 2011-03-08 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device having a thin insulating film made of nitrogen and silicon and an electrode made of conductive transparent oxide and silicon dioxide
JP4785339B2 (ja) * 2003-10-24 2011-10-05 株式会社半導体エネルギー研究所 表示装置の作製方法
US7495257B2 (en) * 2003-12-26 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US7315047B2 (en) * 2004-01-26 2008-01-01 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US7274044B2 (en) * 2004-01-26 2007-09-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2005216745A (ja) * 2004-01-30 2005-08-11 Seiko Epson Corp 有機el表示装置とその製造方法、並びに電子機器
CN1977404B (zh) * 2004-02-20 2010-05-12 欧瑞康太阳Ip股份公司(特吕巴赫) 扩散阻挡层和扩散阻挡层的制造方法
US6956272B2 (en) * 2004-03-10 2005-10-18 Micron Technology, Inc. Support frame for semiconductor packages
US7423373B2 (en) 2004-03-26 2008-09-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
KR100616708B1 (ko) * 2004-04-12 2006-08-28 엘지.필립스 엘시디 주식회사 액정표시장치 어레이 기판 및 그 제조방법
US7504663B2 (en) * 2004-05-28 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a floating gate electrode that includes a plurality of particles
US8278818B2 (en) * 2004-06-04 2012-10-02 Samsung Mobile Display Co., Ltd. Electroluminescent display device and method of fabricating the same
KR101080353B1 (ko) 2004-07-02 2011-11-07 삼성전자주식회사 박막 트랜지스터 표시판
US20060024870A1 (en) * 2004-07-27 2006-02-02 Wen-Chun Wang Manufacturing method for low temperature polycrystalline silicon cell
JP2006054111A (ja) * 2004-08-12 2006-02-23 Sony Corp 表示装置
US7791270B2 (en) * 2004-09-17 2010-09-07 Semiconductor Energy Laboratory Co., Ltd Light-emitting device with reduced deterioration of periphery
KR100699998B1 (ko) * 2004-09-23 2007-03-26 삼성에스디아이 주식회사 유기 전계 발광 소자 및 그의 제조 방법
US7753751B2 (en) 2004-09-29 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating the display device
US8148895B2 (en) * 2004-10-01 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
KR100611768B1 (ko) * 2004-10-11 2006-08-10 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법
US8319714B2 (en) * 2004-12-22 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Display device, and method of operation thereof
TWI460851B (zh) 2005-10-17 2014-11-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP4655942B2 (ja) * 2006-01-16 2011-03-23 セイコーエプソン株式会社 発光装置、発光装置の製造方法および電子機器
US20070170846A1 (en) * 2006-01-23 2007-07-26 Choi Dong-Soo Organic light emitting display and method of fabricating the same
JP5160754B2 (ja) * 2006-01-31 2013-03-13 エルジー ディスプレイ カンパニー リミテッド El装置
KR100745760B1 (ko) * 2006-02-02 2007-08-02 삼성전자주식회사 유기 전자발광 디스플레이 및 그 제조방법
JP2007273446A (ja) 2006-03-06 2007-10-18 Seiko Epson Corp エレクトロルミネッセンス装置
JP4809087B2 (ja) 2006-03-14 2011-11-02 セイコーエプソン株式会社 エレクトロルミネッセンス装置、電子機器、およびエレクトロルミネッセンス装置の製造方法
TWI358964B (en) * 2006-04-12 2012-02-21 Au Optronics Corp Electroluminescence display element and method for
JP5359003B2 (ja) * 2008-04-04 2013-12-04 コニカミノルタ株式会社 有機薄膜トランジスタ装置、およびその製造方法
JP5478954B2 (ja) * 2008-07-11 2014-04-23 キヤノン株式会社 有機エレクトロルミネッセンス表示装置
KR100964230B1 (ko) * 2008-08-27 2010-06-17 삼성모바일디스플레이주식회사 평판표시장치 및 그 제조방법
KR101233348B1 (ko) 2010-06-09 2013-02-14 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR101193199B1 (ko) 2010-07-13 2012-10-19 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101339000B1 (ko) * 2011-12-14 2013-12-09 엘지디스플레이 주식회사 유기전계발광 표시소자 및 그 제조방법
WO2014014039A1 (en) * 2012-07-20 2014-01-23 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the display device
KR102266448B1 (ko) 2014-07-29 2021-06-16 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102326313B1 (ko) * 2014-11-20 2021-11-15 삼성디스플레이 주식회사 유기 발광 표시 장치
CN105633304B (zh) * 2016-03-23 2018-03-06 深圳市华星光电技术有限公司 Oled基板的封装方法与oled封装结构
KR102343573B1 (ko) * 2017-05-26 2021-12-28 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
KR20200082753A (ko) 2018-12-31 2020-07-08 엘지디스플레이 주식회사 유기 발광 표시 장치

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US48829A (en) * 1865-07-18 Carpet-stretcher
US1847573A (en) * 1930-03-12 1932-03-01 Commercial Iron Works Platen for presses with heating coils
US4647756A (en) * 1983-07-05 1987-03-03 E. I. Du Pont De Nemours And Company Electrical resistance heating element with signal means to indicate first use
JPH06101524B2 (ja) * 1985-09-18 1994-12-12 株式会社東芝 半導体素子用冷却体
US4808159A (en) * 1987-03-16 1989-02-28 Minnesota Mining And Manufacturing Company Apparatus and method for admixture blood warming
US4883117A (en) * 1988-07-20 1989-11-28 Sundstrand Corporation Swirl flow heat exchanger with reverse spiral configuration
US4994021A (en) * 1988-11-15 1991-02-19 Baxter International Inc. Apparatus and method for collecting and freezing blood plasma
US5153827A (en) * 1989-01-30 1992-10-06 Omni-Flow, Inc. An infusion management and pumping system having an alarm handling system
US5604360A (en) * 1992-12-04 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
US5550066A (en) * 1994-12-14 1996-08-27 Eastman Kodak Company Method of fabricating a TFT-EL pixel
TW439003B (en) * 1995-11-17 2001-06-07 Semiconductor Energy Lab Display device
KR100386203B1 (ko) * 1996-02-29 2003-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전기광학장치및그제조방법
JPH10154816A (ja) * 1996-11-21 1998-06-09 Semiconductor Energy Lab Co Ltd 半導体装置
JP3463971B2 (ja) 1996-12-26 2003-11-05 出光興産株式会社 有機アクティブel発光装置
US6175345B1 (en) * 1997-06-02 2001-01-16 Canon Kabushiki Kaisha Electroluminescence device, electroluminescence apparatus, and production methods thereof
US6274887B1 (en) * 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
RU2232211C2 (ru) * 1998-11-17 2004-07-10 Алкан Интернешнел Лимитед Способные к смачиванию и устойчивые к эрозии/окислению углеродсодержащие композитные материалы
US6277679B1 (en) * 1998-11-25 2001-08-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing thin film transistor
JP3424234B2 (ja) * 1998-11-30 2003-07-07 セイコーエプソン株式会社 電気光学装置及びその製造方法
US7821065B2 (en) * 1999-03-02 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same
JP2001052864A (ja) 1999-06-04 2001-02-23 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法
TW527735B (en) * 1999-06-04 2003-04-11 Semiconductor Energy Lab Electro-optical device
JP2001076872A (ja) 1999-06-28 2001-03-23 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法
TW512543B (en) * 1999-06-28 2002-12-01 Semiconductor Energy Lab Method of manufacturing an electro-optical device
JP4472056B2 (ja) * 1999-07-23 2010-06-02 株式会社半導体エネルギー研究所 エレクトロルミネッセンス表示装置及びその作製方法
JP4132458B2 (ja) 1999-08-23 2008-08-13 Tdk株式会社 有機el素子
TW522453B (en) * 1999-09-17 2003-03-01 Semiconductor Energy Lab Display device
JP3942770B2 (ja) * 1999-09-22 2007-07-11 株式会社半導体エネルギー研究所 El表示装置及び電子装置
TW511298B (en) * 1999-12-15 2002-11-21 Semiconductor Energy Lab EL display device
JP3991605B2 (ja) 2000-03-13 2007-10-17 セイコーエプソン株式会社 有機エレクトロルミネッセンス素子およびその製造方法
US6881501B2 (en) * 2000-03-13 2005-04-19 Seiko Epson Corporation Organic electro-luminescence element and the manufacturing method thereof
TWI226205B (en) * 2000-03-27 2005-01-01 Semiconductor Energy Lab Self-light emitting device and method of manufacturing the same
US6706544B2 (en) * 2000-04-19 2004-03-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and fabricating method thereof
US6371121B1 (en) * 2000-05-17 2002-04-16 O.R. Solutions, Inc. Remote controlled thermal treatment system and method for controlling the system remotely to thermally treat sterile surgical liquid
US6860271B2 (en) * 2000-05-17 2005-03-01 O.R. Solutions, Inc. Thermal treatment system and method for controlling the system to thermally treat sterile surgical liquid
US6872604B2 (en) * 2000-06-05 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a light emitting device
US6664732B2 (en) * 2000-10-26 2003-12-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
TW522577B (en) * 2000-11-10 2003-03-01 Semiconductor Energy Lab Light emitting device
US6746439B2 (en) * 2001-04-19 2004-06-08 Jay Alan Lenker Method and apparatus for fluid administration with distributed heating
JP4166455B2 (ja) * 2001-10-01 2008-10-15 株式会社半導体エネルギー研究所 偏光フィルム及び発光装置
WO2003030971A1 (de) * 2001-10-04 2003-04-17 Tecpharma Licensing Ag Lebensdauerüberwachung für ein injektionsgerät
US7042024B2 (en) * 2001-11-09 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
CN100380673C (zh) * 2001-11-09 2008-04-09 株式会社半导体能源研究所 发光设备及其制造方法
US6822264B2 (en) * 2001-11-16 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100667064B1 (ko) * 2004-06-30 2007-01-10 삼성에스디아이 주식회사 유기 전계 발광 소자 형성 방법
KR100683685B1 (ko) * 2004-10-28 2007-02-15 삼성에스디아이 주식회사 유기박막 트랜지스터를 구비한 유기전계 발광표시장치 및그의 제조방법
KR100683684B1 (ko) * 2004-10-28 2007-02-20 삼성에스디아이 주식회사 유기박막 트랜지스터를 구비한 유기전계 발광표시장치
US7655943B2 (en) 2004-10-28 2010-02-02 Samsung Mobile Display Co., Ltd. Organic electroluminescent display device having OTFT and method of fabricating the same
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US8558453B2 (en) 2005-02-18 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device
US9093402B2 (en) 2005-02-18 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR100927383B1 (ko) * 2007-03-15 2009-11-19 미쓰비시덴키 가부시키가이샤 박막 트랜지스터, 그것을 사용한 표시장치 및 그것들의제조 방법
US7847295B2 (en) 2007-03-15 2010-12-07 Mitsubishi Electric Corporation Thin film transistor, display device using thereof and method of manufacturing the thin film transistor and the display device

Also Published As

Publication number Publication date
KR100945468B1 (ko) 2010-03-05
JP2003197367A (ja) 2003-07-11
US6861710B2 (en) 2005-03-01
US20060151789A1 (en) 2006-07-13
JP4101511B2 (ja) 2008-06-18
US20050156172A1 (en) 2005-07-21
US20030127651A1 (en) 2003-07-10
US7033848B2 (en) 2006-04-25
US7492012B2 (en) 2009-02-17

Similar Documents

Publication Publication Date Title
KR100945468B1 (ko) 발광장치 및 그 제조방법
KR100935166B1 (ko) 발광장치
US9761645B2 (en) Luminescent device having light emitting element and transistor
KR100925807B1 (ko) 발광장치
KR100707883B1 (ko) 발광장치 및 전기 기기
KR100891268B1 (ko) 발광 디바이스 및 그 제조 방법
KR20030035968A (ko) 발광 장치
JP4809544B2 (ja) 発光装置
JP4091021B2 (ja) アクティブマトリックス型の表示装置
JP5600704B2 (ja) 発光装置
JP2011187459A (ja) 発光装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130117

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140120

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150120

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170201

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee