CN108987416B - 显示装置及具有该显示装置的电子设备 - Google Patents

显示装置及具有该显示装置的电子设备 Download PDF

Info

Publication number
CN108987416B
CN108987416B CN201810760315.4A CN201810760315A CN108987416B CN 108987416 B CN108987416 B CN 108987416B CN 201810760315 A CN201810760315 A CN 201810760315A CN 108987416 B CN108987416 B CN 108987416B
Authority
CN
China
Prior art keywords
insulating film
transistor
film
electrode
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810760315.4A
Other languages
English (en)
Other versions
CN108987416A (zh
Inventor
保坂泰靖
岛行德
冈崎健一
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=49946266&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN108987416(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN201810760315.4A priority Critical patent/CN108987416B/zh
Publication of CN108987416A publication Critical patent/CN108987416A/zh
Application granted granted Critical
Publication of CN108987416B publication Critical patent/CN108987416B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本公开涉及显示装置及具有该显示装置的电子设备。显示装置包括设置有位于像素区域的外侧并与所述像素区域相邻并包括将信号供应给在像素区域的各像素中的第一晶体管的至少一个第二晶体管的驱动电路区域的第一衬底、与第一衬底相对的第二衬底、夹在第一衬底与第二衬底之间的液晶层、在第一晶体管及第二晶体管上的包含无机绝缘材料的第一层间绝缘膜、第一层间绝缘膜上的包含有机绝缘材料的第二层间绝缘膜、以及第二层间绝缘膜上的包含无机绝缘材料的第三层间绝缘膜。第三层间绝缘膜被设置在所述像素区域的上部区域的一部分中，并具有驱动电路区域内侧上的边缘部分。

Description

显示装置及具有该显示装置的电子设备
本申请是于2013年7月10日提交的、于2015年1月20日进入中国国家阶段的、PCT申请号为PCT/JP2013/069456、中国国家申请号为201380038678.2、发明名称为“显示装置及具有该显示装置的电子设备”的申请之分案申请。
技术领域
本发明涉及使用液晶面板的显示装置或使用有机EL面板的显示装置。本发明还涉及具有上述显示装置的电子设备。
背景技术
近年来，对使用液晶面板的显示装置或使用有机EL面板的显示装置的研究开发日益火热。这种显示装置被粗分为其中只有像素控制用晶体管(像素晶体管)形成在衬底上而扫描电路(驱动电路)包含在外围IC中的显示装置、以及扫描电路形成在与像素晶体管相同的衬底上的显示装置。
其中驱动电路与像素晶体管整合的显示装置有效地减小显示装置的边框宽或外围IC的成本。但是，用于驱动电路的晶体管需要具有比像素晶体管高的电特性(例如，场效应迁移率(μFE)或阈值)。
作为可以应用于晶体管的半导体薄膜的材料，硅类半导体材料是众做周知的。作为其他材料，氧化物半导体材料受到关注。例如，已公开了使用包含铟(In)、镓(Ga)及锌(Zn)的非晶氧化物形成半导体薄膜且该半导体薄膜具有低于1018/cm3的电子载流子浓度的晶体管(例如，参照专利文献1)。
使用氧化物半导体作为半导体层的晶体管具有比使用作为硅类半导体材料的非晶硅作为半导体层的晶体管高的场效应迁移率。因此，使用氧化物半导体的晶体管能够进行高速工作，且适合用于驱动电路与像素晶体管整合的显示装置。此外，使用氧化物半导体的晶体管的制造工序比使用多晶硅作为半导体层的晶体管的制造工序更容易。
但是，使用氧化物半导体作为半导体层的晶体管的一个问题在于，如氢或水分等杂质侵入氧化物半导体而生成载流子，导致该晶体管的电特性的变动。
为了解决上述问题，已公开了通过使用作晶体管的沟道形成区的氧化物半导体膜中的氢原子的浓度低于1×1016cm-3来提高可靠性的晶体管(例如，专利文献2)。
[参考文献]
专利文献1：日本专利申请公开2006-165528号公报
专利文献2：日本专利申请公开2011-139047号公报。
发明内容
如专利文献2所述，为了充分保持使用氧化物半导体膜作为半导体层的晶体管的电特性，从该氧化物半导体膜尽量排除氢、水分等是重要的。
此外，当晶体管被用于显示装置的像素区域和驱动电路区域的双方时，用于驱动电路区域的晶体管的电负荷大于用于像素区域的晶体管的电负荷，虽然这根据驱动方法而不同。因此，用于驱动电路区域的晶体管的电特性是重要的。
尤其是，其中使用氧化物半导体膜作为半导体层的晶体管被用于像素区域及驱动电路区域的显示装置有如下问题，在高温高湿环境下的可靠性试验中，用于驱动电路区域的晶体管退化。该晶体管的退化的原因是由于水分等从形成在晶体管上的有机绝缘膜侵入氧化物半导体膜而导致的用于半导体层的该氧化物半导体膜的载流子密度的增高。
鉴于上述，本发明的一个实施方式的一个目的是，抑制像素区域及驱动电路区域中包括晶体管的显示装置的电特性的变动，以及提高该显示装置的可靠性。尤其是，本发明的一个实施方式的一个目的是，在使用氧化物半导体膜作为晶体管的沟道形成区的显示装置中，抑制向该氧化物半导体膜的氢或水分的侵入，抑制该显示装置的电特性的变动，以及提高其可靠性。
为了实现上述任何目的，本发明的一个实施方式提供一种结构，该结构可以抑制在显示装置中的用于像素区域及驱动电路区域的晶体管的电特性变动。尤其是，本发明的一个实施方式提供一种结构，在该结构中，氧化物半导体膜被用于晶体管的沟道形成区，并且在该晶体管上使用有机绝缘材料形成的平坦化膜具有如下的特征结构，其使得氢或水分几乎不侵入氧化物半导体膜，尤其是，难以侵入用于驱动电路区域的氧化物半导体膜。以下更具体地说明该结构。
本发明的一个实施方式是一种显示装置，该显示装置包括：像素区域，在该像素区域中排列有多个像素，该多个像素的每一个包括像素电极及与该像素电极电连接的至少一个第一晶体管；第一衬底，在该第一衬底上设置有驱动电路区域，该驱动电路区域位于像素区域的外侧且与其相邻，并包括将信号供应给包括在像素区域中的各像素中的第一晶体管的至少一个第二晶体管；第二衬底，该第二衬底与第一衬底相对；夹在第一衬底与第二衬底之间的液晶层；第一晶体管及第二晶体管上的包含无机绝缘材料的第一层间绝缘膜；第一层间绝缘膜上的包含有机绝缘材料的第二层间绝缘膜；以及第二层间绝缘膜上的包含无机绝缘材料的第三层间绝缘膜。在该显示装置中，第三层间绝缘膜设置在像素区域的上部区域的一部分中，并且与驱动电路区域相比，该第三层间绝缘膜的边缘部分形成在内侧。
在上述结构中，可以包括如下：像素电极上的第一取向膜；第一取向膜上的液晶层；液晶层上的第二取向膜；第二取向膜上的对电极；对电极上的有机保护绝缘膜；有机保护绝缘膜上的彩色膜及遮光膜；以及彩色膜及遮光膜上的第二衬底。
本发明的另一个实施方式是一种显示装置，该显示装置包括：像素区域，在该像素区域中排列有多个像素，该多个像素的每一个包括像素电极及与该像素电极电连接的至少一个第一晶体管；第一衬底，在该第一衬底上设置有驱动电路区域，该驱动电路区域位于像素区域的外侧且与其相邻，并包括将信号供应给包括在像素区域中的各像素中的第一晶体管的至少一个第二晶体管；第二衬底，该第二衬底被设置为与第一衬底相对；夹在第一衬底与第二衬底之间的发光层；第一晶体管及第二晶体管上的包含无机绝缘材料的第一层间绝缘膜；第一层间绝缘膜上的包含有机绝缘材料的第二层间绝缘膜；以及第二层间绝缘膜上的包含无机绝缘材料的第三层间绝缘膜。在该显示装置中，第三层间绝缘膜设置在像素区域的上部区域的一部分中，并且相比驱动电路区域，该第三层间绝缘膜的边缘部分形成在更内侧。
在上述结构中，可以包括像素电极上的发光层以及发光层上的电极。
此外，在上述各结构中，第三层间绝缘膜优选为选自氮化硅膜、氮氧化硅膜以及氧化铝膜中的一种。
此外，在上述各结构中，包括在第一晶体管及第二晶体管中的每一个的沟道形成区中的半导体材料优选为氧化物半导体。此外，第一晶体管及第二晶体管每个优选包括栅电极、在栅电极上的包含氧化物半导体的半导体层、以及在半导体层上的源电极及漏电极。
本发明的一个实施方式在其范畴内包括具有任意上述结构的显示装置的电子设备。
可以抑制在像素区域及驱动电路区域中包括晶体管的显示装置的电特性的变动，并且可以提高显示装置的可靠性。尤其是，可以抑制在使用氧化物半导体膜作为晶体管的沟道形成区的显示装置中向该氧化物半导体膜的氢或水分的侵入，可以抑制显示装置的电特性的变动，以及可以提高其可靠性。
附图说明
在附图中：
图1A至1C示出显示装置的一个方式的俯视图；
图2示出显示装置的一个方式的截面；
图3示出显示装置的一个方式的俯视图；
图4示出显示装置的一个方式的截面；
图5A和5B示出根据本发明的一个实施方式的带图像传感器的显示装置的例子的电路图及截面图；
图6A至6C示出根据本发明的一个实施方式的平板终端的例子；
图7A至7C每个示出根据本发明的一个实施方式的电子设备的例子；
图8示出释放气体的离子强度对质量电荷比的关系；
图9示出对于各质量电荷比，离子强度对衬底表面温度的关系；
图10示出所观察的样品的截面图像；以及
图11A和11B示出各样品的电特性。
具体实施方式
以下，参照附图对本发明的实施方式进行详细说明。但是，本发明不局限于以下说明，所属技术领域的普通技术人员可以很容易地理解：在不脱离本发明的精神和范围的情况下，可以以不同的方式对在此公开的方式和细节进行修改。因此，本发明不应该被解释为受限于对这些实施方式的说明。
在以下所说明的实施方式中，遍及所述附图以同一符号表示同一部件。在各实施方式的说明中，为了清楚起见，有时夸大附图中示出的部件(即，层和区域等)的厚度、宽度以及相对位置等。
在本说明书等中，如“电极”或“布线”等术语并不限制部件的功能。例如，“电极”有时被用作“布线”的一部分，反之亦然。再者，术语“电极”或“布线”可以包括其中整合形成多个“电极”或“布线”的情况。
此外，在本说明书等中，氮氧化硅膜是含有氮、氧和硅作为其成分且含有的氮比氧多的膜。此外，氧氮化硅膜是含有氧、氮和硅作为其成分且含有的氧比氮多的膜。
“源极”和“漏极”的功能有时被互换，例如，当使用极性不同的晶体管时或当电路工作中的电流方向变化时。因此，在本说明书等中，术语“源极”和“漏极”分别可以被用来表示漏极和源极。
实施方式1
在本实施方式中，参照图1A至1C及图2说明作为显示装置的一个方式的使用液晶面板的显示装置。
图1A至1C示出作为显示装置的一个方式的显示装置的俯视图。注意，图1A、图1B和图1C分别示出显示装置整体、显示装置的驱动电路部的一部分、以及像素区域的一部分的俯视图。此外，图2对应于沿图1A中的线X1-Y1的截面图。
在图1A所示的显示装置中，密封剂166被设置为围绕设置在第一衬底102上的像素区域142、以及栅极驱动电路部140及源极驱动电路部144，所述驱动电路部是位于像素区域142的外侧且与像素区域142相邻并对该像素区域142供应信号的驱动电路区域；使用第二衬底152进行密封。第二衬底152被设置为与设置有像素区域142、栅极驱动电路部140以及源极驱动电路部144的第一衬底102相对。由此，像素区域142、栅极驱动电路部140以及源极驱动电路部144与显示元件一起被第一衬底102、密封剂166以及第二衬底152密封。
在图1A中，在第一衬底102上的与由密封剂166围绕的区域不同的区域中，设置有与像素区域142、栅极驱动电路部140以及源极驱动电路部144电连接的柔性印刷电路(FPC)端子部146。FPC148连接至该FPC端子部146。通过FPC148供应施加到像素区域142、栅极驱动电路部140以及源极驱动电路部144的信号及电位。
虽然在图1A中示出栅极驱动电路部140和源极驱动电路部144形成在其中形成有像素区域142的第一衬底102上的例子，但是本发明不局限于该结构。例如，可以只将栅极驱动电路部140形成在第一衬底102上，从而将另外准备的形成有源极驱动电路的衬底(例如，使用单晶半导体膜或多晶半导体膜形成的驱动电路衬底)安装在第一衬底102上。
虽然在图1A中示例说明了两个栅极驱动电路部140配置在像素区域142的两侧的结构，但是本发明不局限于该结构。例如，栅极驱动电路部140也可以只配置在像素区域142的一侧。
对另外提供的驱动电路衬底的连接方法没有特别的限制；可以使用玻璃覆晶封装(Chip On Glass：COG)方法、引线键合方法或者带载自动接合(Tape Automated Bonding：TAB)方法等。此外，所述显示装置包括密封有显示元件的面板和在该面板上安装有包括控制器的IC等的模块。
如上所述，包括晶体管的驱动电路的一部分或全部可以形成在形成有像素区域142的第一衬底102上，从而可以获得面板上系统(system-on-panel)。
在图1C中，第一晶体管101及电容器107形成在像素区域142中。在第一晶体管101中，栅电极104、源电极110以及漏电极112与半导体层108电连接。虽然在图1C所示的平面图中未图示，但是在第一晶体管101上，使用无机绝缘材料形成第一层间绝缘膜，使用有机绝缘材料在第一层间绝缘膜上形成第二层间绝缘膜，以及使用无机绝缘材料在第二层间绝缘膜上形成第三层间绝缘膜。电容器107包括电容器电极118、形成在电容器电极118上的第三层间绝缘膜以及形成在该第三层间绝缘膜上的像素电极122。
在图1B中，第二晶体管103及第三晶体管105形成在作为驱动电路区域的栅极驱动电路部140中。在栅极驱动电路部140中的各晶体管中，栅电极104、源电极110以及漏电极112与半导体层108电连接。在栅极驱动电路部140中，包括栅电极104的栅极线在水平方向上延伸，包括源电极110的源极线在垂直方向上延伸，并且包括漏电极112的漏极线以与源电极分开一定距离的方式在垂直方向上延伸。
包括第二晶体管103及第三晶体管105的栅极驱动电路部140能够将信号供应给包括在像素区域142的各像素中的第一晶体管101。
为了控制各种信号，进行升压等，栅极驱动电路部140中的第二晶体管103及第三晶体管105需要相对高的电压，具体而言，10V至30V左右的电压。相比之下，像素区域142中的第一晶体管101只用来进行像素的开关，因此可以以几V至20V左右的电压驱动。因此，施加到栅极驱动电路部140中的第二晶体管103及第三晶体管105的应力比施加到像素区域142中的第一晶体管101的应力大得多。
为了更具体而说明图1A至1C所示的显示装置的结构，下面使用对应于沿图1A至1C中的线X1-Y1的截面图的图2说明栅极驱动电路部140及像素区域142的结构。
在像素区域142中，第一晶体管101使用第一衬底102、形成在第一衬底102上的栅电极104、形成在栅电极104上的栅极绝缘膜106、与栅极绝缘膜106接触且设置为与栅电极104重叠的半导体层108、以及形成在栅极绝缘膜106及半导体层108上的源电极110及漏电极112而形成。
此外，像素区域142包括：在第一晶体管101上，更具体而言，在栅极绝缘膜106、半导体层108、源电极110及漏电极112上的使用无机绝缘材料形成的第一层间绝缘膜114；第一层间绝缘膜114上的使用有机绝缘材料形成的第二层间绝缘膜116；形成在第二层间绝缘膜116上的电容器电极118；在第二层间绝缘膜116及电容器电极118上的使用无机绝缘材料形成的第三层间绝缘膜120；以及形成在第三层间绝缘膜120上的像素电极122。
另外，电容器107使用电容器电极118、第三层间绝缘膜120以及像素电极122形成。电容器电极118、第三层间绝缘膜120以及像素电极122优选使用具有可见光透射性的材料形成，在此情况下，可以确保高电容而不降低像素区域的开口率。
像素区域142包括，在像素电极122上，第一取向膜124、设置在第一取向膜124上的液晶层162、设置在液晶层162上的第二取向膜164、设置在第二取向膜164上的对电极158、设置在对电极158上的有机保护绝缘膜156、设置在有机保护绝缘膜156上的彩色膜153及遮光膜154、以及设置在彩色膜153及遮光膜154上的第二衬底152。
注意，作为显示元件的液晶元件150使用像素电极122、第一取向膜124、液晶层162、第二取向膜164以及对电极158而形成。
在栅极驱动电路部140中，第二晶体管103及第三晶体管105使用第一衬底102、形成在第一衬底102上的栅电极104、形成在栅电极104上的栅极绝缘膜106、与栅极绝缘膜106接触且设置为与栅电极104重叠的半导体层108、以及形成在栅极绝缘膜106及半导体层108上的源电极110及漏电极112而形成。
此外，栅极驱动电路部140包括形成在第二晶体管103及第三晶体管105上(更具体而言，在栅极绝缘膜106、半导体层108、源电极110及漏电极112上)的第一层间绝缘膜114、以及形成在第一层间绝缘膜114上的第二层间绝缘膜116。
因此，第三层间绝缘膜120设置在像素区域142的上部区域的一部分中，并且相比作为驱动电路区域的栅极驱动电路部140，第三层间绝缘膜120的边缘部分形成在内侧。
上述结构允许将从外部侵入的水分或在显示装置中产生的水分、氢等气体释放到栅极驱动电路部140的第二层间绝缘膜116的上方的部分。因此，可以抑制水分、氢等气体侵入第一晶体管101、第二晶体管103以及第三晶体管105。
对于使用有机绝缘材料形成的第二层间绝缘膜116，需要用其来改善平坦性的有机绝缘材料，以降低包含在显示装置中的晶体管等的不均匀性。这是因为，降低晶体管等的不均匀可以提高显示装置的显示质量。但是，在进行加热等时，该有机绝缘材料将氢、水分或有机成分作为气体释放。
例如，对于在半导体层108中使用作为硅类半导体材料的硅膜的晶体管，如上所述的氢、水分或有机成分的气体不太可能成为大问题。但是，在本发明的一个实施方式中，使用氧化物半导体膜形成半导体层108，因此，需要适当地释放出来自使用有机绝缘材料形成的第二层间绝缘膜116的气体。注意，当使用氧化物半导体膜形成半导体层108时，第三层间绝缘膜120的边缘部分相比作为驱动电路区域的栅极驱动电路部140形成在内侧的结构具有很好的效果。此外，在使用氧化物半导体以外的材料(例如，作为硅类半导体材料的非晶硅、结晶硅等)形成半导体层108的晶体管中也可以获得相似的效果。
在本实施方式中，在使用有机绝缘材料形成的第二层间绝缘膜116上，使用无机绝缘材料形成的第三层间绝缘膜120被用作电容器107的介电质。此外，使用无机绝缘材料形成的第三层间绝缘膜120可以抑制氢、水分等从外部侵入第二层间绝缘膜116。
但是，若在用于栅极驱动电路部140的第二晶体管103及第三晶体管105上的第二层间绝缘膜116上形成第三层间绝缘膜120，则从第二层间绝缘膜116中的有机绝缘材料释放出的气体则不能扩散到外部并侵入第二晶体管103及第三晶体管105。
当上述从有机绝缘材料释放出的气体侵入用于晶体管的半导体层108的氧化物半导体时，该气体成为杂质进行氧化物半导体膜中。这导致使用该半导体层108的晶体管的特性变动。
相比之下，在如图2所示的用于栅极驱动电路部140的第二晶体管103及第三晶体管105上的第三层间绝缘膜120具有开口的结构，即，第三层间绝缘膜120设置在像素区域142的一部分中并且第三层间绝缘膜120的边缘部分相比栅极驱动电路部140形成在内侧的结构中，从第二层间绝缘膜116释放的气体可以扩散到外部。
此外，在用于像素区域142的第一晶体管101中，如图2所示，优选去除使用无机绝缘材料形成的第三层间绝缘膜120的与半导体层108重叠的部分。这样的结构可以抑制从使用有机绝缘材料形成的第二层间绝缘膜116释放出的气体侵入第一晶体管101。
这里，以下详细说明图1A至1C及图2所示的显示装置的其他部件。
对于第一衬底102及第二衬底152，使用玻璃材料，诸如铝硅酸盐玻璃、铝硼硅酸盐玻璃或钡硼硅酸盐玻璃。在量产中，对于第一衬底102及第二衬底152，优选使用具有任一种下述尺寸的母体玻璃：第八代(2160mm×2460mm)、第九代(2400mm×2800mm或2450mm×3050mm)或第十代(2950mm×3400mm)等。高处理温度及长处理时间使母体玻璃显著地收缩。由此，在使用母体玻璃进行量产的情况下，优选在低于或等于600℃，进一步优选在低于或等于450℃，更进一步优选在低于或等于350℃的温度，进行制造工序中的加热处理。
注意，也可以在第一衬底102与栅电极104之间设置基底绝缘膜。作为基底绝缘膜，可以举出氧化硅膜、氧氮化硅膜、氮化硅膜、氮氧化硅膜、氧化镓膜、氧化铪膜、氧化钇膜、氧化铝膜、氧氮化铝膜等作为例子。注意，当使用氮化硅膜、氧化镓膜、氧化铪膜、氧化钇膜、氧化铝膜等作为基底绝缘膜时，能够抑制例如碱金属、水、氢等的杂质，从第一衬底102侵入半导体层108中。
对于栅电极104，可以使用：选自铝、铬、铜、钽、钛、钼、钨中的金属元素，包含上述任何这些金属元素作为成分的合金，或包含上述金属元素的组合的合金等。也可以使用锰和锆中的任一种或两种的金属元素。此外，栅电极104可以具有单层结构或者两层或更多层的叠层结构。作为例子，可以举出：包含硅的铝膜的单层结构，在铝膜上层叠钛膜的两层结构，在氮化钛膜上层叠钛膜的两层结构，在氮化钛膜上层叠钨膜的两层结构，在氮化钽膜或氮化钨膜上层叠钨膜的两层结构，以及依次层叠钛膜、铝膜和钛膜的三层结构等。替代地，也可以使用包含铝与选自钛、钽、钨、钼、铬、钕、钪中的一种或多种元素的膜、合金膜或氮化物膜。
栅电极104还可以使用如铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等透光导电材料而形成。也可以采用使用上述具有透光性的导电性材料和上述金属元素形成的叠层结构。
替代地，在栅电极104和栅极绝缘膜106之间，也可以设置In-Ga-Zn类氧氮化物半导体膜、In-Sn类氧氮化物半导体膜、In-Ga类氧氮化物半导体膜、In-Zn类氧氮化物半导体膜、Sn类氧氮化物半导体膜、In类氧氮化物半导体膜、金属氮化物膜(例如，InN或ZnN)等。上述膜都具有高于或等于5eV，优选高于或等于5.5eV的功函数，该数值高于氧化物半导体的电子亲和力。由此，使用氧化物半导体的晶体管的阈值电压可以向正方向漂移，从而可以实现所谓常断型(normally-off)开关元件。例如，作为In-Ga-Zn类氧氮化物半导体膜，使用具有氮浓度至少高于半导体层108的In-Ga-Zn类氧氮化物半导体膜，具体地，具有高于或等于7at.％的氮浓度的In-Ga-Zn类氧氮化物半导体膜。
作为栅极绝缘膜106，例如可以设置氧化硅膜、氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜、氧化铪膜、氧化镓膜或Ga-Zn类金属氧化物膜等的单层或叠层。为了提高与半导体层108之间的界面特性，栅极绝缘膜106中的至少与半导体层108接触的区域优选使用氧化物绝缘膜形成。
另外，通过在栅极绝缘膜106上设置具有阻挡氧、氢、水等的效果的绝缘膜，能够防止氧从半导体层108向外扩散且可以防止氢、水等从外部侵入半导体层108。作为具有阻挡氧、氢、水等的效果的绝缘膜，可以举出氧化铝膜、氧氮化铝膜、氧化镓膜、氧氮化镓膜、氧化钇膜、氧氮化钇膜、氧化铪膜、氧氮化铪膜作为例子。
在将栅极绝缘膜106形成为具有如下的叠层结构，其中使用缺陷很少的氮化硅膜作为第一氮化硅膜，在该第一氮化硅膜上设置有氢释放量少且氨释放量少的氮化硅膜作为第二氮化硅膜，并且在该第二氮化硅膜上设置氧化物绝缘膜时，可以形成缺陷少且氢及氨的释放量少的栅极绝缘膜106。由此，可以抑制包含在栅极绝缘膜106中的氢及氮转移到半导体层108。
使用氮化硅膜作为栅极绝缘膜106可以得到如下效果。与氧化硅膜相比，氮化硅膜具有高介电常数，为得到相等的电容量所需的厚度大。因此，可以增大栅极绝缘膜的物理厚度。因此，第一晶体管101、第二晶体管103以及第三晶体管105的耐受电压的下降得到抑制，耐受电压得到提高，由此可以抑制用于显示装置的晶体管的静电击穿。
此外，在将铜用于栅电极104并且使用氮化硅膜作为接触于栅电极104的栅极绝缘膜106的情况下，优选尽量减少因加热而从该氮化硅膜释放出的氨分子的量，以使得可以抑制铜与氨分子之间的反应。
在使用氧化物半导体膜作为半导体层108的晶体管中，在氧化物半导体膜与栅极绝缘膜之间的界面处或栅极绝缘膜中的陷阱能级(也称为界面能级)使晶体管的阈值电压典型地向负方向漂移，且使亚阈值摆幅(S值)增大，该亚阈值摆幅值是指当晶体管导通时为了使漏极电流变化一个数量级所需的栅电压。这导致在晶体管之间电特性偏差的问题。因此，通过使用缺陷少的氮化硅膜作为栅极绝缘膜，可以减少阈值电压的负向漂移及晶体管之间的电特性的偏差。
栅极绝缘膜106也可以使用如硅酸铪(HfSiOx)、添加有氮的硅酸铪(HfSixOyNz)、添加有氮的铝酸铪(HfAlxOyNz)、氧化铪、氧化钇等高k(high-k)材料而形成，由此可以降低晶体管的栅极泄漏电流。
栅极绝缘膜106的厚度优选大于或等于5nm且小于或等于400nm，更优选大于或等于10nm且小于或等于300nm，进一步优选大于或等于50nm且小于或等于250nm。
氧化物半导体被用于半导体层108，其优选至少包含铟(In)或锌(Zn)，或者In和Zn的双方。为了减少使用该氧化物半导体的晶体管之间的电特性偏差，除了In和Zn以外，氧化物半导体优选还包含一种或多种稳定剂(stabilizer)。
稳定剂的例子是镓(Ga)、锡(Sn)、铪(Hf)、铝(Al)、锆(Zr)等。稳定剂的其他例子是镧系元素，诸如镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)、镥(Lu)。
作为氧化物半导体，例如，可以使用如下材料：氧化铟、氧化锡、氧化锌、In-Zn类金属氧化物、Sn-Zn类金属氧化物、Al-Zn类金属氧化物、Zn-Mg类金属氧化物、Sn-Mg类金属氧化物、In-Mg类金属氧化物、In-Ga类金属氧化物、In-W类金属氧化物、In-Ga-Zn类金属氧化物(也称为IGZO)、In-Al-Zn类金属氧化物、In-Sn-Zn类金属氧化物、Sn-Ga-Zn类金属氧化物、Al-Ga-Zn类金属氧化物、Sn-Al-Zn类金属氧化物、In-Hf-Zn类金属氧化物、In-La-Zn类金属氧化物、In-Ce-Zn类金属氧化物、In-Pr-Zn类金属氧化物、In-Nd-Zn类金属氧化物、In-Sm-Zn类金属氧化物、In-Eu-Zn类金属氧化物、In-Gd-Zn类金属氧化物、In-Tb-Zn类金属氧化物、In-Dy-Zn类金属氧化物、In-Ho-Zn类金属氧化物、In-Er-Zn类金属氧化物、In-Tm-Zn类金属氧化物、In-Yb-Zn类金属氧化物、In-Lu-Zn类金属氧化物、In-Sn-Ga-Zn类金属氧化物、In-Hf-Ga-Zn类金属氧化物、In-Al-Ga-Zn类金属氧化物、In-Sn-Al-Zn类金属氧化物、In-Sn-Hf-Zn类金属氧化物、In-Hf-Al-Zn类金属氧化物。
注意，例如In-Ga-Zn类金属氧化物是指含有In、Ga和Zn作为主要成分的氧化物，并且对于In对Ga及Zn的比例没有特别的限制。In-Ga-Zn类金属氧化物也可以包含In、Ga、Zn以外的金属元素。
替代地，也可以使用以InMO3(ZnO)m(m大于0且不是整数)表示的材料作为氧化物半导体。注意，M表示选自Ga、Fe、Mn和Co中的一种或多种金属元素。替代地，作为氧化物半导体，也可以使用以In2SnO5(ZnO)n(n是大于0的整数)表示的材料。
例如，能够使用以1:1:1(＝1/3:1/3:1/3)、2:2:1(＝2/5:2/5:1/5)或3:1:2(＝1/2:1/6:1/3)的原子数比包含铟、镓和锌的In-Ga-Zn类金属氧化物、或者组分与上述组成相似的任何氧化物。替代地，也可以使用以1:1:1(＝1/3:1/3:1/3)、2:1:3(＝1/3:1/6:1/2)或2:1:5(＝1/4:1/8:5/8)的原子数比包含铟、锡和锌的In-Sn-Zn类金属氧化物。注意，氧化物半导体膜的原子数比中的各原子的比例在±20％的范围(作为误差)内变动。
但是，不局限于上述组成，并且可以根据所需要的半导体特性及电特性(例如，场效应迁移率、阈值电压、偏差)使用具有适当的组成的材料。为了得到所需要的半导体特性，优选适当地设定载流子密度、杂质浓度、缺陷密度、金属元素和氧的原子比、原子间距离、密度等。
例如，在使用In-Sn-Zn类金属氧化物的情况下，可以较容易获得高迁移率。此外，在使用In-Ga-Zn类金属氧化物的情况下，通过减小体(bulk)内缺陷密度可以提高场效应迁移率。
替代地，可以用于半导体层108的金属氧化物的能隙大于或等于2eV，优选大于或等于2.5eV，更优选大于或等于3eV。通过使用具有这样宽能隙的氧化物半导体膜，可以减少晶体管的关态电流。
接着，以下说明可以用作半导体层108的氧化物半导体膜的结构。
氧化物半导体膜大致分为非单晶氧化物半导体膜和单晶氧化物半导体膜。非单晶氧化物半导体膜包括C轴取向晶体氧化物半导体(C Axis Aligned Crystalline OxideSemiconductor：CAAC-OS)膜、多晶氧化物半导体膜、微晶氧化物半导体膜以及非晶氧化物半导体膜等。
这里，对CAAC-OS膜进行说明。
CAAC-OS膜是一种包含多个结晶部的氧化物半导体膜，每一结晶部的大部分能够容纳于一边小于100nm的立方体内。因此，有时包括在CAAC-OS膜中的结晶部能够适配于一边小于10nm、小于5nm或小于3nm的立方体。
在CAAC-OS膜的透射电子显微镜(TEM：Transmission Electron Microscope)图像中，不能清晰地确认结晶部之间的边界，即晶粒边界(grain boundary)。因此，在CAAC-OS膜中，不容易发生起因于晶粒边界的电子迁移率的降低。
根据在大致平行于样品表面的方向观察的CAAC-OS膜的TEM图像(截面TEM图像)，在结晶部中金属原子排列为层状。各金属原子层具有由CAAC-OS膜的顶表面或在其上形成CAAC-OS膜的表面(以下，在其上形成CAAC-OS膜的表面被称为形成表面)反映的形态(morphology)，且排列为平行于CAAC-OS膜的顶表面或形成表面。
另一方面，根据在基本垂直于样品表面的方向观察的CAAC-OS膜的TEM图像(平面TEM图像)，在结晶部中金属原子排列为三角形状或六角形状。但是，在不同的结晶部之间金属原子的排列没有规律性。
在本说明书中，术语“平行”是指两条直线之间形成的角度大于或等于-10°且小于或等于10°，因此也包括角度大于或等于-5°且小于或等于5°的情况。替代地，术语“垂直”是指两条直线之间形成的角度大于或等于80°且小于或等于100°，因此也包括角度大于或等于85°且小于或等于95°的情况。
根据截面TEM图像及平面TEM图像的结果，在CAAC-OS膜的结晶部中观察到取向性。
使用X射线衍射(XRD:X-Ray Diffraction)装置对CAAC-OS膜进行结构分析。例如，当通过异面(out-of-plane)法分析包括InGaZnO4结晶的CAAC-OS膜时，在衍射角(2θ)为31°附近时频繁地出现峰值。该峰值来源于InGaZnO4结晶的(009)面，这显示CAAC-OS膜中的结晶具有c轴取向性，并且该c轴取向在基本垂直于CAAC-OS膜的顶表面或形成表面的方向上。
另一方面，当通过使X线在垂直于c轴的方向上入射到样品的共面(in-plane)法分析CAAC-OS膜时，在2θ为56°附近时频繁地出现峰值。该峰值来源于InGaZnO4结晶的(110)面。在此，在2θ固定为56°左右并在以样品表面的法向量为轴(φ轴)旋转样品的条件下进行分析(φ扫描)。在该样品是InGaZnO4的单晶氧化物半导体膜的情况下，出现六个峰值。该六个峰值来源于等效于(110)面的晶面。另一方面，在该样品是CAAC-OS膜的情况下，即使在2θ固定为约56°的状态下进行φ扫描也不能观察到明确的峰值。
根据上述结果，在具有c轴取向的CAAC-OS膜中，虽然a轴及b轴的方向在结晶部之间不同，但是c轴取向在与形成表面或顶表面的法向量平行的方向上。因此，在上述截面TEM图像中观察到的层状排列的各金属原子层对应于与结晶的a-b面平行的面。
注意，结晶部在沉积CAAC-OS膜的同时形成，或通过诸如加热处理等的晶化处理形成。如上所述，结晶的c轴取向在与CAAC-OS膜的形成表面或顶表面的法线向量平行的方向上。由此，例如，在CAAC-OS膜的形状因蚀刻等而变化的情况下，该c轴可能不一定与CAAC-OS膜的形成表面或顶表面的法线向量平行。
此外，CAAC-OS膜中的结晶度不一定均匀。例如，在形成CAAC-OS膜的结晶生长从膜的顶表面附近发生的情况下，在某些情况下，顶表面附近的结晶度高于形成表面附近的结晶度。此外，当对CAAC-OS膜添加杂质时，添加有杂质的区域的结晶度变化，CAAC-OS膜中的结晶度根据区域而变化。
注意，当通过异面(out-of-plane)法分析包括InGaZnO4结晶的CAAC-OS膜时，除了在31°附近的2θ峰值之外，还可以观察到在36°附近的2θ峰值。36°附近的2θ峰值源于ZnGa2O4的结晶的(311)面；该峰值意味着在具有InGaZnO4结晶的CAAC-OS膜的一部分中包含ZnGa2O4结晶。优选的是，在CAAC-OS膜中，2θ峰值出现于31°附近而不出现于36°附近。
CAAC-OS膜是杂质浓度低的氧化物半导体膜。杂质是氧化物半导体膜的主要成分以外的任何元素，并包括氢、碳、硅、过渡金属元素等。特别是，具有比包含在氧化物半导体膜中的金属元素更高的与氧的结合强度的元素(例如，硅)，导致氧化物半导体膜中的原子排列的杂乱，因为该元素夺取氧化物半导体膜的氧，由此结晶性降低。此外，如铁或镍等重金属、氩、二氧化碳等具有大原子半径(或分子半径)；因此，当上述项素中的任一种包含在氧化物半导体膜时，该项素导致氧化物半导体膜的原子排列的杂乱，由此结晶性降低。注意，包含在氧化物半导体膜中的杂质可能成为载流子陷阱或载流子源。
CAAC-OS膜是缺陷态密度低的氧化物半导体膜。例如，氧化物半导体膜中的氧空位作为载流子陷阱，或者当其中俘获氢时成为载流子产生源。
杂质浓度低且缺陷态密度低(氧空位少)的状态称为“高纯度本征”或“基本高纯度本征”。高纯度本征或基本高纯度本征的氧化物半导体膜具有很少的载流子产生源，因此具有较低的载流子密度。因此，使用该氧化物半导体膜的晶体管很少具有负阈值电压(很少具有常开(normally-on)特性)。高纯度本征或基本高纯度本征的氧化物半导体膜具有很少的载流子陷阱。因此，使用该氧化物半导体膜的晶体管具有变动小的电特性及高可靠性。注意，被氧化物半导体膜中的载流子陷阱俘获的电荷到被释放需要长时间，可能行为像固定电荷。因此，使用杂质浓度高且缺陷态密度高的氧化物半导体膜的晶体管有时具有不稳定的电特性。
在使用CAAC-OS膜的晶体管中，起因于可见光或紫外光的照射的电特性的变动小。
例如，CAAC-OS膜通过溅射法使用多晶的氧化物半导体溅射靶材形成。当离子碰撞该溅射靶材时，包含在溅射靶材中的结晶区域可以沿a-b面与靶材分开，并且具有与a-b面平行的面的溅射粒子(平板状溅射粒子或颗粒状溅射粒子)从靶材分离。在这种情况下，该平板状的溅射粒子保持其结晶状态到达衬底，由此可以在衬底上形成CAAC-OS膜。
为了形成CAAC-OS膜，优选使用如下条件。
通过降低沉积时混入CAAC-OS膜中的杂质量，可以抑制因杂质导致的结晶状态的破坏。例如，可以降低存在于沉积室内的杂质(例如，氢、水、二氧化碳或氮)的浓度。此外，可以降低沉积气体中的杂质浓度。具体而言，使用露点为-80℃或更低，优选为-100℃或更低的沉积气体。
通过增高沉积时的衬底加热温度，在溅射粒子到达衬底之后发生溅射粒子的迁移(migration)。具体而言，沉积时的衬底加热温度为100℃至740℃，优选为150℃至500℃。通过增高沉积时的衬底加热温度，当平板状的溅射粒子到达衬底时，在衬底上发生迁移，由此，溅射粒子的平坦的面附着到衬底。
此外，优选的是，通过增高沉积气体中的氧的比例并使功率最优化，来减轻沉积时的等离子体损伤。沉积气体中的氧的比例为30vol％或更高，优选为100vol％。
替代地，用作半导体层108的氧化物半导体膜可以具有多个氧化物半导体膜的叠层结构。例如，氧化物半导体膜也可以具有第一氧化物半导体膜和第二氧化物半导体膜的叠层结构，该第一氧化物半导体膜和第二氧化物半导体膜使用不同的组成的金属氧化物形成。例如，第一氧化物半导体膜也可以使用二元金属氧化物、三元金属氧化物及四元金属氧化物中的任一种形成，而第二氧化物半导体膜使用与第一氧化物半导体膜不同的金属氧化物形成。
此外，也可以使第一氧化物半导体膜和第二氧化物半导体膜的构成元素相同，而使第一氧化物半导体膜和第二氧化物半导体膜的构成元素的组分不同。例如，第一氧化物半导体膜可以以1：1：1的原子比包含In、Ga和Zn，而第二氧化物半导体膜以3：1：2的原子比包含In、Ga和Zn。替代地，第一氧化物半导体膜也可以以1：3：2的原子比包含In、Ga和Zn，而第二氧化物半导体膜以2：1：3的原子比包含In、Ga和Zn。注意，氧化物半导体膜的原子比中，各元素的比例在±20％的范围(作为误差)内变动。
此时，第一氧化物半导体膜和第二氧化物半导体膜中的离栅电极近(沟道一侧)的一个氧化物半导体膜优选以In>Ga的方式包含In和Ga。离栅电极远(背沟道一侧)的另一个氧化物半导体膜优选以In≤Ga的方式包含In和Ga。
此外，氧化物半导体膜可以具有第一氧化物半导体膜、第二氧化物半导体膜及第三氧化物半导体膜的三层结构，其中各氧化物半导体膜的构成元素可以相同，而第一氧化物半导体膜、第二氧化物半导体膜及第三氧化物半导体膜的构成元素的组分不同。例如,第一氧化物半导体膜可以以1:3:2的原子比包含In、Ga和Zn,第二氧化物半导体膜可以以3:1:2的原子比包含In、Ga和Zn,并且第三氧化物半导体膜可以以1:1:1的原子比包含In、Ga和Zn。
比起按原子比而言与Ga及Zn相比包含更多In的氧化物半导体膜(典型为第二氧化物半导体膜)及以相等的原子比包含Ga、Zn、In的氧化物半导体膜(典型为第三氧化物半导体膜)来，在按原子比而言与Ga及Zn相比包含更少In的氧化物半导体膜(典型为，以1:3:2的原子比包含In、Ga和Zn的第一氧化物半导体膜)中，更加抑制氧空位的产生，从而可以抑制载流子密度的增高。此外，当以1:3:2的原子比包含In、Ga和Zn的第一氧化物半导体膜具有非晶结构时，第二氧化物半导体膜很可能为CAAC-OS膜。
因为第一氧化物半导体膜、第二氧化物半导体膜和第三氧化物半导体膜的构成元素彼此相同，所以第一氧化物半导体膜在与第二氧化物半导体膜之间的界面处具有较少的陷阱能级。因此，当氧化物半导体膜具有上述结构时，可以减少晶体管的阈值电压的由于随时间变化或光降解而导致的变动的量。
在氧化物半导体中，重金属的s轨道主要贡献于载流子传输，并且当氧化物半导体中的In含量增加时，很可能增加s轨道的重叠。由此，包含In>Ga的In和Ga的氧化物具有比包含In≤Ga的In和Ga的氧化物高的载流子迁移率。此外，与In中相比，在Ga中，氧空位的形成能大，由此，不那么容易产生氧空位；由此，包含In≤Ga的In和Ga的氧化物具有比包含In>Ga的In和Ga的氧化物更稳定的特性。
通过对沟道一侧的氧化物半导体膜使用包含In>Ga的In和Ga的氧化物半导体，并且对于背沟道一侧的氧化物半导体膜使用包含In≤Ga的In和Ga的氧化物半导体，可以进一步提高晶体管的场效应迁移率及可靠性。
此外，第一氧化物半导体膜、第二氧化物半导体膜和第三氧化物半导体膜可以使用结晶性不同的氧化物半导体来形成。换言之，这些氧化物半导体膜可以使用单晶氧化物半导体、多晶氧化物半导体、微晶氧化物半导体、非晶氧化物半导体和CAAC-OS的适当的组合而形成。当非晶氧化物半导体被应用于第一氧化物半导体膜或第二氧化物半导体膜时，氧化物半导体膜的内部应力或外部应力降低，晶体管的特性偏差减小，并且，能够进一步提高晶体管的可靠性。
氧化物半导体膜的厚度优选大于或等于1nm且小于或等于100nm，更优选大于或等于1nm且小于或等于30nm，更优选大于或等于1nm且小于或等于50nm，进一步优选大于或等于3nm且小于或等于20nm。
通过二次离子质谱分析法(SIMS：Secondary Ion Mass Spectrometry)测得的在用于半导体层108的氧化物半导体膜中的碱金属或碱土金属的浓度优选低于或等于1×1018atoms/cm3(原子/cm3)，更优选低于或等于2×1016atoms/cm3。这是因为，当碱金属或碱土金属与氧化物半导体键合时，碱金属或碱土金属的一部分生成载流子，由此晶体管的关态(off-state)电流上升。
此外，通过二次离子质谱分析法测得的在用于半导体层108的氧化物半导体膜中的氢浓度低于5×1018atoms/cm3，优选低于或等于1×1018atoms/cm3，更优选低于或等于5×1017atoms/cm3，进一步优选低于或等于1×1016atoms/cm3。
包含在氧化物半导体膜中的氢与键合于金属原子的氧起反应而生成水，并且在氧所脱离的晶格(或氧被从其去除的部分)中形成缺陷。此外，当氢的一部分与氧键合时，产生作为载流子的电子。因此，通过在形成氧化物半导体膜的工序中尽可能地减少包含氢的杂质，可以降低氧化物半导体膜的氢浓度。由此，通过将尽可能多地去除了氢的氧化物半导体膜用于沟道区，可以抑制阈值电压的负向漂移，并且可以降低电特性的偏差。此外，可以降低晶体管的源极及漏极之间的泄漏电流(典型为关态电流)。
此外，通过将用于半导体层108的氧化物半导体膜中的氮浓度设定为低于或等于5×1018atoms/cm3，可以抑制阈值电压的负向漂移以及降低电特性的偏差。
注意，多种实验可以证实使用通过尽量去除氢而被高度纯化了的氧化物半导体膜作为沟道区的晶体管的低关态电流。例如，具有1×106μm沟道宽度和10μm沟道长度的晶体管在源电极和漏电极之间的电压(漏极电压)在1V至10V的范围内时，可以具有小于或等于半导体参数分析仪的测量极限的关态电流，即，小于或等于1×10-13A。在此情况下，可知对应于关态电流除以晶体管的沟道宽度而得到的数值的关态电流为100zA/mm或更小。此外，电容器与晶体管彼此连接，通过使用由该晶体管控制流入到电容器或从电容器流出的电荷的电路来测量关态电流。在该测量中，被高度纯化的氧化物半导体膜被用于上述晶体管的沟道区域，并且根据电容器的每单位时间的电荷量的改变测量该晶体管的关态电流。其结果是，发现在晶体管的源电极和漏电极之间的电压为3V的情况下，可以获得几十尤安/微米(yA/μm)的较低的关态电流。因此，使用被高度纯化的氧化物半导体膜形成沟道区的晶体管具有极小的关态电流。
源电极110及漏电极112被形成为具有单层结构或叠层结构，所述结构包含：作为导电材料的诸如铝、钛、铬、镍、铜、钇、锆、钼、银、钽和钨等金属中的任何金属，或包含这些金属中的任何金属为其主要成分的合金。可以举出如下结构作为其例子：包含硅的铝膜的单层结构；在铝膜上层叠有钛膜的两层结构；在钨膜上层叠有钛膜的两层结构；在铜-镁-铝合金膜上形成有铜膜的两层结构；依次层叠有钛膜或氮化钛膜、铝膜或铜膜、和钛膜或氮化钛膜的三层结构；以及依次层叠有钼膜或氮化钼膜、铝膜或铜膜、和钼膜或氮化钼膜的三层结构；等等。注意，可以使用包含氧化铟、氧化锡或氧化锌的透明导电材料。
在本实施方式中，源电极110及漏电极112设置在半导体层108上，但是其也可以设置在栅极绝缘膜106与半导体层108之间。
作为第一层间绝缘膜114，优选使用氧化物绝缘膜以提高与用于半导体层108的氧化物半导体膜之间的界面特性。作为第一层间绝缘膜114，可以使用具有大于或等于150nm且小于或等于400nm厚度的氧化硅膜、氧氮化硅膜、氧化铝膜、氧化铪膜、氧化镓膜，Ga-Zn类金属氧化物膜等。第一层间绝缘膜114可以具有氧化物绝缘膜与氮化物绝缘膜的叠层结构。例如，第一层间绝缘膜114可以具有氧氮化硅膜与氮化硅膜的叠层结构。
作为第二层间绝缘膜116，可以使用具有耐热性的有机绝缘材料，诸如丙烯酸类树脂、聚酰亚胺类树脂、苯并环丁烯类树脂、聚酰胺类树脂或环氧类树脂。注意，第二层间绝缘膜116可以通过层叠多个使用这些材料中的任何材料形成的绝缘膜来形成。通过使用第二层间绝缘膜116，可以降低第一晶体管101等的不均匀性。
电容器电极118可以使用诸如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(以下称为ITO)、氧化铟锌、添加有氧化硅的氧化铟锡等透光导电材料而形成。
作为第三层间绝缘膜120，可以使用无机绝缘材料，诸如氧化硅膜、氧氮化硅膜、氮氧化硅膜、氮化硅膜或氧化铝膜。尤其是，优选使用选自氮化硅膜、氮氧化硅膜以及氧化铝膜中的一种作为第三层间绝缘膜120。通过使用选自氮化硅膜、氮氧化硅膜以及氧化铝膜中的一种作为第三层间绝缘膜120，可以抑制来自第二层间绝缘膜116的氢或水分的释放。
作为像素电极122，可以使用与电容器电极118类同的材料。虽然电容器电极118的材料及像素电极122的材料可以相同或不同，但是优选使用相同的材料，这种情况下可以降低制造成本。
作为第一取向膜124及第二取向膜164，可以使用具有耐热性的有机材料，诸如丙烯酸类树脂、聚酰亚胺类树脂、苯并环丁烯类树脂、聚酰胺类树脂、或环氧类树脂。
作为液晶层162，可以使用液晶材料，诸如热致液晶、低分子液晶、高分子液晶、高分子分散型液晶、铁电液晶、反铁电液晶。这些液晶材料根据条件的不同而呈现出胆甾相、近晶相、立方相、手征向列相、均质相等。
替代地，在采用水平电场模式的情况下，可以使用不需要取向膜(第一取向膜124或第二取向膜164)的呈现蓝相的液晶。蓝相是液晶相之一种，当胆甾液晶的温度升高时，在即将由胆甾相转变成均质相之前产生。因为蓝相只在很窄的温度范围内出现，所以将其中混合有几重量百分比或更多的手征试剂的液晶组合物用于液晶层，以便扩大温度范围。包含呈现蓝相的液晶和手征试剂的液晶组合物具有短的响应时间，且具有光学各向同性，由此不需要取向处理，并且视角依赖性小。此外，由于不需要设置取向膜且不需要摩擦处理，因此可以防止由摩擦处理而引起的静电放电破坏，并可以降低制造工序中的液晶显示装置的缺陷及损伤。由此，可以高生产率地制造液晶显示装置。使用氧化物半导体膜的晶体管有这样的可能：晶体管的电特性由于静电的影响而显著改变并偏离设计的范围。因此，将显示蓝相的液晶材料用于包括使用氧化物半导体膜的晶体管的液晶显示装置是更为有效的。
液晶材料的电阻率高于或等于1×109Ω·cm，优选高于或等于1×1011Ω·cm，更优选高于或等于1×1012Ω·cm。注意，本说明书中的电阻率是在20℃的温度测量的。
考虑到配置在像素区域中的晶体管的泄漏电流等设定设置在显示装置中的存储电容器的大小，以使得能够在指定期间保持电荷。可以考虑到晶体管的关态电流等设定存储电容器的大小。在使用包括被高度纯化且其中氧空位的形成得到抑制的氧化物半导体层的晶体管，例如，使用液晶元件作为显示元件的情况下，具有各像素中的液晶电容的1/3或更小优选为1/5或更小的电容的存储电容器是足够的。
通过使用被高度纯化且其中氧空位的形成得到抑制的氧化物半导体作为半导体层，能够降低在本实施方式中的晶体管的关断状态下的电流(关态电流)。因此，可以更长时间地保持如图像信号等电信号，并且可以将导通状态(on state)下的写入间隔设置得更长。因此，可以降低刷新操作的频率，这导致实现抑制耗电量的效果。
作为图1A至1C及图2所示的显示装置中的液晶元件150的驱动模式，可以使用扭曲向列(Twisted Nematic：TN)模式、平面内切换(In-Plane-Switching：IPS)模式、边缘电场切换(Fringe Field Switching：FFS)模式、轴对称排列微单元(Axially Symmetricaligned Micro-cell：ASM)模式、光学补偿弯曲(Optical Compensated Birefringence：OCB)模式、铁电液晶(Ferroelectric Liquid Crystal：FLC)模式、反铁电液晶(AntiFerroelectric Liquid Crystal：AFLC)模式等。尤其是，优选采用FFS模式以实现宽视角。
该显示装置可以是常黑型液晶显示装置，例如采用垂直取向(VA)模式的透射型液晶显示装置。作为垂直取向模式可以举出几个例子。例如，可以使用多畴垂直取向(Multi-Domain Vertical Alignment：MVA)模式、垂直取向构型(Patterned Vertical Alignment：PVA)模式等。此外，可以使用其中将像素分成几个区域(子像素)并在它们各自的区域中使分子在不同方向取向的被称为多畴化或多畴设计的方法。
虽然在图1A至1C及图2中未图示，但是可以适当地设置光学构件(光学衬底)，诸如偏振构件、迟滞(retardation)构件、抗反射构件等。例如，可以通过使用偏振衬底以及迟滞衬底来获得圆偏振。此外，作为光源，可以使用背光、侧灯等。
作为像素区域142中的显示方法，可以采用逐行扫描方法或隔行扫描方法等。此外，当进行彩色显示时在像素中受到控制的颜色成分不限于三种颜色：R、G和B(R、G和B分别对应于红色、绿色和蓝色)。例如，可以使用R、G、B和W(W对应于白色)，或者R、G、B和黄色(yellow)、青色(cyan)、品红色(magenta)等中的一种或多种颜色。注意，各颜色成分的点之间，显示区的大小可以不同。注意，所公开的发明不局限于应用于彩色显示的显示装置；所公开的发明也可以应用于单色显示的显示装置。
此外，间隔物160设置在第二衬底152的下方，以控制第一衬底102和第二衬底152之间的距离(单元间隙：cell gap)。注意，该单元间隙决定液晶层162的厚度。间隔物160可以具有任何形状，如，通过对绝缘膜选择性地进行蚀刻而获得的柱状间隔物或球状间隔物等。
彩色膜153作为所谓的滤色器。作为彩色膜153，使用具有使特定波长带的光透过的性质的材料，以及可以使用包含染料或颜料的有机树脂膜等。
遮光膜154作为所谓的黑矩阵。作为遮光膜154，只要其能够遮蔽从相邻的像素放射的光，可以使用诸如包含黑色染料或黑色颜料的有机树脂膜或金属膜的任何膜。在本实施方式中，例示出由包含黑色颜料的有机树脂膜形成的遮光膜154。
有机保护绝缘膜156被设置为不使包含在彩色膜153中的离子性物质扩散到液晶层162中。但是，有机保护绝缘膜156不局限于该结构，并且不一定需要设置。
作为密封剂166，可以使用热固性树脂、可紫外线固化树脂等。图2所示的由密封剂166密封的区域具有这样的结构，其中在第一衬底102与第二衬底152之间设置有栅极绝缘膜106、以与源电极110及漏电极112相同的工序形成的电极113、第一层间绝缘膜114以及第二层间绝缘膜116；但是，上述结构只是一个例子，本发明不限于此。例如，该结构可以是只设置有栅极绝缘膜106及第一层间绝缘膜114的结构。当去除第二层间绝缘膜116时，来自外部的水分等的侵入进一步被抑制，因此，如图2所示，优选将第二层间绝缘膜116的一部分去除或凹缩。
如上所述，本实施方式所示的显示装置包括形成在像素区域和驱动电路区域中的晶体管、形成在该晶体管上的第一层间绝缘膜、形成在第一层间绝缘膜上的第二层间绝缘膜、以及形成在第二层间绝缘膜上的第三层间绝缘膜。在该结构中，第三层间绝缘膜设置在像素区域的上部区域的一部分中，并且相比驱动电路区域，第三层间绝缘膜的边缘部分形成在内侧。该结构可以抑制从第二层间绝缘膜释放出的气体侵入晶体管一侧，而可以提高显示装置的可靠性。再者，第一层间绝缘膜可以抑制从第二层间绝缘膜释放出的气体侵入晶体管一侧。
本实施方式可以与其他实施方式或实例所示的任何结构适当地组合而实施。
实施方式2
在本实施方式中，参照图3及图4说明作为显示装置的一种方式的使用有机EL面板的显示装置。注意，以相同的符号表示与实施方式1的部分相似的部分，并省略其详细说明。
图3和图4分别示出作为显示装置的一种方式的显示装置的俯视图和截面图。注意，图4对应于沿图3中的线X2-Y2的截面图。
在图3所示的显示装置中，密封剂166被设置为围绕设置在第一衬底102上的像素区域142、栅极驱动电路部140及源极驱动电路部144，所述驱动电路部是位于像素区域142的外侧并与所述像素区域142相邻并且对该像素区域142供应信号的驱动电路区域；使用第二衬底152进行密封。第二衬底152被设置为与设置有像素区域142、栅极驱动电路部140以及源极驱动电路部144的第一衬底102相对。由此，像素区域142、栅极驱动电路部140以及源极驱动电路部144与显示元件一起被第一衬底102、密封剂166以及第二衬底152密封。
如上所述，包括晶体管的驱动电路的一部分或全部可以形成在形成有像素区域142的第一衬底102上，由此可以获得面板上系统(system-on-panel)。此外，包括薄膜晶体管的驱动电路的全部或一部分可以形成在与像素区域相同的衬底上，由此可以获得面板上系统。
以下，使用对应于沿图3中的线X2-Y2的截面图的图4对栅极驱动电路部140及像素区域142的结构进行详细的说明。
在像素区域142中，第一晶体管101使用第一衬底102、形成在第一衬底102上的栅电极104、形成在栅电极104上的栅极绝缘膜106、与栅极绝缘膜106接触且设置为与栅电极104重叠的半导体层108、以及形成在栅极绝缘膜106及半导体层108上的源电极110及漏电极112而形成。
此外，像素区域142包括如下构件：在第一晶体管101上(更具体而言，在栅极绝缘膜106、半导体层108、源电极110及漏电极112上)的使用无机绝缘材料形成的第一层间绝缘膜114；第一层间绝缘膜114上的使用有机绝缘材料形成的第二层间绝缘膜116；形成在第二层间绝缘膜116上的使用无机绝缘材料形成的第三层间绝缘膜120；形成在第二层间绝缘膜116及第三层间绝缘膜120上的分隔物126；形成在第三层间绝缘膜120及分隔物126上的像素电极122；形成在像素电极122上的发光层128；以及形成在发光层128上的电极130。
注意，像素电极122、发光层128及电极130形成发光元件170。
此外，填充剂172设置在发光元件170上，更具体而言，电极130上。在填充剂172上，设置有第二衬底152。换言之，发光元件170及填充剂172夹在第一衬底102与第二衬底152之间。
在栅极驱动电路部140中，第二晶体管103及第三晶体管105使用第一衬底102、形成在第一衬底102上的栅电极104、形成在栅电极104上的栅极绝缘膜106、与栅极绝缘膜106接触且设置为与栅电极104重叠的半导体层108，形成在栅极绝缘膜106及半导体层108上的源电极110及漏电极112而形成。
此外，栅极驱动电路部140包括：在第二晶体管103及第三晶体管105上(更具体而言，在栅极绝缘膜106、半导体层108、源电极110及漏电极112上)的使用无机绝缘材料形成的第一层间绝缘膜114；以及第一层间绝缘膜114上的使用有机绝缘材料形成的第二层间绝缘膜116。
因此，第三层间绝缘膜120设置在像素区域142的上部区域的一部分中，并且相比作为驱动电路区域的栅极驱动电路部140，第三层间绝缘膜120的边缘部分形成在内侧。
上述结构允许将从外部侵入的水分或在显示装置中产生的水分、氢等气体释放到栅极驱动电路部140的第二层间绝缘膜116上方的部分。因此，能够抑制水分、氢等气体侵入第一晶体管101、第二晶体管103以及第三晶体管105。
作为使用有机绝缘材料形成的第二层间绝缘膜116，需要利用其改善平坦性的有机绝缘材料，以减少包含在显示装置的晶体管等的不均匀性。这是因为，通过减少晶体管等的不均匀，可以提高显示装置的显示质量。但是，当进行加热等时，该有机绝缘材料将氢、水分或有机成分作为气体释放。
例如，对于在半导体层108中使用硅膜(其是硅类半导体材料)的晶体管，上述氢、水分或有机成分的气体可能不是大问题。但是，在本发明的一个实施方式中，半导体层108使用氧化物半导体膜形成，因此需要适当地释放来自使用有机绝缘材料形成的第二层间绝缘膜116的气体。注意，当半导体层108使用氧化物半导体膜形成时，第三层间绝缘膜120的边缘部分相比作为驱动电路区域的栅极驱动电路部140形成在内侧的结构发挥很好的效果。此外，在包括使用氧化物半导体以外的材料(例如，作为硅类半导体材料的非晶硅或结晶硅)形成的半导体层108的晶体管中也可以获得相似的效果。
在本实施方式中，形成在第二层间绝缘膜116上的第三层间绝缘膜120，以抑制从第二层间绝缘膜116释放出的气体侵入发光元件170一侧，和/或提高像素电极122与第二层间绝缘膜116之间的粘附性。这样的结构可以抑制氢、水分等的气体从第二层间绝缘膜116侵入发光元件170一侧。
但是，若在用于栅极驱动电路部140的第二晶体管103及第三晶体管105上的第二层间绝缘膜116上形成第三层间绝缘膜120，则不能将从第二层间绝缘膜116中的有机绝缘材料释放出的气体扩散到外部，并且其侵入第二晶体管103及第三晶体管105。
在上述气体侵入用于晶体管的半导体层108中的氧化物半导体时，该气体作为杂质进入氧化物半导体膜中。这导致使用该半导体层108的晶体管的特性变动。
另一方面，在如图4所示的其中在用于栅极驱动电路部140的第二晶体管103及第三晶体管105上的第三层间绝缘膜120被形成开口，即，第三层间绝缘膜120设置在像素区域142的一部分中并且第三层间绝缘膜120的边缘部分相比栅极驱动电路部140形成在内侧的结构中，从第二层间绝缘膜116释放出的气体可以扩散到外部。
此外，在用于像素区域142的第一晶体管101中，如图4所示，优选去除使用无机绝缘材料形成的第三层间绝缘膜120的与半导体层108重叠的部分。这样的结构可以抑制从使用有机绝缘材料形成的第二层间绝缘膜116释放出的气体侵入第一晶体管101。
这里，以下说明图3及图4所示的显示装置的与实施方式1所示的显示装置的结构不同的其他部件。
分隔物126使用有机绝缘材料或无机绝缘材料形成。尤其是，优选的是，分隔物126使用感光性的树脂材料形成来在像素电极122上具有开口，使得该开口的侧壁形成为具有连续曲率的倾斜表面。
作为填充剂172，可以使用可紫外线固化树脂、热固性树脂，以及如氮或氩等惰性气体。例如，可以使用聚氯乙烯(PVC)、丙烯酸类树脂、聚酰亚胺类树脂、环氧类树脂、硅酮类树脂、聚乙烯醇缩丁醛(PVB)或乙烯-醋酸乙烯酯(EVA)。例如，使用氮作为填充剂172。
作为发光元件170，可以使用利用电致发光的发光元件。利用电致发光的发光元件根据其发光材料是有机化合物还是无机化合物而被分类。一般来说，前者被称为有机EL元件，而后者被称为无机EL元件。这里，使用有机EL元件。
在有机EL元件中，通过对发光元件施加电压，电子和空穴分别从一对电极(像素电极122及电极130)注入到包含发光有机化合物的层，并且电流流过。这些载流子(电子和空穴)复合，由此，发光有机化合物被激发。该发光有机化合物从激发态返回到基态，由此发射光。由于这种机理，该发光元件被称为电流激发型发光元件。
为了从发光元件170取出光，所述电极(像素电极122或电极130)中的至少一个具有透光性。该发光元件可以采用如下发射结构中的任一种：顶部发射结构，其中通过与第一衬底102相反的表面取出发光；底部发射结构，其中通过第一衬底102一侧的表面取出发光；或者双发射结构，其中通过与第一衬底102相反的表面和第一衬底102一侧的表面取出发光。
可以在电极130及分隔物126上形成保护膜，以防止氧、氢、水分、二氧化碳等侵入发光元件170。作为保护膜，可以形成氮化硅膜、氮氧化硅膜等。此外，在由第一衬底102、第二衬底152以及密封剂166形成的空间中，设置填充剂172以用于密封。优选的是，使用气密性高且脱气少的保护膜(例如，层压膜或可紫外线固化树脂膜)或覆盖材料封装(密封)上述面板，从而以这样的方式不使该面板暴露于外部空气。
此外，若有需要，也可以在发光元件170的光射出面上适当地设置光学膜，诸如偏振片、圆偏振片(包括椭圆偏振片)、迟滞片(四分之一波(λ/4)片或半波(λ/2)片)、滤色器等。此外，偏振片或圆偏振片可以设置有抗反射膜。例如，可以进行利用表面上的凹凸来漫射反射光来降低眩光的抗眩光处理。
作为发光层128，优选的是，使用包含将三重态激发能转变成发光的发光材料的客体材料和其三重态激发能级(T1能级)高于该客体材料的三重态激发能级的主体材料的有机化合物。注意，发光层128可以具有其中层叠有多个发光层的结构(所谓的串置层结构(tandem structure))或者包含发光层以外的功能层(例如，空穴注入层、空穴传输层、电子传输层、电子注入层或电荷产生层)的结构。
作为密封剂166，除了实施方式1所示的任何材料以外，还可以使用包含玻璃材料的材料，例如，使粉末玻璃熔化及凝固而成的玻璃体(也称为熔融玻璃)。这种材料能够有效地抑制水分和气体的透过。因此，当使用发光元件170作为显示元件时，可以抑制该发光元件170的退化，因此显示装置可以具有极高的可靠性。
在图4所示的被密封剂166密封的区域具有在第一衬底102与第二衬底152之间只设置有栅极绝缘膜106的结构；但是，该结构只是一个例子，本发明不局限于此。例如，该结构也可以是其中层叠有栅极绝缘膜106及第一层间绝缘膜114的结构。注意，如图4所示，在优选的结构中，密封剂166配置在去除了第二层间绝缘膜116的区域中。
如上所述，本实施方式所示的显示装置包括形成在像素区域和驱动电路区域中的晶体管、形成在晶体管上的第一层间绝缘膜、形成在第一层间绝缘膜上的第二层间绝缘膜、以及形成在第二层间绝缘膜上的第三层间绝缘膜。在该结构中，第三层间绝缘膜设置在像素区域的上部区域的一部分中，并且第三层间绝缘膜的边缘部分相比驱动电路区域形成在内侧。上述结构可以抑制从第二层间绝缘膜释放出的气体侵入晶体管一侧，而可以提高显示装置的可靠性。再者，第一层间绝缘膜可以抑制从第二层间绝缘膜释放出的气体侵入晶体管一侧。
本实施方式可以与其他实施方式或实例所示的任何结构适当地组合而实施。
实施方式3
在本实施方式中，说明能够与上述实施方式所示的任何显示装置组合使用的图像传感器。
图5A示出带图像传感器的显示装置的例子。图5A示出带图像传感器的显示装置的像素的等效电路。
光电二极管元件4002的一个电极与复位信号线4058电连接，光电二极管元件4002的另一个电极与晶体管4040的栅电极电连接。晶体管4040的源电极和漏电极中的一个与电源电位(VDD)电连接，以及晶体管4040的源电极和漏电极中的另一个与晶体管4056的源电极和漏电极中的一个电连接。晶体管4056的栅电极与栅极选择线4057电连接，以及晶体管4056的源电极和漏电极中的另一个与输出信号线4071电连接。
第一晶体管4030是像素开关用晶体管。第一晶体管4030的源电极和漏电极中的一个与视频信号线4059电连接，第一晶体管4030的源电极和漏电极中的另一个与电容器4032及液晶元件4034电连接。第一晶体管4030的栅电极与栅极线4036电连接。
注意，第一晶体管4030、电容器4032以及液晶元件4034的结构可以与实施方式1所示的显示装置中的结构相似。
图5B示出带图像传感器的显示装置的像素的一部分的截面及驱动电路部的截面。在像素区域5042中，光电二极管元件4002及第一晶体管4030设置在第一衬底4001上。在作为驱动电路的栅极驱动电路部5040中，第二晶体管4060及第三晶体管4062设置在第一衬底4001上。
在像素区域5042中的光电二极管元件4002及第一晶体管4030上，形成有第一层间绝缘膜4014、第二层间绝缘膜4016以及第三层间绝缘膜4020。在第二层间绝缘膜4016上，形成有使用第三层间绝缘膜4020作为介电质的电容器4032。
由此，第三层间绝缘膜4020设置在像素区域5042的一部分中，并且第三层间绝缘膜4020的边缘部分相比栅极驱动电路部5040形成在内侧。通过上述结构，从第二层间绝缘膜4016释放出的气体可以扩散到外部。因此，该结构可以抑制从第二层间绝缘膜4016释放出的气体侵入晶体管一侧，而可以提高显示装置的可靠性。
在光电二极管元件4002中，包含下部电极和上部电极作为一对电极，该下部电极与第一晶体管4030的源电极及漏电极在相同工序中形成，该上部电极与液晶元件4034的像素电极在相同工序中形成，并且二极管存在于该对电极之间。
作为可以用作光电二极管元件4002的二极管，可以使用包括p型半导体膜和n型半导体膜的叠层的pn型二极管；包括p型半导体膜、i型半导体膜和n型半导体膜的叠层的pin型二极管；肖特基型二极管；等等。
在光电二极管元件4002上，设置有第一取向膜4024、液晶层4096、第二取向膜4084、对电极4088、有机绝缘膜4086、彩色膜4085、第二衬底4052等。
注意，pin型二极管当p型半导体膜一侧被用作受光面时具有更佳的光电转换特性。这是因为，空穴迁移率低于电子迁移率。本实施方式示出其中将从第二衬底4052的表面穿过彩色膜4085、液晶层4096等进入光电二极管元件4002的光转换为电信号的例子，但是本发明不局限于该例子。例如，可以省略彩色膜4085。
本实施方式中所述的光电二极管元件4002利用由进入光电二极管元件4002的光导致的在该对电极间的电流。当光电二极管元件4002检测到光时，可以读取检测对象的信息。
例如，通过同时进行用于显示装置的晶体管的制造工序和用于图像传感器的工序，可以提高本实施方式所说明的带图像传感器的显示装置的产率。但是，上面的实施方式中所说明的任何显示装置和本实施方式所说明的图像传感器可以制造在不同的衬底上。具体来说，图像传感器可以制造在上述实施方式中所说明的任何显示装置中的第二衬底上。
本实施方式可以与其他实施方式或其他实例所记载的任何结构适当地组合而实施。
实施方式4
在本实施方式中，说明使用本发明的一个实施方式的显示装置的平板终端的例子。
图6A到6C示出可折叠式(foldable)平板终端。图6A示出打开状态的平板终端。平板终端包括机壳8630、以及设置在机壳8630上的显示部8631a、显示部8631b、显示模式开关8034、电源开关8035、省电模式开关8036、卡扣具8033、操作开关8038。
本发明的一个实施方式的显示装置可以应用于显示部8631a及显示部8631b。
显示部8631a的整体或一部分可以作为触摸面板，并且当接触所显示的操作键时，可以输入数据。例如，显示部8631a可以在整体区域显示键盘按钮来作为触摸面板，并且显示部8631b可以被用作显示屏。
与显示部8631a同样，显示部8631b的整体或一部分可以作为触摸面板。
此外，可以同时触摸显示部8631a的触摸面板区域和显示部8631b的触摸面板区域以进行输入。
例如，通过使用显示模式开关8034，显示器能够在例如纵向模式和横向模式等之间切换以及在单色显示和彩色显示之间切换。通过使用省电模式开关8036，可以根据整合于平板终端中的光传感器检测出的外部光控制显示亮度。注意，除了光传感器以外，在平板终端中还可以包括其他检测装置，包括诸如能够检测倾斜度的陀螺仪、加速度传感器等传感器。
注意，图6A示出了其中显示部8631b与显示部8631a的面积相等的例子；但是，本发明不限于该例子。显示部8631a和显示部8631b的面积或显示质量可以不同。例如，一个显示面板可以能够进行比另一个显示面板更高清晰度的显示。
在图6B中平板终端是闭合的状态。平板终端包括机壳8630、设置于机壳8630的太阳能电池8633及充放电控制电路8634。在图6B中，作为充放电控制电路8634的例子示出包括电池8635和DCDC转换器8636的结构。
因为上述平板终端可以折叠，所以当不使用平板终端时能够闭合机壳8630。由此，可以保护显示部8631a和显示部8631b，这使得在长期使用方面可靠性良好以及耐久性良好。
图6A至6C所示的平板终端还可以具有：显示各种各样的数据(例如，静态图像、动态图像、文字图像)的功能；将日历、日期或时间等显示在显示部上的功能；通过触摸输入对显示在显示部上的数据进行操作或编辑的触摸输入功能；通过各种各样的软件(程序)控制处理的功能；等等。
利用太阳能电池8633得到的电力可以用于平板终端的工作，或者可以储存在电池8635中。注意，太阳能电池8633可以设置在机壳8630的两个表面上。当使用锂离子电池作为电池8635时，有实现小型化等的优点。
参照图6C的框图说明图6B所示的充放电控制电路8634的结构和工作。在图6C中，示出太阳能电池8633、电池8635、DCDC转换器8636、转换器8637、开关SW1、开关SW2、开关SW3以及显示部8631。图6C中的电池8635、DCDC转换器8636、转换器8637以及开关SW1至SW3对应于图6B所示的充放电控制电路8634。
在由太阳能电池8633产生电力的情况下，通过DCDC转换器8636对太阳能电池所产生的电力进行升压或降压以使该电力具有用来给电池8635充电的电压。然后，接通开关SW1，通过转换器8637将该电力电压步增或步降为最适于显示部8631的电压。此外，当在显示部8631上不进行显示时，关断开关SW1并接通开关SW2从而给电池8635充电。
注意，作为电力产生装置的例子示出了太阳能电池8633，但是本发明不局限于此。代替地，可以使用如压电元件(piezoelectric element)或热电转换元件(珀尔帖元件(peltier element))等其他发电装置。例如，电池可以使用其他充电装置来进行充电，例如，能够通过以无线(非接触)的方式收发电力进行充电的非接触式电力传输模块，其可以组合使用。
本实施方式可以与其他实施方式或实例所记载的任何结构适当地组合而实施。
实施方式5
在本实施方式中，说明包括上述实施方式中所说明的任何显示装置等的电子设备的例子。
图7A示出便携式信息终端。图7A所示的便携式信息终端包括机壳9300、按钮9301、麦克风9302、显示部9303、扬声器9304、拍摄装置9305，且具有作为移动电话机的功能。上述实施方式中所说明的显示装置和带图像传感器的显示装置中的任一个可以应用于显示部9303。
图7B示出显示器。图7B所示的显示器包括机壳9310以及显示部9311。上述实施方式中所说明的显示装置和带图像传感器的显示装置中的任一个可以应用于显示部9311。
图7C示出数码相机。图7C所示的数码相机包括机壳9320、按钮9321、麦克风9322、显示部9323。上述实施方式中所说明的显示装置和带图像传感器的显示装置中的任一个可以应用于显示部9323。
通过应用本发明的一个实施方式，可以提高电子设备的可靠性。
本实施方式可以与其他实施方式或实例所记载的任何结构适当地组合而实施。
实例1
在本实例中，对来自作为可以用于显示装置的有机树脂的典型例子的丙烯酸树脂的释放气体进行了调查。
作为样品，在玻璃衬底上涂敷丙烯酸树脂，并在氮气气氛下以250℃进行1小时的加热处理。注意，该丙烯酸树脂被形成为在加热处理后具有1.5μm的厚度。
通过热脱附谱法(Thermal Desorption Spectroscopy:TDS)测定来自所制造的样品的释放气体。
图8示出在250℃的衬底表面温度下所释放的气体的离子强度相对于质量电荷比(也称为M/z)的关系。在图8中，横轴表示质量电荷比，而纵轴表示强度(任意单位)。如图8所示，检测出被认为起因于水的其质量电荷比为18的离子的气体(H2O气体)、被认为起因于碳氢化合物的其质量电荷比为28的离子的气体(C2H4气体)、其质量电荷比为44的离子的气体(C3H8气体)以及其质量电荷比为56的离子的气体(C4H8气体)。注意，在各质量电荷比的附近，检测出气体的碎片离子。
图9还示出对于各质量电荷比(18、28、44以及56)离子强度对衬底表面温度的关系。在图9中，横轴表示衬底表面温度(℃)，而纵轴表示强度(任意单位)。发现，在衬底表面温度在55℃至270℃的范围内的情况下，被认为起因于水的其质量电荷比为18的离子的强度在高于或等于55℃且低于或等于100℃的范围内具有峰值，以及在高于或等于150℃且低于或等于270℃的范围内具有峰值。另一方面，发现，被认为起因于碳氢化合物的其质量电荷比为28、44以及56的离子的强度每一个在高于或等于150℃且低于或等于270℃的范围内具有峰值。
上述表明，作为氧化物半导体膜中的杂质的水、碳氢化合物等从有机树脂释放。尤其是，发现水在高于或等于55℃且低于或等于100℃的较低温度下也被释出。换言之，这说明，当起因于有机树脂的杂质到达氧化物半导体膜时，晶体管的电特性可能恶化。
这还表明，当有机树脂被不使水、碳氢化合物等释放气体透过的膜(例如，氮化硅膜、氮氧化硅膜或氧化铝膜)覆盖时，从有机树脂的气体释放增高对不使水、碳氢化合物等释放气体透过的膜的压力，这可能最终破坏不使水、碳氢化合物等释放气体透过的膜，而引起晶体管的形状缺陷。
实例2
在本实例中，制造晶体管并评价其截面形状及电特性。
在各样品中，设置有具有沟道蚀刻结构的使用氧化物半导体膜的底栅顶接触型晶体管。该晶体管包括设置在玻璃衬底上的栅电极、设置在栅电极上的栅极绝缘膜、隔着栅极绝缘膜设置在栅电极上的氧化物半导体膜、以及在氧化物半导体膜上且与氧化物半导体膜接触的一对电极。这里，将钨膜用于栅电极，将氮化硅膜及在其上的氧氮化硅膜用于栅极绝缘膜，以及将In-Ga-Zn氧化物膜用于氧化物半导体膜。对于每一个电极，使用钨膜、钨膜上的铝膜以及铝膜上的钛膜。
保护绝缘膜(450nm厚的氧氮化硅膜及设置在其上的50nm厚的氮化硅膜)设置在每个电极上。
在本实例的样品中，2μm厚的丙烯酸树脂设置在保护绝缘膜上，并且200nm厚的氮化硅膜设置在丙烯酸树脂上以暴露丙烯酸树脂的侧表面的一部分。在比较例的样品中，1.5μm厚的丙烯酸树脂设置在保护绝缘膜上，并且200nm厚的氮化硅膜设置在丙烯酸树脂上以覆盖丙烯酸树脂。
图10示出放大了的比较例样品的一部分的由TEM获取的截面形状的透射电子图像(transmitted electron image，也称为TE图像)。为了观察该截面形状，使用由株式会社日立高新技术公司(Hitachi High-Technologies Corporation)制造的超薄膜评价系统HD-2300。注意，在图10中，只示出电极中的一个。从图10所示的电极及设置来覆盖电极的保护绝缘膜发现，在保护绝缘膜中，从由电极形成的台阶部产生裂缝。因为本实例的样品中的观察区域的结构与比较例的样品的结构基本相同，所以未示出本实例的样品的截面形状。
由此，本实例的样品具有从丙烯酸树脂释放出的气体扩散到样品外部的结构，而比较例的样品具有从丙烯酸树脂释放出的气体不扩散到样品外部的结构。换言之，在比较例的样品中，从丙烯酸树脂释放出的气体不扩散到外部，而通过产生在保护绝缘膜中的裂缝进入晶体管。
接着，测定作为各样品的晶体管的电特性的栅极电压(Vg)-漏极电流(Id)特性。使用沟道长度是3μm且沟道宽度是3μm的晶体管来测定Vg-Id特性。注意，在Vg-Id特性的测定中，将漏极电压(Vd)设定为1V或10V，并且从-20V至15V扫描栅极电压(Vg)。
图11A和11B示出各样品的Vg-Id特性。尽量均匀地测定600mm×720mm的玻璃衬底上的20个晶体管的Vg-Id特性。图11A示出本实例的样品的晶体管的Vg-Id特性及场效应迁移率，而图11B示出比较例的样品的晶体管的Vg-Id特性。注意，图11A所示的场效应迁移率是在漏极电压(Vd)为10V时获取的数值。在图11B中没有示出场效应迁移率，因为难以计算出场效应迁移率。
图11A表明本实例的样品的晶体管呈现优异的开关特性。图11B表明比较例的样品的晶体管不呈现开关特性，而处于常开(normally-on)状态。
根据与本实例的样品之间的比较可知，比较例的样品的开关特性不良是因为从丙烯酸树脂释放出的气体影响到晶体管的缘故。具体而言，这可能是因为从丙烯酸树脂释放出的气体增加了氧化物半导体膜的载流子密度，从而来自栅电极的电场阻碍晶体管截止。
本实例说明，当有机树脂被不使水、碳氢化合物等释放气体透过的膜(这里，200nm厚的氮化硅膜)覆盖时，从有机树脂释放出的气体导致晶体管的开关特性不良。本实例还说明，通过在覆盖有机树脂的不使水、碳氢化合物等释放气体透过的膜的一部分中设置用来使释放气体扩散到样品外部的路径，可以避免晶体管的开关特性不良，且可以得到优异的开关特性。
符号说明
101：第一晶体管、102：第一衬底、103：第二晶体管、104：栅电极、105：第三晶体管、106：栅极绝缘膜、107：电容器、108：半导体层、110：源电极、112：漏电极、113：电极、114：第一层间绝缘膜、116：第二层间绝缘膜、118：电容器电极、120：第三层间绝缘膜、122：像素电极、124：第一取向膜、126：分隔物、128：发光层、130：电极、140：栅极驱动电路部、142：像素区域、144：源极驱动电路部、146：FPC端子部、148：FPC、150：液晶元件、152：第二衬底、153：彩色膜、154：遮光膜、156：有机保护绝缘膜、158：对电极、160：间隔物、162：液晶层、164：第二取向膜、166：密封剂、170：发光元件、172：填充剂、4001：第一衬底、4002：光电二极管元件、4014：第一层间绝缘膜、4016：第二层间绝缘膜、4020：第三层间绝缘膜、4024：第一取向膜、4030：第一晶体管、4032：电容器、4034：液晶元件、4036：栅极线、4040：晶体管、4052：第二衬底、4056：晶体管、4057：栅极选择线、4058：复位信号线、4059：视频信号线、4060：第二晶体管、4062：第三晶体管、4071：输出信号线、4084：第二取向膜、4085：彩色膜、4086：有机绝缘膜、4088：对电极、4096：液晶层、5040：栅极驱动电路部、5042：像素区域、8033：卡扣具、8034：开关、8035：电源开关、8036：开关、8038：操作开关、8630：机壳、8631：显示部、8631a：显示部、8631b：显示部、8633：太阳能电池、8634：充放电控制电路、8635：电池、8636：DCDC转换器、8637：转换器、9300：机壳、9301：按钮、9302：麦克风、9303：显示部、9304：扬声器、9305：拍摄装置、9310：机壳、9311：显示部、9320：机壳、9321：按钮、9322：麦克风、9323：显示部
本申请基于2012年7月20日向日本专利局提交的日本专利申请第2012-161344号，通过引用将其全部内容纳入本文。

Claims (25)

1.一种显示装置，包括：
像素部，该像素部包括：
第一晶体管；
在所述第一晶体管上的第一绝缘膜；
在所述第一绝缘膜上的第二绝缘膜，所述第二绝缘膜包括开口；
在所述第二绝缘膜上的第三绝缘膜；
所述第三绝缘膜上的像素电极，该像素电极通过所述开口电连接到所述第一晶体管；以及
在所述第三绝缘膜和所述像素电极上的第一取向膜；以及驱动电路部，包括：
第二晶体管；
在所述第二晶体管上的所述第一绝缘膜；以及
在所述第一绝缘膜上的所述第二绝缘膜，
其中所述第一晶体管和所述第二晶体管中的每一个包括氧化物半导体层，所述氧化物半导体层包括沟道形成区，
其中所述第一晶体管还包括与所述氧化物半导体层接触的电极，其中所述第三绝缘膜的一部分与所述电极接触，
其中所述第三绝缘膜的所述部分在所述第二绝缘膜的所述开口中，
其中所述第一绝缘膜包括无机绝缘材料，
其中所述第二绝缘膜包括有机绝缘材料，
其中所述第三绝缘膜包括无机绝缘材料，并且
其中所述第二绝缘膜的一部分与所述第一取向膜接触。
2.一种显示装置，包括：
像素部，该像素部包括：
第一晶体管；
在所述第一晶体管上的第一绝缘膜；
在所述第一绝缘膜上的第二绝缘膜，所述第二绝缘膜包括开口；
在所述第二绝缘膜上的第三绝缘膜；以及
所述第三绝缘膜上的像素电极，该像素电极通过所述开口电连接到所述第一晶体管；
在所述第三绝缘膜和所述像素电极上的第一取向膜；以及
驱动电路部，包括：
第二晶体管；
在所述第二晶体管上的所述第一绝缘膜；以及
在所述第一绝缘膜上的所述第二绝缘膜，
其中所述第一晶体管和所述第二晶体管中的每一个包括氧化物半导体层，所述氧化物半导体层包括沟道形成区，
其中所述第一晶体管还包括与所述氧化物半导体层接触的电极，其中所述第三绝缘膜的一部分与所述电极接触，
其中所述第三绝缘膜的所述部分在所述第二绝缘膜的所述开口中，
其中所述第一绝缘膜是氧化硅膜，
其中所述第二绝缘膜是丙烯酸类树脂膜，
其中所述第三绝缘膜是氮化硅膜，并且
其中所述第二绝缘膜的一部分与所述第一取向膜接触。
3.一种显示装置，包括：
像素部，该像素部包括：
第一晶体管；
在所述第一晶体管上的第一绝缘膜；
在所述第一绝缘膜上的第二绝缘膜，所述第二绝缘膜包括开口；
在所述第二绝缘膜上的第三绝缘膜；
所述第三绝缘膜上的第一电极，该第一电极通过所述开口电连接到所述第一晶体管；以及
在所述第三绝缘膜和所述第一电极上的第四绝缘膜；以及驱动电路部，包括：
第二晶体管；
在所述第二晶体管上的所述第一绝缘膜；以及
在所述第一绝缘膜上的所述第二绝缘膜，
其中所述第一晶体管和所述第二晶体管中的每一个包括氧化物半导体层，所述氧化物半导体层包括沟道形成区，
其中所述第一晶体管还包括与所述氧化物半导体层接触的电极，其中所述第三绝缘膜的一部分与所述电极接触，
其中所述第三绝缘膜的所述部分在所述第二绝缘膜的所述开口中，
其中所述第一绝缘膜包括无机绝缘材料，
其中所述第二绝缘膜包括有机绝缘材料，
其中所述第三绝缘膜包括无机绝缘材料，
其中所述第四绝缘膜包括有机绝缘材料，并且
其中所述第二绝缘膜的一部分与所述第四绝缘膜接触。
4.一种显示装置，包括：
第一晶体管；
第二晶体管；
在所述第一晶体管和所述第二晶体管上的第一绝缘膜，所述第一绝缘膜包括无机绝缘材料；
在所述第一绝缘膜上的第二绝缘膜，所述第二绝缘膜包括有机绝缘材料；
在所述第二绝缘膜上的第三绝缘膜，所述第三绝缘膜包括无机绝缘材料；以及
在所述第三绝缘膜上的像素电极，
其中所述第一晶体管和所述第二晶体管中的每一个包括：栅电极，隔着栅极绝缘膜在所述栅电极之上的氧化物半导体膜，与所述氧化物半导体膜接触的第一电极,以及与所述氧化物半导体膜接触的第二电极，其中所述栅极绝缘膜在所述栅电极和所述氧化物半导体膜之间，
其中所述第一绝缘膜包括与所述第一电极的一部分重叠的第一开口，
其中所述第二绝缘膜包括与所述第一电极的所述部分重叠的第二开口，
其中所述第三绝缘膜包括与所述第一电极的所述部分重叠的第三开口，
其中所述像素电极通过所述第一开口、所述第二开口和所述第三开口电连接到所述第一晶体管的所述第一电极，
其中所述第三绝缘膜的一部分与所述第一电极的所述部分接触，
其中所述第三绝缘膜与所述第一晶体管重叠，并且
其中所述第三绝缘膜不与所述第二晶体管重叠。
5.根据权利要求1所述的显示装置，
其中所述氧化物半导体层包括铟和锌中的至少一种。
6.根据权利要求1所述的显示装置，
其中所述氧化物半导体层包括第一氧化物半导体膜和第二氧化物半导体膜。
7.根据权利要求1和2中的任意一个所述的显示装置，还包括：
在所述第一取向膜之上的液晶层；以及
在所述液晶层之上的第二取向膜，
其中所述第一取向膜和所述第二取向膜彼此接触。
8.根据权利要求7所述的显示装置，还包括：
在所述第二取向膜之上的对电极；
在所述对电极之上的第四绝缘膜；
在所述第四绝缘膜之上的彩色膜；以及
在所述第四绝缘膜之上的遮光膜。
9.根据权利要求1、2和3中的任意一项所述的显示装置，
其中所述第二绝缘膜的所述部分与所述第一晶体管的所述沟道形成区和所述第二晶体管的所述沟道形成区重叠。
10.根据权利要求3所述的显示装置，还包括：
在所述第四绝缘膜上的第二电极，
其中所述第二电极隔着所述第二绝缘膜和所述第四绝缘膜与所述第一晶体管重叠。
11.根据权利要求10所述的显示装置，
其中所述第一晶体管的所述沟道形成区隔着所述第二绝缘膜和所述第四绝缘膜与所述第二电极彼此重叠。
12.根据权利要求3所述的显示装置，
其中所述第四绝缘膜包括有机绝缘材料。
13.一种显示装置，包括：
像素部，该像素部包括：
第一晶体管；
在所述第一晶体管上的第一绝缘膜；
在所述第一绝缘膜上的第二绝缘膜；
在所述第二绝缘膜上的第一电极；
在所述第二绝缘膜和所述第一电极上的第三绝缘膜；以及
在所述第三绝缘膜上的第二电极，该第二电极电连接到所述第一晶体管；以及
驱动电路部，包括：
第二晶体管；
在所述第二晶体管上的所述第一绝缘膜；以及
在所述第一绝缘膜上的所述第二绝缘膜，
其中所述第三绝缘膜不设置在所述驱动电路部中，
其中所述第三绝缘膜处于设置在所述第二绝缘膜中的第一开口中，
其中所述第一绝缘膜包括无机绝缘材料，
其中所述第二绝缘膜包括有机绝缘材料，
其中所述第三绝缘膜包括无机绝缘材料，并且
其中所述第一开口的边缘部分与所述第三绝缘膜重叠。
14.根据权利要求13所述的显示装置，还包括：
在所述第二电极上的第三电极；
在所述第三电极上的第四绝缘膜；
在所述第四绝缘膜上的彩色膜；以及
在所述第四绝缘膜上的遮光膜。
15.一种显示装置，包括：
像素部，该像素部包括：
第一晶体管；
在所述第一晶体管上的第一绝缘膜；
在所述第一绝缘膜上的第二绝缘膜；
在所述第二绝缘膜上的第一电极；
在所述第二绝缘膜和所述第一电极上的第三绝缘膜；以及
所述第三绝缘膜上的第二电极，该第二电极电连接到所述第一晶体管；以及
在所述第二电极上的液晶层；以及
驱动电路部，包括：
第二晶体管；
在所述第二晶体管上的所述第一绝缘膜；以及
在所述第一绝缘膜上的所述第二绝缘膜，
其中所述第三绝缘膜不设置在所述驱动电路部中，
其中所述第三绝缘膜处于设置在所述第二绝缘膜中的第一开口中，
其中所述第一绝缘膜包括无机绝缘材料，
其中所述第二绝缘膜包括有机绝缘材料，
其中所述第三绝缘膜包括无机绝缘材料，并且
其中所述第一开口的边缘部分与所述第三绝缘膜重叠。
16.一种显示装置，包括：
像素部，该像素部包括：
第一晶体管；
在所述第一晶体管上的第一绝缘膜；
在所述第一绝缘膜上的第二绝缘膜；
在所述第二绝缘膜上的第一电极；
在所述第二绝缘膜和所述第一电极上的第三绝缘膜；以及
在所述第三绝缘膜上的第二电极，该第二电极电连接到所述第一晶体管；
在所述第二电极上的液晶层；以及
驱动电路部，包括：
第二晶体管；
在所述第二晶体管上的所述第一绝缘膜；以及
在所述第一绝缘膜上的所述第二绝缘膜，
其中在所述第二绝缘膜中设置有第一开口，
其中所述第一绝缘膜包括无机绝缘材料，
其中所述第二绝缘膜包括有机绝缘材料，
其中所述第三绝缘膜包括无机绝缘材料，
其中所述第一开口的边缘部分与所述第三绝缘膜重叠，并且
其中所述驱动电路部包括其中所述第二绝缘膜未被所述第三绝缘膜覆盖的部分。
17.根据权利要求15或16所述的显示装置，还包括：
在所述第二电极上的第一取向膜；
在所述液晶层上的第二取向膜；
在所述第二取向膜上的第三电极；
在所述第三电极上的第四绝缘膜；
在所述第四绝缘膜上的彩色膜；以及
在所述第四绝缘膜上的遮光膜。
18.根据权利要求13、15和16中任一项所述的显示装置，
其中所述第一绝缘膜是下列中的任意一种：氧化硅膜、氧氮化硅膜、氧化铝膜、氧化铪膜、氧化镓膜、以及基于Ga-Zn的金属氧化物膜，并且
其中所述第三绝缘膜是下列中的任意一种：氮化硅膜、氮氧化硅膜、和氧化铝膜。
19.根据权利要求1、2、3、4、13、15和16中任一项所述的显示装置，
其中所述第二绝缘膜是下列中的任意一种：丙烯酸类树脂、聚酰亚胺类树脂、苯并环丁烯类树脂、聚酰胺类树脂和环氧类树脂。
20.根据权利要求13、15和16中任一项所述的显示装置，
其中所述第一晶体管和所述第二晶体管每一个都包括氧化物半导体层。
21.根据权利要求20所述的显示装置，
其中所述氧化物半导体层包括铟和锌。
22.一种电子设备，其包括根据权利要求1、2、3、4、13、15和16中任一项所述的显示装置。
23.根据权利要求13、15和16中任一项所述的显示装置，
其中在所述第一绝缘膜中设置有第二开口，并且
其中所述第二开口的边缘部分与所述第三绝缘膜重叠。
24.根据权利要求13、15和16中任一项所述的显示装置，
其中在所述第一绝缘膜中设置有第二开口，并且
其中所述第二开口的边缘部分与所述第三绝缘膜接触。
25.根据权利要求13、15和16中任一项所述的显示装置，
其中所述第一晶体管和所述第二晶体管每一个包括栅极绝缘膜、源电极和漏电极，并且
其中所述源电极的底表面和所述漏电极的底表面与所述栅极绝缘膜的顶表面接触。
CN201810760315.4A 2012-07-20 2013-07-10 显示装置及具有该显示装置的电子设备 Active CN108987416B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810760315.4A CN108987416B (zh) 2012-07-20 2013-07-10 显示装置及具有该显示装置的电子设备

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012161344 2012-07-20
JP2012-161344 2012-07-20
CN201380038678.2A CN104488016B (zh) 2012-07-20 2013-07-10 显示装置及具有该显示装置的电子设备
CN201810760315.4A CN108987416B (zh) 2012-07-20 2013-07-10 显示装置及具有该显示装置的电子设备
PCT/JP2013/069456 WO2014014039A1 (en) 2012-07-20 2013-07-10 Display device and electronic device including the display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201380038678.2A Division CN104488016B (zh) 2012-07-20 2013-07-10 显示装置及具有该显示装置的电子设备

Publications (2)

Publication Number Publication Date
CN108987416A CN108987416A (zh) 2018-12-11
CN108987416B true CN108987416B (zh) 2023-07-04

Family

ID=49946266

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810760315.4A Active CN108987416B (zh) 2012-07-20 2013-07-10 显示装置及具有该显示装置的电子设备
CN201380038678.2A Active CN104488016B (zh) 2012-07-20 2013-07-10 显示装置及具有该显示装置的电子设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201380038678.2A Active CN104488016B (zh) 2012-07-20 2013-07-10 显示装置及具有该显示装置的电子设备

Country Status (7)

Country Link
US (7) US9298057B2 (zh)
JP (8) JP6208485B2 (zh)
KR (6) KR102368865B1 (zh)
CN (2) CN108987416B (zh)
DE (1) DE112013003609B4 (zh)
TW (5) TWI718580B (zh)
WO (1) WO2014014039A1 (zh)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102644240B1 (ko) 2012-07-20 2024-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2014014039A1 (en) 2012-07-20 2014-01-23 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the display device
JP6219562B2 (ja) 2012-10-30 2017-10-25 株式会社半導体エネルギー研究所 表示装置及び電子機器
WO2014080930A1 (ja) * 2012-11-21 2014-05-30 シャープ株式会社 液晶表示装置
WO2014103901A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6198434B2 (ja) 2013-04-11 2017-09-20 株式会社半導体エネルギー研究所 表示装置及び電子機器
JP2015055767A (ja) * 2013-09-12 2015-03-23 株式会社ジャパンディスプレイ 液晶表示パネル
JP6425877B2 (ja) * 2013-09-26 2018-11-21 株式会社ジャパンディスプレイ 表示素子およびその製造方法
TWI666770B (zh) 2013-12-19 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置
CN103676330B (zh) * 2013-12-23 2017-02-01 合肥京东方光电科技有限公司 阵列基板及显示装置
KR102234434B1 (ko) * 2013-12-27 2021-04-02 삼성디스플레이 주식회사 표시패널 및 그 제조방법
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
TWI588978B (zh) * 2014-08-18 2017-06-21 群創光電股份有限公司 薄膜電晶體及顯示面板
KR102225787B1 (ko) * 2014-10-10 2021-03-10 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102381082B1 (ko) * 2015-07-31 2022-03-30 엘지디스플레이 주식회사 액정 표시 장치
KR102457205B1 (ko) * 2015-08-31 2022-10-20 엘지디스플레이 주식회사 편광 제어 패널, 이의 제조 방법 및 이를 이용한 입체 영상 표시 장치
WO2017087823A1 (en) 2015-11-18 2017-05-26 Mir Kalim U Super-resolution sequencing
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
KR20180123028A (ko) 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
WO2017190271A1 (zh) * 2016-05-03 2017-11-09 博立多媒体控股有限公司 具有显示和输入功能的电子产品
KR102570314B1 (ko) * 2016-06-08 2023-08-24 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN106098697B (zh) * 2016-06-15 2019-04-02 深圳市华星光电技术有限公司 微发光二极管显示面板及其制作方法
US10586495B2 (en) * 2016-07-22 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
CN106057828A (zh) * 2016-08-12 2016-10-26 京东方科技集团股份有限公司 一种基板及其制备方法、显示面板
CN108666342B (zh) * 2017-03-31 2021-02-09 京东方科技集团股份有限公司 一种显示面板及制作方法、显示装置
EP3609967B1 (en) * 2017-04-14 2022-06-01 3M Innovative Properties Company Durable low emissivity window film constructions
CN107945728A (zh) * 2017-12-15 2018-04-20 京东方科技集团股份有限公司 一种显示基板、显示基板的制作方法及显示装置
CN107958243B (zh) * 2018-01-11 2020-07-07 京东方科技集团股份有限公司 主动式指纹识别像素电路、驱动方法及显示面板
CN111656430B (zh) * 2018-02-01 2022-07-26 株式会社半导体能源研究所 显示装置及电子设备
CN111972044B (zh) * 2018-03-28 2024-02-13 夏普株式会社 显示装置及显示装置的制造方法
TWI655768B (zh) * 2018-04-24 2019-04-01 友達光電股份有限公司 陣列基板
CN110596974B (zh) * 2018-06-12 2022-04-15 夏普株式会社 显示面板和显示装置
US11036321B2 (en) * 2018-07-27 2021-06-15 Lg Display Co., Ltd. Light control film and display apparatus including the same
KR102630202B1 (ko) * 2018-08-31 2024-01-25 엘지디스플레이 주식회사 유기 발광 표시 장치
CN109387656B (zh) * 2018-11-01 2021-01-26 京东方科技集团股份有限公司 一种转速传感器及其制作方法、驱动方法、电子设备
CN112970053A (zh) 2018-11-02 2021-06-15 株式会社半导体能源研究所 显示装置、显示模块及电子设备
CN114678382A (zh) * 2019-02-22 2022-06-28 群创光电股份有限公司 显示装置
JP7388083B2 (ja) 2019-09-20 2023-11-29 富士フイルムビジネスイノベーション株式会社 文書公開制御装置及びプログラム
CN110828486B (zh) * 2019-11-19 2023-05-12 云谷（固安）科技有限公司 显示面板的制作方法和显示面板
CN111385934B (zh) * 2019-12-26 2022-01-07 宁波凯耀电器制造有限公司 一种可控硅调光Bleeder电路
CN111341849B (zh) * 2020-03-05 2022-04-12 合肥京东方光电科技有限公司 显示基板及其制备方法、显示面板
KR20210151304A (ko) 2020-06-04 2021-12-14 삼성디스플레이 주식회사 표시 장치
CN112542469B (zh) * 2020-12-02 2022-11-08 深圳市华星光电半导体显示技术有限公司 阵列基板、显示面板及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7122830B2 (en) * 2002-11-29 2006-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
CN101997036A (zh) * 2009-08-07 2011-03-30 株式会社半导体能源研究所 半导体装置及其制造方法
JP2012084864A (ja) * 2010-09-15 2012-04-26 Semiconductor Energy Lab Co Ltd 半導体装置及び表示装置

Family Cites Families (174)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3963974B2 (ja) * 1995-12-20 2007-08-22 株式会社半導体エネルギー研究所 液晶電気光学装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR100229611B1 (ko) 1996-06-12 1999-11-15 구자홍 액정표시장치의 제조방법
FR2751468A1 (fr) * 1996-07-15 1998-01-23 Lgelectronics Procede d'attaque pour un dispositif presentant un materiau organique
JP3410296B2 (ja) * 1996-08-02 2003-05-26 シャープ株式会社 液晶表示装置及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4372939B2 (ja) 1999-02-12 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6576924B1 (en) 1999-02-12 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having at least a pixel unit and a driver circuit unit over a same substrate
US6576926B1 (en) 1999-02-23 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JP4531194B2 (ja) 1999-04-15 2010-08-25 株式会社半導体エネルギー研究所 電気光学装置及び電子機器
TW518650B (en) * 1999-04-15 2003-01-21 Semiconductor Energy Lab Electro-optical device and electronic equipment
EP2256808A2 (en) * 1999-04-30 2010-12-01 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method therof
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
KR100684578B1 (ko) 2000-06-13 2007-02-20 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4101511B2 (ja) * 2001-12-27 2008-06-18 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
TWI272556B (en) 2002-05-13 2007-02-01 Semiconductor Energy Lab Display device
TWI263339B (en) * 2002-05-15 2006-10-01 Semiconductor Energy Lab Light emitting device and method for manufacturing the same
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
SG142140A1 (en) 2003-06-27 2008-05-28 Semiconductor Energy Lab Display device and method of manufacturing thereof
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR101034181B1 (ko) 2003-08-21 2011-05-12 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
JP2005173106A (ja) 2003-12-10 2005-06-30 Seiko Epson Corp 電気光学装置及びその製造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101076426B1 (ko) 2004-06-05 2011-10-25 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR101116816B1 (ko) 2004-06-05 2012-02-28 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR101037085B1 (ko) 2004-06-05 2011-05-26 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US8217396B2 (en) * 2004-07-30 2012-07-10 Semiconductor Energy Laboratory Co., Ltd. Display device comprising electrode layer contacting wiring in the connection region and extending to pixel region
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US8350466B2 (en) * 2004-09-17 2013-01-08 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
JP2007053355A (ja) * 2005-07-22 2007-03-01 Semiconductor Energy Lab Co Ltd 半導体装置
US8115206B2 (en) 2005-07-22 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
KR101226444B1 (ko) 2005-12-21 2013-01-28 삼성디스플레이 주식회사 표시 기판의 제조 방법 및 표시 기판
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4655942B2 (ja) 2006-01-16 2011-03-23 セイコーエプソン株式会社 発光装置、発光装置の製造方法および電子機器
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP4809087B2 (ja) 2006-03-14 2011-11-02 セイコーエプソン株式会社 エレクトロルミネッセンス装置、電子機器、およびエレクトロルミネッセンス装置の製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
EP1887417A1 (en) 2006-07-24 2008-02-13 Bridgestone Corporation Electrophoretic display panel
JP4993963B2 (ja) * 2006-07-24 2012-08-08 株式会社ブリヂストン 情報表示用パネル
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
EP1895545B1 (en) 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
CN100459100C (zh) * 2006-09-30 2009-02-04 中芯国际集成电路制造(上海)有限公司 平坦化方法及顶层金属层隔离结构的形成方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR20080077538A (ko) * 2007-02-20 2008-08-25 삼성전자주식회사 박막트랜지스터 기판과 액정표시장치
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7903219B2 (en) * 2007-08-16 2011-03-08 Sony Corporation Liquid crystal display device
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2009271103A (ja) 2008-04-30 2009-11-19 Hitachi Displays Ltd 液晶表示装置
WO2009142089A1 (ja) * 2008-05-20 2009-11-26 シャープ株式会社 表示パネル用の基板、この基板を備える表示パネル、表示パネル用の基板の製造方法および表示パネルの製造方法
KR101681483B1 (ko) * 2008-09-12 2016-12-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8941617B2 (en) 2008-11-07 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Image input-output device with color layer between photodetector and display elements to improve the accuracy of reading images in color
JP2010117549A (ja) * 2008-11-13 2010-05-27 Seiko Epson Corp 表示装置の製造方法
JP2012042490A (ja) * 2008-12-16 2012-03-01 Sharp Corp 液晶表示用パネル及び液晶表示装置
JP2010182582A (ja) * 2009-02-06 2010-08-19 Seiko Epson Corp 有機エレクトロルミネッセンス装置、電子機器
WO2011007675A1 (en) 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN103489871B (zh) 2009-07-31 2016-03-23 株式会社半导体能源研究所 半导体装置及其制造方法
US8115883B2 (en) 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
WO2011043218A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011052382A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102378013B1 (ko) * 2009-11-06 2022-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN102648525B (zh) 2009-12-04 2016-05-04 株式会社半导体能源研究所 显示装置
KR101311874B1 (ko) 2009-12-14 2013-09-26 엘지디스플레이 주식회사 반사투과형 액정표시장치용 어레이 기판의 제조 방법
WO2011081041A1 (en) * 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
WO2011081011A1 (en) * 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
KR102008754B1 (ko) 2010-01-24 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
KR101399611B1 (ko) 2010-02-05 2014-05-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
KR101084191B1 (ko) 2010-02-16 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR101906151B1 (ko) * 2010-02-19 2018-10-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 이를 이용한 표시 장치
KR102047354B1 (ko) * 2010-02-26 2019-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101305378B1 (ko) 2010-03-19 2013-09-06 엘지디스플레이 주식회사 터치인식 횡전계형 액정표시장치 및 이의 제조 방법
JP2011221097A (ja) 2010-04-05 2011-11-04 Seiko Epson Corp 電気泳動表示装置用基板、電気泳動表示装置、および電子機器
KR101293130B1 (ko) * 2010-05-28 2013-08-12 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR101827340B1 (ko) 2010-07-14 2018-02-09 삼성디스플레이 주식회사 액정 표시 장치
US8785241B2 (en) 2010-07-16 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20130106398A (ko) * 2010-09-15 2013-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 제작 방법
KR20120042029A (ko) * 2010-10-22 2012-05-03 삼성모바일디스플레이주식회사 표시 장치 및 그 제조 방법
JP5437971B2 (ja) * 2010-10-29 2014-03-12 株式会社ジャパンディスプレイ 液晶表示装置
JP5372900B2 (ja) 2010-12-15 2013-12-18 株式会社ジャパンディスプレイ 液晶表示装置
TWI535032B (zh) 2011-01-12 2016-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5906132B2 (ja) * 2012-05-09 2016-04-20 株式会社ジャパンディスプレイ 表示装置
KR102099262B1 (ko) * 2012-07-11 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치, 및 액정 표시 장치의 구동 방법
KR102644240B1 (ko) 2012-07-20 2024-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2014014039A1 (en) 2012-07-20 2014-01-23 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the display device
US9455220B2 (en) 2014-05-31 2016-09-27 Freescale Semiconductor, Inc. Apparatus and method for placing stressors on interconnects within an integrated circuit device to manage electromigration failures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7122830B2 (en) * 2002-11-29 2006-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
CN101997036A (zh) * 2009-08-07 2011-03-30 株式会社半导体能源研究所 半导体装置及其制造方法
JP2012084864A (ja) * 2010-09-15 2012-04-26 Semiconductor Energy Lab Co Ltd 半導体装置及び表示装置

Also Published As

Publication number Publication date
KR102505680B1 (ko) 2023-03-02
TWI804808B (zh) 2023-06-11
JP2016128912A (ja) 2016-07-14
KR20200032261A (ko) 2020-03-25
JP6058832B2 (ja) 2017-01-11
KR102081468B1 (ko) 2020-02-25
US20220187645A1 (en) 2022-06-16
JP6552567B2 (ja) 2019-07-31
KR102368865B1 (ko) 2022-03-02
US10514580B2 (en) 2019-12-24
US20190064566A1 (en) 2019-02-28
US10514579B2 (en) 2019-12-24
KR20230035434A (ko) 2023-03-13
KR20190002757A (ko) 2019-01-08
US20140022479A1 (en) 2014-01-23
CN104488016A (zh) 2015-04-01
JP2018032034A (ja) 2018-03-01
KR20150037851A (ko) 2015-04-08
US11531243B2 (en) 2022-12-20
DE112013003609B4 (de) 2017-04-27
JP2023002566A (ja) 2023-01-10
US20200142230A1 (en) 2020-05-07
JP2014038323A (ja) 2014-02-27
TWI679480B (zh) 2019-12-11
TWI718580B (zh) 2021-02-11
US9298057B2 (en) 2016-03-29
JP2024020262A (ja) 2024-02-14
KR102093060B1 (ko) 2020-03-24
KR102282866B1 (ko) 2021-07-27
TW201812418A (zh) 2018-04-01
DE112013003609T5 (de) 2015-04-23
JP2022036994A (ja) 2022-03-08
TW201409141A (zh) 2014-03-01
JP2019061261A (ja) 2019-04-18
JP7378560B2 (ja) 2023-11-13
US11899328B2 (en) 2024-02-13
US11209710B2 (en) 2021-12-28
JP6585806B2 (ja) 2019-10-02
WO2014014039A1 (en) 2014-01-23
JP2020079923A (ja) 2020-05-28
CN108987416A (zh) 2018-12-11
TW201939145A (zh) 2019-10-01
KR20220029767A (ko) 2022-03-08
TWI666499B (zh) 2019-07-21
TW201921071A (zh) 2019-06-01
TWI666497B (zh) 2019-07-21
US20160147099A1 (en) 2016-05-26
JP6208485B2 (ja) 2017-10-04
US20240152012A1 (en) 2024-05-09
TW202121036A (zh) 2021-06-01
CN104488016B (zh) 2018-08-10
KR20210094142A (ko) 2021-07-28
US20230093499A1 (en) 2023-03-23

Similar Documents

Publication Publication Date Title
CN108987416B (zh) 显示装置及具有该显示装置的电子设备
TWI716941B (zh) 顯示裝置
TW202414056A (zh) 顯示裝置及具有該顯示裝置的電子裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant