JP6058832B2 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP6058832B2
JP6058832B2 JP2016005872A JP2016005872A JP6058832B2 JP 6058832 B2 JP6058832 B2 JP 6058832B2 JP 2016005872 A JP2016005872 A JP 2016005872A JP 2016005872 A JP2016005872 A JP 2016005872A JP 6058832 B2 JP6058832 B2 JP 6058832B2
Authority
JP
Japan
Prior art keywords
film
insulating film
transistor
oxide semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016005872A
Other languages
English (en)
Other versions
JP2016128912A (ja
Inventor
泰靖 保坂
泰靖 保坂
行徳 島
行徳 島
岡崎　健一
健一 岡崎
山崎　舜平
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=49946266&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP6058832(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016128912A publication Critical patent/JP2016128912A/ja
Application granted granted Critical
Publication of JP6058832B2 publication Critical patent/JP6058832B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

液晶パネルを用いる表示装置、または有機ＥＬパネルを用いる表示装置に関する。また
、該表示装置を有する電子機器に関する。
近年、液晶パネルを用いる表示装置や有機ＥＬパネルを用いる表示装置の開発が盛んで
ある。この表示装置には、大別して画素制御用のトランジスタ（画素トランジスタ）のみ
を基板上に形成して走査回路（駆動回路）は周辺ＩＣで行うものと、画素トランジスタと
ともに走査回路を同一基板上に形成するものに分類される。
表示装置の狭額縁化または周辺ＩＣのコスト低減のため、駆動回路一体型の表示装置の
方が、有利である。しかしながら、駆動回路に用いるトランジスタとしては、画素トラン
ジスタに用いられる電気特性（例えば、電界効果移動度（μＦＥ）またはしきい値等）よ
りも、高い電気特性が求められる。
トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られている
が、その他の材料として酸化物半導体が注目されている。例えば、トランジスタに用いる
半導体薄膜として、電子キャリア濃度が１０１８／ｃｍ３未満であるインジウム（Ｉｎ）
、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む非晶質酸化物を用いたトランジスタが開示
されている（例えば、特許文献１参照）。
酸化物半導体を半導体層に用いるトランジスタは、シリコン系半導体材料である非晶質
シリコンを半導体層に用いるトランジスタよりも電界効果移動度が大きいため、動作速度
が速く、駆動回路一体型の表示装置には好適であり、且つ多結晶シリコンを半導体層に用
いるトランジスタよりも製造工程が容易である。
しかし、酸化物半導体を半導体層に用いるトランジスタは、酸化物半導体に水素、水分
等の不純物が入り込むことによってキャリアが形成され、該トランジスタの電気特性が変
動するという問題がある。
上述した問題を解決するために、トランジスタのチャネル形成領域として用いる酸化物
半導体膜中の水素原子の濃度を１×１０１６ｃｍ−３未満とすることで、信頼性を向上さ
せたトランジスタが開示されている（例えば、特許文献２）。
特開２００６−１６５５２８号公報 特開２０１１−１３９０４７号公報
特許文献２にも記載されているように、酸化物半導体膜を半導体層に用いるトランジス
タは、その電気特性を十分に維持するためには、水素、水分等を該酸化物半導体膜より極
力排除することが重要である。
また、表示装置の画素領域及び駆動回路領域の双方にトランジスタを用いる場合、駆動
方法にも依存するが、画素領域よりも駆動回路領域に用いるトランジスタの方が、電気的
負荷が大きいため、駆動回路領域に用いるトランジスタの電気特性が重要となる。
とくに、酸化物半導体膜を半導体層に用いるトランジスタを、画素領域及び駆動回路領
域に用いた表示装置では、高温高湿環境下の信頼性試験において、駆動回路領域に用いる
トランジスタの劣化が問題になっている。該トランジスタの劣化原因としては、トランジ
スタ上に形成された有機絶縁膜から、半導体層に用いる酸化物半導体膜へ水分等が入り込
み、該酸化物半導体膜のキャリア密度が増加するためである。
そこで、本発明の一態様は、画素領域及び駆動回路領域にトランジスタを有する表示装
置において、電気特性の変動を抑制すると共に、信頼性を向上させることを課題の一とす
る。とくに、トランジスタのチャネル形成領域に酸化物半導体膜を用いた表示装置におい
て、該酸化物半導体膜への水素、水分の入り込みを抑制し、電気特性の変動を抑制すると
共に、信頼性を向上させることを課題の一とする。
上述した課題に鑑み、本発明の一態様では、画素領域及び駆動回路領域に用いるトラン
ジスタを有する表示装置において、トランジスタの電気特性の変動を抑制することができ
る構造を提供する。より具体的には、トランジスタのチャネル形成領域に酸化物半導体膜
を用い、該トランジスタ上に設けられた有機絶縁材料により形成された平坦化膜の構造に
特徴を持たせ、水素、水分が酸化物半導体膜、特に駆動回路領域に用いる酸化物半導体膜
に入り込みづらい構造とする。より具体的には以下の通りである。
本発明の一態様は、画素電極と、該画素電極と電気的に接続される少なくとも一つの第
１のトランジスタを含む画素が複数個配列されている画素領域と、画素領域の外側に隣接
し、該画素領域の各画素に含まれる第１のトランジスタに信号を供給する少なくとも一つ
の第２のトランジスタを含む駆動回路領域と、が形成された第１の基板と、第１の基板と
対向するように設けられた第２の基板と、第１の基板と第２の基板間に挟持された液晶層
と、を有し、第１のトランジスタ及び第２のトランジスタ上に無機絶縁材料で形成された
第１の層間絶縁膜と、第１の層間絶縁膜上に有機絶縁材料で形成された第２の層間絶縁膜
と、第２の層間絶縁膜上に無機絶縁材料で形成された第３の層間絶縁膜と、を有し、第３
の層間絶縁膜は、画素領域上の一部に設けられ、該第３の層間絶縁膜の端部が駆動回路領
域よりも内側に形成されることを特徴とする表示装置である。
上記構成において、画素電極上に設けられた第１の配向膜と、第１の配向膜上に形成さ
れた液晶層と、液晶層上に設けられた第２の配向膜と、第２の配向膜上に設けられた対向
電極と、対向電極上に設けられた有機保護絶縁膜と、有機保護絶縁膜上に設けられた有色
膜及び遮光膜と、有色膜及び遮光膜上に設けられた第２の基板と、を有していてもよい。
また、本発明の他の一態様は、画素電極と、該画素電極と電気的に接続される少なくと
も一つの第１のトランジスタを含む画素が複数個配列されている画素領域と、画素領域の
外側に隣接し、該画素領域の各画素に含まれる第１のトランジスタに信号を供給する少な
くとも一つの第２のトランジスタを含む駆動回路領域と、が形成された第１の基板と、第
１の基板と対向するように設けられた第２の基板と、第１の基板と第２の基板間に挟持さ
れた発光層と、を有し、第１のトランジスタ及び第２のトランジスタ上に無機絶縁材料で
形成された第１の層間絶縁膜と、第１の層間絶縁膜上に有機絶縁材料で形成された第２の
層間絶縁膜と、第２の層間絶縁膜上に無機絶縁材料で形成された第３の層間絶縁膜と、を
有し、第３の層間絶縁膜は、画素領域上の一部に設けられ、該第３の層間絶縁膜の端部が
駆動回路領域よりも内側に形成されることを特徴とする表示装置である。
上記構成において、画素電極上に設けられた発光層と、発光層上に設けられた電極と、
を有していてもよい。
また、上記各構成において、第３の層間絶縁膜は、窒化シリコン膜、窒化酸化シリコン
膜、酸化アルミニウム膜の中から選ばれたいずれか一であると好ましい。
また、上記各構成において、第１のトランジスタ及び第２のトランジスタは、チャネル
形成領域を形成する半導体材料が酸化物半導体であると好ましい。また、第１のトランジ
スタ及び第２のトランジスタは、ゲート電極と、ゲート電極上に形成された酸化物半導体
からなる半導体層と、半導体層上に形成されたソース電極及びドレイン電極と、を有する
構成であると好ましい。
また、本発明の一態様は、上記各構成の表示装置を有する電子機器も範疇に含めるもの
である。
画素領域及び駆動回路領域にトランジスタを有する表示装置において、電気特性の変動
を抑制すると共に、信頼性を向上させることができる。とくに、トランジスタのチャネル
形成領域に酸化物半導体膜を用いた表示装置において、該酸化物半導体膜への水素、水分
の入り込みを抑制し、電気特性の変動を抑制すると共に、信頼性を向上させることができ
る。
表示装置の一形態の上面を説明する図。 表示装置の一形態の断面を説明する図。 表示装置の一形態の上面を説明する図。 表示装置の一形態の断面を説明する図。 本発明の一態様に係るイメージセンサ付表示装置の一例を示す回路図および断面図。 本発明の一態様に係るタブレット型端末の一例を示す図。 本発明の一態様に係る電子機器の例を示す図。 各質量電荷比における放出ガスのイオン強度を示す図。 基板表面温度に対する各質量電荷比のイオン強度を示す図。 試料の断面観察像。 各試料の電気特性を示す図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明
は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であ
れば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈
されるものではない。
以下に説明する実施の形態において、同じものを指す符号は異なる図面間で共通して用
いる。なお、図面において示す構成要素、すなわち層や領域等の厚さ幅、相対的な位置関
係等は、実施の形態において説明する上で明確性のために誇張して示される。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に
限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり
、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「
配線」が一体となって形成されている場合なども含む。
また、本明細書等において、窒化酸化シリコン膜とは、窒素と、酸素と、シリコンと、
を成分として含有し、且つ、窒素の含有量が酸素の含有量よりも多い膜である。また、酸
化窒化シリコン膜とは、酸素と、窒素と、シリコンと、を成分として含有し、且つ、酸素
の含有量が窒素の含有量よりも多い膜である。
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合
や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このた
め、本明細書等においては、「ソース」や「ドレイン」の用語は、入れ替えて用いること
ができるものとする。
（実施の形態１）
本実施の形態では、表示装置の一形態として、液晶パネルを用いた表示装置について図
１及び図２を用いて説明する。
図１（Ａ）、（Ｂ）、（Ｃ）に表示装置の一形態として、表示装置の上面図を示す。な
お、図１（Ａ）は、表示装置全体を、図１（Ｂ）は、表示装置の駆動回路部の一部分を、
図１（Ｃ）は画素領域の一部分の上面図を、それぞれ示す。また、図２は、図１（Ａ）に
おけるＸ１−Ｙ１の断面図に相当する。
図１（Ａ）に示す表示装置において、第１の基板１０２上に設けられた画素領域１４２
と、画素領域１４２の外側に隣接し、該画素領域１４２に信号を供給する駆動回路領域で
あるゲートドライバ回路部１４０及びソースドライバ回路部１４４を囲むようにして、シ
ール材１６６が設けられ、第２の基板１５２によって封止されている。また、画素領域１
４２と、ゲートドライバ回路部１４０及びソースドライバ回路部１４４が設けられた第１
の基板１０２と対向するように第２の基板１５２が設けられている。よって画素領域１４
２と、ゲートドライバ回路部１４０と、ソースドライバ回路部１４４とは、第１の基板１
０２とシール材１６６と第２の基板１５２によって、表示素子と共に封止されている。
また、図１（Ａ）においては、第１の基板１０２上のシール材１６６によって囲まれて
いる領域とは異なる領域に、画素領域１４２、ゲートドライバ回路部１４０、ソースドラ
イバ回路部１４４と電気的に接続されているＦＰＣ端子部１４６（ＦＰＣ：Ｆｌｅｘｉｂ
ｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）が設けられており、ＦＰＣ端子部１４６には、
ＦＰＣ１４８が接続され、画素領域１４２、ゲートドライバ回路部１４０、及びソースド
ライバ回路部１４４に与えられる各種信号、及び電位は、ＦＰＣ１４８により供給されて
いる。
また、図１（Ａ）においては、ゲートドライバ回路部１４０及びソースドライバ回路部
１４４を画素領域１４２と同じ第１の基板１０２に形成している例を示しているが、この
構成に限定されない。例えば、ゲートドライバ回路部１４０のみを第１の基板１０２に形
成し、別途用意されたソースドライバ回路が形成された基板（例えば、単結晶半導体膜、
多結晶半導体膜で形成された駆動回路基板）を、第１の基板１０２に実装する構成として
も良い。
また、図１（Ａ）においては、ゲートドライバ回路部１４０は画素領域１４２の両側に
２つ配置する構成について例示しているが、この構成に限定されない。例えば、画素領域
１４２の片側にのみゲートドライバ回路部１４０を配置する構成としても良い。
なお、別途形成した駆動回路基板の接続方法は、特に限定されるものではなく、ＣＯＧ
（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐ
ｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。また、表示
装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ
等を実装した状態にあるモジュールとを含む。
このように、トランジスタを含む駆動回路の一部または全体を、画素領域１４２と同じ
第１の基板１０２上に一体形成し、システムオンパネルを形成することができる。
また、図１（Ｃ）においては、画素領域１４２に、第１のトランジスタ１０１、容量素
子１０７が形成されている。第１のトランジスタ１０１は、半導体層１０８に対して、ゲ
ート電極１０４、ソース電極１１０、及びドレイン電極１１２が、それぞれ電気的に接続
されている。また、図１（Ｃ）に示す平面図においては、図示しないが、第１のトランジ
スタ１０１上には、無機絶縁材料で形成された第１の層間絶縁膜と、第１の層間絶縁膜上
に有機絶縁材料で形成された第２の層間絶縁膜と、第２の層間絶縁膜上に無機絶縁材料で
形成された第３の層間絶縁膜が形成されている。また、容量素子１０７は、容量電極１１
８と、容量電極１１８上に形成された第３の層間絶縁膜と、該第３の層間絶縁膜上に形成
された画素電極１２２により構成されている。
また、図１（Ｂ）においては、駆動回路領域であるゲートドライバ回路部１４０に、第
２のトランジスタ１０３、及び第３のトランジスタ１０５が形成されている。また、ゲー
トドライバ回路部１４０の各トランジスタは、半導体層１０８に対して、ゲート電極１０
４、ソース電極１１０、及びドレイン電極１１２が、それぞれ電気的に接続されている。
また、ゲートドライバ回路部１４０においては、ゲート電極１０４を含むゲート線が左右
方向に延在し、ソース電極１１０を含むソース線が上下方向に延在し、ドレイン電極１１
２を含むドレイン線がソース電極と離間して上下方向に延在している。
第２のトランジスタ１０３、及び第３のトランジスタ１０５を含むゲートドライバ回路
部１４０は、画素領域１４２の各画素に含まれる第１のトランジスタ１０１に信号を供給
することができる。
また、ゲートドライバ回路部１４０における第２のトランジスタ１０３、及び第３のト
ランジスタ１０５は、各種信号の制御、及び昇圧等を行うために、比較的高い電圧が必要
となる。具体的には、１０Ｖ〜３０Ｖ程度の電圧が必要となる。一方、画素領域１４２に
おける第１のトランジスタ１０１は、画素のスイッチングのために用いるのみであるため
、数Ｖ〜２０Ｖ程度の電圧で駆動することができる。そのため、ゲートドライバ回路部１
４０における第２のトランジスタ１０３、及び第３のトランジスタ１０５は、画素領域１
４２における第１のトランジスタ１０１と比較し、与えられるストレスが非常に大きい構
成となる。
図１（Ａ）、（Ｂ）、（Ｃ）に示す表示装置の構成をより具体的に説明するため、図１
（Ａ）、（Ｂ）、（Ｃ）におけるＸ１−Ｙ１の断面図に相当する図２を用いて、ゲートド
ライバ回路部１４０、及び画素領域１４２の構成について、以下説明を行う。
画素領域１４２において、第１の基板１０２と、第１の基板１０２上に形成されたゲー
ト電極１０４と、ゲート電極１０４上に形成されたゲート絶縁膜１０６と、ゲート絶縁膜
１０６と接し、ゲート電極１０４と重畳する位置に設けられた半導体層１０８と、ゲート
絶縁膜１０６、及び半導体層１０８上に形成されたソース電極１１０及びドレイン電極１
１２と、により、第１のトランジスタ１０１が形成されている。
また、画素領域１４２において、第１のトランジスタ１０１上、より詳しくはゲート絶
縁膜１０６、半導体層１０８、ソース電極１１０、及びドレイン電極１１２上に無機絶縁
材料で形成された第１の層間絶縁膜１１４と、第１の層間絶縁膜１１４上に有機絶縁材料
で形成された第２の層間絶縁膜１１６と、第２の層間絶縁膜１１６上に形成された容量電
極１１８と、第２の層間絶縁膜１１６及び容量電極１１８上に無機絶縁材料で形成された
第３の層間絶縁膜１２０と、第３の層間絶縁膜１２０上に形成された画素電極１２２と、
を有している。
なお、容量電極１１８と、第３の層間絶縁膜１２０と、画素電極１２２と、により容量
素子１０７が形成されている。容量電極１１８、第３の層間絶縁膜１２０、及び画素電極
１２２を、それぞれ、可視光において、透光性を有する材料により形成することで、画素
領域の開口率を損ねることなく大きな容量を確保することができるので、好適である。
また、画素電極１２２上には、第１の配向膜１２４と、第１の配向膜１２４上に設けら
れた液晶層１６２と、液晶層１６２上に設けられた第２の配向膜１６４と、第２の配向膜
１６４上に設けられた対向電極１５８と、対向電極１５８上に設けられた有機保護絶縁膜
１５６と、有機保護絶縁膜１５６上に設けられた有色膜１５３及び遮光膜１５４と、有色
膜１５３及び遮光膜１５４上に設けられた第２の基板１５２と、を有する。
なお、画素電極１２２と、第１の配向膜１２４と、液晶層１６２と、第２の配向膜１６
４と、対向電極１５８と、により表示素子である液晶素子１５０が形成されている。
ゲートドライバ回路部１４０において、第１の基板１０２と、第１の基板１０２上に形
成されたゲート電極１０４と、ゲート電極１０４上に形成されたゲート絶縁膜１０６と、
ゲート絶縁膜１０６と接し、ゲート電極１０４と重畳する位置に設けられた半導体層１０
８と、ゲート絶縁膜１０６、及び半導体層１０８上に形成されたソース電極１１０及びド
レイン電極１１２と、により、第２のトランジスタ１０３、及び第３のトランジスタ１０
５が形成されている。
また、ゲートドライバ回路部１４０において、第２のトランジスタ１０３及び第３のト
ランジスタ１０５上、より詳しくはゲート絶縁膜１０６、及び半導体層１０８、ソース電
極１１０、及びドレイン電極１１２上に形成された第１の層間絶縁膜１１４と、第１の層
間絶縁膜１１４上に形成された第２の層間絶縁膜１１６が形成されている。
すなわち、第３の層間絶縁膜１２０は、画素領域１４２上の一部に設けられ、第３の層
間絶縁膜１２０の端部が駆動回路領域であるゲートドライバ回路部１４０よりも内側に形
成される。
このような構成とすることによって、外部から取り込まれる水分、または表示装置内部
で生じた水分、水素等のガスをゲートドライバ回路部１４０の第２の層間絶縁膜１１６か
ら上部へ放出することができる。したがって、第１のトランジスタ１０１、第２のトラン
ジスタ１０３、及び第３のトランジスタ１０５内部に水分、水素等のガスが取り込まれる
のを抑制することができる。
なお、有機絶縁材料により形成される第２の層間絶縁膜１１６は、表示装置を構成する
トランジスタの凹凸等を低減するために、平坦性の高い有機絶縁材料が必要とされる。こ
れは、トランジスタの凹凸等を低減することにより、表示装置の画質を向上させることが
できるためである。しかしながら、該有機絶縁材料は加熱等により、水素、水分、または
有機成分をガスとして放出してしまう。
しかし、半導体層１０８に、例えば、シリコン系半導体材料であるシリコン膜を用いた
トランジスタにおいては、上述の水素、水分、または有機成分のガスが大きな問題になる
可能性が低い。しかし、本発明の一態様においては、半導体層１０８に酸化物半導体膜を
用いるため、有機絶縁材料により形成される第２の層間絶縁膜１１６からのガスを外部に
好適に放出させる必要がある。なお、第３の層間絶縁膜１２０の端部が駆動回路領域であ
るゲートドライバ回路部１４０よりも内側に形成される構成は、半導体層１０８を酸化物
半導体膜により形成した場合において、優れた効果を奏する。ただし、半導体層１０８に
酸化物半導体以外の材料（例えば、シリコン系半導体材料である非晶質シリコン、結晶性
シリコンなど）により形成したトランジスタにおいても、同様の効果が得られる。
また、有機絶縁材料で形成された第２の層間絶縁膜１１６上に形成される無機絶縁材料
で形成された第３の層間絶縁膜１２０は、本実施の形態においては、容量素子１０７の誘
電体として用いる。また、無機絶縁材料で形成された第３の層間絶縁膜１２０は、外部か
ら第２の層間絶縁膜１１６に入り込む水素、水分等を抑制することができる。
しかしながら、第３の層間絶縁膜１２０をゲートドライバ回路部１４０に用いる第２の
トランジスタ１０３及び第３のトランジスタ１０５上の第２の層間絶縁膜１１６上に形成
すると、第２の層間絶縁膜１１６に用いる有機絶縁材料から放出されるガスを外部に拡散
することができず、第２のトランジスタ１０３、及び第３のトランジスタ１０５内部に入
り込む。
上述した有機絶縁材料から放出されるガスが、トランジスタの半導体層１０８に用いる
酸化物半導体に入り込むと、酸化物半導体膜中で不純物として取り込まれ、該半導体層１
０８を用いたトランジスタの特性が変動してしまう。
しかし、図２に示すように、ゲートドライバ回路部１４０に用いる第２のトランジスタ
１０３、及び第３のトランジスタ１０５上の第３の層間絶縁膜１２０が開口された構成、
すなわち第３の層間絶縁膜１２０が、画素領域１４２の一部に設けられ、第３の層間絶縁
膜１２０の端部がゲートドライバ回路部１４０よりも内側に形成される構成とすることに
よって、第２の層間絶縁膜１１６から放出されるガスを、外部へ拡散できる構造とするこ
とができる。
なお、図２に示すように、画素領域１４２に用いる第１のトランジスタ１０１において
も、半導体層１０８の重畳する位置の無機絶縁材料で形成された第３の層間絶縁膜１２０
が除去された構成が好ましい。このような構成とすることで、有機絶縁材料で形成された
第２の層間絶縁膜１１６から放出されるガスが、第１のトランジスタ１０１へ入り込むの
を抑制することができる。
ここで、図１及び図２に示す表示装置の他の構成要素について、以下詳細な説明を行う
。
第１の基板１０２及び第２の基板１５２としては、アルミノシリケートガラス、アルミ
ノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料を用いる。量産する上
では、第１の基板１０２及び第２の基板１５２は、第８世代（２１６０ｍｍ×２４６０ｍ
ｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、または２４５０ｍｍ×３０５０ｍｍ）、
第１０世代（２９５０ｍｍ×３４００ｍｍ）等のマザーガラスを用いることが好ましい。
マザーガラスは、処理温度が高く、処理時間が長いと大幅に収縮するため、マザーガラス
を使用して量産を行う場合、作製工程の加熱処理は、好ましくは６００℃以下、さらに好
ましくは４５０℃以下、さらに好ましくは３５０℃以下とすることが望ましい。
なお、第１の基板１０２及びゲート電極１０４の間に下地絶縁膜を設けてもよい。下地
絶縁膜としては、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリ
コン膜、酸化ガリウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化アルミニウム膜
、酸化窒化アルミニウム膜等がある。なお、下地絶縁膜として、窒化シリコン膜、酸化ガ
リウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化アルミニウム膜等を用いること
で、第１の基板１０２から不純物、代表的にはアルカリ金属、水、水素等が半導体層１０
８へ入り込むのを抑制することができる。
ゲート電極１０４としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデ
ン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、
上述した金属元素を組み合わせた合金等を用いて形成することができる。また、マンガン
、ジルコニウムのいずれか一または複数から選択された金属元素を用いてもよい。また、
ゲート電極１０４は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコ
ンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、
窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層
する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する
二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタ
ン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングス
テン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の膜、または複数
組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、ゲート電極１０４は、インジウム錫酸化物、酸化タングステンを含むインジウム
酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸
化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添
加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また
、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
また、ゲート電極１０４とゲート絶縁膜１０６との間に、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物
半導体膜、Ｉｎ−Ｓｎ系酸窒化物半導体膜、Ｉｎ−Ｇａ系酸窒化物半導体膜、Ｉｎ−Ｚｎ
系酸窒化物半導体膜、Ｓｎ系酸窒化物半導体膜、Ｉｎ系酸窒化物半導体膜、金属窒化膜（
ＩｎＮ、ＺｎＮ等）等を設けてもよい。これらの膜は５ｅＶ以上、好ましくは５．５ｅＶ
以上の仕事関数を有し、酸化物半導体の電子親和力よりも大きい値であるため、酸化物半
導体を用いたトランジスタのしきい値電圧をプラスにシフトすることができ、所謂ノーマ
リーオフ特性のスイッチング素子を実現できる。例えば、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半
導体膜を用いる場合、少なくとも半導体層１０８より高い窒素濃度、具体的には７原子％
以上のＩｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜を用いる。
ゲート絶縁膜１０６としては、例えば酸化シリコン膜、酸化窒化シリコン膜、窒化酸化
シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化ガリウム膜
またはＧａ−Ｚｎ系金属酸化物膜、などを用いればよく、積層または単層で設ける。なお
、半導体層１０８との界面特性を向上させるため、ゲート絶縁膜１０６において少なくと
も半導体層１０８と接する領域は酸化絶縁膜で形成することが好ましい。
また、ゲート絶縁膜１０６に、酸素、水素、水等のブロッキング効果を有する絶縁膜を
設けることで、半導体層１０８からの酸素の外部への拡散と、外部から半導体層１０８へ
水素、水等が入り込むのを防ぐことができる。酸素、水素、水等のブロッキング効果を有
する絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒
化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフ
ニウム等がある。
また、ゲート絶縁膜１０６を積層構造とし、第１の窒化シリコン膜として、欠陥が少な
い窒化シリコン膜とし、第１の窒化シリコン膜上に、第２の窒化シリコン膜として、水素
放出量及びアンモニア放出量の少ない窒化シリコン膜を設け、第２の窒化シリコン膜上に
酸化絶縁膜を設けることで、ゲート絶縁膜１０６として、欠陥が少なく、且つ水素及びア
ンモニアの放出量の少ないゲート絶縁膜１０６を形成することができる。この結果、ゲー
ト絶縁膜１０６に含まれる水素及び窒素が、半導体層１０８へ移動することを抑制するこ
とが可能である。
また、ゲート絶縁膜１０６に窒化シリコン膜を用いることで、以下の効果を得ることが
できる。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、同等の静電容量
を得るのに必要な膜厚が大きいため、ゲート絶縁膜を物理的に厚膜化することができる。
よって、第１のトランジスタ１０１、第２のトランジスタ１０３、及び第３のトランジス
タ１０５の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、表示装置に用いるト
ランジスタの静電破壊を抑制することができる。
また、ゲート電極１０４として銅を用い、ゲート電極１０４に接するゲート絶縁膜１０
６に窒化シリコン膜を用いる場合、銅とアンモニア分子が反応することを抑制するために
当該窒化シリコン膜は、加熱によるアンモニア分子放出量をできる限り低減することが好
ましい。
酸化物半導体膜を半導体層１０８に用いるトランジスタにおいて、酸化物半導体膜及び
ゲート絶縁膜の界面またはゲート絶縁膜中に捕獲準位（界面準位ともいう。）があると、
トランジスタのしきい値電圧の変動、代表的にはしきい値電圧のマイナスシフト、及びト
ランジスタがオン状態となるときにドレイン電流が一桁変化するのに必要なゲート電圧を
示すサブスレッショルド係数（Ｓ値）の増大の原因となる。この結果、トランジスタごと
に電気特性がばらつくという問題がある。このため、ゲート絶縁膜として、欠陥の少ない
窒化シリコン膜を用いることで、しきい値電圧のマイナスシフト、及びトランジスタの電
気特性のばらつきを低減することができる。
また、ゲート絶縁膜１０６として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添
加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムア
ルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ
−ｋ材料を用いることでトランジスタのゲートリークを低減できる。
ゲート絶縁膜１０６の厚さは、５ｎｍ以上４００ｎｍ以下、より好ましくは１０ｎｍ以
上３００ｎｍ以下、より好ましくは５０ｎｍ以上２５０ｎｍ以下とするとよい。
半導体層１０８は、酸化物半導体を用い、少なくともインジウム（Ｉｎ）若しくは亜鉛
（Ｚｎ）を含むことが好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。また
、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共
に、スタビライザーの一または複数を有することが好ましい。
スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、ア
ルミニウム（Ａｌ）、またはジルコニウム（Ｚｒ）等がある。また、他のスタビライザー
としては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（
Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム
（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビ
ウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）等があ
る。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系金
属酸化物、Ｓｎ−Ｚｎ系金属酸化物、Ａｌ−Ｚｎ系金属酸化物、Ｚｎ−Ｍｇ系金属酸化物
、Ｓｎ−Ｍｇ系金属酸化物、Ｉｎ−Ｍｇ系金属酸化物、Ｉｎ−Ｇａ系金属酸化物、Ｉｎ−
Ｗ系金属酸化物、Ｉｎ−Ｇａ−Ｚｎ系金属酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ
−Ｚｎ系金属酸化物、Ｉｎ−Ｓｎ−Ｚｎ系金属酸化物、Ｓｎ−Ｇａ−Ｚｎ系金属酸化物、
Ａｌ−Ｇａ−Ｚｎ系金属酸化物、Ｓｎ−Ａｌ−Ｚｎ系金属酸化物、Ｉｎ−Ｈｆ−Ｚｎ系金
属酸化物、Ｉｎ−Ｌａ−Ｚｎ系金属酸化物、Ｉｎ−Ｃｅ−Ｚｎ系金属酸化物、Ｉｎ−Ｐｒ
−Ｚｎ系金属酸化物、Ｉｎ−Ｎｄ−Ｚｎ系金属酸化物、Ｉｎ−Ｓｍ−Ｚｎ系金属酸化物、
Ｉｎ−Ｅｕ−Ｚｎ系金属酸化物、Ｉｎ−Ｇｄ−Ｚｎ系金属酸化物、Ｉｎ−Ｔｂ−Ｚｎ系金
属酸化物、Ｉｎ−Ｄｙ−Ｚｎ系金属酸化物、Ｉｎ−Ｈｏ−Ｚｎ系金属酸化物、Ｉｎ−Ｅｒ
−Ｚｎ系金属酸化物、Ｉｎ−Ｔｍ−Ｚｎ系金属酸化物、Ｉｎ−Ｙｂ−Ｚｎ系金属酸化物、
Ｉｎ−Ｌｕ−Ｚｎ系金属酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系金属酸化物、Ｉｎ−Ｈｆ−Ｇ
ａ−Ｚｎ系金属酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系金属酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ
系金属酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系金属酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系金属酸
化物を用いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系金属酸化物とは、ＩｎとＧａとＺｎを主成
分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、Ｉ
ｎとＧａとＺｎ以外の金属元素が入っていてもよい。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない
）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれ
た一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ
５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｇａ：
Ｚｎ＝２：２：１（＝２／５：２／５：１／５）、あるいはＩｎ：Ｇａ：Ｚｎ＝３：１：
２（＝１／２：１／６：１／３）の原子数比のＩｎ−Ｇａ−Ｚｎ系金属酸化物やその組成
の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１
／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）
あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ
−Ｓｎ−Ｚｎ系金属酸化物を用いるとよい。なお、金属酸化物の原子数比は、誤差として
上記の原子数比のプラスマイナス２０％の変動を含む。
しかし、これらに限られず、必要とする半導体特性及び電気特性（電界効果移動度、し
きい値電圧、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする
半導体特性を得るために、キャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子
数比、原子間距離、密度等を適切なものとすることが好ましい。
例えば、Ｉｎ−Ｓｎ−Ｚｎ系金属酸化物では比較的容易に高い移動度が得られる。しか
しながら、Ｉｎ−Ｇａ−Ｚｎ系金属酸化物でも、バルク内欠陥密度を低くすることにより
電界効果移動度を上げることができる。
また、半導体層１０８として用いることのできる酸化物半導体膜としては、エネルギー
ギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。
このように、エネルギーギャップの広い酸化物半導体膜を用いることで、トランジスタの
オフ電流を低減することができる。
次に、半導体層１０８として用いることのできる、酸化物半導体膜の構造について説明
する。
酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに大別される。
非単結晶酸化物半導体膜とは、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙ
ｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜、多結晶酸化物半導体
膜、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。
ここでは、ＣＡＡＣ−ＯＳ膜について説明する。
ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの
結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−
ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体
内に収まる大きさの場合も含まれる。
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃ
ｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、明確な結晶部同士の境界、即ち
結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、Ｃ
ＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観
察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原
子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹
凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面Ｔ
ＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列している
ことを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られ
ない。
なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度
で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「
垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。
従って、８５°以上９５°以下の場合も含まれる。
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有し
ていることがわかる。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）
装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ
膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピーク
が現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属され
ることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に
概略垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐ
ｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピーク
は、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸
化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）
として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面
に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを
５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は
不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平
行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に
配列した金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を
行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面ま
たは上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の
形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成
面または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ
膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上
面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡ
ＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部
分的に結晶化度の異なる領域が形成されることもある。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ
法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現
れる場合がある。２θが３６°近傍のピークは、ＺｎＧａ２Ｏ４の結晶の（３１１）面に
帰属されることから、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜中の一部に、Ｚ
ｎＧａ２Ｏ４の結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近
傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素
、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリ
コンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸
化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させ
る要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半
径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜
の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不
純物は、キャリアトラップやキャリア発生源となる場合がある。
また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化
物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによっ
てキャリア発生源となることがある。
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性また
は実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体
膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当
該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノ
ーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度
真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体
膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる
。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する
時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高
く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定とな
る場合がある。
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特
性の変動が小さい。
また、ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタリング用ター
ゲットを用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットに
イオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面から劈
開し、ａ−ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として
剥離することがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持し
たまま基板に到達することで、ＣＡＡＣ−ＯＳ膜を成膜することができる。
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制で
きる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）
を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点
が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイ
グレーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好まし
くは１５０℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、
平板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり
、スパッタリング粒子の平らな面が基板に付着する。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメー
ジを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００
体積％とする。
また、半導体層１０８として用いる酸化物半導体膜は、複数の酸化物半導体膜が積層さ
れた構造でもよい。例えば、酸化物半導体膜を、第１の酸化物半導体膜と第２の酸化物半
導体膜の積層として、第１の酸化物半導体膜と第２の酸化物半導体膜に、異なる組成の金
属酸化物を用いてもよい。例えば、第１の酸化物半導体膜に二元系金属酸化物乃至四元系
金属酸化物の一を用い、第２の酸化物半導体膜に第１の酸化物半導体膜と異なる二元系金
属酸化物乃至四元系金属酸化物を用いてもよい。
また、第１の酸化物半導体膜と第２の酸化物半導体膜の構成元素を同一とし、両者の組
成を異ならせてもよい。例えば、第１の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝
１：１：１とし、第２の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝３：１：２とし
てもよい。また、第１の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２とし
、第２の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝２：１：３としてもよい。なお
、各酸化物半導体膜の原子数比は、誤差として上記の原子数比のプラスマイナス２０％の
変動を含む。
この時、第１の酸化物半導体膜と第２の酸化物半導体膜のうち、ゲート電極に近い側（
チャネル側）の酸化物半導体膜のＩｎとＧａの含有率をＩｎ＞Ｇａとするとよい。またゲ
ート電極から遠い側（バックチャネル側）の酸化物半導体膜のＩｎとＧａの含有率をＩｎ
≦Ｇａとするとよい。
また、酸化物半導体膜を３層構造とし、第１の酸化物半導体膜〜第３の酸化物半導体膜
の構成元素を同一とし、且つそれぞれの組成を異ならせてもよい。例えば、第１の酸化物
半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２とし、第２の酸化物半導体膜の原子
数比をＩｎ：Ｇａ：Ｚｎ＝３：１：２とし、第３の酸化物半導体膜の原子数比をＩｎ：Ｇ
ａ：Ｚｎ＝１：１：１としてもよい。
Ｇａ及びＺｎよりＩｎの原子数比が小さい酸化物半導体膜、代表的には原子数比がＩｎ
：Ｇａ：Ｚｎ＝１：３：２である第１の酸化物半導体膜は、Ｇａ及びＺｎよりＩｎの原子
数比が大きい酸化物半導体膜、代表的には第２の酸化物半導体膜、並びにＧａ、Ｚｎ、及
びＩｎの原子数比が同じ酸化物半導体膜、代表的には第３の酸化物半導体膜と比較して、
酸素欠損が生じにくいため、キャリア密度が増加することを抑制することができる。また
、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２である第１の酸化物半導体膜が非晶質構造で
あると、第２の酸化物半導体膜がＣＡＡＣ−ＯＳ膜となりやすい。
また、第１の酸化物半導体膜〜第３の酸化物半導体膜の構成元素は同一であるため、第
１の酸化物半導体膜は、第２の酸化物半導体膜との界面におけるトラップ準位が少ない。
このため、酸化物半導体膜を上記構造とすることで、トランジスタの経時変化や光劣化に
よるしきい値電圧の変動量を低減することができる。
酸化物半導体では主として重金属のｓ軌道がキャリア伝導に寄与しており、Ｉｎの含有
率を多くすることにより、より多くのｓ軌道が重なるため、Ｉｎ＞Ｇａの組成となる酸化
物はＩｎ≦Ｇａの組成となる酸化物と比較して高いキャリア移動度を備える。また、Ｇａ
はＩｎと比較して酸素欠損の形成エネルギーが大きく酸素欠損が生じにくいため、Ｉｎ≦
Ｇａの組成となる酸化物はＩｎ＞Ｇａの組成となる酸化物と比較して安定した特性を備え
る。
チャネル側にＩｎ＞Ｇａの組成となる酸化物半導体を適用し、バックチャネル側にＩｎ
≦Ｇａの組成となる酸化物半導体を適用することで、トランジスタの電界効果移動度及び
信頼性をさらに高めることが可能となる。
また、第１の酸化物半導体膜乃至第３の酸化物半導体膜に、結晶性の異なる酸化物半導
体を適用してもよい。すなわち、単結晶酸化物半導体、多結晶酸化物半導体、微結晶酸化
物半導体、非晶質酸化物半導体、またはＣＡＡＣ−ＯＳを適宜組み合わせた構成としても
よい。また、第１の酸化物半導体膜乃至第２の酸化物半導体膜のいずれか一に非晶質酸化
物半導体を適用すると、酸化物半導体膜の内部応力や外部からの応力を緩和し、トランジ
スタの特性ばらつきが低減され、また、トランジスタの信頼性をさらに高めることが可能
となる。
酸化物半導体膜の厚さは、１ｎｍ以上１００ｎｍ以下、更に好ましくは１ｎｍ以上３０
ｎｍ以下、更に好ましくは１ｎｍ以上５０ｎｍ以下、更に好ましくは３ｎｍ以上２０ｎｍ
以下とすることが好ましい。
半導体層１０８に用いる酸化物半導体膜において、二次イオン質量分析法（ＳＩＭＳ：
Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られるア
ルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、さ
らに好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下であることが望ましい。アルカリ金
属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、
トランジスタのオフ電流の上昇の原因となるためである。
また、半導体層１０８に用いる酸化物半導体膜において、二次イオン質量分析法により
得られる水素濃度を、５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａ
ｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好
ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることが好ましい。
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水となると共に
、酸素が脱離した格子（あるいは酸素が脱理した部分）には欠損が形成されてしまう。ま
た、水素の一部が酸素と結合することで、キャリアである電子が生じてしまう。これらの
ため、酸化物半導体膜の成膜工程において、水素を含む不純物を極めて減らすことにより
、酸化物半導体膜の水素濃度を低減することが可能である。このため、水素をできるだけ
除去された酸化物半導体膜をチャネル領域とすることにより、しきい値電圧のマイナスシ
フトを抑制することができると共に、電気特性のばらつきを低減することができる。また
、トランジスタのソース及びドレインにおけるリーク電流を、代表的には、オフ電流を低
減することが可能である。
また、半導体層１０８に用いる酸化物半導体膜の窒素濃度を５×１０１８ａｔｏｍｓ／
ｃｍ３以下とすることで、トランジスタのしきい値電圧のマイナスシフトを抑制すること
ができると共に、電気特性のばらつきを低減することができる。
なお、水素をできるだけ除去することで高純度化された酸化物半導体膜をチャネル領域
に用いたトランジスタのオフ電流が低いことは、いろいろな実験により証明できる。例え
ば、チャネル幅が１×１０６μｍでチャネル長が１０μｍのトランジスタであっても、ソ
ース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オ
フ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下
という特性を得ることができる。この場合、オフ電流をトランジスタのチャネル幅で除し
た数値に相当するオフ電流は、１００ｚＡ／μｍ以下であることが分かる。また、容量素
子とトランジスタとを接続して、容量素子に流入または容量素子から流出する電荷を当該
トランジスタで制御する回路を用いて、オフ電流の測定を行った。当該測定では、上記ト
ランジスタに高純度化された酸化物半導体膜をチャネル領域に用い、容量素子の単位時間
あたりの電荷量の推移から当該トランジスタのオフ電流を測定した。その結果、トランジ
スタのソース電極とドレイン電極間の電圧が３Ｖの場合に、数十ｙＡ／μｍという、さら
に低いオフ電流が得られることが分かった。従って、高純度化された酸化物半導体膜をチ
ャネル領域に用いたトランジスタは、オフ電流が著しく小さい。
ソース電極１１０及びドレイン電極１１２としては、導電材料として、アルミニウム、
チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタ
ル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造ま
たは積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミ
ニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層
構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜ま
たは窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または
銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブ
デン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねて
アルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン
膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透
明導電材料を用いてもよい。
なお、本実施の形態では、ソース電極１１０及びドレイン電極１１２を半導体層１０８
上に設けたが、ゲート絶縁膜１０６と半導体層１０８の間に設けても良い。
第１の層間絶縁膜１１４としては、半導体層１０８として用いる酸化物半導体膜との界
面特性を向上させるため、酸化物絶縁膜を用いることが好ましい。第１の層間絶縁膜１１
４としては、厚さ１５０ｎｍ以上４００ｎｍ以下の酸化シリコン膜、酸化窒化シリコン膜
、酸化アルミニウム膜、酸化ハフニウム膜、酸化ガリウム膜、またはＧａ−Ｚｎ系金属酸
化物膜等を用いることができる。また、第１の層間絶縁膜１１４としては、酸化物絶縁膜
と窒化物絶縁膜との積層構造としてもよい。例えば、第１の層間絶縁膜１１４として、酸
化窒化シリコン膜と、窒化シリコン膜との積層構造とすることができる。
第２の層間絶縁膜１１６としては、アクリル系樹脂、ポリイミド系樹脂、ベンゾシクロ
ブテン系樹脂、ポリアミド系樹脂、エポキシ系樹脂等の、耐熱性を有する有機絶縁材料を
用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、
第２の層間絶縁膜１１６を形成してもよい。第２の層間絶縁膜１１６を用いることにより
、第１のトランジスタ１０１等の凹凸を平坦化させることが可能となる。
容量電極１１８としては、酸化タングステンを含むインジウム酸化物、酸化タングステ
ンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含む
インジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸
化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用い
ることができる。
第３の層間絶縁膜１２０としては、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シ
リコン膜、窒化シリコン膜、酸化アルミニウム膜などの無機絶縁材料を用いることができ
る。特に、第３の層間絶縁膜１２０としては、窒化シリコン膜、窒化酸化シリコン膜、酸
化アルミニウム膜の中から選ばれたいずれか一であることが好ましい。窒化シリコン膜、
窒化酸化シリコン膜、酸化アルミニウム膜の中から選ばれたいずれか一を第３の層間絶縁
膜１２０として用いることにより、第２の層間絶縁膜１１６からの水素、水分の放出を抑
制することができる。
画素電極１２２としては、容量電極１１８に示す材料と同様の材料を用いることができ
る。容量電極１１８と画素電極１２２に用いる材料としては、同一の材料、または異なる
材料を用いても良いが、同一の材料の方が、製造コストを低減できるため好ましい。
第１の配向膜１２４及び第２の配向膜１６４としては、アクリル系樹脂、ポリイミド系
樹脂、ベンゾシクロブテン系樹脂、ポリアミド系樹脂、エポキシ系樹脂等の、耐熱性を有
する有機材料を用いることができる。
液晶層１６２としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散
型液晶、強誘電性液晶、反強誘電性液晶等の液晶材料を用いることができる。これらの液
晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラル
ネマチック相、等方相等を示す。
また、横電界方式を採用する場合、配向膜（第１の配向膜１２４及び第２の配向膜１６
４）を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コ
レステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現
する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するため
に数重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。ブルー相
を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性であるた
め配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラ
ビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止する
ことができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液
晶表示装置の生産性を向上させることが可能となる。酸化物半導体膜を用いるトランジス
タは、静電気の影響によりトランジスタの電気的な特性が著しく変動して設計範囲を逸脱
する恐れがある。よって酸化物半導体膜を用いるトランジスタを有する液晶表示装置にブ
ルー相の液晶材料を用いることはより効果的である。
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１
１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明
細書における固有抵抗の値は、２０℃で測定した値とする。
表示装置に設けられる保持容量の大きさは、画素領域に配置されるトランジスタのリー
ク電流等を考慮して、所定の期間の電荷を保持できるように設定される。保持容量の大き
さは、トランジスタのオフ電流等を考慮して設定すればよい。高純度且つ酸素欠損の形成
を抑制した酸化物半導体層を有するトランジスタを用いることにより、例えば表示素子と
して、液晶素子を用いた場合、各画素における液晶容量に対して１／３以下、好ましくは
１／５以下の容量の大きさを有する保持容量を設ければ充分である。
また、本実施の形態で用いる高純度化し、酸素欠損の形成を抑制した酸化物半導体を半
導体層に用いるトランジスタは、オフ状態における電流値（オフ電流値）を低くすること
ができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状
態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくするこ
とができるため、消費電力を抑制する効果を奏する。
また、図１及び図２に示す表示装置において、液晶素子１５０の駆動モードとしては、
ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔ
ｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード
、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌ
ｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅ
ｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ
）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔ
ａｌ）モードなどを用いることができる。特に、高視野角を得るにはＦＦＳモードを用い
ると好ましい。
また、ノーマリブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した
透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、
例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）
モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード
などを用いることができる。また、画素（ピクセル）をいくつかの領域（サブピクセル）
に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマ
ルチドメイン設計といわれる方法を用いてもよい。
また、図１及び図２においては、図示していないが、偏光部材、位相差部材、反射防止
部材などの光学部材（光学基板）などを適宜設けても良い。例えば、偏光基板及び位相差
基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを
用いてもよい。
また、画素領域１４２における表示方式は、プログレッシブ方式やインターレース方式
等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、Ｒ
ＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは
白を表す）、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがあ
る。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開
示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置
に適用することもできる。
また、第２の基板１５２の下方には、スペーサ１６０が形成されており、第１の基板１
０２と第２の基板１５２との間隔（セルギャップともいう）を制御するために設けられて
いる。なお、セルギャップにより、液晶層１６２の膜厚が決定される。なお、スペーサ１
６０としては、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサ、球状の
スペーサ等の任意の形状のスペーサを用いればよい。
また、有色膜１５３は、所謂カラーフィルタとして機能する。有色膜１５３としては、
特定波長帯域の光に対して透過性を示す材料を用いればよく、染料や顔料を含有した有機
樹脂膜等を用いることができる。
また、遮光膜１５４は、所謂ブラックマトリクスとして機能する。遮光膜１５４として
は、隣接する画素間の放射光を遮光できればよく、金属膜、及び黒色染料や黒色顔料を含
有した有機樹脂膜等を用いることができる。なお、本実施の形態においては、黒色顔料を
含有した有機樹脂膜による遮光膜１５４を例示している。
また、有機保護絶縁膜１５６としては、有色膜１５３に含まれるイオン性物質が液晶層
１６２中に拡散しないように設ける。ただし、有機保護絶縁膜１５６は、この構成に限定
されず、設けない構成としても良い。
また、シール材１６６としては、熱硬化型樹脂、または紫外線硬化型の樹脂等を用いる
ことができる。なお、図２に示すシール材１６６の封止領域においては、第１の基板１０
２と第２の基板１５２間に、ゲート絶縁膜１０６、ソース電極１１０及びドレイン電極１
１２と同一工程で形成される電極１１３、第１の層間絶縁膜１１４、及び第２の層間絶縁
膜１１６を設ける構成を例示したがこれに限定されない。例えば、ゲート絶縁膜１０６と
、第１の層間絶縁膜１１４のみの構成としても良い。なお、第２の層間絶縁膜１１６を除
去したほうが、外部からの水分等の入り込みがないため、図２に示すように、第２の層間
絶縁膜１１６の一部を除去または一部を後退させる構造が好ましい。
以上のように本実施の形態に示す表示装置は、画素領域と駆動回路領域のそれぞれに形
成されたトランジスタと、該トランジスタ上に形成された第１の層間絶縁膜と、第１の層
間絶縁膜上に形成された第２の層間絶縁膜と、第２の層間絶縁膜上に形成された第３の層
間絶縁膜と、を有し、第３の層間絶縁膜が画素領域上の一部に設けられ、第３の層間絶縁
膜の端部が駆動回路領域よりも内側に形成される構成である。このような構成とすること
で、第２の層間絶縁膜からの脱ガスがトランジスタ側へ入り込むのを抑制し、信頼性の高
い表示装置とすることができる。また、さらに第１の層間絶縁膜により、第２の層間絶縁
膜からの脱ガスがトランジスタ側へ入り込むのを抑制できる。
本実施の形態に示す構成は、他の実施の形態または実施例に示す構成と適宜組み合わせ
て用いることができる。
（実施の形態２）
本実施の形態では、表示装置の一形態として、有機ＥＬパネルを用いた表示装置につい
て図３及び図４を用いて説明する。なお、実施の形態１で示す構成と同一の箇所には同一
の符号を付し、その詳細な説明は省略する。
表示装置の一形態として、表示装置の上面図を図３に、表示装置の断面図を図４にそれ
ぞれ示す。なお、図４は、図３におけるＸ２−Ｙ２の断面図に相当する。
図３に示す表示装置において、第１の基板１０２上に設けられた画素領域１４２と、画
素領域１４２の外側に隣接し、該画素領域１４２に信号を供給する駆動回路領域であるゲ
ートドライバ回路部１４０及びソースドライバ回路部１４４を囲むようにして、シール材
１６６が設けられ、第２の基板１５２によって封止されている。また、画素領域１４２と
、ゲートドライバ回路部１４０及びソースドライバ回路部１４４が設けられた第１の基板
１０２と対向するように第２の基板１５２が設けられている。よって画素領域１４２と、
ゲートドライバ回路部１４０と、ソースドライバ回路部１４４とは、第１の基板１０２と
シール材１６６と第２の基板１５２によって、表示素子と共に封止されている。
このように、トランジスタを含む駆動回路の一部または全体を、画素領域１４２と同じ
第１の基板１０２上に一体形成し、システムオンパネルを形成することができる。
次に、図３におけるＸ２−Ｙ２の断面図に相当する図４を用いて、画素領域１４２、及
びゲートドライバ回路部１４０の構成について、以下詳細に説明を行う。
画素領域１４２において、第１の基板１０２と、第１の基板１０２上に形成されたゲー
ト電極１０４と、ゲート電極１０４上に形成されたゲート絶縁膜１０６と、ゲート絶縁膜
１０６と接し、ゲート電極１０４と重畳する位置に設けられた半導体層１０８と、ゲート
絶縁膜１０６、及び半導体層１０８上に形成されたソース電極１１０及びドレイン電極１
１２と、により、第１のトランジスタ１０１が形成されている。
また、画素領域１４２において、第１のトランジスタ１０１上、より詳しくはゲート絶
縁膜１０６、及び半導体層１０８、ソース電極１１０、及びドレイン電極１１２上に無機
絶縁材料で形成された第１の層間絶縁膜１１４と、第１の層間絶縁膜１１４上に有機絶縁
材料で形成された第２の層間絶縁膜１１６と、第２の層間絶縁膜１１６上に無機絶縁材料
で形成された第３の層間絶縁膜１２０と、第２の層間絶縁膜１１６、及び第３の層間絶縁
膜１２０上に形成された隔壁１２６と、第３の層間絶縁膜１２０、及び隔壁１２６上に形
成された画素電極１２２と、画素電極１２２上に形成された発光層１２８と、発光層１２
８上に形成された電極１３０が形成されている。
なお、画素電極１２２と、発光層１２８と、電極１３０と、により発光素子１７０が形
成されている。
また、発光素子１７０上、より詳しくは電極１３０上には、充填材１７２が設けられ、
充填材１７２上には、第２の基板１５２が設けられている。すなわち、第１の基板１０２
と、第２の基板１５２との間に発光素子１７０、及び充填材１７２が挟持された構造であ
る。
また、ゲートドライバ回路部１４０において、第１の基板１０２と、第１の基板１０２
上に形成されたゲート電極１０４と、ゲート電極１０４上に形成されたゲート絶縁膜１０
６と、ゲート絶縁膜１０６と接し、ゲート電極１０４と重畳する位置に設けられた半導体
層１０８と、ゲート絶縁膜１０６、及び半導体層１０８上に形成されたソース電極１１０
及びドレイン電極１１２と、により、第２のトランジスタ１０３、及び第３のトランジス
タ１０５が形成されている。
また、ゲートドライバ回路部１４０において、第２のトランジスタ１０３及び第３のト
ランジスタ１０５上、より詳しくはゲート絶縁膜１０６、及び半導体層１０８、ソース電
極１１０、及びドレイン電極１１２上に無機絶縁材料で形成された第１の層間絶縁膜１１
４と、第１の層間絶縁膜１１４上に有機絶縁材料で形成された第２の層間絶縁膜１１６が
形成されている。
すなわち、第３の層間絶縁膜１２０は、画素領域１４２上の一部に設けられ、第３の層
間絶縁膜１２０の端部が駆動回路領域であるゲートドライバ回路部１４０よりも内側に形
成される。
このような構成とすることによって、外部から取り込まれる水分、または表示装置内部
で生じた水分、水素等のガスをゲートドライバ回路部１４０の第２の層間絶縁膜１１６か
ら上部へ放出することができる。したがって、第１のトランジスタ１０１、第２のトラン
ジスタ１０３、及び第３のトランジスタ１０５内部に水分、水素等のガスが取り込まれる
のを抑制することができる。
なお、有機絶縁材料により形成される第２の層間絶縁膜１１６は、表示装置を構成する
トランジスタの凹凸等を低減するために、平坦性の高い有機絶縁材料が必要とされる。し
かしながら、該有機絶縁材料は加熱等により、水素、水分、または有機成分をガスとして
放出してしまう。
しかし、半導体層１０８に、例えば、シリコン系半導体材料であるシリコン膜を用いた
トランジスタにおいては、上述の水素、水分、または有機成分のガスが大きな問題になる
可能性が低い。しかし、本発明の一態様においては、半導体層１０８に酸化物半導体膜を
用いるため、有機絶縁材料により形成される第２の層間絶縁膜１１６からのガスを外部に
好適に放出させる必要がある。なお、第３の層間絶縁膜１２０の端部が駆動回路領域であ
るゲートドライバ回路部１４０よりも内側に形成される構成は、半導体層１０８を酸化物
半導体膜により形成した場合において、優れた効果を奏する。ただし、半導体層１０８に
酸化物半導体以外の材料（例えば、シリコン系半導体材料である非晶質シリコン、結晶性
シリコンなど）により形成したトランジスタにおいても、同様の効果が得られる。
また、第２の層間絶縁膜１１６上に形成される第３の層間絶縁膜１２０は、本実施の形
態においては、第２の層間絶縁膜１１６から放出するガスが発光素子１７０側へ入り込む
のを抑制するため、及び／または画素電極１２２と、第２の層間絶縁膜１１６との密着性
を向上させるために形成されている。このような構成とすることで発光素子１７０側へ第
２の層間絶縁膜１１６からの水素、水分等のガスが入り込むのを抑制することができる。
しかしながら、第３の層間絶縁膜１２０をゲートドライバ回路部１４０に用いる第２の
トランジスタ１０３、及び第３のトランジスタ１０５上の第２の層間絶縁膜１１６上に形
成すると、第２の層間絶縁膜１１６に用いる有機絶縁材料から放出されるガスを外部に拡
散することができず、第２のトランジスタ１０３、及び第３のトランジスタ１０５内部に
入り込んでしまう。
上述したガスがトランジスタの半導体層１０８に用いる酸化物半導体に入り込むと、酸
化物半導体膜中で不純物として取り込まれ、該半導体層１０８を用いたトランジスタの特
性が変動してしまう。
しかし、図４に示すように、ゲートドライバ回路部１４０に用いる第２のトランジスタ
１０３、及び第３のトランジスタ１０５上の第３の層間絶縁膜１２０が開口された構成、
すなわち第３の層間絶縁膜１２０が、画素領域１４２の一部に設けられ、第３の層間絶縁
膜１２０の端部がゲートドライバ回路部１４０よりも内側に形成される構成とすることに
よって、第２の層間絶縁膜１１６から放出されるガスを、外部へ拡散できる構造とするこ
とができる。
なお、図４に示すように、画素領域１４２に用いる第１のトランジスタ１０１において
も、半導体層１０８の重畳する位置の無機絶縁材料で形成された第３の層間絶縁膜１２０
が除去された構成が好ましい。このような構成とすることで、有機絶縁材料で形成された
第２の層間絶縁膜１１６から放出されるガスが、第１のトランジスタ１０１への入り込む
のを抑制することができる。
ここで、図３及び図４に示す表示装置の他の構成要素について、実施の形態１に示す表
示装置と異なる構成について、以下詳細な説明を行う。
隔壁１２６としては、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性
の樹脂材料を用い、画素電極１２２上に開口部を形成し、その開口部の側壁が連続した曲
率を持って形成される傾斜面となるように形成することが好ましい。
充填材１７２としては、窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂ま
たは熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル系樹脂
、ポリイミド系樹脂、エポキシ系樹脂、シリコーン系樹脂、ＰＶＢ（ポリビニルブチラル
）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。例えば充填材１７
２として、窒素を用いればよい。
発光素子１７０としては、エレクトロルミネッセンスを利用する発光素子を適用するこ
とができる。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物で
あるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は
無機ＥＬ素子と呼ばれている。ここでは、有機ＥＬ素子を用いて説明する。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極（画素電極１２２
及び電極１３０）から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され
、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、
発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。
このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
発光素子１７０は発光を取り出すために少なくとも一対の電極（画素電極１２２または
電極１３０）の一方が透光性であればよい。そして、第１の基板１０２とは逆側の面から
発光を取り出す上面射出や、第１の基板１０２側の面から発光を取り出す下面射出や、第
１の基板１０２側及び第１の基板１０２とは反対側の面から発光を取り出す両面射出構造
の発光素子があり、どの射出構造の発光素子も適用することができる。
また、発光素子１７０に酸素、水素、水分、二酸化炭素等が入り込まないように、電極
１３０、及び隔壁１２６上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜
、窒化酸化シリコン膜等を形成することができる。また、第１の基板１０２、第２の基板
１５２、及びシール材１６６によって封止された空間には充填材１７２が設けられ密封さ
れている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィル
ム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封
入）することが好ましい。
また、必要であれば、発光素子１７０の射出面に偏光板、又は円偏光板（楕円偏光板を
含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設
けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹
凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、発光層１２８としては、三重項励起エネルギーを発光に変える発光性材料である
ゲスト材料と、該ゲスト材料よりも三重項励起エネルギーの準位（Ｔ１準位）が高いホス
ト材料と、を含む有機化合物を用いると好適である。なお、発光層１２８は、発光層が複
数積層された構造（所謂タンデム構造）や、発光層以外の機能層（正孔注入層、正孔輸送
層、電子輸送層、電子注入層、電荷発生層など）を含む構成としてもよい。
また、シール材１６６としては、実施の形態１に示す材料に加えて、ガラス材料を含む
材料、例えば粉末ガラス（フリットガラスともよぶ）を溶解、凝固させて形成されたガラ
ス体を用いてもよい。このような材料は、水分やガスの透過を効果的に抑制することがで
きるため、表示素子として、発光素子１７０を用いた場合、該発光素子１７０の劣化を抑
制し、極めて信頼性の高い表示装置を実現できる。
また、図４に示すシール材１６６の封止領域においては、第１の基板１０２と第２の基
板１５２の間に、ゲート絶縁膜１０６のみを設ける構成を例示したが、これに限定されな
い。例えば、ゲート絶縁膜１０６と、第１の層間絶縁膜１１４を積層した構成としても良
い。ただし、図４に示すように、第２の層間絶縁膜１１６が除去された領域において、シ
ール材１６６が配置されるような構成が好ましい。
以上のように本実施の形態に示す表示装置は、画素領域と駆動回路領域のそれぞれに形
成されたトランジスタと、該トランジスタ上に形成された第１の層間絶縁膜と、第１の層
間絶縁膜上に形成された第２の層間絶縁膜と、第２の層間絶縁膜上に形成された第３の層
間絶縁膜と、を有し、第３の層間絶縁膜が画素領域上の一部に設けられ、第３の層間絶縁
膜の端部が駆動回路領域よりも内側に形成される構成である。このような構成とすること
で、第２の層間絶縁膜からの脱ガスがトランジスタ側へ入り込むのを抑制し、信頼性の高
い表示装置とすることができる。また、さらに第１の層間絶縁膜により、第２の層間絶縁
膜からの脱ガスがトランジスタ側へ入り込むのを抑制できる。
本実施の形態に示す構成は、他の実施の形態または実施例に示す構成と適宜組み合わせ
て用いることができる。
（実施の形態３）
本実施の形態では、先の実施の形態で示した表示装置と組み合わせが可能な、イメージ
センサについて説明する。
図５（Ａ）に、イメージセンサ付の表示装置の一例を示す。図５（Ａ）はイメージセン
サ付の表示装置の一画素を示す等価回路である。
フォトダイオード素子４００２は、一方の電極がリセット信号線４０５８に、他方の電
極がトランジスタ４０４０のゲート電極に電気的に接続されている。トランジスタ４０４
０は、ソース電極またはドレイン電極の一方が電源電位（ＶＤＤ）に、ソース電極または
ドレイン電極の他方がトランジスタ４０５６のソース電極またはドレイン電極の一方に電
気的に接続されている。トランジスタ４０５６は、ゲート電極がゲート選択線４０５７に
、ソース電極またはドレイン電極の他方が出力信号線４０７１に電気的に接続されている
。
また、第１のトランジスタ４０３０は、画素スイッチング用のトランジスタであり、ソ
ース電極またはドレイン電極の一方が映像信号線４０５９に、ソース電極またはドレイン
電極の他方が容量素子４０３２及び液晶素子４０３４に電気的に接続されている。また、
第１のトランジスタ４０３０のゲート電極は、ゲート線４０３６に電気的に接続されてい
る。
なお、第１のトランジスタ４０３０、容量素子４０３２、液晶素子４０３４は、実施の
形態１で示した表示装置と同様の構造を適用すればよい。
図５（Ｂ）は、イメージセンサ付の表示装置の一画素の一部を示す断面図と、駆動回路
部の断面図であり、画素領域５０４２においては、第１の基板４００１上に、フォトダイ
オード素子４００２および第１のトランジスタ４０３０が設けられている。また、駆動回
路であるゲートドライバ回路部５０４０においては、第１の基板４００１上に、第２のト
ランジスタ４０６０、及び第３のトランジスタ４０６２が設けられている。
なお、画素領域５０４２におけるフォトダイオード素子４００２、及び第１のトランジ
スタ４０３０上には、第１の層間絶縁膜４０１４、第２の層間絶縁膜４０１６、及び第３
の層間絶縁膜４０２０が形成されている。また、第２の層間絶縁膜４０１６上に第３の層
間絶縁膜４０２０を誘電体として用いる容量素子４０３２が形成されている。
すなわち、第３の層間絶縁膜４０２０が、画素領域５０４２の一部に設けられ、第３の
層間絶縁膜４０２０の端部がゲートドライバ回路部５０４０よりも内側に形成される構成
である。このような構成とすることによって、第２の層間絶縁膜４０１６から放出される
ガスを、外部へ拡散できる構造とすることができる。したがって、第２の層間絶縁膜４０
１６からの脱ガスがトランジスタ側へ入り込むのを抑制し、信頼性の高い表示装置とする
ことができる。
なお、フォトダイオード素子４００２は、第１のトランジスタ４０３０のソース電極及
びドレイン電極と同一の工程で形成される下部電極と、液晶素子４０３４の画素電極と同
一工程で形成される上部電極と、を一対の電極とし、該一対の電極間にダイオードを有す
る構成である。
フォトダイオード素子４００２に用いることのできるダイオードとしては、ｐ型半導体
膜、ｎ型半導体膜の積層を含むｐｎ型ダイオード、ｐ型半導体膜、ｉ型半導体膜、ｎ型半
導体膜の積層を含むｐｉｎ型ダイオード、ショットキー型ダイオードなどを用いればよい
。
また、フォトダイオード素子４００２上には、第１の配向膜４０２４、液晶層４０９６
、第２の配向膜４０８４、対向電極４０８８、有機絶縁膜４０８６、有色膜４０８５、第
２の基板４０５２等が設けられている。
なお、ｐｉｎ型ダイオードはｐ型の半導体膜側を受光面とする方が高い光電変換特性を
示す。これは、正孔移動度は電子移動度に比べて小さいためである。本実施の形態におい
ては、第２の基板４０５２の面から、有色膜４０８５、液晶層４０９６等を介して、フォ
トダイオード素子４００２に入射する光を電気信号に変換する構成について例示している
が、これに限定されない。例えば、有色膜４０８５を設けない構成としてもよい。
本実施の形態で示したフォトダイオード素子４００２は、フォトダイオード素子４００
２に光が入射することで、一対の電極間に電流が流れることを利用する。フォトダイオー
ド素子４００２が光を検出することによって、被検出物の情報を読み取ることができる。
本実施の形態で示したイメージセンサ付の表示装置は、トランジスタの作製など、表示
装置およびイメージセンサの工程を共通化させることで、生産性を高めることができる。
ただし、先の実施の形態で示した表示装置と、本実施の形態で示したイメージセンサを異
なる基板上に作製しても構わない。具体的には、先の実施の形態で示した表示装置におい
て、第２の基板上にイメージセンサを作製しても構わない。
本実施の形態は、他の実施の形態または他の実施例に記載した構成と適宜組み合わせて
実施することが可能である。
（実施の形態４）
本実施の形態では、本発明の一態様の表示装置を用いたタブレット型端末の一例を説明
する。
図６（Ａ）及び図６（Ｂ）は２つ折り可能なタブレット型端末である。図６（Ａ）は、
タブレット型端末を開いた状態である。タブレット型端末は、筐体８６３０と、筐体８６
３０に設けられた、表示部８６３１ａ、表示部８６３１ｂ、表示モード切り替えスイッチ
８０３４、電源スイッチ８０３５、省電力モード切り替えスイッチ８０３６、留め具８０
３３および操作スイッチ８０３８と、を有する。
本発明の一態様である表示装置は、表示部８６３１ａ、表示部８６３１ｂに適用するこ
とができる。
表示部８６３１ａは、一部または全部をタッチパネルとして機能させることができ、表
示された操作キーに触れることで入力することができる。例えば、表示部８６３１ａの全
面にキーボードボタンを表示し、タッチパネルとして機能させ、表示部８６３１ｂを表示
画面として用いても構わない。
また、表示部８６３１ａと同様に、表示部８６３１ｂの一部または全部をタッチパネル
として機能させることができる。
また、表示部８６３１ａのタッチパネルの領域と表示部８６３１ｂのタッチパネルの領
域を同時にタッチ入力することもできる。
また、表示モード切り替えスイッチ８０３４は、縦表示または横表示などの表示の向き
の切り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替え
スイッチ８０３６は、タブレット型端末に内蔵している光センサで検出される外光に応じ
て表示の輝度を最適なものとすることができる。なお、タブレット型端末は、光センサだ
けでなく、傾きを検出可能なジャイロ、加速度センサなど、他の検出装置を有してもよい
。
また、図６（Ａ）では、表示部８６３１ｂと表示部８６３１ａの面積が同じ例を示して
いるが特に限定されない。表示部８６３１ｂと表示部８６３１ａの面積が異なっていても
よく、表示の品質が異なっていてもよい。例えば、一方が他方よりも高精細な表示を行え
る表示パネルとしてもよい。
図６（Ｂ）は、タブレット型端末を閉じた状態である。タブレット型端末は、筐体８６
３０と、筐体８６３０に設けられた、太陽電池８６３３および充放電制御回路８６３４と
、を有する。なお、図６（Ｂ）では充放電制御回路８６３４の一例としてバッテリー８６
３５、ＤＣＤＣコンバータ８６３６を有する構成について示している。
なお、タブレット型端末は２つ折り可能なため、未使用時に筐体８６３０を閉じた状態
にすることができる。従って、表示部８６３１ａ、表示部８６３１ｂを保護できるため、
耐久性に優れ、長期使用の観点からも信頼性に優れる。
また、この他にも図６（Ａ）及び図６（Ｂ）に示したタブレット型端末は、様々な情報
（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付または時刻など
を表示部に表示する機能、表示部に表示した情報をタッチ入力操作または編集するタッチ
入力機能、様々なソフトウェア（プログラム）によって処理を制御する機能、などを有す
ることができる。
タブレット型端末は、太陽電池８６３３によって得られた電力を、タブレット型端末の
動作に用いることができる。または、当該電力をバッテリー８６３５に蓄積することがで
きる。なお、太陽電池８６３３は、筐体８６３０の二面に設ける構成とすることもできる
。なおバッテリー８６３５としては、リチウムイオン電池を用いると、小型化を図れるな
どの利点がある。
また、図６（Ｂ）に示す充放電制御回路８６３４の構成、及び動作について図６（Ｃ）
にブロック図を示し説明する。図６（Ｃ）には、太陽電池８６３３と、バッテリー８６３
５と、ＤＣＤＣコンバータ８６３６と、コンバータ８６３７と、スイッチＳＷ１と、スイ
ッチＳＷ２と、スイッチＳＷ３と、表示部８６３１と、を示している。図６（Ｃ）におい
て、バッテリー８６３５、ＤＣＤＣコンバータ８６３６、コンバータ８６３７、スイッチ
ＳＷ１、スイッチＳＷ２およびスイッチＳＷ３が、図６（Ｂ）に示す充放電制御回路８６
３４に対応する。
太陽電池８６３３により発電がされる場合、太陽電池で発電した電力は、バッテリー８
６３５を充電するための電圧となるようＤＣＤＣコンバータ８６３６で昇圧または降圧さ
れる。次に、スイッチＳＷ１をオンし、コンバータ８６３７で表示部８６３１に最適な電
圧に昇圧または降圧をする。また、表示部８６３１での表示を行わない際は、スイッチＳ
Ｗ１をオフし、スイッチＳＷ２をオンしてバッテリー８６３５の充電を行う。
なお、発電手段の一例として太陽電池８６３３について示したが、特に限定されず、圧
電素子（ピエゾ素子）や熱電変換素子（ペルティエ素子）などの他の発電手段で代替して
も構わない。例えば、無線（非接触）で電力を送受信して充電する無接点電力伝送モジュ
ールなど、他の充電手段を組み合わせて行う構成としてもよい。
本実施の形態は、他の実施の形態または他の実施例に記載した構成と適宜組み合わせて
実施することが可能である。
（実施の形態５）
本実施の形態では、先の実施の形態で示した表示装置などを搭載した電子機器の例につ
いて説明する。
図７（Ａ）は携帯型情報端末である。図７（Ａ）に示す携帯型情報端末は、筐体９３０
０と、ボタン９３０１と、マイクロフォン９３０２と、表示部９３０３と、スピーカ９３
０４と、カメラ９３０５と、を具備し、携帯型電話機としての機能を有する。表示部９３
０３に先の実施の形態で示した表示装置または／およびイメージセンサ付の表示装置を適
用することができる。
図７（Ｂ）は、ディスプレイである。図７（Ｂ）に示すディスプレイは、筐体９３１０
と、表示部９３１１と、を具備する。表示部９３１１に先の実施の形態で示した表示装置
または／およびイメージセンサ付表示装置を適用することができる。
図７（Ｃ）は、デジタルスチルカメラである。図７（Ｃ）に示すデジタルスチルカメラ
は、筐体９３２０と、ボタン９３２１と、マイクロフォン９３２２と、表示部９３２３と
、を具備する。表示部９３２３に先の実施の形態で示した表示装置または／およびイメー
ジセンサ付表示装置を適用することができる。
本発明の一態様を用いることで、電子機器の信頼性を高めることができる。
本実施の形態は、他の実施の形態または他の実施例に記載した構成と適宜組み合わせて
実施することが可能である。
本実施例においては、表示装置に用いることのできる代表的な有機樹脂であるアクリル
樹脂の放出ガスについて調査した。
試料は、ガラス基板上にアクリル樹脂を塗布し、窒素ガス雰囲気下、２５０℃にて１時
間の加熱処理を行った。なお、アクリル樹脂は加熱処理後に厚さが１．５μｍとなるよう
に形成した。
作製した試料に対し、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒ
ｏｓｃｏｐｙ：昇温脱離ガス分光法）による放出ガスの測定を行った。
図８に、基板表面温度２５０℃のときの、各質量電荷比（Ｍ／ｚともいう。）における
放出ガスのイオン強度を示す。図８において、横軸は質量電荷比を、縦軸は強度（任意単
位）を、それぞれ示す。図８より、試料からは、水起因と見られる質量電荷比が１８（Ｈ
２Ｏ）のガスと、炭化水素起因と見られる質量電荷比が２８（Ｃ２Ｈ４）、４４（Ｃ３Ｈ
８）および５６（Ｃ４Ｈ８）のガスが検出された。なお、各質量電荷比の近傍には、それ
ぞれのフラグメントイオンが検出された。
同様に、図９に、基板表面温度に対する各質量電荷比（１８、２８、４４および５６）
のイオン強度を示す。図９において、横軸は基板表面温度（℃）を、縦軸は強度（任意単
位）を、それぞれ示す。基板表面温度を５５℃から２７０℃の範囲とした場合、水起因と
見られる質量電荷比が１８のイオン強度は、５５℃以上１００℃以下および１５０℃以上
２７０℃以下にピークを有することがわかった。一方、炭化水素起因と見られる質量電荷
比が２８、４４および５６のイオン強度は、１５０℃以上２７０℃以下にピークを有する
ことがわかった。
以上に示したように、有機樹脂からの水、炭化水素などの酸化物半導体膜にとっての不
純物が放出されることがわかった。特に、水は５５℃以上１００℃以下の比較的低温でも
放出されることがわかった。即ち、有機樹脂に起因する不純物が酸化物半導体膜に到達し
た場合、トランジスタの電気特性を劣化させることが示唆された。
また、有機樹脂を水、炭化水素などの放出ガスを透過しない膜（窒化シリコン膜、窒化
酸化シリコン膜、酸化アルミニウム膜など）で覆った場合、有機樹脂からガスが放出され
ることで水、炭化水素などの放出ガスを透過しない膜への圧力が高まり、最終的に水、炭
化水素などの放出ガスを透過しない膜が破壊され、トランジスタの形状不良となることが
示唆された。
本実施例では、トランジスタを作製し、断面形状および電気特性を評価した。
各試料には、ボトムゲート・トップコンタクト型のチャネルエッチ構造の酸化物半導体
膜を用いたトランジスタが設けられている。当該トランジスタは、ガラス基板上に設けら
れたゲート電極と、ゲート電極上に設けられたゲート絶縁膜と、ゲート絶縁膜を介しゲー
ト電極上に設けられた酸化物半導体膜と、酸化物半導体膜上にあり酸化物半導体膜と接し
て設けられた一対の電極と、を有する。ここで、ゲート電極はタングステン膜を、ゲート
絶縁膜は窒化シリコン膜、および窒化シリコン膜上の酸化窒化シリコン膜を、酸化物半導
体膜はＩｎ−Ｇａ−Ｚｎ酸化物膜を、一対の電極はタングステン膜、タングステン膜上の
アルミニウム膜、およびアルミニウム膜上のチタン膜を、それぞれ用いた。
一対の電極上には保護絶縁膜（４５０ｎｍの厚さの酸化窒化シリコン膜と、酸化窒化シ
リコン膜上に設けられた５０ｎｍの厚さの窒化シリコン膜）が設けられている。
なお、実施例試料は、保護絶縁膜上に２μｍの厚さでアクリル樹脂が設けられており、
アクリル樹脂上にはアクリル樹脂の側面の一部を露出するように２００ｎｍの厚さで窒化
シリコン膜が設けられている。また、比較例試料は、保護絶縁膜上に１．５μｍの厚さで
アクリル樹脂が設けられており、アクリル樹脂上にはアクリル樹脂を覆うように２００ｎ
ｍの厚さで窒化シリコン膜が設けられている。
図１０に、比較例試料の一部を拡大した領域のＴＥＭによる透過電子像（Ｔｒａｎｓｍ
ｉｔｔｅｄ Ｅｌｅｃｔｒｏｎ：ＴＥ像ともいう。）断面形状を示す。断面形状の観察に
は、株式会社日立ハイテクノロジーズ製「日立超薄膜評価装置ＨＤ−２３００」を用いた
。なお、図１０においては、一対の電極の一方の電極のみしか図示していない。図１０に
示す電極および電極を覆うように設けられた保護絶縁膜に着目すると、電極が形成する段
差部から保護絶縁膜に亀裂が生じていることがわかった。なお、観察領域において、実施
例試料と比較例試料は概略同様の構造であるため、実施例試料の断面形状は省略する。
従って、実施例試料はアクリル樹脂からの放出ガスが実施例試料外部へ抜ける構造であ
り、比較例試料はアクリル樹脂からの放出ガスが比較例試料外部へ抜けない構造である。
即ち、比較例試料において、アクリル樹脂からの放出ガスは、外部へは抜けず、保護絶縁
膜に生じた亀裂を介してトランジスタに到達することがわかった。
次に、各試料のトランジスタの電気特性であるゲート電圧（Ｖｇ）−ドレイン電流（Ｉ
ｄ）特性を測定した。Ｖｇ−Ｉｄ特性は、チャネル長が３μｍ、チャネル幅が３μｍのト
ランジスタを用いて測定した。なお、Ｖｇ−Ｉｄ特性の測定においては、ドレイン電圧（
Ｖｄ）を１Ｖまたは１０Ｖとし、ゲート電圧（Ｖｇ）を−２０Ｖから１５Ｖへ掃引した。
図１１に各試料のＶｇ−Ｉｄ特性を示す。なお、６００ｍｍ×７２０ｍｍのガラス基板
において、なるべく均等に２０個のトランジスタのＶｇ−Ｉｄ特性を測定した。なお、図
１１（Ａ）に実施例試料のトランジスタのＶｇ−Ｉｄ特性および電界効果移動度を示し、
図１１（Ｂ）に比較例試料のトランジスタのＶｇ−Ｉｄ特性を示す。なお、図１１（Ａ）
に示す電界効果移動度はドレイン電圧（Ｖｄ）が１０Ｖにおける値を示す。また、図１１
（Ｂ）においては、電界効果移動度の算出が困難であったため省略する。
図１１（Ａ）より、実施例試料のトランジスタでは、良好なスイッチング特性が得られ
ることがわかった。また、図１１（Ｂ）より、比較例試料のトランジスタでは、スイッチ
ング特性が得られず、常時オンであることがわかった。
実施例試料との比較により、比較例試料のスイッチング特性不良は、アクリル樹脂から
の放出ガスがトランジスタに影響を及ぼしたためとわかる。具体的には、アクリル樹脂か
らの放出ガスの影響で酸化物半導体膜のキャリア密度が高まり、ゲート電極からの電界に
よってトランジスタをオフすることができなかったためと推察される。
本実施例より、有機樹脂を水、炭化水素などの放出ガスを透過しない膜（ここでは厚さ
が２００ｎｍの窒化シリコン膜）で覆うと、有機樹脂からの放出ガスによってトランジス
タのスイッチング特性不良が引き起こされることがわかる。また、有機樹脂を覆う、水、
炭化水素などの放出ガスを透過しない膜の一部に、放出ガスの試料外部への抜け道を設け
ることで、当該トランジスタのスイッチング特性不良を回避でき、良好なスイッチング特
性を得られることがわかる。
１０１ 第１のトランジスタ
１０２ 第１の基板
１０３ 第２のトランジスタ
１０４ ゲート電極
１０５ 第３のトランジスタ
１０６ ゲート絶縁膜
１０７ 容量素子
１０８ 半導体層
１１０ ソース電極
１１２ ドレイン電極
１１３ 電極
１１４ 第１の層間絶縁膜
１１６ 第２の層間絶縁膜
１１８ 容量電極
１２０ 第３の層間絶縁膜
１２２ 画素電極
１２４ 第１の配向膜
１２６ 隔壁
１２８ 発光層
１３０ 電極
１４０ ゲートドライバ回路部
１４２ 画素領域
１４４ ソースドライバ回路部
１４６ ＦＰＣ端子部
１４８ ＦＰＣ
１５０ 液晶素子
１５２ 第２の基板
１５３ 有色膜
１５４ 遮光膜
１５６ 有機保護絶縁膜
１５８ 対向電極
１６０ スペーサ
１６２ 液晶層
１６４ 第２の配向膜
１６６ シール材
１７０ 発光素子
１７２ 充填材
４００１ 第１の基板
４００２ フォトダイオード素子
４０１４ 第１の層間絶縁膜
４０１６ 第２の層間絶縁膜
４０２０ 第３の層間絶縁膜
４０２４ 第１の配向膜
４０３０ 第１のトランジスタ
４０３２ 容量素子
４０３４ 液晶素子
４０３６ ゲート線
４０４０ トランジスタ
４０５２ 第２の基板
４０５６ トランジスタ
４０５７ ゲート選択線
４０５８ リセット信号線
４０５９ 映像信号線
４０６０ 第２のトランジスタ
４０６２ 第３のトランジスタ
４０７１ 出力信号線
４０８４ 第２の配向膜
４０８５ 有色膜
４０８６ 有機絶縁膜
４０８８ 対向電極
４０９６ 液晶層
５０４０ ゲートドライバ回路部
５０４２ 画素領域
８０３３ 留め具
８０３４ スイッチ
８０３５ 電源スイッチ
８０３６ スイッチ
８０３８ 操作スイッチ
８６３０ 筐体
８６３１ 表示部
８６３１ａ 表示部
８６３１ｂ 表示部
８６３３ 太陽電池
８６３４ 充放電制御回路
８６３５ バッテリー
８６３６ ＤＣＤＣコンバータ
８６３７ コンバータ
９３００ 筐体
９３０１ ボタン
９３０２ マイクロフォン
９３０３ 表示部
９３０４ スピーカ
９３０５ カメラ
９３１０ 筐体
９３１１ 表示部
９３２０ 筐体
９３２１ ボタン
９３２２ マイクロフォン
９３２３ 表示部

Claims (2)

  1. 画素領域と、駆動回路領域とを有し、
    前記画素領域は、
    第１のゲート電極と、
    前記第１のゲート電極上の、ゲート絶縁膜と、
    前記ゲート絶縁膜を介して、前記第１のゲート電極と重なる領域を有する、第１の酸化物半導体膜と、
    前記第１の酸化物半導体膜と電気的に接続された、第１のソース電極と、
    前記第１の酸化物半導体膜と電気的に接続された、第１のドレイン電極と、
    前記第１のソース電極上、及び前記第１のドレイン電極上の、第１の絶縁膜と、
    前記第１の絶縁膜上の、第２の絶縁膜と、
    前記第２の絶縁膜上の、第３の絶縁膜と、
    前記第３の絶縁膜上の、画素電極と、を有し、
    前記画素電極は、前記第１の絶縁膜の第１のコンタクトホール、前記第２の絶縁膜の第２のコンタクトホール、及び前記第３の絶縁膜の第３のコンタクトホールを介して、前記第１のソース電極又は前記第１のドレイン電極の一方と電気的に接続され、
    前記第１のコンタクトホール乃至第３のコンタクトホールは、前記第１のソース電極又は前記第１のドレイン電極の一方が有する第１の領域と重なり、前記第１の領域は、前記第１の酸化物半導体膜と重ならない領域であり、
    前記駆動回路領域は、
    第２のゲート電極と、
    前記第２のゲート電極上の、前記ゲート絶縁膜と、
    前記ゲート絶縁膜を介して、前記第２のゲート電極と重なる領域を有する、第２の酸化物半導体膜と、
    前記第２の酸化物半導体膜と電気的に接続された、第２のソース電極と、
    前記第２の酸化物半導体膜と電気的に接続された、第２のドレイン電極と、
    前記第２のソース電極上、及び前記第２のドレイン電極上の、前記第１の絶縁膜と、
    前記第１の絶縁膜上の、前記第２の絶縁膜と、を有し、
    前記第１の絶縁膜は、無機材料を有し、
    前記第２の絶縁膜は、有機材料を有し、
    前記第３の絶縁膜は、無機材料を有し、
    前記第３の絶縁膜の端部は、前記駆動回路領域よりも内側に設けられることを特徴とする液晶表示装置。
  2. 画素領域と、駆動回路領域とを有し、
    前記画素領域は、
    第１のゲート電極と、
    前記第１のゲート電極上の、ゲート絶縁膜と、
    前記ゲート絶縁膜を介して、前記第１のゲート電極と重なる領域を有する、第１の酸化物半導体膜と、
    前記第１の酸化物半導体膜と電気的に接続された、第１のソース電極と、
    前記第１の酸化物半導体膜と電気的に接続された、第１のドレイン電極と、
    前記第１のソース電極上、及び前記第１のドレイン電極上の、第１の絶縁膜と、
    前記第１の絶縁膜上の、第２の絶縁膜と、
    前記第２の絶縁膜上の、第３の絶縁膜と、
    前記第３の絶縁膜上の、画素電極と、を有し、
    前記画素電極は、前記第１の絶縁膜の第１のコンタクトホール、前記第２の絶縁膜の第２のコンタクトホール、及び前記第３の絶縁膜の第３のコンタクトホールを介して、前記第１のソース電極又は前記第１のドレイン電極の一方と電気的に接続され、
    前記第１のコンタクトホール乃至第３のコンタクトホールは、前記第１のソース電極又は前記第１のドレイン電極の一方が有する第１の領域と重なり、前記第１の領域は、前記第１の酸化物半導体膜と重ならない領域であり、
    前記駆動回路領域は、
    第２のゲート電極と、
    前記第２のゲート電極上の、前記ゲート絶縁膜と、
    前記ゲート絶縁膜を介して、前記第２のゲート電極と重なる領域を有する、第２の酸化物半導体膜と、
    前記第２の酸化物半導体膜と電気的に接続された、第２のソース電極と、
    前記第２の酸化物半導体膜と電気的に接続された、第２のドレイン電極と、
    前記第２のソース電極上、及び前記第２のドレイン電極上の、前記第１の絶縁膜と、
    前記第１の絶縁膜上の、前記第２の絶縁膜と、を有し、
    前記第１の絶縁膜は、無機材料を有し、
    前記第２の絶縁膜は、有機材料を有し、
    前記第３の絶縁膜は、無機材料を有し、
    前記第３の絶縁膜は、前記第２の酸化物半導体膜と重ならないことを特徴とする液晶表示装置。
JP2016005872A 2012-07-20 2016-01-15 液晶表示装置 Active JP6058832B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012161344 2012-07-20
JP2012161344 2012-07-20

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013149240A Division JP6208485B2 (ja) 2012-07-20 2013-07-18 半導体装置、液晶表示装置

Publications (2)

Publication Number Publication Date
JP2016128912A JP2016128912A (ja) 2016-07-14
JP6058832B2 true JP6058832B2 (ja) 2017-01-11

Family

ID=49946266

Family Applications (8)

Application Number Title Priority Date Filing Date
JP2013149240A Active JP6208485B2 (ja) 2012-07-20 2013-07-18 半導体装置、液晶表示装置
JP2016005872A Active JP6058832B2 (ja) 2012-07-20 2016-01-15 液晶表示装置
JP2017171667A Active JP6552567B2 (ja) 2012-07-20 2017-09-07 表示装置
JP2018221897A Active JP6585806B2 (ja) 2012-07-20 2018-11-28 表示装置、及び電子機器
JP2019162060A Withdrawn JP2020079923A (ja) 2012-07-20 2019-09-05 表示装置
JP2021190060A Withdrawn JP2022036994A (ja) 2012-07-20 2021-11-24 表示装置
JP2022155871A Active JP7378560B2 (ja) 2012-07-20 2022-09-29 表示装置
JP2023186649A Active JP7527457B2 (ja) 2012-07-20 2023-10-31 表示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2013149240A Active JP6208485B2 (ja) 2012-07-20 2013-07-18 半導体装置、液晶表示装置

Family Applications After (6)

Application Number Title Priority Date Filing Date
JP2017171667A Active JP6552567B2 (ja) 2012-07-20 2017-09-07 表示装置
JP2018221897A Active JP6585806B2 (ja) 2012-07-20 2018-11-28 表示装置、及び電子機器
JP2019162060A Withdrawn JP2020079923A (ja) 2012-07-20 2019-09-05 表示装置
JP2021190060A Withdrawn JP2022036994A (ja) 2012-07-20 2021-11-24 表示装置
JP2022155871A Active JP7378560B2 (ja) 2012-07-20 2022-09-29 表示装置
JP2023186649A Active JP7527457B2 (ja) 2012-07-20 2023-10-31 表示装置

Country Status (7)

Country Link
US (7) US9298057B2 (ja)
JP (8) JP6208485B2 (ja)
KR (7) KR20240138123A (ja)
CN (2) CN104488016B (ja)
DE (1) DE112013003609B4 (ja)
TW (6) TWI718580B (ja)
WO (1) WO2014014039A1 (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112013003606B4 (de) 2012-07-20 2022-03-24 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
KR20240138123A (ko) 2012-07-20 2024-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치를 포함하는 전자 장치
JP6219562B2 (ja) 2012-10-30 2017-10-25 株式会社半導体エネルギー研究所 表示装置及び電子機器
US9519198B2 (en) * 2012-11-21 2016-12-13 Sharp Kabushiki Kaisha Liquid crystal display device
WO2014103901A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6198434B2 (ja) 2013-04-11 2017-09-20 株式会社半導体エネルギー研究所 表示装置及び電子機器
JP2015055767A (ja) * 2013-09-12 2015-03-23 株式会社ジャパンディスプレイ 液晶表示パネル
JP6425877B2 (ja) * 2013-09-26 2018-11-21 株式会社ジャパンディスプレイ 表示素子およびその製造方法
TWI666770B (zh) 2013-12-19 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置
CN103676330B (zh) * 2013-12-23 2017-02-01 合肥京东方光电科技有限公司 阵列基板及显示装置
KR102234434B1 (ko) * 2013-12-27 2021-04-02 삼성디스플레이 주식회사 표시패널 및 그 제조방법
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
TWI588978B (zh) * 2014-08-18 2017-06-21 群創光電股份有限公司 薄膜電晶體及顯示面板
KR102225787B1 (ko) * 2014-10-10 2021-03-10 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102381082B1 (ko) * 2015-07-31 2022-03-30 엘지디스플레이 주식회사 액정 표시 장치
KR102457205B1 (ko) * 2015-08-31 2022-10-20 엘지디스플레이 주식회사 편광 제어 패널, 이의 제조 방법 및 이를 이용한 입체 영상 표시 장치
WO2017087823A1 (en) 2015-11-18 2017-05-26 Mir Kalim U Super-resolution sequencing
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
KR20180123028A (ko) 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
WO2017190271A1 (zh) * 2016-05-03 2017-11-09 博立多媒体控股有限公司 具有显示和输入功能的电子产品
KR102570314B1 (ko) * 2016-06-08 2023-08-24 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN106098697B (zh) * 2016-06-15 2019-04-02 深圳市华星光电技术有限公司 微发光二极管显示面板及其制作方法
US10586495B2 (en) * 2016-07-22 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
CN106057828A (zh) * 2016-08-12 2016-10-26 京东方科技集团股份有限公司 一种基板及其制备方法、显示面板
CN108666342B (zh) 2017-03-31 2021-02-09 京东方科技集团股份有限公司 一种显示面板及制作方法、显示装置
EP3609967B1 (en) * 2017-04-14 2022-06-01 3M Innovative Properties Company Durable low emissivity window film constructions
CN107945728A (zh) * 2017-12-15 2018-04-20 京东方科技集团股份有限公司 一种显示基板、显示基板的制作方法及显示装置
CN107958243B (zh) * 2018-01-11 2020-07-07 京东方科技集团股份有限公司 主动式指纹识别像素电路、驱动方法及显示面板
KR20230164225A (ko) * 2018-02-01 2023-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
WO2019186770A1 (ja) * 2018-03-28 2019-10-03 シャープ株式会社 表示デバイスおよび表示デバイスの製造方法
TWI655768B (zh) * 2018-04-24 2019-04-01 友達光電股份有限公司 陣列基板
CN110596974B (zh) * 2018-06-12 2022-04-15 夏普株式会社 显示面板和显示装置
US11036321B2 (en) * 2018-07-27 2021-06-15 Lg Display Co., Ltd. Light control film and display apparatus including the same
KR102630202B1 (ko) * 2018-08-31 2024-01-25 엘지디스플레이 주식회사 유기 발광 표시 장치
CN109387656B (zh) * 2018-11-01 2021-01-26 京东方科技集团股份有限公司 一种转速传感器及其制作方法、驱动方法、电子设备
KR20210083284A (ko) * 2018-11-02 2021-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 및 전자 기기
CN111613606B (zh) * 2019-02-22 2022-05-10 群创光电股份有限公司 显示装置
JP7388083B2 (ja) 2019-09-20 2023-11-29 富士フイルムビジネスイノベーション株式会社 文書公開制御装置及びプログラム
CN110828486B (zh) * 2019-11-19 2023-05-12 云谷（固安）科技有限公司 显示面板的制作方法和显示面板
CN111385934B (zh) * 2019-12-26 2022-01-07 宁波凯耀电器制造有限公司 一种可控硅调光Bleeder电路
CN111341849B (zh) * 2020-03-05 2022-04-12 合肥京东方光电科技有限公司 显示基板及其制备方法、显示面板
KR20210151304A (ko) 2020-06-04 2021-12-14 삼성디스플레이 주식회사 표시 장치
CN112542469B (zh) * 2020-12-02 2022-11-08 深圳市华星光电半导体显示技术有限公司 阵列基板、显示面板及电子设备
US20230351934A1 (en) 2022-04-28 2023-11-02 E Ink Holdings Inc. Narrow border reflective display device
CN117012158A (zh) * 2022-04-28 2023-11-07 川奇光电科技（扬州）有限公司 显示装置与驱动电路结构

Family Cites Families (177)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3963974B2 (ja) * 1995-12-20 2007-08-22 株式会社半導体エネルギー研究所 液晶電気光学装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR100229611B1 (ko) 1996-06-12 1999-11-15 구자홍 액정표시장치의 제조방법
FR2751468A1 (fr) * 1996-07-15 1998-01-23 Lgelectronics Procede d'attaque pour un dispositif presentant un materiau organique
JP3410296B2 (ja) * 1996-08-02 2003-05-26 シャープ株式会社 液晶表示装置及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6576924B1 (en) 1999-02-12 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having at least a pixel unit and a driver circuit unit over a same substrate
JP4372939B2 (ja) 1999-02-12 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4372943B2 (ja) 1999-02-23 2009-11-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP4531194B2 (ja) 1999-04-15 2010-08-25 株式会社半導体エネルギー研究所 電気光学装置及び電子機器
TW518637B (en) 1999-04-15 2003-01-21 Semiconductor Energy Lab Electro-optical device and electronic equipment
EP2256808A2 (en) * 1999-04-30 2010-12-01 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method therof
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
KR100684578B1 (ko) 2000-06-13 2007-02-20 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4101511B2 (ja) * 2001-12-27 2008-06-18 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
TWI272556B (en) 2002-05-13 2007-02-01 Semiconductor Energy Lab Display device
TWI263339B (en) 2002-05-15 2006-10-01 Semiconductor Energy Lab Light emitting device and method for manufacturing the same
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4175877B2 (ja) * 2002-11-29 2008-11-05 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
SG142140A1 (en) 2003-06-27 2008-05-28 Semiconductor Energy Lab Display device and method of manufacturing thereof
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR101034181B1 (ko) 2003-08-21 2011-05-12 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
JP2005173106A (ja) 2003-12-10 2005-06-30 Seiko Epson Corp 電気光学装置及びその製造方法
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101116816B1 (ko) 2004-06-05 2012-02-28 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR101037085B1 (ko) 2004-06-05 2011-05-26 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR101076426B1 (ko) 2004-06-05 2011-10-25 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US8217396B2 (en) 2004-07-30 2012-07-10 Semiconductor Energy Laboratory Co., Ltd. Display device comprising electrode layer contacting wiring in the connection region and extending to pixel region
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US8350466B2 (en) 2004-09-17 2013-01-08 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
JP2007053355A (ja) * 2005-07-22 2007-03-01 Semiconductor Energy Lab Co Ltd 半導体装置
US8115206B2 (en) 2005-07-22 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
KR101226444B1 (ko) 2005-12-21 2013-01-28 삼성디스플레이 주식회사 표시 기판의 제조 방법 및 표시 기판
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4655942B2 (ja) 2006-01-16 2011-03-23 セイコーエプソン株式会社 発光装置、発光装置の製造方法および電子機器
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP4809087B2 (ja) 2006-03-14 2011-11-02 セイコーエプソン株式会社 エレクトロルミネッセンス装置、電子機器、およびエレクトロルミネッセンス装置の製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
EP1887417A1 (en) 2006-07-24 2008-02-13 Bridgestone Corporation Electrophoretic display panel
JP4993963B2 (ja) * 2006-07-24 2012-08-08 株式会社ブリヂストン 情報表示用パネル
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
EP1895545B1 (en) 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
CN100459100C (zh) * 2006-09-30 2009-02-04 中芯国际集成电路制造(上海)有限公司 平坦化方法及顶层金属层隔离结构的形成方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR20080077538A (ko) * 2007-02-20 2008-08-25 삼성전자주식회사 박막트랜지스터 기판과 액정표시장치
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7903219B2 (en) * 2007-08-16 2011-03-08 Sony Corporation Liquid crystal display device
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2009271103A (ja) 2008-04-30 2009-11-19 Hitachi Displays Ltd 液晶表示装置
US20110070399A1 (en) * 2008-05-20 2011-03-24 Hideaki Sunohara Substrate for display panel, display panel including the substrate, method for manufacturing the substrate, and method for manufacturing the display panel
KR101681483B1 (ko) * 2008-09-12 2016-12-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8941617B2 (en) 2008-11-07 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Image input-output device with color layer between photodetector and display elements to improve the accuracy of reading images in color
JP2010117549A (ja) * 2008-11-13 2010-05-27 Seiko Epson Corp 表示装置の製造方法
JP2012042490A (ja) * 2008-12-16 2012-03-01 Sharp Corp 液晶表示用パネル及び液晶表示装置
JP2010182582A (ja) * 2009-02-06 2010-08-19 Seiko Epson Corp 有機エレクトロルミネッセンス装置、電子機器
KR101739154B1 (ko) 2009-07-17 2017-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101799252B1 (ko) * 2009-07-31 2017-11-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
EP2284891B1 (en) * 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
US8115883B2 (en) 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
KR102142835B1 (ko) 2009-10-09 2020-08-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011052382A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101750982B1 (ko) * 2009-11-06 2017-06-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101857693B1 (ko) 2009-12-04 2018-05-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101311874B1 (ko) 2009-12-14 2013-09-26 엘지디스플레이 주식회사 반사투과형 액정표시장치용 어레이 기판의 제조 방법
WO2011081041A1 (en) * 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
WO2011081011A1 (en) 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
KR102008754B1 (ko) 2010-01-24 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
KR101819197B1 (ko) 2010-02-05 2018-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
KR101084191B1 (ko) 2010-02-16 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR20190102090A (ko) 2010-02-19 2019-09-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 이를 이용한 표시 장치
KR101913657B1 (ko) * 2010-02-26 2018-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
KR101305378B1 (ko) 2010-03-19 2013-09-06 엘지디스플레이 주식회사 터치인식 횡전계형 액정표시장치 및 이의 제조 방법
JP2011221097A (ja) 2010-04-05 2011-11-04 Seiko Epson Corp 電気泳動表示装置用基板、電気泳動表示装置、および電子機器
KR101293130B1 (ko) * 2010-05-28 2013-08-12 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR101827340B1 (ko) 2010-07-14 2018-02-09 삼성디스플레이 주식회사 액정 표시 장치
US8785241B2 (en) * 2010-07-16 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20140054465A (ko) * 2010-09-15 2014-05-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 표시 장치
KR20180124158A (ko) * 2010-09-15 2018-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 제작 방법
KR20120042029A (ko) * 2010-10-22 2012-05-03 삼성모바일디스플레이주식회사 표시 장치 및 그 제조 방법
JP5437971B2 (ja) * 2010-10-29 2014-03-12 株式会社ジャパンディスプレイ 液晶表示装置
JP5372900B2 (ja) 2010-12-15 2013-12-18 株式会社ジャパンディスプレイ 液晶表示装置
TWI535032B (zh) * 2011-01-12 2016-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5906132B2 (ja) * 2012-05-09 2016-04-20 株式会社ジャパンディスプレイ 表示装置
KR102099262B1 (ko) * 2012-07-11 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치, 및 액정 표시 장치의 구동 방법
KR20240138123A (ko) 2012-07-20 2024-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치를 포함하는 전자 장치
DE112013003606B4 (de) 2012-07-20 2022-03-24 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
US9455220B2 (en) 2014-05-31 2016-09-27 Freescale Semiconductor, Inc. Apparatus and method for placing stressors on interconnects within an integrated circuit device to manage electromigration failures

Also Published As

Publication number Publication date
KR102705677B1 (ko) 2024-09-11
US20230093499A1 (en) 2023-03-23
CN108987416B (zh) 2023-07-04
TWI718580B (zh) 2021-02-11
TW201409141A (zh) 2014-03-01
CN108987416A (zh) 2018-12-11
TW202121036A (zh) 2021-06-01
WO2014014039A1 (en) 2014-01-23
US20140022479A1 (en) 2014-01-23
KR20210094142A (ko) 2021-07-28
JP7527457B2 (ja) 2024-08-02
JP2020079923A (ja) 2020-05-28
TW202414056A (zh) 2024-04-01
KR20220029767A (ko) 2022-03-08
JP2018032034A (ja) 2018-03-01
KR102282866B1 (ko) 2021-07-27
TW201812418A (zh) 2018-04-01
TWI666499B (zh) 2019-07-21
JP2014038323A (ja) 2014-02-27
CN104488016B (zh) 2018-08-10
US20190064566A1 (en) 2019-02-28
KR20150037851A (ko) 2015-04-08
JP6585806B2 (ja) 2019-10-02
US11531243B2 (en) 2022-12-20
KR20230035434A (ko) 2023-03-13
KR20190002757A (ko) 2019-01-08
US20200142230A1 (en) 2020-05-07
DE112013003609B4 (de) 2017-04-27
JP6208485B2 (ja) 2017-10-04
US11209710B2 (en) 2021-12-28
US10514579B2 (en) 2019-12-24
KR20240138123A (ko) 2024-09-20
DE112013003609T5 (de) 2015-04-23
KR102368865B1 (ko) 2022-03-02
KR102505680B1 (ko) 2023-03-02
JP2019061261A (ja) 2019-04-18
TWI804808B (zh) 2023-06-11
TWI679480B (zh) 2019-12-11
US9298057B2 (en) 2016-03-29
JP7378560B2 (ja) 2023-11-13
KR102093060B1 (ko) 2020-03-24
US20240152012A1 (en) 2024-05-09
US20220187645A1 (en) 2022-06-16
JP6552567B2 (ja) 2019-07-31
TW201921071A (zh) 2019-06-01
KR20200032261A (ko) 2020-03-25
TWI666497B (zh) 2019-07-21
JP2023002566A (ja) 2023-01-10
US11899328B2 (en) 2024-02-13
KR102081468B1 (ko) 2020-02-25
US20160147099A1 (en) 2016-05-26
CN104488016A (zh) 2015-04-01
US10514580B2 (en) 2019-12-24
JP2022036994A (ja) 2022-03-08
JP2016128912A (ja) 2016-07-14
TW201939145A (zh) 2019-10-01
JP2024020262A (ja) 2024-02-14

Similar Documents

Publication Publication Date Title
JP6585806B2 (ja) 表示装置、及び電子機器
JP6329666B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20160413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161207

R150 Certificate of patent or registration of utility model

Ref document number: 6058832

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250